JP5004420B2

JP5004420B2 - 表示装置

Info

Publication number: JP5004420B2
Application number: JP2004377138A
Authority: JP
Inventors: 秀彦庄司; 武山下; 淳平橋口
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2004-12-27
Filing date: 2004-12-27
Publication date: 2012-08-22
Anticipated expiration: 2024-12-27
Also published as: JP2006184486A

Description

本発明は、放電を制御することにより画像を表示する表示装置に関する。

ＰＤＰ（プラズマディスプレイパネル）を用いたプラズマディスプレイ装置は、薄型化および大画面化が可能であるという利点を有する。このプラズマディスプレイ装置では、ガス放電の際の発光を利用することにより画像を表示している。

図８はＡＣ型ＰＤＰにおける放電セルの駆動方法を説明するための図である。図８に示すように、ＡＣ型ＰＤＰの放電セルにおいては、対向する電極３０１，３０２の表面がそれぞれ誘電体層３０３，３０４で覆われている。

図８（ａ）に示すように、電極３０１，３０２間に放電開始電圧よりも低い電圧を印加した場合には、放電が起こらない。図８（ｂ）に示すように、電極３０１，３０２間に放電開始電圧よりも高いパルス状の電圧（書き込みパルス）を印加すると、放電が発生する。放電が発生すると、負電荷は電極３０１の方向に進んで誘電体層３０３の壁面に蓄積され、正電荷は電極３０２の方向に進んで誘電体層３０４の壁面に蓄積される。誘電体層３０３，３０４の壁面に蓄積された電荷を壁電荷と呼ぶ。また、この壁電荷により誘起された電圧を壁電圧と呼ぶ。

図８（ｃ）に示すように、誘電体層３０３の壁面には負の壁電荷が蓄積され、誘電体層３０４の壁面には正の壁電荷が蓄積される。この場合、壁電圧の極性は、外部印加電圧の極性と逆向きであるため、放電の進行に従って放電空間内における実効電圧が低下し、放電は自動的に停止する。

図８（ｄ）に示すように、外部印加電圧の極性を反転させると、壁電圧の極性が外部印加電圧の極性と同じ向きになるため、放電空間内における実効電圧が高くなる。実効電圧が放電開始電圧を超えると、逆極性の放電が発生する。それにより、正電荷が電極３０１の方向に進み、すでに誘電体層３０３に蓄積されている負の壁電荷を中和し、負電荷が電極３０２の方向に進み、すでに誘電体層３０４に蓄積されている正の壁電荷を中和する。

そして、図８（ｅ）に示すように、誘電体層３０３，３０４の壁面にそれぞれ正および負の壁電荷が蓄積される。この場合、壁電圧の極性が外部印加電圧の極性と逆向きであるため、放電の進行に従って放電空間内における実効電圧が低下し、放電が停止する。

さらに、図８（ｆ）に示すように、外部印加電圧の極性を反転させると、逆極性の放電が発生し、負電荷は電極３０１の方向に進み、正電荷は電極３０２の方向に進み、図８（ｃ）の状態に戻る。

このように、放電開始電圧よりも高い書き込みパルスを印加することにより一旦放電が開始された後は、壁電荷の働きにより放電開始電圧よりも低い外部印加電圧（維持パルス）の極性を反転させることにより放電を持続させることができる。書き込みパルスを印加することにより放電を開始させることをアドレス放電と呼び、アドレス放電を行う期間をアドレス期間と呼び、交互に反転する維持パルスを印加することにより放電を持続させることを維持放電と呼び、維持放電を行う期間を維持期間と呼ぶ。

図９は従来のプラズマディスプレイ装置の主としてＰＤＰ（プラズマディスプレイパネル）の構成を示す模式図である。

図９に示すように、ＰＤＰ１は、複数のアドレス電極１１、複数のスキャン電極（走査電極）１２および複数のサステイン電極（維持電極）１３を含む。複数のアドレス電極１１は画面の垂直方向に配列され、複数のスキャン電極１２および複数のサステイン電極１３は画面の水平方向に配列されている。複数のサステイン電極１３は共通に接続されている。

アドレス電極１１、スキャン電極１２およびサステイン電極１３の各交点に放電セルが形成されている。各放電セルが画面上の画素を構成する。

データドライバ２は、画像データに応じて複数のアドレス電極１１を駆動する。スキャンドライバ３は、複数のスキャン電極１２を順に駆動する。サステインドライバ４は、複数のサステイン電極１３を共通に駆動する。

図１０はＡＣ型ＰＤＰにおける３電極面放電セルの模式的断面図である。

図１０に示す放電セル２００においては、表面ガラス基板２０１上に対になるスキャン電極１２およびサステイン電極１３が画面の水平方向に形成され、それらのスキャン電極１２およびサステイン電極１３は透明誘電体層２０２および保護層２０３で覆われている。一方、表面ガラス基板２０１に対向する裏面ガラス基板２０４上にはアドレス電極１１が画面の垂直方向に形成され、アドレス電極１１上には透明誘電体層２０５が形成されている。透明誘電体層２０５上には蛍光体２０６が塗布されている。

この放電セル２００では、アドレス電極１１とスキャン電極１２との間に書き込みパルスを印加することによりアドレス電極１１とスキャン電極１２との間でアドレス放電が発生した後、スキャン電極１２とサステイン電極１３との間に交互に反転する周期的な維持パルスを印加することによりスキャン電極１２とサステイン電極１３との間で維持放電が行われる。

ＡＣ型ＰＤＰにおける階調表示駆動方式としては、アドレス放電を行うアドレス期間と維持放電を行う維持期間とを分離して放電セルを放電させるＡＤＳ（ＡｄｄｒｅｓｓａｎｄＤｉｓｐｌａｙ−ｐｅｒｉｏｄＳｅｐａｒａｔｅｄ；アドレス・表示期間分離）方式が用いられている（例えば、特許文献１参照）。

図１１は、ＡＤＳ方式を説明するための図である。図１１の縦軸は第１ラインから第ｍラインまでのスキャン電極の走査方向（垂直走査方向）を示し、横軸は時間を示す。

ＡＤＳ方式では、１フィールド（１／６０秒＝１６．６７ｍｓ）を複数のサブフィールドに時間的に分割する。例えば、８ビットで２５６階調表示を行う場合には、１フィールドを８つのサブフィールドに分割する。また、各サブフィールドは、点灯セル選択のためのアドレス放電が行われるアドレス期間と、表示のための維持放電が行われる維持期間（発光期間）とに分割される。

図１１の例では、１フィールドが４つのサブフィールドＳＦ１，ＳＦ２，ＳＦ３およびＳＦ４に時間的に分割されている。サブフィールドＳＦ１はアドレス期間ＡＤ１と維持期間ＳＵＳ１とに分離され、サブフィールドＳＦ２はアドレス期間ＡＤ２と維持期間ＳＵＳ２とに分離され、サブフィールドＳＦ３はアドレス期間ＡＤ３と維持期間ＳＵＳ３とに分離され、サブフィールドＳＦ４はアドレス期間ＡＤ４と維持期間ＳＵＳ４とに分離されている。

ＡＤＳ方式では、各サブフィールドで第１ラインから第ｍラインまでＰＤＰの全面にアドレス放電による走査が行われ、ＰＤＰの全面のアドレス放電の終了時に維持放電が行われる。

このＡＤＳ方式では、ＰＤＰの放電セルを点灯させる維持期間を選択することにより階調表示を行うことができる。

図１２は、従来のＡＣ型ＰＤＰの各電極に印加される駆動電圧の一例を示すタイミングチャートである。

図１２のタイミングチャートは、ＰＤＰ１の垂直方向に配列された１本のアドレス電極１１の駆動電圧、そのアドレス電極１１と交差する１本のスキャン電極１２の駆動電圧および１本のサステイン電極１３の駆動電圧を示している。

なお、図１２の例では、各フィールドの第１および第２のサブフィールＳＦ１，ＳＦ２を示している。

第１のサブフィールドＳＦ１は、前のフィールドの最後のサブフィールドの維持期間において放電した放電セルに微弱な放電を発生させて壁電荷を均一に調整するための第１の選択型初期化期間、アドレス電極１１およびスキャン電極１２に書き込みパルスを印加してアドレス放電を行うアドレス期間、スキャン電極１２とサステイン電極１３とに維持電圧を印加して維持放電を行う維持期間、ならびに第１のサブフィールドＳＦ１の維持期間において放電した放電セルに微弱な放電を発生させて壁電荷を均一に調整するための第２の選択型初期化期間により構成される。

また、第２のサブフィールドＳＦ２は、全放電セルに微弱な放電を発生させて壁電荷を均一に調整するための全セル初期化期間、アドレス放電を行うアドレス期間および維持放電を行う維持期間により構成される。

図１２の例では、まず、第１のサブフィールドＳＦ１の第１の選択型初期化期間において、スキャンドライバ３によりスキャン電極１２にランプ波形Ｌａ１１を有する選択型初期化波形Ｓｅｔｕｐ１０が印加される。また、データドライバ２によりアドレス電極１１の電圧が０Ｖに保持され、サステインドライバ４によりサステイン電極１３の電圧がＶｅに保持される。

このランプ波形Ｌａ１１によりスキャン電極１２の電圧がＶａｄまで緩やかに下降されるときに、前フィールドの最後のサブフィールドの維持期間で維持放電した放電セルにおいてスキャン電極１２とアドレス電極１１との間およびスキャン電極１２とサステイン電極１３との間で微弱な放電が発生する。それにより、アドレス電極１１に所定量の正の壁電荷が蓄積され、スキャン電極１２に所定量の負の壁電荷が蓄積され、サステイン電極１３に所定量の正の壁電荷が蓄積される。その結果、全ての放電セルの壁電荷がほぼ均一に調整される。

次に、第１のサブフィールドＳＦ１のアドレス期間においてデータドライバ２により正極性の書き込みパルスＰｗが点灯させるべき放電セルに対応するアドレス電極１１に印加される。また、スキャンドライバ３により書き込みパルスＰｗに同期して負極性の書き込みパルスＰｓがスキャン電極１２に印加される。

この場合、点灯させるべき放電セルに対応するアドレス電極１１とスキャン電極１２との間の実効電圧は、書き込みパルスＰｗと書き込みパルスＰｓとの間の電位差に、第１の選択型初期化期間終了時にスキャン電極１２およびアドレス電極１１の各々に蓄積されている壁電荷による壁電圧を加算した値となる。

それにより、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えるため、アドレス電極１１とスキャン電極１２との間でアドレス放電が発生し、スキャン電極１２とサステイン電極１３との間で放電が発生する。その結果、スキャン電極１２に正の壁電荷が蓄積され、アドレス電極１１に負の壁電荷が蓄積される。また、サステイン電極１３に負の壁電荷が蓄積される。

一方、アドレス期間でアドレス電極１１に書き込みパルスＰｗが印加されない場合には、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えないため、アドレス電極１１とスキャン電極１２との交点の放電セルではアドレス放電が発生しない。

次に、第１のサブフィールドＳＦ１の維持期間において、スキャンドライバ３によりスキャン電極１２の電圧がＶｍまで上昇される。このとき、サステインドライバ４によりサステイン電極１３の電圧が０Ｖにされる。

この場合、点灯させるべき放電セルに対応するスキャン電極１２とサステイン電極１３との間の実効電圧は、スキャン電極１２とサステイン電極１３との間の電位差Ｖｍに、アドレス期間にスキャン電極１２およびサステイン電極１３の各々に蓄積された壁電荷による壁電圧を加算した値となる。

それにより、スキャン電極１２とサステイン電極１３との間の実効電圧が放電開始電圧を超えるため、スキャン電極１２とサステイン電極１３との間で維持放電が発生する。その結果、スキャン電極１２に負の壁電荷が蓄積され、サステイン電極１３に正の壁電荷が蓄積される。

一方、書き込みパルスＰｗが印加されないためにアドレス放電を起こさなかった放電セルにおけるスキャン電極１２とサステイン電極１３との間の実効電圧は、放電開始電圧を超えない。そのため、スキャン電極１２とサステイン電極１３との間で維持放電が発生しない。

次に、第１のサブフィールドＳＦ１の第２の選択型初期化期間において、スキャンドライバ３によりスキャン電極１２にランプ波形Ｌａ１２を有する選択型初期化波形Ｓｅｔｕｐ２０が印加される。また、サステインドライバ４によりサステイン電極１３の電圧がＶｅに保持される。このランプ波形Ｌａ１２によりスキャン電極１２の電圧がＶａｄまで緩やかに下降されるときに、第１のサブフィールドＳＦ１の維持期間で維持放電した放電セルにおいてスキャン電極１２とアドレス電極１１との間およびスキャン電極１２とサステイン電極１３との間で微弱な放電が発生する。その結果、全ての放電セルの壁電荷がほぼ均一に調整される。

以上により、第１のサブフィールドＳＦ１が終了する。なお、第１のサブフィールドＳＦ１終了時には、スキャン電極１２に負の壁電荷が蓄積され、サステイン電極１３に正の壁電荷が蓄積されている。また、アドレス電極１１には正の壁電荷が蓄積されている。

次に、第２のサブフィールドＳＦ２の全セル初期化期間において、スキャンドライバ３によりスキャン電極１２にランプ波形Ｌａ１３，Ｌａ１４を有する全セル初期化波形Ｓｅｔｕｐ３０が印加される。

全セル初期化期間においては、まず、スキャンドライバ３によりスキャン電極１２の電圧がＶｍまで上昇されるとともに、サステインドライバ４によりサステイン電極１３の電圧が接地電圧０Ｖにされる。

その後、スキャン電極１２の電圧がランプ波形Ｌａ１３によりＶｓｅｔまで緩やかに上昇される。このとき、サステイン電極１３の電圧は０Ｖに保持される。これにより、全ての放電セルにおいてスキャン電極１２とアドレス電極１１との間およびスキャン電極１２とサステイン電極１３との間で微弱な放電が発生する。その結果、スキャン電極１２に負の壁電荷が蓄積されるとともにアドレス電極１１およびサステイン電極１３に正の壁電荷が蓄積される。

次に、スキャンドライバ３によりスキャン電極１２の電圧がＶｍまで下降されるとともに、サステインドライバ４によりサステイン電極１３の電圧がＶｅまで上昇される。

その後、スキャン電極１２の電圧がランプ波形Ｌａ１４によりＶａｄまで緩やかに下降される。このとき、サステイン電極１３の電圧はＶｅに保持される。これにより、全ての放電セルにおいてスキャン電極１２とアドレス電極１１との間およびスキャン電極１２とサステイン電極１３との間で微弱な放電が発生する。その結果、スキャン電極１２の負の壁電荷ならびにアドレス電極１１およびサステイン電極１３の正の壁電荷が減少する。

全セル初期化期間後の放電セルにおいては、アドレス電極１１に所定量の正の壁電荷が蓄積され、スキャン電極１２に所定量の負の壁電荷が蓄積され、サステイン電極１３に所定量の正の壁電荷が蓄積される。以上により、全ての放電セルの壁電荷の量が均一に調整される。

次に、第２のサブフィールドＳＦ２のアドレス期間においてデータドライバ２により正極性の書き込みパルスＰｗが点灯させるべき放電セルに対応するアドレス電極１１に印加される。また、スキャンドライバ３によりスキャン電極１２に書き込みパルスＰｗに同期して負極性の書き込みパルスＰｓが印加される。

この場合、点灯させるべき放電セルに対応するアドレス電極１１とスキャン電極１２との間の実効電圧は、書き込みパルスＰｗと書き込みパルスＰｓとの間の電位差に、全セル初期化期間終了時にスキャン電極１２およびアドレス電極１１の各々に蓄積されている壁電荷による壁電圧を加算した値となる。

次に、第２のサブフィールドＳＦ２の維持期間において、まず、スキャンドライバ３によりスキャン電極１２の電圧がＶｍまで上昇され、サステインドライバ４によりサステイン電極１３の電圧が０Ｖにされる。それにより、スキャン電極１２とサステイン電極１３との間で１回目の維持放電が発生する。その結果、スキャン電極１２に負の壁電荷が蓄積され、サステイン電極１３に正の壁電荷が蓄積される。

次に、スキャンドライバ３によりスキャン電極１２の電圧が接地電圧０Ｖにされ、サステインドライバ４によりサステイン電極１３の電圧がＶｍまで上昇される。それにより、スキャン電極１２とサステイン電極１３との間で２回目の維持放電が発生する。その結果、スキャン電極１２に正の壁電荷が蓄積され、サステイン電極１３に負の壁電荷が蓄積される。

次に、スキャンドライバ３によりスキャン電極１２の電圧がＶｍまで上昇され、サステインドライバ４によりサステイン電極１３の電圧が０Ｖにされる。それにより、スキャン電極１２とサステイン電極１３との間で３回目の維持放電が発生する。その結果、スキャン電極１２に負の壁電荷が蓄積され、サステイン電極１３に正の壁電荷が蓄積される。以上により、第２のサブフィールドＳＦ２が終了する。

ところで、ＡＤＳ方式では、ＰＤＰの放電セルの輝度を最も低くしたい場合、最も維持期間の短い（最も維持放電の回数が少ない）サブフィールドのみにおいてアドレス放電および維持放電を行い、ＰＤＰの放電セルの輝度を最も高くしたい場合、全てのサブフィールドにおいてアドレス放電および維持放電を行う。つまり、図１２の例では、第１のサブフィールドＳＦ１のみにおいてアドレス放電および維持放電を行うことにより、放電セルの輝度を最も低くすることができる。
特開２００２−１４６５２号公報

しかしながら、上記のような従来の駆動方法では、放電セルの輝度を最も低くした場合でも、その放電セルはアドレス放電による発光と維持放電による発光との２回の発光を行うことになる。そのため、より黒に近い輝度の表示が困難であった。

本発明の目的は、より多くの輝度を表示することが可能な表示装置を提供することである。

参考発明に係る表示装置は、第１の方向に配列された複数の第１の電極と、第１の方向と交差する第２の方向に沿って配列された複数の第２の電極と、第２の方向に沿って配列された複数の第３の電極と、複数の第１の電極、複数の第２の電極および複数の第３の電極の交点に設けられた複数の放電セルと、各フィールドをアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割するサブフィールド分割手段と、各サブフィールドのアドレス期間において複数の第１の電極のうち選択された１または複数の第１の電極にアドレス放電のために第１の駆動波形を印加する第１の駆動回路と、各サブフィールドのアドレス期間において各第２の電極に第２の駆動波形を印加し、アドレス期間に続く維持期間において各第２の電極に維持放電のために１または複数の第３の駆動波形を印加する第２の駆動回路と、各サブフィールドの維持期間において各第３の電極に維持放電のために第３の駆動波形と異なる位相を有する１または複数の第４の駆動波形を印加する第３の駆動回路とを備え、少なくとも１つのサブフィールドは、アドレス期間の前に選択型初期化期間をさらに含み、少なくとも１つのサブフィールドに続く他のサブフィールドは、アドレス期間の前に全セル初期化期間をさらに含み、第２の駆動回路は、選択型初期化期間において、前のサブフィールドで維持放電した放電セルに微弱な放電を発生させて複数の放電セルの電荷を調整するための第１の初期化波形を各第２の電極に印加し、全セル初期化期間において、複数の放電セルに微弱な放電を発生させて複数の放電セルの電荷を調整するための第２の初期化波形を各第２の電極に印加し、少なくとも１つのサブフィールドの第３の駆動波形および他のサブフィールドの第２の初期化波形は維持初期化波形として一体化され、維持初期化波形は、第１の電圧から第２の電圧を経由して第３の電圧まで上昇した後、第３の電圧から第１の電圧よりも低い第４の電圧まで下降し、他のサブフィールドの各第３の駆動波形は、第１の電圧から第２の電圧まで上昇した後、第２の電圧から第１の電圧まで下降し、維持初期化波形の第１の電圧から第２の電圧までの電圧変化率は、他のサブフィールドの各第３の駆動波形の第１の電圧から第２の電圧までの電圧変化率よりも小さいものである。

参考発明に係る表示装置においては、複数の第１の電極が第１の方向に配列され、複数の第２の電極が第１の方向と交差する第２の方向に沿って配列され、複数の第３の電極が第２の方向に沿って配列され、複数の第１の電極、複数の第２の電極および複数の第３の電極の交点に複数の放電セルが設けられる。

サブフィールド分割手段により各フィールドがアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割される。少なくとも１つのサブフィールドは、アドレス期間の前に選択型初期化期間をさらに含み、少なくとも１つのサブフィールドに続く他のサブフィールドは、アドレス期間の前に全セル初期化期間をさらに含む。選択型初期化期間において、前のサブフィールドで維持放電した放電セルに微弱な放電を発生させて複数の放電セルの電荷を調整するための第１の初期化波形が第２の駆動回路により各第２の電極に印加される。全セル初期化期間において、複数の放電セルに微弱な放電を発生させて複数の放電セルの電荷を調整するための第２の初期化波形が第２の駆動回路により各第２の電極に印加される。各サブフィールドのアドレス期間において選択された第１の電極に第１の駆動回路により第１の駆動波形が印加されるとともに第２の電極に第２の駆動回路により第２の駆動波形が印加されることによりアドレス放電が起こる。

維持期間において第２の電極に第２の駆動回路により第３の駆動波形が印加されるとともに第３の電極に第３の駆動回路により第３の駆動波形と異なる位相を有する第４の駆動波形が印加されることにより維持放電が起こる。

少なくとも１つのサブフィールドの第３の駆動波形および他のサブフィールドの第２の初期化波形は維持初期化波形として一体化される。この場合、少なくとも１つのサブフィールドの維持初期化波形の第１の電圧から第２の電圧までの電圧変化率が他のサブフィールドの各第３の駆動波形の第１の電圧から第２の電圧までの電圧変化率よりも小さいので、少なくとも１つのサブフィールドの第３の駆動波形による維持放電は、他のサブフィールドの各第３の駆動波形による維持放電よりも弱くなる。それにより、１つのサブフィールドの維持放電による発光の輝度が低下する。したがって、そのサブフィールドにおける発光の輝度を低下させることができる。

このように、参考発明によれば、維持初期化波形の電圧変化率を小さくすることにより、サブフィールドの発光の輝度を低下させることができる。その結果、より多くの輝度を表示することが可能になる。

さらに、維持初期化波形により、少なくとも１つのサブフィールドにおける弱い維持放電およびそのサブフィールドに続くサブフィールドにおける放電セルの初期化動作を連続的に行うことができる。それにより、維持期間および初期化期間を短縮することができる。

本発明に係る表示装置は、第１の方向に配列された複数の第１の電極と、第１の方向と交差する第２の方向に沿って配列された複数の第２の電極と、第２の方向に沿って配列された複数の第３の電極と、複数の第１の電極、複数の第２の電極および複数の第３の電極の交点に設けられた複数の放電セルと、各フィールドをアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割するサブフィールド分割手段と、各サブフィールドのアドレス期間において複数の第１の電極のうち選択された１または複数の第１の電極にアドレス放電のために第１の駆動波形を印加する第１の駆動回路と、各サブフィールドのアドレス期間において各第２の電極に第２の駆動波形を印加し、アドレス期間に続く維持期間において各第２の電極に維持放電のために１または複数の第３の駆動波形を印加する第２の駆動回路と、各サブフィールドの維持期間において各第３の電極に維持放電のために第３の駆動波形と異なる位相を有する１または複数の第４の駆動波形を印加する第３の駆動回路とを備え、少なくとも１つのサブフィールドは、アドレス期間の前に選択型初期化期間をさらに含み、少なくとも１つのサブフィールドに続く他のサブフィールドは、アドレス期間の前に全セル初期化期間をさらに含み、第２の駆動回路は、選択型初期化期間において、前のサブフィールドで維持放電した放電セルに微弱な放電を発生させて複数の放電セルの電荷を調整するための第１の初期化波形を各第２の電極に印加し、全セル初期化期間において、複数の放電セルに微弱な放電を発生させて複数の放電セルの電荷を調整するための第２の初期化波形を各第２の電極に印加し、少なくとも１つのサブフィールドの第３の駆動波形と他のサブフィールドの第２の初期化波形とは時間的に分離され、少なくとも１つのサブフィールドの第３の駆動波形は、第１の電圧から第２の電圧を経由して第５の電圧まで上昇した後、第５の電圧から第１の電圧まで下降し、第２の初期化波形は、第１の電圧から第２の電圧を経由して第３の電圧まで上昇した後、第３の電圧から第１の電圧よりも低い第４の電圧まで下降し、他のサブフィールドの各第３の駆動波形は、第１の電圧から第２の電圧まで上昇した後、第２の電圧から第１の電圧まで下降し、少なくとも１つのサブフィールドの第３の駆動波形の第１の電圧から第２の電圧までの電圧変化率は、他のサブフィールドの各第３の駆動波形の第１の電圧から第２の電圧までの電圧変化率よりも小さいものである。

本発明に係る表示装置においては、複数の第１の電極が第１の方向に配列され、複数の第２の電極が第１の方向と交差する第２の方向に沿って配列され、複数の第３の電極が第２の方向に沿って配列され、複数の第１の電極、複数の第２の電極および複数の第３の電極の交点に複数の放電セルが設けられる。

少なくとも１つのサブフィールドの第３の駆動波形と他のサブフィールドの第２の初期化波形とは時間的に分離される。少なくとも１つのサブフィールドの第３の駆動波形の第１の電圧から第２の電圧までの電圧変化率が他のサブフィールドの各第３の駆動波形の第１の電圧から第２の電圧までの電圧変化率よりも小さいので、少なくとも１つのサブフィールドの第３の駆動波形による維持放電は、他のサブフィールドの各第３の駆動波形による維持放電よりも弱くなる。それにより、１つのサブフィールドの維持放電による発光の輝度が低下する。したがって、そのサブフィールドにおける発光の輝度を低下させることができる。

さらに、第３の駆動波形が第１の電圧から第５の電圧まで上昇することにより弱い維持放電が発生する。その後、初期化波形が印加されることにより、全ての放電セルの壁電荷が調整される。

本発明によれば、第３の駆動波形の電圧変化率を小さくすることにより、サブフィールドの発光の輝度を低下させることができる。その結果、より多くの輝度を表示することが可能になる。

以下、本発明に係る表示装置の一例としてプラズマディスプレイ装置について説明する。

（参考形態）
図１は参考形態に係るプラズマディスプレイ装置の構成を示すブロック図である。

図１のプラズマディスプレイ装置は、ＰＤＰ（プラズマディスプレイパネル）１、データドライバ２、スキャンドライバ３、サステインドライバ４、Ａ／Ｄコンバータ（アナログ／デジタル変換器）５、映像信号−サブフィールド対応付け器６およびサブフィールド処理器７を備える。

Ａ／Ｄコンバータ５には、映像信号ＶＤが入力される。Ａ／Ｄコンバータ５は、アナログの映像信号ＶＤをデジタルの画像データに変換し、映像信号−サブフィールド対応付け器６へ出力する。映像信号−サブフィールド対応付け器６は、１フィールドを複数のサブフィールドに分割して表示するため、１フィールドの画像データから各サブフィールドの画像データＳＰを作成し、サブフィールド処理器７へ出力する。

サブフィールド処理器７は、サブフィールドごとの画像データＳＰからデータドライバ駆動制御信号ＤＳ、スキャンドライバ駆動制御信号ＣＳおよびサステインドライバ駆動制御信号ＵＳを作成し、それぞれデータドライバ２、スキャンドライバ３およびサステインドライバ４へ出力する。

ＰＤＰ１は、複数のアドレス電極（データ電極）１１、複数のスキャン電極（走査電極）１２および複数のサステイン電極（維持電極）１３を含む。複数のアドレス電極１１は、画面の垂直方向に配列され、複数のスキャン電極１２および複数のサステイン電極１３は、画面の水平方向に配列されている。また、複数のサステイン電極１３は、共通に接続されている。アドレス電極１１、スキャン電極１２およびサステイン電極１３の各交点には、放電セル１４が形成され、各放電セル１４が画面上の画素を構成する。

データドライバ２は、ＰＤＰ１の複数のアドレス電極１１に接続されている。スキャンドライバ３は、スキャン電極１２ごとに設けられた駆動回路を内部に備え、各駆動回路がＰＤＰ１の対応するスキャン電極１２に接続されている。サステインドライバ４は、ＰＤＰ１の複数のサステイン電極１３に接続されている。

データドライバ２は、データドライバ駆動制御信号ＤＳに従い、書き込み期間において、画像データＳＰに応じてＰＤＰ１の該当するアドレス電極１１に書き込みパルスを印加する。

スキャンドライバ３は、スキャンドライバ駆動制御信号ＣＳに従い、書き込み期間において、シフトパルスを垂直走査方向にシフトしつつＰＤＰ１の複数のスキャン電極１２に書き込みパルスを順に印加する。これにより、該当する放電セル１４においてアドレス放電が行われる。

また、スキャンドライバ３は、スキャンドライバ駆動制御信号ＣＳに従い、維持期間において、維持放電を行うための維持波形をＰＤＰ１の複数のスキャン電極１２に印加する。一方、サステインドライバ４は、サステインドライバ駆動制御信号ＵＳに従い、維持期間において、維持波形をＰＤＰ１の複数のサステイン電極１３に印加する。これにより、該当する放電セル１４において維持放電が行われる。

次いで、本参考形態に係るプラズマディスプレイ装置の駆動方法について説明する。

図２は本参考形態に係るプラズマディスプレイ装置の各電極に印加される駆動電圧の一例を示すタイミングチャートである。

図２のタイミングチャートは、ＰＤＰ１の垂直方向に配列された１本のアドレス電極１１の駆動電圧、そのアドレス電極１１と交差する１本のスキャン電極１２の駆動電圧および１本のサステイン電極１３の駆動電圧を示している。

各フィールドは、複数のサブフィールドに分割される。例えば、１フィールドが第１〜第８のサブフィールドに分割されている。図２の例では、１フィールドの第１〜第３のサブフィールドＳＦ１，ＳＦ２，ＳＦ３が示されている。

第１のサブフィールドＳＦ１は、前のフィールドの最後のサブフィールドにおいて維持放電した放電セル１４に微弱な放電を発生させて壁電荷を均一に調整するための選択型初期化期間、アドレス電極１１およびスキャン電極１２に書き込みパルスを印加してアドレス放電を行うアドレス期間、ならびにスキャン電極１２に維持波形を印加して維持放電を行う維持期間により構成される。

また、第２のサブフィールドＳＦ２は、全ての放電セル１４に微弱な放電を発生させて壁電荷を均一に調整するための全セル初期化期間、書き込みパルスを印加してアドレス放電を行うアドレス期間および維持波形を印加して維持放電を行う維持期間により構成される。

また、第３のサブフィールドＳＦ３は、選択型初期化期間、アドレス期間および維持期間により構成される。

まず、図２に示すように、第１のサブフィールドＳＦ１の選択型初期化期間において、スキャンドライバ３によりスキャン電極１２にランプ波形Ｌａ１を有する最高電圧Ｖｍの選択型初期化波形Ｓｅｔｕｐ１が印加される。また、データドライバ２によりアドレス電極１１が０Ｖに保持され、サステインドライバ４によりサステイン電極１３の電圧がＶｅに保持される。

このランプ波形Ｌａ１によりスキャン電極１２の電圧がＶａｄまで緩やかに下降されるときに、前のフィールドの最後のサブフィールドの維持期間で維持放電した放電セル１４においてスキャン電極１２とアドレス電極１１との間およびスキャン電極１２とサステイン電極１３との間で微弱な放電が発生する。それにより、アドレス電極１１に所定量の正の壁電荷が蓄積され、スキャン電極１２に所定量の負の壁電荷が蓄積され、サステイン電極１３に所定量の正の壁電荷が蓄積される。その結果、全ての放電セル１４の壁電荷がほぼ均一に調整される。

次に、第１のサブフィールドＳＦ１のアドレス期間においてデータドライバ２により正極性の書き込みパルスＰｗが点灯させるべき放電セル１４に対応するアドレス電極１１に印加される。また、スキャンドライバ３により書き込みパルスＰｗに同期して負極性の書き込みパルスＰｓがスキャン電極１２に印加される。

この場合、点灯させるべき放電セル１４に対応するアドレス電極１１とスキャン電極１２との間の実効電圧は、書き込みパルスＰｗと書き込みパルスＰｓとの間の電位差に、選択型初期化期間終了時にスキャン電極１２およびアドレス電極１１の各々に蓄積されている壁電荷による壁電圧を加算した値となる。

それにより、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えるため、アドレス電極１１とスキャン電極１２との間でアドレス放電が発生し、スキャン電極１２とサステイン電極１３との間で放電が発生する。その結果、スキャン電極１２に正の壁電荷が蓄積され、アドレス電極１１およびサステイン電極１３に負の壁電荷が蓄積される。このアドレス放電により、放電セル１４が１回発光する。

一方、アドレス期間でアドレス電極１１に書き込みパルスＰｗが印加されない場合には、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えないため、アドレス電極１１とスキャン電極１２との交点の放電セル１４ではアドレス放電が発生しない。

次に、第１のサブフィールドＳＦ１の維持期間において、スキャンドライバ３によりスキャン電極１２にランプ波形Ｌａ２を有する維持波形が印加され、スキャン電極１２の電圧が緩やかに上昇される。このとき、サステインドライバ４によりサステイン電極１３の電圧は０Ｖに保持される。それにより、スキャン電極１２とサステイン電極１３との間で微弱な維持放電（以下、微弱維持放電と称する）が発生する。この微弱維持放電により放電セル１４は発光するが、上記のアドレス放電による発光および後述する他のサブフィールにおける維持放電による発光に比べて輝度は低くなる。

ここで、微弱維持放電による発光の輝度は、維持波形の立ち上がり時間により異なる。すなわち、維持期間における維持波形の単位時間当たりの電圧変化（電圧変化率）を調整することにより、微弱維持放電による発光の輝度を調整することができる。本参考形態においては、例えば、微弱維持放電による発光の輝度と他のサブフィールドにおける維持放電による発光の輝度との比が１：４になるように、ランプ波形Ｌａ２の電圧変化率を調整する。

続いて、第２のサブフィールドＳＦ２の全セル初期化期間において、スキャンドライバ３によりスキャン電極１２にランプ波形Ｌａ３，Ｌａ４を有する最高電圧Ｖｓｅｔの全セル初期化波形Ｓｅｔｕｐ２が印加される。

全セル初期化期間においては、まず、スキャン電極１２の電圧がランプ波形Ｌａ３によりＶｓｅｔまで緩やかに上昇される。また、サステイン電極１３の電圧は０Ｖに保持される。このとき、全ての放電セル１４においてスキャン電極１２とアドレス電極１１との間およびスキャン電極１２とサステイン電極１３との間で微弱な放電が発生する。その結果、スキャン電極１２に負の壁電荷が蓄積されるとともにアドレス電極１１およびサステイン電極１３に正の壁電荷が蓄積される。

なお、本参考形態においては、第１のサブフィールドＳＦ１の維持期間におけるランプ波形Ｌａ２および第２のサブフィールドＳＦ２の全セル初期化期間におけるランプ波形Ｌａ３は連続的に変化する。それにより、スキャン電極１２の電圧は０ＶからＶｓｅｔまで緩やかに直線的に上昇される。その結果、維持期間開始から全セル初期化期間終了までの時間を短縮することができる。ランプ波形Ｌａ２，Ｌａ３の印加方法については後述する。

次に、スキャンドライバ３によりスキャン電極１２の電圧がＶｍまで下降されるとともに、サステインドライバ４によりサステインドライバ１３の電圧がＶｅまで上昇される。

その後、スキャン電極１２の電圧はランプ波形Ｌａ４によりＶａｄまで緩やかに下降される。このとき、サステイン電極１３の電圧はＶｅに保持される。これにより、全ての放電セル１４においてスキャン電極１２とアドレス電極１１との間およびスキャン電極１２とサステイン電極１３との間で微弱な放電が発生する。その結果、スキャン電極１２の負の壁電荷ならびにアドレス電極１１およびサステイン電極１３の正の壁電荷が減少する。

全セル初期化期間後の放電セル１４においては、アドレス電極１１に所定量の正の壁電荷が蓄積され、スキャン電極１２に所定量の負の壁電荷が蓄積され、サステイン電極１３に所定量の正の壁電荷が蓄積される。以上により、全ての放電セル１４の壁電荷の量が均一に調整される。

次に、第２のサブフィールドＳＦ２のアドレス期間においてデータドライバ２により正極性の書き込みパルスＰｗが点灯させるべき放電セル１４に対応するアドレス電極１１に印加される。また、スキャンドライバ３により書き込みパルスＰｗに同期して負極性の書き込みパルスＰｓがスキャン電極１２に印加される。

この場合、点灯させるべき放電セル１４に対応するアドレス電極１１とスキャン電極１２との間の実効電圧は、書き込みパルスＰｗと書き込みパルスＰｓとの間の電位差に、全セル初期化期間終了時にスキャン電極１２およびアドレス電極１１の各々に蓄積されている壁電荷による壁電圧を加算した値となる。

それにより、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えるため、アドレス電極１１とスキャン電極１２との間でアドレス放電が発生し、スキャン電極１２とサステイン電極１３との間で放電が発生する。その結果、スキャン電極１２に正の壁電荷が蓄積され、アドレス電極１１に負の壁電荷が蓄積される。また、サステイン電極１３に負の壁電荷が蓄積される。このアドレス放電により、放電セル１４が１回発光する。

一方、アドレス期間でアドレス電極１１に書き込みパルスＰｗが印加されない場合には、第１のサブフィールドＳＦ１と同様にアドレス放電が発生しない。

次に、第２のサブフィールドＳＦ２の維持期間において、スキャンドライバ３によりスキャン電極１２に維持波形が印加され、スキャン電極１２の電圧がＶｍまで上昇される。このとき、サステインドライバ４によりサステイン電極１３の電圧が０Ｖにされる。

この場合、点灯させるべき放電セル１４に対応するスキャン電極１２とサステイン電極１３との間の実効電圧は、スキャン電極１２とサステイン電極１３との間の電位差Ｖｍに、アドレス期間にスキャン電極１２およびサステイン電極１３の各々に蓄積された壁電荷による壁電圧を加算した値となる。

それにより、スキャン電極１２とサステイン電極１３との間の実効電圧が放電開始電圧を超えるため、スキャン電極１２とサステイン電極１３との間で維持放電が発生する。この維持放電により、放電セル１４が１回発光する。

一方、書き込みパルスＰｗが印加されないためにアドレス放電を起こさなかった放電セル１４においては維持放電が発生しない。

以上により、第２のサブフィールドＳＦ２が終了する。

第３のサブフィールドＳＦ３においては、まず、選択型初期化期間において、スキャンドライバ３によりスキャン電極１２にランプ波形Ｌａ５を有する最高電圧Ｖｍの選択型初期化波形Ｓｅｔｕｐ３が印加される。また、データドライバ２によりアドレス電極１１が０Ｖに保持され、サステインドライバ４によりサステイン電極１３がＶｅに保持される。

このランプ波形Ｌａ５によりスキャン電極１２の電圧がＶａｄまで緩やかに下降されるときに、第２のサブフィールドＳＦ２の維持期間で維持放電した放電セル１４においてスキャン電極１２とアドレス電極１１との間およびスキャン電極１２とサステイン電極１３との間で微弱な放電が発生する。それにより、アドレス電極１１に所定量の正の壁電荷が蓄積され、スキャン電極１２に所定量の負の壁電荷が蓄積され、サステイン電極１３に所定量の正の壁電荷が蓄積される。その結果、全ての放電セル１４の壁電荷がほぼ均一に調整される。

次に、アドレス期間においてデータドライバ２により正極性の書き込みパルスＰｗが点灯させるべき放電セル１４に対応するアドレス電極１１に印加される。また、スキャンドライバ３により書き込みパルスＰｗに同期して負極性の書き込みパルスＰｓがスキャン電極１２に印加される。

次に、第３のサブフィールドＳＦ３の維持期間において、スキャンドライバ３によりスキャン電極１２に維持波形が印加され、スキャン電極１２の電圧がＶｍまで上昇される。このとき、サステインドライバ４によりサステイン電極１３の電圧が０Ｖにされる。

それにより、スキャン電極１２とサステイン電極１３との間の実効電圧が放電開始電圧を超えるため、スキャン電極１２とサステイン電極１３との間で１回目の維持放電が発生し、放電セル１４が１回発光する。

続いて、スキャンドライバ３によりスキャン電極１２の電圧が０Ｖにされ、サステインドライバ４によりサステイン電極１３の電圧がＶｍまで上昇される。それにより、スキャン電極１２とサステイン電極１３との間の実効電圧が放電開始電圧を超えるため、スキャン電極１２とサステイン電極１３との間で２回目の維持放電が発生し、放電セル１４が１回発光する。

続いて、スキャンドライバ３によりスキャン電極１２の電圧がＶｍまで上昇され、サステインドライバ４によりサステイン電極１３の電圧が０Ｖにされる。それにより、スキャン電極１２とサステイン電極１３との間の実効電圧が放電開始電圧を超えるため、スキャン電極１２とサステイン電極１３との間で３回目の維持放電が発生し、放電セル１４が１回発光する。以上により、第３のサブフィールドＳＦ３が終了する。

第４〜第８の各サブフィールドは、第３のサブフィールドＳＦ３と同様に選択型初期化期間、アドレス期間および維持期間を有する。ただし、維持期間における維持放電の回数は各サブフィールドによって異なる。また、第３〜第８の各サブフィールドにおいては、選択型初期化期間の代わりに、全セル初期化波形Ｓｅｔｐｕ２を印加する全セル初期化期間を設けてもよい。

以上のように、本参考形態では、第１のサブフィールドＳＦ１の維持期間においては、スキャン電極１２にランプ波形Ｌａ２が印加されることにより微弱維持放電が発生する。この場合、第１のサブフィールドＳＦ１の維持期間における微弱維持放電による放電セル１４の発光（以下、微弱発光と称する）は、第１のサブフィールドＳＦ１のアドレス期間ならびに第２のサブフィールドＳＦ２以降の各サブフィールドにおけるアドレス期間および維持期間における発光（以下、強発光と称する）に比べて輝度が低くなる。

ここで、第１〜第３のサブフィールドにおける強発光の回数を整理すると、第１のサブフィールドＳＦ１における強発光の回数は１回であり、第２のサブフィールドＳＦ２における強発光の回数は２回であり、第３のサブフィールドＳＦ３における強発光の回数は４回である。図２において、放電セル１４が強発光を行うタイミングを点線丸印で示す。

ＡＤＳ方式においては、点灯させるべきサブフィールドを選択し組み合わせることにより階調表示を行うことができる。

本参考形態においては、点灯させるサブフィールドを選択し組み合わせることにより強発光の回数を調整し、階調表示を行う。

表１に、各階調レベルを表示するために点灯させるサブフィールドと各階調レベルにおける強発光の回数との関係を示す。なお、表１においては、点灯させるサブフィールドを○で表し、点灯させないサブフィールドを×で表している。

表１に示すように、本参考形態においては、第１〜第３のサブフィールドＳＦ１，ＳＦ２，ＳＦ３から点灯させるサブフィールドを選択し組み合わせることにより、放電セル１４の強発光の回数を１〜７へと１ずつ変化させることができる。例えば、放電セル１４の輝度を最も低くしたい場合すなわち階調レベル１を表示したい場合には、第１のサブフィールドＳＦ１のみを点灯させて、強発光を１回行う。また、階調レベル５を表示する場合には、第１のサブフィールドＳＦ１および第３のサブフィールドＳＦ５を点灯させて、強発光を５回行う。

一方、図１３において説明した従来の駆動方法においては、第１のサブフィールドＳＦ１において、放電セルは、アドレス期間および維持期間でそれぞれ１回ずつ強発光する。すなわち、第１のサブフィールドＳＦ１における強発光の回数は２である。

また、第２のサブフィールドＳＦ２では、放電セルは、アドレス期間で１回強発光し、維持期間で３回強発光する。すなわち、第２のサブフィールドＳＦ２における強発光の回数は４である。

表２に、従来の駆動方法における階調を表示するために点灯させるサブフィールドと各階調における強発光の回数との関係を示す。なお、表２においては、点灯させるサブフィールドを○で表し、点灯させないサブフィールドを×で表している。

表２に示すように、従来の駆動方法においては、階調１〜３を表示する場合、放電セルの強発光の回数は、２、４および６と２ずつ変化する。このように、従来の駆動方法においては、各階調レベルが２の倍数の強発光の回数で表現される。すなわち、最も低い階調レベルは２回の強発光で表現される。

これに対して、本参考形態に係るプラズマディスプレイ装置の駆動方法においては、各階調レベルが１の倍数の強発光の回数で表現することができる。それにより、より多くの輝度を表示することが可能になる。

また、放電セル１４における微弱発光の輝度と強発光の輝度との比が１：４になるようにランプ波形Ｌａ２が印加されている。この場合、微弱発光の輝度が小さくなるので、第１のサブフィールドＳＦ１における発光の輝度が大幅に低下する。すなわち、最も低い階調レベルでの輝度を大幅に低下させることができる。それにより、黒により近い輝度の表示が可能になる。

また、本参考形態においては、最も低い階調レベルの輝度すなわち第１のサブフィールドＳＦ１の発光による輝度は、強発光の発光輝度に微弱発光の発光輝度を加算した値になる。例えば、強発光の輝度の重み付けを０．４とし、微弱発光の輝度の重み付けを０．１とした場合、階調レベル１の輝度は０．５となり、階調レベル２の輝度は０．９となり、階調レベル３の輝度は１．３となる。

ここで、ランプ波形Ｌａ２の電圧変化率を調整し、微弱発光の輝度の重み付けを０．２にすると、階調レベル１〜３の輝度はそれぞれ０．６、１．０および１．４となる。このように、本参考形態においては、ランプ波形Ｌａ２の電圧変化率を調整し微弱発光の輝度を調整することにより、各階調レベルの輝度を調整することができる。それにより、さらに多くの輝度の表示が可能になる。

次に、第１のサブフィールドＳＦ１の維持期間および第２のサブフィールドＳＦ２におけるランプ波形Ｌａ２，Ｌａ３の印加方法について詳細に説明する。

まず、図１のスキャンドライバ３について説明する。

図３は、図１のスキャンドライバ３の構成を示す回路図である。以下の説明では、駆動電圧の立ち上がり時に放電を行う正極性のパルスの例を示しているが、立ち下がり時に放電を行う負極性のパルスを用いてもよい。

図３に示すスキャンドライバ３は、ＦＥＴ（電界効果型トランジスタ、以下トランジスタと略記する）Ｑ１１〜Ｑ２２、コンデンサＣ１１〜１５、コイルＬ１、電源端子Ｖ１１〜Ｖ１４およびダイオードＤ１１〜Ｄ１４を含む。

スキャンドライバ３のトランジスタＱ１３は、電源端子Ｖ１１とノードＮ１３との間に接続され、ゲートには制御信号Ｓ１３が入力される。電源端子Ｖ１１には、電圧Ｖｍが印加される。トランジスタＱ１４は、ノードＮ１３と接地端子との間に接続され、ゲートには制御信号Ｓ１４が入力される。

コンデンサＣ１１は、ノードＮ１１と接地端子との間に接続される。トランジスタＱ１１およびダイオードＤ１１は、ノードＮ１１とノードＮ１２との間に直列に接続される。ダイオードＤ１２およびトランジスタＱ１２は、ノードＮ１２とノードＮ１１との間に直列に接続される。トランジスタＱ１１のゲートには、制御信号Ｓ１１が入力され、トランジスタＱ１２のゲートには、制御信号Ｓ１２が入力される。コイルＬ１１は、ノードＮ１２とノードＮ１３との間に接続される。

コンデンサＣ１２は、ノードＮ１４とノードＮ１３との間に接続される。ダイオードＤ１３は、電源端子Ｖ１２とノードＮ１４との間に接続される。電源端子Ｖ１２は、電圧Ｖｒが印加される。

トランジスタＱ１５は、ノードＮ１４とノードＮ１５との間に接続され、ゲートには制御信号Ｓ１５が入力される。コンデンサＣ１３は、ノードＮ１４とトランジスタＱ１５のゲートとの間に接続される。トランジスタＱ１６は、ノードＮ１５とノードＮ１３との間に接続され、ゲートには制御信号Ｓ１６が入力される。

トランジスタＱ１７は、ノードＮ１５とノードＮ１６との間に接続され、ゲートには制御信号Ｓ１７が入力される。トランジスタＱ１８は、ノードＮ１６と電源端子Ｖ１３との間に接続され、ゲートには制御信号Ｓ１８が入力される。電源端子Ｖ１３には、電圧Ｖａｄが印加される。コンデンサＣ１４は、ノードＮ１６とトランジスタＱ１８のゲートとの間に接続される。

コンデンサＣ１５は、ノードＮ１６とノードＮ１７との間に接続される。ダイオードＤ１４は、電源端子Ｖ１４とノードＮ１７との間に接続される。電源端子Ｖ１４には、電圧Ｖｓが印加される。

トランジスタＱ１９は、ノードＮ１７とノードＮ１８との間に接続され、ゲートには制御信号Ｓ１９が入力される。トランジスタＱ２０は、ノードＮ１８とノードＮ１６との間に接続され、ゲートには制御信号Ｓ２０が入力される。

トランジスタＱ２１は、ノードＮ１８とスキャン電極１２との間に接続され、ゲートには制御信号Ｓ２１が入力される。トランジスタＱ２２は、ノードＮ１６とスキャン電極１２との間に接続され、ゲートには制御信号Ｓ２２が入力される。

次に、図２の第１のサブフィールドＳＦ１の維持期間および第２のサブフィールドＳＦ２の全セル初期化期間における制御信号Ｓ１１〜Ｓ２２について説明する。

図４は、第１のサブフィールドＳＦ１の維持期間および第２のサブフィールドＳＦ２の全セル初期化期間における制御信号Ｓ１１〜Ｓ２２のタイミングチャートである。

維持期間開始時点において、制御信号Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１５，Ｓ１８，Ｓ１９，Ｓ２１がそれぞれローレベルになっている。それにより、トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１５，Ｑ１８，Ｑ１９，Ｑ２１はそれぞれオフしている。また、制御信号Ｓ１４，Ｓ１６，Ｓ１７，Ｓ２０，Ｓ２２がそれぞれハイレベルとなっている。それにより、トランジスタＱ１４，Ｑ１６，Ｑ１７，Ｑ２０，Ｑ２２がそれぞれオンしている。この場合、スキャン電極１１の電圧は０Ｖになっている。

維持期間の時点ｔ１において、制御信号Ｓ１５がハイレベルになりトランジスタＱ１５がオンになり、制御信号Ｓ１６がローレベルになりトランジスタＱ１６がオフになる。このとき、ノードＮ１３は０Ｖであり、ノードＮ１４は電圧Ｖｒとなっている。また、トランジスタＱ１５のゲートには、コンデンサＣ１３とゲート抵抗によるＲＣ積分により徐々に電流が流れ、電源端子Ｖ１２からスキャン電極１２に電流が徐々に流れる。それにより、スキャン電極１２の電圧が徐々に上昇する。

次に、維持期間の時点ｔ２において、制御信号Ｓ１１がハイレベルになりトランジスタＱ１１がオンになり、制御信号Ｓ１４がローレベルになりトランジスタＱ１４がオフになり、制御信号Ｓ１５がローレベルになりトランジスタＱ１５がオフになり、制御信号Ｓ１６がハイレベルになりトランジスタＱ１６がオンになる。

次に、維持期間の時点ｔ３において、制御信号Ｓ１１がローレベルになりトランジスタＱ１１がオフになり、制御信号Ｓ１３がハイレベルになりトランジスタＱ１３がオンになり、制御信号Ｓ１５がハイレベルになりトランジスタＱ１５がオンになり、制御信号Ｓ１６がローレベルになりトランジスタＱ１６がオフになる。このとき、ノードＮ１３は電源端子Ｖ１１の電圧Ｖｍが負荷されており、ノードＮ１４は、コンデンサＣ１２を介して、電圧（Ｖｍ＋Ｖｒ）となっている。また、トランジスタＱ１５のゲートには、コンデンサＣ１３とゲート抵抗によるＲＣ積分により徐々に電流が流れ、電源端子Ｖ１２からスキャン電極１２に電流が徐々に流れる。それにより、スキャン電極１２の電圧はＶｍからＶｓｅｔ（Ｖｍ＋Ｖｒ）まで上昇する。

次に、全セル初期化期間の時点ｔ４において、制御信号Ｓ１５がローレベルになりトランジスタＱ１５がオフになり、制御信号Ｓ１６がハイレベルになりトランジスタＱ１６がオンになる。この場合、スキャン電極１２の電圧は、電源端子Ｖ１１の電圧Ｖｍまで下降する。

次に、全セル初期化期間の時点ｔ５において、制御信号Ｓ１３がローレベルになりトランジスタＱ１３がオフになり、制御信号Ｓ１８がハイレベルになりトランジスタＱ１８がオンになり、制御信号Ｓ１９がローレベルになりトランジスタＱ１９がオフになる。この場合、スキャン電極１２の電圧は、電源端子Ｖ１３の電圧Ｖａｄまで徐々に下降する。

ここで、本参考形態においては、トランジスタＱ１５のドレインとゲートとの間にコンデンサＣ１３が接続されている。この場合、コンデンサＣ１３の静電容量を調整することにより、コンデンサＣ１３とトランジスタＱ１５のゲート抵抗によるＲＣ時定数が変化し、ランプ波形Ｌａ２，Ｌａ３の電圧変化率を変更することができる。また、本参考形態では、ランプ波形Ｌａ２，Ｌａ３を一定の電圧変化率で電圧変化しているが、図５に示すような、曲線状に変化するランプ波形Ｌａ２，Ｌａ３をスキャン電極１２に与えてもよい。

（一実施の形態）
図６は、一実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動電圧を示すタイミングチャートである。

図６のタイミングチャートが図２のタイミングチャートと異なるのは以下の点である。

図６のタイミングチャートにおいては、第１のサブフィールドＳＦ１の維持期間において、スキャン電極１２の電圧は、ランプ波形Ｌａ６によりＶｒまで緩やかに上昇される。このとき、スキャン電極１２とサステイン電極１３との間で微弱な放電が発生し、放電セル１４が微弱発光する。

次に、第２のサブフィールドＳＦ２の全セル初期化期間において、スキャンドライバ３によりスキャン電極１２にランプ波形Ｌａ７，Ｌａ８を有する最高電圧Ｖｓｅｔの全セル初期化波形Ｓｅｔｕｐ４が印加される。

全セル初期化期間においては、まず、スキャンドライバ３によりスキャン電極１２の電圧がＶｍまで上昇されるとともに、サステインドライバ４によりサステイン電極１３の電圧が０Ｖに保持される。

その後、スキャン電極１２の電圧がランプ波形Ｌａ７によりＶｓｅｔまで緩やかに上昇される。このとき、サステイン電極１３の電圧は０Ｖに保持される。これにより、全ての放電セルにおいてスキャン電極１２とアドレス電極１１との間およびスキャン電極１２とサステイン電極１３との間で微弱放電が発生する。その結果、スキャン電極１２に負の壁電荷が蓄積されるとともにアドレス電極１１およびサステイン電極１３に正の壁電荷が蓄積される。

その後、スキャン電極１２の電圧がランプ波形Ｌａ８によりＶａｄまで緩やかに下降される。このとき、サステイン電極１３の電圧はＶｅに保持される。これにより、全ての放電セルにおいてスキャン電極１２とアドレス電極１１との間およびスキャン電極１２とサステイン電極１３との間で微弱な放電が発生する。その結果、スキャン電極１２の負の壁電荷ならびにアドレス電極１１およびサステイン電極１３の正の壁電荷が減少する。

このように、本実施の形態に係るプラズマディスプレイ装置の駆動方法においては、第１のサブフィールドＳＦ１の維持期間において、スキャン電極３にランプ波形Ｌａ６を印加することにより放電セル１４を微弱発光させている。それにより、第１のサブフィールドＳＦ１における放電セル１４の強発光の回数が１回になる。

この場合、各階調レベルが１の倍数の強発光の回数で表現することができる。それにより、より多くの輝度を表示することが可能になる。

また、第１のサブフィールドＳＦ１における発光の輝度を大幅に低下させることができる。すなわち、最も低い階調レベルでの輝度を大幅に低下させることができる。それにより、黒により近い輝度の表示が可能になる。

また、ランプ波形Ｌａ６の電圧変化率を調整し微弱発光の輝度を調整することにより、各階調レベルの輝度を調整することができる。それにより、さらに多くの輝度の表示が可能になる。

次に、第１のサブフィールドＳＦ１の維持期間および第２のサブフィールドＳＦ２の全セル初期化期間におけるスキャン電極１２に印加する駆動電圧の印加方法について説明する。

図７は、第１のサブフィールドＳＦ１の維持期間および第２のサブフィールドＳＦ２の全セル初期化期間における制御信号Ｓ１１〜Ｓ２２のタイミングチャートである。

維持期間の時点ｔ１において、制御信号Ｓ１５がハイレベルになりトランジスタＱ１５がオンになり、制御信号Ｓ１６がローレベルになりトランジスタＱ１６がオフになる。それにより、電源端子Ｖ１２からスキャン電極１２に電流が流れ、スキャン電極１２の電圧がＶｒまで徐々に上昇する。このとき、制御信号Ｓ１５のハイレベルおよび制御信号Ｓ１６のローレベルの幅を調整することで、スキャン電極１２の電圧は、０Ｖから電圧Ｖｒまで電圧を自由に設定することができ、微弱放電の輝度を調整することが可能となる。

次に、維持期間の時点ｔ２において、制御信号Ｓ１５がローレベルになりトランジスタＱ１５がオフになり、制御信号Ｓ１６がハイレベルになりトランジスタＱ１６がオンになる。それにより、スキャン電極１２の電圧は０Ｖまで下降する。

次に、全セル初期化期間の時点ｔ３において、制御信号Ｓ１１がハイレベルになりトランジスタＱ１１がオンになり、制御信号Ｓ１４がローレベルになりトランジスタＱ１４がオフになる。それにより、コンデンサＣ１１からスキャン電極１２に電流が流れスキャン電極１２の電圧が上昇する。

次に、全セル初期化期間の時点ｔ４において、制御信号Ｓ１１がローレベルになりトランジスタＱ１１がオフになり、制御信号Ｓ１３がハイレベルになりトランジスタＱ１３がオンになる。それにより、電源端子Ｖ１１からスキャン電極１２に電流が流れ、スキャン電極１２の電圧がＶｍまで上昇する。

次に、全セル初期化期間の時点ｔ５において、制御信号Ｓ１５がハイレベルになりトランジスタＱ１５がオンになり、制御信号Ｓ１６がローレベルになりトランジスタＱ１６がオフになる。この場合、電源端子Ｖ１２からスキャン電極１２に電流が流れるとともに、電源端子Ｖ１１からノードＮ１３に電流が流れる。それにより、スキャン電極１２の電圧はＶｓｅｔ（Ｖｍ＋Ｖｒ）まで上昇する。

次に、全セル初期化期間の時点ｔ６において、制御信号Ｓ１５がローレベルになりトランジスタＱ１５がオフになり、制御信号Ｓ１６がハイレベルになりトランジスタＱ１６がオンになる。この場合、スキャン電極１２の電圧は、電源端子Ｖ１１の電圧Ｖｍまで下降する。

次に、全セル初期化期間の時点ｔ７において、制御信号Ｓ１３がローレベルになりトランジスタＱ１３がオフになり、制御信号Ｓ１８がハイレベルになりトランジスタＱ１８がオンになり、制御信号Ｓ１９がローレベルになりトランジスタＱ１９がオフになる。この場合、スキャン電極１２の電圧は、電源端子Ｖ１３の電圧Ｖａｄまで徐々に下降する。

なお、本実施の形態においても、参考形態と同様に、コンデンサＣ１３の静電容量を調整することにより、ランプ波形Ｌａ６の電圧変化率を変更することができる。また、本実施の形態では、ランプ波形Ｌａ６を一定の電圧変化率で電圧変化しているが、曲線状に変化するランプ波形Ｌａ６（図示せず）をスキャン電極１２に与えてもよい。

（請求項の各構成要素と実施の形態の各部との対応）
上記実施の形態においては、アドレス電極１１が第１の電極に相当し、スキャン電極１２が第２の電極に相当し、サステイン電極１３が第３の電極に相当し、サブフィールド処理器７がサブフィールド分割手段に相当し、書き込みパルスＰｗが第１の駆動波形に相当し、データドライバ２が第１の駆動回路に相当し、書き込みパルスＰｓが第２の駆動波形に相当し、維持波形が第３の駆動波形に相当し、スキャンドライバ３が第２の駆動回路に相当し、０Ｖが第１の電圧に相当し、電圧Ｖｍが第２の電圧に相当し、電圧Ｖｓｅｔが第３の電圧に相当し、電圧Ｖａｄが第４の電圧に相当し、電圧Ｖｒが第５の電圧に相当し、トランジスタＱ１１〜Ｑ２２がスイッチング素子に相当し、コンデンサＣ１３およびトランジスタＱ１５が積分回路に相当する。

（他の実施の形態）
スイッチング素子としては、電解効果型トランジスタの代わりにバイポーラ型トランジスタ等の他の種々のトランジスタを用いてもよい。また、第１〜第６の電圧としては、上記実施の形態に記載されたものに限定されず、任意に設定された他の電圧を用いてもよい。

本発明は、種々の映像を表示するため等に利用することができる。

参考形態に係るプラズマディスプレイ装置の構成を示すブロック図プラズマディスプレイ装置の各電極に印加される駆動電圧の一例を示すタイミングチャート図１のスキャンドライバの構成を示す回路図第１のサブフィールドＳＦ１の維持期間および第２のサブフィールドＳＦ２の全セル初期化期間における制御信号Ｓ１１〜Ｓ２２のタイミングチャートランプ波形Ｌａ２，Ｌａ３の一例を示す図一実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動電圧を示すタイミングチャート第１のサブフィールドＳＦ１の維持期間および第２の選択型初期化期間ならびに第２のサブフィールドＳＦ２の全セル初期化期間における制御信号Ｓ１１〜Ｓ２２のタイミングチャートＡＣ型ＰＤＰにおける放電セルの駆動方法を説明するための図従来のプラズマディスプレイ装置の主としてＰＤＰの構成を示す模式図ＡＣ型ＰＤＰにおける３電極面放電セルの模式的断面図ＡＤＳ方式を説明するための図従来のＡＣ型ＰＤＰの各電極に印加される駆動電圧の一例を示すタイミングチャート

符号の説明

１プラズマディスプレイパネル
２データドライバ
３スキャンドライバ
４サステインドライバ
５Ａ／Ｄコンバータ
６映像信号−サブフィールド対応付け器
７サブフィールド処理器
１１アドレス電極
１２スキャン電極
１３サステイン電極
１４放電セル
Ｃ１１〜Ｃ１５コンデンサ
ＣＳスキャンドライバ駆動制御信号
Ｄ１１〜Ｄ１４ダイオード
ＤＳデータドライバ駆動制御信号
Ｌ１コイル
Ｌａ１〜Ｌａ８ランプ波形
Ｐｗ，Ｐｓ書き込みパルス
Ｑ１１〜Ｑ２２トランジスタ
ＳＰ画像データ
ＳＦ１〜ＳＦ８第１〜第８のサブフィールド
ＵＳサステインドライバ駆動制御信号
Ｖ１１〜Ｖ１４電源端子

Claims

第１の方向に配列された複数の第１の電極と、
前記第１の方向と交差する第２の方向に沿って配列された複数の第２の電極と、
前記第２の方向に沿って配列された複数の第３の電極と、
前記複数の第１の電極、前記複数の第２の電極および前記複数の第３の電極の交点に設けられた複数の放電セルと、
各フィールドをアドレス期間および維持期間をそれぞれ含む複数のサブフィールドに時間的に分割するサブフィールド分割手段と、
各サブフィールドのアドレス期間において前記複数の第１の電極のうち選択された１または複数の第１の電極にアドレス放電のために第１の駆動波形を印加する第１の駆動回路と、
各サブフィールドのアドレス期間において各第２の電極に第２の駆動波形を印加し、前記アドレス期間に続く維持期間において各第２の電極に維持放電のために１または複数の第３の駆動波形を印加する第２の駆動回路と、
各サブフィールドの前記維持期間において各第３の電極に維持放電のために前記第３の駆動波形と異なる位相を有する１または複数の第４の駆動波形を印加する第３の駆動回路とを備え、
少なくとも１つのサブフィールドは、アドレス期間の前に選択型初期化期間をさらに含み、前記少なくとも１つのサブフィールドに続く他のサブフィールドは、アドレス期間の前に全セル初期化期間をさらに含み、
前記第２の駆動回路は、前記選択型初期化期間において、前のサブフィールドで維持放電した放電セルに微弱な放電を発生させて前記複数の放電セルの電荷を調整するための第１の初期化波形を各第２の電極に印加し、前記全セル初期化期間において、前記複数の放電セルに微弱な放電を発生させて前記複数の放電セルの電荷を調整するための第２の初期化波形を各第２の電極に印加し、
前記少なくとも１つのサブフィールドの第３の駆動波形と前記他のサブフィールドの第２の初期化波形とは時間的に分離され、
前記少なくとも１つのサブフィールドの第３の駆動波形は、第１の電圧から第２の電圧を経由して第５の電圧まで上昇した後、第５の電圧から第１の電圧まで下降し、前記第２の初期化波形は、第１の電圧から第２の電圧を経由して第３の電圧まで上昇した後、第３の電圧から第１の電圧よりも低い第４の電圧まで下降し、
前記他のサブフィールドの各第３の駆動波形は、第１の電圧から第２の電圧まで上昇した後、前記第２の電圧から第１の電圧まで下降し、
前記少なくとも１つのサブフィールドの第３の駆動波形の第１の電圧から第２の電圧までの電圧変化率は、前記他のサブフィールドの各第３の駆動波形の第１の電圧から第２の電圧までの電圧変化率よりも小さいことを特徴とする表示装置。