JP4649223B2 - 表示装置およびその駆動方法 - Google Patents

Description

本発明は、放電を制御することにより画像を表示する表示装置およびその駆動方法に関する。

ＰＤＰ（プラズマディスプレイパネル）を用いたプラズマディスプレイ装置は、薄型化および大画面化が可能であるという利点を有する。このプラズマディスプレイ装置では、ガス放電の際の発光を利用することにより画像を表示している。

（Ａ）ＡＣ型ＰＤＰの放電セル
図９は、ＡＣ型ＰＤＰにおける放電セルの駆動方法を説明するための図である。図９に示すように、ＡＣ型ＰＤＰの放電セルにおいては、対向する電極３０１，３０２の表面がそれぞれ誘電体層３０３，３０４で覆われている。

図９（ａ）に示すように、電極３０１，３０２間に放電開始電圧よりも低い電圧を印加した場合には、放電が起こらない。

図９（ｂ）に示すように、電極３０１，３０２間に放電開始電圧よりも高いパルス状の電圧（書き込みパルス）を印加すると、放電が発生する。放電が発生すると、負電荷は電極３０１の方向に進んで誘電体層３０３の壁面に蓄積され、正電荷は電極３０２の方向に進んで誘電体層３０４の壁面に蓄積される。誘電体層３０３，３０４の壁面に蓄積された電荷を壁電荷と呼ぶ。また、この壁電荷により誘起された電圧を壁電圧と呼ぶ。

図９（ｃ）に示すように、誘電体層３０３の壁面には負の壁電荷が蓄積され、誘電体層３０４の壁面には正の壁電荷が蓄積される。この場合、壁電圧の極性は、外部印加電圧の極性と逆向きであるため、放電の進行に従って放電空間内における実効電圧が低下し、放電は自動的に停止する。

図９（ｄ）に示すように、外部印加電圧の極性を反転させると、壁電圧の極性が外部印加電圧の極性と同じ向きになるため、放電空間内における実効電圧が高くなる。実効電圧が放電開始電圧を超えると、逆極性の放電が発生する。それにより、正電荷が電極３０１の方向に進み、すでに誘電体層３０３に蓄積されている負の壁電荷を中和し、負電荷が電極３０２の方向に進み、すでに誘電体層３０４に蓄積されている正の壁電荷を中和する。

そして、図９（ｅ）に示すように、誘電体層３０３，３０４の壁面にそれぞれ正および負の壁電荷が蓄積される。この場合、壁電圧の極性が外部印加電圧の極性と逆向きであるため、放電の進行に従って放電空間内における実効電圧が低下し、放電が停止する。

さらに、図９（ｆ）に示すように、外部印加電圧の極性を反転させると、逆極性の放電が発生し、負電荷は電極３０１の方向に進み、正電荷は電極３０２の方向に進み、図９（ｃ）の状態に戻る。

図９（ｇ）に示すように、電極３０１，３０２間に壁電圧と逆極性の消去波形を印加することにより誘電体層３０３，３０４の壁面に蓄積された壁電荷を消滅させて放電を終了させることができる。この消去波形のパルス幅は、残留壁電荷を打ち消すことができかつ新たに逆極性の壁電荷を蓄積することができないように狭く設定される。一旦壁電荷が消滅すると、図９（ｈ）に示すように、次の維持パルスを印加しても放電は発生しない。

このように、放電開始電圧よりも高い書き込みパルスを印加することにより一旦放電が開始された後は、壁電荷の働きにより放電開始電圧よりも低い外部印加電圧（維持パルス）の極性を反転させることにより放電を持続させることができる。書き込みパルスを印加することにより放電を開始させることをアドレス放電と呼び、アドレス放電を行う期間をアドレス期間と呼び、交互に反転する維持パルスを印加することにより放電を持続させることを維持放電と呼び、維持放電を行う期間を維持期間と呼び、消去波形を印加する期間を消去期間と呼ぶ。

（Ｂ）ＰＤＰの構成
図１０は、従来のプラズマディスプレイ装置の主としてＰＤＰ（プラズマディスプレイパネル）の構成を示す模式図である。

図１０に示すように、ＰＤＰ７は、複数のアドレス電極１１、複数のスキャン電極（走査電極）１２および複数のサステイン電極（維持電極）１３を含む。複数のアドレス電極１１は画面の垂直方向に配列され、複数のスキャン電極１２および複数のサステイン電極１３は画面の水平方向に配列されている。複数のサステイン電極１３は共通に接続されている。

アドレス電極１１、スキャン電極１２およびサステイン電極１３の各交点に放電セルが形成されている。各放電セルが画面上の画素を構成する。

データドライバ４は、画像データに応じて複数のアドレス電極１１を駆動する。スキャンドライバ５は、複数のスキャン電極１２を順に駆動する。サステインドライバ６は、複数のサステイン電極１３を共通に駆動する。

（Ｃ）３電極面放電セル
図１１は、ＡＣ型ＰＤＰにおける３電極面放電セルの模式的断面図である。

図１１に示す放電セル２００においては、表面ガラス基板２０１上に対になるスキャン電極１２およびサステイン電極１３が画面の水平方向に形成され、それらのスキャン電極１２およびサステイン電極１３は、透明誘電体層２０２および保護層２０３で覆われている。一方、表面ガラス基板２０１に対向する裏面ガラス基板２０４上にはアドレス電極１１が画面の垂直方向に形成され、アドレス電極１１上には透明誘電体層２０５が形成されている。透明誘電体層２０５上には蛍光体２０６が塗布されている。

この放電セル２００では、アドレス電極１１とスキャン電極１２との間に書き込みパルスを印加することによりアドレス電極１１とスキャン電極１２との間でアドレス放電が発生した後、スキャン電極１２とサステイン電極１３との間に交互に反転する周期的な維持パルスを印加することによりスキャン電極１２とサステイン電極１３との間で維持放電が行われる。

（Ｄ）階調表示駆動方式
ＡＣ型ＰＤＰにおける階調表示駆動方式としては、アドレス放電を行うアドレス期間と維持放電を行う維持期間とを分離して放電セルを放電させるＡＤＳ（Ａｄｄｒｅｓｓ ａｎｄ Ｄｉｓｐｌａｙ−ｐｅｒｉｏｄ Ｓｅｐａｒａｔｅｄ；アドレス・表示期間分離）方式が用いられている（例えば、特許文献１参照）。

図１２は、ＡＤＳ方式を説明するための図である。図１２の縦軸は第１ラインから第ｍラインまでのスキャン電極の走査方向（垂直走査方向）を示し、横軸は時間を示す。

ＡＤＳ方式では、１フィールド（１／６０秒＝１６．６７ｍｓ）を複数のサブフィールドに時間的に分割する。例えば、８ビットで２５６階調表示を行う場合には、１フィールドを８つのサブフィールドに分割する。また、各サブフィールドは、点灯セル選択のためのアドレス放電が行われるアドレス期間と、表示のための維持放電が行われる維持期間（発光期間）とに分割される。

図１２の例では、１フィールドが４つのサブフィールドＳＦ１，ＳＦ２，ＳＦ３およびＳＦ４に時間的に分割されている。サブフィールドＳＦ１はアドレス期間ＡＤ１と維持期間ＳＵＳ１とに分離され、サブフィールドＳＦ２はアドレス期間ＡＤ２と維持期間ＳＵＳ２とに分離され、サブフィールドＳＦ３はアドレス期間ＡＤ３と維持期間ＳＵＳ３とに分離され、サブフィールドＳＦ４はアドレス期間ＡＤ４と維持期間ＳＵＳ４とに分離されている。

ＡＤＳ方式では、各サブフィールドで第１ラインから第ｍラインまでＰＤＰの全面にアドレス放電による走査が行われ、ＰＤＰの全面のアドレス放電の終了時に維持放電が行われる。

このＡＤＳ方式では、ＰＤＰの放電セルを点灯させる維持期間を選択することにより階調表示を行うことができる。

（Ｅ）各電極の駆動電圧
図１３は、プラズマディスプレイ装置の各電極に印加される駆動電圧の一例を示すタイミングチャートである。

図１３のタイミングチャートは、ＰＤＰ７の垂直方向に配列された１本のアドレス電極１１の駆動電圧、そのアドレス電極１１と交差する１本のスキャン電極１２の駆動電圧および１本のサステイン電極１３の駆動電圧を示している。

各フィールドは、複数のサブフィールドに分割される。例えば、１フィールドが第１〜第８のサブフィールドに分割されている。図１３の例では、１フィールドの第１および第２のサブフィールドが示されている。

各サブフィールドは、スキャン電極１２に初期化波形を印加して全ての放電セルの壁電荷を均一に調整するための初期化動作（セットアップ動作）を行う初期化期間、アドレス電極１１およびスキャン電極１２に書き込みパルスを印加してアドレス放電を行うアドレス期間、スキャン電極１２およびサステイン電極１３に交互に維持パルスを印加して維持放電を行う維持期間、ならびにスキャン電極１２とサステイン電極１３とに消去波形を印加して放電を停止させる消去期間により構成される。

図１３に示すように、最初に、第１のサブフィールドの初期化期間において、データドライバ４によりアドレス電極１１が０Ｖに保持され、スキャンドライバ５によりスキャン電極１２に初期化波形Ｓｅｔｕｐが印加される。この場合、サステインドライバ６によりサステイン電極１３が０Ｖに保持される。

スキャン電極１２の電圧が放電開始電圧を超えるレベルまで上昇すると、スキャン電極１２とアドレス電極１１との間およびスキャン電極１２とサステイン電極１３との間でそれぞれ１回目の微弱な初期化放電が起こり、スキャン電極１２に負の壁電荷が蓄積されるとともに、アドレス電極１１およびサステイン電極１３に正の壁電荷が蓄積される。

次に、スキャンドライバ５によりスキャン電極１２の電圧がＶｍまで降下される。さらに、スキャンドライバ５によりスキャン電極１２の電圧が徐々に降下され、サステインドライバ６によりサステイン電極１３の電圧がＶｅまで上昇される。

上記により、再びサステイン電極１３とスキャン電極１２との間で２回目の微弱な初期化放電が起こり、スキャン電極１２の負の壁電荷およびサステイン電極１３の正の壁電荷が減少する。

この場合、スキャン電極１２とアドレス電極１１との間にも同時に放電が起こり、スキャン電極１２の負の壁電荷およびアドレス電極１１の正の壁電荷が減少する。

その結果、初期化期間後の放電セルにおいては、アドレス電極１１に所定量の正の壁電荷が蓄積され、スキャン電極１２に所定量の負の壁電荷が蓄積され、サステイン電極１３に所定量の正の壁電荷が蓄積される。以上により、全ての放電セルの壁電荷の量が均一に調整され、初期化期間が終了する。

次に、第１のサブフィールドのアドレス期間において、映像信号に応じて正極性の書き込みパルスＰｗがデータドライバ４により点灯させるべき放電セルに対応するアドレス電極１１に印加される。なお、点灯させない放電セルに対応するアドレス電極１１には書き込みパルスＰｗは印加されない。

書き込みパルスＰｗに同期してスキャンドライバ５によりスキャン電極１２に負極性の書き込みパルスＰｓが印加される。

この場合、点灯させるべき放電セルに対応するアドレス電極１１とスキャン電極１２との間の実効電圧は、書き込みパルスＰｗと書き込みパルスＰｓとの間の電位差に、初期化期間にスキャン電極１２およびアドレス電極１１の各々に蓄積された壁電荷による壁電圧を加算した値となる。それにより、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えるため、アドレス電極１１とスキャン電極１２との間でアドレス放電が発生し、スキャン電極１２とサステイン電極１３との間で放電が発生する。その結果、スキャン電極１２に正の壁電荷が蓄積され、アドレス電極１１に負の壁電荷が蓄積される。また、サステイン電極１３に負の壁電荷が蓄積される。

一方、アドレス期間でアドレス電極１１に書き込みパルスＰｗが印加されない場合には、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えないため、アドレス電極１１とスキャン電極１２との交点の放電セルではアドレス放電が発生しない。

続く第１のサブフィールドの維持期間においては、スキャン電極１２に一定周期で維持パルスＰｉが印加され、サステイン電極１３に一定周期で維持パルスＰｊが印加される。スキャン電極１２に印加される維持パルスＰｉの位相は、サステイン電極１３に印加される維持パルスＰｊの位相に対して１８０度ずれている。例えば、スキャンドライバ５により電圧Ｖｍの維持パルスＰｉがスキャン電極１２に印加されたときに、サステインドライバ６によりサステイン電極１３の電圧は接地電位０Ｖにされる。サステインドライバ６により電圧Ｖｍの維持パルスＰｊがサステイン電極１３に印加されたときに、スキャンドライバ５によりスキャン電極１２の電圧は接地電位０Ｖにされる。

この場合、点灯させるべき放電セルに対応するスキャン電極１２とサステイン電極１３との間の実効電圧は、維持パルスＰｉと維持パルスＰｊとの間の電位差に、アドレス期間にスキャン電極１２およびサステイン電極１３の各々に蓄積された壁電荷による壁電圧を加算した値となる。

まず、スキャン電極１２に維持パルスＰｉが印加され、サステイン電極１３が接地電位０Ｖにされる。それにより、スキャン電極１２とサステイン電極１３との間の実効電圧が放電開始電圧を超えるため、維持パルスＰｉの立ち上がりでスキャン電極１２とサステイン電極１３との間で維持放電が発生する。その結果、スキャン電極１２に負の壁電荷が蓄積され、サステイン電極１３に正の壁電荷が蓄積される。

次に、スキャン電極１２が０Ｖにされ、サステイン電極１３に維持パルスＰｊが印加される。それにより、維持パルスＰｊの立ち上がりでスキャン電極１２およびサステイン電極１３との間で維持放電が発生する。その結果、スキャン電極１２に正の壁電荷が蓄積され、サステイン電極１３に負の壁電荷が蓄積される。

第１のサブフィールドの終了時には、スキャン電極１２に正の壁電荷が蓄積され、サステイン電極１３に負の壁電荷が蓄積されている。また、アドレス電極１１には正の壁電荷が蓄積されている。

一方、書き込みパルスＰｗが印加されないためにアドレス放電を起こさなかった放電セルにおけるスキャン電極１２とサステイン電極１３との間の実効電圧は、放電開始電圧を超えない。そのため、スキャン電極１２とサステイン電極１３との間で維持放電が発生しない。

次いで、第１のサブフィールドの消去期間において、スキャンドライバ５によりスキャン電極１２の電圧が０ＶからＶｍに上昇される。そして、ほぼ同時にサステインドライバ６によりサステイン電極１３の電圧が接地電位０ＶからＶｅに上昇される。その結果、スキャン電極１２とサステイン電極１３との間に微弱な消去放電が起こる。それにより、スキャン電極１２の壁電荷およびサステイン電極１３の壁電荷は、維持放電後より減少し、スキャン電極１２にわずかな負の壁電荷およびサステイン電極１３にわずかな正の壁電荷が残存して維持放電が停止する。

一方、維持放電を起こさなかった放電セルにおいては、電荷量が変化することなく次のサブフィールドの書き込み状態に移行する。

同様にして、第２〜第８のサブフィールドにおいて、初期化期間で初期化動作が行われ、アドレス期間でアドレス放電が行われ、維持期間で維持放電が行われ、消去期間で消去放電が行われる。

このようにして、書き込みパルスにより選択された放電セルが点灯し、非選択の放電セルが点灯しない。それにより、ＰＤＰ７に画像が表示される。

（Ｆ）サステイン電極の駆動電圧の改良
上記のアドレス放電をトリガとして発生するスキャン電極１２とサステイン電極１３との間の放電を起こりやすくするために、例えば非特許文献１のプラズマディスプレイ装置では、図１４に示すように、アドレス期間において電圧Ｖｅに電圧ＶΔｘをさらに加えた電圧をサステイン電極１３に印加している。それによ
り、駆動電圧のばらつきにより選択された放電セルが点灯しない状態が発生することが防止される。
特開２０００−２１４８２３号公報 K.Sakita:SID（Society for Information Display）DIGEST pp.1022-1025(2001)

しかしながら、上記のように、アドレス期間にサステイン電極１３の駆動電圧を上昇させた場合、アドレス放電中に非選択の放電セルが点灯する誤放電（クロストーク）が発生する場合がある。特に、低階調レベルにおける誤放電は目に見えるほど顕著に現れる。

本発明の目的は、選択された放電セルが点灯しない現象が防止されるとともに非選択の放電セルが点灯する誤放電の発生が防止される表示装置およびその駆動方法を提供することである。

第１の発明に係る表示装置は、第１の方向に配列された複数のアドレス電極と、第１の方向と交差する第２の方向に沿って配列された複数のスキャン電極と、第２の方向に沿って配列された複数のサステイン電極と、複数のアドレス電極、複数のスキャン電極および複数のサステイン電極の交点の空間に設けられた複数の放電セルとを含み、階調を有する信号に基づいて画像を表示する表示手段と、各フィールドを、全ての放電セルに初期化放電を発生させて壁電荷を均一に調整するための全セル初期化動作を行う全セル初期化期間、点灯すべき放電セルの選択のためのアドレス放電を行うアドレス期間およびアドレス期間で選択された放電セルの維持放電を行う維持期間を含むサブフィールドと、前のサブフィールドにおいて維持放電した放電セルに初期化放電を発生させて壁電荷を均一に調整する選択初期化動作を行う選択初期化期間、点灯すべき放電セルの選択のためのアドレス放電を行うアドレス期間およびアドレス期間で選択された放電セルの維持放電を行う維持期間を含むサブフィールドとを有する複数のサブフィールドに時間的に分割するサブフィールド分割手段と、複数のサブフィールドの各アドレス期間において複数のサステイン電極に電圧を印加する電圧印加手段とを備え、電圧印加手段は、選択初期化期間を含むサブフィールドのアドレス期間において複数のサステイン電極に印加する電圧を全セル初期化期間を含むサブフィールドのアドレス期間において複数のサステイン電極に印加する電圧よりも高くするものである。

本発明に係る表示装置においては、複数のアドレス電極が第１の方向に配列され、複数のスキャン電極が第１の方向と交差する第２の方向に沿って配列され、複数のサステイン電極が第２の方向に沿って配列され、複数のアドレス電極、複数のスキャン電極および複数のサステイン電極の交点の空間に複数の放電セルが設けられる。また、複数のアドレス電極、スキャン電極およびサステイン電極ならびに複数の放電セルを含む表示手段により、階調を有する信号に基づいた画像が表示される。

また、サブフィールド分割手段により、各フィールドが、全セル初期化期間、アドレス期間および維持期間を含むサブフィールドと、選択初期化期間、アドレス期間および維持期間を含むサブフィールドとを有する複数のサブフィールドに時間的に分割される。

さらに、複数のサブフィールドの各アドレス期間において電圧印加手段により複数のサステイン電極に電圧が印加される。この場合、選択初期化期間を含むサブフィールドのアドレス期間において電圧印加手段により複数のサステイン電極に印加される電圧は、全セル初期化期間を含むサブフィールドのアドレス期間において電圧印加手段により複数のサステイン電極に印加される電圧よりも高くされる。

それにより、選択された放電セルが非点灯となる現象を防止することができるとともに、誤放電（非選択の放電セルが点灯する現象）の発生を防止することができる。

第２の発明に係る表示装置の駆動方法は、第１の方向に配列された複数のアドレス電極と、第１の方向と交差する第２の方向に沿って配列された複数のスキャン電極と、第２の方向に沿って配列された複数のサステイン電極と、複数のアドレス電極、複数のスキャン電極および複数のサステイン電極の交点の空間に設けられた複数の放電セルとを含み、階調を有する信号に基づいて画像を表示する表示手段とを備えた表示装置の駆動方法であって、各フィールドを、全ての放電セルに初期化放電を発生させて壁電荷を均一に調整するための全セル初期化動作を行う全セル初期化期間、点灯すべき放電セルの選択のためのアドレス放電を行うアドレス期間およびアドレス期間で選択された放電セルの維持放電を行う維持期間を含むサブフィールドと、前のサブフィールドにおいて維持放電した放電セルに初期化放電を発生させて壁電荷を均一に調整する選択初期化動作を行う選択初期化期間、点灯すべき放電セルの選択のためのアドレス放電を行うアドレス期間およびアドレス期間で選択された放電セルの維持放電を行う維持期間を含むサブフィールドとを有する複数のサブフィールドに時間的に分割するステップと、複数のサブフィールドの各アドレス期間において複数のサステイン電極に電圧を印加するステップとを備え、選択初期化期間を含むサブフィールドのアドレス期間において複数のサステイン電極に印加する電圧を全セル初期化期間を含むサブフィールドのアドレス期間において複数のサステイン電極に印加する電圧よりも高くするものである。

本発明に係る表示装置の駆動方法においては、複数のアドレス電極が第１の方向に配列され、複数のスキャン電極が第１の方向と交差する第２の方向に沿って配列され、複数のサステイン電極が第２の方向に沿って配列され、複数のアドレス電極、複数のスキャン電極および複数のサステイン電極の交点の空間に複数の放電セルが設けられる。また、複数の第１、第２および第３の電極ならびに複数の放電セルを含む表示手段により、階調を有する信号に基づいた画像が表示される。

また、各フィールドが、全セル初期化期間、アドレス期間および維持期間を含むサブフィールドと、選択初期化期間、アドレス期間および維持期間を含むサブフィールドとを有する複数のサブフィールドに時間的に分割される。

さらに、複数のサブフィールドの各アドレス期間において複数のサステイン電極に電圧が印加される。この場合、選択初期化期間を含むサブフィールドのアドレス期間において電圧印加手段により複数のサステイン電極に印加される電圧は、全セル初期化期間を含むサブフィールドのアドレス期間において電圧印加手段により複数のサステイン電極に印加される電圧よりも高くされる。

それにより、選択された放電セルが非点灯となる現象を防止することができるとともに、誤放電の発生を防止することができる。

本発明によれば、選択された放電セルが非点灯となる現象を防止することができるとともに誤放電の発生を防止することができる。

以下の実施の形態では、本発明を表示装置の一例としてＰＤＰ（プラズマディスプレイパネル）を有するプラズマディスプレイ装置に適用した場合を説明する。

（１）プラズマディスプレイ装置の全体構成
図１は、本発明の実施の形態に係るプラズマディスプレイ装置の構成を示すブロック図である。

図１に示すプラズマディスプレイ装置は、Ａ／Ｄコンバータ（アナログ・デジタル変換器）１、映像信号−サブフィールド対応付け器２、サブフィールド処理器３、データドライバ４、スキャンドライバ５、サステインドライバ６、電圧上昇回路６ａ、ＰＤＰ（プラズマディスプレイパネル）７および電圧上昇制御器８を備える。

Ａ／Ｄコンバータ１には、映像信号ＶＤが入力される。Ａ／Ｄコンバータ１は、アナログの映像信号ＶＤをデジタルの画像データに変換し、映像信号−サブフィールド対応付け器２へ出力する。

映像信号−サブフィールド対応付け器２は、１フィールドを複数のサブフィールドに分割して表示するため、１フィールドの画像データから各サブフィールドの画像データＳＰを作成し、サブフィールド処理器３へ出力する。

サブフィールド処理器３は、サブフィールドごとの画像データＳＰからデータドライバ駆動制御信号ＤＳ、スキャンドライバ駆動制御信号ＣＳ、サステインドライバ駆動制御信号ＳＳ１〜ＳＳ４，ＳＳ５ａ，ＳＳ５ｂおよび電圧上昇制御器駆動制御信号ＶＳを作成し、それぞれデータドライバ４、スキャンドライバ５、サステインドライバ６および電圧上昇制御器８へ出力する。なお、電圧上昇制御器駆動制御信号ＶＳは、分割されたサブフィールドのうち現在のサブフィールドの番号を示す信号である。電圧上昇制御器８は、電圧上昇制御器駆動制御信号ＶＳに基づいて制御信号ＳＳ６，ＳＳ７を電圧上昇回路６ａに与える。

以下、例えば第１のサブフィールド〜第３のサブフィールドを低サブフィールドと呼び、上記低サブフィールド以外のサブフィールドを中高サブフィールドと呼ぶ。後述するように、サステインドライバ６および電圧上昇回路６ａは、低サブフィールドと中高サブフィールドとで異なる動作を行う。

ＰＤＰ７は、複数のアドレス電極（データ電極）１１、複数のスキャン電極（走査電極）１２および複数のサステイン電極（維持電極）１３を含む。複数のアドレス電極１１は、画面の垂直方向に配列され、複数のスキャン電極１２および複数のサステイン電極１３は、画面の水平方向に配列されている。また、複数のサステイン電極１３は、共通に接続されている。アドレス電極１１、スキャン電極１２およびサステイン電極１３の各交点には、放電セル１４が形成され、各放電セル１４が画面上の画素を構成する。

データドライバ４は、ＰＤＰ７の複数のアドレス電極１１に接続されている。スキャンドライバ５は、スキャン電極１２ごとに設けられた駆動回路を内部に備え、各駆動回路がＰＤＰ７の対応するスキャン電極１２に接続されている。また、サステインドライバ６は、ＰＤＰ７の複数のサステイン電極１３に接続されている。

データドライバ４は、データドライバ駆動制御信号ＤＳに従い、アドレス期間において、画像データＳＰに応じてＰＤＰ７の該当するアドレス電極１１に書き込みパルスを印加する。

スキャンドライバ５は、スキャンドライバ駆動制御信号ＣＳに従い、アドレス期間において、シフトパルスを垂直走査方向にシフトしつつＰＤＰ７の複数のスキャン電極１２に書き込みパルスを順に印加する。これにより、該当する放電セル１４においてアドレス放電が行われる。

また、スキャンドライバ５は、スキャンドライバ駆動制御信号ＣＳに従い、維持期間において、周期的な維持パルスＰｉをＰＤＰ７の複数のスキャン電極１２に印加する。

一方、サステインドライバ６は、サステインドライバ駆動制御信号ＳＳ１〜ＳＳ４，ＳＳ５ａ，ＳＳ５ｂに従い、維持期間において、ＰＤＰ７の複数のサステイン電極１３に、スキャン電極１２の維持パルスＰｉに対して１８０°位相のずれた維持パルスＰｊを同時に印加する。これにより、該当する放電セル１４において維持放電が行われる。

（２）サブフィールドの説明
図１に示すプラズマディスプレイ装置では、階調表示駆動方式として、ＡＤＳ（Ａｄｄｒｅｓｓ Ｄｉｓｐｌａｙ−Ｐｅｒｉｏｄ Ｓｅｐａｒａｔｉｏｎ ：アドレス・表示期間分離）方式が用いられている。

図２は、図１に示すプラズマディスプレイ装置に適用されるＡＤＳ方式を説明するための図である。なお、図２には、１本のサステイン電極１３、ｎ本のスキャン電極１２および１本のアドレス電極１１に印加される駆動電圧が簡略的に示されている。また、図２では、駆動波形の立ち下がり時に放電を行う負極性のパルスの例を示しているが、立ち上がり時に放電を行う正極性のパルスの場合でも基本的な動作は以下と同様である。

ＡＤＳ方式では、１フィールド（１／６０秒＝１６．６７ｍｓ）を複数のサブフィールドに時間的に分割する。例えば、１フィールドを第１〜第１１のサブフィールドＳＦ１〜ＳＦ１１に分割する。図２には、第１〜第８のサブフィールドのみが示される。

各サブフィールドＳＦ１〜ＳＦ１１は、初期化期間Ｐ１、アドレス期間Ｐ２および維持期間Ｐ３に分離され、初期化期間Ｐ１において各サブフィールドの初期化動作が行われ、アドレス期間Ｐ２において点灯される放電セル１４を選択するためのアドレス放電が行われ、維持期間Ｐ３において表示のための維持放電が行われる。初期化期間Ｐ１およびアドレス期間Ｐ２の詳細については後述する。

第１〜第１１のサブフィールドＳＦ１〜ＳＦ１１はそれぞれ重み付けされている。維持期間Ｐ３においては、各サブフィールドＳＦ１〜ＳＦ１１の重み付け量に応じた維持パルスＰｊ，Ｐｉがサステイン電極１３およびスキャン電極１２へ出力される。例えば、第１のサブフィールドＳＦ１では、サステイン電極１３に維持パルスＰｊが１回印加され、スキャン電極１２に維持パルスＰｉが１回印加され、アドレス期間Ｐ２において選択された放電セル１４が２回維持放電を行う。また、第２のサブフィールドＳＦ２では、サステイン電極１３に維持パルスＰｊが２回印加され、スキャン電極１２に維持パルスＰｉが２回印加され、アドレス期間Ｐ２において選択された放電セル１４が４回維持放電を行う。

すなわち、維持期間Ｐ３は、アドレス期間Ｐ２で選択された放電セル１４が重み付け量に応じた回数で放電する期間である。

これらの第１〜第１１のサブフィールドＳＦ１〜ＳＦ１１を組み合わせることにより、輝度のレベルを調整することができる。なお、サブフィールドの分割数および重み付け量等は、上記の例に特に限定されず、種々の変更が可能であり、例えば、動画疑似輪郭を低減するために、第８のサブフィールドＳＦ８を二つに分割して二つのサブフィールドの重み付け量を６４に設定してもよい。

次に、本実施の形態に用いられるサブフィールドの具体例について説明する。

図３は、図１のプラズマディスプレイ装置に用いられる階調表示例を示す図である。なお、図３の第１行の「１」〜「１１」は第１〜第１１のサブフィールドＳＦ１〜ＳＦ１１を示し、第２行はそれぞれ第１〜第１１のサブフィールドＳＦ１〜ＳＦ１１の重み付け量を示す。また、左端の列は階調レベルを示す。また、図３では、各階調レベルにおける各サブフィールド欄の「１」は、発光状態のサブフィールドを示しており、「０」は、非発光状態のサブフィールドを示している。

図３に示すように、第１のサブフィールドＳＦ１〜第１１のサブフィールドＳＦ１１の重み付け量は、それぞれ１，２，４，６，１２，２２，３６，６０，８８，１２０，１６０であり、各サブフィールドの重み付け量は、当該サブフィールドが発光したときの輝度に対応する。

例えば、７の階調レベルを表示するには、第１のサブフィールドＳＦ１、第２のサブフィールドＳＦ２および第３のサブフィールドＳＦ３がそれぞれ発光状態となる。

（３）サステインドライバおよび電圧上昇回路の構成
次に、図１のサステインドライバ６および電圧上昇回路６ａについて詳細に説明する。

図４は、図１のサステインドライバ６および電圧上昇回路６ａの構成を示す回路図である。以下の説明では、駆動波形の立ち上がり時に放電を行う正極性のパルスの例を示しているが、立ち下がり時に放電を行う負極性のパルスを用いてもよい。

図４のサステインドライバ６は、ｎチャネルＦＥＴ（電界効果型トランジスタ；以下トランジスタと略記する）ＱＳ１〜ＱＳ４，ＱＳ５ａおよびｐチャネルＦＥＴ（電界効果型トランジスタ；以下トランジスタと略記する）ＱＳ５ｂ、回収コンデンサＣ１、回収コイルＬ１、電源端子Ｖ１，Ｖ２およびダイオードＤ１，Ｄ２，Ｄ３を含む。

電圧上昇回路６ａは、ｎチャネルＦＥＴ（電界効果型トランジスタ；以下トランジスタと略記する）ＱＳ６，ＱＳ７、コンデンサＣ２および電源端子Ｖ３を含む。

サステインドライバ６のトランジスタＱＳ１は、電源端子Ｖ１とノードＮ１との間に接続され、ゲートには制御信号ＳＳ１が入力される。電源端子Ｖ１には、電圧Ｖｓｕｓが印加される。トランジスタＱＳ２は、ノードＮ１と接地端子との間に接続され、ゲートには制御信号ＳＳ２が入力される。

回収コンデンサＣ１は、ノードＮ３と接地端子との間に接続される。トランジスタＱＳ３およびダイオードＤ１は、ノードＮ３とノードＮ２との間に直列に接続される。ダイオードＤ２およびトランジスタＱＳ４は、ノードＮ２とノードＮ３との間に直列に接続される。トランジスタＱＳ３のゲートには、制御信号ＳＳ３が入力され、トランジスタＱＳ４のゲートには制御信号ＳＳ４が入力される。回収コイルＬ１は、ノードＮ１とノードＮ２との間に接続される。

ダイオードＤ３は、電源端子Ｖ２とノードＮ４との間に接続され、電源端子Ｖ２には、電圧Ｖｅが印加される。

トランジスタＱＳ５ａおよびトランジスタＱＳ５ｂは、ノードＮ４とノードＮ１との間に直列に接続される。トランジスタＱＳ５ａおよびトランジスタＱＳ５ｂのゲートにはそれぞれ制御信号ＳＳ５ａおよび制御信号ＳＳ５ｂが入力される。

一方、電圧上昇回路６ａのトランジスタＱＳ６は、電源端子Ｖ３とノードＮ５との間に接続され、ゲートには制御信号ＳＳ６が入力される。電源端子Ｖ３には、電圧Ｖｅ２が印加される。トランジスタＱＳ７は、ノードＮ５と接地端子との間に接続され、ゲートには制御信号ＳＳ７が入力される。

コンデンサＣ２は、ノードＮ４とノードＮ５との間に接続される。また、ノードＮ１は、複数本に分岐した図１のサステイン電極１３に接続されている。

（４）低サブフィールドの駆動電圧および制御信号
図５は、図１のＰＤＰ７の各電極に印加される駆動電圧および制御信号ＳＳ１〜ＳＳ７の一例を示すタイミングチャートである。なお、以下の説明においては、１フィールドが第１〜第１１のサブフィールドＳＦ１〜ＳＦ１１に分割された例について説明する。また、図５の例では、第１のサブフィールドＳＦ１におけるタイミングチャートが示されている。

（４−１）低サブフィールドの駆動電圧
図５のタイミングチャートは、ＰＤＰ７の垂直方向に配列された１本のアドレス電極１１の駆動電圧、そのアドレス電極１１と交差する１本のスキャン電極１２の駆動電圧および１本のサステイン電極１３の駆動電圧を示している。

第１のサブフィールドＳＦ１は、スキャン電極１２に第１の初期化波形を印加して全ての放電セルの壁電荷を均一に調整するための全セル初期化動作を行う全セル初期化期間、アドレス電極１１およびスキャン電極１２に書き込みパルスを印加してアドレス放電を行うアドレス期間、スキャン電極１２およびサステイン電極１３に交互に維持パルスを印加して放電を維持させる維持期間およびスキャン電極１２とサステイン電極１３とに消去波形を印加して放電を停止させる消去期間により構成される。

第１〜第１１のサブフィールドの維持期間の維持パルス数はそれぞれ異なる。第１〜第１１のサブフィールドのうち維持期間で放電セルを点灯させるべきサブフィールドを選択し組み合わせることにより階調表示を行うことができる。

例えば、放電セルの輝度を最も低くしたい場合、最も維持期間の短いサブフィールドにおいてアドレス放電を行った後に維持パルスを放電セルに印加して発光を維持させ、放電セルの輝度を最も高くしたい場合、第１〜第１１のサブフィールドの全てにおいてアドレス放電を行った後に放電セルに維持パルスを印加して発光を維持させる。それにより、１フィールドにおける放電セルの発光回数または発光時間を調整し、階調表示を行うことができる。

図５に示すように、最初に、第１のサブフィールドＳＦ１の全セル初期化期間において、データドライバ４によりアドレス電極１１の電圧が０Ｖに保持され、スキャンドライバ５によりスキャン電極１２に初期化波形Ｓｅｔｕｐ１が印加される。この場合、サステインドライバ６によりサステイン電極１３の電圧が０Ｖに保持される。

スキャン電極１２の電圧がＶｍを超えた後、放電開始電圧を超える電圧Ｖｓｅｔまで上昇すると、スキャン電極１２とアドレス電極１１との間およびスキャン電極１２とサステイン電極１３との間でそれぞれ１回目の微弱な初期化放電が起こり、スキャン電極１２に負の壁電荷が蓄積されるとともに、アドレス電極１１およびサステイン電極１３に正の壁電荷が蓄積される。

次に、スキャンドライバ５によりスキャン電極１２の電圧がＶｍまで降下される。さらに、スキャンドライバ５によりスキャン電極１２の電圧が徐々に降下され、サステインドライバ６によりサステイン電極１３の電圧がＶｅまで上昇される。なお、電圧Ｖｅは、例えば１５０〜１６０Ｖである。

上記により、再びサステイン電極１３とスキャン電極１２との間で２回目の微弱な初期化放電が起こり、スキャン電極１２の負の壁電荷およびサステイン電極１３の正の壁電荷が減少する。

この場合、スキャン電極１２とアドレス電極１１との間にも同時に放電が起こり、スキャン電極１２の負の壁電荷およびアドレス電極１１の正の壁電荷が減少する。

その結果、全セル初期化期間後の全ての放電セルにおいては、アドレス電極１１に所定量の正の壁電荷が蓄積され、スキャン電極１２に所定量の負の壁電荷が蓄積され、サステイン電極１３に所定量の正の壁電荷が蓄積される。以上により、全ての放電セルの壁電荷の量が均一に調整され、初期化期間が終了する。また、このような初期化によりプライミング効果が発生する。なお、上記のプライミング効果とは、放電セル１４内に荷電粒子が存在すると、より低い電圧で放電を開始させることが可能となる現象をいう。

次に、第１のサブフィールドＳＦ１のアドレス期間において、映像信号に応じて正極性の例えば７０Ｖの書き込みパルスＰｗがデータドライバ４により点灯させるべき放電セルに対応するアドレス電極１１に印加される。なお、点灯させない放電セルに対応するアドレス電極１１には書き込みパルスＰｗは印加されない。

書き込みパルスＰｗに同期してスキャンドライバ５によりスキャン電極１２に負極性の電圧Ｖａｄの書き込みパルスＰｓが印加される。なお、電圧Ｖａｄは、例えば−１００Ｖである。

この場合、点灯させるべき放電セルに対応するアドレス電極１１とスキャン電極１２との間の実効電圧は、書き込みパルスＰｗと書き込みパルスＰｓとの間の電位差に、初期化期間にスキャン電極１２およびアドレス電極１１の各々に蓄積された壁電荷による壁電圧を加算した値となる。それにより、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えるため、アドレス電極１１とスキャン電極１２との間でアドレス放電が発生し、スキャン電極１２とサステイン電極１３との間で放電が発生する。その結果、スキャン電極１２に正の壁電荷が蓄積され、アドレス電極１１に負の壁電荷が蓄積される。また、サステイン電極１３に負の壁電荷が蓄積される。

一方、アドレス期間でアドレス電極１１に書き込みパルスＰｗが印加されない場合には、アドレス電極１１とスキャン電極１２との間の実効電圧が放電開始電圧を超えないため、アドレス電極１１とスキャン電極１２との交点の放電セルではアドレス放電が発生しない。

続いて、第１のサブフィールドの維持期間においては、スキャン電極１２に維持パルスＰｉが印加され、サステイン電極１３に維持パルスＰｊが印加される。スキャン電極１２に印加される維持パルスＰｉの位相は、サステイン電極１３に印加される維持パルスＰｊの位相に対して１８０度ずれている。例えば、スキャンドライバ５により電圧Ｖｍの維持パルスＰｉがスキャン電極１２に印加されたときに、サステインドライバ６によりサステイン電極１３の電圧は接地電位０Ｖにされる。サステインドライバ６により電圧Ｖｍの維持パルスＰｊがサステイン電極１３に印加されたときに、スキャンドライバ５によりスキャン電極１２の電圧は接地電位０Ｖにされる。

この場合、点灯させるべき放電セルに対応するスキャン電極１２とサステイン電極１３との間の実効電圧は、維持パルスＰｉと維持パルスＰｊとの間の電位差に、アドレス期間にスキャン電極１２およびサステイン電極１３の各々に蓄積された壁電荷による壁電圧を加算した値となる。

まず、スキャン電極１２に維持パルスＰｉが印加され、サステイン電極１３が接地電位０Ｖにされる。それにより、スキャン電極１２とサステイン電極１３との間の実効電圧が放電開始電圧を超えるため、維持パルスＰｉの立ち上がりでスキャン電極１２とサステイン電極１３との間で維持放電が発生する。その結果、スキャン電極１２に負の壁電荷が蓄積され、サステイン電極１３に正の壁電荷が蓄積される。

次に、スキャン電極１２が０Ｖにされ、サステイン電極１３に維持パルスＰｊが印加される。それにより、維持パルスＰｊの立ち上がりでスキャン電極１２およびサステイン電極１３との間で維持放電が発生する。その結果、スキャン電極１２に正の壁電荷が蓄積され、サステイン電極１３に負の壁電荷が蓄積される。

第１のサブフィールドの終了時には、スキャン電極１２に正の壁電荷が蓄積され、サステイン電極１３に負の壁電荷が蓄積されている。また、アドレス電極１１には正の壁電荷が蓄積されている。

一方、書き込みパルスＰｗが印加されないためにアドレス放電を起こさなかった放電セルにおけるスキャン電極１２とサステイン電極１３との間の実効電圧は、放電開始電圧を超えない。そのため、スキャン電極１２とサステイン電極１３との間で維持放電が発生しない。

次いで、第１のサブフィールドの消去期間において、スキャンドライバ５によりスキャン電極１２の電圧が０ＶからＶｍに上昇される。そして、ほぼ同時にサステインドライバ６によりサステイン電極１３の電圧が接地電位０ＶからＶｅに上昇される。その結果、スキャン電極１２とサステイン電極１３との間に微弱な消去放電が起こる。それにより、スキャン電極１２の壁電荷およびサステイン電極１３の壁電荷は、維持放電後より減少し、スキャン電極１２にわずかな負の壁電荷およびサステイン電極１３にわずかな正の壁電荷が残存して維持放電が停止する。

一方、維持放電を起こさなかった放電セルにおいては、電荷量が変化することなく次のサブフィールドの書き込み状態に移行する。

同様にして、第３〜第１１のサブフィールドにおいて、初期化期間で初期化動作が行われ、アドレス期間でアドレス放電が行われ、維持期間で維持放電が行われ、消去期間で消去放電が行われる。

（４−２）低サブフィールドの制御動作
次に、図５に示す制御信号ＳＳ１〜ＳＳ７のタイミングチャートを参照しながら図３のサステインドライバ６および電圧上昇回路６ａの動作について説明する。

初期化期間の開始時点において、サステインドライバ６では、制御信号ＳＳ１，ＳＳ３，ＳＳ４，ＳＳ５ａがそれぞれローレベルとなっており、制御信号ＳＳ５ｂがハイレベルとなっており、電圧上昇回路６ａでは、制御信号ＳＳ６がローレベルとなっている。それにより、トランジスタＱＳ１，ＱＳ３，ＱＳ４，ＱＳ５ａ，ＱＳ５ｂ，ＱＳ６はそれぞれオフしている。

また、初期化期間の開始時点において、サステインドライバ６では、制御信号ＳＳ２がハイレベルとなっており、電圧上昇回路６ａでは、制御信号ＳＳ７がハイレベルとなっている。それにより、トランジスタＱＳ２，ＱＳ７はそれぞれオンしている。したがって、ノードＮ１およびノードＮ５の電圧は０Ｖとなっている。

初期化期間の時点ｔ１において、制御信号ＳＳ２がローレベルになりトランジスタＱＳ２がオフし、制御信号ＳＳ５ａがハイレベルになりトランジスタＱＳ５ａがオンし、制御信号ＳＳ５ｂがローレベルとなりトランジスタＱＳ５ｂがオンする。それにより、電源端子Ｖ２からノードＮ１に電流が流れ、サステイン電極１３の電圧（ノードＮ１の電圧）がＶｅまで上昇する。

次に、維持期間の時点ｔ２において、制御信号ＳＳ４がハイレベルになりトランジスタＱＳ４がオンし、制御信号ＳＳ５ａがローレベルになりトランジスタＱＳ５ａがオフし、制御信号ＳＳ５ｂがハイレベルとなりトランジスタＱＳ５ｂがオフする。したがって、ノードＮ１から回収コンデンサＣ１に電流が流れ、サステイン電極１３の電圧が降下する。このとき、パネル容量に蓄えられた電荷は、回収コイルＬ１、ダイオードＤ２およびトランジスタＱＳ４を介して回収コンデンサＣ１に蓄えられ、電荷が回収される。

続いて、維持期間の時点ｔ３において、制御信号ＳＳ２がハイレベルになりトランジスタＱＳ２がオンし、制御信号ＳＳ４がローレベルになりトランジスタＱＳ４がオフする。それにより、ノードＮ１が接地端子に接続され、サステイン電極１３の電圧が接地電位に固定される。

次に、維持期間の時点ｔ４において、制御信号ＳＳ２がローレベルになりトランジスタＱＳ２がオフし、制御信号ＳＳ３がハイレベルになりトランジスタＱＳ３がオンする。それにより、回収コンデンサＣ１からサステイン電極１３に電流が流れ、サステイン電極１３の電圧が上昇する。

続いて、維持期間の時点ｔ５において、制御信号ＳＳ１がハイレベルになりトランジスタＱＳ１がオンし、制御信号ＳＳ３がローレベルになりトランジスタＱＳ３がオフする。それにより、サステイン電極１３の電圧がＶｓｕｓに固定され、電源端子Ｖ１から供給される放電電流により維持放電が１回発生する。

次に、維持期間の時点ｔ６において、制御信号ＳＳ１がローレベルになりトランジスタＱＳ１がオフし、制御信号ＳＳ４がハイレベルになりトランジスタＱＳ４がオンする。それにより、サステイン電極１３から回収コイルＬ１、ダイオードＤ２およびトランジスタＱＳ４を介して回収コンデンサＣ１に電流が流れ、サステイン電極１３の電圧が降下する。

続いて、維持期間の時点ｔ７において、制御信号ＳＳ２がハイレベルになりトランジスタＱＳ２がオンし、制御信号ＳＳ４がローレベルになりトランジスタＱＳ４がオフする。それにより、ノードＮ１が接地端子に接続され、サステイン電極１３の電圧が接地電位に固定される。

上記の動作を維持期間において繰り返し行うことにより、複数のサステイン電極１３に維持パルスＰｊが印加され、維持パルスＰｊの立ち上がり時に放電セルが放電し、維持放電が行われる。

このように、第１のサブフィールドＳＦ１のアドレス期間において、サステイン電極１３の電圧がＶｅに保たれる。同様に、第２および第３のサブフィールドＳＦ２，ＳＦ３のアドレス期間においても、サステイン電極１３の電圧がＶｅに保たれる。

（４−３）トランジスタＱＳ５ａ，ＱＳ５ｂの機能
ここで、上述の図４に示すように、ノードＮ４とノードＮ１との間に２つのトランジスタＱＳ５ａ，ＱＳ５ｂを直列に接続している理由を以下に説明する。

一般的に、トランジスタＱＳ５ａは寄生ダイオードＤ４を有し、トランジスタＱＳ５ｂは寄生ダイオードＤ５を有する。

図４において、ノードＮ４とノードＮ１との間に、例えばトランジスタＱＳ５ａのみを接続した場合において、トランジスタＱＳ１がオンしたとき、電源端子Ｖ１からトランジスタＱＳ５ａの寄生ダイオードＤ４を通って電流が流れ、コンデンサＣ２が電圧Ｖｓｕｓに充電される。

この状態で、トランジスタＱＳ５ａをオンすると、サステイン電極１３には電圧Ｖｅではなく、コンデンサＣ２の電圧Ｖｓｕｓが印加されてしまう。

そこで、本実施の形態のように、トランジスタＱＳ５ａに直列にトランジスタＱＳ５ｂを直列に接続することにより、トランジスタＱＳ５ｂの寄生ダイオードＤ５がトランジスタＱＳ５ａの寄生ダイオードＤ４とは逆向きに接続される。それにより、寄生ダイオードＤ４，Ｄ５に電流が流れない。そのため、トランジスタＱＳ１がオンしたときに、トランジスタＱＳ５ｂの寄生ダイオードＤ５により電源端子Ｖ１からの電流がコンデンサＣ２の方向へ流れることが阻止される。それにより、トランジスタＱＳ５ａ，ＱＳ５ｂをオンした場合に、サステイン電極１３に電圧Ｖｅが印加される。

（５）中高サブフィールドの駆動電圧および制御信号
図６は、図１のＰＤＰ７の各電極に印加される駆動電圧および制御信号ＳＳ１〜ＳＳ７の一例を示すタイミングチャートである。なお、図６の例では、第４のサブフィールドＳＦ４におけるタイミングチャートが示されている。

（５−１）中高サブフィールドの駆動電圧
図６のタイミングチャートが上述の図５のタイミングチャートと異なる点は、以下の点である。

第４のサブフィールドＳＦ４は、前のサブフィールドにおいて維持放電した放電セル１４に微弱な放電を発生させて壁電荷を均一に調整するための選択型初期化期間、アドレス電極１１およびスキャン電極１２に書き込みパルスを印加してアドレス放電を行うアドレス期間、スキャン電極１２およびサステイン電極１３に交互に維持パルスを印加して放電を維持させる維持期間およびスキャン電極１２とサステイン電極１３とに消去波形を印加して放電を停止させる消去期間により構成される。

選択型初期化期間の選択型初期化波形Ｓｅｔｕｐ２の形状は図５の全セル初期化期間の全セル型初期化波形Ｓｅｔｕｐ１の形状と異なる。

スキャンドライバ５によりスキャン電極１２の電圧がＶｍまで上昇され、サステインドライバ６によりサステイン電極１３の電圧がＶｅまで上昇される。

次に、スキャンドライバ５によりスキャン電極１２の電圧が降下される。さらに、スキャンドライバ５によりスキャン電極１２の電圧が徐々に降下されると、前のサブフィールドの維持期間で維持放電した放電セルにおいてサステイン電極１３とスキャン電極１２との間で微弱な選択型初期化放電が起こり、スキャン電極１２の負の壁電荷およびサステイン電極１３の正の壁電荷が減少する。

この場合、スキャン電極１２とアドレス電極１１との間にも同時に放電が起こり、スキャン電極１２の負の壁電荷およびアドレス電極１１の正の壁電荷が減少する。

ここで、第４のサブフィールドＳＦ４の選択型初期化放電は、第１のサブフィールドＳＦ１の全セル初期化放電に比べて弱い。そのため、第４のサブフィールドＳＦ４におけるプライミング効果は、第１のサブフィールドＳＦ１におけるプライミング効果よりも小さくなる。

（５−２）中高サブフィールドの制御動作
第４のサブフィールドのアドレス期間の時点ｔ１ａから維持期間の時点ｔ２までの間、電圧上昇回路６ａにおける制御信号ＳＳ６がハイレベルになりトランジスタＱＳ６がオンし、制御信号ＳＳ７がローレベルになりトランジスタＱＳ７がオフする。それにより、電源端子Ｖ３からノードＮ５に電流が流れ、サステイン電極１３の電圧Ｖｅに対して、さらに電源端子Ｖ３の電圧Ｖｅ２が加えられる。なお、電圧Ｖｅ２は、例えば５Ｖである。

このように、第４のサブフィールドＳＦ４のアドレス期間において、サステイン電極１３の電圧は第１のサブフィールドＳＦ１のアドレス期間の電圧ＶｅよりもＶｅ２だけ高く保たれる。同様に、第５〜第１１のサブフィールドＳＦ５〜ＳＦ１１の中高サブフィールドのアドレス期間においても、サステイン電極１３の電圧は第１のサブフィールドＳＦ１のアドレス期間の電圧ＶｅよりもＶｅ２だけ高く保たれる。

上記のように、本実施の形態において、アドレス期間におけるサステイン電極１３の電圧Ｖｅにさらに電圧Ｖｅ２を加える動作は電圧上昇回路６ａにより行われる。

（６）安定放電領域（駆動マージン）
図７は、維持電圧とアドレス期間放電電圧との関係を示す簡単な説明図である。なお、図７の維持電圧とは、維持放電のために各スキャン電極と各サステイン電極との間に印加される電圧をいい、図５の維持パルスＰｉの電圧とサステイン電極１３の電圧との差および図５の維持パルスＰｊの電圧とスキャン電極１２との電圧との差である。

また、図７のアドレス期間放電電圧とは、アドレス放電後の選択されたスキャン電極１２とサステイン電極１３との間に印加される電圧をいい、図５の書き込みパルスＰｓの電圧Ｖａｄと図５のサステイン電極１３の電圧Ｖｅまたは電圧（Ｖｅ＋Ｖｅ２）との差である。

図１のＰＤＰ７上の放電セル１４を安定して放電させるために許容される上記維持電圧およびアドレス期間放電電圧の範囲を安定放電領域（駆動マージン）と呼ぶ。

図７に示すように、安定放電領域は三角形状により表される。ここで、アドレス期間においてサステイン電極１３の電圧Ｖｅに電圧Ｖｅ２を加えない場合には、放電セル１４を安定して放電させるために最低限必要な維持電圧ごとのアドレス期間放電電圧が線分Ｌ１から線分Ｌ２に移動する。その結果、放電セル１４の安定放電領域が小さくなる。

（７）本実施の形態の効果
本実施の形態においては、全セル初期化期間のプライミング効果が大きい低サブフィールドのアドレス期間においてのみ、サステイン電極１３の電圧Ｖｅに電圧Ｖｅ２を加えない。それにより、低サブフィールドでは、選択された放電セル１４が非点灯となる現象を防止することができるとともに、誤放電（非選択の放電セル１４が点灯する現象）の発生を防止することができる。

一方、中高サブフィールドでは、サステイン電極１３の電圧が（Ｖｅ＋Ｖｅ２）まで上昇するので、放電セル１４の安定放電領域が大きくなる。それにより、選択された放電セル１４が非点灯となる現象が発生しない。この場合、中高サブフィールドでは、初期化期間におけるプライミング効果が小さいため、誤放電も発生しない。

（８）誤放電開始電圧
図８は、誤放電が開始する図５の電圧Ｖｅ２（以下、誤放電開始電圧と呼ぶ）と階調レベルとの関係を示す図である。なお、図８においては、０から５０までの範囲の低階調レベルにおける誤放電開始電圧が示されている。また、誤放電開始電圧は、ＰＤＰ７の全ての放電セル１４において誤放電が開始する電圧Ｖｅ２をいう。

図８に示すように、各階調レベルにおいて誤放電開始電圧は異なり、階調レベルが高くなるにつれ、一部を除いて誤放電開始電圧は上昇する傾向がある。

図８の結果から、電圧Ｖｅ２が例えば５Ｖに設定されている場合、中高サブフィールドでは、誤放電が発生せず、低サブフィールドでは、この電圧Ｖｅ２を印加しないことにより、図８中の階調レベル５および階調レベル２０における誤放電が発生しないことがわかる。

（９）請求項の各構成要素と実施の形態の各部との対応
本実施の形態においては、アドレス電極１１がアドレス電極に相当し、スキャン電極１２がスキャン電極に相当し、サステイン電極１３がサステイン電極に相当し、映像信号−サブフィールド対応付け器２がサブフィールド分割手段に相当し、プラズマディスプレイパネル７が表示手段に相当し、電圧上昇回路６ａが電圧印加手段に相当する。

（１０）他の実施の形態
上記実施の形態では、第１〜第３のサブフィールドＳＦ１〜ＳＦ３を低サブフィールドとし、第４〜第１１のサブフィールドＳＦ４〜ＳＦ１１を中高サブフィールドとしているが、これに限定されるものではなく、例えば第１〜第４のサブフィールドＳＦ１〜ＳＦ４を低サブフィールドとしてもよい。

また、サステイン電極１３の電圧上昇値である電圧Ｖｅ２を５Ｖとしているが、これに限定されるものではなく、５Ｖ以上１０Ｖ未満の任意の電圧としてもよい。

また、中高サブフィールドにおいては、上記の選択型初期化動作が行われることとしているが、これに限定されるものではなく、中高サブフィールドにおいて全セル初期化動作が行われてもよい。

さらに、低サブフィールドおよび中高サブフィールドにおける各初期化波形の形状および各初期化波形に含まれる電圧においても、上記実施の形態に限定されるものではなく、適宜設定することが可能である。

本発明は、種々の映像を表示するため等に利用することができる。

本発明の実施の形態に係るプラズマディスプレイ装置の構成を示すブロック図 図１に示すプラズマディスプレイ装置に適用されるＡＤＳ方式を説明するための図 図１のプラズマディスプレイ装置に用いられる階調表示例を示す図 図１のサステインドライバおよび電圧上昇回路の構成を示す回路図 図１のＰＤＰの各電極に印加される駆動電圧および制御信号の一例を示すタイミングチャート 図１のＰＤＰの各電極に印加される駆動電圧および制御信号の一例を示すタイミングチャート 維持電圧とアドレス期間放電電圧との関係を示す簡単な説明図 誤放電が開始する図５の電圧Ｖｅ２と階調レベルとの関係を示す図 ＡＣ型ＰＤＰにおける放電セルの駆動方法を説明するための図 従来のプラズマディスプレイ装置の主としてＰＤＰの構成を示す模式図 ＡＣ型ＰＤＰにおける３電極面放電セルの模式的断面図 ＡＤＳ方式を説明するための図 プラズマディスプレイ装置の各電極に印加される駆動電圧の一例を示すタイミングチャート プラズマディスプレイ装置の各電極に印加される駆動電圧の一例を示すタイミングチャート

符号の説明

１ Ａ／Ｄ（アナログ・デジタル）コンバータ
２ 映像信号−サブフィールド対応付け器
３ サブフィールド処理器
４ データドライバ
５ スキャンドライバ
６ サステインドライバ
６ａ 電圧上昇回路
７ ＰＤＰ（プラズマディスプレイパネル）
８ 電圧上昇制御器
１１ アドレス電極
１２ スキャン電極
１３ サステイン電極
１４ 放電セル
Ｃ１ 回収コンデンサ
Ｃ２ コンデンサ
Ｄ１〜Ｄ３ ダイオード
Ｄ４，Ｄ５ 寄生ダイオード
Ｌ１ 回収コイル
Ｎ１〜Ｎ５ ノード
ＱＳ１〜ＱＳ４，ＱＳ５ａ，ＱＳ５ｂ，ＱＳ６，ＱＳ７ ＦＥＴ（電界効果型トランジスタ）
ＳＳ１〜ＳＳ４，ＳＳ５ａ，ＳＳ５ｂ，ＳＳ６，ＳＳ７ 制御信号
Ｖ１〜Ｖ３ 電源端子
Ｐｉ，Ｐｊ 維持パルス

Claims (2)

1. 第１の方向に配列された複数のアドレス電極と、前記第１の方向と交差する第２の方向に沿って配列された複数のスキャン電極と、前記第２の方向に沿って配列された複数のサステイン電極と、前記複数のアドレス電極、前記複数のスキャン電極および前記複数のサステイン電極の交点の空間に設けられた複数の放電セルとを含み、階調を有する信号に基づいて画像を表示する表示手段と、
   各フィールドを、全ての放電セルに初期化放電を発生させて壁電荷を均一に調整するための全セル初期化動作を行う全セル初期化期間、点灯すべき放電セルの選択のためのアドレス放電を行うアドレス期間および前記アドレス期間で選択された前記放電セルの維持放電を行う維持期間を含むサブフィールドと、前のサブフィールドにおいて維持放電した放電セルに初期化放電を発生させて壁電荷を均一に調整する選択初期化動作を行う選択初期化期間、点灯すべき放電セルの選択のためのアドレス放電を行うアドレス期間および前記アドレス期間で選択された前記放電セルの維持放電を行う維持期間を含むサブフィールドとを有する複数のサブフィールドに時間的に分割するサブフィールド分割手段と、
   前記複数のサブフィールドの各アドレス期間において前記複数のサステイン電極に電圧を印加する電圧印加手段とを備え、
   前記電圧印加手段は、前記選択初期化期間を含むサブフィールドのアドレス期間において前記複数のサステイン電極に印加する電圧を前記全セル初期化期間を含むサブフィールドのアドレス期間において前記複数のサステイン電極に印加する電圧よりも高くすることを特徴とする表示装置。
2. 第１の方向に配列された複数のアドレス電極と、前記第１の方向と交差する第２の方向に沿って配列された複数のスキャン電極と、前記第２の方向に沿って配列された複数のサステイン電極と、前記複数のアドレス電極、前記複数のスキャン電極および前記複数のサステイン電極の交点の空間に設けられた複数の放電セルとを含み、階調を有する信号に基づいて画像を表示する表示手段とを備えた表示装置の駆動方法であって、
   各フィールドを、全ての放電セルに初期化放電を発生させて壁電荷を均一に調整するための全セル初期化動作を行う全セル初期化期間、点灯すべき放電セルの選択のためのアドレス放電を行うアドレス期間および前記アドレス期間で選択された前記放電セルの維持放電を行う維持期間を含むサブフィールドと、前のサブフィールドにおいて維持放電した放電セルに初期化放電を発生させて壁電荷を均一に調整する選択初期化動作を行う選択初期化期間、点灯すべき放電セルの選択のためのアドレス放電を行うアドレス期間および前記アドレス期間で選択された前記放電セルの維持放電を行う維持期間を含むサブフィールドとを有する複数のサブフィールドに時間的に分割するステップと、
   前記複数のサブフィールドの各アドレス期間において前記複数のサステイン電極に電圧を印加するステップとを備え、
   前記選択初期化期間を含むサブフィールドのアドレス期間において前記複数のサステイン電極に印加する電圧を前記全セル初期化期間を含むサブフィールドのアドレス期間において前記複数のサステイン電極に印加する電圧よりも高くすることを特徴とする表示装置の駆動方法。

Images