JPH06186927A

JPH06186927A - 表示パネルの駆動方法および装置

Info

Publication number: JPH06186927A
Application number: JP34049892A
Authority: JP
Inventors: Giichi Kanazawa; 義一金澤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-12-20
Filing date: 1992-12-21
Publication date: 1994-07-08
Anticipated expiration: 2012-12-17
Also published as: JP2692692B2

Abstract

(57)【要約】【目的】本発明は、メモリ機能を有するセルの集合か
らなる表示パネル、特に、交流型プラズマ・ディスプレ
イ・パネルにおいて多階調表示等を行う場合の駆動方法
および装置に関し、自己消去放電の不足による書込みミ
スを回避して良好な画像表示を行うと共に、低消費電力
化が図れるようにすることを目的とする。【構成】第１の基板に第１および第２の電極を表示ラ
インごとに平行に配置すると共に、第１の基板と対向す
る第２の基板に第３の電極を第１および第２の電極と直
交するように配置し、第１および第２の電極の一方と第
３の電極により選択された少なくとも１つの表示ライン
のセルに対しメモリ機能を利用した書込み放電による発
光表示を行う場合、セル選択による選択書込み放電を行
う前に、上記の選択された表示ラインの全セルで全セル
書込み放電を行うと共に、この表示ラインの全セルで全
セル消去放電を行い、選択書込み放電前に、この選択書
込み放電に有効に作用する壁電荷を第３の電極側に蓄積
するように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ機能を有する表
示素子であるセルの集合によって構成された表示パネル
を駆動する技術に係り、特に、ＡＣ（交流）型のプラズ
マ・ディスプレイ・パネル（Ｐlasma Ｄisplay Ｐane
l：ＰＤＰ）において多階調表示（いわゆるフルカラー
表示）を行う場合の駆動方法および装置に関する。

【０００２】上記のＡＣ型ＰＤＰは、２本の維持放電電
極に、交互に電圧波形を印加することで放電を持続し、
発光表示を行うものである。１度の放電は、パルス印加
後、数μｓで終了する。放電によって発生した正電荷で
あるイオンは、負の電圧が印加されている電極上の絶縁
層に蓄積され、同様に負電荷である電子は、正の電圧が
印加されている電極上の絶縁層に蓄積される。

【０００３】従って、初めに高い電圧（書き込み電圧）
のパルス（書き込みパルス）で放電させて壁電荷を生成
した後、極性の異なる前回よりも低い電圧（維持放電電
圧）のパルス（維持放電パルス）を印加すると、前に蓄
積された壁電荷が重複され、放電空間に対する電圧は大
きなものとなり、放電電圧のしきい値を越えて放電を開
始する。つまり、一度書き込み放電を行い壁電荷を生成
したセルは、その後、維持放電パルスを交互に逆極性で
印加することで、放電を持続するという特徴がある。こ
れをメモリ効果、またはメモリ駆動と呼んでいる。ＡＣ
型ＰＤＰは、このメモリ効果を利用して表示を実現する
ものである。

【０００４】

【従来の技術】ＡＣ型ＰＤＰには、２本の電極で選択放
電（アドレス放電）および維持放電を行う２電極型と、
第３の電極を利用してアドレス放電を行う３電極型があ
る。多階調表示を行うカラーＰＤＰでは、放電により発
生する紫外線によってセル内の蛍光体を励起している
が、この蛍光体は、放電により同時に発生する正電荷で
あるイオンの衝撃に非常に弱いという欠点がある。上記
の２電極型では、蛍光体がイオンに直接当たるような構
成になっているため、蛍光体の寿命低下を招くおそれが
ある。これを回避するために、カラーＰＤＰでは、面放
電を利用した３電極型が一般に使用されている。

【０００５】上記の３電極・面放電型のＰＤＰとして、
従来は、図３９にその概略的平面図を示すようなものが
知られている。図３９において、１はパネル本体、２は
Ｘ電極、３₁，３₂，…，３_K，…，３₁₀₀₀はＹ電極、
４₁，４₂，…，４_K，…，４_Mはアドレス電極であ
り、一対のＸ電極、Ｙ電極と１本のアドレス電極との交
差部分にＭ×１０００個のセル５が構成されている。な
お、６はセル５を仕切る壁、７₁，７₂，…，７_K，
…，７₁₀₀₀は表示ラインである。

【０００６】また、図４０は、図３９のセル５の基本構
造を示す概略的断端面図であり、図中、８は前面ガラス
基板、９は背面ガラス基板、１０はＸ電極２およびＹ電
極３ _K（Ｋは、１……１０００の中の任意の数）を被覆
する誘電体層、１１はＭｇＯ膜等からなる保護膜、１２
は蛍光体、１３は放電空間である。また、図４１は、図
３９に示す従来のＰＤＰおよびその周辺回路を示す図で
あり、図中、１４はＸ電極２に書込みパルスおよび維持
放電パルスを供給するＸ側ドライバ回路、１５₁〜１５
₄はＹ電極３₁〜３₁₀₀₀にアドレスパルスを供給するＹ
側ドライバＩＣ、１６はＹ電極３₁〜３₁₀₀₀にアドレス
パルス以外のパルスを供給するＹ側ドライバ回路、１７
₁〜１７₅はアドレス電極４₁〜４_M（図４０の４_Kも
含む）にアドレスパルスを供給するアドレスドライバＩ
Ｃ、１８はＸ側ドライバ回路１４、Ｙ側ドライバＩＣ１
５₁〜１５₄、Ｙ側ドライバ回路１６およびアドレスド
ライバＩＣ１７₁〜１７₅を制御する制御回路である。

【０００７】また、図４２は、図３９に示す従来のＰＤ
Ｐを駆動する従来の方法の第１の例を示す波形図であ
り、いわゆる従来の「線順次駆動・自己消去アドレス方
式」における１駆動サイクルを示している。この例で
は、まず、この１駆動サイクルにおいて表示データを書
き込むべき表示ラインとして選択された表示ライン（以
下、選択ラインという）のＹ電極がＧＮＤレベルとさ
れ、選択ライン以外の表示ライン（以下、非選択ライン
という）のＹ電極の電位はＶｓレベルに保持され、Ｘ電
極２に電圧Ｖｗからなる書込みパルス１９が印加され、
選択ラインの全セルで放電が行われる。この場合、選択
ラインのＸ電極・Ｙ電極間の電圧差はＶｗとなり、非選
択ラインのＸ電極・Ｙ電極間の電圧差はＶｗ−Ｖｓとな
る。したがって、Ｖｗ＞Ｖｆ（放電開始電圧）＞Ｖｗ−
Ｖｓと設定することで選択ラインの全セルで放電を起こ
させることができる。

【０００８】ここに、放電が進むにつれて、選択ライン
のＸ電極２上の保護膜１１、例えばＭｇＯ膜には負の壁
電荷が蓄積され、選択ラインのＹ電極上のＭｇＯ膜には
正の壁電荷が蓄積されるが、これら壁電荷は、放電空間
内の電界を低減させる極性であることから、この放電
は、直ちに収束に向かい、１μＳ程度で終結する。次
に、Ｘ電極２と、選択ラインのＹ電極とに交互に維持放
電パルス２０，２１が印加され、蓄積された壁電荷が電
極に印加された電圧に上乗せされ、後述するように、点
灯（発光）させないセルを除き、維持放電が繰り返され
る。

【０００９】ここに、点灯させないセルに対しては、最
初に維持放電パルス２０ａがＸ電極２に印加され、選択
ラインのＸ電極２上のＭｇＯ膜に正の壁電荷が蓄積さ
れ、選択ラインのＹ電極上のＭｇＯ膜に負の壁電荷が蓄
積された後、選択ラインのＹ電極に最初に印加される維
持放電パルス２１ａに同期させて、点灯させないセルに
対応するアドレス電極に正電圧Ｖａのアドレスパルス
（消去パルス）２２が選択的に印加される。

【００１０】この場合、選択ラインの全セルに維持放電
が起こるが、特に、アドレス電極に正のアドレスパルス
２２を印加されたセルにおいては、アドレス電極とＹ電
極との間の放電を併発し、Ｙ電極上のＭｇＯ膜に正の壁
電荷が過剰に蓄積される。ここに、生成された壁電荷自
身で放電開始電圧を越えるような値に電圧Ｖａを設定し
ておくと、外部電圧を取り除いた時、すなわち、Ｘ電極
およびＹ電極をＶｓレベル、アドレス電極をＧＮＤレベ
ルとした時、壁電荷自身の電圧による放電が起こり、こ
れが自己消去放電となり、壁電荷を消滅させる。したが
って、以後、維持放電パルス２０，２１では維持放電が
起こらない。

【００１１】なお、点灯させるセルに対しては、対応す
るアドレス電極に消去パルス（アドレスパルス）２２を
印加しないため、自己消去放電が起こらない。このた
め、その後に印加される維持放電パルス２０，２１によ
り維持放電を繰り返す。なお、２３は非選択ラインのＹ
電極に印加される維持放電パルスである。このようにし
て、選択ラインにおける表示データの書込みが１駆動サ
イクルにおいて行われるが、この例では、かかる書込み
が一表示ラインごとに行われる。図４３は、この様子を
示すタイムチャートである。図中、「Ｗ」は書込みの駆
動サイクル、「Ｓ」は維持放電のみの駆動サイクル、
「ｓ」は前フレーム（フィールド）の維持放電のみの駆
動サイクルである。

【００１２】また、図４４は、図２６に示す従来のＰＤ
Ｐを駆動する従来の方法の第２の例を示す波形図であ
り、いわゆる従来の「アドレス／維持放電分離型・自己
消去アドレス方式」における１フレーム期間を示してい
る。この例では、１フレームは、全面書込み期間、アド
レス期間および維持放電期間に区分されているが、全面
書込み期間においては、まず、Ｙ電極３₁〜３₁₀₀₀がＧ
ＮＤレベルとされ、Ｘ電極２に電圧Ｖｗからなる書込み
パルス２４が印加され、全表示ラインの全セルで放電が
行われる。続いて、Ｙ電極３₁〜３₁₀₀₀の電位が電圧Ｖ
ｓに戻されると共に、Ｘ電極２に維持放電パルス２５が
印加され、全セルで維持放電が行われる。

【００１３】次に、アドレス期間になると、表示ライン
７₁から順に書込みが行われるが、これは次のようにし
て行われる。まず、Ｙ電極３₁にＧＮＤレベルのアドレ
スパルス２６₁が印加されると共に、アドレス電極４₁
〜４_M中、維持放電を行わせないセル、すなわち、点灯
させないセルに対応するアドレス電極に電圧Ｖａのアド
レスパルス２７が選択的に印加され、点灯させないセル
の自己消去放電が行われる。これにより、表示ライン７
₁の書込みが終了する。

【００１４】以下、表示ライン７₂〜７₁₀₀₀について
も、順に同様の動作が行われ、全表示ライン７₁〜７
₁₀₀₀において新データの書込みが行われる。なお、２６
₂，２６ ₃，……，２６₁₀₀₀は、Ｙ電極３₂，３₃，…
…，３₁₀₀₀に順に印加されるアドレスパルスである。そ
の後、維持放電期間になると、Ｙ電極３₁〜３₁₀₀₀と、
Ｘ電極２とに交互に維持放電パルス２８，２９が印加さ
れて維持放電が行われ、１フレームの画像表示が行われ
る。なお、かかる「アドレス／維持放電分離型・自己消
去アドレス方式」においては、この維持放電期間の長短
により輝度が決定される。

【００１５】そこで、この「アドレス／維持放電分離型
・自己消去アドレス方式」は、スキャンラインが多い場
合やフルカラー表示のために多階調表示を行う場合に利
用されており、例えば、特開平４−１９５１８８号公報
に開示されている。さらに具体的には、多階調表示の一
例として１６階調表示を行う場合の駆動方法を図４５に
示すこととする。この例では、１フレームは、４個のサ
ブフレーム（サブフィールド）ＳＦ１，ＳＦ２，ＳＦ
３，ＳＦ４に区分される。

【００１６】そして、これらサブフレームＳＦ１，ＳＦ
２，ＳＦ３，ＳＦ４においては、全面書込み期間Ｔｗ
_{1 ,}Ｔｗ_{2 ,}Ｔｗ_{3 ,}Ｔｗ₄およびアドレス期間Ｔａ
_{1 ,}Ｔａ _{2 ,}Ｔａ_{3 ,}Ｔａ₄は、それぞれ、同一の長さ
とされ、維持放電（発光）期間Ｔｄ_{1 ,}Ｔｄ_{2 ,}Ｔｄ
_{3 ,}Ｔｄ₄は、１：２：４：８の長さとされる。したが
って、セルを点灯させるべきサブフレームを選択、組み
合わせることによって１６階調表示を行うことができ
る。

【００１７】また、図４６は、図３９に示す従来のＰＤ
Ｐを駆動する従来の方法の第３の例を示す波形図であ
り、いわゆる従来の「線順次駆動・選択書込みアドレス
方式」における１駆動サイクルを示している。この方法
では、まず、選択ラインのＹ電極に細幅消去パルス３０
が印加され、点灯していたセルの点灯が消去され、その
後、選択ラインのＹ電極にＧＮＤレベルのアドレスパル
ス（書込みパルス）３１が印加され、非選択ラインのＹ
電極の電位はＶｓレベルに保持され、点灯を行うべきセ
ルに対応するアドレス電極に電位Ｖａのアドレスパルス
（書込みパルス）３２が印加され、選択されたセルの放
電が行われる。なお、選択書き込みアドレス方式では、
Ｘ電極およびＹ電極に負電源（−Ｖｓ）を使用すること
が一般的である。よって、図４６中のＸおよびＹ電極の
電位をＧＮＤまたは−Ｖｓに設定することとする。

【００１８】次に、Ｘ電極と、選択されたＹ電極とに交
互に維持放電パルス３３，３４が印加され、これにより
維持放電を繰り返して、表示の書込みが行われる。な
お、３５は非選択ラインのＹ電極に印加される維持放電
パルスである。

【００１９】

【発明が解決しようとする課題】第１の問題点図４２の駆動方法（線順次駆動・自己消去アドレス方
式）および図４４の駆動方法（アドレス／維持放電分離
型・自己消去アドレス方式）においては、表示データの
書込みを自己消去放電により行うようにしているが、自
己消去放電は、まず、対象となるセルのＸ電極とＹ電極
の近傍部で発生し、徐々に外側に移行、拡大していく。
このとき、放電開始電圧の高いセルでは、壁電荷蓄積が
相対的に不十分となり、十分な自己消去放電が行われ
ず、消去ミスによる表示の書込みミスが発生してしまう
場合があるという問題点があった。

【００２０】第２の問題点図４６の駆動方法（線順次駆動・選択書込みアドレス方
式）においては、細幅消去パルス３０による消去放電で
壁電荷を中和させた直後のセルと、前の画面では点灯し
ていなかったセルとでは、セル内の壁電荷の残留量が異
なる場合がある。

【００２１】すなわち、細幅消去パルス３０を使用した
消去放電による壁電荷の中和は、セル内の壁電荷を全て
消してしまうのではなく、残った壁電荷と維持放電パル
スの和が放電開始電圧を越えなければ、消去として成り
立つ。このため、壁電荷をある程度、セル内に残して消
去とする場合もあることから、細幅消去パルス３０によ
る消去放電で壁電荷を中和させた直後のセルと、前の画
面では点灯していなかったセルとでは、セル内の壁電荷
の残留量が異なる場合がある。

【００２２】また、隣接するセルが放電を持続させてい
た場合、放電によって生じる空間電荷が飛来し、消去し
ているセルの残留壁電荷と再結合し、壁電荷がゼロに近
い状態を生み出すことも考えられる。この場合には、細
幅消去パルス３０の印加直後の残留壁電荷とは異なり、
放電を開始する場合には、十分な書込み電圧（Ｖｗ＞Ｖ
ｆ、Ｖｗ＝Ｖａ＋Ｖｓ）を印加しなければならない。こ
れに対して、細幅消去パルス３０の印加直後の残留壁電
荷がある状態で書込みを行う場合、その壁電荷が重複さ
れる極性でパルスを印加したときは、前者より低い電圧
（Ｖｗ＝Ｖｆ、Ｖｗ＞Ｖｆ）で放電が起こることもあ
る。

【００２３】このように、従来のＰＤＰ駆動方式では、
セルによる書込み電圧のばらつきが発生し、同一電圧で
正しく書けるセルと書けないセルとが存在し、書込みミ
スが発生してしまうおそれが生ずる。第３の問題点ＰＤＰのような平行型表示パネルは大部分がディジタル
制御であるため、ディジタル方式での輝度の制御が可能
であることが望ましい。ところが、前述のアドレス期間
と維持放電期間を分離した多階調表示制御方式により輝
度調整を行う場合、３０ｋＨｚ前後が最大の維持放電周
波数であるとしたときに、例えば２５６階調での各サブ
フレームの維持放電のサイクル数は、１サイクルで２回
の放電が必ず行われるので、それぞれ２回、４回、８
回、１６回、３２回、６４回、１２８回、２５６回とな
る。つまり、維持放電のサイクル数の合計は５１０回で
あり、１フレームを６０Ｈｚとした場合、維持放電の最
大周波数は３０．６ｋＨｚとなる。このようなサブフレ
ームの維持放電回数では、最小（ＬＳＢ）サブフレーム
の維持放電のサイクル数は２回であるため、輝度調整は
最大とその１／２の２段階でしか行うことができず、細
かい輝度調整を実現するには極めて不都合である。すな
わち、ＰＤＰ駆動方式で、ＣＲＴにより近いディスプレ
イを実現するためには、輝度調整をリニアに、あるいは
多段的に行える機能を備えることが不可欠であり、ここ
に機能面での大きな問題点がある。

【００２４】また、フルカラーの表示データはアナログ
信号であることが多いため、ＰＤＰのようなディジタル
制御に基づくディスプレイでは、アナログ信号をディジ
タル信号に変換して処理する。この場合、そのアナログ
信号を０〜１００％の範囲で増幅することで、輝度調整
が可能である。しかしアナログ信号の処理は、元の信号
の質を損なうおそれがあるので、極力避けたい。

【００２５】さらに、このような手法による輝度調整で
は、維持放電サイクルの数は、輝度調整を行った場合で
も常に一定であるため、実際には放電を行わない不要な
維持放電パルスが多く印加されることになり、無効電力
の削減が不可能となる。また、実際に維持放電を行うパ
ルスの回数が減るが、一方、全面書込みの回数は一定で
ある。その結果、全面点灯の輝度比が上がり、低輝度表
示を行った場合、コントラストの低下を招くといった不
都合がある。

【００２６】本発明は、上記問題点に鑑みてなされたも
のであり、自己消去放電の不足による書込みミスを回避
し、良好な画像表示を行うことができるようにしたＰＤ
Ｐ等の表示パネルの駆動方法および装置を提供すること
を第１の目的とするものである。また、本発明は、上記
の書込みミスを回避し、良好な画像表示を行うことが可
能な新規の３電極・面放電型のＡＣ型ＰＤＰを利用した
表示パネルの駆動方法および装置を提供することを第２
の目的とするものである。

【００２７】さらにまた、本発明は、多階調表示に好都
合な３電極・面放電型のＡＣ型ＰＤＰ駆動により多段階
の輝度調整を行う場合、無効電力を低減すると共に、コ
ントラストの低下防止を実現することが可能な表示パネ
ルの駆動方法および装置を提供することを第３の目的と
するものである。

【００２８】

【課題を解決するための手段】本発明は、第１の基板に
第１の電極（例えば、Ｘ電極）および第２の電極（例え
ば、Ｙ電極）を表示ラインごとに平行に配置すると共
に、第１の基板と対向する第２の基板に第３の電極（例
えば、アドレス電極）を第１および第２の電極と直交す
るように配置し、かつ、上記第１および第２の電極の一
方と前記第３の電極により選択された少なくとも１つの
表示ラインのセルに対しメモリ機能を利用した書込み放
電ならびに該書込み放電を維持するための維持放電によ
る発光表示を行い表示データの書込みを実行する表示パ
ネルの駆動方法および装置に関するものである。

【００２９】好ましくは、本発明の表示パネルは、各セ
ルのメモリ機能が書込み放電により蓄積される壁電荷に
よって実現される交流型のＰＤＰから構成される。本発
明の表示パネルの駆動方法は、前記のセル選択による書
込み放電を行う前に、第１および第２の電極の一方と上
記第３の電極により選択された少なくとも１つの表示ラ
インの全セルで上記第１および第２の電極を利用した全
セル書込み放電を行うステップと、前記の選択された少
なくとも１つの表示ラインの全セルで前記第１および第
２の電極を利用した全セル消去放電を行うステップとを
備えている。

【００３０】さらに好ましくは、本発明の表示パネルの
駆動方法は、上記の選択された１つの表示ラインごとに
順に表示データの書込みを行う場合、上記の選択された
表示ラインの全セルで上記第１および第２の電極を利用
した全セル書込み放電を行わせた後、維持放電を行わせ
又は行わさせず、上記の選択された表示ラインの第２の
電極又は上記第１の電極に消去パルスを印加することに
よって上記の選択された表示ラインの全セルで全セル消
去放電を行わせ、次に、発光させるべきセルにつき第２
および第３の電極を利用した書込み放電を行わせて表示
データの書込みを行うようにしている。

【００３１】さらに好ましくは、本発明の表示パネルの
駆動方法は、上記の選択された複数の表示ラインごとに
順に表示データの書込みを行う場合、上記の選択された
複数の表示ラインの全セルで上記第１および第２の電極
を利用した全セル書込み放電を行わせた後、維持放電を
行わさせ又は行わさせず、上記の選択された複数の表示
ラインの第２の電極又は上記第１の電極に消去パルスを
印加することによって上記の選択された表示ラインの全
セルで全セル消去放電を行わせ、次に、発光させるべき
セルにつき第２および第３の電極を利用した書込み放電
を行わせて表示データの書込みを行うようにしている。

【００３２】さらに好ましくは、本発明の表示パネルの
駆動方法は、全表示ラインの全セルで第１および第２の
電極を利用した全セル書込み放電を行わせた後、維持放
電を行わせ又は行わさせず、全表示ラインの第２の電極
又は上記第１の電極に消去パルスを印加することによっ
て全表示ラインの全セルで全セル消去放電を行わせ、次
に、選択された１つの表示ラインごとに、順次、発光さ
せるべきセルで第２および第３の電極を利用した書込み
放電を行わせて表示データの書込みを行い、全表示ライ
ンにつき表示データの書込みが終了した後、全表示ライ
ンの発光させるべきセルで第１および第２の電極を利用
した維持放電を行うようにしている。

【００３３】さらに好ましくは、本発明の表示パネルの
駆動方法は、全表示ラインの全セルで第１および第２の
電極を利用した全セル書込み放電を行わせた後、維持放
電を行わせ又は行わさせず、全表示ラインの第２の電極
又は第１の電極に消去パルスを印加することによって全
表示ラインの全セルで全セル消去放電を行わせ、次に、
選択された１つの表示ラインごとに、順次、発光させる
べきセルで第２および第３の電極を利用した書込み放電
を行わせて表示データの書込みを行うと共に、その後、
直ちに、第１の電極に維持放電パルスを印加することに
より壁電荷安定のための維持放電を行わせ、全表示ライ
ンにつき表示データの書込みが終了した後、全表示ライ
ンの発光させるべきセルで第１および第２の電極を利用
した維持放電を行うようにしている。

【００３４】さらに好ましくは、本発明の表示パネルの
駆動方法は、第１の電極が、表示ラインを複数のブロッ
クにブロック化してなる各ブロックごとに共通接続さ
れ、かつ、第２の電極が、上記表示ラインごとに独立し
てなるプラズマ・ディスプレイ・パネル等から構成され
る表示パネルにおいて、全表示ラインの全セルで第１お
よび第２の電極を利用した全セル書込み放電を行わせた
後、維持放電を行わせ又は行わさせず、全表示ラインの
第２の電極又は第１の電極に消去パルスを印加すること
によって全表示ラインの全セルで全セル消去放電を行わ
せ、次に、選択された１つの表示ラインごとに、順次、
発光させるべきセルで第２および第３の電極を利用した
書込み放電を行わせて表示データの書込みを行うと共
に、その後、直ちに、発光させるべきセルが含まれるブ
ロックの第１の電極に維持放電パルスを印加することに
より壁電荷安定のための維持放電を行わせ、全表示ライ
ンにつき表示データの書込みが終了した後、全表示ライ
ンの発光させるべきセルで第１および第２の電極を利用
した維持放電を行うようにしている。

【００３５】さらに好ましくは、本発明の表示パネルの
駆動方法では、ライン周期で順次に選択駆動される複数
の第２の電極のうちの相隣る２本の電極間に、単一のド
ライバ回路で駆動される第１の電極を配置して構成する
プラズマ・ディスプレイ・パネル等からなる表示パネル
において、非選択表示ラインの第２の電極に印加する電
圧を、維持放電パルスの電位よりも低くするか、もしく
はアドレス電圧と同等にしている。

【００３６】さらに好ましくは、本発明の表示パネルの
駆動方法は、上記の全セル書込み放電を行なわせる直前
に、第１および第２の電極を利用した消去放電を行うよ
うにしている。さらに好ましくは、本発明の表示パネル
の駆動方法は、上記の全セル書込み放電を行った直後
に、消去放電とならない程度の細幅パルスを印加して維
持放電を行うようにしている。

【００３７】また一方で、本発明の表示パネルの駆動装
置は、第１の電極、第２の電極および第３の電極に対し
表示データの書込みを実行するための複数種の駆動電圧
パルスを供給する駆動手段と、これらの複数種の駆動電
圧パルスを供給する順序を制御する制御手段とを備え、
この制御手段は、上記駆動手段により、上記のセル選択
による書込み放電を行う前に、上記の選択された少なく
とも１つの表示ラインの全セルで上記第１および第２の
電極を利用した全セル書込み放電を行うための書込みパ
ルスを印加し、かつ、上記の選択された少なくとも１つ
の表示ラインの全セルで上記第１および第２の電極を利
用した全セル消去放電を行うための消去パルスを印加す
るように構成される。

【００３８】さらに好ましくは、本発明の表示パネルの
駆動装置は、上記の選択された１つの表示ラインごとに
順に表示データの書込みを行う場合、上記制御手段が、
上記駆動手段により、上記の選択された表示ラインの全
セルで第１および第２の電極を利用した全セル書込み放
電を行うための書込みパルスを印加すると共に、維持放
電を行うための維持パルスを選択的に印加し、かつ、上
記の選択された表示ラインの第２の電極又は上記第１の
電極に全セル消去放電を行うための消去パルスを印加す
ると共に、発光させるべきセルにつき第２および第３の
電極を利用した書込み放電を行わせて表示データの書込
みを実行するための書込みパルスを印加するように構成
される。

【００３９】さらに好ましくは、本発明の表示パネルの
駆動装置は、上記の選択された複数の表示ラインごとに
順に表示データの書込みを行う場合、上記制御手段が、
上記駆動手段により、上記の選択された複数の表示ライ
ンの全セルで第１および第２の電極を利用した全セル書
込み放電を行うための書込みパルスを印加すると共に、
上記維持放電を行うための維持パルスを選択的に印加
し、かつ、上記の選択された表示ラインの第２の電極又
は上記第１の電極に全セル消去放電を行うための消去パ
ルスを印加すると共に、発光させるべきセルにつき第２
および第３の電極を利用した書込み放電を行わせるよう
に構成される。

【００４０】さらに好ましくは、本発明の表示パネルに
おいては、第３の電極と、第１および第２の電極との間
に形成される放電空間から上記第３の電極を隔離するた
めの絶縁層を設け、該絶縁層上に上記壁電荷が蓄積され
るようにしている。さらに好ましくは、本発明のＰＤＰ
等の表示パネルの駆動方法は、上記表示パネルで１画面
を形成する１フレームがそれぞれ輝度の異なる複数のサ
ブフレームを有し、各サブフレームが、上記表示データ
の書換えを行うアドレス期間とこの書き換えられた表示
データに基づく発光表示を繰り返し行う維持放電期間と
を有し、これらのアドレス期間および維持放電期間をセ
ル群の全てに亘り時間的に分離して表示パネルを駆動
し、それによって階調表示を行う場合の全画面に対する
輝度調整を行うケースに適用される。この場合、上記各
サブフレームにおける維持放電の回数をそれぞれ同じ比
率で増減し、それによって全画面に亘る輝度を制御する
ようにしている。

【００４１】さらに好ましくは、本発明の駆動方法によ
り階調表示のための駆動を行う際に、輝度の重みが最大
のサブフレームにおける維持放電の回数を決定し、該決
定した回数に基づいて次に輝度の重みが大きいサブフレ
ームにおける維持放電の回数を決定し、以降同様にし
て、輝度の重みの大きさが１ランク上のサブフレームに
おける維持放電の回数に基づいて当該サブフレームにお
ける維持放電の回数を決定するようにしている。

【００４２】さらに好ましくは、本発明の駆動方法によ
り階調表示のための駆動を行う際に、当該サブフレーム
における維持放電の回数を、輝度の重みの大きさが１ラ
ンク上のサブフレームにおける維持放電の回数の１／２
に設定している。さらに好ましくは、本発明の駆動方法
により維持放電の回数を決定する際に上記１／２に設定
することで端数が出た場合にはこの端数の切り捨てまた
は切り上げのいずれかを行うようにしている。

【００４３】さらに、本発明のＰＤＰ等の表示パネルの
駆動装置において、この表示パネルで１画面を形成する
１フレームがそれぞれ輝度の異なる複数のサブフレーム
を有し、各サブフレームが表示データの書換えを行うア
ドレス期間とその書き換えられた表示データに基づく発
光表示を繰り返し行う維持放電期間を有し、該アドレス
期間および維持放電期間をセル群の全てに亘り時間的に
分離して上記表示パネルを駆動し、それによって階調表
示を行う場合の全画面に対する輝度調整を行うようにし
た場合、輝度の重みが最大のサブフレームにおける維持
放電の回数を決定する第１の手段と、この決定された回
数に基づいて次に輝度の重みが大きいサブフレームにお
ける維持放電の回数を決定する第２の手段とが設けられ
ている。

【００４４】さらに好ましくは、上記第１および第２の
手段を用いて輝度調整を行う場合に、サブフレームの維
持放電の回数が０となったときは、当該サブフレームに
おいて行われるべき動作を中止する手段を更に具備して
いる。さらに好ましくは、本発明の駆動装置において輝
度調整を行う場合、当該サブフレームの次のサブフレー
ムにおける維持放電の回数を決定するデータを保持する
手段と、当該サブフレームにおける維持放電の回数をカ
ウントする手段と、このカウントされた値を上記の保持
されたデータと比較する手段と、この比較に基づいて両
者が一致した時に次のサブフレームへの移行を指令する
手段とを更に具備している。

【００４５】さらに好ましくは、本発明の駆動装置にお
いて輝度調整を行う場合、上記第１の手段は、輝度の重
みが最大のサブフレームにおける維持放電の回数を任意
に設定可能な手段を有している。

【００４６】

【作用】本発明の表示パネル駆動の特徴をよりわかりや
すくするために、図１の駆動モデルにより本発明の動作
原理を説明する。なお、ここでは、ＡＣ型ＰＤＰを代表
例として説明することとする。また、本発明との比較を
行うために、従来の２電極型ＰＤＰの駆動モデルと駆動
波形を図２に示し、従来の３電極・自己消去アドレス型
ＰＤＰの駆動モデルと駆動波形を図３に示し、従来の３
電極・選択書込みアドレス型ＰＤＰの駆動モデルと駆動
波形を図４に示す。

【００４７】図１においては、第１の基板（図１では省
略）に第１の電極（図１ではＸ電極２）および第２の電
極（図１ではＹ電極３_k）を表示ラインごとに平行に配
置すると共に、第１の基板と対向する第２の基板（図１
では省略）に第３の電極（図１ではアドレス電極４_k）
を第１および第２の電極と直交するように配置してい
る。さらに、上記第１および第２の電極と前記第３の電
極との間に形成される各セルの放電空間で、メモリ機能
を利用した書込み放電による発光表示が行われる。さら
に、この書込み放電により放電空間に発生する電荷を壁
電荷として電極側に蓄積するために、この放電空間から
アドレス電極４_kを隔離するための絶縁層（図１では、
蛍光体１２または誘電体層）が設けられ、かつ、上記放
電空間からＸ電極２およびＹ電極３_kを隔離するための
絶縁層（図１では、保護膜１１または誘電体層）が設け
られている。

【００４８】ここで、Ｙ電極３_kおよびアドレス電極４
_kによりセルを選択して書込み放電を行う場合、まず第
１段階として、電圧Ｖｗからなる書込みパルスをＸ電極
２に印加してアース電位（ＧＮＤ電位に相当する：０
Ｖ）のＹ電極３_kとの間で書込み放電を行わせる。すな
わち、選択された表示ラインの全セルに対し全セル書込
み放電が実行され、アドレス電極４_K側に正電荷（イオ
ン）が蓄積される。第２段階として、電圧Ｖｓ（Ｖｓ＜
Ｖｗ）からなる維持放電パルスをＹ電極３_kに印加し、
選択された表示ラインの全セルに対し全セル維持放電を
行わせる。第３段階として、電圧Ｖｓ（またはＶｓ以
下）からなる消去パルスをＸ電極２に印加し、選択され
た表示ラインの全セルに対し全セル消去放電を行わせ
る。すなわち、維持放電パルスを印加しても放電が起こ
らない程度の電位差になるまで維持放電電極側（Ｙ電極
側およびＸ電極側の放電面）の壁電荷を減少させる。こ
の段階で、Ｙ電極側に負の壁電荷（電子）を残すことが
できれば、次段階の選択書込み放電に有効に作用する。
第４段階として、アドレス電極側の壁電荷を利用して電
圧Ｖａからなるアドレスパルスをアドレス電極４_kに印
加し、セルの選択書込み放電（アドレス放電）を行う。

【００４９】すなわち、本発明の駆動方法の特徴は、選
択書込み放電が行われる前までに、選択書込み放電に有
効に作用する壁電荷を、アドレス電極側（蛍光体１２ま
たは誘電体層）に蓄積することにある。また、選択書込
み放電に関与する維持放電電極側にも、アドレス電極側
と逆極性の電荷を蓄積させれば、選択書込み放電に対し
さらに有効となる。この壁電荷蓄積動作を実現するため
の手段として、上記の全セル書込み放電および全セル消
去放電の２つのステップが少なくとも必要となる。

【００５０】これに対し、図２に示す従来の２電極型Ｐ
ＤＰ（例えば、ネオンオレンジのモノクロＰＤＰ）の駆
動方法においては、まず第１段階として、全セル書込み
放電を行わせ、次に第２段階として、全セル維持放電を
行わせる。さらに、第３段階として、選択セルに対し細
幅消去パルスを印加して選択消去放電を行う。非選択セ
ル（点灯セル）は、Ｘ電極に電圧Ｖｓのキャンセルパル
スを挿入して消去放電を防止する。ここでは、第１段階
の点灯状態で発生する電子やイオンが、放電終了後も残
留空間電荷として比較的長時間残ることを利用してい
る。しかしながら、この場合は、本発明と異なり、選択
消去放電（選択書込み放電）を行う前に、壁電荷を蓄積
する動作は一切なされていない。

【００５１】さらに、図３に示す従来の３電極・自己消
去アドレス型ＰＤＰの駆動方法においては、まず第１段
階として、全セル書込み放電を行わせ、次に第２段階と
して、全セル維持放電を行わせる。さらに、第３段階と
して、Ｘ電極およびＹ電極間で維持放電を行わせると同
時に、アドレス電極およびＹ電極間で選択書込み放電を
行わせる。この選択書込み放電により大量の壁電荷が生
成される。さらに、第４段階として、Ｘ電極およびＹ電
極間の電位差を０にすると、壁電荷のみの電圧で放電を
開始する。この場合は、、Ｘ電極およびＹ電極間の電位
差がないので、放電により発生した空間電荷は、壁電荷
とならずに中和して消滅する。ここに選択消去放電（自
己消去放電）が完了する。ここでも、選択消去放電を行
う前に、壁電荷をアドレス電極側に蓄積する動作は一切
なされていない。

【００５２】さらに、図４に示す従来の３電極・選択書
込みアドレス型ＰＤＰの駆動方法においては、まず第１
段階として、選択された表示ラインの全セルに対し全セ
ル消去放電を行わせ、壁電荷を確実に消去させる。次
に、第２段階として、アドレス電極側にアドレスパルス
を印加し、セルの選択書込み放電（アドレス放電）を行
う。ここでも、選択書込み放電を行う前に、壁電荷をア
ドレス電極側に蓄積する動作は一切なされていない。

【００５３】このように、いずれの従来技術において
も、全セル書込み放電および全セル消去放電を行わせる
ことによって選択書込み放電に有効な電荷を前もって蓄
積するという本発明の特徴は利用されていない。さらに
詳しくいえば、本発明では、表示データの書込みを行う
前に、選択された１つの表示ラインの全セルに対する書
込みを行った後、選択された１つの表示ラインの全セル
で消去放電を行わせるようにしているので、選択された
１つの表示ラインの全セルの状態の均一化を図ることが
でき、線順次駆動方法において、書込みミスを回避する
ことができる。

【００５４】さらに詳しくいえば、本発明では、表示デ
ータの書込みを行う前に、選択された複数の表示ライン
の全セルに対する書込みを行った後、選択された複数の
表示ラインの全セルで消去放電を行うようにしているの
で、選択された複数の表示ラインの全セルの状態の均一
化を図ることができ、多重線順次駆動方法において、書
込みミスを回避することができる。

【００５５】さらに詳しくいえば、本発明では、表示デ
ータの書込みを行う前に、全表示ラインの全セルに対す
る書込みを行った後、全表示ラインの全セルで消去放電
を行うようにしているので、全表示ラインの全セルの状
態の均一化を図ることができ、特にアドレス／維持放電
分離駆動方式において、書込みミスを回避することがで
きる。

【００５６】さらに詳しくいえば、本発明では、表示デ
ータの書込みを行う前に、全表示ラインの全セルに対す
る書込みを行った後、全表示ラインの全セルで消去放電
を行うようにしているので、全表示ラインの全セルの状
態の均一化を図ることができ、アドレス／維持放電分離
駆動方式において、書込みミスを回避することができる
と共に、選択された１つの表示ラインごとに、順次、点
灯させるべきセルでＹ電極およびアドレス電極を利用し
た書込み放電を行わせて表示データの書込みを行った
後、直ちにＸ電極に維持放電パルスを印加することによ
り壁電荷安定のための維持放電を行わせるようにしてい
るので、維持放電期間に至るまで、壁電荷の安定化を図
ることができる。

【００５７】さらに具体的にいえば、本発明では、Ｘ電
極は、表示ラインを複数のブロックにブロック化してな
る各ブロックごとに共通接続されているので、例えば、
書込みミスを回避することができると共に、維持放電期
間に至るまで、壁電荷の安定化を図ることができ、しか
も、アドレス期間における壁電荷安定のための維持放電
パルスによる消費電力の低減化を図ることができる。

【００５８】すなわち、この場合は、表示データの書込
みを行うアドレス期間時、表示データの書込みを行う表
示ラインを含むブロックのＸ電極にのみ、壁電荷の安定
化を図るための維持放電パルスを印加し、書込みを行う
表示ラインを含まないブロックのＸ電極には、壁電荷の
安定化を図るための維持放電パルスを印加しないで済
む。

【００５９】さらに具体的にいえば、本発明では、非選
択ラインのＹ電極に印加する電圧が低電位に設定され、
Ｘ−Ｙ−Ｙ−Ｘ配列における隣接Ｙ電極間異常放電が回
避される。ここで、異常放電について詳説する。本出願
人は先に、Ｙ電極とＸ電極の配列を工夫して、両電極間
の寄生容量に起因する無効電力を抑制するようにした
「表示装置」（特願平４−３２３４号平成４年１月１０
日出願）を提案している。

【００６０】これは、図４７に示すように、アドレス電
極Ａ₁，Ａ₂，……，Ａ_Mと直交するＸ電極の間に、２
本のＹ電極（例えば、Ｙ₁とＹ₂、Ｙ₃とＹ₄，……，
Ｙ_N- ₁とＹ_N）を挟み込むようにしたもので、Ｘ−Ｙ−
Ｙ−Ｘ配列としたものである。これによれば、一般的な
Ｘ，Ｙ電極配列（Ｘ−Ｙ−Ｘ−Ｙ配列）に比べてＸ電極
とＹ電極の対向距離を半減でき、寄生容量を抑制して無
効電力を少なくすることができるが、駆動方法によって
は、以下に述べるような不都合を生じることがある。図
４８において、破線で囲んだ範囲は、Ｘ−Ｙ−Ｙ−Ｘ配
列の１単位に含まれる２つの放電セルの断面を模式的に
表したものである。今、同図の（ａ）に示すように、ア
ドレス電極にＧＮＤ（０Ｖ）を、また、Ｘ−Ｙ−Ｙ−Ｘ
電極にＶｓを与えた後で、同図の（ｂ）に示すように、
アドレス電極にＶａを、また、選択ラインのＹ電極（Ｙ
₁）にＧＮＤ（選択パルス）を与えると、Ｙ₁のセル内
で放電が発生して正の壁電荷が形成される。この状態
で、図４９の（ａ）に示すように、隣のＹ電極（Ｙ₂）
にＧＮＤ（選択パルス）を与えると、同図の（ｂ）に示
すように、既に書込み放電を行って壁電荷を形成したＹ
電極（Ｙ₁）のセルとＹ電極（Ｙ₂）のセル間で異常放
電が発生し、その結果、Ｙ電極（Ｙ₁）のセルに負の壁
電荷が過剰に蓄積されて、以降の維持放電が行えなくな
るといった不都合を生じる。なお、以上の説明は書込み
アドレス型ＰＤＰの場合であるが、消去アドレス型ＰＤ
Ｐの場合でも同様である。

【００６１】すなわち、図５０の（ａ）に示すように、
アドレス電極とＸ電極にＧＮＤを与え、また、Ｙ電極に
Ｖｓを与えた後で、同図の（ｂ）に示すように、アドレ
ス電極にＶａを、また、選択ラインのＹ電極（Ｙ₁）に
ＧＮＤ（選択パルス）を与えると、Ｙ電極（Ｙ₁）のセ
ル内で放電が発生して正の壁電荷が形成される。この状
態で、図５１の（ａ）に示すように、隣のＹ電極
（Ｙ₂）にＧＮＤ（選択パルス）を与えると、同図の
（ｂ）に示すように、既に書込み放電を行って壁電荷を
形成したＹ電極（Ｙ₁）のセルとＹ電極（Ｙ₂）のセル
間で異常放電が発生する。この結果、Ｙ電極（Ｙ₁）の
セルは維持放電が可能な状態となるが、Ｙ電極（Ｙ₂）
のセルは維持放電が不可能な状態（消去状態）となって
しまう。

【００６２】かかるＸ−Ｙ−Ｙ−Ｘ配列における異常放
電は、非選択ラインのＹ電極に印加する電圧を低電位、
例えば、維持放電パルスの電位よりも低くするか若しく
はアドレス電圧と同等とすることにより回避できる。隣
接Ｙ電極間の放電空間に加えられる実効電圧を放電開始
電圧以下に抑えることができるからである。また一方
で、本発明の駆動方法により階調表示のための駆動を行
う際に、輝度の重みが最大のサブフレームにおける維持
放電の回数を決定し、この決定した回数に基づいて次に
輝度の重みが大きいサブフレームにおける維持放電の回
数を決定し、以降同様にして、輝度の重みの大きさが１
ランク上のサブフレームにおける維持放電の回数に基づ
いて当該サブフレームにおける維持放電の回数を決定す
るようにしている。

【００６３】前述の構成によれば、各サブフレームにお
ける維持放電の回数を決定する際にそれぞれ同じ比率で
増減するようにしているので、例えば６４〜２５６階調
表示の装置において、ディジタル制御により、書込みミ
スのない高精度の多段階の輝度調整が可能となり、ＣＲ
Ｔにより近い表示形態を実現することができる。また、
維持放電を行わないサブフレームについて、本来行われ
るべき動作を中止する手段（例えば高圧パルスの印加を
中断する手段）をさらに具備する場合には、無駄な電力
消費を無くすことができ、壁電荷蓄積の効果と相伴って
従来よりもはるかに小さな消費電力での駆動が可能とな
る。さらに、維持放電を行わないサブフレームにおいて
は、全面書込みおよび全面消去も行われないため、背景
の点数回数が削減されるので、コントラストの低下を防
止することができ、低輝度時でも高コントラストの良好
な表示が可能となる。

【００６４】

【実施例】以下、図５〜図３８を参照して本発明の第１
実施例〜第１３実施例について説明する。第１実施例・・図５図５は本発明の第１実施例を示す波形図であり、１駆動
サイクルを示している。この第１実施例は、図３９に示
すＰＤＰを駆動する方法であり、線順次駆動を行う場合
である。

【００６５】本実施例では、まず、選択ラインのＹ電極
がＧＮＤレベルとされ、非選択ラインのＹ電極の電位は
Ｖｓレベルに保持され、Ｘ電極２に電位Ｖｗからなる書
込みパルス３６が印加され、選択ラインの全セルの放電
が行われる。続いて、選択ラインのＹ電極の電位が電圧
Ｖｓに戻されると共に、Ｘ電極２に維持放電パルス３７
が印加され、維持放電が行われた後、選択ラインのＹ電
極に細幅消去パルス３８が印加され、選択ラインの全セ
ルで消去放電が行われる。

【００６６】次に、選択ラインのＹ電極にＧＮＤレベル
のアドレスパルス（書込みパルス）３９が印加され、非
選択ラインのＹ電極の電位はＶｓレベルに保持され、点
灯を行うべきセルに対応するアドレス電極に電圧Ｖａの
アドレスパルス（書込みパルス）４０が印加され、点灯
させるべきセルとして選択されたセルの放電が行われ
る。

【００６７】次に、Ｘ電極２と、選択ラインのＹ電極と
に交互に維持放電パルス４１，４２が印加され、これに
より維持放電が繰り返される。このようにして、選択ラ
インに対する表示データの書込みが行われる。なお、４
３は非選択ラインのＹ電極に印加される維持放電パルス
である。この第１実施例においては、選択ラインに対し
て表示データの書込みを行う前に、選択ラインの全セル
において書込み放電を行った後、選択ラインの全セルに
おいて消去放電を行うようにしているので、選択ライン
の全セルの状態の均一化を図ることができ、線順次駆動
方法において、書込みミスを回避し、良好な画像表示を
行うことができる。

【００６８】第２実施例・・図６図６は本発明の第２実施例を示す波形図であり、１駆動
サイクルを示している。この第２実施例も、第１実施例
と同様に、図２６に示すＰＤＰを駆動する方法であり、
線順次駆動を行う場合である。この第２実施例は、選択
ラインのＹ電極に印加すべき消去パルスとして、太幅消
去パルス（電圧値が小さいパルス）４４を印加し、その
他については、第１実施例と同様に駆動するというもの
である。

【００６９】この第２実施例においても、選択ラインに
対して表示データの書込みを行う前に、選択ラインの全
セルの状態の均一化を図ることができるので、第１実施
例と同様に、線順次駆動方法において、書込みミスを回
避し、良好な画像表示を行うことができる。第３実施例・・図７図７は本発明の第３実施例を示す波形図であり、１駆動
サイクルを示している。この第３実施例も、第１実施例
と同様に、図３９に示すＰＤＰを駆動する方法であり、
線順次駆動を行う場合である。

【００７０】この第３実施例は、図５に示す細幅消去パ
ルス３８の代わりに、Ｘ電極２に細幅消去パルス４５を
印加するというものである。このため、細幅消去パルス
４５をＸ電極２に印加する前に、選択ラインのＹ電極に
維持放電パルス４６を印加し、選択ラインのＸ電極上の
ＭｇＯ膜に負の壁電荷を蓄積すると共に、選択ラインの
Ｙ電極上のＭｇＯ膜に正の壁電荷を蓄積するようにし、
細幅消去パルス４５により消去放電が起こるようにして
いる。その他については、第１実施例と同様に駆動する
ものである。

【００７１】この第３実施例においても、選択ラインに
対して表示データの書込みを行う前に、選択ラインの全
セルの状態の均一化を図ることができるので、第１実施
例と同様に、線順次駆動方法において、書込みミスを回
避し、良好な画像表示を行うことができる。第４実施例・・図８，図９図８は本発明の第４実施例を示す波形図であり、１駆動
サイクルを示している。この第４実施例も、第１実施例
と同様に、図３９に示すＰＤＰを駆動する方法である
が、第１実施例と異なり、多重線順次駆動を行う場合で
ある。

【００７２】この第４実施例では、２本の表示ライン７
ｍ，７ｎが選択され、選択ライン７ｍ，７ｎのＹ電極が
ＧＮＤレベルとされ、非選択ラインのＹ電極の電位はＶ
ｓレベルに保持され、Ｘ電極２に電圧Ｖｗからなる書込
みパルス４７が印加され、選択ライン７ｍ，７ｎの全セ
ルで放電が行われる。続いて、選択ライン７ｍ，７ｎの
Ｙ電極の電位が電圧Ｖｓに戻されると共に、Ｘ電極２に
維持放電パルス４８が印加され、維持放電が行われた
後、選択ライン７ｍ，７ｎのＹ電極に細幅消去パルス４
９，５０が印加され、選択ライン７ｍ，７ｎの全セルで
消去放電が行われる。

【００７３】次に、一方の選択ライン７ｍのＹ電極にＧ
ＮＤレベルのアドレスパルス（書込みパルス）５１が印
加され、他方の選択ライン７ｎのＹ電極および非選択ラ
インのＹ電極に電位はＶｓレベルに保持され、点灯を行
うべきセルに配されているアドレス電極に電圧Ｖａのア
ドレスパルス（書込みパルス）５２が印加され、一方の
選択ライン７ｍの選択されたセルの放電が行われる。

【００７４】続いて、他方の選択ライン７ｎのＹ電極に
ＧＮＤレベルのアドレスパルス（書込みパルス）５３が
印加され、一方の選択ライン７ｍのＹ電極および非選択
ラインのＹ電極の電位はＶｓレベルに保持され、点灯を
行うべきセルに配されているアドレス電極に電圧Ｖａの
アドレスパルス（書込みパルス）５４が印加され、他方
の選択ライン７ｎの選択されたセルの放電が行われる。

【００７５】次に、Ｘ電極２と、選択ライン７ｍ，７ｎ
のＹ電極とに交互に維持放電パルス５５，５６が印加さ
れ、これによって維持放電が繰り返される。このように
して、選択されたライン７ｍ，７ｎに対する表示データ
の書込みが行われる。なお、５７は非選択ラインのＹ電
極に印加される維持放電パルスである。なお、図９は、
選択ラインの選択の様子を示すタイムチャートであり、
図中、「Ｗ」は現フレームの書込みの駆動サイクル、
「Ｓ」は現フレームの維持放電のみの駆動サイクル、
「ｗ」は前フレームの書込みの駆動サイクル、「ｓ」は
前フレームの維持放電のみの駆動サイクルである。

【００７６】この第４実施例においても、多重線順次駆
動方法において、選択ラインに対して表示データの書込
みを行う前に、選択ラインの全セルの状態の均一化を図
ることができるので、多重線順次駆動方法において、書
込みミスを回避し、良好な画像表示を行うことができ
る。なお、この第４実施例においては、消去パルスとし
て、選択ライン７ｍ，７ｎのＹ電極に細幅消去パルス４
９，５０を印加するようにしているが、この代わりに、
選択ラインのＹ電極に太幅消去パルスを印加し、また、
Ｘ電極に細幅消去パルスを印加するようにしても良い。

【００７７】第５実施例・・図１０図１０は本発明の第５実施例を示す波形図であり、１駆
動サイクルを示している。この第５実施例も、第１実施
例と同様に、図３９に示すＰＤＰを駆動する方法である
が、第１実施例と異なり、アドレス／維持放電分離駆動
の場合である。この第５実施例では、１フレームは、全
面書込み消去期間と、アドレス期間と、維持放電期間と
に区分されている。全面書込み消去期間は、前フレーム
において、点灯している放電セルと、点灯していない放
電セルとがある場合を考慮し、全放電セルの状態の均一
化、すなわち、全放電セルに壁荷電が残存していない状
態を作り出すための期間である。

【００７８】ここに、全面書込み消去期間においては、
まず、Ｙ電極３₁〜３₁₀₀₀がＧＮＤレベルとされ、Ｘ電
極２に電圧Ｖｗからなる書込みパルス５８が印加され、
全セルの放電が行われる。続いて、Ｙ電極３₁〜３₁₀₀₀
の電位が電圧Ｖｓに戻されると共に、Ｘ電極２に維持放
電パルス５９が印加され、維持放電が行われた後、Ｙ電
極３₁〜３₁₀₀₀に細幅消去パルス６０が印加され、消去
放電が行われる。このようにして、全面書込み消去が終
了する。

【００７９】次に、アドレス期間になると、表示ライン
７₁から順に表示データの書込みが行われるが、これは
次のようにして行われる。まず、Ｙ電極３₁にＧＮＤレ
ベルのアドレスパルス６１₁が印加されると共に、アド
レス電極４₁〜４_M中、点灯させるべきセルに配されて
いるアドレス電極に電圧Ｖａのアドレスパルス６２が選
択的に印加され、点灯させるべきセルの放電が行われ
る。これによって、表示ライン７₁に対する表示データ
の書込みが終了する。

【００８０】以下、表示ライン７₂〜７₁₀₀₀についても
順に同様の動作が行われ、全表示ライン７₁〜７₁₀₀₀に
おいて表示データの書込みが行われる。なお、６１_{2 ,}
６１ ₃，……，６１₁₀₀₀は、Ｙ電極３_{2 ,}３₃，……，
３₁₀₀₀に順に印加されるアドレスパルスである。次に、
維持放電期間になると、Ｙ電極３₁〜３₁₀₀₀と、Ｘ電極
２とに交互に維持放電パルス６３，６４が印加されて維
持放電が行われ、１フレームの画像表示が行われる。

【００８１】この第５実施例によれば、表示データの書
込みを行う前に、全表示ラインの全セルに対する書込み
を行った後、全表示ラインの全セルで消去放電を行うよ
うにしているので、全表示ラインの全セルの状態の均一
化を図ることができ、アドレス／維持放電分離駆動方式
において、書込みミスを回避し、良好な画像表示を行う
ことができる。

【００８２】第６実施例・・図１１図１１は本発明の第６実施例を示す波形図であり、１駆
動サイクルを示している。この第６実施例も、第１実施
例と同様に、図３９に示すＰＤＰを駆動する方法である
が、第１実施例と異なり、アドレス／維持放電分離駆動
の場合である。ここに、前述の第５実施例（図１０）に
おいては、Ｙ電極３₁〜３₁₀₀₀に印加するアドレスパル
ス６１₁〜６１₁₀₀₀と、アドレス電極に印加するアドレ
スパルス６２により表示データ書込みのための放電を起
こすようにしている。

【００８３】このように放電を起こすと、過剰な壁荷電
が蓄積されてしまい、アドレスパルス６１₁の印加直
後、壁電荷が不安定となり、アドレスパルス６１₁の印
加が終了した直後に壁電荷による電圧のみで放電を起こ
してしまい、壁電荷を中和してしまう場合がある。第６
実施例は、この問題点を解消する駆動方法であり、アド
レスパルス６１₁ _,６１₂，……，６１₁₀₀₀の印加直
後、Ｘ電極２に維持放電パルス６５_{1 ,}６５ ₂，……，
６５₁₀₀₀を印加し、壁電荷を維持放電期間まで安定な状
態で維持するようにしている。

【００８４】この第６実施例によれば、第５実施例と同
様に、アドレス／維持放電分離駆動方式において、書込
みミスを回避し、良好な画像表示を行うことができると
共に、表示データの書込み後、壁電荷を維持放電期間ま
で安定な状態で維持することができる。しかし、この第
６実施例によれば、アドレス期間時、Ｘ電極２に印加さ
れるアドレス書込み後の維持放電パルス６５₁〜６５
₁₀₀₀は、表示データの書込みの対象でない表示ラインの
セルにまで印加される。

【００８５】例えば、表示ライン７₁に対する表示デー
タの書込みを行う場合、維持放電パルス６５₁は表示デ
ータの書込みの対象でない表示ライン７₂〜７₁₀₀₀にも
印加される。また、表示ライン７₂に対する表示データ
の書込みを行う場合、維持放電パルス６５₂は表示デー
タの書込みの対象でない表示ライン７_{1 ,}７₃，……，
７₁₀₀₀にも印加される。

【００８６】ここに、図１２に示すように、Ｘ電極２と
Ｙ電極３_Kとの間には、Ｘ電極２と放電空間との間の誘
電体層の容量６６、Ｘ電極２上の誘電体層表面とＹ電極
３_K上の誘電体層表面との間の放電空間の容量６７、Ｙ
電極３_Kと放電空間との間の誘電体層の容量６８が存在
する。また、Ｘ電極２とＹ電極３_Kが同一基板上に形成
されているため、両電極間には、放電空間を介しない容
量Ｃｘが存在する。

【００８７】この結果、アドレス期間時、表示データの
書込みの対象でない表示ラインの放電セルに維持放電パ
ルスを印加することは、これら表示データの書込みの対
象でない表示ラインのセルの容量（放電空間を介しない
容量Ｃｘ）にも充放電電流が流れることになり、これが
消費電力の増大を招いていた。以下に述べる第７実施例
は、かかる消費電力を減少させようとするものである。

【００８８】第７実施例・・図１３〜図１６図１３は本発明の第７実施例を示す概略的平面図であ
り、図中、６９はパネル本体、７０_{1 ,}７０₂，７０₃
および７０₄はＸ電極、７１₁，７１₂，……，７１
₁₀₀₀はＹ電極である。また、７２₁，７２₂，……，７
２_Mはアドレス電極であり、一対のＸ電極、Ｙ電極と１
本のアドレス電極との交差部分にＭ×１０００個のセル
７３が構成されている。なお、７４はセル７３を仕切る
壁、７５₁，７５₂，……，７５₁₀₀₀は表示ラインであ
る。

【００８９】すなわち、この第７実施例においては、表
示ライン７５₁〜７５₁₀₀₀は、連続する２５０本の表示
ライン７５₁〜７５_{250 ,}７５₂₅₁〜７５₅₀₀，７５
₅₀₁〜７５_{750 ,}７５₇₅₁〜７５₁₀₀₀ずつ４個のブロッ
ク７６₁〜７６₄にブロック化され、これらブロック７
６₁〜７６₄ごとに共通接続されたＸ電極７０₁〜７０
₄が設けられている。

【００９０】図１４は、この第７実施例のＰＤＰおよび
その周辺回路を示す図である。図中、７７₁，７７₂，
７７₃および７７₄は、それぞれ、Ｘ電極７０₁，７０
₂，７０₃および７０₄に書込みパルスおよび維持放電
パルスを供給するＸ側ドライバ回路、７８₁はＹ電極７
１₁〜７１₂₅₀にアドレスパルスを供給するＹ側ドライ
バＩＣ、７８₂はＹ電極７１₂₅₁〜７１₅₀₀にアドレス
パルスを供給するＹ側ドライバＩＣ、７８₃はＹ電極７
１₅₀₁〜７１₇₅₀にアドレスパルスを供給するＹ側ドラ
イバＩＣ、７８₄はＹ電極７１₇₅₁〜７１₁₀₀₀にアドレ
スパルスを供給するＹ側ドライバＩＣ、７９はＹ電極７
１₁〜７１₁₀₀₀にアドレスパルス以外のパルスを供給す
るＹ側ドライバ回路、８０₁〜８０₅はアドレス電極７
２₁〜７２_Mにアドレスパルスを供給するアドレスドラ
イバＩＣ、８１はＸ側ドライバ回路７７₁〜７７₄、Ｙ
側ドライバＩＣ７８₁〜７８₄、Ｙ側ドライバ回路７９
およびアドレスドライバＩＣ８０₁〜８０₅を制御する
制御回路である。

【００９１】ここに、図１５及び図１６は、この第７実
施例のＰＤＰを駆動する方法を示す波形図である。この
例では、１フレームは、全面書込み消去期間、アドレス
期間、維持放電期間に区分され、アドレス期間は、更
に、第１〜第４アドレス期間に区分されている。全面書
込み消去期間においては、まず、Ｙ電極７１₁〜７１
₁₀₀₀がＧＮＤレベルとされ、Ｘ電極７０₁〜７０₄に電
圧Ｖｗからなる書込みパルス８２が印加され、全表示ラ
イン７５₁〜７５₁₀₀₀の全セルで放電が行われる。

【００９２】続いて、Ｙ電極７１₁〜７１₁₀₀₀の電位が
電圧Ｖｓに戻されると共に、Ｘ電極７０₁〜７０₄に維
持放電パルス８３が印加され、維持放電が行われた後、
Ｙ電極７１₁〜７１₁₀₀₀に細幅消去パルス８４が印加さ
れ、消去放電が行われる。このようにして、全面書込み
消去動作が終了する。次に、アドレス期間になると、表
示ライン７５₁から順次、書込みが行われるが、これは
次のようにして行われる。まず、第１アドレス期間にお
いては、Ｙ電極７１₁にＧＮＤレベルのアドレスパルス
８５₁が印加されると共に、アドレス電極７２₁〜７２
_M中、点灯させるべきセルに対応するアドレス電極に電
圧Ｖａのアドレスパルス８６が選択的に印加され、点灯
させるべきセルの放電が行われる。

【００９３】その後、直ちに、Ｘ電極７０₁に維持放電
パルス８７₁が印加され、壁電荷を維持放電期間まで安
定な状態で維持するための維持放電が行われ、これによ
って、表示ライン７５₁に対する表示データの書込みが
終了する。以下、表示ライン７５₂〜７５₂₅₀について
も、順次、同様の動作が行われ、ブロック７６₁の全表
示ライン７５₁〜７５₂₅₀について表示データの書込み
が行われる。

【００９４】なお、８５₂〜８５₂₅₀はＹ電極７１₂〜
７１₂₅₀に順に印加されるアドレスパルス、８７₂〜８
７₂₅₀はアドレスパルス８５₂〜８５₂₅₀に続いてＸ電
極７０₁に印加される維持放電パルスである。次に、第
２アドレス期間になると、Ｙ電極７１₂₅₁にＧＮＤレベ
ルのアドレスパルス８５₂₅₁が印加されると共に、アド
レス電極７２₁〜７２_M中、点灯させるべき放電セルに
対応するアドレス電極に電圧Ｖａのアドレスパルス８６
が選択的に印加され、点灯させるべきセルの放電が行わ
れる。

【００９５】その後、直ちに、Ｘ電極７０₂に維持放電
パルス８７₂₅₁が印加され、壁電荷を維持放電期間まで
安定な状態で維持するための維持放電が行われ、これに
よって表示ライン７５₂₅₁に対する表示データの書込み
が終了する。以下、表示ライン７５₂₅₂〜７５₅₀₀につ
いても、順次、同様の動作が行われ、ブロック７６₂の
全表示ライン７５₂₅₂〜７５₅₀₀について表示ラインの
書込みが行われる。

【００９６】なお、８５₂₅₂〜８５₅₀₀はＹ電極７１
₂₅₂〜７１₅₀₀に順に印加されるアドレスパルス、８７
₂₅₂〜８７₅₀₀はアドレスパルス８５₂₅₂〜８５₅₀₀に
続いてＸ電極７０₂に印加される維持放電パルスであ
る。次に、第３アドレス期間になると、Ｙ電極７１₅₀₁
にＧＮＤレベルのアドレスパルス８５₅₀₁が印加される
と共に、アドレス電極７２₁〜７２_M中、点灯させるべ
きセルに対応するアドレス電極に電圧Ｖａのアドレスパ
ルス８６が選択的に印加され、点灯させるべきセルの放
電が行われる。

【００９７】その後、直ちに、Ｘ電極７０₃に維持放電
パルス８７₅₀₁が印加され、壁電荷を維持放電期間まで
安定な状態で維持するための維持放電が行われ、これに
よって表示ライン７５₅₀₁に対する表示データの書込み
が終了する。以下、表示ライン７５₅₀₂〜７５₇₅₀につ
いても、順次、同様の動作が行われ、ブロック７６₃の
全表示ライン７５₅₀₂〜７５₇₅₀において表示データの
書込みが行われる。

【００９８】なお、８５₅₀₂〜８５₇₅₀はＹ電極７１
₅₀₂〜７１₇₅₀に順に印加されるアドレスパルス、８７
₅₀₂〜８７₇₅₀はアドレスパルス８５₅₀₂〜８５₇₅₀に
続いてＸ電極７０₃に印加される維持放電パルスであ
る。次に、第４アドレス期間になると、Ｙ電極７１₇₅₁
にＧＮＤレベルのアドレスパルス８５₇₅₁が印加される
と共に、アドレス電極７２₁〜７２_M中、点灯させるべ
きセルに対応するアドレス電極に電圧Ｖａのアドレスパ
ルス８６が選択的に印加され、点灯させるべきセルの放
電が行われる。

【００９９】その後、直ちに、Ｘ電極７０₄に維持放電
パルス８７₇₅₁が印加され、壁電荷を維持放電期間まで
安定な状態で維持するための維持放電が行われ、これに
よって表示ライン７５₇₅₁に対する表示データの書込み
が終了する。以下、表示ライン７５₇₅₂〜７５₁₀₀₀につ
いても、順次、同様の動作が行われ、ブロック７６₄の
全表示ライン７５₇₅₂〜７５₁₀₀₀について表示データの
書込みが行われる。

【０１００】なお、８５₇₅₂〜８５₁₀₀₀はＹ電極７１
₇₅₂〜７１₁₀₀₀に順に印加されるアドレスパルス、８７
₇₅₂〜８７₁₀₀₀はアドレスパルス８５₇₅₂〜８５₁₀₀₀に
続いてＸ電極７０₄に印加される維持放電パルスであ
る。次に、維持放電期間になると、Ｙ電極７１₁〜７１
₁₀₀₀とＸ電極７０₁〜７０ ₄とに交互にＧＮＤレベルの
維持放電パルス８８，８９が印加されて維持放電が行わ
れ、１フレームの画像表示が行われる。

【０１０１】この第７実施例によれば、表示データの書
込みを行う前に、全表示ラインの全セルに対する書込み
を行った後、全表示ラインの全セルで消去放電を行うよ
うにしているので、全表示ラインの全セルの状態の均一
化を図ることができ、アドレス／維持放電分離駆動方式
において、書込みミスを回避し、良好な画像表示を行う
ことができると共に、表示データの書込み後、壁電荷を
維持放電期間まで安定な状態で維持することができる。

【０１０２】ここに、この第７実施例においては、表示
ライン７５₁〜７５₁₀₀₀を、連続する２５０本の表示ラ
イン７５₁〜７５_{250 ,}７５₂₅₁〜７５_{500 ,}７５₅₀₁
〜７５₇₅₀，７５₇₅₁〜７５₁₀₀₀ずつ、４個のブロック
７６₁〜７６₄にブロック化し、これらブロック７６₁
〜７６₄ごとに共通接続されたＸ電極７０₁〜７０₄を
設け、アドレス期間時、表示データの書込みを行う表示
ラインを含むブロックのＸ電極にのみ壁電荷の安定化を
図るための維持放電パルスを印加するようにしている。

【０１０３】したがって、第１アドレス期間時、Ｘ電極
７０₁に印加される維持放電パルス８７₁〜８７
₂₅₀は、ブロック７６₁の表示ライン７５₁〜７５₂₅₀
のセルにのみ印加され、他のブロック７６₂，７６₃及
び７６₄の表示ライン７５₂₅₁〜７５₁₀₀₀のセルには印
加されない。また、第２アドレス期間時、Ｘ電極７０₂
に印加される維持放電パルス８７₂₅ ₁〜８７₅₀₀は、ブ
ロック７６₂の表示ライン７５₂₅₁〜７５₅₀₀のセルに
のみ印加され、他のブロック７６₁，７６₃及び７６₄
の表示ライン７５₁〜７５₂₅ ₀，７５₅₀₁〜７５₁₀₀₀の
セルには印加されない。

【０１０４】また、第３アドレス期間時、Ｘ電極７０₃
に印加される維持放電パルス８７₅₀ ₁〜８７₇₅₀は、ブ
ロック７６₃の表示ライン７５₅₀₁〜７５₇₅₀のセルに
のみ印加され、他のブロック７６₁，７６₂及び７６₄
の表示ライン７５₁〜７５₅₀ ₀，７５₇₅₁〜７５₁₀₀₀の
セルには印加されない。また、第４アドレス期間時、Ｘ
電極７０₄に印加される維持放電パルス８７₇₅ ₁〜８７
₁₀₀₀は、ブロック７６₄の表示ライン７５₇₅₁〜７５
₁₀₀₀のセルにのみ印加され、他のブロック７６₁，７６
₂及び７６₃の表示ライン７５₁〜７５₇₅ ₀の放電セル
には印加されない。

【０１０５】すなわち、この第７実施例においては、ア
ドレス期間時、Ｘ電極７０₁〜７０ ₄に印加される維持
放電パルス８７₁〜８７₁₀₀₀は、２５０本の表示ライン
のセルにのみ印加されるので、１０００本の全表示ライ
ンのセルに印加される第６実施例の場合に比較し、Ｘ電
極に印加すべき維持放電パルスによる消費電力を１／４
にすることができる。

【０１０６】なお、この第７実施例においては、表示ラ
インを４個のブロックにブロック化し、各ブロックごと
に共通接続されたＸ電極を設けた場合について説明した
が、本発明は、表示ラインを任意のｎ個のブロックにブ
ロック化し、各ブロックごとに共通接続されたＸ電極を
設ける場合に一般的に適用することができ、この場合に
は、アドレス期間時にＸ電極に印加すべき維持放電パル
スによる消費電力を第６実施例の場合の１／ｎにするこ
とができる。

【０１０７】また、多階調表示、例えば、１６階調表示
を行う場合には、図４５に示すように、１フレームを４
個のサブフレームＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４に区
分し、各サブフレームＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４
において、上述の動作を行わせるようにすれば良い。こ
の場合、アドレス期間時、Ｘ電極に供給する維持放電パ
ルスの数は、単階調の場合よりも多くなるので、消費電
力の低減化の効果は単階調の場合よりも大きくなる。

【０１０８】第８実施例・・図１７〜図３１図１７〜図３０は、本発明の第８実施例を示す図であ
る。この実施例は、維持放電電極をＸ−Ｙ−Ｙ−Ｘ配列
とする３電極・面放電ＡＣ型ＰＤＰ（すなわち図４７の
構成）への適用例であり、かつ、その駆動方法は、全面
点灯、全面消去、さらに書込みアドレスを適用し、アド
レス期間と維持放電期間を分離する駆動シーケンスへの
適用例である。

【０１０９】図１７は本実施例の波形図であり、「書込
みアドレス方式」における１駆動サイクルを示してい
る。１フレームは、全面書込み消去期間と、アドレス期
間と、維持放電期間とに区分されている。全面書込み消
去期間は、前フレームにおいて、点灯している放電セル
と、点灯していない放電セルとがある場合を考慮し、全
放電セルの状態の均一化、すなわち、全放電セルに壁電
荷が残存していない状態を作り出すための期間、又は、
全放電セルに壁電荷が残存していてもその残存状態を全
放電セルにわたって均一化するための期間である。

【０１１０】ここに、全面書込み消去期間においては、
まず、Ｙ電極Ｙ₁〜Ｙ_NがＧＮＤレベルとされ、Ｘ電極
に電圧Ｖｗからなる書込みパルス９０が印加され、全セ
ルの放電が行われる。続いて、Ｙ電極Ｙ₁〜Ｙ_Nの電位
が電圧Ｖｓに戻されると共に、Ｘ電極に維持放電パルス
９１が印加され、維持放電が行われた後、Ｙ電極Ｙ₁〜
Ｙ_Nに細幅消去パルス９２が印加され、消去放電が行わ
れる。このようにして、全面書込み消去が終了する。

【０１１１】次に、アドレス期間になると、表示ライン
ごとに順に表示データの書込みが行われるが、これは次
のようにして行われる。まず、Ｙ電極Ｙ₁，Ｙ₂，…
…，Ｙ _NにＧＮＤレベルのアドレスパルス９３₁，９３
₂，……，９３_Nが順次に印加されると共に、アドレス
電極Ａ₁〜Ａ_M中、点灯させるべきセルに配されている
アドレス電極に電圧Ｖａのアドレスパルス９４が選択的
に印加され、点灯させるべきセルの放電が行われる。こ
れによって、各表示ラインに対する表示データの書込み
が終了する。そして、維持放電期間では、Ｙ電極Ｙ₁〜
Ｙ_Nと、Ｘ電極とに交互に維持放電パルス９５，９６が
印加されて維持放電が行われ、１フレームの画像表示が
行われる。

【０１１２】ここで、本実施例では、アドレス期間にお
けるＹ電極Ｙ₁〜Ｙ_Nの印加電圧を、アドレスパルス９
３₁〜９３_Nの電位（ＧＮＤ）と、このＧＮＤと電圧Ｖ
ｓのほぼ中間電位Ｖｙ（好ましくはＶｙ＝Ｖａ）とに切
り換える。すなわち、選択ラインのＹ電極にはＧＮＤ電
位のアドレスパルスを与える一方、それ以外の非選択ラ
インのＹ電極には電圧Ｖｙを与える。

【０１１３】図１８は図１７の駆動方法（書込みアドレ
ス方式）の駆動モデルを示す図である。この図におい
て、（ａ）は全面書込み全面消去後の状態であり、全て
のセルの状態が均一化されている。この状態では、アド
レス電極はＧＮＤ電位であり、また、Ｘ電極と隣り合う
２つのＹ電極（Ｙ₁，Ｙ₂）はＶｓ電位である。（ｂ）
はＹ₁電極にアドレスパルス９３₁（ＧＮＤ）を印加し
てアドレス放電をさせた状態である。アドレス電極は電
圧Ｖａであり、また、Ｙ₁電極がＧＮＤ電位になってい
る。この状態では、Ｙ₁電極の上にアドレス放電による
正の壁電荷（電荷量を便宜的にＶ_WY1とする）が形成さ
れている。（３）は隣り合うＹ電極（Ｙ₂）にアドレス
パルス９３₂（ＧＮＤ）を印加した状態であるが、この
状態では、Ｙ₁電極の印加電圧がＶｙ（＝Ｖａ）であ
り、Ｙ₁電極側には正の壁電荷Ｖ_WY1が蓄積されている
ため、Ｙ₂電極とアドレス電極の間で書込み放電が起き
ない状態では、Ｙ₁電極とＹ₂電極間の放電空間に加わ
る実効電圧は、Ｖａ＋Ｖ_WY1で与えられる（この場合、
Ｙ₂電極上の壁電荷は少量なので無視することにす
る）。一般に、Ｖａ＋Ｖ_WY1＜Ｖｆ（Ｖｆ：放電開始電
圧）であるから、隣り合う２つのＹ電極（Ｙ₁，Ｙ₂）
間の放電空間における異常放電を回避することができ、
Ｙ₁電極側の壁電荷Ｖ_WY1をそのまま保持できるのであ
る。

【０１１４】また、図１９は本実施例の他の波形図であ
り、「消去アドレス方式」における１駆動サイクルを示
している。図１７と同様に、１フレームが全面書込み消
去期間、アドレス期間および維持放電期間に区分されて
いる。全面書込み期間（図１７の全面書込み消去期間に
対応する）では、まず、Ｙ電極Ｙ₁〜Ｙ_NがＧＮＤレベ
ルとされ、Ｘ電極に電圧Ｖｗからなる書込みパルス９７
が印加され、全表示ラインの全セルで放電が行われる。
続いて、Ｙ電極Ｙ₁〜Ｙ_Nの電位が電圧Ｖｓに戻される
と共に、Ｘ電極に維持放電パルス９８と同レベル（ＧＮ
Ｄレベル）が印加され、全セルで維持放電が行われる。

【０１１５】次に、アドレス期間になると、表示ライン
ごとに順に書込みが行われるが、これは次のようにして
行われる。まず、Ｙ電極Ｙ₁，Ｙ₂，……，Ｙ_Nに順次
にＧＮＤレベルのアドレスパルス９９₁，９９₂，…
…，９９_Nが印加されると共に、アドレス電極Ａ₁〜Ａ
_M中、維持放電を行わせないセル、すなわち、点灯させ
ないセルに対応するアドレス電極に電圧Ｖａのアドレス
パルス１００が選択的に印加され、点灯させないセルの
消去放電が行われる。これによって、各表示ラインの書
込みが終了する。そして、維持放電期間では、Ｙ電極Ｙ
₁〜Ｙ_Nと、Ｘ電極とに交互に維持放電パルス９８，１
０１が印加されて維持放電が行われ、１フレームの画像
表示が行われる。

【０１１６】図２０は図１９の駆動方法（消去アドレス
方式）の駆動モデルを示す図である。この図において、
（ａ）は全面書込みによって全てのセルに壁電荷が形成
され、その後維持放電が行われた後の状態である。アド
レス電極はＧＮＤ電位であり、また、Ｘ電極と隣り合う
２つのＹ電極（Ｙ₁，Ｙ₂）はＶｓ電位である。（ｂ）
はＹ₁電極にアドレスパルス９９₁（ＧＮＤ）を印加し
て消去放電（アドレス放電）をさせた状態である。アド
レス電極は電圧Ｖａであり、また、Ｙ₂電極もＶａ電位
になっている。Ｙ₁電極に近い絶縁層の上には放電によ
って正の壁電荷が蓄積される。Ｘ電極側には既に正の壁
電荷が蓄積されているため、このアドレス放電によって
Ｘ電極とＹ₁電極の双方の壁電荷が正となり、以後、維
持放電パルスが印加されても維持放電は起こらない。
（ｃ）は隣り合うＹ₂電極にアドレスパルス９９₂（Ｇ
ＮＤ）を印加した状態である。この状態では、Ｙ₁電極
に電圧Ｖｙ（＝Ｖａ）が印加され、Ｙ₂電極にＧＮＤが
印加される。Ｙ₁電極側には正の壁電荷（便宜的にＶ
_WY1）が蓄積されているが、Ｙ₂電極とアドレス電極の
間で書込み放電が起きない状態では、隣り合う２つのＹ
電極（Ｙ₁，Ｙ₂）間の放電空間に加えられる実効電圧
（Ｖａ＋Ｖ_WY1）が放電開始電圧Ｖｆを越えないため、
書込みアドレス方式と同様に、異常放電を回避してＹ₁
電極側の壁電荷をそのまま保持できる。

【０１１７】図２１は第８実施例のＰＤＰのブロック図
である。この図において、１０２は制御部であり、制御
部１０２はフレームメモリＦを含む表示データ制御部１
０２ａや、スキャンドライバ制御部１０２ｂ及び共通ド
ライバ制御部１０２ｃを含むパネル駆動制御部１０２ｄ
を備える。１０３はアドレスドライバ、１０４はＹスキ
ャンドライバ、１０５はＹドライバ、１０６はＸドライ
バ、１０７は表示パネルであり、アドレスドライバ１０
３は、制御回路１０２からの表示データＡ−ＤＡＴＡや
転送クロックＡ−ＣＬＯＣＫ、さらに、ラッチクロック
Ａ−ＬＡＴＣＨに従ってアドレス電極Ａ₁〜Ａ_Mを順次
に選択し電圧Ｖａを与えるものである。

【０１１８】また、Ｙスキャンドライバ１０４やＹドラ
イバ１０５及びＸドライバ１０６は、制御回路１０２か
らのスキャンデータＹ−ＤＡＴＡ、ＹクロックＹ−ＣＬ
ＯＣＫ、第１ＹストローブＹ−ＳＴＢ１、第２Ｙストロ
ーブＹ−ＳＴＢ２、Ｙアップドライブ信号Ｙ−ＵＤ、Ｙ
ダウンドライブ信号Ｙ−ＤＤ、Ｘアップドライブ信号Ｘ
−ＵＤ及びＸダウンドライブ信号Ｘ−ＤＤに従ってＹ電
極Ｙ₁〜Ｙ_NやＸ電極を所定の電圧（Ｖｓ，Ｖａ，Ｖ
ｗ）で駆動するものである。

【０１１９】図２２は、Ｙスキャンドライバ１０４とＹ
ドライバ１０５の構成図である。Ｙスキャンドライバ１
０４は、Ｙ電極ごとの電極選択回路Ｍ₁〜Ｍ_n及び各電
極選択回路Ｍ₁〜Ｍ_nを順次に指定するための信号Ｑ₁
〜Ｑ_nを生成するシフトレジスタＲを備え、電極選択回
路（代表してＭ₁）は、アドレス期間中、３個のアンド
ゲートＧ₁〜Ｇ₃と１個のインバータゲートＧ₄とから
なる理論回路の出力で、２個のＭＯＳトランジスタ
Ｔ₁，Ｔ₂を相補的（一方がオンのときは他方がオフと
なる関係）にオン／オフ制御する。

【０１２０】Ｔ₁がオンのときには所定の電圧Ｖｙ（阻
止ダイオードＤ₃を介して与えられるＶａ）を出力Ｏ₁
に現し、また、Ｔ₂がオンのときにはアース電位（ＧＮ
Ｄ電位）を出力Ｏ₁に現す。すなわち、Ｙスキャンドラ
イバ１０４は、アドレス期間において、それぞれのＹ電
極を選択するためのパルス（アドレスパルス）をオン／
オフ（オン＝ＧＮＤ、オフ＝Ｖｆ）するものである。但
し、出力Ｏ₁は、ダイオードＤ₁およびＤ₂を介してＹ
ドライバ１０５の２個のＭＯＳトランジスタＴ ₃，Ｔ₄
に接続されており、これらのトランジスタＴ₃，Ｔ
₄は、信号Ｙ−ＵＤ、Ｔ−ＤＤに従って全てのＹ電極に
共通に印加されるパルス（維持放電パルス）をオン／オ
フ（オン＝ＧＮＤ、オフ＝Ｖｓ）するものである。

【０１２１】図２３は図２２の動作波形図である。この
図において、信号Ｙ−ＵＤがＨレベルのときは、Ｙドラ
イバ１０５のトランジスタＴ₃がオンするために全ての
Ｙ電極に電圧Ｖｓが与えられ、また、信号Ｙ−ＤＤがＨ
レベルのときは、同じくＹドライバ１０５のトランジス
タＴ₄がオンするために全てのＹ電極にＧＮＤが与えら
れる。

【０１２２】一方、アドレス期間では、Ｙドライバ１０
５の２個のトランジスタＴ₃，Ｔ₄が共にオフとなり、
代わりに、Ｙスキャンドライバ１０４の電極選択回路Ｍ
₁〜Ｍ_nに設けられた２個のトランジスタＴ₁，Ｔ₂が
所定のタイミングでオン／オフする。今、Ｙ₁電極に対
応する電極選択回路Ｍ₁に着目すると、この選択回路Ｍ
₁に設けられたトランジスタＴ₂は、Ｙ−ＣＬＯＣＫに
同期してシフトレジスタＲで作られる信号Ｑ₁とＹ−Ｓ
ＴＢ１およびＹ−ＳＴＢ２の論理積が“１”となる期間
だけオンとなり、出力Ｏ₁がＧＮＤレベルとなってその
レベルがＹ₁電極に与えられる。

【０１２３】また、同選択回路Ｍ₁のトランジスタＴ₁
は、信号Ｑ₁とＹ−ＳＴＢ１の論理積が“０”となる期
間で、かつ、Ｙ−ＳＴＢ２がＨレベルにある期間だけオ
ンとなり、電圧ＶｙがＹ₁電極に与えられる。すなわ
ち、図２４に図２２の簡略図を示すように、Ｙドライバ
１０５の２個のトランジスタＴ₃，Ｔ₄をオフにしたま
ま、選択回路Ｍ_i（ｉは１，２，……，ｎ）の２個のト
ランジスタＴ₁，Ｔ₂をオン／オフすることにより、ア
ドレス放電パルスの形成に必要な電流経路（白抜き矢印
参照）を確保でき、また、この逆に、選択回路Ｍ_iの２
個のトランジスタＴ₁，Ｔ₂をオフにしたまま、Ｙドラ
イバ１０５の２個のトランジスタＴ₃，Ｔ₄をオン／オ
フすることにより、維持放電パルスの形成に必要な電流
経路（黒矢印参照）を確保できる。

【０１２４】以上のように、本実施例のアドレス期間に
おいては、Ｙ₁〜Ｙ_NまでのＹ電極にＧＮＤレベルのア
ドレスパルス１０６₁〜１０６_Nを順次に与えることが
できると共に、アドレスパルス以外の期間、すなわち非
選択ラインの期間では、ＧＮＤレベルと電圧Ｖｓのほぼ
中間レベルに相当する電圧Ｖｙ（＝Ｖａ）を与えること
ができるので、書込み放電によって蓄積された正の壁電
荷を含む実効電圧を（電圧Ｖｓを印加する場合に比べ
て）低減させることができ、隣り合うＹ電極を選択（Ｇ
ＮＤレベル）した際の隣接Ｙ電極間の異常放電を回避で
きる。その結果、壁電荷を維持放電期間まで安定に保持
することができる。

【０１２５】また、この第８実施例では、Ｙスキャンド
ライバ１０４で取り扱う電圧範囲はＧＮＤ〜Ｖｙであ
り、これは、Ｙドライバ１０５の電圧範囲（ＧＮＤ〜Ｖ
ｓ）のほぼ１／２であるから、Ｙ電極の数に比例して大
規模化するＹスキャンドライバ１０４の耐圧を下げるこ
とができ、集積化（ＬＳＩ化）しやすくなるので好まし
い。

【０１２６】さらに、図２１におけるＸドライバ１０６
の詳細な回路図を図２５に示す。このＸドライバ１０６
は、比較的高電圧（Ｖｗ）の書込みパルスや維持放電パ
ルス（Ｖｓ）を供給することができるように、大電力の
スイッチングが可能なトランジスタＴ₅，Ｔ₆を使用し
ている。基本的には、Ｘ電極の電圧をＶｗまたはＶｓに
するためのアップドライブ信号Ｘ−ＵＤが入力されるト
ランジスタＴ₅と、Ｘ電極の電圧をアース電位（０Ｖ）
にするためのダウンドライブ信号Ｘ−ＤＤが入力される
トランジスタＴ₆とが対になる。図２５では、トランジ
スタＴ₅，Ｔ₆は、一対の相補形のＭＯＳトランジスタ
から構成される。例えば、アップドライブ信号Ｘ−ＵＤ
が供給される側はＰチャネルＭＯＳからなり、ダウンド
ライブ信号Ｘ−ＤＤが供給される側はＮチャネルＭＯＳ
からなるが、その逆であってもよい。ここで、例えば、
Ｘ電極に電圧Ｖｗの書込みパルスを印加する場合は、ア
ップドライブ信号側のトランジスタＴ₅の電源電圧を、
アップドライブ信号Ｘ−ＵＤのタイミングでもってＶｗ
に切り換える。

【０１２７】さらにまた、図２１におけるアドレスドラ
イバ１０３の詳細な回路ブロック図を図２６に示す。こ
こでは、アドレスドライバ１０３は、制御回路４０２か
らの表示データＡ−ＤＡＴＡや転送クロックＡ−ＣＬＯ
ＣＫに従ってＮビット分の表示データを転送するＮビッ
ト・シフトレジスタ４０７と、ラッチクロックＡ−ＬＡ
ＴＣＨに従ってアドレス電極Ａ₁〜Ａ_Mを順次に選択す
るＮビット・ラッチ部４０８と、このＮビット・ラッチ
部４０８からの出力信号に従って選択されたアドレス電
極に高電圧Ｖａを供給する高圧部４０９とを備えてい
る。さらに、高圧部４０９はＮビット分あり、これらＮ
個の高圧部４０９の各々は、アンドゲート等からなる論
理回路４０９ａと、一対のトランジスタＴ₇，Ｔ₈とを
有している。この場合、Ｎビット・ラッチ部４０８によ
るラッチ後のデータが“１”であり、かつ、アドレスス
トローブＡ−ＳＴＢがオンになった場合のみ当該アドレ
ス電極に電圧Ｖ_aのアドレスパルス（出力１〜出力Ｎ）
が出力される。

【０１２８】図２７は、ＹスキャンドライバとＹドライ
バの他の構成図であり、図２２との違いは、Ｙスキャン
ドライバをフローティングにした点にある。すなわち、
Ｙスキャンドライバ１０４′の２個のトランジスタ
Ｔ₁′，Ｔ₂′は、阻止ダイオードＤ₃を介して与えら
れる電圧Ｖｙ（＝Ｖａ）と、Ｙドライバ１０５′の２個
のトランジスタＴ₃′，Ｔ₄′から取り出される電圧
（ＶｓまたはＧＮＤ）との間に接続されており、選択回
路Ｍ_iの出力Ｏ_iは、トランジスタＴ₁′，Ｔ₂′，Ｔ
₃′及びＴ₄′の選択的なオン／オフによって、ＧＮ
Ｄ、ＶｓまたはＶｙの１つの電位に設定される。なお、
１０８はアイソレーション用のフォトカップラ、Ｇ_{11 ,}
Ｇ₁₂はアンドゲート、Ｇ_{13 ,}Ｇ₁₄はインバータゲート、
Ｇ₁₅はオアゲートである。

【０１２９】図２８は図２７の動作波形図である。この
図において、信号Ｙ−ＵＤがＨレベルのときは、Ｙドラ
イバ１０５′のトランジスタＴ₃′がオンするために全
てのＹ電極に電圧Ｖｓが与えられ、また、信号Ｙ−ＤＤ
がＨレベルのときは、同じくＹドライバ１０５′のトラ
ンジスタＴ₄′がオンするために全てのＹ電極にＧＮＤ
が与えられる。

【０１３０】一方、アドレス期間では、Ｙドライバ１０
５′のトランジスタＴ₄′がオン状態を継続し、Ｙスキ
ャンドライバ１０４′のフローティング電位をグランド
レベルに固定する。この状態で、選択回路Ｍ₁′に設け
られたトランジスタＴ₂′をオンさせると、出力Ｏ₁が
ＧＮＤレベルとなってそのレベルがＹ₁電極に与えら
れ、また、トランジスタＴ₁′をオンさせると、このト
ランジスタＴ₁′を通して電圧ＶｙがＹ₁電極に与えら
れる。

【０１３１】すなわち、図２９に図２７の簡略図を示す
ように、Ｙドライバ１０５′のトランジスタＴ₄′をオ
ンにしたまま、選択回路Ｍ_i′の２個のトランジスタＴ
₁′，Ｔ₂′をオン／オフすることにより、アドレス放
電パルスの形成に必要な電流経路（白抜き矢印参照）を
確保でき、また、選択回路Ｍ_i′のトランジスタＴ₂′
をオンにしたまま、Ｙドライバ１０５′の２個のトラン
ジスタＴ₃′，Ｔ₄′をオン／オフすることにより、維
持放電パルスの形成に必要な電流経路（黒矢印参照）を
確保できる。

【０１３２】なお、図３０は、図２３の変形例であり、
２つの電圧Ｖａ，Ｖｓをスイッチ１０９で切り換えるよ
うにしたものである。アドレス期間はＶａを選択する
が、アドレス期間以外ではＶｓを選択する。図３１は、
以上の各実施例に適用して好ましいＰＤＰのセル断面図
である。このＰＤＰセルは、アドレス電極付近の構造を
工夫することにより、アドレス電極側の絶縁層上にも積
極的に壁電荷を蓄積できるようにし、もって書込み放電
の際のアドレス電極とＹ電極間の印加電圧のマージン拡
大と、選択放電の際のアドレス電極とＹ電極間の印加電
圧の低減を図ることを意図したものである。

【０１３３】すなわち、この例では、図３１に示すよう
に、アドレス電極３１０と放電空間３１１の間を隔離す
るために、壁３１２ａ，３１２ｂの間を誘電体層３１３
と蛍光体３１４ａ，３１４ｂで完全に埋めている。蛍光
体３１４ａ，３１４ｂの材料として、例えば、（緑）Ｚｎ₂ＳｉＯ₄：Ｍｎ（赤）Ｙ₂Ｏ₃：Ｅｕ（青）ＢａＭｇＡｌ₁₄４Ｏ₂₃：Ｅｕ²⁺ 等のセラミックを使用し、かつ、その膜厚を、放電空間
に対してアドレス電極を遮断するのに充分な厚さとする
ことで電荷を蓄積させることができる。また、そのよう
な状態であれば、誘電体層３１３の位置に蛍光体を配置
しても電荷の蓄積が可能である。

【０１３４】かかる構造のＰＤＰに対して例えば線順次
駆動を行う場合は、まず、Ｘ電極と選択Ｙ電極間で書込
み放電を起こすことにより、アドレス電極とＸ電極間の
放電を促して空間電荷を形成させる。この空間電荷の極
性はＸ電極側で負、アドレス電極とＹ電極側で正であ
り、Ｘ電極側に電子（負電荷）が、またアドレス電極と
Ｙ電極側にイオン（正電荷）がそれぞれ蓄積される。次
いで、維持放電パルスによって全セルに維持放電が起こ
ると、極性が反転した壁電荷が蓄積され、その後のＹ電
極に加えられる消去パルスによって全セルに消去放電が
起こる。消去放電後は、壁電荷が減少するため、維持放
電パルスが印加されても充分な実効電圧が加わらないの
で維持放電は起きない。ここで、選択Ｙ電極とアドレス
電極間で書込み放電を起こす際の放電の実効の電圧は、
アドレス電極側に蓄積されていた壁電荷とアドレス電極
の印加電圧（アドレス電圧）との和で与えられるため、
低いアドレス電圧でも確実に書込み放電を発生させるこ
とができる。

【０１３５】第９実施例・・図３２図３２は本発明の第９実施例の駆動波形を示す図であ
る。前述の第１〜第８実施例における駆動方法では、第
１段階の全セル書込み放電により、アドレス電極側の絶
縁層上に壁電荷を蓄積させる。この壁電荷は、セルを選
択する際の選択書込み放電において、アドレス電極の印
加電圧に加算される形で有効に働くため、低いアドレス
電圧での駆動が可能であった。

【０１３６】しかしながら、この全セル書込み放電にお
いて、アドレス電極側の絶縁層上に過剰な壁電荷を形成
した場合、選択書込み放電において大規模な放電が発生
し、非選択のセルまで書込みを行ってしまうことや、選
択書込み放電によって生成された大量の壁電荷で、その
アドレスパルスの印加直後に、壁電荷そのものの電圧で
再び放電を開始しそれが自己消滅（自己消去）放電とな
る可能性がある。

【０１３７】この全セル書込み放電において、アドレス
電極側の絶縁層上に過剰な壁電荷を形成することは、次
のような場合に考えられる。前フレームが点灯状態であ
った場合、印加される全セル書込みパルス（Ｘ電極）
に、前フレームで残った壁電荷が加算されて放電に関与
する。つまり、放電空間にかかる実行電圧は、印加電圧
と壁電荷の和となり、大きな値となる。よって、起こる
放電は当然大規模である。この場合には、全セル書込み
放電の後に全セル消去放電を行っても、上記の大規模の
影響が無視できなくなるおそれがある。さらに、アドレ
ス電極側の絶縁層を蛍光体で形成した場合、蛍光体に正
の電荷つまりイオンが当たることになる。既述したよう
に、蛍光体はイオンの衝突に対して弱く、組成が変化
し、満足な発光特性を得ることができない可能性があ
る。

【０１３８】この対策として、図３２に示すように、前
フレームにおいて点灯状態にあったセルに対して、その
壁電荷を消滅または、少なくするような消去放電を行っ
た後、全セル書込み放電を行うことが有効である。この
ようにすれば、前フレームにおいての点灯状態に関わら
ず、一定規模の全セル書込み放電が可能となり、大規模
放電によって生じた、ミスアドレス（隣のセルへの書込
み、自己消去）や蛍光体の劣化を防止できる。

【０１３９】さらに詳しく説明すると、図３２において
は、Ｘ電極から印加する全セル書込みパルスの直前に、
選択された表示ラインの全セルに対し消去放電を行うた
めの消去パルス（細幅消去パルス）を印加している。こ
の消去パルスによって、前のフレームで点灯していたセ
ルの壁電荷は、消滅または減少させられるため、大規模
な全セル書込み放電が起こることはない。

【０１４０】第１０実施例・・図３３図３３は本発明の第１０実施例の駆動波形を示す図であ
る。図３３においては、Ｘ電極から印加する全セル書込
みパルスの直前に、全表示ラインの全セルに対し消去放
電を行うための消去パルス（細幅消去パルス）を印加し
ている。この場合も、全セル書込み放電の直前に消去パ
ルスを挿入するため、前述の第９実施例と同様、大規模
な全セル書き込み放電が起こることはない。

【０１４１】上記の第９および第１０実施例によれば、
全セル書込み直前に消去パルスを挿入することで、大規
模な全セル書込み放電を防止され、ミスアドレスの回避
および蛍光体の長寿命化に絶大な効力が生ずる。第１１実施例・・図３４および図３５図３４は本発明の第１１実施例の駆動波形を示す図であ
る。ここでは、初めに行われる全セル書込み放電の際、
アドレス電極を覆う絶縁層（例えば蛍光体）に次の選択
書込み放電時に有利に働く電荷を蓄積することによっ
て、アドレスパルスの電圧Ｖａをさらに低減することが
可能となる。

【０１４２】ここで用いる新たな手段は、全セル書込み
放電の次に行われる維持放電時にも、アドレス書き込み
放電時に有利に働く電荷を蓄積することであり、それに
よって、更なる低電圧駆動が可能となる。このようなア
ドレスパルスの低電圧化により、アドレス側ドライバー
の集積化やフルカラー化に伴う多階調表示や低消費電力
化が実現される。

【０１４３】さらに詳しく説明すると、図３４によれ
ば、Ｘ電極から印加する全セル書込みパルスの直後に、
選択された表示ラインの全セルに印加する維持放電パル
スを細幅とすることにある。ここが細幅維持放電パルス
となった場合の駆動のモデルを図３５に示す。第１段階
の全セル書込み放電において、アドレス電極側の絶縁層
上に正の電荷が蓄積される。ここで、蓄積される位置
は、Ｘ電極に近いアドレス絶縁層上に蓄積する。アドレ
ス電極による選択書込み放電はＹ電極との間で起こるた
め、Ｙ電極に近いアドレス絶縁層上に蓄積する方が好ま
しい。そこで、次の第２段階として、細幅パルスを印加
して維持放電を行う場合、Ｘ電極がアース電位（０Ｖ）
となり放電が起きる。その直後に、つまり、放電によっ
て発生した空間電荷が壁電荷としてＸ電極およびＹ電極
側に全て蓄積して、空間電荷が消滅してしまう前に、パ
ルスを終了してしまうため、Ｘ電極およびＹ電極がＶｓ
電位となり、アドレス電極のみアース電位となる。その
場合、まだ空間に残る電荷のなかで正の電荷は、最も低
い電位となっているアドレス電極側、特に、Ｙ電極に近
いアドレス電極側の絶縁層上に蓄積する。その次は、第
３段階として、Ｘ電極とＹ電極間の消去放電を行う。最
後に、選択書込み放電を行うが、この際、Ｙ電極側のア
ドレス電極上の正の壁電荷が有効に働くため、外部から
印加するアドレスパルスの電圧Ｖａは、比較的低い値で
もって放電を可能とする。

【０１４４】第１２実施例・・図３６図３６は本発明の第１２実施例の駆動波形を示す図であ
る。ここでは、Ｘ電極から印加する全セル書込みパルス
の直後に、全表示ラインの全セルに細幅の維持放電パル
スを印加している。この場合も、全セル書込み後の維持
放電パルスを細幅パルスとして、前述の第１１実施例と
同様の駆動状態が得られる。

【０１４５】上記の第１１および第１２実施例によれ
ば、維持放電パルスを細幅パルスとすることで、選択書
込み放電時にさらに有効に働くように壁電荷を蓄積する
ことができる。第１３実施例・・図３７および図３８図３７および図３８は、本発明の第１３実施例の駆動モ
デルおよび駆動波形をそれぞれ示す図である。これまで
は、Ｘ電極に書込みパルスを印加する構成になってい
る。しかしながら、図３７および図３８に示すように、
Ｙ電極に書込みパルスを印加する構成にした場合でも、
壁電荷をアドレス電極側に蓄積することが同様に期待で
きる。

【０１４６】ここで、本発明の壁電荷蓄積動作をＡＣ型
ＰＤＰの輝度調整に適用した例を、添付図面を参照しな
がら説明することとする。図５２は、本発明の壁電荷蓄
積動作をＡＣ型ＰＤＰの輝度調整に適用した例を説明す
るためのタイミング図である。本実施例では、２５６階
調表示で、最大維持放電周波数が３０．６ｋＨｚ（フレ
ーム周波数は６０Ｈｚ）の場合の駆動形態を示してい
る。

【０１４７】図中、ＳＦ１〜ＳＦ８は１画面を形成する
１フレームを構成するサブフレームを示し、このうち、
サブフレームＳＦ１は輝度の重みが最大のサブフレーム
であるものとし、その維持放電サイクル数（Ｎ_SF1)は２
５６回に設定されているものとする。最大輝度で表示す
る場合、サブフレームＳＦ１のサイクル数を２５６回と
し、次のサブフレーム（つまり２番目に輝度の重みが大
きいサブフレーム）ＳＦ２のサイクル数（Ｎ_SF2)は、そ
の１／２の１２８回とする。この手順で以降同様にし
て、各サブフレームＳＦ１〜ＳＦ８の維持放電サイクル
数Ｎ_SF1〜Ｎ_SF8を決定すると、以下のようになる。

【０１４８】Ｎ_SF1：Ｎ_SF2：Ｎ_SF3：Ｎ_SF4：Ｎ_SF5：Ｎ_SF6：Ｎ_SF7：Ｎ_SF8 ＝２５６：１２８：６４：３２：１６：８：４：２このように決定された状態で、例えば輝度を１０％低下
させたい場合には、サブフレームＳＦ１の維持放電サイ
クル数Ｎ_SF1を２３０回（≒２５６×０．９）とする。
以降のサブフレームの回数を１／２とする手順に従っ
て、各サブフレームＳＦ１〜ＳＦ８の維持放電サイクル
数Ｎ_SF1〜Ｎ_SF8を決定すると、以下のようになる。

【０１４９】Ｎ_SF1：Ｎ_SF2：Ｎ_SF3：Ｎ_SF4：Ｎ_SF5：Ｎ_SF6：Ｎ_SF7：Ｎ_SF8 ＝２３０：１１５：５７：２８：１４：７：３：１このように、各サブフレームＳＦ１〜ＳＦ８において維
持放電サイクル数（維持発光回数）をそれぞれ同じ比率
で増減（この場合には０．９倍に減少）することで輝度
調整を行うようにしている。従って、ＰＤＰの駆動にお
いて階調表示を行う際に、ディジタル制御により多段階
の輝度調整を行うことができ、ＣＲＴにより近い表示装
置を実現することができる。

【０１５０】図５３には、各サブフレームにおける維持
放電サイクル数を決定するための回路構成が示される。
図中、１１１は外部から自由に輝度値を設定可能とする
ための調整手段（ボリューム）、１１２はボリューム１
１１によって設定されたアナログ電圧信号を８ビットの
ディジタル信号に変換するＡ／Ｄ変換器、１１３は選択
信号ＳＥＬ（後述のデコーダ１１９の出力Ｙ）に応答し
て入力Ａ（Ａ／Ｄ変換器１１２の出力）または入力Ｂ
（後述の除算器１１５の出力Ｙ）のいずれかを選択する
セレクタ、１１４はクロック入力ＣＫ（後述の比較器１
１７の出力Ｙ）に応答してセレクタ１１３の出力Ｙを保
持するラッチを示し、該ラッチは、Ｄ型フリップフロッ
プにより構成され、次のサブフレームの維持放電サイク
ル数を決定する値を保持する。１１５は入力Ａ（ラッチ
１１４の出力Ｑ）を１／２に除算する除算器を示し、該
除算器は例えばシフトレジスタを用いて構成され、その
出力Ｙ（＝Ａ／２）はセレクタ１１３の入力Ｂとして供
給される。なお、除算器１１５において入力Ａが１／２
に割り切れない場合には「切り捨て」となる。

【０１５１】また、１１６は２５６進８ビットのカウン
タを示し、該カウンタは、クリア入力ＣＬＲ（比較器１
１７の出力Ｙ）に応答してリセットされ、クロック入力
ＣＫ（駆動波形発生回路からのクロック信号ＣＫＳ）に
応答して維持放電サイクル数をカウントする。１１７は
入力Ａ（ラッチ１１４の出力Ｑ）と入力Ｂ（カウンタ１
１６の出力Ｑ）を比較し、両者が一致した時にその出力
Ｙをアクティブにする比較器、１１８は８進３ビットの
カウンタを示し、該カウンタは、クリア入力ＣＬＲ（垂
直同期信号ＶＳＹＮ）に応答してリセットされ、イネー
ブル信号ＥＮＡ（デコーダ１１９の出力Ｙ）によりアク
ティブ状態とされ、クロック入力ＣＫ（比較器１１７の
出力Ｙ）をカウントすることによりサブフレームを指定
する。また、１１９はカウンタ１１８の３ビットの出力
ＱＡ，ＱＢおよびＱＣに応答するＮＡＮＤ（ナンド）論
理のデコーダ、１２０はセレクタ１１３の８ビットの出
力に応答するＯＲ（オア）論理のデコーダ、そして、１
２１はクロック入力ＣＫ（比較器１１７の出力Ｙ）に応
答してデコーダ１２０の出力Ｙを保持するラッチを示
し、該ラッチの出力Ｑは、高圧駆動波形のイネーブル信
号Ｄ−ＥＮＡとして高圧回路に供給される。

【０１５２】次に、図５３の回路の動作について説明す
る。まず、ボリューム１１１によって、Ａ／Ｄ変換器１
１２に入力されるアナログ信号の電位が決定される。こ
のＡ／Ｄ変換器１１２からの出力は８ビットであるの
で、Ａ／Ｄ変換器１１２への入力信号レベルが最大の場
合にはディジタル値として「２５５」が出力される。こ
の「２５５」は最大輝度のサブフレームＳＦ１の維持放
電サイクル数を決定する値であり、カウンタ１１６にお
いて０〜２５５までカウントされる２５６個の各カウン
ト値がそれぞれ維持放電サイクル数となる。

【０１５３】サブフレームＳＦ１の段階では、サブフレ
ームを指定するカウンタ８は垂直同期信号ＶＳＹＮによ
りクリアされた直後であるので、そのカウント値（ＱＡ
〜ＱＣ）は“０”となる。よって、ＭＳＦ０〜２が全て
“０”であり、デコーダ１１９の出力Ｙは、ＮＡＮＤ論
理で“１”となる。これによってセレクタ１１３は、デ
コーダ１１９の出力Ｙ（選択信号ＳＥＬ）の“１”レベ
ルに応答して入力Ｂを選択する。これ以前に、デコーダ
１１９からは前のフレームのサブフレームＳＦ８（最終
サブフレーム）の時に“０”が出力されており、セレク
タ１１３により入力Ａ（Ａ／Ｄ変換器２の出力）が選択
されてラッチ１１４に一時記憶されている。

【０１５４】このラッチ１１４の出力Ｑ（現時点では
「２５５」）は、カウンタ１１６の出力Ｑ（維持放電サ
イクル数のカウント値）と共に、比較器１１７の各入力
Ａ，Ｂに入力され、比較される。維持放電サイクルが２
５６回繰り返されると、カウンタ１１６のカウント値は
「２５５」になり、比較器１１７において入力Ａ＝Ｂと
なり、その出力Ｙがアクティブになる。

【０１５５】このアクティブ状態となった比較器１１７
の出力Ｙにより、カウンタ１１８の値が歩進される。こ
れによってサブフレームＳＦ１が終了し、次のサブフレ
ームＳＦ２に移行する。また、ラッチ１１４は新たな値
を保持するが、サブフレームＳＦ１の時点でデコーダ１
１９の出力Ｙは“１”に変わっており、セレクタ８は入
力Ｂを選択している。そして、その入力Ｂには、除算器
１１５によりラッチ１１４の出力Ｑを１／２に除算した
値が入力されている。従って、この時点でラッチ１１４
に保持する値は、２５５の１／２で「１２７」となる。

【０１５６】同様にして、サブフレームＳＦ２の維持放
電が１２８回終了すると、次のサブフレームＳＦ３に移
行する。サブフレームＳＦ１〜８まで終了すると、垂直
同期信号ＶＳＹＮの入力によって、次のフレームが始ま
るまで、動作は中断する。なお、輝度調整を行う場合に
は、ボリューム１１１を調節して、Ａ／Ｄ変換器１１２
に入力されるアナログ電圧値を変えればよい。

【０１５７】本発明の輝度調整方法では、輝度を低下さ
せた場合、維持放電サイクル数が０となるサブフレーム
が存在してくる。この際、維持放電サイクル数が少ない
サブフレームから順に０となる。維持放電サイクル数が
０の場合、そのサブフレームのアドレス期間は全くの無
駄となる。なぜならば、アドレス放電によってセルを選
択しても、維持放電を伴わないため、発光表示が無いか
らである。また、前述した従来のアドレス方法による駆
動方式では、全セルを点灯した後、発光表示に不必要な
セルに消去放電を起こし、放電を中止させるようにして
いる。従って、アドレス期間で発光表示を行わないセル
でも僅かな発光（いわゆる“バックグランド発光”）が
あるため、それがコントラストを低下させる原因とな
る。設定輝度が大きい場合、最大輝度とバックグランド
輝度の差が大きいためにコントラストはそれほど問題に
ならないが、低輝度に輝度設定をした場合には、バック
グランド輝度は変わらないために相対的にコントラスト
が低下し、表示品質を劣化させる結果となる。

【０１５８】そこで図５２および図５３の適用例では、
維持放電サイクル数が０のサブフレームにおいては、当
該サブフレームのアドレス期間で行われるべき動作（表
示データの書換え）も行わないようにしている。次のサ
ブフレームの維持放電サイクル数は、その直前のサブフ
レームの期間中に判る。つまり、Ｎ番目のサブフレーム
においてセレクタ３の出力値Ｙが０となった場合、次の
（Ｎ＋１）番目のサブフレームの維持放電サイクル数は
１回ということになる。さらに、その次の（Ｎ＋２）番
目以降のサブフレームの維持放電サイクル数は当然０回
であるため、（Ｎ＋２）番目以降のサブフレームは、ア
ドレスも必要ないということになる。

【０１５９】この制御を行うためにデコーダ１２０が機
能する。すなわち、デコーダ１２０の論理は８ビット入
力（Ａ０〜Ａ７）のＯＲであるので、次のサブフレーム
の維持放電サイクル数を決定する値（セレクタ１１３の
出力Ｙ）が０となった場合、次のサブフレームに移行す
る時点で、その値はラッチ１２１に保持される。ラッチ
１２１の出力Ｑは高圧駆動波形のイネーブル信号Ｄ−Ｅ
ＮＡとなり、それによって高圧駆動波形の印加が中断さ
れる。その以降のサブフレームでは、ラッチ１１４の出
力Ｑ、除算器５の出力Ｙ、セレクタ１１３の出力Ｙおよ
びデコーダ１２０の出力Ｙは全て０となるため、高圧駆
動波形にイネーブルがかかる。そして、次のフレームに
入り、サブフレームＳＦ１の期間でイネーブルは解除さ
れる。

【０１６０】このように、維持放電を行わないサブフレ
ームにおいて高圧パルスの印加を中断することにより、
無駄な電力消費を無くすことができ、低消費電力での駆
動が可能となる。また、無駄な電力消費によるコントラ
ストの低下を防止することができ、低輝度時でも高コン
トラストの良好な表示が可能となる。さらに、本発明に
よるＡＣ型ＰＤＰの輝度調整方法の特徴を明確にするた
めに、下記の図５４〜図６１を参照しながら、一般（従
来）のＡＣ型ＰＤＰの輝度調整方法を簡単に説明するこ
ととする。

【０１６１】図５４には一般の輝度調整を行わない場合
（モノクロ表示）の２電極型ＰＤＰの駆動方法を例示す
るタイミング図が示される。同図において、Ｗは書換え
の駆動サイクルを示し、このサイクルでは書込み放電が
行われる場合もある。また、Ｓは維持放電のみの駆動サ
イクルを示し、このサイクルではＷサイクルで書込みが
行われたセルのみ点灯する。ｓは前フレームの維持放電
のみの駆動サイクルを示し、このサイクルでは前フレー
ムのＷサイクルで書込みが行われたセルのみ点灯する。

【０１６２】１サイクルの駆動は、書込み放電、維持放
電および消去放電に分かれ、それらが１フレーム内で行
われる。ここで、最大の輝度を得たい場合は、消去放電
を行わず、次フレームの書込みサイクルで新たな情報の
書換えのみを行う。輝度を最大値に対して低減したい場
合、次の２通りの方法がある。１つは、一定サイクルの
維持放電を行った後、消去パルスの挿入により消去放電
を行うことで維持放電を中止する方法であり、もう１つ
は、維持放電を周期的に間引く方法である。

【０１６３】図５５には前者の方法（消去パルスを挿入
する方法）を例示するタイミング図が示され、図５６に
はそれに対応した駆動波形が示される。図５５におい
て、書換えの駆動サイクルＷと維持放電のみの駆動サイ
クルＳは図５４の場合と同様である。また、Ｅは消去パ
ルスにより消去放電が行われる駆動サイクル、ｅは維持
放電のみの駆動サイクルを示し、このサイクルｅでは、
その前に消去が行われたために点灯しない（消灯状
態）。図５６において、はＹ電極に印加される書込み
パルスを示し、これによって１ライン分の全セルに書込
みが行われる。およびはそれぞれＹ電極およびＡ電
極に印加される選択消去パルスを示し、これによって、
のパルスにより選択されたセルのみ消去される。ま
た、〜のパルスはＷサイクルに印加される。はＥ
サイクルに印加される消去パルスを示す。

【０１６４】この方法では、書込みが行われた後、消去
パルスを挿入する時点までの維持放電期間が発光期間と
なるため、書込み後にどのサイクルで消去パルスを挿入
するかで輝度の制御が可能となる。図５７には後者の方
法（維持放電を間引く方法）を例示するタイミング図が
示され、図５８にはそれに対応した駆動波形が示され
る。

【０１６５】図５７において、ＷサイクルとＳサイクル
については図５４，図５５の場合と同様である。また、
維持放電パルスが間引かれた駆動サイクルでは、Ｗサイ
クルと重なった場合には書換えのみが行われる。図５８
において、〜のパルスについては図５６の場合と同
様である。また、は維持放電パルスを示し、これは、
図５７における維持放電パルスが間引かれた駆動サイク
ルでは、印加されない。

【０１６６】この方法では、間引きの周期を８サイクル
とした場合、８段階の輝度調整が可能である。上述した
２つの方法は、両者ともＡＣ型ＰＤＰの輝度調整方法と
して、よく利用される公知のものである。次に、階調表
示を行う場合の輝度調整について説明する。

【０１６７】図５９には一般の輝度調整用の階調（４〜
１６階調）の表示を行う場合のＰＤＰの駆動方法を例示
するタイミング図が示される。図中、ＷサイクルとＳサ
イクルについては図５７の場合と同様である。この方法
では、１駆動サイクルで２ライン分の選択（アドレス）
を行わなければならないため、選択消去パルスを２度印
加する必要がある。そのため、消去パルスを挿入する時
間的な余裕がなく、結局、維持放電パルスを間引く方法
で輝度調整を行うことが多い。

【０１６８】ここで、維持放電パルスを間引く周期は、
階調の比率を保つために、輝度の重みが最小（ＬＳＢ）
のサブフレームのサイクル数の約数でなければならな
い。例えば、１６階調表示で、１フレーム内の駆動サイ
クル（水平同期信号の周期に相当）が４８０サイクルで
あった場合、各サブフレームの比率は１：２：４：８と
なり、それぞれ３２サイクル、６４サイクル、１２８サ
イクル、２５６サイクルとなる。この場合、ＬＳＢサブ
フレームのサイクル数は３２サイクルであるので、３２
段階の輝度調整が可能である。

【０１６９】フルカラー表示を行う場合、各色毎に６４
〜２５６階調が必要であるため、図５９に示すような従
来の多重アドレス法では対応できない。これに鑑み、本
件出願人は以前、アドレス期間と維持放電（発光）期間
を分離して階調表示を制御するようにしたパネル駆動方
式を提案した（特開平４−１９５１８８号公報参照）。

【０１７０】図６０にはその方法を例示するタイミング
図が示され、図６１にはそれに対応した駆動波形が示さ
れる。図６０を参照すると、各サブフレームＳＦ１〜Ｓ
Ｆ４は全画面で完全に時間的に分離しており、さらに各
サブフレーム内で、表示データの書換えを行うアドレス
期間とその書換えられた表示データに基づく発光表示を
行う維持発光（放電）期間が分離している。なお、Ｎ
_SF1〜Ｎ_SF4は各サブフレームＳＦ１〜ＳＦ４の維持放
電のサイクル数を示し、図示の例では、Ｎ_SF1：
Ｎ_SF2：Ｎ_SF3：Ｎ_SF4＝１：２：４：８となってい
る。

【０１７１】次に図６１を参照すると、図示の駆動波形
では、まず全セル書込みを行い、次いで１ライン毎に線
順次走査により、表示データに応じて発光させないセル
に対して、選択的に消去放電を行う。そして、この選択
消去放電が全ラインに亘って終了した後、維持放電を行
う。この維持放電のサイクル数は、各サブフレームによ
って異なり、２５６階調表示の場合、その比は１：２：
４：８：１６：３２：６４：１２８となる。

【０１７２】また、通常の場合、維持放電の回数は１フ
レームで５００回前後であり、この場合、１フレームが
６０Ｈｚであれば維持放電の周波数は３０ｋＨｚとな
る。サブフレームの維持放電サイクル数を変える方式以
外に、入力信号（表示データ）のレベルを変えて輝度を
調整する方法がある。ＰＤＰ等の平行型表示パネルでは
大部分がディジタル制御であるため、入力信号（表示デ
ータ）がアナログ信号であった場合、その入力信号をＡ
Ｄ変換によりディジタル化して制御回路へ入力するのが
一般的である。この場合、輝度の調整に際して、ＡＤ変
換の直前のアナログデータの振幅で制御することも可能
であり、またＡＤ変換後のディジタルデータに対して０
〜１００％の乗算を行い、信号レベルを制御することも
可能である。

【０１７３】上記のような一般の輝度調整の方法のいず
れも、本発明のように壁電荷の安定化を図りながら各サ
ブフレームにおける輝度調整をリニアに制御する機能を
有していないので、細かい輝度調整を行うことは難し
い。上記のように多段階の輝度制御を行う場合、一般的
に言って、各色毎に２５６階調表示ということは、１６
７６万色の表示が可能である。通常、最良の環境下で人
間の眼が識別できる色は、１０００万色と言われてい
る。高品位ＴＶで２５６階調が必要と言われる由縁であ
る。１２８階調では、２００万色であるため、不足であ
る。

【０１７４】しかしながら、輝度を低下させた場合にも
１６７６万色（＝２５６階調）を実現する必要はない。
なぜなら、暗いレベルでの識別能力は、１０００万色を
遙かに下回るからである。この点に着目すれば、最高輝
度で２５６階調であった場合、５０％の輝度では１２８
階調表示でも十分である。さらに輝度が１０％まで低下
した場合には、１６階調（＝４０９６色）程度で十分で
ある。

【０１７５】以上の考えによれば、最高２５６階調を正
確に制御することができれば、多段階の輝度制御が充分
可能である。

【０１７６】

【発明の効果】以上説明したように、本発明によれば、
ＡＣ型ＰＤＰ等の表示パネルにおける選択書込み放電が
行われる前までに、選択書込み放電に有効に作用する壁
電荷を、アドレス電極側（蛍光体または誘電体層）に蓄
積するようにしているので、アドレスパルスの低電圧化
ならびに書込みミスの防止に非常に有効となる。この壁
電荷蓄積動作を実現するための手段として、上記の全セ
ル書込み放電および全セル消去放電の２つのステップが
実行される。

【０１７７】さらに、本発明によれば、表示データの書
込みを行う前に、選択された一表示ラインの全セルに対
する書込みを行った後、選択された一表示ラインの全セ
ルで消去放電を行うようにしているので、選択された一
表示ラインの全セルの状態の均一化を図ることができ、
線順次駆動方法において、書込みミスを回避し、良好な
画像表示を行うことができる。

【０１７８】さらにまた、本発明によれば、表示データ
の書込みを行う前に、選択された複数の表示ラインの全
セルに対する書込みを行った後、選択された複数の表示
ラインの全セルで消去放電を行うようにしているので、
選択された複数の表示ラインの全セルの状態の均一化を
図ることができ、多重線順次駆動方法において、書込み
ミスを回避し、良好な画像表示を行うことができる。

【０１７９】さらにまた、本発明によれば、表示データ
の書込みを行う前に、全表示ラインの全セルに対する書
込みを行った後、全表示ラインの全セルで消去放電を行
うようにしているので、全表示ラインの全セルの状態の
均一化を図ることができ、アドレス／維持放電分離駆動
方式において、書込みミスを回避し、良好な画像表示を
行うことができる。

【０１８０】さらにまた、本発明によれば、表示データ
の書込みを行う前に、全表示ラインの全セルに対する書
込みを行った後、全表示ラインの全セルで消去放電を行
うようにしているので、全表示ラインの全セルの状態の
均一化を図ることができ、アドレス／維持放電分離駆動
方式において、書込みミスを回避し、良好な画像表示を
行うことができると共に、選択された一表示ラインごと
に、順次、点灯させるべきセルでＹ電極及びアドレス電
極を利用した書込み放電を行わせて表示データの書込み
を行った後、直ちに、Ｘ電極に維持放電パルスを印加す
ることにより壁電荷安定のための維持放電を行わせるよ
うにしているので、維持放電期間に至るまで、壁電荷の
安定化を図ることができる。

【０１８１】さらにまた、本発明においては、Ｘ電極
は、表示ラインを複数のブロックにブロック化してなる
各ブロックごとに共通接続されているので、書込みミス
を回避し、良好な画像表示を行うことができると共に、
維持放電期間に至るまで、壁電荷の安定化を図ることが
でき、しかも、アドレス期間における壁電荷安定のため
の維持放電パルスによる消費電力の低減化を図ることが
できる。すなわち、表示データの書込みを行うアドレス
期間時、表示データの書込みを行う表示ラインを含むブ
ロックのＸ電極にのみ、壁電荷の安定化を図るための維
持放電パルスを印加し、書込みを行う表示ラインを含ま
ないブロックのＸ電極には壁電荷の安定化を図るための
維持放電パルスを印加しないで済む。

【０１８２】また一方で、本発明によれば、非選択ライ
ンの第２の電極に印加する電圧を、維持放電パルスの電
位よりも低くするか若しくはアドレス電圧と同等とする
ので、隣接Ｙ電極間の放電空間に加えられる実効電圧を
放電開始電圧以下に抑えることができ、隣接Ｙ電極間に
おける異常放電を回避できる。さらに、本発明の適用例
によれば、アドレス期間と維持発光（放電）期間を分離
して表示パネルを駆動する方法において、フルカラー表
示のための多階調駆動を行う場合、多段階の輝度調整を
精度良く行うことができる。

【０１８３】また、輝度を小さくした場合の無効電力を
低減し、輝度に応じた低消費電力駆動を実現することが
できる。さらに、全面書込みを伴うＡＣ型ＰＤＰの場
合、低輝度時のコントラストを改善することができる。
さらに、本発明の適用例によれば、アドレス期間と維持
発光（放電）期間を分離して表示パネルを駆動する方法
においてフルカラー表示のための多階調駆動を行う場
合、多段階の輝度調整を行うことができる。

【０１８４】また、輝度を小さくした場合の無効電力を
低減し、輝度に応じた低消費電力駆動を実現することが
できる。さらに、全セル書込みを伴うＡＣ型ＰＤＰの場
合、低輝度時のコントラストを改善することができる。

【図面の簡単な説明】

【図１】本発明の駆動のモデルを示す図である。

【図２】２電極型の駆動のモデルおよび駆動波形を示す
図である。

【図３】一般の３電極・自己消去アドレス型の駆動のモ
デルおよび駆動波形を示す図である。

【図４】一般の３電極・選択書込みアドレス型の駆動の
モデルおよび駆動波形を示す図である。

【図５】本発明の第１実施例を示す波形図である。

【図６】本発明の第２実施例を示す波形図である。

【図７】本発明の第３実施例を示す波形図である。

【図８】本発明の第４実施例を示す波形図である。

【図９】本発明の第４実施例における選択ラインの選択
方法の一例を示すタイムチャートである。

【図１０】本発明の第５実施例を示す波形図である。

【図１１】本発明の第６実施例を示す波形図である。

【図１２】Ｘ電極とＹ電極との間に存在する容量を示す
図である。

【図１３】本発明の第７実施例を示す概略的平面図であ
る。

【図１４】本発明の第７実施例（ＰＤＰ）及びその周辺
回路を示す図である。

【図１５】本発明の第７実施例を駆動する方法を示す波
形図である。

【図１６】本発明の第７実施例を駆動する方法を示す波
形図である。

【図１７】本発明の第８実施例を示す波形図である。

【図１８】本発明の第８実施例の動作モデル図である。

【図１９】本発明の第８実施例を示す別の波形図であ
る。

【図２０】本発明の第８実施例の動作モデル図である。

【図２１】本発明の第８実施例を適用するＰＤＰのブロ
ック図である。

【図２２】ＹスキャンドライバとＹドライバを含む構成
図である。

【図２３】図２２の動作波形図である。

【図２４】図２２の簡略図である。

【図２５】Ｘドライバの詳細図である。

【図２６】アドレスドライバの詳細図である。

【図２７】ＹスキャンドライバとＹドライバを含む他の
構成図である。

【図２８】図２７の動作波形図である。

【図２９】図２７の簡略図である。

【図３０】ＹスキャンドライバとＹドライバを含むさら
に他の構成図である。

【図３１】好ましいＰＤＰのセル断面図である。

【図３２】本発明の第９実施例の駆動波形を示す図であ
る。

【図３３】本発明の第１０実施例の駆動波形を示す図で
ある。

【図３４】本発明の第１１実施例の駆動波形を示す図で
ある。

【図３５】本発明の第１１実施例の駆動のモデルを示す
図である。

【図３６】本発明の第１２実施例の駆動波形を示す図で
ある。

【図３７】本発明の第１３実施例の駆動のモデルを示す
図である。

【図３８】図３７の駆動波形を示す図である。

【図３９】従来のＰＤＰの一例を示す概略的平面図であ
る。

【図４０】セルの基本構造を示す概略的断端面図であ
る。

【図４１】図３９に示す従来のＰＤＰ及びその周辺回路
を示す図である。

【図４２】図３９に示すＰＤＰを駆動する従来の方法の
第１の例を示す波形図である。

【図４３】選択ラインの選択方法を示すタイムチャート
である。

【図４４】図３９に示すＰＤＰを駆動する従来の方法の
第２の例を示す波形図である。

【図４５】１６階調表示を行う場合の方法を説明するた
めの図である。

【図４６】図３９に示すＰＤＰを駆動する従来の方法の
第３の例を示す波形図である。

【図４７】Ｘ−Ｙ−Ｙ−Ｘ配列のレイアウト図である。

【図４８】異常放電を説明するための第１の動作モデル
図である。

【図４９】異常放電を説明するための第２の動作モデル
図である。

【図５０】異常放電を説明するための第３の動作モデル
図である。

【図５１】異常放電を説明するための第４の動作モデル
図である。

【図５２】本発明をＰＤＰの輝度調整に適用した例を説
明するためのタイミング図である。

【図５３】図５２の駆動方法を実現するための回路構成
を示すブロック図である。

【図５４】一般の輝度調整を行わない場合のＰＤＰの駆
動方法を説明するためのタイミング図である。

【図５５】一般の消去放電により輝度調整を行った場合
のＰＤＰの駆動方法を説明するためのタイミング図であ
る。

【図５６】図５５の駆動方法に対応した駆動波形図であ
る。

【図５７】一般の維持放電の間引きにより輝度調整を行
った場合のＰＤＰの駆動方法を説明するためのタイミン
グ図である。

【図５８】図５６の駆動方法に対応した駆動波形図であ
る。

【図５９】一般の輝度調整のための階調表示を行う場合
のＰＤＰの駆動方法を説明するためのタイミング図であ
る。

【図６０】アドレス期間と維持放電期間を分離して階調
表示を行う場合のＰＤＰの駆動方法を説明するためのタ
イミング図である。

【図６１】図６０の駆動方法に対応した駆動波形図であ
る。

【符号の説明】

３６…書込みパルス３７…維持放電パルス３８…細幅消去パルス３９，４０…アドレスパルス４１，４２…維持放電パルスＳＦ１〜ＳＦ８…１画面を形成する１フレームを構成す
るサブフレームＮ_SF1〜Ｎ_SF8…各サブフレームの維持放電のサイクル
数１１１…外部調整手段（ボリューム）１１２…Ａ／Ｄ変換器１１３…セレクタ１１４，１２１…ラッチ１１５…除算器１１６，１１８…カウンタ１１７…比較器１１９，１２０…デコーダ

Claims

【特許請求の範囲】

【請求項１】第１の基板に第１および第２の電極を表
示ラインごとに平行に配置すると共に、前記第１の基板
と対向する第２の基板に第３の電極を前記第１および第
２の電極と直交するように配置し、かつ、前記第１およ
び第２の電極の一方と前記第３の電極により選択された
少なくとも１つの表示ラインのセルに対しメモリ機能を
利用した書込み放電ならびに該書込み放電を維持するた
めの維持放電による発光表示を行い表示データの書込み
を実行する表示パネルにおいて、前記書込み放電を行う前に、前記選択された少なくとも
１つの表示ラインの全セルで前記第１および第２の電極
を利用した全セル書込み放電を行うステップと、前記選択された少なくとも１つの表示ラインの全セルで
前記第１および第２の電極を利用した全セル消去放電を
行うステップとを備えることを特徴とする表示パネルの
駆動方法。
【請求項２】第１の基板に第１および第２の電極を表
示ラインごとに平行に配置すると共に、前記第１の基板
と対向する第２の基板に第３の電極を前記第１および第
２の電極と直交するように配置し、かつ、前記第１およ
び第２の電極の一方と前記第３の電極により選択された
少なくとも１つの表示ラインのセルに対しメモリ機能を
利用した書込み放電ならびに該書込み放電を維持するた
めの維持放電による発光表示を行い表示データの書込み
を実行する交流型のプラズマ・ディスプレイ・パネルか
らなる表示パネルにおいて、該表示パネルにおける各セルのメモリ機能は、前記書込
み放電により蓄積される壁電荷によって実現され、前記書込み放電を行う前に、前記選択された少なくとも
１つの表示ラインの全セルで前記第１および第２の電極
を利用した全セル書込み放電を行うステップと、前記選択された少なくとも１つの表示ラインの全セルで
前記第１および第２の電極を利用した全セル消去放電を
行うステップとを備え、前記２つのステップにより、前記書込み放電に有効に作
用する壁電荷を、少なくとも前記第３の電極側に前もっ
て蓄積しておくことを特徴とする表示パネルの駆動方
法。
【請求項３】前記第１の電極が共通接続され、かつ、
前記第２の電極が前記表示ラインごとに独立してなるプ
ラズマ・ディスプレイ・パネルから構成される表示パネ
ルにおいて、前記選択された１つの表示ラインごとに順に前記表示デ
ータの書込みを行う場合、前記選択された表示ラインの
全セルで前記第１および第２の電極を利用した前記全セ
ル書込み放電を行わせた後、前記維持放電を行わせ又は
行わさせず、前記選択された表示ラインの第２の電極又
は前記第１の電極に消去パルスを印加することによって
前記選択された表示ラインの全セルで前記全セル消去放
電を行わせ、次に、発光させるべきセルにつき前記第２
および第３の電極を利用した前記書込み放電を行わせて
前記表示データの書込みを実行する請求項２記載の駆動
方法。
【請求項４】前記第１の電極が共通接続され、かつ、
前記第２の電極が前記表示ラインごとに独立してなるプ
ラズマ・ディスプレイ・パネルから構成される表示パネ
ルにおいて、前記選択された複数の表示ラインごとに順に前記表示デ
ータの書込みを行う場合、前記選択された複数の表示ラ
インの全セルで前記第１および第２の電極を利用した前
記全セル書込み放電を行わせた後、前記維持放電を行わ
させ又は行わさせず、前記選択された複数の表示ライン
の第２の電極又は前記第１の電極に消去パルスを印加す
ることによって前記選択された表示ラインの全セルで前
記全セル消去放電を行わせ、次に、発光させるべきセル
につき前記第２および第３の電極を利用した前記書込み
放電を行わせて前記表示データの書込みを実行する請求
項２記載の駆動方法。
【請求項５】前記第１の電極が共通接続され、かつ、
前記第２の電極が前記表示ラインごとに独立してなるプ
ラズマ・ディスプレイ・パネルから構成される表示パネ
ルにおいて、全表示ラインの全セルで前記第１および第２の電極を利
用した前記全セル書込み放電を行わせた後、前記維持放
電を行わせ又は行わさせず、全表示ラインの第２の電極
又は前記第１の電極に消去パルスを印加することによっ
て全表示ラインの全セルで前記全セル消去放電を行わ
せ、次に、前記選択された１つの表示ラインごとに、順
次、発光させるべきセルで前記第２および第３の電極を
利用した前記書込み放電を行わせて前記表示データの書
込みを実行し、全表示ラインにつき前記表示データの書
込みが終了した後、全表示ラインの発光させるべきセル
で前記第１および第２の電極を利用した前記維持放電を
行わせる請求項２記載の駆動方法。
【請求項６】前記第１の電極が共通接続され、かつ、
前記第２の電極が前記表示ラインごとに独立してなるプ
ラズマ・ディスプレイ・パネルから構成される表示パネ
ルにおいて、全表示ラインの全セルで前記第１および第２の電極を利
用した前記全セル書込み放電を行わせた後、前記維持放
電を行わせ又は行わさせず、全表示ラインの第２の電極
又は前記第１の電極に消去パルスを印加することによっ
て全表示ラインの全セルで前記全セル消去放電を行わ
せ、次に、前記選択された１つの表示ラインごとに、順
次、発光させるべきセルで前記第２および第３の電極を
利用した前記書込み放電を行わせて前記表示データの書
込みを実行すると共に、その後、直ちに、前記第１の電
極に維持放電パルスを印加することにより壁電荷安定の
ための維持放電を行わせ、全表示ラインにつき前記表示
データの書込みが終了した後、全表示ラインの発光させ
るべきセルで前記第１および第２の電極を利用した前記
維持放電を行わせる請求項２記載の駆動方法。
【請求項７】前記第１の電極が、前記表示ラインを複
数のブロックにブロック化してなる各ブロックごとに共
通接続され、かつ、前記第２の電極が、前記表示ライン
ごとに独立してなる請求項２記載の駆動方法。
【請求項８】前記第１の電極が、前記表示ラインを複
数のブロックにブロック化してなる各ブロックごとに共
通接続され、かつ、前記第２の電極が、前記表示ライン
ごとに独立してなるプラズマ・ディスプレイ・パネルか
ら構成される表示パネルにおいて、全表示ラインの全セルで前記第１および第２の電極を利
用した前記全セル書込み放電を行わせた後、維持放電を
行わせ又は行わさせず、全表示ラインの第２の電極又は
前記第１の電極に消去パルスを印加することによって全
表示ラインの全セルで前記全セル消去放電を行わせ、次
に、前記選択された１つの表示ラインごとに、順次、発
光させるべきセルで前記第２および第３の電極を利用し
た前記書込み放電を行わせて前記表示データの書込みを
実行すると共に、その後、直ちに、発光させるべきセル
が含まれるブロックの第１の電極に維持放電パルスを印
加することにより壁電荷安定のための維持放電を行わ
せ、全表示ラインにつき前記表示データの書込みが終了
した後、全表示ラインの発光させるべきセルで前記第１
および第２の電極を利用した前記維持放電を行わせる請
求項２記載の駆動方法。
【請求項９】ライン周期で順次に選択駆動される複数
の前記第２の電極のうちの相隣る２本の電極間に、単一
のドライバ回路で駆動される第１の電極を配置して構成
するプラズマ・ディスプレイ・パネルからなる表示パネ
ルにおいて、非選択表示ラインの第２の電極に印加する電圧を、前記
維持放電を行わせる維持放電パルスの電位よりも低くす
るか、もしくは前記書込み放電に必要なアドレス電圧と
同等とすることを特徴とする請求項２記載の駆動方法。
【請求項１０】前記選択された表示ラインの全セルで
前記第１および第２の電極を利用した前記全セル書込み
放電を行なわせる直前に、該第１および第２の電極を利
用した消去放電を行わせる請求項３記載の駆動方法。
【請求項１１】前記選択された複数の表示ラインの全
セルで前記第１および第２の電極を利用した前記全セル
書込み放電を行わせる直前に、該第１および第２の電極
を利用した消去放電を行わせる請求項４記載の駆動方
法。
【請求項１２】前記の全表示ラインの全セルで前記第
１および第２の電極を利用した前記全セル書込み放電を
行わせる直前に、該第１および第２の電極を利用した消
去放電を行わせる請求項５記載の駆動方法。
【請求項１３】前記の全表示ラインの全セルで前記第
１および第２の電極を利用した前記全セル書込み放電を
行わせる直前に、該第１および第２の電極を利用した消
去放電を行わせる請求項６記載の駆動方法。
【請求項１４】前記の全表示ラインの全セルで前記第
１および第２の電極を利用した前記全セル書込み放電を
行わせる直前に、該第１および第２の電極を利用した消
去放電を行わせる請求項８記載の駆動方法。
【請求項１５】前記選択された表示ラインの全セルで
前記第１および第２の電極を利用した前記全セル書込み
放電を行わせた直後に、消去放電とならない程度の細幅
パルスを印加して維持放電を行わせる請求項３記載の駆
動方法。
【請求項１６】前記選択された複数の表示ラインの全
セルで前記第１および第２の電極を利用した前記全セル
書込み放電を行わせた直後に、消去放電とならない程度
の細幅パルスを印加して維持放電を行わせる請求項３記
載の駆動方法。
【請求項１７】前記の全表示ラインの全セルで前記第
１および第２の電極を利用した前記全セル書込み放電を
行わせた直後に、消去放電とならない程度の細幅パルス
を印加して維持放電を行わせる請求項５記載の駆動方
法。
【請求項１８】前記の全表示ラインの全セルで前記第
１および第２の電極を利用した前記全セル書込み放電を
行わせた直後に、消去放電とならない程度の細幅パルス
を印加して維持放電を行わせる請求項６記載の駆動方
法。
【請求項１９】前記の全表示ラインの全セルで前記第
１および第２の電極を利用した前記全セル書込み放電を
行わせた直後に、消去放電とならない程度の細幅パルス
を印加して維持放電を行わせる請求項８記載の駆動方
法。
【請求項２０】前記表示パネルで１画面を形成する１
フレームがそれぞれ輝度の異なる複数のサブフレーム
（ＳＦ１〜ＳＦ８）を有し、各サブフレームが、前記表
示データの書換えを行うアドレス期間と該書き換えられ
た表示データに基づく発光表示を繰り返し行う維持放電
期間を有し、該アドレス期間および維持放電期間をセル
群の全てに亘り時間的に分離して表示パネルを駆動し、
それによって階調表示を行う場合の全画面に対する輝度
調整を行うようにした表示パネルの駆動方法において、前記各サブフレームにおける維持放電の回数（Ｎ_SF1〜
Ｎ_SF8）をそれぞれ同じ比率で増減し、それによって全
画面に亘る輝度を制御するようにした請求項１記載の駆
動方法。
【請求項２１】前記階調表示のための駆動を行う際
に、輝度の重みが最大のサブフレームにおける維持放電
の回数を決定し、該決定した回数に基づいて次に輝度の
重みが大きいサブフレームにおける維持放電の回数を決
定し、以降同様にして、輝度の重みの大きさが１ランク
上のサブフレームにおける維持放電の回数に基づいて当
該サブフレームにおける維持放電の回数を決定するよう
にした請求項２０記載の駆動方法。
【請求項２２】当該サブフレームにおける維持放電の
回数を輝度の重みの大きさが１ランク上のサブフレーム
における維持放電の回数の１／２に設定した請求項２１
記載の駆動方法。
【請求項２３】前記維持放電の回数を決定する際に前
記１／２に設定することで端数が出た場合には該端数の
切り捨てまたは切り上げのいずれかを行う請求項２２記
載の駆動方法。
【請求項２４】前記表示パネルが交流型のプラズマ・
ディスプレイ・パネルであり、該表示パネルにおける各
セルのメモリ機能は書込み放電により蓄積される壁電荷
によって実現される請求項１記載の駆動方法。
【請求項２５】前記表示パネルが交流型のプラズマ・
ディスプレイ・パネルであり、該表示パネルにおける各
セルのメモリ機能は書込み放電により蓄積される壁電荷
によって実現される請求項２０記載の駆動方法。
【請求項２６】第１の基板に第１および第２の電極を
表示ラインごとに平行に配置すると共に、前記第１の基
板と対向する第２の基板に第３の電極を前記第１および
第２の電極と直交するように配置し、かつ、前記第１お
よび第２の電極の一方と前記第３の電極により選択され
た少なくとも１つの表示ラインのセルに対しメモリ機能
を利用した書込み放電ならびに該書込み放電を維持する
ための維持放電による発光表示を行い表示データの書込
みを実行する表示パネルにおいて、前記第１の電極、第２の電極および第３の電極に対し前
記表示データの書込みを実行するための複数種の駆動電
圧パルスを供給する駆動手段と、該複数種の駆動電圧パルスを供給する順序を制御する制
御手段とを備え、該制御手段は、該駆動手段により、前記書込み放電を行
う前に、前記選択された少なくとも１つの表示ラインの
全セルで前記第１および第２の電極を利用した全セル書
込み放電を行うための書込みパルスを印加し、かつ、前
記選択された少なくとも１つの表示ラインの全セルで前
記第１および第２の電極を利用した全セル消去放電を行
うための消去パルスを印加するように構成されることを
特徴とする表示パネルの駆動装置。
【請求項２７】第１の基板に第１および第２の電極を
表示ラインごとに平行に配置すると共に、前記第１の基
板と対向する第２の基板に第３の電極を前記第１および
第２の電極と直交するように配置し、かつ、前記第１お
よび第２の電極の一方と前記第３の電極により選択され
た少なくとも１つの表示ラインのセルに対しメモリ機能
を利用した書込み放電ならびに該書込み放電を維持する
ための維持放電による発光表示を行い表示データの書込
みを実行する交流型のプラズマ・ディスプレイ・パネル
からなる表示パネルにおいて、該表示パネルにおける各セルのメモリ機能は、前記書込
み放電により蓄積される壁電荷によって実現され、前記第１の電極、第２の電極および第３の電極に対し前
記表示データの書込みを実行するための複数種の駆動電
圧パルスを供給する駆動手段と、該複数種の駆動電圧パルスを供給する順序を制御する制
御手段とを備え、該制御手段は、該駆動手段により、前記書込み放電を行
う前に、前記選択された少なくとも１つの表示ラインの
全セルで前記第１および第２の電極を利用した全セル書
込み放電を行うための書込みパルスを印加すると共に、
前記選択された少なくとも１つの表示ラインの全セルで
前記第１および第２の電極を利用した全セル消去放電を
行うための消去パルスを印加し、前記書込み放電に有効
に作用する壁電荷を、少なくとも前記第３の電極側に前
もって蓄積しておくように構成されることを特徴とする
表示パネルの駆動装置。
【請求項２８】前記選択された１つの表示ラインごと
に順に前記表示データの書込みを行う場合、前記制御手
段が、前記駆動手段により、前記選択された表示ライン
の全セルで前記第１および第２の電極を利用した前記全
セル書込み放電を行うための書込みパルスを印加すると
共に、前記維持放電を行うための維持パルスを選択的に
印加し、かつ、前記選択された表示ラインの第２の電極
又は前記第１の電極に前記全セル消去放電を行うための
消去パルスを印加すると共に、発光させるべきセルにつ
き前記第２および第３の電極を利用した前記書込み放電
を行わせて前記表示データの書込みを行うための書込み
パルスを印加するように構成される請求項２７記載の駆
動装置。
【請求項２９】前記選択された複数の表示ラインごと
に順に前記表示データの書込みを行う場合、前記制御手
段が、前記駆動手段により、前記選択された複数の表示
ラインの全セルで前記第１および第２の電極を利用した
前記全セル書込み放電を行うための書込みパルスを印加
すると共に、前記維持放電を行うための維持パルスを選
択的に印加し、かつ、前記選択された表示ラインの第２
の電極又は前記第１の電極に前記全セル消去放電を行う
ための消去パルスを印加すると共に、発光させるべきセ
ルにつき前記第２および第３の電極を利用した前記書込
み放電を行わせて前記表示データの書込みを行うための
書込みパルスを印加するように構成される請求項２７記
載の駆動装置。
【請求項３０】前記第３の電極と、前記第１および第
２の電極との間に形成される放電空間から該第３の電極
を隔離するための絶縁層を設け、該絶縁層上に前記壁電
荷が蓄積されるように構成される請求項２７記載の駆動
装置。
【請求項３１】前記表示パネルで１画面を形成する１
フレームがそれぞれ輝度の異なる複数のサブフレーム
（ＳＦ１〜ＳＦ８）を有し、各サブフレームが表示デー
タの書換えを行うアドレス期間とその書き換えられた表
示データに基づく発光表示を繰り返し行う維持放電期間
を有し、該アドレス期間および維持放電期間をセル群の
全てに亘り時間的に分離して前記表示パネルを駆動し、
それによって階調表示を行う場合の全画面に対する輝度
調整を行うようにした前記駆動装置が、さらに、輝度の重みが最大のサブフレームにおける維持放電の回
数を決定する第１の手段（１１１〜１１３）と、該決定された回数に基づいて次に輝度の重みが大きいサ
ブフレームにおける維持放電の回数を決定する第２の手
段（１１５）とを具備する請求項２６記載の駆動装置。
【請求項３２】前記第１および第２の手段を用いて輝
度調整を行う際にサブフレームの維持放電の回数が０と
なった場合、当該サブフレームにおいて行われるべき動
作を中止する手段（１２０，１２１）を更に具備する請
求項３１記載の駆動装置。
【請求項３３】当該サブフレームの次のサブフレーム
における維持放電の回数を決定するデータを保持する手
段（１１４）と、当該サブフレームにおける維持放電の回数をカウントす
る手段（１１６）と、該カウントされた値を前記保持されたデータと比較する
手段（１１７）と、該比較に基づいて両者が一致した時に次のサブフレーム
への移行を指令する手段（１１８，１１９）とを更に具
備する請求項３２記載の駆動装置。
【請求項３４】前記第１の手段が、輝度の重みが最大
のサブフレームにおける維持放電の回数を任意に設定可
能な手段（１１１）を有することを特徴とする請求項３
１記載の駆動装置。
【請求項３５】前記表示パネルが交流型のプラズマ・
ディスプレイ・パネルであり、前記表示パネルにおける
各セルのメモリ機能は書込み放電によって蓄積される壁
電荷によって実現される請求項２６記載の駆動装置。
【請求項３６】前記表示パネルが交流型のプラズマ・
ディスプレイ・パネルであり、該表示パネルにおける各
セルのメモリ機能は書込み放電により蓄積される壁電荷
によって実現される請求項３１記載の駆動装置。