JP5236645B2 - プラズマディスプレイ装置およびその駆動方法 - Google Patents

Description

本発明は、複数の放電セルを選択的に放電させて画像を表示するプラズマディスプレイ装置およびその駆動方法に関する。

（プラズマディスプレイパネルの構造）
プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルを備える。

前面板は、前面ガラス基板、複数の表示電極、誘電体層および保護層により構成される。各表示電極は、一対の走査電極および維持電極からなる。複数の表示電極は、前面ガラス基板上に互いに平行に形成され、それらの表示電極を覆うように誘電体層および保護層が形成されている。

背面板は、背面ガラス基板、複数のデータ電極、誘電体層、複数の隔壁および蛍光体層により構成される。背面ガラス基板上に複数のデータ電極が平行に形成され、それらを覆うように誘電体層が形成されている。その誘電体層上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とにＲ（赤）、Ｇ（緑）およびＢ（青）の蛍光体層が形成されている。

そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。表示電極とデータ電極とが対向する部分に放電セルが形成される。

このような構成を有するパネルにおいて、各放電セル内でガス放電により紫外線が発生し、その紫外線でＲ、ＧおよびＢの蛍光体が励起されて発光する。それにより、カラー表示が行われる。

パネルを駆動する方法としてはサブフィールド法が用いられている。サブフィールド法では、１フィールド期間が複数のサブフィールドに分割され、それぞれのサブフィールドで各放電セルを発光または非発光させることにより階調表示が行われる。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。

（従来のパネルの駆動方法１）
初期化期間においては、各放電セルで微弱放電（初期化放電）が行われ、続く書込み動作のために必要な壁電荷が形成される。加えて、初期化期間は、放電遅れを小さくし、書込み放電を安定して発生させるためのプライミングを発生させるという働きを有する。ここで、プライミングとは、放電のための起爆剤となる励起粒子をいう。

書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極に表示すべき画像信号に対応した書込みパルスを印加する。それにより、走査電極とデータ電極との間で選択的に書込み放電が発生し、選択的な壁電荷形成が行われる。

続く維持期間では、表示させるべき輝度に応じた所定の回数の維持パルスを走査電極と維持電極との間に印加する。それにより、書込み放電による壁電荷形成が行われた放電セルで選択的に放電が起こり、その放電セルが発光する。

ここで、上記の初期化期間においては、各放電セルで微弱放電を発生させるために、走査電極、維持電極およびデータ電極の各々に印加する電圧を調整する。

具体的には、初期化期間の前半部（以下、上昇期間と呼ぶ）において、データ電極の電圧を接地電位（基準電圧）に保持した状態で、緩やかに上昇するランプ電圧を走査電極に印加する。これにより、上昇期間中に、走査電極とデータ電極との間、および維持電極とデータ電極との間に微弱放電を発生させる。

また、初期化期間の後半部（以下、下降期間と呼ぶ）において、データ電極の電圧を接地電位に保持した状態で、緩やかに下降するランプ電圧を走査電極に印加する。これにより、下降期間中に、走査電極とデータ電極との間、および維持電極とデータ電極との間に微弱放電を発生させる。

このように、初期化期間中、走査電極にランプ電圧または段階的に上昇または下降する電圧を印加するパネルの駆動方法が、例えば特許文献１に開示されている。これにより、走査電極および維持電極に蓄積された壁電荷が消去され、走査電極、維持電極およびデータ電極の各々に、書込み動作のために必要な壁電荷が蓄積される。

しかしながら、実際には、上昇期間に走査電極とデータ電極との間で強放電が発生する場合がある。この場合、走査電極と維持電極との間でも強放電が発生し、多量の壁電荷および多量のプライミングが放電セル内に発生し、下降期間にも強放電が発生しやすくなる。

初期化期間に強放電が発生すると、走査電極、維持電極およびデータ電極に蓄積された壁電荷が消去される。そのため、各電極に書込み放電のために必要な適切な量の壁電荷を形成することができない。

そこで、初期化期間における強放電の発生を防止するパネルの駆動方法が特許文献２に開示されている。

（従来のパネルの駆動方法２）
図２４は、特許文献２のパネルの駆動方法を用いたパネルの駆動電圧波形（以下、駆動波形と呼ぶ）の一例である。図２４では、維持期間、初期化期間および書込み期間に、走査電極、維持電極およびデータ電極の各々に印加される駆動電圧の波形が示されている。

図２４に示すように、初期化期間の上昇期間にデータ電極が接地電位よりも高い電圧Ｖｄに保たれる。

この場合、走査電極とデータ電極との間の電圧が、データ電極を接地電位に保持している場合に比べて小さくなる。それにより、走査電極と維持電極との間の電圧が、走査電極とデータ電極との間の電圧よりも先に放電開始電圧を超える。

このように、上昇期間においては、先に走査電極と維持電極との間で微弱放電が起きることによりプライミングが発生する。その後、走査電極とデータ電極との間で微弱放電が起きることにより、走査電極、維持電極およびデータ電極の各々に書込み動作のために必要な壁電荷が形成される。

例えば、図２４の書込み期間の開始時には、走査電極に負の壁電荷が蓄積され、データ電極に正の壁電荷が蓄積される。その結果、書込み期間の書込み放電が安定化する。

特開２００３−１５５９９号公報 特開２００６−１８２９８号公報

ところで、近年では、パネルの大画面化および高精細化に伴い放電セルの数（画素の増加）が増加するとともに隣接する放電セル間の距離が小さくなる。その結果、以下に説明するように、隣接する放電セル間でクロストークが発生しやすい。

図２４に示すように、前のサブフィールドの最後に走査電極の電圧をＶｃｌに立ち上げてから所定時間（位相差ＴＲ）後に維持電極の電圧を立ち上げる。それにより、走査電極と維持電極との間で消去放電が起こり、走査電極に蓄積された正の壁電荷および維持電極に蓄積された負の壁電荷が消去または低減される。

次に、初期化期間の上昇期間において、データ電極を電圧Ｖｄに保持した状態で、緩やかに上昇するランプ電圧を走査電極に印加する。これにより、走査電極と維持電極との間に微弱放電が発生した後、走査電極とデータ電極との間に微弱放電が発生する。その結果、走査電極に負の壁電荷が蓄積され、維持電極に正の壁電荷が蓄積される。このとき、データ電極には正の壁電荷が蓄積されている。

また、初期化期間の下降期間において、データ電極を接地電位に保持した状態で、緩やかに下降するランプ電圧を走査電極に印加する。これにより、走査電極とデータ電極との間、および維持電極とデータ電極との間に微弱放電が発生する。その結果、走査電極に蓄積された負の壁電荷が減少し、維持電極に蓄積された正の壁電荷が減少する。このとき、データ電極には正の壁電荷が蓄積されている。

このようにして、書込み期間の開始時には、走査電極に負の壁電荷が蓄積され、データ電極に正の壁電荷が蓄積されている。この状態で、書込み期間において走査電極に負極性の書込みパルスを印加し、データ電極に正極性の書込みパルスを印加する。この場合、上記の壁電荷により走査電極とデータ電極との間の電圧が高くなり、走査電極とデータ電極との間で書込み放電が安定に発生する。

このとき、維持電極には正の壁電荷が蓄積されているため、走査電極と維持電極との間で大きな書込み放電が発生する。それにより、隣接する放電セル間の距離が小さい場合には、隣接する放電セル間でクロストークが発生し、誤放電が生じやすい。そこで、このようなクロストークの発生を防止するために、以下に説明するパネルの駆動方法が実用化されている。

（従来のパネルの駆動方法３）
図２５は、隣接する放電セル間に発生するクロストークを防止するためのパネルの駆動波形の一例である。なお、本例においても、初期化期間の上昇期間中にデータ電極が接地電位よりも高い電圧Ｖｄに保たれる。

図２５の駆動波形では、消去放電のための位相差ＴＲが、図２４の駆動波形における消去放電のための位相差ＴＲよりも小さい。位相差ＴＲが小さいほど消去放電は弱くなる。そのため、図２５の駆動波形では、図２４の駆動波形に比べて消去放電が弱くなり、初期化期間の前に走査電極に正の壁電荷が多く残り、維持電極に負の壁電荷が多く残る。これにより、書込み期間の書込み放電を弱くすることができる。その結果、隣接する放電セル間のクロストークを防止することができると考えられる。

しかしながら、本発明者の実験によると、実際には、次のような現象が生じることがわかった。図２５に示すように、初期化期間の上昇期間においては、電圧Ｖｍから電圧Ｖｓｅｔ分緩やかに上昇するランプ電圧を走査電極に印加するとともに、維持電極を接地電位に保ち、データ電極を接地電位よりも高い電圧Ｖｄに保つ。

上記のように、初期化期間の前には、走査電極には多くの正の壁電荷が蓄積され、維持電極には多くの負の壁電荷が蓄積されている。そのため、走査電極に電圧Ｖｍを印加すると、維持電極とデータ電極との間で強放電が発生し、それに伴って走査電極と維持電極との間で強放電が発生する。

このような強放電の発生により走査電極、維持電極およびデータ電極に蓄積されていた壁電荷が消去される。それにより、走査電極に電圧Ｖｓｅｔ分上昇するランプ電圧を印加しても、走査電極と維持電極との間の電圧が放電開始電圧を超えず、走査電極と維持電極との間で微弱放電を発生させることができなくなる。

したがって、走査電極、維持電極およびデータ電極の壁電荷を書込み期間の書込み放電に必要な量に調整することが困難となる。

そこで、上記の強放電の発生後、微弱放電を発生させるために、走査電極に印加するランプ電圧を大きくすることが考えられる。しかしながら、駆動回路のコストが増大する。

本発明の目的は、隣接する放電セル間に発生するクロストークを防止するとともに、放電セルを構成する複数の電極に所望量の壁電荷を形成することが可能なプラズマディスプレイ装置およびその駆動方法を提供することである。

（１）本発明の一局面に従うプラズマディスプレイ装置は、走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動するプラズマディスプレイ装置であって、走査電極を駆動する走査電極駆動回路と、維持電極を駆動する維持電極駆動回路と、データ電極を駆動するデータ電極駆動回路とを備え、複数のサブフィールドのうち１フィールド期間の最初のサブフィールドは、複数の放電セルの壁電荷を書込み放電が可能な状態に調整する第１の初期化期間を含み、複数のサブフィールドのうち第１の初期化期間を含まないサブフィールドは、複数の放電セルのうち維持放電を行った放電セルの壁電荷を書込み放電が可能な状態に調整する第２の初期化期間を含み、走査電極駆動回路は、第１の初期化期間に先行する前の維持期間の最後において、維持放電を行った放電セルの壁電荷を低減するために、第７の電位を有する第１のランプパルス電圧を走査電極に印加し、第１の初期化期間において初期化放電のために第１の電位から第２の電位に変化するランプ電圧を走査電極に印加し、第２の初期化期間に先行する前の維持期間の最後において、維持放電を行った放電セルの壁電荷を低減するために、第８の電位を有する第２のランプパルス電圧を走査電極に印加し、維持電極駆動回路は、第１のランプパルス電圧の期間中に維持電極を第４の電位に保持し、走査電極の第１の電位への変化開始時点よりも前に走査電極と維持電極との間の電位差が小さくなるように第３の電位から第４の電位に変化する電圧を維持電極に印加し、第２のランプパルス電圧の期間中に維持電極を第４の電位に保持し、データ電極駆動回路は、走査電極の第１の電位への変化開始時点よりも前に維持電極の電圧の変化に同期して維持電極と各データ電極との間の電位差が大きくなるように第５の電位から第６の電位に変化する電圧を各データ電極に印加し、第１のランプパルス電圧の前縁は後縁よりも緩やかに変化し、第２のランプパルス電圧の前縁は後縁よりも緩やかに変化し、第７の電位は、第８の電位よりも高いものである。

このプラズマディスプレイ装置においては、複数のサブフィールドのうち１フィールド期間の最初のサブフィールドに、複数の放電セルの壁電荷を書込み放電が可能な状態に調整する第１の初期化期間が含まれる。この第１の初期化期間においては、第１の電位から第２の電位に変化するランプ電圧が、走査電極駆動回路により走査電極に印加される。

一方、第１の初期化期間における走査電極の第１の電位への変化開始時点よりも前に、走査電極と維持電極との間の電位差が小さくなるように第３の電位から第４の電位に変化する電圧が、維持電極駆動回路により維持電極に印加される。また、第１の初期化期間中の走査電極の第１の電位への変化開始時点よりも前において、維持電極に印加される電圧の変化に同期して維持電極と各データ電極との間の電位差が大きくなるように第５の電位から第６の電位に変化する電圧が、データ電極駆動回路によりデータ電極に印加される。

このように、走査電極の第１の電位への変化開始時点よりも前に、維持電極と各データ電極との間の電位差が大きくなり、維持電極と各データ電極との間で放電が発生する。その結果、維持電極上および各データ電極上の壁電荷が消去または低減される。

また、クロストーク防止のために前の維持期間の最後に微弱な消去放電が行われた場合、第１の初期化期間の開始前に維持電極上に壁電荷が多く蓄積されている。このような場合でも、維持電極と各データ電極との間の放電により壁電荷が消去または低減されるので、走査電極の第１の電位への変化開始時点で、走査電極と維持電極との間で強放電が発生することが防止される。この場合、走査電極上および維持電極上に壁電荷が残存する。

その後、上述のように、走査電極に印加されるランプ電圧が第１の電位から第２の電位に変化する間に、走査電極と維持電極との間の電圧を確実に放電開始電圧よりも高くすることができる。それにより、走査電極と維持電極との間で微弱な初期化放電が発生する。その結果、複数の放電セルの壁電荷を書込み放電に必要な量に確実に調整することができる。

また、走査電極と各データ電極との電位差が小さくなるように各データ電極の電圧が第５の電位になるので、走査電極と各データ電極との間で強放電が発生することが防止されるとともに、走査電極と維持電極との間で強放電が発生することが防止される。

その結果、強放電により走査電極上、維持電極上および各データ電極上の壁電荷が消去されることがなく、複数の放電セルの壁電荷を書込み放電に適切な値に調整することができる。
走査電極駆動回路は、第１の初期化期間に先行する前の維持期間の最後において、維持放電を行った放電セルの壁電荷を低減するために、第７の電位を有する第１のランプパルス電圧を走査電極に印加し、第１のランプパルス電圧の前縁は後縁よりも緩やかに変化し、維持電極駆動回路は、第１のランプパルス電圧の期間中に維持電極を第４の電位に保持する。
この場合、第１の初期化期間に先行する前の維持期間の最後において、第１のランプパルス電圧の前縁が緩やかに変化するので、微弱な消去放電により走査電極および維持電極上に多くの壁電荷を残すことが可能となる。それにより、第１の初期化期間後の書込み期間において、書込み放電が弱められ、隣接する放電セル間に発生するクロストークを防止することが可能となる。
第１の初期化期間を含むサブフィールドは、１フィールド期間の最初のサブフィールドであり、第１の初期化期間を含まないサブフィールドは、複数の放電セルのうち維持放電を行った放電セルの壁電荷を書込み放電が可能な状態に調整する第２の初期化期間を含み、走査電極駆動回路は、第２の初期化期間に先行する前の維持期間の最後において、維持放電を行った放電セルの壁電荷を低減するために、第８の電位を有する第２のランプパルス電圧を走査電極に印加し、第２のランプパルス電圧の前縁は後縁よりも緩やかに変化し、維持電極駆動回路は、第２のランプパルス電圧の期間中に維持電極を第４の電位に保持し、第７の電位は、第８の電位よりも高い。
この場合、第２の初期化期間に先行する前の維持期間の最後においては、走査電極に印加される第２のランプパルス電圧の前縁が緩やかに変化する。これにより、微弱な消去放電により走査電極および維持電極上に多くの壁電荷を残すことが可能となる。それにより、第２の初期化期間後の書込み期間において、書込み放電が弱められ、隣接する放電セル間に発生するクロストークを防止することが可能となる。
また、第１の初期化期間は、１フィールド期間の最初のサブフィールドに含まれる。これにより、第１のランプパルス電圧は、１フィールド期間の最後のサブフィールドの維持期間の最後に走査電極に印加される。
ここで、第１のランプパルス電圧の第７の電位は、第２のランプパルス電圧の第８の電位よりも高い。これにより、１フィールド期間中の最後に点灯するサブフィールドの重み量が小さい場合でも、維持電極に蓄積される壁電荷を確実に所定量低減することができる。その結果、安定した初期化放電を行うことができるとともに、明瞭な低階調表示が実現される。

（２）データ電極駆動回路は、走査電極の第１の電位への変化開始時点よりも前に各データ電極の電圧を第６の電位から第５の電位に変化させた後、走査電極の第１の電位への変化開始時点よりも後に、再度各データ電極の電圧を第６の電位に戻してもよい。

この場合、ランプ電圧の変化時に、各データ電極の電圧にリップルが発生することが防止される。これにより、データ電極駆動回路に耐圧が低い素子を用いることができる。

データ電極駆動回路は、ランプ電圧の印加中に各データ電極の電圧を第６の電位に維持してもよい。この場合、各データ電極に印加する電圧の制御が容易となる。

第２の電位は、第１の電位よりも高い正の電位であり、第３の電位は、第４の電位よりも高い正の電位であり、第６の電位は、第５の電位よりも高い正の電位であってもよい。

この場合、走査電極に印加されるランプ電圧は、第１の電位から第２の電位に上昇する。また、維持電極に印加される電圧は、走査電極の第１の電位への変化開始時点よりも前に、第３の電位から第４の電位に立ち下がる。さらに、各データ電極に印加される電圧は、走査電極の第１の電位への変化開始時点よりも前に、第５の電位から第６の電位に立ち上がる。このように、走査電極、維持電極および各データ電極に正の電圧が印加されるので、電源回路の構成が複雑にならない。

第４の電位および第６の電位は、維持電極と各データ電極との間で第１の放電が発生するように設定され、ランプ電圧は、第１の放電後で第１の電位から第２の電位への変化中に走査電極と維持電極との間で第２の放電が発生するように設定され、第２の放電時の放電電流は第１の放電時の放電電流よりも小さくてもよい。

この場合、第２の放電時の放電電流が第１の放電時の放電電流よりも小さいので、走査電極上に蓄積される壁電荷、および維持電極上に蓄積される壁電荷が消去されることなく適切な量に調整される。

走査電極駆動回路は、第１の初期化期間に先行する前の維持期間の最後において第７の電位を有するパルス電圧を走査電極に印加し、維持電極駆動回路は、維持放電を行った放電セルの壁電荷を低減するために、パルス電圧の期間中に第４の電位から第３の電位に変化する電圧を維持電極に印加してもよい。

この場合、第１の初期化期間に先行する前の維持期間の最後に、微弱な消去放電により走査電極上および維持電極上に多くの壁電荷を残すことが可能となる。それにより、第１の初期化期間後の書込み期間において、書込み放電が弱められ、隣接する放電セル間に発生するクロストークを防止することが可能となる。

（３）本発明の他の局面に従うプラズマディスプレイ装置の駆動方法は、走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動するプラズマディスプレイ装置の駆動方法であって、
走査電極を駆動するステップと、維持電極を駆動するステップと、データ電極を駆動するステップとを備え、複数のサブフィールドのうち１フィールド期間の最初のサブフィールドは、複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間を含み、複数のサブフィールドのうち第１の初期化期間を含まないサブフィールドは、複数の放電セルのうち維持放電を行った放電セルの壁電荷を書込み放電が可能な状態に調整する第２の初期化期間を含み、走査電極を駆動するステップは、第１の初期化期間に先行する前の維持期間の最後において、維持放電を行った放電セルの壁電荷を低減するために、第７の電位を有する第１のランプパルス電圧を走査電極に印加するステップと、初期化期間において初期化放電のために第１の電位から第２の電位に変化するランプ電圧を走査電極に印加するステップと、第２の初期化期間に先行する前の維持期間の最後において、維持放電を行った放電セルの壁電荷を低減するために、第８の電位を有する第２のランプパルス電圧を走査電極に印加するステップとを含み、維持電極を駆動するステップは、第１のランプパルス電圧の期間中に維持電極を第４の電位に保持するステップと、走査電極の第１の電位への変化開始時点よりも前に走査電極と維持電極との間の電位差が小さくなるように第３の電位から第４の電位に変化する電圧を維持電極に印加するステップと、第２のランプパルス電圧の期間中に維持電極を第４の電位に保持するステップとを含み、データ電極を駆動するステップは、走査電極の第１の電位への変化開始時点よりも前に維持電極の電圧の変化に同期して維持電極と各データ電極との間の電位差が大きくなるように第５の電位から第６の電位に変化する電圧を各データ電極に印加するステップを含み、第１のランプパルス電圧の前縁は後縁よりも緩やかに変化し、第２のランプパルス電圧の前縁は後縁よりも緩やかに変化し、第７の電位は、第８の電位よりも高いものである。

このプラズマディスプレイ装置の駆動方法においては、複数のサブフィールドのうち１フィールド期間の最初のサブフィールドに、複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間が含まれる。この初期化期間においては、第１の電位から第２の電位に変化するランプ電圧が、走査電極に印加される。

一方、初期化期間における走査電極の第１の電位への変化開始時点よりも前に、走査電極と維持電極との間の電位差が小さくなるように第３の電位から第４の電位に変化する電圧が、維持電極に印加される。また、初期化期間中の走査電極の第１の電位への変化開始時点よりも前において、維持電極に印加される電圧の変化に同期して維持電極と各データ電極との間の電位差が大きくなるように第５の電位から第６の電位に変化する電圧が、データ電極に印加される。

このように、走査電極の第１の電位への変化開始時点よりも前に、維持電極と各データ電極との間の電位差が大きくなり、維持電極と各データ電極との間で放電が発生する。その結果、維持電極上および各データ電極上の壁電荷が消去または低減される。

また、クロストーク防止のために前の維持期間の最後に微弱な消去放電が行われた場合、初期化期間の開始前に維持電極上に壁電荷が多く蓄積されている。このような場合でも、維持電極と各データ電極との間の放電により壁電荷が消去または低減されるので、走査電極の第１の電位への変化開始時点で、走査電極と維持電極との間で強放電が発生することが防止される。この場合、走査電極上および維持電極上に壁電荷が残存する。

その後、上述のように、走査電極に印加されるランプ電圧が第１の電位から第２の電位に変化する間に、走査電極と維持電極との間の電圧を確実に放電開始電圧よりも高くすることができる。それにより、走査電極と維持電極との間で微弱な初期化放電が発生する。その結果、複数の放電セルの壁電荷を書込み放電に必要な量に確実に調整することができる。

また、走査電極と各データ電極との電位差が小さくなるように各データ電極の電圧が第５の電位になるので、走査電極と各データ電極との間で強放電が発生することが防止されるとともに、走査電極と維持電極との間で強放電が発生することが防止される。

その結果、強放電により走査電極上、維持電極上および各データ電極上の壁電荷が消去されることがなく、複数の放電セルの壁電荷を書込み放電に適切な値に調整することができる。
第１の初期化期間に先行する前の維持期間の最後において、維持放電を行った放電セルの壁電荷を低減するために、第７の電位を有する第１のランプパルス電圧が走査電極に印加され、第１のランプパルス電圧の前縁は後縁よりも緩やかに変化し、第１のランプパルス電圧の期間中に維持電極が第４の電位に保持される。
この場合、第１の初期化期間に先行する前の維持期間の最後において、第１のランプパルス電圧の前縁が緩やかに変化するので、微弱な消去放電により走査電極および維持電極上に多くの壁電荷を残すことが可能となる。それにより、第１の初期化期間後の書込み期間において、書込み放電が弱められ、隣接する放電セル間に発生するクロストークを防止することが可能となる。
第１の初期化期間を含むサブフィールドは、１フィールド期間の最初のサブフィールドであり、第１の初期化期間を含まないサブフィールドは、複数の放電セルのうち維持放電を行った放電セルの壁電荷を書込み放電が可能な状態に調整する第２の初期化期間を含む。第２の初期化期間に先行する前の維持期間の最後において、維持放電を行った放電セルの壁電荷を低減するために、第８の電位を有する第２のランプパルス電圧が走査電極に印加され、第２のランプパルス電圧の前縁は後縁よりも緩やかに変化し、第２のランプパルス電圧の期間中に維持電極が第４の電位に保持され、第７の電位は、第８の電位よりも高い。
この場合、第２の初期化期間に先行する前の維持期間の最後においては、走査電極に印加される第２のランプパルス電圧の前縁が緩やかに変化する。これにより、微弱な消去放電により走査電極および維持電極上に多くの壁電荷を残すことが可能となる。それにより、第２の初期化期間後の書込み期間において、書込み放電が弱められ、隣接する放電セル間に発生するクロストークを防止することが可能となる。
また、第１の初期化期間は、１フィールド期間の最初のサブフィールドに含まれる。これにより、第１のランプパルス電圧は、１フィールド期間の最後のサブフィールドの維持期間の最後に走査電極に印加される。
ここで、第１のランプパルス電圧の第７の電位は、第２のランプパルス電圧の第８の電位よりも高い。これにより、１フィールド期間中の最後に点灯するサブフィールドの重み量が小さい場合でも、維持電極に蓄積される壁電荷を確実に所定量低減することができる。その結果、安定した初期化放電を行うことができるとともに、明瞭な低階調表示が実現される。

本発明によれば、隣接する放電セル間に発生するクロストークを防止するとともに、放電セルを構成する複数の電極に所望量の壁電荷を形成することが可能となる。

図１は本発明の一実施の形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図 図２は本発明の一実施の形態におけるパネルの電極配列図 図３は本発明の一実施の形態に係るプラズマディスプレイ装置の回路ブロック図 図４は本発明の一実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動波形の一例を示す図 図５は図４の駆動波形の一部拡大図 図６は本発明の一実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動波形の他の例を示す拡大図 図７は本発明の一実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動波形のさらに他の例を示す図 図８は図７の駆動波形の一部拡大図 図９は本発明の一実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動波形のさらに他の例を示す図 図１０は図９の駆動波形の一部拡大図 図１１は図１の走査電極駆動回路の構成を示す回路図 図１２は図５の第１ＳＦの初期化期間に図１１の走査電極駆動回路に与えられる制御信号のタイミングチャート 図１３は図３の維持電極駆動回路の構成を示す回路図 図１４は図５の第１ＳＦの初期化期間およびその前後に維持電極駆動回路に与えられる制御信号のタイミングチャート 図１５は図３のデータ電極駆動回路の構成を示す回路図 図１６は図５の第１ＳＦの初期化期間にデータ電極駆動回路に与えられる制御信号のタイミングチャート 図１７は図３の走査電極駆動回路の他の構成を示す回路図 図１８は図５の第１ＳＦの初期化期間に図１７の走査電極駆動回路に与えられる制御信号のタイミングチャート 図１９は図３の走査電極駆動回路のさらに他の構成を示す回路図 図２０は図５の第１ＳＦの初期化期間に図１９の走査電極駆動回路に与えられる制御信号のタイミングチャート 図２１は図３の走査電極駆動回路のさらに他の構成を示す回路図 図２２は図８の第１ＳＦの初期化期間および書込み期間における詳細なタイミング図 図２３は図８の第１０ＳＦの維持期間開始時および維持期間終了前における詳細なタイミング図 図２４は特許文献２のパネルの駆動方法を用いたパネルの駆動電圧波形の一例 図２５は隣接する放電セル間に発生するクロストークを防止するためのパネルの駆動波形の一例

以下、本発明の実施の形態に係るプラズマディスプレイ装置およびその駆動方法について、図面を用いて詳細に説明する。

（１）パネルの構成
図１は本発明の一実施の形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図である。

プラズマディスプレイパネル（以下、パネルと略記する）１０は、互いに対向配置されたガラス製の前面基板２１および背面基板３１を備える。前面基板２１および背面基板３１の間に放電空間が形成される。前面基板２１上には複数対の走査電極２２および維持電極２３が互いに平行に形成されている。各対の走査電極２２および維持電極２３が表示電極を構成する。走査電極２２および維持電極２３を覆うように誘電体層２４が形成され、誘電体層２４上には保護層２５が形成されている。

背面基板３１上には絶縁体層３３で覆われた複数のデータ電極３２が設けられ、絶縁体層３３上に井桁状の隔壁３４が設けられている。また、絶縁体層３３の表面および隔壁３４の側面に蛍光体層３５が設けられている。そして、複数対の走査電極２２および維持電極２３と複数のデータ電極３２とが垂直に交差するように前面基板２１と背面基板３１とが対向配置され、前面基板２１と背面基板３１との間に放電空間が形成されている。放電空間には、放電ガスとして、例えばネオンとキセノンとの混合ガスが封入されている。なお、パネルの構造は上述したものに限られず、例えばストライプ状の隔壁を備えた構造を用いてもよい。

図２は本発明の一実施の形態におけるパネルの電極配列図である。行方向に沿ってｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に沿ってｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。ｎおよびｍはそれぞれ２以上の自然数である。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルＤＣが形成されている。それにより、放電空間内にｍ×ｎ個の放電セルが形成されている。

（２）プラズマディスプレイ装置の構成
図３は本発明の一実施の形態に係るプラズマディスプレイ装置の回路ブロック図である。

このプラズマディスプレイ装置は、パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５および電源回路（図示せず）を備える。

画像信号処理回路５１は、画像信号ｓｉｇをパネル１０の画素数に応じた画像データに変換し、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割し、それらをデータ電極駆動回路５２に出力する。

データ電極駆動回路５２は、サブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し、その信号に基づいて各データ電極Ｄ１〜Ｄｍを駆動する。

タイミング発生回路５５は、水平同期信号Ｈおよび垂直同期信号Ｖに基づいてタイミング信号を発生し、それらのタイミング信号をそれぞれの駆動回路ブロック（画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４）へ供給する。

走査電極駆動回路５３は、タイミング信号に基づいて走査電極ＳＣ１〜ＳＣｎに駆動波形を供給し、維持電極駆動回路５４はタイミング信号に基づいて維持電極ＳＵ１〜ＳＵｎに駆動波形を供給する。

（３）パネルの駆動方法
本実施の形態におけるパネルの駆動方法について説明する。図４は本発明の一実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動波形の一例を示す図である。また、図５は、図４の駆動波形の一部拡大図である。

図４および図５では、走査電極ＳＣ１〜ＳＣｎのうち１本の走査電極に印加される駆動波形、維持電極ＳＵ１〜ＳＵｎのうち１本の駆動波形、およびデータ電極Ｄ１〜Ｄｍのうち１本の駆動波形が示されている。

本実施の形態において、各フィールドは、複数のサブフィールドに分割される。本実施の形態では、１フィールドが時間軸上で１０個のサブフィールド（以下、第１ＳＦ、第２ＳＦ、・・・、および第１０ＳＦと略記する）に分割されている。また、各フィールドの第１０ＳＦの後で次のフィールドまでの期間に擬似サブフィールド（以下、擬似ＳＦと略記する）が設けられている。

図４には、前のフィールドの第１０ＳＦの維持期間からその次のフィールドの第３ＳＦの初期化期間までが示されている。図５には、図４の第１０ＳＦの維持期間からその次のフィールドの第１ＳＦの書込み期間までが示されている。

以下の説明において、電極を覆う誘電体層または蛍光体層上等に蓄積した壁電荷により生じる電圧を電極上の壁電圧という。

図４および図５に示すように、前のフィールドの第１０ＳＦの最後に走査電極ＳＣｉの電圧をＶｓに立ち上げてから所定時間（位相差ＴＲ）後に維持電極ＳＵｉの電圧をＶｅ１に立ち上げる。それにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で消去放電が起こり、走査電極ＳＣｉに蓄積される正の壁電荷および維持電極ＳＵｉに蓄積される負の壁電荷が低減される。本実施の形態では、消去放電が弱くなるように位相差ＴＲを小さく設定する。一般に、上記のような消去放電のための位相差ＴＲは、約４５０ｎｓｅｃである。これに対して、本例では位相差ＴＲを例えば１５０ｎｓｅｃに設定する。

このように、位相差ＴＲを小さく設定することにより、走査電極ＳＣｉと維持電極ＳＵｉとの間の消去放電が弱くなる。これにより、走査電極ＳＣｉに正の壁電荷が多く残り、維持電極ＳＵｉに負の壁電荷が多く残る。このとき、データ電極Ｄｊ上には正の壁電荷が蓄積される。

擬似ＳＦの前半部では、維持電極ＳＵｉを電圧Ｖｅ１に保持するとともに、データ電極Ｄｊを接地電位（基準電圧）に保持し、走査電極ＳＣｉにランプ電圧を印加する。このランプ電圧は、接地電位よりもわずかに高い正の電圧Ｖｉ５から、放電開始電圧以下の負の電圧Ｖｉ４に向かって緩やかに下降する。

これにより、走査電極ＳＣｉとデータ電極Ｄｊとの間および走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱な放電が発生する。その結果、走査電極ＳＣｉ上の正の壁電荷がやや増加し、維持電極ＳＵｉ上の負の壁電荷がやや増加する。また、データ電極Ｄｊ上には正の壁電荷が蓄積されている。このようにして、全ての放電セルＤＣの壁電荷がほぼ均一に調整される。

擬似ＳＦの後半部では、走査電極ＳＣｉを接地電位に保持する。

このようにして、擬似ＳＦの終了時には、走査電極ＳＣｉには多量の正の壁電荷が蓄積され、維持電極ＳＵｉには多量の負の壁電荷が蓄積されている。

その後、図５に示すように、次のフィールドの第１ＳＦの直前の時点ｔ１において、維持電極ＳＵｉの電圧をＶｅ１から接地電位に立ち下げる。そして、第１ＳＦの初期化期間の開始時点ｔ２で、データ電極Ｄｊにパルス状の正の電圧Ｖｄを印加する。

時点ｔ２の直前において、維持電極ＳＵｉ上には多量の負の壁電荷が蓄積され、データ電極Ｄｊ上には正の壁電荷が蓄積されている。データ電極Ｄｊの電圧がＶｄに立ち上がると、維持電極ＳＵｉとデータ電極Ｄｊとの間の電圧は、電圧Ｖｄにデータ電極Ｄｊ上の壁電圧および維持電極ＳＵｉ上の壁電圧が加算された値となる。その結果、維持電極ＳＵｉとデータ電極Ｄｊとの間の電圧が放電開始電圧を超えることにより、維持電極ＳＵｉとデータ電極Ｄｊとの間で強放電が発生する。

この強放電により、維持電極ＳＵｉ上の負の壁電荷が消去され、維持電極ＳＵｉ上には０または少量の正の壁電荷が蓄積される。また、データ電極Ｄｊ上の壁電荷が消去され、データ電極Ｄｊ上には０または少量の負の壁電荷が蓄積される。このとき、走査電極ＳＣｉ上の正の壁電荷もわずかに消去される。

その後、時点ｔ３において、走査電極ＳＣｉの電圧を立ち上げた後、時点ｔ４で走査電極ＳＣｉを正の電圧Ｖｉ１に保持する。また、この時点ｔ４でデータ電極Ｄｊの電圧をＶｄに立ち上げる。このとき、維持電極ＳＵｉ上には０または少量の正の壁電圧が蓄積されているので、走査電極ＳＣｉと維持電極ＳＵｉとの間で強放電は発生しない。

時点ｔ４で走査電極ＳＣｉにランプ電圧を印加する。このランプ電圧は、時点ｔ５から時点ｔ６にかけて、放電開始電圧以下の正の電圧Ｖｉ１から放電開始電圧を超える正の電圧Ｖｉ２に向かって緩やかに上昇する。このとき、データ電極Ｄｊは電圧Ｖｄに保持されているので、走査電極ＳＣｉとデータ電極Ｄｊとの間では強放電が発生することが防止される。また、維持電極ＳＵｉは接地電位に保持されている。

ランプ電圧の上昇とともに、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が放電開始電圧を超えると、全ての放電セルＤＣにおいて走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱な初期化放電が起こる。

それにより、走査電極ＳＣｉ上に蓄積された正の壁電荷が徐々に消去され、走査電極ＳＣｉ上には負の壁電荷が蓄積される。一方、維持電極ＳＵｉ上に正の壁電荷が蓄積される。

時点ｔ７において、走査電極ＳＣｉの電圧を立ち下げ、時点ｔ８において、走査電極ＳＣｉを電圧Ｖｉ３に保持する。このとき、維持電極ＳＵｉに正の電圧Ｖｅ１を印加する。

時点ｔ９で走査電極ＳＣｉに負のランプ電圧を印加する。このランプ電圧は、時点ｔ９から時点ｔ１０にかけて、正の電圧Ｖｉ３から負の電圧Ｖｉ４へと下降する。また、時点ｔ９において、データ電極Ｄｊの電圧を立ち下げ、接地電位に保持する。

時点ｔ９から時点ｔ１０において、維持電極ＳＵｉの電圧は正の電圧Ｖｅ１に保持されている。これにより、ランプ電圧の下降とともに、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が放電開始電圧を超えると、全ての放電セルＤＣにおいて微弱な初期化放電が起こる。

それにより、時点ｔ９から時点ｔ１０にかけて、走査電極ＳＣｉ上に蓄積された負の壁電荷が徐々に消去され、時刻ｔ１０において、走査電極ＳＣｉ上に少量の負の壁電荷が残る。一方、時点ｔ９から時点ｔ１０にかけて、維持電極ＳＵｉ上に蓄積された正の壁電荷が徐々に消去され、時点ｔ１０において、維持電極ＳＵｉ上に負の壁電荷が蓄積される。さらに、時点ｔ９から時点ｔ１０にかけて、データ電極Ｄｊには正の壁電荷が蓄積される。

時点ｔ１０においては、走査電極ＳＣｉの電圧を接地電位に立ち上げる。これにより、初期化期間が終了し、走査電極ＳＣｉ上の壁電圧、維持電極ＳＵｉ上の壁電圧およびデータ電極Ｄｊ上の壁電圧が、それぞれ書込み動作に適した値に調整される。具体的には、走査電極ＳＣｉに少量の負の壁電荷が蓄積され、維持電極ＳＵｉに負の壁電荷が蓄積され、データ電極Ｄｊに正の壁電荷が蓄積される。

以上のように、第１ＳＦの初期化期間では、全ての放電セルＤＣで初期化放電を発生させる全セル初期化動作が行われる。

図４に戻り、第１ＳＦの書込み期間では、維持電極ＳＵｉに電圧Ｖｅ２を印加し、走査電極ＳＣｉの電圧を接地電位に保持する。次に、１行目の走査電極ＳＣ１に負の電圧Ｖａを有する走査パルスを印加するとともに、データ電極Ｄｊのうち１行目において発光すべき放電セルのデータ電極Ｄｋ（ｋは１〜ｍのいずれか）に正の電圧Ｖｄを有する書込みパルスを印加する。

すると、データ電極Ｄｋと走査電極ＳＣ１との交差部の電圧は、外部印加電圧（Ｖｄ−Ｖａ）にデータ電極Ｄｋ上の壁電圧および走査電極ＳＣ１上の壁電圧が加算された値となり、放電開始電圧を超える。それにより、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間で書込み放電が発生する。

ここで、本実施の形態においては、上述のように、書込み期間の開始時に、走査電極ＳＣｉおよび維持電極ＳＵｉに負の壁電荷が蓄積され、データ電極Ｄｊに正の壁電荷が蓄積されている。そのため、維持電極ＳＵ１と走査電極ＳＣ１との間の書込み放電が弱められる。

これにより、図１のパネルにおいて、隣接する放電セル間の距離が小さく設定されている場合でも、隣接する放電セルＤＣ間でクロストークが発生することが防止される。

上記の書込み放電により、その放電セルＤＣの走査電極ＳＣ１上に正の壁電荷が蓄積され、維持電極ＳＵ１上に負の壁電荷が蓄積され、データ電極Ｄｋ上にも負の壁電荷が蓄積される。

このようにして、１行目において発光すべき放電セルＤＣで書込み放電が発生して各電極上に壁電荷を蓄積させる書込み動作が行われる。一方、書込みパルスが印加されなかったデータ電極Ｄｈ（ｈ≠ｋ）と走査電極ＳＣ１との交差部の放電セルＤＣにおける電圧は放電開始電圧を超えないので、書込み放電は発生しない。

以上の書込み動作を１行目の放電セルＤＣからｎ行目の放電セルに至るまで順次行い、書込み期間が終了する。

続く維持期間では、維持電極ＳＵｉを接地電位に戻し、走査電極ＳＣｉに電圧Ｖｓを有する維持パルス電圧Ｖｓを印加する。このとき、書込み期間で書込み放電が発生した放電セルＤＣにおいては、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧は、維持パルスの電圧Ｖｓに走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が加算された値となり、放電開始電圧を超える。

それにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で維持放電が起こり、放電セルＤＣが発光する。その結果、走査電極ＳＣｉ上に負の壁電荷が蓄積され、維持電極ＳＵｉ上に正の壁電荷が蓄積され、データ電極Ｄｋ上に正の壁電荷が蓄積される。書込み期間で書込み放電が発生しなかった放電セルＤＣでは維持放電は起こらず、初期化期間の終了時における壁電荷の状態が保持される。

続いて、走査電極ＳＣｉを接地電位に戻し、維持電極ＳＵｉに電圧Ｖｓを有する維持パルスを印加する。すると、維持放電が起こった放電セルＤＣでは、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧が放電開始電圧を超えるので、再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が起こり、維持電極ＳＵｉ上に負の壁電荷が蓄積され、走査電極ＳＣｉ上に正の壁電荷が蓄積される。

以降同様に、走査電極ＳＣｉと維持電極ＳＵｉとに予め定められた数の維持パルスを交互に印加することにより、書込み期間において書込み放電が発生した放電セルＤＣでは維持放電が継続して行われる。

維持期間終了前には、走査電極ＳＣｉに印加される電圧がＶｓに立ち上がってから所定時間（位相差ＴＲ）後に維持電極ＳＵｉに印加される電圧をＶｅ１に立ち上げる。それにより、図５を参照して説明した第１０ＳＦの終了時と同様に、走査電極ＳＣｉと維持電極ＳＵｉとの間で弱い消去放電が起こる。

第２ＳＦの初期化期間では、図５を参照して説明した擬似ＳＦと同様に、維持電極ＳＵｉの電圧をＶｅ１に保持し、データ電極Ｄｊを接地電位に保持し、走査電極ＳＣｉに正の電圧Ｖｉ５から負の電圧Ｖｉ４に向かって緩やかに下降するランプ電圧を印加する。すると、前のサブフィールドの維持期間で維持放電が起こった放電セルＤＣでは微弱な初期化放電が発生する。

それにより、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が弱められ、データ電極Ｄｋ上の壁電圧も書込み動作に適した値に調整される。

一方、前のサブフィールドで書込み放電および維持放電が起こらなかった放電セルＤＣにおいては、放電が発生することはなく、前のサブフィールドの初期化期間の終了時における壁電荷の状態がそのまま保たれる。

このように、第２ＳＦの初期化期間では、直前のサブフィールドで維持放電が起こった放電セルＤＣで選択的に初期化放電を発生させる選択初期化動作を行う。

第２ＳＦの書込み期間では、第１ＳＦの書込み期間と同様にして、書込み動作を１行目の放電セルからｎ行目の放電セルに至るまで順次行い、書込み期間が終了する。続く維持期間の動作は、維持パルス数を除いて第１ＳＦの維持期間の動作と同様であるため説明を省略する。

続く第３ＳＦ〜第１０ＳＦの初期化期間では、第２ＳＦの初期化期間と同様に選択初期化動作を行う。第３ＳＦ〜第１０ＳＦの書込み期間では、第２ＳＦと同様に維持電極ＳＵｉに電圧Ｖｅ２を印加して書込み動作を行う。第３ＳＦ〜第１０ＳＦの維持期間では、維持パルス数を除いて第１ＳＦの維持期間と同様の維持動作を行う。

（４）駆動波形の他の例
（４−ａ）壁電荷の調整に関して
擬似ＳＦの開始前における走査電極ＳＣｉおよび維持電極ＳＵｉの壁電荷の調整は以下の駆動波形を各電極に印加することにより行ってもよい。図６は、本発明の一実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動波形の他の例を示す拡大図である。

図６に示すように、本例では、選択初期化前に微弱な消去放電を行うために、前のフィールドの第１０ＳＦの最後に、維持電極ＳＵｉおよびデータ電極Ｄｊを接地電位に保持した状態で、走査電極ＳＣｉに、電圧波形の前縁が後縁よりも緩やかに変化するランプ電圧を印加する。このランプ電圧は、接地電位から正の電圧Ｖｓに向かって緩やかに上昇する。

ここで、維持放電が起こった放電セルＤＣでは、走査電極ＳＣｉに正の壁電荷が蓄積され、維持電極ＳＵｉに負の壁電荷が蓄積されている。したがって、上記のように、走査電極ＳＣｉにランプ電圧が印加されると、維持放電が起こった放電セルＤＣにおいては、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が放電開始電圧を超えるので、再び維持電極ＳＵｉと走査電極ＳＣｉとの間で微弱な消去放電が発生する。

その結果、走査電極ＳＣｉに蓄積される正の壁電荷および維持電極ＳＵｉに蓄積される負の壁電荷がやや低減され、走査電極ＳＣｉに正の壁電荷が多く残り、維持電極ＳＵｉに負の壁電荷が多く残る。このとき、データ電極Ｄｊ上には正の壁電荷が蓄積される。

これにより、図４および図５の例と同様に、その後の擬似ＳＦで選択初期化動作を行い、次のフィールドにおける第１ＳＦの初期化期間で全セル初期化動作を行うことにより、走査電極ＳＣｉ上の壁電圧、維持電極ＳＵｉ上の壁電圧およびデータ電極Ｄｊ上の壁電圧が、それぞれ書込み動作に適した値に調整される。

（５）駆動波形のさらに他の例
（５−ａ）壁電荷の調整に関して
擬似ＳＦの開始前における走査電極ＳＣｉおよび維持電極ＳＵｉの壁電荷の調整は以下の駆動波形を各電極に印加することにより行ってもよい。

図７は本発明の一実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動波形のさらに他の例を示す図であり、図８は図７の駆動波形の一部拡大図である。

以下、図７および図８の説明においては、１フィールドにおける第１０ＳＦを最終ＳＦと呼ぶ。

図７および図８に示される駆動波形について、図４および図５に示した駆動波形と異なる点を説明する。図７および図８に示すように、本例では、前のフィールドの第１０ＳＦ、すなわち最終ＳＦの最後に、維持電極ＳＵｉおよびデータ電極Ｄｊを接地電位に保持した状態で、走査電極ＳＣｉに、電圧波形の前縁が後縁よりも緩やかに変化する第１のランプ電圧を印加する。第１のランプ電圧は、図６の例と同様に、維持電極ＳＵｉと走査電極ＳＣｉとの間で微弱な消去放電を発生させるために用いられる。第１のランプ電圧は、接地電位から正の電圧Ｖｒに向かって緩やかに上昇する。正の電圧Ｖｒは、各ＳＦにおける維持期間に走査電極ＳＣｉに印加される維持パルス電圧Ｖｓよりも高い。

また、本例では、図７に示すように、第１〜第９ＳＦ、すなわち最終ＳＦを除くＳＦの維持期間終了前に、維持電極ＳＵｉおよびデータ電極Ｄｊを接地電位に保持した状態で、走査電極ＳＣｉに、電圧波形の前縁が後縁よりも緩やかに変化する第２のランプ電圧を印加する。第２のランプ電圧は、図６の例と同様に、維持電極ＳＵｉと走査電極ＳＣｉとの間で微弱な消去放電を発生させるために用いられる。第２のランプ電圧は、接地電位から正の電圧Ｖｓに向かって緩やかに上昇する。

このように、本例では、最終ＳＦの維持期間終了前に走査電極ＳＣｉに第１のランプ電圧が印加され、最終ＳＦを除くＳＦの維持期間終了前に走査電極ＳＣｉに第１のランプ電圧よりも低い第２のランプ電圧が印加される。

（５−ｂ）第１のランプ電圧および第２のランプ電圧
走査電極ＳＣｉに印加される第１のランプ電圧および第２のランプ電圧について説明する。

上述のように、本例では、最終ＳＦを除くＳＦの維持期間終了前に、走査電極ＳＣｉに接地電位から正の電圧Ｖｓに向かって緩やかに上昇する第２のランプ電圧が印加される。これにより、続くＳＦの書込み期間開始前に、走査電極ＳＣｉに正の壁電荷を多く残し、維持電極ＳＵｉに負の壁電荷を多く残すことができる。それにより、続くＳＦの書込み期間の書込み放電を弱くすることができ、隣接する放電セルＤＣ間のクロストークを防止することができる。

一方、本例では、最終ＳＦの維持期間終了前に、第２のランプ電圧よりも高い第１のランプ電圧が印加される。これは、以下の理由による。

本実施の形態においては、第１ＳＦの初期化期間における全セル初期化動作の直前に維持電極ＳＵｉとデータ電極Ｄｊとの間で強放電が発生するが、この強放電の強さは放電セルＤＣごとに異なる。

各放電セルＤＣにおいて、強放電の強さは前のフィールドで最後に点灯するＳＦ（以下、最終点灯ＳＦと略記する）の重み量の大きさに依存する。なお、各ＳＦの重み量は、そのＳＦの維持期間における維持パルス数に相当する。

例えば、最終点灯ＳＦの重み量が小さい場合、前のフィールドの最終点灯ＳＦにおける重み量が大きい場合に比べて、各放電セルＤＣにおいて発生するプライミングの量が少なくなる。ここで、プライミングとは放電のための起爆剤となる励起粒子をいう。

そのため、前のフィールドの最後に点灯するＳＦにおける重み量が小さい場合、各放電セルＤＣの放電開始電圧が高くなる。この場合に、走査電極ＳＣｉに印加されるランプ電圧が低いと、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が放電セルＤＣの放電開始電圧を超えても、わずかな期間しか微弱な放電が発生しない。

そのため、維持電極ＳＵｉに蓄積される負の壁電荷がほとんど低減されず、維持電極ＳＵｉに負の壁電荷が過剰に残ってしまう。これにより、前のフィールドの最終点灯ＳＦにおける重み量が小さい場合、続くフィールドの第１ＳＦの初期化期間に維持電極ＳＵｉとデータ電極Ｄｊとの間で発生する強放電が過大となる。

この場合、次のフィールドの第１ＳＦにおいて、安定した初期化放電を行うことができなくなる。また、本来発光すべきでない初期化期間に放電セルＤＣが発光することにより、低階調表示が困難となる。

そこで、本例では、最終ＳＦの維持期間終了前に、走査電極ＳＣｉに第２のランプ電圧よりも高い第１のランプ電圧を印加する。これにより、前のフィールドの最終点灯ＳＦにおける重み量が小さい場合でも、維持電極ＳＵｉに蓄積される負の壁電荷が確実に所定量低減される。その結果、安定した初期化放電を行うことができる。また、明瞭な低階調表示が実現される。

なお、本例においては、第２のランプ電圧を維持パルスの電圧Ｖｓと同じに設定しているが、第２のランプ電圧は、電圧Ｖｒよりも低ければ電圧Ｖｓよりも高く設定してもよい。

（６）駆動波形のさらに他の例
（６−ａ）フィールドにおける初期化期間の設定に関して
図４の例では、フィールドの最初のサブフィールドである第１ＳＦの最初に初期化期間が設けられている。以下に、初期化期間がフィールド内の所定のサブフィールド間に設けられる例を説明する。

図９は本発明の一実施の形態に係るプラズマディスプレイ装置の各電極に印加される駆動波形のさらに他の例を示す図であり、図１０は図９の駆動波形の一部拡大図である。

図９および図１０に示される駆動波形について、図４および図５に示した駆動波形と異なる点を説明する。図９に示すように、本例の駆動波形においては、前のフィールドの擬似ＳＦの後、次のフィールドの第１ＳＦで全セル初期化が行われない。

すなわち、第１ＳＦは初期化期間を有さず、それ以外のサブフィールドは初期化期間を有する。また、第１ＳＦで消去動作が行われた後、第２ＳＦの初期化期間で全セル初期化動作が行われる。

図９には、前のフィールドの第１０ＳＦの維持期間からその次のフィールドの第３ＳＦの初期化期間までが示されている。

第１ＳＦの書込み期間では、図４を参照して説明した書込み期間と同様に、走査電極Ｓ
Ｃｉに負の電圧Ｖａを有する走査パルスを印加するとともに、データ電極Ｄｋに正の電圧Ｖｄを有する書込みパルスを印加する。

これにより、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間で書込み放電が発生する。この書込み動作を１行目の放電セルＤＣからｎ行目の放電セルに至るまで順次行い、書込み期間が終了する。

続く維持期間でも、図４を参照して説明した維持期間と同様に、維持電極ＳＵｉを接地電位に戻し、走査電極ＳＣｉに電圧Ｖｓを有する維持パルスを印加する。

これにより、書込み期間で書込み放電が発生した放電セルＤＣにおいては、走査電極ＳＣｉと維持電極ＳＵｉとの間で維持放電が起こり、放電セルＤＣが発光する。以降同様に、走査電極ＳＣｉと維持電極ＳＵｉとに予め定められた数の維持パルスを交互に印加することにより、書込み期間において書込み放電が発生した放電セルＤＣでは維持放電が継続して行われる。

ここで、図１０に示すように、この第１ＳＦにおいては、維持期間の終了後、第２ＳＦの開始前に消去期間が設けられている。

消去期間においては、図４および図５を参照して説明した前のフィールドの第１０ＳＦの維持期間の最後と同様に、走査電極ＳＣｉの電圧をＶｓに立ち上げてから小さく設定された所定時間（位相差ＴＲ）後に維持電極ＳＵｉの電圧をＶｅ１に立ち上げる。

これにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱な消去放電を発生させる。それにより、走査電極ＳＣｉに正の壁電荷を多く残し、維持電極ＳＵｉに負の壁電荷を多く残すことができる。この状態で、第１のＳＦが終了する。

その後、図１０に示すように、第２ＳＦの初めに設定された初期化期間において、図４および図５の例と同様の全セル初期化動作を行う。さらにその後、第２ＳＦにおける書込み期間および維持期間においては、図４および図５の例と同様の書込み動作および維持動作を行う。

第２ＳＦに続く第３ＳＦから第１０ＳＦは、それぞれ初期化期間、書込み期間および維持期間を有するが、これらの初期化期間には選択初期化動作が行われる。

このように、本実施の形態に係るプラズマディスプレイ装置においては、全セル初期化動作を行う初期化期間をフィールド内の所定のサブフィールド間に設けてもよい。

（７）走査電極駆動回路５３の回路構成および動作制御
（７−ａ）回路構成
図１１は、図３の走査電極駆動回路５３の構成を示す回路図である。以下の説明では、駆動電圧の立ち上がり時に放電を行う正極性のパルスの例を示しているが、立ち下がり時に放電を行う負極性のパルスを用いてもよい。

図１１に示す走査電極駆動回路５３は、ＦＥＴ（電界効果型トランジスタ、以下トランジスタと略記する）Ｑ１１〜Ｑ２２、回収コンデンサＣ１１、コンデンサＣ１２〜Ｃ１５、回収コイルＬ１１，Ｌ１２、電源端子Ｖ１１〜Ｖ１４およびダイオードＤＤ１１〜ＤＤ１４を含む。

走査電極駆動回路５３のトランジスタＱ１３は、電源端子Ｖ１１とノードＮ１３との間に接続され、ゲートには制御信号Ｓ１３が入力される。電源端子Ｖ１１には、電圧Ｖｉ１が印加される。トランジスタＱ１４は、ノードＮ１３と接地端子との間に接続され、ゲートには制御信号Ｓ１４が入力される。

回収コンデンサＣ１１は、ノードＮ１１と接地端子との間に接続される。トランジスタＱ１１およびダイオードＤＤ１１は、ノードＮ１１とノードＮ１２ａとの間に直列に接続される。ダイオードＤＤ１２およびトランジスタＱ１２は、ノードＮ１２ｂとノードＮ１１との間に直列に接続される。トランジスタＱ１１のゲートには、制御信号Ｓ１１が入力され、トランジスタＱ１２のゲートには、制御信号Ｓ１２が入力される。回収コイルＬ１１は、ノードＮ１２ａとノードＮ１３との間に接続される。回収コイルＬ１２は、ノードＮ１２ｂとノードＮ１３との間に接続される。

コンデンサＣ１２は、ノードＮ１４とノードＮ１３との間に接続される。ダイオードＤＤ１３は、電源端子Ｖ１２とノードＮ１４との間に接続される。電源端子Ｖ１２には、電圧Ｖｒが印加される。

トランジスタＱ１５は、ノードＮ１４とノードＮ１５との間に接続され、ゲートには制御信号Ｓ１５が入力される。コンデンサＣ１３は、ノードＮ１４とトランジスタＱ１５のゲートとの間に接続される。トランジスタＱ１６は、ノードＮ１５とノードＮ１３との間に接続され、ゲートには制御信号Ｓ１６が入力される。

トランジスタＱ１７は、ノードＮ１５とノードＮ１６との間に接続され、ゲートには制御信号Ｓ１７が入力される。トランジスタＱ１８は、ノードＮ１６と電源端子Ｖ１３との間に接続され、ゲートには制御信号Ｓ１８が入力される。電源端子Ｖ１３には、電圧Ｖｉ４が印加される。コンデンサＣ１４は、ノードＮ１６とトランジスタＱ１８のゲートとの間に接続される。

コンデンサＣ１５は、ノードＮ１６とノードＮ１７との間に接続される。ダイオードＤＤ１４は、電源端子Ｖ１４とノードＮ１７との間に接続される。電源端子Ｖ１４には、電圧Ｖｓが印加される。

トランジスタＱ１９は、ノードＮ１７とノードＮ１８との間に接続され、ゲートには制御信号Ｓ１９が入力される。トランジスタＱ２０は、ノードＮ１８とノードＮ１６との間に接続され、ゲートには制御信号Ｓ２０が入力される。

トランジスタＱ２１は、ノードＮ１８と走査電極ＳＣｉとの間に接続され、ゲートには制御信号Ｓ２１が入力される。トランジスタＱ２２は、ノードＮ１６と走査電極ＳＣｉとの間に接続され、ゲートには制御信号Ｓ２２が入力される。

上記の制御信号Ｓ１１〜Ｓ２２は、図２のタイミング発生回路５５から走査電極駆動回路５３にタイミング信号として与えられる。

（７−ｂ）動作制御
図１２は、図５の第１ＳＦの初期化期間に図１１の走査電極駆動回路５３に与えられる制御信号Ｓ１１〜Ｓ２２のタイミングチャートである。

第１ＳＦの開始時点ｔ２において、制御信号Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１５，Ｓ１８，Ｓ１９，Ｓ２１がそれぞれローレベルになっている。それにより、トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１５，Ｑ１８，Ｑ１９，Ｑ２１はそれぞれオフしている。

また、制御信号Ｓ１４，Ｓ１６，Ｓ１７，Ｓ２０，Ｓ２２がそれぞれハイレベルとなっている。これにより、トランジスタＱ１４，Ｑ１６，Ｑ１７，Ｑ２０，Ｑ２２がそれぞれオンしている。この場合、走査電極ＳＣｉの電圧は接地電位になっている。

時点ｔ３において、制御信号Ｓ１１がハイレベルになり制御信号Ｓ１４がローレベルになる。これにより、トランジスタＱ１１がオンし、トランジスタＱ１４がオフする。それにより、回収コンデンサＣ１１から走査電極ＳＣｉに電流が流れ、走査電極ＳＣｉの電圧が上昇する。

さらに、制御信号Ｓ１１は時点ｔ３の直後にローレベルとなる。これにより、トランジスタＱ１１がオフする。同時に、制御信号Ｓ１３がハイレベルとなっている。これにより、トランジスタＱ１３がオンする。

この場合、回収コンデンサＣ１１から走査電極ＳＣｉに流れる電流が遮断され、電源端子Ｖ１１から走査電極ＳＣｉに電流が流れる。それにより、走査電極ＳＣｉの電圧が上昇し、時点ｔ４でＶｉ１となる。

次に、時点ｔ５において、制御信号Ｓ１５がハイレベルになり、制御信号Ｓ１６がローレベルとなる。これにより、トランジスタＱ１５がオンし、トランジスタＱ１６がオフする。

この場合、電源端子Ｖ１１から走査電極ＳＣｉに流れる電流が遮断されるとともに、電源端子Ｖ１２から走査電極ＳＣｉに電流が流れる。このとき、ノードＮ１５の電圧はＶｉ１に保持されているので、走査電極ＳＣｉの電圧が緩やかに上昇し、時点ｔ６でＶｉ２すなわち（Ｖｉ１＋Ｖｒ）となる。

次に、時点ｔ７において、制御信号Ｓ１５がローレベルになり、制御信号Ｓ１６がハイレベルとなる。これにより、トランジスタＱ１５がオフし、トランジスタＱ１６がオンする。それにより、走査電極ＳＣｉの電圧が下降し、時点ｔ８で電源端子Ｖ１１の電圧Ｖｉ１（上述の電圧Ｖｉ３）となる。

次に、時点ｔ９において、制御信号Ｓ１３がローレベルになり、制御信号Ｓ１７がローレベルになり、制御信号Ｓ１８がハイレベルとなる。これにより、トランジスタＱ１３がオフし、トランジスタＱ１７がオフし、トランジスタＱ１８がオンする。この場合、走査電極ＳＣｉの電圧は緩やかに下降し、時点ｔ１０で電源端子Ｖ１３の電圧Ｖｉ４となる。

時点ｔ１０において、制御信号Ｓ１９がハイレベルとなり、トランジスタＱ１９がオンする。それにより、走査電極ＳＣｉに電源端子Ｖ１４の電圧Ｖｓが印加されることにより、走査電極ＳＣｉの電圧はほぼ接地電位となる。

上記構成においては、例えばコンデンサＣ１３の静電容量を調整することにより、曲線状に変化するランプ波形（図示せず）を走査電極ＳＣｉに与えてもよい。

（８）維持電極駆動回路５４の回路構成および動作制御
（８−ａ）回路構成
図１３は図３の維持電極駆動回路５４の構成を示す回路図である。

図１３の維持電極駆動回路５４は、サステインドライバ５４０および電圧上昇回路５４１を含む。

図１３のサステインドライバ５４０は、ｎチャネルＦＥＴ（電界効果型トランジスタ、以下トランジスタと略記する）Ｑ１０１〜Ｑ１０４、回収コンデンサＣ１０１、回収コイルＬ１０１およびダイオードＤＤ２１〜ＤＤ２４を含む。

電圧上昇回路５４１は、ｎチャネルＦＥＴ（電界効果型トランジスタ、以下トランジスタと略記する）Ｑ１０５ａ，Ｑ１０７，Ｑ１０８、ｐチャネルＦＥＴ（電界効果型トランジスタ、以下トランジスタと略記する）Ｑ１０５ｂ、ダイオードＤＤ２５およびコンデンサＣ１０２を含む。

サステインドライバ５４０のトランジスタＱ１０１は、電源端子Ｖ１０１とノードＮ１０１との間に接続され、ゲートには制御信号Ｓ１０１が入力される。電源端子Ｖ１０１には、電圧Ｖｓが印加される。

トランジスタＱ１０２は、ノードＮ１０１と接地端子との間に接続され、ゲートには制御信号Ｓ１０２が入力される。ノードＮ１０１は、図２の維持電極ＳＵｉに接続される。

回収コンデンサＣ１０１は、ノードＮ１０３と接地端子との間に接続される。トランジスタＱ１０３およびダイオードＤＤ２１は、ノードＮ１０３とノードＮ１０２との間に直列に接続される。ダイオードＤＤ２２およびトランジスタＱ１０４は、ノードＮ１０２とノードＮ１０３との間に直列に接続される。

トランジスタＱ１０３のゲートには制御信号Ｓ１０３が入力され、トランジスタＱ１０４のゲートには制御信号Ｓ１０４が入力される。回収コイルＬ１０１は、ノードＮ１０１とノードＮ１０２との間に接続される。ダイオードＤＤ２３はノードＮ１０２と電源端子Ｖ１０１との間に接続され、ダイオードＤＤ２４は接地端子とノードＮ１０２との間に接続される。

電圧上昇回路５４１のダイオードＤＤ２５は、電源端子Ｖ１１１とノードＮ１０４との間に接続され、電源端子Ｖ１１１には、電圧Ｖｅ１が印加される。

トランジスタＱ１０５ａおよびトランジスタＱ１０５ｂは、ノードＮ１０４とノードＮ１０１との間に直列に接続される。トランジスタＱ１０５ａおよびトランジスタＱ１０５ｂのゲートにはそれぞれ制御信号Ｓ１０５ａおよび制御信号Ｓ１０５ｂが入力される。コンデンサＣ１０２は、ノードＮ１０４とノードＮ１０５との間に接続される。

トランジスタＱ１０７は、ノードＮ１０５と接地端子との間に接続され、ゲートには制御信号Ｓ１０７が入力される。トランジスタＱ１０８は、電源端子Ｖ１０３とノードＮ１０５との間に接続され、ゲートには制御信号Ｓ１０８が入力される。電源端子Ｖ１０３には、電圧ＶＥ２が印加される。なお、電圧ＶＥ２は、ＶＥ２＝Ｖｅ２−Ｖｅ１の関係を満たし、例えばＶＥ２＝５［Ｖ］である。

上記の制御信号Ｓ１０１〜Ｓ１０４，Ｓ１０５ａ，Ｓ１０５ｂ，Ｓ１０７，Ｓ１０８は、図３のタイミング発生回路５５から維持電極駆動回路５４にタイミング信号として与えられる。

（８−ｂ）動作制御
図１４は、図５の第１ＳＦの初期化期間およびその前後に維持電極駆動回路５４に与えられる制御信号Ｓ１０１〜Ｓ１０４，Ｓ１０５ａ，Ｓ１０５ｂ，Ｓ１０７，Ｓ１０８のタイミングチャートである。制御信号Ｓ１０５ｂは制御信号Ｓ１０５ａの波形に対して反転した波形を有する。

初めに、前のフィールドの擬似ＳＦの時点ｔ０において、制御信号Ｓ１０１，Ｓ１０２，Ｓ１０３，Ｓ１０４，Ｓ１０５ｂ，Ｓ１０８がそれぞれローレベルになっている。それにより、トランジスタＱ１０１，Ｑ１０２，Ｑ１０３，Ｑ１０４，Ｑ１０８はそれぞれオフし、トランジスタＱ１０５ｂはオンしている。また、制御信号Ｓ１０５ａ，Ｓ１０７がそれぞれハイレベルになっている。それにより、トランジスタＱ１０５ａ，Ｑ１０７はそれぞれオンしている。

この場合、電源端子Ｖ１１１からノードＮ１０４を通じて維持電極ＳＵｉに電流が流れる。それにより、維持電極ＳＵｉの電圧がＶｅ１に保持されている。

次に、擬似ＳＦの終了直前の時点ｔ１、すなわち次のフィールドの第１ＳＦの直前の時点ｔ１において、制御信号Ｓ１０４がハイレベルになり、制御信号Ｓ１０５ａがローレベルになり、制御信号Ｓ１０５ｂがハイレベルになっている。

これにより、トランジスタＱ１０４がオンし、トランジスタＱ１０５ａ，Ｑ１０５ｂがオフする。それにより、維持電極ＳＵｉ（ノードＮ１０１）から回収コイルＬ１０１、ダイオードＤＤ２２およびトランジスタＱ１０４を通して回収コンデンサＣ１０１に電流が流れる。このとき、パネル容量の電荷が回収コンデンサＣ１０１に回収される。その結果、維持電極ＳＵｉ（ノードＮ１０１）の電圧が下降する。

さらに、時点ｔ１の直後に、制御信号Ｓ１０４がローレベルとなり、制御信号Ｓ１０２がハイレベルとなる。これにより、トランジスタＱ１０４がオフし、トランジスタＱ１０２がオンする。それにより、ノードＮ１０１が接地され、維持電極ＳＵｉが接地電位となる。

次のフィールドの第１ＳＦの開始時点ｔ２から、走査電極ＳＣｉの電圧がＶｉ３から電圧Ｖｉ４へと下降を開始する時点ｔ８までの間では、制御信号Ｓ１０２がハイレベルになっている。これにより、維持電極ＳＵｉ（ノードＮ１０１）が接地電位に保持される。

ここで、時点ｔ８において、制御信号Ｓ１０２がローレベルとなり、制御信号Ｓ１０５ａがハイレベルとなり、制御信号Ｓ１０５ｂがローレベルとなる。これにより、トランジスタＱ１０２がオフし、トランジスタＱ１０５ａ，Ｑ１０５ｂがオンする。それにより、再び電源端子Ｖ１１１からノードＮ１０４を通じて維持電極ＳＵｉに電流が流れる。それにより、維持電極ＳＵｉの電圧がＶｅ１に保持される。

その後、初期化期間が経過した後、書込み期間開始直後の時点ｔ１１において、制御信号Ｓ１０７がローレベルとなり、制御信号Ｓ１０８がハイレベルとなる。これにより、トランジスタＱ１０７がオフし、トランジスタＱ１０８がオンする。それにより、電源端子Ｖ１０３からトランジスタＱ１０８を通してノードＮ１０５に電流が流れる。その結果、ノードＮ１０５の電圧がＶＥ２まで上昇する。この場合、維持電極ＳＵｉの電圧Ｖｅ１に電圧ＶＥ２が加算される。それにより、維持電極ＳＵｉ（ノードＮ１０１）の電圧がＶｅ２まで上昇する。

（９）データ電極駆動回路５２の回路構成および動作制御
（９−ａ）回路構成
図１５は図３のデータ電極駆動回路５２の構成を示す回路図である。

図１５のデータ電極駆動回路５２は、複数のｐチャネルＦＥＴ（電界効果型トランジスタ、以下トランジスタと略記する）Ｑ２１１〜Ｑ２１ｍ、複数のｎチャネルＦＥＴ（電界効果型トランジスタ、以下トランジスタと略記する）Ｑ２２１〜Ｑ２２ｍを含む。

ノードＮ２０１に電源端子Ｖ２０１が接続されている。電源端子Ｖ２０１には、電圧Ｖｄが印加されている。

トランジスタＱ２１１〜Ｑ２１ｍは、ノードＮ２０１とノードＮＤ１〜ＮＤｍとの間に接続されている。トランジスタＱ２２１〜Ｑ２２ｍは、ノードＮＤ１〜ＮＤｍと接地端子との間に接続されている。ノードＮＤ１〜ＮＤｍは、図２のデータ電極Ｄｊに接続されている。

複数のトランジスタＱ２１１〜Ｑ２１ｍのゲートには、それぞれ制御信号Ｓ２０１〜Ｓ２０ｍが入力される。また、トランジスタＱ２２１〜Ｑ２２ｍのゲートにも、それぞれ制御信号Ｓ２０１〜Ｓ２０ｍが入力される。

上記の制御信号Ｓ２０１〜Ｓ２０ｍは、図２のタイミング発生回路５５からデータ電極駆動回路５２にタイミング信号として与えられる。

（９−ｂ）動作制御
図１６は、図５の第１ＳＦの初期化期間にデータ電極駆動回路５２に与えられる制御信号Ｓ２０１〜Ｓ２０ｍのタイミングチャートである。

図１６に示すように、第１ＳＦの直前の時点ｔ１において、制御信号Ｓ２０１〜Ｓ２０ｍがともにハイレベルになっている。これにより、トランジスタＱ２１１〜Ｑ２１ｍはオフし、トランジスタＱ２２１〜２２ｍはオンしている。

この場合、ノードＮＤ１〜ＮＤｍがトランジスタＱ２２１〜２２ｍを介して接地端子と接続される。それにより、データ電極Ｄｊが接地電位となる。

次に、第１ＳＦの開始時点ｔ２において、制御信号Ｓ２０１〜Ｓ２０ｍがともにローレベルになる。これにより、トランジスタＱ２１１〜Ｑ２１ｍはオンし、トランジスタＱ２２１〜２２ｍはオフする。

この場合、ノードＮＤ１〜ＮＤｍがトランジスタＱ２１１〜２１ｍを介してノードＮ２０１と接続される。これにより、電源端子Ｖ２０１からノードＮ２０１およびトランジスタＱ２１１〜Ｑ２１ｍを通じてデータ電極Ｄｊに電流が流れる。それにより、データ電極Ｄｊの電圧がＶｄに保持される。

時点ｔ２から時点ｔ３までの間で、時点ｔ２から所定時間の経過後、制御信号Ｓ２０１〜Ｓ２０ｍがハイレベルになる。この場合、上述のようにデータ電極Ｄｊが接地電位となる。

その後、時点ｔ４において、再び制御信号Ｓ２０１〜Ｓ２０ｍがともにローレベルになる。制御信号Ｓ２０１〜Ｓ２０ｍは、時点ｔ４から時点ｔ９までローレベルに保持される。それにより、データ電極Ｄｊの電圧がＶｄに保持される。

時点ｔ９において、制御信号Ｓ２０１〜Ｓ２０ｍがハイレベルとなる。制御信号Ｓ２０１〜Ｓ２０ｍは、時点ｔ９から初期化期間の終了時までハイレベルに保持される。それにより、データ電極Ｄｊが接地電位に保持される。

（１０）走査電極駆動回路５３の他の回路構成および動作制御
（１０−ａ）回路構成
本実施の形態においては、以下の構成を有する走査電極駆動回路５３を用いてもよい。図１７は、図３の走査電極駆動回路５３の他の構成を示す回路図である。以下の説明においても、駆動電圧の立ち上がり時に放電を行う正極性のパルスの例を示しているが、立ち下がり時に放電を行う負極性のパルスを用いてもよい。

本例の走査電極駆動回路５３は、以下の点で図１１の走査電極駆動回路５３と構成が異なる。

図１７に示すように、本例の走査電極駆動回路５３において、トランジスタＱ１５は、ノードＮ１４とノードＮ１８との間に接続されている。図１１の例と同様に、ゲートには制御信号Ｓ１５が入力される。

また、トランジスタＱ１４は、ノードＮ１５と接地端子との間に接続され、ゲートには制御信号Ｓ１４が入力される。回収コイルＬ１２は、ノードＮ１５とノードＮ１２ｂとの間に接続されている。

（１０−ｂ）動作制御
図１８は、図５の第１ＳＦの初期化期間に図１７の走査電極駆動回路５３に与えられる制御信号Ｓ１１〜Ｓ２２のタイミングチャートである。

図１７の走査電極駆動回路５３に与えられる制御信号Ｓ１１〜Ｓ２２は、以下の点を除き図１１の走査電極駆動回路５３に与えられる制御信号Ｓ１１〜Ｓ２２と同じである。

図１８の例によれば、制御信号Ｓ２０は、時点ｔ４までハイレベルに維持されている。この場合、トランジスタＱ２０はオンしている。時点ｔ４の直前には、トランジスタＱ１１，Ｑ１２，Ｑ１４，Ｑ１５，Ｑ１８，Ｑ１９，Ｑ２１はオフし、トランジスタＱ１３，Ｑ１６，Ｑ１７，Ｑ２０，Ｑ２２はオンしている。したがって、電源端子Ｖ１１から走査電極ＳＣｉに電流が流れる。それにより、走査電極ＳＣｉの電圧がＶｉ１まで上昇する。

時点ｔ４で制御信号Ｓ２０がローレベルになる。これにより、トランジスタＱ２０がオフする。また、時点ｔ５において、制御信号Ｓ１５，Ｓ２１がハイレベルになり、制御信号Ｓ１６，Ｓ２２がローレベルとなる。これにより、トランジスタＱ１５，Ｑ２１がオンし、トランジスタＱ１６，Ｑ２２がオフする。

この場合、電源端子Ｖ１１から走査電極ＳＣｉに流れる電流が遮断されるとともに、電源端子Ｖ１２から走査電極ＳＣｉに電流が流れる。このとき、ノードＮ１６の電圧はＶｉ１に保持されているので、走査電極ＳＣｉの電圧が緩やかに上昇し、時点ｔ６でＶｉ２すなわち（Ｖｉ１＋Ｖｒ）となる。

次に、時点ｔ７において、制御信号Ｓ１５がローレベルになり、制御信号Ｓ１６，Ｓ１９がハイレベルとなる。これにより、トランジスタＱ１５がオフし、トランジスタＱ１６，Ｑ１９がオンする。この場合、電源端子Ｖ１２から走査電極ＳＣｉに流れる電流が遮断されるとともに、電源端子Ｖ１４から走査電極ＳＣｉに電流が流れる。それにより、走査電極ＳＣｉの電圧は下降する。このとき、ノードＮ１６の電圧はＶｉ１に保持されているので、走査電極ＳＣｉの電圧は、時点ｔ７ａで（Ｖｉ１＋Ｖｓ）に保持される。

次に、時点ｔ７ｂにおいて、制御信号Ｓ１９，Ｓ２１がローレベルになり、制御信号Ｓ２０，Ｓ２２がハイレベルとなる。これにより、トランジスタＱ１９，Ｑ２１がオフし、トランジスタＱ２０，Ｑ２２がオンする。この場合、電源端子Ｖ１４から走査電極ＳＣｉに流れる電流が遮断されるとともに、電源端子Ｖ１１から走査電極ＳＣｉに電流が流れる。それにより、時点ｔ８で走査電極ＳＣｉの電圧はＶｉ１まで下降する。

次に、時点ｔ９において、制御信号Ｓ１３，Ｓ１７がローレベルになり、制御信号Ｓ１８がハイレベルとなる。これにより、トランジスタＱ１３，Ｑ１７がオフし、トランジスタＱ１８がオンする。この場合、走査電極ＳＣｉの電圧は緩やかに下降し、時点ｔ１０で電源端子Ｖ１３の電圧Ｖｉ４となる。

時点ｔ１０において、制御信号Ｓ１９，Ｓ２１がハイレベルとなり、制御信号Ｓ２０，Ｓ２２がローレベルとなる。それにより、トランジスタＱ１９，Ｑ２１がオンし、トランジスタＱ２０，Ｑ２２がオフする。それにより、走査電極ＳＣｉの電圧はほぼ接地電位となる。

（１１）走査電極駆動回路５３のさらに他の回路構成および動作制御
（１１−ａ）回路構成
図１９は、図３の走査電極駆動回路５３のさらに他の構成を示す回路図である。以下の説明においても、駆動電圧の立ち上がり時に放電を行う正極性のパルスの例を示しているが、立ち下がり時に放電を行う負極性のパルスを用いてもよい。

本例の走査電極駆動回路５３は、以下の点で図１１の走査電極駆動回路５３と構成が異なる。

図１９に示すように、本例の走査電極駆動回路５３においては、図１１の走査電極駆動回路５３に設けられるトランジスタＱ１９，Ｑ２０およびコンデンサＣ１２が設けられていない。

また、トランジスタＱ２１は、ノードＮ１７と走査電極ＳＣｉとの間に接続され、ゲートには制御信号Ｓ２１が入力される。トランジスタＱ２２は、ノードＮ１６と走査電極ＳＣｉとの間に接続され、ゲートには制御信号Ｓ２２が入力される。

回収コイルＬ１２は、ノードＮ１５とノードＮ１２ｂとの間に接続されている。電源端子Ｖ１２には、電圧Ｖｒに代えて電圧Ｖｒ’が印加される。なお、電圧Ｖｒ’は、電圧Ｖｒに電圧（Ｖｉ１−Ｖｓ）を加算したものである。

（１１−ｂ）動作制御
図２０は、図５の第１ＳＦの初期化期間に図１９の走査電極駆動回路５３に与えられる制御信号Ｓ１１〜Ｓ１８，Ｓ２１，Ｓ２２のタイミングチャートである。

図２０に示すように、図１９の走査電極駆動回路５３において、走査電極ＳＣｉに印加される初期化期間の駆動波形は、図５の駆動波形とはやや異なる。先に、本例の走査電極ＳＣｉに印加される駆動波形について説明する。

図２０の駆動波形によれば、初期化期間の開始後、時点ｔ３から時点ｔ４にかけて走査電極ＳＣｉに印加される電圧はＶｓまで上昇し、保持される。

続いて、時点ｔ５から時点ｔ６にかけて、走査電極ＳＣｉに電圧Ｖｓから電圧Ｖｒ’分緩やかに上昇するランプ電圧が印加される。そして、時点ｔ６から時点ｔ７にかけて、走査電極ＳＣｉに印加される電圧は（Ｖｓ＋Ｖｒ’）に保持される。

時点ｔ７から時点ｔ７ａにかけては、走査電極ＳＣｉに印加される電圧が電圧Ｖｒ’分下降し、（Ｖｓ＋Ｖｉ１）に保持される。その後、時点ｔ７ｂから時点ｔ８にかけては、走査電極ＳＣｉに印加される電圧が電圧Ｖｓ分下降し、Ｖｉ１に保持される。

次に、時点ｔ９から時点ｔ１０にかけて、走査電極ＳＣｉに電圧Ｖｉ１から負の電圧Ｖｉ４にかけて下降するランプ電圧が印加される。最後に、時点１０において、走査電極ＳＣｉの電圧がＶｉ４からほぼ接地電位となるように立ち上げられ、保持される。この状態で、初期化期間が終了する。

上記のように、走査電極ＳＣｉに印加する駆動波形を得るために、図１９の走査電極駆動回路５３には、以下のような制御信号Ｓ１１〜Ｓ１８，Ｓ２１，Ｓ２２を印加する。

第１ＳＦの開始時点ｔ２において、制御信号Ｓ１１，Ｓ１２，Ｓ１３，Ｓ１５，Ｓ１８，Ｓ１９，Ｓ２１がそれぞれローレベルになっている。それにより、トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１５，Ｑ１８，Ｑ２１はそれぞれオフしている。

また、制御信号Ｓ１４，Ｓ１６，Ｓ１７，Ｓ２２がそれぞれハイレベルとなっている。これにより、トランジスタＱ１４，Ｑ１６，Ｑ１７，Ｑ２２がそれぞれオンしている。この場合、走査電極ＳＣｉは接地電位に保持される。

時点ｔ３において、制御信号Ｓ２１がハイレベルになり、制御信号Ｓ１４，Ｓ２２がローレベルになる。これにより、トランジスタＱ２１がオンし、トランジスタＱ１４，Ｑ２２がオフする。それにより、走査電極ＳＣｉの電圧がＶｓまで上昇する。

時点ｔ５において、制御信号Ｓ１５がハイレベルになり、制御信号Ｓ１６がローレベルになる。これにより、トランジスタＱ１５がオンし、トランジスタＱ１６がオフする。それにより、走査電極ＳＣｉの電圧がＶｓから電圧Ｖｒ’分緩やかに上昇し、時点ｔ６で（Ｖｓ＋Ｖｒ’）となる。また、時点ｔ６においては、制御信号Ｓ１３がハイレベルになる。これにより、トランジスタＱ１３がオンする。時点ｔ５から時点ｔ６にかけて、走査電極ＳＣｉの電圧が（Ｖｓ＋Ｖｒ’）に保持される。

次に、時点ｔ７において、制御信号Ｓ１５がローレベルになり、制御信号Ｓ１６がハイレベルとなる。これにより、トランジスタＱ１５がオフし、トランジスタＱ１６がオンする。それにより、走査電極ＳＣｉの電圧がＶｒ’分下降し、時点ｔ７ａで（Ｖｓ＋Ｖｉ１）となる。時点ｔ７ａから時点ｔ７ｂにかけて、走査電極ＳＣｉの電圧は（Ｖｓ＋Ｖｉ１）に保持される。

時点ｔ７ｂにおいては、制御信号Ｓ２１がローレベルになり、制御信号Ｓ２２がハイレベルとなる。これにより、トランジスタＱ２１がオフし、トランジスタＱ２２がオンする。この場合、走査電極ＳＣｉの電圧がＶｓ分下降し、時点ｔ８でＶｉ１となる。時点ｔ８から時点ｔ９にかけて、走査電極ＳＣｉの電圧はＶｉ１に保持される。

時点ｔ９において、制御信号Ｓ１３，Ｓ１７がローレベルになり、制御信号Ｓ１８がハイレベルとなる。これにより、トランジスタＱ１３，Ｑ１７がオフし、トランジスタＱ１８がオンする。この場合、走査電極ＳＣｉの電圧は緩やかに下降し、時点ｔ１０で電源端子Ｖ１３の電圧Ｖｉ４となる。

時点ｔ１０において、制御信号Ｓ２１がハイレベルとなり、トランジスタＱ２１がオンする。それにより、走査電極ＳＣｉに電源端子Ｖ１４の電圧Ｖｓが印加されることにより、走査電極ＳＣｉの電圧はほぼ接地電位となる。

上記構成においては、例えばコンデンサＣ１３の静電容量を調整することにより、曲線状に変化するランプ波形（図示せず）を走査電極ＳＣｉに与えてもよい。

（１２）走査電極駆動回路５３のさらに他の回路構成および動作制御
（１２−ａ）回路構成
図２１は、図３の走査電極駆動回路５３のさらに他の構成を示す回路図である。以下の説明においても、駆動電圧の立ち上がり時に放電を行う正極性のパルスの例を示しているが、立ち下がり時に放電を行う負極性のパルスを用いてもよい。

走査電極駆動回路５３は、走査ＩＣ（集積回路）１００、直流電源２００、保護抵抗３００、回収回路４００、ダイオードＤ１０、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ３〜Ｑ５，Ｑ７およびＮＰＮバイポーラトランジスタ（以下、トランジスタと略記する）Ｑ６，Ｑ８を含む。図２１には、走査電極駆動回路５３において１本の走査電極ＳＣ１に接続される１つの走査ＩＣ１００が示される。他の走査電極ＳＣ２〜ＳＣｎにも図２１の走査ＩＣ１００と同様の走査ＩＣがそれぞれ接続される。

走査ＩＣ１００は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ１，Ｑ２を含む。回収回路４００は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）ＱＡ，ＱＢ、回収コイルＬＡ，ＬＢ、回収コンデンサＣＲおよびダイオードＤＡ，ＤＢを含む。

走査ＩＣ１００はノードＮ１とノードＮ２との間に接続される。走査ＩＣ１００のトランジスタＱ１はノードＮ２と走査電極ＳＣ１との間に接続され、トランジスタＱ２は走査電極ＳＣ１とノードＮ１との間に接続される。トランジスタＱ１のゲートには制御信号Ｓ１が与えられ、トランジスタＱ２のゲートには制御信号Ｓ２が与えられる。

保護抵抗３００は、ノードＮ２とノードＮ３との間に接続される。電圧Ｖｉ１を受ける電源端子Ｖ２０は、ダイオードＤ１０を介してノードＮ３に接続される。直流電源２００は、ノードＮ１とノードＮ３との間に接続される。この直流電源２００は、電解コンデンサからなり、電圧Ｖｉ１を保持するフローティング電源として働く。以下、ノードＮ１の電位をＶＦＧＮＤとし、ノードＮ３の電位をＶｉ１Ｆとする。ノードＮ３の電位Ｖｉ１Ｆは、ノードＮ１の電位ＶＦＧＮＤに電圧Ｖｉ１を加算した値を有する。すなわち、Ｖｉ１Ｆ＝ＶＦＧＮＤ＋Ｖｉ１となる。

トランジスタＱ３は、電圧Ｖｒを受ける電源端子Ｖ２１とノードＮ４との間に接続され、ゲートには制御信号Ｓ３が与えられる。トランジスタＱ４は、ノードＮ１とノードＮ４との間に接続され、ゲートには制御信号Ｓ４が与えられる。トランジスタＱ５は、ノードＮ１と負の電圧−Ｖｉ４を受ける電源端子Ｖ２２との間に接続され、ゲートには制御信号Ｓ５が与えられる。制御信号Ｓ４は制御信号Ｓ５の反転信号である。

トランジスタＱ６，Ｑ７は、電圧Ｖｓを受ける電源端子Ｖ２３とノードＮ４との間に接続される。トランジスタＱ６のベースには制御信号Ｓ６が与えられ、トランジスタＱ７のゲートには制御信号Ｓ７が与えられる。トランジスタＱ８は、ノードＮ４と接地端子との間に接続され、ベースには制御信号Ｓ８が与えられる。

ノードＮ４とノードＮ５との間には、回収コイルＬＡ、ダイオードＤＡおよびトランジスタＱＡが直列に接続されるとともに、回収コイルＬＢ、ダイオードＤＢおよびトランジスタＱＢが直列に接続される。回収コンデンサＣＲはノードＮ５と接地端子との間に接続される。

図２１に示すように、トランジスタＱ３にはゲート抵抗ＲＧおよびコンデンサＣＧが接続される。他のトランジスタＱ５，Ｑ６にもゲート抵抗およびコンデンサが接続されるが、これらの図示は省略する。

（１２−ｂ）初期化期間における動作制御
本例の走査電極駆動回路５３は、例えば図７および図８で説明した駆動波形を得るために用いられる。初めに、図７および図８の第１ＳＦの初期化期間および書込み期間における走査電極駆動回路５３の動作制御について説明する。

図２２は、図８の第１ＳＦの初期化期間および書込み期間における詳細なタイミング図である。

図２２の最上段には、一点鎖線でノードＮ１の電位ＶＦＧＮＤの変化が示され、点線でノードＮ３の電位Ｖｉ１Ｆの変化が示され、実線で走査電極ＳＣ１の電位の変化が示される。なお、図２２には、回収回路４００に与えられる制御信号Ｓ９ａ，Ｓ９ｂは図示されていない。

第１ＳＦの開始時点ｔ２では、制御信号Ｓ１，Ｓ６，Ｓ３，Ｓ５がローレベルにあり、制御信号Ｓ２，Ｓ８，Ｓ７，Ｓ４がハイレベルにある。それにより、トランジスタＱ１，Ｑ６，Ｑ３，Ｑ５がオフし、トランジスタＱ２，Ｑ８，Ｑ７，Ｑ４がオンしている。したがって、ノードＮ１は接地電位（０Ｖ）となっており、ノードＮ３の電位Ｖｉ１ＦはＶｉ１となっている。また、トランジスタＱ２がオンしているので、走査電極ＳＣ１の電位は接地電位となっている。

時点ｔ３で、制御信号Ｓ８，Ｓ７がローレベルになり、トランジスタＱ８，Ｑ７がオフする。また、制御信号Ｓ１がハイレベルとなり、制御信号Ｓ２がローレベルとなる。それにより、トランジスタＱ１がオンし、トランジスタＱ２がオフする。したがって、走査電極ＳＣ１の電位がＶｉ１に立ち上がる。時点ｔ４から時点ｔ５にかけて走査電極ＳＣ１の電位がＶｉ１で維持される。

時点ｔ５で、制御信号Ｓ３がハイレベルになり、トランジスタＱ３がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤが接地電位からＶｒまで緩やかに上昇する。また、ノードＮ３の電位Ｖｉ１Ｆおよび走査電極ＳＣ１の電位がＶｉ１からＶｉ２（＝Ｖｉ１＋Ｖｒ）まで上昇する。

時点ｔ６で、制御信号Ｓ３がローレベルになり、トランジスタＱ３がオフする。それにより、ノードＮ１の電位ＶＦＧＮＤがＶｒで保持される。また、ノードＮ３の電位Ｖｉ１Ｆおよび走査電極ＳＣ１の電位が（Ｖｉ１＋Ｖｒ）で維持される。

時点ｔ７で、制御信号Ｓ６，Ｓ７がハイレベルになり、トランジスタＱ６，Ｑ７がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤがＶｉ１まで低下する。また、ノードＮ３の電位Ｖｉ１Ｆおよび走査電極ＳＣ１の電位が（Ｖｉ１＋Ｖｓ）まで低下する。時点ｔ７ａから時点ｔ７ｂにかけて、走査電極ＳＣ１の電位が（Ｖｉ１＋Ｖｓ）で維持される。

時点ｔ７ｂで、制御信号Ｓ１がローレベルとなり、制御信号Ｓ２がハイレベルとなる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位がＶｓまで低下する。これにより、時点ｔ８から時点ｔ９にかけて、走査電極ＳＣ１の電位がＶｓで維持される。

時点ｔ９で、制御信号Ｓ６，Ｓ４がローレベルになり、トランジスタＱ６，Ｑ４がオフする。また、制御信号Ｓ５がハイレベルになり、トランジスタＱ５がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が（−Ｖｉ４）に向かって緩やかに低下する。また、ノードＮ３の電位Ｖｉ１Ｆが（−Ｖｉ４＋Ｖｉ１）に向かって緩やかに低下する。

時点ｔ１０で、制御信号Ｓ１がハイレベルとなり、制御信号Ｓ２がローレベルとなる。それにより、トランジスタＱ１がオンし、トランジスタＱ２がオフする。したがって、走査電極ＳＣ１の電位が（−Ｖｉ４＋Ｖｓｅｔ２）から（−Ｖｉ４＋Ｖｉ１）まで上昇する。ここで、Ｖｓｅｔ２＜Ｖｉ１である。

書込み期間の時点ｔ１１で、制御信号Ｓ８がハイレベルになり、トランジスタＱ８がオンする。それにより、ノードＮ４が接地電位となる。このとき、トランジスタＱ４がオフしているので、ノードＮ１および走査電極ＳＣ１の電位は（−Ｖｉ４＋Ｖｉ１）で維持される。

時点ｔ１２で、制御信号Ｓ１がローレベルになり、制御信号Ｓ２がハイレベルになる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位が（−Ｖｉ４＋Ｖｉ１）から−Ｖｉ４まで低下する。

時点ｔ１２ａで、制御信号Ｓ１がハイレベルになり、制御信号Ｓ２がローレベルになる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位が−Ｖｉ４から（−Ｖｉ４＋Ｖｉ１）まで上昇する。その結果、走査電極ＳＣ１に走査パルスが発生する。

（１２−ｃ）維持期間における動作制御
続いて、前のフィールドの第１０ＳＦで走査電極ＳＣｉに第１のランプ電圧が印加される場合の走査電極駆動回路５３の動作制御について説明する。

図２３は図８の第１０ＳＦの維持期間開始時および維持期間終了前における詳細なタイミング図である。

図２３の最上段には、一点鎖線でノードＮ１の電位ＶＦＧＮＤの変化が示され、点線でノードＮ３の電位Ｖｉ１Ｆの変化が示され、実線で走査電極ＳＣ１の電位の変化が示される。なお、図２３には、回収回路４００に与えられる制御信号Ｓ９ａ，Ｓ９ｂは図示されていない。

維持期間の開始時点ｔ２０で、制御信号Ｓ１，Ｓ６，Ｓ３，Ｓ５がローレベルにあり、制御信号Ｓ２，Ｓ８，Ｓ７，Ｓ４がハイレベルにある。それにより、トランジスタＱ１，Ｑ６，Ｑ３，Ｑ５がオフし、トランジスタＱ２，Ｑ８，Ｑ７，Ｑ４がオンしている。したがって、ノードＮ１は接地電位となっており、ノードＮ３の電位Ｖｉ１ＦはＶｉ１となっている。また、トランジスタＱ２がオンしているので、走査電極ＳＣ１の電位は接地電位となっている。

時点ｔ２１で、制御信号Ｓ８がローレベルになり、トランジスタＱ８がオフする。このとき、制御信号Ｓ９ａ（図２１参照）がハイレベルとなり、トランジスタＱＡがオンする。それにより、回収コンデンサＣＲからノードＮ１および走査電極ＳＣ１に電流が供給され、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が上昇する。

時点ｔ２２で、制御信号Ｓ６がハイレベルとなり、トランジスタＱ６がオンする。このとき、制御信号Ｓ９ａ（図２１参照）がローレベルとなり、トランジスタＱＡはオフする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位がＶｓとなる。また、ノードＮ３の電位Ｖｉ１Ｆが（Ｖｉ１＋Ｖｓ）となる。

時点ｔ２３で、制御信号Ｓ６がローレベルとなり、トランジスタＱ６がオフする。このとき、制御信号Ｓ９ｂ（図２１参照）がハイレベルとなり、トランジスタＱＢがオンする。それにより、ノードＮ１および走査電極ＳＣ１から回収コンデンサＣＲに電流が供給され、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が低下する。

時点ｔ２４で、制御信号Ｓ８がハイレベルとなり、トランジスタＱ８がオンする。このとき、制御信号Ｓ９ｂ（図２１参照）がローレベルとなり、トランジスタＱＢはオフする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が接地電位となる。また、ノードＮ３の電位Ｖｉ１ＦがＶｉ１まで低下する。

このように、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位は接地電位とＶｓとに交互に変化する。また、ノードＮ３の電位Ｖｉ１ＦはＶｉ１と（Ｖｉ１＋Ｖｓ）とに交互に変化する。

第１０ＳＦの維持期間終了前において、走査電極ＳＣｉへの第１のランプ電圧の印加開始前の時点ｔ３０では、制御信号Ｓ１，Ｓ６，Ｓ３，Ｓ５がローレベルにあり、制御信号Ｓ２，Ｓ８，Ｓ７，Ｓ４がハイレベルにある。それにより、トランジスタＱ１，Ｑ６，Ｑ３，Ｑ５がオフし、トランジスタＱ２，Ｑ８，Ｑ７，Ｑ４がオンしている。したがって、ノードＮ１は接地電位となっており、ノードＮ３の電位Ｖｉ１ＦはＶｉ１となっている。また、トランジスタＱ２がオンしているので、走査電極ＳＣ１の電位は接地電位となっている。

時点ｔ３１で、制御信号Ｓ８がローレベルになり、トランジスタＱ８がオフする。また、制御信号Ｓ３がハイレベルになり、トランジスタＱ３がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が、トランジスタＱ３に接続されたゲート抵抗ＲＧおよびコンデンサＣＧにより構成されるＲＣ積分回路により、接地電位からＶｒまで緩やかに上昇する。また、ノードＮ３の電位Ｖｉ１ＦがＶｉ１から（Ｖｉ１＋Ｖｒ）まで上昇する。

時点ｔ３２で、制御信号Ｓ３がローレベルとなり、トランジスタＱ３がオフする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位がＶｒで保持される。また、ノードＮ３の電位Ｖｉ１Ｆが（Ｖｉ１＋Ｖｒ）で維持される。

時点ｔ３３で、制御信号Ｓ８がハイレベルとなり、トランジスタＱ８がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が接地電位となる。また、ノードＮ３の電位Ｖｉ１ＦがＶｉ１まで低下する。

時点ｔ３４で、制御信号Ｓ５がハイレベルとなり、トランジスタＱ５がオンする。また、制御信号Ｓ８，Ｓ４がローレベルとなり、トランジスタＱ８，Ｑ４がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が接地電位から徐々に低下する。また、ノードＮ３の電位Ｖｉ１Ｆが（Ｖｉ１＋Ｖｒ）からＶｉ１に低下する。

上記のように、本例の走査電極駆動回路５３においては、全セル初期化の行われるサブフィールドの直前のサブフィールドにおける維持期間終了前に、維持電極ＳＵｉと走査電極ＳＣｉとの間で微弱な消去放電を発生させるための第１のランプ電圧として維持パルスの電圧Ｖｓよりも高い電圧Ｖｒが走査電極ＳＣｉに印加される。

図示しないが、選択初期化の行われるサブフィールドの直前のサブフィールドにおける維持期間終了前には、維持電極ＳＵｉと走査電極ＳＣｉとの間で微弱な消去放電を発生させるための第２のランプ電圧として維持パルスの電圧と同じ電圧Ｖｓが走査電極ＳＣｉに印加される。

（１３）効果
本実施の形態に係るプラズマディスプレイ装置においては、全セル初期化動作が行われる初期化期間において、走査電極ＳＣｉが正の電圧Ｖｉ１へ立ち上がる時点ｔ３（図５、図６、図１０）の前にデータ電極Ｄｊに正の電圧Ｖｄが印加される。これにより、維持電極ＳＵｉとデータ電極Ｄｊとの間で強放電が発生する。

そのため、全セル初期化前の微弱な消去放電により維持電極ＳＵｉに負の壁電荷が多く残っている場合でも、走査電極ＳＣｉへのランプ電圧の印加時に走査電極ＳＣｉと維持電極ＳＵｉとの間で強放電が発生することが防止される。

それにより、走査電極ＳＣｉに適量の壁電荷が残存するので、ランプ電圧の上昇とともに走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が確実に放電開始電圧を超える。その結果、初期化期間において走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱な初期化放電が発生し、各電極ＳＣｉ，ＳＵｉ上の壁電荷が確実に所望量に調整される。

また、ランプ電圧が緩やかに上昇する間、データ電極Ｄｊは電圧Ｖｄに保持されているので、走査電極ＳＣｉとデータ電極Ｄｊとの間で強放電が発生することも防止される。

さらに、初期化期間の開始前に、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱な消去放電により走査電極ＳＣｉ上の壁電荷および維持電極ＳＵｉ上の壁電荷が低減される。それにより、走査電極ＳＣｉに正の壁電荷を多く残し、維持電極ＳＵｉに負の壁電荷を多く残すことができる。したがって、初期化期間後の書込み期間において、走査電極ＳＣｉとデータ電極Ｄｊとの間および維持電極ＳＵｉと走査電極ＳＣｉとの間の書込み放電が弱められる。その結果、隣接する放電セルＤＣ間の距離が小さい場合でも、隣接する放電セルＤＣ間でクロストークが発生することが防止される。

最終ＳＦを除くＳＦの維持期間終了前に、維持電極ＳＵｉおよびデータ電極Ｄｊを接地電位に保持した状態で、走査電極ＳＣｉに第２のランプ電圧を印加し、維持電極ＳＵｉおよびデータ電極Ｄｊを接地電位に保持した状態で、走査電極ＳＣｉに第２のランプ電圧よりも高い第１のランプ電圧を印加してもよい。

この場合、前のフィールドの最終点灯ＳＦにおける重み量が小さい場合でも、維持電極ＳＵｉに蓄積される負の壁電荷が確実に所定量低減される。その結果、安定した初期化放電を行うことができる。また、明瞭な低階調表示が実現される。

（１４）その他
（１４−ａ）
例えば図５に示すように、このプラズマディスプレイ装置においては、初期化期間の開始時点ｔ２でデータ電極Ｄｊにパルス状の正の電圧Ｖｄが印加される。これは、時点ｔ３で走査電極ＳＣｉへＶｉ１からＶｉ２に上昇するランプ電圧を印加する際に、データ電極Ｄｊを接地電位に保持するためである。これにより、ランプ電圧の立ち上がり時にリップルの発生が防止される。それにより、プラズマディスプレイ装置に耐圧が低いＩＣ（集積回路）を用いることができる。

したがって、プラズマディスプレイ装置を構成するＩＣ（集積回路）の耐圧が高い場合には、データ電極Ｄｊに印加する正の電圧Ｖｄをパルス状にしなくてもよい。すなわち、走査電極ＳＣｉへランプ電圧を印加する間（例えば、時点ｔ２から時点ｔ９の間）、データ電極Ｄｊに継続して正の電圧Ｖｄを印加してもよい。

（１４−ｂ）
上記実施の形態では、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４において、スイッチング素子としてｎチャネルＦＥＴおよびｐチャネルＦＥＴが用いられているが、スイッチング素子はこれらに限られない。

例えば、上記各回路において、ｎチャネルＦＥＴに代えてｐチャネルＦＥＴまたはＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等を用いてもよいし、ｐチャネルＦＥＴに代えて、ｎチャネルＦＥＴまたはＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等を用いてもよい。

（１５）請求項の各構成要素と実施の形態の各要素との対応
以下、請求項の各構成要素と実施の形態の各要素との対応の例について説明するが、本発明は下記の例に限定されない。

上記実施の形態では、電圧Ｖｉ１および図２０の電圧Ｖｓが第１の電位の例であり、電圧Ｖｉ２および図２０の電圧（Ｖｓ＋Ｖｒ’）が第２の電位の例であり、電圧Ｖｅ１が第３の電位の例であり、接地電位が第４の電位の例であり、接地電位が第５の電位の例であり、電圧Ｖｄが第６の電位の例であり、電圧Ｖｒが第７の電位の例であり、電圧Ｖｓが第８の電位の例であり、図５、図６および図１０の時点ｔ３が走査電極の第１の電位への変化開始時点の例である。

請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。

本発明は、種々の画像を表示する表示装置に利用することができる。

Claims (3)

1. 走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動するプラズマディスプレイ装置であって、
   前記走査電極を駆動する走査電極駆動回路と、
   前記維持電極を駆動する維持電極駆動回路と、
   前記データ電極を駆動するデータ電極駆動回路とを備え、
   前記複数のサブフィールドのうち前記１フィールド期間の最初のサブフィールドは、前記複数の放電セルの壁電荷を書込み放電が可能な状態に調整する第１の初期化期間を含み、
   前記複数のサブフィールドのうち前記第１の初期化期間を含まないサブフィールドは、前記複数の放電セルのうち維持放電を行った放電セルの壁電荷を書込み放電が可能な状態に調整する第２の初期化期間を含み、
   前記走査電極駆動回路は、前記第１の初期化期間に先行する前の維持期間の最後において、維持放電を行った放電セルの壁電荷を低減するために、第７の電位を有する第１のランプパルス電圧を前記走査電極に印加し、前記第１の初期化期間において初期化放電のために第１の電位から第２の電位に変化するランプ電圧を前記走査電極に印加し、前記第２の初期化期間に先行する前の維持期間の最後において、維持放電を行った放電セルの壁電荷を低減するために、第８の電位を有する第２のランプパルス電圧を前記走査電極に印加し、
   前記維持電極駆動回路は、前記第１のランプパルス電圧の期間中に前記維持電極を前記第４の電位に保持し、前記走査電極の前記第１の電位への変化開始時点よりも前に前記走査電極と前記維持電極との間の電位差が小さくなるように第３の電位から第４の電位に変化する電圧を前記維持電極に印加し、前記第２のランプパルス電圧の期間中に前記維持電極を前記第４の電位に保持し、
   前記データ電極駆動回路は、前記走査電極の前記第１の電位への変化開始時点よりも前に前記維持電極の電圧の変化に同期して前記維持電極と各データ電極との間の電位差が大きくなるように第５の電位から第６の電位に変化する電圧を各データ電極に印加し、
   前記第１のランプパルス電圧の前縁は後縁よりも緩やかに変化し、
   前記第２のランプパルス電圧の前縁は後縁よりも緩やかに変化し、
   前記第７の電位は、前記第８の電位よりも高い、プラズマディスプレイ装置。
2. 前記データ電極駆動回路は、前記走査電極の前記第１の電位への変化開始時点よりも前に各データ電極の電圧を前記第６の電位から前記第５の電位に変化させた後、前記走査電極の前記第１の電位への変化開始時点よりも後に、再度各データ電極の電圧を前記第６の電位に戻す請求項１記載のプラズマディスプレイ装置。
3. 走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動するプラズマディスプレイ装置の駆動方法であって、
   前記走査電極を駆動するステップと、
   前記維持電極を駆動するステップと、
   前記データ電極を駆動するステップとを備え、
   前記複数のサブフィールドのうち前記１フィールド期間の最初のサブフィールドは、前記複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間を含み、
   前記複数のサブフィールドのうち前記第１の初期化期間を含まないサブフィールドは、前記複数の放電セルのうち維持放電を行った放電セルの壁電荷を書込み放電が可能な状態に調整する第２の初期化期間を含み、
   前記走査電極を駆動するステップは、前記第１の初期化期間に先行する前の維持期間の最後において、維持放電を行った放電セルの壁電荷を低減するために、第７の電位を有する第１のランプパルス電圧を前記走査電極に印加するステップと、前記初期化期間において初期化放電のために第１の電位から第２の電位に変化するランプ電圧を前記走査電極に印加するステップと、前記第２の初期化期間に先行する前の維持期間の最後において、維持放電を行った放電セルの壁電荷を低減するために、第８の電位を有する第２のランプパルス電圧を前記走査電極に印加するステップとを含み、
   前記維持電極を駆動するステップは、前記第１のランプパルス電圧の期間中に前記維持電極を前記第４の電位に保持するステップと、前記走査電極の前記第１の電位への変化開始時点よりも前に前記走査電極と前記維持電極との間の電位差が小さくなるように第３の電位から第４の電位に変化する電圧を前記維持電極に印加するステップと、前記第２のランプパルス電圧の期間中に前記維持電極を前記第４の電位に保持するステップとを含み、
   前記データ電極を駆動するステップは、前記走査電極の前記第１の電位への変化開始時点よりも前に前記維持電極の電圧の変化に同期して前記維持電極と各データ電極との間の電位差が大きくなるように第５の電位から第６の電位に変化する電圧を各データ電極に印加するステップを含み、
   前記第１のランプパルス電圧の前縁は後縁よりも緩やかに変化し、
   前記第２のランプパルス電圧の前縁は後縁よりも緩やかに変化し、
   前記第７の電位は、前記第８の電位よりも高い、プラズマディスプレイ装置の駆動方法。

Images