JP5275244B2 - 駆動装置、駆動方法およびプラズマディスプレイ装置 - Google Patents

Description

本発明は、複数の放電セルを選択的に放電させることによりプラズマディスプレイパネルに画像を表示させる駆動装置、駆動方法およびプラズマディスプレイ装置に関する。

プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルを備える。

前面板は、前面ガラス基板、複数の表示電極、誘電体層および保護層により構成される。各表示電極は、一対の走査電極および維持電極からなる。複数の表示電極は、前面ガラス基板上に互いに平行に形成され、それらの表示電極を覆うように誘電体層および保護層が形成されている。

背面板は、背面ガラス基板、複数のデータ電極、誘電体層、複数の隔壁および蛍光体層により構成される。背面ガラス基板上に複数のデータ電極が平行に形成され、それらを覆うように誘電体層が形成されている。その誘電体層上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とにＲ（赤）、Ｇ（緑）およびＢ（青）の蛍光体層が形成されている。

そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。表示電極とデータ電極とが対向する部分に放電セルが形成される。

このような構成を有するパネルにおいて、各放電セル内でガス放電により紫外線が発生し、その紫外線でＲ、ＧおよびＢの蛍光体が励起されて発光する。それにより、カラー表示が行われる。なお、パネル上の１画素は、Ｒ、ＧおよびＢの蛍光体をそれぞれ含む３つの放電セルにより構成される。

パネルを駆動する方法としてはサブフィールド法が用いられている。サブフィールド法では、１フィールド期間が複数のサブフィールドに分割され、それぞれのサブフィールドで各放電セルを発光または非発光させることにより階調表示が行われる。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。

初期化期間においては、各放電セルで微弱放電（初期化放電）が行われ、続く書込み動作のために必要な壁電荷が形成される。加えて、初期化期間は、放電遅れを小さくし、書込み放電を安定して発生させるためのプライミングを発生させるという働きを有する。ここで、プライミングとは、放電のための起爆剤となる励起粒子をいう。

なお、初期化期間には、全ての放電セルを放電させる全セル初期化期間と、維持放電を行った放電セルのみ放電させる選択初期化期間とがある。例えば、全セル初期化期間は１フィールド期間の最初のサブフィールドに設定され、選択初期化期間は１フィールド期間の２番目以降のサブフィールドに設定される。

書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極に表示すべき画像信号に対応した書込みパルスを印加する。それにより、走査電極とデータ電極との間で選択的に書込み放電が発生し、選択的な壁電荷形成が行われる。

続く維持期間では、表示させるべき輝度に応じた所定の回数の維持パルスを走査電極と維持電極との間に印加する。それにより、書込み放電による壁電荷形成が行われた放電セルで選択的に放電が起こり、その放電セルが発光する。

ここで、上記の全セル初期化期間においては、各放電セルで微弱放電を発生させるために、走査電極、維持電極およびデータ電極の各々に印加する電圧を調整する。

具体的には、全セル初期化期間の前半部（以下、上昇期間と呼ぶ）において、データ電極および維持電極の電圧を接地電位（基準電圧）に保持した状態で、緩やかに上昇するランプ電圧を走査電極に印加する。これにより、上昇期間中に、走査電極とデータ電極との間、および維持電極とデータ電極との間に微弱放電を発生させる。

また、全セル初期化期間の後半部（以下、下降期間と呼ぶ）において、データ電極および維持電極の電圧を接地電位に保持した状態で、緩やかに下降するランプ電圧を走査電極に印加する。これにより、下降期間中に、走査電極とデータ電極との間、および維持電極とデータ電極との間に微弱放電を発生させる。

このように、全セル初期化期間中、走査電極にランプ電圧または段階的に上昇または下降する電圧を印加するパネルの駆動方法が、例えば特許文献１に開示されている。これにより、走査電極および維持電極に蓄積された壁電荷が消去され、走査電極、維持電極およびデータ電極の各々に、書込み動作のために必要な壁電荷が蓄積される。

特開２００３−１５５９９号公報

パネルの全体に黒を表示する場合には、全ての放電セルが１フィールド期間にわたって非発光状態にされる。この場合、書込み期間において、すべてのデータ電極に書込みパルスが印加されない。それにより、すべての放電セルにおいて書込み放電が発生せず、続く維持期間においてすべての放電セルが発光しない。このようにして、パネルの全体に黒が表示される。

この場合、画像のコントラストを向上させるために、パネルの全体に表示される黒の輝度をできる限り低くすることが望まれている。しかしながら、上記のように、初期化期間において一部またはすべての放電セルが微弱放電するために、発光輝度が完全には０とならない。その結果、パネルの全体に表示される黒の輝度を十分に低下させることができない。

本発明の目的は、全ての画素が黒を表示する際に、黒輝度を十分に低くすることが可能なプラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置を提供することである。

（１）本発明の一局面に従う駆動装置は、複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置であって、複数の走査電極を駆動する走査電極駆動回路と、複数の維持電極を駆動する維持電極駆動回路と、各フィールド期間において複数の放電セルの少なくとも１つが点灯するかまたは全てが点灯しないかを判別する判別部とを備え、走査電極駆動回路は、各サブフィールドの初期化期間内における第１の期間で複数の走査電極に第１の電位から第２の電位に降下する第１のランプ波形を印加し、判別部により複数の放電セルの少なくとも１つが点灯すると判別された場合に各サブフィールドの書込み期間において複数の走査電極に書込み放電のための走査パルスを印加し、判別部により複数の放電セルの全てが点灯しないと判別された場合に各サブフィールドの書込み期間において複数の走査電極に走査パルスを印加せず、維持電極駆動回路は、判別部により複数の放電セルの少なくとも１つが点灯すると判別された場合に第１の期間内における第１の期間よりも短い第２の期間で複数の維持電極に第３の電位から第４の電位に下降する第２のランプ波形を印加し、判別部により複数の放電セルの全てが点灯しないと判別された場合に第１の期間内における第１の期間よりも短く第２の期間よりも長い第３の期間で複数の維持電極に第３の電位から第５の電位に下降する第３のランプ波形を印加するものである。

この駆動装置においては、各フィールド期間において複数の放電セルの少なくとも１つが点灯するかまたは全てが点灯しないかが判別部により判別される。

各サブフィールドの初期化期間内における第１の期間で、走査電極駆動回路により複数の走査電極に第１の電位から第２の電位に降下する第１のランプ波形が印加される。

複数の放電セルの少なくとも１つが点灯すると判別された場合、第１の期間内における第１の期間よりも短い第２の期間で、維持電極駆動回路により複数の維持電極に第３の電位から第４の電位に降下する第２のランプ波形が印加される。この場合、第２の期間で走査電極の電位が降下するとともに維持電極の電位が降下する。これにより、走査電極と維持電極との間の電位差が大きくなることが抑制される。その結果、第２の期間において初期化放電の発生が抑制される。

その後、各サブフィールドの書込み期間において、走査電極駆動回路により複数の走査電極に書込み放電のための走査パルスが印加される。これにより、各走査電極上の選択された放電セルが点灯する。

このように、第２の期間で初期化放電が抑制されることにより、第１の期間中の初期化放電の発生期間が短縮されるので、初期化放電による放電セルの発光が抑制される。その結果、黒の輝度が低くなり、コントラストが向上する。

一方、複数の放電セルの全てが点灯しないと判別された場合、第１の期間よりも短く第２の期間よりも長い第３の期間で、維持電極駆動回路により複数の維持電極に第３の電位から第５の電位に降下する第３のランプ波形が印加される。この場合、第３の期間で走査電極の電位が降下するとともに維持電極の電位が降下する。これにより、走査電極と維持電極との間の電位差が大きくなることが抑制される。その結果、第３の期間において初期化放電の発生が抑制される。

その後、各サブフィールドの書込み期間において、走査電極駆動回路により複数の走査電極に書込み放電のための走査パルスが印加されない。この場合、全ての放電セルにおいて書込み放電が発生しない。

このように、第３の期間で初期化放電が抑制されることにより、第１の期間中の初期化放電の発生期間がさらに大きく短縮されるので、初期化放電による放電セルの発光が十分に抑制される。その結果、全画面に表示された黒の輝度が十分に低下される。

また、第３の期間の経過後、各サブフィールドの書込み期間に複数の走査電極に走査パルスが印加されない。それにより、初期化放電の発生期間の短縮により各放電セルに多くの壁電荷が残留する場合でも、書込み期間における誤放電の発生が確実に防止される。

上記のように、各フィールド期間において複数の放電セルの少なくとも１つが点灯するかまたは全てが点灯しないかの判別結果に応じて、走査電極および維持電極の駆動波形が切り替わるので、全画面に黒が表示されるときの黒の輝度を十分に低下させることが可能となっている。

（２）維持電極駆動回路は、判別部により複数の放電セルの少なくとも１つが点灯すると判別された場合に第２の期間で複数の維持電極をフローティング状態にし、判別部により複数の放電セルの全てが点灯しないと判別された場合に第３の期間で複数の維持電極をフローティング状態にしてもよい。

維持電極がフローティング状態になると、各維持電極の電位は、容量結合により対応する走査電極の電位変化に従って変化する。これにより、第２および第３の期間においては、維持電極の電位が、走査電極に印加される第１のランプ波形に従って変化する。したがって、簡単な回路構成で、複数の維持電極に第２および第３のランプ波形を印加することができる。その結果、コストの上昇が抑制される。

（３）走査電極駆動回路は、少なくとも１つのサブフィールドの初期化期間内における第１の期間より前の第４の期間で初期化放電のために複数の走査電極に第６の電位から第７の電位に上昇する第４のランプ波形を印加し、維持電極駆動回路は、第４の期間内における第４の期間よりも短い第５の期間で複数の維持電極に第８の電位から第９の電位に上昇する第５のランプ波形を印加してもよい。

この場合、少なくとも１つのサブフィールドにおいては、第１の期間より前の第４の期間で、走査電極駆動回路により複数の走査電極に第６の電位から第７の電位に上昇する第４のランプ波形が印加される。それにより、初期化期間において第４の期間および第１の期間で合計２回の初期化放電が発生する。その結果、複数の放電セルの全ての電荷が書込み放電に適した状態に調整される。

また、第４の期間内における第４の期間よりも短い第５の期間で、維持電極駆動回路により複数の維持電極に第８の電位から第９の電位に上昇する第５のランプ波形が印加される。この場合、第５の期間で走査電極の電位が上昇するとともに維持電極の電位が上昇する。それにより、走査電極と維持電極との間の電位差が大きくなることが抑制される。その結果、第５の期間において初期化放電の発生が抑制される。

このように、第５の期間で初期化放電が抑制されることにより、第４の期間中の初期化放電の発生期間が短縮されるので、初期化放電による放電セルの発光が抑制される。その結果、黒の輝度が低くなり、コントラストが向上する。

（４）維持電極駆動回路は、第５の期間で複数の維持電極をフローティング状態にしてもよい。

維持電極がフローティング状態になると、各維持電極の電位は、容量結合により対応する走査電極の電位変化に従って変化する。これにより、第５の期間においては、維持電極の電位が、走査電極に印加される第４のランプ波形に従って変化する。したがって、簡単な回路構成で、複数の維持電極に第５のランプ波形を印加することができる。その結果、コストの上昇が抑制される。

（５）本発明の他の局面に従う駆動方法は、複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動方法であって、各フィールド期間において複数の放電セルの少なくとも１つが点灯するかまたは全てが点灯しないかを判別するステップと、各サブフィールドの初期化期間内における第１の期間で複数の走査電極に第１の電位から第２の電位に降下する第１のランプ波形を印加するステップと、複数の放電セルの少なくとも１つが点灯すると判別された場合に第１の期間内における第１の期間よりも短い第２の期間で複数の維持電極に第３の電位から第４の電位に下降する第２のランプ波形を印加し、各サブフィールドの書込み期間において複数の走査電極に書込み放電のための走査パルスを印加するステップと、複数の放電セルの全てが点灯しないと判別された場合に第１の期間内における第１の期間よりも短く第２の期間よりも長い第３の期間で複数の維持電極に第３の電位から第５の電位に下降する第３のランプ波形を印加し、各サブフィールドの書込み期間において複数の走査電極に走査パルスを印加しないステップとを備えるものである。

この駆動方法においては、各フィールド期間において複数の放電セルの少なくとも１つが点灯するかまたは全てが点灯しないかが判別される。

各サブフィールドの初期化期間内における第１の期間で、複数の走査電極に第１の電位から第２の電位に降下する第１のランプ波形が印加される。

複数の放電セルの少なくとも１つが点灯すると判別された場合、第１の期間内における第１の期間よりも短い第２の期間で、複数の維持電極に第３の電位から第４の電位に降下する第２のランプ波形が印加される。この場合、第２の期間で走査電極の電位が降下するとともに維持電極の電位が降下する。これにより、走査電極と維持電極との間の電位差が大きくなることが抑制される。その結果、第２の期間において初期化放電の発生が抑制される。

その後、各サブフィールドの書込み期間において、複数の走査電極に書込み放電のための走査パルスが印加される。これにより、各走査電極上の選択された放電セルが点灯する。

このように、第２の期間で初期化放電が抑制されることにより、第１の期間中の初期化放電の発生期間が短縮されるので、初期化放電による放電セルの発光が抑制される。その結果、黒の輝度が低くなり、コントラストが向上する。

一方、複数の放電セルの全てが点灯しないと判別された場合、第１の期間よりも短く第２の期間よりも長い第３の期間で、複数の維持電極に第３の電位から第５の電位に降下する第３のランプ波形が印加される。この場合、第３の期間で走査電極の電位が降下するとともに維持電極の電位が降下する。これにより、走査電極と維持電極との間の電位差が大きくなることが抑制される。その結果、第３の期間において初期化放電の発生が抑制される。

その後、各サブフィールドの書込み期間において、複数の走査電極に書込み放電のための走査パルスが印加されない。この場合、全ての放電セルにおいて書込み放電が発生しない。

このように、第３の期間で初期化放電が抑制されることにより、第１の期間中の初期化放電の発生期間がさらに大きく短縮されるので、初期化放電による放電セルの発光が十分に抑制される。その結果、全画面に表示された黒の輝度が十分に低下される。

また、第３の期間の経過後、各サブフィールドの書込み期間に複数の走査電極に走査パルスが印加されない。それにより、初期化放電の発生期間の短縮により各放電セルに多くの壁電荷が残留する場合でも、書込み期間における誤放電の発生が確実に防止される。

上記のように、各フィールド期間において複数の放電セルの少なくとも１つが点灯するかまたは全てが点灯しないかの判別結果に応じて、走査電極および維持電極の駆動波形が切り替わるので、全画面に黒が表示されるときの黒の輝度を十分に低下させることが可能となっている。

（６）本発明のさらに他の局面に従うプラズマディスプレイ装置は、複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、プラズマディスプレイパネルを１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、駆動装置は、複数の走査電極を駆動する走査電極駆動回路と、複数の維持電極を駆動する維持電極駆動回路と、各サブフィールド期間において複数の放電セルの少なくとも１つが点灯するかまたは全てが点灯しないかを判別する判別部とを備え、走査電極駆動回路は、各サブフィールドの初期化期間内における第１の期間で複数の走査電極に第１の電位から第２の電位に降下する第１のランプ波形を印加し、判別部により複数の放電セルの少なくとも１つが点灯すると判別された場合に各サブフィールドの書込み期間において複数の走査電極に書込み放電のための走査パルスを印加し、判別部により複数の放電セルの全てが点灯しないと判別された場合に各サブフィールドの書込み期間において複数の走査電極に走査パルスを印加せず、維持電極駆動回路は、判別部により複数の放電セルの少なくとも１つが点灯すると判別された場合に第１の期間内における第１の期間よりも短い第２の期間で複数の維持電極に第３の電位から第４の電位に下降する第２のランプ波形を印加し、判別部により複数の放電セルの全てが点灯しないと判別された場合に第１の期間内における第１の期間よりも短く第２の期間よりも長い第３の期間で複数の維持電極に第３の電位から第５の電位に下降する第３のランプ波形を印加するものである。

このプラズマディスプレイ装置においては、複数の放電セルを有するプラズマディスプレイパネルが、駆動装置により１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動される。

駆動装置においては、各フィールド期間において複数の放電セルの少なくとも１つが点灯するかまたは全てが点灯しないかが判別部により判別される。

各サブフィールドの初期化期間内における第１の期間で、走査電極駆動回路により複数の走査電極に第１の電位から第２の電位に降下する第１のランプ波形が印加される。

複数の放電セルの少なくとも１つが点灯すると判別された場合、第１の期間内における第１の期間よりも短い第２の期間で、維持電極駆動回路により複数の維持電極に第３の電位から第４の電位に降下する第２のランプ波形が印加される。この場合、第２の期間で走査電極の電位が降下するとともに維持電極の電位が降下する。これにより、走査電極と維持電極との間の電位差が大きくなることが抑制される。その結果、第２の期間において初期化放電の発生が抑制される。

その後、各サブフィールドの書込み期間において、走査電極駆動回路により複数の走査電極に書込み放電のための走査パルスが印加される。これにより、各走査電極上の選択された放電セルが点灯する。

このように、第２の期間で初期化放電が抑制されることにより、第１の期間中の初期化放電の発生期間が短縮されるので、初期化放電による放電セルの発光が抑制される。その結果、黒の輝度が低くなり、コントラストが向上する。

一方、複数の放電セルの全てが点灯しないと判別された場合、第１の期間よりも短く第２の期間よりも長い第３の期間で、維持電極駆動回路により複数の維持電極に第３の電位から第５の電位に降下する第３のランプ波形が印加される。この場合、第３の期間で走査電極の電位が降下するとともに維持電極の電位が降下する。これにより、走査電極と維持電極との間の電位差が大きくなることが抑制される。その結果、第３の期間において初期化放電の発生が抑制される。

その後、各サブフィールドの書込み期間において、走査電極駆動回路により複数の走査電極に書込み放電のための走査パルスが印加されない。この場合、全ての放電セルにおいて書込み放電が発生しない。

このように、第３の期間で初期化放電が抑制されることにより、第１の期間中の初期化放電の発生期間がさらに大きく短縮されるので、初期化放電による放電セルの発光が十分に抑制される。その結果、全画面に表示された黒の輝度が十分に低下される。

また、第３の期間の経過後、各サブフィールドの書込み期間に複数の走査電極に走査パルスが印加されない。それにより、初期化放電の発生期間の短縮により各放電セルに多くの壁電荷が残留する場合でも、書込み期間における誤放電の発生が確実に防止される。

上記のように、各フィールド期間において複数の放電セルの少なくとも１つが点灯するかまたは全てが点灯しないかの判別結果に応じて、走査電極および維持電極の駆動波形が切り替わるので、全画面に黒が表示されるときの黒の輝度を十分に低下させることが可能となっている。

本発明によれば、各フィールド期間において複数の放電セルの少なくとも１つが点灯するかまたは全てが点灯しないかの判別結果に応じて、走査電極および維持電極の駆動波形が切り替わる。これにより、全画面に黒が表示される際には初期化放電の発生期間が大きく短縮される。それにより、初期化放電による放電セルの発光が十分に抑制される。その結果、全画面に表示された黒の輝度が十分に低下される。

また、初期化放電の発生期間の短縮により各放電セルに多くの壁電荷が残留する場合でも、書込み期間における誤放電の発生が確実に防止される。

図１は本発明の一実施の形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図 図２は本発明の一実施の形態におけるパネルの電極配列図 図３は本発明の一実施の形態に係るプラズマディスプレイ装置の回路ブロック図 図４は第１の駆動方法によりプラズマディスプレイ装置の各電極に印加される駆動波形の一例を示す図 図５は図４の駆動波形の一部拡大図 図６は第２の駆動方法によりプラズマディスプレイ装置の各電極に印加される駆動波形の一例を示す図 図７は図６の駆動波形の一部拡大図 図８は図３の走査電極駆動回路の構成を示す回路図 図９は図４および図５の第１ＳＦの初期化期間および書込み期間に走査電極駆動回路に与えられる制御信号の詳細なタイミング図 図１０は図６および図７の第１ＳＦの初期化期間および書込み期間に走査電極駆動回路５３に与えられる制御信号の詳細なタイミング図 図１１は図３の維持電極駆動回路の構成を示す回路図 図１２は図４および図５の第１ＳＦの初期化期間および書込み期間に維持電極駆動回路に与えられる制御信号の詳細なタイミング図 図１３は図６および図７の第１ＳＦの初期化期間および書込み期間に維持電極駆動回路に与えられる制御信号の詳細なタイミング図 図１４は第２の駆動方法によりプラズマディスプレイ装置の各電極に印加される駆動波形の他の例を示す図 図１５は図１４の駆動波形の一部拡大図

以下、本発明の実施の形態に係るプラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置について、図面を用いて詳細に説明する。

（１）パネルの構成
図１は本発明の一実施の形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図である。

プラズマディスプレイパネル（以下、パネルと略記する）１０は、互いに対向配置されたガラス製の前面基板２１および背面基板３１を備える。前面基板２１および背面基板３１の間に放電空間が形成される。前面基板２１上には複数対の走査電極２２および維持電極２３が互いに平行に形成されている。各対の走査電極２２および維持電極２３が表示電極を構成する。走査電極２２および維持電極２３を覆うように誘電体層２４が形成され、誘電体層２４上には保護層２５が形成されている。

背面基板３１上には絶縁体層３３で覆われた複数のデータ電極３２が設けられ、絶縁体層３３上に井桁状の隔壁３４が設けられている。また、絶縁体層３３の表面および隔壁３４の側面に蛍光体層３５が設けられている。そして、複数対の走査電極２２および維持電極２３と複数のデータ電極３２とが垂直に交差するように前面基板２１と背面基板３１とが対向配置され、前面基板２１と背面基板３１との間に放電空間が形成されている。放電空間には、放電ガスとして、例えばネオンとキセノンとの混合ガスが封入されている。なお、パネルの構造は上述したものに限られず、例えばストライプ状の隔壁を備えた構造を用いてもよい。

上記蛍光体層３５は、放電セルごとにＲ（赤）、Ｇ（緑）およびＢ（青）のいずれかの蛍光体層を含む。パネル１０上の１画素は、Ｒ、ＧおよびＢの蛍光体をそれぞれ含む３つの放電セルにより構成される。

図２は本発明の一実施の形態におけるパネルの電極配列図である。行方向に沿ってｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に沿ってｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。ｎおよびｍはそれぞれ２以上の自然数である。そして、１対の走査電極ＳＣｉおよび維持電極ＳＵｉと１つのデータ電極Ｄｊとが交差した部分に放電セルＤＣが形成されている。それにより、放電空間内にｍ×ｎ個の放電セルが形成されている。なお、ｉは１〜ｎのうち任意の整数であり、ｊは１〜ｍのうち任意の整数である。

（２）プラズマディスプレイ装置の構成
図３は本発明の一実施の形態に係るプラズマディスプレイ装置の回路ブロック図である。

このプラズマディスプレイ装置は、パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５、全黒検出回路５６および電源回路（図示せず）を備える。

画像信号処理回路５１は、画像信号ｓｉｇをパネル１０の画素数に応じた画像データに変換し、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割し、それらをデータ電極駆動回路５２および全黒検出回路５６に出力する。

データ電極駆動回路５２は、サブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し、その信号に基づいて各データ電極Ｄ１〜Ｄｍを駆動する。

全黒検出回路５６は、サブフィールド毎の画像データに基づいて、パネル１０の全ての画素が黒を表示するか否かを判別し、その判別結果をタイミング発生回路５５へ供給する。以下の説明において、パネル１０の全ての画素が黒を表示する状態を「全黒」と呼ぶ。

具体的には、全黒検出回路５６は、サブフィールド毎に放電セルＤＣの点灯率を検出し、１フィールド期間にわたって点灯率が０である場合にパネル１０の表示状態が「全黒」であると判別する。ここで、点灯率は次式で定義される。

点灯率＝同時に点灯（発光）する放電セルの数／パネルの全放電セルの数
タイミング発生回路５５は、全黒検出回路５６から与えられる判別結果、水平同期信号Ｈおよび垂直同期信号Ｖに基づいてタイミング信号を発生し、それらのタイミング信号をそれぞれの駆動回路ブロック（画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４）へ供給する。

走査電極駆動回路５３はタイミング信号に基づいて走査電極ＳＣ１〜ＳＣｎに駆動波形を供給し、維持電極駆動回路５４はタイミング信号に基づいて維持電極ＳＵ１〜ＳＵｎに駆動波形を供給する。

本実施の形態において、走査電極駆動回路５３および維持電極駆動回路５４は、パネル１０の表示状態が「全黒」でない場合と「全黒」である場合とで異なる駆動波形を切り替えて走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎに供給する。詳細は後述する。

（３）パネルの駆動方法
パネル１０は、表示状態が「全黒」でない場合に第１の駆動方法により駆動され、表示状態が「全黒」である場合に第２の駆動方法により駆動される。

以下、維持電極ＳＵ１〜ＳＵｎが電源端子、接地端子およびノードから切り離された状態（フローティング状態）をハイインピーダンス状態と呼ぶ。ハイインピーダンス状態では、維持電極ＳＵ１〜ＳＵｎは、走査電極ＳＣ１〜ＳＣｎと容量結合している。したがって、維持電極ＳＵ１〜ＳＵｎの電位は、走査電極ＳＣ１〜ＳＣｎの電位の変化に従って変化する。また、黒を表示する画素の輝度を黒輝度と呼ぶ。

（３−１）第１の駆動方法
第１の駆動方法について説明する。図４は第１の駆動方法によりプラズマディスプレイ装置の各電極に印加される駆動波形の一例を示す図である。また、図５は図４の駆動波形の一部拡大図である。

図４および図５では、１本の走査電極ＳＣｉの駆動波形、１本の維持電極ＳＵｉの駆動波形および１本のデータ電極Ｄｊの駆動波形が示されている。なお、上述のように、ｉは１〜ｎのうち任意の整数であり、ｊは１〜ｍのうち任意の整数である。他の走査電極の駆動波形は、走査パルスのタイミングを除いて走査電極ＳＣｉの駆動波形と同じである。他の維持電極の駆動波形は維持電極ＳＵｉの駆動波形と同じである。他のデータ電極の駆動波形は書込みパルスの状態を除いてデータ電極Ｄｊの駆動波形と同じである。

本実施の形態において、各フィールドは、初期化期間、書込み期間および維持期間を有する複数のサブフィールドに分割される。例えば、１フィールドが時間軸上で１０個のサブフィールド（以下、第１ＳＦ、第２ＳＦ、・・・、および第１０ＳＦと略記する）に分割され、それらのサブフィールドがそれぞれ０．５、１、２、３、６、９、１５、２２、３０および４０の輝度重みを有する。

図４には、１フィールドにおける第１ＳＦの開始時点から第３ＳＦの初期化期間までの駆動波形が示されている。図５には、図４の第１ＳＦにおける初期化期間から書込み期間までの駆動波形が示されている。

以下の説明において、電極を覆う誘電体層または蛍光体層上等に蓄積した壁電荷により生じる電圧を電極上の壁電圧という。また、第１ＳＦの初期化期間の前半部、すなわち図５の時点ｔ３から時点ｔ４までの期間を上昇期間と呼び、第１ＳＦの初期化期間の後半部、すなわち図５の時点ｔ７から時点ｔ８までの期間を下降期間と呼ぶ。

まず、第１ＳＦの初期化期間および書込み期間の詳細について図５に基づき説明する。

図５に示すように、第１ＳＦの開始時点ｔ０において、走査電極ＳＣｉ、維持電極ＳＵｉおよびデータ電極Ｄｊはともに０Ｖ（接地電位）に保持されている。

時点ｔ１において、データ電極Ｄｊの電位が正の電位Ｐｄに立ち上がり、時点ｔ１から時点ｔ２にかけて走査電極ＳＣｉの電位が正の電位Ｖｓｃｎに上昇する。

続いて、時点ｔ３から時点ｔ４にかけて、走査電極ＳＣｉに初期化放電のための正のランプ波形ＲＷ１が印加される。このランプ波形ＲＷ１は、正の電位Ｖｓｃｎから正の電位（Ｖｓｃｎ＋Ｖｓｅｔ）に向かって緩やかに上昇する。

それにより、時点ｔ３から時点ｔ３ａの間で走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が放電開始電圧を超える。その結果、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱放電（初期化放電）が発生する。その後、走査電極ＳＣｉとデータ電極Ｄｊとの間でも微弱放電（初期化放電）が発生する。

ここで、時点ｔ３ａから時点ｔ４にかけて（第１の非放電期間ＮＤ１）、維持電極ＳＵｉがハイインピーダンス状態になる。これにより、維持電極ＳＵｉの電位は走査電極ＳＣｉの電位変化に従って変化し、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が一定に保たれる。本例では、時点ｔ３ａから時点ｔ４にかけて、維持電極ＳＵｉの電位が接地電位から電圧Ｖｆ１分緩やかに上昇する（ランプ波形ＲＷ１０）。したがって、時点ｔ３ａから時点ｔ５の間では、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱放電が発生しない。

一方、走査電極ＳＣｉとデータ電極Ｄｊとの間では、走査電極ＳＣｉとデータ電極Ｄｊとの間の電圧が放電開始電圧を超えることにより微弱放電が発生する。

このようにして、上昇期間中、走査電極ＳＣｉ上に負の壁電荷が蓄積され、維持電極ＳＵｉ上に正の壁電荷が蓄積される。

時点ｔ５において、維持電極ＳＵｉのハイインピーダンス状態が解除され、維持電極ＳＵｉの電位が接地電位に立ち下がる。

そして、時点ｔ５から時点ｔ６にかけて、走査電極ＳＣｉの電位が正の電位（Ｖｓｃｎ＋Ｖｓｅｔ）から正の電位Ｖｓｕｓまで立ち下がる。

時点ｔ６から時点ｔ７にかけて、維持電極ＳＵｉの電位が正の電位Ｖｅ１に上昇し、時点ｔ７で、データ電極Ｄｊの電位が接地電位に立ち下がる。

続いて、時点ｔ７から時点ｔ８にかけて、走査電極ＳＣｉに負のランプ波形ＲＷ２が印加される。このランプ波形ＲＷ２は、正の電位Ｖｓｕｓから負の電位（−Ｖａｄ）に向かって緩やかに下降する。

それにより、時点ｔ７から時点ｔ７ａの間で走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が放電開始電圧を超える。その結果、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱放電（初期化放電）が発生する。その後、走査電極ＳＣｉとデータ電極Ｄｊとの間でも微弱放電（初期化放電）が発生する。

ここで、時点ｔ７ａから時点ｔ８にかけて（第２の非放電期間ＮＤ２）、維持電極ＳＵｉがハイインピーダンス状態になる。これにより、維持電極ＳＵｉの電位は走査電極ＳＣｉの電位変化に従って変化し、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が一定に保たれる。本例では、時点ｔ７ａから時点ｔ８にかけて、維持電極ＳＵｉの電位が正の電位Ｖｅ１から電圧Ｖｆ２分緩やかに下降する（ランプ波形ＲＷ２０）。したがって、時点ｔ７ａから時点ｔ８の間では、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱放電が発生しない。

一方、走査電極ＳＣｉとデータ電極Ｄｊとの間では、走査電極ＳＣｉとデータ電極Ｄｊとの間の電圧が放電開始電圧を超えることにより微弱放電が発生する。

このようにして、下降期間中、走査電極ＳＣｉ上に蓄積された負の壁電荷が減少し、維持電極ＳＵｉ上に蓄積された正の壁電荷が減少する。

時点ｔ８においては、走査電極ＳＣｉの電位が電位（Ｖｓｃｎ−Ｖａｄ）に立ち上がる。また、維持電極ＳＵｉのハイインピーダンス状態が解除され、維持電極ＳＵｉの電位が正の電位Ｖｅ１に立ち上がる。

その後、第１ＳＦにおける初期化期間が終了し、走査電極ＳＣｉ上の壁電圧、維持電極ＳＵｉ上の壁電圧およびデータ電極Ｄｊ上の壁電圧が、それぞれ書込み動作に適した値に調整される。具体的には、走査電極ＳＣｉおよび維持電極ＳＵｉに少量の負の壁電荷が蓄積され、データ電極Ｄｊに正の壁電荷が蓄積される。

以上のように、第１ＳＦの初期化期間では、全ての放電セルＤＣで初期化放電を発生させる全セル初期化動作が行われる。

続く書込み期間において、走査電極ＳＣｉの電位が電位（Ｖｓｃｎ−Ｖａｄ）に保持されつつ、時点ｔ１０では、維持電極ＳＵｉの電位が正の電位Ｖｅ２に立ち上がる。

次に、時点ｔ１１において、１行目の走査電極ＳＣｉ（ｉ＝１）に負の走査パルスＰａ（−Ｖａｄ）が印加されるとともに、１行目において発光すべき放電セルＤＣのデータ電極Ｄｋ（ｋは１〜ｍのいずれか）に正の書込みパルスＰｄが印加される。

すると、データ電極Ｄｋと走査電極ＳＣｉとの交差部の電圧は、外部印加電圧（Ｐｄ−Ｐａ）に走査電極ＳＣｉ上の壁電圧およびデータ電極Ｄｋ上の壁電圧が加算された値となり、放電開始電圧を超える。それにより、データ電極Ｄｋと走査電極ＳＣｉとの間および維持電極ＳＵｉと走査電極ＳＣｉとの間で書込み放電が発生する。

その結果、その放電セルＤＣの走査電極ＳＣｉ上に正の壁電荷が蓄積され、維持電極ＳＵｉ上に負の壁電荷が蓄積され、データ電極Ｄｋ上にも負の壁電荷が蓄積される。

このようにして、１行目において発光すべき放電セルＤＣで書込み放電を発生させる書込み動作が行われる。一方、書込みパルスが印加されなかったデータ電極Ｄｈ（ｈ≠ｋ）と走査電極ＳＣｉとの交差部の電圧は放電開始電圧を超えない。そのため、その交差部の放電セルＤＣで書込み放電は発生しない。以上の書込み動作が１行目の放電セルＤＣからｎ行目の放電セルＤＣに至るまで順次行われ、書込み期間が終了する。

図４に示すように、続く維持期間では、維持電極ＳＵｉの電位が接地電位に戻され、走査電極ＳＣｉに最初の維持パルスＰｓ（＝Ｖｓｕｓ）が印加される。このとき、書込み期間で書込み放電が発生した放電セルＤＣにおいては、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧は、維持パルスＰｓ（＝Ｖｓｕｓ）に走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が加算された値となり、放電開始電圧を超える。

それにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で維持放電が起こり、放電セルＤＣが発光する。その結果、走査電極ＳＣｉ上に負の壁電荷が蓄積され、維持電極ＳＵｉ上に正の壁電荷が蓄積され、データ電極Ｄｊ上に正の壁電荷が蓄積される。書込み期間で書込み放電が発生しなかった放電セルＤＣでは維持放電は起こらず、初期化期間の終了時における壁電荷の状態が保持される。

続いて、走査電極ＳＣｉの電位が接地電位に戻され、維持電極ＳＵｉに維持パルスＰｓが印加される。すると、維持放電が起こった放電セルＤＣでは、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧が放電開始電圧を超える。それにより、再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が起こり、維持電極ＳＵｉ上に負の壁電荷が蓄積され、走査電極ＳＣｉ上に正の壁電荷が蓄積される。

以降同様に、走査電極ＳＣｉと維持電極ＳＵｉとに予め定められた数の維持パルスＰｓが交互に印加されることにより、書込み期間において書込み放電が発生した放電セルＤＣでは維持放電が継続して行われる。

維持期間終了前には、走査電極ＳＣｉに維持パルスＰｓが印加されてから所定時間経過後に維持電極ＳＵｉの電位が正の電位Ｖｅ１になる。これにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で弱い微弱な放電（消去放電）が起こる。

第２ＳＦの初期化期間では、維持電極ＳＵｉが正の電位Ｖｅ１に保持されるとともにデータ電極Ｄｊが接地電位に保持されつつ、走査電極ＳＣｉに正の電位Ｖｓｕｓから負の電位（−Ｖａｄ）に向かって緩やかに下降するランプ波形ＲＷ３が印加される。すると、前のサブフィールドの維持期間で維持放電が起こった放電セルＤＣでは微弱放電（初期化放電）が発生する。

ここで、第２ＳＦの初期化期間においても、走査電極ＳＣｉにランプ波形ＲＷ３が印加される間のうちの後半の所定期間（第３の非放電期間ＮＤ３）、維持電極ＳＵｉがハイインピーダンス状態になる。これにより、維持電極ＳＵｉの電位が走査電極ＳＣｉの電位変化に従って変化し、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が一定に保たれる。本例では、維持電極ＳＵｉの電位が正の電位Ｖｅ１から電圧Ｖｆ２分緩やかに下降する。したがって、第２ＳＦの初期化期間の後半の所定期間には、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱放電が発生しない。

このようにして、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が弱められ、データ電極Ｄｊ上の壁電圧も書込み動作に適した値に調整される。上記のように、第２ＳＦの初期化期間では、直前のサブフィールドで維持放電が発生した放電セルＤＣで選択的に初期化放電を発生させる選択初期化動作を行う。

第２ＳＦの書込み期間では、第１ＳＦの書込み期間と同様にして、書込み動作が１行目の放電セルからｎ行目の放電セルに至るまで順次行われ、書込み期間が終了する。続く維持期間の動作は、維持パルス数を除いて第１ＳＦの維持期間の動作と同様であるため説明を省略する。

続く第３ＳＦ〜第１０ＳＦの初期化期間では、第２ＳＦの初期化期間と同様に選択初期化動作が行われる。第３ＳＦ〜第１０ＳＦの書込み期間では、第２ＳＦと同様に維持電極ＳＵｉが電位Ｖｅ２に保持されて書込み動作が行われる。第３ＳＦ〜第１０ＳＦの維持期間では、維持パルス数を除いて第１ＳＦの維持期間と同様の維持動作が行われる。

（３−２）第２の駆動方法
第２の駆動方法について、第１の駆動方法と異なる点を説明する。図６は第２の駆動方法によりプラズマディスプレイ装置の各電極に印加される駆動波形の一例を示す図である。また、図７は図６の駆動波形の一部拡大図である。

図４および図５と同様に、図６には、１フィールドにおける第１ＳＦの開始時点から第３ＳＦの初期化期間までの駆動波形が示されている。図７には、図６の第１ＳＦにおける初期化期間から書込み期間までの駆動波形が示されている。第１ＳＦの初期化期間および書込み期間の詳細について図７に基づき説明する。

なお、上述のように、パネル１０は、「全黒」である場合に第２の駆動方法により駆動される。パネル１０の表示状態が「全黒」である場合、データ電極Ｄ１〜Ｄｍには書込みパルスが印加されない。

図７に示すように、第２の駆動方法においては、下降期間中に、維持電極ＳＵｉがハイインピーダンス状態になる期間が第１の駆動方法と異なる。

具体的には、図７に示すように、時点ｔ７ａよりも早い時点ｔ７ｘから時点ｔ８にかけて（第４の非放電期間ＮＤ４）、維持電極ＳＵｉがハイインピーダンス状態になる。

上述のように、維持電極ＳＵｉがハイインピーダンス状態になると、維持電極ＳＵｉの電位は走査電極ＳＣｉの電位変化に従って変化し、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が一定に保たれる。本例では、時点ｔ７ｘから時点ｔ８にかけて、維持電極ＳＵｉの電位が正の電位Ｖｅ１から電圧（Ｖｆ２＋Ｖｕ）分緩やかに下降する（ランプ波形ＲＷ４０）。したがって、時点ｔ７ｘから時点ｔ８の間では、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱放電が発生しない。なお、電圧Ｖｕは０よりも大きく、電圧（Ｖｅ１−Ｖｆ２）以下である。

一方、走査電極ＳＣｉとデータ電極Ｄｊとの間では、走査電極ＳＣｉとデータ電極Ｄｊとの間の電圧が放電開始電圧を超えることにより微弱放電が発生する。

上記のように、第２の駆動方法においては、下降期間中に維持電極ＳＵｉがハイインピーダンス状態になる期間（第４の非放電期間ＮＤ４）が第１の駆動方法に比べて長時間化する。これにより、走査電極ＳＣｉと維持電極ＳＵｉとの間の微弱放電の発生期間が大きく短縮される。

この場合、走査電極ＳＣｉ上に蓄積された負の壁電荷が時点ｔ７から時点ｔ８にかけてほとんど減少しない。したがって、時点ｔ８では、走査電極ＳＣｉに負の壁電荷が多量に残留し、維持電極ＳＵｉに正の壁電荷が多量に残留する。

そのため、書込み期間にデータ電極Ｄｊに書込みパルスＰｄが印加されない状態で、走査電極ＳＣｉに走査パルスＰａが印加されると、走査電極ＳＣｉに蓄積された多量の負の壁電荷により書込み放電が発生する場合がある。

そこで、この第２の駆動方法においては、書込み期間中に走査電極ＳＣｉに走査パルスＰａが印加されない。これにより、データ電極Ｄｊに書込みパルスＰｄが印加されない場合に走査電極ＳＣｉとデータ電極Ｄｊとの間で書込み放電が発生することが確実に防止される。

図６に示すように、続く第２ＳＦの初期化期間では、選択初期化動作が行われる。そして、初期化期間に続いて書込み動作が行われる。

第２ＳＦの初期化期間中においても、維持電極ＳＵｉがハイインピーダンス状態になる期間（第５の非放電期間ＮＤ５）が第１の駆動方法に比べて長時間化する。これにより、走査電極ＳＣｉと維持電極ＳＵｉとの間の微弱放電の発生期間が大きく短縮される。

また、書込み期間中には走査電極ＳＣｉに走査パルスＰａが印加されない。これにより、データ電極Ｄｊに書込みパルスＰｄが印加されない状態で、走査電極ＳＣｉとデータ電極Ｄｊとの間で書込み放電が発生することが確実に防止される。

（３−３）効果
上記第１および第２の駆動方法は、パネル１０の表示状態が「全黒」でない場合と「全黒」である場合とで切り替えて用いられる。これらの第１および第２の駆動方法を用いてパネル１０を駆動することにより以下の効果を得ることができる。

上述のように、第１の駆動方法においては、上昇期間中の時点ｔ３ａから時点ｔ４にかけて（第１の非放電期間ＮＤ１）維持電極ＳＵｉがハイインピーダンス状態になる。また、下降期間中の時点ｔ７ａから時点ｔ８にかけて（第２の非放電期間ＮＤ２）維持電極ＳＵｉがハイインピーダンス状態になる。

維持電極ＳＵｉがハイインピーダンス状態である間は、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱放電が発生しない。これにより、微弱放電の発生期間が短縮されるので、点灯しない放電セルＤＣの発光輝度が低くなる。その結果、黒輝度が低くなる。

第２の駆動方法においては、第１の駆動方法における下降期間中の第２の非放電期間ＮＤ２に比べて下降期間中の第４の非放電期間ＮＤ４が拡大されている。

換言すれば、パネル１０の表示状態が「全黒」である場合には、下降期間中に維持電極ＳＵｉがハイインピーダンス状態になるタイミングが、パネル１０の表示状態が「全黒」でない場合に比べて早められている。

これにより、第２の駆動方法によれば、走査電極ＳＣｉとデータ電極Ｄｊとの間で微弱放電の発生期間が大きく短縮され、微弱放電による放電セルＤＣの発光が十分に抑制される。その結果、パネル１０の表示状態が「全黒」である場合の輝度を十分に低減することができる。

（４）走査電極駆動回路の回路構成および動作
（４−１）回路構成
図８は図３の走査電極駆動回路５３の構成を示す回路図である。

走査電極駆動回路５３は、走査ＩＣ（集積回路）１００、直流電源２００、保護抵抗３００、回収回路４００、ダイオードＤ１０、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ３〜Ｑ５，Ｑ７およびＮＰＮバイポーラトランジスタ（以下、トランジスタと略記する）Ｑ６，Ｑ８を含む。図８には、走査電極駆動回路５３において１本の走査電極ＳＣ１に接続される１つの走査ＩＣ１００が示される。他の走査電極ＳＣ２〜ＳＣｎにも図８の走査ＩＣ１００と同様の走査ＩＣがそれぞれ接続される。

走査ＩＣ１００は、ｐチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ１およびｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ２を含む。回収回路４００は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）ＱＡ，ＱＢ、回収コイルＬＡ，ＬＢ、回収コンデンサＣＲおよびダイオードＤＡ，ＤＢを含む。

走査ＩＣ１００はノードＮ１とノードＮ２との間に接続される。走査ＩＣ１００のトランジスタＱ１はノードＮ２と走査電極ＳＣ１との間に接続され、トランジスタＱ２は走査電極ＳＣ１とノードＮ１との間に接続される。トランジスタＱ１のゲートには制御信号Ｓ１が与えられ、トランジスタＱ２のゲートには制御信号Ｓ２が与えられる。

保護抵抗３００は、ノードＮ２とノードＮ３との間に接続される。電圧Ｖｓｃｎを受ける電源端子Ｖ１０は、ダイオードＤ１０を介してノードＮ３に接続される。直流電源２００は、ノードＮ１とノードＮ３との間に接続される。この直流電源２００は、電解コンデンサからなり、電圧Ｖｓｃｎを保持するフローティング電源として働く。以下、ノードＮ１の電位をＶＦＧＮＤとし、ノードＮ３の電位をＶｓｃｎＦとする。ノードＮ３の電位ＶｓｃｎＦは、ノードＮ１の電位ＶＦＧＮＤに電圧Ｖｓｃｎを加算した値を有する。すなわち、ＶｓｃｎＦ＝ＶＦＧＮＤ＋Ｖｓｃｎとなる。

トランジスタＱ３は、電圧Ｖｓｅｔを受ける電源端子Ｖ１１とノードＮ４との間に接続され、ゲートには制御信号Ｓ３が与えられる。トランジスタＱ４は、ノードＮ１とノードＮ４との間に接続され、ゲートには制御信号Ｓ４が与えられる。トランジスタＱ５は、ノードＮ１と負の電圧（−Ｖａｄ）を受ける電源端子Ｖ１２との間に接続され、ゲートには制御信号Ｓ５が与えられる。制御信号Ｓ４は制御信号Ｓ５の反転信号である。

トランジスタＱ６，Ｑ７は、電圧Ｖｓｕｓを受ける電源端子Ｖ１３とノードＮ４との間に接続される。トランジスタＱ６のベースには制御信号Ｓ６が与えられ、トランジスタＱ７のゲートには制御信号Ｓ７が与えられる。トランジスタＱ８は、ノードＮ４と接地端子との間に接続され、ベースには制御信号Ｓ８が与えられる。

ノードＮ４とノードＮ５との間には、回収コイルＬＡ、ダイオードＤＡおよびトランジスタＱＡが直列に接続されるとともに、回収コイルＬＢ、ダイオードＤＢおよびトランジスタＱＢが直列に接続される。トランジスタＱＡのゲートには制御信号Ｓ９ａが与えられ、トランジスタＱＢのゲートには制御信号Ｓ９ｂが与えられる。回収コンデンサＣＲはノードＮ５と接地端子との間に接続される。

図８に示すように、トランジスタＱ３にはゲート抵抗ＲＧおよびコンデンサＣＧが接続される。他のトランジスタＱ５，Ｑ６にもゲート抵抗およびコンデンサが接続されるが、これらの図示は省略する。

上記の制御信号Ｓ１〜Ｓ８，Ｓ９ａ，Ｓ９ｂは、図３のタイミング発生回路５５から走査電極駆動回路５３にタイミング信号として与えられる。

（４−２）初期化期間および書込み期間における動作
まず、第１の駆動方法に基づく走査電極駆動回路５３の動作について説明する。図９は、図４および図５の第１ＳＦの初期化期間および書込み期間に走査電極駆動回路５３に与えられる制御信号の詳細なタイミング図である。

図９の最上段には、一点鎖線でノードＮ１の電位ＶＦＧＮＤの変化が示され、点線でノードＮ３の電位ＶｓｃｎＦが示され、実線で走査電極ＳＣ１の電位の変化が示される。なお、図９には、回収回路４００に与えられる制御信号Ｓ９ａ，Ｓ９ｂは図示されていない。

第１ＳＦの開始時点ｔ０では、制御信号Ｓ６，Ｓ３，Ｓ５がローレベルにあり、制御信号Ｓ１，Ｓ２，Ｓ８，Ｓ７，Ｓ４がハイレベルにある。それにより、トランジスタＱ１，Ｑ６，Ｑ３，Ｑ５がオフし、トランジスタＱ２，Ｑ８，Ｑ７，Ｑ４がオンしている。したがって、ノードＮ１は接地電位（０Ｖ）となっており、ノードＮ３の電位ＶｓｃｎＦはＶｓｃｎとなっている。また、トランジスタＱ２がオンしているので、走査電極ＳＣ１の電位は接地電位となっている。

時点ｔ１で、制御信号Ｓ８，Ｓ７がローレベルになり、トランジスタＱ８，Ｑ７がオフする。また、制御信号Ｓ１，Ｓ２がローレベルとなる。それにより、トランジスタＱ１がオンし、トランジスタＱ２がオフする。したがって、走査電極ＳＣ１の電位がＶｓｃｎに立ち上がる。時点ｔ２から時点ｔ３にかけて走査電極ＳＣ１の電位がＶｓｃｎで維持される。

時点ｔ３で、制御信号Ｓ３がハイレベルになり、トランジスタＱ３がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤが接地電位からＶｓｅｔまで緩やかに上昇する。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位がＶｓｃｎから（Ｖｓｃｎ＋Ｖｓｅｔ）まで上昇する。

時点ｔ４で、制御信号Ｓ３がローレベルになり、トランジスタＱ３がオフする。それにより、ノードＮ１の電位ＶＦＧＮＤがＶｓｅｔで保持される。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｅｔ）で維持される。

時点ｔ５で、制御信号Ｓ６，Ｓ７がハイレベルになり、トランジスタＱ６，Ｑ７がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤがＶｓｕｓまで低下する。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｕｓ）まで低下する。時点ｔ５ａから時点ｔ５ｂにかけて、走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｕｓ）で維持される。

時点ｔ５ｂで、制御信号Ｓ１，Ｓ２がハイレベルとなる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位がＶｓｕｓまで低下する。これにより、時点ｔ６から時点ｔ７にかけて、走査電極ＳＣ１の電位がＶｓｕｓで維持される。

時点ｔ７で、制御信号Ｓ４，Ｓ６がローレベルになり、トランジスタＱ４，Ｑ６がオフする。また、制御信号Ｓ５がハイレベルになり、トランジスタＱ５がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が（−Ｖａｄ）に向かって緩やかに低下する。また、ノードＮ３の電位ＶｓｃｎＦが（−Ｖａｄ＋Ｖｓｃｎ）に向かって緩やかに低下する。

時点ｔ８で、制御信号Ｓ１，Ｓ２がローレベルとなる。それにより、トランジスタＱ１がオンし、トランジスタＱ２がオフする。したがって、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２）から（−Ｖａｄ＋Ｖｓｃｎ）まで上昇する。ここで、Ｖｓｅｔ２＜Ｖｓｃｎである。

書込み期間の時点ｔ９で、制御信号Ｓ８がハイレベルになり、トランジスタＱ８がオンする。それにより、ノードＮ４が接地電位となる。このとき、トランジスタＱ４がオフしているので、ノードＮ１および走査電極ＳＣ１の電位は（−Ｖａｄ＋Ｖｓｃｎ）で維持される。

時点ｔ１１で、制御信号Ｓ１，Ｓ２がハイレベルになる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｃｎ）から−Ｖａｄまで低下する。

時点ｔ１２で、制御信号Ｓ１，Ｓ２がローレベルになる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位が−Ｖａｄから（−Ｖａｄ＋Ｖｓｃｎ）まで上昇する。その結果、走査電極ＳＣ１に走査パルスＰａ（図４および図５）が発生する。

次に、第２の駆動方法に基づく走査電極駆動回路５３の動作について説明する。図１０は、図６および図７の第１ＳＦの初期化期間および書込み期間に走査電極駆動回路５３に与えられる制御信号の詳細なタイミング図である。

図１０に示すように、第２の駆動方法において、走査電極駆動回路５３は時点ｔ０から時点ｔ１０にかけて第１の駆動方法と同じ動作を行う。

その後、時点ｔ１１では、制御信号Ｓ１，Ｓ２がローレベルに維持される。それにより、トランジスタＱ１がオン状態で維持され、トランジスタＱ２がオフ状態で維持される。したがって、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｃｎ）に維持される。その結果、書込み期間中、走査電極ＳＣ１には走査パルスＰａ（図４および図５）が発生しない。

（５）維持電極駆動回路の回路構成および動作
（５−１）回路構成
図１１は図３の維持電極駆動回路５４の構成を示す回路図である。

図１１の維持電極駆動回路５４は、サステインドライバ５４０および電圧上昇回路５４１を含む。

図１１に示すように、サステインドライバ５４０は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ１０１，Ｑ１０２および回収回路５４０Ｒを含む。回収回路５４０Ｒは、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）ＱＡ，ＱＢ、回収コイルＬＡ，ＬＢ、回収コンデンサＣＲおよびダイオードＤＡ，ＤＢを含む。

サステインドライバ５４０のトランジスタＱ１０１は、電圧Ｖｓｕｓを受ける電源端子Ｖ１０１とノードＮ１０１との間に接続され、ゲートには制御信号Ｓ１０１が与えられる。

トランジスタＱ１０２は、ノードＮ１０１と接地端子との間に接続され、ゲートには制御信号Ｓ１０２が与えられる。ノードＮ１０１は、図２の維持電極ＳＵ１〜ＳＵｎに接続される。

ノードＮ１０１と回収回路５４０ＲのノードＮ１０９との間には、回収コイルＬＡ、ダイオードＤＡおよびトランジスタＱＡが直列に接続されるとともに、回収コイルＬＢ、ダイオードＤＢおよびトランジスタＱＢが直列に接続される。回収コンデンサＣＲはノードＮ１０９と接地端子との間に接続される。トランジスタＱＡのゲートには制御信号Ｓ９ｃが与えられ、トランジスタＱＢのゲートには制御信号Ｓ９ｄが与えられる。

電圧上昇回路５４１は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ１０５ａ，Ｑ１０５ｂ，Ｑ１０７，Ｑ１０８、ダイオードＤＤ２５およびコンデンサＣ１０２を含む。

電圧上昇回路５４１のダイオードＤＤ２５は、電圧Ｖｅ１を受ける電源端子Ｖ１１１とノードＮ１０４との間に接続される。

トランジスタＱ１０５ａおよびトランジスタＱ１０５ｂは、ノードＮ１０４とノードＮ１０１との間に直列に接続される。トランジスタＱ１０５ａおよびトランジスタＱ１０５ｂのゲートには制御信号Ｓ１０５が与えられる。コンデンサＣ１０２は、ノードＮ１０４とノードＮ１０５との間に接続される。

トランジスタＱ１０７は、ノードＮ１０５と接地端子との間に接続され、ゲートには制御信号Ｓ１０７が入力される。トランジスタＱ１０８は、電圧ＶＥ２を受ける電源端子Ｖ１０３とノードＮ１０５との間に接続され、ゲートには制御信号Ｓ１０８が入力される。なお、電圧ＶＥ２は、ＶＥ２＝Ｖｅ２−Ｖｅ１の関係を満たし、例えばＶＥ２＝５［Ｖ］である。

上記の制御信号Ｓ１０１，Ｓ１０２，Ｓ９ｃ，Ｓ９ｄ，Ｓ１０５，Ｓ１０７，Ｓ１０８は、図３のタイミング発生回路５５から維持電極駆動回路５４にタイミング信号として与えられる。

（５−２）初期化期間および書込み期間における動作
まず、第１の駆動方法に基づく維持電極駆動回路５４の動作について説明する。図１２は、図４および図５の第１ＳＦの初期化期間および書込み期間に維持電極駆動回路５４に与えられる制御信号の詳細なタイミング図である。

図１２の最上段には、参考として走査電極ＳＣ１の電位の変化が示されている。図１２の次段に、維持電極ＳＵ１の電位の変化が示されている。

第１ＳＦの開始時点ｔ０では、制御信号Ｓ１０１，Ｓ９ｃ，Ｓ９ｄ，Ｓ１０５，Ｓ１０８がローレベルにあり、制御信号Ｓ１０２，Ｓ１０７がハイレベルにある。それにより、トランジスタＱ１０１，ＱＡ，ＱＢ，Ｑ１０５ａ，Ｑ１０５ｂ，Ｑ１０８がオフし、トランジスタＱ１０２，Ｑ１０７がオンしている。これにより、維持電極ＳＵ１（ノードＮ１０１）が接地電位となっている。

第１ＳＦの開始時点ｔ０から所定期間経過した後、時点ｔ３ａで制御信号Ｓ１０２がローレベルとなる。これにより、トランジスタＱ１０２がオフする。その結果、維持電極ＳＵ１がハイインピーダンス状態となる。したがって、走査電極ＳＣ１の電位の上昇に伴って、維持電極ＳＵ１の電位が電圧Ｖｆ１分上昇する。時点ｔ４から時点ｔ５の期間では、走査電極ＳＣ１の電位が一定に維持されるので、維持電極ＳＵ１の電位も一定に維持される。

時点ｔ５で、制御信号Ｓ１０２がハイレベルとなる。これにより、トランジスタＱ１０２がオンする。その結果、維持電極ＳＵ１（ノードＮ１０１）が再び接地電位に保持される。

時点ｔ６で、制御信号Ｓ１０２がローレベルとなり、制御信号Ｓ１０５がハイレベルとなる。これにより、トランジスタＱ１０２がオフし、トランジスタＱ１０５ａ，Ｑ１０５ｂがオンする。それにより、電源端子Ｖ１１１からノードＮ１０４を通して維持電極ＳＵ１に電流が流れる。その結果、維持電極ＳＵ１が上昇し、時点ｔ７でＶｅ１に保持される。

時点ｔ７ａで、制御信号Ｓ１０５がローレベルとなる。これにより、トランジスタＱ１０５ａ，Ｑ１０５ｂがオフする。したがって、維持電極ＳＵ１がハイインピーダンス状態となる。その結果、時点ｔ７ａから時点ｔ８の期間で走査電極ＳＣ１の電位の下降に伴って、維持電極ＳＵ１の電位がＶｅ１から電圧Ｖｆ２分緩やかに下降する。

そして、時点ｔ８で、制御信号Ｓ１０５がハイレベルとなる。これにより、トランジスタＱ１０５ａ，Ｑ１０５ｂがオンする。その結果、維持電極ＳＵ１（ノードＮ１０１）の電位が再びＶｅ１に保持される。

書込み期間の時点ｔ１０で、制御信号Ｓ１０７がローレベルとなり、制御信号Ｓ１０８がハイレベルとなる。これにより、トランジスタＱ１０７がオフし、トランジスタＱ１０８がオンする。それにより、電源端子Ｖ１０３からトランジスタＱ１０８を通してノードＮ１０５に電流が流れる。その結果、ノードＮ１０５の電位がＶＥ２まで上昇する。この場合、維持電極ＳＵ１の電圧Ｖｅ１に電圧ＶＥ２が加算される。それにより、維持電極ＳＵ１（ノードＮ１０１）の電位がＶｅ２まで上昇する。

次に、第２の駆動方法に基づく維持電極駆動回路５４の動作について説明する。図１３は、図６および図７の第１ＳＦの初期化期間および書込み期間に維持電極駆動回路５４に与えられる制御信号の詳細なタイミング図である。

図１３に示すように、第２の駆動方法において、維持電極駆動回路５４は時点ｔ０から時点ｔ７にかけて第１の駆動方法と同じ動作を行う。

その後、時点ｔ７ａよりも早い時点ｔ７ｘで、制御信号Ｓ１０５がローレベルとなる。これにより、トランジスタＱ１０５ａ，Ｑ１０５ｂがオフする。したがって、維持電極ＳＵ１がハイインピーダンス状態となる。その結果、時点ｔ７ｘから時点ｔ８の期間で走査電極ＳＣ１の電位の下降に伴って維持電極ＳＵ１の電位がＶｅ１から電圧（Ｖｆ２＋Ｖｕ）分緩やかに下降する。

そして、時点ｔ８で、制御信号Ｓ１０５がハイレベルとなる。これにより、トランジスタＱ１０５ａ，Ｑ１０５ｂがオンする。その結果、維持電極ＳＵ１（ノードＮ１０１）の電位が再びＶｅ１に保持される。書込み期間の時点ｔ９以降において、維持電極駆動回路５４は第１の駆動方法と同じ動作を行う。

（６）他の実施の形態
上記第１の駆動方法において、維持電極ＳＵｉをハイインピーダンス状態とする代わりに、第１の非放電期間ＮＤ１において維持電極ＳＵｉに接地電位から電圧Ｖｆ１分緩やかに上昇するランプ波形または階段状波形を印加してもよい。また、第２の非放電期間ＮＤ２において維持電極ＳＵｉに正の電位Ｖｅ１から電圧Ｖｆ２分緩やかに下降するランプ波形または階段状波形を印加してもよい。この場合にも、上記と同様の効果を得ることができる。

第２の駆動方法においても、維持電極ＳＵｉをハイインピーダンス状態にする代わりに、第１の非放電期間ＮＤ１において維持電極ＳＵｉに接地電位から電圧Ｖｆ１分緩やかに上昇するランプ波形または階段状波形を印加してもよい。また、第４の非放電期間ＮＤ４において維持電極ＳＵｉに正の電位Ｖｅ１から電圧（Ｖｆ２＋Ｖｕ）分緩やかに下降するランプ波形または階段状波形を印加してもよい。この場合、上記と同様の効果を得ることができる。

上記実施の形態においては、第１ＳＦで全セル初期化動作が行われているが、全セル初期化動作は第１ＳＦに限らず、他のサブフィールドで行われてもよい。また、全セル初期化動作が複数のサブフィールドで行われてもよい。

上記実施の形態では、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４において、スイッチング素子としてｎチャネル電界効果トランジスタおよびｐチャネル電界効果トランジスタが用いられているが、スイッチング素子はこれらに限られない。

例えば、上記各回路において、ｎチャネル電界効果トランジスタに代えてｐチャネル電界効果トランジスタまたは絶縁ゲート型バイポーラトランジスタ等を用いてもよいし、ｐチャネル電界効果トランジスタに代えて、ｎチャネル電界効果トランジスタまたは絶縁ゲート型バイポーラトランジスタ等を用いてもよい。

第２の駆動方法で用いられる駆動波形は上記に限られず、以下に説明する駆動波形であってもよい。図１４は第２の駆動方法によりプラズマディスプレイ装置の各電極に印加される駆動波形の他の例を示す図である。また、図１５は図１４の駆動波形の一部拡大図である。

図４〜図７と同様に、図１４には、１フィールドにおける第１ＳＦの開始時点から第３ＳＦの初期化期間までの駆動波形が示されている。図１５には、図１４の第１ＳＦにおける初期化期間から書込み期間までの駆動波形が示されている。第１ＳＦの初期化期間および書込み期間の詳細について図１５に基づき説明する。

図１５に示すように、この駆動波形においては、下降期間中に、維持電極ＳＵｉがハイインピーダンス状態になるタイミング（時点ｔ７ｘ）が図７の駆動波形に比べてさらに早められている。それにより、時点ｔ７ｘから時点ｔ８の間の第４の非放電期間ＮＤ４が非常に大きく設定されている。

上述のように、維持電極ＳＵｉがハイインピーダンス状態になると、維持電極ＳＵｉの電位は走査電極ＳＣｉの電位変化に従って変化し、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧が一定に保たれる。

本例では、維持電極ＳＵｉがハイインピーダンス状態になるタイミングが著しく早められているので、維持電極ＳＵｉの電位が非放電期間ＮＤ４の途中で接地電位まで低下する。ここで、維持電極ＳＵｉの電位は接地電位を超えて低下することはない。そのため、第４の非放電期間ＮＤ４内においては、維持電極ＳＵｉの電位は接地電位まで低下した後、接地電位で維持される。

これにより、本例で維持電極ＳＵｉがハイインピーダンス状態となっている期間は、維持電極ＳＵｉの電位が正の電位Ｖｅ１から接地電位まで低下する期間となる。したがって、第４の非放電期間ＮＤ４内でかつ維持電極ＳＵｉがハイインピーダンス状態でない期間（以下、接地期間と略記する）に、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱放電が発生するか否かが問題となる。

上記接地期間においては、維持電極ＳＵｉの電位が走査電極ＳＣｉの電位とともに接地電位まで低下されている。これにより、走査電極ＳＣｉと維持電極ＳＵｉとの間の電位差が大きくなることが抑制されている。

したがって、走査電極ＳＣｉの電位を著しく低くしない限り、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧は放電開始電圧を超えない。それにより、接地期間においても、走査電極ＳＣｉと維持電極ＳＵｉとの間で微弱放電が発生することが抑制される。

このように、本例では、走査電極ＳＣｉと維持電極ＳＵｉとの間の微弱放電の発生期間が極めて大きく短縮される。その結果、図１４および図１５に示される駆動波形を第２の駆動方法に用いる場合でも、上記実施の形態と同様の効果を得ることができる。

上記のように、第２の駆動方法に用いられる駆動波形は、下降期間中に維持電極ＳＵｉがハイインピーダンス状態になるタイミング（時点ｔ７ｘ）が、第１の駆動方法に用いられる駆動波形に比べて早められていればよい。

（７）請求項の各構成要素と実施の形態の各要素との対応
以下、請求項の各構成要素と実施の形態の各要素との対応の例について説明するが、本発明は下記の例に限定されない。

上記実施の形態では、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５、全黒検出回路５６および電源回路が駆動装置の例であり、全黒検出回路５６が判別部の例であり、時点ｔ７から時点ｔ８までの下降期間が第１の期間の例であり、電位Ｖｓｕｓが第１の電位の例であり、電位（−Ｖａｄ＋Ｖｓｅｔ２）が第２の電位の例であり、ランプ波形ＲＷ２が第１のランプ波形の例である。

また、第２の非放電期間ＮＤ２が第２の期間の例であり、電位Ｖｅ１が第３の電位の例であり、電位（Ｖｅ１−Ｖｆ２）が第４の電位の例であり、第２の非放電期間ＮＤ２における維持電極ＳＵｉのランプ波形ＲＷ２０が第２のランプ波形の例である。

さらに、第４の非放電期間ＮＤ４が第３の期間の例であり、第４の非放電期間ＮＤ４における維持電極ＳＵｉのランプ波形ＲＷ４０が第３のランプ波形の例であり、電位（Ｖｅ１−Ｖｆ２−Ｖｕ）が第５の電位の例であり、全セル初期化動作が行われる第１サブフィールドが少なくとも１つのサブフィールドの例であり、時点ｔ３から時点ｔ４までの上昇期間が第４の期間の例である。

また、電位Ｖｓｃｎが第６の電位の例であり、電位（Ｖｓｃｎ＋Ｖｓｅｔ）が第７の電位の例であり、ランプ波形ＲＷ１が第４のランプ波形の例であり、第１の非放電期間ＮＤ１が第５の期間の例であり、接地電位が第８の電位の例であり、電位Ｖｆ１が第９の電位の例であり、第１の非放電期間ＮＤ１における維持電極ＳＵｉのランプ波形ＲＷ１０が第５のランプ波形の例である。

さらに、パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５、全黒検出回路５６および電源回路がプラズマディスプレイ装置の例である。

請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。

本発明は、種々の画像を表示する表示装置に利用することができる。

Claims (6)

1. 複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置であって、
   前記複数の走査電極を駆動する走査電極駆動回路と、
   前記複数の維持電極を駆動する維持電極駆動回路と、
   各フィールド期間において前記複数の放電セルの少なくとも１つが点灯するかまたは全てが点灯しないかを判別する判別部とを備え、
   前記走査電極駆動回路は、各サブフィールドの初期化期間内における第１の期間で前記複数の走査電極に第１の電位から第２の電位に降下する第１のランプ波形を印加し、前記判別部により前記複数の放電セルの少なくとも１つが点灯すると判別された場合に各サブフィールドの書込み期間において前記複数の走査電極に書込み放電のための走査パルスを印加し、前記判別部により前記複数の放電セルの全てが点灯しないと判別された場合に各サブフィールドの書込み期間において前記複数の走査電極に走査パルスを印加せず、
   前記維持電極駆動回路は、前記判別部により前記複数の放電セルの少なくとも１つが点灯すると判別された場合に前記第１の期間内における前記第１の期間よりも短い第２の期間で前記複数の維持電極に第３の電位から第４の電位に下降する第２のランプ波形を印加し、前記判別部により前記複数の放電セルの全てが点灯しないと判別された場合に前記第１の期間内における前記第１の期間よりも短く前記第２の期間よりも長い第３の期間で前記複数の維持電極に前記第３の電位から第５の電位に下降する第３のランプ波形を印加する、駆動装置。
2. 前記維持電極駆動回路は、前記判別部により前記複数の放電セルの少なくとも１つが点灯すると判別された場合に前記第２の期間で前記複数の維持電極をフローティング状態にし、前記判別部により前記複数の放電セルの全てが点灯しないと判別された場合に前記第３の期間で前記複数の維持電極をフローティング状態にする、請求項１記載の駆動装置。
3. 前記走査電極駆動回路は、少なくとも１つのサブフィールドの初期化期間内における前記第１の期間より前の第４の期間で初期化放電のために前記複数の走査電極に第６の電位から第７の電位に上昇する第４のランプ波形を印加し、
   前記維持電極駆動回路は、前記第４の期間内における前記第４の期間よりも短い第５の期間で前記複数の維持電極に第８の電位から第９の電位に上昇する第５のランプ波形を印加する、請求項１記載の駆動装置。
4. 前記維持電極駆動回路は、前記第５の期間で前記複数の維持電極をフローティング状態にする、請求項３記載の駆動装置。
5. 複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを、１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動方法であって、
   各フィールド期間において前記複数の放電セルの少なくとも１つが点灯するかまたは全てが点灯しないかを判別するステップと、
   各サブフィールドの初期化期間内における第１の期間で前記複数の走査電極に第１の電位から第２の電位に降下する第１のランプ波形を印加するステップと、
   前記複数の放電セルの少なくとも１つが点灯すると判別された場合に前記第１の期間内における前記第１の期間よりも短い第２の期間で前記複数の維持電極に第３の電位から第４の電位に下降する第２のランプ波形を印加し、各サブフィールドの書込み期間において前記複数の走査電極に書込み放電のための走査パルスを印加するステップと、
   前記複数の放電セルの全てが点灯しないと判別された場合に前記第１の期間内における前記第１の期間よりも短く前記第２の期間よりも長い第３の期間で前記複数の維持電極に前記第３の電位から第５の電位に下降する第３のランプ波形を印加し、各サブフィールドの書込み期間において前記複数の走査電極に走査パルスを印加しないステップとを備える、駆動方法。
6. 複数の走査電極および維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、
   前記プラズマディスプレイパネルを１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、
   前記駆動装置は、
   前記複数の走査電極を駆動する走査電極駆動回路と、
   前記複数の維持電極を駆動する維持電極駆動回路と、
   各フィールド期間において前記複数の放電セルの少なくとも１つが点灯するかまたは全てが点灯しないかを判別する判別部とを備え、
   前記走査電極駆動回路は、各サブフィールドの初期化期間内における第１の期間で前記複数の走査電極に第１の電位から第２の電位に降下する第１のランプ波形を印加し、前記判別部により前記複数の放電セルの少なくとも１つが点灯すると判別された場合に各サブフィールドの書込み期間において前記複数の走査電極に書込み放電のための走査パルスを印加し、前記判別部により前記複数の放電セルの全てが点灯しないと判別された場合に各サブフィールドの書込み期間において前記複数の走査電極に走査パルスを印加せず、
   前記維持電極駆動回路は、前記判別部により前記複数の放電セルの少なくとも１つが点灯すると判別された場合に前記第１の期間内における前記第１の期間よりも短い第２の期間で前記複数の維持電極に第３の電位から第４の電位に下降する第２のランプ波形を印加し、前記判別部により前記複数の放電セルの全てが点灯しないと判別された場合に前記第１の期間内における前記第１の期間よりも短く前記第２の期間よりも長い第３の期間で前記複数の維持電極に前記第３の電位から第５の電位に下降する第３のランプ波形を印加する、プラズマディスプレイ装置。

Images