JP5134616B2 - プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置 - Google Patents

Description

本発明は、プラズマディスプレイパネルの駆動装置および駆動方法ならびにそれを用いたプラズマディスプレイ装置に関する。

プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルを備える。

前面板は、前面ガラス基板、複数の表示電極、誘電体層および保護層により構成される。各表示電極は、一対の走査電極および維持電極からなる。複数の表示電極は、前面ガラス基板上に互いに平行に形成され、それらの表示電極を覆うように誘電体層および保護層が形成されている。

背面板は、背面ガラス基板、複数のデータ電極、誘電体層、複数の隔壁および蛍光体層により構成される。背面ガラス基板上に複数のデータ電極が平行に形成され、それらを覆うように誘電体層が形成されている。その誘電体層上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とにＲ（赤）、Ｇ（緑）およびＢ（青）の蛍光体層が形成されている。

そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。表示電極とデータ電極とが対向する部分に放電セルが形成される。

このような構成を有するパネルにおいて、各放電セル内でガス放電により紫外線が発生し、その紫外線でＲ、ＧおよびＢの蛍光体が励起されて発光する。それにより、カラー表示が行われる。

パネルを駆動する方法としてはサブフィールド法が用いられている。サブフィールド法では、１フィールド期間が複数のサブフィールドに分割され、それぞれのサブフィールドで各放電セルを発光または非発光させることにより階調表示が行われる。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。

初期化期間においては、各放電セルで初期化放電が行われ、続く書込み動作のために必要な壁電荷が形成される。加えて、初期化期間は、放電遅れを小さくし書込み放電を安定して発生させるためのプライミングを発生させるという働きを有する。ここで、プライミングとは、放電のための起爆剤となる励起粒子をいう。

書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極には表示すべき画像信号に対応した書込みパルスを印加する。それにより、走査電極とデータ電極との間で選択的に書込み放電が発生し、選択的な壁電荷形成が行われる。

続く維持期間では、表示させるべき輝度に応じた所定の回数の維持パルスを走査電極と維持電極との間に印加する。それにより、書込み放電による壁電荷形成が行われた放電セルで選択的に放電が起こり、その放電セルが発光する。以下、基準となる表示輝度に対する各サブフィールドの表示輝度の比率を「輝度重み」と呼ぶ。

複数の走査電極は走査電極駆動回路により駆動され、複数の維持電極は維持電極駆動回路により駆動され、複数のデータ電極はデータ電極駆動回路により駆動される。

走査電極駆動回路は、複数の走査電極にそれぞれ接続される複数の走査ＩＣ（集積回路）を含む。また、走査電極駆動回路は、低い電位が与えられる第１のノードと、高い電位が与えられる第２のノードとを有する。各走査ＩＣは、走査電極と第１のノードとの間に接続される第１のスイッチと、走査電極と第２のノードとの間に接続される第２のスイッチとを含む。第１のノードと第２のノードとの間には、一定電圧を保持するコンデンサが接続される。それにより、第２のノードの電位は第１のノードの電位よりも一定電圧分高くなる。

第１のノードの電位が電圧印加回路により制御されるとともに、各走査ＩＣの第１および第２のスイッチの一方が選択的にオンされる。それにより、初期化期間、書込み期間および維持期間において各走査電極にそれぞれ所定の波形を有する駆動電圧が印加される（例えば、特許文献１および２参照）。

特開２００４−２８７００３号公報 特開２００５−２６６７７６号公報

上記のように、走査電極駆動回路では、第２のノードの電位は第１のノードの電位よりも一定電圧分高くなる。走査ＩＣの第２のスイッチがオンした状態が第１のスイッチがオンする状態に切り替わると、走査電極の電位が急激に上昇する。この場合に、第２のノードから走査ＩＣに流れ込む電流を制限するために、第２のノードと走査ＩＣの第１のスイッチとの間に保護抵抗が設けられる。これにより、走査ＩＣに大電流が流れ込むことが防止される。

しかしながら、走査ＩＣの一時的な異常動作により本来第１のスイッチがオフすべき期間で第１のスイッチがオン状態に固定される可能性がある。その場合、走査電極に予定外の高い電圧が印加される。

例えば、正常動作の維持期間においては、複数の走査ＩＣの第１のスイッチはオフ状態に固定され、第２のスイッチはオン状態に固定される。この状態で、第１のノードにパルス電圧が繰り返し与えられる。それにより、走査電極に維持パルスが印加される。

このような維持期間において走査ＩＣの一時的な異常動作により第１のスイッチがオン状態に固定され、第２のスイッチがオン状態に固定された場合、走査電極に予定外の高い電圧が繰り返し印加される。その結果、保護抵抗に繰り返し大きな電流が流れ、保護抵抗が発熱したり、半田が溶融する可能性がある。

一方、初期化期間においては、走査ＩＣの第１および第２のスイッチが選択的にオンおよびオフされることにより、走査電極に高い電圧を有する初期化波形が印加される。

したがって、正常動作時に走査電極に高い電圧が印加される場合と異常動作時に走査電極に高い電圧が印加される場合とを識別することは容易ではない。その結果、走査ＩＣの異常動作を検出することが困難となる。

本発明の目的は、スイッチ回路の異常動作を検出することが可能なプラズマディスプレイパネルの駆動装置および駆動方法ならびにそれを用いたプラズマディスプレイ装置を提供することである。

（１）本発明の一局面に従うプラズマディスプレイパネルの駆動装置は、複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを駆動する駆動装置であって、複数の走査電極に対応して設けられ、第１および第２のノードの一方を選択的に複数の走査電極にそれぞれ接続する複数のスイッチ回路と、第１のノードの電位を変化させる電圧印加回路と、第１のノードと第２のノードとの間を第１の電圧に保持する電圧保持回路と、電圧保持回路と第２のノードとの間に設けられる保護回路とを備え、保護回路は、電圧保持回路と第２のノードとの間に接続される保護抵抗と、保護抵抗に発生する電圧を整流する整流回路と、整流回路により整流された電圧に基づいて異常動作の発生を検出する検出回路とを含むものである。

その駆動装置においては、電圧保持回路により第１のノードと第２のノードとの間が第１の電圧に保持される。それにより、第２のノードの電位は第１のノードの電位よりも第１の電圧分高い。この状態で、電圧印加回路により第１のノードの電位が変化されるとともに、複数のスイッチ回路により第１および第２のノードの一方が選択的に複数の走査電極にそれぞれ接続される。それにより、複数の走査電極に種々の駆動波形が印加される。

電圧保持回路と第２のノードとの間には保護抵抗が設けられる。正常動作時に、スイッチ回路により第１のノードが走査電極に接続される状態と第２のノードが走査電極に接続される状態とが切り替えられることにより保護回路の保護抵抗にパルス電圧が発生する。また、スイッチ回路の異常動作により保護回路の保護抵抗にパルス電圧が発生する。

保護抵抗に発生するパルス電圧は整流回路により整流される。スイッチ回路の異常動作時に保護抵抗に発生するパルス電圧のピーク値および発生率は、正常動作時にスイッチ回路の動作により保護抵抗に発生するパルス電圧のピーク値および発生率と異なる。それにより、異常動作時に整流回路により整流された電圧は、正常動作時に整流回路により整流された電圧とは異なる。

したがって、整流回路により整流された電圧に基づいてスイッチ回路の検出回路により異常動作の発生を検出することが可能となる。

（２）検出回路は、整流回路により整流された電圧が第１の値よりも高い場合に異常動作の発生を示す検出信号を出力してもよい。

この場合、第１の値を異常動作時に整流回路により整流された電圧と正常動作時に整流回路により整流された電圧との間に設定することにより、異常動作の発生を示す検出信号を出力することができる。その検出信号を用いて駆動装置の電源回路を一時的に停止することができる。それにより、スイッチ回路が一時的な異常動作を起こした場合に、スイッチ回路を正常動作に回復させることができる。

（３）整流回路は、容量素子、第１の抵抗要素、第２の抵抗要素および一方向導通素子を含み、容量素子、第１の抵抗要素および一方向導通素子は、電圧保持回路と第２のノードとの間に直列に接続され、第２の抵抗要素は、容量素子に並列に接続され、一方向導通素子は保護抵抗に発生する電圧により容量素子が充電されるように一方向の電流の流れを許容してもよい。

この場合、保護抵抗に発生したパルス電圧により第１の抵抗要素および一方向導通素子を通して容量素子が充電され、パルス電圧の発生後に第２の抵抗要素を通して容量素子が徐々に放電される。それにより、保護抵抗に発生したパルス電圧が整流される。

このように、保護回路が簡単な構成を有し、部品点数が少ないので、保護回路を設けることによるコストの上昇が抑制される。

（４）検出回路は、整流回路により整流された電圧が第１の値よりも高い場合にオンするスイッチング素子を含み、スイッチング素子のオンに応答して検出信号を出力してもよい。

この場合、簡単な構成および少ない部品点数で検出信号を出力することができる。したがって、駆動装置の低コスト化が可能となる。

（５）駆動装置は、プラズマディスプレイパネルを１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動し、各サブフィールドは、複数の放電セルに選択的に書込みパルスを印加して書込み放電を発生させる書込み期間と、書込み放電が発生した放電セルを発光させるために複数の放電セルに維持パルスを印加する維持期間とを含み、複数のスイッチ回路は、維持期間において第１のノードを複数の走査電極にそれぞれ接続し、電圧印加回路は、維持期間において第１のノードに維持パルスを印加し、検出回路は、整流回路により整流された電圧が第１の値以上であるか否かに基づいて、維持期間において第２のノードが複数の走査電極の少なくとも１つに接続される異常状態を検出してもよい。

維持期間においては、電圧印加回路により第１のノードに維持パルスが印加される。この場合、第２のノードには維持パルスよりも第１の電圧分高いパルス電圧が発生する。正常動作時には、維持期間において複数のスイッチ回路により第１のノードが複数の走査電極にそれぞれ接続される。一方、スイッチ回路の異常動作により維持期間において複数のスイッチ回路により第２のノードが複数の走査電極の少なくとも１つに接続されると、保護抵抗に高いパルス電圧が発生する。また、維持パルスの発生率は高いため、異常動作時の保護抵抗におけるパルス電圧の発生率も高い。それにより、整流回路により整流された電圧が第１の値よりも高くなる。

したがって、整流回路により整流された電圧が第１の値以上であるか否かに基づいて、維持期間において第２のノードが複数の走査電極の少なくとも１つに接続される異常状態を検出することが可能となる。

スイッチ回路は、所定のタイミングで第１のノードが複数の走査電極に接続される第１の状態を第２のノードが複数の走査電極に接続される第２の状態に切り替え、第１の値は、維持期間における異常状態の発生時に整流回路により整流された電圧よりも低く、第１の状態から第２の状態への切替え時に整流回路により整流された電圧よりも高く設定されてもよい。

正常動作時に、スイッチ回路により所定のタイミングで第１のノードが複数の走査電極に接続される第１の状態が第２のノードが複数の走査電極に接続される第２の状態に切り替える。このとき、保護抵抗にパルス電圧が発生する。

上記のように、第１の値が維持期間における異常状態の発生時に整流回路により整流された電圧よりも低く、第１の状態から第２の状態への切替え時に整流回路により整流された電圧よりも高く設定された場合、正常動作時に第１の状態から第２の状態への切替え時に発生するパルス電圧を異常状態の発生として誤検出することなく、維持期間における異常状態の発生を正確に検出することができる。

複数のサブフィールドのうち少なくとも１つのサブフィールドは、複数の放電セルの壁電荷を書込み放電が可能な状態に調整する初期化期間を含み、所定のタイミングは、初期化期間内にあってもよい。

複数の放電セルの壁電荷を書込み放電が可能な状態に調整するための初期化期間には、第１の状態から第２の状態への切替えが行われる。この場合、正常動作時の初期化期間における第１の状態から第２の状態への切替え時に発生するパルス電圧を異常状態の発生として誤検出することなく、維持期間における異常状態の発生を正確に検出することができる。

（６）保護回路は、保護抵抗に発生する電圧よりも第２の値分低い電圧を整流回路に与える電圧低減回路をさらに含んでもよい。

この場合、保護抵抗に発生した電圧が整流回路に与えられるときにその電圧が第２の値分低下するので、整流回路により整流された電圧が低くなる。

正常動作時に発生するパルス電圧が異常動作時に発生するパルス電圧に比べて高いピーク値を有するが発生率が低い場合には、整流回路により整流された電圧は低くなる。したがって、高いピーク値を有しかつ低い発生率を有する正常時のパルス電圧を異常状態の発生として誤検出することなく異常状態の発生を正確に検出することができる。

複数のスイッチ回路は、書込み期間において第１のノードを複数の走査電極に順次一定時間ずつ接続し、第２の値は、書込み期間において整流回路により整流された電圧が第１の値よりも低くなるように設定されてもよい。

この場合、書込み期間において保護抵抗に発生するパルス電圧を異常状態の発生として誤検出することなく異常状態の発生を正確に検出することができる。

（７）駆動装置は、電圧保持回路により保持される電圧が許容値を超えたことを検出する電圧検出回路をさらに備え、電圧検出回路は、電圧保持回路により保持される電圧が許容値を超えた場合または保護回路から出力される検出信号を受けた場合に、共通の検出信号を出力してもよい。

この場合、電圧保持回路により保持される電圧が許容値を超えた場合または保護回路から出力される検出信号を受けた場合に電圧保持回路から共通の検出信号が出力される。したがって、保護回路および電圧保持回路の部品および検出信号が共用されるので、部品点数および組み立て工数が低減される。その結果、駆動装置の低コスト化が可能となる。

（８）本発明の他の局面に従うプラズマディスプレイパネルの駆動方法は、複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルの駆動方法であって、電圧保持回路により第１のノードと第２のノードとの間を第１の電圧に保持するステップと、第１のノードの電位を変化させるステップと、複数の走査電極に対応して設けられる複数のスイッチ回路により第１および第２のノードの一方を選択的に複数の走査電極にそれぞれ接続するステップと、電圧保持回路と第２のノードとの間に接続される保護抵抗に発生する電圧を整流するステップと、整流された電圧に基づいて異常動作の発生を検出するステップとを備えたものである。

その駆動方法においては、第１のノードと第２のノードとの間が電圧保持回路により第１の電圧に保持される。それにより、第２のノードの電位は第１のノードの電位よりも第１の電圧分高い。この状態で、第１のノードの電位が変化されるとともに、複数のスイッチ回路により第１および第２のノードの一方が選択的に複数の走査電極にそれぞれ接続される。それにより、複数の走査電極に種々の駆動波形が印加される。

電圧保持回路と第２のノードとの間には保護抵抗が設けられる。正常動作時に、スイッチ回路により第１のノードが走査電極に接続される状態と第２のノードが走査電極に接続される状態とが切り替えられることにより保護抵抗にパルス電圧が発生する。また、スイッチ回路の異常動作により保護抵抗にパルス電圧が発生する。

保護抵抗に発生するパルス電圧は整流される。スイッチ回路の異常動作時に保護抵抗に発生するパルス電圧のピーク値および発生率は、正常動作時にスイッチ回路の動作により保護抵抗に発生するパルス電圧のピーク値および発生率と異なる。それにより、異常動作時に整流された電圧は、正常動作時に整流された電圧とは異なる。

したがって、整流された電圧に基づいて検出回路によりスイッチ回路の異常動作の発生を検出することが可能となる。

（９）本発明のさらに他の局面に従うプラズマディスプレイ装置は、複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、複数の走査電極を駆動する駆動装置とを備え、駆動装置は、複数の走査電極に対応して設けられ、第１および第２のノードの一方を選択的に複数の走査電極にそれぞれ接続する複数のスイッチ回路と、第１のノードの電位を変化させる電圧印加回路と、第１のノードと第２のノードとの間を第１の電圧に保持する電圧保持回路と、電圧保持回路と第２のノードとの間に設けられる保護回路とを備え、保護回路は、電圧保持回路と第２のノードとの間に接続される保護抵抗と、保護抵抗に発生する電圧を整流する整流回路と、整流回路により整流された電圧に基づいて異常動作の発生を検出する検出回路とを含むものである。

そのプラズマディスプレイ装置においては、駆動装置によりプラズマディスプレイパネルの複数の走査電極が駆動される。

駆動装置においては、電圧保持回路により第１のノードと第２のノードとの間が第１の電圧に保持される。それにより、第２のノードの電位は第１のノードの電位よりも第１の電圧分高い。この状態で、電圧印加回路により第１のノードの電位が変化されるとともに、複数のスイッチ回路により第１および第２のノードの一方が選択的に複数の走査電極にそれぞれ接続される。それにより、複数の走査電極に種々の駆動波形が印加される。

電圧保持回路と第２のノードとの間には保護抵抗が設けられる。正常動作時に、スイッチ回路により第１のノードが走査電極に接続される状態と第２のノードが走査電極に接続される状態とが切り替えられることにより保護回路の保護抵抗にパルス電圧が発生する。また、スイッチ回路の異常動作により保護回路の保護抵抗にパルス電圧が発生する。

保護抵抗に発生するパルス電圧は整流回路により整流される。スイッチ回路の異常動作時に保護抵抗に発生するパルス電圧のピーク値および発生率は、正常動作時にスイッチ回路の動作により保護抵抗に発生するパルス電圧のピーク値および発生率と異なる。それにより、異常動作時に整流回路により整流された電圧は、正常動作時に整流回路により整流された電圧とは異なる。

したがって、整流回路により整流された電圧に基づいて検出回路によりスイッチ回路の異常動作の発生を検出することが可能となる。

本発明によれば、整流回路により整流された電圧に基づいてスイッチ回路の検出回路により異常動作の発生を検出することが可能となる。

図１は本発明の実施の形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図 図２は本発明の実施の形態におけるパネルの電極配列図 図３は本発明の実施の形態に係るプラズマディスプレイ装置の回路ブロック図 図４は図３のプラズマディスプレイ装置のサブフィールド構成における駆動電圧波形図 図５は走査電極駆動回路の構成を示す回路図 図６は図４の第２サブフィールドの初期化期間および書込み期間における詳細なタイミング図 図７は図４の第２サブフィールドの維持期間における詳細なタイミング図 図８は正常パルスの発生のメカニズムを説明するための模式図 図９は正常パルスの一例を示す波形図 図１０はアドレスパルスの発生のメカニズムを説明するための模式図 図１１はアドレスパルスの一例を示す波形図 図１２は異常パルスの発生のメカニズムを説明するための模式図 図１３は異常パルスの一例を示す波形図 図１４（ａ）は正常動作時および異常動作時における保護抵抗の両端の電圧を示す波形図、図１４（ｂ）は正常動作時および異常動作時における走査電極の電圧を示す波形図 図１５は保護回路の構成を示す回路図 図１６（ａ），（ｂ），（ｃ）は正常パルス、アドレスパルスおよび異常パルスをそれぞれ示す波形図 図１７は異常検出信号が共用された保護回路および電圧異常検出回路の構成を示すブロック図 図１８は電圧異常検出回路の構成を示す回路図

以下、本発明の実施の形態に係るプラズマディスプレイ装置について、図面を用いて詳細に説明する。

（１）パネルの構成
図１は本発明の実施の形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図である。

プラズマディスプレイパネル（以下、パネルと略記する）１０は、互いに対向配置されたガラス製の前面基板２１および背面基板３１を備える。前面基板２１および背面基板３１の間に放電空間が形成される。前面基板２１上には複数対の走査電極２２および維持電極２３が互いに平行に形成されている。各対の走査電極２２および維持電極２３が表示電極を構成する。走査電極２２および維持電極２３を覆うように誘電体層２４が形成され、誘電体層２４上には保護層２５が形成されている。

背面基板３１上には絶縁体層３３で覆われた複数のデータ電極３２が設けられ、絶縁体層３３上に井桁状の隔壁３４が設けられている。また、絶縁体層３３の表面および隔壁３４の側面に蛍光体層３５が設けられている。そして、複数対の走査電極２２および維持電極２３と複数のデータ電極３２とが垂直に交差するように前面基板２１と背面基板３１とが対向配置され、前面基板２１と背面基板３１との間に放電空間が形成されている。放電空間には、放電ガスとして、例えばネオンとキセノンとの混合ガスが封入されている。なお、パネルの構造は上述したものに限られず、例えばストライプ状の隔壁を備えた構造を用いてもよい。

図２は本発明の実施の形態におけるパネルの電極配列図である。行方向に沿ってｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に沿ってｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。ｎおよびｍはそれぞれ２以上の自然数である。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルＤＣが形成されている。それにより、放電空間内にｍ×ｎ個の放電セルが形成されている。

（２）プラズマディスプレイ装置の構成
図３は本発明の実施の形態に係るプラズマディスプレイ装置の回路ブロック図である。

このプラズマディスプレイ装置は、パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５および電源回路（図示せず）を備える。

画像信号処理回路５１は、画像信号ｓｉｇをパネル１０の画素数に応じた画像データに変換し、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割し、それらをデータ電極駆動回路５２に出力する。

データ電極駆動回路５２は、サブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し、その信号に基づいて各データ電極Ｄ１〜Ｄｍを駆動する。

タイミング発生回路５５は、水平同期信号Ｈおよび垂直同期信号Ｖに基づいてタイミング信号を発生し、それらのタイミング信号をそれぞれの駆動回路ブロック（画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４）へ供給する。

走査電極駆動回路５３は、タイミング信号に基づいて走査電極ＳＣ１〜ＳＣｎに駆動波形を供給し、維持電極駆動回路５４はタイミング信号に基づいて維持電極ＳＵ１〜ＳＵｎに駆動波形を供給する。

（３）サブフィールド構成
次に、サブフィールド構成について説明する。サブフィールド法では、１フィールドが時間時上で複数のサブフィールドに分割され、複数のサブフィールドに輝度重みがそれぞれ設定されている。

例えば、１フィールドが時間軸上で１０個のサブフィールド（以下、第１ＳＦ、第２ＳＦ、・・・、および第１０ＳＦと呼ぶ）に分割され、それらのサブフィールドがそれぞれ０．５、１、２、３、６、９、１５、２２、３０および４０の輝度重みを有する。

図４は図３のプラズマディスプレイ装置のサブフィールド構成における駆動電圧波形図である。

図４の上段には、維持電極ＳＵ１〜ＳＵｎ、１本の走査電極ＳＣ１およびデータ電極Ｄ１〜Ｄｍの駆動波形が示される。また、１フィールドの第１ＳＦの消去期間から第３ＳＦの初期化期間までが示される。ここでは、主として第２ＳＦについて説明する。

第２ＳＦの初期化期間の前半部では、データ電極Ｄ１〜Ｄｍおよび維持電極ＳＵｌ〜ＳＵｎを０Ｖ（接地電位）に保持し、走査電極ＳＣ１〜ＳＣｎにランプ電圧を印加する。このランプ電圧は、放電開始電圧以下の正の電位Ｖｓｃｎから放電開始電圧を超える正の電位（Ｖｓｃｎ＋Ｖｓｅｔ）に向かって緩やかに上昇する。すると、全ての放電セルにおいて１回目の微弱な初期化放電が起こり、走査電極ＳＣ１〜ＳＣｎ上に負の壁電荷が蓄えられるとともに維持電極ＳＵ１〜ＳＵｎ上およびデータ電極Ｄ１〜Ｄｍ上に正の壁電荷が蓄えられる。ここで、電極を覆う誘電体層または蛍光体層上等に蓄積した壁電荷により生じる電圧を電極上の壁電圧という。

続く初期化期間の後半部では、維持電極ＳＵ１〜ＳＵｎを正の電位Ｖｅ１に保ち、走査電極ＳＣ１〜ＳＣｎに正の電位（Ｖｓｃｎ＋Ｖｓｅｔ）から負の電位（−Ｖａｄ）に向かって緩やかに下降するランプ電圧を印加する。すると、全ての放電セルにおいて２回目の微弱な初期化放電が起こり、走査電極ＳＣ１〜ＳＣｎ上の壁電圧および維持電極ＳＵ１〜ＳＵｎ上の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上の壁電圧も書込み動作に適した値に調整される。

以上のように、第２ＳＦの初期化期間では、全ての放電セルで初期化放電を発生させる全セル初期化動作が行われる。

第２ＳＦの書込み期間では、維持電極ＳＵ１〜ＳＵｎに電位Ｖｅ２を印加し、走査電極ＳＣ１〜ＳＣｎを一旦電位（Ｖｓｃｎ−Ｖａｄ）に保持する。次に、１行目の走査電極ＳＣ１に負の走査パルスＰａ（＝−Ｖａｄ）を印加するとともに、データ電極Ｄ１〜Ｄｍのうち１行目において発光すべき放電セルのデータ電極Ｄｋ（ｋは１〜ｍのいずれか）に正の書込みパルスＰｄを印加する。すると、データ電極Ｄｋと走査電極ＳＣ１との交差部の電圧は、外部印加電圧（Ｐｄ−Ｐａ）にデータ電極Ｄｋ上の壁電圧および走査電極ＳＣ１上の壁電圧が加算された値となり、放電開始電圧を超える。それにより、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間で書込み放電が発生する。その結果、その放電セルの走査電極ＳＣ１上に正の壁電荷が蓄積され、維持電極ＳＵ１上に負の壁電荷が蓄積され、データ電極Ｄｋ上にも負の壁電荷が蓄積される。

このようにして、１行目において発光すべき放電セルで書込み放電が発生して各電極上に壁電荷を蓄積させる書込み動作が行われる。一方、書込みパルスＰｄが印加されなかったデータ電極Ｄｈ（ｈ≠ｋ）と走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作を１行目の放電セルからｎ行目の放電セルに至るまで順次行い、書込み期間が終了する。

続く維持期間では、維持電極ＳＵ１〜ＳＵｎを０Ｖに戻し、走査電極ＳＣ１〜ＳＣｎに維持期間の最初の維持パルスＰｓ（＝Ｖｓｕｓ）を印加する。このとき、書込み期間で書込み放電が発生した放電セルにおいては、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧は、維持パルスＰｓ（＝Ｖｓｕｓ）に走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が加算された値となり、放電開始電圧を超える。それにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で維持放電が起こり、放電セルが発光する。その結果、走査電極ＳＣｉ上に負の壁電荷が蓄積され、維持電極ＳＵｉ上に正の壁電荷が蓄積され、データ電極Ｄｋ上に正の壁電荷が蓄積される。

書込み期間で書込み放電が発生しなかった放電セルでは維持放電は起こらず、初期化期間の終了時における壁電荷の状態が保持される。続いて、走査電極ＳＣ１〜ＳＣｎを０Ｖに戻し、維持電極ＳＵ１〜ＳＵｎに維持パルスＰｓを印加する。すると、維持放電が起こった放電セルでは、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧が放電開始電圧を超えるので、再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が起こり、維持電極ＳＵｉ上に負の壁電荷が蓄積され、走査電極ＳＣｉ上に正の壁電荷が蓄積される。

以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに予め定められた数の維持パルスＰｓを交互に印加することにより、書込み期間において書込み放電が発生した放電セルでは維持放電が継続して行われる。このようにして維持期間における維持動作が終了する。

第３ＳＦの初期化期間では、維持電極ＳＵ１〜ＳＵｎを電位Ｖｅ１に保持し、データ電極Ｄ１〜Ｄｍを０Ｖに保持し、走査電極ＳＣ１〜ＳＣｎに正の電位Ｖｓｕｓから負の電位（−Ｖａｄ）に向かって緩やかに下降するランプ電圧を印加する。すると、前のサブフィールドの維持期間で維持放電が起こった放電セルでは微弱な初期化放電が発生する。それにより、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が弱められ、データ電極Ｄｋ上の壁電圧も書込み動作に適した値に調整される。

一方、前のサブフィールドで書込み放電および維持放電が起こらなかった放電セルにおいては、放電が発生することはなく、前のサブフィールドの初期化期間の終了時における壁電荷の状態がそのまま保たれる。

このように、第３ＳＦの初期化期間では、直前のサブフィールドで維持放電が起こった放電セルで選択的に初期化放電を発生させる選択初期化動作を行う。

（４）走査電極駆動回路５３の構成
図５は走査電極駆動回路５３の構成を示す回路図である。

走査電極駆動回路５３は、走査ＩＣ（集積回路）１００、直流電源２００、保護回路３００、回収回路４００、ダイオードＤ１０、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ３〜Ｑ５，Ｑ７およびＮＰＮバイポーラトランジスタ（以下、トランジスタと略記する）Ｑ６，Ｑ８を含む。図５には、走査電極駆動回路５３において１本の走査電極ＳＣ１に接続される１つの走査ＩＣ１００が示される。他の走査電極ＳＣ２〜ＳＣｎにも図５の走査ＩＣ１００と同様の走査ＩＣがそれぞれ接続される。

走査ＩＣ１００は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ１，Ｑ２を含む。回収回路４００は、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）ＱＡ，ＱＢ、回収コイルＬＡ，ＬＢ、回収コンデンサＣＲおよびダイオードＤＡ，ＤＢを含む。

走査ＩＣ１００はノードＮ１とノードＮ２との間に接続される。走査ＩＣ１００のトランジスタＱ１はノードＮ２と走査電極ＳＣ１との間に接続され、トランジスタＱ２は走査電極ＳＣ１とノードＮ１との間に接続される。トランジスタＱ１のゲートには制御信号ＳＨが与えられ、トランジスタＱ２のゲートには制御信号ＳＬが与えられる。

保護回路３００は、ノードＮ２とノードＮ３との間に接続される。保護回路３００は保護抵抗を含む。保護回路３００の詳細な構成および動作については後述する。

電圧Ｖｓｃｎを受ける電源端子Ｖ１０は、ダイオードＤ１０を介してノードＮ３に接続される。直流電源２００は、ノードＮ１とノードＮ３との間に接続される。この直流電源２００は、電解コンデンサからなり、電圧Ｖｓｃｎを保持するフローティング電源として働く。以下、ノードＮ１の電位をＶＦＧＮＤとし、ノードＮ３の電位をＶｓｃｎＦとする。ノードＮ３の電位ＶｓｃｎＦは、ノードＮ１の電位ＶＦＧＮＤに電圧Ｖｓｃｎを加算した値を有する。すなわち、ＶｓｃｎＦ＝ＶＦＧＮＤ＋Ｖｓｃｎとなる。

トランジスタＱ３は、電圧Ｖｓｅｔを受ける電源端子Ｖ１１とノードＮ４との間に接続され、ゲートには制御信号ＣＰＨが与えられる。トランジスタＱ４は、ノードＮ１とノードＮ４との間に接続され、ゲートには制御信号ＣＥＩが与えられる。トランジスタＱ５は、ノードＮ１と負の電圧（−Ｖａｄ）を受ける電源端子Ｖ１２との間に接続され、ゲートには制御信号ＣＥＬが与えられる。制御信号ＣＥＩは制御信号ＣＥＬの反転信号である。

トランジスタＱ６，Ｑ７は、電圧Ｖｓｕｓを受ける電源端子Ｖ１３とノードＮ４との間に接続される。トランジスタＱ６のベースには制御信号ＣＭＨが与えられ、トランジスタＱ７のゲートには制御信号ＣＰＨ２が与えられる。トランジスタＱ８は、ノードＮ４と接地端子との間に接続され、ベースには制御信号ＣＭＬが与えられる。

ノードＮ４とノードＮ５との間には、回収コイルＬＡ、ダイオードＤＡおよびトランジスタＱＡが直列に接続されるとともに、回収コイルＬＢ、ダイオードＤＢおよびトランジスタＱＢが直列に接続される。回収コンデンサＣＲはノードＮ５と接地端子との間に接続される。

（５）走査電極駆動回路５３の動作
図６は図４の第２サブフィールドの初期化期間および書込み期間における詳細なタイミング図である。

図６の最上段には、一点鎖線でノードＮ１の電位ＶＦＧＮＤの変化が示され、点線でノードＮ３の電位ＶｓｃｎＦの変化が示され、実線で走査電極ＳＣ１の電位の変化が示される。なお、図６には、回収回路４００に与えられる制御信号ＳＡ，ＳＢは図示されていない。

初期化期間の開始時点ｔ０では、制御信号ＳＨ，ＣＭＨ，ＣＰＨ，ＣＥＬがローレベルにあり、制御信号ＳＬ，ＣＭＬ，ＣＰＨ２，ＣＥＩがハイレベルにある。それにより、トランジスタＱ１，Ｑ６，Ｑ３，Ｑ５がオフし、トランジスタＱ２，Ｑ８，Ｑ７，Ｑ４がオンしている。したがって、ノードＮ１は接地電位（０Ｖ）となっており、ノードＮ３の電位ＶｓｃｎＦはＶｓｃｎとなっている。また、トランジスタＱ２がオンしているので、走査電極ＳＣ１の電位は接地電位となっている。

時点ｔ１で、制御信号ＣＭＬ，ＣＰＨ２がローレベルになり、トランジスタＱ８，Ｑ７がオフする。また、制御信号ＳＨがハイレベルとなり、制御信号ＳＬがローレベルとなる。それにより、トランジスタＱ１がオンし、トランジスタＱ２がオフする。したがって、走査電極ＳＣ１の電位がＶｓｃｎに立ち上がる。

時点ｔ２で、制御信号ＣＰＨがハイレベルになり、トランジスタＱ３がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤが接地電位からＶｓｅｔまで緩やかに上昇する。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位がＶｓｃｎから（Ｖｓｃｎ＋Ｖｓｅｔ）まで上昇する。

時点ｔ３で、制御信号ＣＰＨがローレベルになり、トランジスタＱ３がオフする。それにより、ノードＮ１の電位ＶＦＧＮＤがＶｓｅｔで維持される。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｅｔ）で維持される。

時点ｔ４で、制御信号ＣＭＨ，ＣＰＨ２がハイレベルになり、トランジスタＱ６，Ｑ７がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤがＶｓｕｓまで低下する。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｕｓ）まで低下する。

時点ｔ５で、制御信号ＳＨがローレベルとなり、制御信号ＳＬがハイレベルとなる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位がＶｓｕｓまで低下する。

時点ｔ６で、制御信号ＣＭＨ，ＣＥＩがローレベルになり、トランジスタＱ６，Ｑ４がオフする。また、制御信号ＣＥＬがハイレベルになり、トランジスタＱ５がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が（−Ｖａｄ）に向かって緩やかに低下する。また、ノードＮ３の電位ＶｓｃｎＦが（−Ｖａｄ＋Ｖｓｃｎ）に向かって緩やかに低下する。

時点ｔ７で、制御信号ＳＨがハイレベルとなり、制御信号ＳＬがローレベルとなる。それにより、トランジスタＱ１がオンし、トランジスタＱ２がオフする。したがって、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２）から（−Ｖａｄ＋Ｖｓｃｎ）まで上昇する。ここで、Ｖｓｅｔ２＜Ｖｓｃｎである。

書込み期間の時点ｔ８で、制御信号ＣＭＬがハイレベルになり、トランジスタＱ８がオンする。それにより、ノードＮ４が接地電位となる。このとき、トランジスタＱ４がオフしているので、ノードＮ１および走査電極ＳＣ１の電位は（−Ｖａｄ＋Ｖｓｃｎ）で維持される。

時点ｔ９で、制御信号ＳＨがローレベルになり、制御信号ＳＬがハイレベルになる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｃｎ）から−Ｖａｄまで低下する。

時点ｔ９ａで、制御信号ＳＨがハイレベルになり、制御信号ＳＬがローレベルになる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位が−Ｖａｄから（−Ｖａｄ＋Ｖｓｃｎ）まで上昇する。その結果、走査電極ＳＣ１に走査パルスが発生する。

このように、走査電極ＳＣ１の電位は、走査ＩＣ１００のトランジスタＱ１，Ｑ２のオンおよびオフによりノードＮ１の電位ＶＦＧＮＤおよびノードＮ３の電位ＶｓｃｎＦに切り替わる。

図７は図４の第２サブフィールドの維持期間における詳細なタイミング図である。

図７の最上段には、一点鎖線でノードＮ１の電位ＶＦＧＮＤの変化が示され、、点線でノードＮ３の電位ＶｓｃｎＦの変化が示され、実線で走査電極ＳＣ１の電位の変化が示される。なお、図７には、回収回路４００に与えられる制御信号ＳＡ，ＳＢは図示されていない。

維持期間の開始時点ｔ１０で、制御信号ＳＨ，ＣＭＨ，ＣＰＨ，ＣＥＬがローレベルにあり、制御信号ＳＬ，ＣＭＬ，ＣＰＨ２，ＣＥＩがハイレベルにある。それにより、トランジスタＱ１，Ｑ６，Ｑ３，Ｑ５がオフし、トランジスタＱ２，Ｑ８，Ｑ７，Ｑ４がオンしている。したがって、ノードＮ１は接地電位となっており、ノードＮ３の電位ＶｓｃｎＦはＶｓｃｎとなっている。また、トランジスタＱ２がオンしているので、走査電極ＳＣ１の電位は接地電位となっている。

時点ｔ１１で、制御信号ＣＭＬがローレベルになり、トランジスタＱ８がオフする。このとき、制御信号ＳＡ（図５参照）がハイレベルとなり、トランジスタＱＡがオンする。それにより、回収コンデンサＣＲからノードＮ１および走査電極ＳＣ１に電流が供給され、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が上昇する。

時点ｔ１２で、制御信号ＣＭＨがハイレベルとなり、トランジスタＱ６がオンする。このとき、制御信号ＳＡ（図５参照）がローレベルとなり、トランジスタＱＡはオフする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位がＶｓｕｓとなる。また、ノードＮ３の電位ＶｓｃｎＦが（Ｖｓｃｎ＋Ｖｓｕｓ）となる。

時点ｔ１３で、制御信号ＣＭＨがローレベルとなり、トランジスタＱ６がオフする。このとき、制御信号ＳＢ（図５参照）がハイレベルとなり、トランジスタＱＢがオンする。それにより、ノードＮ１および走査電極ＳＣ１から回収コンデンサＣＲに電流が供給され、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が低下する。

時点ｔ１４で、制御信号ＣＭＬがハイレベルとなり、トランジスタＱ８がオンする。このとき、制御信号ＳＢ（図５参照）がローレベルとなり、トランジスタＱＢはオフする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が接地電位となる。また、ノードＮ３の電位ＶｓｃｎＦがＶｓｃｎまで低下する。

このように、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位は接地電位とＶｓｕｓとに交互に変化する。また、ノードＮ３の電位ＶｓｃｎＦはＶｓｃｎと（Ｖｓｃｎ＋Ｖｓｕｓ）とに交互に変化する。

なお、図４の下段には、第１ＳＦの消去期間から第３ＳＦの初期化期間までの制御信号ＣＭＨ，ＣＭＬ，ＣＰＨ，ＣＰＨ２，ＣＥＬの波形および走査ＩＣ１００の状態が示されている。“ＡＬＬ−Ｌ”は全ての走査ＩＣ１００のトランジスタＱ１がオフし、トランジスタＱ２がオンする状態を示し、“ＡＬＬ−Ｈ”は全ての走査ＩＣ１００のトランジスタＱ１がオンし、トランジスタＱ２がオフする状態を示す。

（６）保護回路３００の保護抵抗に発生するパルス電圧
次に、図５の保護回路３００の保護抵抗の両端に発生するパルス電圧について説明する。

保護回路３００の保護抵抗の両端に発生するパルス電圧には、以下に説明する正常パルス、アドレスパルスおよび異常パルスの３種類がある。本実施の形態では、保護回路３００がこれらの３種類のパルス電圧のうち異常パルスを検出し、異常検出信号を発生する。

（６−１）正常パルス
まず、正常パルスについて説明する。図８は正常パルスの発生のメカニズムを説明するための模式図である。図８には、走査電極駆動回路５３、パネル容量ＣＰおよび維持電極駆動回路５４の一部が簡略化されて示されている。

図８には、電圧Ｖｓｃｎを保持する直流電源２００、保護回路３００に含まれる保護抵抗Ｒ１、走査ＩＣ１００に含まれるトランジスタＱ１，Ｑ２、および負の電圧（−Ｖａｄ）を発生する直流電源６００が示される。また、パネル１０の全容量（以下、パネル容量と呼ぶ）ＣＰの一端に接続される１本の走査電極ＳＣ１、パネル容量ＣＰの他端に接続される１本の維持電極ＳＵ１、および維持電極駆動回路５４に含まれるトランジスタＱ３１，Ｑ３２が示される。

図６の時点ｔ７の直前には、図８（ａ）に示されるように、全ての走査ＩＣ１００においてトランジスタＱ１がオフし、トランジスタＱ２がオンしている。また、ノードＮ１には負の電位（−Ｖａｄ）が与えられる。この場合、走査電極ＳＣ１の電位は（−Ｖａｄ＋Ｖｓｅｔ２）となっている。また、維持電極駆動回路５４のトランジスタＱ３１はオンし、トランジスタＱ３２はオフしている。電位（−Ｖａｄ＋Ｖｓｅｔ２）は例えば約−９０Ｖである。

図６の時点ｔ７の直後には、図８（ｂ）に示されるように、全ての走査ＩＣ１００においてトランジスタＱ１がオンし、トランジスタＱ２がオフする。それにより、走査電極ＳＣ１の電位は（−Ｖａｄ＋Ｖｓｃｎ）になる。電位（−Ｖａｄ＋Ｖｓｃｎ）は例えば約＋３５Ｖである。

この場合、保護抵抗Ｒ１に電流Ｉ１が流れ、パネル容量ＣＰが充電される。この充電電流により保護抵抗Ｒ１の両端にパルス電圧が発生する。上記のように、このパルス電圧を正常パルスと呼ぶ。

図９は正常パルスの一例を示す波形図である。図９の例では、正常パルスのピークは５０Ｖを超える。このような正常パルスは、１フィールド（１６．６ｍｓ）当たり１０〜２０回程度発生する。

（６−２）アドレスパルス
次に、アドレスパルスについて説明する。図１０はアドレスパルスの発生のメカニズムを説明するための模式図である。図１０には、走査電極駆動回路５３、パネル１０および維持電極駆動回路５４の一部が簡略化されて示されている。

正常動作時に、パネル１０の画面に横縞画像が表示される場合、ｎ本の走査電極ＳＣ１〜ＳＣｎに接続されるｎ個の走査ＩＣ１００のトランジスタＱ１が順次オンするとともにパネル１０のｍ本のデータ電極Ｄ１〜Ｄｍの電位が同時にハイレベルおよびローレベルに繰り返し切り替わる。

この場合、各走査電極ＳＣｉとｍ本のデータ電極Ｄ１〜Ｄｍとの間に形成される放電セルの容量が同時に充電される。

例えば、図６の時点ｔ９ａの直前には、図１０（ａ）に示されるように、走査電極ＳＣ１に接続される走査ＩＣ１００においてトランジスタＱ１がオフし、トランジスタＱ２がオンしている。また、ノードＮ１には負の電位（−Ｖａｄ）が与えられる。この場合、走査電極ＳＣ１の電位は−Ｖａｄとなっている。また、維持電極駆動回路５４のトランジスタＱ３１はオンし、トランジスタＱ３２はオフしている。電位（−Ｖａｄ）は例えば約−１０５Ｖである。

図６の時点ｔ９ａの直後には、図１０（ｂ）に示されるように、走査電極ＳＣ１に接続される走査ＩＣ１００においてトランジスタＱ１がオンし、トランジスタＱ２がオフする。それにより、走査電極ＳＣ１の電位は（−Ｖａｄ＋Ｖｓｃｎ）になる。電位（−Ｖａｄ＋Ｖｓｃｎ）は例えば約＋３５Ｖである。

この場合、保護抵抗Ｒ１に電流Ｉ２が流れ、走査電極ＳＣ１とデータ電極Ｄ１〜Ｄｍとの間に形成される放電セルの容量が同時に充電される。この充電電流により保護抵抗Ｒ１の両端にパルス電圧が発生する。上記のように、このパルス電圧をアドレスパルスと呼ぶ。

図１１はアドレスパルスの一例を示す波形図である。図１１の例では、アドレスパルスのピークは５０Ｖ程度である。このようなアドレスパルスは、１ラインの白線と１ラインの黒線とを交互に有する横縞画像だけでなく、２ラインおきに白線を有する横縞画像、３ラインおきに白線を有する横縞画像、または２ラインの白線と２ラインの黒線とを交互に有する横縞画像のような種々のパターンの画像が表示される場合に発生する。例えば、パネル１０が７６８ラインを有し、サブフィールド数が１０の場合には、アドレスパルスは、１フィールド（１６．６ｍｓ）当たり４０００回程度発生する。なお、パネル１０の上半分の領域と下半分の領域とが別個の走査電極駆動回路、維持電極駆動回路およびデータ電極駆動回路により駆動される場合には、アドレスパルスは、１フィールド（１６．６ｍｓ）当たり２０００回程度発生する。

（６−３）異常パルス
さらに、異常パルスについて説明する。図１２は異常パルスの発生のメカニズムを説明するための模式図である。図１２には、走査電極駆動回路５３、パネル容量ＣＰおよび維持電極駆動回路５４の一部が簡略化されて示されている。

図７に示したように、正常動作の維持期間では、全ての走査ＩＣ１００においてトランジスタＱ１がオフし、トランジスタＱ２がオンする。しかしながら、異常動作時には、パネル１０に表示される画像のパターンに関わらず全ての走査ＩＣ１００においてトランジスタＱ１がオンし、トランジスタＱ２がオフする。それにより、異常時には維持期間において走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の放電電流が保護抵抗Ｒ１に流れる。

図１２（ａ）に示されるように、走査電極駆動回路５３のトランジスタＱ６がオフし、トランジスタＱ８がオンするときには、維持電極駆動回路５４のトランジスタＱ３１がオンし、トランジスタＱ３２がオフする。異常動作により走査ＩＣ１００のトランジスタＱ１がオンし、トランジスタＱ２がオフしている場合、走査電極ＳＣ１の電位はＶｓｃｎとなる。電位Ｖｓｃｎは例えば約１４０Ｖである。また、維持電極ＳＵ１の電位はＶｓｕｓとなる。電位Ｖｓｕｓは例えば約１９０Ｖである。この場合、走査電極ＳＣ１と維持電極ＳＵ１との電位差が放電開始電圧を超えないため、走査電極ＳＣ１と維持電極ＳＵ１との間に接続される放電セルにおいて放電が発生しない。そのため、保護抵抗Ｒ１に放電電流が流れない。

図１２（ｂ）に示されるように、走査電極駆動回路５３のトランジスタＱ６がオンし、トランジスタＱ８がオフするときには、維持電極駆動回路５４のトランジスタＱ３１がオフし、トランジスタＱ３２がオンする。異常動作により走査ＩＣ１００のトランジスタＱ１がオンし、トランジスタＱ２がオフしている場合、走査電極ＳＣ１の電位は（Ｖｓｃｎ＋Ｖｓｕｓ）となる。電位（Ｖｓｃｎ＋Ｖｓｕｓ）は例えば約３３０Ｖである。また、維持電極ＳＵ１の電位は０Ｖとなる。この場合、走査電極ＳＣ１と維持電極ＳＵ１との電位差が放電開始電圧を超えるため、走査電極ＳＣ１と維持電極ＳＵ１との間に接続される放電セルにおいて放電が発生する。それにより、保護抵抗Ｒ１に放電電流Ｉ３が流れる。

このように、維持電極ＳＵ１の電位はＶｓｕｓと０Ｖとに交互に変化する。これに対して、走査電極ＳＣ１の電位はＶｓｃｎと（Ｖｓｃｎ＋Ｖｓｕｓ）とに変化する。したがって、保護抵抗Ｒ１には一方向にのみ放電電流Ｉ３が流れる。この放電電流Ｉ３により保護抵抗Ｒ１の両端にパルス電圧が発生する。上記のように、このパルス電圧を異常パルスと呼ぶ。

図１３は異常パルスの一例を示す波形図である。図１３の例では、異常パルスのピークは５０Ｖを超える。このような異常パルスは、１フィールド（１６．６ｍｓ）当たり５０〜１０００回程度発生する。

（６−４）異常パルスによる保護抵抗Ｒ１の発熱
図１４（ａ）は正常動作時および異常動作時における保護抵抗Ｒ１の両端の電圧を示す波形図であり、図１４（ｂ）は正常動作時および異常動作時における走査電極ＳＣ１の電圧を示す波形図である。

正常動作時には、維持期間において保護抵抗Ｒ１に電流は流れない。したがって、図１４（ａ）に示すように、保護抵抗Ｒ１の両端の電圧振幅はほぼ０Ｖとなる。

一方、上記のように、異常動作により走査ＩＣ１００のトランジスタＱ１，Ｑ２がそれぞれオン状態およびオフ状態に固定されると、維持期間において保護抵抗Ｒ１に一方向に放電電流が流れる。それにより、図１４（ａ）に示すように、保護抵抗Ｒ１の両端の電圧振幅は著しく増加する。また、図１４（ｂ）に示すように、維持期間において走査電極ＳＣ１に与えられる維持パルスが電圧Ｖｓｃｎだけ上昇する。

このような異常動作のために保護抵抗Ｒ１に放電電流が流れることにより、保護抵抗Ｒ１が発熱する。それにより、保護抵抗Ｒ１が赤熱したり、半田が溶融する可能性がある。

そこで、本実施の形態では、保護回路３００により正常パルス、アドレスパルスおよび異常パルスの中から異常パルスが検出され、異常検出信号が出力される。

この異常検出信号に基づいて電源回路が一時的に停止される。

（７）保護回路３００の構成および動作
図１５は保護回路３００の構成を示す回路図である。図１５には、走査電極ＳＣ１に対応して設けられる保護回路３００が示されるが、他の走査電極ＳＣ２〜ＳＣｎに対応して設けられる保護回路３００の構成も図１５に示す構成と同様である。

図１５に示すように、保護回路３００は、保護抵抗Ｒ１、コンデンサＣ１、充電制限抵抗Ｒ２、ツェナーダイオードＺＤ１，ＺＤ２、整流用ダイオードＤａ、放電抵抗Ｒ３，Ｒ４、ＰＮＰバイポーラトランジスタ（以下、トランジスタと略記する）Ｑ１０および抵抗Ｒ５を含む。充電制限抵抗Ｒ２の値は放電抵抗Ｒ３，Ｒ４の値の合計に比べて十分に小さい。

保護抵抗Ｒ１はノードＮ３とノードＮ２との間に接続される。コンデンサＣ１はノードＮ３とノードＮ６との間に接続される。充電制限抵抗Ｒ２、ツェナーダイオードＺＤ１，ＺＤ２および整流用ダイオードＤａはノードＮ６とノードＮ２との間に直列に接続される。コンデンサＣ１、充電制限抵抗Ｒ２および整流用ダイオードＤａにより整流回路が構成される。ツェナーダイオードＺＤ１，ＺＤ２とダイオードＤａとは逆向きに接続される。

放電抵抗Ｒ３はノードＮ３とノードＮ７との間に接続され、放電抵抗Ｒ４はノードＮ７とノードＮ６との間に接続される。トランジスタＱ１０のベースはノードＮ７に接続され、エミッタはノードＮ３に接続され、コレクタは抵抗Ｒ５を介してノードＮＤに接続される。

ノードＮ３にパルス電圧が発生すると、コンデンサＣ１、充電制限抵抗Ｒ２、ツェナーダイオードＺＤ１，ＺＤ２およびダイオードＤａに電流が流れる。この場合、電流はコンデンサＣ１の値および充電制限抵抗Ｒ２の値で決まる時定数で整流され、コンデンサＣ１が充電される。それにより、ノードＮ３の電位が上昇する。パルス電圧の発生後、コンデンサＣ１が放電抵抗Ｒ３，Ｒ４を通して徐々に放電される。それにより、ノードＮ３の電位が低下する。

パルス電圧の発生ごとに上記の動作が繰り返されることにより保護抵抗Ｒ１の両端に発生するパルス電圧が整流される。この場合、パルス電圧のピーク値および発生率に依存してコンデンサＣ１の充電電圧が異なる。すなわち、パルス電圧のピーク値および発生率に依存してノードＮ７の電位が異なる。ここで、パルス電圧の発生率とは、一定時間（例えば１フィールド）内でのパルス電圧の発生回数をいう。

ノードＮ７の電位が所定値を超えると、トランジスタＱ１０がオンする。それにより、ノードＮＤからハイレベルの異常検出信号ＳＯＳが出力される。

なお、ノードＮ７の電位に重畳されるノイズを除去するために、点線で示すように、ノードＮ３とノードＮ７との間にコンデンサＣ２が接続されてもよい。

図１６（ａ），（ｂ），（ｃ）は正常パルス、アドレスパルスおよび異常パルスをそれぞれ示す波形図である。

図１６（ａ）および図１６（ｃ）に示すように、正常パルスのピーク値は異常パルスのピーク値よりも高い。一方、正常パルスは１フィールド（１６．６ｍｓ）当たり１０〜２０回程度発生する。これに対して、異常パルスは１フィールド（１６．６ｍｓ）当たり５０〜１０００回程度発生する。

したがって、異常パルスの発生時に整流回路により整流された電圧は、正常パルスの発生時に整流回路により整流された電圧に比べて高い。そのため、異常パルスの発生時のノードＮ７の電位でトランジスタＱ１０がオンし、正常パルスの発生時のノードＮ７の電位でトランジスタＱ１０がオンしないように、コンデンサＣ１の値、充電制限抵抗Ｒ２の値および放電抵抗Ｒ３，Ｒ４の値が設定される。それにより、異常パルスの発生により異常検出信号ＳＯＳが出力され、正常パルスの発生により異常検出信号ＳＯＳは出力されない。

また、アドレスパルスは１フィールド（１６．６ｍｓ）当たり２０００〜４０００回程度発生する。したがって、アドレスパルスの発生率は異常パルスの発生率よりも多い。一方、図１６（ｂ）および図１６（ｃ）に示すように、アドレスパルスのピーク値は異常パルスのピーク値よりも低い。

そこで、本実施の形態の保護回路３００では、ツェナーダイオードＺＤ１，ＺＤ２のツェナー電圧がアドレスパルスのピーク値よりも高く設定される。それにより、アドレスパルスの発生時にはコンデンサＣ１、充電制限抵抗Ｒ２および整流用ダイオードＤａにより構成される整流回路に電流が流れず、コンデンサＣ１は充電されない。したがって、ノードＮ７の電位は所定値まで上昇せず、トランジスタＱ１０はオンしない。その結果、アドレスパルスの発生により異常検出信号ＳＯＳは出力されない。

上記のように、本実施の形態の保護回路３００では、発生率の違いに基づいて異常パルスを正常パルスから識別し、ピーク値の違いに基づいて異常パルスをアドレスパルスから識別することができる。それにより、異常パルスの検出時に異常検出信号ＳＯＳを出力することができる。走査ＩＣ１００の異常動作は一時的な場合が多いため、異常検出信号ＳＯＳを用いて電源回路を一時的にオフするとともにプラズマディスプレイ装置をリセットすることにより、走査ＩＣ１００を正常動作に戻すことができる。

（８）保護回路３００の構成および動作
本実施の形態の保護回路３００による異常検出信号ＳＯＳは、直流電源２００の電圧異常を検出する電圧異常検出回路による異常検出信号と共用することができる。

図１７は異常検出信号が共用された保護回路および電圧異常検出回路の構成を示すブロック図である。また、図１８は電圧異常検出回路の構成を示す回路図である。

図１７に示すように、ノードＮ１とノードＮ３との間に電圧異常検出回路５００が接続される。保護回路３００のノードＮＤから出力される異常検出信号ＳＯＳは電圧異常検出回路５００に与えられる。電圧異常検出回路５００のノードＮＥから異常検出信号ＳＯＳａが出力される。

図１８に示すように、電圧異常検出回路５００は、抵抗Ｒ５１〜Ｒ５９、コンデンサＣ５１，Ｃ５２、ツェナーダイオードＺＤ５１、ダイオードＤ５１，Ｄ５２、コンパレータＣＰ１，ＣＰ２およびフォトカプラＰＨを含む。

抵抗Ｒ５１〜Ｒ５３はノードＮ３とノードＮ１１との間に直列に接続され。抵抗Ｒ５４はノードＮ１１とノードＮ１との間に接続される。コンデンサＣ５１はノードＮ１１とノードＮ１との間に接続される。抵抗Ｒ５５はノードＮ１２とノードＮ１３との間に接続され、抵抗Ｒ５６はノードＮ１３とノードＮ１４との間に接続される。ツェナーダイオードＺＤ５１はノードＮ１４とノードＮ１との間に接続される。

コンパレータＣＰ１の一方の入力端子はノードＮ１３に接続され、他方の入力端子はノードＮ１１に接続される。コンパレータＣＰ２の一方の入力端子はノードＮ１１に接続され、他方の入力端子はノードＮ１４に接続される。コンパレータＣＰ１，ＣＰ２の出力端子はノードＮ１５に接続される。抵抗Ｒ５７およびフォトカプラＰＨの発光ダイオードはノードＮ１２とノードＮ１５との間に直列に接続される。コンデンサＣ５２はノードＮ１５とノードＮ１との間に接続される。

フォトカプラＰＨのフォトトランジスタは電圧Ｖｄｄを受ける電源端子Ｖ１４とノードＮ１６との間に接続される。抵抗Ｒ５８はノードＮ１６と接地端子との間に接続され、抵抗Ｒ５９およびダイオードＤ５２はノードＮ１６とノードＮＥとの間に直列に接続される。

上記のように、ノードＮ３の電位ＶｓｃｎＦは、ノードＮ１の電位ＶＦＧＮＤよりも電圧Ｖｓｃｎだけ高い電位（ＶＦＧＮＤ＋Ｖｓｃｎ）である。また、ノードＮ１２の電位ＶｚＦは（ＶＦＧＮＤ＋Ｖｚ）である。ここで、Ｖｚは一定電圧である。ノードＮ１３の電位ＶａはノードＮ１４の電位Ｖｂよりも高い。

直流電源２００により保持される電圧Ｖｓｃｎが正常範囲内にある場合には、ノードＮ１１の電位は、ノードＮ１４の電位Ｖｂよりも高く、ノードＮ１３の電位Ｖａよりも低い。それにより、コンパレータＣＰ１，ＣＰ２の出力端子の電位はハイレベルとなる。この場合、フォトカプラＰＨの発光ダイオードに電流が流れず、発光ダイオードは発光しない。したがって、フォトカプラＰＨのフォトトランジスタはオンしない。その結果、ノードＮ１６の電位は低く、ノードＮＥの電位はローレベルとなっている。

一方、直流電源２００により保持される電圧Ｖｓｃｎが正常範囲の上限値よりも高くなると、ノードＮ１１の電位はノードＮ１３の電位Ｖａよりも高くなる。それにより、コンパレータＣＰ１の出力端子の電位はローレベルとなる。この場合、フォトカプラＰＨの発光ダイオードに電流が流れ、発光ダイオードが発光する。したがって、フォトカプラＰＨのフォトトランジスタがオンする。その結果、ノードＮ１６の電位が高くなり、ノードＮＥからハイレベルの異常検出信号ＳＯＳａが出力される。

また、直流電源２００により発生される電圧Ｖｓｃｎが正常範囲の下限値よりも低くなると、ノードＮ１１の電位はノードＮ１４の電位Ｖｂよりも低くなる。それにより、コンパレータＣＰ２の出力端子の電位はローレベルとなる。この場合、フォトカプラＰＨの発光ダイオードに電流が流れ、発光ダイオードが発光する。したがって、フォトカプラＰＨのフォトトランジスタがオンする。その結果、ノードＮ１６の電位が高くなり、ノードＮＥからハイレベルの異常検出信号ＳＯＳａが出力される。

さらに、保護回路３００のノードＮＤにハイレベルの異常検出信号ＳＯＳが出力されると、ノードＮ１１の電位はノードＮ１３の電位Ｖａよりも高くなる。それにより、コンパレータＣＰ１の出力端子の電位はローレベルとなる。この場合、フォトカプラＰＨの発光ダイオードに電流が流れ、発光ダイオードが発光する。したがって、フォトカプラＰＨのフォトトランジスタがオンする。その結果、ノードＮ１６の電位が高くなり、ノードＮＥからハイレベルの異常検出信号ＳＯＳａが出力される。

このようにして、保護回路３００の異常検出信号ＳＯＳと電圧異常検出回路５００の異常検出信号ＳＯＳａとを共用することができる。それにより、部品点数および組み立て工数が低減される。その結果、プラズマディスプレイ装置の低コスト化が可能となる。

（９）他の実施の形態
上記実施の形態では、２つのツェナーダイオードＺＤ１，ＺＤ２が設けられるが、アドレスパルスのピーク値が低い場合には１つのツェナーダイオードが設けられてもよい。

また、上記実施の形態では、保護回路３００がツェナーダイオードＺＤ１，ＺＤ２を含むが、コンデンサＣ１、充電制限抵抗Ｒ２および放電抵抗Ｒ３，Ｒ４の値を調整することによりアドレスパルスを検出せずに異常パルスを検出することができる場合には、ツェナーダイオードＺＤ１，ＺＤ２が設けられなくてもよい。

さらに、上記実施の形態では、ノードＮ３とノードＮ６との間に２つの放電抵抗Ｒ３，Ｒ４が接続されているが、ノードＮ３とノードＮ６との間に１つの放電抵抗が接続されてもよい。この場合には、トランジスタＱ１０のベースはノードＮ６に接続される。

（１０）請求項の各構成要素と実施の形態の各要素との対応
以下、請求項の各構成要素と実施の形態の各要素との対応の例について説明するが、本発明は下記の例に限定されない。

上記実施の形態では、走査電極駆動回路５３が駆動装置の例であり、ノードＮ１が第１のノードの例であり、ノードＮ２が第２のノードの例であり、走査ＩＣ１００がスイッチ回路の例であり、直流電源２００が電圧保持回路の例であり、トランジスタＱ３〜Ｑ８、電源端子Ｖ１１〜Ｖ１３、接地端子および回収回路４００が電圧印加回路の例であり、保護回路３００が保護回路の例である。

また、保護抵抗Ｒ１が保護抵抗の例であり、コンデンサＣ１、充電制限抵抗Ｒ２、ダイオードＤａおよび放電抵抗Ｒ３，Ｒ４が整流回路の例であり、トランジスタＱ１０が検出回路またはスイッチング素子の例である。コンデンサＣ１が容量素子の例であり、充電制限抵抗Ｒ２が第１の抵抗要素の例であり、放電抵抗Ｒ３，Ｒ４が第２の抵抗要素の例であり、ダイオードＤａが一方向導通素子の例であり、ツェナーダイオードＺＤ１，ＺＤ２が電圧低減回路またはツェナーダイオードの例である。

さらに、異常検出信号ＳＯＳが検出信号の例であり、異常検出信号ＳＯＳａが共通の検出信号の例であり、電源Ｖｓｃｎが第１の電圧の例であり、所定値が第１の値の例であり、ツェナー電圧が第２の値の例であり、維持パルスＰｓが維持パルスの例である。

本発明は、種々の画像を表示する表示装置に利用することができる。

Claims (9)

1. 複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを駆動する駆動装置であって、
   前記複数の走査電極に対応して設けられ、第１および第２のノードの一方を選択的に前記複数の走査電極にそれぞれ接続する複数のスイッチ回路と、
   前記第１のノードの電位を変化させる電圧印加回路と、
   前記第１のノードと前記第２のノードとの間を第１の電圧に保持する電圧保持回路と、
   前記電圧保持回路と前記第２のノードとの間に設けられる保護回路とを備え、
   前記保護回路は、
   前記電圧保持回路と前記第２のノードとの間に接続される保護抵抗と、
   前記保護抵抗に発生する電圧を整流する整流回路と、
   前記整流回路により整流された電圧に基づいて異常動作の発生を検出する検出回路とを含む、プラズマディスプレイパネルの駆動装置。
2. 前記検出回路は、前記整流回路により整流された電圧が第１の値よりも高い場合に異常動作の発生を示す検出信号を出力する、請求項１記載のプラズマディスプレイパネルの駆動装置。
3. 前記整流回路は、容量素子、第１の抵抗要素、第２の抵抗要素および一方向導通素子を含み、
   前記容量素子、前記第１の抵抗要素および前記一方向導通素子は、前記電圧保持回路と前記第２のノードとの間に直列に接続され、前記第２の抵抗要素は、前記容量素子に並列に接続され、前記一方向導通素子は前記保護抵抗に発生する電圧により前記容量素子が充電されるように一方向の電流の流れを許容する、請求項２記載のプラズマディスプレイパネルの駆動装置。
4. 前記検出回路は、前記整流回路により整流された電圧が第１の値よりも高い場合にオンするスイッチング素子を含み、前記スイッチング素子のオンに応答して前記検出信号を出力する、請求項３記載のプラズマディスプレイパネルの駆動装置。
5. 前記駆動装置は、前記プラズマディスプレイパネルを１フィールド期間が複数のサブフィールドを含むサブフィールド法で駆動し、各サブフィールドは、前記複数の放電セルに選択的に書込みパルスを印加して書込み放電を発生させる書込み期間と、前記書込み放電が発生した放電セルを発光させるために前記複数の放電セルに維持パルスを印加する維持期間とを含み、
   前記複数のスイッチ回路は、前記維持期間において前記第１のノードを前記複数の走査電極にそれぞれ接続し、
   前記電圧印加回路は、前記維持期間において前記第１のノードに維持パルスを印加し、
   前記検出回路は、前記整流回路により整流された電圧が前記第１の値以上であるか否かに基づいて、前記維持期間において前記第２のノードが前記複数の走査電極の少なくとも１つに接続される異常状態を検出する、請求項３記載のプラズマディスプレイパネルの駆動装置。
6. 前記保護回路は、
   前記保護抵抗に発生する電圧よりも第２の値分低い電圧を前記整流回路に与える電圧低減回路をさらに含む、請求項３記載のプラズマディスプレイパネルの駆動装置。
7. 前記電圧保持回路により保持される電圧が許容値を超えたことを検出する電圧検出回路をさらに備え、
   前記電圧検出回路は、前記電圧保持回路により保持される電圧が許容値を超えた場合または前記保護回路から出力される検出信号を受けた場合に、共通の検出信号を出力する、請求項３記載のプラズマディスプレイパネルの駆動装置。
8. 複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルの駆動方法であって、
   電圧保持回路により第１のノードと第２のノードとの間を第１の電圧に保持するステップと、
   前記第１のノードの電位を変化させるステップと、
   前記複数の走査電極に対応して設けられる複数のスイッチ回路により第１および第２のノードの一方を選択的に前記複数の走査電極にそれぞれ接続するステップと、
   前記電圧保持回路と前記第２のノードとの間に接続される保護抵抗に発生する電圧を整流するステップと、
   前記整流された電圧に基づいて異常動作の発生を検出するステップとを備えた、プラズマディスプレイパネルの駆動方法。
9. 複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、
   前記プラズマディスプレイパネルの前記複数の走査電極を駆動する駆動装置とを備え、
   前記駆動装置は、
   前記複数の走査電極に対応して設けられ、第１および第２のノードの一方を選択的に前記複数の走査電極にそれぞれ接続する複数のスイッチ回路と、
   前記第１のノードの電位を変化させる電圧印加回路と、
   前記第１のノードと前記第２のノードとの間を第１の電圧に保持する電圧保持回路と、
   前記電圧保持回路と前記第２のノードとの間に設けられる保護回路とを備え、
   前記保護回路は、
   前記電圧保持回路と前記第２のノードとの間に接続される保護抵抗と、
   前記保護抵抗に発生する電圧を整流する整流回路と、
   前記整流回路により整流された電圧に基づいて異常動作の発生を検出する検出回路とを含む、プラズマディスプレイ装置。

Images