JP2009058912A - プラズマディスプレイパネルの駆動装置、駆動方法およびプラズマディスプレイ装置 - Google Patents

Abstract

【課題】スイッチ回路の異常動作を検出することが可能なプラズマディスプレイパネルの駆動装置および駆動方法ならびにそれを用いたプラズマディスプレイ装置を提供する。
【解決手段】検出回路５６のノードＮ１１は、走査電極駆動回路５３の回収コンデンサの電圧Ｖａを受けるノードＮ６に接続される。ノードＮ１２は、維持電極駆動回路５４の回収コンデンサの電圧Ｖｂを受けるノードＮ８に接続される。ＶａがＶｂよりも高くなると、ノードＮ１１から抵抗Ｒ１３，Ｒ１４を通してノードＮ１２に電流が流れる。それにより、コンデンサＣ２３が充電され、コンデンサＣ２３の両端の電圧がＶｍ（Ｖａ−Ｖｂ）となる。電圧差Ｖｍが所定のしきい値Ｖｔｈよりも大きくなると、トランジスタＱ２１がオンし、ノードＮ１５からハイレベルの異常検出信号ＳＳが出力される。
【選択図】図１５

Description

本発明は、プラズマディスプレイパネルの駆動装置および駆動方法ならびにそれを用いたプラズマディスプレイ装置に関する。

プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルを備える。

前面板は、前面ガラス基板、複数の表示電極、誘電体層および保護層により構成される。各表示電極は、一対の走査電極および維持電極からなる。複数の表示電極は、前面ガラス基板上に互いに平行に形成され、それらの表示電極を覆うように誘電体層および保護層が形成されている。

背面板は、背面ガラス基板、複数のデータ電極、誘電体層、複数の隔壁および蛍光体層により構成される。背面ガラス基板上に複数のデータ電極が平行に形成され、それらを覆うように誘電体層が形成されている。その誘電体層上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とにＲ（赤）、Ｇ（緑）およびＢ（青）の蛍光体層が形成されている。

そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。表示電極とデータ電極とが対向する部分に放電セルが形成される。

このような構成を有するパネルにおいて、各放電セル内でガス放電により紫外線が発生し、その紫外線でＲ、ＧおよびＢの蛍光体が励起されて発光する。それにより、カラー表示が行われる。

パネルを駆動する方法としてはサブフィールド法が用いられている。サブフィールド法では、１フィールド期間が複数のサブフィールドに分割され、それぞれのサブフィールドで各放電セルを発光または非発光させることにより階調表示が行われる。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。

初期化期間においては、各放電セルで初期化放電が行われ、続く書込み動作のために必要な壁電荷が形成される。加えて、初期化期間は、放電遅れを小さくし書込み放電を安定して発生させるためのプライミングを発生させるという働きを有する。ここで、プライミングとは、放電のための起爆剤となる励起粒子をいう。

書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極には表示すべき画像信号に対応した書込みパルスを印加する。それにより、走査電極とデータ電極との間で選択的に書込み放電が発生し、選択的な壁電荷形成が行われる。

続く維持期間では、表示させるべき輝度に応じた所定の回数の維持パルスを走査電極と維持電極との間に印加する。それにより、書込み放電による壁電荷形成が行われた放電セルで選択的に放電が起こり、その放電セルが発光する。以下、基準となる表示輝度に対する各サブフィールドの表示輝度の比率を「輝度重み」と呼ぶ。

複数の走査電極は走査電極駆動回路により駆動され、複数の維持電極は維持電極駆動回路により駆動され、複数のデータ電極はデータ電極駆動回路により駆動される。

走査電極駆動回路は、複数の走査電極にそれぞれ接続される複数の走査ＩＣ（集積回路）を含む。また、走査電極駆動回路は、低い電位が与えられる第１のノードと、高い電位が与えられる第２のノードとを有する。各走査ＩＣは、走査電極と第１のノードとの間に接続される第１のスイッチと、走査電極と第２のノードとの間に接続される第２のスイッチとを含む。第１のノードと第２のノードとの間には、一定電圧を保持するコンデンサが接続される。それにより、第２のノードの電位は第１のノードの電位よりも一定電圧分高くなる。

第１のノードの電位が電圧印加回路により制御されるとともに、各走査ＩＣの第１および第２のスイッチの一方が選択的にオンされる。それにより、初期化期間、書込み期間および維持期間において各走査電極にそれぞれ所定の波形を有する駆動電圧が印加される（例えば、特許文献１および２参照）。
特開２００４−２８７００３号公報 特開２００５−２６６７７６号公報

上記のように、走査電極駆動回路では、第２のノードの電位は第１のノードの電位よりも一定電圧分高くなる。走査ＩＣの第２のスイッチがオンした状態が第１のスイッチがオンする状態に切り替わると、走査電極の電位が急激に上昇する。この場合に、第２のノードから走査ＩＣに流れ込む電流を制限するために、第２のノードと走査ＩＣの第１のスイッチとの間に保護抵抗が設けられる。これにより、走査ＩＣに大電流が流れ込むことが防止される。

しかしながら、走査ＩＣの一時的な異常動作により本来第１のスイッチがオフすべき期間で第１のスイッチがオン状態に固定される可能性がある。その場合、走査電極に予定外の高い電圧が印加される。

例えば、正常動作の維持期間においては、複数の走査ＩＣの第１のスイッチはオフ状態に固定され、第２のスイッチはオン状態に固定される。この状態で、第１のノードにパルス電圧が繰り返し与えられる。それにより、走査電極に維持パルスが印加される。

このような維持期間において走査ＩＣの一時的な異常動作により第１のスイッチがオフ状態に固定され、第２のスイッチがオン状態に固定された場合、走査電極に予定外の高い電圧が繰り返し印加される。その結果、保護抵抗に繰り返し大きな電流が流れ、保護抵抗が発熱したり、半田が溶融する可能性がある。

本発明の目的は、スイッチ回路の異常動作を検出することが可能なプラズマディスプレイパネルの駆動装置および駆動方法ならびにそれを用いたプラズマディスプレイ装置を提供することである。

（１）第１の発明に係るプラズマディスプレイパネルの駆動装置は、複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動装置であって、複数の走査電極に対応して設けられ、第１および第２のノードの一方を選択的に複数の走査電極にそれぞれ接続する複数のスイッチ回路と、第１のノードの電位を変化させる電圧印加回路と、第１のノードと第２のノードとの間を第１の電圧に保持する電圧保持回路と、電圧保持回路と第２のノードとの間に設けられる保護抵抗と、各サブフィールドの維持期間において複数の走査電極に電力を供給するとともに複数の走査電極から電力を回収するように動作する第１の容量性素子と、複数のスイッチ回路の異常動作を検出する異常動作検出回路とを備え、複数のスイッチ回路の各々は、対応する走査電極と第１のノードとの間に接続される第１のスイッチング素子と、対応する走査電極と第２のノードとの間に接続される第２のスイッチング素子と、第２のスイッチング素子と並列に接続されるダイオードとを含み、第２のスイッチング素子のオン抵抗は第１のスイッチング素子のオン抵抗よりも大きく、各サブフィールドの初期化期間および書込み期間において第１および第２のスイッチング素子の一方が選択的にオンし、維持期間において第１のスイッチング素子がオンしかつ第２のスイッチング素子がオフし、異常動作検出回路は、第１の容量性素子の電圧の変化に基づいて、少なくとも一部のスイッチ回路の第２のスイッチング素子のオン状態が所定時間以上保持される異常動作を検出するものである。

その駆動装置においては、電圧保持回路により第１のノードと第２のノードとの間が第１の電圧に保持される。それにより、第２のノードの電位は第１のノードの電位よりも第１の電圧分高い。この状態で、電圧印加回路により第１のノードの電位が変化されるとともに、複数のスイッチ回路により第１および第２のノードの一方が選択的に複数の走査電極にそれぞれ接続される。それにより、複数の走査電極に種々の駆動波形が印加される。

正常動作時には、各サブフィールドの初期化期間および書込み期間において複数のスイッチ回路の第１および第２のスイッチング素子の一方が選択的にオンする。それにより、第１および第２のノードの一方が選択的に複数の走査電極にそれぞれ接続される。

また、各サブフィールドの維持期間において複数のスイッチ回路の第１のスイッチング素子がオンしかつ第２のスイッチング素子がオフする。それにより、第１のノードが複数の走査電極にそれぞれ接続される。そのため、第１の容量性素子から複数のスイッチ回路の第１のスイッチング素子を通して複数の走査電極へ電力が供給され、複数の走査電極から複数のスイッチ回路の第１のスイッチング素子を通して第１の容量性素子へ電力が回収される。

この場合、第１の容量性素子から複数の第１のスイッチング素子を通して複数の走査電極へ流れる電流の量と複数の走査電極から複数の第１のスイッチング素子を通して第１の容量性素子へ流れる電流の量とがほぼ等しくなる。それにより、第１の容量性素子の平均電圧がほぼ一定になる。

異常動作時には、少なくとも一部のスイッチ回路の第２のスイッチング素子のオン状態が所定時間以上保持される。そのため、維持期間において第１の容量性素子から少なくとも一部のスイッチ回路の第２のスイッチング素子を通して複数の走査電極に電力が供給され、複数の走査電極から少なくとも一部のスイッチ回路の第２のスイッチング素子を通して第１の容量性素子に電力が回収される。

ここで、第１のスイッチング素子のオン抵抗は第２のスイッチング素子のオン抵抗よりも大きいので、電力の供給時にはダイオードに多くの電流が流れる。この場合、第１の容量性素子から少なくとも一部のスイッチ回路の第２のスイッチング素子を通して複数の走査電極へ流れる電流の量は、複数の走査電極から少なくとも一部のスイッチ回路の第１のスイッチング素子およびダイオードを通して第１の容量性素子へ流れる電流の量よりも小さくなる。そのため、第１の容量性素子の電圧が徐々に上昇する。

したがって、第１の容量性素子の電圧の変化が異常動作検出回路によって検出されることにより、少なくとも一部のスイッチ回路の第２のスイッチング素子のオン状態が所定時間以上保持される異常動作を検出することができる。その結果、電圧保持回路と第２のノードとの間に設けられる保護抵抗に長時間にわたって電流が流れることを防止することが可能になる。

（２）駆動装置は、各サブフィールドの維持期間において複数の維持電極に電力を供給するとともに複数の維持電極から電力を回収するように動作する第２の容量性素子をさらに備え、異常動作検出回路は、第１の容量性素子の電圧と第２の容量性素子の電圧との差が所定値よりも大きくなった場合に異常検出信号を出力してもよい。

この場合、第２の容量性素子から複数の維持電極へ電力が供給されるとともに、複数の維持電極から第２の容量性素子へ電力が回収される。異常動作時において、第２の容量性素子の電圧はほぼ一定であるかまたは徐々に下降する。一方、第１の容量性素子の電圧は徐々に上昇する。したがって、異常動作時には、第１の容量性素子の電圧と第２の容量性素子の電圧との差が徐々に大きくなる。

異常動作が一定時間継続されると、第１の容量性素子の電圧と第２の容量性素子の電圧との差が所定値よりも大きくなる。その場合、異常動作検出回路によって異常検出信号が出力される。その異常検出信号を用いて駆動装置の電源回路を一時的に停止することができる。それにより、異常動作が発生しても、電源を再投入することで回復させることができる。

（３）異常動作検出回路は、第３の容量性素子と、第１の容量性素子の電圧と第２の容量性素子の電圧との差により第３の容量性素子を充電する充電回路と、第３の容量性素子の電圧が所定値よりも大きくなった場合にオンすることにより異常検出信号を出力する第３のスイッチング素子とを含んでもよい。

この場合、簡単な構成で確実に異常検出信号を出力することができる。それにより、駆動装置の低コスト化が可能になる。

（４）駆動装置は、電圧保持回路により保持される電圧が許容値を超えたことを検出する電圧検出回路をさらに備え、電圧検出回路は、電圧保持回路により保持される電圧が許容値を超えた場合または異常動作検出回路により少なくとも一部のスイッチ回路の異常動作が検出された場合に、共通の検出信号を出力してもよい。

この場合、電圧保持回路により保持される電圧が許容値を超えた場合または異常動作検出回路により少なくとも一部のスイッチ回路の異常動作の発生が検出された場合に、電圧検出回路から共通の検出信号が出力される。したがって、異常動作検出回路および電圧保持回路の部品および検出信号が共用されるので、部品点数および組み立て工数が低減される。その結果、駆動装置の低コスト化が可能となる。

（５）第２の発明に係るプラズマディスプレイパネルの駆動方法は、複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動装置を用いて駆動する方法であって、駆動装置は、複数の走査電極に対応して設けられる複数のスイッチ回路、電圧印加回路、電圧保持回路、第１の容量性素子、および電圧保持回路と第２のノードとの間に設けられる保護抵抗を含み、駆動装置の複数のスイッチ回路の各々は、対応する走査電極と第１のノードとの間に接続される第１のスイッチング素子と、対応する走査電極と第２のノードとの間に接続される第２のスイッチング素子と、第２のスイッチング素子と並列に接続されるダイオードとを含み、駆動方法は、電圧保持回路により第１のノードと第２のノードとの間を第１の電圧に保持するステップと、第１のノードの電位を変化させるステップと、複数のスイッチ回路により第１および第２のノードの一方を選択的に複数の走査電極にそれぞれ接続するステップと、各サブフィールドの維持期間において第１の容量性素子により複数の走査電極に電力を供給するとともに複数の走査電極から電力を回収するステップと、第１の容量性素子の電圧の変化に基づいて、少なくとも一部のスイッチ回路の第２のスイッチング素子のオン状態が所定時間以上保持される異常動作を検出するステップとを備えるものである。

その駆動方法においては、電圧保持回路により第１のノードと第２のノードとの間が第１の電圧に保持される。それにより、第２のノードの電位は第１のノードの電位よりも第１の電圧分高い。この状態で、電圧印加回路により第１のノードの電位が変化されるとともに、複数のスイッチ回路により第１および第２のノードの一方が選択的に複数の走査電極にそれぞれ接続される。それにより、複数の走査電極に種々の駆動波形が印加される。

正常動作時には、各サブフィールドの初期化期間および書込み期間において複数のスイッチ回路の第１および第２のスイッチング素子の一方が選択的にオンする。それにより、第１および第２のノードの一方が選択的に複数の走査電極にそれぞれ接続される。

また、各サブフィールドの維持期間において複数のスイッチ回路の第１のスイッチング素子がオンしかつ第２のスイッチング素子がオフする。それにより、第１のノードが複数の走査電極にそれぞれ接続される。そのため、第１の容量性素子から複数のスイッチ回路の第１のスイッチング素子を通して複数の走査電極へ電力が供給され、複数の走査電極から複数のスイッチ回路の第１のスイッチング素子を通して第１の容量性素子へ電力が回収される。

この場合、第１の容量性素子から複数の第１のスイッチング素子を通して複数の走査電極へ流れる電流の量と複数の走査電極から複数の第１のスイッチング素子を通して第１の容量性素子へ流れる電流の量とがほぼ等しくなる。それにより、第１の容量性素子の平均電圧がほぼ一定になる。

異常動作時には、少なくとも一部のスイッチ回路の第２のスイッチング素子のオン状態が所定時間以上保持される。そのため、維持期間において第１の容量性素子から少なくとも一部のスイッチ回路の第２のスイッチング素子を通して複数の走査電極に電力が供給され、複数の走査電極から少なくとも一部のスイッチ回路の第２のスイッチング素子を通して第１の容量性素子に電力が回収される。

ここで、第１のスイッチング素子のオン抵抗は第２のスイッチング素子のオン抵抗よりも大きいので、電力の供給時にはダイオードに多くの電流が流れる。この場合、第１の容量性素子から少なくとも一部のスイッチ回路の第２のスイッチング素子を通して複数の走査電極へ流れる電流の量は、複数の走査電極から少なくとも一部のスイッチ回路の第１のスイッチング素子およびダイオードを通して第１の容量性素子へ流れる電流の量よりも小さくなる。そのため、第１の容量性素子の電圧が徐々に上昇する。

したがって、第１の容量性素子の電圧の変化が異常動作検出回路によって検出されることにより、少なくとも一部のスイッチ回路の第２のスイッチング素子のオン状態が所定時間以上保持される異常動作を検出することができる。その結果、電圧保持回路と第２のノードとの間に設けられる保護抵抗に長時間にわたって電流が流れることを防止することが可能になる。

（６）第３の発明に係るプラズマディスプレイ装置は、複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、プラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、駆動装置は、複数の走査電極に対応して設けられ、第１および第２のノードの一方を選択的に複数の走査電極にそれぞれ接続する複数のスイッチ回路と、第１のノードの電位を変化させる電圧印加回路と、第１のノードと第２のノードとの間を第１の電圧に保持する電圧保持回路と、電圧保持回路と第２のノードとの間に設けられる保護抵抗と、各サブフィールドの維持期間において複数の走査電極に電力を供給するとともに複数の走査電極から電力を回収するように動作する第１の容量性素子と、複数のスイッチ回路の異常動作を検出する異常動作検出回路とを備え、複数のスイッチ回路の各々は、対応する走査電極と第１のノードとの間に接続される第１のスイッチング素子と、対応する走査電極と第２のノードとの間に接続される第２のスイッチング素子と、第２のスイッチング素子と並列に接続されるダイオードとを含み、第２のスイッチング素子のオン抵抗は第１のスイッチング素子のオン抵抗よりも大きく、各サブフィールドの初期化期間および書込み期間において第１および第２のスイッチング素子の一方が選択的にオンし、維持期間において第１のスイッチング素子がオンしかつ第２のスイッチング素子がオフし、異常動作検出回路は、第１の容量性素子の電圧の変化に基づいて、少なくとも一部のスイッチ回路の第２のスイッチング素子のオン状態が所定時間以上保持される異常動作を検出するものである。

そのプラズマディスプレイ装置においては、１フィールドが複数のサブフィールドを含むサブフィールド法で駆動装置によりプラズマディスプレイが駆動される。

駆動装置においては、電圧保持回路により第１のノードと第２のノードとの間が第１の電圧に保持される。それにより、第２のノードの電位は第１のノードの電位よりも第１の電圧分高い。この状態で、電圧印加回路により第１のノードの電位が変化されるとともに、複数のスイッチ回路により第１および第２のノードの一方が選択的に複数の走査電極にそれぞれ接続される。それにより、複数の走査電極に種々の駆動波形が印加される。

正常動作時には、各サブフィールドの初期化期間および書込み期間において複数のスイッチ回路の第１および第２のスイッチング素子の一方が選択的にオンする。それにより、第１および第２のノードの一方が選択的に複数の走査電極にそれぞれ接続される。

また、各サブフィールドの維持期間において複数のスイッチ回路の第１のスイッチング素子がオンしかつ第２のスイッチング素子がオフする。それにより、第１のノードが複数の走査電極にそれぞれ接続される。そのため、第１の容量性素子から複数のスイッチ回路の第１のスイッチング素子を通して複数の走査電極へ電力が供給され、複数の走査電極から複数のスイッチ回路の第１のスイッチング素子を通して第１の容量性素子へ電力が回収される。

この場合、第１の容量性素子から複数の第１のスイッチング素子を通して複数の走査電極へ流れる電流の量と複数の走査電極から複数の第１のスイッチング素子を通して第１の容量性素子へ流れる電流の量とがほぼ等しくなる。それにより、第１の容量性素子の平均電圧がほぼ一定になる。

異常動作時には、少なくとも一部のスイッチ回路の第２のスイッチング素子のオン状態が所定時間以上保持される。そのため、維持期間において第１の容量性素子から少なくとも一部のスイッチ回路の第２のスイッチング素子を通して複数の走査電極に電力が供給され、複数の走査電極から少なくとも一部のスイッチ回路の第２のスイッチング素子を通して第１の容量性素子に電力が回収される。

ここで、第１のスイッチング素子のオン抵抗は第２のスイッチング素子のオン抵抗よりも大きいので、電力の供給時にはダイオードに多くの電流が流れる。この場合、第１の容量性素子から少なくとも一部のスイッチ回路の第２のスイッチング素子を通して複数の走査電極へ流れる電流の量は、複数の走査電極から少なくとも一部のスイッチ回路の第１のスイッチング素子およびダイオードを通して第１の容量性素子へ流れる電流の量よりも小さくなる。そのため、第１の容量性素子の電圧が徐々に上昇する。

したがって、第１の容量性素子の電圧の変化が異常動作検出回路によって検出されることにより、少なくとも一部のスイッチ回路の第２のスイッチング素子のオン状態が所定時間以上保持される異常動作を検出することができる。その結果、電圧保持回路と第２のノードとの間に設けられる保護抵抗に長時間にわたって電流が流れることを防止することが可能になる。

本発明によれば、第１の容量性素子の電圧の変化が異常動作検出回路によって検出されることにより、少なくとも一部のスイッチ回路の第２のスイッチング素子のオン状態が所定時間以上保持される異常動作を検出することができる。その結果、電圧保持回路と第２のノードとの間に設けられる保護抵抗に長時間にわたって電流が流れることを防止することが可能になる。

以下、本発明の実施の形態に係るプラズマディスプレイ装置について、図面を用いて詳細に説明する。

（１）パネルの構成
図１は本発明の実施の形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図である。

プラズマディスプレイパネル（以下、パネルと略記する）１０は、互いに対向配置されたガラス製の前面基板２１および背面基板３１を備える。前面基板２１および背面基板３１の間に放電空間が形成される。前面基板２１上には複数対の走査電極２２および維持電極２３が互いに平行に形成されている。各対の走査電極２２および維持電極２３が表示電極を構成する。走査電極２２および維持電極２３を覆うように誘電体層２４が形成され、誘電体層２４上には保護層２５が形成されている。

背面基板３１上には絶縁体層３３で覆われた複数のデータ電極３２が設けられ、絶縁体層３３上に井桁状の隔壁３４が設けられている。また、絶縁体層３３の表面および隔壁３４の側面に蛍光体層３５が設けられている。そして、複数対の走査電極２２および維持電極２３と複数のデータ電極３２とが垂直に交差するように前面基板２１と背面基板３１とが対向配置され、前面基板２１と背面基板３１との間に放電空間が形成されている。放電空間には、放電ガスとして、例えばネオンとキセノンとの混合ガスが封入されている。なお、パネルの構造は上述したものに限られず、例えばストライプ状の隔壁を備えた構造を用いてもよい。

図２は本発明の実施の形態におけるパネルの電極配列図である。行方向に沿ってｎ本の走査電極ＳＣ１〜ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜ＳＵｎ（図１の維持電極２３）が配列され、列方向に沿ってｍ本のデータ電極Ｄ１〜Ｄｍ（図１のデータ電極３２）が配列されている。ｎおよびｍはそれぞれ２以上の自然数である。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルＤＣが形成されている。それにより、放電空間内にｍ×ｎ個の放電セルが形成されている。

（２）プラズマディスプレイ装置の構成
図３は本発明の実施の形態に係るプラズマディスプレイ装置の回路ブロック図である。

このプラズマディスプレイ装置は、パネル１０、画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３、維持電極駆動回路５４、タイミング発生回路５５、検出回路５６および電源回路（図示せず）を備える。

画像信号処理回路５１は、画像信号ｓｉｇをパネル１０の画素数に応じた画像データに変換し、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割し、それらをデータ電極駆動回路５２に出力する。

データ電極駆動回路５２は、サブフィールド毎の画像データを各データ電極Ｄ１〜Ｄｍに対応する信号に変換し、その信号に基づいて各データ電極Ｄ１〜Ｄｍを駆動する。

タイミング発生回路５５は、水平同期信号Ｈおよび垂直同期信号Ｖに基づいてタイミング信号を発生し、それらのタイミング信号をそれぞれの駆動回路ブロック（画像信号処理回路５１、データ電極駆動回路５２、走査電極駆動回路５３および維持電極駆動回路５４）へ供給する。

走査電極駆動回路５３は、タイミング信号に基づいて走査電極ＳＣ１〜ＳＣｎに駆動波形を供給し、維持電極駆動回路５４はタイミング信号に基づいて維持電極ＳＵ１〜ＳＵｎに駆動波形を供給する。

検出回路５６は、走査電極駆動回路５３の異常動作を検出し、電源回路の動作を一時的に停止させる。

（３）サブフィールド構成
次に、サブフィールド構成について説明する。サブフィールド法では、１フィールドが時間軸上で複数のサブフィールドに分割され、複数のサブフィールドに輝度重みがそれぞれ設定されている。

例えば、１フィールドが時間軸上で１０個のサブフィールド（以下、第１ＳＦ、第２ＳＦ、・・・、および第１０ＳＦと呼ぶ）に分割され、それらのサブフィールドがそれぞれ０．５、１、２、３、６、９、１５、２２、３０および４０の輝度重みを有する。

図４は図３のプラズマディスプレイ装置のサブフィールド構成における駆動電圧波形図である。

図４の上段には、維持電極ＳＵ１〜ＳＵｎ、１本の走査電極ＳＣ１およびデータ電極Ｄ１〜Ｄｍの駆動波形が示される。また、１フィールドの第１ＳＦの消去期間から第３ＳＦの初期化期間までが示される。ここでは、主として第２ＳＦについて説明する。

第２ＳＦの初期化期間の前半部では、データ電極Ｄ１〜Ｄｍおよび維持電極ＳＵｌ〜ＳＵｎを０Ｖ（接地電位）に保持し、走査電極ＳＣ１〜ＳＣｎにランプ電圧を印加する。このランプ電圧は、放電開始電圧以下の正の電位Ｖｓｃｎから放電開始電圧を超える正の電位（Ｖｓｃｎ＋Ｖｓｅｔ）に向かって緩やかに上昇する。すると、全ての放電セルにおいて１回目の微弱な初期化放電が起こり、走査電極ＳＣ１〜ＳＣｎ上に負の壁電荷が蓄えられるとともに維持電極ＳＵ１〜ＳＵｎ上およびデータ電極Ｄ１〜Ｄｍ上に正の壁電荷が蓄えられる。ここで、電極を覆う誘電体層または蛍光体層上等に蓄積した壁電荷により生じる電圧を電極上の壁電圧という。

続く初期化期間の後半部では、維持電極ＳＵ１〜ＳＵｎを正の電位Ｖｅ１に保ち、走査電極ＳＣ１〜ＳＣｎに正の電位（Ｖｓｃｎ＋Ｖｓｅｔ）から負の電位（−Ｖａｄ）に向かって緩やかに下降するランプ電圧を印加する。すると、全ての放電セルにおいて２回目の微弱な初期化放電が起こり、走査電極ＳＣ１〜ＳＣｎ上の壁電圧および維持電極ＳＵ１〜ＳＵｎ上の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上の壁電圧も書込み動作に適した値に調整される。

以上のように、第２ＳＦの初期化期間では、全ての放電セルで初期化放電を発生させる全セル初期化動作が行われる。

第２ＳＦの書込み期間では、維持電極ＳＵ１〜ＳＵｎに電位Ｖｅ２を印加し、走査電極ＳＣ１〜ＳＣｎを一旦電位（Ｖｓｃｎ−Ｖａｄ）に保持する。次に、１行目の走査電極ＳＣ１に負の走査パルスＰａ（＝−Ｖａｄ）を印加するとともに、データ電極Ｄ１〜Ｄｍのうち１行目において発光すべき放電セルのデータ電極Ｄｋ（ｋは１〜ｍのいずれか）に正の書込みパルスＰｄを印加する。すると、データ電極Ｄｋと走査電極ＳＣ１との交差部の電圧は、外部印加電圧（Ｐｄ−Ｐａ）にデータ電極Ｄｋ上の壁電圧および走査電極ＳＣ１上の壁電圧が加算された値となり、放電開始電圧を超える。それにより、データ電極Ｄｋと走査電極ＳＣ１との間および維持電極ＳＵ１と走査電極ＳＣ１との間で書込み放電が発生する。その結果、その放電セルの走査電極ＳＣ１上に正の壁電荷が蓄積され、維持電極ＳＵ１上に負の壁電荷が蓄積され、データ電極Ｄｋ上にも負の壁電荷が蓄積される。

このようにして、１行目において発光すべき放電セルで書込み放電が発生して各電極上に壁電荷を蓄積させる書込み動作が行われる。一方、書込みパルスＰｄが印加されなかったデータ電極Ｄｈ（ｈ≠ｋ）と走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作を１行目の放電セルからｎ行目の放電セルに至るまで順次行い、書込み期間が終了する。

続く維持期間では、維持電極ＳＵ１〜ＳＵｎを０Ｖに戻し、走査電極ＳＣ１〜ＳＣｎに維持期間の最初の維持パルスＰｓ（＝Ｖｓｕｓ）を印加する。このとき、書込み期間で書込み放電が発生した放電セルにおいては、走査電極ＳＣｉと維持電極ＳＵｉとの間の電圧は、維持パルスＰｓ（＝Ｖｓｕｓ）に走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が加算された値となり、放電開始電圧を超える。それにより、走査電極ＳＣｉと維持電極ＳＵｉとの間で維持放電が起こり、放電セルが発光する。その結果、走査電極ＳＣｉ上に負の壁電荷が蓄積され、維持電極ＳＵｉ上に正の壁電荷が蓄積され、データ電極Ｄｋ上に正の壁電荷が蓄積される。

書込み期間で書込み放電が発生しなかった放電セルでは維持放電は起こらず、初期化期間の終了時における壁電荷の状態が保持される。続いて、走査電極ＳＣ１〜ＳＣｎを０Ｖに戻し、維持電極ＳＵ１〜ＳＵｎに維持パルスＰｓを印加する。すると、維持放電が起こった放電セルでは、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧が放電開始電圧を超えるので、再び維持電極ＳＵｉと走査電極ＳＣｉとの間で維持放電が起こり、維持電極ＳＵｉ上に負の壁電荷が蓄積され、走査電極ＳＣｉ上に正の壁電荷が蓄積される。

以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに予め定められた数の維持パルスＰｓを交互に印加することにより、書込み期間において書込み放電が発生した放電セルでは維持放電が継続して行われる。このようにして維持期間における維持動作が終了する。

第３ＳＦの初期化期間では、維持電極ＳＵ１〜ＳＵｎを電位Ｖｅ１に保持し、データ電極Ｄ１〜Ｄｍを０Ｖに保持し、走査電極ＳＣ１〜ＳＣｎに正の電位Ｖｓｕｓから負の電位（−Ｖａｄ）に向かって緩やかに下降するランプ電圧を印加する。すると、前のサブフィールドの維持期間で維持放電が起こった放電セルでは微弱な初期化放電が発生する。それにより、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が弱められ、データ電極Ｄｋ上の壁電圧も書込み動作に適した値に調整される。

一方、前のサブフィールドで書込み放電および維持放電が起こらなかった放電セルにおいては、放電が発生することはなく、前のサブフィールドの初期化期間の終了時における壁電荷の状態がそのまま保たれる。

このように、第３ＳＦの初期化期間では、直前のサブフィールドで維持放電が起こった放電セルで選択的に初期化放電を発生させる選択初期化動作を行う。

（４）走査電極駆動回路５３の構成
図５は走査電極駆動回路５３の構成を示す回路図である。

走査電極駆動回路５３は、走査ＩＣ（集積回路）１００、直流電源２００、保護抵抗Ｒ１、回収回路４００、ダイオードＤ１０、ｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ３〜Ｑ５，Ｑ７およびＮＰＮバイポーラトランジスタ（以下、トランジスタと略記する）Ｑ６，Ｑ８を含む。図５には、走査電極駆動回路５３において１本の走査電極ＳＣ１に接続される１つの走査ＩＣ１００が示される。他の走査電極ＳＣ２〜ＳＣｎにも図５の走査ＩＣ１００と同様の走査ＩＣがそれぞれ接続される。

走査ＩＣ１００は、ｐチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ１およびｎチャネル電界効果トランジスタ（以下、トランジスタと略記する）Ｑ２を含む。回収回路４００は、ＮＰＮバイポーラトランジスタ（以下、トランジスタと略記する）ＱＡ，ＱＢ、回収コイルＬＡ，ＬＢ、回収コンデンサＣＲａおよびダイオードＤＡ，ＤＢを含む。

走査ＩＣ１００はノードＮ１とノードＮ２との間に接続される。走査ＩＣ１００のトランジスタＱ１はノードＮ２と走査電極ＳＣ１との間に接続され、トランジスタＱ２は走査電極ＳＣ１とノードＮ１との間に接続される。トランジスタＱ１のゲートには制御信号Ｓ１が与えられ、トランジスタＱ２のゲートには制御信号Ｓ２が与えられる。トランジスタＱ１のソース・ドレイン間には寄生ダイオードＰＤ１が存在し、トランジスタＱ２のソース・ドレイン間には寄生ダイオードＰＤ２が存在する。

保護抵抗Ｒ１は、ノードＮ２とノードＮ３との間に接続される。電圧Ｖｓｃｎを受ける電源端子Ｖ１０は、ダイオードＤ１０を介してノードＮ３に接続される。直流電源２００は、ノードＮ１とノードＮ３との間に接続される。この直流電源２００は、電解コンデンサからなり、電圧Ｖｓｃｎを保持するフローティング電源として働く。以下、ノードＮ１の電位をＶＦＧＮＤとし、ノードＮ３の電位をＶｓｃｎＦとする。ノードＮ３の電位ＶｓｃｎＦは、ノードＮ１の電位ＶＦＧＮＤに電圧Ｖｓｃｎを加算した値を有する。すなわち、ＶｓｃｎＦ＝ＶＦＧＮＤ＋Ｖｓｃｎとなる。

トランジスタＱ３は、電圧Ｖｓｅｔを受ける電源端子Ｖ１１とノードＮ４との間に接続され、ゲートには制御信号Ｓ３が与えられる。トランジスタＱ４は、ノードＮ１とノードＮ４との間に接続され、ゲートには制御信号Ｓ４が与えられる。トランジスタＱ５は、ノードＮ１と負の電圧（−Ｖａｄ）を受ける電源端子Ｖ１２との間に接続され、ゲートには制御信号Ｓ５が与えられる。制御信号Ｓ４は制御信号Ｓ５の反転信号である。

トランジスタＱ６は、電圧Ｖｓｕｓを受ける電源端子Ｖ１３とノードＮ５との間に接続され、ベースには制御信号Ｓ６が与えられる。トランジスタＱ７は、ノードＮ４とノードＮ５との間に接続され、ゲートには制御信号Ｓ７が与えられる。トランジスタＱ８は、ノードＮ４と接地端子との間に接続され、ベースには制御信号Ｓ８が与えられる。

ノードＮ５とノードＮ６との間には、回収コイルＬＡ、ダイオードＤＡおよびトランジスタＱＡが直列に接続され、ノードＮ４とノードＮ６との間には、回収コイルＬＢ、ダイオードＤＢおよびトランジスタＱＢが直列に接続される。トランジスタＱＡのベースには制御信号ＳＡが与えられ、トランジスタＱＢのベースには制御信号ＳＢが与えられる。回収コンデンサＣＲａは、ノードＮ６と接地端子との間に接続される。

ノードＮ６と維持電極駆動回路５４のノードＮ８（後述の図６参照）との間には、検出回路５６が接続される。これにより、回収コンデンサＣＲａの電圧Ｖａが検出回路５６に与えられる。検出回路５６の詳細は後述する。

（５）維持電極駆動回路５４の構成
図６は、維持電極駆動回路５４の構成を示す回路図である。

維持電極駆動回路５４は、ＮＰＮバイポーラトランジスタ（以下、トランジスタと略記する）Ｑ３１，Ｑ３２および回収回路４１０を含む。回収回路４１０は、ＮＰＮバイポーラトランジスタ（以下、トランジスタと略記する）ＱＣ，ＱＤ、回収コイルＬＣ，ＬＤ、回収コンデンサＣＲｂおよびダイオードＤＣ，ＤＤを含む。

トランジスタＱ３１は、電源Ｖｓｕｓを受ける電源端子Ｖ２１とノードＮ７との間に接続され、ベースには制御信号Ｓ３１が与えられる。トランジスタＱ３２は、ノードＮ７と接地端子との間に接続され、ベースには制御信号Ｓ３２が与えられる。

ノードＮ７とノードＮ８との間には、回収コイルＬＣ、ダイオードＤＣおよびトランジスタＱＣが直列に接続されるとともに、回収コイルＬＤ、ダイオードＤＤおよびトランジスタＱＤが直列に接続される。トランジスタＱＣのベースには制御信号ＳＣが与えられ、トランジスタＱＤのベースには制御信号ＳＤが与えられる。上記のように、ノードＮ８と走査電極駆動回路５３のノードＮ６との間に検出回路５６が接続される。これにより、回収コンデンサＣＲｂの電圧Ｖｂが検出回路５６に与えられる。

（６）走査電極駆動回路５３の動作
（６−１）初期化期間および書込み期間
図７は図４の第２サブフィールドの初期化期間および書込み期間における詳細なタイミング図である。

図７の最上段には、一点鎖線でノードＮ１の電位ＶＦＧＮＤの変化が示され、点線でノードＮ３の電位ＶｓｃｎＦの変化が示され、実線で走査電極ＳＣ１の電位の変化が示される。なお、図７には、回収回路４００に与えられる制御信号ＳＡ，ＳＢは図示されていない。

初期化期間の開始時点ｔ０では、制御信号Ｓ３，Ｓ５，Ｓ６がローレベルにあり、制御信号Ｓ１，Ｓ２，Ｓ４，Ｓ７，Ｓ８がハイレベルにある。それにより、トランジスタＱ１，Ｑ３，Ｑ５，Ｑ６がオフし、トランジスタＱ２，Ｑ４，Ｑ７，Ｑ８がオンしている。したがって、ノードＮ１は接地電位（０Ｖ）となっており、ノードＮ３の電位ＶｓｃｎＦはＶｓｃｎとなっている。また、トランジスタＱ２がオンしているので、走査電極ＳＣ１の電位は接地電位となっている。

時点ｔ１で、制御信号Ｓ７，Ｓ８がローレベルになり、トランジスタＱ７，Ｑ８がオフする。また、制御信号Ｓ１，Ｓ２がローレベルとなる。それにより、トランジスタＱ１がオンし、トランジスタＱ２がオフする。したがって、走査電極ＳＣ１の電位がＶｓｃｎに立ち上がる。

時点ｔ２で、制御信号Ｓ３がハイレベルになり、トランジスタＱ３がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤが接地電位からＶｓｅｔまで緩やかに上昇する。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位がＶｓｃｎから（Ｖｓｃｎ＋Ｖｓｅｔ）まで上昇する。

時点ｔ３で、制御信号Ｓ３がローレベルになり、トランジスタＱ３がオフする。それにより、ノードＮ１の電位ＶＦＧＮＤがＶｓｅｔで維持される。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｅｔ）で維持される。

時点ｔ４で、制御信号Ｓ６，Ｓ７がハイレベルになり、トランジスタＱ６，Ｑ７がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤがＶｓｕｓまで低下する。また、ノードＮ３の電位ＶｓｃｎＦおよび走査電極ＳＣ１の電位が（Ｖｓｃｎ＋Ｖｓｕｓ）まで低下する。

時点ｔ５で、制御信号Ｓ１，Ｓ２がハイレベルとなる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位がＶｓｕｓまで低下する。

時点ｔ６で、制御信号Ｓ４，Ｓ６がローレベルになり、トランジスタＱ４，Ｑ６がオフする。また、制御信号Ｓ５がハイレベルになり、トランジスタＱ５がオンする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が（−Ｖａｄ）に向かって緩やかに低下する。また、ノードＮ３の電位ＶｓｃｎＦが（−Ｖａｄ＋Ｖｓｃｎ）に向かって緩やかに低下する。

時点ｔ７で、制御信号Ｓ１，Ｓ２がローレベルとなる。それにより、トランジスタＱ１がオンし、トランジスタＱ２がオフする。したがって、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｅｔ２）から（−Ｖａｄ＋Ｖｓｃｎ）まで上昇する。ここで、Ｖｓｅｔ２＜Ｖｓｃｎである。

書込み期間の時点ｔ８で、制御信号Ｓ８がハイレベルになり、トランジスタＱ８がオンする。それにより、ノードＮ４が接地電位となる。このとき、トランジスタＱ４がオフしているので、ノードＮ１および走査電極ＳＣ１の電位は（−Ｖａｄ＋Ｖｓｃｎ）で維持される。

時点ｔ９で、制御信号Ｓ１，Ｓ２がハイレベルになる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位が（−Ｖａｄ＋Ｖｓｃｎ）から−Ｖａｄまで低下する。

時点ｔ９ａで、制御信号Ｓ１，Ｓ２がローレベルになる。それにより、トランジスタＱ１がオフし、トランジスタＱ２がオンする。したがって、走査電極ＳＣ１の電位が−Ｖａｄから（−Ｖａｄ＋Ｖｓｃｎ）まで上昇する。その結果、走査電極ＳＣ１に走査パルスが発生する。

このように、走査電極ＳＣ１の電位は、走査ＩＣ１００のトランジスタＱ１，Ｑ２のオンおよびオフによりノードＮ１の電位ＶＦＧＮＤおよびノードＮ３の電位ＶｓｃｎＦに切り替わる。

（６−２）維持期間
図８は図４の第２サブフィールドの維持期間における詳細なタイミング図である。

図８の最上段には、一点鎖線でノードＮ１の電位ＶＦＧＮＤの変化が示され、点線でノードＮ３の電位ＶｓｃｎＦの変化が示され、実線で走査電極ＳＣ１の電位の変化が示される。なお、図８には、制御信号Ｓ３，Ｓ４，Ｓ７が示されていない。維持期間においては、制御信号Ｓ３はローレベルに維持され、制御信号Ｓ４，Ｓ７はハイレベルに維持される。それにより、トランジスタＱ３はオフに維持され、トランジスタＱ４，Ｑ７はオンに維持される。

図８に示されるように、維持期間の開始時点ｔ１０で、制御信号Ｓ５，Ｓ６，ＳＡ，ＳＢがローレベルにあり、制御信号Ｓ１，Ｓ２，Ｓ８がハイレベルにある。それにより、トランジスタＱ１，Ｑ５，Ｑ６，ＱＡ，ＱＢがオフし、トランジスタＱ２，Ｑ８がオンしている。したがって、ノードＮ１は接地電位となっており、ノードＮ３の電位ＶｓｃｎＦはＶｓｃｎとなっている。また、トランジスタＱ２がオンしているので、走査電極ＳＣ１の電位は接地電位となっている。

時点ｔ１１で、制御信号Ｓ８がローレベルになり、トランジスタＱ８がオフする。このとき、制御信号ＳＡがハイレベルとなり、トランジスタＱＡがオンする。それにより、回収コンデンサＣＲａ（図５）からノードＮ１および走査電極ＳＣ１に電流が供給され、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が上昇する。

時点ｔ１２で、制御信号Ｓ６がハイレベルとなり、トランジスタＱ６がオンする。このとき、制御信号ＳＡがローレベルとなり、トランジスタＱＡはオフする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位がＶｓｕｓとなる。また、ノードＮ３の電位ＶｓｃｎＦが（Ｖｓｃｎ＋Ｖｓｕｓ）となる。

時点ｔ１３で、制御信号Ｓ６がローレベルとなり、トランジスタＱ６がオフする。このとき、制御信号ＳＢがハイレベルとなり、トランジスタＱＢがオンする。それにより、ノードＮ１および走査電極ＳＣ１から回収コンデンサＣＲａ（図５）に電流が供給され、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が低下する。

時点ｔ１４で、制御信号Ｓ８がハイレベルとなり、トランジスタＱ８がオンする。このとき、制御信号ＳＢがローレベルとなり、トランジスタＱＢはオフする。それにより、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位が接地電位となる。また、ノードＮ３の電位ＶｓｃｎＦがＶｓｃｎまで低下する。

このように、ノードＮ１の電位ＶＦＧＮＤおよび走査電極ＳＣ１の電位は接地電位とＶｓｕｓとに交互に変化する。また、ノードＮ３の電位ＶｓｃｎＦはＶｓｃｎと（Ｖｓｃｎ＋Ｖｓｕｓ）とに交互に変化する。

なお、図４の下段には、第１ＳＦの消去期間から第３ＳＦの初期化期間までの制御信号Ｓ３，Ｓ５，Ｓ６，Ｓ７，Ｓ８の波形および走査ＩＣ１００の状態が示されている。“ＡＬＬ−Ｌ”は全ての走査ＩＣ１００のトランジスタＱ１がオフし、トランジスタＱ２がオンする状態を示し、“ＡＬＬ−Ｈ”は全ての走査ＩＣ１００のトランジスタＱ１がオンし、トランジスタＱ２がオフする状態を示す。

（７）維持期間における維持電極駆動回路の動作
次に、維持期間における維持電極駆動回路５４の動作について説明する。図９は図４の第２サブフィールドの維持期間における詳細なタイミング図である。

図９の最上段には維持電極ＳＵ１〜ＳＵｎの電位の変化が示される。維持期間の開始時点ｔ１０で、制御信号Ｓ３１，ＳＣ，ＳＤがローレベルにあり、制御信号Ｓ３２がハイレベルにある。それにより、トランジスタＱ３１，ＱＣ，ＱＤがオフし、トランジスタＱ３２がオンしている。したがって、ノードＮ７および維持電極ＳＵ１は接地電位となっている。

時点ｔ２１で、制御信号Ｓ３２がローレベルになり、トランジスタＱ３２がオフする。このとき、制御信号ＳＣがハイレベルとなり、トランジスタＱＣがオンする。それにより、回収コンデンサＣＲｂから維持電極ＳＵ１〜ＳＵｎに電流が供給され、維持電極ＳＵ１〜ＳＵｎの電位が上昇する。

時点ｔ２２で、制御信号Ｓ３１がハイレベルとなり、トランジスタＱ３１がオンする。このとき、制御信号ＳＣがローレベルとなり、トランジスタＱＣはオフする。それにより、維持電極ＳＵ１〜ＳＵｎの電位がＶｓｕｓとなる。

時点ｔ２３で、制御信号Ｓ３１がローレベルとなり、トランジスタＱ３１がオフする。このとき、制御信号ＳＤがハイレベルとなり、トランジスタＱＤがオンする。それにより、維持電極ＳＵ１〜ＳＵｎから回収コンデンサＣＲｂに電流が供給され、維持電極ＳＵ１〜ＳＵｎの電位が低下する。

時点ｔ２４で、制御信号Ｓ３２がハイレベルとなり、トランジスタＱ３２がオンする。このとき、制御信号ＳＤがローレベルとなり、トランジスタＱＤはオフする。それにより、維持電極ＳＵ１〜ＳＵｎの電位が接地電位となる。

このように、維持電極ＳＵ１〜ＳＵｎの電位は、接地電位とＶｓｕｓとに交互に変化する。なお、図４に示したように、電位Ｖｓｕｓの維持パルスは走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎに交互に印加される。

本実施の形態においては、走査電極ＳＣ１〜ＳＣｎに印加される維持パルスの一部と維持電極ＳＵ１〜ＳＵｎに印加される維持パルスの一部とが重複する。具体的には、図８の時点ｔ１３から時点ｔ１４までの期間の少なくとも一部と図９の時点ｔ２１から時点ｔ２２までの期間の少なくとも一部とが重複する。また、図９の時点ｔ２３から時点ｔ２４までの期間の少なくとも一部と図８の時点ｔ１１から時点ｔ１２までの期間の少なくとも一部とが重複する。

（８）異常パルス
次に、維持期間に走査電極ＳＣ１〜ＳＣｎに発生する異常パルスについて説明する。図１０は異常パルスの発生のメカニズムを説明するための模式図である。図１０には、走査電極駆動回路５３、パネル容量ＣＰおよび維持電極駆動回路５４の一部が簡略化されて示されている。

図８に示したように、正常動作の維持期間では、全ての走査ＩＣ１００においてトランジスタＱ１がオフし、トランジスタＱ２がオンする。しかしながら、異常動作時には、パネル１０に表示される画像のパターンに関わらず全ての走査ＩＣ１００においてトランジスタＱ１がオンし、トランジスタＱ２がオフする。それにより、異常時には維持期間において走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間の放電電流が保護抵抗Ｒ１に流れる。

図１０（ａ）に示されるように、走査電極駆動回路５３のトランジスタＱ６がオフし、トランジスタＱ８がオンするときには、維持電極駆動回路５４のトランジスタＱ３１がオンし、トランジスタＱ３２がオフする。異常動作により走査ＩＣ１００のトランジスタＱ１がオンし、トランジスタＱ２がオフしている場合、走査電極ＳＣ１の電位はＶｓｃｎとなる。電位Ｖｓｃｎは例えば約１４０Ｖである。また、維持電極ＳＵ１の電位はＶｓｕｓとなる。電位Ｖｓｕｓは例えば約１９０Ｖである。この場合、走査電極ＳＣ１と維持電極ＳＵ１との電位差が放電開始電圧を超えないため、走査電極ＳＣ１と維持電極ＳＵ１との間に接続される放電セルにおいて放電が発生しない。そのため、保護抵抗Ｒ１に放電電流が流れない。

図１０（ｂ）に示されるように、走査電極駆動回路５３のトランジスタＱ６がオンし、トランジスタＱ８がオフするときには、維持電極駆動回路５４のトランジスタＱ３１がオフし、トランジスタＱ３２がオンする。異常動作により走査ＩＣ１００のトランジスタＱ１がオンし、トランジスタＱ２がオフしている場合、走査電極ＳＣ１の電位は（Ｖｓｃｎ＋Ｖｓｕｓ）となる。電位（Ｖｓｃｎ＋Ｖｓｕｓ）は例えば約３３０Ｖである。また、維持電極ＳＵ１の電位は０Ｖとなる。この場合、走査電極ＳＣ１と維持電極ＳＵ１との電位差が放電開始電圧を超えるため、走査電極ＳＣ１と維持電極ＳＵ１との間に接続される放電セルにおいて放電が発生する。それにより、保護抵抗Ｒ１に放電電流Ｉ３が流れる。

このように、維持電極ＳＵ１の電位はＶｓｕｓと０Ｖとに交互に変化する。これに対して、走査電極ＳＣ１の電位はＶｓｃｎと（Ｖｓｃｎ＋Ｖｓｕｓ）とに変化する。したがって、保護抵抗Ｒ１には一方向にのみ放電電流Ｉ３が流れる。この放電電流Ｉ３により保護抵抗Ｒ１の両端にパルス電圧が発生する。上記のように、このパルス電圧を異常パルスと呼ぶ。

図１１は異常パルスの一例を示す波形図である。図１１の例では、異常パルスのピークは５０Ｖを超える。このような異常パルスは、１フィールド（１６．６ｍｓ）当たり５０〜１０００回程度発生する。

図１２（ａ）は正常動作時および異常動作時における保護抵抗Ｒ１の両端の電圧を示す波形図であり、図１２（ｂ）は正常動作時および異常動作時における走査電極ＳＣ１の電圧を示す波形図である。

正常動作時には、維持期間において保護抵抗Ｒ１に電流は流れない。したがって、図１２（ａ）に示すように、保護抵抗Ｒ１の両端の電圧振幅はほぼ０Ｖとなる。

一方、上記のように、異常動作により走査ＩＣ１００のトランジスタＱ１，Ｑ２がそれぞれオン状態およびオフ状態に固定されると、維持期間において保護抵抗Ｒ１に一方向に放電電流が流れる。それにより、図１２（ａ）に示すように、保護抵抗Ｒ１の両端の電圧振幅は著しく増加する。また、図１２（ｂ）に示すように、維持期間において走査電極ＳＣ１に与えられる維持パルスが電圧Ｖｓｃｎだけ上昇する。

このような異常動作のために保護抵抗Ｒ１に放電電流が流れることにより、保護抵抗Ｒ１が発熱する。それにより、保護抵抗Ｒ１が赤熱したり、半田が溶融する可能性がある。

そこで、本実施の形態では、検出回路５６によって上記の異常動作が検出される。異常動作が検出された場合、電源回路が一時的に停止される。

（９）走査ＩＣのトランジスタのオン抵抗
ここで、トランジスタＱ１のオン抵抗は、トランジスタＱ２のオン抵抗に比べて大きく設定される。トランジスタＱ１のオン抵抗値は例えば３５０Ωであり、トランジスタＱ２のオン抵抗値は例えば７．５Ωである。なお、寄生ダイオードＰＤ１，ＰＤ２の順方向電圧は例えば０．７Ｖである。このようにトランジスタＱ１のオン抵抗がトランジスタＱ２のオン抵抗に比べて大きく設定される理由を説明する。

正常動作時には、維持期間において電流がトランジスタＱ２を通して流れる。そのため、維持期間における電流の損失を低減するために、トランジスタＱ２のオン抵抗は小さいことが望ましい。また、書込み期間において、書込み放電を確実に発生させるために、トランジスタＱ２のオン抵抗は小さいことが望ましい。これらにより、トランジスタＱ２としては比較的大型で小さなオン抵抗を有するトランジスタが用いられる。

通常、トランジスタＱ１，Ｑ２は共通のＩＣチップ上に設けられる。上記の理由で比較的大型のトランジスタＱ２が用いられると、ＩＣチップ上におけるトランジスタＱ１の占有スペースが制限される。その結果、トランジスタＱ１として比較的小型で大きなオン抵抗を有するトランジスタが用いられる。

また、トランジスタＱ１のオン抵抗が大きく設定されることによって次のような利点がある。トランジスタＱ１，Ｑ２のオン抵抗がともに小さければ、誤作動によりトランジスタＱ１，Ｑ２が同時にオンした場合に、大きな貫通電流が流れ、走査ＩＣ１００が破損する可能性がある。そこで、トランジスタＱ１のオン抵抗が大きく設定されていれば、走査ＩＣ１００の破損が防止される。

なお、トランジスタＱ１のオン抵抗は寄生ダイオードＰＤ１のオン抵抗よりも大きく、トランジスタＱ２のオン抵抗は寄生ダイオードＰＤ２のオン抵抗よりも小さい。

（１０）回収コンデンサの電圧の変化
図１３は、走査電極維持回路５３の回収コンデンサＣＲａ（図５）の電圧Ｖａおよび維持電極駆動回路５４の回収コンデンサＣＲｂ（図６）の電圧Ｖｂの変化を示す図である。図１３では、回収コンデンサＣＲａの電圧Ｖａの変化が一点鎖線で示され、回収コンデンサＣＲｂの電圧Ｖｂの変化が破線で示される。

図１３に示されるように、正常動作時には、電圧Ｖａ，Ｖｂがほぼ一定で互いにほぼ等しい値である。異常動作が発生すると、回収コンデンサＣＲａの電圧が上昇するとともに回収コンデンサＣＲｂの電圧が下降する。それにより、回収コンデンサＣＲａ，ＣＲｂの電圧差Ｖｍが大きくなる。以下に、回収コンデンサＣＲａ，ＣＲｂの電圧Ｖａ，Ｖｂが変化する理由を説明する。

（１０−１）回収コンデンサＣＲａ
回収コンデンサＣＲａの電圧Ｖａが変化する理由を説明する。図８に示したように、維持期間においては、時点ｔ１１から時点ｔ１２まで回収コンデンサＣＲａから走査電極ＳＣ１に電流が供給され、時点ｔ１３から時点ｔ１４まで走査電極ＳＣ１から回収コンデンサＣＲａに電流が供給される。

この場合、時点ｔ１１から時点ｔ１２までの期間で回収コンデンサＣＲａが放電され、時点ｔ１３から時点ｔ１４までの期間で回収コンデンサＣＲａが充電される。以下、図８の時点ｔ１１から時点ｔ１２までの期間を回収コンデンサＣＲａの放電期間と呼び、時点ｔ１３から時点ｔ１４までの期間を回収コンデンサＣＲａの充電期間と呼ぶ。

図１４は、回収コンデンサＣＲａの放電期間および充電期間における電流の経路を示す模式図である。図１４（ａ）には正常動作時の電流の経路が示され、図１４（ｂ）には異常動作時の電流の経路が示される。

トランジスタＱ２のオン抵抗は寄生ダイオードＰＤ２のオン抵抗に比べて十分に小さい。したがって、図１４（ａ）に示されるように、正常動作時には、図５の回収コンデンサＣＲａの放電期間において回収コンデンサＣＲａからトランジスタＱ２を通して走査電極ＳＣ１に電流が供給される。また、回収コンデンサＣＲａの充電期間において走査電極ＳＣ１からトランジスタＱ２を通して回収コンデンサＣＲａに電流が供給される。

この場合、回収コンデンサＣＲａの放電期間における放電量と充電期間における充電量とがほぼ等しくなる。そのため、回収コンデンサＣＲａの電圧はほぼ一定になる。

一方、図１４（ｂ）に示されるように、異常動作時には、図５の回収コンデンサＣＲａの放電期間において回収コンデンサＣＲａからトランジスタＱ１を通して走査電極ＳＣ１に電流が供給される。ここで、トランジスタＱ１のオン抵抗は、寄生ダイオードＰＤ１のオン抵抗よりも大幅に大きい。そのため、回収コンデンサＣＲａの充電期間においては、大部分の電流が走査電極ＳＣ１から寄生ダイオードＰＤ１、保護抵抗Ｒ１および直流電源２００を通して回収コンデンサＣＲａに供給される。

このように、異常動作時には、回収コンデンサＣＲａから走査電極ＳＣ１への電流の経路と走査電極ＳＣ１から回収コンデンサＣＲａへの電流の経路とが異なる。この場合、オン抵抗の大きさの違いにより、回収コンデンサＣＲａの放電期間においてトランジスタＱ１に流れる電流が、回収コンデンサＣＲａの充電期間において寄生ダイオードＰＤ１に流れる電流に比べて小さくなる。これにより、回収コンデンサＣＲａの充電量が放電量よりも大きくなる。その結果、回収コンデンサＣＲａの電圧Ｖａが徐々に上昇する。

（１０―２）回収コンデンサＣＲｂ
回収コンデンサＣＲｂの電圧Ｖｂが変化する理由を説明する。図９に示したように、維持期間においては、時点ｔ２１から時点ｔ２２まで回収コンデンサＣＲｂから維持電極ＳＵ１に電流が供給され、時点ｔ２３から時点ｔ２４まで維持電極ＳＵ１から回収コンデンサＣＲｂに電流が供給される。

それにより、時点ｔ２１から時点ｔ２２までの期間で回収コンデンサＣＲｂが放電され、時点ｔ２３から時点ｔ２４までの期間で回収コンデンサＣＲｂが充電される。以下、図９の時点ｔ２１から時点ｔ２２までの期間を回収コンデンサＣＲｂの放電期間と呼び、時点ｔ２３から時点ｔ２４までの期間を回収コンデンサＣＲｂの充電期間と呼ぶ。

上記のように、本実施の形態では回収コンデンサＣＲａの充電期間の少なくとも一部と回収コンデンサＣＲｂの放電期間の少なくとも一部とが重複し、回収コンデンサＣＲａの放電期間の少なくとも一部と回収コンデンサＣＲｂの充電期間の少なくとも一部とが重複する。それらの重複期間には、走査電極ＳＣ１と維持電極ＳＵ１との間で放電が発生する。

異常動作時には、回収コンデンサＣＲａから走査電極ＳＣ１に供給される電流が走査電極ＳＣ１から回収コンデンサＣＲａに供給される電流よりも小さくなる。これにより、維持電極ＳＵ１から回収コンデンサＣＲｂへの電流が回収コンデンサＣＲｂから維持電極ＳＵ１への電流よりも小さくなる。したがって、回収コンデンサＣＲｂの充電量が放電量よりも小さくなる。その結果、回収コンデンサＣＲｂの電圧Ｖｂが徐々に下降する。

（１１）検出回路
本実施の形態では、回収コンデンサＣＲａ，ＣＲｂの電圧Ｖａ，Ｖｂの変化に基づいて、検出回路５６から異常検出信号が出力される。以下、検出回路５６の詳細について説明する。

図１５は、検出回路５６の構成を示す回路図である。この検出回路５６では、上記の異常動作が発生した場合にハイレベルの異常検出信号が出力される。

図１５に示されるように、検出回路５６は、コンデンサＣ２１，Ｃ２２，Ｃ２３、ＰＮＰバイポーラトランジスタ（以下、トランジスタと略記する）Ｑ２１および抵抗Ｒ１１〜Ｒ１５を含む。

コンデンサＣ２１はノードＮ１１と接地端子との間に接続される。ノードＮ１１は、抵抗Ｒ１１を介して走査電極駆動回路５３（図５の参照）のノードＮ６に接続される。ノードＮ６は、図５の回収コンデンサＣＲａの電圧Ｖａを受ける。

コンデンサＣ２２はノードＮ１２と接地端子との間に接続される。ノードＮ１２は抵抗Ｒ１２を介して維持電極駆動回路５４（図６参照）のノードＮ８に接続される。ノードＮ８は、図６の回収コンデンサＣＲａの電圧Ｖｂを受ける。

ノードＮ１１とノードＮ１３との間に抵抗Ｒ１３およびコンデンサＣ２１が並列に接続される。ノードＮ１２とノードＮ１３との間に抵抗Ｒ１４が接続される。ノードＮ１３はトランジスタＱ２１のベースに接続される。トランジスタＱ２１のエミッタはノードＮ１１に接続され、コレクタはノードＮ１５に接続される。ノードＮ１５は抵抗Ｒ１５を介して接地端子に接続される。ノードＮ１５から異常検出信号ＳＳが出力される。

ノードＮ１１の電位はＶａに保持され、ノードＮ１２の電位はＶｂに保持される。回収コンデンサＣＲａの電圧Ｖａが回収コンデンサＣＲｂの電圧Ｖｂよりも高くなると、ノードＮ１１から抵抗Ｒ１３，Ｒ１４を通してノードＮ１２に電流が流れる。それにより、コンデンサＣ２３が充電され、コンデンサＣ２３の両端の電圧がＶｍ（Ｖａ−Ｖｂ）となる。すなわち、トランジスタＱ２１のベース・エミッタ間電圧がＶｍとなる。

電圧差Ｖｍが所定のしきい値Ｖｔｈよりも大きくなると、トランジスタＱ２１がオンし、ノードＮ１５からハイレベルの異常検出信号ＳＳが出力される。

このしきい値Ｖｔｈは、例えば１フィールド期間（１６．６ｍｓ）にわたって走査電極駆動回路５３の異常動作が継続された場合にトランジスタＱ２１がオンするように設定される。なお、１フィールド期間といった短い時間では走査電極駆動回路５３の異常動作による保護抵抗Ｒ１の発熱が問題とならないならば、例えば数秒〜数分間にわたって異常動作が継続された場合にトランジスタＱ２１がオンするように上記のしきい値Ｖｔｈが設定されてもよい。

本実施の形態では、検出回路５６からのハイレベルの異常検出信号ＳＳに応答して電源回路の動作が一時的に停止される。それにより、保護抵抗Ｒ１（図５）に長時間にわたって電流が流れることが防止され、保護抵抗Ｒ１の異常な発熱が防止される。走査ＩＣ１００の異常動作は一時的な場合が多いため、電源回路を一時的にオフするとともにプラズマディスプレイ装置をリセットすることにより、走査ＩＣ１００を正常動作に戻すことができる。

（１２）検出回路の他の構成
図１５に示した検出回路５６の代わりに以下に示す検出回路を用いてもよい。図１６は、検出回路の他の構成を示す回路図である。図１６の検出回路５６ａでは、上記の異常動作が発生した場合にローレベルの異常検出信号が出力される。以下、図１６に示す検出回路５６ａが図１５の検出回路５６と異なる点を説明する。

検出回路５６ａでは、コンデンサＣ２３がノードＮ１２とノードＮ１３との間に接続される。また、検出回路５６ａは、トランジスタＱ２１の代わりにＮＰＮバイポーラトランジスタ（以下、トランジスタと略記する）Ｑ２２を有する。トランジスタＱ２２のベースはノードＮ１３に接続され、エミッタはノードＮ１２に接続される。トランジスタＱ２２のコレクタはノードＮ１６に接続される。ノードＮ１６は、抵抗Ｒ１５を介して電圧Ｖｓｕｓを受ける電源端子Ｖ２１に接続される。

上記の検出回路５６と同様に、ノードＮ１１の電位はＶａに保持され、ノードＮ１２の電位はＶｂに保持される。ＶａがＶｂよりも高くなると、ノードＮ１１から抵抗Ｒ１３，Ｒ１４を通してノードＮ１２に電流が流れる。それにより、コンデンサＣ２３が充電され、コンデンサＣ２３の電圧がＶｍとなる。すなわち、トランジスタＱ２２のベース・エミッタ間電圧がＶｍとなる。

電圧差Ｖｍが所定のしきい値Ｖｔｈよりも大きくなると、トランジスタＱ２２がオンし、ノードＮ１６からローレベルの異常検出信号ＳＳが出力される。

この場合、検出回路５６からのローレベルの異常検出信号ＳＳに応答して、電源回路の動作が一時的に停止される。それにより、保護抵抗Ｒ１（図５）に長時間にわたって電流が流れることが防止され、保護抵抗Ｒ１の異常な発熱が防止される。

（１３）電圧異常検出回路
検出回路５６，５６ａによる異常検出信号ＳＳは、直流電源２００の電圧異常を検出する電圧異常検出回路による異常検出信号と共用することができる。

図１７は異常検出信号が共用された検出回路および電圧異常検出回路の構成を示すブロック図である。また、図１８は電圧異常検出回路の構成を示す回路図である。図１７および図１８では、図１５の検出回路５６を用いた場合について説明する。

図１７に示すように、ノードＮ１とノードＮ３との間に電圧異常検出回路５００が接続される。検出回路５６のノードＮ１５から出力される異常検出信号ＳＳは電圧異常検出回路５００に与えられる。電圧異常検出回路５００のノードＮＥから異常検出信号ＳＯＳａが出力される。

図１８に示すように、電圧異常検出回路５００は、抵抗Ｒ５１〜Ｒ５９、コンデンサＣ５１，Ｃ５２、ツェナーダイオードＺＤ５１、ダイオードＤ５１，Ｄ５２、コンパレータＣＰ１，ＣＰ２およびフォトカプラＰＨを含む。

抵抗Ｒ５１〜Ｒ５３はノードＮ３とノードＮ３１との間に直列に接続され。抵抗Ｒ５４はノードＮ３１とノードＮ１との間に接続される。コンデンサＣ５１はノードＮ３１とノードＮ１との間に接続される。抵抗Ｒ５５はノードＮ３２とノードＮ３３との間に接続され、抵抗Ｒ５６はノードＮ３３とノードＮ３４との間に接続される。ツェナーダイオードＺＤ５１はノードＮ３４とノードＮ１との間に接続される。

コンパレータＣＰ１の一方の入力端子はノードＮ３３に接続され、他方の入力端子はノードＮ３１に接続される。コンパレータＣＰ２の一方の入力端子はノードＮ３１に接続され、他方の入力端子はノードＮ３４に接続される。コンパレータＣＰ１，ＣＰ２の出力端子はノードＮ３５に接続される。抵抗Ｒ５７およびフォトカプラＰＨの発光ダイオードはノードＮ３２とノードＮ３５との間に直列に接続される。コンデンサＣ５２はノードＮ３５とノードＮ１との間に接続される。

フォトカプラＰＨのフォトトランジスタは電圧Ｖｄｄを受ける電源端子Ｖ１４とノードＮ３６との間に接続される。抵抗Ｒ５８はノードＮ３６と接地端子との間に接続され、抵抗Ｒ５９およびダイオードＤ５２はノードＮ３６とノードＮＥとの間に直列に接続される。

上記のように、ノードＮ３の電位ＶｓｃｎＦは、ノードＮ１の電位ＶＦＧＮＤよりも電圧Ｖｓｃｎだけ高い電位（ＶＦＧＮＤ＋Ｖｓｃｎ）である。また、ノードＮ３２の電位ＶｚＦは（ＶＦＧＮＤ＋Ｖｚ）である。ここで、Ｖｚは一定電圧である。ノードＮ３３の電位ＶｘはノードＮ３４の電位Ｖｙよりも高い。

直流電源２００により保持される電圧Ｖｓｃｎが正常範囲内にある場合には、ノードＮ３１の電位は、ノードＮ３４の電位Ｖｙよりも高く、ノードＮ３３の電位Ｖｘよりも低い。それにより、コンパレータＣＰ１，ＣＰ２の出力端子の電位はハイレベルとなる。この場合、フォトカプラＰＨの発光ダイオードに電流が流れず、発光ダイオードは発光しない。したがって、フォトカプラＰＨのフォトトランジスタはオンしない。その結果、ノードＮ３６の電位は低く、ノードＮＥの電位はローレベルとなっている。

一方、直流電源２００により保持される電圧Ｖｓｃｎが正常範囲の上限値よりも高くなると、ノードＮ３１の電位はノードＮ３３の電位Ｖｘよりも高くなる。それにより、コンパレータＣＰ１の出力端子の電位はローレベルとなる。この場合、フォトカプラＰＨの発光ダイオードに電流が流れ、発光ダイオードが発光する。したがって、フォトカプラＰＨのフォトトランジスタがオンする。その結果、ノードＮ３６の電位が高くなり、ノードＮＥからハイレベルの異常検出信号ＳＯＳａが出力される。

また、直流電源２００により発生される電圧Ｖｓｃｎが正常範囲の下限値よりも低くなると、ノードＮ３１の電位はノードＮ３４の電位Ｖｙよりも低くなる。それにより、コンパレータＣＰ２の出力端子の電位はローレベルとなる。この場合、フォトカプラＰＨの発光ダイオードに電流が流れ、発光ダイオードが発光する。したがって、フォトカプラＰＨのフォトトランジスタがオンする。その結果、ノードＮ３６の電位が高くなり、ノードＮＥからハイレベルの異常検出信号ＳＯＳａが出力される。

さらに、検出回路５６のノードＮ１５からハイレベルの異常検出信号ＳＳが出力されると、ノードＮ３１の電位はノードＮ３３の電位Ｖｘよりも高くなる。それにより、コンパレータＣＰ１の出力端子の電位はローレベルとなる。この場合、フォトカプラＰＨの発光ダイオードに電流が流れ、発光ダイオードが発光する。したがって、フォトカプラＰＨのフォトトランジスタがオンする。その結果、ノードＮ３６の電位が高くなり、ノードＮＥからハイレベルの異常検出信号ＳＯＳａが出力される。

このようにして、検出回路５６ａの異常検出信号ＳＯＳと電圧異常検出回路５００の異常検出信号ＳＯＳａとを共用することができる。それにより、部品点数および組み立て工数が低減される。その結果、プラズマディスプレイ装置の低コスト化が可能となる。

なお、検出回路５６の代わりに図１６の検出回路５６ａを用いた場合にも、上記同様に異常検出信号ＳＳと異常検出信号ＳＯＳａとを共用することができる。その場合、検出回路５６ａのノードＮ１６と電圧異常検出回路５００のノードＮ３１との間に、検出回路５６ａから出力されるローレベルの異常検出信号ＳＳを反転させるためのインバータ等を設けてもよい。

（１４）他の実施の形態
上記実施の形態の検出回路５６，５６ａの代わりにコンパレータを用いてもよい。その場合には、コンパレータが走査電極駆動回路５３の回収コンデンサＣＲａと維持電極駆動回路５４の回収コンデンサＣＲｂとの電圧差Ｖｍを所定のしきい値Ｖｔｈと比較し、電圧差Ｖｍがしきい値よりも大きい場合にハイレベルまたはローレベルの異常検出信号ＳＳを出力する。

また、上記実施の形態では、走査電極ＳＣ１に印加される維持パルスの一部と維持電極ＳＵ１に印加される維持パルスの一部とが重複期間を有するが、本発明はこれに限らない。走査電極ＳＣ１に印加される維持パルスと維持電極ＳＵ１に印加される維持パルスとが重複期間を有さない場合には、異常動作時において、回収コンデンサＣＲｂの電圧Ｖｂがほぼ一定に維持される。その場合にも、回収コンデンサＣＲａ，ＣＲｂの電圧差Ｖｍが所定のしきい値よりも大きくなった場合に異常検出信号ＳＳを出力することにより走査電極駆動回路５３の異常動作を検出することができる。

また、上記実施の形態では、回収コンデンサＣＲａ，ＣＲｂの電圧差Ｖｍがしきい値Ｖｔｈよりも大きくなった場合に検出回路５６，５６ａから異常検出信号ＳＳが出力されるが、これに限らず、単に回収コンデンサＣＲａの電圧が所定のしきい値以上になったことを検出することにより異常検出信号ＳＳを出力してもよい。

また、上記実施の形態では、走査電極駆動回路５３、維持電極駆動回路５４および検出回路５６において、スイッチング素子としてｎチャネルＦＥＴ、ｐチャネルＦＥＴ、ＮＰＮバイポーラトランジスタおよびＰＮＰバイポーラトランジスタを用いているが、スイッチング素子はこれらに限らない。

例えば、上記各回路において、ｎチャネルＦＥＴに代えてｐチャネルＦＥＴまたはＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等を用いてもよいし、ｐチャネルＦＥＴに代えてｎチャネルＦＥＴまたはＩＧＢＴ等を用いてもよい。

（１５）請求項の各構成要素と実施の形態の各要素との対応
以下、請求項の各構成要素と実施の形態の各要素との対応の例について説明するが、本発明は下記の例に限定されない。

上記実施の形態では、走査電極駆動回路５３、維持電極駆動回路５４および検出回路５６，５６ａが駆動装置の例であり、ノードＮ１が第１のノードの例であり、ノードＮ２が第２のノードの例であり、走査ＩＣ１００がスイッチ回路の例であり、トランジスタＱ３〜Ｑ８、電源端子Ｖ１１〜Ｖ１３および接地端子が電圧印加回路の例であり、直流電源２００が電圧保持回路の例であり、回収コンデンサＣＲａが第１の容量性素子の例であり、検出回路５６，５６ａが異常動作検出回路の例である。

また、トランジスタＱ２が第１のスイッチング素子の例であり、トランジスタＱ１が第２のスイッチング素子の例であり、寄生ダイオードＰＤ１がダイオードの例であり、回収コンデンサＣＲｂが第２の容量性素子の例であり、コンデンサＣ２３が第３の容量性素子の例であり、抵抗Ｒ１１〜Ｒ１４およびコンデンサＣ２１，Ｃ２２が充電回路の例であり、トランジスタＱ２１，Ｑ２２が第３のスイッチング素子の例であり、電圧異常検出回路５００が電圧検出回路の例である。

請求項の各構成要素として、請求項に記載されている構成または機能を有する他の種々の要素を用いることもできる。

本発明は、種々の画像を表示する表示装置に利用することができる。

本発明の実施の形態に係るプラズマディスプレイ装置におけるプラズマディスプレイパネルの一部を示す分解斜視図 本発明の実施の形態におけるパネルの電極配列図 本発明の実施の形態に係るプラズマディスプレイ装置の回路ブロック図 図３のプラズマディスプレイ装置のサブフィールド構成における駆動電圧波形図 走査電極駆動回路の構成を示す回路図 維持電極駆動回路５４の構成を示す回路図 図４の第２サブフィールドの初期化期間および書込み期間における詳細なタイミング図 図４の第２サブフィールドの維持期間における詳細なタイミング図 図４の第２サブフィールドの維持期間における詳細なタイミング図 異常パルスの発生のメカニズムを説明するための模式図 異常パルスの一例を示す波形図 （ａ）は正常動作時および異常動作時における保護抵抗の両端の電圧を示す波形図、（ｂ）は正常動作時および異常動作時における走査電極の電圧を示す波形図 走査電極維持回路の回収コンデンサの電圧および維持電極駆動回路の回収コンデンサの電圧の変化を示す図 回収コンデンサの放電期間および充電期間における電流の経路を示す模式図 検出回路の構成を示す回路図 検出回路の他の構成を示す回路図 異常検出信号が共用された検出回路および電圧異常検出回路の構成を示すブロック図 電圧異常検出回路の構成を示す回路図

符号の説明

１０ プラズマディスプレイパネル（パネル）
２１ 前面基板
３１ 背面基板
２２ 走査電極
２３ 維持電極
２４ 誘電体層
２５ 保護層
３２ データ電極
３３ 絶縁体層
３４ 隔壁
３５ 蛍光体層
５１ 画像信号処理回路
５２ データ電極駆動回路
５３ 走査電極駆動回路
５４ 維持電極駆動回路
５５ タイミング発生回路
５６，５６ａ 検出回路
１００ 走査ＩＣ
２００ 直流電源
４００，４１０ 回収回路
５００ 電圧異常検出回路
Ｃ２１，Ｃ２２，Ｃ２３ コンデンサ
ＣＲａ，ＣＲｂ 回収コンデンサ
Ｓ１，Ｓ２，Ｓ３，Ｓ４，Ｓ５，Ｓ６，Ｓ７，Ｓ８，Ｓ３１，Ｓ３２，ＳＡ，ＳＢ，ＳＣ，ＳＤ 制御信号
ＣＰ パネル容量
ＣＰ１，ＣＰ２ コンパレータ
Ｄ１〜Ｄｍ，Ｄｊ，Ｄｈ，Ｄｋ データ電極
Ｄ５１，Ｄ５２，ＤＡ，ＤＢ ダイオード
ＤＣ 放電セル
ＬＡ，ＬＢ，ＬＣ，ＬＤ 回収コイル
Ｎ１〜Ｎ８，Ｎ１１，Ｎ１２，Ｎ１３，Ｎ１５，Ｎ１６，Ｎ３１，Ｎ３２，Ｎ３３，Ｎ３４，Ｎ３５，Ｎ３６，ＮＥ ノード
Ｐａ 走査パルス電圧
Ｐｄ 書込みパルス電圧
ＰＤ１，ＰＤ２ 寄生ダイオード
ＰＨ フォトカプラ
Ｐｓ 維持パルス電圧
Ｑ１ ｐチャネル電界効果トランジスタ（トランジスタ）
Ｑ２〜Ｑ５，Ｑ７ ｎチャネル電界効果トランジスタ（トランジスタ）
Ｑ６，Ｑ８，Ｑ２２，Ｑ３１，Ｑ３２，ＱＡ，ＱＢ，ＱＣ，ＱＤ ＮＰＮバイポーラトランジスタ（トランジスタ）
Ｑ２２ ＰＮＰバイポーラトランジスタ（トランジスタ）
Ｒ１ 保護抵抗
Ｒ５，Ｒ１１〜Ｒ１５，Ｒ５１〜Ｒ５９ 抵抗
ＳＣ１〜ＳＣｎ，ＳＣｉ 走査電極
ＳＳ，ＳＯＳａ 異常検出信号
ＳＵ１〜ＳＵｎ，ＳＵｉ 維持電極
ｔ０〜ｔ９，ｔ９ａ，ｔ１０〜ｔ１４，ｔ２１〜ｔ２４ 時点
Ｖ１０〜Ｖ１４，Ｖ２１ 電源端子
ＶＦＧＮＤ，ＶｓｃｎＦ，Ｖｘ，Ｖｙ，ＶｚＦ 電位
Ｖａ，Ｖｂ，Ｖａｄ，Ｖｄｄ，Ｖｅ１，Ｖｅ２，Ｖｓｃｎ，Ｖｓｅｔ，Ｖｓｕｓ， 電圧

Claims (6)

1. 複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動装置であって、
   前記複数の走査電極に対応して設けられ、第１および第２のノードの一方を選択的に前記複数の走査電極にそれぞれ接続する複数のスイッチ回路と、
   前記第１のノードの電位を変化させる電圧印加回路と、
   前記第１のノードと前記第２のノードとの間を第１の電圧に保持する電圧保持回路と、
   前記電圧保持回路と前記第２のノードとの間に設けられる保護抵抗と、
   各サブフィールドの維持期間において前記複数の走査電極に電力を供給するとともに前記複数の走査電極から電力を回収するように動作する第１の容量性素子と、
   前記複数のスイッチ回路の異常動作を検出する異常動作検出回路とを備え、
   前記複数のスイッチ回路の各々は、対応する走査電極と前記第１のノードとの間に接続される第１のスイッチング素子と、対応する走査電極と前記第２のノードとの間に接続される第２のスイッチング素子と、前記第２のスイッチング素子と並列に接続されるダイオードとを含み、
   前記第２のスイッチング素子のオン抵抗は前記第１のスイッチング素子のオン抵抗よりも大きく、
   各サブフィールドの初期化期間および書込み期間において前記第１および第２のスイッチング素子の一方が選択的にオンし、維持期間において前記第１のスイッチング素子がオンしかつ前記第２のスイッチング素子がオフし、
   前記異常動作検出回路は、前記第１の容量性素子の電圧の変化に基づいて、少なくとも一部のスイッチ回路の前記第２のスイッチング素子のオン状態が所定時間以上保持される異常動作を検出することを特徴とするプラズマディスプレイパネルの駆動装置。
2. 各サブフィールドの維持期間において前記複数の維持電極に電力を供給するとともに前記複数の維持電極から電力を回収するように動作する第２の容量性素子をさらに備え、
   前記異常動作検出回路は、前記第１の容量性素子の電圧と前記第２の容量性素子の電圧との差が所定値よりも大きくなった場合に異常検出信号を出力することを特徴とする請求項１記載のプラズマディスプレイパネルの駆動装置。
3. 前記異常動作検出回路は、
   第３の容量性素子と、
   前記第１の容量性素子の電圧と前記第２の容量性素子の電圧との差により前記第３の容量性素子を充電する充電回路と、
   前記第３の容量性素子の電圧が所定値よりも大きくなった場合にオンすることにより異常検出信号を出力する第３のスイッチング素子とを含むことを特徴とする請求項２記載のプラズマディスプレイパネルの駆動装置。
4. 前記電圧保持回路により保持される電圧が許容値を超えたことを検出する電圧検出回路をさらに備え、
   前記電圧検出回路は、前記電圧保持回路により保持される電圧が許容値を超えた場合または前記異常動作検出回路により少なくとも一部のスイッチ回路の異常動作が検出された場合に、共通の検出信号を出力することを特徴とする請求項２〜３のいずれかに記載のプラズマディスプレイパネルの駆動装置。
5. 複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動装置を用いて駆動する方法であって、
   前記駆動装置は、前記複数の走査電極に対応して設けられる複数のスイッチ回路、電圧印加回路、電圧保持回路、第１の容量性素子、および前記電圧保持回路と第２のノードとの間に設けられる保護抵抗を含み、
   前記駆動装置の前記複数のスイッチ回路の各々は、対応する走査電極と前記第１のノードとの間に接続される第１のスイッチング素子と、対応する走査電極と前記第２のノードとの間に接続される第２のスイッチング素子と、前記第２のスイッチング素子と並列に接続されるダイオードとを含み、
   前記第２のスイッチング素子のオン抵抗は前記第１のスイッチング素子のオン抵抗よりも大きく、
   前記駆動方法は、
   電圧保持回路により第１のノードと第２のノードとの間を第１の電圧に保持するステップと、
   前記第１のノードの電位を変化させるステップと、
   前記複数のスイッチ回路により第１および第２のノードの一方を選択的に前記複数の走査電極にそれぞれ接続するステップと、
   各サブフィールドの維持期間において前記第１の容量性素子により前記複数の走査電極に電力を供給するとともに前記複数の走査電極から電力を回収するステップと、
   前記第１の容量性素子の電圧の変化に基づいて、少なくとも一部のスイッチ回路の前記第２のスイッチング素子のオン状態が所定時間以上保持される異常動作を検出するステップとを備えることを特徴とするプラズマディスプレイパネルの駆動方法。
6. 複数の走査電極および複数の維持電極と複数のデータ電極との交差部に複数の放電セルを有するプラズマディスプレイパネルと、
   前記プラズマディスプレイパネルを１フィールドが複数のサブフィールドを含むサブフィールド法で駆動する駆動装置とを備え、
   前記駆動装置は、
   前記複数の走査電極に対応して設けられ、第１および第２のノードの一方を選択的に前記複数の走査電極にそれぞれ接続する複数のスイッチ回路と、
   前記第１のノードの電位を変化させる電圧印加回路と、
   前記第１のノードと前記第２のノードとの間を第１の電圧に保持する電圧保持回路と、
   前記電圧保持回路と前記第２のノードとの間に設けられる保護抵抗と、
   各サブフィールドの維持期間において前記複数の走査電極に電力を供給するとともに前記複数の走査電極から電力を回収するように動作する第１の容量性素子と、
   前記複数のスイッチ回路の異常動作を検出する異常動作検出回路とを備え、
   前記複数のスイッチ回路の各々は、対応する走査電極と前記第１のノードとの間に接続される第１のスイッチング素子と、対応する走査電極と前記第２のノードとの間に接続される第２のスイッチング素子と、前記第２のスイッチング素子と並列に接続されるダイオードとを含み、
   前記第２のスイッチング素子のオン抵抗は前記第１のスイッチング素子のオン抵抗よりも大きく、
   各サブフィールドの初期化期間および書込み期間において前記第１および第２のスイッチング素子の一方が選択的にオンし、維持期間において前記第１のスイッチング素子がオンしかつ前記第２のスイッチング素子がオフし、
   前記異常動作検出回路は、前記第１の容量性素子の電圧の変化に基づいて、少なくとも一部のスイッチ回路の前記第２のスイッチング素子のオン状態が所定時間以上保持される異常動作を検出することを特徴とするプラズマディスプレイ装置。

Images