WO2012102029A1 - プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 - Google Patents

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 Download PDF

Info

Publication number
WO2012102029A1
WO2012102029A1 PCT/JP2012/000442 JP2012000442W WO2012102029A1 WO 2012102029 A1 WO2012102029 A1 WO 2012102029A1 JP 2012000442 W JP2012000442 W JP 2012000442W WO 2012102029 A1 WO2012102029 A1 WO 2012102029A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
electrode
scan electrode
sustain
period
Prior art date
Application number
PCT/JP2012/000442
Other languages
English (en)
French (fr)
Inventor
史人 草間
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Priority to JP2012554684A priority Critical patent/JPWO2012102029A1/ja
Priority to CN201280004403.2A priority patent/CN103282952A/zh
Publication of WO2012102029A1 publication Critical patent/WO2012102029A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge

Definitions

  • the present invention relates to a plasma display device using an AC surface discharge type plasma display panel and a driving method of the plasma display panel.
  • a typical AC surface discharge type panel as a plasma display panel (hereinafter abbreviated as “panel”) has a large number of discharge cells formed between a front substrate and a rear substrate that are arranged to face each other.
  • a plurality of pairs of display electrodes composed of a pair of scan electrodes and sustain electrodes are formed in parallel with each other on the front glass substrate.
  • a dielectric layer and a protective layer are formed so as to cover the display electrode pairs.
  • the back substrate has a plurality of parallel data electrodes formed on the glass substrate on the back side, a dielectric layer is formed so as to cover the data electrodes, and a plurality of barrier ribs are formed thereon in parallel with the data electrodes. ing. And the fluorescent substance layer is formed in the surface of a dielectric material layer, and the side surface of a partition.
  • the front substrate and the rear substrate are arranged opposite to each other and sealed so that the display electrode pair and the data electrode are three-dimensionally crossed.
  • a discharge gas containing xenon at a partial pressure ratio of 5% is sealed, and a discharge cell is formed in a portion where the display electrode pair and the data electrode face each other.
  • ultraviolet rays are generated by gas discharge in each discharge cell, and the phosphors of each color of red (R), green (G) and blue (B) are excited and emitted by the ultraviolet rays. Display an image.
  • a subfield method is generally used as a method for displaying an image in an image display area of a panel by combining binary control of light emission and non-light emission in a discharge cell.
  • each discharge cell In the subfield method, one field is divided into a plurality of subfields having different emission luminances.
  • each discharge cell light emission / non-light emission of each subfield is controlled by a combination according to a desired gradation value.
  • each discharge cell emits light with the emission luminance of one field set to a desired gradation value, and an image composed of various combinations of gradation values is displayed in the image display area of the panel.
  • each subfield has an initialization period, an address period, and a sustain period.
  • an initialization waveform is applied to each scan electrode, and an initialization operation is performed to generate an initialization discharge in each discharge cell.
  • wall charges necessary for the subsequent address operation are formed, and priming particles (excited particles for generating the discharge) for generating the address discharge stably are generated.
  • the scan pulse is sequentially applied to the scan electrodes, and the address pulse is selectively applied to the data electrodes based on the image signal to be displayed.
  • an address discharge is generated between the scan electrode and the data electrode of the discharge cell to emit light, and a wall charge is formed in the discharge cell (hereinafter, these operations are also collectively referred to as “address”). ).
  • the number of sustain pulses based on the gradation weights determined for each subfield is alternately applied to the display electrode pairs composed of the scan electrodes and the sustain electrodes.
  • a sustain discharge is generated in the discharge cell that has generated the address discharge, and the phosphor layer of the discharge cell emits light (hereinafter referred to as “lighting” that the discharge cell emits light by the sustain discharge, and “non-emitting”). Also written as “lit”.)
  • each discharge cell is made to emit light with the luminance according to the gradation weight.
  • each discharge cell of the panel is caused to emit light with a luminance corresponding to the gradation value of the image signal, and an image is displayed in the image display area of the panel.
  • a technique for generating a sustain pulse to be applied to a display electrode pair during a sustain period using a power recovery circuit is disclosed (for example, see Patent Document 1).
  • the power recovery circuit resonates the inductor provided in the power recovery circuit and the interelectrode capacitance of the display electrode pair, and recovers the electric power stored in the interelectrode capacitance in the power recovery capacitor.
  • the power stored in the power recovery capacitor is reused by the above-described inductor, interelectrode capacitance, and resonance.
  • Miller integration circuits use semiconductor elements in the active region. Therefore, in a Miller integration circuit with high power consumption, the characteristics are completely different from each other in order to reduce the power consumption of individual semiconductor elements by connecting the semiconductor elements in parallel and distributing the power consumption to a plurality of semiconductor elements. It is necessary to use matched semiconductor elements. Therefore, in the Miller integrating circuit with high power consumption, the semiconductor elements that can be used for the configuration of the Miller integrating circuit are limited.
  • the Miller integration circuit with large power consumption generates a large amount of heat. Therefore, a large heat radiating plate is required to radiate the heat generated in the Miller integrating circuit. Thus, the Miller integration circuit with high power consumption is difficult to design for heat dissipation.
  • a panel including a plurality of discharge cells each having a display electrode pair including a scan electrode and a sustain electrode and a data electrode is applied to a scan electrode with a downward ramp waveform voltage that decreases toward a predetermined negative voltage.
  • This is a panel driving method in which one field is constituted by a plurality of subfields each having a conversion period, an address period, and a sustain period.
  • the scan electrode before applying the downward ramp waveform voltage to the scan electrode, the scan electrode is set to a high impedance state and a voltage waveform that changes from a high potential to a low potential is applied to the sustain electrode during the initialization period.
  • the potential of the scan electrode is lowered, and the lowered potential is set as the start voltage of the downward ramp waveform voltage.
  • the present invention applies a down-gradient waveform voltage that descends toward a predetermined negative voltage to a scan electrode in a panel having a plurality of discharge cells each having a display electrode pair consisting of a scan electrode and a sustain electrode and a data electrode.
  • This is a panel driving method in which one field is constituted by a plurality of subfields having an initialization period, an address period, and a sustain period.
  • the scan electrode before applying the downward ramp waveform voltage to the scan electrode, the scan electrode is set to a high impedance state and a voltage waveform that changes from a high potential to a low potential is applied to the data electrode in the initialization period.
  • the potential of the scan electrode is lowered, and the lowered potential is set as the start voltage of the downward ramp waveform voltage.
  • the present invention provides a panel having a plurality of discharge cells each having a display electrode pair composed of a scan electrode and a sustain electrode and a data electrode, and a downward falling toward a predetermined negative voltage.
  • This is a panel driving method in which one field is constituted by a plurality of subfields having an erasing period in which a ramp waveform voltage is applied to a scan electrode.
  • the scan electrode before applying the downward ramp waveform voltage to the scan electrode during the erasing period, the scan electrode is set to a high impedance state, and a voltage waveform that changes from a high potential to a low potential is applied to the sustain electrode. The potential of the scan electrode is lowered, and the lowered potential is set as the start voltage of the downward ramp waveform voltage.
  • the present invention provides a panel having a plurality of discharge cells each having a display electrode pair composed of a scan electrode and a sustain electrode and a data electrode, and a downward falling toward a predetermined negative voltage.
  • This is a panel driving method in which one field is constituted by a plurality of subfields having an erasing period in which a ramp waveform voltage is applied to a scan electrode.
  • the scan electrode before applying the downward ramp waveform voltage to the scan electrode during the erasing period, the scan electrode is set to a high impedance state and a voltage waveform that changes from a high potential to a low potential is applied to the data electrode. The potential of the scan electrode is lowered, and the lowered potential is set as the start voltage of the downward ramp waveform voltage.
  • the present invention applies a panel having a plurality of discharge cells each having a display electrode pair consisting of a scan electrode and a sustain electrode and a data electrode, and a downward ramp waveform voltage falling toward a predetermined negative voltage to the scan electrode.
  • the plasma display device includes a drive circuit that drives a panel by forming one field with a plurality of subfields having an initialization period, an address period, and a sustain period.
  • the driving circuit of this plasma display device has a voltage waveform in which the scan electrode is set to a high impedance state and a sustain electrode is changed from a high potential to a low potential before the downward ramp waveform voltage is applied to the scan electrode during the initialization period. Is applied to lower the potential of the scan electrode, and the potential after the decrease is used as the start voltage of the downward ramp waveform voltage.
  • the present invention applies a panel having a plurality of discharge cells each having a display electrode pair consisting of a scan electrode and a sustain electrode and a data electrode, and a downward ramp waveform voltage falling toward a predetermined negative voltage to the scan electrode.
  • the plasma display device includes a drive circuit that drives a panel by forming one field with a plurality of subfields having an initialization period, an address period, and a sustain period.
  • the driving circuit of the plasma display device sets the scan electrode to a high impedance state and applies a voltage waveform that changes from a high potential to a low potential on the data electrode before applying a downward ramp waveform voltage to the scan electrode during the initialization period. Is applied to lower the potential of the scan electrode, and the potential after the decrease is used as the start voltage of the downward ramp waveform voltage.
  • a plasma display device includes a driving circuit that drives a panel by forming one field with a plurality of subfields having an erasing period in which a ramp waveform voltage is applied to a scan electrode.
  • the driving circuit of this plasma display device has a voltage waveform in which the scan electrode is set to a high impedance state and a sustain electrode is changed from a high potential to a low potential before the downward ramp waveform voltage is applied to the scan electrode during the initialization period. Is applied to lower the potential of the scan electrode, and the potential after the decrease is used as the start voltage of the downward ramp waveform voltage.
  • a plasma display device includes a driving circuit that drives a panel by forming one field with a plurality of subfields having an erasing period in which a ramp waveform voltage is applied to a scan electrode.
  • the driving circuit of the plasma display device sets the scan electrode to a high impedance state and applies a voltage waveform that changes from a high potential to a low potential on the data electrode before applying a downward ramp waveform voltage to the scan electrode during the initialization period. Is applied to lower the potential of the scan electrode, and the potential after the decrease is used as the start voltage of the downward ramp waveform voltage.
  • FIG. 1 is an exploded perspective view showing a structure of a panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 3 is a diagram schematically showing an example of a drive voltage waveform applied to each electrode of the panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 4 is a diagram schematically showing an example of a circuit block constituting the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 5 is a diagram schematically showing an example of a driving circuit of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing a structure of a panel used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 2 is an electrode array diagram of the panel used in the plasma display device in
  • FIG. 6 is a timing chart for explaining the operation of the drive circuit during the initialization period of the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 7 is a diagram schematically showing an example of a drive voltage waveform applied to each electrode of a panel used in the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 8 is a diagram schematically showing another example of a drive voltage waveform applied to each electrode of the panel used in the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 9 is a timing chart for explaining the operation of the drive circuit during the initialization period of the plasma display device according to the second embodiment of the present invention.
  • FIG. 10 is a timing chart for explaining the operation of the drive circuit during the erasing period and the initialization period of the plasma display device according to the third embodiment of the present invention.
  • FIG. 11 is a timing chart for explaining the operation of the drive circuit during the erase period and the initialization period of the plasma display device according to the fourth embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing the structure of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • a plurality of display electrode pairs 14 each including a scanning electrode 12 and a sustaining electrode 13 are formed on a glass front substrate 11.
  • a dielectric layer 15 is formed so as to cover the scan electrode 12 and the sustain electrode 13, and a protective layer 16 is formed on the dielectric layer 15.
  • This protective layer 16 has been used as a panel material in order to lower the discharge start voltage in the discharge cell, and has a large secondary electron emission coefficient and durability when neon (Ne) and xenon (Xe) gas is sealed. It is made of a material mainly composed of magnesium oxide (MgO).
  • the protective layer 16 may be composed of a single layer or may be composed of a plurality of layers. Moreover, the structure which particle
  • a plurality of data electrodes 22 are formed on the rear substrate 21, a dielectric layer 23 is formed so as to cover the data electrodes 22, and a grid-like partition wall 24 is further formed thereon.
  • a phosphor layer 25R that emits red (R)
  • a phosphor layer 25G that emits green (G)
  • a phosphor layer 25B that emits blue (B).
  • the phosphor layer 25R, the phosphor layer 25G, and the phosphor layer 25B are collectively referred to as a phosphor layer 25.
  • the front substrate 11 and the rear substrate 21 are arranged to face each other so that the display electrode pair 14 and the data electrode 22 intersect each other with a minute space therebetween, and a discharge space is provided in the gap between the front substrate 11 and the rear substrate 21.
  • the outer peripheral part is sealed with sealing materials, such as glass frit.
  • sealing materials such as glass frit.
  • a mixed gas of neon and xenon is sealed in the discharge space as a discharge gas.
  • the discharge space is partitioned into a plurality of sections by the barrier ribs 24, and discharge cells constituting pixels are formed at the intersections between the display electrode pairs 14 and the data electrodes 22.
  • one pixel is composed of three consecutive discharge cells arranged in the direction in which the display electrode pair 14 extends.
  • the three discharge cells are a discharge cell having a phosphor layer 25R and emitting red (R) (red discharge cell), and a discharge cell having a phosphor layer 25G and emitting green (G) (green). And a discharge cell having a phosphor layer 25B and emitting blue (B) light (blue discharge cell).
  • the structure of the panel 10 is not limited to the above-described structure, and may be, for example, provided with a stripe-shaped partition wall.
  • FIG. 2 is an electrode array diagram of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • the panel 10 includes n scan electrodes SC1 to SCn (scan electrode 12 in FIG. 1) extended in the horizontal direction (row direction and line direction) and n sustain electrodes SU1 to SUn (FIG. 1).
  • the sustain electrodes 13) are arranged, and m data electrodes D1 to Dm (data electrodes 22 in FIG. 1) extending in the vertical direction (column direction) are arranged.
  • m discharge cells are formed on one pair of display electrodes 14 and m / 3 pixels are formed.
  • scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn are provided in parallel to each other. Therefore, a large interelectrode capacitance Cp exists between scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn.
  • scan electrode SC1 through scan electrode SCn and data electrode D1 through data electrode Dm intersect with each other across a discharge space.
  • sustain electrode SU1 through sustain electrode SUn and data electrode D1 through data electrode Dm intersect with each other across the discharge space. Therefore, an interelectrode capacitance Cpd exists between scan electrode SC1 through scan electrode SCn and data electrode D1 through data electrode Dm, and between sustain electrode SU1 through sustain electrode SUn and data electrode D1 through data electrode Dm. There is also an interelectrode capacitance Cpd.
  • scan electrode SC1 to scan electrode SCn become capacitive loads.
  • sustain electrode SU1 through sustain electrode SUn are capacitive loads.
  • the plasma display device in the present embodiment drives the panel 10 by the subfield method.
  • the subfield method one field of an image signal is divided into a plurality of subfields on the time axis, and a gradation weight is set for each subfield. Therefore, each field has a plurality of subfields having different gradation weights.
  • Each subfield has an initialization period, an address period, a sustain period, and an erase period. Based on the image signal, light emission / non-light emission of each discharge cell is controlled for each subfield. That is, a plurality of gradations based on the image signal are displayed on the panel 10 by combining the light-emitting subfield and the non-light-emitting subfield based on the image signal.
  • an initializing operation is performed in which initializing discharge is generated in the discharge cells and wall charges necessary for the address discharge in the subsequent address period are formed on each electrode.
  • Initialization operation includes “forced initialization operation” that forcibly generates an initializing discharge in all discharge cells regardless of the operation of the immediately preceding subfield and an addressing discharge that occurs in the addressing period of the immediately preceding subfield.
  • the forced initializing operation the rising ramp waveform voltage and the falling ramp waveform voltage are applied to the scan electrode 12 to generate an initializing discharge in the discharge cell.
  • a falling ramp waveform voltage is applied to the scan electrode 12 to selectively generate an initialization discharge in the discharge cell.
  • the forced initializing operation is performed in all discharge cells in the initializing period of one subfield, and in the initializing period of the other subfield.
  • a configuration for performing the selective initialization operation in all the discharge cells will be described.
  • the present invention is not limited to this configuration.
  • the configuration may be such that the forced initialization operation is performed only once for a plurality of fields.
  • the structure which provides the subfield which has only one initialization period in several subfields, or the structure which provides the subfield which has only one initialization period in several fields may be sufficient.
  • force initialization period the initialization period in which the forced initialization operation is performed
  • subfield having the forced initialization period is referred to as “forced initialization subfield”.
  • An initialization period for performing the selective initialization operation is referred to as a “selective initialization period”
  • a subfield having the selective initialization period is referred to as a “selective initialization subfield”.
  • subfield SF1 is a forced initialization subfield
  • the other subfields are selected initialization subfields.
  • the present invention is not limited to the above-described subfields as subfields for forced initialization subfields and subfields for selective initialization subfields.
  • the structure which switches a subfield structure based on an image signal etc. may be sufficient.
  • a scan pulse is applied to the scan electrode 12 and an address pulse is selectively applied to the data electrode 22 to selectively generate an address discharge in the discharge cells to emit light. Then, an address operation is performed to form wall charges in the discharge cells for generating a sustain discharge in the subsequent sustain period.
  • sustain pulses of the number obtained by multiplying the gradation weight set in each subfield by a predetermined proportional constant are alternately applied to the scan electrode 12 and the sustain electrode 13 to generate an address discharge in the immediately preceding address period.
  • a sustain discharge is generated in the discharged discharge cell, and a sustain operation for emitting light from the discharge cell is performed.
  • This proportionality constant is a luminance multiple.
  • the gradation weight represents the ratio of the magnitude of the luminance displayed in each subfield, and the number of sustain pulses corresponding to the gradation weight is generated in the sustain period in each subfield. Therefore, for example, the subfield with the gradation weight “8” emits light with a luminance about eight times that of the subfield with the gradation weight “1”, and about four times as high as the subfield with the gradation weight “2”. Emits light. Therefore, for example, if the subfield with the gradation weight “8” and the subfield with the gradation weight “2” are emitted, the discharge cell can emit light with a luminance corresponding to the gradation value “10”.
  • each discharge cell emits light with various gradation values by selectively emitting light in each subfield by controlling light emission / non-light emission of each discharge cell for each subfield in a combination according to the image signal. That is, a gradation value corresponding to an image signal can be displayed on each discharge cell, and an image based on the image signal can be displayed on the panel 10.
  • a rising ramp waveform voltage is applied to the scan electrode 12, and a weak discharge is generated in the discharge cell that generated the sustain discharge in the immediately preceding sustain period.
  • the wall charge in the discharge cell in which the sustain discharge has occurred is adjusted, and the wall voltage on each electrode is adjusted to a value suitable for the subsequent initialization operation.
  • one field is composed of 10 subfields from subfield SF1 to subfield SF10, and each subfield from subfield SF1 to subfield SF10 has (1, 2, 3, An example in which the luminance weights 6, 11, 18, 30, 44, 60, 80) are set will be described. Then, the subfield SF1 is set as a forced initialization subfield, and the subfields SF2 to SF10 are set as selective initialization subfields.
  • the number of subfields constituting one field, the frequency of occurrence of forced initialization operation, the luminance weight of each subfield, and the like are not limited to the above-described numerical values.
  • the structure which switches a subfield structure based on an image signal etc. may be sufficient.
  • FIG. 3 is a diagram schematically showing an example of a drive voltage waveform applied to each electrode of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • FIG. 3 shows data electrode D1 to data electrode Dm, scan electrode SC1 that performs the address operation first in the address period, scan electrode SCn that performs the address operation last in the address period (for example, scan electrode SC1080), sustain electrode SU1 to The drive voltage waveform applied to each of the sustain electrodes SUn is shown.
  • Scan electrode SCi, sustain electrode SUi, and data electrode Dk in the following represent electrodes selected based on image data (data indicating light emission / non-light emission for each subfield) from among the electrodes.
  • FIG. 3 shows a subfield SF1 that is a forced initialization subfield and a subfield SF2 that is a selective initialization subfield.
  • the subfield SF1 and the subfield SF2 are different in the waveform shape of the drive voltage applied to the scan electrode 12 during the initialization period.
  • each subfield except subfield SF1 is a selective initialization subfield, and substantially the same drive voltage waveform in each period except the number of sustain pulses. Is generated.
  • voltage 0 (V) is applied to data electrode D1 to data electrode Dm
  • voltage 0 (V) is applied to sustain electrode SU1 to sustain electrode SUn.
  • a voltage Vi1 is applied to scan electrode SC1 through scan electrode SCn after voltage 0 (V) is applied, and a ramp waveform voltage that gradually rises from voltage Vi1 to voltage Vi2 (hereinafter referred to as an “upward ramp waveform voltage”). ) Is applied.
  • voltage Vi1 is set to a voltage lower than the discharge start voltage for sustain electrode SU1 to sustain electrode SUn
  • voltage Vi2 is set to a voltage exceeding the discharge start voltage for sustain electrode SU1 to sustain electrode SUn.
  • the wall voltage on the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode, the protective layer, the phosphor layer, and the like.
  • a positive voltage Ve lower than the voltage Vs is applied to the sustain electrodes SU1 to SUn. Therefore, the potentials of sustain electrode SU1 through sustain electrode SUn are reduced from high potential voltage Vs to low potential Ve.
  • the voltage 0 (V) is kept applied to the data electrodes D1 to Dm.
  • a scan waveform SC1 to scan electrode SCn are applied with a ramp waveform voltage (hereinafter referred to as “down ramp waveform voltage”) that gently falls from voltage Vq lower than voltage Vs to negative voltage Vi3.
  • Voltage Vq is set to a voltage lower than the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn
  • voltage Vi3 is set to a voltage exceeding the discharge start voltage with respect to sustain electrode SU1 through sustain electrode SUn.
  • the above voltage waveform is a forced initializing waveform that generates an initializing discharge in the discharge cell regardless of the operation of the immediately preceding subfield.
  • the operation for applying the forced initialization waveform to the scan electrode 12 is the forced initialization operation.
  • voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn
  • voltage 0 (V) is applied to data electrode D1 through data electrode Dm
  • scan electrode SC1 through scan electrode SCn are applied to scan electrode SC1 through scan electrode SCn.
  • a voltage Vc is applied.
  • a negative scan pulse having a negative voltage Va is applied to the first (first row) scan electrode SC1 in terms of arrangement.
  • a positive address pulse of a positive voltage Vd is applied to the data electrode Dk of the discharge cell that should emit light in the first row of the data electrodes D1 to Dm.
  • sustain electrode SU1 since voltage Ve is applied to sustain electrode SU1 through sustain electrode SUn, sustain electrode SU1 in a region intersecting data electrode Dk is induced by a discharge generated between data electrode Dk and scan electrode SC1. Discharge also occurs between scan electrode SC1 and scan electrode SC1. Thus, address discharge is generated in the discharge cells (discharge cells to emit light) to which the scan pulse voltage Va and the address pulse voltage Vd are simultaneously applied.
  • a positive wall voltage is accumulated on the scan electrode SC1
  • a negative wall voltage is accumulated on the sustain electrode SU1
  • a negative wall voltage is also accumulated on the data electrode Dk.
  • the address operation in the discharge cells in the first row is completed.
  • the discharge cell having the data electrode Dh to which the address pulse is not applied the data electrode Dh is the data electrode D1 to the data electrode Dm excluding the data electrode Dk
  • the intersection of the data electrode Dh and the scan electrode SC1 Since the voltage of the portion does not exceed the discharge start voltage, the address discharge does not occur, and the wall voltage after the initialization period is maintained.
  • a scan pulse of the voltage Va is applied to the second (second row) scan electrode SC2 from the top, and the voltage Vd is applied to the data electrode Dk corresponding to the discharge cell to emit light in the second row. Apply the write pulse.
  • address discharge occurs in the discharge cells in the second row to which the scan pulse and address pulse are simultaneously applied.
  • the address operation in the discharge cells in the second row is performed.
  • a similar address operation is sequentially performed in the order of scan electrode SC3, scan electrode SC4,..., Scan electrode SCn until reaching the discharge cell in the n-th row, and the address period of subfield SF1 is completed.
  • address discharge is selectively generated in the discharge cells to emit light, and wall charges for sustain discharge are formed in the discharge cells.
  • the voltage Ve applied to sustain electrode SU1 through sustain electrode SUn in the latter half of the initialization period and the voltage Ve applied to sustain electrode SU1 through sustain electrode SUn in the address period may be different from each other.
  • the voltage difference between the scan electrode SCi and the sustain electrode SUi exceeds the discharge start voltage, and the sustain discharge is generated between the scan electrode SCi and the sustain electrode SUi. Will occur.
  • the phosphor layer 25 of the discharge cell in which the sustain discharge has occurred emits light by the ultraviolet rays generated by the sustain discharge.
  • a negative wall voltage is accumulated on scan electrode SCi, and a positive wall voltage is accumulated on sustain electrode SUi.
  • a positive wall voltage is also accumulated on the data electrode Dk.
  • no sustain discharge occurs in the discharge cells in which no address discharge has occurred during the address period.
  • the sustain pulses of the number obtained by multiplying the gradation weight by a predetermined luminance multiple are alternately applied to scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn.
  • the discharge cells that have generated the address discharge in the address period generate the sustain discharges the number of times corresponding to the gradation weight, and emit light with the luminance corresponding to the gradation weight.
  • a weak discharge (erase discharge) is continuously generated in a discharge cell that has generated a sustain discharge in the immediately preceding sustain period while the downward ramp waveform voltage is applied to scan electrode SC1 through scan electrode SCn.
  • the decreasing voltage reaches a predetermined voltage Vi3
  • the voltage applied to scan electrode SC1 through scan electrode SCn is increased to voltage 0 (V).
  • a sustain discharge is generated in the immediately preceding sustain period while the rising ramp waveform voltage applied to scan electrode SC1 to scan electrode SCn rises above the discharge start voltage.
  • a weak discharge is continuously generated between the sustain electrode SUi and the scan electrode SCi of the discharge cell.
  • the charged particles generated by this weak discharge are accumulated as wall charges on the sustain electrode SUi and the scan electrode SCi so as to reduce the voltage difference between the sustain electrode SUi and the scan electrode SCi.
  • the wall voltage on scan electrode SCi and the wall voltage on sustain electrode SUi are weakened while the positive wall voltage on data electrode Dk remains.
  • unnecessary wall charges in the discharge cell are erased.
  • voltage 0 (V) is applied to data electrode D1 to data electrode Dm, voltage Vs is once applied to sustain electrode SU1 to sustain electrode SUn, and then lower than voltage Vs.
  • a positive voltage Ve is applied.
  • the down-slope waveform voltage falling at the same slope as the down-slope waveform voltage generated during the forced initialization period is applied to scan electrode SC1 through scan electrode SCn from the voltage lower than the discharge start voltage toward negative voltage Vi3.
  • the voltage Vi3 is set to a voltage exceeding the discharge start voltage.
  • the negative wall voltage on scan electrode SCi and the positive wall voltage on sustain electrode SUi are weakened.
  • an excessive portion of the positive wall voltage on the data electrode Dk is discharged.
  • the wall voltage in the discharge cell is adjusted to a wall voltage suitable for the address operation in the address period.
  • the voltage waveform described above is a selective initialization waveform in which an initializing discharge is selectively generated in a discharge cell that has performed an address operation in the address period (here, the address period) of the immediately preceding subfield.
  • the operation of applying the selective initialization waveform to the scan electrode 12 is the selective initialization operation.
  • the same drive voltage waveform as that in the address period of the subfield SF1 is applied to each electrode.
  • the number of sustain pulses corresponding to the gradation weights are alternately applied to scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn.
  • the same drive voltage waveform as that in the erasing period of the subfield SF1 is applied to each electrode.
  • each subfield after subfield SF3 the same drive voltage waveform as in subfield SF2 is applied to each electrode except for the number of sustain pulses generated in the sustain period.
  • the specific numerical values such as the voltage value and the gradient described above are merely examples, and the present invention is not limited to the numerical values described above for each voltage value and the gradient.
  • Each voltage value, gradient, and the like are preferably set optimally based on the discharge characteristics of the panel and the specifications of the plasma display device.
  • subfield SF1 is a forced initialization subfield for performing a forced initialization operation
  • other subfields are a selective initialization subfield for performing a selective initialization operation
  • the present invention is not limited to this configuration.
  • the subfield SF1 may be a selective initialization subfield and other subfields may be forced initialization subfields, or a plurality of subfields may be forced initialization subfields.
  • one field is composed of a plurality of subfields in which gradation weights are determined in advance. Then, by combining a subfield that is lit (lighting subfield) and a subfield that is not lit (non-lighting subfield), each discharge cell emits light with a light emission luminance corresponding to the magnitude of the gradation value based on the image signal. .
  • FIG. 4 is a diagram schematically showing an example of a circuit block constituting the plasma display device 30 according to the first embodiment of the present invention.
  • the plasma display device 30 includes a panel 10 and a drive circuit that drives the panel 10.
  • the drive circuit includes an image signal processing circuit 31, a data electrode drive circuit 32, a scan electrode drive circuit 33, a sustain electrode drive circuit 34, a timing generation circuit 35, and a power supply circuit (not shown) that supplies necessary power to each circuit block. It has.
  • the image signals input to the image signal processing circuit 31 are a red image signal, a green image signal, and a blue image signal. Based on the red image signal, the green image signal, and the blue image signal, the image signal processing circuit 31 sets each gradation value of red, green, and blue (a gradation value expressed by one field) to each discharge cell. To do.
  • the input image signal includes a luminance signal (Y signal) and a saturation signal (C signal, or RY signal and BY signal, or u signal and v signal, etc.).
  • a red image signal, a green image signal, and a blue image signal are calculated based on the luminance signal and the saturation signal, and then, each gradation value of red, green, and blue is set in each discharge cell. Then, the red, green, and blue gradation values set in each discharge cell are associated with image data indicating lighting / non-lighting for each subfield (light emission / non-light emission corresponds to digital signals “1” and “0”). Data) and output. That is, the image signal processing circuit 31 converts the red image signal, the green image signal, and the blue image signal into red image data, green image data, and blue image data and outputs the converted image data.
  • the timing generation circuit 35 generates various timing signals for controlling the operation of each circuit block based on the horizontal synchronization signal and the vertical synchronization signal.
  • the generated timing signal is supplied to each circuit block (data electrode drive circuit 32, scan electrode drive circuit 33, sustain electrode drive circuit 34, image signal processing circuit 31, etc.).
  • Scan electrode drive circuit 33 includes a ramp waveform generation unit, a sustain pulse generation unit, and a scan pulse generation unit (not shown in FIG. 4), and generates a drive voltage waveform based on a timing signal supplied from timing generation circuit 35. Then, the voltage is applied to each of scan electrode SC1 to scan electrode SCn.
  • the ramp waveform generator generates a forced initialization waveform and a selective initialization waveform to be applied to scan electrode SC1 through scan electrode SCn during the initialization period based on the timing signal.
  • the sustain pulse generator generates a sustain pulse to be applied to scan electrode SC1 through scan electrode SCn during the sustain period based on the timing signal.
  • the scan pulse generator includes a plurality of scan electrode drive ICs (scan ICs), and generates scan pulses to be applied to scan electrode SC1 through scan electrode SCn during the address period based on the timing signal.
  • Sustain electrode drive circuit 34 includes a sustain pulse generation unit and a circuit (not shown in FIG. 4) for generating voltage Ve, and generates and maintains a drive voltage waveform based on the timing signal supplied from timing generation circuit 35.
  • the voltage is applied to each of electrode SU1 through sustain electrode SUn.
  • a sustain pulse is generated based on the timing signal and applied to sustain electrode SU1 through sustain electrode SUn.
  • voltage Ve is generated based on the timing signal and applied to sustain electrode SU1 through sustain electrode SUn.
  • the data electrode drive circuit 32 generates address pulses corresponding to the data electrodes D1 to Dm based on the image data of each color output from the image signal processing circuit 31 and the timing signal supplied from the timing generation circuit 35. . Then, the data electrode drive circuit 32 applies the address pulse to the data electrodes D1 to Dm during the address period.
  • FIG. 5 is a diagram schematically showing an example of a drive circuit of the plasma display device 30 according to the first exemplary embodiment of the present invention.
  • FIG. 5 shows details of the scan electrode drive circuit 33, the sustain electrode drive circuit 34, and the data electrode drive circuit 32.
  • FIG. 5 also shows the interelectrode capacitance Cp and the interelectrode capacitance Cpd of the panel 10.
  • the interelectrode capacitance Cp is an interelectrode capacitance generated between scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn.
  • the interelectrode capacitance Cpd is an interelectrode capacitance generated between scan electrode SC1 through scan electrode SCn and data electrode D1 through data electrode Dm. Sustain electrode SU1 through sustain electrode SUn and data electrode D1 through data electrode Dm Between the electrodes.
  • Scan electrode drive circuit 33 includes sustain pulse generator 50, first ramp waveform voltage generator 55, second ramp waveform voltage generator 56, reference potential setting unit 57, separation unit 58, and scan pulse generator 59. Have.
  • Sustain electrode drive circuit 34 has sustain pulse generator 60 and reference potential setting unit 65.
  • the sustain pulse generator 50 of the scan electrode drive circuit 33 includes a first power recovery unit 51 and a first clamp unit 53.
  • the first power recovery unit 51 includes a capacitor C51, a switching element Q51, a switching element Q52, a diode Di51, a diode Di52, and an inductor L51.
  • 1st clamp part 53 has switching element Q53 and switching element Q54.
  • First power recovery unit 51 causes the interelectrode capacitance Cp between scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn to resonate with inductor L51 to cause the sustain pulse to rise and fall. .
  • the interelectrode capacitance Cp and the inductor L51 are caused to resonate, and a current flows from the capacitor C51 to the scan electrode SC1 to the scan electrode SCn via the switching element Q51, the diode Di51, and the inductor L51, and is stored in the capacitor C51.
  • the generated charge is moved to the interelectrode capacitance Cp.
  • the interelectrode capacitance Cp and the inductor L51 are resonated, and the charge stored in the interelectrode capacitance Cp is collected in the capacitor C51 via the inductor L51, the diode Di52, and the switching element Q52.
  • the first power recovery unit 51 rises and falls the sustain pulse changing from the positive voltage Vs to the voltage 0 (V).
  • the first power recovery unit 51 drives the scan electrodes SC1 to SCn by LC resonance without being supplied with power from the power source. Therefore, the power consumption in the first power recovery unit 51 is ideally “0”.
  • the capacitor C51 has a sufficiently large capacity compared to the interelectrode capacity Cp, and is charged to an intermediate potential (voltage Vs / 2) between the voltage Vs and the voltage 0 (V). Work as a power source.
  • the first clamp unit 53 clamps the scan electrodes SC1 to SCn to the positive voltage Vs by conducting the switching element Q53. Further, by turning on switching element Q54, scan electrode SC1 through scan electrode SCn are clamped to voltage 0 (V). In this way, the first clamp unit 53 clamps the sustain pulse voltage applied to scan electrode SC1 through scan electrode SCn to voltage Vs or voltage 0 (V). Therefore, the impedance when the voltage is applied to scan electrode SC1 through scan electrode SCn by first clamp portion 53 is relatively small, and a large discharge current due to a strong sustain discharge can be flowed stably.
  • the first power recovery unit 51 and the first clamp unit 53 based on the timing signal supplied from the timing generation circuit 35, set the voltage at the node P59, which is the reference potential of the scan pulse generation unit 59,
  • the voltage Vs is changed to voltage 0 (V)
  • the voltage 0 (V) is changed to voltage Vs.
  • a sustain pulse is applied to scan electrode SC1 through scan electrode SCn, which is one end of interelectrode capacitance Cp, via scan pulse generator 59 that is in a short-circuit state during the sustain period.
  • sustain pulse generator 50 first ramp waveform voltage generator 55, second ramp waveform voltage generator 56, reference potential setting unit 57, and scan pulse generator 59 are electrically connected to node P59. It is a connection point.
  • the first ramp waveform voltage generator 55 has a Miller integrating circuit.
  • This Miller integrating circuit is a ramp waveform voltage generating circuit that generates a ramp waveform voltage that rises during the initialization period and the erase period.
  • This Miller integrating circuit is constituted by a switching element Q55, a capacitor C55, and a resistor R55, and raises the voltage at the node P59 to a positive voltage Vr to generate an upslope waveform voltage.
  • the second ramp waveform voltage generator 56 has a Miller integrating circuit.
  • This Miller integrating circuit is a ramp waveform voltage generating circuit that generates a ramp waveform voltage that falls during the initialization period and the erase period.
  • This Miller integrating circuit is composed of a switching element Q56, a capacitor C56, and a resistor R56, and lowers the voltage at the node P59 to a negative voltage Vi3 to generate a downward ramp waveform voltage.
  • the reference potential setting unit 57 includes a switching element Q57. Then, by turning on the switching element Q57, the voltage at the node P59 is clamped to the negative voltage Va.
  • the separation unit 58 includes a switching element Q58.
  • switching element Q58 When negative voltage Vi3 or negative voltage Va is applied to scan electrode SC1 through scan electrode SCn, switching element Q58 is cut off to prevent a through current from flowing through switching element Q54, and ground potential (voltage 0 The current can be prevented from flowing from (V)) to the voltage Vi3 or from the ground potential (voltage 0 (V)) to the voltage Va.
  • Scan pulse generator 59 includes power supply E59, switching element Q5H1 to switching element Q5Hn, and switching element Q5L1 to switching element Q5Ln.
  • the power source E59 superimposes the positive voltage Vq on the voltage of the node P59 which is the reference potential of the scan pulse generator 59.
  • Switching elements Q5H1 to Q5Hn apply a voltage on the high voltage side of power supply E59 (that is, a voltage in which positive voltage Vq is superimposed on node P59) to scan electrode SC1 to scan electrode SCn.
  • Switching elements Q5L1 to Q5Ln apply the voltage on the low voltage side of power supply E59 (that is, the voltage at node P59) to scan electrode SC1 to scan electrode SCn.
  • the switching element Q57 in the writing period, the switching element Q57 is turned on to connect the node P59 to the negative voltage Va, and the switching element Q5L1 to the switching element Q5Ln receive the negative voltage Va.
  • the voltage Vc which is the voltage Va + voltage Vq, is applied to the switching elements Q5H1 to Q5Hn.
  • the switching element Q5Hi is turned off and the switching element Q5Li is turned on for the scan electrode SCi to which the scan pulse is applied.
  • the scan pulse of the negative voltage Va is applied to the scan electrode SCi.
  • the switching element Q5Lh is turned off and the switching element Q5Hh is turned on, whereby the switching element Q5Hh The voltage Va + voltage Vq is applied to the scan electrode SCh via.
  • the voltage Vq 150 (V)
  • the voltage Vc is equal to the voltage (Vq + Va)
  • the voltage Vi2 is equal to the voltage (Vr + Vq).
  • Sustain pulse generation unit 60 of sustain electrode drive circuit 34 includes a second power recovery unit 61 and a second clamp unit 63.
  • the second power recovery unit 61 includes a capacitor C61, a switching element Q61, a switching element Q62, a diode Di61, a diode Di62, and an inductor L61.
  • the second clamp part 63 has a switching element Q63 and a switching element Q64.
  • Second power recovery unit 61 causes the interelectrode capacitance Cp between scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn to resonate with inductor L61 to cause rise and fall of the sustain pulse. .
  • the interelectrode capacitance Cp and the inductor L61 are caused to resonate, and a current flows from the capacitor C61 to the sustain electrode SU1 to the sustain electrode SUn via the switching element Q61, the diode Di61, and the inductor L61, and is stored in the capacitor C61.
  • the generated charge is moved to the interelectrode capacitance Cp.
  • the interelectrode capacitance Cp and the inductor L61 are resonated, and the electric charge stored in the interelectrode capacitance Cp is collected in the capacitor C61 via the inductor L61, the diode Di62, and the switching element Q62.
  • the second power recovery unit 61 performs rising and falling of the sustain pulse that changes from the positive voltage Vs to the voltage 0 (V).
  • the second power recovery unit 61 drives the sustain electrodes SU1 to SUn by LC resonance without being supplied with power from the power source. Therefore, the power consumption in the second power recovery unit 61 is ideally “0”.
  • the capacitor C61 has a capacity sufficiently larger than the interelectrode capacity Cp, is charged to an intermediate potential (voltage Vs / 2) between the voltage Vs and the voltage 0 (V), and the second power recovery unit 61 Work as a power source.
  • the second clamp part 63 clamps the sustain electrodes SU1 to SUn to the positive voltage Vs by conducting the switching element Q63. Further, by making switching element Q64 conductive, sustain electrode SU1 through sustain electrode SUn are clamped to voltage 0 (V). As described above, the second clamp unit 63 clamps the voltage of the sustain pulse applied to the sustain electrode SU1 to the sustain electrode SUn to the voltage Vs or the voltage 0 (V). Accordingly, the impedance when the voltage is applied to sustain electrode SU1 through sustain electrode SUn by second clamp portion 63 is relatively small, and a large discharge current due to a strong sustain discharge can flow stably.
  • the second power recovery unit 61 and the second clamp unit 63 change the voltage applied to the sustain electrodes SU1 to SUn from the voltage Vs based on the timing signal supplied from the timing generation circuit 35.
  • the voltage is changed to 0 (V), and the voltage is changed from 0 (V) to the voltage Vs.
  • sustain electrode drive circuit 34 applies the sustain pulse to sustain electrode SU1 through sustain electrode SUn, which is one end of interelectrode capacitance Cp.
  • the reference potential setting unit 65 includes a switching element Q65 and a switching element Q66. Then, switching element Q65 and switching element Q66 are turned on during the initialization period and the writing period, whereby sustain electrode SU1 through sustain electrode SUn are clamped to positive voltage Ve.
  • the data electrode drive circuit 32 has the same number of switching elements Q71 and switching elements Q72 as the data electrodes 22 (only one switching element Q71 and one switching element Q72 are shown in FIG. 5).
  • the data electrode driving circuit 32 since the number of data electrodes 22 is “m”, the data electrode driving circuit 32 has m switching elements Q71 and Q72. Each of the m switching elements Q71 and Q72 has a connection point between the switching element Q71 and the switching element Q72 connected to each of the m data electrodes D1 to Dm.
  • the data electrode drive circuit 32 generates address pulses corresponding to the data electrodes D1 to Dm based on the image data of each color output from the image signal processing circuit 31 and the timing signal supplied from the timing generation circuit 35. .
  • the data electrode drive circuit 32 performs an operation of turning on the switching element Q71 and cutting off the switching element Q72 based on image data and an operation of turning off the switching element Q71 and turning on the switching element Q72 based on the image data during the writing period.
  • the address pulse (address pulse voltage Vd or 0 (V)) is applied to each of the data electrodes D1 to Dm.
  • the data electrode drive circuit 32 includes a switching element Q71 and a switching element Q72 for selectively applying the voltage Vd to the sustain electrode SU1 to the sustain electrode SUn according to the image display data during the writing period.
  • FIG. 6 is a timing chart for explaining the operation of the drive circuit during the initialization period of the plasma display device 30 according to the first embodiment of the present invention.
  • FIG. 6 shows drive voltage waveforms applied to scan electrode SC1 through scan electrode SCn, and drive voltage waveforms applied to sustain electrode SU1 through sustain electrode SUn.
  • the voltage waveform generated during the forced initializing operation will be described as an example.
  • the downward ramp waveform voltage described in FIG. This is similar to the operation that occurs.
  • the voltage waveform generated when the forced initialization operation is performed is divided into three periods indicated by a period T11, a period T12, and a period T13, and each period will be described. Further, in the drawing, the conduction of the switching element is expressed as “ON”, and the disconnection is expressed as “OFF”.
  • Period T11 In the period T11, first, the switching element Q54 and the switching element Q58 are turned on, the switching element Q51, the switching element Q52, the switching element Q53, the switching element Q55, the switching element Q56, and the switching element Q57 are turned off. Is set to a voltage of 0 (V). Then, switching element Q5L1 to switching element Q5Ln are turned on, switching element Q5H1 to switching element Q5Hn are turned off, and the voltage at node P59 is applied to scan electrode SC1 to scan electrode SCn. Thereby, voltage 0 (V) is applied to scan electrode SC1 through scan electrode SCn.
  • switching element Q64 is turned on, switching element Q61, switching element Q62, switching element Q63, switching element Q65, and switching element Q66 are turned off, and voltage 0 (V) is applied to sustain electrode SU1 through sustain electrode SUn. .
  • switching element Q5L1 to switching element Q5Ln are turned off, and switching element Q5H1 to switching element Q5Hn are turned on.
  • a voltage obtained by superimposing voltage Vq on voltage at node P59 is applied to scan electrode SC1 through scan electrode SCn.
  • voltage Vq is applied to scan electrode SC1 through scan electrode SCn.
  • the switching element Q54 of the first clamp unit 53 is turned off, and the voltage at the node P59 is in a high impedance state (a state in which the voltage is electrically cut off from the power supply, the ground potential, the circuit output terminal, and the like). ).
  • a voltage is applied to the resistor R55 of the first ramp waveform voltage generator 55, and a constant current is passed toward the capacitor C55.
  • the switching element Q55 is turned on, the source voltage of the switching element Q55 increases from the voltage 0 (V) in a ramp shape, and the output voltage of the scan electrode drive circuit 33 starts to increase from the voltage Vq in a ramp shape.
  • the voltage applied to the resistor R55 is adjusted so that the gradient of the ramp waveform voltage becomes a desired value (for example, 1.3 V / ⁇ sec).
  • the voltage Vi1 (equal to the voltage Vq in the present embodiment) is gradually increased in this way toward the voltage Vi2 (equal to the voltage Vq + the voltage Vr in the present embodiment) exceeding the discharge start voltage.
  • An ascending rising ramp waveform voltage is generated and applied to scan electrode SC1 through scan electrode SCn.
  • Period T12 In the period T12, first, at time t3, the switching element Q55 of the first ramp waveform voltage generation unit 55 is turned off, the switching element Q53 of the first clamp unit 53 is turned on, and the switching elements Q5H1 ⁇ Q of the scan pulse generation unit 59 are turned on. Switching element Q5Hn is turned off, and switching elements Q5L1 to Q5Ln are turned on. As a result, scan electrode SC1 through scan electrode SCn are clamped at voltage Vs.
  • the switching element Q64 of the second clamp part 63 of the sustain electrode drive circuit 34 is turned off, and the switching element Q61 of the second power recovery part 61 is turned on.
  • the inductor L61 and the interelectrode capacitance Cp undergo LC resonance, and the charge stored in the capacitor C61 moves to the interelectrode capacitance Cp via the switching element Q61, the diode Di61, and the inductor L61.
  • the voltage of sustain electrode SU1 through sustain electrode SUn increases from voltage 0 (V) toward voltage Vs.
  • the switching element Q53 of the first clamp part 53 and the switching element Q58 of the separation part 58 of the scan electrode drive circuit 33 are turned off, and scanning is performed.
  • the electrodes SC1 to SCn are brought into a high impedance state.
  • a voltage waveform that changes from a high potential to a low potential is applied to sustain electrode SU1 through sustain electrode SUn.
  • the switching element Q61 of the second power recovery unit 61 and the switching element Q63 of the second clamp unit 63 of the sustain electrode drive circuit 34 are turned off, and the switching element Q65 and switching element Q66 of the reference potential setting unit 65 are turned off. Turn on.
  • the potentials of sustain electrode SU1 through sustain electrode SUn are reduced from high potential voltage Vs to low potential voltage Ve.
  • scan electrode SC1 through scan electrode SCn are in a high impedance state, when the potential of sustain electrode SU1 through sustain electrode SUn decreases, scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn are formed. Through the interelectrode capacitance Cp, the potentials of scan electrode SC1 through scan electrode SCn also decrease.
  • the voltage drop at this time is the interelectrode capacitance Cp formed between scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn, and scan electrode SC1 through scan electrode SCn and data electrode D1 through data electrode Dm. It is determined by the partial pressure with the interelectrode capacitance Cpd formed therebetween.
  • the potentials of scan electrode SC1 to scan electrode SCn ideally decrease by the following equation without substantially consuming power. (Vs ⁇ Ve) ⁇ Cp / (Cp + Cpd) (Period T13) In the period T13, at time t8, a voltage is applied to the resistor R56 of the second ramp waveform voltage generator 56, and a constant current flows toward the capacitor C56.
  • the switching element Q56 is turned on, the drain voltage of the switching element Q56 decreases in a ramp shape from the voltage 0 (V) toward the negative voltage Vi3, and the output voltage of the scan electrode driving circuit 33 is also a negative voltage. It starts to descend in a ramp shape toward Vi3.
  • the voltage applied to the resistor R56 is adjusted so that the gradient of the ramp waveform voltage becomes a desired value (for example, ⁇ 1.5 V / ⁇ sec).
  • a downward ramp waveform voltage that decreases toward the negative voltage Vi3 is generated from the voltage that has dropped from the voltage Vi2 by the voltage according to the above formula. This voltage drop continues until a voltage is applied to the resistor R56 or until the voltage at the node P59 reaches the voltage Vi3.
  • switching element Q57 is turned on to clamp the voltage at node P59 to negative voltage Va, and voltage Vc obtained by superimposing voltage Vq on voltage Va is applied to scan electrode SC1 through scan electrode SCn. Prepare.
  • the start voltage when the downward ramp waveform voltage is applied to scan electrode SC1 through scan electrode SCn can be reduced from voltage Vs by (Vs ⁇ Ve) ⁇ Cp / (Cp + Cpd). That is, the operation of the second ramp waveform voltage generator 56 can be started from a voltage that has decreased from the voltage Vs by (Vs ⁇ Ve) ⁇ Cp / (Cp + Cpd).
  • the voltage Vs is used as the start voltage of the falling ramp waveform voltage without providing the above-described period T12
  • the slope of the falling ramp waveform voltage is the same, the descending to the negative voltage Vi3.
  • the time for operating the second ramp waveform voltage generator 56 to generate the ramp waveform voltage can be shortened. Thereby, the power loss in switching element Q56 can be reduced, and the power consumption of second ramp waveform voltage generator 56 can be reduced.
  • the starting voltage of the downward ramp waveform voltage is The voltage drops from the voltage Vs by that amount.
  • the second ramp waveform voltage generator 56 only needs to generate a ramp waveform voltage that drops from the voltage 140 (V) to the voltage Vi3 (eg, voltage ⁇ 200 (V)). Therefore, it is possible to reduce power consumption as compared with the case of generating a downward ramp waveform voltage that drops from the voltage Vs (for example, 200 (V)) to the voltage Vi3 (for example, voltage -200 (V)).
  • scan electrode SC1 to scan electrode SCn are set to a high impedance state immediately before the falling ramp waveform voltage is applied to scan electrode SC1 to scan electrode SCn.
  • the voltage of SU1 to sustain electrode SUn is decreased.
  • the start voltage of the downward ramp waveform voltage applied to scan electrode SC1 through scan electrode SCn can be lowered.
  • the slope of the downward ramp waveform voltage is the same as compared with the prior art, the negative voltage
  • the time for operating the second ramp waveform voltage generator 56 in order to generate the ramp waveform voltage falling to Vi3 can be shortened. Thereby, the power loss in switching element Q56 can be reduced, and the power consumption of second ramp waveform voltage generator 56 can be reduced.
  • the second ramp waveform voltage generator 56 it is possible to configure the second ramp waveform voltage generator 56 using a semiconductor element having a relatively low rated value.
  • the voltage is applied to sustain electrode SU1 through sustain electrode SUn and scan electrode SC1 through scan electrode SCn during the initializing period (forced initializing period) of the forced initializing subfield (in this embodiment, subfield SF1).
  • the operation of the drive circuit when generating the drive voltage waveform to be performed has been described.
  • the configuration of the plasma display device in the present embodiment is the same as that of the plasma display device 30 shown in the first embodiment, and the configuration of one field in the present embodiment is also one field shown in the first embodiment.
  • the configuration is the same. Therefore, the description thereof is omitted in the present embodiment.
  • FIG. 7 is a diagram schematically showing an example of a drive voltage waveform applied to each electrode of panel 10 used in the plasma display device in accordance with the second exemplary embodiment of the present invention.
  • FIG. 8 is a diagram schematically showing another example of a drive voltage waveform applied to each electrode of panel 10 used in the plasma display device in accordance with the first exemplary embodiment of the present invention.
  • the voltage Vd is applied to the data electrodes D1 to Dm and maintained.
  • Voltage 0 (V) is applied to electrode SU1 through sustain electrode SUn.
  • voltage Vi1 is applied to scan electrode SC1 through scan electrode SCn after voltage 0 (V) is applied, and an upward ramp waveform voltage that gradually rises from voltage Vi1 to voltage Vi2 is applied.
  • a positive voltage Ve lower than the voltage Vs is applied to the sustain electrodes SU1 to SUn. Therefore, the potentials of sustain electrode SU1 through sustain electrode SUn are reduced from high potential voltage Vs to low potential Ve.
  • the voltage applied to scan electrode SC1 through scan electrode SCn is decreased from voltage Vi2 to voltage Vs.
  • the voltage applied to sustain electrode SU1 through sustain electrode SUn may be maintained at voltage 0 (V).
  • the potentials of data electrode D1 to data electrode Dm are set immediately before the falling ramp waveform voltage is applied to scan electrode SC1 to scan electrode SCn.
  • the voltage Vd which is a high potential, is reduced to a voltage 0 (V), which is a low potential.
  • the potential of the sustain electrode SU1 to the sustain electrode SUn may be lowered from the high potential voltage Vs to the low potential Ve as shown in FIG.
  • a voltage that varies from voltage 0 (V) to voltage Vs may be applied instead of lowering the potentials of sustain electrode SU1 through sustain electrode SUn.
  • the start voltage of the falling ramp waveform voltage applied to scan electrode SC1 through scan electrode SCn can be lowered from voltage Vs to a voltage lower than voltage Vs.
  • FIG. 9 is a timing chart for explaining the operation of the drive circuit during the initialization period of the plasma display device 30 according to the second embodiment of the present invention.
  • FIG. 9 shows drive voltage waveforms applied to scan electrode SC1 through scan electrode SCn, drive voltage waveforms applied to sustain electrode SU1 through sustain electrode SUn, and drive voltage waveforms applied to data electrode D1 through data electrode Dm.
  • FIG. 9 is a timing chart when the drive voltage waveform shown in FIG. 7 is generated.
  • the voltage waveform generated when the forced initialization operation is performed is divided into three periods indicated by a period T11, a period T12, and a period T13, and each period will be described. It is assumed that drive circuit 33 and sustain electrode drive circuit 34 operate in the same manner as described with reference to FIG. Therefore, in the present embodiment, description of operations of scan electrode drive circuit 33 and sustain electrode drive circuit 34 is omitted, and operation of data electrode drive circuit 32 is described.
  • a voltage waveform that changes from a high potential to a low potential is applied to the data electrodes D1 to Dm.
  • the switching element Q71 of the data electrode driving circuit 32 is turned off, the switching element Q72 is turned on, and the voltage 0 (V) is applied to the data electrodes D1 to Dm. Therefore, at time t7, the potentials of the data electrode D1 to the data electrode Dm drop from the high voltage Vd to the low voltage 0 (V).
  • scan electrode SC1 through scan electrode SCn are in a high impedance state, when the potential of data electrode D1 through data electrode Dm decreases, scan electrode SC1 through scan electrode SCn and data electrode D1 through data electrode Dm are formed. The potentials of scan electrode SC1 through scan electrode SCn also decrease through interelectrode capacitance Cpd.
  • the voltage drop at this time is determined by the partial pressure of the interelectrode capacitance Cp and the interelectrode capacitance Cpd.
  • the potentials of scan electrode SC1 to scan electrode SCn ideally decrease by the following equation without substantially consuming power. (Vs ⁇ Ve) ⁇ Cp / (Cp + Cpd) + Vd ⁇ Cpd / (Cp + Cpd) Note that when the potentials of sustain electrode SU1 through sustain electrode SUn are not lowered from the high potential to the low potential, and only the potentials of data electrode D1 through data electrode Dm are lowered from the high potential to the low potential, the voltage drop at this time is as follows: It becomes like the formula. Vd ⁇ Cpd / (Cp + Cpd)
  • the period T13 is the same as the operation described with reference to FIG.
  • the start voltage when the downward ramp waveform voltage is applied to scan electrode SC1 through scan electrode SCn is reduced from voltage Vs by (Vs ⁇ Ve) ⁇ Cp / (Cp + Cpd) + Vd ⁇ Cpd / (Cp + Cpd).
  • the operation of the second ramp waveform voltage generator 56 can be started from a voltage that has decreased from the voltage Vs by (Vs ⁇ Ve) ⁇ Cp / (Cp + Cpd) + Vd ⁇ Cpd / (Cp + Cpd).
  • the voltage Vs is used as the start voltage of the falling ramp waveform voltage without providing the above-described period T12
  • the slope of the falling ramp waveform voltage is the same, the descending to the negative voltage Vi3.
  • the time for operating the second ramp waveform voltage generator 56 to generate the ramp waveform voltage can be shortened. Thereby, the power loss in switching element Q56 can be reduced, and the power consumption of second ramp waveform voltage generator 56 can be reduced.
  • the voltage Vs 200 (V)
  • the voltage Ve 120 (V)
  • the voltage Vd 60 (V)
  • the interelectrode capacitance Cp and the interelectrode capacitance Cpd are in a ratio of 3: 1
  • the downward slope The starting voltage of the waveform voltage decreases from the voltage Vs by the following amount.
  • the sustain electrodes SU1 to SUn may be maintained at voltage 0 (V).
  • scan electrode SC1 to scan electrode SCn are set to a high impedance state immediately before the falling ramp waveform voltage is applied to scan electrode SC1 to scan electrode SCn.
  • the voltages of SU1 through sustain electrode SUn and data electrode D1 through data electrode Dm are lowered.
  • scan electrode SC1 through scan electrode SCn are brought into a high impedance state and the voltage of data electrode D1 through data electrode Dm is lowered.
  • the start voltage of the downward ramp waveform voltage applied to scan electrode SC1 through scan electrode SCn can be lowered. If the slope of the downward ramp waveform voltage is the same as compared with the prior art, the negative voltage
  • the time for operating the second ramp waveform voltage generator 56 in order to generate the ramp waveform voltage falling to Vi3 can be shortened. Thereby, the power loss in switching element Q56 can be reduced, and the power consumption of second ramp waveform voltage generator 56 can be reduced.
  • the second ramp waveform voltage generator 56 it is possible to configure the second ramp waveform voltage generator 56 using a semiconductor element having a relatively low rated value.
  • scan electrode SC1 to scan electrode are set in the sustain period, the erase period, and the initializing period (selective initializing period) of the selective initializing subfield (subfield SF2 and subsequent subfields in this exemplary embodiment).
  • the operation of the drive circuit when generating a drive voltage waveform to be applied to SCn and sustain electrode SU1 through sustain electrode SUn will be described.
  • the configuration of the plasma display device in the present embodiment is the same as that of the plasma display device 30 shown in the first embodiment, and the configuration of one field in the present embodiment is also one field shown in the first embodiment.
  • the configuration is the same. Therefore, the description thereof is omitted in the present embodiment.
  • FIG. 10 is a timing chart for explaining the operation of the drive circuit during the erase period and the initialization period of the plasma display device according to the third embodiment of the present invention.
  • FIG. 10 shows drive voltage waveforms applied to scan electrode SC1 through scan electrode SCn, and drive voltage waveforms applied to sustain electrode SU1 through sustain electrode SUn.
  • the voltage waveform generated at the end of the sustain period is divided into two periods indicated by periods T21 and T22, and the voltage waveform generated during the erase period is divided into two periods indicated by periods T23 and T24.
  • the voltage waveform generated when performing the selective initialization operation in the selective initialization period is divided into two periods indicated by a period T25 and a period T26, and each period will be described.
  • switching element Q55, switching element Q56, switching element Q57, switching element Q65, and switching element Q66 are kept off, and switching element Q58 is kept on. Further, switching element Q5H1 to switching element Q5Hn are kept off, and switching element Q5L1 to switching element Q5Ln are kept on, and voltage at node P59 is applied to scan electrode SC1 to scan electrode SCn.
  • Period T21 In period T21, at time t10, switching element Q62 and switching element Q64 are on, and switching element Q61 and switching element Q63 are off. Therefore, the voltage of sustain electrode SU1 through sustain electrode SUn is clamped at voltage 0 (V).
  • switching element Q51 is turned on, and switching element Q52, switching element Q53, and switching element Q54 are turned off.
  • the inductor L51 and the interelectrode capacitance Cp undergo LC resonance, and the charge stored in the capacitor C51 passes through the switching element Q51, the diode Di51, the inductor L51, the switching element Q58, and the switching elements Q5L1 to Q5Ln. It moves to the interelectrode capacitance Cp.
  • the voltage of scan electrode SC1 through scan electrode SCn starts to rise from voltage 0 (V) toward voltage Vs.
  • switching element Q53 of first clamp portion 53 is turned on. As a result, scan electrode SC1 through scan electrode SCn are clamped at voltage Vs.
  • the switching element Q51 of the first power recovery unit 51 of the sustain pulse generation unit 50 and the switching element Q53 of the first clamp unit 53 are turned off, and the first The switching element Q52 of the power recovery unit 51 is turned on.
  • the inductor L51 and the interelectrode capacitance Cp resonate with each other, and the charge stored in the interelectrode capacitance Cp passes through the switching element Q5L1 to the switching element Q5Ln, the switching element Q58, the inductor L51, the diode Di52, and the switching element Q52.
  • the voltage of scan electrode SC1 through scan electrode SCn starts to drop from voltage Vs toward voltage 0 (V).
  • the switching element Q61 of the second power recovery unit 61 is turned on, and the switching element Q62 of the second power recovery unit 61 and the switching element Q64 of the second clamp unit 63 are turned off.
  • the inductor L61 and the interelectrode capacitance Cp undergo LC resonance, and the charge stored in the capacitor C61 moves to the interelectrode capacitance Cp via the switching element Q61, the diode Di61, and the inductor L61.
  • the voltage of sustain electrode SU1 through sustain electrode SUn starts to rise from voltage 0 (V) toward voltage Vs.
  • the switching element Q61 of the second power recovery unit 61 and the switching element Q63 of the second clamp unit 63 of the sustain pulse generation unit 60 are turned off, and the reference potential is set.
  • Switching element Q65 and switching element Q66 of unit 65 are turned on. As a result, sustain electrode SU1 through sustain electrode SUn are clamped at voltage Ve lower than voltage Vs.
  • scan electrode SC1 through scan electrode SCn are in a high impedance state, when the potential of sustain electrode SU1 through sustain electrode SUn decreases, scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn are formed. Through the interelectrode capacitance Cp, the potentials of scan electrode SC1 through scan electrode SCn also decrease.
  • the voltage drop at this time is the interelectrode capacitance Cp formed between scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn, and scan electrode SC1 through scan electrode SCn and data electrode D1 through data electrode Dm. It is determined by the partial pressure with the interelectrode capacitance Cpd formed therebetween.
  • the potentials of scan electrode SC1 to scan electrode SCn ideally decrease by the following equation without substantially consuming power.
  • a voltage is applied to the resistor R56 of the second ramp waveform voltage generator 56, and a constant current is caused to flow toward the capacitor C56.
  • the switching element Q56 is turned on, the drain voltage of the switching element Q56 decreases in a ramp shape from the voltage 0 (V) toward the negative voltage Vi3, and the output voltage of the scan electrode driving circuit 33 is also a negative voltage. It starts to descend in a ramp shape toward Vi3.
  • the voltage applied to the resistor R56 is adjusted so that the gradient of the ramp waveform voltage becomes a desired value (for example, ⁇ 1.5 V / ⁇ sec).
  • a downward ramp waveform voltage that falls toward the negative voltage Vi3 is generated from the voltage that has dropped from the voltage 0 (V) by the voltage according to the above formula. This voltage drop continues until a voltage is applied to the resistor R56 or until the voltage at the node P59 reaches the voltage Vi3.
  • the switching elements Q5H1 to Q5Hn of the scan pulse generator 59 are turned off, and the switching elements Q5L1 to Q5Ln are turned on. Further, the switching element Q56 of the second ramp waveform voltage generator 56 is turned off, and the switching element Q54 of the first clamp part 53 of the sustain pulse generator 50 and the switching element Q58 of the separator 58 are turned on. As a result, scan electrode SC1 through scan electrode SCn are clamped at voltage 0 (V).
  • the start voltage when the falling ramp waveform voltage is applied to scan electrode SC1 through scan electrode SCn in the erasing period is divided from voltage 0 (V) to Ve ⁇ Cp / (Cp + Cpd). Can only be lowered. That is, the operation of the second ramp waveform voltage generator 56 can be started from a voltage that has decreased from the voltage 0 (V) by Ve ⁇ Cp / (Cp + Cpd).
  • the voltage 0 (V) is the starting voltage of the descending ramp waveform voltage
  • the slope of the descending ramp waveform voltage is the same, the descending ramp waveform voltage that falls to the negative voltage Vi3 is generated. Therefore, the time for operating the second ramp waveform voltage generator 56 can be shortened. Thereby, the power loss in switching element Q56 can be reduced, and the power consumption of second ramp waveform voltage generator 56 can be reduced.
  • the starting voltage of the downward ramp waveform voltage is The voltage drops from the voltage Vs by that amount.
  • the second ramp waveform voltage generator 56 only needs to generate a ramp waveform voltage that drops from a voltage ⁇ 90 (V) to a voltage Vi3 (for example, a voltage ⁇ 200 (V)). Therefore, power consumption can be reduced as compared with the case of generating a downward ramp waveform voltage that drops from voltage 0 (V) to voltage Vi3 (for example, voltage ⁇ 200 (V)).
  • a voltage is applied to the resistor R55 of the first ramp waveform voltage generator 55, and a constant current is passed toward the capacitor C55.
  • the switching element Q55 is turned on, the source voltage of the switching element Q55 increases from the voltage 0 (V) in a ramp shape, and the output voltage of the scan electrode drive circuit 33 starts to increase from the voltage Vq in a ramp shape.
  • the voltage applied to the resistor R55 is adjusted so that the gradient of the ramp waveform voltage becomes a desired value (for example, 10 V / ⁇ sec).
  • an upward ramp waveform voltage that gradually increases from voltage 0 (V) toward voltage Vr exceeding the discharge start voltage is generated and applied to scan electrode SC1 through scan electrode SCn.
  • switching element Q55 of first ramp waveform voltage generator 55 is turned off.
  • the switching element Q52 of the first power recovery unit 51 of the sustain pulse generation unit 50 is turned on.
  • the inductor L51 and the interelectrode capacitance Cp resonate with each other, and the charge stored in the interelectrode capacitance Cp passes through the switching element Q5L1 to the switching element Q5Ln, the switching element Q58, the inductor L51, the diode Di52, and the switching element Q52.
  • the voltage of scan electrode SC1 through scan electrode SCn starts to drop from voltage Vr toward voltage 0 (V).
  • a voltage waveform that changes from a high potential to a low potential is applied to sustain electrode SU1 through sustain electrode SUn.
  • the switching element Q61 of the second power recovery unit 61 and the switching element Q63 of the second clamp unit 63 of the sustain pulse generator 60 of the sustain electrode drive circuit 34 are turned off, and the reference potential setting unit 65 is switched. Element Q65 and switching element Q66 are turned on. As a result, the potentials of sustain electrode SU1 through sustain electrode SUn are reduced from high potential voltage Vs to low potential voltage Ve.
  • scan electrode SC1 through scan electrode SCn are in a high impedance state, when the potential of sustain electrode SU1 through sustain electrode SUn decreases, scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn are formed. Through the interelectrode capacitance Cp, the potentials of scan electrode SC1 through scan electrode SCn also decrease.
  • the voltage drop at this time is the interelectrode capacitance Cp formed between scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through sustain electrode SUn, and scan electrode SC1 through scan electrode SCn and data electrode D1 through data electrode Dm. It is determined by the partial pressure with the interelectrode capacitance Cpd formed therebetween.
  • the potentials of scan electrode SC1 to scan electrode SCn ideally decrease by the following equation without substantially consuming power. (Vs ⁇ Ve) ⁇ Cp / (Cp + Cpd) (Period T26)
  • a voltage is applied to the resistor R56 of the second ramp waveform voltage generator 56, and a constant current is caused to flow toward the capacitor C56.
  • the switching element Q56 is turned on, the drain voltage of the switching element Q56 decreases in a ramp shape from the voltage 0 (V) toward the negative voltage Vi3, and the output voltage of the scan electrode driving circuit 33 is also a negative voltage. It starts to descend in a ramp shape toward Vi3.
  • the voltage applied to the resistor R56 is adjusted so that the gradient of the ramp waveform voltage becomes a desired value (for example, ⁇ 1.5 V / ⁇ sec).
  • a downward ramp waveform voltage that falls toward the negative voltage Vi3 is generated from the voltage that has dropped from the voltage 0 (V) by the voltage according to the above formula. This voltage drop continues until a voltage is applied to the resistor R56 or until the voltage at the node P59 reaches the voltage Vi3.
  • the start voltage when applying the falling ramp waveform voltage to scan electrode SC1 through scan electrode SCn in the selective initialization period is changed from voltage 0 (V) to (Vs ⁇ Ve) ⁇ Cp. / (Cp + Cpd). That is, the operation of the second ramp waveform voltage generator 56 can be started from a voltage reduced from the voltage 0 (V) by (Vs ⁇ Ve) ⁇ Cp / (Cp + Cpd).
  • the voltage 0 (V) is the starting voltage of the descending ramp waveform voltage
  • the slope of the descending ramp waveform voltage is the same, the descending ramp waveform voltage that falls to the negative voltage Vi3 is generated. Therefore, the time for operating the second ramp waveform voltage generator 56 can be shortened. Thereby, the power loss in switching element Q56 can be reduced, and the power consumption of second ramp waveform voltage generator 56 can be reduced.
  • the starting voltage of the downward ramp waveform voltage is The voltage drops from the voltage Vs by that amount.
  • the second ramp waveform voltage generator 56 only needs to generate a ramp waveform voltage that drops from a voltage ⁇ 60 (V) to a voltage Vi3 (for example, a voltage ⁇ 200 (V)). Therefore, power consumption can be reduced as compared with the case of generating a downward ramp waveform voltage that drops from voltage 0 (V) to voltage Vi3 (for example, voltage ⁇ 200 (V)).
  • scan electrode SC1 to scan electrode SCn are set to a high impedance state immediately before the falling ramp waveform voltage is applied to scan electrode SC1 to scan electrode SCn.
  • the voltage of SU1 to sustain electrode SUn is decreased.
  • the start voltage of the downward ramp waveform voltage applied to scan electrode SC1 through scan electrode SCn can be lowered.
  • the slope of the downward ramp waveform voltage is the same as compared with the prior art, the negative voltage
  • the time for operating the second ramp waveform voltage generator 56 in order to generate the ramp waveform voltage falling to Vi3 can be shortened. Thereby, the power loss in switching element Q56 can be reduced, and the power consumption of second ramp waveform voltage generator 56 can be reduced.
  • the second ramp waveform voltage generator 56 it is possible to configure the second ramp waveform voltage generator 56 using a semiconductor element having a relatively low rated value.
  • scan electrode SC1 to scan electrode are set in the sustain period, the erase period, and the initializing period (selective initializing period) of the selective initializing subfield (in this exemplary embodiment, the subfield after subfield SF2).
  • the operation of the drive circuit when generating the drive voltage waveform applied to SCn and sustain electrode SU1 through sustain electrode SUn has been described.
  • the data electrode D1 to the data electrode in the sustain period, the erase period, and the initializing period (selective initializing period) of the selective initializing subfield (subfield SF2 and subsequent subfields in this exemplary embodiment).
  • the operation of the drive circuit when generating the drive voltage waveform applied to Dm will be described.
  • the configuration of the plasma display device in the present embodiment is the same as that of the plasma display device 30 shown in the first embodiment, and the configuration of one field in the present embodiment is also one field shown in the first embodiment.
  • the configuration is the same. Therefore, the description thereof is omitted in the present embodiment.
  • FIG. 11 is a timing chart for explaining the operation of the drive circuit during the initialization period of the plasma display device 30 according to the fourth embodiment of the present invention.
  • FIG. 11 shows drive voltage waveforms applied to scan electrode SC1 through scan electrode SCn, drive voltage waveforms applied to sustain electrode SU1 through sustain electrode SUn, and drive voltage waveforms applied to data electrode D1 through data electrode Dm.
  • the voltage waveform generated at the end of the sustain period is divided into two periods indicated by periods T21 and T22, and the voltage waveform generated during the erase period is divided into two periods indicated by periods T23 and T24.
  • the voltage waveform generated when performing the selective initialization operation in the selective initialization period is divided into two periods indicated by a period T25 and a period T26, and each period will be described.
  • the scan electrode drive circuit 33 and sustain electrode drive circuit 34 are assumed to perform the same operation as described in FIG. Therefore, in the present embodiment, description of operations of scan electrode drive circuit 33 and sustain electrode drive circuit 34 is omitted, and operation of data electrode drive circuit 32 is described.
  • Period T21 In the period T21, the switching element Q71 of the data electrode driving circuit 32 is turned off, the switching element Q72 is turned on, and the voltage 0 (V) is applied to the data electrodes D1 to Dm.
  • the switching element Q71 of the data electrode drive circuit 32 is turned on, the switching element Q72 is turned off, and the voltage Vd is applied to the data electrodes D1 to Dm.
  • a voltage waveform that changes from a high potential to a low potential is applied to the data electrodes D1 to Dm.
  • the switching element Q71 of the data electrode driving circuit 32 is turned off, the switching element Q72 is turned on, and the voltage 0 (V) is applied to the data electrodes D1 to Dm. Therefore, at time t16, the potentials of the data electrode D1 to the data electrode Dm drop from the high voltage Vd to the low voltage 0 (V).
  • scan electrode SC1 through scan electrode SCn are in a high impedance state, when the potential of data electrode D1 through data electrode Dm decreases, scan electrode SC1 through scan electrode SCn and data electrode D1 through data electrode Dm are formed. The potentials of scan electrode SC1 through scan electrode SCn are lowered via interelectrode capacitance Cpd.
  • the potentials of sustain electrode SU1 through sustain electrode SUn drop from voltage Ve to voltage 0 (V) at time t16, so scan electrode SC1 through scan electrode SCn and sustain electrode SU1 through The potentials of scan electrode SC1 through scan electrode SCn decrease via interelectrode capacitance Cp formed between sustain electrodes SUn.
  • the voltage drop at this time is determined by the partial pressure of the interelectrode capacitance Cp and the interelectrode capacitance Cpd.
  • the potentials of scan electrode SC1 to scan electrode SCn ideally decrease by the following equation without substantially consuming power.
  • Ve ⁇ Cp / (Cp + Cpd) + Vd ⁇ Cpd / (Cp + Cpd) Note that when the potentials of sustain electrode SU1 through sustain electrode SUn are not lowered from the high potential to the low potential, and only the potentials of data electrode D1 through data electrode Dm are lowered from the high potential to the low potential, the voltage drop at this time is as follows: It becomes like the formula.
  • Vd ⁇ Cpd / (Cp + Cpd) As a result, the start voltage when applying the downward ramp waveform voltage to scan electrode SC1 through scan electrode SCn is reduced from voltage 0 (V) by Ve ⁇ Cp / (Cp + Cpd) + Vd ⁇ Cpd / (Cp + Cpd). Can do. That is, the operation of the second ramp waveform voltage generator 56 can be started from a voltage that has decreased from the voltage 0 (V) by Ve ⁇ Cp / (Cp + Cpd) + Vd ⁇ Cpd / (Cp + Cpd).
  • the voltage 0 (V) is the starting voltage of the descending ramp waveform voltage
  • the slope of the descending ramp waveform voltage is the same, the descending ramp waveform voltage that falls to the negative voltage Vi3 is generated. Therefore, the time for operating the second ramp waveform voltage generator 56 can be shortened. Thereby, the power loss in switching element Q56 can be reduced, and the power consumption of second ramp waveform voltage generator 56 can be reduced.
  • the voltage Vs 200 (V)
  • the voltage Ve 120 (V)
  • the voltage Vd 60 (V)
  • the interelectrode capacitance Cp and the interelectrode capacitance Cpd are in a ratio of 3: 1
  • the downward slope The starting voltage of the waveform voltage decreases from the voltage Vs by the following amount.
  • the voltage ⁇ 105 (V) in which the voltage is decreased from the voltage 0 (V) to 105 (V) is the start voltage of the falling ramp waveform voltage. Therefore, the second ramp waveform voltage generator 56 only needs to generate a down ramp waveform voltage that drops from the voltage ⁇ 105 (V) to the voltage Vi3 (for example, the voltage ⁇ 200 (V)). Therefore, power consumption can be reduced as compared with the case of generating a downward ramp waveform voltage that drops from voltage 0 (V) to voltage Vi3 (for example, voltage ⁇ 200 (V)).
  • Period T23 In the period T23, the switching element Q71 of the data electrode driving circuit 32 is turned off, the switching element Q72 is turned on, and the voltage 0 (V) is applied to the data electrodes D1 to Dm.
  • Period T24 In the period T24, following the period T23, the switching element Q71 of the data electrode driving circuit 32 is turned off, the switching element Q72 is turned on, and the voltage 0 (V) is applied to the data electrodes D1 to Dm.
  • the switching element Q71 of the data electrode driving circuit 32 is turned on, the switching element Q72 is turned off, and the voltage Vd is applied to the data electrodes D1 to Dm.
  • a voltage waveform that changes from a high potential to a low potential is applied to the data electrodes D1 to Dm.
  • the switching element Q71 of the data electrode driving circuit 32 is turned off, the switching element Q72 is turned on, and the voltage 0 (V) is applied to the data electrodes D1 to Dm.
  • the potentials of the data electrode D1 to the data electrode Dm drop from the high voltage Vd to the low voltage 0 (V).
  • scan electrode SC1 through scan electrode SCn are in a high impedance state, when the potential of data electrode D1 through data electrode Dm decreases, scan electrode SC1 through scan electrode SCn and data electrode D1 through data electrode Dm are formed. The potentials of scan electrode SC1 through scan electrode SCn are lowered via interelectrode capacitance Cpd.
  • the voltage drop at this time is determined by the partial pressure of the interelectrode capacitance Cp and the interelectrode capacitance Cpd.
  • the potentials of scan electrode SC1 to scan electrode SCn ideally decrease by the following equation without substantially consuming power. (Vs ⁇ Ve) ⁇ Cp / (Cp + Cpd) + Vd ⁇ Cpd / (Cp + Cpd)
  • the starting voltage when applying the downward ramp waveform voltage to scan electrode SC1 through scan electrode SCn is the voltage 0 (V) to (Vs ⁇ Ve) ⁇ Cp / (Cp + Cpd) + Vd ⁇ Cpd / (Cp + Cpd). Can only be lowered.
  • the operation of the second ramp waveform voltage generator 56 is started from a voltage that has decreased from the voltage 0 (V) by (Vs ⁇ Ve) ⁇ Cp / (Cp + Cpd) + Vd ⁇ Cpd / (Cp + Cpd). it can.
  • the voltage 0 (V) is the starting voltage of the descending ramp waveform voltage
  • the slope of the descending ramp waveform voltage is the same, the descending ramp waveform voltage that falls to the negative voltage Vi3 is generated. Therefore, the time for operating the second ramp waveform voltage generator 56 can be shortened. Thereby, the power loss in switching element Q56 can be reduced, and the power consumption of second ramp waveform voltage generator 56 can be reduced.
  • the voltage Vs 200 (V)
  • the voltage Ve 120 (V)
  • the voltage Vd 60 (V)
  • the interelectrode capacitance Cp and the interelectrode capacitance Cpd are in a ratio of 3: 1
  • the downward slope The starting voltage of the waveform voltage decreases from the voltage Vs by the following amount.
  • the voltage ⁇ 75 (V) in which the voltage is reduced by 75 (V) from the voltage 0 (V) is the start voltage of the downward ramp waveform voltage. Therefore, the second ramp waveform voltage generator 56 only needs to generate a ramp waveform voltage that drops from a voltage ⁇ 75 (V) to a voltage Vi3 (for example, a voltage ⁇ 200 (V)). Therefore, power consumption can be reduced as compared with the case of generating a downward ramp waveform voltage that drops from voltage 0 (V) to voltage Vi3 (for example, voltage ⁇ 200 (V)).
  • Period T26 In the period T26, the switching element Q71 of the data electrode driving circuit 32 is turned off, the switching element Q72 is turned on, and the voltage 0 (V) is applied to the data electrodes D1 to Dm.
  • scan electrode SC1 to scan electrode SCn are set to a high impedance state immediately before the falling ramp waveform voltage is applied to scan electrode SC1 to scan electrode SCn.
  • the voltages of SU1 through sustain electrode SUn and data electrode D1 through data electrode Dm are lowered.
  • scan electrode SC1 through scan electrode SCn are brought into a high impedance state and the voltage of data electrode D1 through data electrode Dm is lowered.
  • the start voltage of the downward ramp waveform voltage applied to scan electrode SC1 through scan electrode SCn can be lowered. If the slope of the downward ramp waveform voltage is the same as compared with the prior art, the negative voltage
  • the time for operating the second ramp waveform voltage generator 56 in order to generate the ramp waveform voltage falling to Vi3 can be shortened. Thereby, the power loss in switching element Q56 can be reduced, and the power consumption of second ramp waveform voltage generator 56 can be reduced.
  • the second ramp waveform voltage generator 56 it is possible to configure the second ramp waveform voltage generator 56 using a semiconductor element having a relatively low rated value.
  • scan electrode SC1 through scan electrode SCn are brought into a high impedance state immediately before applying a downward ramp waveform voltage to scan electrode SC1 through scan electrode SCn, and sustain electrode SU1 through sustain electrode are set.
  • scan electrodes SC1 to SC are scanned via interelectrode capacitance Cp generated between scan electrode SC1 to scan electrode SCn and sustain electrode SU1 to sustain electrode SUn.
  • the potential of the electrode SCn is lowered.
  • the potential change of sustain electrode SU1 through sustain electrode SUn is set so that no discharge occurs in the discharge cells when the potential of scan electrode SC1 through scan electrode SCn decreases.
  • scan electrode SC1 through scan electrode SCn are set to a high impedance state immediately before applying a downward ramp waveform voltage to scan electrode SC1 through scan electrode SCn, and data electrode D1 through data electrode are provided.
  • scan electrode SC1 to scan is performed via interelectrode capacitance Cpd generated between scan electrode SC1 to scan electrode SCn and data electrode D1 to data electrode Dm.
  • the potential of the electrode SCn is lowered. It is assumed that the potential change of data electrode D1 to data electrode Dm is set so that no discharge occurs in the discharge cell when the potential of scan electrode SC1 to scan electrode SCn decreases.
  • the number of subfields constituting one field, the subfields that are forced initialization subfields, the gradation weights of each subfield, and the like are not limited to the above-described numerical values. Moreover, the structure which switches a subfield structure based on an image signal etc. may be sufficient.
  • the drive voltage waveforms shown in FIGS. 3, 6, 7, 8, 9, 10, and 11 are merely examples in the embodiment of the present invention.
  • the driving voltage waveform is not limited.
  • circuit configurations shown in FIGS. 4 and 5 are merely examples in the embodiment of the present invention, and the present invention is not limited to these circuit configurations.
  • each circuit block shown in the embodiment of the present invention may be configured as an electric circuit that performs each operation shown in the embodiment, or a microcomputer that is programmed to perform the same operation. May be used.
  • the number of subfields constituting one field is not limited to the above number.
  • the number of gradations that can be displayed on the panel 10 can be further increased.
  • the time required for driving panel 10 can be shortened by reducing the number of subfields.
  • one pixel is constituted by discharge cells of three colors of red, green, and blue.
  • a panel in which one pixel is constituted by discharge cells of four colors or more has been described.
  • the specific numerical values shown in the embodiment of the present invention are set based on the characteristics of the panel 10 having a screen size of 50 inches and the number of display electrode pairs 14 of 1024. It is just an example.
  • the present invention is not limited to these numerical values, and each numerical value is desirably set optimally in accordance with panel specifications, panel characteristics, plasma display device specifications, and the like. Each of these numerical values is allowed to vary within a range where the above-described effect can be obtained.
  • the number of subfields constituting one field, the gradation weight of each subfield, and the like are not limited to the values shown in the embodiment of the present invention, and the subfield configuration is based on an image signal or the like. May be configured to switch.
  • the present invention is useful as a panel driving method and a plasma display device because even a large-screen panel with high definition can suppress the increase in power consumption and generate a stable discharge. It is.
  • SYMBOLS 10 Panel 11 Front substrate 12 Scan electrode 13 Sustain electrode 14 Display electrode pair 15, 23 Dielectric layer 16 Protective layer 21 Back substrate 22 Data electrode 24 Partition 25, 25R, 25G, 25B Phosphor layer 30 Plasma display device 31 Image signal processing Circuit 32 Data electrode drive circuit 33 Scan electrode drive circuit 34 Sustain electrode drive circuit 35 Timing generation circuit 50 Sustain pulse generation unit 51 First power recovery unit 53 First clamp unit 55 First ramp waveform voltage generation unit 56 Second Ramp waveform voltage generation unit 57 Reference potential setting unit 58 Separation unit 59 Scan pulse generation unit 60 Sustain pulse generation unit 61 Second power recovery unit 63 Second clamp unit 65 Reference potential setting unit Cp, Cpd Interelectrode capacitance Q51, Q52, Q53, Q54, Q55, Q56, Q5 , Q58, Q61, Q62, Q63, Q64, Q65, Q66, Q5H1 to Q5Hn, Q5L1 to Q5Ln Switching element Di51, Di52, Di61, Di

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

　高精細度化された大画面のプラズマディスプレイパネルであっても、消費電力の増大を抑制して安定した放電を発生する。そのために、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルを、所定の負の電圧に向かって下降する下り傾斜波形電圧を走査電極に印加する初期化期間と、書込み期間と、維持期間とを有する複数のサブフィールドで１フィールドを構成して駆動するプラズマディスプレイパネルの駆動方法において、初期化期間では、下り傾斜波形電圧を走査電極に印加する前に走査電極をハイインピーダンス状態にするとともに、維持電極に高電位から低電位に変化する電圧波形を印加することで走査電極の電位を低下させ、低下した後の電位を下り傾斜波形電圧の開始電圧とする。

Description

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
　本発明は、交流面放電型のプラズマディスプレイパネルを用いたプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
　プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面基板と背面基板との間に多数の放電セルが形成されている。
　前面基板は、１対の走査電極と維持電極とからなる表示電極対が前面側のガラス基板上に互いに平行に複数対形成されている。そして、それら表示電極対を覆うように誘電体層および保護層が形成されている。
　背面基板は、背面側のガラス基板上に複数の平行なデータ電極が形成され、それらデータ電極を覆うように誘電体層が形成され、さらにその上にデータ電極と平行に複数の隔壁が形成されている。そして、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。
　そして、表示電極対とデータ電極とが立体交差するように、前面基板と背面基板とを対向配置して密封する。密封された内部の放電空間には、例えば分圧比で５％のキセノンを含む放電ガスを封入し、表示電極対とデータ電極とが対向する部分に放電セルを形成する。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生し、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光してカラーの画像表示を行う。
　放電セルにおける発光と非発光との２値制御を組み合わせてパネルの画像表示領域に画像を表示する方法としては一般にサブフィールド法が用いられている。
　サブフィールド法では、１フィールドを、発光輝度が互いに異なる複数のサブフィールドに分割する。そして、各放電セルでは、所望の階調値に応じた組合せで各サブフィールドの発光・非発光を制御する。これにより１フィールドの発光輝度を所望の階調値にして各放電セルを発光し、パネルの画像表示領域に、様々な階調値の組合せで構成された画像を表示する。
　サブフィールド法において、各サブフィールドは、初期化期間、書込み期間および維持期間を有する。
　初期化期間では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生する初期化動作を行う。これにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷を形成するとともに、書込み放電を安定して発生するためのプライミング粒子（放電を発生させるための励起粒子）を発生する。
　書込み期間では、走査電極に走査パルスを順次印加するとともに、データ電極には表示すべき画像信号にもとづき選択的に書込みパルスを印加する。これにより、発光を行うべき放電セルの走査電極とデータ電極との間に書込み放電を発生し、その放電セル内に壁電荷を形成する（以下、これらの動作を総称して「書込み」とも記す）。
　維持期間では、サブフィールド毎に定められた階調重みにもとづく数の維持パルスを走査電極と維持電極とからなる表示電極対に交互に印加する。これにより、書込み放電を発生した放電セルで維持放電を発生し、その放電セルの蛍光体層を発光させる（以下、放電セルを維持放電により発光させることを「点灯」、発光させないことを「非点灯」とも記す）。これにより、各サブフィールドにおいて、各放電セルを、階調重みに応じた輝度で発光させる。このようにして、パネルの各放電セルを画像信号の階調値に応じた輝度で発光させて、パネルの画像表示領域に画像を表示する。
　消費電力を削減するために、維持期間に表示電極対に印加する維持パルスを、電力回収回路を用いて発生する技術が開示されている（例えば、特許文献１参照）。電力回収回路は、電力回収回路に備えられたインダクタと、表示電極対の電極間容量とを共振させて、電極間容量に蓄積された電力を電力回収用のコンデンサに回収する。表示電極対に維持パルスを印加する際には、上述のインダクタと電極間容量と共振により、電力回収用のコンデンサに蓄えられた電力を再利用する。
　また、上述の駆動方法においては、初期化期間に弱い初期化放電を発生する。そのために、緩やかに上昇または下降する傾斜波形電圧を発生し、表示電極対の一方または両方に印加する必要がある。
　そして、この傾斜波形電圧を安定して発生するために、ミラー積分回路が主に用いられている（例えば、特許文献２および特許文献３参照）。
　しかし、振幅の大きい傾斜波形電圧を発生するために高い電圧をミラー積分回路に印加すると、ミラー積分回路の消費電力が大きくなるという課題がある。
　また、ミラー積分回路は半導体素子を能動領域で使用する。そのため、消費電力の大きいミラー積分回路において、半導体素子を並列に接続し、消費電力を複数の半導体素子に分散して、個々の半導体素子における消費電力を低減するためには、特性が互いに完全に一致した半導体素子を使用する必要がある。そのため、消費電力の大きいミラー積分回路では、ミラー積分回路の構成に使用できる半導体素子は限定される。
　また、消費電力の大きいミラー積分回路は発熱量も大きい。そのため、ミラー積分回路に発生した熱を放熱するのに大きな放熱板が必要となる。このように、消費電力の大きいミラー積分回路は、放熱のための設計も難しい。
　そして、高精細度化された大画面のパネルを用いたプラズマディスプレイ装置では、パネルを駆動する際の消費電力が増加するため、傾斜波形電圧を発生させる際の消費電力も相対的に増加し、放熱のための設計もより難しくなる。
特開平１１－１３３９１４号公報 特開２０１０－１６０２２６号公報 特開２０１０－１６０２２７号公報
　本発明は、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルを、所定の負の電圧に向かって下降する下り傾斜波形電圧を走査電極に印加する初期化期間と、書込み期間と、維持期間とを有する複数のサブフィールドで１フィールドを構成して駆動するパネルの駆動方法である。この駆動方法では、初期化期間において、下り傾斜波形電圧を走査電極に印加する前に、走査電極をハイインピーダンス状態にするとともに、維持電極に高電位から低電位に変化する電圧波形を印加することで走査電極の電位を低下させ、低下した後の電位を下り傾斜波形電圧の開始電圧とする。
　これにより、高精細度化された大画面のパネルであっても、消費電力の増大を抑制して安定した放電を発生することが可能となる。
　また、本発明は、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルを、所定の負の電圧に向かって下降する下り傾斜波形電圧を走査電極に印加する初期化期間と、書込み期間と、維持期間とを有する複数のサブフィールドで１フィールドを構成して駆動するパネルの駆動方法である。この駆動方法では、初期化期間において、下り傾斜波形電圧を走査電極に印加する前に、走査電極をハイインピーダンス状態にするとともに、データ電極に高電位から低電位に変化する電圧波形を印加することで走査電極の電位を低下させ、低下した後の電位を下り傾斜波形電圧の開始電圧とする。
　これにより、高精細度化された大画面のパネルであっても、消費電力の増大を抑制して安定した放電を発生することが可能となる。
　また、本発明は、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルを、書込み期間と、維持期間と、所定の負の電圧に向かって下降する下り傾斜波形電圧を走査電極に印加する消去期間とを有する複数のサブフィールドで１フィールドを構成して駆動するパネルの駆動方法である。この駆動方法では、消去期間において、下り傾斜波形電圧を走査電極に印加する前に、走査電極をハイインピーダンス状態にするとともに、維持電極に高電位から低電位に変化する電圧波形を印加することで走査電極の電位を低下させ、低下した後の電位を下り傾斜波形電圧の開始電圧とする。
　これにより、高精細度化された大画面のパネルであっても、消費電力の増大を抑制して安定した放電を発生することが可能となる。
　また、本発明は、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルを、書込み期間と、維持期間と、所定の負の電圧に向かって下降する下り傾斜波形電圧を走査電極に印加する消去期間とを有する複数のサブフィールドで１フィールドを構成して駆動するパネルの駆動方法である。この駆動方法では、消去期間において、下り傾斜波形電圧を走査電極に印加する前に、走査電極をハイインピーダンス状態にするとともに、データ電極に高電位から低電位に変化する電圧波形を印加することで走査電極の電位を低下させ、低下した後の電位を下り傾斜波形電圧の開始電圧とする。
　これにより、高精細度化された大画面のパネルであっても、消費電力の増大を抑制して安定した放電を発生することが可能となる。
　また、本発明は、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルと、所定の負の電圧に向かって下降する下り傾斜波形電圧を走査電極に印加する初期化期間と、書込み期間と、維持期間とを有する複数のサブフィールドで１フィールドを構成してパネルを駆動する駆動回路とを備えたプラズマディスプレイ装置である。このプラズマディスプレイ装置の駆動回路は、初期化期間において、下り傾斜波形電圧を走査電極に印加する前に、走査電極をハイインピーダンス状態にするとともに、維持電極に高電位から低電位に変化する電圧波形を印加することで走査電極の電位を低下させ、低下した後の電位を下り傾斜波形電圧の開始電圧とする。
　これにより、高精細度化された大画面のパネルであっても、消費電力の増大を抑制して安定した放電を発生することが可能となる。
　また、本発明は、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルと、所定の負の電圧に向かって下降する下り傾斜波形電圧を走査電極に印加する初期化期間と、書込み期間と、維持期間とを有する複数のサブフィールドで１フィールドを構成してパネルを駆動する駆動回路とを備えたプラズマディスプレイ装置である。このプラズマディスプレイ装置の駆動回路は、初期化期間において、下り傾斜波形電圧を走査電極に印加する前に、走査電極をハイインピーダンス状態にするとともに、データ電極に高電位から低電位に変化する電圧波形を印加することで走査電極の電位を低下させ、低下した後の電位を下り傾斜波形電圧の開始電圧とする。
　これにより、高精細度化された大画面のパネルであっても、消費電力の増大を抑制して安定した放電を発生することが可能となる。
　また、本発明は、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルと、書込み期間と、維持期間と、所定の負の電圧に向かって下降する下り傾斜波形電圧を走査電極に印加する消去期間とを有する複数のサブフィールドで１フィールドを構成してパネルを駆動する駆動回路とを備えたプラズマディスプレイ装置である。このプラズマディスプレイ装置の駆動回路は、初期化期間において、下り傾斜波形電圧を走査電極に印加する前に、走査電極をハイインピーダンス状態にするとともに、維持電極に高電位から低電位に変化する電圧波形を印加することで走査電極の電位を低下させ、低下した後の電位を下り傾斜波形電圧の開始電圧とする。
　これにより、高精細度化された大画面のパネルであっても、消費電力の増大を抑制して安定した放電を発生することが可能となる。
　また、本発明は、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルと、書込み期間と、維持期間と、所定の負の電圧に向かって下降する下り傾斜波形電圧を走査電極に印加する消去期間とを有する複数のサブフィールドで１フィールドを構成してパネルを駆動する駆動回路とを備えたプラズマディスプレイ装置である。このプラズマディスプレイ装置の駆動回路は、初期化期間において、下り傾斜波形電圧を走査電極に印加する前に、走査電極をハイインピーダンス状態にするとともに、データ電極に高電位から低電位に変化する電圧波形を印加することで走査電極の電位を低下させ、低下した後の電位を下り傾斜波形電圧の開始電圧とする。
　これにより、高精細度化された大画面のパネルであっても、消費電力の増大を抑制して安定した放電を発生することが可能となる。
図１は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネルの構造を示す分解斜視図である。 図２は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネルの電極配列図である。 図３は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する駆動電圧波形の一例を概略的に示す図である。 図４は、本発明の実施の形態１におけるプラズマディスプレイ装置を構成する回路ブロックの一例を概略的に示す図である。 図５は、本発明の実施の形態１におけるプラズマディスプレイ装置の駆動回路の一例を概略的に示す図である。 図６は、本発明の実施の形態１におけるプラズマディスプレイ装置の初期化期間における駆動回路の動作を説明するためのタイミングチャートである。 図７は、本発明の実施の形態２におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する駆動電圧波形の一例を概略的に示す図である。 図８は、本発明の実施の形態２におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する駆動電圧波形の他の一例を概略的に示す図である。 図９は、本発明の実施の形態２におけるプラズマディスプレイ装置の初期化期間における駆動回路の動作を説明するためのタイミングチャートである。 図１０は、本発明の実施の形態３におけるプラズマディスプレイ装置の消去期間および初期化期間における駆動回路の動作を説明するためのタイミングチャートである。 図１１は、本発明の実施の形態４におけるプラズマディスプレイ装置の消去期間および初期化期間における駆動回路の動作を説明するためのタイミングチャートである。
　以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
　（実施の形態１）
　図１は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネル１０の構造を示す分解斜視図である。
　ガラス製の前面基板１１上には、走査電極１２と維持電極１３とからなる表示電極対１４が複数形成されている。そして、走査電極１２と維持電極１３とを覆うように誘電体層１５が形成され、その誘電体層１５上に保護層１６が形成されている。
　この保護層１６は、放電セルにおける放電開始電圧を下げるために、パネルの材料として使用実績があり、ネオン（Ｎｅ）およびキセノン（Ｘｅ）ガスを封入した場合に２次電子放出係数が大きく耐久性に優れた酸化マグネシウム（ＭｇＯ）を主成分とする材料で形成されている。
　保護層１６は、一つの層で構成されていてもよく、あるいは複数の層で構成されていてもよい。また、層の上に粒子が存在する構成であってもよい。
　背面基板２１上にはデータ電極２２が複数形成され、データ電極２２を覆うように誘電体層２３が形成され、さらにその上に井桁状の隔壁２４が形成されている。そして、隔壁２４の側面および誘電体層２３上には赤色（Ｒ）に発光する蛍光体層２５Ｒ、緑色（Ｇ）に発光する蛍光体層２５Ｇ、および青色（Ｂ）に発光する蛍光体層２５Ｂが設けられている。以下、蛍光体層２５Ｒ、蛍光体層２５Ｇ、蛍光体層２５Ｂをまとめて蛍光体層２５とも記す。
　これら前面基板１１と背面基板２１とを、微小な空間を挟んで表示電極対１４とデータ電極２２とが交差するように対向配置し、前面基板１１と背面基板２１との間隙に放電空間を設ける。そして、その外周部をガラスフリット等の封着材によって封着する。その放電空間には、例えばネオンとキセノンの混合ガスを放電ガスとして封入する。
　放電空間は隔壁２４によって複数の区画に仕切られており、表示電極対１４とデータ電極２２とが交差する部分に、画素を構成する放電セルが形成される。
　そして、これらの放電セルで放電を発生し、放電セルの蛍光体層２５を発光（放電セルを点灯）することにより、パネル１０にカラーの画像を表示する。
　なお、パネル１０においては、表示電極対１４が延伸する方向に配列された連続する３つの放電セルで１つの画素を構成する。この３つの放電セルとは、蛍光体層２５Ｒを有し赤色（Ｒ）に発光する放電セル（赤の放電セル）と、蛍光体層２５Ｇを有し緑色（Ｇ）に発光する放電セル（緑の放電セル）と、蛍光体層２５Ｂを有し青色（Ｂ）に発光する放電セル（青の放電セル）である。
　なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
　図２は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネル１０の電極配列図である。
　パネル１０には、水平方向（行方向、ライン方向）に延長されたｎ本の走査電極ＳＣ１～走査電極ＳＣｎ（図１の走査電極１２）およびｎ本の維持電極ＳＵ１～維持電極ＳＵｎ（図１の維持電極１３）が配列され、垂直方向（列方向）に延長されたｍ本のデータ電極Ｄ１～データ電極Ｄｍ（図１のデータ電極２２）が配列されている。
　そして、１対の走査電極ＳＣｉ（ｉ＝１～ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１～ｍ）とが交差した領域に放電セルが１つ形成される。すなわち、１対の表示電極対１４上には、ｍ個の放電セルが形成され、ｍ／３個の画素が形成される。そして、放電セルは放電空間内にｍ×ｎ個形成され、ｍ×ｎ個の放電セルが形成された領域がパネル１０の画像表示領域となる。例えば、画素数が１９２０×１０８０個のパネルでは、ｍ＝１９２０×３となり、ｎ＝１０８０となる。
　なお、図１、図２に示したように、パネル１０において、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとは互いに平行に設けられている。そのため、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間には、大きな電極間容量Ｃｐが存在する。
　また、図１、図２に示したように、パネル１０において、走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍとは放電空間を挟んで交差している。同様に、維持電極ＳＵ１～維持電極ＳＵｎとデータ電極Ｄ１～データ電極Ｄｍとは放電空間を挟んで交差している。そのため、走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍとの間には、電極間容量Ｃｐｄが存在し、維持電極ＳＵ１～維持電極ＳＵｎとデータ電極Ｄ１～データ電極Ｄｍとの間にも、電極間容量Ｃｐｄが存在する。
　そのため、走査電極駆動回路から見たときに、走査電極ＳＣ１～走査電極ＳＣｎは容量性の負荷となる。同様に、維持電極駆動回路から見たときに、維持電極ＳＵ１～維持電極ＳＵｎは容量性の負荷となる。
　次に、パネル１０を駆動するための駆動電圧波形とその動作の概要について説明する。
　本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法によってパネル１０を駆動する。サブフィールド法では、画像信号の１フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドに階調重みをそれぞれ設定する。したがって、各フィールドは階調重みが異なる複数のサブフィールドを有する。
　それぞれのサブフィールドは初期化期間、書込み期間、維持期間および消去期間を有する。そして、画像信号にもとづき、サブフィールド毎に各放電セルの発光・非発光を制御する。すなわち、画像信号にもとづき、発光するサブフィールドと非発光のサブフィールドとを組み合わせることによって、画像信号にもとづく複数の階調をパネル１０に表示する。
　初期化期間では、放電セルに初期化放電を発生し、続く書込み期間における書込み放電に必要な壁電荷を各電極上に形成する初期化動作を行う。
　初期化動作には、直前のサブフィールドの動作にかかわらず全ての放電セルに強制的に初期化放電を発生する「強制初期化動作」と、直前のサブフィールドの書込み期間で書込み放電を発生した放電セルだけに選択的に初期化放電を発生する「選択初期化動作」とがある。強制初期化動作では、上昇する傾斜波形電圧および下降する傾斜波形電圧を走査電極１２に印加して、放電セルに初期化放電を発生する。選択初期化動作では、下降する傾斜波形電圧を走査電極１２に印加して、放電セルに選択的に初期化放電を発生する。
　なお、本実施の形態では、１フィールドを構成する複数のサブフィールドのうち、１つのサブフィールドの初期化期間では全ての放電セルで強制初期化動作を行い、他のサブフィールドの初期化期間では全ての放電セルで選択初期化動作を行う構成を説明する。しかし、本発明はこの構成に限定されるものではない。例えば、複数のフィールドに１回だけ強制初期化動作を行う構成であってもよい。あるいは、複数のサブフィールドに１つだけ初期化期間を有するサブフィールドを設ける構成や、複数のフィールドに１つだけ初期化期間を有するサブフィールドを設ける構成であってもよい。
　以下、強制初期化動作を行う初期化期間を「強制初期化期間」と呼称し、強制初期化期間を有するサブフィールドを「強制初期化サブフィールド」と呼称する。また、選択初期化動作を行う初期化期間を「選択初期化期間」と呼称し、選択初期化期間を有するサブフィールドを「選択初期化サブフィールド」と呼称する。
　なお、本実施の形態では、サブフィールドＳＦ１を強制初期化サブフィールドとし、他のサブフィールド（サブフィールドＳＦ２以降のサブフィールド）を選択初期化サブフィールドとする。しかし、本発明は、強制初期化サブフィールドとするサブフィールドおよび選択初期化サブフィールドとするサブフィールドが何ら上述したサブフィールドに限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
　書込み期間では、走査電極１２に走査パルスを印加するとともにデータ電極２２に選択的に書込みパルスを印加し、発光するべき放電セルに選択的に書込み放電を発生する。そして、続く維持期間で維持放電を発生するための壁電荷をその放電セル内に形成する書込み動作を行う。
　維持期間では、それぞれのサブフィールドに設定された階調重みに所定の比例定数を乗じた数の維持パルスを走査電極１２および維持電極１３に交互に印加し、直前の書込み期間に書込み放電を発生した放電セルで維持放電を発生し、その放電セルを発光する維持動作を行う。この比例定数が輝度倍数である。
　階調重みとは、各サブフィールドで表示する輝度の大きさの比を表すものであり、各サブフィールドでは階調重みに応じた数の維持パルスを維持期間に発生する。そのため、例えば、階調重み「８」のサブフィールドは、階調重み「１」のサブフィールドの約８倍の輝度で発光し、階調重み「２」のサブフィールドの約４倍の輝度で発光する。したがって、例えば、階調重み「８」のサブフィールドと階調重み「２」のサブフィールドを発光すれば、階調値「１０」に相当する輝度で放電セルを発光することができる。
　こうして、画像信号に応じた組合せでサブフィールド毎に各放電セルの発光・非発光を制御して各サブフィールドを選択的に発光することにより、様々な階調値で各放電セルを発光する。すなわち、各放電セルに画像信号に応じた階調値を表示し、画像信号にもとづく画像をパネル１０に表示することができる。
　消去期間では、上昇する傾斜波形電圧を走査電極１２に印加して、直前の維持期間に維持放電を発生した放電セルに微弱放電を発生する。これにより、維持放電を発生した放電セル内の壁電荷を調整し、各電極上の壁電圧を、続く初期化動作に適した値に調整する。
　なお、本実施の形態では、１フィールドをサブフィールドＳＦ１からサブフィールドＳＦ１０までの１０のサブフィールドで構成し、サブフィールドＳＦ１からサブフィールドＳＦ１０までの各サブフィールドにはそれぞれ（１、２、３、６、１１、１８、３０、４４、６０、８０）の輝度重みを設定する例を説明する。そして、サブフィールドＳＦ１を強制初期化サブフィールドとし、サブフィールドＳＦ２からサブフィールドＳＦ１０を選択初期化サブフィールドとする。
　しかし、本発明は１フィールドを構成するサブフィールドの数、強制初期化動作の発生頻度、各サブフィールドが有する輝度重み等が上述した数値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
　図３は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネル１０の各電極に印加する駆動電圧波形の一例を概略的に示す図である。
　図３には、データ電極Ｄ１～データ電極Ｄｍ、書込み期間において最初に書込み動作を行う走査電極ＳＣ１、書込み期間において最後に書込み動作を行う走査電極ＳＣｎ（例えば、走査電極ＳＣ１０８０）、維持電極ＳＵ１～維持電極ＳＵｎのそれぞれに印加する駆動電圧波形を示す。また、以下における走査電極ＳＣｉ、維持電極ＳＵｉ、データ電極Ｄｋは、各電極の中から画像データ（サブフィールド毎の発光・非発光を示すデータ）にもとづき選択された電極を表す。
　また、図３には、強制初期化サブフィールドであるサブフィールドＳＦ１と、選択初期化サブフィールドであるサブフィールドＳＦ２を示す。サブフィールドＳＦ１とサブフィールドＳＦ２とでは、初期化期間に走査電極１２に印加する駆動電圧の波形形状が異なる。
　なお、サブフィールドＳＦ３以降のサブフィールドは図示していないが、サブフィールドＳＦ１を除く各サブフィールドは選択初期化サブフィールドであり、維持パルスの発生数を除き、各期間でほぼ同様の駆動電圧波形を発生する。
　まず、強制初期化サブフィールドであるサブフィールドＳＦ１について説明する。
　強制初期化動作を行うサブフィールドＳＦ１の初期化期間の前半部では、データ電極Ｄ１～データ電極Ｄｍには電圧０（Ｖ）を印加し、維持電極ＳＵ１～維持電極ＳＵｎにも電圧０（Ｖ）を印加する。走査電極ＳＣ１～走査電極ＳＣｎには、電圧０（Ｖ）を印加した後に電圧Ｖｉ１を印加し、電圧Ｖｉ１から電圧Ｖｉ２まで緩やかに上昇する傾斜波形電圧（以下、「上り傾斜波形電圧」と呼称する）を印加する。このとき、電圧Ｖｉ１は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧よりも低い電圧に設定し、電圧Ｖｉ２は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧を超える電圧に設定する。
　この上り傾斜波形電圧が上昇する間に、各放電セルの走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間、および走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍとの間に、それぞれ微弱な初期化放電が持続して発生する。そして、走査電極ＳＣ１～走査電極ＳＣｎ上に負の壁電圧が蓄積され、データ電極Ｄ１～データ電極Ｄｍ上および維持電極ＳＵ１～維持電極ＳＵｎ上には正の壁電圧が蓄積される。この電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
　走査電極ＳＣ１～走査電極ＳＣｎに印加する電圧が電圧Ｖｉ２に到達したら、走査電極ＳＣ１～走査電極ＳＣｎの電圧を、電圧Ｖｉ２よりも低い電圧Ｖｓまで下げる。このとき、維持電極ＳＵ１～維持電極ＳＵｎに印加する電圧を、一旦、電圧０（Ｖ）から電圧Ｖｓまで上昇する。
　サブフィールドＳＦ１の初期化期間の後半部では、維持電極ＳＵ１～維持電極ＳＵｎには電圧Ｖｓよりも低い正の電圧Ｖｅを印加する。したがって、維持電極ＳＵ１～維持電極ＳＵｎの電位は、高電位である電圧Ｖｓから低電位である電圧Ｖｅに低下する。データ電極Ｄ１～データ電極Ｄｍには電圧０（Ｖ）を印加したままにする。走査電極ＳＣ１～走査電極ＳＣｎには、電圧Ｖｓよりも低い電圧Ｖｑから負の電圧Ｖｉ３まで緩やかに下降する傾斜波形電圧（以下、「下り傾斜波形電圧」と呼称する）を印加する。電圧Ｖｑは、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧未満の電圧に設定し、電圧Ｖｉ３は、維持電極ＳＵ１～維持電極ＳＵｎに対して放電開始電圧を超える電圧に設定する。
　この下り傾斜波形電圧を走査電極ＳＣ１～走査電極ＳＣｎに印加する間に、各放電セルの走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間、および走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍとの間に、それぞれ微弱な初期化放電が発生する。これにより、走査電極ＳＣ１～走査電極ＳＣｎ上の負の壁電圧および維持電極ＳＵ１～維持電極ＳＵｎ上の正の壁電圧が弱められ、データ電極Ｄ１～データ電極Ｄｍ上の正の壁電圧は、書込み期間での書込み動作に適した電圧に調整される。
　以上の電圧波形が、直前のサブフィールドの動作にかかわらず放電セルに初期化放電を発生する強制初期化波形である。そして、強制初期化波形を走査電極１２に印加する動作が強制初期化動作である。
　以上により、強制初期化サブフィールド（サブフィールドＳＦ１）の初期化期間における強制初期化動作が終了する。そして、強制初期化サブフィールドの初期化期間では、パネル１０の画像表示領域における全ての放電セルで強制的に初期化放電を発生する。
　サブフィールドＳＦ１の書込み期間では、維持電極ＳＵ１～維持電極ＳＵｎには電圧Ｖｅを印加し、データ電極Ｄ１～データ電極Ｄｍには電圧０（Ｖ）を印加し、走査電極ＳＣ１～走査電極ＳＣｎには電圧Ｖｃを印加する。
　次に、配置的に見て上から１番目（１行目）の走査電極ＳＣ１に負の電圧Ｖａの負極性の走査パルスを印加する。そして、データ電極Ｄ１～データ電極Ｄｍのうちの１行目において発光するべき放電セルのデータ電極Ｄｋに正の電圧Ｖｄの正極性の書込みパルスを印加する。
　書込みパルスの電圧Ｖｄを印加したデータ電極Ｄｋと走査パルスの電圧Ｖａを印加した走査電極ＳＣ１との交差部にある放電セルでは、データ電極Ｄｋと走査電極ＳＣ１との電圧差が放電開始電圧を超え、データ電極Ｄｋと走査電極ＳＣ１との間に放電が発生する。
　また、維持電極ＳＵ１～維持電極ＳＵｎに電圧Ｖｅを印加しているため、データ電極Ｄｋと走査電極ＳＣ１との間に発生する放電に誘発されて、データ電極Ｄｋと交差する領域にある維持電極ＳＵ１と走査電極ＳＣ１との間にも放電が発生する。こうして、走査パルスの電圧Ｖａと書込みパルスの電圧Ｖｄとが同時に印加された放電セル（発光するべき放電セル）に書込み放電が発生する。
　書込み放電が発生した放電セルでは、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。
　このようにして、１行目の放電セルにおける書込み動作が終了する。なお、書込みパルスを印加しなかったデータ電極Ｄｈ（データ電極Ｄｈはデータ電極Ｄ１～データ電極Ｄｍのうちデータ電極Ｄｋを除いたもの）を有する放電セルでは、データ電極Ｄｈと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生せず、初期化期間終了後の壁電圧が保たれる。
　次に、配置的に見て上から２番目（２行目）の走査電極ＳＣ２に電圧Ｖａの走査パルスを印加するとともに、２行目に発光するべき放電セルに対応するデータ電極Ｄｋに電圧Ｖｄの書込みパルスを印加する。これにより、走査パルスと書込みパルスとが同時に印加された２行目の放電セルでは書込み放電が発生する。こうして、２行目の放電セルにおける書込み動作を行う。
　同様の書込み動作を、走査電極ＳＣ３、走査電極ＳＣ４、・・・、走査電極ＳＣｎという順番で、ｎ行目の放電セルに至るまで順次行い、サブフィールドＳＦ１の書込み期間が終了する。このようにして、書込み期間では、発光するべき放電セルに選択的に書込み放電を発生し、その放電セルに維持放電のための壁電荷を形成する。
　なお、初期化期間の後半に維持電極ＳＵ１～維持電極ＳＵｎに印加する電圧Ｖｅと、書込み期間に維持電極ＳＵ１～維持電極ＳＵｎに印加する電圧Ｖｅとは互いに異なる電圧値であってもよい。
　サブフィールドＳＦ１の維持期間では、まず維持電極ＳＵ１～維持電極ＳＵｎに電圧０（Ｖ）を印加する。そして、走査電極ＳＣ１～走査電極ＳＣｎに正の電圧Ｖｓの維持パルスを印加する。
　この維持パルスの印加により、書込み期間に書込み放電を発生した放電セルでは、走査電極ＳＣｉと維持電極ＳＵｉとの電圧差が放電開始電圧を超え、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が発生する。そして、この維持放電により発生した紫外線により、維持放電が発生した放電セルの蛍光体層２５が発光する。また、この維持放電により、走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらに、データ電極Ｄｋ上にも正の壁電圧が蓄積される。ただし、書込み期間において書込み放電が発生しなかった放電セルでは維持放電は発生しない。
　続いて、走査電極ＳＣ１～走査電極ＳＣｎに電圧０（Ｖ）を印加し、維持電極ＳＵ１～維持電極ＳＵｎに電圧Ｖｓの維持パルスを印加する。直前に維持放電を発生した放電セルでは再び維持放電が発生し、維持電極ＳＵｉ上に負の壁電圧が蓄積され、走査電極ＳＣｉ上に正の壁電圧が蓄積される。
　以降同様に、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとに、階調重みに所定の輝度倍数を乗じた数の維持パルスを交互に印加する。こうして、書込み期間において書込み放電を発生した放電セルは、階調重みに応じた回数の維持放電を発生し、階調重みに応じた輝度で発光する。
　こうして、サブフィールドＳＦ１の維持期間における維持動作が終了する。
　サブフィールドＳＦ１の消去期間では、維持電極ＳＵ１～維持電極ＳＵｎおよびデータ電極Ｄ１～データ電極Ｄｍに電圧０（Ｖ）を印加したまま、走査電極ＳＣ１～走査電極ＳＣｎには、放電開始電圧未満の電圧から、放電開始電圧を超える負の電圧Ｖｉ３に向かって、強制初期化期間に発生した下り傾斜波形電圧と同じ勾配で緩やかに下降する下り傾斜波形電圧を印加する。
　この下り傾斜波形電圧を走査電極ＳＣ１～走査電極ＳＣｎに印加する間に、直前の維持期間に維持放電を発生した放電セルでは、微弱な放電（消去放電）が持続して発生する。そして、下降する電圧があらかじめ定めた電圧Ｖｉ３に到達したら、走査電極ＳＣ１～走査電極ＳＣｎに印加する電圧を電圧０（Ｖ）まで上昇する。
　続いて、走査電極ＳＣ１～走査電極ＳＣｎに電圧０（Ｖ）から電圧Ｖｒまで緩やかに上昇する上り傾斜波形電圧を印加する。
　電圧Ｖｒを放電開始電圧を超える電圧に設定することで、走査電極ＳＣ１～走査電極ＳＣｎへ印加する上り傾斜波形電圧が放電開始電圧を超えて上昇する間に、直前の維持期間に維持放電を発生した放電セルの維持電極ＳＵｉと走査電極ＳＣｉとの間に、微弱な放電（消去放電）が持続して発生する。
　この微弱な放電で発生した荷電粒子は、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差を緩和するように、維持電極ＳＵｉ上および走査電極ＳＣｉ上に壁電荷となって蓄積される。これにより、データ電極Ｄｋ上の正の壁電圧を残したまま、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が弱められる。こうして、放電セル内における不要な壁電荷が消去される。
　走査電極ＳＣ１～走査電極ＳＣｎに印加する電圧が電圧Ｖｒに到達したら、走査電極ＳＣ１～走査電極ＳＣｎへの印加電圧を電圧０（Ｖ）まで下降する。こうして、サブフィールドＳＦ１の消去期間における消去動作が終了する。
　以上により、サブフィールドＳＦ１が終了する。
　次に、選択初期化サブフィールドについてサブフィールドＳＦ２を例に挙げて説明する。
　サブフィールドＳＦ２の初期化期間では、データ電極Ｄ１～データ電極Ｄｍに電圧０（Ｖ）を印加し、維持電極ＳＵ１～維持電極ＳＵｎには、一旦電圧Ｖｓを印加し、その後、電圧Ｖｓよりも低い正の電圧Ｖｅを印加する。
　走査電極ＳＣ１～走査電極ＳＣｎには放電開始電圧未満となる電圧から負の電圧Ｖｉ３に向かって、強制初期化期間に発生した下り傾斜波形電圧と同じ勾配で下降する下り傾斜波形電圧を印加する。電圧Ｖｉ３は、放電開始電圧を超える電圧に設定する。
　この下り傾斜波形電圧を走査電極ＳＣ１～走査電極ＳＣｎに印加する間に、直前のサブフィールド（図３では、サブフィールドＳＦ１）の維持期間に維持放電を発生した放電セルでは、走査電極ＳＣｉと維持電極ＳＵｉとの間、および走査電極ＳＣｉとデータ電極Ｄｋとの間でそれぞれ微弱な初期化放電が発生する。
　そして、この初期化放電により、走査電極ＳＣｉ上の負の壁電圧および維持電極ＳＵｉ上の正の壁電圧が弱められる。また、データ電極Ｄｋ上の正の壁電圧の過剰な部分が放電される。こうして、放電セル内の壁電圧は書込み期間における書込み動作に適した壁電圧に調整される。
　一方、直前のサブフィールド（サブフィールドＳＦ１）の維持期間に維持放電を発生しなかった放電セルでは、初期化放電は発生せず、それ以前の壁電圧が保たれる。
　上述の電圧波形が、直前のサブフィールドの書込み期間（ここでは、書込み期間）で書込み動作を行った放電セルで選択的に初期化放電を発生する選択初期化波形である。そして、選択初期化波形を走査電極１２に印加する動作が選択初期化動作である。
　以上により、選択初期化サブフィールドであるサブフィールドＳＦ２の初期化期間における選択初期化動作が終了する。
　サブフィールドＳＦ２の書込み期間では、サブフィールドＳＦ１の書込み期間と同様の駆動電圧波形を各電極に印加する。続く維持期間も、サブフィールドＳＦ１の維持期間と同様に、階調重みに応じた数の維持パルスを走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとに交互に印加する。続く消去期間も、サブフィールドＳＦ１の消去期間と同様の駆動電圧波形を各電極に印加する。
　サブフィールドＳＦ３以降の各サブフィールドでは、維持期間に発生する維持パルスの数を除き、サブフィールドＳＦ２と同様の駆動電圧波形を各電極に印加する。
　以上が、本実施の形態においてパネル１０の各電極に印加する駆動電圧波形の概要である。
　なお、本実施の形態において各電極に印加する電圧値は、例えば、電圧Ｖｉ１＝１５０（Ｖ）、電圧Ｖｉ２＝３５０（Ｖ）、電圧Ｖｉ３＝－２００（Ｖ）、電圧Ｖｃ＝－７０（Ｖ）、電圧Ｖａ＝－２２０（Ｖ）、電圧Ｖｓ＝２００（Ｖ）、電圧Ｖｑ＝１５０（Ｖ）、電圧Ｖｅ＝１２０（Ｖ）、電圧Ｖｒ＝２００（Ｖ）、電圧Ｖｄ＝６０（Ｖ）である。また、初期化期間に発生する上り傾斜波形電圧の勾配は約１．３Ｖ／μｓｅｃであり、消去期間に発生する上り傾斜波形電圧の勾配は約１０Ｖ／μｓｅｃであり、各初期化期間および消去期間に発生する下り傾斜波形電圧の勾配は約－１．５Ｖ／μｓｅｃである。
　なお、本実施の形態において、上述した電圧値や勾配等の具体的な数値は単なる一例に過ぎず、本発明は、各電圧値や勾配等が上述した数値に限定されるものではない。各電圧値や勾配等は、パネルの放電特性やプラズマディスプレイ装置の仕様等にもとづき最適に設定することが望ましい。
　なお、本実施の形態では、サブフィールドＳＦ１を強制初期化動作を行う強制初期化サブフィールドとし、他のサブフィールド（サブフィールドＳＦ２以降のサブフィールド）を選択初期化動作を行う選択初期化サブフィールドとしたが、本発明は何らこの構成に限定されるものではない。例えば、サブフィールドＳＦ１を選択初期化サブフィールドにして他のサブフィールドを強制初期化サブフィールドにしたり、あるいは複数のサブフィールドを強制初期化サブフィールドとしてもよい。
　上述したように、サブフィールド法では、あらかじめ階調重みを定めた複数のサブフィールドで１フィールドを構成する。そして、点灯するサブフィールド（点灯サブフィールド）と点灯しないサブフィールド（非点灯サブフィールド）とを組み合わせて、各放電セルを、画像信号にもとづく階調値の大きさに応じた発光輝度で発光する。
　次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。
　図４は、本発明の実施の形態１におけるプラズマディスプレイ装置３０を構成する回路ブロックの一例を概略的に示す図である。
　プラズマディスプレイ装置３０は、パネル１０と、パネル１０を駆動する駆動回路とを備えている。駆動回路は、画像信号処理回路３１、データ電極駆動回路３２、走査電極駆動回路３３、維持電極駆動回路３４、タイミング発生回路３５および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
　画像信号処理回路３１に入力される画像信号は、赤の画像信号、緑の画像信号、青の画像信号である。画像信号処理回路３１は、赤の画像信号、緑の画像信号、青の画像信号にもとづき、各放電セルに赤、緑、青の各階調値（１フィールドで表現される階調値）を設定する。なお、画像信号処理回路３１は、入力される画像信号が輝度信号（Ｙ信号）および彩度信号（Ｃ信号、またはＲ－Ｙ信号およびＢ－Ｙ信号、またはｕ信号およびｖ信号等）を含むときには、その輝度信号および彩度信号にもとづき赤の画像信号、緑の画像信号、青の画像信号を算出し、その後、各放電セルに赤、緑、青の各階調値を設定する。そして、各放電セルに設定した赤、緑、青の階調値を、サブフィールド毎の点灯・非点灯を示す画像データ（発光・非発光をデジタル信号の「１」、「０」に対応させたデータのこと）に変換して出力する。すなわち、画像信号処理回路３１は、赤の画像信号、緑の画像信号、青の画像信号を、赤の画像データ、緑の画像データ、青の画像データに変換して出力する。
　タイミング発生回路３５は、水平同期信号および垂直同期信号にもとづき、各回路ブロックの動作を制御する各種のタイミング信号を発生する。そして、発生したタイミング信号をそれぞれの回路ブロック（データ電極駆動回路３２、走査電極駆動回路３３、維持電極駆動回路３４、および画像信号処理回路３１等）へ供給する。
　走査電極駆動回路３３は、傾斜波形発生部、維持パルス発生部、走査パルス発生部（図４には示さず）を備え、タイミング発生回路３５から供給されるタイミング信号にもとづいて駆動電圧波形を作成し、走査電極ＳＣ１～走査電極ＳＣｎのそれぞれに印加する。傾斜波形発生部は、タイミング信号にもとづき、初期化期間に走査電極ＳＣ１～走査電極ＳＣｎに印加する強制初期化波形および選択初期化波形を発生する。維持パルス発生部は、タイミング信号にもとづき、維持期間に走査電極ＳＣ１～走査電極ＳＣｎに印加する維持パルスを発生する。走査パルス発生部は、複数の走査電極駆動ＩＣ（走査ＩＣ）を備え、タイミング信号にもとづき、書込み期間に走査電極ＳＣ１～走査電極ＳＣｎに印加する走査パルスを発生する。
　維持電極駆動回路３４は、維持パルス発生部、電圧Ｖｅを発生する回路（図４には示さず）を備え、タイミング発生回路３５から供給されるタイミング信号にもとづいて駆動電圧波形を作成し、維持電極ＳＵ１～維持電極ＳＵｎのそれぞれに印加する。維持期間では、タイミング信号にもとづいて維持パルスを発生し、維持電極ＳＵ１～維持電極ＳＵｎに印加する。初期化期間および書込み期間では、タイミング信号にもとづいて電圧Ｖｅを発生し、維持電極ＳＵ１～維持電極ＳＵｎに印加する。
　データ電極駆動回路３２は、画像信号処理回路３１から出力される各色の画像データおよびタイミング発生回路３５から供給されるタイミング信号にもとづき、各データ電極Ｄ１～データ電極Ｄｍに対応する書込みパルスを発生する。そして、データ電極駆動回路３２は、書込み期間に、その書込みパルスを各データ電極Ｄ１～データ電極Ｄｍに印加する。
　次に、プラズマディスプレイ装置３０が有する駆動回路の詳細とその動作について説明する。
　図５は、本発明の実施の形態１におけるプラズマディスプレイ装置３０の駆動回路の一例を概略的に示す図である。
　図５には、走査電極駆動回路３３、維持電極駆動回路３４、およびデータ電極駆動回路３２の詳細を示す。
　また、図５には、パネル１０の電極間容量Ｃｐ、および電極間容量Ｃｐｄもあわせて示す。電極間容量Ｃｐとは、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間に生じる電極間容量のことである。電極間容量Ｃｐｄとは、走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍとの間に生じる電極間容量のことであり、維持電極ＳＵ１～維持電極ＳＵｎとデータ電極Ｄ１～データ電極Ｄｍとの間に生じる電極間容量のことである。
　走査電極駆動回路３３は、維持パルス発生部５０、第１の傾斜波形電圧発生部５５、第２の傾斜波形電圧発生部５６、基準電位設定部５７、分離部５８、および走査パルス発生部５９を有する。
　維持電極駆動回路３４は、維持パルス発生部６０、および基準電位設定部６５を有する。
　走査電極駆動回路３３の維持パルス発生部５０は、第１の電力回収部５１、および第１のクランプ部５３を備える。
　第１の電力回収部５１は、コンデンサＣ５１、スイッチング素子Ｑ５１、スイッチング素子Ｑ５２、ダイオードＤｉ５１、ダイオードＤｉ５２、およびインダクタＬ５１を有する。
　第１のクランプ部５３は、スイッチング素子Ｑ５３およびスイッチング素子Ｑ５４を有する。
　第１の電力回収部５１は、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間の電極間容量ＣｐとインダクタＬ５１とを共振させて維持パルスの立ち上がり、および立ち下がりを行う。
　維持パルスの立ち上がり時には、電極間容量ＣｐとインダクタＬ５１とを共振させて、コンデンサＣ５１からスイッチング素子Ｑ５１、ダイオードＤｉ５１およびインダクタＬ５１を介して走査電極ＳＣ１～走査電極ＳＣｎに電流を流し、コンデンサＣ５１に蓄えられた電荷を電極間容量Ｃｐに移動する。
　維持パルスの立ち下がり時には、電極間容量ＣｐとインダクタＬ５１とを共振させて、電極間容量Ｃｐに蓄えられた電荷を、インダクタＬ５１、ダイオードＤｉ５２およびスイッチング素子Ｑ５２を介してコンデンサＣ５１に回収する。
　第１の電力回収部５１は、このようにして、正の電圧Ｖｓから電圧０（Ｖ）まで変化する維持パルスの立ち上がりおよび立ち下がりを行う。第１の電力回収部５１は電源から電力を供給されることなくＬＣ共振によって走査電極ＳＣ１～走査電極ＳＣｎの駆動を行う。そのため、第１の電力回収部５１における消費電力は、理想的には「０」となる。なお、コンデンサＣ５１は電極間容量Ｃｐに比べて十分に大きい容量を持ち、電圧Ｖｓと電圧０（Ｖ）の中間の電位（電圧Ｖｓ／２）に充電されており、第１の電力回収部５１の電源として働く。
　第１のクランプ部５３は、スイッチング素子Ｑ５３を導通することにより、走査電極ＳＣ１～走査電極ＳＣｎを正の電圧Ｖｓにクランプする。また、スイッチング素子Ｑ５４を導通することにより、走査電極ＳＣ１～走査電極ＳＣｎを電圧０（Ｖ）にクランプする。このように、第１のクランプ部５３は、走査電極ＳＣ１～走査電極ＳＣｎに印加する維持パルスの電圧を、電圧Ｖｓまたは電圧０（Ｖ）にクランプする。したがって、第１のクランプ部５３によって走査電極ＳＣ１～走査電極ＳＣｎに電圧を印加するときのインピーダンスは相対的に小さく、強い維持放電による大きな放電電流を安定して流すことができる。
　このようにして、第１の電力回収部５１および第１のクランプ部５３は、タイミング発生回路３５から供給されるタイミング信号にもとづき、走査パルス発生部５９の基準電位となる節点Ｐ５９の電圧を、電圧Ｖｓから電圧０（Ｖ）に変異させ、電圧０（Ｖ）から電圧Ｖｓに変異させる。こうして、維持期間中は短絡状態となる走査パルス発生部５９を介して、電極間容量Ｃｐの一端である走査電極ＳＣ１～走査電極ＳＣｎに維持パルスを印加する。
　なお、節点Ｐ５９とは、維持パルス発生部５０、第１の傾斜波形電圧発生部５５、第２の傾斜波形電圧発生部５６、基準電位設定部５７、および走査パルス発生部５９が電気的に接続される接続点のことである。
　第１の傾斜波形電圧発生部５５は、ミラー積分回路を有する。このミラー積分回路は、初期化期間および消去期間に、上昇する傾斜波形電圧を発生する傾斜波形電圧発生回路である。
　このミラー積分回路は、スイッチング素子Ｑ５５、コンデンサＣ５５、抵抗Ｒ５５によって構成され、節点Ｐ５９の電圧を正の電圧Ｖｒまで上昇させて、上り傾斜波形電圧を発生する。
　第２の傾斜波形電圧発生部５６は、ミラー積分回路を有する。このミラー積分回路は、初期化期間および消去期間に、下降する傾斜波形電圧を発生する傾斜波形電圧発生回路である。
　このミラー積分回路は、スイッチング素子Ｑ５６、コンデンサＣ５６、抵抗Ｒ５６によって構成され、節点Ｐ５９の電圧を負の電圧Ｖｉ３まで下降させて、下り傾斜波形電圧を発生する。
　基準電位設定部５７は、スイッチング素子Ｑ５７を有する。そして、スイッチング素子Ｑ５７を導通することで、節点Ｐ５９の電圧を負の電圧Ｖａにクランプする。
　分離部５８は、スイッチング素子Ｑ５８を有する。走査電極ＳＣ１～走査電極ＳＣｎに負の電圧Ｖｉ３または負の電圧Ｖａを印加する際に、スイッチング素子Ｑ５８を遮断することで、スイッチング素子Ｑ５４に貫通電流が流れることを防止し、接地電位（電圧０（Ｖ））から電圧Ｖｉ３へ、もしくは接地電位（電圧０（Ｖ））から電圧Ｖａへ、電流が流れることを防止することができる。
　走査パルス発生部５９は、電源Ｅ５９、スイッチング素子Ｑ５Ｈ１～スイッチング素子Ｑ５Ｈｎ、およびスイッチング素子Ｑ５Ｌ１～スイッチング素子Ｑ５Ｌｎを有する。
　電源Ｅ５９は、走査パルス発生部５９の基準電位である節点Ｐ５９の電圧に正の電圧Ｖｑを重畳する。スイッチング素子Ｑ５Ｈ１～スイッチング素子Ｑ５Ｈｎは、電源Ｅ５９の高電圧側の電圧（すなわち、節点Ｐ５９に正の電圧Ｖｑを重畳した電圧）を走査電極ＳＣ１～走査電極ＳＣｎに印加する。スイッチング素子Ｑ５Ｌ１～スイッチング素子Ｑ５Ｌｎは、電源Ｅ５９の低電圧側の電圧（すなわち、節点Ｐ５９の電圧）を走査電極ＳＣ１～走査電極ＳＣｎに印加する。
　このように構成された走査パルス発生部５９では、書込み期間においては、スイッチング素子Ｑ５７をオンにして節点Ｐ５９を負の電圧Ｖａに接続し、スイッチング素子Ｑ５Ｌ１～スイッチング素子Ｑ５Ｌｎには負の電圧Ｖａを、スイッチング素子Ｑ５Ｈ１～スイッチング素子Ｑ５Ｈｎには電圧Ｖａ＋電圧Ｖｑとなった電圧Ｖｃを印加する。そして、タイミング発生回路３５から供給されるタイミング信号にもとづき、走査パルスを印加する走査電極ＳＣｉに対しては、スイッチング素子Ｑ５Ｈｉをオフにし、スイッチング素子Ｑ５Ｌｉをオンにすることで、スイッチング素子Ｑ５Ｌｉを経由して走査電極ＳＣｉに負の電圧Ｖａの走査パルスを印加する。また、走査パルスを印加しない走査電極ＳＣｈ（ｈは、１～ｎのうちｉを除いたもの）に対しては、スイッチング素子Ｑ５Ｌｈをオフにし、スイッチング素子Ｑ５Ｈｈをオンにすることで、スイッチング素子Ｑ５Ｈｈを経由して走査電極ＳＣｈに電圧Ｖａ＋電圧Ｖｑを印加する。
　なお、本実施の形態においては、電圧Ｖｑ＝１５０（Ｖ）であり、電圧Ｖｃは電圧（Ｖｑ＋Ｖａ）に等しく、電圧Ｖｉ２は電圧（Ｖｒ＋Ｖｑ）に等しい。
　維持電極駆動回路３４の維持パルス発生部６０は、第２の電力回収部６１、および第２のクランプ部６３を備える。
　第２の電力回収部６１は、コンデンサＣ６１、スイッチング素子Ｑ６１、スイッチング素子Ｑ６２、ダイオードＤｉ６１、ダイオードＤｉ６２、およびインダクタＬ６１を有する。
　第２のクランプ部６３は、スイッチング素子Ｑ６３およびスイッチング素子Ｑ６４を有する。
　第２の電力回収部６１は、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間の電極間容量ＣｐとインダクタＬ６１とを共振させて維持パルスの立ち上がり、および立ち下がりを行う。
　維持パルスの立ち上がり時には、電極間容量ＣｐとインダクタＬ６１とを共振させて、コンデンサＣ６１からスイッチング素子Ｑ６１、ダイオードＤｉ６１およびインダクタＬ６１を介して維持電極ＳＵ１～維持電極ＳＵｎに電流を流し、コンデンサＣ６１に蓄えられた電荷を電極間容量Ｃｐに移動する。
　維持パルスの立ち下がり時には、電極間容量ＣｐとインダクタＬ６１とを共振させて、電極間容量Ｃｐに蓄えられた電荷を、インダクタＬ６１、ダイオードＤｉ６２およびスイッチング素子Ｑ６２を介してコンデンサＣ６１に回収する。
　第２の電力回収部６１は、このようにして、正の電圧Ｖｓから電圧０（Ｖ）まで変化する維持パルスの立ち上がりおよび立ち下がりを行う。第２の電力回収部６１は電源から電力を供給されることなくＬＣ共振によって維持電極ＳＵ１～維持電極ＳＵｎの駆動を行う。そのため、第２の電力回収部６１における消費電力は、理想的には「０」となる。なお、コンデンサＣ６１は電極間容量Ｃｐに比べて十分に大きい容量を持ち、電圧Ｖｓと電圧０（Ｖ）の中間の電位（電圧Ｖｓ／２）に充電されており、第２の電力回収部６１の電源として働く。
　第２のクランプ部６３は、スイッチング素子Ｑ６３を導通することにより、維持電極ＳＵ１～維持電極ＳＵｎを正の電圧Ｖｓにクランプする。また、スイッチング素子Ｑ６４を導通することにより、維持電極ＳＵ１～維持電極ＳＵｎを電圧０（Ｖ）にクランプする。このように、第２のクランプ部６３は、維持電極ＳＵ１～維持電極ＳＵｎに印加する維持パルスの電圧を、電圧Ｖｓまたは電圧０（Ｖ）にクランプする。したがって、第２のクランプ部６３によって維持電極ＳＵ１～維持電極ＳＵｎに電圧を印加するときのインピーダンスは相対的に小さく、強い維持放電による大きな放電電流を安定して流すことができる。
　このようにして、第２の電力回収部６１および第２のクランプ部６３は、タイミング発生回路３５から供給されるタイミング信号にもとづき、維持電極ＳＵ１～維持電極ＳＵｎに印加する電圧を、電圧Ｖｓから電圧０（Ｖ）に変異させ、電圧０（Ｖ）から電圧Ｖｓに変異させる。こうして、維持電極駆動回路３４は、電極間容量Ｃｐの一端である維持電極ＳＵ１～維持電極ＳＵｎに維持パルスを印加する。
　基準電位設定部６５は、スイッチング素子Ｑ６５およびスイッチング素子Ｑ６６を有する。そして、初期化期間および書込み期間にスイッチング素子Ｑ６５およびスイッチング素子Ｑ６６を導通することで、維持電極ＳＵ１～維持電極ＳＵｎを正の電圧Ｖｅにクランプする。
　データ電極駆動回路３２は、データ電極２２と同数のスイッチング素子Ｑ７１およびスイッチング素子Ｑ７２を有する（図５には、スイッチング素子Ｑ７１およびスイッチング素子Ｑ７２をそれぞれ１つだけ記載）。
　本実施の形態においてデータ電極２２の本数は「ｍ」であるので、データ電極駆動回路３２は、ｍ個のスイッチング素子Ｑ７１およびスイッチング素子Ｑ７２を有する。そして、ｍ個のスイッチング素子Ｑ７１およびスイッチング素子Ｑ７２のそれぞれは、スイッチング素子Ｑ７１とスイッチング素子Ｑ７２との接続点がｍ本のデータ電極Ｄ１～データ電極Ｄｍのそれぞれに接続されている。
　データ電極駆動回路３２は、画像信号処理回路３１から出力される各色の画像データおよびタイミング発生回路３５から供給されるタイミング信号にもとづき、各データ電極Ｄ１～データ電極Ｄｍに対応する書込みパルスを発生する。
　すなわち、データ電極駆動回路３２は、書込み期間に、画像データにもとづきスイッチング素子Ｑ７１を導通しスイッチング素子Ｑ７２を遮断する動作と、スイッチング素子Ｑ７１を遮断しスイッチング素子Ｑ７２を導通する動作とを行うことで、データ電極Ｄ１～データ電極Ｄｍのそれぞれに書込みパルス（書込みパルス電圧Ｖｄまたは０（Ｖ））を印加する。
　データ電極駆動回路３２は、書込み期間に画像表示データに応じて選択的に電圧Ｖｄを維持電極ＳＵ１～維持電極ＳＵｎに印加するためのスイッチング素子Ｑ７１、スイッチング素子Ｑ７２を有する。
　次に、強制初期化サブフィールド（本実施の形態では、サブフィールドＳＦ１）の初期化期間（強制初期化期間）に走査電極ＳＣ１～走査電極ＳＣｎおよび維持電極ＳＵ１～維持電極ＳＵｎに印加する駆動電圧波形を発生する際の駆動回路の動作について説明する。
　図６は、本発明の実施の形態１におけるプラズマディスプレイ装置３０の初期化期間における駆動回路の動作を説明するためのタイミングチャートである。
　図６には、走査電極ＳＣ１～走査電極ＳＣｎに印加する駆動電圧波形、および維持電極ＳＵ１～維持電極ＳＵｎに印加する駆動電圧波形を示す。なお、この図面では強制初期化動作時に発生する電圧波形を例にして説明するが、選択初期化動作および消去期間において下り傾斜波形電圧を発生する動作は、図８に説明する下り傾斜波形電圧を発生する動作と同様である。
　また、図６では、強制初期化動作を行う際に発生する電圧波形を期間Ｔ１１、期間Ｔ１２、期間Ｔ１３で示す３つの期間に分割し、それぞれの期間について説明する。また、図面にはスイッチング素子を導通させることを「オン」、遮断させることを「オフ」と表記する。
　（期間Ｔ１１）
　期間Ｔ１１では、まず、スイッチング素子Ｑ５４およびスイッチング素子Ｑ５８をオンにし、スイッチング素子Ｑ５１、スイッチング素子Ｑ５２、スイッチング素子Ｑ５３、スイッチング素子Ｑ５５、スイッチング素子Ｑ５６、およびスイッチング素子Ｑ５７をオフにして、節点Ｐ５９の電圧を電圧０（Ｖ）にする。そして、スイッチング素子Ｑ５Ｌ１～スイッチング素子Ｑ５Ｌｎをオンにし、スイッチング素子Ｑ５Ｈ１～スイッチング素子Ｑ５Ｈｎをオフにして、走査電極ＳＣ１～走査電極ＳＣｎに節点Ｐ５９の電圧を印加する。これにより、走査電極ＳＣ１～走査電極ＳＣｎに電圧０（Ｖ）を印加する。
　また、スイッチング素子Ｑ６４をオンにし、スイッチング素子Ｑ６１、スイッチング素子Ｑ６２、スイッチング素子Ｑ６３、スイッチング素子Ｑ６５、およびスイッチング素子Ｑ６６をオフにして、維持電極ＳＵ１～維持電極ＳＵｎに電圧０（Ｖ）を印加する。
　次に、時刻ｔ１において、スイッチング素子Ｑ５Ｌ１～スイッチング素子Ｑ５Ｌｎをオフにし、スイッチング素子Ｑ５Ｈ１～スイッチング素子Ｑ５Ｈｎをオンにする。これにより、走査電極ＳＣ１～走査電極ＳＣｎに節点Ｐ５９の電圧に電圧Ｖｑを重畳した電圧を印加する。このとき、節点Ｐ５９の電圧は電圧０（Ｖ）なので、走査電極ＳＣ１～走査電極ＳＣｎには電圧Ｖｑが印加される。
　次に、時刻ｔ２において、第１のクランプ部５３のスイッチング素子Ｑ５４をオフにし、節点Ｐ５９の電圧をハイインピーダンス状態（電源、接地電位および回路の出力端子等から電気的に遮断された状態のこと）にする。
　次に、第１の傾斜波形電圧発生部５５の抵抗Ｒ５５に電圧を印加し、コンデンサＣ５５に向かって一定の電流を流す。これにより、スイッチング素子Ｑ５５はオンになり、スイッチング素子Ｑ５５のソース電圧は電圧０（Ｖ）からランプ状に上昇し、走査電極駆動回路３３の出力電圧は、電圧Ｖｑからランプ状に上昇し始める。このとき、傾斜波形電圧の勾配が所望の値（例えば、１．３Ｖ／μｓｅｃ）になるように、抵抗Ｒ５５に印加する電圧を調整する。
　こうして、電圧Ｖｉ１（本実施の形態では、電圧Ｖｑに等しい）から電圧Ｖｉ２（本実施の形態では、電圧Ｖｑ＋電圧Ｖｒに等しい）に向かって上昇する上り傾斜波形電圧を発生する。なお、この電圧上昇は、抵抗Ｒ５５に電圧を印加している期間、もしくは、節点Ｐ５９の電圧が電圧Ｖｒに到達するまで継続する。
　期間Ｔ１１では、このようにして、電圧Ｖｉ１（本実施の形態では、電圧Ｖｑに等しい）から放電開始電圧を超える電圧Ｖｉ２（本実施の形態では、電圧Ｖｑ＋電圧Ｖｒに等しい）に向かって緩やかに上昇する上り傾斜波形電圧を発生し、走査電極ＳＣ１～走査電極ＳＣｎに印加する。
　（期間Ｔ１２）
　期間Ｔ１２では、まず時刻ｔ３において、第１の傾斜波形電圧発生部５５のスイッチング素子Ｑ５５をオフにし、第１のクランプ部５３のスイッチング素子Ｑ５３をオンにし、走査パルス発生部５９のスイッチング素子Ｑ５Ｈ１～スイッチング素子Ｑ５Ｈｎをオフにし、スイッチング素子Ｑ５Ｌ１～スイッチング素子Ｑ５Ｌｎをオンにする。これにより、走査電極ＳＣ１～走査電極ＳＣｎは電圧Ｖｓにクランプされる。
　次に、時刻ｔ４において、維持電極駆動回路３４の第２のクランプ部６３のスイッチング素子Ｑ６４をオフにし、第２の電力回収部６１のスイッチング素子Ｑ６１をオンにする。これにより、インダクタＬ６１と電極間容量ＣｐとがＬＣ共振し、コンデンサＣ６１に蓄えられた電荷が、スイッチング素子Ｑ６１、ダイオードＤｉ６１、およびインダクタＬ６１を介して電極間容量Ｃｐに移動する。こうして、維持電極ＳＵ１～維持電極ＳＵｎの電圧は、電圧０（Ｖ）から電圧Ｖｓに向かって上昇する。
　維持電極ＳＵ１～維持電極ＳＵｎの電圧が電圧Ｖｓ付近まで上昇する時刻ｔ５において、第２のクランプ部６３のスイッチング素子Ｑ６３をオンにする。これにより、維持電極ＳＵ１～維持電極ＳＵｎは電圧Ｖｓにクランプされる。
　維持電極ＳＵ１～維持電極ＳＵｎは電圧Ｖｓにクランプされた後の時刻ｔ６において、走査電極駆動回路３３の第１のクランプ部５３のスイッチング素子Ｑ５３および分離部５８のスイッチング素子Ｑ５８をオフにして、走査電極ＳＣ１～走査電極ＳＣｎをハイインピーダンス状態にする。
　続く、時刻ｔ７において、維持電極ＳＵ１～維持電極ＳＵｎに高電位から低電位に変化する電圧波形を印加する。具体的には、維持電極駆動回路３４の第２の電力回収部６１のスイッチング素子Ｑ６１および第２のクランプ部６３のスイッチング素子Ｑ６３をオフにし、基準電位設定部６５のスイッチング素子Ｑ６５およびスイッチング素子Ｑ６６をオンにする。これにより、維持電極ＳＵ１～維持電極ＳＵｎの電位は、高電位である電圧Ｖｓから低電位である電圧Ｖｅに低下する。
　このとき、走査電極ＳＣ１～走査電極ＳＣｎはハイインピーダンス状態であるため、維持電極ＳＵ１～維持電極ＳＵｎの電位が低下すると、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎの間に形成される電極間容量Ｃｐを介して、走査電極ＳＣ１～走査電極ＳＣｎの電位も低下する。
　このときの低下電圧は、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間に形成される電極間容量Ｃｐと、走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍ間に形成される電極間容量Ｃｐｄとの分圧により決まる。走査電極ＳＣ１～走査電極ＳＣｎの電位は、理想的には、電力を実質的に消費することなく、以下の式による分だけ低下する。
（Ｖｓ－Ｖｅ）×Ｃｐ／（Ｃｐ＋Ｃｐｄ）
　（期間Ｔ１３）
　期間Ｔ１３では、時刻ｔ８において、第２の傾斜波形電圧発生部５６の抵抗Ｒ５６に電圧を印加し、コンデンサＣ５６に向かって一定の電流を流す。これにより、スイッチング素子Ｑ５６はオンになり、スイッチング素子Ｑ５６のドレイン電圧は、電圧０（Ｖ）から負の電圧Ｖｉ３に向かってランプ状に下降し、走査電極駆動回路３３の出力電圧も負の電圧Ｖｉ３に向かってランプ状に下降し始める。このとき、傾斜波形電圧の勾配が所望の値（例えば、－１．５Ｖ／μｓｅｃ）になるように、抵抗Ｒ５６に印加する電圧を調整する。
　こうして、電圧Ｖｉ２から上述の式による電圧だけ電圧降下した電圧から、負の電圧Ｖｉ３に向かって下降する下り傾斜波形電圧を発生する。なお、この電圧下降は、抵抗Ｒ５６に電圧を印加している期間、もしくは、節点Ｐ５９の電圧が電圧Ｖｉ３に到達するまで継続する。
　期間Ｔ１３では、このようにして発生した下り傾斜波形電圧を走査電極ＳＣ１～走査電極ＳＣｎに印加する。
　走査電極ＳＣ１～走査電極ＳＣｎの電圧が電圧Ｖｉ３に到達した後の時刻ｔ９において、走査パルス発生部５９のスイッチング素子Ｑ５Ｌ１～スイッチング素子Ｑ５Ｌｎをオフにし、スイッチング素子Ｑ５Ｈ１～スイッチング素子Ｑ５Ｈｎをオンにする。これにより、走査電極ＳＣ１～走査電極ＳＣｎの電圧は電圧Ｖｉ３から、負の電圧Ｖｉ３に電圧Ｖｑを重畳した電圧（Ｖｉ３＋電圧Ｖｑ）まで上昇する。
　その後、スイッチング素子Ｑ５７をオンにして節点Ｐ５９の電圧を負の電圧Ｖａにクランプし、走査電極ＳＣ１～走査電極ＳＣｎには電圧Ｖａに電圧Ｖｑを重畳した電圧Ｖｃを印加して、続く書込み期間に備える。
　このように、本実施の形態では、強制初期化期間において、走査電極ＳＣ１～走査電極ＳＣｎに上り傾斜波形電圧を印加し終えてから下り傾斜波形電圧の印加を開始するまでの間に、上述した期間Ｔ１２を設ける。
　これにより、走査電極ＳＣ１～走査電極ＳＣｎに下り傾斜波形電圧を印加するときの開始電圧を、電圧Ｖｓから（Ｖｓ－Ｖｅ）×Ｃｐ／（Ｃｐ＋Ｃｐｄ）の分だけ低下することができる。すなわち、電圧Ｖｓから（Ｖｓ－Ｖｅ）×Ｃｐ／（Ｃｐ＋Ｃｐｄ）の分だけ低下した電圧から、第２の傾斜波形電圧発生部５６の動作を開始することができる。
　したがって、上述した期間Ｔ１２を設けずに電圧Ｖｓを下り傾斜波形電圧の開始電圧とする従来技術と比較したときに、下り傾斜波形電圧の勾配が同じであれば、負の電圧Ｖｉ３まで下降する下り傾斜波形電圧を発生するために第２の傾斜波形電圧発生部５６を動作させる時間を短縮することができる。これにより、スイッチング素子Ｑ５６における電力損失を低減することができ、第２の傾斜波形電圧発生部５６の消費電力を低減することができる。
　例えば、電圧Ｖｓ＝２００（Ｖ）、電圧Ｖｅ＝１２０（Ｖ）であり、電極間容量Ｃｐと電極間容量Ｃｐｄとが３：１の比率であれば、下り傾斜波形電圧の開始電圧は以下の分だけ電圧Ｖｓから低下する。
（Ｖｓ－Ｖｅ）×Ｃｐ／（Ｃｐ＋Ｃｐｄ）
＝（２００－１２０）×３／（３＋１）
＝８０×３／４
＝６０
　したがって、この場合では、電圧Ｖｓから６０（Ｖ）だけ電圧が低下した電圧１４０（Ｖ）が下り傾斜波形電圧の開始電圧となる。したがって、第２の傾斜波形電圧発生部５６は、電圧１４０（Ｖ）から電圧Ｖｉ３（例えば、電圧－２００（Ｖ））まで下降する下り傾斜波形電圧を発生すればよくなる。そのため、電圧Ｖｓ（例えば、２００（Ｖ））から電圧Ｖｉ３（例えば、電圧－２００（Ｖ））まで下降する下り傾斜波形電圧を発生するときと比較して、消費電力を低減することができる。
　以上示したように、本発明の実施の形態においては、走査電極ＳＣ１～走査電極ＳＣｎに下り傾斜波形電圧を印加する直前に、走査電極ＳＣ１～走査電極ＳＣｎをハイインピーダンス状態にするとともに、維持電極ＳＵ１～維持電極ＳＵｎの電圧を低下させる。これにより、走査電極ＳＣ１～走査電極ＳＣｎに印加する下り傾斜波形電圧の開始電圧を低下させることができ、従来技術と比較したときに、下り傾斜波形電圧の勾配が同じであれば、負の電圧Ｖｉ３まで下降する下り傾斜波形電圧を発生するために第２の傾斜波形電圧発生部５６を動作させる時間を短縮することができる。これにより、スイッチング素子Ｑ５６における電力損失を低減することができ、第２の傾斜波形電圧発生部５６の消費電力を低減することができる。
　これにより、例えば、定格値が相対的に低い半導体素子を用いて第２の傾斜波形電圧発生部５６を構成することが可能となる。
　（実施の形態２）
　実施の形態１では、強制初期化サブフィールド（本実施の形態では、サブフィールドＳＦ１）の初期化期間（強制初期化期間）に維持電極ＳＵ１～維持電極ＳＵｎおよび走査電極ＳＣ１～走査電極ＳＣｎに印加する駆動電圧波形を発生する際の駆動回路の動作について説明した。本実施の形態では、強制初期化サブフィールド（本実施の形態では、サブフィールドＳＦ１）の初期化期間（強制初期化期間）にデータ電極Ｄ１～データ電極Ｄｍに印加する駆動電圧波形を発生する際の駆動回路の動作について説明する。
　なお、本実施の形態におけるプラズマディスプレイ装置の構成は実施の形態１に示したプラズマディスプレイ装置３０の構成と同じであり、本実施の形態における１フィールドの構成も実施の形態１に示した１フィールドの構成と同じである。したがって、本実施の形態では、それらの説明は省略する。
　図７は、本発明の実施の形態２におけるプラズマディスプレイ装置に用いるパネル１０の各電極に印加する駆動電圧波形の一例を概略的に示す図である。
　図８は、本発明の実施の形態１におけるプラズマディスプレイ装置に用いるパネル１０の各電極に印加する駆動電圧波形の他の一例を概略的に示す図である。
　本実施の形態では、図７、図８に示すように、強制初期化動作を行うサブフィールドＳＦ１の初期化期間の前半部では、データ電極Ｄ１～データ電極Ｄｍには電圧Ｖｄを印加し、維持電極ＳＵ１～維持電極ＳＵｎには電圧０（Ｖ）を印加する。そして、走査電極ＳＣ１～走査電極ＳＣｎには、電圧０（Ｖ）を印加した後に電圧Ｖｉ１を印加し、電圧Ｖｉ１から電圧Ｖｉ２まで緩やかに上昇する上り傾斜波形電圧を印加する。
　そして、図７に示すように、走査電極ＳＣ１～走査電極ＳＣｎに印加する上り傾斜波形電圧が電圧Ｖｉ２に到達したら、走査電極ＳＣ１～走査電極ＳＣｎの電圧を、電圧Ｖｉ２よりも低い電圧Ｖｓまで下げる。このとき、維持電極ＳＵ１～維持電極ＳＵｎに印加する電圧を、一旦、電圧０（Ｖ）から電圧Ｖｓまで上昇する。
　サブフィールドＳＦ１の初期化期間の後半部では、維持電極ＳＵ１～維持電極ＳＵｎには電圧Ｖｓよりも低い正の電圧Ｖｅを印加する。したがって、維持電極ＳＵ１～維持電極ＳＵｎの電位は、高電位である電圧Ｖｓから低電位である電圧Ｖｅに低下する。
　また、サブフィールドＳＦ１の初期化期間の後半部では、データ電極Ｄ１～データ電極Ｄｍに電圧０（Ｖ）を印加する。したがって、データ電極Ｄ１～データ電極Ｄｍの電位は、高電位である電圧Ｖｄから低電位である電圧０（Ｖ）に低下する。
　そして、走査電極ＳＣ１～走査電極ＳＣｎには、電圧Ｖｓよりも低い電圧Ｖｑから負の電圧Ｖｉ３まで緩やかに下降する下り傾斜波形電圧を印加する。
　なお、図８に示すように、走査電極ＳＣ１～走査電極ＳＣｎに印加する上り傾斜波形電圧が電圧Ｖｉ２に到達し、走査電極ＳＣ１～走査電極ＳＣｎに印加する電圧を電圧Ｖｉ２から電圧Ｖｓまで下げるとき、維持電極ＳＵ１～維持電極ＳＵｎに印加する電圧を、電圧０（Ｖ）に維持したままにしてもよい。
　そして、サブフィールドＳＦ１の初期化期間の後半部では、維持電極ＳＵ１～維持電極ＳＵｎには正の電圧Ｖｅを印加し、データ電極Ｄ１～データ電極Ｄｍには電圧０（Ｖ）を印加する。したがって、データ電極Ｄ１～データ電極Ｄｍの電位は、高電位である電圧Ｖｄから低電位である電圧０（Ｖ）に低下する。
　そして、走査電極ＳＣ１～走査電極ＳＣｎには、電圧Ｖｓよりも低い電圧Ｖｑから負の電圧Ｖｉ３まで緩やかに下降する下り傾斜波形電圧を印加する。
　このように、本実施の形態では、サブフィールドＳＦ１の初期化期間の後半部において、走査電極ＳＣ１～走査電極ＳＣｎに下り傾斜波形電圧を印加する直前に、データ電極Ｄ１～データ電極Ｄｍの電位を、高電位である電圧Ｖｄから低電位である電圧０（Ｖ）に低下させる。
　このとき、維持電極ＳＵ１～維持電極ＳＵｎの電位を、図７に示すように高電位である電圧Ｖｓから低電位である電圧Ｖｅに低下させてもよい。あるいは、図８に示すように、維持電極ＳＵ１～維持電極ＳＵｎの電位を低下させるのではなく、電圧０（Ｖ）から電圧Ｖｓに変異する電圧を印加する構成であってもよい。いずれによっても、走査電極ＳＣ１～走査電極ＳＣｎに印加する下り傾斜波形電圧の開始電圧を、電圧Ｖｓから電圧Ｖｓよりも低い電圧に下げることができる。
　図９は、本発明の実施の形態２におけるプラズマディスプレイ装置３０の初期化期間における駆動回路の動作を説明するためのタイミングチャートである。
　図９には、走査電極ＳＣ１～走査電極ＳＣｎに印加する駆動電圧波形、維持電極ＳＵ１～維持電極ＳＵｎに印加する駆動電圧波形、およびデータ電極Ｄ１～データ電極Ｄｍに印加する駆動電圧波形を示す。
　なお、図９は、図７に示した駆動電圧波形を発生するときのタイミングチャートである。
　なお、図９では、強制初期化動作を行う際に発生する電圧波形を期間Ｔ１１、期間Ｔ１２、期間Ｔ１３で示す３つの期間に分割し、それぞれの期間について説明するが、各期間において、走査電極駆動回路３３および維持電極駆動回路３４は、図６で説明した動作と同じ動作をするものとする。したがって、本実施の形態では、走査電極駆動回路３３および維持電極駆動回路３４の動作については説明を省略し、データ電極駆動回路３２の動作について説明する。
　（期間Ｔ１１）
　時刻ｔ１で、データ電極駆動回路３２のスイッチング素子Ｑ７１はオンにし、スイッチング素子Ｑ７２はオフにして、データ電極Ｄ１～データ電極Ｄｍに電圧Ｖｄを印加する。
　（期間Ｔ１２）
　期間Ｔ１１に引き続き、データ電極駆動回路３２のスイッチング素子Ｑ７１はオンにし、スイッチング素子Ｑ７２はオフにして、データ電極Ｄ１～データ電極Ｄｍに電圧Ｖｄを印加する。
　次に、時刻ｔ７において、データ電極Ｄ１～データ電極Ｄｍに高電位から低電位に変化する電圧波形を印加する。具体的には、データ電極駆動回路３２のスイッチング素子Ｑ７１をオフにし、スイッチング素子Ｑ７２をオンにして、データ電極Ｄ１～データ電極Ｄｍに電圧０（Ｖ）を印加する。したがって、時刻ｔ７において、データ電極Ｄ１～データ電極Ｄｍの電位は、高電位である電圧Ｖｄから低電位である電圧０（Ｖ）に低下する。
　このとき、走査電極ＳＣ１～走査電極ＳＣｎはハイインピーダンス状態であるため、データ電極Ｄ１～データ電極Ｄｍの電位が低下すると、走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍの間に形成される電極間容量Ｃｐｄを介して走査電極ＳＣ１～走査電極ＳＣｎの電位も低下する。
　また、実施の形態１で説明したように、時刻ｔ７で維持電極ＳＵ１～維持電極ＳＵｎの電位が電圧Ｖｓから電圧Ｖｅまで低下するので、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎの間に形成される電極間容量Ｃｐを介して、走査電極ＳＣ１～走査電極ＳＣｎの電位は低下する。
　このときの低下電圧は、電極間容量Ｃｐと電極間容量Ｃｐｄとの分圧により決まる。走査電極ＳＣ１～走査電極ＳＣｎの電位は、理想的には、電力を実質的に消費することなく、以下の式による分だけ低下する。
（Ｖｓ－Ｖｅ）×Ｃｐ／（Ｃｐ＋Ｃｐｄ）＋Ｖｄ×Ｃｐｄ／（Ｃｐ＋Ｃｐｄ）
　なお、維持電極ＳＵ１～維持電極ＳＵｎの電位は高電位から低電位に下げず、データ電極Ｄ１～データ電極Ｄｍの電位だけを高電位から低電位に下げるときのこのときの低下電圧は、以下の式のようになる。
Ｖｄ×Ｃｐｄ／（Ｃｐ＋Ｃｐｄ）
　期間Ｔ１３については、図６を用いて説明した動作と同様の動作であるため説明を省略する。
　これにより、走査電極ＳＣ１～走査電極ＳＣｎに下り傾斜波形電圧を印加するときの開始電圧を、電圧Ｖｓから（Ｖｓ－Ｖｅ）×Ｃｐ／（Ｃｐ＋Ｃｐｄ）＋Ｖｄ×Ｃｐｄ／（Ｃｐ＋Ｃｐｄ）の分だけ低下することができる。すなわち、電圧Ｖｓから（Ｖｓ－Ｖｅ）×Ｃｐ／（Ｃｐ＋Ｃｐｄ）＋Ｖｄ×Ｃｐｄ／（Ｃｐ＋Ｃｐｄ）の分だけ低下した電圧から、第２の傾斜波形電圧発生部５６の動作を開始することができる。
　したがって、上述した期間Ｔ１２を設けずに電圧Ｖｓを下り傾斜波形電圧の開始電圧とする従来技術と比較したときに、下り傾斜波形電圧の勾配が同じであれば、負の電圧Ｖｉ３まで下降する下り傾斜波形電圧を発生するために第２の傾斜波形電圧発生部５６を動作させる時間を短縮することができる。これにより、スイッチング素子Ｑ５６における電力損失を低減することができ、第２の傾斜波形電圧発生部５６の消費電力を低減することができる。
　例えば、電圧Ｖｓ＝２００（Ｖ）、電圧Ｖｅ＝１２０（Ｖ）、電圧Ｖｄ＝６０（Ｖ）であり、電極間容量Ｃｐと電極間容量Ｃｐｄとが３：１の比率であれば、下り傾斜波形電圧の開始電圧は以下の分だけ電圧Ｖｓから低下する。
（Ｖｓ－Ｖｅ）×Ｃｐ／（Ｃｐ＋Ｃｐｄ）＋Ｖｄ×Ｃｐｄ／（Ｃｐ＋Ｃｐｄ）
＝（２００－１２０）×３／（３＋１）＋６０×１／（３＋１）
＝８０×３／４＋６０×１／４
＝７５
　したがって、この場合では、電圧Ｖｓから７５（Ｖ）だけ電圧が低下した電圧１２５（Ｖ）が下り傾斜波形電圧の開始電圧となる。したがって、第２の傾斜波形電圧発生部５６は、電圧１２５（Ｖ）から電圧Ｖｉ３（例えば、電圧－２００（Ｖ））まで下降する下り傾斜波形電圧を発生すればよくなる。そのため、電圧Ｖｓ（例えば、電圧２００（Ｖ））から電圧Ｖｉ３（例えば、電圧－２００（Ｖ））まで下降する下り傾斜波形電圧を発生するときと比較して、消費電力を低減することができる。
　なお、図８に示した駆動電圧波形を発生するときのタイミングチャートに関しては説明を省略するが、図８に示した駆動電圧波形を発生するときには、期間Ｔ１２において、維持電極ＳＵ１～維持電極ＳＵｎの印加電圧を電圧０（Ｖ）に維持すればよい。
　以上示したように、本発明の実施の形態においては、走査電極ＳＣ１～走査電極ＳＣｎに下り傾斜波形電圧を印加する直前に、走査電極ＳＣ１～走査電極ＳＣｎをハイインピーダンス状態にするとともに、維持電極ＳＵ１～維持電極ＳＵｎ、およびデータ電極Ｄ１～データ電極Ｄｍの電圧を低下させる。
　または、走査電極ＳＣ１～走査電極ＳＣｎに下り傾斜波形電圧を印加する直前に、走査電極ＳＣ１～走査電極ＳＣｎをハイインピーダンス状態にするとともに、データ電極Ｄ１～データ電極Ｄｍの電圧を低下させる。
　これにより、走査電極ＳＣ１～走査電極ＳＣｎに印加する下り傾斜波形電圧の開始電圧を低下させることができ、従来技術と比較したときに、下り傾斜波形電圧の勾配が同じであれば、負の電圧Ｖｉ３まで下降する下り傾斜波形電圧を発生するために第２の傾斜波形電圧発生部５６を動作させる時間を短縮することができる。これにより、スイッチング素子Ｑ５６における電力損失を低減することができ、第２の傾斜波形電圧発生部５６の消費電力を低減することができる。
　これにより、例えば、定格値が相対的に低い半導体素子を用いて第２の傾斜波形電圧発生部５６を構成することが可能となる。
　（実施の形態３）
　本実施の形態では、維持期間、消去期間、および選択初期化サブフィールド（本実施の形態では、サブフィールドＳＦ２以降のサブフィールド）の初期化期間（選択初期化期間）に走査電極ＳＣ１～走査電極ＳＣｎおよび維持電極ＳＵ１～維持電極ＳＵｎに印加する駆動電圧波形を発生する際の駆動回路の動作について説明する。
　なお、本実施の形態におけるプラズマディスプレイ装置の構成は実施の形態１に示したプラズマディスプレイ装置３０の構成と同じであり、本実施の形態における１フィールドの構成も実施の形態１に示した１フィールドの構成と同じである。したがって、本実施の形態では、それらの説明は省略する。
　図１０は、本発明の実施の形態３におけるプラズマディスプレイ装置の消去期間および初期化期間における駆動回路の動作を説明するためのタイミングチャートである。
　図１０には、走査電極ＳＣ１～走査電極ＳＣｎに印加する駆動電圧波形、および維持電極ＳＵ１～維持電極ＳＵｎに印加する駆動電圧波形を示す。なお、この図面では、維持期間の最後に発生する電圧波形を期間Ｔ２１、期間Ｔ２２で示す２つの期間に分割し、消去期間に発生する電圧波形を期間Ｔ２３、期間Ｔ２４で示す２つの期間に分割し、選択初期化期間において選択初期化動作を行う際に発生する電圧波形を期間Ｔ２５、期間Ｔ２６で示す２つの期間に分割し、それぞれの期間について説明する。
　維持期間では、スイッチング素子Ｑ５５、スイッチング素子Ｑ５６、スイッチング素子Ｑ５７、スイッチング素子Ｑ６５、およびスイッチング素子Ｑ６６はオフに維持し、スイッチング素子Ｑ５８はオンに維持する。また、スイッチング素子Ｑ５Ｈ１～スイッチング素子Ｑ５Ｈｎはオフに維持し、スイッチング素子Ｑ５Ｌ１～スイッチング素子Ｑ５Ｌｎはオンに維持して、走査電極ＳＣ１～走査電極ＳＣｎに節点Ｐ５９の電圧を印加する。
　（期間Ｔ２１）
　期間Ｔ２１では、時刻ｔ１０において、スイッチング素子Ｑ６２およびスイッチング素子Ｑ６４はオンであり、スイッチング素子Ｑ６１およびスイッチング素子Ｑ６３はオフである。したがって、維持電極ＳＵ１～維持電極ＳＵｎの電圧は、電圧０（Ｖ）にクランプされる。
　また、時刻ｔ１０では、スイッチング素子Ｑ５１をオンにし、スイッチング素子Ｑ５２、スイッチング素子Ｑ５３、およびスイッチング素子Ｑ５４をオフにする。これにより、インダクタＬ５１と電極間容量ＣｐとがＬＣ共振し、コンデンサＣ５１に蓄えられた電荷が、スイッチング素子Ｑ５１、ダイオードＤｉ５１、インダクタＬ５１、スイッチング素子Ｑ５８、およびスイッチング素子Ｑ５Ｌ１～スイッチング素子Ｑ５Ｌｎを介して電極間容量Ｃｐに移動する。こうして、走査電極ＳＣ１～走査電極ＳＣｎの電圧が電圧０（Ｖ）から電圧Ｖｓに向かって上昇し始める。
　走査電極ＳＣ１～走査電極ＳＣｎの電圧が電圧Ｖｓ付近まで上昇する時刻ｔ１１において、第１のクランプ部５３のスイッチング素子Ｑ５３をオンにする。これにより、走査電極ＳＣ１～走査電極ＳＣｎは電圧Ｖｓにクランプされる。
　放電セルにて維持放電が発生した後の時刻ｔ１２において、維持パルス発生部５０の第１の電力回収部５１のスイッチング素子Ｑ５１と第１のクランプ部５３のスイッチング素子Ｑ５３をオフにし、第１の電力回収部５１のスイッチング素子Ｑ５２をオンにする。これにより、インダクタＬ５１と電極間容量ＣｐとがＬＣ共振し、電極間容量Ｃｐに蓄えられた電荷が、スイッチング素子Ｑ５Ｌ１～スイッチング素子Ｑ５Ｌｎ、スイッチング素子Ｑ５８、インダクタＬ５１、ダイオードＤｉ５２およびスイッチング素子Ｑ５２を介してコンデンサＣ５１に回収される。こうして、走査電極ＳＣ１～走査電極ＳＣｎの電圧が電圧Ｖｓから電圧０（Ｖ）に向かって下降し始める。
　（期間Ｔ２２）
　走査電極ＳＣ１～走査電極ＳＣｎの電圧が電圧０（Ｖ）付近まで下降する時刻ｔ１３において、第１のクランプ部５３のスイッチング素子Ｑ５４をオンにする。これにより、走査電極ＳＣ１～走査電極ＳＣｎは電圧０（Ｖ）にクランプされる。
　また、時刻ｔ１３では、第２の電力回収部６１のスイッチング素子Ｑ６１をオンにし、第２の電力回収部６１のスイッチング素子Ｑ６２および第２のクランプ部６３のスイッチング素子Ｑ６４をオフにする。これにより、インダクタＬ６１と電極間容量ＣｐとがＬＣ共振し、コンデンサＣ６１に蓄えられた電荷が、スイッチング素子Ｑ６１、ダイオードＤｉ６１、およびインダクタＬ６１を介して電極間容量Ｃｐに移動する。こうして、維持電極ＳＵ１～維持電極ＳＵｎの電圧が電圧０（Ｖ）から電圧Ｖｓに向かって上昇し始める。
　維持電極ＳＵ１～維持電極ＳＵｎの電圧が電圧Ｖｓ付近まで上昇する時刻ｔ１４において、第２のクランプ部６３のスイッチング素子Ｑ６３をオンにする。これにより、維持電極ＳＵ１～維持電極ＳＵｎは電圧Ｖｓにクランプされる。
　放電セルにて維持放電が発生した後の時刻ｔ１５において、維持パルス発生部６０の第２の電力回収部６１のスイッチング素子Ｑ６１および第２のクランプ部６３のスイッチング素子Ｑ６３をオフにし、基準電位設定部６５のスイッチング素子Ｑ６５およびスイッチング素子Ｑ６６をオンにする。これにより維持電極ＳＵ１～維持電極ＳＵｎは、電圧Ｖｓよりも低い電圧Ｖｅにクランプされる。
　（期間Ｔ２３）
　次に、時刻ｔ１６において、走査電極駆動回路３３の維持パルス発生部５０の第１の電力回収部５１のスイッチング素子Ｑ５２、第１のクランプ部５３のスイッチング素子Ｑ５４、および分離部５８のスイッチング素子Ｑ５８をオフにする。これにより、走査電極ＳＣ１～走査電極ＳＣｎをハイインピーダンス状態にする。
　そして、維持電極ＳＵ１～維持電極ＳＵｎに高電位から低電位に変化する電圧波形を印加する。具体的には、維持電極駆動回路３４の基準電位設定部６５のスイッチング素子Ｑ６５およびスイッチング素子Ｑ６６をオフにし、維持パルス発生部６０の第２のクランプ部６３のスイッチング素子Ｑ６４をオンにする。これにより、維持電極ＳＵ１～維持電極ＳＵｎの電位は、高電位である電圧Ｖｅから低電位である電圧０（Ｖ）に低下する。
　このとき、走査電極ＳＣ１～走査電極ＳＣｎはハイインピーダンス状態であるため、維持電極ＳＵ１～維持電極ＳＵｎの電位が低下すると、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎの間に形成される電極間容量Ｃｐを介して、走査電極ＳＣ１～走査電極ＳＣｎの電位も低下する。
　このときの低下電圧は、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間に形成される電極間容量Ｃｐと、走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍ間に形成される電極間容量Ｃｐｄとの分圧により決まる。走査電極ＳＣ１～走査電極ＳＣｎの電位は、理想的には、電力を実質的に消費することなく、以下の式による分だけ低下する。
Ｖｅ×Ｃｐ／（Ｃｐ＋Ｃｐｄ）
　時刻ｔ１７にて、第２の傾斜波形電圧発生部５６の抵抗Ｒ５６に電圧を印加し、コンデンサＣ５６に向かって一定の電流を流す。これにより、スイッチング素子Ｑ５６はオンになり、スイッチング素子Ｑ５６のドレイン電圧は、電圧０（Ｖ）から負の電圧Ｖｉ３に向かってランプ状に下降し、走査電極駆動回路３３の出力電圧も負の電圧Ｖｉ３に向かってランプ状に下降し始める。このとき、傾斜波形電圧の勾配が所望の値（例えば、－１．５Ｖ／μｓｅｃ）になるように、抵抗Ｒ５６に印加する電圧を調整する。
　こうして、電圧０（Ｖ）から上述の式による電圧だけ電圧降下した電圧から、負の電圧Ｖｉ３に向かって下降する下り傾斜波形電圧を発生する。なお、この電圧下降は、抵抗Ｒ５６に電圧を印加している期間、もしくは、節点Ｐ５９の電圧が電圧Ｖｉ３に到達するまで継続する。
　期間Ｔ２３では、このようにして発生した下り傾斜波形電圧を走査電極ＳＣ１～走査電極ＳＣｎに印加する。
　走査電極ＳＣ１～走査電極ＳＣｎの電圧が電圧Ｖｉ３に到達した後の時刻ｔ１８において、走査パルス発生部５９のスイッチング素子Ｑ５Ｌ１～スイッチング素子Ｑ５Ｌｎをオフにし、スイッチング素子Ｑ５Ｈ１～スイッチング素子Ｑ５Ｈｎをオンにする。これにより、走査電極ＳＣ１～走査電極ＳＣｎの電圧は電圧Ｖｉ３から、負の電圧Ｖｉ３に電圧Ｖｑを重畳した電圧（Ｖｉ３＋電圧Ｖｑ）まで上昇する。
　時刻ｔ１９において、走査パルス発生部５９のスイッチング素子Ｑ５Ｈ１～スイッチング素子Ｑ５Ｈｎをオフにし、スイッチング素子Ｑ５Ｌ１～スイッチング素子Ｑ５Ｌｎをオンにする。また、第２の傾斜波形電圧発生部５６のスイッチング素子Ｑ５６をオフにし、維持パルス発生部５０の第１のクランプ部５３のスイッチング素子Ｑ５４および分離部５８のスイッチング素子Ｑ５８をオンにする。これにより、走査電極ＳＣ１～走査電極ＳＣｎは電圧０（Ｖ）にクランプされる。
　このように、本実施の形態では、消去期間において、走査電極ＳＣ１～走査電極ＳＣｎに下り傾斜波形電圧を印加するときの開始電圧を、電圧０（Ｖ）からＶｅ×Ｃｐ／（Ｃｐ＋Ｃｐｄ）の分だけ低下することができる。すなわち、電圧０（Ｖ）からＶｅ×Ｃｐ／（Ｃｐ＋Ｃｐｄ）の分だけ低下した電圧から、第２の傾斜波形電圧発生部５６の動作を開始することができる。
　したがって、電圧０（Ｖ）を下り傾斜波形電圧の開始電圧とする従来技術と比較したときに、下り傾斜波形電圧の勾配が同じであれば、負の電圧Ｖｉ３まで下降する下り傾斜波形電圧を発生するために第２の傾斜波形電圧発生部５６を動作させる時間を短縮することができる。これにより、スイッチング素子Ｑ５６における電力損失を低減することができ、第２の傾斜波形電圧発生部５６の消費電力を低減することができる。
　例えば、電圧Ｖｓ＝２００（Ｖ）、電圧Ｖｅ＝１２０（Ｖ）であり、電極間容量Ｃｐと電極間容量Ｃｐｄとが３：１の比率であれば、下り傾斜波形電圧の開始電圧は以下の分だけ電圧Ｖｓから低下する。
Ｖｅ×Ｃｐ／（Ｃｐ＋Ｃｐｄ）
＝１２０×３／（３＋１）
＝１２０×３／４
＝９０
　したがって、この場合では、電圧０（Ｖ）から９０（Ｖ）だけ電圧が低下した電圧－９０（Ｖ）が下り傾斜波形電圧の開始電圧となる。したがって、第２の傾斜波形電圧発生部５６は、電圧－９０（Ｖ）から電圧Ｖｉ３（例えば、電圧－２００（Ｖ））まで下降する下り傾斜波形電圧を発生すればよくなる。そのため、電圧０（Ｖ）から電圧Ｖｉ３（例えば、電圧－２００（Ｖ））まで下降する下り傾斜波形電圧を発生するときと比較して、消費電力を低減することができる。
　（期間Ｔ２４）
　時刻ｔ２０において、維持パルス発生部５０の第１のクランプ部５３のスイッチング素子Ｑ５４をオフにし、節点Ｐ５９の電圧をハイインピーダンス状態にする。
　次に、第１の傾斜波形電圧発生部５５の抵抗Ｒ５５に電圧を印加し、コンデンサＣ５５に向かって一定の電流を流す。これにより、スイッチング素子Ｑ５５はオンになり、スイッチング素子Ｑ５５のソース電圧は電圧０（Ｖ）からランプ状に上昇し、走査電極駆動回路３３の出力電圧は、電圧Ｖｑからランプ状に上昇し始める。このとき、傾斜波形電圧の勾配が所望の値（例えば、１０Ｖ／μｓｅｃ）になるように、抵抗Ｒ５５に印加する電圧を調整する。
　こうして、電圧０（Ｖ）から電圧Ｖｒに向かって上昇する上り傾斜波形電圧を発生する。なお、この電圧上昇は、抵抗Ｒ５５に電圧を印加している期間、もしくは、節点Ｐ５９の電圧が電圧Ｖｒに到達するまで継続する。
　期間Ｔ２４では、このようにして、電圧０（Ｖ）から放電開始電圧を超える電圧Ｖｒに向かって緩やかに上昇する上り傾斜波形電圧を発生し、走査電極ＳＣ１～走査電極ＳＣｎに印加する。
　走査電極ＳＣ１～走査電極ＳＣｎに印加する電圧が電圧Ｖｒに到達した後の時刻ｔ２１において、第１の傾斜波形電圧発生部５５のスイッチング素子Ｑ５５をオフにする。
　そして、維持パルス発生部５０の第１の電力回収部５１のスイッチング素子Ｑ５２をオンにする。これにより、インダクタＬ５１と電極間容量ＣｐとがＬＣ共振し、電極間容量Ｃｐに蓄えられた電荷が、スイッチング素子Ｑ５Ｌ１～スイッチング素子Ｑ５Ｌｎ、スイッチング素子Ｑ５８、インダクタＬ５１、ダイオードＤｉ５２およびスイッチング素子Ｑ５２を介してコンデンサＣ５１に回収される。こうして、走査電極ＳＣ１～走査電極ＳＣｎの電圧が電圧Ｖｒから電圧０（Ｖ）に向かって下降し始める。
　走査電極ＳＣ１～走査電極ＳＣｎの電圧が電圧０（Ｖ）付近まで下降する時刻ｔ２２において、第１のクランプ部５３のスイッチング素子Ｑ５４をオンにする。これにより、走査電極ＳＣ１～走査電極ＳＣｎは電圧０（Ｖ）にクランプされる。
　（期間Ｔ２５）
　時刻ｔ２３では、維持電極駆動回路３４の維持パルス発生部６０の第２のクランプ部６３のスイッチング素子Ｑ６４をオフにし、第２の電力回収部６１のスイッチング素子Ｑ６１をオンにする。これにより、インダクタＬ６１と電極間容量ＣｐとがＬＣ共振し、コンデンサＣ６１に蓄えられた電荷が、スイッチング素子Ｑ６１、ダイオードＤｉ６１、およびインダクタＬ６１を介して電極間容量Ｃｐに移動する。こうして、維持電極ＳＵ１～維持電極ＳＵｎの電圧が電圧０（Ｖ）から電圧Ｖｓに向かって上昇し始める。
　維持電極ＳＵ１～維持電極ＳＵｎの電圧が電圧Ｖｓ付近まで上昇する時刻ｔ２４において、維持パルス発生部６０の第２のクランプ部６３のスイッチング素子Ｑ６３をオンにする。これにより、維持電極ＳＵ１～維持電極ＳＵｎは電圧Ｖｓにクランプされる。
　次に、時刻ｔ２５において、走査電極駆動回路３３の維持パルス発生部５０の第１の電力回収部５１のスイッチング素子Ｑ５２、第１のクランプ部５３のスイッチング素子Ｑ５４、および分離部５８のスイッチング素子Ｑ５８をオフにする。これにより、走査電極ＳＣ１～走査電極ＳＣｎをハイインピーダンス状態にする。
　そして、維持電極ＳＵ１～維持電極ＳＵｎに高電位から低電位に変化する電圧波形を印加する。具体的には、維持電極駆動回路３４の維持パルス発生部６０の第２の電力回収部６１のスイッチング素子Ｑ６１および第２のクランプ部６３のスイッチング素子Ｑ６３をオフにし、基準電位設定部６５のスイッチング素子Ｑ６５およびスイッチング素子Ｑ６６をオンにする。これにより、維持電極ＳＵ１～維持電極ＳＵｎの電位は、高電位である電圧Ｖｓから低電位である電圧Ｖｅに低下する。
　このとき、走査電極ＳＣ１～走査電極ＳＣｎはハイインピーダンス状態であるため、維持電極ＳＵ１～維持電極ＳＵｎの電位が低下すると、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎの間に形成される電極間容量Ｃｐを介して、走査電極ＳＣ１～走査電極ＳＣｎの電位も低下する。
　このときの低下電圧は、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間に形成される電極間容量Ｃｐと、走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍ間に形成される電極間容量Ｃｐｄとの分圧により決まる。走査電極ＳＣ１～走査電極ＳＣｎの電位は、理想的には、電力を実質的に消費することなく、以下の式による分だけ低下する。
（Ｖｓ－Ｖｅ）×Ｃｐ／（Ｃｐ＋Ｃｐｄ）
　（期間Ｔ２６）
　時刻ｔ２６にて、第２の傾斜波形電圧発生部５６の抵抗Ｒ５６に電圧を印加し、コンデンサＣ５６に向かって一定の電流を流す。これにより、スイッチング素子Ｑ５６はオンになり、スイッチング素子Ｑ５６のドレイン電圧は、電圧０（Ｖ）から負の電圧Ｖｉ３に向かってランプ状に下降し、走査電極駆動回路３３の出力電圧も負の電圧Ｖｉ３に向かってランプ状に下降し始める。このとき、傾斜波形電圧の勾配が所望の値（例えば、－１．５Ｖ／μｓｅｃ）になるように、抵抗Ｒ５６に印加する電圧を調整する。
　こうして、電圧０（Ｖ）から上述の式による電圧だけ電圧降下した電圧から、負の電圧Ｖｉ３に向かって下降する下り傾斜波形電圧を発生する。なお、この電圧下降は、抵抗Ｒ５６に電圧を印加している期間、もしくは、節点Ｐ５９の電圧が電圧Ｖｉ３に到達するまで継続する。
　期間Ｔ２６では、このようにして発生した下り傾斜波形電圧を走査電極ＳＣ１～走査電極ＳＣｎに印加する。
　走査電極ＳＣ１～走査電極ＳＣｎの電圧が電圧Ｖｉ３に到達した後の時刻ｔ２７において、走査パルス発生部５９のスイッチング素子Ｑ５Ｌ１～スイッチング素子Ｑ５Ｌｎをオフにし、スイッチング素子Ｑ５Ｈ１～スイッチング素子Ｑ５Ｈｎをオンにする。これにより、走査電極ＳＣ１～走査電極ＳＣｎの電圧は電圧Ｖｉ３から、負の電圧Ｖｉ３に電圧Ｖｑを重畳した電圧（Ｖｉ３＋電圧Ｖｑ）まで上昇する。
　このように、本実施の形態では、選択初期化期間において、走査電極ＳＣ１～走査電極ＳＣｎに下り傾斜波形電圧を印加するときの開始電圧を、電圧０（Ｖ）から（Ｖｓ－Ｖｅ）×Ｃｐ／（Ｃｐ＋Ｃｐｄ）の分だけ低下することができる。すなわち、電圧０（Ｖ）から（Ｖｓ－Ｖｅ）×Ｃｐ／（Ｃｐ＋Ｃｐｄ）の分だけ低下した電圧から、第２の傾斜波形電圧発生部５６の動作を開始することができる。
　したがって、電圧０（Ｖ）を下り傾斜波形電圧の開始電圧とする従来技術と比較したときに、下り傾斜波形電圧の勾配が同じであれば、負の電圧Ｖｉ３まで下降する下り傾斜波形電圧を発生するために第２の傾斜波形電圧発生部５６を動作させる時間を短縮することができる。これにより、スイッチング素子Ｑ５６における電力損失を低減することができ、第２の傾斜波形電圧発生部５６の消費電力を低減することができる。
　例えば、電圧Ｖｓ＝２００（Ｖ）、電圧Ｖｅ＝１２０（Ｖ）であり、電極間容量Ｃｐと電極間容量Ｃｐｄとが３：１の比率であれば、下り傾斜波形電圧の開始電圧は以下の分だけ電圧Ｖｓから低下する。
（Ｖｓ－Ｖｅ）×Ｃｐ／（Ｃｐ＋Ｃｐｄ）
＝（２００－１２０）×３／（３＋１）
＝８０×３／４
＝６０
　したがって、この場合では、電圧０（Ｖ）から６０（Ｖ）だけ電圧が低下した電圧－６０（Ｖ）が下り傾斜波形電圧の開始電圧となる。したがって、第２の傾斜波形電圧発生部５６は、電圧－６０（Ｖ）から電圧Ｖｉ３（例えば、電圧－２００（Ｖ））まで下降する下り傾斜波形電圧を発生すればよくなる。そのため、電圧０（Ｖ）から電圧Ｖｉ３（例えば、電圧－２００（Ｖ））まで下降する下り傾斜波形電圧を発生するときと比較して、消費電力を低減することができる。
　以上示したように、本発明の実施の形態においては、走査電極ＳＣ１～走査電極ＳＣｎに下り傾斜波形電圧を印加する直前に、走査電極ＳＣ１～走査電極ＳＣｎをハイインピーダンス状態にするとともに、維持電極ＳＵ１～維持電極ＳＵｎの電圧を低下させる。これにより、走査電極ＳＣ１～走査電極ＳＣｎに印加する下り傾斜波形電圧の開始電圧を低下させることができ、従来技術と比較したときに、下り傾斜波形電圧の勾配が同じであれば、負の電圧Ｖｉ３まで下降する下り傾斜波形電圧を発生するために第２の傾斜波形電圧発生部５６を動作させる時間を短縮することができる。これにより、スイッチング素子Ｑ５６における電力損失を低減することができ、第２の傾斜波形電圧発生部５６の消費電力を低減することができる。
　これにより、例えば、定格値が相対的に低い半導体素子を用いて第２の傾斜波形電圧発生部５６を構成することが可能となる。
　（実施の形態４）
　実施の形態３では、維持期間、消去期間、および選択初期化サブフィールド（本実施の形態では、サブフィールドＳＦ２以降のサブフィールド）の初期化期間（選択初期化期間）に走査電極ＳＣ１～走査電極ＳＣｎおよび維持電極ＳＵ１～維持電極ＳＵｎに印加する駆動電圧波形を発生する際の駆動回路の動作について説明した。本実施の形態では、維持期間、消去期間、および選択初期化サブフィールド（本実施の形態では、サブフィールドＳＦ２以降のサブフィールド）の初期化期間（選択初期化期間）にデータ電極Ｄ１～データ電極Ｄｍに印加する駆動電圧波形を発生する際の駆動回路の動作について説明する。
　なお、本実施の形態におけるプラズマディスプレイ装置の構成は実施の形態１に示したプラズマディスプレイ装置３０の構成と同じであり、本実施の形態における１フィールドの構成も実施の形態１に示した１フィールドの構成と同じである。したがって、本実施の形態では、それらの説明は省略する。
　図１１は、本発明の実施の形態４におけるプラズマディスプレイ装置３０の初期化期間における駆動回路の動作を説明するためのタイミングチャートである。
　図１１には、走査電極ＳＣ１～走査電極ＳＣｎに印加する駆動電圧波形、維持電極ＳＵ１～維持電極ＳＵｎに印加する駆動電圧波形、およびデータ電極Ｄ１～データ電極Ｄｍに印加する駆動電圧波形を示す。
　なお、図１１では、維持期間の最後に発生する電圧波形を期間Ｔ２１、期間Ｔ２２で示す２つの期間に分割し、消去期間に発生する電圧波形を期間Ｔ２３、期間Ｔ２４で示す２つの期間に分割し、選択初期化期間において選択初期化動作を行う際に発生する電圧波形を期間Ｔ２５、期間Ｔ２６で示す２つの期間に分割し、それぞれの期間について説明するが、各期間において、走査電極駆動回路３３および維持電極駆動回路３４は、図１０で説明した動作と同じ動作をするものとする。したがって、本実施の形態では、走査電極駆動回路３３および維持電極駆動回路３４の動作については説明を省略し、データ電極駆動回路３２の動作について説明する。
　（期間Ｔ２１）
　期間Ｔ２１では、データ電極駆動回路３２のスイッチング素子Ｑ７１はオフにし、スイッチング素子Ｑ７２はオンにして、データ電極Ｄ１～データ電極Ｄｍに電圧０（Ｖ）を印加する。
　（期間Ｔ２２）
　期間Ｔ２１に引き続き、データ電極駆動回路３２のスイッチング素子Ｑ７１はオフにし、スイッチング素子Ｑ７２はオンにして、データ電極Ｄ１～データ電極Ｄｍに電圧０（Ｖ）を印加する。
　時刻ｔ１５の直前に、データ電極駆動回路３２のスイッチング素子Ｑ７１をオンにし、スイッチング素子Ｑ７２をオフにして、データ電極Ｄ１～データ電極Ｄｍに電圧Ｖｄを印加する。
　次に、時刻ｔ１６において、データ電極Ｄ１～データ電極Ｄｍに高電位から低電位に変化する電圧波形を印加する。具体的には、データ電極駆動回路３２のスイッチング素子Ｑ７１をオフにし、スイッチング素子Ｑ７２をオンにして、データ電極Ｄ１～データ電極Ｄｍに電圧０（Ｖ）を印加する。したがって、時刻ｔ１６において、データ電極Ｄ１～データ電極Ｄｍの電位は、高電位である電圧Ｖｄから低電位である電圧０（Ｖ）に低下する。
　このとき、走査電極ＳＣ１～走査電極ＳＣｎはハイインピーダンス状態であるため、データ電極Ｄ１～データ電極Ｄｍの電位が低下すると、走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍの間に形成される電極間容量Ｃｐｄを介して走査電極ＳＣ１～走査電極ＳＣｎの電位が低下する。
　また、実施の形態３で説明したように、時刻ｔ１６で維持電極ＳＵ１～維持電極ＳＵｎの電位が電圧Ｖｅから電圧０（Ｖ）まで低下するので、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎの間に形成される電極間容量Ｃｐを介して、走査電極ＳＣ１～走査電極ＳＣｎの電位は低下する。
　このときの低下電圧は、電極間容量Ｃｐと電極間容量Ｃｐｄとの分圧により決まる。走査電極ＳＣ１～走査電極ＳＣｎの電位は、理想的には、電力を実質的に消費することなく、以下の式による分だけ低下する。
Ｖｅ×Ｃｐ／（Ｃｐ＋Ｃｐｄ）＋Ｖｄ×Ｃｐｄ／（Ｃｐ＋Ｃｐｄ）
　なお、維持電極ＳＵ１～維持電極ＳＵｎの電位は高電位から低電位に下げず、データ電極Ｄ１～データ電極Ｄｍの電位だけを高電位から低電位に下げるときのこのときの低下電圧は、以下の式のようになる。
Ｖｄ×Ｃｐｄ／（Ｃｐ＋Ｃｐｄ）
　これにより、走査電極ＳＣ１～走査電極ＳＣｎに下り傾斜波形電圧を印加するときの開始電圧を、電圧０（Ｖ）からＶｅ×Ｃｐ／（Ｃｐ＋Ｃｐｄ）＋Ｖｄ×Ｃｐｄ／（Ｃｐ＋Ｃｐｄ）の分だけ低下することができる。すなわち、電圧０（Ｖ）からＶｅ×Ｃｐ／（Ｃｐ＋Ｃｐｄ）＋Ｖｄ×Ｃｐｄ／（Ｃｐ＋Ｃｐｄ）の分だけ低下した電圧から、第２の傾斜波形電圧発生部５６の動作を開始することができる。
　したがって、電圧０（Ｖ）を下り傾斜波形電圧の開始電圧とする従来技術と比較したときに、下り傾斜波形電圧の勾配が同じであれば、負の電圧Ｖｉ３まで下降する下り傾斜波形電圧を発生するために第２の傾斜波形電圧発生部５６を動作させる時間を短縮することができる。これにより、スイッチング素子Ｑ５６における電力損失を低減することができ、第２の傾斜波形電圧発生部５６の消費電力を低減することができる。
　例えば、電圧Ｖｓ＝２００（Ｖ）、電圧Ｖｅ＝１２０（Ｖ）、電圧Ｖｄ＝６０（Ｖ）であり、電極間容量Ｃｐと電極間容量Ｃｐｄとが３：１の比率であれば、下り傾斜波形電圧の開始電圧は以下の分だけ電圧Ｖｓから低下する。
Ｖｅ×Ｃｐ／（Ｃｐ＋Ｃｐｄ）＋Ｖｄ×Ｃｐｄ／（Ｃｐ＋Ｃｐｄ）
＝１２０×３／（３＋１）＋６０×１／（３＋１）
＝１２０×３／４＋６０×１／４
＝９０＋１５
＝１０５
　したがって、この場合では、電圧０（Ｖ）から１０５（Ｖ）だけ電圧が低下した電圧－１０５（Ｖ）が下り傾斜波形電圧の開始電圧となる。したがって、第２の傾斜波形電圧発生部５６は、電圧－１０５（Ｖ）から電圧Ｖｉ３（例えば、電圧－２００（Ｖ））まで下降する下り傾斜波形電圧を発生すればよくなる。そのため、電圧０（Ｖ）から電圧Ｖｉ３（例えば、電圧－２００（Ｖ））まで下降する下り傾斜波形電圧を発生するときと比較して、消費電力を低減することができる。
　（期間Ｔ２３）
　期間Ｔ２３では、データ電極駆動回路３２のスイッチング素子Ｑ７１はオフにし、スイッチング素子Ｑ７２はオンにして、データ電極Ｄ１～データ電極Ｄｍに電圧０（Ｖ）を印加する。
　（期間Ｔ２４）
　期間Ｔ２４では、期間Ｔ２３に引き続き、データ電極駆動回路３２のスイッチング素子Ｑ７１はオフにし、スイッチング素子Ｑ７２はオンにして、データ電極Ｄ１～データ電極Ｄｍに電圧０（Ｖ）を印加する。
　（期間Ｔ２５）
　期間Ｔ２４に引き続き、データ電極駆動回路３２のスイッチング素子Ｑ７１はオフにし、スイッチング素子Ｑ７２はオンにして、データ電極Ｄ１～データ電極Ｄｍに電圧０（Ｖ）を印加する。
　時刻ｔ２４の直後に、データ電極駆動回路３２のスイッチング素子Ｑ７１をオンにし、スイッチング素子Ｑ７２をオフにして、データ電極Ｄ１～データ電極Ｄｍに電圧Ｖｄを印加する。
　次に、時刻ｔ２５において、データ電極Ｄ１～データ電極Ｄｍに高電位から低電位に変化する電圧波形を印加する。具体的には、データ電極駆動回路３２のスイッチング素子Ｑ７１をオフにし、スイッチング素子Ｑ７２をオンにして、データ電極Ｄ１～データ電極Ｄｍに電圧０（Ｖ）を印加する。したがって、時刻ｔ２５において、データ電極Ｄ１～データ電極Ｄｍの電位は、高電位である電圧Ｖｄから低電位である電圧０（Ｖ）に低下する。
　このとき、走査電極ＳＣ１～走査電極ＳＣｎはハイインピーダンス状態であるため、データ電極Ｄ１～データ電極Ｄｍの電位が低下すると、走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍの間に形成される電極間容量Ｃｐｄを介して走査電極ＳＣ１～走査電極ＳＣｎの電位が低下する。
　また、実施の形態３で説明したように、時刻ｔ２５で維持電極ＳＵ１～維持電極ＳＵｎの電位が電圧Ｖｓから電圧Ｖｅまで低下するので、走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎの間に形成される電極間容量Ｃｐを介して、走査電極ＳＣ１～走査電極ＳＣｎの電位は低下する。
　このときの低下電圧は、電極間容量Ｃｐと電極間容量Ｃｐｄとの分圧により決まる。走査電極ＳＣ１～走査電極ＳＣｎの電位は、理想的には、電力を実質的に消費することなく、以下の式による分だけ低下する。
（Ｖｓ－Ｖｅ）×Ｃｐ／（Ｃｐ＋Ｃｐｄ）＋Ｖｄ×Ｃｐｄ／（Ｃｐ＋Ｃｐｄ）
　これにより、走査電極ＳＣ１～走査電極ＳＣｎに下り傾斜波形電圧を印加するときの開始電圧を、電圧０（Ｖ）から（Ｖｓ－Ｖｅ）×Ｃｐ／（Ｃｐ＋Ｃｐｄ）＋Ｖｄ×Ｃｐｄ／（Ｃｐ＋Ｃｐｄ）の分だけ低下することができる。すなわち、電圧０（Ｖ）から（Ｖｓ－Ｖｅ）×Ｃｐ／（Ｃｐ＋Ｃｐｄ）＋Ｖｄ×Ｃｐｄ／（Ｃｐ＋Ｃｐｄ）の分だけ低下した電圧から、第２の傾斜波形電圧発生部５６の動作を開始することができる。
　したがって、電圧０（Ｖ）を下り傾斜波形電圧の開始電圧とする従来技術と比較したときに、下り傾斜波形電圧の勾配が同じであれば、負の電圧Ｖｉ３まで下降する下り傾斜波形電圧を発生するために第２の傾斜波形電圧発生部５６を動作させる時間を短縮することができる。これにより、スイッチング素子Ｑ５６における電力損失を低減することができ、第２の傾斜波形電圧発生部５６の消費電力を低減することができる。
　例えば、電圧Ｖｓ＝２００（Ｖ）、電圧Ｖｅ＝１２０（Ｖ）、電圧Ｖｄ＝６０（Ｖ）であり、電極間容量Ｃｐと電極間容量Ｃｐｄとが３：１の比率であれば、下り傾斜波形電圧の開始電圧は以下の分だけ電圧Ｖｓから低下する。
（Ｖｓ－Ｖｅ）×Ｃｐ／（Ｃｐ＋Ｃｐｄ）＋Ｖｄ×Ｃｐｄ／（Ｃｐ＋Ｃｐｄ）
＝（２００－１２０）×３／（３＋１）＋６０×１／（３＋１）
＝８０×３／４＋６０×１／４
＝６０＋１５
＝７５
　したがって、この場合では、電圧０(Ｖ)から７５（Ｖ）だけ電圧が低下した電圧－７５（Ｖ）が下り傾斜波形電圧の開始電圧となる。したがって、第２の傾斜波形電圧発生部５６は、電圧－７５（Ｖ）から電圧Ｖｉ３（例えば、電圧－２００（Ｖ））まで下降する下り傾斜波形電圧を発生すればよくなる。そのため、電圧０（Ｖ）から電圧Ｖｉ３（例えば、電圧－２００（Ｖ））まで下降する下り傾斜波形電圧を発生するときと比較して、消費電力を低減することができる。
　（期間Ｔ２６）
　期間Ｔ２６では、データ電極駆動回路３２のスイッチング素子Ｑ７１はオフにし、スイッチング素子Ｑ７２はオンにして、データ電極Ｄ１～データ電極Ｄｍに電圧０（Ｖ）を印加する。
　以上示したように、本発明の実施の形態においては、走査電極ＳＣ１～走査電極ＳＣｎに下り傾斜波形電圧を印加する直前に、走査電極ＳＣ１～走査電極ＳＣｎをハイインピーダンス状態にするとともに、維持電極ＳＵ１～維持電極ＳＵｎおよびデータ電極Ｄ１～データ電極Ｄｍの電圧を低下させる。
　または、走査電極ＳＣ１～走査電極ＳＣｎに下り傾斜波形電圧を印加する直前に、走査電極ＳＣ１～走査電極ＳＣｎをハイインピーダンス状態にするとともに、データ電極Ｄ１～データ電極Ｄｍの電圧を低下させる。
　これにより、走査電極ＳＣ１～走査電極ＳＣｎに印加する下り傾斜波形電圧の開始電圧を低下させることができ、従来技術と比較したときに、下り傾斜波形電圧の勾配が同じであれば、負の電圧Ｖｉ３まで下降する下り傾斜波形電圧を発生するために第２の傾斜波形電圧発生部５６を動作させる時間を短縮することができる。これにより、スイッチング素子Ｑ５６における電力損失を低減することができ、第２の傾斜波形電圧発生部５６の消費電力を低減することができる。
　これにより、例えば、定格値が相対的に低い半導体素子を用いて第２の傾斜波形電圧発生部５６を構成することが可能となる。
　なお、本発明の実施の形態においては、走査電極ＳＣ１～走査電極ＳＣｎに下り傾斜波形電圧を印加する直前に、走査電極ＳＣ１～走査電極ＳＣｎをハイインピーダンス状態にするとともに、維持電極ＳＵ１～維持電極ＳＵｎに高電位から低電位に変化する電圧波形を印加することで走査電極ＳＣ１～走査電極ＳＣｎと維持電極ＳＵ１～維持電極ＳＵｎとの間に発生する電極間容量Ｃｐを介して走査電極ＳＣ１～走査電極ＳＣｎの電位を低下させる。この走査電極ＳＣ１～走査電極ＳＣｎの電位が低下するときに放電セルに放電が発生しないように、維持電極ＳＵ１～維持電極ＳＵｎの電位変化を設定するものとする。
　また、本発明の実施の形態においては、走査電極ＳＣ１～走査電極ＳＣｎに下り傾斜波形電圧を印加する直前に、走査電極ＳＣ１～走査電極ＳＣｎをハイインピーダンス状態にするとともに、データ電極Ｄ１～データ電極Ｄｍに高電位から低電位に変化する電圧波形を印加することで走査電極ＳＣ１～走査電極ＳＣｎとデータ電極Ｄ１～データ電極Ｄｍとの間に発生する電極間容量Ｃｐｄを介して走査電極ＳＣ１～走査電極ＳＣｎの電位を低下させる。この走査電極ＳＣ１～走査電極ＳＣｎの電位が低下するときに放電セルに放電が発生しないように、データ電極Ｄ１～データ電極Ｄｍの電位変化を設定するものとする。
　なお、本発明は１フィールドを構成するサブフィールドの数、強制初期化サブフィールドとするサブフィールド、各サブフィールドが有する階調重み等が上述した数値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
　なお、図３、図６、図７、図８、図９、図１０、図１１に示した駆動電圧波形は本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこの駆動電圧波形に限定されるものではない。
　また、図４、図５に示した回路構成も本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこれらの回路構成に限定されるものではない。
　なお、本発明における実施の形態に示した各回路ブロックは、実施の形態に示した各動作を行う電気回路として構成されてもよく、あるいは、同様の動作をするようにプログラミングされたマイクロコンピュータ等を用いて構成されてもよい。
　なお、本発明における実施の形態では、１つのフィールドを１０のサブフィールドで構成する例を説明した。しかし、本発明は１フィールドを構成するサブフィールドの数が何ら上記の数に限定されるものではない。例えば、サブフィールドの数をより多くすることで、パネル１０に表示できる階調の数をさらに増加することができる。あるいは、サブフィールドの数をより少なくすることで、パネル１０の駆動に要する時間を短縮することができる。
　なお、本発明における実施の形態では、１画素を赤、緑、青の３色の放電セルで構成する例を説明したが、１画素を４色あるいはそれ以上の色の放電セルで構成するパネルにおいても、本発明における実施の形態に示した構成を適用することは可能であり、同様の効果を得ることができる。
　なお、本発明の実施の形態において示した具体的な数値は、画面サイズが５０インチ、表示電極対１４の数が１０２４のパネル１０の特性にもとづき設定したものであって、単に実施の形態における一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、各数値はパネルの仕様やパネルの特性、およびプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。また、１フィールドを構成するサブフィールドの数や各サブフィールドの階調重み等も本発明における実施の形態に示した値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
　本発明は、高精細度化された大画面のパネルであっても、消費電力の増大を抑制して安定した放電を発生することが可能であるので、パネルの駆動方法およびプラズマディスプレイ装置として有用である。
　１０　　パネル
　１１　　前面基板
　１２　　走査電極
　１３　　維持電極
　１４　　表示電極対
　１５，２３　　誘電体層
　１６　　保護層
　２１　　背面基板
　２２　　データ電極
　２４　　隔壁
　２５，２５Ｒ，２５Ｇ，２５Ｂ　　蛍光体層
　３０　　プラズマディスプレイ装置
　３１　　画像信号処理回路
　３２　　データ電極駆動回路
　３３　　走査電極駆動回路
　３４　　維持電極駆動回路
　３５　　タイミング発生回路
　５０　　維持パルス発生部
　５１　　第１の電力回収部
　５３　　第１のクランプ部
　５５　　第１の傾斜波形電圧発生部
　５６　　第２の傾斜波形電圧発生部
　５７　　基準電位設定部
　５８　　分離部
　５９　　走査パルス発生部
　６０　　維持パルス発生部
　６１　　第２の電力回収部
　６３　　第２のクランプ部
　６５　　基準電位設定部
　Ｃｐ，Ｃｐｄ　　電極間容量
　Ｑ５１，Ｑ５２，Ｑ５３，Ｑ５４，Ｑ５５，Ｑ５６，Ｑ５７，Ｑ５８，Ｑ６１，Ｑ６２，Ｑ６３，Ｑ６４，Ｑ６５，Ｑ６６，Ｑ５Ｈ１～Ｑ５Ｈｎ，Ｑ５Ｌ１～Ｑ５Ｌｎ　　スイッチング素子
　Ｄｉ５１，Ｄｉ５２，Ｄｉ６１，Ｄｉ６２　　ダイオード
　Ｌ５１，Ｌ６１　　インダクタ
　Ｒ５５，Ｒ５６　　抵抗
　Ｃ５１，Ｃ５５，Ｃ５６，Ｃ６１　　コンデンサ
　Ｅ５９　　電源
　Ｐ５９　　節点

Claims (8)

  1. 走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルを、所定の負の電圧に向かって下降する下り傾斜波形電圧を前記走査電極に印加する初期化期間と、書込み期間と、維持期間とを有する複数のサブフィールドで１フィールドを構成して駆動するプラズマディスプレイパネルの駆動方法であって、
    前記初期化期間において、
    前記下り傾斜波形電圧を前記走査電極に印加する前に、前記走査電極をハイインピーダンス状態にするとともに、前記維持電極に高電位から低電位に変化する電圧波形を印加することで前記走査電極の電位を低下させ、
    前記低下した後の電位を前記下り傾斜波形電圧の開始電圧とする
    ことを特徴とするプラズマディスプレイパネルの駆動方法。
  2. 走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルを、所定の負の電圧に向かって下降する下り傾斜波形電圧を前記走査電極に印加する初期化期間と、書込み期間と、維持期間とを有する複数のサブフィールドで１フィールドを構成して駆動するプラズマディスプレイパネルの駆動方法であって、
    前記初期化期間において、
    前記下り傾斜波形電圧を前記走査電極に印加する前に、前記走査電極をハイインピーダンス状態にするとともに、前記データ電極に高電位から低電位に変化する電圧波形を印加することで前記走査電極の電位を低下させ、
    前記低下した後の電位を前記下り傾斜波形電圧の開始電圧とする
    ことを特徴とするプラズマディスプレイパネルの駆動方法。
  3. 走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルを、書込み期間と、維持期間と、所定の負の電圧に向かって下降する下り傾斜波形電圧を前記走査電極に印加する消去期間とを有する複数のサブフィールドで１フィールドを構成して駆動するプラズマディスプレイパネルの駆動方法であって、
    前記消去期間において、
    前記下り傾斜波形電圧を前記走査電極に印加する前に、前記走査電極をハイインピーダンス状態にするとともに、前記維持電極に高電位から低電位に変化する電圧波形を印加することで前記走査電極の電位を低下させ、
    前記低下した後の電位を前記下り傾斜波形電圧の開始電圧とする
    ことを特徴とするプラズマディスプレイパネルの駆動方法。
  4. 走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルを、書込み期間と、維持期間と、所定の負の電圧に向かって下降する下り傾斜波形電圧を前記走査電極に印加する消去期間とを有する複数のサブフィールドで１フィールドを構成して駆動するプラズマディスプレイパネルの駆動方法であって、
    前記消去期間において、
    前記下り傾斜波形電圧を前記走査電極に印加する前に、前記走査電極をハイインピーダンス状態にするとともに、前記データ電極に高電位から低電位に変化する電圧波形を印加することで前記走査電極の電位を低下させ、
    前記低下した後の電位を前記下り傾斜波形電圧の開始電圧とする
    ことを特徴とするプラズマディスプレイパネルの駆動方法。
  5. 走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、
    所定の負の電圧に向かって下降する下り傾斜波形電圧を前記走査電極に印加する初期化期間と、書込み期間と、維持期間とを有する複数のサブフィールドで１フィールドを構成して前記プラズマディスプレイパネルを駆動する駆動回路とを備えたプラズマディスプレイ装置であって、
    前記駆動回路は、
    前記初期化期間において、
    前記下り傾斜波形電圧を前記走査電極に印加する前に、前記走査電極をハイインピーダンス状態にするとともに、前記維持電極に高電位から低電位に変化する電圧波形を印加することで前記走査電極の電位を低下させ、
    前記低下した後の電位を前記下り傾斜波形電圧の開始電圧とする
    ことを特徴とするプラズマディスプレイ装置。
  6. 走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、
    所定の負の電圧に向かって下降する下り傾斜波形電圧を前記走査電極に印加する初期化期間と、書込み期間と、維持期間とを有する複数のサブフィールドで１フィールドを構成して前記プラズマディスプレイパネルを駆動する駆動回路とを備えたプラズマディスプレイ装置であって、
    前記駆動回路は、
    前記初期化期間において、
    前記下り傾斜波形電圧を前記走査電極に印加する前に、前記走査電極をハイインピーダンス状態にするとともに、前記データ電極に高電位から低電位に変化する電圧波形を印加することで前記走査電極の電位を低下させ、
    前記低下した後の電位を前記下り傾斜波形電圧の開始電圧とする
    ことを特徴とするプラズマディスプレイ装置。
  7. 走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、
    書込み期間と、維持期間と、所定の負の電圧に向かって下降する下り傾斜波形電圧を前記走査電極に印加する消去期間とを有する複数のサブフィールドで１フィールドを構成して前記プラズマディスプレイパネルを駆動する駆動回路とを備えたプラズマディスプレイ装置であって、
    前記駆動回路は、
    前記初期化期間において、
    前記下り傾斜波形電圧を前記走査電極に印加する前に、前記走査電極をハイインピーダンス状態にするとともに、前記維持電極に高電位から低電位に変化する電圧波形を印加することで前記走査電極の電位を低下させ、
    前記低下した後の電位を前記下り傾斜波形電圧の開始電圧とする
    ことを特徴とするプラズマディスプレイ装置。
  8. 走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、
    書込み期間と、維持期間と、所定の負の電圧に向かって下降する下り傾斜波形電圧を前記走査電極に印加する消去期間とを有する複数のサブフィールドで１フィールドを構成して前記プラズマディスプレイパネルを駆動する駆動回路とを備えたプラズマディスプレイ装置であって、
    前記駆動回路は、
    前記初期化期間において、
    前記下り傾斜波形電圧を前記走査電極に印加する前に、前記走査電極をハイインピーダンス状態にするとともに、前記データ電極に高電位から低電位に変化する電圧波形を印加することで前記走査電極の電位を低下させ、
    前記低下した後の電位を前記下り傾斜波形電圧の開始電圧とする
    ことを特徴とするプラズマディスプレイ装置。
PCT/JP2012/000442 2011-01-27 2012-01-25 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 WO2012102029A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012554684A JPWO2012102029A1 (ja) 2011-01-27 2012-01-25 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
CN201280004403.2A CN103282952A (zh) 2011-01-27 2012-01-25 等离子显示面板的驱动方法以及等离子显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011014951 2011-01-27
JP2011-014951 2011-01-27

Publications (1)

Publication Number Publication Date
WO2012102029A1 true WO2012102029A1 (ja) 2012-08-02

Family

ID=46580604

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/000442 WO2012102029A1 (ja) 2011-01-27 2012-01-25 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Country Status (3)

Country Link
JP (1) JPWO2012102029A1 (ja)
CN (1) CN103282952A (ja)
WO (1) WO2012102029A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003177704A (ja) * 2001-10-10 2003-06-27 Lg Electronics Inc プラズマディスプレーパネル及びその駆動方法
JP2004198777A (ja) * 2002-12-19 2004-07-15 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2005107510A (ja) * 2003-10-01 2005-04-21 Samsung Sdi Co Ltd プラズマディスプレイパネル及びその駆動方法
JP2006018298A (ja) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd プラズマ表示パネルの駆動方法
WO2008066085A1 (fr) * 2006-11-28 2008-06-05 Panasonic Corporation Écran à plasma et procédé de commande de celui-ci
WO2009034681A1 (ja) * 2007-09-11 2009-03-19 Panasonic Corporation 駆動装置、駆動方法およびプラズマディスプレイ装置
WO2009040983A1 (ja) * 2007-09-26 2009-04-02 Panasonic Corporation 駆動装置、駆動方法およびプラズマディスプレイ装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3201603B1 (ja) * 1999-06-30 2001-08-27 富士通株式会社 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路
KR100610891B1 (ko) * 2004-08-11 2006-08-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100748989B1 (ko) * 2006-03-14 2007-08-13 엘지전자 주식회사 플라즈마 디스플레이 장치의 구동 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003177704A (ja) * 2001-10-10 2003-06-27 Lg Electronics Inc プラズマディスプレーパネル及びその駆動方法
JP2004198777A (ja) * 2002-12-19 2004-07-15 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
JP2005107510A (ja) * 2003-10-01 2005-04-21 Samsung Sdi Co Ltd プラズマディスプレイパネル及びその駆動方法
JP2006018298A (ja) * 2004-06-30 2006-01-19 Samsung Sdi Co Ltd プラズマ表示パネルの駆動方法
WO2008066085A1 (fr) * 2006-11-28 2008-06-05 Panasonic Corporation Écran à plasma et procédé de commande de celui-ci
WO2009034681A1 (ja) * 2007-09-11 2009-03-19 Panasonic Corporation 駆動装置、駆動方法およびプラズマディスプレイ装置
WO2009040983A1 (ja) * 2007-09-26 2009-04-02 Panasonic Corporation 駆動装置、駆動方法およびプラズマディスプレイ装置

Also Published As

Publication number Publication date
JPWO2012102029A1 (ja) 2014-06-30
CN103282952A (zh) 2013-09-04

Similar Documents

Publication Publication Date Title
JP5169960B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010119637A1 (ja) プラズマディスプレイパネルの駆動方法
JP2007304259A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5310876B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010019961A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JPWO2008084819A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2012102029A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2008096803A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012090451A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010266651A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010131466A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5252095B2 (ja) プラズマディスプレイ装置
WO2013111588A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP5263450B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011085649A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2010266652A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009265465A (ja) プラズマディスプレイパネル表示装置とその駆動方法
WO2012102032A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102043A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102031A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012017633A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
WO2012114735A1 (ja) プラズマディスプレイ装置
WO2013046652A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012081231A1 (ja) プラズマディスプレイ装置
WO2012017647A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12738862

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2012554684

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 12738862

Country of ref document: EP

Kind code of ref document: A1