WO2013111588A1 - プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 - Google Patents

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 Download PDF

Info

Publication number
WO2013111588A1
WO2013111588A1 PCT/JP2013/000336 JP2013000336W WO2013111588A1 WO 2013111588 A1 WO2013111588 A1 WO 2013111588A1 JP 2013000336 W JP2013000336 W JP 2013000336W WO 2013111588 A1 WO2013111588 A1 WO 2013111588A1
Authority
WO
WIPO (PCT)
Prior art keywords
voltage
discharge
sustain
electrode
subfield
Prior art date
Application number
PCT/JP2013/000336
Other languages
English (en)
French (fr)
Inventor
卓也 下村
Original Assignee
パナソニック株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニック株式会社 filed Critical パナソニック株式会社
Publication of WO2013111588A1 publication Critical patent/WO2013111588A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Definitions

  • the present invention relates to a plasma display device using an AC surface discharge type plasma display panel and a driving method of the plasma display panel.
  • an AC surface discharge type plasma display panel (hereinafter abbreviated as “panel”), a large number of discharge cells, which are light emitting elements constituting pixels, are formed between a front substrate and a rear substrate that are arranged to face each other.
  • a front substrate a plurality of pairs of display electrodes composed of a pair of scan electrodes and sustain electrodes are formed on the front glass substrate in parallel with each other.
  • the back substrate has a plurality of parallel data electrodes formed on a glass substrate on the back side.
  • Each discharge cell is coated with one of red (R), green (G), and blue (B) phosphors, and a discharge gas is enclosed therein.
  • R red
  • G green
  • B blue
  • an ultraviolet ray is generated by causing a gas discharge, and the phosphor is excited to emit light by the ultraviolet ray.
  • a subfield method is generally used as a method of displaying an image in an image display area of a panel by combining binary control of light emission and non-light emission in a light emitting element.
  • each discharge cell In the subfield method, one field is divided into a plurality of subfields having different emission luminances.
  • each discharge cell light emission / non-light emission of each subfield is controlled by a combination according to the gradation value to be displayed.
  • each discharge cell emits light with brightness corresponding to the gradation value to be displayed, and a color image composed of various combinations of gradation values is displayed in the image display area of the panel.
  • one field constitutes one image displayed on the panel. That is, a moving image is displayed on the panel by continuously displaying one image composed of one field on the panel.
  • Each subfield has an initialization period, an address period, and a sustain period.
  • a ramp waveform voltage that gradually rises or falls is applied to each scan electrode, and a weak setup discharge is generated in each discharge cell.
  • wall charges necessary for the subsequent address operation are formed, and priming particles (excited particles for generating the discharge) for generating the address discharge stably are generated.
  • the scan pulse is sequentially applied to the scan electrodes, and the address pulse is selectively applied to the data electrodes based on the image signal to be displayed.
  • an address discharge is generated between the scan electrode and the data electrode of the discharge cell to emit light, and a wall charge is formed in the discharge cell.
  • each discharge cell emits light at a luminance corresponding to the luminance weight determined for each subfield. In this way, each discharge cell of the panel is caused to emit light with a luminance corresponding to the gradation value of the image signal, and an image is displayed in the image display area of the panel.
  • the power recovery circuit LC resonates the interelectrode capacitance and inductor generated between the scan electrode and the sustain electrode, recovers the power stored in the interelectrode capacitance in the power recovery capacitor, and LC recovers the recovered power To recycle and generate sustain pulses.
  • Miller integrator circuits use semiconductor elements in the active region. Therefore, in order to configure a Miller integrating circuit by connecting semiconductor elements in parallel, it is necessary to use semiconductor elements having the same characteristics, and the semiconductor elements that can be used for configuring the Miller integrating circuit are limited.
  • the driving method of the plasma display panel drives a panel including a plurality of discharge cells each having a display electrode pair including a scan electrode and a sustain electrode and a data electrode by forming a single field with a plurality of subfields.
  • the voltage of the scan electrode is displaced from the base potential to the first voltage by LC resonance, and the voltage of the scan electrode is displaced from the first voltage to the second voltage by the Miller integrating circuit. .
  • the plasma display device includes a panel including a plurality of discharge cells each having a display electrode pair including a scan electrode and a sustain electrode and a data electrode, and a drive circuit.
  • the drive circuit has a ramp waveform voltage generation unit having a Miller integration circuit and a power recovery unit, and drives a panel by configuring one field with a plurality of subfields having an initialization period, an address period, and a sustain period. To do.
  • the power recovery unit shifts the voltage of the scan electrode from the base potential to the first voltage by LC resonance.
  • the ramp waveform voltage generator shifts the voltage of the scan electrode from the first voltage to the second voltage by the Miller integrating circuit.
  • the first voltage is set to a voltage at which no discharge is generated in the discharge cell
  • the second voltage is an initializing discharge generated in the discharge cell that has generated a sustain discharge in the sustain period of the immediately preceding subfield.
  • the discharge cells that did not generate the voltage may be set to a voltage that does not generate the initializing discharge.
  • the first voltage may be a negative voltage
  • the second voltage may be a negative voltage whose absolute value is larger than the absolute value of the first voltage
  • FIG. 1 is an exploded perspective view showing an example of the structure of a panel used in the plasma display device in accordance with the exemplary embodiment of the present invention.
  • FIG. 2 is a diagram showing an example of the electrode arrangement of the panel used in the plasma display device in accordance with the exemplary embodiment of the present invention.
  • FIG. 3 is a diagram schematically showing an example of a drive voltage waveform applied to each electrode of the panel used in the plasma display device in accordance with the exemplary embodiment of the present invention.
  • FIG. 4 is a diagram schematically showing an example of a circuit block constituting the plasma display device according to the embodiment of the present invention.
  • FIG. 5 is a circuit diagram schematically showing a configuration example of the scan electrode driving circuit of the plasma display device in accordance with the exemplary embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing an example of the structure of a panel used in the plasma display device in accordance with the exemplary embodiment of the present invention.
  • FIG. 2 is a diagram showing an example of the electrode arrangement
  • FIG. 6 is a circuit diagram schematically showing a configuration example of a downward ramp waveform voltage generation unit and a power recovery unit included in the ramp waveform voltage generation unit of the plasma display device in accordance with the exemplary embodiment of the present invention.
  • FIG. 7 is a timing chart showing an example of the operation in the ramp waveform voltage generator of the plasma display device in accordance with the exemplary embodiment of the present invention.
  • FIG. 1 is an exploded perspective view showing an example of the structure of a panel used in the plasma display device in accordance with the exemplary embodiment of the present invention.
  • a plurality of display electrode pairs 14 each including a scanning electrode 12 and a sustaining electrode 13 are formed on a glass front substrate 11.
  • a dielectric layer 15 is formed so as to cover the display electrode pair 14, and a protective layer 16 is formed on the dielectric layer 15.
  • the front substrate 11 serves as an image display surface on which an image is displayed.
  • a plurality of data electrodes 22 are formed on the rear substrate 21, a dielectric layer 23 is formed so as to cover the data electrodes 22, and a grid-like partition wall 24 is further formed thereon.
  • the phosphor layer 25R that emits red (R), the phosphor layer 25G that emits green (G), and the phosphor layer that emits blue (B) are formed on the side surfaces of the barrier ribs 24 and the surface of the dielectric layer 23. 25B is provided.
  • the phosphor layer 25R, the phosphor layer 25G, and the phosphor layer 25B are collectively referred to as a phosphor layer 25.
  • the front substrate 11 and the rear substrate 21 are arranged to face each other so that the display electrode pair 14 and the data electrode 22 intersect each other with a minute space therebetween, and a discharge space is provided in the gap between the front substrate 11 and the rear substrate 21.
  • the outer peripheral part is sealed with sealing materials, such as glass frit.
  • sealing materials such as glass frit.
  • a mixed gas of neon and xenon is sealed in the discharge space as a discharge gas.
  • a discharge gas having a xenon partial pressure of 10% is used in order to improve the luminance when a discharge occurs.
  • the present invention is not limited to this configuration for the discharge gas.
  • the discharge space is partitioned into a plurality of sections by the barrier ribs 24, and discharge cells, which are light-emitting elements constituting the pixels, are formed at the intersections between the display electrode pairs 14 and the data electrodes 22.
  • discharge is generated in these discharge cells, and the phosphor layer 25 emits light (discharge cells are turned on), thereby displaying a color image on the panel 10.
  • one pixel is composed of three consecutive discharge cells arranged in the direction in which the display electrode pair 14 extends.
  • the three discharge cells are a discharge cell having a phosphor layer 25R and emitting red (R) light (hereinafter referred to as “red discharge cell” or “red pixel”), and a phosphor layer 25G.
  • Discharge cells hereinafter referred to as “green discharge cells” or “green pixels”) having a green color (G)
  • green pixels having a phosphor layer 25B.
  • the structure of the panel 10 is not limited to the above-described structure, and may be, for example, provided with a stripe-shaped partition wall.
  • FIG. 2 is a diagram showing an example of the electrode arrangement of the panel used in the plasma display device in accordance with the exemplary embodiment of the present invention.
  • n scan electrodes SC1 to SCn scan electrode 12 in FIG. 1
  • n sustain electrodes SU1 to SUn sustain electrode 13 in FIG. 1 extended in the first direction
  • the m data electrodes D1 to Dm data electrode 22 in FIG. 1 extended in the second direction intersecting the first direction are arranged.
  • the first direction is referred to as a row direction (or horizontal direction or line direction), and the second direction is referred to as a column direction (or vertical direction).
  • m discharge cells are formed on one pair of display electrodes 14 and m / 3 pixels are formed.
  • the discharge cell having the data electrode Dp + 1 is coated with a green phosphor as the phosphor layer 25G, and this discharge cell becomes a green discharge cell.
  • a blue phosphor is applied as a phosphor layer 25B to the discharge cell having the data electrode Dp + 2, and this discharge cell becomes a blue discharge cell.
  • a red discharge cell, a green discharge cell, and a blue discharge cell adjacent to each other constitute a set to constitute one pixel.
  • scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn are provided in parallel to each other. Therefore, a large interelectrode capacitance exists between scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn.
  • the scan electrodes SC1 to SCn and the data electrodes D1 to Dm intersect with each other across the discharge space.
  • sustain electrodes SU1 to SUn and data electrodes D1 to Dm intersect each other with a discharge space interposed therebetween. Therefore, interelectrode capacitance exists between scan electrodes SC1 to SCn and data electrodes D1 to Dm, and interelectrode capacitance also exists between sustain electrodes SU1 to SUn and data electrodes D1 to Dm.
  • scan electrodes SC1 to SCn become capacitive loads.
  • sustain electrodes SU1 to SUn become capacitive loads.
  • data electrodes D1 to Dm become capacitive loads.
  • load capacitance Cp the capacitive load of scan electrodes SC1 to SCn.
  • the plasma display device in the present embodiment drives the panel 10 by the subfield method.
  • the subfield method one field of an image signal is divided into a plurality of subfields on the time axis, and a luminance weight is set for each subfield.
  • Each subfield has an initialization period, an address period, and a sustain period.
  • the discharge cells emit light with brightness according to the luminance weight. Therefore, by combining a subfield that emits light and a subfield that does not emit light, the discharge cell can emit light with various luminances. That is, by controlling light emission / non-light emission of each discharge cell for each subfield based on the image signal, an image based on the image signal can be displayed on the panel 10.
  • a weak initializing discharge is generated in the discharge cell, and an initializing operation for forming wall charges necessary for the address discharge in the subsequent address period on each electrode is performed.
  • the initializing operation includes “forced initializing operation” that forcibly generates an initializing discharge in all discharge cells regardless of whether or not a discharge occurs in the immediately preceding subfield, and writing in the addressing period of the immediately preceding subfield.
  • the rising ramp waveform voltage and the falling ramp waveform voltage are applied to the scan electrodes SC1 to SCn to generate an initializing discharge in the discharge cells.
  • a falling ramp waveform voltage is applied to scan electrodes SC1 to SCn, and an initializing discharge is selectively generated in the discharge cells.
  • the forced initializing operation is performed in all discharge cells in the initializing period of one subfield, and in the initializing period of the other subfield.
  • a configuration for performing the selective initialization operation in all the discharge cells will be described.
  • the present invention is not limited to this configuration.
  • the configuration may be such that the forced initialization operation is performed only once for a plurality of fields.
  • the structure which provides the subfield which has only one initialization period in several subfields, or the structure which provides the subfield which has only one initialization period in several fields may be sufficient.
  • force initialization period the initialization period in which the forced initialization operation is performed
  • subfield having the forced initialization period is referred to as “forced initialization subfield”.
  • An initialization period for performing the selective initialization operation is referred to as a “selective initialization period”
  • a subfield having the selective initialization period is referred to as a “selective initialization subfield”.
  • subfield SF1 is a forced initialization subfield
  • the other subfields are selected initialization subfields.
  • a scan pulse is sequentially applied to scan electrodes SC1 to SCn, and an address pulse is selectively applied to data electrode 22 in accordance with an image signal, so that an address discharge is selectively applied to a discharge cell to emit light. appear. Then, wall charges for generating a sustain discharge in the subsequent sustain period are formed in the discharge cell. This is a write operation.
  • sustain pulses of the number obtained by multiplying the luminance weight set in each subfield by a predetermined proportional constant are alternately applied to scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn, and writing is performed in the immediately preceding address period.
  • a sustain discharge is generated in the discharge cell that generated the discharge, and the discharge cell emits light. This is a sustain operation, and this proportionality constant is a luminance multiple.
  • the luminance weight represents the ratio of the luminance magnitude in each subfield when the discharge cell emits light.
  • the number of sustain pulses corresponding to the luminance weight is generated in the sustain period to generate each discharge. Apply to the cell. Therefore, for example, in the subfield with the luminance weight “8”, the discharge cell that has generated the address discharge emits light with a luminance about eight times that of the subfield with the luminance weight “1” and the subfield with the luminance weight “2”. It emits light with about 4 times the brightness. Therefore, for example, the discharge cells that emit light in the subfield having the luminance weight “8” and the subfield having the luminance weight “2” emit light with the luminance corresponding to the gradation value “10”.
  • each discharge cell emits light with various gradation values by selectively emitting light in each subfield by controlling light emission / non-light emission of each discharge cell for each subfield in a combination according to the image signal. That is, a gradation value corresponding to an image signal can be displayed on each discharge cell, and an image based on the image signal can be displayed on the panel 10.
  • one field is composed of 10 subfields from subfield SF1 to subfield SF10, and each subfield from subfield SF1 to subfield SF10 has (1, 2, 3, An example in which the luminance weights 6, 11, 18, 30, 44, 60, 80) are set will be described. Then, the subfield SF1 is set as a forced initialization subfield, and the subfields SF2 to SF10 are set as selective initialization subfields.
  • the number of subfields constituting one field, the frequency of occurrence of forced initialization operation, the luminance weight of each subfield, and the like are not limited to the above-described numerical values.
  • the structure which switches a subfield structure based on an image signal etc. may be sufficient.
  • FIG. 3 is a diagram schematically showing an example of a drive voltage waveform applied to each electrode of panel 10 used in the plasma display device in accordance with the exemplary embodiment of the present invention.
  • FIG. 3 shows data electrodes D1 to Dm, scan electrode SC1 that performs the address operation first in the address period, scan electrode SCn that performs the address operation last in the address period (for example, scan electrode SC1080), and sustain electrodes SU1 to SUn.
  • the drive voltage waveform applied to each is shown.
  • Scan electrode SCi, sustain electrode SUi, and data electrode Dk in the following represent electrodes selected based on image data (data indicating light emission / non-light emission for each subfield) from among the electrodes.
  • FIG. 3 shows a subfield SF1 which is a forced initialization subfield, and subfields SF2 and SF3 which are selective initialization subfields.
  • the waveform shape of the drive voltage applied to the scan electrode 22 during the initialization period differs between the subfield SF1 that is the forced initialization subfield and the subfield SF2 and subsequent subfields that are the selective initialization subfield.
  • each subfield after the subfield SF4 generates drive voltage waveforms substantially the same as those of the subfields SF2 and SF3 except for the number of sustain pulses, and applies them to the electrodes.
  • a voltage of 0 (V) is applied to the data electrodes D1 to Dm and the sustain electrodes SU1 to SUn.
  • a scan waveform SC1 to SCn is applied with voltage Vi1 after voltage 0 (V) is applied, and a ramp waveform voltage (hereinafter referred to as “upward ramp waveform voltage”) that gradually rises from voltage Vi1 to voltage Vi2.
  • upward ramp waveform voltage a ramp waveform voltage that gradually rises from voltage Vi1 to voltage Vi2.
  • negative wall voltage is accumulated on scan electrodes SC1 to SCn
  • positive wall voltage is accumulated on data electrodes D1 to Dm and sustain electrodes SU1 to SUn.
  • priming particles that assist the generation of the address discharge are generated in the discharge cell.
  • the wall voltage on the electrode represents a voltage generated by wall charges accumulated on the dielectric layer covering the electrode, the protective layer, the phosphor layer, and the like.
  • the voltage Vi3 is set to a voltage lower than the voltage Vi2 and lower than the discharge start voltage with respect to the sustain electrodes SU1 to SUn.
  • FIG. 3 shows an example in which the voltage Vi3 is set to the voltage 0 (V)
  • the voltage Vi3 is not limited to the voltage 0 (V) at all in the present invention.
  • the voltage Vi3 may be any voltage that does not cause discharge in the discharge cells.
  • the voltage 0 (V) is kept applied to the data electrodes D1 to Dm, and the positive voltage Ve is applied to the sustain electrodes SU1 to SUn.
  • the downward ramp waveform voltage that gently falls from the voltage Vi3 to the negative voltage Vi4 is applied to the scan electrodes SC1 to SCn.
  • Voltage Vi4 is set to a voltage exceeding the discharge start voltage with respect to sustain electrodes SU1 to SUn.
  • the above voltage waveform is a forced initializing waveform that generates an initializing discharge in the discharge cell regardless of whether or not a discharge occurs in the immediately preceding subfield.
  • the operation for applying the forced initialization waveform to scan electrodes SC1 to SCn is the forced initialization operation.
  • the forced initialization operation in the initialization period Ti1 of the forced initialization subfield (subfield SF1) ends.
  • initialization discharge is forcibly generated in all the discharge cells in the image display area of the panel 10.
  • voltage 0 (V) is applied to data electrodes D1 to Dm
  • voltage Ve is applied to sustain electrodes SU1 to SUn
  • voltage Vc is applied to scan electrodes SC1 to SCn.
  • a negative scan pulse having a negative voltage Va is applied to the scan electrode SC1 in the first row.
  • a positive address pulse of a positive voltage Vd is applied to the data electrode Dk of the discharge cell that should emit light in the first row of the data electrodes D1 to Dm.
  • voltage Ve is applied to sustain electrodes SU1 to SUn, it is induced by the discharge generated between data electrode Dk and scan electrode SC1, and scans with sustain electrode SU1 in the region intersecting with data electrode Dk. Discharge also occurs between the electrode SC1.
  • address discharge is generated in the discharge cells (discharge cells to emit light) to which the scan pulse voltage Va and the address pulse voltage Vd are simultaneously applied.
  • the address operation in the discharge cells in the first row is completed.
  • the discharge cell having the data electrode Dh to which the address pulse is not applied the data electrode Dh is the data electrode D1 to Dm excluding the data electrode Dk
  • the intersection of the data electrode Dh and the scan electrode SC1 Since the voltage does not exceed the discharge start voltage, no address discharge occurs.
  • a scan pulse of voltage Va is applied to scan electrode SC2 in the second row, and an address pulse of voltage Vd is applied to data electrode Dk corresponding to the discharge cell to emit light in the second row.
  • an address discharge is generated in the discharge cells in the second row to which the scan pulse and the address pulse are simultaneously applied. Address discharge does not occur in the discharge cells to which no address pulse is applied. Thus, the address operation in the discharge cells in the second row is performed.
  • the voltage Ve applied to the sustain electrodes SU1 to SUn in the second half of the initialization period Ti1 and the voltage Ve applied to the sustain electrodes SU1 to SUn in the address period Tw1 may have different voltage values.
  • the order in which the scan pulses are applied to the scan electrodes SC1 to SCn is not limited to the order described above.
  • the order in which the scan pulses are applied to the scan electrodes SC1 to SCn may be arbitrarily set according to the specifications of the image display device.
  • voltage 0 (V) is applied to the data electrodes D1 to Dm. Then, a sustain pulse of positive voltage Vs is applied to scan electrodes SC1 to SCn, and voltage 0 (V) is applied to sustain electrodes SU1 to SUn.
  • the voltage difference between the scan electrode SCi and the sustain electrode SUi exceeds the discharge start voltage, and between the scan electrode SCi and the sustain electrode SUi. Sustain discharge occurs.
  • the phosphor layer 25 of the discharge cell emits light by the ultraviolet rays generated by the sustain discharge.
  • a negative wall voltage is accumulated on scan electrode SCi, and a positive wall voltage is accumulated on sustain electrode SUi. Further, a positive wall voltage is also accumulated on the data electrode Dk.
  • the sustain discharge does not occur in the discharge cells in which the address discharge has not occurred in the immediately preceding address period Tw1, and the wall voltage at the end of the initialization period Ti1 is maintained.
  • the number of sustain pulses obtained by multiplying the brightness weight by a predetermined brightness multiple is alternately applied to scan electrodes SC1 to SCn and sustain electrodes SU1 to SUn.
  • the discharge cells that have generated the address discharge in the immediately preceding address period Tw1 generate the number of sustain discharges corresponding to the luminance weight, and emit light with the luminance corresponding to the luminance weight.
  • the charged particles generated by this weak discharge are accumulated as wall charges on the sustain electrode SUi and the scan electrode SCi so as to reduce the voltage difference between the sustain electrode SUi and the scan electrode SCi.
  • the wall voltage on scan electrode SCi and the wall voltage on sustain electrode SUi are weakened while the positive wall voltage on data electrode Dk remains.
  • unnecessary wall charges in the discharge cell are erased.
  • the voltage applied to scan electrodes SC1 to SCn drops to voltage 0 (V) after reaching voltage Vr.
  • V voltage 0
  • the erasing operation is finished and the sustain period Ts1 of the subfield SF1 is finished.
  • the voltage 0 (V) is applied to the data electrodes D1 to Dm, and the voltage Ve is applied to the sustain electrodes SU1 to SUn.
  • a voltage waveform that drops from a voltage that is lower than the discharge start voltage (for example, voltage 0 (V) that is the base potential) to the first voltage is applied to scan electrodes SC1 to SCn, and then from the first voltage.
  • a downward ramp waveform voltage falling to the second voltage is applied.
  • the first voltage is a negative voltage lower than the discharge start voltage, and for example, the first voltage is a negative voltage ( ⁇ 2 Vx).
  • the second voltage is generated in the discharge cell that has generated the sustain discharge in the immediately preceding sustain period (sustain period Ts1 in the example shown in FIG. 3), and no sustain discharge occurs.
  • This is a negative voltage at which no discharge occurs in the discharge cell.
  • the second voltage is, for example, a negative voltage Vi4.
  • the positive wall voltage accumulated on the data electrode Dk by the last sustain discharge is adjusted to a wall voltage suitable for the address operation by discharging an excessive portion by this initializing discharge. Further, the wall voltage on scan electrode SCi and the wall voltage on sustain electrode SUi are weakened. Thus, the wall voltage in the discharge cell is adjusted to a wall voltage suitable for the address operation in the subsequent address period Tw2. Further, priming particles that assist the generation of the address discharge are generated in the discharge cell.
  • the initialization discharge does not occur, and the wall voltage at the end of the initialization period Ti1 of the subfield SF1 is maintained.
  • the discharge cells that have performed the address operation in the address period Tw1 of the immediately preceding subfield SF1 are selectively used.
  • a selective initialization operation for generating an initialization discharge is performed.
  • the above voltage waveform is a selective initialization waveform in which an initializing discharge is selectively generated in a discharge cell that has performed an address operation in the address period (here, address period Tw1) of the immediately preceding subfield.
  • the operation of applying the selective initialization waveform to scan electrodes SC1 to SCn is the selective initialization operation.
  • the operation time of the Miller integration circuit when the selection initialization waveform is generated can be shortened. Can be reduced, and the amount of heat generated in the Miller integrating circuit can be reduced.
  • a drive voltage waveform for generating an address discharge in the discharge cells to emit light is applied to each electrode.
  • the number of sustain pulses corresponding to the luminance weight is alternately applied to the scan electrodes SC1 to SCn and the sustain electrodes SU1 to SUn.
  • each subfield after the subfield SF3 the number of sustain pulses corresponding to the luminance weight is alternately applied to the scan electrodes SC1 to SCn and the sustain electrodes SU1 to SUn.
  • the same drive voltage waveform as in subfield SF2 is applied to each electrode except for the number of sustain pulses generated in the sustain period.
  • the subfield for performing the forced initialization operation is the subfield SF1
  • the present invention is not limited to this configuration.
  • the subfield in which the forced initialization operation is performed may be a subfield after the subfield SF2, or the forced initialization operation may be performed in a plurality of subfields.
  • the present invention is not limited to this configuration.
  • the number of times of performing the forced initialization operation may be once in a plurality of fields.
  • Voltage Vc ⁇ 50 (V)
  • voltage Va ⁇ 200 (V)
  • voltage Vs 220 (V)
  • voltage Vr 220 (V)
  • voltage Ve 150 (V)
  • voltage Vd 60 (V) It is.
  • the gradient of the rising ramp waveform voltage generated in the initialization period Ti1 of the subfield SF1 is about 1.3 (V / ⁇ sec), and the rising slope generated at the end of each sustain period Ts1 to Ts10 of the subfields SF1 to SF10.
  • the gradient of the ramp waveform voltage is about 10 (V / ⁇ sec), and the gradient of the ramp waveform voltage generated in each initialization period Ti1 to Ti10 is about ⁇ 1.5 (V / ⁇ sec).
  • the specific numerical values such as the voltage value and the gradient described above are merely examples, and the present invention is not limited to the numerical values described above for each voltage value and the gradient.
  • Each voltage value, gradient, and the like are preferably set optimally based on the discharge characteristics of the panel and the specifications of the plasma display device.
  • FIG. 4 is a diagram schematically showing an example of a circuit block constituting the plasma display device 30 according to the embodiment of the present invention.
  • the plasma display device 30 includes a panel 10 and a driving circuit that drives the panel 10 with a plurality of subfields in one field.
  • the drive circuit includes an image signal processing circuit 31, a data electrode drive circuit 32, a scan electrode drive circuit 33, a sustain electrode drive circuit 34, a timing generation circuit 35, and a power supply circuit (not shown) that supplies power necessary for each circuit block. ).
  • the image signal processing circuit 31 receives a red image signal, a green image signal, a blue image signal, and a timing signal supplied from the timing generation circuit 35.
  • the image signal processing circuit 31 sets red, green, and blue tone values (tone values expressed in one field) to each discharge cell based on the red image signal, the green image signal, and the blue image signal. .
  • the image signal processing circuit 31 uses the gradation values of red, green, and blue set in each discharge cell as image data indicating lighting / non-lighting for each subfield (light emission / non-light emission is “1” of the digital signal). , Data corresponding to “0”) and output. That is, the image signal processing circuit 31 converts each of the red image signal, the green image signal, and the blue image signal into red image data, green image data, and blue image data and outputs the converted image data.
  • the timing generation circuit 35 generates various timing signals for controlling the operation of each circuit block based on the horizontal synchronization signal and the vertical synchronization signal.
  • the generated timing signal is supplied to each circuit block (data electrode drive circuit 32, scan electrode drive circuit 33, sustain electrode drive circuit 34, image signal processing circuit 31, etc.).
  • the data electrode drive circuit 32 generates an address pulse of the voltage Vd corresponding to each data electrode D1 to Dm based on the image data of each color output from the image signal processing circuit 31 and the timing signal supplied from the timing generation circuit 35. To do. Then, the data electrode driving circuit 32 applies the write pulse to the data electrodes D1 to Dm in the write periods Tw1 to Tw10 of the subfields SF1 to SF10.
  • Sustain electrode drive circuit 34 includes a sustain pulse generation unit and a circuit (not shown in FIG. 4) that generates voltage Ve, and generates each drive voltage waveform based on the timing signal supplied from timing generation circuit 35.
  • the voltage is applied to each of the sustain electrodes SU1 to SUn.
  • a sustain pulse of voltage Vs is generated based on the timing signal and applied to sustain electrodes SU1 to SUn.
  • the voltage Ve is generated based on the timing signal and applied to the sustain electrodes SU1 to SUn.
  • Scan electrode drive circuit 33 includes a ramp waveform voltage generator, a sustain pulse generator, and a scan pulse generator (not shown in FIG. 4). Each drive voltage waveform is based on a timing signal supplied from timing generator 35. Is applied to each of scan electrodes SC1 to SCn.
  • the ramp waveform voltage generator generates ramp waveform voltages to be applied to the scan electrodes SC1 to SCn for the initialization operation in each of the initialization periods Ti1 to Ti10 of the subfields SF1 to SF10 based on the timing signal.
  • the sustain pulse generator generates sustain pulses to be applied to scan electrodes SC1 to SCn in sustain periods Ts1 to Ts10 of subfields SF1 to SF10 based on the timing signal.
  • the scan pulse generator includes a plurality of scan electrode driving ICs (scan ICs), and generates scan pulses to be applied to the scan electrodes SC1 to SCn in the writing periods Tw1 to Tw10 of the subfields SF1 to SF10 based on the timing signal. .
  • FIG. 5 is a circuit diagram schematically showing a configuration example of the scan electrode drive circuit 33 of the plasma display device 30 according to the embodiment of the present invention.
  • FIG. 5 also shows the load capacitance Cp generated in the scan electrodes SC1 to SCn of the panel 10.
  • the scan electrode drive circuit 33 includes a sustain pulse generator 50, a ramp waveform voltage generator 60, and a scan pulse generator 70. Each circuit block operates based on the timing signal supplied from the timing generation circuit 35, but details of the timing signal path are omitted in FIG.
  • the voltage (potential of the node P70 shown in FIG. 5) input to the scan pulse generator 70 is referred to as “reference potential A”.
  • the sustain pulse generator 50 includes a power recovery unit 51 and a clamp unit 56.
  • the power recovery unit 51 includes a power recovery capacitor C51, a resonance inductor L51, switching elements Q51 and Q52, backflow prevention diodes Di51 and Di52, and circuit element protection diodes Di53 and Di54.
  • the power recovery unit 51 causes the load capacitor Cp and the inductor L51 to resonate with each other to cause the sustain pulse to rise and fall.
  • switching element Q51 is turned on to cause LC resonance between load capacitance Cp and inductor L51, and current flows from capacitor C51 to scan electrodes SC1 to SCn via inductor L51 and switching element Q51.
  • the charge stored in C51 is moved to the load capacity Cp.
  • switching element Q52 When the sustain pulse falls, switching element Q52 is turned on to cause LC resonance between load capacitance Cp and inductor L51, and the electric charge stored in load capacitance Cp is recovered in capacitor C51 via diode Di51 and inductor L51. To do.
  • the power recovery unit 51 recovers the charge stored in the load capacity Cp from the load capacity Cp by causing the load capacity Cp and the inductor L51 to resonate and stores them in the capacitor C51.
  • Cp and inductor L51 are LC-resonated and supplied again from capacitor C51 to load capacitance Cp, and reused as power when driving scan electrodes SC1 to SCn.
  • the power recovery unit 51 rises and falls the sustain pulse whose voltage changes between the voltage 0 (V) and the positive voltage Vs. Accordingly, since the power recovery unit 51 can drive the scan electrodes SC1 to SCn without being supplied with power from the power source, the substantial power consumption is almost “0”.
  • the diode Di53 and the diode Di54 provided at both ends of the inductor L51 cause the spike voltage to flow to the power supply side of the sustain pulse generator 50 when a spike voltage (instantaneous overvoltage) is generated in the inductor L51. Therefore, it is used as a protection diode that prevents overvoltage from being applied to other circuit elements.
  • the capacitor C51 has a sufficiently large capacity compared to the load capacity Cp and is charged to an intermediate potential (voltage (Vs / 2)) between the voltage Vs and the voltage 0 (V). Work as.
  • the clamp part 56 has switching elements Q56 and Q57 and diodes Di56 and Di57 for backflow prevention.
  • the clamp unit 56 clamps the scan electrodes SC1 to SCn to the positive voltage Vs by turning on the switching element Q56. Further, by turning on (turning on) switching element Q57, scan electrodes SC1 to SCn are clamped to voltage 0 (V).
  • the clamp unit 56 clamps the voltage of the sustain pulse applied to the scan electrodes SC1 to SCn to the voltage Vs or the voltage 0 (V). Therefore, the impedance when the clamp unit 56 applies a voltage to scan electrodes SC1 to SCn is relatively small, and a large discharge current due to a strong sustain discharge can flow stably.
  • the diodes Di56 and Di57 protect the switching elements Q56 and Q57 by causing a current to flow in the opposite direction to the switching elements Q56 and Q57 when a reverse voltage is applied to the switching elements Q56 and Q57 due to noise or the like. Provided.
  • the power recovery unit 51 and the clamp unit 56 of the sustain pulse generation unit 50 change the voltage at the node P70 (reference potential A) from the voltage Vs to the voltage 0 based on the timing signal supplied from the timing generation circuit 35.
  • the voltage Vs is displaced from the voltage 0 (V) to the voltage Vs, and the sustain pulse of the voltage Vs is generated.
  • sustain pulse generating unit 50 applies to scan electrodes SC1 to SCn via switching element Q69 and scan pulse generating unit 70 that are short-circuited during the sustain period in each of sustain periods Ts1 to Ts10 of subfields SF1 to SF10. A sustain pulse is applied.
  • node P70 is a connection point where the sustain pulse generator 50, the ramp waveform voltage generator 60, and the scan pulse generator 70 are electrically connected via the switching element Q69.
  • the scan pulse generator 70 includes switching elements Q71H1 to Q71Hn, switching elements Q71L1 to Q71Ln, a switching element Q72, a power source that generates a negative voltage Va, and a power source E71 that generates a voltage Vp.
  • the power supply E71 superimposes the positive voltage Vp on the voltage of the node P70, which is the reference potential of the scan pulse generator 70.
  • Switching elements Q71H1 to Q71Hn apply a voltage on the high voltage side of power supply E71 (that is, a voltage in which positive voltage Vp is superimposed on the voltage of node P70) to scan electrodes SC1 to SCn.
  • Switching elements Q71L1 to Q71Ln apply the voltage on the low voltage side of power supply E71 (that is, the voltage at node P70) to scan electrodes SC1 to SCn.
  • the switching element Q72 in the address period, the switching element Q72 is turned on to connect the node P70 to the negative voltage Va, and the switching element Q71L1 to Q71Ln is switched to the negative voltage Va.
  • the switching element Q71Hi is turned off and the switching element Q71Li is turned on for the scan electrode SCi to which the scan pulse is applied, thereby passing through the switching element Q71Li.
  • the scan pulse of the negative voltage Va is applied to the scan electrode SCi.
  • the switching element Q71Lh is turned off and the switching element Q71Hh is turned on, whereby the switching element Q71Hh is turned on.
  • a scan pulse is generated.
  • Scan pulse generator 70 turns off switching element Q72, turns off switching elements Q71H1 to Q71Hn, and turns on switching elements Q71L1 to Q71Ln in sustain periods Ts1 to Ts10.
  • the output voltage of 50 is output as it is to scan electrodes SC1 to SCn.
  • the scan pulse generator 70 turns off the switching element Q72 in the initialization periods Ti1 to Ti10, and switches on / off the switching elements Q71H1 to Q71Hn and the switching elements Q71L1 to Q71Ln, so that the ramp waveform voltage generator The output voltage of 60 is output as it is or a voltage obtained by superimposing the voltage Vp on the output voltage of the ramp waveform voltage generator 60 to the scan electrodes SC1 to SCn.
  • the ramp waveform voltage generation unit 60 includes an up ramp waveform voltage generation unit 61, a down ramp waveform voltage generation unit 63, and a power recovery unit 65, and generates the up ramp waveform voltage and the down ramp waveform voltage shown in FIG.
  • the rising ramp waveform voltage generator 61 includes a Miller integrating circuit having a transistor Q61, a capacitor C61, and a resistor R61. Then, by applying a constant voltage to the input terminal IN61 (giving a constant voltage difference between two circles shown as the input terminal IN61), an up-gradient waveform voltage (which gradually rises toward the voltage Vr ( Ascending ramp waveform voltage generated in the initialization period Ti1 of the subfield SF1 and ascending ramp waveform voltage generated at the end of each of the sustain periods Ts1 to Ts10 of the subfields SF1 to SF10 are generated.
  • switching element Q72 and switching elements Q71H1 to Q71Hn are turned off, switching elements Q71L1 to Q71Ln are turned on, and rising ramp waveform voltage generation unit 61 is operated. In this way, an upward ramp waveform voltage that rises from voltage 0 (V) to voltage Vr can be applied to scan electrodes SC1 to SCn.
  • the switching element Q69 is a separation switch. When the descending ramp waveform voltage generating unit 63 or the power recovery unit 65 is operating, the switching element Q69 is turned off, so that the descending ramp waveform voltage generating unit 63, the power recovery unit 65, and the ascending ramp waveform voltage generating unit 61 and sustain pulse generator 50 can be electrically separated.
  • the descending ramp waveform voltage generation unit 63 and the power recovery unit 65 will be described with reference to FIG.
  • the ramp waveform voltage generator 60 and the power recovery unit 65 of the scan electrode drive circuit 33 are provided with the ramp waveform voltage generator 63 and the power recovery unit 65, thereby selecting and initializing the waveform shape shown in FIG. Waveforms can be generated.
  • the operation time of the Miller integrating circuit can be shortened when generating the selective initialization waveform, and the power consumption in the Miller integrating circuit is reduced.
  • the amount of heat generated in the Miller integrating circuit can be reduced.
  • FIG. 6 is a circuit diagram schematically showing a configuration example of the downward ramp waveform voltage generator 63 and the power recovery unit 65 included in the ramp waveform voltage generator 60 of the plasma display device 30 according to the embodiment of the present invention.
  • the descending ramp waveform voltage generator 63 includes a Miller integrating circuit having a transistor Q63, a capacitor C63, and a resistor R63, and a power supply E63 that generates a voltage having an absolute value of the voltage Vi4 (for example, 170 (V)).
  • the low-voltage side of the power supply E63 is electrically connected to the node P70, and the high-voltage side is electrically connected to the Miller integrating circuit.
  • the high voltage side of the power supply E63 drops toward the voltage 0 (V).
  • the voltage at the low voltage side of the power supply E63 that is, the voltage at the node P70 drops from, for example, the voltage 0 (V) toward the negative voltage Vi4 (eg, ⁇ 170 (V)).
  • the power recovery unit 65 includes a power supply E65 that generates a voltage Vx, an inductor L65, a diode Di65, and a switching element Q65. Then, as shown in FIG. 6, these circuit elements are connected in series in the order described above between the node P70 and the ground potential. Further, the low voltage side of the power supply E65 is electrically connected to the node P70, and the high voltage side is electrically connected to the inductor L65. In power recovery unit 65, switching element Q65 is turned on to cause LC resonance between load capacitance Cp of scan electrodes SC1 to SCn and inductor L65.
  • the electrical connection point between the high-voltage side of the power supply E65 and the inductor L65 is indicated as a node P65
  • the electrical connection point between the inductor L65 and the diode Di65 is indicated as a node P66.
  • the voltage Vx is set to a voltage lower than 1/2 of the absolute value of the voltage Vi4.
  • the inductor L65 and the load capacitance Cp form a resonance circuit. Therefore, in the power recovery unit 65, the low voltage of the power supply E65 is at the time when about half of the LC resonance period (resonance period) between the inductor L65 and the load capacitor Cp has elapsed from the time when the switching element Q65 is turned on. The side (that is, the voltage at the node P70) drops to near the voltage (-2Vx).
  • the resonance period of the inductor L65 and the load capacitance Cp can be calculated by the formula “2 ⁇ (LCp)”, where L is the inductance of the inductor L65.
  • the voltage Vx is set so that no discharge occurs in the discharge cells even when the voltages of the scan electrodes SC1 to SCn drop to the voltage ( ⁇ 2Vx).
  • the voltage Vx 50 (V).
  • the switching element Q65, the switching element Q72, and the switching elements Q71H1 to Q71Hn are turned off, the switching elements Q71L1 to Q71Ln are turned on, and the downward ramp waveform voltage generating unit 63 is operated.
  • the voltage at the node P70 is lowered from the voltage 0 (V) to the voltage Vi4. By doing so, it is possible to apply a downward ramp waveform voltage that drops from voltage 0 (V) to voltage Vi4 to scan electrodes SC1 to SCn.
  • the switching element Q72 and the switching elements Q71H1 to Q71Hn are turned off, the switching elements Q71L1 to Q71Ln are turned on, and the switching element Q65 is first turned on.
  • the voltage at node P70 is lowered from voltage 0 (V) to near voltage (-2Vx)
  • the voltage applied to scan electrodes SC1 to SCn is lowered from voltage 0 (V) to near voltage (-2Vx).
  • the descending ramp waveform voltage generating unit 63 is operated to lower the voltage at the node P70 from the voltage ( ⁇ 2Vx) to the voltage Vi4, and the applied voltage to the scan electrodes SC1 to SCn is changed from the voltage ( ⁇ 2Vx) to the voltage Vi4. To lower. Details of these operations will be described with reference to FIG. In this way, the ramp waveform voltage generator 60 can generate the selective initialization waveform shown in FIG. 3 that drops from the voltage 0 (V) to the voltage Vi4 and apply it to the scan electrodes SC1 to SCn. Then, when the selective initialization waveform is generated, the operation time of the Miller integrating circuit can be shortened, the power consumption in the Miller integrating circuit can be reduced, and the heat generation amount in the Miller integrating circuit can be reduced.
  • switching elements and transistors can be configured using generally known semiconductor elements such as MOSFETs and IGBTs. These switching elements and transistors are controlled by timing signals corresponding to the respective switching elements and transistors generated by the timing generation circuit 35.
  • scan electrode drive circuit 33 in the present embodiment includes a downward ramp waveform voltage generation unit 63 having a Miller integration circuit, a power recovery unit 65 in which inductor L65, diode Di65, and switching element Q65 are connected in series. And a downward ramp waveform voltage is applied to scan electrodes SC1 to SCn.
  • FIG. 7 is a timing chart showing an example of the operation in the ramp waveform voltage generator 60 of the plasma display device 30 in the embodiment of the present invention.
  • FIG. 7 shows a waveform of a drive voltage applied to scan electrodes SC1 to SCn, a waveform of a signal for controlling switching elements Q63 and Q65, and a waveform of a current flowing through inductor L65.
  • the ramp waveform voltage generator 60 operates in the same manner in each of the initialization periods Ti2 to Ti10 of the subfields SF2 to SF10. Therefore, in FIG. 7, the operation of the ramp waveform voltage generation unit 60 will be described by taking the initialization period Ti2 of the subfield SF2 as an example. In FIG. 7, the initialization period Ti2 of the subfield SF2 is divided into four periods T11, T12, T13, and T14, and each period will be described.
  • the voltage 0 (V) is applied to the scan electrodes SC1 to SCn. Therefore, immediately before the period T11, the voltage at the node P70 is the voltage 0 (V), and the voltage at the node P65 is the voltage Vx. Since switching element Q65 is off, no current flows through inductor L65, and the voltage at node P66 is also voltage Vx.
  • the electric charge stored in the load capacitance Cp is transferred from the scan electrodes SC1 to SCn via the switching elements Q71L1 to Q71Ln, the power supply E65, the inductor L65, the diode Di65, and the switching element Q65. To ground potential. As a result, the voltage of scan electrodes SC1 to SCn starts to drop from the base potential of voltage 0 (V) toward the negative voltage.
  • an inductor L65 and a load capacitance Cp constitute an LC resonance circuit. Therefore, the magnitude of the current flowing in the inductor L65 (current in the positive direction) gradually increases from when the switching element Q65 is turned on until the time of 1 ⁇ 4 of the resonance period of the LC resonance circuit.
  • the voltage at the node P65 is substantially 0 (V). That is, since the high voltage side of the power supply E65 is about 0 (V), the voltage at the node P70 on the low voltage side of the power supply E65 is lower than the voltage at the node P65 (that is, the voltage on the high voltage side of the power supply E65). The voltage is about ( ⁇ Vx). As a result, the voltages of scan electrodes SC1 to SCn become a voltage of about ( ⁇ Vx).
  • the inductor L65 of the power recovery unit 65 and the load capacitance Cp of the panel 10 are LC-resonated, so that the voltage of the scan electrodes SC1 to SCn is set to the voltage 0 without being supplied with power from the power source.
  • the voltage is lowered from (V) to the first voltage. Therefore, the substantial power consumption of the ramp waveform voltage generator 60 in the period T11 is substantially “0”.
  • the first voltage is a voltage lower than the discharge start voltage. Therefore, no discharge occurs in any discharge cell in the period T11.
  • the first voltage is the voltage ( ⁇ 2 Vx).
  • Period T13 At time t13 after a predetermined time (for example, about 10 ⁇ sec) has elapsed from time t12, switching element Q65 is turned off. Also in the period T13, the voltages of the scan electrodes SC1 to SCn are maintained at about (-2Vx). Accordingly, no discharge occurs in the discharge cells even during the period T13.
  • a predetermined time for example, about 10 ⁇ sec
  • the voltage at the node P70 is about (-2Vx). That is, the voltage on the low voltage side of the power supply E63 of the descending ramp waveform voltage generator 63 is about (-2Vx). Therefore, the voltage on the high voltage side of the power supply E63 is a voltage obtained by subtracting the voltage (2Vx) from the absolute value of the voltage Vi4. For example, if the voltage Vx is 50 (V) and the absolute value of the voltage Vi4 is 170 (V), the voltage on the high voltage side of the power supply E63 is 70 (V) obtained by subtracting 100 (V) from 170 (V). )
  • Period T14 At a time t14 after a predetermined time (for example, about 10 ⁇ sec) has elapsed from the time t13, a constant voltage is applied to the input terminal IN63 (a constant voltage difference is generated between two circles illustrated as the input terminal IN63).
  • the operation of the descending ramp waveform voltage generator 63 is started.
  • the high voltage side of the power supply E63 starts to drop toward the voltage 0 (V)
  • the low voltage side of the power supply E63 that is, the voltage at the node P70 is negative from the voltage ( ⁇ 2Vx) (for example, ⁇ 100 (V)). Decreases toward the voltage Vi4 (for example, ⁇ 170 (V)).
  • the voltage of the scan electrodes SC1 to SCn is decreased from the first voltage to the second voltage (voltage Vi4) by using the descending ramp waveform voltage generator 63.
  • the second voltage is applied to a discharge cell in which a sustain discharge has occurred in the immediately preceding sustain period (sustain period Ts1 in the example shown in FIG. 7), and no sustain discharge has occurred.
  • the voltage is set so that no discharge occurs in the cell.
  • a weak initializing discharge is generated.
  • the selective recovery waveform is not generated using only the downward ramp waveform voltage generator 63 but the power recovery unit 65 and A selection initialization waveform is generated using the down-slope waveform voltage generator 63.
  • the voltage applied to scan electrodes SC1 to SCn is decreased from voltage 0 (V) to the first voltage using power recovery unit 65, and from the first voltage.
  • the voltage is lowered to the second voltage using the descending ramp waveform voltage generator 63.
  • the operation time of the Miller integrating circuit included in the descending ramp waveform voltage generating unit 63 is shortened, the power consumption in the descending ramp waveform voltage generating unit 63 is reduced, and the descending ramp waveform voltage is reduced.
  • the amount of heat generated in the Miller integrating circuit included in the generating unit 63 can be reduced. The reason will be described below.
  • the voltage applied to scan electrodes SC1 to SCn is decreased from voltage 0 (V) to the second voltage, and the discharge cell that has generated the sustain discharge in the sustain period of the immediately preceding subfield is weakly applied. An initializing discharge is generated.
  • the change in voltage applied to scan electrodes SC1 to SCn is appropriately set so that the initializing discharge is generated as a weak discharge that appropriately adjusts the wall charge in the discharge cell.
  • a Miller integration circuit is suitable for appropriately setting the change in voltage applied to scan electrodes SC1 to SCn. Therefore, it is desirable that the drive voltage (downward ramp waveform voltage) applied to scan electrodes SC1 to SCn at least during the period in which the initializing discharge is generated in the discharge cells is generated by the Miller integrating circuit.
  • the voltage change of scan electrodes SC1 to SCn after the occurrence of discharge is appropriately (for example, about ⁇ 1.5 (V / ⁇ sec) so that the initializing discharge is generated as a weak discharge.
  • the voltage applied to the scan electrodes SC1 to SCn does not have to be a gradual voltage change by the Miller integrating circuit until just before the initializing discharge occurs.
  • the operation time of the Miller integration circuit when generating the selective initialization waveform is shortened. Power consumption in the integration circuit can be reduced, and the amount of heat generated in the Miller integration circuit can be reduced.
  • the applied voltage to the scan electrodes SC1 to SCn can be changed gently. Therefore, when the selective initialization waveform is generated, by using the power recovery unit 65, the voltage applied to the scan electrodes SC1 to SCn is lower than that when the clamp circuit is used without generating a discharge. It can be reduced to a negative voltage (in absolute value it can be changed to a larger voltage). That is, when generating the selective initialization waveform, by using the power recovery unit 65, the first voltage that is set as a voltage at which no discharge occurs is lower than that in the case where the clamp circuit is used. It can be set to a voltage (in absolute value, a larger voltage).
  • the voltage applied to scan electrodes SC1 to SCn when performing the selective initialization operation is the power from voltage 0 (V) to the first voltage (voltage ( ⁇ 2Vx)).
  • the change is made by using the recovery unit 65, and the first ramp to the second voltage (voltage Vi4) is changed by the descending ramp waveform voltage generator 63.
  • the operation start voltage of the Miller integrating circuit included in the descending ramp waveform voltage generation unit 63 is set to the first voltage, so that the voltage 0 (V ) To the second voltage, the operation time of the Miller integrating circuit is shortened, the power consumption in the Miller integrating circuit is reduced, and the heat generation in the Miller integrating circuit is reduced. it can. Furthermore, compared with the configuration using the clamp circuit, the first voltage can be set to a lower negative voltage (a larger voltage in absolute value), so that the operation time of the Miller integrating circuit is further shortened. be able to.
  • examples of the periods T11 to T14 include an example in which the period T11 is 10 ⁇ sec, the period T12 is 2.5 ⁇ sec, the period T13 is 0 ⁇ sec, and the period T14 is 30 ⁇ sec.
  • the present invention is not limited to the above-described numerical values.
  • both the period T12 and the period T13 may be set to 10 ⁇ sec.
  • the example in which the first voltage (voltage ( ⁇ 2Vx)) is set to ⁇ 100 (V) and the second voltage (voltage Vi4) is set to ⁇ 170 (V) has been described.
  • the present invention does not limit the first voltage and the second voltage to the voltage values described above. Each voltage value may be set appropriately according to the characteristics of the panel, the specifications of the plasma display device, and the like.
  • the number of subfields constituting one field, subfields to be forced initialization subfields, luminance weights of each subfield, and the like are not limited to the above-described numerical values. Moreover, the structure which switches a subfield structure based on an image signal etc. may be sufficient.
  • the drive voltage waveforms shown in FIGS. 3 and 7 are merely examples in the embodiment of the present invention, and the present invention is not limited to these drive voltage waveforms.
  • circuit configurations shown in FIGS. 4, 5, and 6 are merely examples in the embodiment of the present invention, and the present invention is not limited to these circuit configurations.
  • Each circuit block shown in the embodiment of the present invention may be configured as an electric circuit that performs each operation shown in the embodiment, or substantially the same as each operation shown in the embodiment.
  • a microcomputer or a computer programmed to operate may be used.
  • the number of subfields included in one field is not limited to the above number.
  • the number of gradations that can be displayed on the panel 10 can be further increased.
  • the time required for driving the panel 10 can be shortened by reducing the number of subfields included in one field.
  • one pixel is constituted by discharge cells of three colors of red, green, and blue.
  • a panel in which one pixel is constituted by discharge cells of four colors or more has been described.
  • the specific numerical values shown in the embodiment of the present invention are set based on the characteristics of the panel 10 having a screen size of 50 inches and the number of display electrode pairs 14 of 1024. It is just an example.
  • the present invention is not limited to these numerical values, and each numerical value is desirably set optimally in accordance with panel specifications, panel characteristics, plasma display device specifications, and the like. Each of these numerical values is allowed to vary within a range where the above-described effect can be obtained.
  • the number of subfields constituting one field, the luminance weight of each subfield, etc. are not limited to the values shown in the embodiment of the present invention, and the subfield configuration is based on the image signal or the like. It may be configured to switch.
  • the present invention can generate a stable discharge while suppressing an increase in power consumption even for a large-screen panel with high definition, a method for driving a plasma display panel and a plasma display device Useful as.
  • SYMBOLS 10 Panel 11 Front substrate 12 Scan electrode 13 Sustain electrode 14 Display electrode pair 15, 23 Dielectric layer 16 Protective layer 21 Back substrate 22 Data electrode 24 Partition 25, 25R, 25G, 25B Phosphor layer 30 Plasma display device 31 Image signal processing Circuit 32 Data electrode drive circuit 33 Scan electrode drive circuit 34 Sustain electrode drive circuit 35 Timing generation circuit 50 Sustain pulse generation unit 51, 65 Power recovery unit 56 Clamp unit 60 Ramp waveform voltage generation unit 61 Up slope waveform voltage generation unit 63 Down slope Waveform voltage generator 70 Scan pulse generator Cp Load capacitance Q51, Q52, Q56, Q57, Q61, Q63, Q65, Q69, Q71H1 to Q71Hn, Q71L1 to Q71Ln, Q72 Switching elements Di51, Di52, Di53, i54, Di56, Di57, Di65 diode L51, L65 inductor R61, R63 resistors C51, C61, C63 capacitor E63, E65, E71 power P65

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

　プラズマディスプレイパネル（１０）を駆動するときの消費電力の増大を抑制する。そのために、プラズマディスプレイ装置は、ミラー積分回路を有する傾斜波形電圧発生部（６３）と電力回収部（６５）とを備える。そして、初期化期間において、電力回収部（６５）は、ＬＣ共振によって走査電極（１２）の電圧をベース電位から第１の電圧に変位させ、傾斜波形電圧発生部（６３）は、ミラー積分回路によって走査電極（１２）の電圧を第１の電圧から第２の電圧に変位させる。

Description

プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
　本発明は、交流面放電型のプラズマディスプレイパネルを用いたプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。
　交流面放電型のプラズマディスプレイパネル（以下、「パネル」と略記する）は、対向配置された前面基板と背面基板との間に、画素を構成する発光素子である放電セルが多数形成されている。前面基板は、１対の走査電極と維持電極とからなる表示電極対が前面側のガラス基板上に互いに平行に複数対形成されている。背面基板は、背面側のガラス基板上に互いに平行なデータ電極が複数形成されている。
　各放電セル内には、赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）のいずれかの蛍光体が塗布され、放電ガスが封入されている。そして、各放電セルでは、ガス放電を起こすことで紫外線を発生し、この紫外線で蛍光体を励起発光する。
　発光素子における発光と非発光との２値制御を組み合わせてパネルの画像表示領域に画像を表示する方法としては一般にサブフィールド法が用いられている。
　サブフィールド法では、１フィールドを、発光輝度が互いに異なる複数のサブフィールドに分割する。そして、各放電セルでは、表示すべき階調値に応じた組合せで各サブフィールドの発光・非発光を制御する。これにより各放電セルが表示すべき階調値に応じた明るさで発光し、パネルの画像表示領域に、様々な階調値の組合せで構成されたカラーの画像が表示される。
　なお、１フィールドとは、パネル上に表示される１枚の画像を構成するものである。すなわち、１フィールドで構成される１枚の画像が連続してパネル上に表示されることで、パネルには動画像が表示される。
　各サブフィールドは、初期化期間、書込み期間および維持期間を有する。
　初期化期間では、緩やかに上昇または下降する傾斜波形電圧を各走査電極に印加し、各放電セルで微弱な初期化放電を発生する。これにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷を形成するとともに、書込み放電を安定して発生するためのプライミング粒子（放電を発生させるための励起粒子）を発生する。
　書込み期間では、走査電極に走査パルスを順次印加するとともに、データ電極には表示すべき画像信号にもとづき選択的に書込みパルスを印加する。これにより、発光を行うべき放電セルの走査電極とデータ電極との間に書込み放電を発生し、その放電セル内に壁電荷を形成する。
　維持期間では、サブフィールド毎に定められた数の維持パルスを走査電極と維持電極とに交互に印加する。これにより、書込み放電を発生した放電セルで維持放電を発生し、その放電セルの蛍光体層を発光させる（以下、放電セルを維持放電により発光させることを「点灯」、発光させないことを「非点灯」とも記す）。これにより、各放電セルを、サブフィールド毎に定められた輝度重みに応じた輝度で発光させる。このようにして、パネルの各放電セルを画像信号の階調値に応じた輝度で発光させて、パネルの画像表示領域に画像を表示する。
　維持期間における消費電力を削減するために、電力回収回路を用いて維持パルスを発生する技術が開示されている（例えば、特許文献１参照）。電力回収回路は、走査電極と維持電極との間に生じる電極間容量とインダクタとをＬＣ共振させ、電極間容量に蓄えられた電力を電力回収用のコンデンサに回収し、回収した電力をＬＣ共振によって再利用して維持パルスを発生する。
　また、初期化期間において走査電極に印加する傾斜波形電圧を、ミラー積分回路を用いて発生する技術が開示されている（例えば、特許文献２参照）。
　振幅の大きい傾斜波形電圧を発生するために高い電圧をミラー積分回路に印加すると、ミラー積分回路の消費電力は増加し、発熱量も増大する。また、高精細度化された大画面のパネルを用いたプラズマディスプレイ装置では、傾斜波形電圧を発生させる際の消費電力が相対的に増加する。消費電力の大きいミラー積分回路は発熱量も大きい。そのため、ミラー積分回路に発生した熱を放熱するのに大きな放熱板が必要となる。
　ミラー積分回路における発熱量を低減するためには、複数の半導体素子を並列に接続し、消費電力を個々の半導体素子に分散して、各半導体素子における消費電力を低減すればよい。しかし、ミラー積分回路は半導体素子を能動領域で使用する。そのため、半導体素子を並列に接続してミラー積分回路を構成するには、特性が互いに一致した半導体素子を使用する必要があり、ミラー積分回路の構成に使用できる半導体素子は限定される。
　このような理由により、傾斜波形電圧を発生する際にミラー積分回路の消費電力を低減することが望まれている。
特開平１１－２４２４５８号公報 特開平１１－１３３９１４号公報
　本開示におけるプラズマディスプレイパネルの駆動方法は、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルを、複数のサブフィールドで１フィールドを構成して駆動する。そして、サブフィールドの初期化期間において、ＬＣ共振によって走査電極の電圧をベース電位から第１の電圧に変位させ、ミラー積分回路によって走査電極の電圧を第１の電圧から第２の電圧に変位させる。
　これにより、パネルを駆動するときの消費電力の増大を抑制し、安定した放電を発生することが可能となる。
　本開示におけるプラズマディスプレイ装置は、走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたパネルと、駆動回路とを備える。駆動回路は、ミラー積分回路を備えた傾斜波形電圧発生部と電力回収部とを有し、初期化期間と書込み期間と維持期間とを有する複数のサブフィールドで１フィールドを構成してパネルを駆動する。そして、初期化期間において、電力回収部は、ＬＣ共振によって走査電極の電圧をベース電位から第１の電圧に変位させる。傾斜波形電圧発生部は、ミラー積分回路によって走査電極の電圧を第１の電圧から第２の電圧に変位させる。
　これにより、パネルを駆動するときの消費電力の増大を抑制し、安定した放電を発生することが可能となる。
　第１の電圧は、放電セルに放電が発生しない電圧に設定され、第２の電圧は、直前のサブフィールドの維持期間において維持放電を発生した放電セルには初期化放電が発生し、維持放電を発生しなかった放電セルには初期化放電が発生しない電圧に設定されてもよい。
　第１の電圧は負の電圧であり、第２の電圧は絶対値が第１の電圧の絶対値よりも大きい負の電圧であってもよい。
図１は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネルの構造の一例を示す分解斜視図である。 図２は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネルの電極配列の一例を示す図である。 図３は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネルの各電極に印加する駆動電圧波形の一例を概略的に示す図である。 図４は、本発明の実施の形態におけるプラズマディスプレイ装置を構成する回路ブロックの一例を概略的に示す図である。 図５は、本発明の実施の形態におけるプラズマディスプレイ装置の走査電極駆動回路の一構成例を概略的に示す回路図である。 図６は、本発明の実施の形態におけるプラズマディスプレイ装置の傾斜波形電圧発生部が有する下り傾斜波形電圧発生部および電力回収部の一構成例を概略的に示す回路図である。 図７は、本発明の実施の形態におけるプラズマディスプレイ装置の傾斜波形電圧発生部における動作の一例を示すタイミングチャートである。
　以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。
　（実施の形態）
　図１は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネルの構造の一例を示す分解斜視図である。
　ガラス製の前面基板１１上には、走査電極１２と維持電極１３とからなる表示電極対１４が複数形成されている。そして、表示電極対１４を覆うように誘電体層１５が形成され、その誘電体層１５上に保護層１６が形成されている。前面基板１１は画像が表示される画像表示面となる。
　背面基板２１上にはデータ電極２２が複数形成され、データ電極２２を覆うように誘電体層２３が形成され、さらにその上に井桁状の隔壁２４が形成されている。そして、隔壁２４の側面および誘電体層２３の表面には赤色（Ｒ）に発光する蛍光体層２５Ｒ、緑色（Ｇ）に発光する蛍光体層２５Ｇ、および青色（Ｂ）に発光する蛍光体層２５Ｂが設けられている。以下、蛍光体層２５Ｒ、蛍光体層２５Ｇ、蛍光体層２５Ｂをまとめて蛍光体層２５とも記す。
　これら前面基板１１と背面基板２１とを、微小な空間を挟んで表示電極対１４とデータ電極２２とが交差するように対向配置し、前面基板１１と背面基板２１との間隙に放電空間を設ける。そして、その外周部をガラスフリット等の封着材によって封着する。その放電空間には、例えばネオンとキセノンの混合ガスを放電ガスとして封入する。
　本実施の形態においては、放電発生時の輝度を向上するために、キセノン分圧を１０％にした放電ガスを用いている。しかし、本発明は放電ガスが何らこの構成に限定されるものではない。
　放電空間は隔壁２４によって複数の区画に仕切られており、表示電極対１４とデータ電極２２とが交差する部分に、画素を構成する発光素子である放電セルが形成される。
　そして、これらの放電セルで放電を発生し、蛍光体層２５を発光（放電セルを点灯）することにより、パネル１０にカラーの画像を表示する。
　なお、パネル１０においては、表示電極対１４が延伸する方向に配列された連続する３つの放電セルで１つの画素を構成する。この３つの放電セルとは、蛍光体層２５Ｒを有し赤色（Ｒ）に発光する放電セル（以下、「赤の放電セル」、または「赤のピクセル」と記す）と、蛍光体層２５Ｇを有し緑色（Ｇ）に発光する放電セル（以下、「緑の放電セル」、または「緑のピクセル」と記す）と、蛍光体層２５Ｂを有し青色（Ｂ）に発光する放電セル（以下、「青の放電セル」、または「青のピクセル」と記す）である。
　なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。
　図２は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネルの電極配列の一例を示す図である。
　パネル１０には、第１の方向に延長されたｎ本の走査電極ＳＣ１～ＳＣｎ（図１の走査電極１２）およびｎ本の維持電極ＳＵ１～ＳＵｎ（図１の維持電極１３）が配列され、第１の方向に交差する第２の方向に延長されたｍ本のデータ電極Ｄ１～Ｄｍ（図１のデータ電極２２）が配列されている。
　以下、第１の方向を行方向（または水平方向、またはライン方向）と呼称し、第２の方向を列方向（または垂直方向）と呼称する。
　そして、１対の走査電極ＳＣｉ（ｉ＝１～ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１～ｍ）とが交差した領域に発光素子としての放電セルが１つ形成される。すなわち、１対の表示電極対１４上には、ｍ個の放電セルが形成され、ｍ／３個の画素が形成される。そして、放電セルは放電空間内にｍ×ｎ個形成され、ｍ×ｎ個の放電セルが形成された領域がパネル１０の画像表示領域となる。例えば、画素数が１９２０×１０８０個のパネルでは、ｍ＝１９２０×３＝５７６０となり、ｎ＝１０８０となる。
　例えば、データ電極Ｄｐ（ｐ＝３×ｑ－２　：　ｑはｍ／３以下の正の整数）を有する放電セルには赤の蛍光体が蛍光体層２５Ｒとして塗布されており、この放電セルは赤の放電セルとなる。データ電極Ｄｐ＋１を有する放電セルには緑の蛍光体が蛍光体層２５Ｇとして塗布されており、この放電セルは緑の放電セルとなる。データ電極Ｄｐ＋２を有する放電セルには青の蛍光体が蛍光体層２５Ｂとして塗布されており、この放電セルは青の放電セルとなる。そして、互いに隣接する赤の放電セル、緑の放電セルおよび青の放電セルが一組となって１つの画素を構成する。
　なお、図１、図２に示したように、パネル１０において、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとは互いに平行に設けられている。そのため、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間には、大きな電極間容量が存在する。
　また、図１、図２に示したように、パネル１０において、走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとは放電空間を挟んで交差している。同様に、維持電極ＳＵ１～ＳＵｎとデータ電極Ｄ１～Ｄｍとは放電空間を挟んで交差している。そのため、走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間には、電極間容量が存在し、維持電極ＳＵ１～ＳＵｎとデータ電極Ｄ１～Ｄｍとの間にも、電極間容量が存在する。
　そのため、走査電極駆動回路から見たときに、走査電極ＳＣ１～ＳＣｎは容量性の負荷となる。同様に、維持電極駆動回路から見たときに、維持電極ＳＵ１～ＳＵｎは容量性の負荷となる。また、データ電極駆動回路から見たときに、データ電極Ｄ１～Ｄｍは容量性の負荷となる。
　以下、走査電極ＳＣ１～ＳＣｎの容量性の負荷を負荷容量Ｃｐと記す。
　次に、本実施の形態におけるプラズマディスプレイ装置において発生する駆動電圧波形について説明する。
　本実施の形態におけるプラズマディスプレイ装置は、サブフィールド法によってパネル１０を駆動する。サブフィールド法では、画像信号の１フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドに輝度重みをそれぞれ設定する。
　それぞれのサブフィールドは初期化期間、書込み期間、および維持期間を有する。各サブフィールドの維持期間では、輝度重みに応じた明るさで放電セルが発光する。したがって、発光するサブフィールドと非発光のサブフィールドとを組み合わせることによって、放電セルを様々な輝度で発光させることができる。すなわち、画像信号にもとづき、サブフィールド毎に各放電セルの発光・非発光を制御することで、パネル１０に画像信号にもとづく画像を表示することができる。
　初期化期間では、放電セルに微弱な初期化放電を発生し、続く書込み期間における書込み放電に必要な壁電荷を各電極上に形成する初期化動作を行う。
　初期化動作には、直前のサブフィールドでの放電発生の有無にかかわらず全ての放電セルに強制的に初期化放電を発生する「強制初期化動作」と、直前のサブフィールドの書込み期間で書込み放電を発生した放電セルだけに選択的に初期化放電を発生する「選択初期化動作」とがある。
　強制初期化動作では、上昇する傾斜波形電圧および下降する傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加して、放電セルに初期化放電を発生する。選択初期化動作では、下降する傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加して、放電セルに選択的に初期化放電を発生する。
　なお、本実施の形態では、１フィールドを構成する複数のサブフィールドのうち、１つのサブフィールドの初期化期間では全ての放電セルで強制初期化動作を行い、他のサブフィールドの初期化期間では全ての放電セルで選択初期化動作を行う構成を説明する。しかし、本発明はこの構成に限定されるものではない。例えば、複数のフィールドに１回だけ強制初期化動作を行う構成であってもよい。あるいは、複数のサブフィールドに１つだけ初期化期間を有するサブフィールドを設ける構成や、複数のフィールドに１つだけ初期化期間を有するサブフィールドを設ける構成であってもよい。
　以下、強制初期化動作を行う初期化期間を「強制初期化期間」と呼称し、強制初期化期間を有するサブフィールドを「強制初期化サブフィールド」と呼称する。また、選択初期化動作を行う初期化期間を「選択初期化期間」と呼称し、選択初期化期間を有するサブフィールドを「選択初期化サブフィールド」と呼称する。
　なお、本実施の形態では、サブフィールドＳＦ１を強制初期化サブフィールドとし、他のサブフィールド（サブフィールドＳＦ２以降のサブフィールド）を選択初期化サブフィールドとする。
　書込み期間では、走査電極ＳＣ１～ＳＣｎに走査パルスを順次印加するとともに、データ電極２２には画像信号に応じて選択的に書込みパルスを印加して、発光するべき放電セルに選択的に書込み放電を発生する。そして、続く維持期間で維持放電を発生するための壁電荷をその放電セル内に形成する。これが書込み動作である。
　維持期間では、それぞれのサブフィールドに設定された輝度重みに所定の比例定数を乗じた数の維持パルスを走査電極ＳＣ１～ＳＣｎおよび維持電極ＳＵ１～ＳＵｎに交互に印加し、直前の書込み期間に書込み放電を発生した放電セルで維持放電を発生し、その放電セルを発光する。これが維持動作であり、この比例定数が輝度倍数である。
　輝度重みとは、放電セルを発光するときの各サブフィールドにおける輝度の大きさの比を表すものであり、各サブフィールドでは輝度重みに応じた数の維持パルスを維持期間に発生して各放電セルに印加する。そのため、書込み放電を発生した放電セルは、例えば、輝度重み「８」のサブフィールドでは、輝度重み「１」のサブフィールドの約８倍の輝度で発光し、輝度重み「２」のサブフィールドの約４倍の輝度で発光する。したがって、例えば、輝度重み「８」のサブフィールドと輝度重み「２」のサブフィールドで発光する放電セルは、階調値「１０」に相当する輝度で発光することになる。
　こうして、画像信号に応じた組合せでサブフィールド毎に各放電セルの発光・非発光を制御して各サブフィールドを選択的に発光することにより、様々な階調値で各放電セルを発光する。すなわち、各放電セルに画像信号に応じた階調値を表示し、画像信号にもとづく画像をパネル１０に表示することができる。
　なお、本実施の形態では、１フィールドをサブフィールドＳＦ１からサブフィールドＳＦ１０までの１０のサブフィールドで構成し、サブフィールドＳＦ１からサブフィールドＳＦ１０までの各サブフィールドにはそれぞれ（１、２、３、６、１１、１８、３０、４４、６０、８０）の輝度重みを設定する例を説明する。そして、サブフィールドＳＦ１を強制初期化サブフィールドとし、サブフィールドＳＦ２からサブフィールドＳＦ１０を選択初期化サブフィールドとする。
　しかし、本発明は１フィールドを構成するサブフィールドの数、強制初期化動作の発生頻度、各サブフィールドが有する輝度重み等が上述した数値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
　図３は、本発明の実施の形態におけるプラズマディスプレイ装置に用いるパネル１０の各電極に印加する駆動電圧波形の一例を概略的に示す図である。
　図３には、データ電極Ｄ１～Ｄｍ、書込み期間において最初に書込み動作を行う走査電極ＳＣ１、書込み期間において最後に書込み動作を行う走査電極ＳＣｎ（例えば、走査電極ＳＣ１０８０）、維持電極ＳＵ１～ＳＵｎのそれぞれに印加する駆動電圧波形を示す。また、以下における走査電極ＳＣｉ、維持電極ＳＵｉ、データ電極Ｄｋは、各電極の中から画像データ（サブフィールド毎の発光・非発光を示すデータ）にもとづき選択された電極を表す。
　また、図３には、強制初期化サブフィールドであるサブフィールドＳＦ１と、選択初期化サブフィールドであるサブフィールドＳＦ２、ＳＦ３を示す。
　強制初期化サブフィールドであるサブフィールドＳＦ１と、選択初期化サブフィールドであるサブフィールドＳＦ２以降のサブフィールドとでは、初期化期間に走査電極２２に印加する駆動電圧の波形形状が異なる。
　なお、サブフィールドＳＦ４以降の各サブフィールドは、図示はしていないが、維持パルスの発生数を除き、サブフィールドＳＦ２、ＳＦ３とほぼ同様の駆動電圧波形を発生し、各電極に印加する。
　まず、強制初期化サブフィールドであるサブフィールドＳＦ１について説明する。
　強制初期化動作を行うサブフィールドＳＦ１の初期化期間Ｔｉ１の前半部では、データ電極Ｄ１～Ｄｍ、維持電極ＳＵ１～ＳＵｎに、それぞれ電圧０（Ｖ）を印加する。走査電極ＳＣ１～ＳＣｎには、電圧０（Ｖ）を印加した後に電圧Ｖｉ１を印加し、電圧Ｖｉ１から電圧Ｖｉ２まで緩やかに上昇する傾斜波形電圧（以下、「上り傾斜波形電圧」と呼称する）を印加する。このとき、電圧Ｖｉ１は、維持電極ＳＵ１～ＳＵｎに対して放電開始電圧よりも低い電圧に設定し、電圧Ｖｉ２は、維持電極ＳＵ１～ＳＵｎに対して放電開始電圧を超える電圧に設定する。
　この上り傾斜波形電圧が上昇する間に、各放電セルの走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間、および走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に、それぞれ微弱な初期化放電が持続して発生する。
　これにより、走査電極ＳＣ１～ＳＣｎ上に負極性の壁電圧が蓄積され、データ電極Ｄ１～Ｄｍ上および維持電極ＳＵ１～ＳＵｎ上には正極性の壁電圧が蓄積される。さらに、書込み放電の発生を補助するプライミング粒子が放電セル内に発生する。この電極上の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。
　走査電極ＳＣ１～ＳＣｎに印加する電圧が電圧Ｖｉ２に到達したら、走査電極ＳＣ１～ＳＣｎの電圧を、電圧Ｖｉ２よりも低い電圧Ｖｉ３まで下げる。電圧Ｖｉ３は、電圧Ｖｉ２よりも低い電圧で、かつ維持電極ＳＵ１～ＳＵｎに対して放電開始電圧未満の電圧に設定する。図３には電圧Ｖｉ３を電圧０（Ｖ）とする例を示しているが、本発明は何ら電圧Ｖｉ３が電圧０（Ｖ）に限定されるものではない。電圧Ｖｉ３は放電セルに放電が発生しない電圧であればよい。
　サブフィールドＳＦ１の初期化期間Ｔｉ１の後半部では、データ電極Ｄ１～Ｄｍには電圧０（Ｖ）を印加したままにし、維持電極ＳＵ１～ＳＵｎには正の電圧Ｖｅを印加する。
　走査電極ＳＣ１～ＳＣｎには、電圧Ｖｉ３から負の電圧Ｖｉ４まで緩やかに下降する下り傾斜波形電圧を印加する。電圧Ｖｉ４は、維持電極ＳＵ１～ＳＵｎに対して放電開始電圧を超える電圧に設定する。
　この下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する間に、各放電セルの走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとの間、および走査電極ＳＣ１～ＳＣｎとデータ電極Ｄ１～Ｄｍとの間に、それぞれ微弱な初期化放電が持続して発生する。これにより、走査電極ＳＣ１～ＳＣｎ上の負極性の壁電圧および維持電極ＳＵ１～ＳＵｎ上の正極性の壁電圧が弱められ、データ電極Ｄ１～Ｄｍ上の正極性の壁電圧は、続く書込み期間Ｔｗ１での書込み動作に適した電圧に調整される。また、プライミング粒子が放電セル内に発生する。
　以上の電圧波形が、直前のサブフィールドでの放電発生の有無にかかわらず放電セルに初期化放電を発生する強制初期化波形である。そして、強制初期化波形を走査電極ＳＣ１～ＳＣｎに印加する動作が強制初期化動作である。
　以上により、強制初期化サブフィールド（サブフィールドＳＦ１）の初期化期間Ｔｉ１における強制初期化動作が終了する。そして、この初期化期間Ｔｉ１では、パネル１０の画像表示領域における全ての放電セルで強制的に初期化放電を発生する。
　次に、書込み期間Ｔｗ１について説明する。
　サブフィールドＳＦ１の書込み期間Ｔｗ１では、データ電極Ｄ１～Ｄｍには電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎには電圧Ｖｅを印加し、走査電極ＳＣ１～ＳＣｎには電圧Ｖｃを印加する。
　次に、１行目の走査電極ＳＣ１に負の電圧Ｖａの負極性の走査パルスを印加する。そして、データ電極Ｄ１～Ｄｍのうちの１行目において発光するべき放電セルのデータ電極Ｄｋに正の電圧Ｖｄの正極性の書込みパルスを印加する。
　書込みパルスの電圧Ｖｄを印加したデータ電極Ｄｋと走査パルスの電圧Ｖａを印加した走査電極ＳＣ１との交差部にある放電セルでは、データ電極Ｄｋと走査電極ＳＣ１との電圧差が放電開始電圧を超え、データ電極Ｄｋと走査電極ＳＣ１との間に放電が発生する。
　また、維持電極ＳＵ１～ＳＵｎに電圧Ｖｅを印加しているため、データ電極Ｄｋと走査電極ＳＣ１との間に発生する放電に誘発されて、データ電極Ｄｋと交差する領域にある維持電極ＳＵ１と走査電極ＳＣ１との間にも放電が発生する。こうして、走査パルスの電圧Ｖａと書込みパルスの電圧Ｖｄとが同時に印加された放電セル（発光するべき放電セル）に書込み放電が発生する。
　書込み放電が発生した放電セルでは、走査電極ＳＣ１上に正極性の壁電圧が蓄積され、維持電極ＳＵ１上に負極性の壁電圧が蓄積され、データ電極Ｄｋ上にも負極性の壁電圧が蓄積される。
　このようにして、１行目の放電セルにおける書込み動作が終了する。なお、書込みパルスを印加しなかったデータ電極Ｄｈ（データ電極Ｄｈはデータ電極Ｄ１～電極Ｄｍのうちデータ電極Ｄｋを除いたもの）を有する放電セルでは、データ電極Ｄｈと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。
　次に、２行目の走査電極ＳＣ２に電圧Ｖａの走査パルスを印加するとともに、２行目に発光するべき放電セルに対応するデータ電極Ｄｋに電圧Ｖｄの書込みパルスを印加する。これにより、走査パルスと書込みパルスとが同時に印加された２行目の放電セルに書込み放電が発生する。書込みパルスが印加されなかった放電セルでは書込み放電は発生しない。こうして、２行目の放電セルにおける書込み動作を行う。
　同様の書込み動作を、走査電極ＳＣ３、走査電極ＳＣ４、・・・、走査電極ＳＣｎという順番で、ｎ行目の放電セルに至るまで順次行い、サブフィールドＳＦ１の書込み期間Ｔｗ１が終了する。このように、書込み期間Ｔｗ１では、発光するべき放電セルに選択的に書込み放電を発生し、その放電セルに維持放電のための壁電荷を形成する。
　以上により、サブフィールドＳＦ１の書込み期間Ｔｗ１における書込み動作が終了する。
　なお、初期化期間Ｔｉ１の後半に維持電極ＳＵ１～ＳＵｎに印加する電圧Ｖｅと、書込み期間Ｔｗ１に維持電極ＳＵ１～ＳＵｎに印加する電圧Ｖｅとは互いに異なる電圧値であってもよい。
　なお、本発明は、走査電極ＳＣ１～ＳＣｎに走査パルスを印加する順番が何ら上述した順番に限定されるものではない。走査電極ＳＣ１～ＳＣｎに走査パルスを印加する順番は、画像表示装置における仕様等に応じて任意に設定すればよい。
　次に、維持期間Ｔｓ１について説明する。
　サブフィールドＳＦ１の維持期間Ｔｓ１では、データ電極Ｄ１～Ｄｍに電圧０（Ｖ）を印加する。そして、走査電極ＳＣ１～ＳＣｎに正の電圧Ｖｓの維持パルスを印加するとともに、維持電極ＳＵ１～ＳＵｎに電圧０（Ｖ）を印加する。
　この維持パルスの印加により、直前の書込み期間Ｔｗ１に書込み放電を発生した放電セルでは、走査電極ＳＣｉと維持電極ＳＵｉとの電圧差が放電開始電圧を超え、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が発生する。そして、この維持放電によって発生した紫外線により、この放電セルの蛍光体層２５が発光する。
　また、この維持放電により、走査電極ＳＣｉ上に負極性の壁電圧が蓄積され、維持電極ＳＵｉ上に正極性の壁電圧が蓄積される。さらに、データ電極Ｄｋ上にも正極性の壁電圧が蓄積される。ただし、直前の書込み期間Ｔｗ１において書込み放電が発生しなかった放電セルでは維持放電は発生せず、初期化期間Ｔｉ１の終了時における壁電圧が保たれる。
　続いて、走査電極ＳＣ１～ＳＣｎに電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎに電圧Ｖｓの維持パルスを印加する。直前に維持放電を発生した放電セルでは再び維持放電が発生し、維持電極ＳＵｉ上に負極性の壁電圧が蓄積され、走査電極ＳＣｉ上に正極性の壁電圧が蓄積される。
　以降同様に、走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとに、輝度重みに所定の輝度倍数を乗じた数の維持パルスを交互に印加する。こうして、直前の書込み期間Ｔｗ１において書込み放電を発生した放電セルは、輝度重みに応じた回数の維持放電が発生し、輝度重みに応じた輝度で発光する。
　そして、維持期間Ｔｓ１において維持パルスの発生後（維持期間Ｔｓ１において維持動作が終了した後）には、維持電極ＳＵ１～ＳＵｎおよびデータ電極Ｄ１～Ｄｍに電圧０（Ｖ）を印加したまま、走査電極ＳＣ１～ＳＣｎに電圧０（Ｖ）から電圧Ｖｒまで緩やかに上昇する上り傾斜波形電圧を印加する。
　電圧Ｖｒを放電開始電圧を超える電圧に設定することで、走査電極ＳＣ１～ＳＣｎに印加する上り傾斜波形電圧が放電開始電圧を超えて上昇する間に、直前の維持期間に維持放電を発生した放電セルの維持電極ＳＵｉと走査電極ＳＣｉとの間に、微弱な放電（消去放電）が持続して発生する。
　この微弱な放電で発生した荷電粒子は、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差を緩和するように、維持電極ＳＵｉ上および走査電極ＳＣｉ上に壁電荷となって蓄積される。これにより、データ電極Ｄｋ上の正極性の壁電圧を残したまま、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が弱められる。こうして、放電セル内における不要な壁電荷が消去される。
　走査電極ＳＣ１～ＳＣｎに印加する電圧は、電圧Ｖｒに到達した後、電圧０（Ｖ）まで下降する。こうして、消去動作が終了し、サブフィールドＳＦ１の維持期間Ｔｓ１が終了する。
　以上により、サブフィールドＳＦ１が終了する。
　次に、選択初期化サブフィールドについてサブフィールドＳＦ２を例に挙げて説明する。
　サブフィールドＳＦ２の初期化期間Ｔｉ２では、データ電極Ｄ１～Ｄｍに電圧０（Ｖ）を印加し、維持電極ＳＵ１～ＳＵｎに電圧Ｖｅを印加する。
　走査電極ＳＣ１～ＳＣｎには、まず放電開始電圧未満となる電圧（例えば、ベース電位である電圧０（Ｖ））から第１の電圧まで下降する電圧波形を印加し、次に第１の電圧から第２の電圧まで下降する下り傾斜波形電圧を印加する。
　本実施の形態では、第１の電圧は放電開始電圧未満の負の電圧であり、例えば、第１の電圧を負の電圧（－２Ｖｘ）とする。
　また、本実施の形態において、第２の電圧は、直前の維持期間（図３に示す例では、維持期間Ｔｓ１）において維持放電を発生した放電セルでは放電が発生し、維持放電が発生しなかった放電セルでは放電が発生しない負の電圧である。本実施の形態では、第２の電圧を、例えば負の電圧Ｖｉ４とする。
　この下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加する間に、直前のサブフィールドＳＦ１の維持期間Ｔｓ１で維持放電を発生した放電セルでは、走査電極ＳＣｉと維持電極ＳＵｉとの間、および走査電極ＳＣｉとデータ電極Ｄｋとの間に微弱な初期化放電が発生する。
　この初期化放電により、直前の維持放電によってデータ電極Ｄｋ上に蓄積された正極性の壁電圧は、過剰な部分が放電され、書込み動作に適した壁電圧に調整される。また、走査電極ＳＣｉ上の壁電圧および維持電極ＳＵｉ上の壁電圧が弱められる。こうして、放電セル内の壁電圧は、続く書込み期間Ｔｗ２における書込み動作に適した壁電圧に調整される。さらに、書込み放電の発生を補助するプライミング粒子が放電セル内に発生する。
　一方、直前のサブフィールドＳＦ１の維持期間Ｔｓ１に維持放電を発生しなかった放電セルでは、初期化放電は発生せず、サブフィールドＳＦ１の初期化期間Ｔｉ１終了時における壁電圧が保たれる。
　このように、サブフィールドＳＦ２の初期化期間Ｔｉ２では、直前のサブフィールドＳＦ１の書込み期間Ｔｗ１で書込み動作を行った放電セル（すなわち、維持期間Ｔｓ１で維持動作を行った放電セル）に選択的に初期化放電を発生する選択初期化動作を行う。
　以上の電圧波形が、直前のサブフィールドの書込み期間（ここでは、書込み期間Ｔｗ１）で書込み動作を行った放電セルで選択的に初期化放電を発生する選択初期化波形である。そして、選択初期化波形を走査電極ＳＣ１～ＳＣｎに印加する動作が選択初期化動作である。
　なお、選択初期化波形の詳細については後述する。
　なお、本実施の形態では、図３に示したように選択初期化波形を発生することにより、選択初期化波形を発生するときのミラー積分回路の動作時間を短縮することができ、ミラー積分回路における消費電力を低減し、ミラー積分回路における発熱量を低減することができる。
　以上により、選択初期化サブフィールドであるサブフィールドＳＦ２の初期化期間Ｔｉ２における選択初期化動作が終了する。
　サブフィールドＳＦ２の書込み期間Ｔｗ２は、サブフィールドＳＦ１の書込み期間Ｔｗ１と同様に、発光すべき放電セルに書込み放電を発生するための駆動電圧波形を各電極に印加する。続く維持期間Ｔｓ２も、サブフィールドＳＦ１の維持期間Ｔｓ１と同様に、輝度重みに応じた数の維持パルスを走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとに交互に印加する。
　サブフィールドＳＦ３以降の各サブフィールドの維持期間Ｔｓ３～Ｔｓ１０でも、輝度重みに応じた数の維持パルスを走査電極ＳＣ１～ＳＣｎと維持電極ＳＵ１～ＳＵｎとに交互に印加する。そして、サブフィールドＳＦ３以降の各サブフィールドでは、維持期間に発生する維持パルスの数を除き、サブフィールドＳＦ２と同様の駆動電圧波形を各電極に印加する。
　なお、本実施の形態では、強制初期化動作を行うサブフィールドをサブフィールドＳＦ１とする例を説明したが、本発明は何らこの構成に限定されない。強制初期化動作を行うサブフィールドはサブフィールドＳＦ２以降のサブフィールドであってもよく、複数のサブフィールドで強制初期化動作を行ってもよい。
　なお、本実施の形態では、強制初期化動作を１フィールドに１回行う例を説明したが、本発明は何らこの構成に限定されない。強制初期化動作を行う回数は複数フィールドに１回であってもよい。
　以上が、本実施の形態においてパネル１０の各電極に印加する駆動電圧波形の概要である。
　なお、本実施の形態において各電極に印加する電圧値は、例えば、電圧Ｖｉ１＝１５０（Ｖ）、電圧Ｖｉ２＝３７０（Ｖ）、電圧Ｖｉ３＝０（Ｖ）、電圧Ｖｉ４＝－１７０（Ｖ）、電圧Ｖｃ＝－５０（Ｖ）、電圧Ｖａ＝－２００（Ｖ）、電圧Ｖｓ＝２２０（Ｖ）、電圧Ｖｒ＝２２０（Ｖ）、電圧Ｖｅ＝１５０（Ｖ）、電圧Ｖｄ＝６０（Ｖ）である。
　また、サブフィールドＳＦ１の初期化期間Ｔｉ１に発生する上り傾斜波形電圧の勾配は約１．３（Ｖ／μｓｅｃ）であり、サブフィールドＳＦ１～ＳＦ１０の各維持期間Ｔｓ１～Ｔｓ１０の最後に発生する上り傾斜波形電圧の勾配は約１０（Ｖ／μｓｅｃ）であり、各初期化期間Ｔｉ１～Ｔｉ１０に発生する下り傾斜波形電圧の勾配は約－１．５（Ｖ／μｓｅｃ）である。
　なお、本実施の形態において、上述した電圧値や勾配等の具体的な数値は単なる一例に過ぎず、本発明は、各電圧値や勾配等が上述した数値に限定されるものではない。各電圧値や勾配等は、パネルの放電特性やプラズマディスプレイ装置の仕様等にもとづき最適に設定することが望ましい。
　次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。
　図４は、本発明の実施の形態におけるプラズマディスプレイ装置３０を構成する回路ブロックの一例を概略的に示す図である。
　プラズマディスプレイ装置３０は、パネル１０と、１フィールドに複数のサブフィールドを備えてパネル１０を駆動する駆動回路を備えている。
　駆動回路は、画像信号処理回路３１、データ電極駆動回路３２、走査電極駆動回路３３、維持電極駆動回路３４、タイミング発生回路３５、および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。
　画像信号処理回路３１には、赤の画像信号、緑の画像信号、青の画像信号およびタイミング発生回路３５から供給されるタイミング信号が入力される。画像信号処理回路３１は、赤の画像信号、緑の画像信号および青の画像信号にもとづき各放電セルに赤、緑、青の各階調値（１フィールドで表現される階調値）を設定する。そして、画像信号処理回路３１は、各放電セルに設定した赤、緑、青の各階調値を、サブフィールド毎の点灯・非点灯を示す画像データ（発光・非発光をデジタル信号の「１」、「０」に対応させたデータのこと）に変換して出力する。すなわち、画像信号処理回路３１は、赤の画像信号、緑の画像信号、青の画像信号のそれぞれを、赤の画像データ、緑の画像データ、青の画像データに変換して出力する。
　タイミング発生回路３５は、水平同期信号および垂直同期信号にもとづき、各回路ブロックの動作を制御する各種のタイミング信号を発生する。そして、発生したタイミング信号をそれぞれの回路ブロック（データ電極駆動回路３２、走査電極駆動回路３３、維持電極駆動回路３４、および画像信号処理回路３１等）へ供給する。
　データ電極駆動回路３２は、画像信号処理回路３１から出力される各色の画像データおよびタイミング発生回路３５から供給されるタイミング信号にもとづき、各データ電極Ｄ１～Ｄｍに対応する電圧Ｖｄの書込みパルスを発生する。そして、データ電極駆動回路３２は、サブフィールドＳＦ１～ＳＦ１０の各書込み期間Ｔｗ１～Ｔｗ１０において、その書込みパルスを各データ電極Ｄ１～Ｄｍに印加する。
　維持電極駆動回路３４は、維持パルス発生部、電圧Ｖｅを発生する回路（図４には示さず）を備え、タイミング発生回路３５から供給されるタイミング信号にもとづいて各駆動電圧波形を作成し、維持電極ＳＵ１～ＳＵｎのそれぞれに印加する。サブフィールドＳＦ１～ＳＦ１０の各維持期間Ｔｓ１～Ｔｓ１０では、タイミング信号にもとづいて電圧Ｖｓの維持パルスを発生し、維持電極ＳＵ１～ＳＵｎに印加する。サブフィールドＳＦ１～ＳＦ１０の各初期化期間Ｔｉ１～Ｔｉ１０と書込み期間Ｔｗ１～Ｔｗ１０では、タイミング信号にもとづいて電圧Ｖｅを発生し、維持電極ＳＵ１～ＳＵｎに印加する。
　走査電極駆動回路３３は、傾斜波形電圧発生部、維持パルス発生部、走査パルス発生部（図４には示さず）を備え、タイミング発生回路３５から供給されるタイミング信号にもとづいて各駆動電圧波形を作成し、走査電極ＳＣ１～ＳＣｎのそれぞれに印加する。
　傾斜波形電圧発生部は、タイミング信号にもとづき、サブフィールドＳＦ１～ＳＦ１０の各初期化期間Ｔｉ１～Ｔｉ１０において、初期化動作のために走査電極ＳＣ１～ＳＣｎに印加する傾斜波形電圧を発生する。
　維持パルス発生部は、タイミング信号にもとづき、サブフィールドＳＦ１～ＳＦ１０の各維持期間Ｔｓ１～Ｔｓ１０において走査電極ＳＣ１～ＳＣｎに印加する維持パルスを発生する。
　走査パルス発生部は、複数の走査電極駆動ＩＣ（走査ＩＣ）を備え、タイミング信号にもとづき、サブフィールドＳＦ１～ＳＦ１０の各書込み期間Ｔｗ１～Ｔｗ１０において走査電極ＳＣ１～ＳＣｎに印加する走査パルスを発生する。
　図５は、本発明の実施の形態におけるプラズマディスプレイ装置３０の走査電極駆動回路３３の一構成例を概略的に示す回路図である。なお、図５には、パネル１０の走査電極ＳＣ１～ＳＣｎに生じる負荷容量Ｃｐもあわせて示す。
　走査電極駆動回路３３は、維持パルス発生部５０と、傾斜波形電圧発生部６０と、走査パルス発生部７０とを備えている。なお、各回路ブロックは、タイミング発生回路３５から供給されるタイミング信号にもとづき動作するが、図５では、タイミング信号の経路の詳細は省略する。また、以下、走査パルス発生部７０に入力される電圧（図５に示す節点Ｐ７０の電位）を「基準電位Ａ」と記す。
　維持パルス発生部５０は、電力回収部５１と、クランプ部５６とを有する。
　電力回収部５１は、電力回収用のコンデンサＣ５１、共振用のインダクタＬ５１、スイッチング素子Ｑ５１、Ｑ５２、逆流防止用のダイオードＤｉ５１、Ｄｉ５２、回路素子保護用のダイオードＤｉ５３、Ｄｉ５４を有する。
　電力回収部５１は、負荷容量ＣｐとインダクタＬ５１とをＬＣ共振させて維持パルスの立ち上がり、および立ち下がりを行う。
　維持パルスの立ち上がり時には、スイッチング素子Ｑ５１をオンにして、負荷容量ＣｐとインダクタＬ５１とをＬＣ共振させて、コンデンサＣ５１からインダクタＬ５１およびスイッチング素子Ｑ５１を介して走査電極ＳＣ１～ＳＣｎに電流を流し、コンデンサＣ５１に蓄えられた電荷を負荷容量Ｃｐに移動する。
　維持パルスの立ち下がり時には、スイッチング素子Ｑ５２をオンにして、負荷容量ＣｐとインダクタＬ５１とをＬＣ共振させて、負荷容量Ｃｐに蓄えられた電荷を、ダイオードＤｉ５１、インダクタＬ５１を介してコンデンサＣ５１に回収する。
　このように、電力回収部５１は、負荷容量Ｃｐに蓄えられた電荷を負荷容量ＣｐとインダクタＬ５１とをＬＣ共振させて負荷容量Ｃｐから回収してコンデンサＣ５１に蓄え、回収した電荷を、負荷容量ＣｐとインダクタＬ５１とをＬＣ共振させてコンデンサＣ５１から負荷容量Ｃｐに再度供給し、走査電極ＳＣ１～ＳＣｎを駆動するときの電力として再利用する。電力回収部５１は、このようにして、電圧０（Ｖ）と正の電圧Ｖｓとの間で電圧が変化する維持パルスの立ち上がりおよび立ち下がりを行う。したがって、電力回収部５１は、電源から電力を供給されることなく走査電極ＳＣ１～ＳＣｎを駆動できるので、実質的な消費電力はほぼ「０」となる。
　なお、インダクタＬ５１の両端に設けたダイオードＤｉ５３とダイオードＤｉ５４は、インダクタＬ５１でスパイク電圧（瞬間的に発生する過電圧）が発生したときに、そのスパイク電圧を維持パルス発生部５０の電源側に流すことで他の回路素子に過電圧がかからないようにする保護ダイオードとして用いている。
　なお、コンデンサＣ５１は負荷容量Ｃｐに比べて十分に大きい容量を持ち、電圧Ｖｓと電圧０（Ｖ）の中間の電位（電圧（Ｖｓ／２））に充電されており、電力回収部５１の電源として働く。
　クランプ部５６は、スイッチング素子Ｑ５６、Ｑ５７と、逆流防止用のダイオードＤｉ５６、Ｄｉ５７を有する。
　クランプ部５６は、スイッチング素子Ｑ５６を導通（オン）することにより、走査電極ＳＣ１～ＳＣｎを正の電圧Ｖｓにクランプする。また、スイッチング素子Ｑ５７を導通（オン）することにより、走査電極ＳＣ１～ＳＣｎを電圧０（Ｖ）にクランプする。
　このように、クランプ部５６は、走査電極ＳＣ１～ＳＣｎに印加する維持パルスの電圧を、電圧Ｖｓまたは電圧０（Ｖ）にクランプする。したがって、クランプ部５６によって走査電極ＳＣ１～ＳＣｎに電圧を印加するときのインピーダンスは相対的に小さく、強い維持放電による大きな放電電流を安定して流すことができる。
　なお、ダイオードＤｉ５６、Ｄｉ５７は、ノイズ等によってスイッチング素子Ｑ５６、Ｑ５７に逆方向の電圧がかかったときに、電流をスイッチング素子Ｑ５６、Ｑ５７とは逆方向に流してスイッチング素子Ｑ５６、Ｑ５７を保護するために設けている。
　このようにして、維持パルス発生部５０の電力回収部５１およびクランプ部５６は、タイミング発生回路３５から供給されるタイミング信号にもとづき、節点Ｐ７０の電圧（基準電位Ａ）を、電圧Ｖｓから電圧０（Ｖ）に変位させ、電圧０（Ｖ）から電圧Ｖｓに変位させて、電圧Ｖｓの維持パルスを発生する。そして、維持パルス発生部５０は、サブフィールドＳＦ１～ＳＦ１０の各維持期間Ｔｓ１～Ｔｓ１０において、維持期間中は短絡状態となるスイッチング素子Ｑ６９および走査パルス発生部７０を介して、走査電極ＳＣ１～ＳＣｎに維持パルスを印加する。
　なお、節点Ｐ７０とは、維持パルス発生部５０、傾斜波形電圧発生部６０、および走査パルス発生部７０がスイッチング素子Ｑ６９を介して電気的に接続される接続点のことである。
　走査パルス発生部７０は、スイッチング素子Ｑ７１Ｈ１～Ｑ７１Ｈｎ、スイッチング素子Ｑ７１Ｌ１～Ｑ７１Ｌｎ、スイッチング素子Ｑ７２、負の電圧Ｖａを発生する電源、電圧Ｖｐを発生する電源Ｅ７１を有する。
　電源Ｅ７１は、走査パルス発生部７０の基準電位である節点Ｐ７０の電圧に正の電圧Ｖｐを重畳する。スイッチング素子Ｑ７１Ｈ１～Ｑ７１Ｈｎは、電源Ｅ７１の高電圧側の電圧（すなわち、節点Ｐ７０の電圧に正の電圧Ｖｐを重畳した電圧）を走査電極ＳＣ１～ＳＣｎに印加する。スイッチング素子Ｑ７１Ｌ１～Ｑ７１Ｌｎは、電源Ｅ７１の低電圧側の電圧（すなわち、節点Ｐ７０の電圧）を走査電極ＳＣ１～ＳＣｎに印加する。
　このように構成された走査パルス発生部７０では、書込み期間においては、スイッチング素子Ｑ７２をオンにして節点Ｐ７０を負の電圧Ｖａに接続し、スイッチング素子Ｑ７１Ｌ１～Ｑ７１Ｌｎには負の電圧Ｖａを、スイッチング素子Ｑ７１Ｈ１～Ｑ７１Ｈｎには電圧Ｖａに電圧Ｖｐを重畳した電圧Ｖｃ（すなわち、Ｖｃ＝Ｖａ＋Ｖｐ）を印加する。
　そして、タイミング発生回路３５から供給されるタイミング信号にもとづき、走査パルスを印加する走査電極ＳＣｉに対しては、スイッチング素子Ｑ７１Ｈｉをオフにし、スイッチング素子Ｑ７１Ｌｉをオンにすることで、スイッチング素子Ｑ７１Ｌｉを経由して走査電極ＳＣｉに負の電圧Ｖａの走査パルスを印加する。また、走査パルスを印加しない走査電極ＳＣｈ（ｈは、１～ｎのうちｉを除いたもの）に対しては、スイッチング素子Ｑ７１Ｌｈをオフにし、スイッチング素子Ｑ７１Ｈｈをオンにすることで、スイッチング素子Ｑ７１Ｈｈを経由して走査電極ＳＣｈに電圧Ｖａ＋電圧Ｖｐ＝電圧Ｖｃを印加する。
　このように、走査パルス発生部７０は、基準電位Ａに電圧Ｖｐを重畳して電圧Ｖｃ（Ｖｃ＝Ｖａ＋Ｖｐ）を発生し、電圧Ｖａと電圧Ｖｃとを切り換えながら走査電極ＳＣ１～ＳＣｎに印加することで走査パルスを発生する。そして、走査パルス発生部７０は、走査電極ＳＣ１～ＳＣｎのそれぞれに、図３に示したタイミングで走査パルスを順次印加する。例えば、電圧Ｖａ＝－２００（Ｖ）であり、電圧Ｖｐ＝１５０（Ｖ）であれば、電圧Ｖｃ＝－５０（Ｖ）となる。
　なお、走査パルス発生部７０は、維持期間Ｔｓ１～Ｔｓ１０では、スイッチング素子Ｑ７２をオフにするとともに、スイッチング素子Ｑ７１Ｈ１～Ｑ７１Ｈｎをオフにし、スイッチング素子Ｑ７１Ｌ１～Ｑ７１Ｌｎをオンにすることで、維持パルス発生部５０の出力電圧をそのまま走査電極ＳＣ１～ＳＣｎへ出力する。
　また、走査パルス発生部７０は、初期化期間Ｔｉ１～Ｔｉ１０では、スイッチング素子Ｑ７２をオフにし、スイッチング素子Ｑ７１Ｈ１～Ｑ７１Ｈｎとスイッチング素子Ｑ７１Ｌ１～Ｑ７１Ｌｎとのオン・オフを切り替えることで、傾斜波形電圧発生部６０の出力電圧をそのまま、または傾斜波形電圧発生部６０の出力電圧に電圧Ｖｐを重畳した電圧を、走査電極ＳＣ１～ＳＣｎへ出力する。
　傾斜波形電圧発生部６０は、上り傾斜波形電圧発生部６１、下り傾斜波形電圧発生部６３、および電力回収部６５を備え、図３に示した上り傾斜波形電圧および下り傾斜波形電圧を発生する。
　上り傾斜波形電圧発生部６１は、トランジスタＱ６１とコンデンサＣ６１と抵抗Ｒ６１とを有するミラー積分回路を備える。そして、入力端子ＩＮ６１に一定の電圧を印加する（入力端子ＩＮ６１として図示される２つの丸の間に一定の電圧差を与える）ことにより、電圧Ｖｒに向かって緩やかに上昇する上り傾斜波形電圧（サブフィールドＳＦ１の初期化期間Ｔｉ１に発生する上り傾斜波形電圧と、サブフィールドＳＦ１～ＳＦ１０の各維持期間Ｔｓ１～Ｔｓ１０の最後に発生する上り傾斜波形電圧）を発生する。
　なお、本実施の形態では、電圧Ｖｉ１＝電圧Ｖｐ、電圧Ｖｉ２＝電圧Ｖｐ＋電圧Ｖｒとする。したがって、サブフィールドＳＦ１の初期化期間Ｔｉ１では、スイッチング素子Ｑ７２およびスイッチング素子Ｑ７１Ｌ１～Ｑ７１Ｌｎをオフにし、スイッチング素子Ｑ７１Ｈ１～Ｑ７１Ｈｎをオンにして、上り傾斜波形電圧発生部６１を動作させる。こうすることで、上り傾斜波形電圧発生部６１で発生した上り傾斜波形電圧に電源Ｅ７１の電圧Ｖｐを重畳し、電圧Ｖｉ１から電圧Ｖｉ２まで上昇する上り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加することができる。
　なお、維持期間Ｔｓ１～Ｔｓ１０の最後では、スイッチング素子Ｑ７２およびスイッチング素子Ｑ７１Ｈ１～Ｑ７１Ｈｎをオフにし、スイッチング素子Ｑ７１Ｌ１～Ｑ７１Ｌｎをオンにして、上り傾斜波形電圧発生部６１を動作させる。こうすることで、電圧０（Ｖ）から電圧Ｖｒまで上昇する上り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加することができる。
　なお、スイッチング素子Ｑ６９は分離スイッチである。下り傾斜波形電圧発生部６３または電力回収部６５が動作しているときに、スイッチング素子Ｑ６９をオフにすることで、下り傾斜波形電圧発生部６３および電力回収部６５と、上り傾斜波形電圧発生部６１および維持パルス発生部５０とを電気的に分離することができる。
　下り傾斜波形電圧発生部６３および電力回収部６５は、図６を用いて説明する。なお、本実施の形態においては、走査電極駆動回路３３の傾斜波形電圧発生部６０に下り傾斜波形電圧発生部６３と電力回収部６５を備えることで、図３に示した波形形状の選択初期化波形を発生することができる。そして、傾斜波形電圧発生部６０をこのように構成することにより、選択初期化波形を発生する際に、ミラー積分回路の動作時間を短縮することができ、ミラー積分回路における消費電力を低減し、ミラー積分回路における発熱量を低減することができる。
　図６は、本発明の実施の形態におけるプラズマディスプレイ装置３０の傾斜波形電圧発生部６０が有する下り傾斜波形電圧発生部６３および電力回収部６５の一構成例を概略的に示す回路図である。
　下り傾斜波形電圧発生部６３は、トランジスタＱ６３とコンデンサＣ６３と抵抗Ｒ６３とを有するミラー積分回路と、電圧Ｖｉ４の絶対値（例えば、１７０（Ｖ））の電圧を発生する電源Ｅ６３とを備える。そして、電源Ｅ６３の低圧側を節点Ｐ７０に電気的に接続し、高圧側をミラー積分回路に電気的に接続している。
　入力端子ＩＮ６３に一定の電圧を印加する（入力端子ＩＮ６３として図示される２つの丸の間に一定の電圧差を与える）ことにより、電源Ｅ６３の高圧側は電圧０（Ｖ）に向かって下降する。これにより、電源Ｅ６３の低圧側、すなわち節点Ｐ７０の電圧は、例えば電圧０（Ｖ）から、負の電圧Ｖｉ４（例えば、－１７０（Ｖ））に向かって下降する。
　電力回収部６５は、電圧Ｖｘの電圧を発生する電源Ｅ６５と、インダクタＬ６５と、ダイオードＤｉ６５と、スイッチング素子Ｑ６５とを有する。そして、図６に示すように、節点Ｐ７０と接地電位との間に、それらの回路素子を上述した順番で直列に接続している。また、電源Ｅ６５の低圧側を節点Ｐ７０に電気的に接続し、高圧側をインダクタＬ６５に電気的に接続している。電力回収部６５では、スイッチング素子Ｑ６５をオンにすることによって、走査電極ＳＣ１～ＳＣｎの負荷容量ＣｐとインダクタＬ６５とがＬＣ共振する。
　なお、図６には、電源Ｅ６５の高圧側とインダクタＬ６５との電気的な接続点を節点Ｐ６５とし、インダクタＬ６５とダイオードＤｉ６５との電気的な接続点を節点Ｐ６６として示している。
　また、本実施の形態では、電圧Ｖｘを、電圧Ｖｉ４の絶対値の１／２よりも低い電圧に設定している。
　インダクタＬ６５と負荷容量Ｃｐとは共振回路を形成している。したがって、電力回収部６５では、スイッチング素子Ｑ６５をオンにした時刻から、インダクタＬ６５と負荷容量ＣｐとのＬＣ共振の周期（共振周期）の約１／２の時間が経過した時刻において電源Ｅ６５の低圧側（すなわち、節点Ｐ７０の電圧）は電圧（－２Ｖｘ）付近まで下降する。
　インダクタＬ６５と負荷容量Ｃｐとの共振周期は、インダクタＬ６５のインダクタンスをＬとすれば、計算式「２π√（ＬＣｐ）」によって算出することができる。
　なお、本実施の形態では、走査電極ＳＣ１～ＳＣｎの電圧が電圧（－２Ｖｘ）まで下降しても放電セルに放電が発生しないように電圧Ｖｘを設定する。例えば、電圧Ｖｘ＝５０（Ｖ）とする。
　そして、サブフィールドＳＦ１の初期化期間Ｔｉ１では、スイッチング素子Ｑ６５、スイッチング素子Ｑ７２およびスイッチング素子Ｑ７１Ｈ１～Ｑ７１Ｈｎをオフにし、スイッチング素子Ｑ７１Ｌ１～Ｑ７１Ｌｎをオンにして、下り傾斜波形電圧発生部６３を動作させ、節点Ｐ７０の電圧を電圧０（Ｖ）から電圧Ｖｉ４まで下降させる。こうすることで、電圧０（Ｖ）から電圧Ｖｉ４まで下降する下り傾斜波形電圧を走査電極ＳＣ１～ＳＣｎに印加することができる。
　また、サブフィールドＳＦ２～ＳＦ１０の各初期化期間Ｔｉ２～Ｔｉ１０では、スイッチング素子Ｑ７２およびスイッチング素子Ｑ７１Ｈ１～Ｑ７１Ｈｎをオフにし、スイッチング素子Ｑ７１Ｌ１～Ｑ７１Ｌｎをオンにして、まずスイッチング素子Ｑ６５をオンにする。こうして、節点Ｐ７０の電圧を電圧０（Ｖ）から電圧（－２Ｖｘ）付近まで下降させ、走査電極ＳＣ１～ＳＣｎへの印加電圧を電圧０（Ｖ）から電圧（－２Ｖｘ）付近まで下降させる。次に、下り傾斜波形電圧発生部６３を動作させ、節点Ｐ７０の電圧を電圧（－２Ｖｘ）から電圧Ｖｉ４まで下降させ、走査電極ＳＣ１～ＳＣｎへの印加電圧を、電圧（－２Ｖｘ）から電圧Ｖｉ４まで下降させる。これらの動作の詳細は図７を用いて説明する。このようにして、傾斜波形電圧発生部６０は、電圧０（Ｖ）から電圧Ｖｉ４まで下降する図３に示した選択初期化波形を発生し、走査電極ＳＣ１～ＳＣｎに印加することができる。そして、選択初期化波形を発生する際にミラー積分回路の動作時間を短縮し、ミラー積分回路における消費電力を低減し、ミラー積分回路における発熱量を低減することができる。
　なお、これらのスイッチング素子およびトランジスタは、ＭＯＳＦＥＴやＩＧＢＴ等の一般に知られた半導体素子を用いて構成することができる。また、これらのスイッチング素子およびトランジスタは、タイミング発生回路３５で発生したそれぞれのスイッチング素子およびトランジスタに対応するタイミング信号により制御される。
　このように、本実施の形態における走査電極駆動回路３３は、ミラー積分回路を有する下り傾斜波形電圧発生部６３と、インダクタＬ６５とダイオードＤｉ６５とスイッチング素子Ｑ６５とを直列に接続した電力回収部６５とを備え、走査電極ＳＣ１～ＳＣｎに下り傾斜波形電圧を印加する。
　次に、サブフィールドＳＦ２～ＳＦ１０の初期化期間Ｔｉ２～Ｔｉ１０（選択初期化期間）において、選択初期化波形を発生する際の傾斜波形電圧発生部６０の動作について説明する。
　図７は、本発明の実施の形態におけるプラズマディスプレイ装置３０の傾斜波形電圧発生部６０における動作の一例を示すタイミングチャートである。図７には、走査電極ＳＣ１～ＳＣｎに印加する駆動電圧の波形、スイッチング素子Ｑ６３、Ｑ６５を制御する信号の波形、インダクタＬ６５に流れる電流の波形を示す。
　なお、サブフィールドＳＦ２～ＳＦ１０の各初期化期間Ｔｉ２～Ｔｉ１０において傾斜波形電圧発生部６０は同様の動作をする。したがって、図７では、サブフィールドＳＦ２の初期化期間Ｔｉ２を例に挙げて傾斜波形電圧発生部６０の動作を説明する。また、図７では、サブフィールドＳＦ２の初期化期間Ｔｉ２を期間Ｔ１１、Ｔ１２、Ｔ１３、Ｔ１４の４つの期間に分け、それぞれの期間について説明する。
　初期化期間Ｔｉ２の直前では、すなわち維持期間Ｔｓ１の最後では、走査電極ＳＣ１～ＳＣｎには電圧０（Ｖ）が印加されている。したがって、期間Ｔ１１の直前において、節点Ｐ７０の電圧は電圧０（Ｖ）であり、節点Ｐ６５の電圧は電圧Ｖｘである。また、スイッチング素子Ｑ６５はオフであるので、インダクタＬ６５に電流は流れず、節点Ｐ６６の電圧も電圧Ｖｘである。
　（期間Ｔ１１）
　時刻ｔ１１で電力回収部６５のスイッチング素子Ｑ６５をオンにする。これにより、節点Ｐ６６はダイオードＤｉ６５を介して接地され、節点Ｐ６６の電圧は電圧Ｖｘから電圧０（Ｖ）になる。すなわち、節点Ｐ６６は電圧０（Ｖ）にクランプされる。これにより、インダクタＬ６５に、電圧Ｖｘであった節点Ｐ６５から電圧０（Ｖ）となった節点Ｐ６６の方向へ電流が流れ始める（図７には、この電流を正方向の電流として記す）。
　インダクタＬ６５にこのように電流が流れることで、負荷容量Ｃｐに蓄えられた電荷が、走査電極ＳＣ１～ＳＣｎから、スイッチング素子Ｑ７１Ｌ１～Ｑ７１Ｌｎ、電源Ｅ６５、インダクタＬ６５、ダイオードＤｉ６５、およびスイッチング素子Ｑ６５を介して接地電位へ移動する。これにより、走査電極ＳＣ１～ＳＣｎの電圧が、ベース電位である電圧０（Ｖ）から負の電圧に向かって下がり始める。
　電力回収部６５では、インダクタＬ６５と負荷容量ＣｐとでＬＣ共振回路が構成される。したがって、スイッチング素子Ｑ６５をオンにしてから、このＬＣ共振回路の共振周期の１／４の時間になるまでは、インダクタＬ６５に流れる電流（正方向の電流）の大きさは徐々に増加する。
　そして、スイッチング素子Ｑ６５をオンにしてから、共振周期の１／４の時間が経過した時刻ｔ１１’において、インダクタＬ６５に流れる電流（正方向の電流）の大きさは最大となる。この時点で節点Ｐ６５の電圧はほぼ電圧０（Ｖ）となる。すなわち、電源Ｅ６５の高圧側が約０（Ｖ）となるので、電源Ｅ６５の低圧側である節点Ｐ７０の電圧は、節点Ｐ６５の電圧（すなわち、電源Ｅ６５の高圧側の電圧）から電圧Ｖｘが低下した電圧、すなわち、約（－Ｖｘ）の電圧となる。これにより、走査電極ＳＣ１～ＳＣｎの電圧は、約（－Ｖｘ）の電圧となる。
　共振周期の１／４の時間が過ぎると（すなわち、時刻ｔ１１’以降は）、インダクタＬ６５に流れる電流（正方向の電流）の大きさは減少し始める。しかし、インダクタＬ６５には、依然として正方向の電流が流れ続けるので、節点Ｐ６５の電圧は電圧０（Ｖ）を超えて負の方向へ低下し続け、節点Ｐ７０の電圧は電圧（－Ｖｘ）からさらに負の方向へ低下し続ける。すなわち、走査電極ＳＣ１～ＳＣｎの電圧は、インダクタＬ６５に流れる電流（正方向の電流）の大きさが０になるまでは、電圧（－Ｖｘ）を超えてさらに負の方向に低下し続ける。
　そして、スイッチング素子Ｑ６５をオンにしてから、このＬＣ共振回路の共振周期の１／２の時間が経過した時刻ｔ１２になるまでは、インダクタＬ６５に正方向の電流が流れ続け、走査電極ＳＣ１～ＳＣｎの電圧は負の方向に低下し続ける。
　このように、期間Ｔ１１では、電力回収部６５のインダクタＬ６５とパネル１０の負荷容量ＣｐとをＬＣ共振させることで、電源から電力を供給されることなく、走査電極ＳＣ１～ＳＣｎの電圧を電圧０（Ｖ）から第１の電圧まで下降させる。したがって、期間Ｔ１１における傾斜波形電圧発生部６０の実質的な消費電力は、ほぼ「０」となる。
　本実施の形態では、第１の電圧は放電開始電圧未満の電圧とする。したがって、期間Ｔ１１では、いずれの放電セルにも放電は発生しない。なお、上述の例では、第１の電圧は電圧（－２Ｖｘ）である。
　（期間Ｔ１２）
　スイッチング素子Ｑ６５をオンにしてから、このＬＣ共振回路の共振周期の約１／２の時間が経過した時刻ｔ１２で、インダクタＬ６５に流れる電流（正方向の電流）の大きさは０になる。この時点で節点Ｐ６５の電圧はほぼ電圧（－Ｖｘ）となる。すなわち、電源Ｅ６５の高圧側が約（－Ｖｘ）の電圧となるので、電源Ｅ６５の低圧側である節点Ｐ７０の電圧は、節点Ｐ６５の電圧（すなわち、電源Ｅ６５の高圧側の電圧）から電圧Ｖｘが低下した電圧、すなわち、約（－２Ｖｘ）となる。これにより、走査電極ＳＣ１～ＳＣｎの電圧は、約（－２Ｖｘ）となる。
　インダクタＬ６５に流れる電流の大きさが０になると、次に、電圧０（Ｖ）である節点Ｐ６６から約（－Ｖｘ）の電圧となった節点Ｐ６５の方向（すなわち、負方向）へ電流が流れようとする。しかし、ダイオードＤｉ６５が負方向への電流の流れを防止するので、インダクタＬ６５に負方向の電流は流れない。そのため、走査電極ＳＣ１～ＳＣｎの電圧は、約（－２Ｖｘ）に維持される。そして、期間Ｔ１２においても、放電セルに放電は発生しない。
　（期間Ｔ１３）
　時刻ｔ１２から所定の時間（例えば、約１０μｓｅｃ）が経過した後の時刻ｔ１３において、スイッチング素子Ｑ６５をオフにする。期間Ｔ１３においても、走査電極ＳＣ１～ＳＣｎの電圧は、約（－２Ｖｘ）に維持される。したがって、期間Ｔ１３においても、放電セルに放電は発生しない。
　このとき、節点Ｐ７０の電圧は約（－２Ｖｘ）である。すなわち、下り傾斜波形電圧発生部６３の電源Ｅ６３の低圧側の電圧は約（－２Ｖｘ）である。したがって、電源Ｅ６３の高圧側の電圧は、電圧Ｖｉ４の絶対値から電圧（２Ｖｘ）を減じた電圧となる。例えば、電圧Ｖｘが５０（Ｖ）であり、電圧Ｖｉ４の絶対値が１７０（Ｖ）であれば、電源Ｅ６３の高圧側の電圧は、１７０（Ｖ）から１００（Ｖ）を減じた７０（Ｖ）となる。
　（期間Ｔ１４）
　時刻ｔ１３から所定の時間（例えば、約１０μｓｅｃ）が経過した後の時刻ｔ１４では、入力端子ＩＮ６３に一定の電圧を印加する（入力端子ＩＮ６３として図示される２つの丸の間に一定の電圧差を与える）ことにより、下り傾斜波形電圧発生部６３の動作を開始させる。これにより、電源Ｅ６３の高圧側は電圧０（Ｖ）に向かって下降し始め、電源Ｅ６３の低圧側、すなわち節点Ｐ７０の電圧は、電圧（－２Ｖｘ）（例えば、－１００（Ｖ））から負の電圧Ｖｉ４（例えば、－１７０（Ｖ））に向かって下降する。
　このように、期間Ｔ１４では、下り傾斜波形電圧発生部６３を用いて、走査電極ＳＣ１～ＳＣｎの電圧を第１の電圧から第２の電圧（電圧Ｖｉ４）まで下降させる。
　本実施の形態では、第２の電圧を、直前の維持期間（図７に示す例では、維持期間Ｔｓ１）において維持放電を発生した放電セルでは放電が発生し、維持放電が発生しなかった放電セルでは放電が発生しない電圧に設定する。
　したがって、期間Ｔ１４では、走査電極ＳＣ１～ＳＣｎの電圧が第１の電圧から第２の電圧（電圧Ｖｉ４）まで下降する間に、直前のサブフィールドＳＦ１の維持期間Ｔｓ１で維持放電を発生した放電セルに、微弱な初期化放電が発生する。
　このように、本実施の形態では、初期化期間において選択初期化動作を行う際に、下り傾斜波形電圧発生部６３のみを用いて選択初期化波形を発生するのではなく、電力回収部６５と下り傾斜波形電圧発生部６３を用いて選択初期化波形を発生する。
　すなわち、選択初期化波形を発生する際に、走査電極ＳＣ１～ＳＣｎへの印加電圧を、電圧０（Ｖ）から第１の電圧までは電力回収部６５を用いて低下させ、第１の電圧から第２の電圧までは下り傾斜波形電圧発生部６３を用いて低下させる。
　これにより、選択初期化波形を発生する際に、下り傾斜波形電圧発生部６３が有するミラー積分回路の動作時間を短縮し、下り傾斜波形電圧発生部６３における消費電力を低減するとともに下り傾斜波形電圧発生部６３が有するミラー積分回路における発熱量を低減することができる。以下、その理由について説明する。
　選択初期化動作では、走査電極ＳＣ１～ＳＣｎに印加する電圧を、電圧０（Ｖ）から第２の電圧まで低下させ、直前のサブフィールドの維持期間で維持放電を発生した放電セルに、微弱な初期化放電を発生させる。
　本実施の形態では、初期化放電が、放電セル内の壁電荷を適切に調整する微弱な放電として発生するように、走査電極ＳＣ１～ＳＣｎに印加する電圧の変化が適切に設定されている必要がある。
　走査電極ＳＣ１～ＳＣｎに印加する電圧の変化を適切に設定するには、ミラー積分回路が適している。したがって、少なくとも放電セルに初期化放電を発生させる期間に走査電極ＳＣ１～ＳＣｎに印加する駆動電圧（下り傾斜波形電圧）は、ミラー積分回路によって発生することが望ましい。
　しかし、本実施の形態では、放電が発生した後の走査電極ＳＣ１～ＳＣｎの電圧変化が、初期化放電が微弱な放電として発生するように適切に（例えば、約－１．５（Ｖ／μｓｅｃ））に設定されていればよく、初期化放電が発生する直前までは、走査電極ＳＣ１～ＳＣｎに印加する電圧は、ミラー積分回路による緩やかな電圧変化でなくてもかまわない。
　そして、下り傾斜波形電圧の開始電圧（負の電圧）を低下させ（絶対値で、より大きい電圧にし）、選択初期化波形を発生するときのミラー積分回路の動作時間を短縮することで、ミラー積分回路における消費電力を低減し、ミラー積分回路における発熱量を低減することができる。
　しかしながら、例えばクランプ回路等を用いて走査電極ＳＣ１～ＳＣｎに印加する電圧を急激に下降させると、放電セル内に急激な電圧変化が生じて放電が発生しやすくなる。
　一方、ＬＣ共振を利用した回路では、クランプ回路と比較して、走査電極ＳＣ１～ＳＣｎへの印加電圧を緩やかに変化させることができる。そのため、選択初期化波形を発生する際に、電力回収部６５を用いることで、クランプ回路を用いた場合と比較して、走査電極ＳＣ１～ＳＣｎに印加する電圧を、放電を発生させずにより低い負の電圧まで低下させる（絶対値では、より大きい電圧に変化させる）ことができる。すなわち、選択初期化波形を発生する際に、電力回収部６５を用いることで、放電が発生しない電圧として設定する第１の電圧を、クランプ回路を用いた場合と比較して、より低い負の電圧に（絶対値では、より大きい電圧に）設定することができる。
　以上の理由により、本実施の形態では、選択初期化動作を行う際に走査電極ＳＣ１～ＳＣｎに印加する電圧を、電圧０（Ｖ）から第１の電圧（電圧（－２Ｖｘ））までは電力回収部６５を用いて変化させ、第１の電圧から第２の電圧（電圧Ｖｉ４）までは、下り傾斜波形電圧発生部６３によって変化させる。
　このように、本実施の形態では、選択初期化波形を発生する際に、下り傾斜波形電圧発生部６３が有するミラー積分回路の動作開始電圧を第１の電圧にすることで、電圧０（Ｖ）から第２の電圧までミラー積分回路によって変化させる構成と比較して、ミラー積分回路の動作時間を短縮し、ミラー積分回路における消費電力を低減し、ミラー積分回路における発熱量を低減することができる。さらに、クランプ回路を用いた構成と比較して、第１の電圧をより低い負の電圧（絶対値では、より大きい電圧）に設定することができるので、ミラー積分回路の動作時間をより短縮することができる。
　なお、本実施の形態において、期間Ｔ１１～Ｔ１４の一例として、例えば、期間Ｔ１１を１０μｓｅｃ、期間Ｔ１２を２．５μｓｅｃ、期間Ｔ１３を０μｓｅｃ、期間Ｔ１４を３０μｓｅｃとする例を挙げることができる。しかし、本発明は、各期間の時間が何ら上述した数値に限定されるものではない。例えば、期間Ｔ１２、期間Ｔ１３を共に１０μｓｅｃに設定する等してもよい。また、本実施の形態では、第１の電圧（電圧（－２Ｖｘ））を電圧－１００（Ｖ）とし、第２の電圧（電圧Ｖｉ４）を電圧－１７０（Ｖ）に設定する例を説明したが、本発明は、第１の電圧、第２の電圧を何ら上述した電圧値に限定するものではない。各電圧値はパネルの特性やプラズマディスプレイ装置の仕様等に合わせて適切に設定すればよい。
　なお、本発明は１フィールドを構成するサブフィールドの数、強制初期化サブフィールドとするサブフィールド、各サブフィールドが有する輝度重み等が上述した数値に限定されるものではない。また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
　なお、図３、図７に示した駆動電圧波形は本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこの駆動電圧波形に限定されるものではない。
　また、図４、図５、図６、に示した回路構成も本発明の実施の形態における一例を示したものに過ぎず、本発明は何らこれらの回路構成に限定されるものではない。
　なお、本発明における実施の形態に示した各回路ブロックは、実施の形態に示した各動作を行う電気回路として構成されてもよく、あるいは、実施の形態に示した各動作と実質的に同じ動作をするようにプログラミングされたマイクロコンピュータやコンピュータ等を用いて構成されてもよい。
　なお、本発明における実施の形態では、１つのフィールドに１０個のサブフィールドを有する例を説明した。しかし、本発明は１フィールドが有するサブフィールドの数が何ら上記の数に限定されるものではない。例えば、１フィールドが有するサブフィールドの数をより多くすることで、パネル１０に表示できる階調の数をさらに増加することができる。あるいは、１フィールドが有するサブフィールドの数をより少なくすることで、パネル１０の駆動に要する時間を短縮することができる。
　なお、本発明における実施の形態では、１画素を赤、緑、青の３色の放電セルで構成する例を説明したが、１画素を４色あるいはそれ以上の色の放電セルで構成するパネルにおいても、本発明における実施の形態に示した構成を適用することは可能であり、同様の効果を得ることができる。
　なお、本発明の実施の形態において示した具体的な数値は、画面サイズが５０インチ、表示電極対１４の数が１０２４のパネル１０の特性にもとづき設定したものであって、単に実施の形態における一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、各数値はパネルの仕様やパネルの特性、およびプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。また、１フィールドを構成するサブフィールドの数や各サブフィールドの輝度重み等も本発明における実施の形態に示した値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切り換える構成であってもよい。
　本発明は、高精細度化された大画面のパネルであっても、消費電力の増大を抑制して安定した放電を発生することが可能であるので、プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置として有用である。
　１０　　パネル
　１１　　前面基板
　１２　　走査電極
　１３　　維持電極
　１４　　表示電極対
　１５，２３　　誘電体層
　１６　　保護層
　２１　　背面基板
　２２　　データ電極
　２４　　隔壁
　２５，２５Ｒ，２５Ｇ，２５Ｂ　　蛍光体層
　３０　　プラズマディスプレイ装置
　３１　　画像信号処理回路
　３２　　データ電極駆動回路
　３３　　走査電極駆動回路
　３４　　維持電極駆動回路
　３５　　タイミング発生回路
　５０　　維持パルス発生部
　５１，６５　　電力回収部
　５６　　クランプ部
　６０　　傾斜波形電圧発生部
　６１　　上り傾斜波形電圧発生部
　６３　　下り傾斜波形電圧発生部
　７０　　走査パルス発生部
　Ｃｐ　　負荷容量
　Ｑ５１，Ｑ５２，Ｑ５６，Ｑ５７，Ｑ６１，Ｑ６３，Ｑ６５，Ｑ６９，Ｑ７１Ｈ１～Ｑ７１Ｈｎ，Ｑ７１Ｌ１～Ｑ７１Ｌｎ，Ｑ７２　　スイッチング素子
　Ｄｉ５１，Ｄｉ５２，Ｄｉ５３，Ｄｉ５４，Ｄｉ５６，Ｄｉ５７，Ｄｉ６５　　ダイオード
　Ｌ５１，Ｌ６５　　インダクタ
　Ｒ６１，Ｒ６３　　抵抗
　Ｃ５１，Ｃ６１，Ｃ６３　　コンデンサ
　Ｅ６３，Ｅ６５，Ｅ７１　　電源
　Ｐ６５，Ｐ６６，Ｐ７０　　節点

Claims (6)

  1. 走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルを、複数のサブフィールドで１フィールドを構成して駆動するプラズマディスプレイパネルの駆動方法であって、
    前記サブフィールドの初期化期間において、
    ＬＣ共振によって前記走査電極の電圧をベース電位から第１の電圧に変位させ、
    ミラー積分回路によって前記走査電極の電圧を前記第１の電圧から第２の電圧に変位させる
    ことを特徴とするプラズマディスプレイパネルの駆動方法。
  2. 前記第１の電圧を、前記放電セルに放電が発生しない電圧に設定し、
    前記第２の電圧を、直前のサブフィールドの前記維持期間において維持放電を発生した放電セルには初期化放電を発生し、前記維持放電を発生しなかった放電セルには初期化放電を発生しない電圧に設定する
    ことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
  3. 前記第１の電圧は負の電圧であり、前記第２の電圧は絶対値が前記第１の電圧の絶対値よりも大きい負の電圧である
    ことを特徴とする請求項１に記載のプラズマディスプレイパネルの駆動方法。
  4. 走査電極および維持電極からなる表示電極対とデータ電極とを有する放電セルを複数備えたプラズマディスプレイパネルと、
    ミラー積分回路を備えた傾斜波形電圧発生部と電力回収部とを有し、複数のサブフィールドで１フィールドを構成して前記プラズマディスプレイパネルを駆動する駆動回路とを備えたプラズマディスプレイ装置であって、
    前記サブフィールドの初期化期間において、
    前記電力回収部は、ＬＣ共振によって前記走査電極の電圧をベース電位から第１の電圧に変位させ、
    前記傾斜波形電圧発生部は、前記ミラー積分回路によって前記走査電極の電圧を前記第１の電圧から第２の電圧に変位させる
    ことを特徴とするプラズマディスプレイ装置。
  5. 前記第１の電圧を、前記放電セルに放電が発生しない電圧に設定し、
    前記第２の電圧を、直前のサブフィールドの前記維持期間において維持放電を発生した放電セルには初期化放電を発生し、前記維持放電を発生しなかった放電セルには初期化放電を発生しない電圧に設定する
    ことを特徴とする請求項４に記載のプラズマディスプレイ装置。
  6. 前記第１の電圧は負の電圧であり、前記第２の電圧は絶対値が前記第１の電圧の絶対値よりも大きい負の電圧である
    ことを特徴とする請求項４に記載のプラズマディスプレイ装置。
PCT/JP2013/000336 2012-01-27 2013-01-24 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置 WO2013111588A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012015180A JP2015064392A (ja) 2012-01-27 2012-01-27 プラズマディスプレイ装置
JP2012-015180 2012-01-27

Publications (1)

Publication Number Publication Date
WO2013111588A1 true WO2013111588A1 (ja) 2013-08-01

Family

ID=48873315

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2013/000336 WO2013111588A1 (ja) 2012-01-27 2013-01-24 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Country Status (2)

Country Link
JP (1) JP2015064392A (ja)
WO (1) WO2013111588A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008262079A (ja) * 2007-04-13 2008-10-30 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2011257620A (ja) * 2010-06-10 2011-12-22 Panasonic Corp プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
JP2012018392A (ja) * 2010-06-10 2012-01-26 Panasonic Corp プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008262079A (ja) * 2007-04-13 2008-10-30 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2011257620A (ja) * 2010-06-10 2011-12-22 Panasonic Corp プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
JP2012018392A (ja) * 2010-06-10 2012-01-26 Panasonic Corp プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置

Also Published As

Publication number Publication date
JP2015064392A (ja) 2015-04-09

Similar Documents

Publication Publication Date Title
WO2010116696A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR101168553B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JPWO2008007618A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP2007304259A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JPWO2008084819A1 (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
JP5003714B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2013111588A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012090451A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2010131466A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012073516A1 (ja) プラズマディスプレイ装置の駆動方法およびプラズマディスプレイ装置
US20090237330A1 (en) Plasma display device and plasma-display-panel driving method
WO2012102029A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2013114827A1 (ja) プラズマディスプレイ装置
JP5263450B2 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012114735A1 (ja) プラズマディスプレイ装置
WO2012102043A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4835233B2 (ja) プラズマディスプレイ装置
WO2013046652A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2009192589A (ja) プラズマディスプレイ装置
WO2012102032A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012102033A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2012081231A1 (ja) プラズマディスプレイ装置
WO2012102031A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
WO2011089891A1 (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP2011085649A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 13741603

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 13741603

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP