KR20060017654A - Ａｃ형 플라즈마표시패널의 구동방법 - Google Patents

Ａｃ형 플라즈마표시패널의 구동방법 Download PDF

Info

Publication number
KR20060017654A
KR20060017654A KR1020060001746A KR20060001746A KR20060017654A KR 20060017654 A KR20060017654 A KR 20060017654A KR 1020060001746 A KR1020060001746 A KR 1020060001746A KR 20060001746 A KR20060001746 A KR 20060001746A KR 20060017654 A KR20060017654 A KR 20060017654A
Authority
KR
South Korea
Prior art keywords
potential
electrode
voltage
discharge
common electrode
Prior art date
Application number
KR1020060001746A
Other languages
English (en)
Inventor
에이시 미조바타
Original Assignee
파이오니아 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 파이오니아 가부시키가이샤 filed Critical 파이오니아 가부시키가이샤
Publication of KR20060017654A publication Critical patent/KR20060017654A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

프라이밍소거기간에, 전압(Vpe1)이 공통전극에 인가되고, 주사전극의 전위가 단속적으로 전압(Vpe1)보다 낮은 양전위까지 낮아진 후에, 상기 전위는 전압(Vpe2)까지 계속 낮아진다. 이 경우, 전압(Vpe1)과 전압(Vpe2) 사이의 전위차는 개시전압과 동일하게 설정된다. 또한, 프라이밍소거기간의 말미에서의 주사전극의 전위는 데이터전극의 전위보다 대략 20V 만큼 높게 설정된다. 이 동작에 의해, 유지전압의 연장된 구동여유(범위)를 가지며 낮은 전압에 의해 구동될 수 있는 AC형 플라즈마표시패널이 제공된다.
플라즈마표시패널, 구동여유, 필드, 프라이밍소거기간

Description

ＡＣ형 플라즈마표시패널의 구동방법{Driving method for AC-type plasma display panel}
도 1은 본 발명의 제1실시예에 따른 PDP구동방법을 나타내는 일련의 파형들을 나타내는 도;
도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 PDP구동방법을 보여주는 개략단면도;
도 3은 본 발명의 제2실시예에 따른 PDP구동방법을 나타내는 일련의 파형들을 나타내는 도;
도 4a 내지 도 4e는 본 발명의 제2실시예에 따른 PDP구동방법을 보여주는 개략단면도;
도 5는 횡좌표축이 전압(Vpe1)을 나타내고 종좌표축이 유지전압(Vs)의 상한값과 하한값을 나타낼 때, 전압(Vpe1)에 대한 유지전압(Vs)의 상한값과 하한값의 의존도를 보여주는 그래프;
도 6은 횡좌표축이 전압(Vpe1)을 나타내고 종좌표축이 최소 데이터펄스를 나타낼 때, 최소 데이터펄스전압에 대한 전압(Vpe1)의 의존도를 보여주는 그래프;
도 7은 종래의 3극 AC형 PDP구동방법의 화소구조를 보여주는 단면도;
도 8은 종래의 3극 AC형 PDP구동방법의 전극배열을 보여주는 평면도;
도 9는 종래의 3극 AC형 PDP구동방법을 나타내는 일련의 파형을 나타내는 도;
도 10a 내지 10e는 종래의 PDP구동방법을 나타내는 개략단면도.
<도면의 주요부분에 대한 부호의 설명>
1 : 이전서브필드 2 : 유지소거기간 3 : 프라이밍기간
4 : 프라이밍소거기간 5 : 주사기간 6 : 유지기간
7 : 예비방전기간 8 : 서브필드 9 : 주사펄스
10 : 데이터펄스 20 : 전면기판 21 : 배면기판
22, S, Si : 주사전극 23, C, Ci : 공통전극 24 : 투명유전체층
25 : 보호층 26 : 방전공간 27 : 형광층
28 : 백색유전체층 29 : 데이터전극 30 : 표시화면
31 : 화소 32 : 금속전극 35 : 양벽전하
36 : 음벽전하 37 : 방전갭 38 : 비방전갭
본 발명은, 넓은 범위의 유지전압을 갖고 낮은 전압으로 구동될 수 있는 AC(교류)형 플라즈마표시패널의 구동방법에 관한 것이다.
본 출원은 참조로서 여기에 통합된 2001년 11월 22일에 출원된 일본특허출원 제2001-356997호의 우선권을 주장한다.
일반적으로, 플라즈마표시패널(이하, PDP)은 많은 이점들, 예를 들면 얇고, 비교적 쉽게 대형화면을 표시할 수 있고, 넓은 시야각을 제공하며, 응답속도가 높다는 특징들을 갖는다. 이러한 특징들로 인하여, 최근에 플라즈마표시패널들이 벽걸이TV세트들이나 전광판 등과 같은 평면표시장치들로서 사용된다. PDP들은, 그 구동방법에 따라, 방전가스로 채워진 방전공간에 전극들을 노출시켜 전극들 사이에 직류방전을 발생시킴으로써 구동되는 직류(DC)형 방전PDP와, 전극들이 유전체층들로 덮여 방전가스에 직접 노출되지 않는 교류방전의 상태에서 구동되는 교류(AC)형 방전PDP로 나누어진다. DC형 PDP에서는, 방전이 전압이 인가된 시간동안에 계속되고, AC형 PDP에서는, 방전이 전압의 극성을 반전시킴으로써 계속된다. 또한, AC형 PDP들에는 두 가지 형태, 즉 하나의 화소에 두 개의 전극들을 갖는 것과 하나의 화소에 세 개의 전극들을 갖는 것으로 나누어진다. 이러한 구조들을 갖는 PDP들은, 예를 들면 "Society for Information Display '98 DIGEST, pp.279∼281, May 1998"에 개시되어 있다.
다음으로, 종래의 3극 AC형 PDP의 구조 및 구동방법에 대하여 설명된다. 도 7은, 종래의 3극 AC형 PDP의 셀구조를 보여주는 단면도이다. 도 8은 종래의 3극 AC형 PDP의 전극배열을 보여주는 평면도이다.
도 7에서와 같이, 종래 3극 AC형 PDP에는 전면기판(20) 및, 전면기판(20)에 대향하는 배면기판(21)이 마련된다. 전면기판(20) 및 배면기판(21)은 유리 등으로 만들어진다. 전면기판(20)의 배면기판(21)에 대향하는 표면상에, 복수의 주사전극들(22) 및 복수의 공통전극들(23)이 소정의 간격으로 평행하게 번갈아 배치된다. 주사전극들(22) 및 공통전극들(23)은 ITO(Indium Tin Oxide) 등으로 만들어진 투명전극이고 도 7에서 뒤쪽에서 앞쪽까지 연장된다.
배선저항을 감소시키기 위하여 금속전극(32)이 각 주사전극(22) 및 공통전극(23)상에 적층된다. 또, 투명유전체층(24)이 주사전극(22) 및 공통전극(23)을 덮도록 마련되고, MgO 등으로 만들어진 보호층(24)이 투명유전체층(24)상에 형성된다.
복수의 데이터전극(29)이 배면기판(21)의 전면기판과 대향하는 표면상에 마련된다. 각 데이터전극들(29)은 주사전극들(22) 및 공통전극들(23)과 직교하는 방향(도 7에서 길이방향)으로 연장된다. 백색유전체층(28) 및 형광층(27)이 데이터전극들(29)상에 마련된다.
분할벽(미도시)이 전면기판(20)과 배면기판(21) 사이에 마련된다. 분할벽은, 전면기판(20)의 표면과 수직방향에서 볼 때 격자배열(grid array)로 마련되고, 방전공간(26)을 화소(표시셀)들로 나눈다. 각 화소(31, 도 8 참조)에는, 각 주사전극(22), 각 공통전극(23) 및 각 데이터전극(29)이 삽입되어, 데이터전극(29)에서 주사전극(22)과 가장 가까운 점 및 데이터전극(29)에서 공통전극(23)과 가장 가까운 부분이 포함된다. 방전공간(26)에는, He, Ne 및 Xe의 혼합가스가 방전가스로서 충전된다.
도 8에서, PDP의 표시화면(30)에는, 데이터전극들(29; Di i는 1∼n)과, 주사전극들(22; Si, i는 1∼m) 및 공통전극들(23; Ci, i는 1∼m)의 각각 가장 가까운 부분들을 포함하도록 화소들(31)이 매트릭스로 배열된다. 표면방전을 발생시키는 방전갭(37)이 주사전극(Si)과 공통전극(Ci) 사이에 배열되고, 표면방전을 발생시키 지 않는 비방전갭(38)이 주사전극(Si)과 공통전극(Ci-1) 사이에 배열된다.
다음으로, 종래의 3극 AC형 PDP의 구동방법이 설명된다. 일반적으로, 3극 AC형 PDP의 구동방법은 주사표시분할(scanning-displaying separation; ADS기술)이다. 주사표시기술의 구동방법이 설명된다. 도 9는 3극 AC형 PDP의 구동방법을 보여주는 파형이다. 도 10a∼10e는 종래의 PDP구동방법을 보여주는 개략단면도들이다. 도 10a∼10e에서, 양벽전하들(35; positive wall charges) 및 음벽전하들(36; negative wall charges)이 여러 가지 다각형들로 표시되고, 양벽전하들(35) 및 음벽전하들(36)의 높이는 벽전하들에 의해 유전체층들에서 발생된 벽전압들의 레벨을 나타낸다.
도 9에서와 같이, 3극 AC형 PDP구동방법에서, 필드는 복수의 서브필드들을 포함하고, 하나의 서브필드(8)는 3개의 기간들, 즉 예비방전기간(7), 주사기간(5) 및 유지기간(6)을 포함한다.
먼저, 예비방전기간(7)이 설명된다. 예비방전기간(7)의 시작점에서, 서브필드(8)전의 이전서브필드(1)의 방전에 의해 야기된 벽전하는 화소(31)의 유전체층들 상에 쌓인다. 벽전하의 축적상태는, 이전서브필드(1)에서 화소(31)가 발광되는지 아닌지에 기초하여 변화한다. 예비방전기간(7)은 벽전하를 초기화하고, 이하의 과정에서 표시데이터에 기초하여 데이터가 선형-연속적으로 기록될 때 쉽게 방전시키기 위한 프라이밍효과를 발생시킨다.
예비방전기간(7)은 유지소거기간(2), 프라이밍기간(3) 및 프라이밍소거기간(4)을 포함한다. 유지소거기간(2)에서는, 이전서브필드(1)에서 유지방전이 발생되 었던 화소(31)에서 방전이 발생한다. 이전서브필드(1)에서 유지방전이 발생한 화소(31)는 도 10a에서와 같이 이전서브필드(1)의 최종유지펄스에 의해 벽전하배치상태, 즉 주사전극(22) 위의 투명유전체층(24)의 표면(이하 주사전극(S) 위)에 음벽전하(36)가 쌓이고, 공통전극(23) 위의 투명유전체층(24)의 표면(이하, 공통전극(C) 위) 및, 데이터전극(29) 위의 백색유전체층(28)의 표면(이하, 데이터전극(D) 위)에 양벽전하(35)가 쌓이는 벽전하배치상태에 있다.
이 상태에서, 이전서브필드(1)는 예비방전기간(7)에서 유지소거기간(2)으로 이동한다. 유지소거기간(2)에서, 주사전극(S)의 전위 및 데이터전극(D)의 전위는 접지전위로 설정되고, 양전위(Vs)가 공통전극(C)에 인가된다. 이 동작에서, 주사전극(S)과 공통전극(C) 사이의 전위차는 점점 커지고, 주사전극(S)과 공통전극(C) 사이에 약방전(weak discharge)이 발생한다. 그 다음, 도 10b에서와 같이, 주사전극(S)과 공통전극(C) 사이에 축적된 방전갭(37)과 가까운 벽전하가 변한다.
한편, 유지소거기간(2)으로 이동하기 전에, 도 10b에서와 같이 화소(31)에서 방전이 발생하지 않는 벽전하배치가 형성되어, 유지소거기간(2) 중에는 방전이 발생하지 않는다. 그러므로, 이전서브필드(1)에서의 발광여부와 상관없이 유지소거기간(2)의 말미에, 각 화소(31)는 도 10b에서와 같은 벽전하배치 상태에 놓인다. 즉, 각 화소(31)는 초기화된다.
프라이밍기간(3)에서는, 나중에 설명될 주사기간(5)에서 저전압으로 기록방전을 발생시키기 위한 프라이밍방전이 발생되어 프라이밍효과가 얻어진다. 도 9에서와 같이, 프라이밍기간(3)에, 소정의 양전위에서부터 특정전압(Vp)까지 연속적으 로 증가하는 양의 경사파형이 주사전극(S)에 인가되고, 접지전위가 공통전극(C) 및 데이터전극(D)에 인가된다. 이 동작에 의해, 약방전이 주사전극(S)과 공통전극(C) 사이에 발생되어, 도 10c에서와 같이, 벽전하들이 공통전극(C)과 마주보는 주사전극(S)의 끝단부분 및, 주사전극(S)과 마주보는 공통전극(C) 위의 끝단에서 커지는 벽전하배치가 형성된다.
다음으로, 프라이밍소거기간(4)에는, 접지전위가 데이터전극(D)에 인가되고, 전압(Vs)이 공통전극(C)에 인가된다. 주사전극(S)의 전위는 소정의 전위로부터 연속적으로 감소된다. 이 동작으로, 약방전이 발생하여 프라이밍기간(3)에 축적된 벽전하가 복귀되고, 벽전하배치가 도 10d에서와 같은 상태로 복귀된다. 그 다음, 예비방전기간(7)이 종료한다.
주사기간(5)에, 양전압(Vbw)이 주사전극(S)에 인가되고, 양전압(Vsw)이 공통전극(C)에 인가된다. 그 다음, 주사전극(S1) 내지 주사전극(Sm)의 전위를 연속적으로 접지전위로 설정함으로써, 주사전극(S1) 내지 주사전극(Sm)에 주사펄스(9)가 연속적으로 인가된다. 표시데이터에 기초하여 주사펄스(9)의 타이밍에 맞춰 데이터전극(D1) 내지 데이터전극(Dm)에 데이터펄스(10)가 연속적으로 인가된다.
데이터펄스(10)가 데이터전극(D)에 인가되는 화소(31)에서의 주사전극(S)과 데이터전극(D) 사이(이하, 대향공간)의 전위차는 대향공간의 방전 개시전압을 초과한다. 그러므로, 대향공간에서 기록방전이 발생하고, 큰 양벽전하가 주사전극(S) 위에 축적된다. 또한, 이 방전에 의해, 공통전극(C)과 주사전극(S) 사이의 공간(이하, 표면공간), 즉 양전압(Vsw)이 인가되어 양전위로 크게 바이어스 되는 공간에서 는, 전하가 이동하여 도 10e와 같은 벽전하배치가 형성된다. 이와 반대로, 데이터펄스(10)가 인가되지 않은 화소(31)에서는, 기록방전이 발생하지 않고, 대향공간을 가로지르는 전위차가 개시전압을 이르지 못하기 때문에, 벽전하배치의 변화가 없다. 상기와 같이, 데이터펄스(9)의 존재에 의해, 두 가지 형태의 벽전하배치들이 형성될 수 있다. 도 9의 데이터펄스(10)의 사선들은, 데이터펄스(10)의 존재들이 표시데이터에 의해 변화된다는 것을 나타낸다. 모든 주사전극들(S; S1∼Sm)에 주사펄스(9)가 인가된 후에, 유지기간(6)이 시작된다. 유지기간(6)에서, 유지펄스가 모든 주사전극들(S)과 모든 공통전극들(C)에 번갈아 인가된다. 유지펄스의 전압(Vs)은 면방전 개시전압보다 낮게 설정된다. 기록방전이 발생하는 화소(31)에서, 도 10e에서와 같이, 양벽전하가 주사전극(S) 위에 축적되고 음벽전하가 공통전극(C) 위에 축적되기 때문에, 벽전압은 표면공간에서 발생된다. 그러므로, 제1양유지펄스(제1유지펄스)가 주사전극(S)에 인가될 때, 벽전압이 제1양유지펄스에 중첩되어 표면공간의 전위차는 개시전압보다 커지게 되어 유지방전이 발생한다. 이 유지방전에 의해, 음벽전하는 주사전극(S)에 축적되고, 양벽전하는 공통전극(C)에 축적된다. 제2양유지펄스(제2유지펄스)가 공통전극(C)에 인가될 때, 벽전압이 제2양유지펄스에 중첩되어 유지방전이 발생한다. 그 결과, 제1유지펄스가 발생하면, 역극성을 갖는 벽전하들이 주사전극(S) 및 공통전극(C) 위에 저장된다. 그 다음, 유지펄스가 주사전극들(S)과 공통전극들(C)에 번갈아 인가됨으로써, 유지방전이 동일한 동작에 의해 연속적으로 발생한다. 즉, x번째 유지방전을 통하여 벽전하가 축적되어 발생된 벽전압이 (x+1)번째 유지펄스와 중첩되어 유지방전이 계속된다. 발광량은 유지 방전들의 횟수에 의해 결정된다.
한편, 주사기간(5)에 기록방전이 발생하지 않는 화소(31)에서, 벽전하가 유지펄스와 중첩되지 않는다. 이와 같이, 유지펄스만으로는 개시전압에 이르지 못하기 때문에, 유지방전이 발생하지 않는다.
예비방전기간(7), 주사기간(5) 및 유지기간(6)의 한 군을 서브필드(8)라고 한다. 영상이 3극 AC형 PDP에 표시될 때, 한 화소(31)를 위한 표시영상정보의 기간이 되는 하나의 필드에서, 각 서브필드들의 유지펄스들의 수들은 서로 다르고, 서브필드가 발광되는지 안 되는지에 따라 선택되며, 유지방전의 수가 제어되어 영상계조표시가 수행된다.
그러나, 상기 방법은 이하와 같은 문제점들이 있다. 상기 종래의 3극 AC형 PDP 구동방법에서, 구동하기 위한 전원의 수가 가능한 한 감소되어야 하기 때문에, 구동파형의 각 펄스들의 설정전압들은 가능한 한 공통적으로 설정된다. 그러므로, 유지소거기간(2) 및 프라이밍소거기간(4)에서의 공통전극전위는 유지전압(Vs)과 동일하다. 그러나, 유지전압(Vs)은 3극 AC형 PDP의 화소(31)에서 면방전 개시전압보다 낮게 설정되어 있다. 그러므로, 프라이밍소거기간(4)에서 방전이 충분히 발생되지 못하고, 공통전극(C)에 가까운 주사전극(S) 끝단부분에 축적된 벽전하의 크기가 주사전극(S)에 가까운 공통전극(C) 끝단부분에 축적된 벽전하의 크기와 동일하지 않다. 즉, 공통전극(C)과 주사전극(S) 사이에 축적된 방전갭(37)에 가까운 벽전하들이 동일하지 않다.
그 결과, 발광하지 않는 화소(31)에서, 유지방전의 오방전이 발생하기 쉽다. 그러므로, 유지전압(Vs)을 고전압으로 설정할 수 없다. 그 결과, 프라이밍소거기간(4)에서 방전이 불충분하다는 문제와 유지전압(Vs)의 구동여유(범위)가 제한적이라는 문제가 있고, 유지전압(Vs)이 변하면 PDP의 동작이 불안정해진다.
또한, 상기 종래의 3극 AC형 PDP구동방법에서, 데이터펄스전압이 70V로 높으면 구동비용이 증가한다는 다른 문제점이 있어, 전력소비의 감소를 필요로 한다.
상기의 관점에서, 연장된 유지전압의 구동여유(범위)를 가지며 낮은 전압에 의해 구동될 수 있는 AC형 플라즈마표시패널을 제공하는 것이 본 발명의 목적이다.
본 발명의 제1양태에 따르면, 서로 대향하게 배치된 제1절연기판 및 제2절연기판; 제2절연기판과 대향하게 배치된 제1절연기판의 표면에 번갈아 배치되고 제1방향으로 연장된 복수의 주사전극들 및 복수의 공통전극들; 제1절연기판과 대향하게 배치된 제2절연기판의 표면에 형성되고 제1방향과 수직한 제2방향으로 연장된 복수의 데이터전극들; 복수의 주사전극들 및 복수의 공통전극들을 덮도록 형성된 제1유전체층; 복수의 데이터전극들을 덮도록 형성된 제2유전체층; 주사전극들과 공통전극들 사이에 배열된 복수의 방전갭들; 각각이 방전갭들과 데이터전극들의 교차점들 중 하나를 포함하는 복수의 화소들을 포함하는 AC플라즈마표시패널의 구동방법으로, 영상을 표시하는 필드가, 각 화소들의 충전상태를 초기화하고 쉽게 방전을 발생하기 위한 예비방전기간; 표시데이터에 기초하여 선택된 적어도 하나의 화소에 벽전하들을 축적하기 위한 주사기간; 주사전극들과 공통전극들에 전압들을 번갈아 인가하여 벽전하들을 갖는 적어도 하나의 화소에서 유지방전을 발생하는 유지기간을 포함하는 서브필드를 적어도 하나 포함하는 구동방법에 있어서, 주사기간이 시작되기 전 예비방전기간의 말미에, 주사전극영역에서 방전갭에 가까운 끝단부에 축적된 벽전하들에 의해 발생된 벽전압을, 공통전극영역에서 방전갭에 가까운 끝단부에 축적된 벽전하에 의해 발생된 벽전압과 실질적으로 동일하게 하는 설정단계를 포함하는 AC플라즈마표시패널의 구동방법이 제공된다.
앞서 설명한 양태 중에, 바람직한 양태는, 주사기간이 시작되기 전 예비방전기간의 말미에서의 설정단계에서, 주사전극과 공통전극 사이의 전위차가 계속적으로 증가되고, 전위차는 주사전극과 공통전극 사이의 방전을 발생시키는 최소전압인 면방전 개시전압과 실질적으로 동일하게 되고, 약방전이 주사전극과 공통전극 사이에서 발생되어, 주사전극영역에서 방전갭에 가까운 끝단부에 축적된 벽전하들로 인한 벽전압이, 공통전극영역에서 방전갭에 가까운 끝단부에 축적된 벽전하로 인한 벽전압과 실질적으로 동일하게 되는 것이다.
다른 바람직한 양태는, 주사기간이 시작되기 전 예비방전기간의 말미에서의 설정단계에서, 공통전극의 전위는 양으로 설정되고, 주사전극의 전위는, 공통전극의 전위보다 면방전 개시전압에 해당하는 전압레벨만큼 낮은 제1전위까지 계속 감소되는 것이다.
또, 다른 바람직한 양태는, 주사기간이 시작되기 전 예비방전기간의 말미에서의 설정단계에서, 공통전극에 인가된 양전위는 일정한 전위인 것이다.
또, 다른 바람직한 양태는, 주사기간이 시작되기 전 예비방전기간의 말미에 서의 설정단계에서, 제1전위는 데이터전극의 전위보다 높게 설정되는 것이다.
또, 다른 바람직한 양태는, 주사기간이 시작되기 전 예비방전기간의 말미에서의 설정단계에서, 제1전위와 데이터전극의 전위차는 20V 이하인 것이다.
또, 다른 바람직한 양태는, 주사기간이 시작되기 전 예비방전기간의 말미에서의 설정단계에서, 데이터전극의 전위는 접지전위로 설정되는 것이다.
또, 다른 바람직한 양태는, 예비방전기간은 화소들 각각의 충전상태를 초기화하는 유지소거기간; 주사전극과 공통전극 사이의 프라이밍방전을 발생시키는 프라이밍기간; 및 프라이밍방전에 의해 발생된 벽전하를 소거하기 위한 프라이밍소거기간을 포함하고, 설정단계는 프라이밍소거기간동안에 수행되는 것이다.
또, 다른 바람직한 양태는, 유지소거기간에, 데이터전극을 접지하고, 주사전극 또는 공통전극 중에서 이전서브필드에서의 최종유지펄스보다 고전위를 갖는 전극에는 양의 제2전위를 인가하고, 저전위를 갖는 전극에는 제2전위보다 높은 제3전위로서 제2전위와 제3전위 사이의 전압이 면방전 개시전압보다 낮게 설정되는 제3전위를 인가하는 단계; 및 데이터전극을 접지하고, 고전위를 갖는 전극에 제2전위를 인가하는 동안, 저전위를 갖는 전극의 전위를 제3전위로부터 계속 감소시켜 접지하는 단계를 더 포함하는 것이다.
또, 다른 바람직한 양태는, 프라이밍기간에, 계속 증가하는 양전위를 주사전극에 인가하고, 공통전극과 데이터전극을 접지함으로써 프라이밍방전을 발생시키는 단계를 더 포함하는 것이다.
또, 다른 바람직한 양태는, 주사기간동안, 양전위로부터 접지전위까지 낮아 지는 주사펄스가 주사전극에 연속적으로 인가되고, 양전위펄스가 표시데이터에 기초한 주사펄스와 동기하여 데이터전극에 인가되어, 주사전극영역과 데이터전극영역 사이에서 기록방전이 선택적으로 발생하여 선택된 적어도 하나의 화소에 벽전하가 축적되게 하는 것이다.
본 발명의 상기 및 다른 목적들, 이점들 및 특징들은 첨부한 도면들을 참조한 이하의 설명으로부터 명확해 질 것이다.
본 발명의 최상의 실시양태가 첨부한 도면들을 참조로 실시예를 이용하여 상세하게 설명된다.
제1실시예
본 발명의 제1실시예에 따른 AC형 플라즈마표시패널(PDP)의 구조는 도 7 및 도 8에서 보여준 종래의 PDP의 구조와 유사하다. 제1실시예의 화소는, 예를 들면, 주사전극(S) 및 공통전극(C) 사이의 면방전 개시전압이 대략 190V로 설정되고 주사전극(S) 또는 공통전극(C)과 데이터전극(D) 사이의 대향 방전 개시전압은 대략 190V로 설정되는 방식으로 설계된다. 이런 상황에서, 예를 들면, 표면방전갭은 약 100㎛로 설정되고 대향방전갭은 대략 120㎛로 설정된다. 화소의 수직치수는 0.81㎜이고 수평치수는 0.27㎜이다.
다음으로, 제1실시예의 PDP구동방법이 설명된다. 도 1은 본 발명의 제1실시예에 따른 PDP구동방법을 나타내는 일련의 파형들을 보여주고, 도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 PDP구동방법을 보여주는 개략단면도이다. 도 2a 내지 도 2e에서, 양벽전하들(35) 및 음벽전하들(36)이 여러 가지 다각형들로 표시되고, 양벽전하들(35) 및 음벽전하들(36)의 높이는 벽전하들에 의해 유전체층들에서 발생된 벽전압들의 레벨을 나타낸다. 또한, 주사전극(S), 공통전극(C) 및 데이터전극(D)이 마련된다.
도 1에서와 같이, 제1실시예의 PDP구동방법에서, 필드는 복수의 서브필드들, 즉 이전서브필드(1) 및 서브필드(8)를 포함하고, 하나의 서브필드(8)는 3개의 기간들, 즉 예비방전기간(7), 주사기간(5) 및 유지기간(6)을 포함한다. 초기기간(7)은 유지소거기간(2), 프라이밍기간(3) 및 프라이밍소거기간(4)을 포함한다.
서브필드(8)전의 이전서브필드(1)의 말미에 화소의 벽전하배치는 이전서브필드(1)에서 화소(31)가 발광되는지 아닌지에 기초하여 다르다. 화소가 발광되면, 즉 유지방전이 발생하면, 도 2a에서 보여준 상태가 이루어지는 것을 생각할 수 있다. 주사전극(22) 위의 투명유전체층(24)의 표면에 음벽전하(36)가 축적되고, 공통전극(23) 위의 투명유전체층(24)의 표면에 양벽전하(35)가 축적되며, 데이터전극(29) 위의 백색유전체층(28)의 표면에 음벽전하(36)가 축적된다. 이전서브필드(1)에서 주사전극(S) 및 공통전극(C)에 인가된 유지펄스는 대략 170V로 설정되고, 주사전극(S) 및 공통전극(C) 위에 발생된 총 벽전압들은 Vs, 즉 대략 170V가 된다.
한편, 이전서브필드(1)에서의 발광하지 않으면, 이전서브필드의 예비방전기간(7)의 말미에서의 벽전하배치는 유지되어 도 2E 에서와 같은 벽전하배치, 즉 주사전극(22)과 공통전극(23) 위에 음벽전하(36)가 축적되고, 공통전극(23) 위에 축적된 음벽전하(36)가 주사전극(22) 위에 축적된 음벽전하(36)보다 크며, 데이터전극(29) 위에는 양벽전하(35)가 축적되고 데이터전극(D) 위 중에서 주사전극(22)과 마주보는 영역에 축적된 양벽전하(35)가 공통전극(23)과 마주보는 영역에 축적된 양벽전하(35)보다 크다.
이 상태에서, 이전서브필드(1)는 서브필드(8)의 유지소거기간(2)으로 이동한다. 유지소거기간(2)은 직각파형기간(2a) 및 직각파형기간(2a)을 뒤따르는 경사파형기간(2b)을 포함한다. 직각파형기간(2a)동안, 일정 전압(Vse1)이 주사전극(S1∼Sm)에 인가된다. 또, 전압(Vse2)이 공통전극(C1∼Cm)에 인가된다. 데이터전극들(D1∼Dn)은 접지전위로 설정된다. 예를 들면, 전압(Vse1)은 160V이고 전압(Vse2)은 280V로 설정된다.
이전서브필드(1)에서 발광되는 화소에서, 주사전극(S)과 공통전극(C) 사이의 전압차인 170V의 벽전압이 120V의 전압(Vse2-Vse1)과 중첩되기 때문에, 총 대략 290V가 표면방전갭에 인가된다. 면방전 개시전압이 190V이기 때문에, 주사전극(S)과 공통전극(C) 사이에서 표면방전이 발생한다. 또한, 동시에, 전압(Vse2)에 가까운 벽전압이 주사전극(S)과 공통전극(C) 사이의 방전에 의해 전체적으로 발생된다. 이 동작에 의해, 도 2b와 같은 벽전하배치가 형성된다.
도 2e에서와 같이, 이전서브필드에서 발광되지 않는 화소에서, 주사전극(S)과 공통전극(C) 위에 서로 거의 동일한 음벽전하들(26)이 축적되어, 전압차인 120V의 전압(Vse2-Vse1)만이 인가된다. 이 전압(12V)은 면방전 개시전압(190V)보다 낮아 화소에서 방전이 발생하지 않는다.
경사파형기간(2b)에서, 주사전극(S)과 데이터전극(D)의 전위가 유지되는 동안에, 공통전극(C)에 인가된 전위가 전압(Vse2)에서 접지전위까지 계속 감소된다. 이전서브필드(1)에서 발광된 화소에서, 약 280V의 벽전압이 주사전극(S)과 데이터전극(D) 사이에서 발생된다. 그러므로, 공통전극(C)의 전위는 감소되고, 대향하는 약방전이 공통전극(C)과 데이터전극(D)사이에서 발생하고, 공통전극(C) 위의 음벽전압과 공통전극(C)을 마주보는 영역에서의 데이터전극(D) 위의 양벽전압이 모두 감소한다. 이 동작에 의해, 유지소거기간(2)의 말미에서, 도 2c와 같은 벽전하배치가 형성된다.
프라이밍기간(3)은 경사파형기간(3a) 및 경사파형기간(3a)을 뒤따르는 직각파형기간(3b)을 포함한다. 경사파형기간(3a)동안, 전압(Vse1)으로부터 전압(Vse1)보다 높은 전압(Vp)까지 계속 증가하는 경사파형전압이 주사전극(S)에 인가된다. 전압(Vp)은 예를 들면 360∼400V이다. 공통전극(C) 및 데이터전극(D)은 접지전위로 설정된다. 주사전극(S)에 경사파형전압이 인가되기 때문에, 표면전극공간(주사전극(S)과 공통전극(C)의 사이)에서 주로 약방전이 발생한다. 이 약방전에 의해, 표면방전갭에 가까운 벽전하의 상태가 변하고, 도 2d와 같은 벽전하배치가 형성된다. 그 후에, 직각파형기간(3b)동안에, 주사전극(S)과 데이터전극(D)이 접지전위로 유지되고, 전압(Vp)이 계속하여 주사전극(S)에 인가된다.
프라이밍소거기간(4)에서는, 프라이밍기간(3)과는 반대로, 주사전극(S)의 전위가 감소하여 공통전극(C)보다 낮아지는 경사파형전압이 주사전극(S)에 인가된다. 즉, 전압(Vpe1)이 공통전극(C)에 인가된다. 그 다음, 주사전극(S)의 전위는 단속적으로 감소되어 전압(Vpe1)보다 낮아지고 전위는 전압(Vpe2)까지 계속 감소된다. 이 동작에 의해, 프라이밍기간(3)동안에 축적된 표면방전갭에 가까운 벽전하가 프라이 밍소거기간(4)동안에 감소되는 방식으로 표면약방전이 발생한다. 데이터전극(D)의 전위는 접지전위로 설정된다.
프라이밍소거기간(4)에서 주사전극(S)의 전위를 데이터전극(D)의 전위보다 높게 함으로써, 도 2e와 같이, 음벽전압이 주사전극(S)의 표면방전갭의 끝단부(측단)에 잔존할 수 있어 음벽전압의 다른 부분보다 높아질 수 있다. 이 음벽전압에 의해, 기록 시에 데이터펄스전압을 감소시킬 수 있다. 그러나, 음벽전압이 너무 높으면, 오기록방전이 주사기간(5)에 발생하여, 오점등(erroneous firing)이 유지기간(6)에서 발생한다. 제1실시예에서, 전압(Vpe2)이 20V 이상으로 설정되면, 오점등이 발생할 우려가 있으므로, 전압(Vpe2)이 20V로 설정된다.
또한, 유지기간(6)동안에 오방전이 발생하지 않게 하기 위하여, 방전갭에 가까운 공통전극(C) 위의 벽전압과 주사전극(S) 위의 벽전압이 가능한 한 동일하게 하는 것이 바람직하다. 상기 약방전은 표면방전갭의 전압이 개시전압으로 유지되는 동안 약방전은 계속되는 현상이다. 두 전극들{주사전극(S) 및 공통전극(C)} 사이에 약방전이 발생하는 경우에, 두 전극들 사이에 인가된 총 전위차 및 벽전하에 의해 발생된 벽전압 합계가 방전 개시전압을 초과하면, 초과전압의 벽전하가 두 전극들 중 하나에서부터 두 전극들의 다른 하나까지 이동한다. 그러므로, 두 전극들의 전위차는 계속적으로 증가하여 약방전의 말미에서는 개시전압으로 동일하게 되어, 벽전압들로 인한 전위차를 영(0)으로 만들고 방전갭에 인접한 여러 위치들의 벽전압들을 서로 거의 동일하게 만든다. 제1실시예에서, 면방전 개시전압은 화소특성에 의해 190V로 설정되기 때문에, Vpe1은 Vpe2+190V로 210V가 된다. 이 동작에 의해 도 2e에서와 같이, 표면방전갭에 가까운 벽전하들은 대략 동일하게 된다. 또, 도 2c에서와 같이, 프라이밍기간(3) 직전에 음벽전하들(36)이 주사전극(S)과 공통전극(C) 위에 축적되기 때문에, 주사전극(S) 에 대해 피크를 갖는 음벽전하(36)가 쉽게 형성될 수 있다. 이 동작에 의해, 기록 시의 데이터펄스전압은 낮아질 수 있다.
주사기간(5)동안의 구동방법은 도 9에서 보여준 종래구동방법과 유사하다. 즉, 주사펄스(9)가 주사전극(S1) 내지 주사전극(Sm)에 선형-연속적으로 인가된다. 주사펄스(9)는 기준으로서 양전압(Vsw)을 사용하여 펄스들에 접지전위를 인가함으로써 인가된다. 표시데이터에 기초하여, 데이터펄스(10)가 주사펄스(9)와 유사한 타이밍에 데이터전극들(D)에 인가된다. 이 동작에 의해, 데이터펄스(10)가 데이터전극(D)에 인가되는 화소(31)에서, 주사전극(S)과 데이터전극(D) 사이의 총 전압은 대향 방전 개시전압을 초과하여 기록방전이 발생한다.
종래의 구동방법에서, 도 10d에서와 같이, 기록방전이 발생하기 전에 양벽전하(35)는 공통전극(C)에 축적되고, 도 10e와 같이, 음벽전하(36)는 공통전극(C) 위에 축적된다. 그러나, 제1실시예에서는, 도 2e에서와 같이, 기록방전이 발생하기 전에, 음벽전하(36)가 이미 공통전극(C) 위에 축적되어 표면방전갭에서 전하의 움직임이 거의 없다.
유지기간(6)동안의 구동방법은 도 9에서 보여준 종래의 구동방법과 유사하다. 즉, 유지전압(Vs)이 주사전극들(S)과 모든 공통전극들(C)에 번갈아 인가된다. 데이터전극(D)은 접지전위로 설정된다. 이 동작에 의해, 주사기간(5)동안 기록방전이 발생한 화소에서만 유지방전이 발생하고, 화소는 발광한다. 이 동작에 의해, 발 광여부를 제어할 수 있다. 그리고, 제1실시예에서, 경사파형의 폭은 40∼80㎲로 설정된다.
제1실시예에 따르면, 약방전은 주사전극(S)과 공통전극(C) 사이에서 경사파형전압이 주사전극(S)에 인가됨으로써 발생하고, 약방전의 말미에서의 전위차는 개시전압과 동일하게 되어, 표면방전갭에 가까운 벽전하들을 동일하게 한다. 이 동작으로, 유지기간(6)에서 오방전은 발생하기 어렵고, 유지전압(Vs)이 증가될 수 있다.
또한, 제1실시예에 따르면, 프라이밍소거기간(4)동안 주사전극(S)의 전위를 데이터전극(D)의 전위보다 높게 함으로써, 주사전극(S) 위의 표면방전갭 측의 끝단부에서 높은 음벽전압이 유지될 수 있다. 이 음벽전압으로, 기록 시의 데이터펄스전압이 감소될 수 있다.
제2실시예
본 발명의 제2실시예에 따른 AC형 플라즈마표시패널(PDP)의 구조는 상기 제1실시예에 따른 AC형 PDP의 구조와 유사하다. 도 3은 본 발명의 제2실시예에 따른 PDP구동방법을 나타내는 일련의 파형들을 보여주고, 도 4a 내지 도 4e는 본 발명의 제2실시예에 따른 PDP구동방법을 보여주는 개략단면도이다. 제2실시예에 따른 구동방법과 제1실시예에 따른 구동방법을 비교하면, 유지기간(6)동안의 최종유지펄스의 극성이 역전된다. 즉, 상기 제1실시예에서는, 주사전극(S)의 전위가 공통전극(C)의 전위보다 높지만, 제2실시예에서는, 주사전극(S)의 전위가 공통전극(C)의 전위보다 낮다.
그러므로, 제2실시예에서는, 유지소거기간(2)에 주사전극(S) 및 공통전극(C)에 인가될 구동파형은 제1실시예의 것의 역이다. 즉, 먼저 주사전극(S)의 전위가 전압(Vse2)으로 설정된 다음 계속하여 접지전위까지 감소된다. 또한, 전압(Vse1)이 공통전극(C)에 인가된다. 이러한 동작으로, 제2실시예의 도 4a 내지 도 4c에서 보여준 유지소거기간(2)동안의 벽전하배치는, 도 2a 내지 도 2c에서 주사전극(S)과 공통전극(C)이 서로 바뀐 것과 유사하다.
상기 동작을 제외하고는 제2실시예에 따른 구동방법은 제1실시예에 따른 구동방법과 유사하다. 이 동작에 의해, 프라이밍기간(3)의 말미에서의 벽전하배치는 도 4d와 같고, 프라이밍소거기간(4)의 말미에서의 벽전하배치는 도 4e와 같다.
실험들
본 발명의 제1 및 제2실시예의 효과들이 구체적으로 설명된다. 제1실시예에 따른 구동방법(도 1 참조)이 실행되었고, 전압(Vpe1)에 대한 유지전압의 상한값과 하한값의 의존도 및 전압(Vpe2)에 대한 최소데이터펄스의 의존도가 조사되었다. 유지전압의 상한값과 하한값은, PDP가 정상적으로 동작할 때의 유지전압의 상한값과 하한값이다. 또한, 최소데이터펄스전압은, 기록 시에 데이터펄스가 인가되는 화소를 정상적으로 발광시키기 위한 최소데이터펄스전압이다. 도 5는 횡좌표축이 전압(Vpe1)을 나타내고 종좌표축이 유지전압(Vs)의 상한값과 하한값을 나타낼 때, 전압(Vpe1)에 대한 유지전압(Vs)의 상한값과 하한값의 의존도를 보여주는 그래프이다. 또한, 전압(Vpe1)은 20V로 설정되었다. 도 6은 횡좌표축이 전압(Vpe1)을 나타내고 종좌표축이 최소 데이터펄스를 나타낼 때, 최소 데이터펄스전압에서 전압(Vpe1)의 의존도를 보여주는 그래프이다. 또한, 전압(Vpe1)은 190+Vpe2와 같은 Vpe1로 설정되었다.
도 5에서, 전압(Vpe1)을 대략 210V{전압(190)+Vpe2(20)V}로 설정함으로써, 유지전압의 상한값은 최고값으로 설정될 수 있다. 일반적으로, 유지전압의 상한값은 대략 175V이지만, 제1실시예에서는, 유지전압의 상한값이 대략 190V로 향상되었다. 또, 전압(Vpe1)이 변하더라도 유지전압의 하한값은 거의 변하지 않는다. 그러므로, 전압(Vpe1)을 대략 210V로 설정함으로써, 유지전압의 구동여유(범위)는 넓어질 수 있다.
도 6에서, 일반적으로, 데이터펄스전압으로 대략 48V가 필요하지만, 전압(Vpe2)을 20V로 설정함으로써, 데이터펄스전압이 대략 25V로 감소될 수 있다.
상기와 같은 구성에 의해, 화소의 주사전극영역에서 공통전극에 가까운 측의 끝단부에 축적된 벽전하들에 의해 발생된 벽전압을, 상기 공통전극영역에서 주사전극에 가까운 측의 끝단부에 축적된 벽전하에 의해 발생된 벽전압과 실질적으로 동일하게 함으로써, 유지기간동안에 오방전이 발생하기 어렵다. 그 결과, 유지전압은 증가될 수 있고, 유지전압의 구동여유(범위)는 넓어질 수 있다. 또한, 프라이밍소거기간동안 방전이 충분하게 발생될 수 있다.
또한, 벽전압들이 쉽게 동일하게 될 수 있다. 게다가, 방전갭의 전압이 개시전압으로 유지되는 동안, 상기 약방전은 약방전이 유지되는 현상이다.
또한, 높은 음벽전압이 주사전극영역의 표면방전갭측의 끝단부에 잔존할 수 있다.
그 결과, 기록 시의 데이터펄스전압을 감소시킬 수 있다.

Claims (10)

  1. 대향하여 배치된 제 1 및 제 2 절연기판; 상기 제 1 절연기판에서의 상기 제 2 절연기판과의 대향면측에 교대로 형성되고, 제 1 방향으로 연장되는 복수개의 주사전극 및 공통전극; 상기 제 2 절연기판에서의 상기 제 1 절연기판과의 대향면측에 형성되고, 상기 제 1 방향과 직교하는 제 2 방향으로 연장되는 복수개의 데이터 전극; 상기 주사전극 및 상기 공통전극을 덮도록 형성된 제 1 유전체층; 상기 데이터 전극을 덮도록 형성된 제 2 유전체층; 및 상기 제 1 절연기판과 상기 제 2 절연기판 사이에 격자 형상을 이루도록 배치된 격벽을 구비하고, 이 격벽에 둘러싸여 복수개의 화소가 구획되고, 상기 각 화소가 상기 데이터 전극에서의 상기 주사전극과의 최근 접점 및 상기 데이터 전극에서의 상기 공통전극과의 최근 접점을 각 1 개소 포함하는 AC 플라즈마 표시패널의 구동방법에 있어서,
    하나의 화소를 표시하는 1 필드를 하나 또는 복수의 서브필드로 구성하고, 이 서브필드가, 상기 각 화소 내의 전하 상태를 초기화함과 함께 방전을 일으키기 쉽게 하는 예비방전기간; 표시 데이터에 기초하여 선택된 화소에 벽전하를 형성하는 주사기간; 및 상기 주사전극 및 상기 공통전극에 교대로 전압을 인가하여 상기 벽전하가 형성된 화소에서 유지방전을 발생시키는 유지기간을 가지고,
    상기 예비방전기간에 있어서, 상기 화소 내에서의 상기 제 1 유전체층의 표면 상에서의 상기 주사전극 상에 해당하는 주사전극영역의, 상기 제 1 유전체층의 표면 상에서의 상기 공통전극 상에 해당하는 공통전극영역에 가까운 쪽의 단부에 축적된 벽전하에 의한 벽전압을, 상기 공통전극영역의 상기 주사전극영역에 가까운 쪽의 단부에 축적된 벽전하에 의한 벽전압과 실질적으로 동일하게 하는 균등화 공정을 가지며,
    상기 균등화 공정에 있어서, 상기 주사전극과 상기 공통전극 사이의 전위차를 연속적으로 증대시켜 상기 주사전극영역과 상기 공통전극영역 사이에 약방전을 발생시키고, 상기 약방전의 종료시에 상기 전위차를 주사전극영역과 상기 공통전극영역 사이에서 방전이 발생하는 최소전압인 면방전 개시전압과 실질적으로 동일하게함으로써, 상기 주사전극영역에서의 상기 공통전극영역에 가까운 쪽의 단부에 축적된 벽전하에 의한 벽전압을, 상기 공통전극영역에서의 상기 주사전극영역에 가까운 쪽의 단부에 축적된 벽전하에 의한 벽전압과 실질적으로 동일하게 하는 것을 특징으로 하는, AC 플라즈마 표시패널의 구동방법.
  2. 제 1 항에 있어서,
    상기 주사기간이 시작되기 전 상기 예비방전기간의 말미에서의 상기 균등화 공정에서, 상기 공통전극의 전위는 양으로 설정되고, 상기 주사전극의 전위는 상기 공통전극의 전위보다 상기 면방전 개시전압에 해당하는 전압레벨만큼 낮은 제1전위까지 계속 감소되는, AC 플라즈마 표시패널의 구동방법.
  3. 제 2 항에 있어서,
    상기 주사기간이 시작되기 전 상기 예비방전기간의 말미에서의 상기 균등화 공정에서, 상기 공통전극에 인가된 양전위는 일정한 전위인, AC 플라즈마 표시패널의 구동방법.
  4. 제 2 항에 있어서,
    상기 주사기간이 시작되기 전 상기 예비방전기간의 말미에서의 상기 균등화 공정에서, 상기 제1전위는 상기 데이터전극의 전위보다 높게 설정되는, AC 플라즈마 표시패널의 구동방법.
  5. 제 4 항에 있어서,
    상기 주사기간이 시작되기 전 상기 예비방전기간의 말미에서의 상기 균등화 공정에서, 상기 제1전위와 상기 데이터전극의 전위차는 20V 이하인, AC 플라즈마 표시패널의 구동방법.
  6. 제 4 항에 있어서,
    상기 주사기간이 시작되기 전 상기 예비방전기간의 말미에서의 상기 균등화 공정에서, 상기 데이터전극의 전위는 접지전위로 설정되는, AC 플라즈마 표시패널의 구동방법.
  7. 제 1 항에 있어서,
    상기 예비방전기간은, 상기 화소 각각의 전하상태를 초기화하는 유지소거기 간; 상기 주사전극과 상기 공통전극 사이의 프라이밍방전을 발생시키는 프라이밍기간; 및 상기 프라이밍방전에 의해 발생된 벽전하를 소거하기 위한 프라이밍소거기간을 포함하고, 상기 균등화 공정은 상기 프라이밍소거기간동안에 수행되는, AC 플라즈마 표시패널의 구동방법.
  8. 제 7 항에 있어서,
    상기 유지소거기간에, 상기 데이터전극을 접지하고, 상기 주사전극 또는 상기 공통전극 중에서, 이전 서브필드에서의 최종유지펄스보다 고전위를 갖는 전극에는 양의 제2전위를 인가하고, 저전위를 갖는 전극에는 상기 제2전위보다 높은 제3전위로서 상기 제2전위와 상기 제3전위 사이의 전압이 상기 면방전 개시전압보다 낮게 설정되는 제3전위를 인가하는 공정; 및
    상기 데이터전극을 접지하고, 상기 고전위를 갖는 전극에 상기 제2전위를 인가하는 동안, 상기 저전위를 갖는 전극의 전위를 제3전위로부터 계속 감소시켜 접지하는 공정을 더 포함하는, AC 플라즈마 표시패널의 구동방법.
  9. 제 7 항에 있어서,
    상기 프라이밍기간에, 계속 증가하는 양전위를 주사전극에 인가하고, 상기 공통전극과 상기 데이터전극을 접지함으로써 프라이밍방전을 발생시키는 공정을 더 포함하는, AC 플라즈마 표시패널의 구동방법.
  10. 제 1 항에 있어서,
    상기 주사기간동안, 양전위로부터 접지전위까지 낮아지는 주사펄스가 상기 주사전극에 순차적으로 인가되고, 상기 주사펄스와 동기하여 상기 표시데이터에 기초하여 양전위 펄스가 상기 데이터 전극에 인가되어,
    상기 주사전극영역과 상기 데이터전극영역 사이에서 기록방전이 선택적으로 발생하여, 선택된 하나 이상의 화소에 상기 벽전하가 축적되게 하는, AC 플라즈마 표시패널의 구동방법.
KR1020060001746A 2001-11-22 2006-01-06 Ａｃ형 플라즈마표시패널의 구동방법 KR20060017654A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001356997A JP4493250B2 (ja) 2001-11-22 2001-11-22 Ａｃ型プラズマディスプレイパネルの駆動方法
JPJP-P-2001-00356997 2001-11-22

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020020073226A Division KR100639085B1 (ko) 2001-11-22 2002-11-22 Ａｃ형 플라즈마표시패널의 구동방법

Publications (1)

Publication Number Publication Date
KR20060017654A true KR20060017654A (ko) 2006-02-24

Family

ID=19168409

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020020073226A KR100639085B1 (ko) 2001-11-22 2002-11-22 Ａｃ형 플라즈마표시패널의 구동방법
KR1020060001746A KR20060017654A (ko) 2001-11-22 2006-01-06 Ａｃ형 플라즈마표시패널의 구동방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020020073226A KR100639085B1 (ko) 2001-11-22 2002-11-22 Ａｃ형 플라즈마표시패널의 구동방법

Country Status (3)

Country Link
US (1) US6989802B2 (ko)
JP (1) JP4493250B2 (ko)
KR (2) KR100639085B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489279B1 (ko) * 2003-02-25 2005-05-17 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2005037606A (ja) * 2003-07-18 2005-02-10 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置の駆動方法
US7372431B2 (en) * 2003-08-12 2008-05-13 Samsung Sdi Co., Ltd. Method for driving discharge display panel by address-display mixing
KR100536249B1 (ko) * 2003-10-24 2005-12-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 구동장치 및 방법
KR100499100B1 (ko) * 2003-10-31 2005-07-01 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2005148594A (ja) * 2003-11-19 2005-06-09 Pioneer Plasma Display Corp プラズマディスプレイパネルの駆動方法
KR100680709B1 (ko) 2004-12-23 2007-02-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 장치
KR100692811B1 (ko) * 2005-08-23 2007-03-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100838071B1 (ko) * 2006-11-22 2008-06-13 삼성에스디아이 주식회사 디스플레이 패널의 구동장치 및 그 방법
JP5175558B2 (ja) * 2008-01-10 2013-04-03 株式会社日立製作所 プラズマディスプレイ装置
JP4593636B2 (ja) 2008-02-07 2010-12-08 株式会社日立製作所 プラズマディスプレイ装置
KR100970488B1 (ko) 2008-07-24 2010-07-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
CN102460546A (zh) * 2009-06-08 2012-05-16 松下电器产业株式会社 等离子显示面板的驱动方法以及等离子显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0554172B1 (en) 1992-01-28 1998-04-29 Fujitsu Limited Color surface discharge type plasma display device
US5745086A (en) * 1995-11-29 1998-04-28 Plasmaco Inc. Plasma panel exhibiting enhanced contrast
JP2914494B2 (ja) * 1996-09-30 1999-06-28 日本電気株式会社 交流放電メモリ型プラズマディスプレイパネルの駆動方法
JP4210805B2 (ja) * 1998-06-05 2009-01-21 株式会社日立プラズマパテントライセンシング ガス放電デバイスの駆動方法
JP3424587B2 (ja) * 1998-06-18 2003-07-07 富士通株式会社 プラズマディスプレイパネルの駆動方法
JP3394010B2 (ja) * 1998-11-13 2003-04-07 松下電器産業株式会社 ガス放電パネル表示装置及びガス放電パネルの駆動方法
JP3233120B2 (ja) 1999-01-14 2001-11-26 日本電気株式会社 交流放電型プラズマディスプレイパネルの駆動方法
EP1022713A3 (en) * 1999-01-14 2000-12-06 Nec Corporation Method of driving AC-discharge plasma display panel
JP3266130B2 (ja) * 1999-02-12 2002-03-18 日本電気株式会社 プラズマディスプレイパネルの駆動方法
TW516014B (en) * 1999-01-22 2003-01-01 Matsushita Electric Ind Co Ltd Driving method for AC plasma display panel
JP3692827B2 (ja) * 1999-04-20 2005-09-07 松下電器産業株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
JP2001272946A (ja) * 2000-03-23 2001-10-05 Nec Corp Ａｃ型プラズマディスプレイパネルとその駆動方法
JP4229577B2 (ja) * 2000-06-28 2009-02-25 パイオニア株式会社 Ａｃ型プラズマディスプレイ駆動方法
KR100438907B1 (ko) * 2001-07-09 2004-07-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법

Also Published As

Publication number Publication date
KR20030042436A (ko) 2003-05-28
KR100639085B1 (ko) 2006-10-27
US6989802B2 (en) 2006-01-24
US20030095084A1 (en) 2003-05-22
JP2003157043A (ja) 2003-05-30
JP4493250B2 (ja) 2010-06-30

Similar Documents

Publication Publication Date Title
KR20060017654A (ko) Ａｃ형 플라즈마표시패널의 구동방법
JP4109098B2 (ja) プラズマディスプレイパネルの駆動方法
KR100658481B1 (ko) 플라즈마 디스플레이의 구동 방법 및 구동 장치
US6972739B2 (en) Driving method of plasma display panel
US20070109227A1 (en) Method for driving plasma display panel
JP3517551B2 (ja) 面放電型プラズマディスプレイパネルの駆動方法
JP3259766B2 (ja) プラズマディスプレイパネルの駆動方法
JP2000242224A5 (ko)
US6882116B2 (en) Driving method for plasma display panel
KR100541205B1 (ko) Ａｃ형 플라즈마디스플레이패널 및 그 구동방법
KR100338518B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100639087B1 (ko) 플라즈마 표시 패널의 구동 방법
KR100648879B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 장치에사용되는 구동방법
WO2001095302A1 (en) Drive method of ac type plasma display panel
KR100330033B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP2001296834A (ja) Ａｃ型プラズマディスプレイパネルの駆動方法
JP4694113B2 (ja) Ａｃ型プラズマディスプレイパネルの駆動方法
JP4029079B2 (ja) プラズマディスプレイパネルの駆動方法とプラズマ表示装置
JP3662239B2 (ja) プラズマディスプレイ装置の駆動方法
KR100281064B1 (ko) 플라즈마 디스플레이 패널의 유지방전 구동방법
KR100502341B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100735737B1 (ko) 교류형 플라즈마 디스플레이의 명암비 향상방법 및 장치
KR100508926B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100438920B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030054954A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid