KR100281064B1 - 플라즈마 디스플레이 패널의 유지방전 구동방법 - Google Patents

플라즈마 디스플레이 패널의 유지방전 구동방법 Download PDF

Info

Publication number
KR100281064B1
KR100281064B1 KR1019980049445A KR19980049445A KR100281064B1 KR 100281064 B1 KR100281064 B1 KR 100281064B1 KR 1019980049445 A KR1019980049445 A KR 1019980049445A KR 19980049445 A KR19980049445 A KR 19980049445A KR 100281064 B1 KR100281064 B1 KR 100281064B1
Authority
KR
South Korea
Prior art keywords
pulse
time
discharge
sustain
electrode
Prior art date
Application number
KR1019980049445A
Other languages
English (en)
Other versions
KR20000032839A (ko
Inventor
안영준
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019980049445A priority Critical patent/KR100281064B1/ko
Publication of KR20000032839A publication Critical patent/KR20000032839A/ko
Application granted granted Critical
Publication of KR100281064B1 publication Critical patent/KR100281064B1/ko

Links

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/0233Improving the luminance or brightness uniformity across the screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/06Adjustment of display parameters
    • G09G2320/0626Adjustment of display parameters for control of overall brightness

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 패널의 유지방전 구동방법에 관한 것으로, 복수개의 어드레스 전극에 동시에 제 1 시간동안 고전압의 제 1 펄스를 인가하는 단계와, 제 1 펄스가 오프된 후에 제 1 시간보다 긴 제 2 시간동안 복수개의 서스테인 전극에 동시에 제 1 펄스보다 낮은 전압의 제 2 펄스를 인가하는 단계 그리고, 제 2 펄스가 인가되는 중에 제 2 시간보다 짧은 제 3 시간동안 복수개의 어드레스 전극에 동시에 제 1 펄스보다 낮은 전압의 제 3 펄스를 인가하는 단계를 포함하여 이루어져 종래의 피디피 구동방법보다 휘도가 밝아지고 형광체의 열화가 줄어드는 효과가 있다.

Description

플라즈마 디스플레이 패널의 유지방전 구동방법
본 발명은 플라즈마 디스플레이 패널(이하 피디피 : Plasma Display Panel)에 관한 것으로, 특히 AC형 피디피의 유지방전 구동방법에 관한 것이다.
피디피와 액정표시장치(LCD)는 평판형 표시장치 중에서 가장 실용성이 높은 차세대 표시장치로 각광받고 있다. 특히 피디피는 액정표시장치보다 휘도가 높고 시야각이 넓어 옥외 광고탑 또는, 벽걸이 티브이, 극장용 디스플레이와 같이 박형의 대형 디스플레이로서 응용성이 넓다.
피디피는 가스방전을 이용하여 표시발광시키는 방식을 이용하고 있으며, 그 구성에 있어서 전극표면에 유정층을 구성시킨 AC형 피디피와 전극의 표면이 방전공간에 노출되어 있는 DC형 피디피로 구분된다. AC형 피디피는 유전층 위에 형광체구 구성되어 있고, DC형 피디피는 전극 위에 형광체가 구성되어 있다. 피디피는 가스방전에 의해 발생된 자외선을 형광체에 조사하여 형광체를 발광시킨다.
일반적인 AC형 대향방전방식의 피디피의 구조는 도 1에 도시된 것과 같이 복수개의 매트릭스전극으로 구성되어 있다. 대향방전방식의 피디피는 전면기판(10) 위에 구성된 서스테인 전극(11)과, 그 위에 형성된 유전층(12)과, 유전층의 표면을 이온충격으로 토호하기 위해 산화마그네슘(MgO) 등으로 구성된 보호층(13)과, 배면기판(20) 위에 구성된 어드레스 전극(21), 그 위에 형성된 유전층(22)과, 유전층 위에 구성된 격벽(23) 및, 격벽 사이에 도포된 형광체(24)로 구성되어 있다.
도 1에 도시된 일반적인 피디피의 구동을 위해 각 전극에 인가되는 펄스는 도 2에 도시된 것과 같다. 일반적인 피디피의 구동펄스는 피디피의 방전셀을 선택하고 발광을 지속시키기 위해 리셋방전기간과, 어드레스방전기간, 그리고 유지방전기간으로 구분된다.
리셋방전기간은 어드레스 전극과 서스테인 전극에 방전을 일으켜 방전셀 내의 벽전하를 소거하여 셀을 초기화한다.
어드레스방전기간은 서스테인 전극에 스캔펄스(30)를 인가하고, 어드레스 전극에 데이터펄스(40)를 인가하여 방전시킬 셀을 선택하여 그 셀에 벽전하를 형성시킨다. 도 2는 어드레스 전극에 정전압(positive voltage)의 데이터펄스(40)가 인가되고, 서스테인 전극에 부전압(negative voltage)의 스캔펄스(30)가 인가되는 것을 도시한 파형도이다. 그 결과, 어드레스 전극에 정전하가 발생되고 서스테인 전극에 부전하가 발생된다. 이 때, 발생된 정전하와 부전하는 모두 벽전하(wall charge)이다.
유지방전기간은 대향하고 있는 모든 어드레스 전극과 모든 서스테인 전극에 서로 위상이 반대인 서스테인펄스(31, 41)를 지속적으로 인가한다. 이 때, 상술한 어드레스방전기간에 벽전하가 발생된 방전셀은 일정 수준의 벽전압(Wall Voltage)이 유지되고 있어 이 벽전압(Vw)과 서스테인펄스에 의한 방전유지전압(Vs)이 중첩되어 방전셀 내에 방전임계전압(Vb) 이상의 전위차가 발생된다. 결국, 모든 어드레스 전극과 모든 서스테인 전극에 동시에 서스테인펄스를 인가하더라도 모든 방전셀에 방전이 유지되는 것이 아니라, 어드레스방전기간에 벽전하가 발생된 방전셀에만 방전이 유지되는 것이다. 이러한 원리를 이용하여 AC형 피디피에서 화면의 각 셀이 선택적으로 발광되는 것이다.
그런데, 종래의 대향방전방식의 AC형 피디피는 다음과 같은 문제점이 있다.
일반적으로 AC형 피디피는 어드레스 전극과 서스테인 전극이 서로 대향하여 형성된 구조로 되어 있으므로, 종래의 서스테인펄스를 두 전극에 인가하면 필연적으로 이온충격이 발생된다. 그 이유는 종래의 서스테인펄스는 피디피의 각 전극에 벽전하를 형성시켜 방전을 중지하고, 방전공간 상에 준안정원자들이 줄어든 상태로 펄스폭을 사용하므로, 종래의 AC형 피디피는 항상 프라이밍효과(priming effect)가 적어진 상태에서 방전이 개시된다. 따라서, 종래의 AC형 피디피에 인가되는 서스테인펄스는 항상 프라이밍효과가 작으므로, 서스테인펄스의 전압레벨이 높아 형광체에 가해지는 이온충격이 커 형광체가 열화되는 문제점이 있다.
본 발명은 이러한 문제점을 해결하기 위한 것으로, 벽전하와 프라이밍효과를 최대로 이용하여 피디피를 구동하는 데에 그 목적이 있다.
도 1은 일반적인 AC형 플라즈마 디스플레이 패널의 구조를 개략적으로 도시한 도면
도 2는 상기 도 1에 도시된 플라즈마 디스플레이 패널을 구동시키기 위해 각 전극에 인가하는 펄스의 파형을 도시한 도면
도 3은 본 발명에 의한 유지방전 구동방법을 도시한 것으로, 본 발명에 의해 플라즈마 디스플레이 패널을 구동시키는 유지방전 펄스의 파형을 도시한 도면
도 4는 상기 도 3의 펄스에 의해 플라즈마 디스플레이 패널의 방전영역에 유지되는 전위차의 파형을 도시한 도면.
도면의 주요부분에 대한 부호의 설명
100 : 제 1 펄스 200 : 제 2 펄스
300 : 제 3 펄스
본 발명은 서스테인펄스를 이용하여 벽전하를 형성하고, 프라이밍효과(priming effect)를 이용하여 방전효율을 개선하는 것이 특징이다.
본 발명이 적용되는 피디피는 하판에 형성된 복수개의 어드레스 전극과, 하판에 대향하는 상판에 어드레스 전극에 직교하도록 형성된 복수개의 서스테인 전극과, 상기 어드레스 전극과 서스테인 전극의 교차부에 이루어진 방전셀을 포함하여 구성되어 있다.
본 발명은 어드레스 전극에 소정의 제 1 시간동안 제 1 펄스를 인가하는 단계와, 서스테인 전극에 제 2 시간동안 제 2 펄스를 인가하는 단계와, 제 2 펄스의 인가 중에 제 3 시간동안 어드레스 전극에 제 3 펄스를 인가하는 단계를 포함하여 이루어져 있다.
이하, 본 발명의 동작원리에 대하여 첨부된 도 3를 참조하여 설명하도록 한다. 도 3은 본 발명에 의해 피디피의 어드레스 전극과 서스테인 전극에 인가되는 펄스의 파형을 도시한 파형도이다. 본 발명의 구동방법은 피디피 구동구간 중, 유지방전구간에 서스테인펄스를 각각의 전극에 인가하는 방법이다. 따라서, 본 발명에 의한 각 펄스는 피디피가 이미 어드레스 기간을 거쳐 서스테인 전극의 일부에 벽전하가 축적된 후에 인가되는 서스테인펄스이다.
먼저, 어드레스 전극에 고전압의 제 1 펄스(100)가 인가된다. 이 때, 제 1 펄스(100)는 어드레스된 화소에 해당하는 어드레스 전극에 1.5 마이크로 초(㎲) 이내의 시간동안 인가되고, 제 1 펄스(100)는 대략 200 내지 230 볼트의 전압을 갖는다. 그 결과, 서스테인 전극에 이미 축적된 부전하와 어드레스 전극에 인가된 제 1 펄스의 전압은 방전개시전압보다 높은 전위차가 발생하므로, 서스테인 전극과 어드레스 전극 사이에 방전이 실시된다.
그런데, 제 1 펄스(100)에 의한 방전으로 인하여 서스테인 전극에 축적된 부전하가 소거된다. 그 이유는 제 1 펄스(100)에 의한 방전으로 인해 발생된 전하와 준안정원자 중에 일부 이온들이 서스테인 전극에 축적된 부전하와 중첩되기 때문이다. 이 때, 제 1 펄스(100)에 의한 방전이 지속되어 서스테인 전극에 축적된 부전하가 모두 소거되고 대신에 정전하가 축적되는 시간이면, 방전전압을 낮추는 효과인 프라이밍(priming) 효과가 낮아진다.
그래서, 본 발명의 구동방법은 이러한 프라이밍효과를 최대한 살리기 위하여 제 1 펄스(100)의 펄스폭이 가능한 좁게 한다. 즉, 본 발명의 구동방법은 제 1 펄스(100)의 하이(high)시간을 1.5 마이크로 초(㎲) 이내로 짧게 하여 제 1 펄스(100)에 의한 방전으로 인해 전하와 준안정원자를 발생시키되 서스테인 전극에 정전하가 축적되지 않도록 한다. 그 결과, 제 1 펄스(100)에 의해 어드레스 전극과 서스테인 전극 사이의 방전공간에 전하와 준안정원자가 발생되지만, 서스테인 전극에 벽전하가 축적되지 않는다.
이 때, 상술한 과정에서 프라이밍 효과를 최대한 이용하려면, 제 1 펄스(100)의 폭을 최소화하는 것이 좋으나, 실질적으로 펄스의 폭을 좁게 하는 것은 한계가 있다. 따라서, 본 발명은 제 1 펄스(100)가 오프된 후에 서스테인 전극에 제 2 펄스(200)를 인가하여 방전영역에 방전이 약하게 발생되도록 한다. 이 때, 제 2 펄스의 인가시점은 제 1 펄스의 오프 시점과 동일한 것이 바람직하다.
그 결과, 프라이밍 효과에 의해 방전개시전압이 대략 50∼100 볼트 정도로 낮아지게 된다. 이 때, 제 2 펄스(200)는 서스테인 전극에 2 마이크로 초(㎲) 이내의 시간동안 인가되고, 제 2 펄스(200)는 대략 100 볼트 내외의 전압을 갖는다. 만약, 프라이밍 효과가 없었다면, 제 2 펄스(200)는 150 볼트 이상의 전압이 되어야 했을 것이다.
그리고, 본 발명은 제 2 펄스(200)가 인가되는 도중에, 제 3 펄스(300)를 어드레스 전극에 인가하여 어드레스 전극에 인가되는 이온 충격을 줄인다. 즉, 프라이밍 효과에 의해 방전개시전압은 프라이밍 효과가 없을 때에 비해 크게 낮아졌지만, 방전으로 인해 발생된 이온이 어드레스 전극에 주는 충격은 여전하여 어드레스 전극이 손상될 우려가 있다. 따라서, 본 발명은 제 2 펄스(200)가 인가되는 중에 제 3 펄스(300)를 인가하여 어드레스 전극에 가해지는 이온 충격을 줄이고, 동시에 방전회수를 증가시키는 것이다.
이 때, 제 3 펄스(300)는 모든 어드레스 전극에 동시에 인가되며, 제 2 펄스(200)가 오프되기 전에 먼저 오프된다. 만약, 제 3 펄스(300)의 인가시간이 길면, 즉 제 3 펄스(300)의 펄스폭이 넓으면, 제 1 펄스(100)에 의한 프라이밍 효과가 감소된다. 그래서, 제 3 펄스(300)가 오프될 즈음에 방전이 지속되지 않을 수가 있다. 따라서, 제 3 펄스(300)는 제 2 펄스(200)의 하이(high)시간보다 짧은 하이(high)시간을 갖는다. 또, 제 3 펄스(300)는 대략 50 내지 100 볼트 내외의 전압을 갖는다. 그리고, 제 2 펄스(200)의 인가시점과 제 3 펄스(300)의 인가시점 사이의 시간은 대략 0.1 마이크로 초(㎲) 내외의 차이를 가진다. 따라서, 제 3 펄스(300)의 펄스폭은 제 2 펄스(200)의 펄스폭보다 좁다.
본 발명의 피디피 구동방법은 제 1 펄스(100)와 제 2 펄스(200), 그리고 제 3 펄스(300)가 하나의 유지방전 주기를 이룬다. 즉, 어드레스 전극은 제 1 펄스(100)와 제 3 펄스(300)가 주기적으로 교번하여 인가되고, 서스테인 전극은 제 2 펄스(200)가 주기적으로 인가된다.
본 발명의 피디피 구동방법에 의해 각 전극에 펄스가 인가된 시점에 따라 방전영역에서 발생되는 현상은 다음과 같다.
t0 시점은 유지방전 기간 중에 어드레스 전극에 제 1 펄스(100)가 인가되는 시간이다. 이 때, 제 1 펄스(100)의 전압과 기실시된 어드레스 기간 중 형성되었던 서스테인 전극의 부전하에 의한 전압차로 인해 첫번째 방전이 실시된다.
t1 시점은 어드레스 전극에 인가된 제 1 펄스(100)가 오프되는 시간이다. 이 때, t0 시점과 t1 시점 사이에서 서스테인 전극의 부전하에 형성된 정전하의 전압에 의해 두번째 방전이 실시되어 벽전하가 소거된다.
t2 시점은 두번째 방전이 끝나는 시간 직후에 프라이밍 효과가 최대로 발생하는 구간이다. 이 때, 제 2 펄스(200)가 인가되어 세번째 방전이 실시된다.
t3 시점은 세번째 방전이 일어날 수 있는 조건에서 t2와 t3 시점 사이의 시간차를 최소화한 시점이다. 이 때, 제 3 펄스(300)의 전압은 제 2 펄스(200)의 전압 이하의 범위를 갖는다. 그래서, 제 2 펄스(200)와 제 3 펄스(300)의 전압차에 의해 각 전극에 가해지는 이온의 충격이 줄어든다.
t4 시점은 제 3 펄스(300)가 오프되는 시점이다. 이 t4 시점은 제 2 펄스(200)에 의해 네번째 방전이 실시될 수 있는 시간으로 설정한다. 즉, t4 시점은 프라이밍 효과가 지속될 수 있도록 설정된다.
t5 시점은 제 2 펄스(200)가 오프되는 시점이다. 이 시점에서 다음 방전을 위하여 서스테인 전극에 충분한 부전하가 생성된다. 추후, 어드레스 전극에 제 1 펄스(100)가 다시 인가되면, 상술한 t1 과정부터 다시 반복되어 어드레스된 화소의 방전이 유지된다.
본 발명의 피디피 구동방법은 종래의 피디피 구동방법에 비해 전극에 가해지는 이온충격이 줄어든다. 따라서, 종래의 피디피 구동방법에 비해 형광체의 열화가 감소되고, 피디피 수명이 연장되는 장점이 있다. 또, 종래의 피디피 구동방법은 하나의 주기동안, 어드레스 전극과 서스테인 전극에 각각 한번씩, 총 두번의 방전이 실시되는데, 본 발명의 피디피 구동방법은 하나의 주기동안, 네번의 방전이 실시되므로, 휘도가 개선되는 효과가 있다.

Claims (4)

  1. 일측 기판에 형성된 복수개의 어드레스 전극과, 상기 기판에 대향하는 타측 기판에 상기 어드레스 전극에 직교하도록 형성된 복수개의 서스테인 전극과, 상기 어드레스 전극과 서스테인 전극의 교차부에 이루어진 방전셀을 포함하는 대향방전방식의 AC형 플라즈마 디스플레이 패널에서,
    상기 복수개의 어드레스 전극에 제 1 시간동안 제 1 펄스를 인가하는 단계;
    상기 제 1 펄스가 오프된 후에 상기 서스테인 전극에 제 2 시간동안 제 2 펄스를 인가하는 단계; 그리고,
    상기 제 2 펄스가 인가되는 중에 상기 어드레스 전극에 제 3 시간동안 제 3 펄스를 인가하는 단계를 포함하여 이루어진 플라즈마 디스플레이 패널의 유지방전 구동방법.
  2. 제 1 항에 있어서, 상기 제 1 시간은 1.5 마이크로 초 내외인 것을 특징으로 하는 플라즈마 디스플레이 패널의 유지방전 구동방법.
  3. 제 1 항에 있어서, 상기 제 2 펄스의 인가시점은 제 1 펄스의 오프 시점과 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널의 유지방전 구동방법.
  4. 제 1 항에 있어서, 상기 제 3 시간은 제 1 시간보다 길고 제 2 시간보다 짧은 것을 특징으로 하는 플라즈마 디스플레이 패널의 유지방전 구동방법.
KR1019980049445A 1998-11-18 1998-11-18 플라즈마 디스플레이 패널의 유지방전 구동방법 KR100281064B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980049445A KR100281064B1 (ko) 1998-11-18 1998-11-18 플라즈마 디스플레이 패널의 유지방전 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980049445A KR100281064B1 (ko) 1998-11-18 1998-11-18 플라즈마 디스플레이 패널의 유지방전 구동방법

Publications (2)

Publication Number Publication Date
KR20000032839A KR20000032839A (ko) 2000-06-15
KR100281064B1 true KR100281064B1 (ko) 2001-02-01

Family

ID=19558774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049445A KR100281064B1 (ko) 1998-11-18 1998-11-18 플라즈마 디스플레이 패널의 유지방전 구동방법

Country Status (1)

Country Link
KR (1) KR100281064B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003271089A (ja) 2002-03-15 2003-09-25 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルおよびその駆動方法

Also Published As

Publication number Publication date
KR20000032839A (ko) 2000-06-15

Similar Documents

Publication Publication Date Title
KR100341313B1 (ko) 플라즈마 디스플레이 패널과 구동장치 및 방법
KR100321659B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR20060017654A (ko) Ac형 플라즈마표시패널의 구동방법
KR100304780B1 (ko) 저전력소비로고휘도를갖는플라즈마디스플레이패널
KR100338518B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US7612739B2 (en) Device and method for operating plasma display panel
KR100281064B1 (ko) 플라즈마 디스플레이 패널의 유지방전 구동방법
JP2002351398A (ja) プラズマディスプレイパネルの駆動方法
KR100323973B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100739549B1 (ko) 트리거-유지 전극구조의 플라즈마 디스플레이 패널의구동방법
KR100503604B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100757420B1 (ko) 플라즈마 디스플레이 패널 및 그 구동 방법
KR100313114B1 (ko) 플라즈마 표시 패널의 구동방법
JPH08314405A (ja) Ac型pdpの駆動方法
KR100612383B1 (ko) 플라즈마 디스플레이 패널과 그 구동방법
KR20010035882A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100366941B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100556486B1 (ko) 고주파 플라즈마 디스플레이 패널의 선택적 소거방법
KR100426193B1 (ko) 플라즈마 디스플레이 패널
KR100677203B1 (ko) 트리거-유지 전극구조의 플라즈마 디스플레이 패널의구동방법
KR20000021115A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100397430B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100577159B1 (ko) 플라즈마 디스플레이 패널
KR100784533B1 (ko) 플라즈마 디스플레이 장치
KR20020020385A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061025

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee