JP3522013B2 - 画像表示装置、および画像表示装置の駆動方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリ機能を有す
る表示素子である表示セルの集合によって構成された画
像表示パネル上に表示データを表示するために画像表示
パネルを駆動する技術に係り、特に、ＡＣ（交流）型の
プラズマディスプレイパネルにおいて、低コスト化と信
頼性の向上を実現するための画像表示装置および画像表
示装置の駆動方法に関する。

【０００２】上記のＡＣ型のプラズマディスプレイパネ
ルを用いた画像表示装置、すなわち、ＡＣ型プラズマデ
ィスプレイ装置（通常、ＡＣ型ＰＤＰと略記される）
は、２本の維持放電電極に、交互にパルス状の電圧波形
を印加することで放電を持続し、発光表示を行うもので
ある。一度の放電は、パルス印加後、１μｓ（マイクロ
秒、１マイクロ秒は１０^-6秒に相当する）から数μｓで
終了する。放電によって発生した正電荷であるイオン
は、負の電圧が印加されている電極上の絶縁層の表面に
蓄積され、同様に負電荷である電子は、正の電圧が印加
されている電極上の絶縁層の表面に蓄積される。

【０００３】したがって、初めに高い電圧（書き込み電
圧）のパルス（書き込みパルス）で放電させて壁電荷を
生成した後、極性の異なる前回よりも低い電圧（維持放
電電圧）のパルス（維持放電パルス、サスティンパルス
ともよばれる）を印加すると、前に蓄積された壁電荷が
維持放電電圧に重複され、放電空間に対する電圧は大き
なものとなり、放電電圧のしきい値を越えて発光による
放電を開始する。つまり、一度書き込み放電を行い壁電
荷を生成した表示セルは、その後、維持放電パルスを交
互に逆極性で印加することで、放電を持続するという特
徴がある。これをメモリ効果、またはメモリ駆動と呼ん
でいる。ＡＣ型ＰＤＰは、このメモリ効果を利用してプ
ラズマ・ディスプレイ・パネル上への表示を実現するも
のである。

【０００４】

【従来の技術】ＡＣ型ＰＤＰには、第１の電極および第
２の電極からなる２本の電極で選択放電（アドレス放
電）および維持放電を行う２電極型と、第３の電極を利
用してアドレス放電を行う３電極型がある。特に、多階
調表示を行うカラー表示用ＰＤＰでは、放電により発生
する紫外線によって表示セル内の蛍光体を励起している
が、この蛍光体は、放電により同時に発生する正電荷で
あるイオンの衝撃に非常に弱いという欠点がある。上記
の２電極型では、蛍光体がイオンに直接当たるような構
成になっているため、蛍光体の寿命低下を招くおそれが
ある。これを回避するために、カラー表示用ＰＤＰで
は、面放電を利用した３電極型の構造が一般に使用され
ている。

【０００５】さらに、この種の３電極面放電型構造にお
いても、維持放電を行う第１の電極および第２の電極が
配置されている基板に第３の電極を形成する場合と、対
向するもう一つの基板に第３の電極を形成する場合があ
る。さらに、同一基板に上記の３種の電極を形成する場
合でも、維持放電を行う２本の電極の上に第３の電極を
配置する場合と、その下に第３の電極を配置する場合が
ある。さらにまた、蛍光体から発せられた可視光を、そ
の蛍光体を透過して見る場合（透過型）と、蛍光体から
の反射光を見る場合（反射型）がある。

【０００６】また一方で、放電を行う表示セル（放電セ
ルともよばれる）は、障壁（リブ、またはバリアともよ
ばれる）によって、隣接する表示セルとの空間的な結合
が断ち切られている。さらに、このような障壁が、放電
セルを取り囲むように四方に設けられ各放電セルが完全
に密封されている場合と、上記障壁が一方向のみに設け
られ、障壁のない側では、電極間のギャップ（すなわ
ち、電極間の距離）の適正化によって隣接する表示セル
との空間的な結合が切られている場合がある。

【０００７】本明細書では、維持放電を行う２本の電極
が配置されている基板とは別の対向する基板に第３の電
極を形成した構造の画像表示パネルを用いた画像表示装
置を対象とする。さらに、本明細書では、障壁が垂直方
向（すなわち、第１の電極と第２の電極に直交し、か
つ、第３の電極と平行な方向）にのみ形成され、第１の
電極および第２の電極からなる維持電極（サスティン電
極ともよばれる）の一部が透明電極により構成されてい
る反射型の３電極面放電・ＡＣ型ＰＤＰの例をもとに従
来の画像表示装置の構成を説明することとする。

【０００８】図１２〜図１４は、一般的な反射型の３電
極面放電・ＡＣ型ＰＤＰの構造を示す図である。さらに
詳しく説明すると、図１２は、一般的な反射型の３電極
面放電・ＡＣ型ＰＤＰ中のプラズマディスプレイパネル
からなる画像表示パネルの概略的構造を示す平面図、図
１３は図１２の３電極面放電・ＡＣ型ＰＤＰにおける画
像表示パネル中の一つの表示セル（図１２の網かけ部
分）のアドレス電極に沿った概略的構造を示す断面図
（垂直方向）、そして、図１４は、図１２の３電極面放
電・ＡＣ型ＰＤＰの維持電極に沿った概略的構造を示す
断面図（水平方向）である。

【０００９】図１２において、２は、例えばプラズマデ
ィスプレイパネルからなる画像表示パネルを表してい
る。さらに、１４は、例えば共通のＸサスティン電極か
らなる第１の電極を表し、１５は、例えばＮ個（Ｎは任
意の正の整数）の表示ラインにそれぞれ対応するＹスキ
ャン電極Ｙ１、Ｙ２、…、ＹＮからなる第２の電極を表
している。これらの第１の電極１４および第２の電極１
５は、互いに平行に配置されている。さらに、１６は、
例えばＭビット（Ｎは任意の正の整数）分の複数のアド
レス電極Ａ１、Ａ２、…、ＡＭからなる第３の電極を表
している。ここで、一対のＸサスティン電極およびＹス
キャン電極と１本のアドレス電極との交差部分には、Ｍ
×Ｎ個の表示セル２２が構成されている。なお、２３は
表示セル２２を仕切る障壁を表している。

【００１０】さらに、図１３に示すように、画像表示パ
ネル２（図１２）は、第１の基板としての前面ガラス基
板２４と第２の基板としての背面ガラス基板２５からな
る２枚のガラス基板によって構成されている。第１の基
板（前面ガラス基板２４）には、平行する第１の電極１
４および第２の電極１５からなる維持電極を備えてい
る。これらの維持電極は、第１の電極１４および第２の
電極１５の主要部を構成するバス電極と、このバス電極
の下地となる透明電極１７により構成されている。この
透明電極１７は、蛍光体２８からの反射光を透過させる
役割を有しているため、ＩＴＯ（酸化インジュームを主
成分とする透明の導体膜）等により形成されている。

【００１１】また一方で、上記のバス電極は、電極抵抗
による電圧降下（電圧ドロップ）を防止するため、低抵
抗の材料により形成する必要がある。このような必要条
件を満たすために、バス電極は、通常、クロム（Ｃｒ）
または銅（Ｃｕ）によって形成される。さらに、このバ
ス電極は、ガラス等の誘電体層２６により被覆され、放
電空間Ｓの放電面には、保護膜２７として酸化マグネシ
ューム（ＭｇＯ）膜が形成される。さらにまた、上記第
１の基板と向かい合う第２の基板には、維持電極と直交
する形で第３の電極（アドレス電極）１６が形成され
る。

【００１２】さらに、図１４に示すように、隣接するア
ドレス電極間には障壁２３が形成される。これらの障壁
２３の間には、アドレス電極を覆う形で赤、緑および青
の発光特性を有する蛍光体２８が形成される。ここで
は、障壁２３の尾根とＭｇＯ膜の面とが密着する形で２
枚のガラス基板が組み立てられている。図１５は、一般
的な３電極面放電・ＡＣ型ＰＤＰを駆動するための周辺
回路の構成を示すブロック図である。

【００１３】図１５に示す３電極面放電・ＡＣ型ＰＤＰ
内の画像表示パネル２、例えば、プラズマディスプレイ
パネルにおいては、既述したとおり、共通のＸサスティ
ン電極等からなる第１の電極１４、および、Ｙスキャン
電極Ｙ１、Ｙ２、Ｙ３、…、ＹＮ等からなる第２の電極
１５の対が表示ライン毎に平行に配置される。さらに、
アドレス電極Ａ１、Ａ２、Ａ３、…、ＡＭ等からなる第
３の電極１６を、第１および第２の電極１４、１５の対
と対向する位置であって第１および第２の電極１４、１
５と直交する状態に配置することによって、上記の第１
および第２の電極１４、１５の対と第３の電極１６との
交点の位置に平面マトリクス状の複数の表示セル２２が
形成される。

【００１４】さらに、図１５において、プラズマディス
プレイパネル内の表示セル２２を駆動するための複数種
のドライバ（駆動回路部）や、これらのドライバを制御
するための制御回路部を含む周辺回路の構成を説明する
こととする。図１５におけるドライバとして、上記表示
セルのアドレス放電を目的として各表示ライン毎にアド
レス電極Ａ１、Ａ２、Ａ３、…、ＡＭのデータ駆動を行
うアドレスデータドライバ６０と、上記表示セル２２の
維持放電を目的としてＸサスティン電極Ｘに対し共通の
維持放電駆動（すなわち、サスティン駆動）を行うＸ共
通ドライバ４０とが設けられている。さらに、選択書き
込み放電を行うアドレス期間では、Ｙスキャン電極Ｙ１
〜ＹＮ（例えば、Ｎ＝４８０）に対し上記アドレスデー
タドライバ６０にてセットされた１表示ライン分のデー
タに関して順次データ走査（スキャン）を行い、維持放
電期間（すなわち、サスティン期間）になるとサスティ
ン駆動を行うＹ共通ドライバ５０が設けられている。さ
らに、このＹ共通ドライバ５０にはＹスキャンドライバ
５５が接続されている。このＹスキャンドライバ５５
は、Ｙ共通ドライバ５０によって、自身の供給電源その
ものに維持放電パルスを印加してＹスキャン電極Ｙ１〜
ＹＮに対し共通のサスティン駆動を行うものである。

【００１５】さらに、図１５においては、上記のアドレ
スデータドライバ６０、Ｘ共通ドライバ４０、Ｙ共通ド
ライバ５０、Ｙスキャンドライバ５５、およびプラズマ
ディスプレイパネルを含むＡＣ型ＰＤＰの動作をすべて
制御する制御回路部３１が設けられている。この制御回
路部３１の主要部は、複数の表示セル２２のアドレス放
電により表示データの制御を行う表示データ制御部３２
と、上記の各種のドライバによるプラズマディスプレイ
パネル内の表示セル２２を駆動するタイミングを制御す
るパネル駆動制御部３４とから構成される。

【００１６】ここで、アドレス電極Ａ１、Ａ２、Ａ３、
…、ＡＭは、１本（１ビット）毎にアドレスデータドラ
イバ６０に接続され、このアドレスデータドライバ６０
によってアドレス放電時のアドレスパルスが印加され
る。さらに、Ｙスキャン電極Ｙ１〜ＹＮは個別にＹスキ
ャンドライバ５５に印加される。このＹスキャンドライ
バ５５はＹ共通ドライバ５０に接続されており、アドレ
ス放電時のスキャンパルスは、Ｙスキャンドライバ５５
から生成される。さらに、維持放電パルス等は、Ｙ共通
ドライバ５０から生成され、Ｙスキャンドライバ５５を
経由してＹスキャン電極Ｙ１〜ＹＮに印加される。また
一方で、Ｘサスティン電極Ｘは、プラズマディスプレイ
パネルの全面にわたって共通に接続され取り出されてい
る。Ｘ共通ドライバ４０は、書き込みパルスや維持放電
パルス等を生成する。これらのドライバの回路は、制御
回路部３１によって制御される。この制御回路部３１
は、ＡＣ型ＰＤＰの外部より入力されるドットクロック
ＣＬＯＣＫ、垂直同期信号ＶＳＹＮＣ、水平同期信号Ｈ
ＳＹＮＣおよび表示データＤＡＴＡによって制御され
る。

【００１７】さらに詳しく説明すると、制御回路部３１
内の表示データ制御部３２は、フレームメモリ部３３を
有している。外部から入力されるカラー表示用の表示デ
ータＤＡＴＡは、ドットクロックＣＬＯＣＫに基づい
て、ＡＣ型ＰＤＰを駆動するためのデータに並び替えら
れ、この並び替えられたデータは、フレームメモリ部３
３内に一旦格納された後、アドレス期間にアドレス放電
制御用の制御信号（すなわち、Ｍビットの表示データ信
号）として順次アドレスデータドライバ６０に転送され
る。

【００１８】また一方で、制御回路部３１内のパネル駆
動制御部３４は、外部から入力されるドットクロックＣ
ＬＯＣＫ、垂直同期信号ＶＳＹＮＣ、および水平同期信
号ＨＳＹＮＣ等の各種信号に基づいて、Ｙスキャンドラ
イバ５５を駆動するための制御信号を生成するスキャン
ドライバ制御部３５と、Ｘ共通ドライバ４０およびＹ共
通ドライバ５０を駆動するための制御信号を共通ドライ
バ制御部３６とを有している。

【００１９】図１６は、アドレス期間／維持放電期間分
離型・書き込みアドレス方式で、かつ、リセット期間に
全面消去放電を用いた従来の画像表示パネル駆動方式を
説明するための駆動波形図である。図１６においては、
従来の「アドレス期間／維持放電期間分離型・書き込み
アドレス方式」における１サブフレーム（サブフィール
ド）期間の駆動波形を例示することとする。

【００２０】図１６の例では、１サブフレームは、リセ
ット期間、アドレス期間および維持放電期間（すなわ
ち、サスティン期間）に分離される。リセット期間の最
初の部分においては、まず、すべてのＹスキャン電極Ｙ
１〜ＹＮの電位が０Ｖのレベル（ＧＮＤレベル）にさ
れ、これと同時に、Ｘサスティン電極Ｘに対し、電圧Ｖ
ｓ＋Ｖｗ（例えば、約３３０Ｖ）からなる全面書き込み
パルス（例えば、約１０μｓのパルス幅）が印加され
る。この全面書き込みパルスを印加することにより、以
前の表示状態にかかわらず、全表示ラインの全表示セル
で放電が行われる。このときのアドレス電極Ａ１、Ａ
２、Ａ３、…、ＡＭの各々の電位は、約１００Ｖの電圧
（Ｖａｗ）を有する。

【００２１】さらに、リセット期間の残りの部分におい
ては、Ｘサスティン電極とアドレス電極の電位が０Ｖの
レベルになり、全表示セルにおいて壁電荷自身の電圧が
放電開始電圧を越えて放電が開始される。この放電は、
電極間の電位差がないため、壁電荷が形成されることは
なく、空間電荷は自己中和して放電が終息する。このよ
うな現象は、一般に、自己消去放電とよばれる。この自
己消去放電によって、プラズマディスプレイパネル内の
全表示セルの状態が、壁電荷のない均一な状態となる。
上記のリセット期間は、前のサブフレームの点灯状態に
かかわらず、すべての表示セルを同じ状態にする作用が
あり、次のアドレス放電（書き込み放電）を安定に行う
ことができる。

【００２２】次に、アドレス期間において、表示データ
に応じた表示セルのオン／オフ（ＯＮ／ＯＦＦ）動作を
行うために、線順次方式によりアドレス放電が行われ
る。このアドレス期間では、まず、Ｙスキャン電極に−
ＶＹの電圧（例えば、約１５０Ｖ）を有するスキャンパ
ルスが印加されると共に、アドレス電極中、維持放電を
起こす表示セル、すなわち、点灯させるべき表示セルに
対応するアドレス電極に対しＶａの電圧（例えば、約５
０Ｖ）を有するアドレスパルスが選択的に印加され、上
記の点灯させるべき表示セルのアドレス電極とＹスキャ
ン電極との間で放電が起こる。次に、この放電をプライ
ミング（種火）として、Ｘサスティン電極（Ｘサスティ
ン電極の電位は、例えば、約５０Ｖの電圧ＶＸを有す
る）とＹスキャン電極との間の放電に移行する。これに
より、選択された表示ライン上の選択セルに対応するＸ
サスティン電極とＹスキャン電極上のＭｇＯ膜等の面に
対し、維持放電が可能な量の壁電荷が蓄積される。

【００２３】以下、順次、他の表示ラインについても、
同じような動作が行われ、全表示ラインにおいて、新た
な表示データの書き込みが行われる。その後、維持放電
期間になると、Ｘサスティン電極とＹスキャン電極に対
し交互に、電圧Ｖｓ（例えば、約１８０Ｖ）からなる維
持放電パルスが印加されて維持放電が行われ、１サブフ
レームの画像表示が行われる。なお、このような「アド
レス期間／維持放電期間分離型・書き込みアドレス方
式」においては、維持放電期間の長短、すなわち、維持
放電パルスの回数によって点灯表示セルの輝度が決定さ
れる。

【００２４】図１７は、図１６のアドレス期間／維持放
電期間分離型・書き込みアドレス方式において複数のサ
ブフレームを形成した状態を示す図である。ただし、こ
こでは、多階調表示の一例として、２５６階調分の階調
表示を行う場合のプラズマディスプレイパネルの駆動方
法を例示することとする。図１７の例では、１フレーム
は、８個のサブフレームＳＦ１，ＳＦ２，ＳＦ３，ＳＦ
４、…ＳＦ８に区分される。

【００２５】そして、これらのサブフレームＳＦ１、Ｓ
Ｆ２、ＳＦ３、ＳＦ４、…ＳＦ８においては、全面書き
込み放電が行われるリセット期間、および、アドレスラ
インに沿って選択書き込み放電が行われるアドレス期間
は、それぞれ、同一の長さとなる。また一方で、維持放
電期間の長さは、１：２：４：８：１６：３２：６４：
１２８の比率となる。したがって、表示セルを点灯させ
るべきサブフレームを選択して組み合わせることによ
り、０から２５５までの２５６段階（２⁸ ＝２５６）の
輝度の違いを表示することができる。

【００２６】さらに、実際の時間配分の一例は以下のよ
うになる。プラズマディスプレイパネル上の画面の書き
換えの周波数を６０Ｈｚ（ヘルツ）とした場合、１フレ
ームの長さは１／６０秒、すなわち、１６．６ｍｓ（ミ
リ秒、１ミリ秒は１０^-3秒に相当する）となる。１フレ
ーム内の維持放電サイクル（すなわち、サスティンサイ
クル）の回数を５１０回とすると、各サブフレームの維
持放電サイクルの回数は、サブフレームＳＦ１が２サイ
クル、サブフレームＳＦ２が４サイクル、サブフレーム
ＳＦ３が８サイクル、サブフレームＳＦ４が１６サイク
ル、サブフレームＳＦ５が３２サイクル、サブフレーム
ＳＦ６が６４サイクル、そして、サブフレームＳＦ７が
１２８サイクル、そして、サブフレームＳＦ８が２５６
サイクルとなる。維持放電サイクルの時間を８μｓとす
ると、１フレームでの合計は、４．０８ｍｓとなる。し
たがって、残りの約１２ｍｓの中に８回のリセット期間
とアドレス期間が割り当てられる。この場合、各サブフ
レームのリセット期間は５０μｓである。さらに、１表
示ラインあたりのスキャンに相当するアドレスサイクル
に必要な時間は３μｓであるから、垂直方向に４８０ラ
インの表示ラインを持つプラズマディスプレイパネルで
あれば、多階調のカラー表示に対し１．４４ｍｓ（３×
４８０）の時間を必要とする。

【００２７】

【発明が解決しようとする課題】上記のとおり、一般的
なＡＣ型ＰＤＰ等における従来の画像表示パネル駆動方
式では、アドレス期間が終了して維持放電期間に入る
と、Ｘサスティン電極（第１の電極）およびＹスキャン
電極（第２の電極）に対し交互に、維持放電パルスが印
加されて維持放電が行われが、その場合のアドレス電極
の電位は、例えば、維持放電パルスの電圧Ｖｓの約１／
２、あるいは、全面書き込み放電時のアドレス電極の電
位が有する電圧Ｖａｗと同程度の値に設定され、かつ、
一定の値に固定されている。

【００２８】維持放電期間中のアドレス電極の電位は、
アドレス放電を行った選択セルにおいては、安定に維持
放電が行えるような電位でなくてはならず、また一方
で、アドレス放電を行わなかった非選択セルにおいて
は、維持放電パルスが繰り返し印加されるなかで、放電
を引き起こすことのないような電位でなくてはならな
い。すなわち、Ｘサスティン電極およびＹスキャン電極
に対し維持放電パルスが印加された場合、この維持放電
パルスの電圧であるＶｓとアドレス電極の電圧との電位
差を放電開始電圧未満にすることが必要になる。

【００２９】このような必要条件が満足されない場合、
アドレス期間で選択を行わなかった表示セルにおいても
放電を開始してしまうおそれがある。また一方で、アド
レス期間でアドレス放電を行い、維持放電を持続する必
要がある表示セルは、アドレス期間に蓄積された壁電荷
によって安定に維持放電を行うことが要求される。アド
レス放電によって、アドレス電極側とＸサスティン電極
には負（−）の壁電荷が蓄積され、Ｙスキャン電極側に
は正（＋）の壁電荷が蓄積される。しかしながら、この
場合、維持放電時の初めの部分では、Ｙスキャン電極お
よびアドレス電極間においても放電を行う可能性が生ず
る。このため、Ｙスキャン電極およびアドレス電極間の
放電が先行し、Ｘサスティン電極およびＹスキャン電極
間の目的とする維持放電が行えないおそれが出てくる。
このため、点灯させるべき選択セルにおいても、アドレ
ス電極の電位に最適値が存在する。

【００３０】上記の現象は、面放電を行うＸサスティン
電極およびＹスキャン電極間の放電開始電圧よりも、対
向放電を行うＹスキャン電極およびアドレス電極間の放
電開始電圧が非常に低くなるという、アドレス電極を面
放電を行う側と向かい合う基板に配置した３電極面放電
・ＡＣ型ＰＤＰの一般的な特性に起因して生ずる。この
ような観点から、従来の駆動方式では、維持放電期間の
アドレス電極の電位を、維持放電パルスの電圧Ｖｓの約
１／２の値（あるいは、全面書き込み放電時のアドレス
電極の電位が有する電圧Ｖａｗと同程度の値）に維持す
るようにしている。この値の電位が維持されている場
合、維持放電時に、発生したイオンや電子等の荷電粒子
がアドレス電極側に飛来する可能性が最も少なくなり、
これらの荷電粒子が壁電荷として蓄積されることも少な
くなる。なお、アドレスデータドライバに付加される電
源の数を節約するために、維持放電期間のアドレス電極
の電位を、維持放電パルスの電圧Ｖｓの約１／２の値
（例えば、約９０Ｖ）に近いような全面書き込み放電時
（リセット期間）の電圧Ｖａｗ（例えば、約１００Ｖ）
と同程度の値にすることも考えられる。

【００３１】この場合、リセット期間において、全面書
き込み放電および全面消去放電を行うことで、Ｘサステ
ィン電極側とＹスキャン電極側のＭｇＯ膜等の表面に蓄
積された壁電荷を積極的に除去してクリアの状態にして
いるが、アドレス電極側は、比較的クリアの状態になり
にくい。この結果、アドレス放電の均一性が失われるお
それが生じてくる。よって、維持放電期間のアドレス電
極の電位を０Ｖにすることにより、壁電荷が最も蓄積し
にくい状態にしておくことが必要である。

【００３２】本来、アドレスデータドライバは、アドレ
ス期間に表示セルの選択を行うための回路であり、表示
セルの選択と非選択とを互いに区別する電位である約０
Ｖの電圧とＶａの電圧（例えば、約５０Ｖ）の２値出力
が可能であればよい。さらに、アドレスデータドライバ
の耐圧はＶａ（５０Ｖ）を満足すればよい。ところが、
従来の駆動方式では、前述の理由により、維持放電期間
には、アドレス電極の電位を維持放電パルスの電圧Ｖｓ
の約１／２の値に維持することがどうしても必要になっ
てくる。このため、第１の問題として、アドレスデータ
ドライバの耐圧を９０Ｖ（維持放電パルスの電圧Ｖｓの
約１／２）以上にすることが必要になり、アドレスデー
タドライバの低耐圧化による低コスト化を妨げるおそれ
が生ずる。因みに、アドレスデータドライバの耐圧が低
ければ低いほど、集積回路化のための製造プロセス等が
簡単になり、ドライバの値段が格段に安くなる。

【００３３】さらに、特開昭５９−９４３２８号公報等
によれば、維持放電を行う場合に印加する電圧として、
２つの維持電極に対し維持放電パルスの電圧の半分の電
圧を、それぞれ正極性および負極性にて同じタイミング
で印加し、維持放電を行っている。しかしながら、この
場合、アドレス放電を行うときに、維持電極に印加する
パルスの電圧は、維持放電を行う場合に印加する電圧と
は異なった値を有しているため、第２の問題として、多
くの電源を必要とし、アドレスデータドライバのコスト
が増大するおそれが生ずる。

【００３４】さらにまた、従来の周辺回路の構成によれ
ば、維持放電パルスを終了させる場合、電圧Ｖｓ（約１
８０Ｖ）から０Ｖまで急峻に立ち下がるため、瞬間的に
大きな電流が流れ、ノイズが発生する。このため、第３
の問題として、この種のノイズが他の回路に侵入したり
不要な電波となって他の回路に放射されたりすることに
よって、誤動作や障害が発生するおそれが生ずる。

【００３５】また一方で、維持放電期間のアドレス電極
の電位を、例えば、全面書き込み放電時のアドレス電極
の電位が有する電圧Ｖａｗと同程度の値に固定する場合
について考察することとする。この場合も、維持放電期
間中のアドレス電極の電位は、アドレス放電を行った選
択セルにおいては、安定に維持放電が行えるような電位
でなくてはならず、また一方で、アドレス放電を行わな
かった非選択セルにおいては、維持放電パルスが繰り返
し印加されるなかで、放電を引き起こすことのないよう
な電位でなくてはならない。

【００３６】ここに、アドレス電極とＸサスティン電極
（第１の電極）およびＹスキャン電極（第２の電極）の
異常放電によって維持放電が減衰してしまう現象を説明
する。維持放電期間中のＸサスティン電極およびＹスキ
ャン電極には維持放電パルスが印加されるが、それぞれ
の維持放電パルスが入れ替わる瞬間、すなわち、Ｘサス
ティン電極およびＹスキャン電極の電位が両方共０Ｖに
なるとき、維持放電期間中のアドレス電極の電位が電圧
Ｖａｗの値を有していると、放電電位が低い特性のプラ
ズマディスプレイパネルについては、アドレス電極とＸ
サスティン電極との間、および、アドレス電極とＹスキ
ャン電極との間で異常放電を引き起こす状態となる。こ
のような異常放電の発生により、第４の問題として、安
定した維持放電が保証されず、ＡＣ型ＰＤＰ等の安定な
動作特性を妨げるおそれが生ずる。

【００３７】本発明は上記問題点に鑑みてなされたもの
であり、ＡＣ型ＰＤＰのプラズマディスプレイパネル等
を駆動する場合に、アドレスデータドライバの低耐圧化
および電源構成の簡素化を実現すると共に、維持放電パ
ルスの立ち下がり時のノイズの発生を抑制することが可
能な画像表示装置、および画像表示装置の駆動方法を提
供することを第１の目的とするものである。

【００３８】さらに、本発明は、維持放電期間中にアド
レス電極と第１の電極との間、および、アドレス電極と
第２の電極との間で異常放電が発生するのを防止し、安
定した維持放電を保証することが可能な画像表示装置の
駆動方法を提供することを第２の目的とするものであ
る。

【００３９】

【課題を解決するための手段】図１は本発明の原理構成
を示すブロック図である。ただし、ここでは、画像表示
装置１の中で本発明に関係する駆動回路部および画像表
示パネル２の部分を重点的に示すこととする。さらに、
ここでは、複数の表示セル中の一つの表示セル２２を拡
大して示すこととする。なお、これ以降、前述した構成
要素と同様のものについては、同一の参照番号を付して
表すこととする。

【００４０】本発明の画像表示装置は、図１に示すよう
に、第１の基板に第１の電極１４および第２の電極１５
を表示ライン毎に平行に配置すると共に、第１の基板ま
たはこの第１の基板と対向する第２の基板に第３の電極
１６を第１および第２の電極１４、１５と直交するよう
に配置し、かつ、第１の電極１４または第２の電極１５
のいずれか一方と、第３の電極１６により選択された画
像表示パネル２中の表示セル２２に対する書き込みを実
行するアドレス期間と、この書き込みにより書き込まれ
た情報に基づいて、第１および第２の電極１４、１５で
維持放電を行い発光表示を実行する維持放電期間とを備
えた画像表示装置を対象にしている。

【００４１】さらに、上記の第１の目的を達成するため
に、本発明の画像表示装置は、図１に示すように、維持
放電期間において、維持放電に必要な所定の電圧とし
て、第１の電極１４に対しこの所定の電圧のほぼ１／２
の電圧を供給する第１の電圧供給手段４と、第２の電極
１５に対し極性の異なる上記所定の電圧のほぼ１／２の
電圧を供給する第２の電圧供給手段５とを備えている。
さらに、本発明の画像表示装置では、アドレス期間にお
いて、第２の電極１５を選択する電位は、維持放電期間
に供給される電圧とほぼ同等の電圧を有し、さらに、第
２の電極１５に印加される電圧とは逆極性にて、維持放
電期間に供給される電圧とほぼ同等の電圧が第１の電極
１４に印加されるようになっている。

【００４２】好ましくは、本発明の画像表示装置におい
て、アドレス期間に印加され、かつ、第２の電極１５を
選択する電位は、０Ｖに対して負極性である電圧パルス
からなり、第１の電極１４の電位は、０Ｖに対して正極
性である電圧パルスからなる。さらに好ましくは、本発
明の画像表示装置において、アドレス期間に印加される
第３の電極１６の選択電位は、０Ｖに対して正極性であ
り維持放電に必要な所定の電圧のほぼ１／２の電圧を有
する。

【００４３】さらに好ましくは、本発明の画像表示装置
において、第１の電圧供給手段４および第２の電圧供給
手段５は、維持放電期間において、維持放電に必要な所
定の印加電圧を取り除く場合に動作させる維持電圧解除
用スイッチング手段を備えており、この維持電圧解除用
スイッチング手段は、第１の電極１４または第２の電極
１５に維持放電を実行するために必要な電流を流すため
の維持放電用スイッチング手段に対してインピーダンス
の高い素子にて構成される。

【００４４】さらに好ましくは、本発明の画像表示装置
において、上記のインピーダンスの高い素子は、導通状
態での抵抗が高い電界効果トランジスタから構成され
る。さらに好ましくは、本発明の画像表示装置におい
て、上記のインピーダンスの高い素子は、上記電界効果
トランジスタの出力段に抵抗を挿入することにより実現
される。

【００４５】さらに好ましくは、本発明の画像表示装置
において、全面書き込み放電、および、全面自己消去放
電による全表示セルのリセットを行う場合、第３の電極
１６に印加する電圧は、０Ｖに対して正極性であり維持
放電に必要な所定の電圧のほぼ１／２の電圧であり、第
１、第２および第３の電極１４、１５および１６のすべ
てを、０Ｖに対して正極性であり維持放電に必要な所定
の電圧のほぼ１／２の電圧にすることで全面自己消去放
電が実行される。

【００４６】また一方で、上記の第１の目的を達成する
ために、本発明の画像表示装置の駆動方法においては、
第１の基板に第１の電極および第２の電極を表示ライン
毎に平行に配置すると共に、第１の基板またはこの第１
の基板と対向する第２の基板に第３の電極を第１および
第２の電極と直交するように配置し、かつ、第１の電極
または第２の電極のいずれか一方と、上記第３の電極に
より選択された画像表示パネル中の表示セルに対する書
き込みを実行するアドレス期間と、この書き込みにより
書き込まれた情報に基づいて第１および第２の電極で発
光表示を実行する維持放電期間とを備えた画像表示装置
を駆動する。

【００４７】さらに、本発明の画像表示装置の駆動方法
では、維持放電期間において、維持放電に必要な所定の
電圧として、第１の電極に対し上記所定の電圧のほぼ１
／２の電圧を印加すると共に、第２の電極に対し極性の
異なるほぼ１／２の電圧を印加することにより維持放電
を行う。さらに、アドレス期間において、第２の電極を
選択する電位は、維持放電期間に印加される電圧とほぼ
同等の電圧を有し、さらに、第２の電極に印加される電
圧とは逆極性にて、維持放電期間に印加される電圧とほ
ぼ同等の電圧が第１の電極に印加される。

【００４８】好ましくは、本発明の画像表示装置の駆動
方法において、アドレス期間に印加され、かつ、第２の
電極を選択する電位は、０Ｖに対して負極性である電圧
パルスからなり、第１の電極の電位は、０Ｖに対して正
極性である電圧パルスからなる。さらに、好ましくは、
本発明の画像表示装置の駆動方法において、アドレス期
間に印加される第３の電極の選択電位は、０Ｖに対して
正極性であり維持放電に必要な所定の電圧のほぼ１／２
の電圧を有する。

【００４９】さらに、上記の第２の目的を達成するため
に、本発明の画像表示装置の駆動方法では、維持放電期
間において、維持放電を実行するために第１および第２
の電極間にて交互に印加される双方の電圧パルスが入れ
代わる際に、第３の電極の電位を一定電圧から引き下げ
るようにしている。さらに、好ましくは、上記の第２の
目的を達成するために、本発明の画像表示装置の駆動方
法では、維持放電期間において、第３の電極の電位を一
定電圧から一旦、ほぼ０Ｖに引き下げ、その後に上記第
３の電極の電位を元の一定電圧に引き上げる場合、第１
および第２の電極と第３の電極間の静電容量によって第
３の電極の電位を引き上げるようにしている。

【００５０】さらに、好ましくは、上記の第２の目的を
達成するために、本発明の画像表示装置の駆動方法で
は、最初の維持放電用の電圧パルスが印加される場合の
み、第３の電極を駆動する手段によって上記第３の電極
の電位を所定の電圧にするようにしている。

【００５１】

【発明の実施の形態】上記の第１の目的を達成するため
の本発明の画像表示装置、または、画像表示装置の駆動
方法によれば、第１に、維持放電に必要な電圧を１／２
ずつ交互に異なる極性で、Ｘサスティン電極等の第１の
電極と、Ｙスキャン電極等の第２の電極に印加してい
る。それゆえに、アドレス電極等の維持放電に対する悪
影響を最小限に抑えることが可能になると共に、アドレ
スデータドライバの低耐圧化も可能になる。さらに、Ｙ
スキャン電極等の選択電位と維持放電時の電位を同じも
のとしているため、電源の種類が節減され、電源回路の
構成の簡素化が図れる。

【００５２】さらに、本発明の画像表示装置、または、
画像表示装置の駆動方法によれば、第２に、アドレス期
間にアドレス電極等に印加されるアドレスパルスは０Ｖ
に対して正極性であり、Ｙスキャン電極等に印加される
スキャンパルスは０Ｖに対して負極性であるため、選択
書き込み放電時にアドレス電極側の蛍光体に対するイオ
ンの衝撃を最小限に抑えることが可能になる。

【００５３】さらに、本発明の画像表示装置、または、
画像表示装置の駆動方法によれば、第３に、アドレスパ
ルスは０Ｖに対して正極性であって、かつ、維持放電パ
ルスと同じ電圧を有しているので、電源回路の構成が簡
略化することが可能になる。さらに、本発明の画像表示
装置によれば、第４に、維持放電パルスの電位を０Ｖに
する場合、インピーダンスの高い素子を使用しているの
で、大電流が流れることがなくなり、他の回路へのノイ
ズの侵入やノイズの放射が抑止されるので、誤動作や障
害の発生を防止することが可能になる。

【００５４】さらに、本発明の画像表示装置によれば、
第５に、リセット期間において、充分にインピーダンス
の低いスイッチング素子を利用して全面自己消去放電に
よる全表示セルのリセットを行うことができるので、効
率の良いリセット動作が可能になる。また、上記の第２
の目的を達成するための本発明の画像表示装置の駆動方
法によれば、第１に、維持放電期間におけるＸサスティ
ン電極等の第１の電極、および、Ｙスキャン電極等の第
２の電極と、アドレス電極等の第３の電極との間での異
常放電を防止するため、Ｘサスティン電極およびＹスキ
ャン電極に維持放電パルスが印加されている状態におい
ては、アドレス電極をＶａｗの電圧まで駆動することが
必要である。このため、初めの維持放電パルス（Ｙスキ
ャン電極の維持放電パルス）が印加される場合のみ、ア
ドレス電極側の回路を使用してＶａｗの電圧まで駆動さ
せる。その後、Ｘサスティン電極およびＹスキャン電極
に印加される維持放電パルスが入れ替わるとき、すなわ
ち、Ｘサスティン電極およびＹスキャン電極が共に０Ｖ
のときのみ、アドレス電極の駆動波形として、電圧Ｖａ
ｗのレベルから例えば０Ｖのレベルに下げるような電圧
パルス波形を駆動することによって、アドレス期間にお
ける選択セルに対し安定した維持放電を行うことが可能
になる。

【００５５】ただし、上記のパルス状の駆動波形を実現
する際に、０Ｖから再度、元の電圧Ｖａｗに引き上げる
必要がある。従来の駆動方法である駆動回路部のドライ
バ機能を使用した場合、維持放電期間中の維持放電パル
スと同等の駆動回数を要することになり、従来より多く
の駆動電力を消費するという不都合が生ずる。このた
め、上記の第２の目的を達成するための本発明の画像表
示パネルの駆動方法によれば、第２に、駆動回路部のド
ライバ機能を使用せずにＸサスティン電極およびＹスキ
ャン電極とアドレス電極との間に存在する静電容量を利
用し、アドレス電極の電圧を自己的に引き上げているた
め、回路の駆動電力を抑えながら安定した維持放電を実
現することが可能になる。

【００５６】

【実施例】以下、図２〜図１１を参照しながら、本発明
の好適な実施例を説明する。以下の各実施例において、
画像表示装置としてのＡＣ型ＰＤＰは、例えば、前述の
図１２、図１３および図１４に示すような構造を有する
ものとする。さらに、ＡＣ型ＰＤＰを動作させる周辺回
路は、概略的に、前述の図１５に示した構成とほぼ同じ
である。

【００５７】図２は、本発明の第１実施例において１サ
ブフレームの期間に電極に印加する電圧パルスの駆動波
形を示すタイミングチャートである。本発明の第１実施
例に係る画像表示装置の駆動方法を示す図２のタイミン
グチャートにおいては、維持放電期間に印加される維持
放電パルスの電圧であるＶｓのほぼ１／２の値を、正極
性と負極性（＋１／２Ｖｓ、−１／２Ｖｓ）にてＸサス
ティン電極およびＹスキャン電極から印加し、極性を変
えて維持放電を繰り返している。このとき、アドレス電
極の電位は０Ｖに保持する。また一方で、リセット期間
においては、Ｙスキャン電極に対し負極性の−１／２Ｖ
ｓの電圧からなる電圧パルスを印加し、Ｘサスティン電
極に対し正極性の１／２Ｖｓ＋Ｖｗの電圧からなる電圧
パルスを印加することにより、全面書き込み動作を行
う。

【００５８】次に、Ｘサスティン電極およびＹスキャン
電極の両電極を同時に０Ｖに戻すことによって、全面自
己消去放電が起こり、全表示セルが壁電荷のない状態に
なる。このときも、アドレス電極の電位は０Ｖに保持さ
れたままである。さらに、アドレス期間においては、Ｙ
スキャン電極に対し負極性の−１／２Ｖｓの電圧からな
るスキャンパルスが印加され、これと同時に、アドレス
電極に対しＶａの電圧からなるアドレスパルスが印加さ
れた選択セルにおいてアドレス放電が行われる。このよ
うな一連の動作は、１番目の表示ラインから最終番目の
表示ラインまで実行される。このとき、Ｘサスティン電
極の電位は、正極性の＋１／２Ｖｓの電圧に保持され
る。

【００５９】図３は、本発明の第１実施例による画像表
示装置の駆動回路部の構成を示す回路図（その１）であ
り、図４は、本発明の第１実施例による画像表示装置の
駆動回路部の構成を示す回路図（その２）である。ただ
し、ここでは、駆動回路部の電界効果トランジスタ（通
常、ＦＥＴと略記される）等のスイッチング素子（スイ
ッチング手段）とダイオードの構成を重点的に図示する
こととする。

【００６０】図３および図４において、第３の電極１６
を構成するアドレス電極Ａ１、Ａ２、Ａ３、…、ＡＭを
駆動するためのアドレスデータドライバ６０は、アドレ
ス期間中にアドレス電極に対し電圧Ｖａのアドレスパル
スを供給するスイッチング素子からなる第１の電界効果
トランジスタＴ１と、維持放電期間中にアドレス電極の
電位をほぼ０Ｖ（ＧＮＤレベル）に保持する第２の電界
効果トランジスタＴ２とを含む。さらに、これらの電界
効果トランジスタＴ１、Ｔ２に対し並列かつ逆極性でダ
イオードＤ１、Ｄ２が接続される。

【００６１】さらに、第１の電極１４を構成するＸサス
ティン電極Ｘを駆動するためのＸ共通ドライバ４０は、
維持放電期間中に印加される維持放電パルスの電圧であ
るＶｓのほぼ１／２の値を、それぞれ、正極性と負極性
（＋１／２Ｖｓ、−１／２Ｖｓ）にてＸサスティン電極
Ｘに供給するスイッチング素子からなる第１３の電界効
果トランジスタＴ１３、および、第１４の電界効果トラ
ンジスタＴ１４を含む。さらに、これらの電界効果トラ
ンジスタＴ１３、Ｔ１４に対し並列かつ逆極性でダイオ
ードＤ１３、Ｄ１４が接続される。上記の電界効果トラ
ンジスタＴ１３、Ｔ１４は、第１の電圧供給手段４とし
ての機能を有している。

【００６２】さらに、上記のＸ共通ドライバ４０は、Ｖ
ｗの電圧からなる書き込み用の電圧パルスを、コンデン
サ４１を介してＸサスティン電極Ｘに供給するスイッチ
ング素子からなる第１５の電界効果トランジスタＴ１
５、および、第１６の電界効果トランジスタＴ１６を含
む。さらに、これらの電界効果トランジスタＴ１５、Ｔ
１６に対し並列かつ逆極性でダイオードＤ１５、Ｄ１６
が接続される。これらのダイオードは、通常、ＦＥＴに
内蔵されている。

【００６３】さらに、Ｘサスティン電極Ｘの電位を＋１
／２Ｖｓから０Ｖに戻すためのスイッチング素子からな
る第１１の電界効果トランジスタＴ１１と、Ｘサスティ
ン電極Ｘの電位を−１／２Ｖｓから０Ｖに戻すためのス
イッチング素子からなる第１２の電界効果トランジスタ
Ｔ１２とが設けられている。さらに、これらの維持電圧
解除用の電界効果トランジスタＴ１１、Ｔ１２に対し並
列かつ逆極性でダイオードＤ１１、Ｄ１２が接続され
る。これらの電界効果トランジスタＴ１１、Ｔ１２は、
オン状態（導通状態）での抵抗が比較的高い素子から構
成されている。

【００６４】さらに、図３において、第２の電極１５を
構成するＹスキャン電極Ｙ１、Ｙ２、Ｙ３、…、ＹＮを
駆動するためのＹ共通ドライバ５０は、維持放電期間中
に印加される維持放電パルスの電圧であるＶｓのほぼ１
／２の値を、それぞれ、負極性と正極性（−１／２Ｖ
ｓ、＋１／２Ｖｓ）にてＹスキャン電極に供給するスイ
ッチング素子からなる第３の電界効果トランジスタＴ
３、および、第４の電界効果トランジスタＴ４を含む。
さらに、これらの電界効果トランジスタＴ３、Ｔ４に対
し並列かつ逆極性でダイオードＤ３、Ｄ４が接続され
る。上記の電界効果トランジスタＴ３、Ｔ４は、第２の
電圧供給手段５としての機能を有している。

【００６５】さらに、第３の電界効果トランジスタＴ３
と＋１／２Ｖｓの電圧供給用の電源との間にはダイオー
ドＤ３０が接続され、第４の電界効果トランジスタＴ４
と−１／２Ｖｓの電圧供給用の電源との間にはダイオー
ドＤ３０が接続されている。さらに、Ｙスキャン電極の
電位を＋１／２Ｖｓから０Ｖに引き下げるための第５の
スイッチング素子からなる電界効果トランジスタＴ５
と、Ｙスキャン電極の電位を−１／２Ｖｓから０Ｖに引
き上げるためのスイッチング素子からなる第６の電界効
果トランジスタＴ６とが設けられている。さらに、これ
らの維持電圧解除用の電界効果トランジスタＴ５、Ｔ６
に対し並列かつ逆極性でダイオードＤ５、Ｄ６が接続さ
れる。これらの電界効果トランジスタＴ５、Ｔ６は、オ
ン状態での抵抗が比較的高い素子から構成されている。

【００６６】さらに、アドレス期間において、Ｙスキャ
ンドライバ５５に対し０Ｖの非選択信号ＳＤを供給する
スイッチング素子からなる第７の電界効果トランジスタ
Ｔ７と、Ｙスキャンドライバ５５に対し−１／２Ｖｓの
選択信号ＳＵを供給するスイッチング素子からなる第８
の電界効果トランジスタＴ８とが設けられている。さら
に、これらの電界効果トランジスタＴ７、Ｔ８に対し並
列かつ逆極性でダイオードＤ７、Ｄ８が接続される。さ
らに、第７の電界効果トランジスタＴ７と直列にダイオ
ードＤ７０が接続されている。

【００６７】さらに、図３において、Ｙスキャンドライ
バ５５は、非選択セルを駆動するためのスイッチング素
子からなる第９の電界効果トランジスタＴ９と、選択セ
ルを駆動するためのスイッチング素子からなる第１０の
電界効果トランジスタＴ１０とを含む。さらに、これら
の電界効果トランジスタＴ９、Ｔ１０に対し並列かつ逆
極性でダイオードＤ９、Ｄ１０が接続される。

【００６８】なお、図３および図４の実施例の駆動回路
部では、Ｘサスティン電極およびＹスキャン電極の電位
を、−１／２Ｖｓまたは＋１／２Ｖｓから０Ｖに戻すた
めのスイッチング素子が必要になる。ただし、これらの
スイッチング素子は、ガス放電電流を流す必要がないた
め、スイッチング素子の個数の増加はほとんど問題には
ならない。

【００６９】図５は、本発明の第１実施例の駆動回路部
の動作を説明するためのタイミングチャートである。図
５において、リセット期間中の全面書き込み時は、Ｙス
キャン電極に接続されるＹ共通ドライバ側の第３の電界
効果トランジスタＴ３がオン状態になる。さらに、第３
の電界効果トランジスタＴ３がオン状態になると、対応
する信号がＹスキャンドライバ内のダイオードを経由し
てＹスキャン電極の電位が−１／２Ｖｓに引き込まれ
る。さらに、Ｘサスティン電極に接続されているＸ共通
ドライバ側の第１３の電界効果トランジスタＴ１３およ
び第１５の電界効果トランジスタＴ１５がオン状態にな
り、Ｘサスティン電極に対し１／２Ｖｓ＋Ｖｗの電圧か
らなる電圧パルスが印加される。この電圧パルスの終了
後は、第６の電界効果トランジスタＴ６がオン状態にな
ってＹスキャン電極の電位を０Ｖに引き上げ、同時に、
第１２の電界効果トランジスタＴ１２がオン状態になっ
てＸサスティン電極の電位を０Ｖに引き下げる。

【００７０】アドレス期間においては、Ｙ共通ドライバ
側の第７の電界効果トランジスタＴ７および第８の電界
効果トランジスタ８がそれぞれオン状態になって、Ｙス
キャンドライバの非選択信号ＳＤの側に、非選択電位で
ある０Ｖを印加すると共に、Ｙスキャンドライバの選択
信号ＳＵの側に、選択電位である−１／２Ｖｓを印加す
る。さらに、Ｙスキャンドライバ内の第９の電界効果ト
ランジスタ９を非選択時にオン状態にし、第１０の電界
効果トランジスタＴ１０を選択時にオン状態にすること
で、Ｙスキャン電極に順次スキャンパルスを印加する。
このときに、Ｘサスティン電極は＋１／２Ｖｓに保持さ
れるため、第１３の電界効果トランジスタＴ１３がオン
状態になり続ける。アドレスデータドライバは、選択／
非選択に応じて第１の電界効果トランジスタＴ１および
第２の電界効果トランジスタＴ２のオン／オフ動作を行
う。

【００７１】維持放電期間においては、Ｙ共通ドライバ
側の電界効果トランジスタＴ３〜Ｔ６、および、Ｘ共通
ドライバ側の電界効果トランジスタＴ１１〜Ｔ１４がオ
ン／オフ動作を繰り返し、Ｘサスティン電極およびＹス
キャン電極に維持放電パルスを印加する。維持放電時の
放電により電流が流れる電界効果トランジスタは、Ｔ
３、Ｔ４、Ｔ１３、およびＴ１４である。

【００７２】図６は、本発明の第２実施例による画像表
示装置の駆動回路部の構成を示す回路図（その１）であ
り、図７は、本発明の第２実施例による画像表示装置の
駆動回路部の構成を示す回路図（その２）である。ただ
し、ここでも、前述の第１実施例（図３および図４）の
場合と同じように、駆動回路部の電界効果トランジスタ
等のスイッチング素子（スイッチング手段）とダイオー
ドの構成を重点的に図示することとする。

【００７３】本発明の第２実施例の構成は、前述の第２
実施例の構成と概ね同じであるが、維持電圧解除用の電
界効果トランジスタＴ５、Ｔ６、Ｔ１１およびＴ１２に
対し抵抗５１、５２、４２および４３をそれぞれ接続し
ている点が前述の第２実施例の場合と異なる。図６およ
び図７に示す第２実施例においては、維持電圧解除用の
電界効果トランジスタの出力段に抵抗を挿入することに
より、スイッチング素子を含むスイッチング手段のイン
ピーダンスをさらに高くしている。このような構成によ
り、特に維持放電パルスの立ち下がりが安定に行えるよ
うになっている。

【００７４】図８は、本発明の第２実施例の駆動回路部
の動作を説明するためのタイミングチャートである。図
８に示すタイミングチャートは、前述の第２実施例の場
合のタイミングチャート（図５）と概ね同じである。た
だし、図８においては、Ｘサスティン電極およびＹスキ
ャン電極に印加される維持放電パルスの電圧を０Ｖに戻
す場合、抵抗５１、５２、４２および４３の挿入によっ
て電界効果トランジスタＴ５、Ｔ６、Ｔ１１およびＴ１
２をそれぞれ流れる電流を制限するようにしている。こ
のため、維持放電パルスの立ち下がりが緩やかになって
大電流が流れるのを抑制することができるので、大電流
によるノイズの発生を防止することが可能になる。また
一方で、リセット期間においては、オン抵抗の比較的低
い電界効果トランジスタＴ１３、Ｔ１５を動作させるこ
とにより、大電流が流せる状態にて全面自己消去放電を
効率良く行えるようにしている。

【００７５】図９は、本発明の第３実施例において１サ
ブフレームの期間に電極に印加する電圧パルスの駆動波
形を示すタイミングチャートである。上記第３実施例に
おいては、従来の駆動方式であるアドレス期間／維持放
電期間分離型・書き込みアドレス方式に基づいた例を示
している。図９のタイミングチャートにおいては、各電
極に印加する電圧パルスの１サブフレームの期間は、リ
セット期間、アドレス期間および維持放電期間に分離さ
れる。

【００７６】リセット期間においては、全表示セルの初
期化を目的として、Ｘサスティン電極に対し正極性のＶ
ｓ＋Ｖｗの電圧からなる電圧パルスを印加することによ
り、全面書き込み動作を行う。次に、Ｘサスティン電極
の電位を０Ｖに戻すことによって、全面自己消去放電が
行われる。さらに、アドレス期間において、表示データ
に応じた選択セルに対し、アドレス電極およびＹスキャ
ン電極間の放電を線順次走査方式により実行し、選択セ
ルの壁電荷のセットを行う。

【００７７】そして、維持放電期間において、Ｘサステ
ィン電極とＹスキャン電極に対し交互に、Ｖｓの電圧
（例えば、１８０Ｖ）からなる維持放電パルスを印加
し、壁電荷のセットがなされた選択セルに対し維持放電
が行われる。すなわち、この場合は、従来と同じ構成の
ドライバを使用することにより、全面書き込み動作、全
面自己消去放電、アドレス放電および維持放電が行われ
る。

【００７８】さらに、図９において、上記の維持放電期
間を開始する際、初めの維持放電パルス（すなわち、Ｙ
スキャン電極の維持放電パルス）が印加される場合のみ
アドレス電極側の回路を使用し、アドレス電極を電圧Ｖ
ａｗの電位まで引き上げ、Ｘサスティン電極、Ｙスキャ
ン電極およびアドレス電極からなる３電極間での放電電
位の安定化を図るようにしている。

【００７９】その後、上記の維持放電期間におけるアド
レス電極の駆動波形として、Ｘサスティン電極とＹスキ
ャン電極の維持放電パルスが入れ替わる際（維持放電パ
ルスが未出力のとき）に電圧Ｖａｗのレベルから０Ｖの
レベルに下げるようなパルス波形を印加することによ
り、アドレス期間における選択セルの安定した維持放電
を行うことが可能になる。

【００８０】図１０は、本発明の第３実施例に関係する
アドレス電極部の構成を示す図であり、図１１は、本発
明の第３実施例のアドレス電極部の動作を説明するため
のタイミングチャートである。ここで、アドレス電極部
とは、アドレスデータドライバ６０、および、このアド
レスデータドライバ６０に接続されたアドレス電極を有
する画像表示パネル２を含む構成部分を指すものとす
る。

【００８１】図１０において、第３の電極１６を構成す
るアドレス電極を駆動するためのアドレスデータドライ
バ６０は、リセット期間および維持放電期間の初めの部
分においてアドレス電極に対し電圧Ｖａｗの電圧パルス
を供給するスイッチング素子からなる電界効果トランジ
スタ６１と、アドレス電極の電位を０Ｖに保持する電界
効果トランジスタ６２とを含む。さらに、これらの電界
効果トランジスタ６１、６２に対し並列かつ逆極性でダ
イオード６３、６４が接続される。

【００８２】図１０のアドレス電極部において、アドレ
ス電極に対するパルス状の駆動波形の供給を実現させる
ために、０Ｖから再度、元の電圧に引き上げる際の駆動
方法として、駆動回路部のドライバ機能を使用せずにＸ
サスティン電極およびＹスキャン電極とアドレス電極と
の間の静電容量（パネルコンデンサ容量）を利用するこ
とにより、アドレス電極の電位を自己的に引き上げるよ
うにしている。このような電極間の交点に存在する静電
容量を利用した駆動方法を実行することにより、駆動回
路部の駆動電力の増加を抑えることが可能になる。

【００８３】さらに詳しく説明すると、本発明の第３実
施例においては、図１０に示すように、Ｘサスティン電
極およびアドレス電極間の静電容量Ｃ１３、Ｙスキャン
電極およびアドレス電極間の静電容量Ｃ２３、ならび
に、Ｘサスティン電極およびＹスキャン電極間の静電容
量Ｃ１２を利用してアドレス電極の電位を自己的に引き
上げるようにしている。これらの静電容量を利用するこ
とにより、約１００Ｖまで自己的に電位を引き上げるこ
とが可能になる。さらに、これらの静電容量により昇圧
した電位は、アドレスデータドライバ６０内のスイッチ
ング素子によって強制的に０Ｖに戻すようになってい
る。

【００８４】換言すれば、図１１のタイミングチャート
に示すように、アドレスデータドライバ６０に入力され
る高電位側ＦＥＴ制御信号ＵＰおよび低電位側ＦＥＴ制
御信号ＤＯＷＮに基づき、電界効果トランジスタ６１お
よび電界効果トランジスタ６２をオン状態にすることに
より、アドレス電極の電位をＶａｗの電圧から０Ｖの電
圧に引き下げるようにしている。その後、アドレスデー
タドライバ内の電界効果トランジスタが高インピーダン
スの状態でＸサスティン電極またはＹスキャン電極のい
ずれかの電圧が立ち上がると、上記の静電容量によって
アドレス電極の電位が再びＶａｗの電圧まで引き上げら
れる。このような一連の動作により、駆動回路部の能力
を利用せずにパルス状の電圧を印加することが可能にな
る。

【００８５】

【発明の効果】以上説明したように、本発明の画像表示
装置によれば、第１に、維持放電に必要な電圧を１／２
ずつ交互に異なる極性で、Ｘサスティン電極等の第１の
電極と、Ｙスキャン電極等の第２の電極に印加してい
る。それゆえに、アドレス電極等の維持放電に対する悪
影響を最小限に抑えることが可能になると共に、低耐圧
のアドレスデータドライバの使用が可能になる。さら
に、Ｙスキャン電極等の選択電位と維持放電時の電位を
同じものとしているため、電源の種類が節減され、電源
回路の構成の簡素化が図れるので、低コストで信頼性の
高い表示装置を提供することができる。

【００８６】さらに、本発明の画像表示装置によれば、
第２に、アドレス期間にアドレス電極等に印加されるア
ドレスパルスは０Ｖに対して正極性であり、Ｙスキャン
電極等に印加されるスキャンパルスは０Ｖに対して負極
性であるため、選択書き込み放電時にアドレス電極側の
蛍光体に対するイオンの衝撃が最小限に抑えられる。さ
らに、本発明の画像表示装置によれば、第３に、アドレ
スパルスは０Ｖに対して正極性であって、かつ、維持放
電パルスと同じ電圧を有しているので、電源回路の構成
の簡素化が図れる。

【００８７】さらに、本発明の画像表示装置によれば、
第４に、維持放電パルスの電位を０Ｖにする場合、イン
ピーダンスの高い素子を使用しているので、大電流が流
れることがなくなり、他の回路へのノイズの侵入等に起
因する誤動作や障害の発生を防止することができる。さ
らに、本発明の画像表示装置によれば、第５に、リセッ
ト期間中は、充分にインピーダンスの低いスイッチング
素子を利用して全面自己消去放電による全表示セルのリ
セットを行うことができるので、効率の良い安定したリ
セット動作が行える。

【００８８】また一方で本発明の画像表示装置の駆動方
法によれば、第１に、維持放電に必要な電圧を１／２ず
つ交互に異なる極性で、Ｘサスティン電極等の第１の電
極と、Ｙスキャン電極等の第２の電極に印加している。
それゆえに、アドレス電極等の維持放電に対する悪影響
を最小限に抑えることが可能になると共に、アドレスデ
ータドライバの低耐圧化も可能になる。

【００８９】さらに、本発明の画像表示装置の駆動方法
によれば、第２に、アドレス期間にアドレス電極等に印
加されるアドレスパルスは０Ｖに対して正極性であり、
Ｙスキャン電極等に印加されるスキャンパルスは０Ｖに
対して負極性であるため、選択書き込み放電時にアドレ
ス電極側の蛍光体に対するイオンの衝撃に起因する画像
表示パネルの品質低下が抑えられる。

【００９０】さらに、本発明の画像表示装置の駆動方法
によれば、第３に、アドレスパルスは０Ｖに対して正極
性であって、かつ、維持放電パルスと同じ電圧を有して
いるので、電源回路の構成および制御方法が簡単にな
る。さらに、本発明の画像表示装置の駆動方法によれ
ば、第４に、Ｘサスティン電極およびＹスキャン電極に
印加される維持放電パルスが入れ替わるとき、すなわ
ち、Ｘサスティン電極およびＹスキャン電極が共に０Ｖ
のときのみ、アドレス電極の駆動波形として、電圧Ｖａ
ｗのレベルから例えば０Ｖのレベルに下げるような電圧
パルスを印加することによって、アドレス期間における
選択セルに対し安定した維持放電が行える。この結果、
画像表示パネルの動作特性の向上が図れるようになる。

【００９１】さらに、本発明の画像表示装置の駆動方法
によれば、第５に、駆動回路部のドライバ機能を使用せ
ずにＸサスティン電極およびＹスキャン電極とアドレス
電極との間に存在する静電容量を利用し、アドレス電極
の電圧を自己的に引き上げているため、回路の駆動電力
の増加を抑えながら安定した維持放電が実現される。さ
らに、本発明の画像表示装置の駆動方法によれば、第６
に、初めの維持放電パルスが印加される場合のみ、アド
レス電極側の回路を使用して一定電圧（Ｖａｗの電圧）
まで駆動させるようにしているので、維持放電期間中の
アドレス電極、Ｘサスティン電極、およびＹスキャン電
極間での放電電位の安定化が図れる。

【図面の簡単な説明】

【図１】本発明の原理構成を示すブロック図である。

【図２】本発明の第１実施例において１サブフレームの
期間に電極に印加する電圧パルスの駆動波形を示すタイ
ミングチャートである。

【図３】本発明の第１実施例による画像表示装置の駆動
回路部の構成を示す回路図（その１）である。

【図４】本発明の第１実施例による画像表示装置の駆動
回路部の構成を示す回路図（その２）である。

【図５】本発明の第１実施例の駆動回路部の動作を説明
するためのタイミングチャートである。

【図６】本発明の第２実施例による画像表示装置の駆動
回路部の構成を示す回路図（その１）である。

【図７】本発明の第２実施例による画像表示装置の駆動
回路部の構成を示す回路図（その２）である。

【図８】本発明の第２実施例の駆動回路部の動作を説明
するためのタイミングチャートである。

【図９】本発明の第３実施例において１サブフレームの
期間に電極に印加する電圧パルスの駆動波形を示すタイ
ミングチャートである。

【図１０】本発明の第３実施例に関係するアドレス電極
部の構成を示す図である。

【図１１】本発明の第３実施例のアドレス電極部の動作
を説明するためのタイミングチャートである。

【図１２】一般的な３電極面放電・ＡＣ型ＰＤＰの概略
的構造を示す平面図である。

【図１３】一般的な３電極面放電・ＡＣ型ＰＤＰのアド
レス電極に沿った概略的構造を示す断面図である。

【図１４】一般的な３電極面放電・ＡＣ型ＰＤＰの維持
電極に沿った概略的構造を示す断面図である。

【図１５】一般的な３電極面放電・ＡＣ型ＰＤＰを駆動
するための周辺回路の構成を示すブロック図である。

【図１６】アドレス期間／維持放電期間分離型・書き込
みアドレス方式で、かつ、リセット期間に全面消去放電
を用いた従来の画像表示パネル駆動方式を説明するため
の駆動波形図である。

【図１７】図１６のアドレス期間／維持放電期間分離型
・書き込みアドレス方式において複数のサブフレームを
形成した状態を示す図である。

【符号の説明】

１…画像表示装置 ２…画像表示パネル ４…第１の電圧供給手段 ５…第２の電圧供給手段 １４…第１の電極 １５…第２の電極 １６…第３の電極 ２２…表示セル ３１…制御回路部 ３２…表示データ制御部 ３３…フレームメモリ部 ３４…パネル駆動制御部 ３５…スキャンドライバ制御部 ３６…共通ドライバ制御部 ４０…Ｘ共通ドライバ ５０…Ｙ共通ドライバ ５５…Ｙスキャンドライバ ６０…アドレスデータドライバ Ｔ１〜Ｔ１６…電界効果トランジスタ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｇ０９Ｇ 3/28 Ｈ (72)発明者 広瀬 忠継 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 町田 淳 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 グェン タン ニャン 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平２−230185（ＪＰ，Ａ) 特開 平３−19483（ＪＰ，Ａ) 特開 平６−76744（ＪＰ，Ａ) 特開 平７−162787（ＪＰ，Ａ) 特開 昭62−259330（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 3/28 G09G 3/20 621 G09G 3/20 624 G09G 3/288

Claims (15)

(57)【特許請求の範囲】
1. 【請求項１】 維持放電を実施するための一対の電極を
   構成する第１の電極および第２の電極を表示ライン毎に
   平行に配置した第１の基板と、該第１の基板に対向して
   配置された第２の基板と、該第１の基板または該第２の
   基板において該第１および第２の電極と交差するように
   配置された第３の電極とを備え、表示セルのリセットを
   行うリセット期間と、表示データに応じた表示セルの選
   択動作を行うアドレス期間と、前記一対の電極間にて維
   持放電を行い、発光表示を実行する維持放電期間とを有
   する画像表示装置であって、 前記維持放電期間において、前記一対の電極の一方に対
   し、前記維持放電に必要な所定の電圧の１／２の電圧を
   供給する第１の電圧供給手段と、 前記一対の電極の他方に対し、前記一対の電極の一方に
   対するものとは極性の異なる該所定の電圧の１／２の電
   圧を供給する第２の電圧供給手段とを備え、 前記リセット期間において、前記維持放電期間に供給さ
   れる電圧を超える電圧を前記一対の電極の一方に対して
   印加する ことを特徴とする画像表示装置。
2. 【請求項２】 前記第１の電圧供給手段は、前記一対の
   電極の一方に対し、基準電位に対して正極性である電圧
   パルスを供給する手段と、基準電位に対して負極性であ
   る電圧パルスを供給する手段とを含み、 前記第２の電圧供給手段は、前記一対の電極の他方に対
   し、基準電位に対して正極性である電圧パルスを供給す
   る手段と、基準電位に対して負極性である電圧パルスを
   供給する手段とを含むことを特徴とする請求項１記載の
   画像表示装置。
3. 【請求項３】 前記第１の電圧供給手段および第２の電
   圧供給手段は、前記維持放電期間において、維持放電に
   必要な所定の印加電圧を取り除く場合に動作させる維持
   電圧解除用スイッチング手段を備えており、該維持電圧
   解除用スイッチング手段は、維持放電を実行するために
   必要な電流を前記一対の電極に流すための維持放電用ス
   イッチング手段に対してインピーダンスの高い素子にて
   構成されることを特徴とする請求項１記載の画像表示装
   置。
4. 【請求項４】 前記のインピーダンスの高い素子は、導
   通状態での抵抗が高い電界効果トランジスタからなるこ
   とを特徴とする請求項３記載の画像表示装置。
5. 【請求項５】 前記のインピーダンスの高い素子は、前
   記電界効果トランジスタの出力段に抵抗を有することを
   特徴とする請求項４記載の画像表示装置。
6. 【請求項６】 維持放電を実施するための一対の電極を
   構成する第１の電極および第２の電極を表示ライン毎に
   平行に配置した第１の基板と、該第１の基板に対向して
   配置された第２の基板と、該第１の基板または該第２の
   基板において該第１および第２の電極と交差するように
   配置された第３の電極とを備え、表示セルのリセットを
   行うリセット期間と、表示データに応じた表示セルの選
   択動作を行うアドレス期間と、前記一対の電極間にて維
   持放電を行い、発光表示を実行する維持放電期間とを含
   む画像表示装置の駆動方法であって、 前記維持放電期間において、前記一対の電極の一方に対
   し、前記維持放電に必要な所定の電圧の１／２の電圧を
   印加すると共に、前記一対の電極の他方に対し、前記一
   対の電極の一方に対するものとは極性の異なる該所定の
   電圧の１／２の電圧を印加することにより前記維持放電
   を実施するものであり、 前記リセット期間において、前記維持放電期間に供給さ
   れる電圧を超える電圧を前記一対の電極の一方に対して
   印加する ことを特徴とする画像表示装置の駆動方法。
7. 【請求項７】 前記維持放電を実施するための電圧印加
   に際し、該維持放電に必要な所定の印加電圧を印加する
   際の電圧変化に対して、該印加電圧を取り除く際の電圧
   変化を緩やかにすることを特徴とする請求項６記載の画
   像表示装置の駆動方法。
8. 【請求項８】 前記維持放電期間において、前記一対の
   電極間にて維持放電を行うに際し、前記第３の電極の電
   位を基準電位に保持することを特徴とする請求項６記載
   の画像表示装置の駆動方法。
9. 【請求項９】 前記アドレス期間において表示セルの選
   択動作を行うに際し、前記第２の電極を選択する電位
   は、前記維持放電期間に供給される電圧と同等の電圧を
   有することを特徴とする請求項６記載の画像表示装置の
   駆動方法。
10. 【請求項１０】 前記アドレス期間において表示セルの
    選択動作を行うに際し、前記第２の電極に印加される電
    圧とは逆極性で、前記維持放電期間に供給される電圧と
    同等の電圧が、前記第１の電極に印加されることを特徴
    とする請求項６記載の画像表示装置の駆動方法。
11. 【請求項１１】 前記アドレス期間において、前記維持
    放電期間に供給される電圧と同等の電圧を前記第１の電
    極に印加するに際し、該電圧を印加する際の電圧変化に
    対して、該電圧を取り除く際の電圧変化を緩やかにする
    ことを特徴とする請求項１０記載の画像表示装置の駆動
    方法。
12. 【請求項１２】 前記アドレス期間において表示セルの
    選択動作を行うに際し、前記第３の電極を選択する電位
    は、前記維持放電期間に供給される電圧と同等の電圧を
    有することを特徴とする請求項６記載の画像表示装置の
    駆動方法。
13. 【請求項１３】 前記リセット期間において、前記一対
    の電極の一方に対し、前記維持放電期間に供給される電
    圧と同等の電圧に書き込み用の所定の電圧パルスを重畳
    して前記維持放電期間に供給される電圧を生成すること
    を特徴とする請求項６記載の画像表示装置の駆動方法。
14. 【請求項１４】 前記リセット期間において、前記一対
    の電極の他方に対し、前記一対の電極の一方に印加され
    る電圧とは逆極性で、前記維持放電期間に供給される電
    圧と同等の電圧を印加することを特徴とする請求項６記
    載の画像表示装置の駆動方法。
15. 【請求項１５】 前記アドレス期間に先立って、全面書
    き込み放電、および、全面自己消去放電による全表示セ
    ルのリセットを行う場合、前記第１、第２および第３の
    電極のすべてを、基準電位に対して正極性で、かつ前記
    維持放電期間に供給される電圧と同等の電圧とすること
    で、前記全面自己消去放電を実行することを特徴とする
    請求項６記載の画像表示装置の駆動方法。