KR100281019B1 - 플라즈마 디스플레이 패널의 구동 방법 - Google Patents

플라즈마 디스플레이 패널의 구동 방법 Download PDF

Info

Publication number
KR100281019B1
KR100281019B1 KR1019980009282A KR19980009282A KR100281019B1 KR 100281019 B1 KR100281019 B1 KR 100281019B1 KR 1019980009282 A KR1019980009282 A KR 1019980009282A KR 19980009282 A KR19980009282 A KR 19980009282A KR 100281019 B1 KR100281019 B1 KR 100281019B1
Authority
KR
South Korea
Prior art keywords
discharge
voltage
sustain
pulse
address
Prior art date
Application number
KR1019980009282A
Other languages
English (en)
Other versions
KR19980080429A (ko
Inventor
히토시 히라가와
노부요시 꼰도
아끼라 오쓰까
타까시 까타아마
세이끼 쿠로기
히로유끼 나가하라
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP23356197A external-priority patent/JP3420031B2/ja
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR19980080429A publication Critical patent/KR19980080429A/ko
Application granted granted Critical
Publication of KR100281019B1 publication Critical patent/KR100281019B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2935—Addressed by erasing selected cells that are in an ON state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/065—Waveforms comprising zero voltage phase or pause
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

플라즈마 디스플레이 패널의 구동 방법은 스크린 상의 표시가 갱신될 때 소거 어드레스 동작을 수행하는 단계를 포함한다. 소거 어드레스 동작은 온-상태 방전셀에서만 방전을 행하는 제1단계 및 오프-상태 방전셀에서만 방전을 행하는 제2단계를 통해서 전체 방전셀에서 벽전하를 생성하기 위한 어드레스 준비 동작을 수행하는 단계, 및 표시될 영상 데이터에 대응되는 방전셀이 아닌 방전셀에서 벽전하를 선택적으로 소거하기 위한 동작을 수행하는 단계를 포함한다.

Description

플라즈마 디스플레이 패널의 구동 방법
본 출원은 미특허법 제119조에 의거 우선권을 주장하면서 1997년 3월 18일 및 1997년 8월 29일자로 출원된 주장된 일본국 특원평 9(1997)-065094호 및 특원평 9(1997)-233561호에 관한 것으로서, 이들의 명세서 내용 전체가 참고로 포함되어 있다.
본 발명은 텔레비전이나 컴퓨터의 표시 단말기로 이용되는 플라즈마 디스플레이 패널(PDP)의 구동 방법에 관한 것이다.
최근, PDP는 대형화 및 칼라 디스플레이에 대한 적용이 진보됨에 따라 풀칼라 텔레비전 표시가 가능한 대형 평판 디스플레이로서 많은 주목을 끌고 있다. PDP는 잠재적인 벽걸이식 텔레비전 디스플레이로 생각되고 있다. 이와 같은 대형 벽걸이식 텔레비전 디스플레이를 실현하기 위해서는, PDP가 보다 더 대화면화 되고 미세화된 영상을 제공함과 동시에 장기간 지속적으로 안정하게 동작될 필요가 있다.
일반적으로, PDP에는 AC 구동 형식과 DC 구동 형식이 알려져 있다. AC 구동 PDP는 DC 구동 PDP에 비해 콘트라스트가 낮고 계조를 취하기 곤란한 면이 있다. 그러나 AC 구동 PDP는 구조가 간단하고 더 미세한 표시를 할 수 있으며 휘도가 높다는 등의 이점을 갖는다.
또한, PDP는 전극 구조의 차이에 따라, 면방전형과 대향 방전형으로 분류된다. 대향 방전형 PDP에서는 방전면상에 직접 형광체층이 형성되어 있다. 이러한 이유로, 대향 방전형 PDP는 몇 가지 결점을 가지고 있다: 즉, 동작시 안정성이 결여되고, 방전중 이온 충격으로 인하여 형광체층이 짧은 시간 내에 열화 되며, 이에 따라 휘도가 감소된다는 것 등이다. 면방전형 PDP는 이러한 문제점을 해결하기 위한 것으로, 면방전을 발생시키는 전극을 기판상에 형성하고 형광체층을 다른 쪽의 기판상에 형성하여, 형광체층의 열화가 방지되고 안정된 방전 특성을 얻을 수 있도록 한 것이다.
이러한 PDP 중에, AC 구동 면방전 PDP의 대표적인 것으로서, 3가지 종류의 전극을 갖는 면방전형 PDP가 대표적인 것으로 알려져 있다. 이 3전극 면방전형 PDP를 예로 들어, 종래의 PDP를 설명하기로 한다.
AC 구동 형식의 3전극 면방전 PDP는 두 개의 유리 기판 사이에 화소("셀" 또는 "방전셀" 이라고도 한다)가 매트릭스 상태로 배열된 패널을 포함한다. 화소는 "표시 전극" 또는 "주전극"이라고도 불리며 유전체층으로 피복된 한 쌍의 평행한 서스테인 전극과, 상기 서스테인 전극과 교차하며 "선택 전극"이라고도 불리는 어드레스 전극에 의해 정의된다.
AC 구동 형식의 3전극 면방전 PDP를 구동하기 위해, 1화면의 표시를 위한 기간은 어드레스 기간과 서스테인 기간으로 분리된다. 상기 1화면 표시기간을 1 프레임, 혹은 1프레임이 복수의 필드로 된 경우에는 1필드, 혹은 1필드가 다시 복수의 서브 필드로 된 경우에는 1서브 필드, 이하 간단히 "1 서브 필드"라고 한다. 어드레스 기간과 서스테인 기간은 전체 화면에 걸쳐 시간적으로 동시에 일어난다. 어드레스 기간에는 특정 셀의 서스테인 전극 상에만 벽전하를 형성시키기 위해 어드레스 방전이 행해진다. 서스테인 기간에는 벽전하가 형성된 서스테인 전극들 사이에서, 표시 방전이라고도 불리는 서스테인 방전이 행해진다. 어드레스 기간에, 선택 전극과 서스테인 전극중 하나 사이에 어드레스 방전에 의해 셀이 선택되고, 서스테인 기간에, 선택된 셀 내의 서스테인 전극 사이에 서스테인 방전이 행해져서 1화면이 표시된다.
이와 같은 PDP의 구동에 있어서, 특정 셀을 어드레스 하는 것은 기입 어드레스 구동법 또는 소거 어드레스 구동법에 의해 수행된다.
기입 어드레스 구동법에서, 각 서브 필드의 최초에, 전체 셀을 리세트하고, 즉, 0을 기입하고, 그 후 어드레스 기간에 선택 셀, 즉, 표시 셀에만 어드레스 방전을 행하여, 서스테인 기간에 선택 셀을 서스테인 방전시킨다. 다시 말해서, 각 서브 필드의 최초에 전체 셀을 초기화하여 셀 내부의 잔류 전하를 0으로 한다 (좀 더 정확하게 말해서, 전하를 생성하도록 전체 셀을 점화하고 생성된 전하를 즉시 소거하도록 리세트 동작을 수행한다). 이후, 선택 셀에 대해서만 벽전하를 형성하기 위한 어드레스 방전을 발생시키고, 그 후 선택 셀의 벽전하를 유지시키기 위한 서스테인 기간을 유지시킨다. 상기 어드레스 방전을 기입 어드레스 방전이라고 한다.
한편, 소거 어드레스 구동법에서는, 전체 셀이 빛을 발하도록 한다. 즉, 각 서브 필드의 최초에 "1"이 기입되고, 그 후, 어드레스 방전이 비선택 전극, 즉, 어드레스 기간에 표시를 위해 점등되지 않은 셀에서만 수행된다. 그 후, 서스테인 기간에 선택 셀에서 서스테인 방전이 행해진다. 다시 말해서, 각 서브 필드의 최초에, 전체 셀에 벽전하가 생성되고, 이후 어드레스 방전에 의해 비선택 셀에서만 벽전하가 소거되고 (이것을 소거 어드레스 방전이라고 한다), 그 후 서스테인 기간에 선택 셀의 벽전하가 유지된다.
AC 구동 형식의 3 전극 면방전형 PDP에서 사용되는 기입 어드레스 구동법을 일특개평 7(1995)-160218호 공보에 개시되어 있다.
그리고, AC 구동 형식의 3 전극 면방전형 PDP에서 사용되는 소거 어드레스 구동법을 일특개소 60(1985)-196797호 공보, 일특개소 61(1986)-39341호 공보 및 일특개평 8(1996)-101665호 공보에 개시되어 있다.
상술한 기입 어드레스 구동법에서는, 전회 서브 필드의 서스테인 기간에 생성된 잔류 전하를 초기화시키고 나서 기입 어드레스 방전을 행한다. 따라서, 방전에 있어서의 플레이밍(種火) 효과(priming effect)를 이용할 수 없고, 이에 따라 높은 기입 전압을 필요로 한다. 또한, 방전 확률도 낮아지기 때문에, 기입 펄스를 길게 해야만 한다. 그 때문에, 고품위 표시를 위한 고속 구동에 한계가 있다. 이에 더하여, 고내압의 구동 드라이브가 필요하기 때문에, 생산비가 증가된다.
반면, 소거 어드레스 구동법에서는, 각 서브 필드의 초기에 전체 셀을 점화시키기 때문에, 콘트라스트에 있어서는 기입 어드레스 구동법과 비교하여 다소 열악하다. 그러나, 이 단점을 극복할 수 있는 장점으로서, 벽전하의 플레이밍 효과를 이용할 수 있다고 알려져 있다. 이에 따라, 어드레스 기간의 단축을 도모하고 고속 구동이 실현될 수 있다.
그렇지만, 지금까지 소거 어드레스 구동법을 이용한 실용적인 PDP의 개발은 다음과 같은 이유로 적극적으로 이루어지지 않았다. 표시 할 때에 전체 서스테인 전극에 대하여 동일한 전압을 인가하여도, 방전이 쉬운 셀과 방전이 어려운 셀이 있다. 이러한 셀의 여러 가지 전압 특성에 의해 전체 셀에서 균일한 벽전하의 형성이 곤란하다. 또한 벽전하의 생성에 있어서, 셀은 온도에 따라 특성이 변한다.
본 발명의 목적은 전하 형성 방법의 최적화에 의해, 어드레스 방전에 앞서 전체 셀에 대하여 균일한 벽전하를 형성할 수 있는, 소거 어드레스 구동법을 채용한 PDP의 구동 방법을 제공하여 고속의 안정된 구동을 구현하고자 하는 것이다.
본 발명의 다른 목적은 전체 스크린을 균일하게 하전시키기 위하여 초기화 안정성을 향상시키고자 하는 것이다.
본 발명의 또 다른 목적은 서스테인 기간 동안의 오발광을 방지하여 플리커가 없는 고화질의 표시를 실현하고자 하는 것이다.
도 1은 본 발명에 따른 플라즈마 디스플레이의 구조를 나타내는 설명도.
도 2는 PDP의 내부 구성을 나타내기 위한 사시도.
도 3은 AC 구동 형식의 3전극 면방전형 PDP에 대한 전극 배치의 예를 설명하기 위한 도면.
도 4는 ADS 서브 필드법을 나타내는 설명도.
도 5는 소거 어드레스 구동법에 의해 전극으로 인가되는 전압 펄스 파형의 예를 나타내는 설명도.
도 6은 전압 펄스를 인가할 때의 발광 펄스와 그의 타이밍을 나타내는 설명도.
도 7은 전압 펄스를 인가할 때 전기 전하의 모델을 나타내는 설명도.
도 8은 기입 펄스를 둔파로 한 경우, 인가된 전압 펄스 파형의 다른 예를 나타내는 설명도.
도 9는 기입 펄스로 +극성의 펄스만을 인가한 경우의 전압 펄스 파형의 다른 예를 나타내는 설명도.
도 10은 기입 펄스로 +극성 및 -극성의 펄스를 인가한 경우의 전압 펄스 파형 및 기입 펄스와 전하 생성 펄스에 대한 타이밍의 다른 예를 나타내는 설명도.
도 11은 2 x Vs의 전압 펄스가 기입 펄스로 인가될 때, 기입 펄스 및 전하 생성 펄스의 타이밍을 나타내는 설명도.
도 12는 서스테인 전극(X, Y)에 인가된 전하 생성 펄스, 및 측정된 발광 펄스를 나타내는 설명도.
도 13은 +극성의 기입 펄스를 둔파로 한 예를 나타내는 설명도.
도 14는 -극성의 기입 펄스를 둔파로 한 예를 나타내는 설명도.
도 15는 +극성 및 -극성의 기입 펄스를 둔파로 한 예를 나타내는 설명도.
도 16은 제2 실시예에 따라 프레임 구조 및 구동 시퀀스의 개요를 나타내는 개략도.
도 17은 본 발명의 제2 실시예에 따라 초기화에 관한 기본 개념을 나타내는 전압 파형을 보여주는 설명도.
도 18은 본 발명의 제2 실시예의 실시예 1에 따른 전압 파형을 보여주는 설명도.
도 19는 본 발명의 제2 실시예의 실시예 2에 따른 전압 파형을 보여주는 설명도.
도 20은 본 발명의 제2 실시예의 변형된 실시예 2에 따른 전압 파형을 보여주는 설명도.
도 21은 본 발명의 제2 실시예의 실시예 3에 따른 전압 파형을 보여주는 설명도.
도 22는 본 발명의 제2 실시예의 실시예 4에 따른 전압 파형을 보여주는 설명도.
도 23은 본 발명의 제3 실시예에 따른 프레임 구조 및 구동 시퀀스의 개요를 나타내는 개략도.
도 24a 및 24b는 제3 실시예의 다른 실시예에 따라 서스테인 기간(TS) 동안의 구동을 위한 전압 파형을 보여주는 설명도들.
본 발명의 발명자들은 기입 어드레스 구동법의 결점을 해결하기 위하여 공간 전하나 벽전하의 플레이밍 효과를 적극적으로 이용하는 소거 어드레스 구동법에 주목하였다. 비록 종래에는 방전 특성이 다른 패널 내 방전셀의 벽전하를 균등하게 형성할 수 없기 때문에 소거 어드레스 구동법이 꺼려졌지만, 본 발명에서는, 3전극 면방전형 PDP에서의 각 전극의 편차를 고려하고, 자기 소거 방전이나 둔파를 이용하여, 벽전하를 패널 내의 전체 방전셀에 균등하게 형성할 수 있게 되었다. 본 발명에서는 소거 어드레스에 의한 PDP 구동 방법을 제공하는데, 이는 공간 전하 및 벽전하를 이용하기 때문에 고속이고 저전압에서 안정된 구동이 가능하다.
본 발명에서는 화면을 표시하기 위한 스크린이 구비된 플라즈마 디스플레이 패널의 구동 방법에 있어서, 상기 스크린이 벽전하에 의해 기억 기능을 갖는 다수의 방전셀을 포함하며, 상기 방법이 상기 스크린 상의 표시가 갱신될 때, 표시되는 화면의 데이터에 따라 소거 어드레스 동작을 수행하는 단계를 포함하며, 상기 소거 어드레스 동작이 상기 갱신 전에 스크린 상의 방전이 유지되는 온-상태 방전셀에서만 방전을 행하여 그 내부 벽전하의 극성을 역으로 바꾸기 위한 제1단계 및 상기 온-상태 방전셀이 아닌 오프-상태 방전셀에서만 방전을 행하여 온-상태 방전셀에서와 동일한 극성의 벽전하를 생성하기 위한 제2단계를 통하여 전체 방전셀에서 벽전하를 생성하기 위한 어드레스 준비 동작을 수행하는 단계; 및 상기 표시될 화면의 데이터에 대응되는 방전셀이 아닌 방전셀에서 선택적으로 벽전하를 소거하기 위한 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법을 제공한다.
본 발명에 의하면, 스크린이나 스크린 내의 블록을 구성하는 전체 화소에서 균등한 전하가 생성될 수 있으며, 이후 상기 소거 어드레스 방전에 의해 상기 전하는 표시에 불필요한 화소로부터 제거될 수 있다. 이에 따라, 어드레스 방전에서, 전하의 플레이밍 효과는 긍정적으로 사용될 수 있으며 이로 인하여 저전압에서의 안정된 구동이 실현될 수 있다. 이에 더하여, 어드레스 방전에 필요한 시간이 감소될 수 있고, 그 결과, 고속 구동이 구현될 수 있다.
본 발명에서는, 전기적으로 도전성이고 투명한 필름이 서스테인 전극으로 사용될 수 있다. 어드레스 전극으로서는, Cr/Cu/Cr과 같은 전기적으로 도전성인 금속 필름이 사용될 수 있다.
온-상태 방전셀에서만 방전을 행하는 제1단계에서, 방전을 유지하기 위한 서스테인 전압 보다 높은 전압이 전체 방전셀에 인가될 수 있다.
이 경우, 제1단계에서 인가된 전압은, 파고값(crest value)이 서스테인 전압으로부터 단계적으로 증가하는 계단파(step-wave) 전압 펄스일 수 있다.
오프-상태 방전셀에서만 방전을 행하는 제2단계에서, 서스테인 전압의 파고값보다 더 높은 파고값을 갖는 방전을 행할 수 있는 전압이 전체 방전셀에 인가될 수 있다.
이 경우, 제2단계에서 인가된 전압은, 파고값이 단계적으로 증가되는 계단파 전압 펄스일 수 있다.
제2단계에서 인가된 전압은, 파고값이 점진적으로 증가하는 둔파의 전압 펄스일 수 있다.
제2단계에서 인가된 전압은, 서스테인 전압의 파고값의 약 2배만큼 높은 파고값을 갖는 전압일 수 있다.
상기한 방법은 제2단계 이후에, 오프-상태 방전셀에서 자기 소거 방전을 행하며, 자기 소거 방전이 완료되기 전에 전체 방전셀에 벽전하를 생성하기 위한 전압을 인가하여 자기 소거 방전을 중단시키고 벽전하를 재생성 하기 위한 제3단계를 더 포함할 수 있다.
이 경우, 제3단계에서 벽전하를 생성하기 위한 전압이 인가된 후, 상기 전압은 점진적으로 감소될 수 있다.
본 발명의 방법은 제1단계 이전에, 온-상태 방전셀에서 방전을 행하도록 전체 방전셀에 서스테인 전압만큼 높은 전압을 가하는 단계를 더 포함할 수 있다.
본 발명의 다른 면에 의하면, 화면을 표시하기 위한 스크린이 구비된 플라즈마 디스플레이 패널의 구동 방법에 있어서, 상기 스크린이 벽전하에 의해 기억 기능을 갖는 다수의 방전셀을 포함하며, 상기 방법이 상기 스크린상 화면의 데이터를 기입하는 상기 기억 기능을 위한 상기 벽전하를 선택적으로 생성하기 위하여 상기 스크린 상의 전체 방전셀에 대하여 어드레스 동작을 수행하는 단계; 및 상기 화면을 표시하기 위하여 상기 벽전하가 생성되는 방전셀에 방전을 행하기 위하여 상기 스크린 상의 전체 방전셀에 대하여 서스테인 동작을 수행하는 단계를 포함하며, 상기 어드레스 동작이: 상기 화면 데이터의 기입 전에 스크린 상의 방전이 유지되는 온-상태 방전셀에서만 방전을 행하여 그 내부 벽전하의 극성을 역으로 바꾸기 위한 제1단계 및 상기 화면 데이터의 기입 전에 방전이 유지되지 않는 오프-상태 방전셀에서만 방전을 행하여 온-상태 방전셀에서와 동일한 극성의 벽전하를 생성하기 위한 제2단계를 통하여 전체 방전셀에서 벽전하를 생성하기 위한 어드레스 준비 동작을 수행하는 단계; 및 상기 표시될 화면의 데이터에 대응되는 방전셀이 아닌 방전셀에서 선택적으로 벽전하를 소거하기 위한 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법이 제공된다.
이 경우, 서스테인 동작에서, 제1 서스테인 전압 펄스가 전체 방전셀에 주기적으로 인가되고 이어서, 제1 서스테인 전압 펄스 보다 높은 제2 서스테인 전압 펄스가 방전 유지가 완료되기 전에 일정 횟수만큼 인가될 수 있다.
서스테인 동작에서, 서스테인 방전을 유지하기 위한 직사각형 파형의 서스테인 전압 펄스는 전체 방전셀에 주기적으로 인가될 수 있으며, 이어서, 하강 구간에서 전압이 점진적으로 이동하는 둔파의 서스테인 전압 펄스가, 방전 유지가 완료되기 전에 일정 횟수만큼 인가될 수 있다.
서스테인 동작에서, 서스테인 전압은 전체 방전셀에 주기적으로 인가될 수 있으며 서스테인 전압이 마지막으로 인가되는 상태가 어드레스 동작의 제1단계까지 지속될 수 있다.
서스테인 동작에서, 서스테인 전압은 전체 방전셀에 주기적으로 인가될 수 있으며, 서스테인 동작의 개시 단계(opening stage)에서 인가되는 일정 수의 서스테인 전압 펄스의 펄스 폭은 다른 서스테인 전압 펄스의 펄스폭 보다 작을 수 있다. 이 경우, 상기 일정 수는 한 개, 두 개 또는 세 개일 수 있다.
서스테인 동작에서, 서스테인 전압은 전체 방전셀에 주기적으로 인가될 수 있으며 서스테인 동작의 개시 단계에서 인가되는 일정 수의 서스테인 전압 펄스의 파고값은 다른 서스테인 전압 펄스의 파고값보다 낮을 수 있다. 이 경우, 상기 일정 수는 한 개, 두 개 또는 세 개일 수 있다.
본 발명의 또 다른 면에서 플라즈마 디스플레이 패널에 화상 데이터를 기입할 수 있도록 벽전하에 의해 각각이 기억 기능을 가지며, 매트릭스 상태로 배열된 다수의 방전셀이 구비되는 플라즈마 디스플레이 패널의 구동 방법에 있어서, 상기 방법이: 화상을 표시하기 위해 사용되는 전체 방전셀(화상을 표시하기 위해 사용되는, 스크린 전체 또는 스크린 일부 상의 전체 방전셀)에서 상기 벽전하를 생성하기 위한 어드레스 준비 단계; 및 점화될 필요가 없는 비선택 방전셀에 생성된 벽전하를 소거하기 위한 어드레스 단계를 포함하며, 상기 어드레스 준비 단계는 화상 데이터의 기입 전에 스크린 상의 방전이 유지되는 온-상태 방전셀에서만 방전을 행하여 그 내부 벽전하의 극성을 역으로 바꾸기 위한 제1단계 및 화상 데이터의 기입 전에 방전이 유지되지 않는 오프-상태 방전셀에서만 방전을 행하여 온-상태 방전셀에서와 동일한 극성의 벽전하를 생성하기 위한 제2단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법이 제공된다.
이 경우, 상기 플라즈마 디스플레이 패널은, 다수의 표시열에 대응되는 유전층으로 피복된 다수의 평행한 서스테인 전극쌍 및 상기 서스테인 전극쌍과 교차되는 방향으로 연장된 다수의 어드레스 전극을 포함할 수 있다. 상기 서스테인 전극쌍 및 상기 어드레스 전극은 이들 사이의 방전 공간과 대향하여 배열되어 있으며, 서스테인 전극쌍 및 어드레스 전극의 교차점에서 매트릭스 형태로 배열된 다수의 방전셀을 정의한다.
이 경우에, 제1단계는 화상을 표시하기 위해 사용되는 전체 방전셀의 서스테인 전극쌍에 서스테인 전압 보다 높은 전압을 적용하는 단계를 포함할 수 있다.
제1단계에서 적용되는 전압은, 파고값이 서스테인 전압으로부터 단계적으로 증가되는 계단파 전압 펄스일 수 있다.
제2단계는 서스테인 전극쌍에 방전을 행하기에 유효한 전압을 형성하는 +극성 및 -극성의 전압을 인가하는 단계를 포함할 수 있다.
이 경우, 상기 +극성의 전압은, 파고값이 단계적으로 증가하는 계단파 전압 펄스일 수 있다.
또한, 상기 +극성의 전압은, 파고값이 점진적으로 증가하는 둔파의 전압 펄스일 수 있다.
제2단계는 서스테인 전극쌍 중 어느 하나에 서스테인 전압 보다 약 2배 높은 전압을 인가하는 단계를 포함할 수 있다.
상기한 방법은 상기 제2단계 이후에, 오프-상태 방전셀에서 자기 소거 방전을 생성하기 위해 서스테인 전극쌍의 전압을 0으로 감소시키고, 자기 소거 방전이 완료되기 전에 서스테인 전극쌍 중 어느 하나에 벽전하를 생성하기 위한 전압을 인가하여 자기 소거 방전을 중단시키고 벽전하를 재생성하는 제3단계를 포함할 수 있다.
이 경우, 제3단계에서 벽전하를 생성하기 위한 전압을 인가한 후에, 상기 전압은 점진적으로 감소될 수 있다.
제2단계에서, 인가된 후 +극성의 전압만이 점진적으로 0으로 감소될 수 있다.
제2단계에서, 인가된 후 -극성의 전압만이 점진적으로 0으로 감소될 수도 있다.
제2단계에서, 인가된 후 +극성의 전압 및 -극성의 전압이 모두 점진적으로 0으로 감소될 수도 있다.
상술한 방법의 어드레스 단계에서, 스캔 전극으로 사용되는 서스테인 전극쌍 중 어느 하나에 전압이 인가된다. 상기 전압은 어드레스 준비 단계에서 생성된 벽전하와 반대의 극성을 가지므로 반선택 셀(half-selected cell)의 방전이 방지된다.
이하 본 발명을 첨부된 도면을 참고로 하여 실시예를 통하여 더욱 상세히 설명하기로 하는데, 본 발명의 범주가 이로만 한정되지 않음은 물론이다.
제1 실시예
도 1은 본 발명에 따른 플라즈마 디스플레이(100)의 구조를 나타내는 설명도이다.
플라즈마 디스플레이(100)는 매트릭스 형태의 칼라 표시 소자인 AC-구동 PDP(1) 및 스크린(SC)을 구성하는 다수의 셀(즉, 방전셀, C)을 선택적으로 점화하기 위한 구동 단위(80)를 포함한다. 플라즈마 디스플레이(100)는 벽걸이형 텔레비전 디스플레이 또는 컴퓨터 시스템의 모니터로 사용될 수 있다.
상기 PDP(1)는 한 쌍의 서스테인 전극(X, Y)이 제1 및 제2 주전극으로서 평행하게 배치되며, 세 번째 전극으로서 어드레스 전극(A)과의 교차점에서 표시원으로서 셀을 정의하도록 되는, 3전극 면방전형 PDP이다. 서스테인 전극(X, Y)은 스크린 상에서 열 방향, 즉, 수평 방향으로 연장되어 있다. 서스테인 전극(Y)은 어드레싱에서 열 단위 셀 선택을 위한 스캐닝 전극으로서 사용된다. 어드레스 전극(A)은 스크린 상에서 행방향, 즉, 수직 방향으로 연장되어 있는데, 어드레싱에서 행단위 셀 선택을 위한 전극 데이터로 사용된다. 서스테인 전극이 어드레스 전극과 교차하는 영역은 표시 영역, 즉, 스크린이다.
구동 단위(80)는 콘트롤러(81), 프레임 메모리(82), 데이터 처리 회로(83), 서브 프레임 메모리(84), 전원 공급 회로(85), X 드라이버(87), Y 드라이버(88) 및 어드레스 드라이버(89)를 포함한다. 각 화소의 각 칼라(R, G 및 B)의 휘도 레벨, 즉, 계조 레벨을 나타내는 프레임 데이터(Df)가 컴퓨터, TV 튜너와 같은 외부 소자로부터 여러 가지 종류의 동기 신호와 함께 구동 단위(80)로 입력된다.
프레임 데이터(Df)는 프레임 메모리(82)에 저장되고 이후, 데이터 처리 회로(83)로 전달된다. 데이터 처리 회로(83)는 셀이 발광하고 프레임 데이터(Df)에 따라 서브 프레임 데이터(Dsf)를 출력하는 서브 프레임의 조합을 설정하기 위한 데이터 컨버터이다. 서브 프레임 데이터(Dsf)는 서브 프레임 메모리(84)에 저장된다. 서브 프레임 데이터의 각 비트는 서브 프레임에서 셀이 발광을 해야만 하는지 하지 않아야만 하는지를 나타내는 값을 갖는다.
X 드라이버 회로(87)는 서스테인 전극(X)에 구동 전압을 인가하고, Y 드라이버 회로(88)는 서스테인 전극(Y)에 구동 전압을 인가한다. 어드레스 드라이버 회로(89)는 서브 프레임 데이터(Dsf)에 따라 어드레스 전극(A)에 구동 전압을 인가한다. 전원 공급 회로(85)는 이 드라이버 회로들에 전원을 공급한다.
도 2는 PDP(1)의 내부 구조를 나타내는 사시도이다.
PDP(1)에서, 한 쌍의 서스테인 전극(X, Y)은 전면 유리 기판(11) 내표면의 상부, 매트릭스 스크린 상의 수평 방향 셀의 열인 각 열(L)상에 배치된다. 서스테인 전극(X, Y)은 표시를 수행하기 위한 주전극이고, 각각은 전기적으로 도전성인 투명막(41) 및 금속막 (버스 컨덕터)(42)을 포함하며, 30㎛ 두께의 저융점 유리로 된 유전체층(17)으로 피복 되어 있다. 수천 Å 두께의 마그네시아(MgO) 보호막(18)이 상기 유전체층(17)의 표면상에 형성되어 있다. 어드레스 전극(A)은 배면 유리 기판(21)의 내표면을 덮으면서 하지층(22) 상에 배치되어 있다. 어드레스 전극(A)은 약 10㎛ 두께의 유전체층(24)으로 피복된다. 유전체층(24)의 상부에 약 150㎛ 높이의 리브(29)가 각각 어드레스 전극(A) 사이에 배치되어 있다. 상기 리브(29)는 평면도 상에서 선형 밴드 모양이다. 이 리브(29)는 방전 공간(30)을 열방향으로 서브 화소(발광 단위)로 분할하며, 방전 공간(30)의 간격을 정의한다. 칼라 표시를 위한 삼색 R, G 및 B의 형광체층(28R, 28G 및 28B)은, 어드레스 전극(A) 및 리브(29)의 측벽상의 표면을 포함하여 기판의 배면 상의 벽을 피복 하도록 형성된다. 상기 형광체층은 동일한 행의 셀은 동일한 색을 발광하고, 인접한 행의 셀은 다른 색을 발광하도록 스트라이프 패턴으로 배열된다.
리브의 색은, 상부는 검게 하고 나머지 부분은 희게 해서 가시광선을 잘 반사하여 콘트라스트가 향상되도록 하는 것이 바람직하다. 리브는 유리 페이스트 원료에 원하는 색의 안료를 첨가하여 색을 낼 수 있다.
방전 공간(30)은 주성분이 네온이고 크세논이 혼합된 방전 가스(패널 내의 압력은 500Torr 이다)로 채워져 있다. 형광체층(28R, 28G 및 28B)은 전기적 방전이 일어날 때 크세논에 의해 조사된 자외선에 의해 국부적으로 여기 되어 빛을 발한다. 표시를 위한 하나의 화소는 열방향으로 인접하여 배치된 세 개의 서브 화소로 구성되어 있다. 각 행의 서브 화소는 동일한 색을 발한다. 각 서브 화소의 구조 단위는 셀 (C; 표시 원소)이다. 리브(29)가 스트라이프 패턴으로 배열되기 때문에, 개별 행에 대응되는 방전 공간부(3)는 수직으로 연속이고 모든 열과는 교차하게 된다. 이러한 이유로, 행방향 전기적 방전에 의한 커플링을 방지하기 위해 인접열에서 전극간의 간격(역슬릿이라고 불린다)은 각 열에서 면방전을 허용하기 위한 간격(즉, 80 내지 140 ㎛) 보다 충분히 크도록 설정되어야 하는데, 예를 들어 약 400 내지 500㎛으로 한다. 이에 더하여, 역슬릿에서 발광하지 않는 백색을 띠는 형광체층을 피복하기 위하여, 역슬릿에 대응되는 유리 기판(11)의 외부 또는 내부 표면에 빛이 새지 않는 필름(light-tight films)이 제공된다.
도 3은 상술한 칼라 소자용 AC 구동 형식의 3전극 면방전 PDP의 전극 배열을 설명하기 위한 설명도이다.
도면에 나타난 바와 같이, AC 구동 형식의 3전극 면방전 PDP에서는 세 가지 종류의 전극, 즉, 한 쌍의 서스테인 전극(X, Yn; 여기서, n은 양의 정수이고 이는 간단하게 서스테인 전극(Y)으로도 불린다), 그리고 서스테인 전극과 수직으로 교차하는 어드레스 전극 (An; 여기서, n은 양의 정수이고 간단하게 어드레스 전극(A)으로도 불린다)이 각 서브 화소에 제공된다. 하나의 서스테인 전극(Yn)과 어드레스 전극(A)은 이들의 교차점에서 어드레스 방전 셀(As)을 정의하며, 서스테인 방전셀(Ds)은 서스테인 전극(X, Y) 사이에서 정의된다.
서스테인 방전에 사용되는 서스테인 전극(X, Y) 중에서, 서스테인 전극(X)은 전체 서스테인 전극(X)에 공통으로 연결된 중앙 드라이버에 의해 구동된다. 다른 서스테인 전극(Y)은 방전을 유지하고 데이터를 기입하기 위한 스캐닝 전극으로 사용된다. 어드레스 전극(A)은 데이터 기입용 어드레스 방전에만 사용된다.
어드레싱에서, 하나의 선택된 스캐닝 전극, 즉, 서스테인 전극(Y) 및 어드레스 전극(A)에 의해 정의된 어드레스 방전셀에서 어드레스 방전이 행해진다. 하나의 셀만을 위한 방전 전류가 어드레스 전극(A)에 한 번 인가된다. 이 때의 전압은 스캐닝 전극에 인가되는 전압과의 조합에 의해 결정된다.
AC 구동 형식의 3전극 면방전형 PDP에 의하면, ADS(어드레스 및 서스테인 기간 분리) 서브 필드법으로 알려진 계조(그레이 스케일) 표시용 구동법에 의해 8비트의 높은 계조 표시가 수행될 수 있다.
도 4는 ADS 서브 필드법을 설명하기 위한 설명도이다.
도면에 나타난 바와 같이, 이 계조 구동법에 의한 구동을 위해 하나의 필드는 다수의 서브 필드로 분리되고, 각 서브 필드는 어드레스 기간 및 서스테인 기간으로 더욱 분리되어 있다.
TV 소자 등에 대개 사용되는 NTSC 시스템에서, 1초당 30 프레임의 영상이 만들어진다. 매 두열마다 비월 주사 하면 한 프레임이 두 필드로 구성된다. 그 결과, 1초당 60 필드의 영상이 형성된다.
ADS 서브 필드법에서, 1초는 60필드로 구성된다(1필드=16.7ms). 이에 더하여, 1필드는 SF1 내지 SF8의 8서브 필드로 나누어지며, 이들 각각에는 어드레스 방전 및 서스테인 방전을 수행하기 위하여 어드레스 기간 및 서스테인 기간이 각각 제공된다. 서스테인 전극(X, Y)에 의해 정의된 표시 셀에서 방전수는, 서브 필드에서 서스테인 방전에 의한 상대 휘도비가, 예를들어, 1 : 2 : 4 : 8 : 16 : 32 : 64 : 128이 되도록 설정된다.
어드레스 기간에 서스테인 전극(Y) 및 어드레스 전극(A) 사이에 인가되는 전압 및 서스테인 기간에 서스테인 전극(X, Y) 사이에 인가되는 전압은 두 가지 모두 직사각형 파형, 즉, 펄스 전압이다. 서스테인 전극(X, Y) 사이의 상기한 방전수는 서스테인 펄스 수를 의미한다.
따라서, 각 서브 필드에서 점화 또는 비점화는 표시 휘도의 데이터에 따라 조절되어 8 서브 필드의 조합에 의한 256 레벨의 휘도를 갖는 높은 계조 표시를 구현할 수 있게 된다.
이 계조 구동법에서, 서브 필드 각각은 시간의 견지에서 전체 스크린 상에서 공통인 어드레스 기간 및 서스테인 기간으로 나누어진다. 여기서 소거 어드레스법이 사용되었기 때문에 다음의 구동이 수행된다.
어드레스 기간의 초기에 초기화 주기가 제공된다. 이 초기화 기간에, 스크린을 구성하는 전체 셀에서 소정의 벽전하가 생성된다. 이 목적을 위하여, 전회 서브 필드에서 점화되었던 셀(전회에 서스테인 방전이 수행되었던 선택셀, 즉, 온-상태의 셀)의 벽전하는 지속되고, 전회 서브 필드에서 비점화되었던 셀(이전에 서스테인 방전이 행해지지 않았던 비선택 셀, 즉, 오프-상태의 셀)에서만 벽전하가 새롭게 생성된다.
그 후, 어드레스 기간에, 발광하지 않도록 비선택된 셀에서만 어드레스 방전을 행하기 위해 표시 데이터에 따라 스캐닝이 열 단위로 수행되어, 비선택 셀에서 생성된 벽전하가 소거된다.
이후 서스테인 기간에, 벽전하가 생성되었던 선택셀에서의 표시용 방전을 유지하기 위하여(서스테인 방전이라고도 불린다) 서스테인 펄스가 스크린 상의 전체 셀에 인가된다. 상기 서스테인 방전을 위하여, 종래 기입 어드레스 방법에서 사용되었던 것과 동일한 서스테인 펄스가 제1 서스테인 방전에서를 제외하고, 사용될 수 있다.
상술한 소거 어드레스법에 따르면, 어드레스 기간에 인가된 펄스의 폭은 감소될 수 있다. 따라서, 열당 1.5㎲의 극히 짧은 폭을 갖는 어드레스 펄스로 PDP를 구동하는 것이 가능하다.
따라서, 소거 어드레스법에서, 각 서브 필드의 초기에 벽전하는 전체 스크린 상에 균등하게 생성되어야만 한다. 이상적인 벽전하는 서스테인 방전에 의한 양 서스테인 전극(X, Y) 상에서 생성된 것으로 생각된다.
이러한 이유로, 상기 소거 어드레스법에서 전회 서브 필드에서 점화된 셀의 잔류 전하가 긍정적으로 사용되는 것이다. 즉, 상술한 바와 같이, 전회 서브 필드에서 서스테인 방전이 수행되었던 셀에서의 벽전하가 그대로 유지되고, 새로운 벽전하는 전회의 비점화 셀에서만 생성된다.
다시 말해서, 초기화 기간에 균등한 벽전하가 스크린을 구성하는 전체 셀에서 생성되며, 그 후, 소거 어드레스 기간에 어드레스 방전이 비선택 셀에서만 생성된다. 이 어드레스 방전에 의해, 비선택 셀에서 생성된 벽전하가 제거된다. 그 결과, 서스테인 기간 동안 비선택 셀에서 서스테인 방전은 일어날 수 없다.
도 5는 상기 소거 어드레스법에 의해 전극에 인가된 전압 펄스의 파형의 일례를 보여주는 도면이다. 도 6은 전압 펄스가 인가되었을 때 발광 펄스 및 이의 타이밍을 나타낸다. 도 7은 전압 펄스가 인가되었을 때 전하 모델을 나타낸다.
상기한 도면을 참고로 하여 각 초기화 기간(어드레스 준비 기간이라고도 불린다), 어드레스 기간 및 서스테인 기간(표시 기간)에, 어드레스 전극(A) 및 서스테인 전극(X, Y)에 인가된 전압의 파형을 설명하기로 한다.
각 단계에서 전회에 선택된 셀 및 전회에 비선택된 셀에 대한 설명이, 도 7의 어드레스 전극 및 서스테인 전극(X, Y) 상의 벽전하를 보여주는 전하 모델에 의해 더욱 쉽게 이해될 수 있다.
인가된 펄스의 전압은 다음과 같다:
Va: 50 내지 140V, 바람직하게는 60V
Vs: 150 내지 190V, 바람직하게는 170V
Vxw: 10 내지 50V, 바람직하게는 15V
Vy: 40 내지 120V, 바람직하게는 60V
Vyw: 150 내지 190V, 바람직하게는 170V (Vxw=Vs)
Vsc: 0 내지 80V, 바람직하게는 60V
초기화(전하 생성) 기간
① 전하를 역으로 바꾸기 위한 펄스의 인가 (도면에서 펄스 ①)
전하를 역으로 바꾸기 위한 이 펄스(전하 반전 펄스)는 전회 서브 필드에서 선택된 셀에 방전을 일으키기에 충분할 정도로만 낮은 전압을 가지며 상기 셀의 벽전하의 극성을 역으로 바꾸기 위해 적용된다. 이는 기입 방전용 펄스가 이후 인가될 때, 전회 서브 필드에서 선택되지 않은 셀에서만 기입 방전이 생성(새로운 벽전하가 생성된다)되도록 하기 위해서이다.
다량의 벽전하를 생성하기 위해서, 전하 반전 펄스의 폭은 서스테인 방전(표시 방전)용 서스테인 펄스의 폭 보다 길다. 상기 폭은 3 내지 12㎲ 범위에 있으며 바람직하게는 8㎲ 이다. 상기 전하 반전 펄스의 파고값은 바람직하게, 서스테인 펄스의 파고값과 같거나 이보다 더 높다.
이 단계에서, 서스테인 전극(X) 및 어드레스 전극(A) 사이의 방전을 방지하기 위하여, 파고값이 Va인 전압 펄스가 어드레스 전극(A)에 인가된다. 이 전압 펄스 (Va)의 폭은 바람직하게 전하 반전 펄스의 폭과 같거나 이보다 높다.
·전회 서브 필드에서 선택된 셀: 서스테인 전극(X)에 인가된 전하 반전 펄스가 기본적으로 서스테인 펄스이기 때문에, 전회 서브 필드에서 서스테인 방전을 가졌던 셀만이 방전을 시작할 수 있다.
·전회 서브 필드에서 선택되지 않은 셀: 전회 서브 필드에서 선택되지 않은 셀은 벽전하를 갖지 않기 때문에, 셀내 유효 전압이 방전 개시 전압 (Vfxy1) 보다 낮다. 그 결과, 이 셀에서 방전은 일어나지 않는다.
② 기입을 위한 펄스의 인가 (도면에서 펄스 ②)
전회 서브 필드에서 선택되지 않은 셀 내에서 기입 방전을 행하여 새로운 벽전하를 생성하도록 기입 방전을 위한 펄스(기입 펄스)가 인가된다. +극성 및 -극성의 기입 펄스가 서스테인 전극(X, Y)에 각각 인가된다. 방전 확률을 높이기 위한 기입 펄스의 폭은 4㎲ 이상이며, 바람직하게는 8 내지 16㎲ 범위이다. 본 실시예에서, 펄스의 폭은 12㎲로 설정된다. 상기 기입 펄스의 파고값은 바람직하게 서스테인 펄스의 값과 절대값으로 거의 동일하다. 그러나 서스테인 전극(X, Y) 사이의 전압차가 서스테인 펄스의 약 2배인 한, 파고값은 + 및 - 방향으로 변할 것이다.
정상셀 내의 방전 세기에 영향을 주지 않으면서 낮은 방전 확률을 갖는 셀에서의 방전을 보증하기 하기 위해 기입 펄스가 증가되고 1㎲ 이후, 약 10 내지 50V의 전압(Vxw)이 서스테인 전극(X, Y)중 어느 하나에 추가로 인가된다. 본 실시예에서는 서스테인 전극(X)에 15V가 추가로 인가되었다.
기입 펄스가 인가될 때, 어드레스 전극(A) 및 서스테인 전극(X, Y) 사이의 방전을 방지하기 위해 어드레스 전극(A)은 접지 된다.
기입 펄스의 인가 직후, 세 가지 전극, 즉, 서스테인 전극(X, Y), 그리고 어드레스 전극(A) 모두는 자기 소거 방전을 행하기 위해 접지 된다.
·전회 서브 필드에서 선택된 셀: 전 단계에서 기입 펄스와 반대의 극성을 갖는 벽전하가 전하 반전 펄스에 의해 이 셀 내에 생성되기 때문에, 벽전압은 기입 펄스의 인가된 전압을 상쇄하며 이에 따라 방전은 일어나지 않는다.
·전회 서브 필드에서 선택되지 않은 셀: 이 셀의 유효 전압(Vs + Vyw)이 Vfxy1 보다 높아지기 때문에, 방전이 시작된다. 이 경우, 상술한 바와 같이, 기입 펄스가 증가된 후 1㎲ 이내에 정상셀이 방전을 완료한다고 간주할 때, 인가된 전압을 Vxw로 높이기 위해 기입 펄스를 올리고 약 1㎲후에 서스테인 전극(X)에만 15V를 추가로 인가하여, 전체 셀이 방전을 시작할 수 있게 한다. 이에 따라, 정상셀의 방전 세기에 영향을 주지 않으면서 몇 가지 이유로 방전이 없던 셀의 방전 확률이 높아진다. 이에 더하여, 낮은 온도로 인하여 방전 확률이 떨어지더라도 벽전하가 다량으로 생성되고 기입 방전이 확실하도록 펄스 폭은 길어지게 된다.
③ 벽전하 생성을 위한 펄스의 인가 (도면에서 펄스 ③)
이 단계 이전에, 전하 반전 펄스에 의해 전회 서브 필드에서 선택된 셀에서, 그리고 기입 펄스에 의해 전회 서브 필드에서 선택되지 않은 셀에서 벽전하가 생성되었다. 그 결과, 전회 서브 필드에서 선택된 셀에서 생성된 벽전하 및 전회 서브 필드에서 선택되지 않은 셀에서 생성된 벽전하는 극성이 동일하나 양은 다르다(전회 서브 필드에서 선택되지 않은 셀이 더 많은 양의 벽전하를 갖는다).
이에 따라, 전회 서브 필드에서 선택된 셀이 전회 서브 필드에서 선택되지 않은 셀과 동일한 양의 벽전하를 갖도록 하기 위해 벽전하를 생성하기 위한 펄스 (전하 형성 펄스)가 인가된다. 이에 따라 모든 셀은 균등한 양의 벽전하를 갖는다.
이 단계에서, 전 단계에서 기입 방전의 완료후, 세 개의 전극 모두를 접지 하는데 걸리는 시간을 포함하여 1.0㎲ 내에, 바람직하게는 0.5 내지 0.8㎲ 내에, 소거 어드레스 방전을 위해 사용되는 서스테인 전극 중 하나인 서스테인 전극(Y; 스캐닝 전극)에서 전압 펄스가 상승되어 자기 소거 방전을 중단시키고 방전 공간에서 공간 전하를 끌어내어 벽전하를 생성하게 된다. 이에 따라, 전회 서브 필드에서 선택된 셀에서 다시 방전이 일어나게 되고 벽전하가 생성된다.
전하 생성 펄스의 폭은 바람직하게는 3㎲ 이상, 특히 4 내지 12㎲ 인데, 이는 벽전하가 확실하게 생성되도록 하기 위해서이다. 전하 생성 펄스의 파고값은 바람직하게 서스테인 펄스의 파고값(Vs)과 같거나 이보다 높다.
적절한 양의 벽전하를 생성하기 위하여 전하 생성 펄스는 둔파이다. 더욱 상세하게, 상기 파고값은 전압 펄스의 하강 구간에서 40 내지 120㎲ 범위 내에서, 바람직하게는 80㎲에서, Vs로부터 -Vy 까지 점진적으로 감소한다. 전하 생성 펄스가 인가될 때, 어드레스 전극(A)이 접지 된다.
·전회 서브 필드에서 선택된 셀: 이 셀의 벽전하와 동일한 극성을 갖는 전압 펄스가 인가되기 때문에, 방전이 다시 일어난다. 그러나, 어드레스 전극(A) 상의 유전체층에서도 벽전하가 생성되게 하기 위하여, 어드레스 전극(A)이 접지 되어 먼저 서스테인 전극(Y)과 어드레스 전극(A) 사이에 플레이밍 방전을 생성하고, 다음에 서스테인 전극(Y, X) 사이에 방전을 생성한다. 이에 따라, +극성의 전하가 어드레스 전극(A) 상에서 생성된다. 서스테인 전극(X, Y) 상의 유전체층 상부에서는 균등한 벽전하가 생성된다.
·전회 서브 필드에서 선택되지 않은 셀: 전 단계에서 기입 펄스를 인가하고 약 0.8㎲이후에 전하 생성 펄스를 상승시킨다. 기입 펄스의 인가가 완료되고 세 전극 모두 접지 되면, 기입 방전에 의해 생성된 벽전하가 자기 소거 방전을 시작한다. 그러나, 자기 소거 방전이 완전히 완료되지 않았을 때 전하 생성 펄스가 상승되기 때문에, 자기 소거 방전은 억지로 중단되며, 이에 따라 다량의 공간 전하가 방전 공간에 남게 된다. 이 공간 전하는 전하 생성 펄스에 의해 전극상의 유전체층으로 인출되어 벽전하를 생성하게 된다. 이에 따라, 기입 방전에 의해 생성된 다량의 벽전하의 자기 소거 방전이 행해져서 과량의 전하를 소거하고 벽전하를 재생성하는 방법에 의하면, 서스테인 전극(X, Y) 상에서 벽전하는 균등하게 생성된다.
소거 어드레스 기간(소거 어드레스 방전: 비선택 셀로부터 전하의 제거)
④ 소거 어드레스 방전을 위한 펄스의 인가(도면에서 펄스 ④)
비선택 셀에서만 어드레스 방전을 생성하여 저장된 벽전하를 제거하기 위해 소거 어드레스 방전을 위한 펄스(어드레스 전극에 인가된 어드레스 펄스 및 스캔 전극에 인가된 스캔 펄스(스캐닝을 위해 사용되는 서스테인 전극 중 하나)로부터 합성된 전압 펄스)가 인가된다. 이에 따라, 이후 이 셀에서 서스테인 방전은 일어나지 않는다.
어드레스 방전을 위한 소거 펄스의 인가 전에, 어드레스 방전을 위한 소거 펄스와 동일한 극성을 갖는 벽전하가 전체 서스테인 전극(X, Y), 그리고 어드레스 전극(A) 상의 유전체층에서 생성된다. 따라서, 어드레스 방전을 위한 소거 전압이 인가될 때, 인가된 전압은 벽 전압과 합해진다. 그러므로, 어드레스 방전을 위한 소거 펄스의 전압은 감소될 수 있다. 또한 벽전하의 플레이밍 효과가 사용될 수 있으며 새로운 벽전하가 생성될 필요가 없다. 따라서, 기입 어드레스법과 비교할 때, 감소된 폭의 펄스가 어드레스 방전을 위해 사용될 수 있다. 소거 어드레스 기간에, 증가된 벽전하의 극성과 반대 극성의 전압(Vsc)이 스캔 전극으로 사용된 서스테인 전극에 인가된다. 이에 따라, 반선택 셀(어드레스 펄스나 스캔 펄스중 어느 하나가 인가되는 방전 셀)에서의 오방전의 발생이 방지될 수 있다.
서스테인 기간(서스테인 방전)
⑤ 서스테인 방전을 위한 펄스의 인가 (도면에서 펄스 ⑤)
소거 어드레스 방전을 갖지 않았던 셀은 서스테인 방전(표시 방전)을 생성하기에 충분한 벽전하를 갖는다. 따라서, 이 셀들은 부드럽게 서스테인 방전으로 진행될 수 있다. 서스테인 방전(표시 방전)을 위한 펄스로서, 파고값이 Vs인 전압 펄스가 인가된다. 표시 펄스의 폭은 1 내지 12㎲, 바람직하게는 3㎲이다.
표시 펄스의 인가시, 인접셀의 소거 방전등으로 인해 때때로 공간 전하가 날아든다. 날아드는 공간 전하의 재결합에 의해 손실된 벽전하의 양을 보상하기 위해, 파고값 Vs인 전압에 10 내지 40V를 합한 전압이 제1 서스테인 방전에 인가된다. 이 제1 표시 펄스의 폭은 바람직하게 4 내지 16㎲ 이다.
도 8 및 도 9는 기입 펄스의 다른 실시예들을 나타낸다.
상기한 실시예에서, 초기화 기간에 인가된 기입 펄스(도면에서 펄스 ②)로서, 약 10 내지 50V, 바람직하게는 15V인 전압이 펄스의 증가 약 1㎲ 이후에, 서스테인 전극(X, Y)중 어느 하나에 추가로 인가된다. 그러나, 도 8에 나타난 다른 실시예에서는, 방전 세기를 감소시키기 위해 둔파가 채용된다.
기입 펄스중 하나가 둔파인 경우, 용이하게 방전하는 셀이 방전 개시 전압에서 바로 방전을 시작한다. 따라서, 방전에 관계된 빛의 세기, 이는 표시 방전에 의해 방출된 빛과 관계가 없다, 가 감소되기 때문에 방전 세기가 감소하며, 이는 콘트라스트 향상에 기여한다. 본 실시예에서, 서스테인 전극(X)만이 둔파 펄스를 받는다. 그러나, 서스테인 전극(Y) 또는 서스테인 전극(X, Y) 모두가 둔파 펄스를 받을 수도 있다.
이에 더하여, 초기화 기간에 인가된 기입 펄스에 대해서 말하자면, 이전 실시예에서는 +극성 및 -극성의 전압 펄스가 서스테인 전극(X, Y)에 각각 인가되었다. 그러나, 상술한 바와 같이, 서스테인 전극(X, Y) 사이의 전압차가 서스테인 펄스의 약 2배인 한, + 또는 - 방향의 파고값이 변할 수 있다. 예를 들어, 도 9에 나타난 바와 같이, 극성이 전하 반전 펄스와 동일하고 파고값이 서스테인 펄스의 파고값인 Vs 보다 2배만큼 높은 전압 펄스가 서스테인 전극(X)에만 인가될 수도 있다.
따라서, 복잡한 파형을 갖는 + 및 -극성의 기입 펄스를 사용하는 대신에, 서스테인 전극(Y)이 접지 되고 2 x Vs와 동일한 전압 펄스가 서스테인 전극(X)에만 인가될 수 있다. 그러나, 파고값이 2 x Vs인 전압 펄스가 인가되는 경우, 서스테인 전극(X) 및 어드레스 전극(A) 사이의 방전을 방지하기 위해, 기입 펄스와 동일한 극성을 가지며 50 내지 180V인 전압 펄스가 어드레스 전극(A)에 인가된다.
도 10 및 도 11은 기입 펄스 및 전하 생성 펄스의 타이밍을 나타내는 도면이다. 도 10을 참조하면, +극성 및 -극성의 전압 펄스가 기입 펄스로서 인가된다. 도 11을 참조하면, 2 x Vs의 전압 펄스가 기입 펄스로서 인가된다. 상기 두 도면에 나타난 바와 같이, 전하 생성 펄스가 인가되기 전에, 저장된 벽전하에 의한 자기 소거 방전이 기입 방전이 완료된 후에 생성된다. 그 후, 세 전극, 즉, 서스테인 전극(X, Y), 그리고 어드레스 전극(A) 모두를 접지 하는 시간을 포함하여 1.0㎲ 이내에, 서스테인 전극 중 하나인 Y 전극에서 자기 소거 방전을 중단시키기 위해 어드레스 방전으로 사용되는 전압 펄스를 상승시킨다. 이에 따라, 방전 공간에 방출된 공간 전하가 벽전하를 생성하기 위하여 인가된 전압 펄스에 의해 전극으로 끌어내어진다.
도 12는 방전 전극 X 및 Y에 인가된 전하 생성 펄스의 파형 및 셀의 발광 펄스에 대한 측정 결과를 나타내는 그래프이다. 상기 도면에서, 인가된 전압은 100V 눈금 단위로 종축에 나타내었다. 시간은 0.5㎲ 눈금 단위로 횡축에 나타내었다.
도면에 나타난 바와 같이, 전하 생성 펄스가 서스테인 전극(X, Y)에 인가될 때, 전회 서브 필드에서 발광되지 않았던 셀이, 자기 소거 및 전하 생성 방전에 의해 발광 펄스 P로 나타낸 바와 같이 발광하게 된다.
도 13, 도 14 및 도 15는 기입 펄스의 다른 예들을 나타낸다.
상기 실시예에서, 상술한 초기화 기간에 인가된 기입 펄스 (도면에서 펄스 ②)로서, +극성 및 -극성의 전압 펄스가 서스테인 전극(X, Y)에 각각 인가되고, 이후, 자기 소거 방전을 생성하기 위해 서스테인 전극(X, Y)은 갑자기 접지 된다. 그러나, 상기 세 전극 모두가 기입 방전이 완료된 후 접지 되더라도, 자기 소거 방전을 생성하지 않을 가능성도 있다.
이러한 목적을 위하여, +극성을 갖는 기입 전압 펄스, -극성을 갖는 기입 전압 펄스 또는 이들 모두는 둔파를 갖도록 구성되며, 벽전하를 조금씩 감소시키면서 +극성의 전압 펄스는 점진적으로 낮아지거나/낮아지고 -극성의 전압 펄스는 점진적으로 높아진다.
도 13은 +극성의 기입 전압 펄스가 둔파를 갖는 예를 나타내는 설명도이고, 도 14는 -극성의 기입 전압 펄스가 둔파를 갖는 예를 나타내는 설명도이고, 도 15는 +극성 및 -극성의 기입 전압 펄스 모두가 둔파를 갖는 예를 나타내는 설명도이다.
이러한 기입 펄스가/펄스들이 인가된 후, 어드레스 방전으로 사용되는 서스테인 전극(Y)에 전하 생성 펄스가 인가되어, 전체 셀에 방전을 생성하고 균등한 벽전하를 생성한다. 전하 생성 펄스의 인가는 +극성의 전압 펄스가 둔파를 갖는 경우에는 +극성의 둔파 펄스의 접지에 시간을 맞추고, -극성의 전압 펄스가 둔파를 갖는 경우에는 -극성의 둔파 펄스의 접지에 시간을 맞추고, +극성 및 -극성의 전압 펄스 모두가 둔파를 갖는 경우에는 +극성 및 -극성의 둔파 펄스의 접지에 시간을 맞추도록 한다.
이 경우, 인가된 전하 생성 펄스의 파고값은 서스테인 펄스의 파고값보다 낮을 수 있으며 바람직하게 140 내지 200V의 전압이 인가된다. 벽전하의 생성을 확실히 하기 위한 전하 생성 펄스의 펄스 폭은 바람직하게 3㎲ 이상이다. 상술한 바와 같이, 전하 생성 펄스의 인가시 어드레스 전극(A)이 접지 된다.
초기화 기간에 전체 셀에서 균등한 벽전하를 생성하는 것에 의해, 이후의 소거 어드레스 방전에 인가되는 어드레스 펄스의 전압이 감소될 수 있으며, 이에 더하여 펄스 폭도 감소될 수 있다. 따라서, 고속의 안정된 구동이 구현될 수 있다.
상술한 본 발명의 제1 실시예에서, 서스테인 전극 및 어드레스 전극이 전면 기판 및 배면 기판에 각각 형성되는, AC 구동형 3전극 면방전 PDP의 한 종류인, 소위 3전극 대향 PDP를 설명하였다.
그러나, 본 발명의 구동 방법은 서스테인 전극 및 어드레스 전극이 전면 기판 및 배면 기판중 어느 하나의 상부에 형성되는, 소위 3전극 일방형 PDP에도 적용될 수 있다.
제2 실시예
상술한 PDP에 의한 영상의 표시에 있어서, 규칙적인 갱신을 하며 시간 순서에 따른 영상 표시에서는, 어떤 영상에 대한 서스테인 기간의 단부와 다음 영상에 대한 초기화 기간 사이에는 실제적인 보류 기간(hold period)이 존재한다. 보류 기간은 발광에 있어서, 이원적으로 통제되는 입력 영상에 대해 높은 정확성을 가지고 계조 표시가 수행되는 때는 불가피하게 발생된다. 통상적으로, 보류 기간은 각 서브 프레임(서브 필드)에 균등하게 할당된다. 약 16.6ms의 통상적인 프레임 기간에 대하여 전체 보류 기간의 합은 약 3 내지 4ms이다. 약 수십 ㎲의 정지 기간(quiescent period)은 모든 서브 프레임에서 구동을 위하여 논리 회로를 리세트하기 위해 때때로 필요하다.
소거 어드레스법의 경우에는 보류 기간이 바람직하지 않다. 그 이유는 보류 기간 동안에 남아 있는 벽전하의 양이 감소하며 이에 따라, 서스테인 기간에서 보다 초기화 기간에 방전 확률이 작아지기 때문이다. 그 결과, 서스테인 기간의 전압과 유사한 전압이 초기화 시에 인가될지라도, 면방전이 항상 일어나지는 않는다. 이에 따라, 초기화 시에 스크린 상의 전체 셀에서 벽전하가 균등하게 생성되는 것은 어렵다.
이 문제를 해결하기 위하여, 서스테인 기간 직후에 초기화가 수행되며 그러면, 초기화 후 보류 기간이 나타날 것이다. 그러나 균등하게 하전된 상태를 생성하기 위한 초기화는 비하전 상태를 형성하기 위한 초기화와는 다르게, 바람직하게 생성된 전하를 사용하기 위한 다음 동작 직전에 수행된다. 간략하게 말하여, 초기화는 바람직하게 보류 기간 후에 수행된다.
본 실시예에서, 소거 어드레스법을 사용한 PDP의 구동을 위해 초기화는 보류 기간 후에 수행된다. 그러나, 벽전하는 감소되지 않으며 전체 스크린은 균등하게 하 전된다. 따라서, 초기화의 신뢰도가 증가될 수 있다. 다시 말해서, 제2 실시예는 제1 실시예가 부분적으로 개선된 것이다.
본 실시예에서, 다음 네 가지 방법이 사용된다.
(1) 초기화(하전된 상태의 균등화) 전에, 서스테인 기간에서와 동일한 조건하에서, 방전 확률을 최적화 하기 위해 서스테인 전극쌍 사이에 면방전을 생성하는 것에 의해 벽전하와 공간 전하가 생성된다.
(2) 초기화를 위해 인가된 전압은 보류 기간 동안의 전하 감소를 보상하기 위해 높게 설정된다.
(3) 보류 기간 동안 전하 감소를 허용하기 위해 서스테인 기간의 단부에 벽전하는 과량으로 생성된다.
(4) 보류 기간 동안의 전하 감소가 억제된다.
여기서, 본 발명의 기본 개념을 나타내는, 제1 실시예의 구동법에 대해 다시 설명하기로 한다. 제1 실시예는, 이들 사이의 면방전 갭과 동일한 방향으로 연장된 제1 및 제2 주전극(서스테인 전극)이 구비된 AC 구동법에 의한 면방전 PDP의 구동법에 관한 것이다. 이 방법에서는, 표시의 내용이 갱신될 때마다 제1 과정 및 제2 과정을 반복한다. 제1 과정에서는, 셀의 제1 및 제2 서스테인 전극간에 벽전하의 극성을 역으로 바꾸기 위해 전회 표시에서 발광이 유지되는 전회 선택 셀에서만 방전이 생성된다. 제2 과정에서는, 전회의 비선택 셀에서의 벽전하의 극성과 전회에서 선택된 셀에서의 벽전하의 극성이 동일하도록 전회에서 선택된 셀이 아닌 전회의 비선택 셀에서만 방전이 행해진다. 상기 제1 및 제2 과정을 통하여 스크린 상의 전하 분포는 균등하게 된다.
제2 실시예의 방법(1)에서, 서스테인 전압(서스테인 펄스)은 전체 셀의 제1 및 제2 서스테인 전극 사이에 주기적으로 인가된다. 그후, 초기화 기간(전하 분포의 균등화) 전에, 면방전을 생성하기 위해 전체 셀의 제1 및 제2 서스테인 전극에 서스테인 전압이 인가된다.
제2 실시예의 방법(2)에서, 각 표시의 서스테인 기간 동안 전체 셀의 제1 및 제2 서스테인 전극 사이에 제1 서스테인 전압이 주기적으로 인가된다. 그리고 서스테인 기간에 이은 상술한 제1 과정에서, 제1 서스테인 전압 보다 높은 제2 서스테인 전압이 전체 셀의 제1 및 제2 서스테인 전극 사이에 인가된다.
제2 실시예의 다른 방법(2)에서, 파고값이 제1 서스테인 전압으로부터 단계적으로 상승되는 계단파 전압 펄스가 전체 셀의 제1 및 제2 서스테인 전극에 인가된다.
제2 실시예의 방법 (3)에서, 각 표시의 서스테인 기간중에, 전체 셀의 제1 및 제2 서스테인 전극 사이에 제1 서스테인 전압이 주기적으로 인가되며, 이어서, 서스테인 기간이 끝나기 전에 제1 서스테인 전압보다 높은 제2 서스테인 전압이 일정 수만큼 인가된다.
제2 실시예의 다른 방법 (3)에서, 각 표시의 서스테인 기간 동안, 발광을 유지하기 위해 직사각형 파형의 전압 펄스가 전체 셀의 제1 및 제2 서스테인 전극에 교대로 인가된다. 그리고 이어서, 인가의 순서를 유지하면서, 서스테인 기간이 끝나기 전에 하강 구간에서 파고값이 점진적으로 변하는 둔파 전압 펄스가 일정수 만큼 인가된다.
제2 실시예의 방법 (4)에서, 각 표시의 서스테인 기간 동안, 전체 셀의 제1 및 제2 서스테인 전극 사이에 서스테인 전압이 주기적으로 인가된다. 그리고 이어서, 최후 서스테인 전압이 인가된 상태가 전하 분포의 균등화가 이루어질 때까지 지속된다.
상기한 네 가지 방법을 제1 실시예의 구동법과 함께 상세하게 설명하기로 한다.
도 16은 제2 실시예에 따른 프레임 구조 및 구동 시퀀스의 개요를 나타내는 개략도이다.
제1 실시예에서 설명한 바와 같이, PDP를 이용하여 텔레비전 영상을 표시함에 있어서, 발광을 이원적으로 통제하는 것에 의해 계조(그레이 스케일)를 재생하기 위해, 시간에 따른 입력 영상인 각 프레임(F)이, 예를 들어 종래와 같이 8개의 연속 서브 프레임(sf1, sf2, sf3, sf4, sf5, sf6, sf7 및 sf8)으로 나누어진다(참조 부호의 숫자는 서브 프레임이 표시되는 순서를 나타낸다). 다시 말해서, 프레임(F)은 8개의 서브 프레임(sf1 내지 sf8) 세트로 대체된다. NTSC 시스템을 사용한 텔레비전과 같이 비월 주사되는 재생 영상의 경우, 프레임은 두 개의 필드로 분리되며, 각 필드는 8개의 서브 필드로 더욱 세분된다. 서브 프레임(sf1 내지 sf8)에서 발광수는 서브 프레임의 가중 휘도를 제공하기 위해 설정되는데, 서브 프레임(sf1 내지 sf8)의 휘도 상대비는 1 : 2 : 4 : 8 : 16 : 32 : 64 : 128이다. 각 서브 프레임에서 조사 또는 비조사의 조합을 바꾸는 것에 의해 각 색 R, G 및 B에 대하여 256 레벨의 휘도가 설정될 수 있다. 따라서, 256가지의 색이 표시될 수 있다. 서브 프레임(sf1 내지 sf8)은 가중 휘도의 순서대로 표시될 필요는 없다. 예를 들어, 프레임 기간의 중앙에 가장 큰 가중 휘도를 갖는 서브 프레임(sf8)을 넣는 것에 의해 순서는 최적화될 수 있다.
각 서브 프레임(sf1 내지 sf8)에 제공되는 서브 프레임 기간(Tsf)은 초기화 기간(TR), 어드레스 기간(TA) 및 서스테인 기간(TS)을 포함한다. 초기화 기간(TR)에, 전체 스크린을 균등하게 하전하기 위한 초기화가 수행된다. 어드레스 기간(TA) 동안, 소거 어드레스법에 의해 어드레싱(발광 상태 또는 비발광 상태의 설정)이 수행된다. 서스테인 기간(TS) 동안, 의도하는 계조 준위에 따라 휘도를 실현하기 위해 발광 상태가 지속된다. 서브 프레임 기간 사이에 보류 기간(TH)이 동일하게 제공된다. 따라서, 프레임(F)은 8개의 서브 프레임 기간(Tsf) 및 8개의 보류 기간(TH)에 대응된다. 이와는 다르게, 각 보류 기간은 이전 또는 이후의 서브 프레임 기간(Tsf)의 일부로 간주될 수 있으며, 서브 프레임 기간(Tsf)은 네 주기(TH→TR→TA→TS 또는 TR→TA→TS→TH)의 한 세트로 간주될 수 있다.
초기화 기간(TR) 및 어드레스 기간(TA)의 길이는 서브 프레임의 가중 휘도와 독립적으로 서브 프레임 전체에서 일정한 반면에, 더 큰 가중 휘도를 갖는 서브 프레임에 대한 서스테인 기간(TS)의 길이는 더 길다. 따라서, 하나의 프레임(F)에 대응되는 8개의 서브 프레임은 길이가 서로 다르다.
초기화 기간(TR)에, +극성의 전압 펄스(전하 반전 펄스; Pr)를 서스테인 전극(X)에 인가하는 제1 단계 및 +극성의 전압 펄스(기입 방전 펄스; Prx) 및 -극성의 전압 펄스(기입 방전 펄스; Pry)를 서스테인 전극(X, Y)에 각각 인가하는 제2 단계에 의해서, 소정 극성의 벽전하가 전회 서브 프레임에서 발광되었던 전회의 선택 셀 및 전회 서브 프레임에서 발광되지 않았던 전회 비선택 셀에서 생성된다. 즉, 전체 셀은 상기 두 단계 과정에 의해 균등하게 하전된다. 여기서, 전회 선택된 셀의 벽전하가 반전된 후, 서스테인 전압의 약 2배인 전압이 전회 비선택 셀에 적용되어 이들을 방전시킨다. 전회 선택된 셀에, 전압 펄스(Prx 및 Pry)가 인가될 때, 벽전하는 인가 전압을 감소시키며 이에 따라, 그 안에서 방전은 일어나지 않는다. 제1 단계에서, 어드레스 전극(A) 및 서스테인 전극(X) 사이의 불필요한 방전을 방지하기 위하여 어드레스 전극(A)은 + 전압으로 편의 된다.
제2 단계 이후, 전체 셀에서 면방전을 일으키기 위해 +극성의 전압 펄스(Prs)가 서스테인 전극(Y)에 인가되어 전하의 균등화를 개선시킨다. 이 면방전에 의해, 전하의 극성(벽전하의 극성)이 역으로 바뀌게 된다. 그 후, 전하의 손실을 방지하기 위해 서스테인 전극(Y)의 전압은 서서히 감소된다.
어드레스 기간(A)에, 첫 번째 열부터 하나하나 열이 선택되며, -극성의 스캔 펄스(Py)가 선택된 열의 서스테인 전극(스캔 전극; Y)에 인가된다. 열의 선택과 동시에, 이 때 발광되지 않은 셀(이 서브 프레임에서 표시를 위해 선택되지 않은 셀)에 대응되는 어드레스 전극(A)에 +극성의 어드레스 펄스(Pa)가 인가된다. 어드레스 펄스 Pa가 인가되는 선택된 열의 셀에, 유전체층(17)상의 벽전하를 소거하기 위해 서스테인 전극(Y) 및 어드레스 전극(A) 사이에 반대 방전(opposition discharge)이 일어난다. 어드레스 펄스(Pa)가 인가될 때, 서스테인 전극(X) 근처에는 +극성의 벽전하가 존재한다. 이 벽전하는 어드레스 펄스(Pa)를 상쇄하며, 이에 따라, 서스테인 전극(X) 및 어드레스 전극(A) 사이의 방전은 일어나지 않는다. 이 소거 어드레싱은 기입 어드레싱과 달리 전하의 재생성을 필요로 하지 않기 때문에, 고속 구동을 위해서는 상기 소거 어드레싱이 적합하다. 한 열을 어드레싱하는 데 소요되는 시간은 약 1.3㎲이다.
서스테인 기간(TS)에, 불필요한 방전을 방지하기 위해 전체 어드레스 전극(A)은 + 전압으로 편의 된다. 먼저, +극성의 서스테인 펄스(Ps2)가 전체 서스테인 전극(X)에 인가된다. 이후, 서스테인 펄스(Ps)가 서스테인 전극(Y) 및 서스테인 전극(X)에 교대로 인가된다.
본 실시예에서, 마지막 서스테인 펄스(Ps)가 서스테인 전극(Y)에 인가된다. 서스테인 펄스(Ps2, Ps)의 인가에 의해, 어드레스 기간에 벽전하가 보유된 셀(이 때는 표시를 위해 발광된 셀)에서 면방전이 일어난다. 바람직하게, 면방전의 발생을 확실히 하기 위해 처음 인가된 서스테인 펄스(Ps2)는, 이후 인가된 서스테인 펄스(Ps) 보다 높은 파고값을 갖는다. 펄스 폭을 길게 하는 것도 안정된 유지를 위해 효과적이다. 즉, 스캐닝 회수 x 열의 수의 곱(예를 들어, 1.3㎲ x 1024)이 필요한 어드레싱 중에, 전하의 감소가 고려 대상이 된다.
도 17은 본 발명의 제2 실시예에 따른 초기화에 관한 기본 개념을 나타내는 전압 파형의 예를 나타내는 설명도이다. 본 도면에서, 벽전압(Vwall) 및 유효 전압(Veff)의 극성은 서스테인 전극(Y)의 전압에 근거한다.
초기화 기간(TR)의 개시점에, 전회 선택된 셀은 발광을 유지하기 위한 면방전에 의해 생성된 벽전하를 유지한다. 서스테인 기간에 마지막 서스테인 펄스(Ps)가 서스테인 전극(Y)에 인가되기 때문에, 서스테인 전극(X)측에서 이의 극성은 +이며 서스테인 전극(Y)상에서 이의 극성은 -이다. 따라서, 전회 선택된 셀에서, 서스테인 전극들 사이에 (주전극들 사이에) +극성의 벽전압(Vwall)이 존재한다. 반면에, 전회 어드레싱에서 벽전하가 소거되기 때문에 전회 비선택된 셀에서는, 벽전압(Vwall)이 0이다.
이 상태에서, 서스테인 펄스(Ps)의 파고값과 같거나 이에 근접한 파고값을 갖는 전압 펄스(Pr)가 서스테인 전극(X)에 인가되면, 도면에서 실선으로 나타낸 바와 같이 전회 선택된 셀에서 유효 전압(Veff)이 방전 개시 전압(Vf)을 초과하게 된다. 이러한 이유로, 벽전하를 제거하고 이후 벽전하를 재생성하기 위해 전회 선택된 셀에서 면방전이 일어난다. 이에 따라, 벽전하의 극성은 역으로 바뀌게 된다. 그러나, 전회 비선택된 셀에서, 유효 전압(Veff)은 도면에서 점선으로 나타낸 바와 같이 방전 개시 전압(Vf)을 초과하지 않게 되며, 이에 따라 방전은 일어나지 않게 된다. 이에 따라 비전하 상태가 지속된다.
이어서, 인가된 전압이 서스테인 전압(서스테인 펄스(Vs)의 파고값(Vs))의 약 2배가 되도록 파고값을 설정하고, 다른 극성을 갖는 전압 펄스(Prx, Pry)가 인가되면, 전회 비선택된 셀의 유효 전압(Veff)은 방전 개시 전압(Vf)을 초과하게 되며 면방전을 일으키게 된다. 이에 따라, 전회 선택된 셀에서와 같이 전회 비선택된 셀에서는 -극성의 벽전압(Vwall)이 존재하게 된다. 반면에, 전회 선택된 셀에서, 벽전압(Vwall)은 인가된 전압을 저하시키며 유효 전압(Veff)은 방전 개시 전압을 초과하지 않는다. 이에 따라, 전회 선택된 셀에서의 방전 상태는 유지된다. 이들을 합하면, 전회 선택된 셀 및 전회 비선택된 셀은 유사하게 하전된다. 그러나, 전하의 양이 약간 다를 수 있기 때문에(대개, 전회 비선택된 셀에서의 전하가 더 많다), 전하의 양을 조절하기 위한 면방전을 생성하기 위해 전압 펄스(Prs)가 인가된다.
상술한 바와 같이 벽전하를 이용하여 전체 스크린을 균등하게 방전하기 위한 초기화에서, 특히, 제1 단계에 전회 선택된 셀에서만 방전이 일어나야만 하며 상기 벽전하는 적절한 양으로 생성되어야만 한다. 초기화 기간(TR) 이전의 보류 기간 동안 벽전하가 감소하여 불충분한 양의 벽전하만 초기화 개시점에 남으면, 충분한 벽전하를 재생성 하기에는 만약 일어난다면, 면방전의 세기가 너무 약하다. 이 경우, 인가된 전압이 벽전하에 의해 불충분하게 상쇄되기 때문에, 전압 펄스(Prx 및 Pry)가 인가되는 제2 단계에, 전회 비선택 셀에서만 생성되어야 하는 면방전이 전회 선택된 셀에서도 일어나게 된다. 제2 단계에서의 방전은 전회 선택된 셀에서의 벽전하의 극성을 정상 극성(-극성)과 반대가 되게 한다. 이에 더하여, 제1 단계에서 방전이 약간 강하면, 문제되지 않는다.
따라서, 초기화의 신뢰도를 개선하기 위하여 다음 구동법이 적용된다.
도 18은 본 발명의 제2 실시예의 실시예 1에 따른 전압 파형을 나타내는 설명도이다.
보류 기간(TH)이 완료되면, 발광을 유지하기 위한 서스테인 전압(Vs)의 파고값과 동일한 파고값을 갖는 적어도 하나의 서스테인 펄스(Ps)가 전압 펄스(Pr)의 인가전에 인가된다. 나머지 벽전하가 방전을 위해 사용될 수 있도록 상기 서스테인 펄스(Ps)가 인가되는 전극이 선택된다. 이 실시예에서, 서스테인 펄스(Ps)가 +극성이고 전회의 서스테인 기간(TS)중 마지막 서스테인 펄스가 서스테인 전극(Y)에 인가되기 때문에, 전하의 극성이 전압 펄스(Pr)에 적합하도록 하기 위해 서스테인 펄스(Ps)는 먼저 서스테인 전극(X)에 인가되고, 이후 서스테인 전극(Y)에 인가된다.
도 18에 나타난 실시예에서, 한 쌍의 서스테인 펄스(Ps)가 인가되며, 전압 펄스(Pr)에 의한 면방전은 보류 기간(TH) 이후 세 번째 방전이다. 벽전하는 반복되는 면방전을 통해 더욱 안정하게 된다. 보류 기간(TH) 동안에 감소하는 전하는 이 두 예비 면방전을 통하여 마지막 서스테인 기간의 단부에 준위를 회복한다. 따라서, 보류 기간(TH)의 단부에 비록 벽전하가 약간 불충분하더라도, 전압 펄스(Pr)의 인가에 의해 적절한 면방전이 일어날 수 있다. 이에 따라 초기화는 틀림없이 완료된다.
도 19는 제2 실시예의 실시예 2에 따른 전압의 파형을 나타내는 설명도이다.
초기화의 제1 단계에서, 파고값이 Vs2인 +극성의 전압 펄스(Pr2)가 전압 펄스(Pr) 대신 인가된다. 상기 파고값(Vs2)은 서스테인 펄스(Ps)의 파고값(Vs) 보다 5 내지 40 볼트 높고, 방전 개시 전압(Vf) 보다 낮다(Vs<Vs2<Vf). 다시 말해서, 제1 단계에서 인가된 전압은 통상의 전압 보다 높은 서스테인 전압이다. 이에 따라, 비록 벽전하가 보류 기간(TH)의 단부에 약간 불충분하더라도, 적절한 면방전이 일어날 수 있어서, 초기화는 틀림없이 완료될 수 있다. 방전 확률을 증가시키기 위해, 파고값을 높이는 대신에 펄스 폭을 길게 할 수도 있다.
도 20은 제2 실시예의 변형된 실시예 2에 따른 전압 파형을 보여주는 도면이다.
초기화의 제1 단계에, 계단파 전압 펄스(Pr3)가 인가된다. 상기 계단파 전압 펄스(Pr3)의 파고값은 통상의 서스테인 펄스(Vs)로부터 더 높은 서스테인 펄스(Vs2)로 단계적으로 이동한다. 비교적 높은 방전 확률을 갖는 전회 선택된 셀에서, Pr3의 파고값이 여전히 낮을 때 적절한 면방전이 일어난다. 일단, 방전이 일어나면 유효 전압(Veff)이 감소하기 때문에, Pr3의 파고값이 높아질 때 방전은 다시 일어나지 않는다. 반면에, 비교적 낮은 방전 확률을 갖는 전회 선택된 셀에서는 Pr3의 파고값이 높아질 때 면방전이 일어난다. 인가된 전압이 높기 때문에 비록 면방전이 나중에 시작되더라도 방전 세기는 높으며, 벽전하는 방전이 더 일찍 시작된 셀에서와 동일한 수준으로 재생성된다. 이에 따라, 셀 내에 남은 벽전하의 양이 변하더라도, 전회 선택된 전체 셀에서 적절한 면방전이 일어날 수 있다. 따라서 초기화는 틀림없이 수행된다.
도 21은 제2 실시예의 실시예 3에 따른 전압 파형을 나타내는 도면이다.
하강 구간에서 전압이 점진적으로 변하는 둔압 펄스(gently curved voltage; Ps3)가 서스테인 기간(TS)에 마지막으로 인가되는 펄스로서 인가되거나, 상기 전압 펄스(Ps3)는 서스테인 기간(TS) 동안 마지막으로 인가된 펄스를 포함하는 다수의 펄스로서 반복적으로 인가된다. 상기 둔압 펄스(Ps3)의 파고값은 통상의 서스테인 전압(Vs)의 파고값과 같거나 이보다 높으며, 바람직하게 이는 통상의 서스테인 전압(Vs)의 펄스폭 보다 넓은 펄스폭을 갖는다. 파고값이 높은 펄스에 의해 방전은 더 강해지며 펄스폭이 긴 펄스에 의해 정전기적 인력을 위한 시간이 연장된다. 따라서, 서스테인 기간의 단부에 더 많은 벽전하가 생성된다. 여기서, 하강 구간에서의 활발한 변화와 비교할 때, 하강 구간에서 전압의 점진적인 이동이 벽전하 및 공간 전하의 중화를 조절한다. 서스테인 전극(Y)의 바이어스 전압이 0으로 될 때, 다량의 벽전하가 남게 된다. 따라서, 보류 기간(TH) 동안 벽전하가 감소되더라도, 적절한 양의 벽전하가 초기화의 개시점에 남게 되며, 이에 따라 초기화는 틀림없이 수행된다.
도 22는 제2 실시예의 실시예 4에 따른 전압 파형을 보여주는 설명도이다.
서스테인 기간(TS)에 마지막 면방전을 생성하기 위해 서스테인 전압(Vs)이 인가된 후, 초기화 기간(TR)까지 서스테인 전압(Vs)의 인가는 유지된다. 다시 말해서, 이렇게 긴 펄스 폭을 가지며 보류 기간이 TH인 서스테인 펄스(Ps4)가 서스테인 기간(TS)에 마지막으로 인가된다. 보류 기간(TH)에 전하의 중화는 억제되며 적절한 양의 전하가 초기화의 개시점에 남게 된다. 이에 따라 초기화는 틀림없이 수행된다.
상술한 제2 실시예에서, 어드레스 방전에 기인한 형광체층의 열화를 감소시키기 위해 어드레스 펄스(Pa)는 처음에 +극성으로 설정되고, 이후 다른 펄스의 극성이 +극성의 어드레스 펄스(Pa)에 맞도록 설정된다. 구동 회로를 단순화하기 위해, +극성만의 서스테인 펄스가 서스테인 전극쌍에 교대로 인가된다. 그러나 본 발명이 이로만 한정되지는 않는다. 즉, 인가된 전압의 극성은 변할 수 있다. 초기화 제2 단계의 전압 펄스(Prx 및 Pry)에 대해서는, 파고값의 설정은 임의지만, 실시예에 나타난 바와 같이, Vs 및 -Vs의 조합과 같이 전압 펄스(Prx 및 Pry)를 동일한 전압이 되게 대향하도록 구성하는 것이 용이하다.
제3 실시예
그러나, 상술한 제1 및 제2 실시예에서, 발광할 필요가 없는 셀내 벽전하가 정상적으로 소거되더라도, 소거를 위한 방전에 의해 생성된 공간 전하가 과량으로 남는 경우가 있다. 이러한 경우, 서스테인 펄스가 인가되면, 공간 전하의 플레이밍 효과가 발광할 필요가 없는 셀내 방전을 야기하게 된다(오발광). 그 결과, 벽전하는 재생성된다.
본 실시예에서, 이러한 오발광이 방지되고 플리커가 없는 고화질의 표시가 구현되는 PDP 구동법이 설명된다. 간략하게 말해서, 제3 실시예는 제1 및 제2 실시예가 부분적으로 개선된 것이다.
본 실시예에서는, 서스테인 기간의 다음 단계에서와 비교할 때, 발광에 있어서의 실패가 일어나지 않는 범위 내에서, 서스테인 기간의 개시점에 방전 확률은 저하된다. 이에 따라, 적절한 양의 벽전하를 갖지 않는 비선택 셀에서 방전은 일어나지 않으며, 만약 일어난다면, 방전이 약하여 벽전하가 다시 생성되지 않는다.
방전 확률을 저하시키기 위해, 서스테인 기간의 개시점에 인가된 일정 수의 전압 펄스의 펄스 폭은 다른 서스테인 전압 펄스의 폭보다 짧거나, 서스테인 기간의 개시점에 인가된 일정 수의 전압 펄스의 파고값은 다른 서스테인 펄스의 파고값보다 낮을 수 있다. 바람직하게, 상기 일정 수는 1, 2 또는 3이다.
도 23은 본 발명의 제3 실시예에 따른 필드 구성 및 구동 시퀀스를 나타낸다.
본 실시예에서, 초기화 기간 및 어드레스 기간에서의 동작은 실질적으로 상술한 제1 및 제2 실시예의 동작과 동일하다. 따라서, 여기서는 서스테인 기간에 개선된 동작만을 설명한다.
본 실시예에서, 서스테인 기간(TS)의 개시점에 인가되는 제1 내지 제3 서스테인 펄스(Ps1)의 펄스폭(w1)은 다른 제4 및 그 이후의 서스테인 펄스(Ps)의 펄스폭(w) 보다 짧다. 따라서, 현재 서스테인 기간에 발광하지 않는 비선택 셀에서, 방전은 거의 일어나지 않으며, 만약 일어난다면, 전압이 짧은 시간 동안만 인가되기 때문에 벽전하가 생성되지 않는다. 반면에, 현재 서스테인 기간에 발광하도록 선택된 셀에서는, 소거 어드레스의 단부에 적절한 양의 벽전하가 존재하기 때문에 면방전이 생성된다. 선택된 셀에서 발광을 유지하기에 충분한 양의 벽전하가 남도록 펄스폭(w1)이 선택될 수 있다.
도 24a 및 도 24b는 제3 실시예의 또 다른 예에 따라 서스테인 기간(TS) 동안의 구동 전압 파형을 보여주기 위한 도면이다.
본 실시예에서, 오프될 셀의 오발광을 방지하기 위해, 서스테인 기간(Ts)의 개시점에 일정수의 서스테인 펄스(Ps2)의 파고값(Vs')이 뒤이은 서스테인 펄스(Ps)의 파고값(Vs) 보다 낮다. 파고값 Vs' 및 Vs 사이의 실질적인 차이는 5 내지 20V 범위 내에 있다.
도 24a에 나타난 실시예에서, 서스테인 전극(X)에 인가되는 제1 서스테인 펄스(Ps2) 만의 파고값은 낮다. 도 24b에 나타난 실시예에서, 제1 내지 제3 서스테인 펄스(Ps2)의 파고값이 다른 서스테인 펄스의 파고값보다 낮다. 더 많은 서스테인 펄스가 낮은 파고값을 가질수록, 더 많은 오발광이 방지될 수 있지만, 선택된 셀의 휘도 보장에 대한 이점은 낮아진다. 휘도치가 낮은 서브 필드에서, 오발광은 거의 영향을 주지 않으나, 휘도의 감소는 용이하게 인지된다. 이에 따라, 예를 들어, 제1 서스테인 펄스만이 낮은 휘도치를 갖는 서브 필드에서 더 낮은 파고값을 가질 수 있으며, 제1 내지 제5 서스테인 펄스는 높은 휘도치를 갖는 서브 필드에서 더 낮은 파고값을 가질 수 있을 것이다. 이러한 방법으로, 서스테인 펄스(Ps2)의 인가 횟수는 모든 서브 필드에서 선택될 수 있을 것이다. 다르게는, 서스테인 펄스(Ps2)의 인가 횟수는 전체 서브 필드를 통해 동일할 수도 있다. 이러한 인가 횟수에 대한 선택은 상술한 더 짧은 펄스폭의 경우에도 적용 가능하다.
상술한 제3 실시예에서, 어드레스 방전에 기인한 형광체층의 열화를 감소시키기 위해, 어드레스 펄스(Pa)가 먼저 +극성으로 설정되고, 이후 다른 펄스의 극성이 +극성의 어드레스 펄스(Pa)에 적합하도록 설정된다. 구동 회로를 단순화하기 위해, +극성만의 서스테인 펄스가 서스테인 전극쌍에 교대로 인가된다. 그러나, 본 발명이 이로만 한정되지는 않는다. 즉, 인가된 전압의 극성은 변할 수 있다.
상술한 바와 같이, 본 발명에 의하면, 고속이고 안정된 구동이 실현 가능하다. 따라서, 신뢰도가 높고 전력의 소모가 적은 고품위 표시의 플라즈마 디스플레이 패널을 얻을 수 있다.
이에 더하여, 전체 스크린을 균등하게 하전하기 위한 초기화 수행에 대한 안정성이 개선될 수 있다.
더구나, 서스테인 기간의 오발광이 방지될 수 있어서, 플리커가 없는 고화질의 표시가 구현될 수 있다.

Claims (32)

  1. 화면을 표시하기 위한 스크린을 구비하며 상기 스크린이 벽전하에 의해 기억 기능을 갖는 다수의 방전셀을 포함하며, 상기 스크린 상의 표시가 갱신될 때, 표시되는 화면의 데이터에 따라 소거 어드레스 동작을 수행하는 단계를 포함하는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 소거 어드레스 동작이:
    상기 갱신 전에 스크린 상의 방전이 유지되는 온-상태 방전셀에서만 방전을 행하여 그 내부 벽전하의 극성을 역으로 바꾸기 위한 제1단계 및 상기 온-상태 방전셀이 아닌 오프-상태 방전셀에서만 방전을 행하여 온-상태 방전셀에서와 동일한 극성의 벽전하를 생성하기 위한 제2단계를 통하여 전체 방전셀에서 벽전하를 생성하기 위한 어드레스 준비 동작을 수행하는 단계; 및
    상기 표시될 화면의 데이터에 대응되는 방전셀이 아닌 방전셀에서 선택적으로 벽전하를 소거하기 위한 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  2. 제1항에 있어서, 상기 제1단계가, 방전을 유지하기 위한 서스테인 전압보다 더 높은 전압을 전체 방전셀에 인가하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  3. 제2항에 있어서, 상기 제1단계에서 인가하는 상기 전압이, 파고값이 상기 서스테인 전압으로부터 단계적으로 증가되는 계단파(step-wave) 전압 펄스인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  4. 제1항에 있어서, 상기 제2단계가, 방전을 유지하기 위한 서스테인 전압보다 높은 파고값의 방전을 행할 수 있는 전압을 전체 방전셀에 인가하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  5. 제4항에 있어서, 상기 제2단계에서 인가하는 상기 전압은, 파고값이 단계적으로 증가하는 계단파 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  6. 제4항에 있어서, 상기 제2단계에서 인가하는 상기 전압은, 파고값이 점진적으로 증가하는 둔파 전압 펄스인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  7. 제4항에 있어서, 상기 제2단계에서 인가하는 상기 전압이, 상기 서스테인 전압의 파고값보다 약 2배 높은 값을 갖는 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  8. 제1항에 있어서, 상기 제2단계 이후에, 오프-상태 방전셀에서 자기 소거 방전을 행하며, 상기 자기 소거 방전이 완료되기 전에 전체 셀에 상기 벽전하를 생성하기 위한 전압을 가하여 상기 자기 소거 방전을 중단하고 상기 벽전하를 재생성 하기 위한 제3단계가 더 포함되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  9. 제8항에 있어서, 상기 제3단계에서 상기 벽전하를 생성하기 위한 상기 전압이 인가된 후에, 상기 전압이 점점 감소하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  10. 제1항에 있어서, 상기 제1단계 이전에, 방전을 유지하기 위한 서스테인 전압만큼 높은 전압을 전체 셀에 가하여 온-상태 방전셀에서 방전을 수행하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  11. 화면을 표시하기 위한 스크린을 구비하며 상기 스크린이 벽전하에 의해 기억 기능을 갖는 다수의 방전셀을 포함하며, 상기 스크린 상 화면의 데이터를 기입하는 상기 기억 기능을 위한 상기 벽전하를 선택적으로 생성하기 위하여 상기 스크린 상의 전체 방전셀에 대하여 어드레스 동작을 수행하는 단계; 및 상기 화면을 표시하기 위하여 상기 벽전하가 생성되는 방전셀에 방전을 행하기 위하여 상기 스크린 상의 전체 방전셀에 대하여 서스테인 동작을 수행하는 단계를 포함하는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    상기 어드레스 동작이:
    상기 화면 데이터의 기입 전에 스크린 상의 방전이 유지되는 온-상태 방전셀에서만 방전을 행하여 그 내부 벽전하의 극성을 역으로 바꾸기 위한 제1단계 및 상기 화면 데이터의 기입 전에 방전이 유지되지 않는 오프-상태 방전셀에서만 방전을 행하여 온-상태 방전셀에서와 동일한 극성의 벽전하를 생성하기 위한 제2단계를 통하여 전체 방전셀에서 벽전하를 생성하기 위한 어드레스 준비 동작을 수행하는 단계; 및
    상기 표시될 화면의 데이터에 대응되는 방전셀이 아닌 방전셀에서 선택적으로 벽전하를 소거하기 위한 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  12. 제11항에 있어서, 상기 서스테인 동작에서, 제1 서스테인 전압 펄스가 주기적으로 전체 방전셀에 인가되고, 이어서 상기 제1 서스테인 전압 펄스 보다 높은 제2 서스테인 전압 펄스가, 방전 유지가 완료되기 전에 수회 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  13. 제11항에 있어서, 상기 서스테인 동작에서, 방전을 유지하기 위한 직사각형 파형의 서스테인 전압 펄스가 전체 방전셀에 주기적으로 인가되고, 이어서 하강 구간에서 전압이 점진적으로 이동되는 둔파의 서스테인 전압 펄스가, 방전 유지가 완료되기 전에 수회 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  14. 제11항에 있어서, 상기 서스테인 동작에서, 방전을 유지하기 위한 서스테인 전압이 전체 방전셀에 주기적으로 인가되고 상기 서스테인 전압이 최후로 인가되는 상태가 상기 어드레스 동작의 상기 제1단계까지 지속되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  15. 제11항에 있어서, 상기 서스테인 동작에서, 방전을 유지하기 위한 서스테인 전압이 상기 전체 방전셀에 주기적으로 인가되고, 서스테인 동작의 개시 단계(opening stage)에서 인가되는 일정 수의 서스테인 전압 펄스의 펄스 폭이 다른 서스테인 전압 펄스의 펄스 폭보다 좁은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  16. 제11항에 있어서, 상기 서스테인 동작에서, 방전을 유지하기 위한 서스테인 전압이 전체 방전셀에 주기적으로 인가되고, 상기 서스테인 동작의 개시 단계에서 인가되는 일정 수의 서스테인 전압 펄스의 파고값이 다른 서스테인 전압 펄스의 파고값보다 낮은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  17. 제15항에 있어서, 상기 일정 수가 한 개, 두 개 또는 세 개인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  18. 제16항에 있어서, 상기 일정 수가 한 개, 두 개 또는 세 개인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  19. 플라즈마 디스플레이 패널에 화상 데이터를 기입할 수 있도록, 벽전하에 의해 각각이 기억 기능을 가지며 매트릭스 상태로 배열된 다수의 방전셀이 구비되는 플라즈마 디스플레이 패널의 구동 방법에 있어서,
    화상을 표시하기 위해 사용되는 전체 방전셀에서 상기 벽전하를 생성하기 위한 어드레스 준비 단계; 및
    점화될 필요가 없는 비선택 방전셀에서 생성된 벽전하를 소거하기 위한 어드레스 단계를 포함하며,
    상기 어드레스 준비 단계는, 화상 데이터의 기입 전에 스크린 상의 방전이 유지되는 온-상태 방전셀에서만 방전을 행하여 그 내부 벽전하의 극성을 역으로 바꾸기 위한 제1단계 및 화상 데이터의 기입 전에 방전이 유지되지 않는 오프-상태 방전셀에서만 방전을 행하여 온-상태 방전셀에서와 동일한 극성의 벽전하를 생성하기 위한 제2단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  20. 제19항에 있어서, 상기 플라즈마 디스플레이 패널이, 다수의 표시열에 대응되는 유전층으로 피복된 다수의 평행한 서스테인 전극쌍 및 상기 서스테인 전극쌍과 교차하는 방향으로 연장된 다수의 어드레스 전극을 포함하며, 상기 서스테인 전극쌍과 상기 어드레스 전극은 이들 사이의 방전 공간과 대향하게 배열되어, 상기 서스테인 전극쌍 및 상기 어드레스 전극의 교차점에 매트릭스 형태로 배열된 다수의 상기 방전셀을 정의하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  21. 제20항에 있어서, 상기 제1단계가, 화상을 표시하기 위해 사용되는 전체 방전셀의 서스테인 전극쌍에 방전을 유지하기 위한 서스테인 전압 보다 높은 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  22. 제21항에 있어서, 상기 제1단계에서 인가되는 상기 전압이, 파고값이 상기 서스테인 전압으로부터 단계적으로 증가되는 계단파 전압 펄스인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  23. 제20항에 있어서, 상기 제2단계가, 상기 서스테인 전극쌍에 방전을 행할 수 있는 유효 전압을 만드는 +극성 및 -극성의 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  24. 제23항에 있어서, 상기 +극성의 전압이, 파고값이 단계적으로 증가하는 계단파 전압 펄스인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  25. 제23항에 있어서, 상기 +극성의 전압이, 파고값이 점진적으로 증가하는 둔파의 전압 펄스인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  26. 제20항에 있어서, 상기 제2단계가, 상기 한 쌍의 서스테인 전극중 어느 하나에 상기 서스테인 전압 높이의 약 2배의 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  27. 제20항에 있어서, 상기 제2단계 이후에, 서스테인 전극쌍의 전압을 0으로 감소시켜 오프-상태 방전셀에서 자기 소거 방전을 발생시키고, 상기 자기 소거 방전이 완료되기 전에 상기 한 쌍의 서스테인 전극 중 어느 하나에 벽전하를 생성하기 위한 전압을 인가하여 상기 자기 소거 방전을 중단시키고 상기 벽전하를 재생성 하기 위한 제3단계가 더 포함되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  28. 제27항에 있어서, 상기 제3단계에서, 상기 벽전하를 생성하기 위한 전압이 인가된 후에, 상기 전압이 점진적으로 감소하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  29. 제23항에 있어서, 상기 제2단계에서, 상기 +극성의 전압만이 인가된 후 점진적으로 0으로 감소되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  30. 제23항에 있어서, 상기 제2단계에서, 상기 -극성의 전압만이 인가된 후 점진적으로 0으로 감소되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  31. 제23항에 있어서, 상기 제2단계에서, 상기 +극성의 전압 및 상기 -극성의 전압이 인가된 후 점진적으로 0으로 감소되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  32. 제20항에 있어서, 상기 어드레스 단계에서, 스캔 전극으로 사용되는 상기 한 쌍의 서스테인 전극 중 어느 하나에 전압이 인가되며, 상기 전압은 상기 어드레스 준비 단계에서 생성된 벽전하와 반대의 극성을 가져서 반선택 셀에서의 방전을 방지하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
KR1019980009282A 1997-03-18 1998-03-18 플라즈마 디스플레이 패널의 구동 방법 KR100281019B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP6509497 1997-03-18
JP97-065094 1997-03-18
JP65094 1997-03-18
JP23356197A JP3420031B2 (ja) 1997-08-29 1997-08-29 Ａｃ型ｐｄｐの駆動方法
JP233561 1997-08-29

Publications (2)

Publication Number Publication Date
KR19980080429A KR19980080429A (ko) 1998-11-25
KR100281019B1 true KR100281019B1 (ko) 2001-02-01

Family

ID=26406229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980009282A KR100281019B1 (ko) 1997-03-18 1998-03-18 플라즈마 디스플레이 패널의 구동 방법

Country Status (4)

Country Link
US (1) US6020687A (ko)
EP (1) EP0866439A1 (ko)
KR (1) KR100281019B1 (ko)
TW (1) TW418380B (ko)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787995B1 (en) * 1992-01-28 2004-09-07 Fujitsu Limited Full color surface discharge type plasma display device
JPH10282896A (ja) * 1997-04-07 1998-10-23 Mitsubishi Electric Corp 表示装置
JP3028087B2 (ja) * 1997-07-08 2000-04-04 日本電気株式会社 プラズマディスプレイパネルの駆動方法
JP3039500B2 (ja) * 1998-01-13 2000-05-08 日本電気株式会社 プラズマディスプレイパネルの駆動方法
US6340866B1 (en) * 1998-02-05 2002-01-22 Lg Electronics Inc. Plasma display panel and driving method thereof
JP3406508B2 (ja) 1998-03-27 2003-05-12 シャープ株式会社 表示装置および表示方法
JP4210805B2 (ja) * 1998-06-05 2009-01-21 株式会社日立プラズマパテントライセンシング ガス放電デバイスの駆動方法
JP3424587B2 (ja) * 1998-06-18 2003-07-07 富士通株式会社 プラズマディスプレイパネルの駆動方法
TW527576B (en) * 1998-07-29 2003-04-11 Hitachi Ltd Display panel driving method and discharge type display apparatus
JP2000047635A (ja) * 1998-07-29 2000-02-18 Pioneer Electron Corp プラズマディスプレイ装置の駆動方法
US6195073B1 (en) * 1998-08-28 2001-02-27 Acer Display Technology, Inc. Apparatus and method for generating plasma in a plasma display panel
KR100764338B1 (ko) * 1998-09-04 2007-10-05 마츠시타 덴끼 산교 가부시키가이샤 고화질과 고휘도를 표시할 수 있는 플라즈마 디스플레이패널 구동방법 및 화상 표시 장치
KR100374100B1 (ko) * 1998-09-11 2003-04-21 엘지전자 주식회사 플라즈마표시패널의구동방법
US6738033B1 (en) * 1998-11-13 2004-05-18 Matsushita Electric Industrial Co., Ltd. High resolution and high luminance plasma display panel and drive method for the same
JP3466098B2 (ja) 1998-11-20 2003-11-10 富士通株式会社 ガス放電パネルの駆動方法
JP3642689B2 (ja) * 1998-12-08 2005-04-27 富士通株式会社 プラズマディスプレイパネル装置
EP1020838A1 (en) * 1998-12-25 2000-07-19 Pioneer Corporation Method for driving a plasma display panel
EP1022713A3 (en) 1999-01-14 2000-12-06 Nec Corporation Method of driving AC-discharge plasma display panel
JP3271598B2 (ja) * 1999-01-22 2002-04-02 日本電気株式会社 Ａｃ型プラズマディスプレイの駆動方法及びａｃ型プラズマディスプレイ
TW516014B (en) 1999-01-22 2003-01-01 Matsushita Electric Ind Co Ltd Driving method for AC plasma display panel
JP3692827B2 (ja) * 1999-04-20 2005-09-07 松下電器産業株式会社 Ａｃ型プラズマディスプレイパネルの駆動方法
JP3455141B2 (ja) * 1999-06-29 2003-10-14 富士通株式会社 プラズマディスプレイパネルの駆動方法
JP4713717B2 (ja) * 1999-09-07 2011-06-29 エルジー エレクトロニクス インコーポレイティド プラズマディスプレーパネルの電極構造及び維持電極駆動方法
KR100310689B1 (ko) * 1999-10-26 2001-10-18 김순택 플라즈마 표시 패널의 구동방법
KR100617446B1 (ko) * 1999-11-30 2006-09-01 오리온피디피주식회사 플라즈마 디스플레이 패널의 구동방법
US6980178B2 (en) * 1999-12-16 2005-12-27 Lg Electronics Inc. Method of driving plasma display panel
WO2001082282A1 (en) * 2000-04-20 2001-11-01 Rutherford James C Method for driving plasma display panel
TW494373B (en) * 2001-01-11 2002-07-11 Au Optronics Corp Driving method for reducing voltage recess of maintaining electrode of plasma display panel and its circuit
JP4768134B2 (ja) * 2001-01-19 2011-09-07 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
JP4754079B2 (ja) * 2001-02-28 2011-08-24 パナソニック株式会社 プラズマディスプレイパネルの駆動方法、駆動回路及びプラズマ表示装置
US7091935B2 (en) * 2001-03-26 2006-08-15 Lg Electronics Inc. Method of driving plasma display panel using selective inversion address method
KR100404839B1 (ko) * 2001-05-15 2003-11-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 어드레스 방법 및 장치
KR100869779B1 (ko) * 2001-05-30 2008-11-21 코닌클리케 필립스 일렉트로닉스 엔.브이. 디스플레이 패널의 구동방법 및 장치
KR100820500B1 (ko) * 2001-05-30 2008-04-10 마츠시타 덴끼 산교 가부시키가이샤 플라즈마 디스플레이 패널 표시장치와 그 구동방법
TW564457B (en) 2001-06-12 2003-12-01 Matsushita Electric Ind Co Ltd Plasma display device and driving method for the plasma display device
CN1539131A (zh) * 2001-06-12 2004-10-20 ���µ�����ҵ��ʽ���� 等离子体显示装置
JP3640622B2 (ja) * 2001-06-19 2005-04-20 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法
WO2003021560A2 (fr) * 2001-09-04 2003-03-13 'inkotex' Ltd Ecran plasma couleur a courant alternatif et procede de commande associe
US7215316B2 (en) * 2001-10-25 2007-05-08 Lg Electronics Inc. Apparatus and method for driving plasma display panel
JP4158882B2 (ja) * 2002-02-14 2008-10-01 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
KR100467431B1 (ko) * 2002-07-23 2005-01-24 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
US7102596B2 (en) 2002-09-12 2006-09-05 Lg Electronics Inc. Method and apparatus for driving plasma display panel
DE602004023553D1 (de) * 2003-03-04 2009-11-26 Lg Electronics Inc Plasmaanzeigetafel mit verbesserter Entladungsstabilität und verbessertem Wirkungsgrad und Steuerungsverfahren dafür
JP4321675B2 (ja) * 2003-03-31 2009-08-26 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
JP3915738B2 (ja) * 2003-06-10 2007-05-16 株式会社日立製作所 表示装置および表示方法
JP2005121905A (ja) * 2003-10-16 2005-05-12 Pioneer Electronic Corp 表示装置
KR100554415B1 (ko) * 2003-11-05 2006-02-22 엘지전자 주식회사 플라즈마 표시 패널 구동장치
KR100551124B1 (ko) * 2003-12-31 2006-02-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법
KR100625533B1 (ko) 2004-12-08 2006-09-20 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100590016B1 (ko) * 2005-01-25 2006-06-14 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100708691B1 (ko) 2005-06-11 2007-04-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 그 구동 방법에의해 구동되는 플라즈마 디스플레이 패널
US20080225028A1 (en) * 2005-09-01 2008-09-18 Hitoshi Hirakawa Method for Driving a Light Emitting Tube Array
KR100673469B1 (ko) * 2005-09-16 2007-01-24 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100667360B1 (ko) * 2005-09-20 2007-01-12 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
EP1928905B1 (de) * 2005-09-30 2015-04-15 AbbVie Deutschland GmbH & Co KG Bindungsdomänen von proteinen der repulsive guidance molecule (rgm) proteinfamilie und funktionale fragmente davon sowie deren verwendung
KR100739062B1 (ko) * 2005-10-17 2007-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
US7852307B2 (en) * 2006-04-28 2010-12-14 Jasper Display Corp. Multi-mode pulse width modulated displays
US20080231190A1 (en) * 2007-03-21 2008-09-25 Samsung Sdi Co., Ltd. Plasma display device, and method for manufacturing the same
KR100884533B1 (ko) * 2007-03-21 2009-02-18 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR100893686B1 (ko) * 2007-10-01 2009-04-17 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP4589973B2 (ja) * 2008-02-08 2010-12-01 株式会社日立製作所 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
US20110096057A1 (en) * 2008-06-11 2011-04-28 Seonghak Moon Plasma display apparatus
KR20100009952A (ko) * 2008-07-21 2010-01-29 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법, 및 이 방법을 채용한플라즈마 표시 장치
US11030942B2 (en) 2017-10-13 2021-06-08 Jasper Display Corporation Backplane adaptable to drive emissive pixel arrays of differing pitches
US10951875B2 (en) 2018-07-03 2021-03-16 Raxium, Inc. Display processing circuitry
US11710445B2 (en) 2019-01-24 2023-07-25 Google Llc Backplane configurations and operations
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
US11238782B2 (en) 2019-06-28 2022-02-01 Jasper Display Corp. Backplane for an array of emissive elements
US11626062B2 (en) 2020-02-18 2023-04-11 Google Llc System and method for modulating an array of emissive elements
US11538431B2 (en) 2020-06-29 2022-12-27 Google Llc Larger backplane suitable for high speed applications
WO2023287936A1 (en) 2021-07-14 2023-01-19 Google Llc Backplane and method for pulse width modulation

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0673062B2 (ja) * 1984-03-19 1994-09-14 富士通株式会社 ガス放電パネルの駆動方法
DE3586142T2 (de) * 1984-03-19 1993-01-28 Fujitsu Ltd Verfahren zur steuerung einer gasentladungsanzeigevorrichtung.
JPH07114112B2 (ja) * 1984-07-27 1995-12-06 富士通株式会社 ガス放電表示パネルとその駆動方法
JP2902019B2 (ja) * 1989-12-05 1999-06-07 日本放送協会 気体放電表示パネルの駆動方法および装置
JP2772753B2 (ja) * 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
JP3501416B2 (ja) * 1994-04-28 2004-03-02 忠弘 大見 半導体装置
JP2621832B2 (ja) * 1995-08-11 1997-06-18 富士通株式会社 ３電極形ａｃガス放電パネルの駆動方法
JP2621833B2 (ja) * 1995-09-11 1997-06-18 富士通株式会社 ３電極形ａｃガス放電パネルの駆動方法
JP3433032B2 (ja) * 1995-12-28 2003-08-04 パイオニア株式会社 面放電交流型プラズマディスプレイ装置及びその駆動方法
JP3704813B2 (ja) * 1996-06-18 2005-10-12 三菱電機株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ

Also Published As

Publication number Publication date
EP0866439A1 (en) 1998-09-23
US6020687A (en) 2000-02-01
TW418380B (en) 2001-01-11
KR19980080429A (ko) 1998-11-25

Similar Documents

Publication Publication Date Title
KR100281019B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100354678B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US7375702B2 (en) Method for driving plasma display panel
JP4210805B2 (ja) ガス放電デバイスの駆動方法
JP3423865B2 (ja) Ａｃ型ｐｄｐの駆動方法及びプラズマ表示装置
KR100803255B1 (ko) 가스 방전 패널의 구동 방법
JP3429438B2 (ja) Ａｃ型ｐｄｐの駆動方法
KR100769787B1 (ko) 플라즈마 디스플레이 장치
KR100503603B1 (ko) 플라즈마 디스플레이 패널의 구동방법
JP3457173B2 (ja) プラズマディスプレイパネルの駆動方法
KR100347586B1 (ko) 교류형플라즈마디스플레이패널구동방법
JP4089759B2 (ja) Ａｃ型ｐｄｐの駆動方法
KR100709133B1 (ko) 플라스마 디스플레이 패널에서의 인가전압의 설정방법, 플라스마 디스플레이 패널의 구동방법 및 표시 장치
JPH08278766A (ja) フラット・ディスプレイ・パネルの駆動方法
JP3511457B2 (ja) Ｐｄｐの駆動方法
KR100285623B1 (ko) 플라즈마디스플레이패널의구동방법
JP3420031B2 (ja) Ａｃ型ｐｄｐの駆動方法
US20020067321A1 (en) Plasma display panel and method of driving the same capable of providing high definition and high aperture ratio
JP3606861B2 (ja) Ａｃ型ｐｄｐの駆動方法
JP5116574B2 (ja) ガス放電デバイスの駆動方法
JP4252092B2 (ja) ガス放電デバイスの駆動方法
JP4223059B2 (ja) 面放電表示デバイスの駆動方法
KR19990031732A (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그구동회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091110

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee