KR100904932B1 - 플라즈마 디스플레이 패널의 구동 방법 - Google Patents

플라즈마 디스플레이 패널의 구동 방법 Download PDF

Info

Publication number
KR100904932B1
KR100904932B1 KR1020020085803A KR20020085803A KR100904932B1 KR 100904932 B1 KR100904932 B1 KR 100904932B1 KR 1020020085803 A KR1020020085803 A KR 1020020085803A KR 20020085803 A KR20020085803 A KR 20020085803A KR 100904932 B1 KR100904932 B1 KR 100904932B1
Authority
KR
South Korea
Prior art keywords
discharge
cell
electrode
display
cells
Prior art date
Application number
KR1020020085803A
Other languages
English (en)
Other versions
KR20030070813A (ko
Inventor
사끼따고이찌
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20030070813A publication Critical patent/KR20030070813A/ko
Application granted granted Critical
Publication of KR100904932B1 publication Critical patent/KR100904932B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

확실하게 초기화를 행하고 또한 배경 발광을 저감하는 것을 목적으로 한다. 초기화의 조작으로서 둔파 인가를 모든 셀에 대하여 3회 행하며, 1회째의 둔파 인가에서는 전(前) 점등 셀에서만 방전을 발생시켜, 그 벽 전압을 전 소등 셀의 벽 전압에 가깝게 하고, 2회째의 둔파 인가에서는, 전 점등 셀 및 전 소등 셀에서 방전을 발생시켜, 이들 셀의 벽 전압을 적정 범위 내의 값으로 변화시키며, 3회째의 둔파 인가에서는, 전 점등 셀 및 전 소등 셀에서 방전을 발생시켜, 이들 셀의 벽 전압을 설정값으로 변화시킨다.
전 점등 셀, 전 소등 셀, 벽 전압, 어드레스 전극, 표시 전극, 방전

Description

플라즈마 디스플레이 패널의 구동 방법{METHOD OF DRIVING PLASMA DISPLAY PANEL}
도 1은 전형적인 면 방전형 PDP의 셀 구조를 도시하는 도면.
도 2는 컬러 표시를 위한 프레임 분할의 일례를 도시하는 도면.
도 3은 종래의 구동 파형을 도시하는 도면.
도 4는 종래의 초기화 원리의 설명도.
도 5는 종래에서의 적정한 초기화를 도시하는 도면.
도 6은 종래의 부적정한 초기화를 도시하는 도면.
도 7은 셀 전압 평면의 설명도.
도 8은 Vt 폐곡선의 설명도.
도 9는 Vt 폐곡선의 실측예를 도시하는 도면.
도 10은 둔파(鈍波) 인가에 의한 XY 방전의 해석의 설명도.
도 11은 둔파 인가에 의한 방전에서 벽 전압이 기입되는 방향을 도시하는 도면.
도 12는 동시 방전의 해석의 설명도.
도 13은 도 5의 동작을 도시하는 셀 전압 평면도.
도 14는 도 6의 동작을 도시하는 셀 전압 평면도.
도 15는 적정한 초기화의 조건의 설명도.
도 16은 2단계의 둔파 인가에 의한 초기화에서, 1단째의 둔파에서 전 점등 셀의 벽 전압점을 동시 초기화 확정 영역으로 이동시키는 조작의 설명도.
도 17은 본 발명의 원리의 설명도.
도 18은 본 발명의 초기화의 수순을 도시하는 도면.
도 19는 본 발명의 원리의 설명도.
도 20은 구동 파형의 실시예 1을 도시하는 도면.
도 21은 구동 파형의 실시예 2를 도시하는 도면.
도 22는 구동 파형의 실시예 3을 도시하는 도면.
도 23은 구동 파형의 실시예 4를 도시하는 도면.
도 24는 구동 파형의 실시예 5를 도시하는 도면.
도 25는 구동 파형의 실시예 6을 도시하는 도면.
도 26은 구동 파형의 실시예 7을 도시하는 도면.
도 27은 구동 파형의 실시예 8을 도시하는 도면.
도 28은 구동 파형의 실시예 9를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
X, Y : 표시 전극
A : 어드레스 전극
1 : PDP(플라즈마 디스플레이 패널)
본 발명은 플라즈마 디스플레이 패널(Plasma Display Panel : PDP)의 구동 방법에 관한 것으로, 면 방전 형식의 AC형 PDP의 구동에 적합하다. 여기서 말하는 면 방전 형식은, 휘도를 확보하는 표시 방전에서 양극 및 음극으로 되는 표시 전극(제1 전극 및 제2 전극)을, 전면측 또는 배면측의 기판 위에 평행하게 배열하는 형식이다. AC형 PDP의 문제 중 하나로 화면 내의 비발광이어야 할 영역의 발광, 즉 배경 발광이 있다.
도 1은 전형적인 면 방전형 PDP의 셀 구조를 도시한다. PDP(1)는 한쌍의 기판 구조체(기판 상에 셀 구성 요소를 설치한 구조체)로 이루어진다. 전면측의 기판 구조체는 유리 기판(11)을 갖고, 그 내면에 2개 1세트의 표시 전극 X, Y가 매트릭스 표시의 1행에 1세트씩 배치된다. 표시 전극 X, Y는, 면 방전 갭을 형성하는 투명 도전막(41)과 그 단연부에 중첩된 금속막(42)으로 이루어지고, 저융점 유리로 이루어지는 유전체층(17) 및 마그네시아로 이루어지는 보호막(18)으로 피복되어 있다. 배면측의 기판 구조체는 유리 기판(21)을 갖고, 그 내면에 어드레스 전극 A가 1열로 1개씩 배치된다. 어드레스 전극 A는 유전체층(24)으로 피복되며, 유전체층(24) 위에 방전 공간을 열마다 구획하는 격벽(29)이 형성된다. 유전체층(24)의 표면 및 격벽(29)의 측면은 컬러 표시를 위한 형광체층(28R, 28G, 28B)에 의해 피복된다. 도면에서의 이탤릭 문자(R, G, B)는 형광체의 발광색을 나타낸다. 색 배열은 각 열의 셀을 동색으로 하는 R, G, B의 반복 패턴이다. 형광 체층(28R, 28G, 28B)은, 방전 가스가 발하는 자외선에 의해 국부적으로 여기되어 발광한다. 1행 내의 1열분의 구조체가 셀이고, 3개의 셀이 표시 화상의 1화소를 구성한다. 셀은 2치 발광 소자이기 때문에, 컬러 표시를 하기 위해서는 프레임마다 개개의 셀의 적분 발광량을 제어할 필요가 있다.
도 2는 컬러 표시를 위한 프레임 분할의 일례를 도시한다. 컬러 표시는 계조 표시의 일종이며, 표시색은 R, G, B의 3색의 휘도의 조합에 따라 결정된다. 계조 표시에는, 1프레임을 휘도의 가중치를 부여한 복수의 서브 프레임으로 구성하는 방법이 이용된다. 도 2에서는 1프레임이 8개 서브 프레임(도면 및 이하의 설명에서는 SF라고 함)으로 이루어진다. 이들 SF의 적분 발광량의 비율, 즉 휘도의 가중치의 비율을 1 : 2 : 4 : 8 : 16 : 32 : 64 : 128 또는 이것에 가까운 값으로 하면, 28(= 256) 계조의 재현이 가능해진다. 예를 들면 계조 레벨 10을 재현하는 경우에는, 가중치 2의 SF2와 가중치 8의 SF4로 셀을 점등시키고, 남은 SF에서는 셀을 점등시키지 않는다.
각 SF에는 초기화 기간, 어드레스 기간, 및 서스테인 기간이 할당된다. 초기화 기간에 모든 셀의 벽 전압을 균등하게 하는 초기화가 행해지고, 어드레스 기간에 표시 데이터에 따라 각 셀의 벽 전압을 제어하는 어드레싱이 행해진다. 그리고, 서스테인 기간에서, 점등해야 할 셀에서만 표시 방전을 발생시키는 점등 유지가 행해진다. 1프레임은, 초기화, 어드레싱, 및 점등 유지를 반복함으로써 표시된다. 단, 통상은 서브 프레임마다 어드레싱의 내용이 다르다. 또한, 점등 유지의 길이는 공통이 아니며, 휘도의 가중치에 대응한다. 또한, 초기화는 배경 휘도를 저감하여 콘트라스트 향상을 도모하기 위해, 모든 서브 프레임을 대상으로 하지 않고, 특정한 서브 프레임(예를 들면 최초의 서브 프레임)만으로 실행하는 경우도 있다.
도 3은 종래의 구동 파형을 도시한다. 화면의 열 수와 동일한 수의 어드레스 전극 A에는 어드레스 기간을 제외하고 공통의 파형이 적용되며, 행 수 n과 동일한 수의 표시 전극 X에는 모든 기간에서 공통의 파형이 적용된다. 도 3은 어드레스 전극 A 및 표시 전극 X에 대한 파형을 총괄적으로 도시하고 있다. 또한, 행 수 n과 동일한 수의 표시 전극 Y는 어드레스 기간에 행을 선택하는 스캔 전극으로서 이용된다. 따라서, 이들 표시 전극 Y에는, 어드레스 전극 A와 마찬가지로 어드레스 기간을 제외하고 공통의 파형이 적용된다. 도 3은 대표적으로 선두 행의 표시 전극 Y(1) 및 맨 최종 행의 표시 전극 Y(n)에 대한 파형을 도시하고 있다.
종래의 초기화 기간의 조작은 2단계이다. 제1 단계에서는, 표시 전극 Y에 대하여 플러스 둔파(鈍波)가 인가된다. 즉, 표시 전극 Y의 전위를 단조 상승시키는 바이어스 제어가 행해진다. 이 때, 소정 전위에의 도달을 빠르게 하기 위해, 표시 전극 Y에 플러스의 오프셋 바이어스가 인가되고, 표시 전극 X에 마이너스의 오프셋 바이어스가 인가된다. 계속해서, 제2 단계에서는 표시 전극 Y에 대하여 마이너스 둔파가 인가된다. 즉, 표시 전극 Y의 전위를 단조 강하시키는 바이어스 제어가 행해진다. 어드레스 기간에서는, 표시 전극 Y에 대하여 1개씩 순서대로 스캔 펄스를 인가함으로써 행 선택이 행해진다. 행 선택에 동기하여, 선택 행에서의 점 등해야 할 셀에 대응한 어드레스 전극 A에 어드레스 펄스가 인가된다. 이에 의해, 점등해야 할 셀에서 어드레스 방전이 발생하여 소정의 벽 전하가 형성된다. 서스테인 기간에서는, 표시 전극 Y와 표시 전극 X에 교대로 플러스의 서스테인 펄스가 인가된다. 인가마다 점등해야 할 셀의 표시 전극간(이하, 이것을 XY 전극간이라고 함)에서 표시 방전이 발생한다.
초기화 기간의 개시 시점, 즉 주목하는 SF의 하나 전의 SF(이하, 전 SF라고 함)에서의 서스테인 기간의 종료 시점에서는, 벽 전하가 비교적으로 많이 잔존하는 셀과 그렇지 않은 셀이 혼재된다. 전 SF에서 올바르게 점등한 셀(이하, 이것을 "전 점등 셀"이라고 함)에는 많은 벽 전하가 잔류하고, 전 SF에서 올바르게 소등을 유지한 셀(이하, 이것을 "전 소등 셀"이라고 함)에는 거의 벽 전하가 잔존하지 않는다. 여기서, 올바르다는 것은 표시 데이터 그대로라는 것이다. 이와 같이 셀간에서 대전량이 다른 상태에서 어드레싱을 행하면, 점등되어서는 안 될 셀에서 어드레스 방전이 발생한다고 하는 오류가 발생하기 쉽다. 어드레싱의 신뢰성을 높이는 준비 조작으로서, 초기화는 중요하다.
도 4는 종래의 초기화 원리의 설명도이다. 여기서 설명하는 초기화란, 전 점등 셀과 전 소등 셀의 벽 전압을 균등하게 하고, 또한 어드레싱에 적합한 설정값으로 제어하는 것을 목적으로 한 조작이다. 초기화 파형에는, 플러스 둔파와 마이너스 둔파가 조합된 파형이 이용된다. 여기서는 원리를 간단히 설명하기 위해, α와 β의 2개의 전극 사이에 한정된 초기화 동작에 대하여 설명한다. 전극 α와 전극 β 사이(이하, αβ 전극간으로 표현함)에 인가되는 전압은, 전극 α와 전극 β 의 전위차이고, 전극 α의 전위에 대한 전극 β의 전위의 상대값이다. 상술한 도 3의 초기화 부분의 파형은, 표시 전극 Y를 기준으로 하여 XY 전극간 또는 AY 전극간 중 어느 쪽인가의 동작에 주목하면, 도 4와 동일한 파형으로 된다.
αβ 전극간에는 최초로 진폭 Vr1의 마이너스 둔파를 인가하고, 다음으로 진폭 Vr2의 플러스 둔파를 인가한다. 실선이 전극간에 인가하는 전압의 추이를 나타내고, 파선 및 점선이 셀의 대전량(벽 전압)의 추이를 나타낸다. 단, 벽 전압에 대해서는 플러스와 마이너스를 반전시켜 플롯하고 있는 것에 주의가 필요하다. 둔파 인가의 작용에는, 전 SF가 종료된 시점의 셀의 상태가 깊게 관계된다. 전 SF에서 셀이 점등되어 있는 경우의 벽 전압(이하, 전 점등 셀의 벽 전압)을 파선으로 나타내고, 전 SF에서 셀이 점등되어 있지 않은 경우의 벽 전압(이하, 전 소등 셀의 벽 전압)을 점선으로 나타낸다.
AC형 PDP에서는 대전에 의한 전압 성분이 인가 전압 성분에 가해지기 때문에, 방전 공간에 가해지는 실효적인 전압(이하 셀 전압)은,
셀 전압=인가 전압+벽 전압
으로 된다. 벽 전압의 부호를 반전하기 때문에, 도 4에서는 임의의 시점의 셀 전압의 크기가, 점선(또는 파선)과 실선과의 거리로 표시된다. 실선이 아래이고 파선(점선)이 위인 경우의 셀 전압은 마이너스이고, 실선이 위이고 파선(점선)이 아래인 경우의 셀 전압은 플러스이다. 따라서, 도 4에서의 전반의 마이너스 둔파 인가 시의 셀 전압은 마이너스이고, 후반의 플러스 둔파 인가 시의 셀 전압은 플러스이다.
초기화를 시작하기 전의 시각 t0에서, 전 점등 셀 및 전 소등 셀의 어느 쪽에서도 벽 전압은 마이너스이다(부호가 반전되어 있기 때문에, 0V(제로 볼트)를 나타내는 선보다 위에 있는 점선 및 파선은 마이너스의 벽 전압을 나타냄). 그리고, 예시에서는 전 점등 셀쪽이 보다 마이너스의 벽 전압이 높다. 이 상태의 양 셀에 가해지는 마이너스의 전압이 서서히 증대됨에 따라, 셀 전압이 증대되어 간다. 전 점등 셀쪽이 보다 많이 마이너스로 대전되어 있기 때문에, 전 점등 셀에서 전 소등 셀보다 빠르게 시각 t1에서 방전이 시작된다. 일단 방전이 시작되면, 전극 α가 음극인 경우의 방전 개시 임계값 -Vt1로 셀 전압을 유지하도록 벽 전하의 대전이 발생하고, 대전량에 따른 벽 전압이 발생한다(이하, 이 현상을 "벽 전압이 기입된다"로 표현한다). 전 점등 셀에서 방전이 시작되고 나서 조금 지난 시각 t2에서 전 소등 셀에서 방전이 시작된다. 방전이 일단 시작되면, 전 소등 셀에서도 셀 전압을 임계값 -Vt1로 유지하도록, 벽 전압이 기입된다. 시각 t3에서 마이너스 둔파 인가가 종료된다. 이 시점에서 전 점등 셀에서도 전 소등 셀에서도 동일하게 벽 전압이 값 -Vr1+Vt1로 되어 있다.
다음으로 인가 전압의 극성이 반전되어, 플러스 둔파가 αβ 전극간에 인가된다. 상술한 마이너스 둔파에 의해 전 점등 셀 및 전 소등 셀의 벽 전압이 동일한 값으로 일치되어 있기 때문에, 양방의 셀에서 동일한 시각 t4에서 방전이 시작된다. 방전은 벽 전압을 변화시키면서, 플러스 둔파의 후단까지 계속된다. 셀 전압은 전극 α가 양극인 경우의 방전 개시 임계값 Vt2로 유지된다. 방전이 종료된 시각 t5에서의 벽 전압은 Vr2-Vt2이다.
임계값 Vt2는, αβ 전극 사이의 방전에 고유의 상수이기 때문에, 플러스 둔파의 인가가 종료된 후의 벽 전압은, 사전에 설정된 인가 전압의 진폭 Vr2에 의해 결정된다.
표시의 콘트라스트의 개선에는, 초기화에서의 발광, 특히 전 소등 셀에서의 발광을 저감하는 것이 유효하다. 정지 화상이라도 동화상이라도, 화면 중의 흑색 또는 어두운 색을 표시하는 셀에 주목하면, 임의의 SF로부터 그 이후의 하나 또는 복수의 SF까지 해당 셀이 전 소등 셀로 되는 등의 상황이 빈번하게 발생한다. 즉, 주목하는 SF의 초기화에서, 주목하는 셀이 점등해야 할 셀보다 초기화에서의 발광의 영향이 큰 점등되어서는 안 될 셀(소등 셀)인 것으로 하면, 해당 셀이 전 소등 셀인 경우가 많다. 따라서, 전 소등 셀에서의 발광을 저감하면, 콘트라스트비는 커진다. 콘트라스트비는, 전 점등 셀의 총 발광량과 전 소등 셀에서의 불필요한 발광의 광량으로 결정된다.
한편, 초기화를 확실하게 행하기 위해서는, 제1, 제2의 둔파의 진폭을 크게 함으로써, 플러스·마이너스의 벽 전압의 기입량을 증가시킬 필요가 있다. 그러나, 진폭을 크게 하면, 불필요한 발광의 광량이 증가하기 때문에, 콘트라스트비가 저하된다.
종래에는, 전 소등 셀의 벽 전압 기입량에 대하여, 확실한 초기화를 행하는 것과 배경 발광을 저감하는 것을 양립시키는 최적값의 확인이 어렵다고 하는 문제가 있었다. 2개의 전극만을 갖는 셀이면, 그 동작이 단순하여 인가 전압과 동작과 의 관계를 예상하기 쉽다. 이에 대하여, 셀이 3개의 전극을 갖는 실용의 플라즈마 디스플레이 패널에서는, 3개의 전극이 서로 관계하여 동작이 복잡하기 때문에, 시행 착오에 의해 구동 조건을 최적화해야만 하였다. 이하에, 벽 전압 기입량의 최적화가 어려운 것을 자세히 설명한다.
도 5는 종래에서의 적정한 초기화를 도시하고, 도 6은 종래의 부적정한 초기화를 도시한다. 3전극 구조의 PDP에서는, 3개의 전극 중 2개에 대하여 해석하면, 3개의 전극의 상대 관계가 명백해진다. 실제의 구동에서는 주로 XY 전극간 및 AY 전극간의 방전을 제어하기 때문에, XY 전극간 및 AY 전극간의 전압에 주목하여 해석하는 것이 바람직하다.
도 5, 도 6의 인가 전압 파형은 일견하면 도 3의 파형에 대응하지 않는 것 같지만, 실질적으로 양자는 대응한다. 도 3과 같이 표시 전극 Y에만 플러스·마이너스 둔파를 인가하는 경우에서도, XY 전극간의 초기화 기간의 전압 파형은 도 5, 도 6의 파형와 마찬가지이다. 도 5, 도 6에서, 실선은 인가 전압의 추이를 나타내고, 파선은 전 점등 셀에서의 벽 전압의 추이를 나타내며, 점선은 전 소등 셀에서의 벽 전압의 추이를 나타낸다. 벽 전압에 대해서는 도 4와 마찬가지로 플러스와 마이너스를 반전시켜 플롯하고 있기 때문에, 도 5, 도 6에서도 실선과 파선 또는 점선과의 거리를 해당하는 전극간의 셀 전압으로서 판독할 수 있다.
둔파 인가에 의한 방전에서는 방전 개시 임계값이 중요한 파라미터이다. 따라서, 3전극 구조에서의 방전 개시 임계값을 다음과 같이 정의한다.
VtXY : XY 전극간의 셀 전압이 플러스일 때의 XY 전극간의 방전 개시 임계값
VtYX : XY 전극간의 셀 전압이 마이너스일 때의 XY 전극간의 방전 개시 임계값
VtAY : AY 전극간의 셀 전압이 플러스일 때의 AY 전극간의 방전 개시 임계값
VtYA : AY 전극간의 셀 전압이 마이너스일 때의 AY 전극간의 방전 개시 임계값
VtAX : AX 전극간의 셀 전압이 플러스일 때의 AX 전극간의 방전 개시 임계값
VtXA : AX 전극간의 셀 전압이 마이너스일 때의 AX 전극간의 방전 개시 임계값
여기서는 일례로서, 초기화를 시작하기 직전(즉 시각 t0)의 XY 전극간의 벽 전압이, 전 점등 셀에서는 마이너스, 전 소등 셀에서는 플러스이며, AY 전극간의 벽 전압이 전 점등 셀에서는 제로, 전 소등 셀에서는 플러스인 경우에 대하여 설명한다(도면에서는 벽 전압의 플러스와 마이너스가 반전되어 있는 것에 주의).
도 5에서, XY 전극간 및 AY 전극간의 인가 전압(마이너스)이 모두 증가하면, 우선 먼저 전 점등 셀의 셀 전압이 시각 t1에서 임계값에 도달하여, 전 점등 셀에서 XY 전극간의 방전(이하, XY 방전이라고 함)이 시작된다. 이 방전은, 인가 전압이 마이너스의 피크값에 도달할 때까지 계속되며, XY 전극간의 셀 전압을 -VtYX로 유지한다. 즉, 인가 전압의 변화에 대응하여 벽 전압도 변화된다. 시각 t1보다 후의 시각 t2에서 전 소등 셀에서 XY 방전이 시작된다. 전 소등 셀에서도 전 점등 셀과 마찬가지로, 인가 전압이 마이너스의 피크값에 도달할 때까지 방전이 계속되며, XY 전극간의 셀 전압이 -VtYX로 유지된다. 따라서, 제1 단계의 둔파 인가가 종료된 시각 t3에서, 전 점등 셀에서도 전 소등 셀에서도 XY 전극간의 벽 전압은 -VtYX이다.
한편, AY 전극간에 주목하면, 전 점등 셀 및 전 소등 셀 중 어느 쪽에서도, XY 방전이 시작된 후, AY 전극간의 벽 전압이 변화된다. 단, 이 변화는, AY 전극간의 방전(이하, AY 방전이라고 함)에서 발생하지 않고, XY 전극간의 벽 전압의 변화에 수반되는 상대적인 변화이다. 따라서, AY 전극간의 셀 전압은 임계값 -VtYA로 유지되지 않고, 단조롭게 마이너스측으로 계속해서 증가한다. AY 전극간에 인가하는 제1 단계의 둔파의 진폭이 충분히 큰 값이 아니면, 전 점등 셀 및 전 소등 셀 중 어느 쪽에서도 AY 전극간의 방전이 시작되지 않는다. 이 때문에, 제1 단계의 둔파 인가가 종료된 시각 t3에서, 전 점등 셀과 전 소등 셀에서 AY 전극간의 벽 전압이 다르다. 전 점등 셀의 벽 전압은 전 소등 셀의 벽 전압보다 크다.
제2 단계의 둔파 인가가 시작되면, 인가 전압의 극성이 반전된다. 우선, 전 점등 셀에서 시각 t4에서 AY 방전이 시작된다. 방전 중에는, 전 점등 셀의 AY 전극간의 셀 전압을 VtAY로 유지하도록 AY 전극간의 벽 전압이 변화된다. 그리고, 이 변화에 호응하여 XY 전극간의 셀 전압도 변화한다. 그러나, XY 전극간의 변화는 AY 전극간의 방전에 의해 상대적으로 XY 전극간의 벽 전압이 변화되는 현상으로, XY 전극간의 벽 전압은 직접적으로는 제어되지 않는다. 직접적인 제어가 시작되는 것은, XY 전극간의 방전이 시작되는 시각 t6이다.
전 소등 셀에서는, 시각 t5에서 XY 방전이 시작되고, 방전 중에는 XY 전극간의 셀 전압을 VtXY로 유지하도록 XY 전극간의 벽 전압이 변화된다. 그리고, AY 전극간의 벽 전압도 변화된다. 그러나, 이것은 XY 방전에 의해 상대적으로 AY 전극간의 벽 전압이 변화됨으로써 일어나는 현상이며, AY 전극간의 벽 전압이 AY 방전에 의해 직접적으로 제어됨으로써 일어나는 현상이 아니다. 직접 제어가 시작되는 것은, AY 전극간의 방전이 시작되는 시각 t7이다.
제2 단계의 둔파 인가가 종료된 시점에서는, 전 점등 셀 및 전 소등 셀의 양방에서, XY 전극간의 벽 전압은 VrXY2-VtXY, AY 전극간의 벽 전압은 VrAY2-Vt AY이다. 즉, XY 전극간의 벽 전압 및 AY 전극간의 벽 전압을 원하는 값으로 제어하기 위한 필요 조건은, 제2 단계의 둔파 인가에 의해 XY 전극간과 AY 전극간의 양방에서 방전이 발생하고, 또한 각각의 방전 기간이 시간적으로 중첩되는 것이다. 이하, 임의의 시간에 2개 전극간(2개소)에서 방전이 발생하는 현상을, "동시 방전"으로 호칭한다.
또한, 여기서 설명한 셀의 행동은, 어디까지나 일례이며, 다른 예도 있다. 예를 들면, 제2 단계의 둔파 인가에 의해 전 점등 셀에서 XY 방전이 발생한 후에 AY 방전이 발생하는 경우도 있다. XY 전극간과 AY 전극간의 어느 쪽에서 먼저 방전이 발생할지는, 초기화의 직전에서의 벽 전압의 상태, 제1 및 제2 둔파의 설정 전압에 의존한다. 단, 어느 쪽의 방전이 먼저 발생한다고 해도, 제2 단계의 둔파 인가 중에 XY 전극간과 AY 전극간의 동시 방전이 발생하도록 구동 전압을 설정해야한다.
도 6에서는, 제1 둔파의 진폭을 작게 함으로써, 전 소등 셀의 발광량이 저감되어 있다. 그러나, 제2 둔파의 인가 중에 전 점등 셀에서 동시 방전이 발생하지 않는다. 제2 둔파의 인가 종료 시각의 전 점등 셀에서의 XY 전극간의 벽 전압은, 제어 목표값이 아니다. 이것은, 전 점등 셀에 대한 어드레싱을 불확실하게 하여, 오점등 또는 오소등을 발생시킨다.
이상의 설명과 같이, 3전극 구조에서의 복잡한 방전을 제어하면서, 전 소등 셀의 벽 전압 기입량의 하한을 확인하는 것은 매우 어렵기 때문에, PDP의 표시에서 암실 콘트라스트비를 충분히 개선할 수 없었다. 또한, 암실 콘트라스트비의 개선만을 중시한 경우에는, 점등 실패가 발생하기 쉬워, 표시의 흐트러짐이 현저해졌다.
제1 해결 수단으로서, 본 발명에서는, 어드레싱의 준비 조작으로서 다음의 3개의 조작을 순서대로 행한다. (1) 전 점등 셀의 대전 상태를 전 소등 셀의 대전 상태에 가깝게 한다. 보다 상세하게는, 셀 전압 평면에서의 전 점등 셀의 벽 전압점을 전 소등 셀의 벽 전압점을 통과하는 기울기 1/2의 직선의 근방으로 이동시킨다. (2) 둔파 인가에 의해 전 점등 셀 및 전 소등 셀에서 방전을 발생시켜, 셀 전압 평면 상에서의 이들 셀의 벽 전압점을 동시 초기화 확정 영역 내에 포함시킨다. 동시 초기화 확정 영역이란, 적절한 둔파 인가에 의해 동시 방전을 확실하게 발생시킬 수 있는 조건 범위이다. (3) 둔파 인가에 의해 동시 방전을 발생시켜 전 점등 셀 및 전 소등 셀의 벽 전압을 설정값에 일치시킨다. 이와 같이, (2)의 조작의 전 처리로서 (1)의 조작을 행함으로써, (2)의 조작의 목적을 달성하는 둔파의 진폭이 작아진다. 둔파의 진폭이 작으면, 전 소등 셀의 벽 전압 기입량(즉, 발광량)이 적다. 따라서, (1) 및 (2)의 조작을 행함으로써, 배경 발광의 휘도를 종래와 비교하여 낮게 할 수 있다.
제2 해결 수단으로서, 본 발명에서는, 어드레싱의 준비 조작으로서 다음의 3개의 조작을 순서대로 행한다. (1) 둔파 인가에 의해 셀 전압 평면에서의 전 점등 셀의 벽 전압점을 동시 초기화 확정 영역 내에 들어가지 않도록 해당 영역에 가깝게 한다. (2) 전 점등 셀에서만 방전을 발생시켜 전 점등 셀의 벽 전압점을 동시 초기화 확정 영역 내에 포함시킨다. (3) 둔파 인가에 의해 동시 방전을 발생시켜 전 점등 셀 및 전 소등 셀의 벽 전압을 설정값에 일치시킨다. 이들 조작 중, (1)의 조작의 목적을 달성하는 둔파의 진폭은, 벽 전압점을 동시 초기화 확정 영역 내에 포함시킨 경우보다 작다. 둔파의 진폭이 작으면, 전 소등 셀의 벽 전압 기입량(즉, 발광량)이 적다. (2)의 조작에서는 전 소등 셀은 발광하지 않는다. 따라서, (1) 및 (2)의 조작을 행함으로써, 배경 발광의 휘도를 종래와 비교하여 낮게 할 수 있다.
<실시예>
〔셀의 동작 해석〕
우선, 둔파 인가에 의한 어드레싱 준비의 과정을 셀의 상태에 주목하여 해석하는 방법을 설명한다. 도 1과 같이 제1 전극(표시 전극 X), 제2 전극(표시 전극 Y) 및 제3 전극(어드레스 전극 A)의 3개의 전극을 갖는 셀에서의 방전에 관계되는 상태는, XY 전극간의 셀 전압과 AY 전극간의 셀 전압으로 기술할 수 있다. 어드레스 전극 A와 표시 전극 X와의 전극간(이것을 AX 전극간이라고 함)의 셀 전압은, XY 전극간의 셀 전압과 AY 전극간의 셀 전압의 차로서 나타낼 수 있기 때문에, XY 전극간 및 AY 전극간의 전압으로 셀의 상태가 결정된다. 셀의 상태를 기술하는 셀 전압의 조합은, 이 이외에, AX 전극간의 셀 전압과 AY 전극간의 셀 전압의 세트, AX 전극간의 셀 전압과 XY 전극간의 셀 전압의 세트가 있다. 어떤 세트를 선택할지는 임의이다. 단, 일반적으로는 XY 전극간에서 표시 방전을 일으키고, AY 전극간에서 어드레스 방전을 일으키기 때문에, XY 전극간의 셀 전압과 AY 전극간의 셀 전압의 세트를 선택하는 것이 바람직하다.
〔셀 전압 평면의 설명〕
3전극 구조의 PDP의 동작 해석에 셀 전압 평면을 이용한다. 여기서 상정하는 셀 전압 평면은, 도 7과 같이, 횡축에 XY 전극간의 셀 전압 VcXY를 취하고, 종축에 AY 전극간의 셀 전압 VcAY를 취하는 직교 좌표 평면이다. 셀 전압 평면 상에서는, 셀 전압, 벽 전압 및 인가 전압의 관계가 점과 화살표에 의해 기하적으로 표시된다. 평면 상의 점인 셀 전압점은, XY 전극간 및 AY 전극간의 셀 전압의 값을 나타낸다. 인가 전압이 0(제로)일 때의 셀 전압은 벽 전압과 같기 때문에, 이 상태 에 대응한 셀 전압점을 "벽 전압점"이라고 한다. 셀에 전압이 인가되거나, 벽 전압이 변화되면, 셀 전압점은 인가 전압의 크기 또는 벽 전압의 변화량에 따른 거리만큼 이동한다. 이 이동이 2차원의 벡터로서 화살표로 표시된다.
〔Vt 폐곡선의 설명〕
도 8은 Vt 폐곡선의 설명도이다. 초기화 동작에서는 상술한 바와 같이 정의된 방전 개시 임계값 VtXY, VtYX, VtAY, VtYA, VtAX, VtXA가 중요하다. 셀 전압 평면 상에 방전 개시 임계값점을 플롯하면 육각형이 나타난다. 이 육각형이 "Vt 폐곡선"으로 불린다. Vt 폐곡선은 방전이 발생하는 전압 범위를 나타낸다. 방전이 정지하고 있는 상태의 셀 전압점, 즉 벽 전압점은 반드시 Vt 폐곡선의 내측에 위치한다. 도 8의 Vt 폐곡선에서의 6개의 변, AB, BC, CD, DE, EF, FA는 각각 다음과 같이 1개의 전극간의 방전에 대응한다.
변 AB : 표시 전극 Y를 음극으로 하는 AY 방전
변 BC : 표시 전극 X를 음극으로 하는 AX 방전(AX 전극간의 방전)
변 CD : 표시 전극 X를 음극으로 하는 XY 방전
변 DE : 어드레스 전극 A를 음극으로 하는 AY 방전
변 EF : 어드레스 전극 A를 음극으로 하는 AX 방전
변 FA : 표시 전극 Y를 음극으로 하는 XY 방전
또한, 6개의 정점 A, B, C, D, E, F는 2개의 방전 개시 임계값을 동시에 만족시키는 점(이들을 "동시 방전점"이라고 함)이며, 다음의 조합의 동시 방전에 대 응한다.
점 A : 표시 전극 Y를 공통 음극으로 하는 XY 전극간 및 AY 전극간의 동시 방전
점 B : 어드레스 전극 A를 공통 양극으로 하는 AY 전극간 및 AX 전극간의 동시 방전
점 C : 표시 전극 X를 공통 음극으로 하는 AX 전극간 및 XY 전극간의 동시 방전
점 D : 표시 전극 Y를 공통 양극으로 하는 XY 전극간 및 AY 전극간의 동시 방전
점 E : 어드레스 전극 A를 공통 음극으로 하는 AY 전극간 및 AX 전극간의 동시 방전
점 F : 표시 전극 X를 공통 양극으로 하는 XA 전극 사이 및 XY 전극간의 동시 방전
도 9는 Vt 폐곡선의 실측예를 도시하는 도면이다. 도 9에서, XY 방전에 관계되는 부분이 직선이 아니라 조금 일그러져 있지만, Vt 폐곡선은 육각형에 가까운 형태를 이루고 있다. 이하에서는 Vt 폐곡선을 육각형으로 간주하여 의론한다. 이상의 셀 전압 평면과 Vt 폐곡선을 이용하면, 둔파를 인가했을 때의 셀의 동작이 명백해진다.
〔하나의 전극간에서의 방전의 해석〕
우선, 하나의 둔파로 XY 방전, AY 방전, 및 AX 방전 중의 어느 하나(예를 들 면 XY 방전)가 발생하는 경우를 상정한다. 도 10은 둔파 인가에 의한 XY 방전의 해석의 설명도이다. 도 10의 (a)에서 점0은 둔파를 인가하기 직전의 셀 전압점이다. 둔파를 인가하면, 셀 전압점이 점0으로부터 점1을 향하여 이동한다. 이 이동에서 셀 전압점이 Vt 폐곡선을 통과할 때, XY 전극간의 셀 전압이 방전 개시 임계값 VtXY를 초과하기 때문에, XY 방전이 발생한다. 둔파 인가에 의한 방전에서는, 일단 셀 전압이 임계값을 초과하면, 셀 전압을 임계값으로 유지하도록 벽 전압이 기입된다. 이 기입이 벽 전압 벡터11'(시점이 점1이고 종점이 점1')로 나타난다. 둔파는 그 전압값이 피크에 도달할 때까지 계속해서 증가하기 때문에, 그 증가분의 인가 전압 벡터1’2가 가해져, 셀 전압점은 점1’로부터 점2로 이동한다. 마찬가지의 과정은 둔파의 전압값이 피크에 도달할 때까지 반복된다. XY 방전이 발생하고 있기 때문에, 주로 X 전극과 표시 전극 Y 사이를 전하가 이동한다. X 전극에 +Q, 표시 전극 Y에 -Q의 벽 전하의 이동이 있었다고 하면, XY 전극간에서 Q-(-Q)=2Q, AY 전극간에서 -(-Q)=Q의 벽 전하가 이동하게 된다. 따라서, 상술한 바와 같이 양축을 취한 셀 전압 평면에서는, XY 방전에 의한 기입 방향이 기울기 1/2로 된다. 또한, 이 기울기는 엄밀하게는 벽 전하가 아니라 벽 전압으로부터 구해져야 하며, 전극을 피복하는 유전체층의 형상이나 재질에 의존한다. 단, 실측에서의 기울기는 거의 1/2이기 때문에, 해석에서는 기울기를 1/2에 근사시킨다.
하나의 둔파의 인가가 종료된 시점의 셀 전압점 및 둔파 인가에 수반하는 벽 전압 변화의 총량은, 도 10의 (b)와 같이 기하학적으로 구할 수 있다. 그 수순은 다음과 같다. 초기 상태의 벽 전압점을 기점으로 하여 인가 전압 벡터를 순서대로 가하여, 총 인가 전압 벡터05를 그린다. 총 인가 전압 벡터05의 종점5를 통과하는 기울기 1/2의 직선을 긋는다. 그리고, 도면을 판독한다. 기울기 1/2의 직선과 Vt 폐곡선과의 교점5’가 이동 후의 셀 전압점이고, 점5로부터 점5’까지의 거리가 벽 전압 변화의 총량이다. 도 10의 (b)에서의 벡터55’는 도 10의 (a)의 벽 전압 벡터의 총합에 상당한다. 또한, 여기서 주의해야 할 것은, 실제로는 셀 전압은 도 10의 (b)의 점5와 같은 큰 값으로 되지 않고, 셀 전압점은 도 10의 (a)와 같이 Vt 폐곡선의 근방을 이동하는 것이다.
도 10에서는 XY 방전을 예로 들었지만, AX 방전 및 AY 방전에 대해서도 마찬가지로 해석할 수 있다. 도 11은 3종의 방전 각각에 따라서 기입되는 벽 전압 벡터의 방향을 도시한다. 도 11에서, ○은 둔파 인가의 개시 시점의 벽 전압점, 실선 화살표는 인가 전압 벡터, 파선 화살표는 벽 전압 벡터, ●은 둔파 인가의 종료 시점의 벽 전압점이다. XY 방전에서는 벽 전압 벡터의 방향이 기울기 1/2, AY 방전에서는 기울기 2, AX 방전에서는 기울기 -1로 된다.
〔동시 방전의 해석〕
다음으로, 하나의 둔파에서 XY 방전, AY 방전, 및 AX 방전 중 2개(예를 들면 XY 방전과 AY 방전)가 동시에 발생하는 경우를 상정한다. 도 12는 동시 방전의 해석의 설명도이다. 여기서는, XY 방전이 AY 방전보다 빠르게 발생하고, 그 후에 동시 방전이 발생하는 경우에 대해 설명한다. 도 12와 같이, XY 방전과 AY 방전의 동시 초기화점 I를 통과하는 기울기 1/2의 직선을 긋는다. 도 10의 (b)와 같이, 초기 상태의 벽 전압점을 기점으로 하여 인가 전압 벡터를 순서대로 가하여, 총 인가 전압 벡터01을 그린다. 총 인가 전압 벡터01의 종점1이 기울기 1/2인 직선보다 아래에 있는 경우에는, XY 방전만이 발생하는 경우이다. 이 경우이면, 도 10에서 설명한 방법을 이용하면 된다. 점1이 기울기 1/2인 직선보다 위에 있는 경우가, XY 방전이 발생한 후에 XY 전극간과 AY 전극간의 동시 방전이 발생하는 경우이다. 이 경우, 점1로부터 동시 초기화점 I로의 이동이 벽 전압 벡터가 된다. 이 경우에는, 인가 전압의 상승에 수반하여 연장되는 인가 전압 벡터가 기울기 1/2인 직선과의 교점1’에 도달할 때까지는, XY 방전에 의해 기울기 1/2의 벽 전압 벡터가 연장되도록 벽 전압은 기입된다. 인가 전압이 정확히 교점1’에 대응하는 값이 되면, 셀 전압점은 동시 방전점 I에 도달한다. 이 점은, XY 방전과 AY 방전이 동시에 발생하기 때문에, XY 전극간의 셀 전압이 VtXY로, AY 전극간의 셀 전압이 VtAY로 유지된다. 즉, 일단 인가 전압 벡터가 교점1’에 도달하면, 셀 전압점은 동시 방전점에 클립된다.
〔2단계의 둔파 인가에 의한 초기화의 해석〕
이상을 근거로 하여, 도 5 및 도 6의 동작의 해석을 시도한다. 도 13은 도 5의 동작을 도시하는 셀 전압 평면도이고, 도 14는 도 6의 동작을 도시하는 셀 전압 평면도이다. 이들 도면에서 (a)가 전 점등 셀, (b)가 전 소등 셀의 동작을 나타낸다. 도 5, 도 6의 각 시각의 셀 전압 위치를 t0, t1, …을 사용하여 도시하고 있다.
〔적정한 초기화〕
도 13의 (a)에서, 초기화 개시 시점의 전 점등 셀의 셀 전압점은 점 A이다. 도 5의 파형에서는 초기화의 최초에 인가 전압이 계단 형상으로 변화되기 때문에, 셀 전압점은 점 B로 이동한다. 마이너스의 제1 둔파의 인가에 의해, 점 C에서 방전이 시작되어 벽 전압이 기입된다. 방전은 XY 방전이기 때문에, 기입 방향은 기울기 1/2의 방향이다. 제1 둔파가 종료되었을 때의 셀 전압점은 점 E이다. 제1 둔파로부터 제2 둔파로 이동하는 시점에서의 인가 전압의 급격한 변화에 수반하여, 셀 전압점은 점 F로 이동한다. 제2 둔파의 인가에 의해, 점 G에서 방전이 시작되어 벽 전압이 기입된다. 방전은 AY 방전이기 때문에, 벽 전압은 기울기 2의 방향으로 기입된다. AY 방전이 시작되면, 셀 전압점은 Vt 폐곡선에 따라 우측으로 이동한다. 이것은, AY 전극간의 셀 전압을 VtAY로 유지하면서, XY 전극간의 셀 전압이 증가되고 있는 것을 의미한다. XY 전극간의 셀 전압이 증가되어 임계값 VtXY에 도달하면, Y 전극간과 AY 전극간의 동시 방전이 발생한다. 동시 방전이 계속되는 동안에는 인가 전압의 증가분만큼 벽 전압이 기입되기 때문에, 셀 전압점은 점 I에 고정된다. 즉, 도 13의 (a)로부터는 전 점등 셀에 대해서는 적정하게 초기화가 행해지는 것을 알 수 있다.
이와 같이 초기화가 적정하게 행해지면, 초기화가 종료된 직후의 셀 전압점은, 육각형인 Vt 폐곡선의 우측 상의 정점, 즉 동시 방전의 조건을 나타내는 동시 초기화점으로 된다.
도 13의 (b)에서, 초기화 개시 시점의 전 소등 셀의 셀 전압점은 점 J이다. 도 5의 파형에서는 초기화의 최초에 인가 전압이 계단 형상으로 변화되기 때문에, 셀 전압점은 점 K로 이동한다. 마이너스의 제1 둔파의 인가에 의해, 점 L에서 방전이 시작되어 벽 전압이 기입된다. 방전은 XY 방전이기 때문에, 기입 방향은 기울기 1/2의 방향이다. 제1 둔파가 종료된 시점의 셀 전압점은 점 N이다. 제1 둔파로부터 제2 둔파로 이동하는 시점에서의 인가 전압의 급격한 변화에 수반하여, 셀 전압점은 점 O로 이동한다. 제2 둔파의 인가에 의해, 점 P에서 방전이 시작되어 벽 전압이 기입된다. 방전은 XY 방전이기 때문에, 벽 전압은 기울기 1/2의 방향으로 기입된다. XY 방전이 시작되면, 셀 전압점은 Vt 폐곡선을 따라 위로 이동한다. 이것은, XY 전극간의 셀 전압을 VtXY로 유지하면서, AY 전극간의 셀 전압이 증가되고 있는 것을 의미한다. AY 전극간의 셀 전압이 증가되어 임계값 VtAY에 도달하면, XY 전극간 및 AY 전극간의 동시 방전이 발생한다. 동시 방전이 계속되는 동안에는 인가 전압의 증가분만큼 벽 전압이 기입되기 때문에, 셀 전압점은 점 R로 고정된다. 즉, 도 13의 (b)로부터 전 소등 셀에 대하여 적정하게 초기화가 행해지는 것을 알 수 있다.
〔적정하지 않은 초기화〕
도 14의 (a)에도 도 13의 (a)와 마찬가지로, 초기화 개시 시점의 전 점등 셀의 셀 전압점은 점 A이다. 도 6의 파형에서는 초기화의 최초에 인가 전압이 계단 형상으로 변화되기 때문에, 셀 전압점은 점 B로 이동한다. 마이너스의 제1 둔파의 인가에 의해, 점 C에서 방전이 시작되어 벽 전압이 기입된다. 여기까지의 상태 천이는 도 13의 (a)과 동일하다. 제1 둔파가 종료된 시점의 셀 전압점은 도 13의 (a)의 점 E보다 조금 위의 점 E’이다. 제1 둔파로부터 제2 둔파로 이동하는 시점에서의 인가 전압의 급격한 변화에 수반하여, 셀 전압점은 점 F’로 이동한다. 제2 둔파의 인가에 의해, 점 G’에서 방전이 시작되어 벽 전압이 기입된다. 방전은 AY 방전이기 때문에, 벽 전압은 기울기 2의 방향으로 기입된다. AY 방전이 시작되면, 셀 전압점은 Vt 폐곡선을 따라 우측으로 이동한다. 이것은, AY 전극간의 셀 전압을 VtAY로 유지하면서, XY 전극간 셀 전압이 증가되고 있는 것에 대응한다. 그러나, 인가 전압이 충분히 커지지 않기 때문에, XY 전극간의 셀 전압은 임계값 VtXY에 도달하지 않는다. 즉, 동시 초기화점까지 셀 전압점이 이동하지 않는다. 이 경우의 초기화의 결과는, AY 전극간의 벽 전압은 설정 그대로이지만, XY 전극간의 벽 전압은 설정 그대로가 아니다. 도 14의 (a)로부터는 전 점등 셀에 대해서는 적정하게 초기화가 행해지지 않는 것을 알 수 있다.
도 14의 (b)에서도 도 13의 (b)와 마찬가지로, 초기화 개시 시점의 전 점등 셀의 셀 전압점은 점 J이다. 도 6의 파형에서는 초기화의 최초에 인가 전압이 계단 형상으로 변화되기 때문에, 셀 전압점은 점 K로 이동한다. 마이너스의 제1 둔파의 인가에 의해, 점 L에서 방전이 시작되어 벽 전압이 기입된다. 여기까지의 상태 천이는 도 13의 (b)와 동일하다. 제1 둔파가 종료된 시점의 셀 전압점은 점 N’이다. 제1 둔파로부터 제2 둔파로 이동하는 시점에서의 인가 전압의 급격한 변 화에 수반하여, 셀 전압점은 점 O’로 이동한다. 제2 둔파의 인가에 의해, 점 P’에서 방전이 시작되어 벽 전압이 기입된다. 방전은 XY 방전이기 때문에, 벽 전압은 기울기 1/2의 방향으로 기입된다. XY 방전이 시작되면, 셀 전압점은 Vt 폐곡선을 따라 위로 이동한다. 이것은, XY 전극간의 셀 전압을 Vtxy로 유지하면서, AY 전극간의 셀 전압이 증가되고 있는 것을 의미한다. AY 전극간의 셀 전압이 증가되어 임계값 VtAY에 도달하면, XY/AY 동시 방전이 발생한다. 동시 방전이 계속되는 동안, 셀 전압점은 점 R(동시 초기화점)로 고정된다. 즉, 도 14의 (B)로부터는 소등 셀에 대해서는 적정하게 초기화가 행해지는 것을 알 수 있다.
〔적정한 초기화의 조건〕
다음으로, 둔파를 이용한 초기화에서 기대한 바와 같이 벽 전압이 설정되거나 설정되지 않은 이유에 대하여 고찰한다.
도 15는 적정한 초기화의 조건의 설명도이다. 여기서는, 도 3의 구동 파형을 적용한 2단계의 둔파 인가에 의한 초기화를 상정한다. 최후의 둔파 인가(도 3의 2단째)에서, 그 종료 시점의 X 전극의 전위를 +VrX,표시 전극 Y의 전위를 -VrY로 한다.
초기화가 기대한 대로이면, 종료 시점의 셀 전압점은 동시 초기화점이다. 따라서, 동시 초기화점으로부터 좌측으로 VrX+VrY의 분만큼 어긋나고, 하방으로 Vr Y의 분만큼 어긋난 점이 초기화 후의 벽 전압점이다. 또한, 소등 셀에서는 어드레스 기간 및 서스테인 기간에 벽 전압이 거의 변화되기 않기 때문에, 임의의 서브 프레임의 어드레싱 준비로서의 초기화를 개시하는 시점에서, 전 소등 셀(하나 전의 서브 프레임에서의 소등 셀)의 벽 전압점은 동시 초기화점 또는 그 근방이다.
초기화가 기대한 대로 되기 위해서는, 최후의 둔파에서 방전이 발생해야만 한다. 이 조건을 만족시키는 영역은, 초기화 후의 벽 전압점보다 우측 위의 영역이다. 또한 최후의 둔파에 의한 방전을 분류하면, 동시 방전까지 진행하는 경우, XY 방전만으로 동시 방전까지 진행하지 않는 경우, 및 AY 방전만으로 동시 방전까지 진행하지 않는 경우가 있다. 이들 3개의 경우의 각각에 대응하는 영역을 도면에서 Ⅲ, Ⅱ, Ⅰ로 나타낸다. 3개의 영역은, 초기화 후의 벽 전압점을 통과하는 기울기 2와 기울기 1/2의 2개의 직선으로 결정된다. 최후의 둔파에서 적정한 초기화가 확실하게 행해지는 것은, 도면에서의 Ⅲ의 영역뿐이다. 이 영역을 "동시 초기화 확정 영역"으로 호칭한다.
〔2단계의 초기화의 한계〕
상술한 고찰로부터, 최후의 둔파 인가를 시작하기까지, 어떠한 조작으로 전 점등 셀 및 전 소등 셀의 양방의 벽 전압점을 동시 초기화 확정 영역으로 이동시켜야만 하는 것이 판명되었다. 따라서, 종래와 마찬가지의 2단계의 둔파 파형에서의 문제 해결을 검토한다.
도 16은 2단계의 둔파 인가에 의한 초기화에서, 1단째의 둔파에서 전 점등 셀의 벽 전압점을 동시 초기화 확정 영역으로 이동시키는 조작의 설명도이다. 1단째의 둔파 인가의 개시 시점에서, 전 점등 셀의 셀 전압점은 점 1, 전 소등 셀의 셀 전압점은 점 2이다. 점 1을 통과하는 기울기 1/2의 직선은 동시 초기화 확정 영역과 점 3에서 교차한다.
전 점등 셀의 셀 전압점이 XY 방전에 의해 점 1로부터 동시 초기화 확정 영역으로 이동할 때의 벡터는, 벡터a(=벡터13)보다 커야만 한다. 이 조건을 만족시켜, 전 점등 셀의 셀 전압점을 동시 초기화 확정 영역으로 이동시키는 인가 전압 벡터는, 점1로부터 점4까지의 벡터b이다. 이것은, 그 종점4로부터 벡터a만큼 이동하면 Vt 폐곡선에서의 좌단 변(임계값-VtXY의 변)에 도달하는 벡터이다. 이 벡터b는 전 소등 셀에도 가해지기 때문에, 제1 둔파에서 전 소등 셀에 많은 벽 전압이 기입된다. 기입되는 벽 전압 벡터량은, 전 점등 셀의 벽 전압점을 통과하는 기울기 1/2의 직선과, 전 소등 셀의 벽 전압점을 통과하는 기울기 1/2의 직선과의 거리에 비례한다. 즉, 2단계의 초기화에서는, 전 점등 셀의 셀 전압점을 동시 초기화 확정 영역으로 이동시킴으로써 전 소등 셀의 발광량이 많아지게 된다.
〔본 발명의 구동 방법에 의한 초기화〕
〔제1 형태〕
상술한 고찰에 의해 과제를 해결하기 위한 하나의 효과적인 조작이 도출되었다. 그 조작이란, 2단계의 둔파 인가를 시작하기 이전에, 전 점등 셀의 벽 전압점을 전 소등 셀의 벽 전압점을 통과하는 기울기 1/2의 직선에 근접하도록 이동시켜 두는 것이다. 이 조작은, 2단의 둔파의 전에 다른 하나의 둔파를 가함으로써 실현된다. 가하는 파형은 반드시 둔파에 한정되지 않고 고주파이어도 되지만, 구동 회로를 복잡하게 하지 않기 위해서는 둔파가 최적이다. 새롭운 둔파를 가하기 때문 에, 초기화의 구성은 3단계로 된다. 이하에서는, 본 발명에 특유의 조작에 관계되는 둔파를, 다른 2개의 둔파와 구별하기 위해서, "부가 둔파"라고 하는 경우가 있다.
도 17은 본 발명의 원리의 설명도이다. 전 점등 셀의 벽 전압을 상기 직선에 가깝게 하기 위해서는, AY 방전 또는 AX 방전을 발생시킬 수밖에 없다. 어느 쪽의 방전이 바람직할지는, 서스테인 기간의 최후의 표시 방전으로 결정된다. 예를 들면 최후의 표시 방전의 양극이 X 전극이면, 서스테인 기간에 이어지는 초기화 기간의 개시 시점에서, 전 점등 셀의 벽 전압점은 셀 전압 평면에서의 종축의 좌측에 위치한다. 이 경우에는 AX 방전쪽이 AY 방전보다 효율적으로 전 점등 셀의 벽 전압점을 상기 직선에 가깝게 할 수 있다. AX 방전은 도면에서의 실선 화살표로 나타내는 인가 전압 벡터에 의해 발생하여, 기울기 -1의 방향의 벽 전압 기입을 발생시킨다. 인가 전압 벡터의 소실, 즉 전압 인가의 종료는, 도면에서는 벽 전압 벡터가 실선 화살표의 역방향으로 평행 이동하는 것이다. 따라서, AX 방전에 의해 전 점등 셀의 벽 전압점은 점1로부터 점2로 이동하고, 그에 의하여 전 소등 셀의 벽 전압점을 통과하는 기울기 1/2의 직선에 근접함과 함께, 필연적으로 전 소등 셀의 벽 전압점에도 근접한다. AX 방전을 발생시키는 인가 전압 벡터는 전 소등 셀에도 가해진다. 그러나, 인가 전압 벡터가 Vt 폐곡선에 도달하지 않으면, 방전은 발생하지 않아 무용의 발광도 없다. AX 방전을 발생시키는 인가 전압 벡터의 크기를 선정할 때에는, 전 소등 셀에서 방전이 발생하지 않도록 유의해야 한다. AX 방전에 의해 전 점등 셀의 벽 전압점을 상기 직선에 가깝게 하면, 2단째의 둔파 인가 에서는 점2로부터 동시 초기화 확정 영역까지의 이동을 달성하면 된다. 달성에 필요한 인가 전압 벡터는 점1로부터 동시 초기화 확정 영역에의 이동에 필요한 인가 전압 벡터보다 작다. 즉, 전 소등 셀을 발광시키지 않고서, 전 점등 셀 및 전 소등 셀의 벽 전압점을 동시 초기화 확정 영역으로 이동시키는 것이 가능하다. 벽 전압점이 동시 초기화 확정 영역에 있으면, 최후(3단째)의 둔파에서 확실하게 벽 전압을 원하는 값으로 설정할 수 있다.
도 18은 본 발명의 초기화의 수순을 도시한다. 제1 단계로서, 전 점등 셀의 벽 전압점1을 점2로 이동시켜 전 소등 셀의 벽 전압점1b에 가깝게 한다. 제2 단계로서, 전 점등 셀의 벽 전압점2를 동시 초기화 확정 영역 내의 점3으로 이동시킨다. 이 때, 전 소등 셀의 벽 전압점1b는 동시 초기화 확정 영역 내의 점2b로 이동한다. 마지막으로 제3 단계로서, 동시 방전을 발생시켜, 전 점등 셀 및 전 소등 셀의 벽 전압점을 점4에 일치시킨다.
〔제2 형태〕
상술한 제1 형태에서는 3단계의 초기화에서의 최초의 조작으로서 부가 둔파를 인가하는 데 대하여, 제2 형태에서는 3단계에서의 2단째의 조작으로서 부가 둔파를 인가한다. 즉, 도 19와 같이, 1단째의 둔파 인가로 전 점등 셀의 벽 전압점을 점1로부터 그보다 동시 초기화 확정 영역에 가까운 점2로 이동시켜 두고, 그 후에 부가 둔파의 인가로 점3으로부터 동시 초기화 확정 영역으로 전 점등 셀의 벽 전압점을 이동시킨다. 이것은 제1 형태에서의 1단째와 2단째의 순서를 교체한 형태라고 할 수 있다. 이 제2 형태는, 도 16의 조작과는 달리 1회의 XY 방전으로 강 제로 전 점등 셀의 벽 전압점을 동시 초기화 확정 영역으로 이동시키는 것이 아니다. 1단째의 XY 방전과 2단째의 AX 방전(또는 AY 방전)에 의해, 전 점등 셀의 벽 전압점은 동시 초기화 확정 영역으로 이동한다. 2단째의 인가 전압 벡터에 대해서는, 전 소등 셀에서 방전이 발생하지 않는 크기의 벡터인 것이 필수이다.
제2 형태의 2단째의 조작에서 전 소등 셀은 발광하지 않는다. 2단째에서 전 점등 셀 및 전 소등 셀의 벽 전압점이 동시 초기화 확정 영역으로 이동하기 때문에, 3단째에서는 동시 방전이 발생하여 기대한 대로의 초기화가 달성된다.
〔구동 파형의 실시예〕
도 20은 구동 파형의 실시예 1을 도시한다. 하나의 서브 프레임에 대하여, 초기화 기간, 어드레스 기간, 및 서스테인 기간에서, 초기화, 어드레싱 및 점등 유지가 행해진다. 어드레스 기간 및 서스테인 기간의 구동 파형은, 도 3의 종래예와 마찬가지이다.
초기화는 3단계로 분리된다. 1단째에서는 X 전극에 대하여 점증 바이어스가 행해지고, 그에 의해 XY 전극간 및 AX 전극간에 둔파가 가해진다. 2단째 및 3단째에서는 표시 전극 Y에 대하여 점증 바이어스가 행해지고, 그에 의해 XY 전극간 및 AY 전극간에 둔파가 가해진다. 3단계 중, 1단째의 둔파가 본 발명에 특유의 부가 둔파이다. 즉, 실시예 1은 상술한 제1 형태의 초기화에 적용된다. 1단째에서, 표시 전극 X에 대한 마이너스 둔파의 인가에 의해, 전 점등 셀에서만 AX 방전이 발생한다. 이 방전에 의해, 전 점등 셀의 벽 전압점이 전 소등 셀의 벽 전압점을 통과하는 기울기 1/2의 직선에 근접하고, 2단째에서 가해야만 하는 인가 전압이 내려간 다. 즉, 부가 둔파의 인가에 의해, 전 소등 셀의 초기화에 수반하는 발광을 저감할 수 있다.
도 21은 구동 파형의 실시예 2를 도시한다. 실시예 2 및 이하의 실시예에서, 어드레스 기간 및 서스테인 기간의 구동 파형은 도 3의 종래예와 마찬가지이기 때문에, 초기화 기간의 파형만 도시한다. 실시예 2에서도, 3단계 중 1단째의 둔파가 본 발명에 특유의 부가 둔파이다. 1단째에서, 어드레스 전극 A에 대한 플러스 둔파의 인가에 의해, 전 점등 셀에서만 AX 방전이 발생한다.
도 22는 구동 파형의 실시예 3을 도시한다. 실시예 3에서도, 3단계 중 1단째의 둔파가 본 발명에 특유의 부가 둔파이다. 1단째에서, 표시 전극 X에 대한 마이너스 둔파의 인가 및 어드레스 전극 A에 대한 플러스 구형파의 인가에 의해, 전 점등 셀에서만 AX 방전이 발생한다.
도 23은 구동 파형의 실시예 4를 도시한다. 실시예 4에서도, 3단계 중 1단째의 둔파가 본 발명에 특유의 부가 둔파이다. 1단째에서, 어드레스 전극 A에 대한 플러스 둔파의 인가 및 표시 전극 X에 대한 마이너스 구형파의 인가에 의해, 전 점등 셀에서만 AX 방전이 발생한다.
도 24는 구동 파형의 실시예 5를 도시한다. 실시예 5는 실시예 4의 변형예이다. 실시예 5에서는, 1단째 및 2단째에서 표시 전극 X에 인가하는 마이너스 구형파의 진폭이 공통이다. 공통화에 의해 구동에 필요한 전원의 수가 감소되어, 구동 회로가 염가로 된다.
도 25는 구동 파형의 실시예 6을 도시한다. 실시예 6은 실시예 3의 변형예 이다. 실시예 6에서는, 1단째에서 표시 전극 X에 인가하는 마이너스 둔파와 2단째에서 표시 전극 X에 인가하는 마이너스 구형파에서 진폭이 공통이다. 공통화에 의해 구동에 필요한 전원의 수가 감소되어, 구동 회로가 염가로 된다.
도 26은 구동 파형의 실시예 7을 도시한다. 실시예 7에서, 3단계 중 2단째의 둔파가 본 발명에 특유의 부가 둔파이다. 즉, 실시예 7은 상술한 제2 형태의 초기화에 적용된다. 1단째에서, 표시 전극 Y에 대한 플러스 둔파의 인가에 의해, 전 점등 셀 및 전 소등 셀에서 XY 방전이 발생한다. 이 방전에서는 전 점등 셀의 벽 전압점을 동시 초기화 영역까지 이동시킬 필요는 없기 때문에, 둔파의 진폭을 작게 함으로써, 전 소등 셀의 배경 발광을 저감할 수 있다. 2단째에서, 표시 전극 X에 대한 마이너스 구형파의 인가에 의해, 전 점등 셀에서만 벽 전압점을 동시 초기화 확정 영역으로 이동시키기 위한 AX 방전이 발생한다.
도 27은 구동 파형의 실시예 8을 도시한다. 실시예 8에서도, 3단계 중 2단째의 둔파가 본 발명에 특유의 부가 둔파이다. 2단째에서, 표시 전극 X에 대한 마이너스 둔파의 인가 및 어드레스 전극 A에 대한 플러스 구형파의 인가에 의해, 전 점등 셀에서만 AX 방전이 발생한다.
도 28은 구동 파형의 실시예 9를 도시한다. 실시예 9에서도, 3단계 중 2단째의 둔파가 본 발명에 특유의 부가 둔파이다. 2단째에서, 어드레스 전극 A에 대한 플러스 둔파의 인가 및 표시 전극 X에 대한 마이너스 구형파의 인가에 의해, 전 점등 셀에서만 AX 방전이 발생한다.
본 발명에 따르면, 전 소등 셀의 발광량을 최소한으로 억제하고, 또한 전 점등 셀 및 전 소등 셀의 초기화를 확실하게 행할 수 있다.

Claims (6)

  1. 표시 전극 X 및 표시 전극 Y의 배열과 어드레스 전극의 배열로 구성되는 전극 매트릭스를 가진 3전극 면 방전 AC형의 플라즈마 디스플레이 패널의 구동 방법으로서,
    표시면을 구성하는 셀의 벽 전압을 일치시키는 초기화, 표시 데이터에 따라 각 셀의 벽 전압을 제어하는 어드레싱, 및 점등해야 할 셀에서만 표시 방전을 발생시키는 점등 유지를 행하고,
    상기 초기화의 조작으로서, 적어도 하나의 전극의 전위를 단조 상승 또는 강하시키는 조작인 둔파 인가를 모든 셀에 대하여 3회 행하며,
    1회째의 둔파 인가에서는, 상기 어드레스 전극과 상기 표시 전극 X와의 전위차의 절대값을 단조 증가시킴으로써, 상기 초기화의 이전에 행해진 최후의 점등 유지에서 점등한 셀인 전(前) 점등 셀의 상기 어드레스 전극과 상기 표시 전극 X 사이에서 방전을 발생시키고, 상기 최후의 점등 유지에서 점등하지 않은 셀인 전 소등 셀에서는 방전을 발생시키지 않도록, 전 점등 셀의 벽전압과 전 소등 셀의 벽전압과의 차의 절대값을 1회째의 둔파 인가 전보다도 작게 하고,
    2회째의 둔파 인가에서는, 상기 표시 전극 X와 상기 표시 전극 Y 사이의 전위차의 절대값을 단조 증가시킴으로써, 전 점등 셀 및 전 소등 셀의 상기 표시 전극 X와 상기 표시 전극 Y 사이에서 방전을 발생시키며,
    3회째의 둔파 인가에서는, 상기 표시 전극 X와 상기 표시 전극 Y와의 전위차의 절대값 및 상기 표시 전극 Y와 상기 어드레스 전극 사이의 전위차의 절대값을 단조 증가시킴으로써, 전 점등 셀 및 전 소등 셀에서, 상기 어드레스 전극과 상기 표시 전극 Y 사이의 방전 및 상기 표시 전극 X와 상기 표시 전극 Y 사이의 방전을 발생시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  2. 제1항에 있어서,
    1회째의 둔파 인가에서는, 상기 표시 전극 X의 전위를 단조 강하시키고, 2회째의 둔파 인가에서는, 상기 표시 전극 Y의 전위를 단조 상승시키고, 3회째의 둔파 인가에서는, 상기 표시 전극 Y의 전위를 단조 강하시키는 플라즈마 디스플레이 패널의 구동 방법.
  3. 제1항에 있어서,
    1회째의 둔파 인가에서는, 상기 어드레스 전극의 전위를 단조 상승시키고, 2회째의 둔파 인가에서는, 상기 표시 전극 Y의 전위를 단조 상승시키고, 3회째의 둔파 인가에서는, 상기 표시 전극 Y의 전위를 단조 강하시키는 플라즈마 디스플레이 패널의 구동 방법.
  4. 표시 전극 X 및 표시 전극 Y의 배열과 어드레스 전극의 배열로 구성되는 전극 매트릭스를 가진 3전극 면 방전 AC형의 플라즈마 디스플레이 패널의 구동 방법으로서,
    표시면을 구성하는 셀의 벽 전압을 설정값에 일치시키는 초기화, 표시 데이터에 따라 각 셀의 벽 전압을 제어하는 어드레싱, 및 점등해야 할 셀에서만 표시 방전을 발생시키는 점등 유지를 행하고,
    상기 초기화의 조작으로서, 적어도 하나의 전극의 전위를 단조 상승 또는 강하시키는 조작인 둔파 인가를 모든 셀에 대하여 3회 행하며,
    1회째의 둔파 인가에서는, 상기 표시 전극 X와 상기 표시 전극 Y 사이의 전위차의 절대값을 단조 증가시킴으로써, 상기 초기화의 이전에 행해진 최후의 점등 유지에서 점등한 셀인 전 점등 셀 및 점등하지 않은 셀인 전 소등 셀의 상기 표시 전극 X와 상기 표시 전극 Y 사이에서 방전을 발생시키고, 전 점등 셀의 벽전압과 상기 설정값을 포함하는 설정 범위의 벽전압과의 차의 절대값을 1회째의 둔파 인가 전보다도 작게 함과 함께, 전 소등 셀의 벽전압을 상기 설정 범위 내의 값으로 변화시키고,
    2회째의 둔파 인가에서는, 상기 어드레스 전극과 상기 표시 전극 X와의 전위차의 절대값을 단조 증가시킴으로써, 전 점등 셀의 상기 어드레스 전극과 상기 표시 전극 X 사이에서 방전을 발생시키고, 전 소등 셀에서는 방전을 발생시키지 않도록, 전 점등 셀의 벽전압과 전 소등 셀의 벽전압과의 차의 절대값을 2회째의 둔파 인가 전보다도 작게 하고,
    3회째의 둔파 인가에서는, 상기 표시 전극 X와 상기 표시 전극 Y 사이의 전위차의 절대값 및 상기 표시 전극 Y와 상기 어드레스 전극 사이의 전위차의 절대값을 단조 증가시킴으로써, 전 점등 셀 및 전 소등 셀에서, 상기 어드레스 전극과 상기 표시 전극 Y 사이의 방전 및 상기 표시 전극 X와 상기 표시 전극 Y 사이의 방전을 발생시켜, 이들 셀의 벽 전압을 상기 설정값으로 변화시키는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
  5. 제4항에 있어서,
    1회째의 둔파 인가에서는, 상기 표시 전극 Y의 전위를 단조 상승시키고,
    2회째의 둔파 인가에서는, 상기 표시 전극 X의 전위를 단조 강하시키고,
    3회째의 둔파 인가에서는, 상기 표시 전극 Y의 전위를 단조 강하시키는 플라즈마 디스플레이 패널의 구동 방법.
  6. 제4항에 있어서,
    상기 설정 범위 내의 값은 3회째의 둔파 인가에서는 전 점등 셀 및 전 소등 셀에서, 상기 어드레스 전극과 상기 표시 전극 Y 사이의 방전 및 상기 표시 전극 X와 상기 표시 전극 Y 사이의 방전이 발생되도록 하는 상기 셀의 벽전압의 값인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동 방법.
KR1020020085803A 2002-02-26 2002-12-28 플라즈마 디스플레이 패널의 구동 방법 KR100904932B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002049047A JP3683223B2 (ja) 2002-02-26 2002-02-26 プラズマディスプレイパネルの駆動方法
JPJP-P-2002-00049047 2002-02-26

Publications (2)

Publication Number Publication Date
KR20030070813A KR20030070813A (ko) 2003-09-02
KR100904932B1 true KR100904932B1 (ko) 2009-06-29

Family

ID=27678484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020085803A KR100904932B1 (ko) 2002-02-26 2002-12-28 플라즈마 디스플레이 패널의 구동 방법

Country Status (6)

Country Link
US (1) US6914585B2 (ko)
EP (1) EP1341146B1 (ko)
JP (1) JP3683223B2 (ko)
KR (1) KR100904932B1 (ko)
CN (1) CN1310201C (ko)
DE (1) DE60322761D1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7619591B1 (en) 1999-04-26 2009-11-17 Imaging Systems Technology Addressing and sustaining of plasma display with plasma-shells
US6985125B2 (en) 1999-04-26 2006-01-10 Imaging Systems Technology, Inc. Addressing of AC plasma display
US7595774B1 (en) 1999-04-26 2009-09-29 Imaging Systems Technology Simultaneous address and sustain of plasma-shell display
JP4557201B2 (ja) * 2002-08-13 2010-10-06 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
KR100525732B1 (ko) 2003-05-23 2005-11-04 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100570613B1 (ko) 2003-10-16 2006-04-12 삼성에스디아이 주식회사 플라즈마 디스플레이 패널과 그 구동방법
KR100499100B1 (ko) * 2003-10-31 2005-07-01 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP4445290B2 (ja) 2004-03-08 2010-04-07 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
US20090009436A1 (en) * 2005-03-25 2009-01-08 Keiji Akamatsu Plasma display panel device and drive method thereof
WO2006112233A1 (ja) * 2005-04-13 2006-10-26 Matsushita Electric Industrial Co., Ltd. プラズマディスプレイパネル装置とその駆動方法
KR100692811B1 (ko) * 2005-08-23 2007-03-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP4646989B2 (ja) * 2006-01-17 2011-03-09 日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法および表示装置
US20090079720A1 (en) * 2006-05-01 2009-03-26 Mitsuhiro Murata Method of driving plasma display panel and image display
CN101548304A (zh) * 2006-12-05 2009-09-30 松下电器产业株式会社 等离子体显示装置及其驱动方法
KR100814886B1 (ko) * 2007-01-17 2008-03-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
US8570248B2 (en) 2007-07-25 2013-10-29 Panasonic Corporation Plasma display device and method of driving the same
KR100896048B1 (ko) * 2007-10-05 2009-05-11 엘지전자 주식회사 플라즈마 디스플레이 장치
KR200451836Y1 (ko) * 2008-10-22 2011-01-13 이재호 야간 식별이 용이한 보안등용 자동 점멸기
WO2011129106A1 (ja) * 2010-04-13 2011-10-20 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000259120A (ja) 1999-03-09 2000-09-22 Hitachi Ltd プラズマディスプレイパネルの駆動方法及び装置
JP2001013911A (ja) * 1999-06-29 2001-01-19 Fujitsu Ltd プラズマディスプレイパネルの駆動方法
JP2001013910A (ja) 1999-06-25 2001-01-19 Fujitsu Ltd プラズマディスプレイパネルの駆動方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3307486B2 (ja) 1993-11-19 2002-07-24 富士通株式会社 平面表示装置及びその制御方法
US5745086A (en) * 1995-11-29 1998-04-28 Plasmaco Inc. Plasma panel exhibiting enhanced contrast
JP2000059120A (ja) * 1998-08-12 2000-02-25 Sony Corp アンテナ装置及び携帯無線機
JP3399508B2 (ja) * 1999-03-31 2003-04-21 日本電気株式会社 プラズマディスプレイパネルの駆動方法及び駆動回路
JP3679704B2 (ja) 2000-02-28 2005-08-03 三菱電機株式会社 プラズマディスプレイ装置の駆動方法及びプラズマディスプレイパネル用駆動装置
JP3772958B2 (ja) 2000-02-29 2006-05-10 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルにおける印加電圧の設定方法および駆動方法
JP2002351383A (ja) 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000259120A (ja) 1999-03-09 2000-09-22 Hitachi Ltd プラズマディスプレイパネルの駆動方法及び装置
JP2001013910A (ja) 1999-06-25 2001-01-19 Fujitsu Ltd プラズマディスプレイパネルの駆動方法
JP2001013911A (ja) * 1999-06-29 2001-01-19 Fujitsu Ltd プラズマディスプレイパネルの駆動方法

Also Published As

Publication number Publication date
CN1441397A (zh) 2003-09-10
EP1341146A3 (en) 2005-04-27
JP2003248455A (ja) 2003-09-05
EP1341146B1 (en) 2008-08-13
EP1341146A2 (en) 2003-09-03
CN1310201C (zh) 2007-04-11
US6914585B2 (en) 2005-07-05
US20030160742A1 (en) 2003-08-28
DE60322761D1 (de) 2008-09-25
JP3683223B2 (ja) 2005-08-17
KR20030070813A (ko) 2003-09-02

Similar Documents

Publication Publication Date Title
KR100904932B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100281019B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
US6956331B2 (en) Plasma display panel and driving method thereof
KR100472505B1 (ko) 리셋기간에서 중간방전모드를 갖는 플라즈마 디스플레이패널의 구동방법 및 그 장치
US20070103401A1 (en) Plasma display panel and driving method thereof
JP2000214823A5 (ko)
US6963320B2 (en) Driving method and plasma display apparatus of plasma display panel
US7009584B2 (en) Method of driving a plasma display panel
KR100709133B1 (ko) 플라스마 디스플레이 패널에서의 인가전압의 설정방법, 플라스마 디스플레이 패널의 구동방법 및 표시 장치
KR101217967B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP2000510613A (ja) マイクログルーブを有するディスプレイ・パネル及び操作方法
US6356249B1 (en) Method of driving plasma display panel
US20050073482A1 (en) Method of driving plasma display panel
US7091935B2 (en) Method of driving plasma display panel using selective inversion address method
KR100961185B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
JP2009008806A (ja) プラズマディスプレイパネルの駆動方法
JP4928211B2 (ja) プラズマディスプレイパネルの駆動方法
KR20060086775A (ko) 플라즈마 디스플레이 패널의 구동방법
US20090021503A1 (en) Method of driving plasma display panel
US20080218443A1 (en) Method for driving a plasma display panel
KR100493621B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100468415B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US20090219229A1 (en) Method for driving plasma display panel
JP2008304756A (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140603

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee