JP3772958B2 - プラズマディスプレイパネルにおける印加電圧の設定方法および駆動方法 - Google Patents

プラズマディスプレイパネルにおける印加電圧の設定方法および駆動方法 Download PDF

Info

Publication number
JP3772958B2
JP3772958B2 JP2000052738A JP2000052738A JP3772958B2 JP 3772958 B2 JP3772958 B2 JP 3772958B2 JP 2000052738 A JP2000052738 A JP 2000052738A JP 2000052738 A JP2000052738 A JP 2000052738A JP 3772958 B2 JP3772958 B2 JP 3772958B2
Authority
JP
Japan
Prior art keywords
voltage
electrodes
discharge
xy
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000052738A
Other languages
English (en)
Other versions
JP2001242825A (ja
Inventor
康一 崎田
康宣 橋本
健司 粟本
Original Assignee
株式会社日立プラズマパテントライセンシング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立プラズマパテントライセンシング filed Critical 株式会社日立プラズマパテントライセンシング
Priority to JP2000052738A priority Critical patent/JP3772958B2/ja
Publication of JP2001242825A publication Critical patent/JP2001242825A/ja
Application granted granted Critical
Publication of JP3772958B2 publication Critical patent/JP3772958B2/ja
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927Details of initialising
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/06Details of flat display driving waveforms
    • G09G2310/066Waveforms comprising a gently increasing or decreasing portion, e.g. ramp

Description

【0001】
【発明の属する技術分野】
本発明は、PDP(Plasma Display Panel:プラズマディスプレイパネル)における印加電圧の設定方法および駆動方法に関し、面放電型PDPの駆動に好適である。ここでいう面放電形式は、輝度を確保する表示放電において陽極および陰極となる表示電極(第1電極および第2電極)を、前面側または背面側の基板の上に平行に配列する形式である。
【0002】
PDPにおいては画面が大きいほどセル構造の均等化が難しく、セルが小さいほどセル構造の微妙な差異の放電特性への影響が大きい。画面の大型化および高精細化をさらに進めるには、放電特性のバラツキを許容することのできる電圧マージンの広い駆動方法が必要である。
【0003】
【従来の技術】
典型的な面放電型PDPは、表示電極対と交差するようにアドレス電極(第3電極)を配列した3電極構造をもつ。3電極構造の基本形態は画面の各行に一対ずつ表示電極を配置するものである。他の形態としては、画面の行数nに1を加えた本数の表示電極を等間隔に配列し、隣接する電極どうしを電極対とした面放電を生じさせる電極構成がある。どちらにしても、表示素子であるセル(放電セル)には独立に電位制御の可能な3つの電極が存在する。
【0004】
表示に際しては表示電極対を覆う誘電体層のメモリ機能が利用される。すなわち、表示内容に応じた帯電状態を形成するライン走査形式のアドレッシングを行い、その後に各行の表示電極対に対して交番極性の点灯維持電圧Vsを印加する。アドレッシングには、第2電極をスキャン電極として用い、第3電極をデータ電極として用いる。
点灯維持電圧Vsは次式を満たす。
【0005】
Vf−Vw<Vs<Vf
Vf:点灯維持放電の開始電圧
Vw:電極間の壁電圧
点灯維持電圧Vsの印加によって、壁電荷の存在するセルのみにおいてセル電圧(電極に印加する電圧に壁電圧が重畳した実効電圧)が放電開始電圧Vfを越えて基板面に沿った面放電が生じる。
【0006】
PDPの放電セルは2値発光素子である。PDPの駆動系は、フレーム毎に個々の放電セルの積分発光量を階調値に応じて設定することによって中間調を再現する。カラー表示は階調表示の一種であって、表示色は3原色の輝度の組合せによって決まる。階調表示には、1フィールドを輝度の重み付けをした複数のサブフィールドで構成し、サブフィールド単位の発光(点灯)の有無の組合せによって積分発光量を設定する方法が用いられる。例えば256階調の表示をするにはフレームを輝度の重みがそれぞれ1、2、4、8、16、32、64、128の8個のサブフレームに分割すればよい。一般に輝度の重み付けは発光回数によって設定される。フィールドとは、時系列の画像表示の単位画像である。インタレース形式の場合は1フレームを構成するフィールドそのものを意味し、ノンインタレース形式の場合はフレームがここでいうフィールドに相当する。
【0007】
サブフィールド(以下、SFという)には、アドレッシングを行うアドレス期間と輝度の重みに応じた回数の表示放電を生じさせるサステイン期間とに加えて、アドレッシングに先立って画面全体の帯電状態を均等にする初期化(アドレッシング準備)のための期間(準備期間)を割り当てる。サステイン期間の終了時点では、壁電荷が比較的に多く残存する放電セルとほとんど残存しない放電セルとが混在するので、アドレッシングの信頼性を高めるために準備処理として初期化を行う。
【0008】
米国特許5745086号には、第1および第2のランプ電圧を放電セルに順に印加する初期化過程が開示されている。穏やかな勾配のランプ電圧を印加することにより、次に説明する微小放電の性質から、初期化における発光の光量をほぼ零としてコントラストの低下を防ぎ、かつセル構造のバラツキに係わらず壁電圧を任意の目標値に設定することができる。
【0009】
ランプ電圧の傾きが緩やかであれば印加電圧の上昇途中に微小な電荷調整放電が複数回起きる。さらに傾きを緩やかにすると放電強度が小さくなるとともに放電周期が短くなって、連続的な放電形態へと移行していく。以下の説明では、周期的な電荷調整放電及び連続的な電荷調整放電を総称して、“微小放電”と呼称する。
【0010】
微小放電においては、ランプ波のピーク電圧値だけで壁電圧を設定することができる。なぜなら、微小放電中には、放電空間に加わるセル電庄Vc(=壁電圧Vw+印加電圧Vi)が、ランプ電圧の上昇によって放電開始閾値(以下、Vtという)を超えても、微小放電が起きることによってセル電圧が常にVt近傍に保たれるからである。微小放電により、ランプ電圧の上昇分とほぼ同等分だけ壁電圧が下がるのである。ランプ電圧の最終値をVr、ランプ電圧が最終値Vrに達した時点の壁電圧をVwとすると、セル電圧VcがVtに保たれているので、
Vc=Vr+Vw=Vt
∴Vw=−(Vr−Vt)
の関係が成立する。Vtは放電セルの電気的特性で決定される一定値であるので、ランプ電圧の最終値Vrの設定によって、目的とする任意の値に壁電圧を設定することができる。詳しくは、放電セル間でVtに微妙な差異があったとしても、全ての放電セルについてそれぞれのVtとVwとの相対差を均等にすることができる。
【0011】
さて、従来の駆動方法では、第1のランプ電圧の印加によって、第1電極と第2電極との電極間(これをXY電極間という)、および第2電極と第3電極との電極間(これをAY電極間という)に壁電荷を形成する。その後、第2のランプ電圧の印加によって、XY電極間およびAY電極間の壁電圧を目標値に近づける。第1のランプ電圧の振幅は、第2のランプ電圧で必ず微小放電が起きるように選定される。
【0012】
図36を参照して、従来の初期化をさらに詳しく説明する。図36においては第2電極を基準にXY電極間およびAY電極間の電圧の変化を示してある。ここで注意すべきことは、XY電極間およびAY電極間の壁電圧については極性を反転してプロットしてあることである。このように図示すると、印加電圧Viの波形と壁電圧Vwの波形との差からXY電極間のセル電圧とAY電極間のセル電圧とをそれぞれ直読することができる。すなわち、任意の時点における印加電圧Viのプロット位置と壁電圧Vwのプロット位置との距離がセル電圧の絶対値を表す。壁電圧Vwについては、初期化対象のSFの1つ前に表示された前SFにおいて、注目するセルが点灯の場合の電圧変化を破線で、非点灯の場合の電圧変化を一点鎖線で描いてある。ここでは、XY電極間の壁電圧VwXYの絶対値については、前SFで点灯したセルの値が非点灯であったセルの値よりも大きく、AY電極間の壁電圧VwAYの絶対値については、前SFで点灯したセルの値が非点灯であったセルの値よりも小さいと仮定する。実際には、初期化開始時点の壁電圧Vwは、前SFの表示パルス数や表示過程の最終の電圧印加の極性に依存し、前SFにおける点灯の場合と非点灯の場合との壁電圧の大小関係が図示と異なる状況が出現しうる。さらに壁電圧Vwの値にある程度のばらつきがある。
【0013】
前SFにおいて点灯の場合、図中Aの時点でXY電極間のセル電圧がXY電極間の放電開始閾値(以下、VtYX)に達する。したがって、時点Aから第1ランプ電圧の印加終了まで、微小放電によってXY電極間のセル電圧はVtYXに保たれる。時点Aから暫くはXY電極間の放電(以下、XY放電という)が支配的である。この期間では、主としてXY電極間の壁電圧VwXYが変化する。ただし、AY電極間の壁電圧VwAYも多少は変化する。時点A以後におけるXY電極間の印加電圧ViXYおよびAY電極間の印加電圧ViAYの増大(図では極性が負)に伴い、XY電極間のセル電圧はVtYXに保たれたままであるが、AY電極間のセル電圧は増大していく。図中Bの時点でAY電極間のセル電圧が放電開始閾値(以下、VtYA)に達すると、その後は第1ランプ電圧の印加終了まで、AY電極間のセル電圧はVtYAに保たれる。第1ランプ電圧のXY電極間の最終値を−VrxY1、AY電極間の最終値を−VrAY1とすると、第1ランプ電圧終了時点におけるXY電極間の壁電圧VwXYはVrXY1−VtYXであって、AY電極間の壁電圧VwAYはVrAY1−VtYAである。
【0014】
一方、前SFにおいて非点灯の場合は、図中Eの時点でAY電極間のセル電圧がAY電極間の放電開始閾値VtYAに達し、時点Eから第1ランプ電圧の印加終了までAY電極間のセル電圧はVtYAに保たれる。AY電極間の放電(以下、AY放電という)が支配的である期間では、主としてAY電極間の壁電圧VwAYが変化する。ただし、XY電極間の壁電圧VwXYも多少は変化する。時点E以後の印加電圧ViXY,ViAYの増大に伴い、AY電極間のセル電圧はVtYAに保たれたままであるが、XY電極間のセル電圧は増大していく。図中Fの時点でXY電極間のセル電圧がVtYXに達すると、その後は第1ランプ電圧の印加終了まで、AY電極間のセル電圧はVtYAに保たれる。したがって、前SFにおいて点灯の場合と同様に、第1のランプ電圧終了時点におけるXY電極間の壁電圧VwXYはVrXY1−VtYXであって、AY電極間の壁電圧VwAYはVrAY1−VtYAである。
【0015】
以上から、第1ランプ電圧によってXY電極間の微小放電およびAY電極間の微小放電の双方が起これば、第1ランプ電圧の印加終了時の壁電圧は所定値になることが判る。このように一つのランプ波形の電圧印加において、2つの電極間で同じ時期に放電が生じることを、“同時放電”と呼称する。
【0016】
第1ランプ電圧の次に第2ランプ電圧を印加する。図中Cの時点でXY電極間のセル電圧が放電開始閾値VtXYに達し、時点Cから第2ランプ電圧の印加終了までXY電極間のセル電圧はVtXYに保たれる。時点Cから暫くはXY放電が支配的である。この期間では主としてXY電極間の壁電圧VwXYが変化する。AY電極間の壁電圧VwAYも多少は変化する。時点C以後における印加電圧ViXY,ViAYの増大(図では極性が正)に伴い、XY電極間のセル電圧はVtYXに保たれたままであるが、AY電極間のセル電圧は増大していく。図中Dの時点でAY電極間のセル電圧が放電開始閾値VtAYに達すると、XY電極間のセル電圧はVtXYに保たれ、AY電極間のセル電圧はVtAYに保たれる。すなわち、XY電極間及びAY電極間の同時放電が起こる。第2ランプ電圧のXY電極間の最終値をVrXY2、AY電極間の最終値をVrAY2とすると、第2ランプ電圧終了時点におけるXY電極間の壁電圧VwXYは−VrXY2+VtXYで、AY電極間の壁電圧VwAYは−VrAY2+VtAYである。したがって、第2ランプ電圧で同時放電が起こることが保証されるならば、第2ランプ電圧の最終値の選定によって、壁電圧をアドレッシングに必要な値に設定することができるのである。なお、以上の説明では、第1ランプ電圧でも、第2ランプ電圧でも同時放電が起こる場合を挙げたが、第2ランプ電圧で同時放電が起こることを保証できれば、第1ランプ電圧で必ずしも同時放電が起こる必要はない。さらには、第2ランプ電圧で同時放電が起こることが保証されるならば、第1ランプ電圧で放電が起こる必要さえないのである。
【0017】
【発明が解決しようとする課題】
初期化の良否はそれを開始する時点の壁電圧に影響される。従来では、ランプ電圧の最終値Vrおよび変化率(傾き)の設定の如何によっては、同時放電が起こらない状況が頻発するという問題があった。上述したとおり、同時放電が起こらなければ、初期化終了時の壁電圧が目標どおりとなる保証はない。
【0018】
図37は同時放電が起こらない印加電圧波形の第1例を示す図である。ここでは、初期化が2以上のランプ電圧を順に印加する複数段階の過程から構成されているものとし、図はそのうちのいずれか一つの段階の波形を示したものである。
【0019】
図37では、ランプ電圧の印加開始時点のXY電極間の壁電圧VwXYが負で、AY電極間の壁電圧VwAYが正である。XY電極間に正の電圧が印加されるので、最初にXY放電が始まる。これにより、主として壁電圧VwXYが変化し、AY電極間の壁電圧VwAYも多少変化する。ランプ電圧の最終値が過小であると(VrXY1,VrAY1の場合)、壁電圧VwAYの増加のためにAY電極間では放電開始条件を満たさず、同時放電が起こらない。ランプ電圧の最終値を大きくすると同時放電が起こる(VrXY2,VrAY2の場合)。したがって、この場合はランプ波の振幅を十分に大きくしておけばよい。しかし、印加電圧をいくら大きい値に設定しても同時放電が起こらない条件も存在する。
【0020】
図38は同時放電が起こらない印加電圧波形の第2例を示す図である。一対の表示電極(第1および第2の電極)の構造が同一であるとする。また、ランプ電圧の印加開始時点の壁電圧VwXY,VwAYが零であると仮定する。図38(a)は各電極に印加する電圧(接地ラインと電極との電圧)の波形図、図38(b)は電極間の電圧の波形図である。XY電極間のランプ波形の傾きがAY電極間のランプ波形の傾きの2倍であり、XY電極間のランプ電圧の最終値がAY電極間のランプ電圧の最終値の2倍である。電圧条件に差異はあるものの、波形パターンとしては、図38の波形は図36の波形と同じである。
【0021】
印加電圧が増大していくと、最初のXY電極間のセル電圧がVtXYに達し、XY電極間のセル電圧をVtXYに保持するように壁電圧VwXYが変化する。XY放電では主としてXY電極間の壁電圧が変化するが、AY電極間の壁電圧VwAYも変化する。壁電圧VwAYの変化により、AY電極間のセル電圧は常にVtXYの半分の値に保たれる。したがって、いくらランプ電圧の最終値VrXY,VrAYを大きくしても、決してAY電極間の放電開始条件を満たすことがなく、同時放電が起きないのである。
【0022】
以上のように、初期化以前の壁電圧の値や、ランプ波形の傾き、およびランプ電圧の最終値によっては同時放電が起こらず、十分な初期化が行えない。その結果、確実にアドレッシングを行うことのできる電圧マージンが狭くなるという問題があった。本発明は、PDPの駆動電圧マージンの改善を目的とする。
【0023】
【課題を解決するための手段】
本発明においては、ランプ電圧に代表される漸増電圧の印加による初期化動作を定量的に解析し、その解析結果に基づいて印加電圧を設定する。定量的な解析により、試行錯誤の実験による駆動条件の設定と比べて、セル構造に応じた最良の駆動設定を容易かつ迅速に行うことができる。
【0024】
まず、定量的な解析の方法を説明する。第1電極(X)、第2電極(Y)および第3電極(A)の3つの電極をもつセルにおける放電に係わる状態は、XY電極間のセル電圧とAY電極間のセル電圧で記述することができる。第1電極と第3電極との電極間(これをAX電極間という)のセル電圧は、XY電極間のセル電圧とAY電極間のセル電圧の差として表すことができるので、XY電極間およびAY電極間の2組の電圧でセルの状態が決まる。セルの状態を記述するセル電圧の組み合せは、これ以外に、AX電極間のセル電圧とAY電極間のセル電圧の組、AX電極間のセル電圧とXY電極間のセル電圧の組がある。どの組を選んでもよい。ここでは、XY電極間のセル電圧とAY電極間のセル電圧の組で説明する。セルの状態を図上で表すため、XY電極間のセル電圧とAY電極間のセル電圧を直交座標平面で表すことにする(図1参照)。以下、この座標空間を“セル電圧平面”と呼称する。セルの状態はセル電圧平面上の点として表すことができる。また、セル電圧は、壁電圧Vwと印加電圧Viとの和であることから、セル電圧平面を用いると、3電極間の印加電圧・壁電圧・セル電圧の関係を直感的に把握することができる。
【0025】
セル電圧平面上に微小放電が開始するセル電圧点をプロットした点集合を“Vt閉曲線”と呼称する。Vt閉曲線はセル電圧平面における微小放電が生じる電圧範囲を表す。放電が停止している状態のセル電圧点は、必ずVt閉曲線の内側に位置する。XY,AY,AXの各電極間の微小放電が、それぞれの電極間のセル電圧だけで決まって残りの電極の影響を受けない場合には、Vt閉曲線は図2に示すような6つの直線で囲まれた六角形状をする。図中で、第2電極(Y)を陰極とするXY電極間の微小放電が開始するセル電圧の閾値をVtXYとし、第2電極を陽極とするXY電極間の微小放電が開始するセル電圧の閾値をVtYXとし、第1電極(X)を陰極とするAX電極間の微小放電が開始するセル電圧の閾値をVtAXとし、第1電極を陽極とするAX電極間の微小放電が開始するセル電圧の閾値をVtXAとし、第2電極を陰極とするAY電極間の微小放電が開始するセル電圧の閾値をVtAYとし、第2電極を陽極とするAY電極間の微小放電が開始するセル電圧の閾値をVtYAとした。以下、放電開始電圧の各閾値にこれと同じ記号を用いることにする。図3に実測によるVt閉曲線を例示する。図3ではXY放電が第3電極の影響を受けてVt閉曲線が歪んでいるが、以下の説明では、Vt閉曲線が六角形であると近似してセルの特性を扱う。
【0026】
図2のVt閉曲線の6つの辺、AB,BC,CD,DE,EF,FAはそれぞれ次のように1つの電極間の放電と対応している。
辺AB:第2電極を陰極とするAY放電
辺BC:第1電極を陰極とするAX放電(AX電極間の放電)
辺CD:第1電極を陰極とするXY放電
辺DE:第3電極を陰極とするAY放電
辺EF:第3電極を陰極とするAX放電
辺FA:第2電極を陰極とするXY放電
また、6つの頂点A,B,C,D,E,Fは次の組み合わせの同時放電に対応している。
【0027】
点A:第2電極を共通陰極とするXY電極間およびAY電極間の同時放電
点B:第3電極を共通陽極とするAY電極間およびAX電極間の同時放電
点C:第1電極を共通陰極とするAX電極間およびXY電極間の同時放電
点D:第2電極を共通陽極とするXY電極間およびAY電極間の同時放電
点E:第3電極を共通陰極とするAY電極間およびAX電極間の同時放電
点F:第1電極を共通陽極とするXA電極間およびXY電極間の同時放電
以上の概念を用いて、漸増電圧を印加したセルの動作を説明する。
【0028】
図4(a)にXY電極間・AY電極間に印加するランプ電圧の波形と壁電圧を示す。XY電極間,AY電極間に印加するランプ電圧の最終値をそれぞれVrXY,VrAYとする。図中のHの時点でXY放電が起こり、その後はランプ電圧の印加終了までXY電極間のセル電圧はVtXYに保たれる。時点H以後の電荷移動はXY電極間の放電が支配的であるので、主にXY電極間の壁電圧VwXYが変化する。印加電圧が増大すると、XY電極間のセル電圧がVtXYに保たれたまま、AY電極間のセル電圧が増大していく。このときAY電極間の壁電圧VwAYも多少変化するので、AY電極間のセル電圧の変化率は印加電圧の変化率と若干異なる。
【0029】
図4(b)を参照して、この状態変化の過程を説明しよう。ランプ電圧を印加する以前の初期壁電圧が点Gにあるとする。ランプ電圧を印加するという操作は、点Gから点Iへ向かう方向に電圧を増加させていくことに対応する。ここでベクトルGIは(VrXY,VrAY)である。ランプ電圧の印加期間におけるセル電圧は、Vt閉曲線の内部では印加電圧ベクトルに沿って増大し、点HでVt閉曲線に衝突するとVt閉曲線に沿って、同時放電点Aに向って移動する。図ではVt閉曲線上のXY微小放電に対応する部分(辺AF)を移動しているので、XY電極間のセル電圧がVtXYに保たれ、AY電極間のセル電圧が増加している。Vt閉曲線と衝突した後にセル電圧がVt閉曲線に沿って動いたセル電圧平面上の距離が、ランプ電圧印加時の発光量に対応している。すなわち、Vt閉曲線に沿って移動した距離が大きいほど発光量は多く、移動距離が小さいほど発光量は少ないことになる。
【0030】
セル電圧がVt閉曲線上を移動する際、放電がXY電極間で起こっているので、壁電圧の変化(線分IJ)はXY電極間で大きいが、AY電極間でも壁電圧が変化する。図でベクトルIJの水平成分が垂直成分より大きい。XY微小放電期間中に変化するXY電極間の壁電圧とAY電極間の壁電圧との比(図中のtanθ)は、ほぼ一定値となる。なぜなら、XY微小放電期間中はXY電極間の電荷の移動が支配的で、第3電極への電荷の流入が小さいからである。例えばPDPを図5に示す等価回路モデルで考えると、この比は1/(1+CwY /CwX )となる。
【0031】
したがって、XY微小放電が始まって壁電圧点が同時放電点Aに向うためには、XY電極間の印加電圧とAY電極間の印加電圧の比(印加電圧ベクトルの方向を示す直線の傾き)が、XY微小放電期間中に変化するXY電極間の壁電圧とAY電極間の壁電圧との比(以下、書込み比という)よりも大きくなければならない。図6に印加電圧ベクトルの方向を示す直線の傾きが、書込み比よりも大きい場合(印加電圧ベクトル1)と、小さい場合(印加電圧ベクトル2)におけるセル電圧の軌跡を示す。印加電圧ベクトル1では、XY放電とAY放電の同時放電点Aに向ってセル電圧が移動している。これに対し、印加電圧ベクトル2ではXY放電とXA放電の同時放電点Fに向ってセル電圧が移動することになる。
同様に、AY微小放電期間中はAY電極間の電荷の移動が支配的で、第1電極への電荷の流入が小さいので、この期間の書込み比もほぼ一定値である。図5の等価回路モデルで考えると、この比は1+CwY /CwA となる。さらに同様に、AX微小放電期間中はAX電極間の電荷の移動が支配的で第3電極への電荷の流入が小さいので、この期間における書込み比もほぼ一定値である。図5の等価回路モデルで考えると、この比は−CwX /CwA となる。
【0032】
以上で、微小放電時の壁電圧の調整過程がセル電圧平面上のVt閉曲線を用いて解析できることを説明した。次に、本発明に係る同時放電を確実に起こさせる方法を説明する。
【0033】
図7を参照して、セル電圧平面上の印加電圧ベクトルの傾きをtanψとする。また、XY放電が起こっているときの書込み比で決まる壁電圧ベクトルの傾きをtanθXYとし、AY放電が起こっているときの書込み比で決まる壁電圧ベクトルの傾きをtanθAYとする。いま、傾きtanψの印加電圧ベクトルを用いて、セル電圧をXY放電・AY放電の同時放電点A点に移動させたいとする。この印加電圧ベクトルによって同時放電点Aに移動するためには、ψが次の条件を満たす必要がある。
【0034】
tanθAY>tanψ>tanθXY
したがって、XY・AY電極間の同時放電を生じさせるためには、この条件を満足するように印加電圧の波形を設定すればよい。波形は三角波形に限らず、図8に示すようなランプ電圧にオフセット電圧が重畳したものでもよい。Vt閉曲線の内部でのセル電圧を移動しても放電が起こらないので、オフセットによりセル電圧を大きく変化させた後に、ランプ電圧で微小放電を起こさせる。この場合においても、ランプ電圧の振幅をセル電圧が同時放電点に向うような値に選定する。すなわち、図中のVXY2,VAY2が同時放電点に移動するための条件を満たす必要がある。オフセット電圧の重畳は、印加電圧を0Vから漸増させる場合に比べて、初期化の時間を短縮することができる。加えて、Vt閉曲線に沿って移動する距離を短くして初期化過程の発光量を低減する上でもオフセット電圧の重畳は有効である。
【0035】
実際の初期化は複数の段階(ステップ)に分かれ、段階毎にVt閉曲線に基づいて適切に設定した漸増電圧を印加する。初期化の電圧設定にはVt閉曲線の形状を利用する方法が有効である。この方法では、図9のように、同時放電点を通りかつ他の同時放電点を一端とする辺(放電閾値線)と平行な直線を引く。図では点Aを通りかつ辺BCに平行な直線が破線で示されている。この直線上にある壁電圧は、直線と同じ方向の印加電圧ベクトルを印加すると、2つの電極間で同時に放電が開始する。先に一方の電極間の放電が生じ、その後に同時放電が起こるという過程をとらない。このような性質を持つ6つの印加電圧ベクトルを矢印で図示してある。なお、印加電圧ベクトルは、セル電圧を同時放電点に移動させる条件を満たしているので、壁電圧が直線上から外れた場合にも同時放電を生じさせる効果をもつ。
【0036】
図10を参照して本発明による初期化の原理を説明する。初期化の開始時点では、その直前の表示期間における点灯セルと非点灯セルとで電荷状態に差がある。ランプ電圧を印加する以前の壁電圧(つまり印加電圧が零のときのセル電圧)が図(a)に白丸で示すセル1とセル2の位置にあるとする。
〔1〕これらのセルのXA電極間に第3電極が陽極となるように、Vt閉曲線に基づいて計算した値VtXY−VtAY+VtAXの電圧を印加する。この値の電圧印加は、図10(b)の振幅のランプ電圧をXY電極間・AY電極間に印加することで実現することができる。例えば各電極の電位を図10(c)のように制御すればよい。電圧印加によってXA放電が起こり、2つの状態のそれぞれの壁電圧は図10(a)の直線AO上の黒点に移動する。すなわち、第1ランプ電圧により壁電圧は直線AO上に揃えられる。
〔2〕次に、XY電極間・AY電極間に同じ振幅の第2ランプ電圧を印加する。第1ランプ電圧により壁電圧が直線AO上に揃えられているので、第2ランプ電圧によりXY放電とAY電極間放電が同時に起こる。
【0037】
図10の例では、第1ランプ電圧の振幅を、XY電極間は−(VtXY−VtAY+VtAX)/2、AY電極間は(VtXY−VtAY+VtAX)/2としたが、AX電極間の印加電圧がVtXY−VtAY+VtAXであり、第1ランプ電圧でXA放電が生じればよい。図11にAX電極間の印加電圧がVtXY−VtAY+VtAXであり、XY電極間・AY電極間の電圧が図10と異なる例を示す。
【0038】
なお、セル構造のバラツキが生じたり、Vt閉曲線の直線近似と実測との誤差が比較的に大きくなったり、第1ランプ電圧によって壁電圧が同時放電点を通る直線から外れたりした場合においても、印加電圧ベクトルの方向が同時放電点に向うように設定されているので、同時放電を生じさせて壁電圧をアドレッシングに好適な目標値にすることができる。厳密に印加電圧を計算しなくても印加電圧ベクトルの方向を適正に設定すれば、確実に十分な初期化を行うことができる。
【0039】
請求項1の発明の方法は、独立に電位制御の可能な少なくとも3つの電極が配置された放電セルをもつプラズマディスプレイパネルにおける印加電圧の設定方法であって、第1の電極間の実効電圧と第2の電極間の実効電圧との関係を表す座標空間において、放電の開始する電圧を表す点をプロットして壁電荷量を変化させる電荷調整放電生じる電圧範囲を求め、前記電圧範囲に基づいて、各放電セルの第1および第2の電極間の双方で電荷調整放電を生じさせるために前記放電セルに印加する漸増電圧の波形を定めるものである。
【0040】
請求項2の発明の設定方法では、前記電圧範囲に基づいて、前記電荷調整放電による発光量を最小化するように前記漸増電圧の波形を定める。
請求項3の発明の方法は、独立に電位制御の可能な少なくとも3つの電極が配置された放電セルをもつPDPの駆動方法であって、アドレッシングの前処理として、各放電セルの少なくとも2つの電極間で、これら電極間のそれぞれへの漸増電圧の印加によって壁電荷量を変化させる電荷調整放電を同時に開始させるものである。
【0041】
請求項4の発明の駆動方法は、アドレッシングの前処理として、各放電セルの第1の電極間で第1の電荷調整放電を生じさせた後に、第および第3の電極間の双方で第2の電荷調整放電を同時に開始させるのである。
【0042】
請求項5の発明の駆動方法では、前記第1の電荷調整放電を生じさせるために印加する電圧の変化と、前記第2の電荷調整放電を生じさせるために印加する電圧の変化とが、実質的に等しい。
【0043】
請求項6の発明の駆動方法では、一定の変化率で増加する電圧の印加によって、前記電荷調整放電を生じさせる。
請求項7の発明の駆動方法では、変化率が徐々に小さくなる鈍波波形の電圧の印加によって、前記電荷調整放電を生じさせる。
【0044】
請求項8の発明の駆動方法では、段階的に増加する階段波形の電圧の印加によって、前記電荷調整放電を生じさせる。
請求項9の発明の駆動方法では、印加対象の電極間の実効電圧が放電開始電圧を越えない期間の変化率が放電開始電圧を越える期間の変化率よりも大きい波形の電圧の印加によって、前記電荷調整放電を生じさせる。
【0045】
請求項10の発明の駆動方法では、印加対象の電極間の実効電圧が放電開始電圧を越えない期間では放電開始電圧を越える期間と比べて実効電圧を大きく変化させ、放電開始電圧を越える期間では実効電圧を漸増させる波形の電圧の印加によって、前記電荷調整放電を生じさせる。
【0048】
求項11の発明の表示装置は、独立に電位制御の可能な少なくとも3つの電極が配置された放電セルからなる画面をもつプラズマディスプレイパネルと、アドレッシングの前処理として、各放電セルの少なくとも2つの電極間で、これら電極間のそれぞれへの漸増電圧の印加によって帯電極性を反転させずに壁電荷量を変化させる電荷調整放電を同時に開始させる駆動回路とを備える。
【0049】
【発明の実施の形態】
図12は本発明に係る表示装置の構成図である。表示装置100は、m列n行の画面をもつ面放電型のPDP1と、縦横に並ぶ放電セルを選択的に発光させるためのドライブユニット70とから構成されており、壁掛け式テレビジョン受像機、コンピュータシステムのモニターなどとして利用される。
【0050】
PDP1では、表示放電を生じさせるための第1及び第2の電極X,Yが平行配置され、電極X,Yと交差するように第3の電極(アドレス電極)Aが配列されている。電極X,Yは画面の行方向(水平方向)に延び、これらのうちの電極Yはアドレッシングに際して行選択のためのスキャン電極として用いられる。電極Aは列方向(垂直方向)に延びており、列選択のためのデータ電極として用いられる。
【0051】
ドライブユニット70は、駆動制御を担う制御回路71、電源回路73、Xドライバ74、Yドライバ77、及びアドレスドライバ80を有している。ドライブユニット70にはTVチューナ、コンピュータなどの外部装置からR,G,Bの3色の輝度レベルを示す多値画像データであるフレームドデータDfが、各種の同期信号とともに入力される。制御回路71は、フレームドデータDfを一時的に記憶するフレームメモリ711を備えている。
【0052】
フレームデータDfは、フレームメモリ711に一旦格納された後、階調表示のためのサブフィールドデータDsfに変換されてアドレスドライバ80へ転送される。サブフィールドデータDsfはq個のサブフレームを表すqビットの表示データであって(1サブピクセル当たり1ビットの表示データがq画面分集まったものとも言える)、SF(サブフィールド)は解像度m×nの2値画像である。サブフィールドデータDsfの各ビットの値は、該当する1つのサブフレームにおけるサブピクセルの発光の要否、厳密にはアドレス放電の要否を示す。
【0053】
Xドライバ74は、n本の主電極Xの電位を一括に制御する。Yドライバ77は、スキャンドライバ78と共通ドライバ79とからなる。スキャンドライバ78はアドレッシングにおける行選択のための電位切換え手段である。アドレスドライバ80は、サブフィールドデータDsfに基づいて、計m本の電極Aの電位を制御する。これらドライバには電源回路73から図示しない配線導体を介して所定の電力が供給される。
【0054】
図13は本発明に係るPDPのセル構造を示す図である。PDP1は一対の基板構体(基板上に放電セルの構成要素を設けた構造体)10,20からなる。画面ESを構成する各放電セルにおいて、一対の電極X,Yと電極Aとが交差する。電極X,Yは、前面側の基板構体10の基材であるガラス基板11の内面に配列されており、それぞれが面放電ギャップを形成する透明導電膜41と行の全長にわたって延びる金属膜(バス電極)42とからなる。電極X,Yを被覆するように厚さ30〜50μm程度の誘電体層17が設けられ、誘電体層17の表面には保護膜18としてマグネシア(MgO)が被着されている。
【0055】
電極Aは、背面側の基板構体20の基材であるガラス基板21の内面に配列されており、誘電体層24によって被覆されている。誘電体層24の上には、高さ150μm程度の帯状の隔壁29が各電極Aの間に1つずつ設けられている。これらの隔壁29によって放電空間が行方向(画面ESの水平方向)に列毎に区画されている。放電空間のうちの各列に対応した列空間31は全ての行に跨がって連続している。そして、電極Aの上方及び隔壁29の側面を含めて背面側の内面を被覆するように、カラー表示のためのR,G,Bの3色の蛍光体層28R,28G,28Bが設けられている。図中の斜体アルファベットR,G,Bは蛍光体の発光色を示す。蛍光体層28R,28G,28Bは放電ガスが放つ紫外線によって局部的に励起されて発光する。一対の電極X,Yで画定される1行のうちの1列分の構造体(その発光色はR,G,Bのいずれか)がセルである。
【0056】
図14は駆動シーケンスの概要を示す電圧波形図である。電極X,Yの符号に付した添字は該当する行の配列順位を示し、電極Aの符号に付した添字は該当する列の配列順位を示す。
【0057】
表示においては階調を再現するために、従来と同様に時系列のフィールドを所定個数pのSF(サブフィールド)に分割する。各SFに割り当てるサブフィールド期間Tsfは、画面の帯電分布を一様化する準備期間TR、表示内容に応じた帯電分布を形成するアドレス期間TA、及び階調値に応じた輝度を確保するサステイン期間TSからなる。アドレス期間TAの長さは輝度の重みに係わらず一定であるが、サステイン期間TSの長さは輝度の重みが大きいほど長い。準備期間TRの長さは、全てのSFで同じ内容の初期化を行う場合には一定であり、輝度の重みに応じて初期化の内容を変更する場合には一定でない。
【0058】
準備期間TRにおける初期化過程は複数の段階に分かれる。図は2段階の例を示している。PDP1に対する実測で得たVt閉曲線に基づいて印加電圧ベクトルを計算し、段階毎にXY電極間・AY電極間・AX電極間に適切な漸増電圧(図ではランプ電圧)を印加する。図14では、全ての電極A1 〜Am に対してランプ波形パルスPra1とそれの反対極性のランプ波形パルスPra2とを順に印加し、全ての電極X1 〜Xn に対してランプ波形パルスPrx1とそれの反対極性のランプ波形パルスPrx2とを順に印加し、全ての電極Y1 〜Yn に対してランプ波形パルスPry1とそれの反対極性のランプ波形パルスPry2とを順に印加する。ここでいうパルスの印加とは、一時的に電極を基準電位(例えば接地電位)と異なる電位にバイアスすることである。
【0059】
アドレス期間TAにおいては、点灯すべきセルのみに点灯維持に必要な壁電荷を形成する。全ての主電極X1 〜Xn 及び全ての電極Y1 〜Yn を所定電位にバイアスした状態で、行選択期間(1行分のスキャン時間)毎に選択行に対応した1つの電極YにスキャンパルスPyを印加する。この行選択と同時に点灯すべきセルに対応した電極AのみにアドレスパルスPaを印加する。つまり選択行のm列分のサブフィールドデータDsfに基づいて電極A1 〜Am の電位を2値制御する。点灯すべきセルでは電極Yと電極Aとの間の放電が生じ、それがトリガとなってXY電極間の面放電が生じる。これら一連の放電がアドレス放電である。
【0060】
サステイン期間TSにおいては、最初に全ての主電極Y1 〜Yn に対して所定極性(例示では正極性)の表示パルスPsを印加する。その後、電極X1 〜Xn と電極Y1 〜Yn とに対して交互に表示パルスPsを印加する。本例では最終の表示パルスPsは電極X1 〜Xn に印加される。表示パルスPsの印加によって、アドレス期間TAにおいて壁電荷の残されたセルで面放電が生じる。そして、面放電が生じる毎に電極間の壁電圧の極性が反転する。なお、サステイン期間TSにわたって不要の放電を防止するために電極A1 〜Am を表示パルスPsと同極性にバイアスする。
【0061】
以下に準備期間TRにおける初期化の種々の例を挙げる。
図15の例における印加電圧ベクトルは、電極Aを陽極とするAX電極間・AY電極間の同時放電点Bにセル電圧を移動させる。
【0062】
図16の例における印加電圧ベクトルは、電極Xを陰極とするAX電極間・YX電極間の同時放電点Cにセル電圧を移動させる。
図17の例における印加電圧ベクトルは、電極Yを陽極とするYX電極間・YA電極間の同時放電点Dにセル電圧を移動させる。
【0063】
図18の例における印加電圧ベクトルは、電極Aを陰極とするYA電極間・XA電極間の同時放電点Eにセル電圧を移動させる。
図19の例における印加電圧ベクトルは、電極Xを陽極とするXA電極間・XY電極間の同時放電点Fにセル電圧を移動させる。
【0064】
図20の例における印加電圧ベクトルは、電極Yを共通陽極とするYX電極間・YA電極間の同時放電点Dにセル電圧を移動させる場合の前半段階の操作として、電極Aを陽極とするAX放電を起こす。ここで、前半段階でAX電極間に印加する電圧をVtYA−VtYX+VtAXの付近に選ぶと、後半段階のランプ電圧によって、電極Yを共通陽極とするYX電極間・YA電極間の同時放電を起こすことができる。
【0065】
図21の例における印加電圧ベクトルは、電極Yを共通陽極とするYX電極間・YA電極間の同時放電点Dにセル電圧を移動させる場合の前半段階の操作として、電極Xを陽極とするXA放電を起こす。ここで、前半段階でXA電極間に印加する電圧をVtYX−VtYA+VtXAの付近に選ぶと、後半段階のランプ電圧によって、電極Yを共通陽極とするYX電極間・YA電極間の同時放電を起こすことができる。
【0066】
図22の例における印加電圧ベクトルは、電極Yを共通陰極とするYX電極間・YA電極間の同時放電点Aにセル電圧を移動させる場合の前半段階の操作として、電極Xを陽極とするXA放電を起こす。ここで、前半段階でXA電極間に印加する電圧をVtAY−VtXY+VtXAの付近に選ぶと、後半段階のランプ電圧によって、電極Yを共通陰極とするYX電極間・YA電極間の同時放電を即座に起こすことができる。
【0067】
図23の例における印加電圧ベクトルは、電極Aを共通陰極とするXA電極間・YA電極間の同時放電点Eにセル電圧を移動させる場合の前半段階の操作として、電極Yを陽極とするYX放電を起こす。ここで、前半段階でYX電極間に印加する電圧をVtYX−VtYA+VtXAの付近に選ぶと、後半段階のランプ電圧によって、電極Aを共通陰極とするXA電極間・YA電極間の同時放電を起こすことができる。
【0068】
図24の例における印加電圧ベクトルは、電極Aを共通陽極とするAX電極間・AY電極間の同時放電点Bにセル電圧を移動させる場合の前半段階の操作として、電極Yを陽極とするYX放電を起こす。ここで、前半段階でYX電極間に印加する電圧をVtYX−VtAX+VtAYの付近に選ぶと、後半段階のランプ電圧によって、電極Aを共通陽極とするAX電極間・AY電極間の同時放電を起こすことができる。
【0069】
図25の例における印加電圧ベクトルは、電極Xを共通陰極とするYX電極間・AX電極間の同時放電点Cにセル電圧を移動させる場合の前半段階の操作として、電極Yを陽極とするYA放電を起こす。ここで、前半段階でYA電極間に印加する電圧をVtYA−VtYX+VtAXの付近に選ぶと、後半段階のランプ電圧によって、電極Xを共通陽極とするYX電極間・AX電極間の同時放電を起こすことができる。
【0070】
図26の例における印加電圧ベクトルは、電極Xを共通陽極とするXA電極間・XY電極間の同時放電点Fにセル電圧を移動させる場合の前半段階の操作として、電極Yを陽極とするYA放電を起こす。ここで、前半段階でYA電極間に印加する電圧をVtXY−VtXA+VtYAの付近に選ぶと、後半段階のランプ電圧によって、電極Xを共通陽極とするXA電極間・Y間の同時放電を起こすことができる。
【0071】
図27の例における印加電圧ベクトルは、電極Xを共通陽極とするXA電極間・XY電極間の同時放電点Fにセル電圧を移動させる場合の前半段階の操作として、電極Aを陽極とするAY放電を起こす。ここで、前半段階でAY電極間に印加する電圧をVtAY−VtXY+VtXAの付近に選ぶと、後半段階のランプ電圧によって、電極Xを共通陽極とするXA電極間・XY電極間の同時放電を起こすことができる。
【0072】
図28の例における印加電圧ベクトルは、電極Xを共通極とするAX電極間・YX電極間の同時放電点Cにセル電圧を移動させる場合の前半段階の操作として、電極Aを陽極とするAY放電を起こす。ここで、前半段階でAY電極間に印加する電圧をVtAY−VtAX+VtYXの付近に選ぶと、後半段階のランプ電圧によって、電極Xを共通極とするYX電極間・AX電極間の同時放電を起こすことができる。
【0073】
図29の例における印加電圧ベクトルは、電極Aを共通陽極とするAY電極間・AX電極間の同時放電点Bにセル電圧を移動させる場合の前半段階の操作として、電極Xを陽極とするXY放電を起こす。ここで、前半段階でXY電極間に印加する電圧をVtXY−VtAY+VtAXの付近に選ぶと、後半段階のランプ電圧によって、電極Aを共通陽極とするAY電極間・AX電極間の同時放電を起こすことができる。
【0074】
図30の例における印加電圧ベクトルは、電極Aを共通陰極とするXA電極間・YA電極間の同時放電点Eにセル電圧を移動させる場合の前半段階の操作として、電極Xを陽極とするXY放電を起こす。ここで、前半段階でXY電極間に印加する電圧をVtXY−VtXA+VtYAの付近に選ぶと、後半段階のランプ電圧によって、電極Aを共通陰極とするXA電極間・YA電極間の同時放電を起こすことができる。
【0075】
以上の例の中から複数の印加電圧ベクトルを選択して組み合わせ、複数段階の初期化過程を構成することにより、初期化の信頼性を高めることができる。ただし、段階数が増加するにつれて初期化過程の所要時間が延びるので、段階数をできるだけ少なくするのが望ましい。1フィールドにおける初期化の総所要時間を短縮するには、段階数の異なる少なくとも2種以上の初期化過程を組み合わせることが有効である。
【0076】
図31に示すシーケンスのフィールド期間Tsfは、第1の電圧印加パターンで初期化を行う準備期間TR1と、それよりも段階数の多い第2の電圧印加パターンで初期化を行う準備期間TR2とを含む。1つのサブフィールド(SF4)に準備期間TR2が割り当てられ、他の複数のサブフィールドには準備期間TR1が割り当てられている。つまり、1フィールドに1回の割合で、より確実な初期化を行う。なお、任意のサブフィールドに準備期間TR1を割り当てることができる。
【0077】
図32の例では、各サブフィールドに準備期間TR1を割り当て、さらに1フィールドに1つの割合で準備期間TR2が割り当てられている。一般に表示過程における表示パルス数が多いほど、初期化が不十分になり易い。図33の例では、1フィールドの中で比較的に表示パルス数が多いサブフィールドの次のサブフィールドと、表示パルス数が少ないサブフィールドの次のサブフィールドとで段階数の異なる初期化の使い分けが行われている。
【0078】
以上の実施形態において、ランプ電圧に代えて、図34に示す鈍波波形または図35に示す階段波形の漸増電圧を印加してもよい。ただし、鈍波波形の場合には、電圧変化率が微小放電を起こす値以下になる以前にセル電圧が放電開始閾値電圧に達してはならない。また、階段波形の場合には、間欠的な微小放電が起こるように、階段1ステップ当たりの電圧変化量と時間幅を決定しなければならない。微小放電が起こる条件を満たす限り、電圧変化量と時間幅はステップ毎に異なってもよい。電源インピーダンスの影響で、放電により一時的に電圧変化の方向が変ってもよい。さらに、例示以外でも微小放電が起こる電圧波形であればそれを採用することができる。
【0079】
【発明の効果】
請求項1乃至請求項11の発明によれば、壁電圧を目標どおりに調整することができ、駆動電圧マージンを拡げることができる。
請求項3乃至請求項11の発明によれば、壁電圧を目標どおりに調整することができ、駆動電圧マージンを拡げることができ、しかも調整にともなう不要の発光を低減することができる。
【図面の簡単な説明】
【図1】セル電圧平面を示す図である。
【図2】Vt閉曲線の説明図である。
【図3】Vt閉曲線の実測例を示す図である。
【図4】セルの動作の説明図である。
【図5】3電極構造のセルの等価回路モデルを示す図である。
【図6】印加電圧ベクトルの方向とセル電圧変化との関係を示す図である。
【図7】印加電圧ベクトルの方向とセル電圧変化との関係を示す図である。
【図8】印加電圧ベクトルの方向とセル電圧変化との関係を示す図である。
【図9】本発明の電圧設定の手順を説明するための図である。
【図10】本発明の初期化の第1例を示す図である。
【図11】本発明の初期化の第2例を示す図である。
【図12】本発明に係る表示装置の構成図である。
【図13】本発明に係るPDPのセル構造を示す図である。
【図14】駆動シーケンスの概要を示す電圧波形図である。
【図15】印加電圧ベクトルの第1例を示す図である。
【図16】印加電圧ベクトルの第2例を示す図である。
【図17】印加電圧ベクトルの第3例を示す図である。
【図18】印加電圧ベクトルの第4例を示す図である。
【図19】印加電圧ベクトルの第5例を示す図である。
【図20】印加電圧ベクトルの第6例を示す図である。
【図21】印加電圧ベクトルの第7例を示す図である。
【図22】印加電圧ベクトルの第8例を示す図である。
【図23】印加電圧ベクトルの第9例を示す図である。
【図24】印加電圧ベクトルの第10例を示す図である。
【図25】印加電圧ベクトルの第11例を示す図である。
【図26】印加電圧ベクトルの第12例を示す図である。
【図27】印加電圧ベクトルの第13例を示す図である。
【図28】印加電圧ベクトルの第14例を示す図である。
【図29】印加電圧ベクトルの第15例を示す図である。
【図30】印加電圧ベクトルの第16例を示す図である。
【図31】複数書の初期化の実施時期の第1例を示す図である。
【図32】複数書の初期化の実施時期の第2例を示す図である。
【図33】複数書の初期化の実施時期の第3例を示す図である。
【図34】漸増電圧の他の例を示す波形図である。
【図35】漸増電圧の他の例を示す波形図である。
【図36】従来の初期化を説明するための図である。
【図37】同時放電が起こらない印加電圧波形の第1例を示す図である。
【図38】同時放電が起こらない印加電圧波形の第2例を示す図である。
【符号の説明】
X,Y,A 電極
1 PDP(プラズマディスプレイパネル)
Pra1,Pra2 ランプ波形パルス(漸増電圧)
Prx1,Prx2 ランプ波形パルス(漸増電圧)
Pry1,Pry2 ランプ波形パルス(漸増電圧)
TR 準備期間
TA アドレス期間
70 ドライブユニット(駆動回路)
100 表示装置。

Claims (11)

  1. 独立に電位制御の可能な少なくとも3つの電極が配置された放電セルをもつプラズマディスプレイパネルにおける印加電圧の設定方法であって、
    第1の電極間の実効電圧と第2の電極間の実効電圧との関係を表す座標空間において、放電の開始する電圧を表す点をプロットして壁電荷量を変化させる電荷調整放電の生じる電圧範囲を求め、
    前記電圧範囲に基づいて、各放電セルの第1および第2の電極間の双方で電荷調整放電を生じさせるために前記放電セルに印加する漸増電圧の波形を定める
    ことを特徴とするプラズマディスプレイパネルにおける印加電圧の設定方法。
  2. 前記電圧範囲に基づいて、前記電荷調整放電による発光量を最小化するように前記漸増電圧の波形を定める
    請求項1記載のプラズマディスプレイパネルにおける印加電圧の設定方法。
  3. 独立に電位制御の可能な少なくとも3つの電極が配置された放電セルをもつプラズマディスプレイパネルの駆動方法であって、
    アドレッシングの前処理として、各放電セルの少なくとも2つの電極間で、これら電極間のそれぞれへの漸増電圧の印加によって壁電荷量を変化させる電荷調整放電を同時に開始させる
    ことを特徴とするプラズマディスプレイパネルの駆動方法。
  4. アドレッシングの前処理として、各放電セルの第1の電極間で第1の電荷調整放電を生じさせた後に、第2および第3の電極間の双方で第2の電荷調整放電を同時に開始させる
    請求項3記載のプラズマディスプレイパネルの駆動方法。
  5. 前記第1の電荷調整放電を生じさせるために印加する電圧の変化と、前記第2の電荷調整放電を生じさせるために印加する電圧の変化とが、実質的に等しい
    請求項4記載のプラズマディスプレイパネルの駆動方法。
  6. 一定の変化率で増加する電圧の印加によって、前記電荷調整放電を生じさせる
    請求項3記載のプラズマディスプレイパネルの駆動方法。
  7. 変化率が徐々に小さくなる鈍波波形の電圧の印加によって、前記電荷調整放電を生じさせる
    請求項3記載のプラズマディスプレイパネルの駆動方法。
  8. 段階的に増加する階段波形の電圧の印加によって、前記電荷調整放電を生じさせる
    請求項3記載のプラズマディスプレイパネルの駆動方法。
  9. 印加対象の電極間の実効電圧が放電開始電圧を越えない期間の変化率が放電開始電圧を越える期間の変化率よりも大きい波形の電圧の印加によって、前記電荷調整放電を生じさせる
    請求項3記載のプラズマディスプレイパネルの駆動方法。
  10. 印加対象の電極間の実効電圧が放電開始電圧を越えない期間では放電開始電圧を越える期間と比べて実効電圧を大きく変化させ、放電開始電圧を越える期間では実効電圧を漸増させる波形の電圧の印加によって、前記電荷調整放電を生じさせる
    請求項3記載のプラズマディスプレイパネルの駆動方法。
  11. 独立に電位制御の可能な少なくとも3つの電極が配置された放電セルからなる画面をもつプラズマディスプレイパネルと、
    アドレッシングの前処理として、各放電セルの少なくとも2つの電極間で、これら電極間のそれぞれへの漸増電圧の印加によって帯電極性を反転させずに壁電荷量を変化させる電荷調整放電を同時に開始させる駆動回路とを備えた
    ことを特徴とする表示装置。
JP2000052738A 2000-02-29 2000-02-29 プラズマディスプレイパネルにおける印加電圧の設定方法および駆動方法 Expired - Fee Related JP3772958B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000052738A JP3772958B2 (ja) 2000-02-29 2000-02-29 プラズマディスプレイパネルにおける印加電圧の設定方法および駆動方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000052738A JP3772958B2 (ja) 2000-02-29 2000-02-29 プラズマディスプレイパネルにおける印加電圧の設定方法および駆動方法
KR20000067478A KR100709133B1 (ko) 2000-02-29 2000-11-14 플라스마 디스플레이 패널에서의 인가전압의 설정방법, 플라스마 디스플레이 패널의 구동방법 및 표시 장치
US09/729,318 US6545423B2 (en) 2000-02-29 2000-12-05 Applied voltage setting method and drive method of plasma display panel
EP00310855A EP1164563A3 (en) 2000-02-29 2000-12-06 Drive method for plasma display panel cell initialisation

Publications (2)

Publication Number Publication Date
JP2001242825A JP2001242825A (ja) 2001-09-07
JP3772958B2 true JP3772958B2 (ja) 2006-05-10

Family

ID=18574207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000052738A Expired - Fee Related JP3772958B2 (ja) 2000-02-29 2000-02-29 プラズマディスプレイパネルにおける印加電圧の設定方法および駆動方法

Country Status (4)

Country Link
US (1) US6545423B2 (ja)
EP (1) EP1164563A3 (ja)
JP (1) JP3772958B2 (ja)
KR (1) KR100709133B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1329869A1 (en) * 2002-01-16 2003-07-23 Deutsche Thomson-Brandt Gmbh Method and apparatus for processing video pictures
JP3683223B2 (ja) * 2002-02-26 2005-08-17 富士通株式会社 プラズマディスプレイパネルの駆動方法
KR100438718B1 (ko) * 2002-03-30 2004-07-05 삼성전자주식회사 플라즈마 디스플레이 패널의 리세트 램프 파형 자동 조정장치 및 방법
JP4151756B2 (ja) * 2002-05-30 2008-09-17 株式会社日立プラズマパテントライセンシング プラズマ表示装置
JP4557201B2 (ja) * 2002-08-13 2010-10-06 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
KR100489276B1 (ko) * 2003-01-16 2005-05-17 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
US20050264475A1 (en) * 2004-05-31 2005-12-01 Sang-Hoon Yim Plasma display device and driving method thereof
KR20060033242A (ko) * 2004-10-14 2006-04-19 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100692040B1 (ko) * 2005-02-17 2007-03-09 엘지전자 주식회사 플라즈마 표시 패널의 구동 장치 및 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656893A (en) 1994-04-28 1997-08-12 Matsushita Electric Industrial Co., Ltd. Gas discharge display apparatus
JP3462286B2 (ja) 1995-02-09 2003-11-05 松下電器産業株式会社 気体放電型表示装置の駆動方法
JP3499058B2 (ja) * 1995-09-13 2004-02-23 富士通株式会社 プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
US5745086A (en) 1995-11-29 1998-04-28 Plasmaco Inc. Plasma panel exhibiting enhanced contrast
JP2907167B2 (ja) * 1996-12-19 1999-06-21 日本電気株式会社 カラープラズマディスプレイパネル
JPH10247456A (ja) * 1997-03-03 1998-09-14 Fujitsu Ltd プラズマディスプレイパネル、プラズマディスプレイ装置、及びプラズマディスプレイパネルの駆動方法
JPH10307561A (ja) * 1997-05-08 1998-11-17 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法
JP3429438B2 (ja) * 1997-08-22 2003-07-22 富士通株式会社 Ac型pdpの駆動方法
JPH1185098A (ja) * 1997-09-01 1999-03-30 Fujitsu Ltd プラズマ表示装置
KR100258913B1 (ko) * 1997-09-01 2000-06-15 손욱 플라즈마 표시 패널 및 그 구동 방법
JP4210805B2 (ja) * 1998-06-05 2009-01-21 株式会社日立プラズマパテントライセンシング ガス放電デバイスの駆動方法
JP3606429B2 (ja) * 1999-02-19 2005-01-05 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP2001184023A (ja) * 1999-10-13 2001-07-06 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法

Also Published As

Publication number Publication date
EP1164563A2 (en) 2001-12-19
KR100709133B1 (ko) 2007-04-19
KR20010085248A (ko) 2001-09-07
US20010019246A1 (en) 2001-09-06
EP1164563A3 (en) 2005-05-25
JP2001242825A (ja) 2001-09-07
US6545423B2 (en) 2003-04-08

Similar Documents

Publication Publication Date Title
KR100412754B1 (ko) 개선된콘트라스트를나타내는플라스마패널
KR100352861B1 (ko) Ac형 pdp의 구동방법
JP3499058B2 (ja) プラズマディスプレイの駆動方法及びプラズマディスプレイ装置
US7375702B2 (en) Method for driving plasma display panel
JP4210805B2 (ja) ガス放電デバイスの駆動方法
JP4481131B2 (ja) プラズマディスプレイ装置
US6492776B2 (en) Method for driving a plasma display panel
KR100766630B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
EP0945844B1 (en) Display and method of driving the same with selection of scanning sequences so as to reduce power consumption
JP3529737B2 (ja) プラズマディスプレイパネルの駆動方法および表示装置
JP3455141B2 (ja) プラズマディスプレイパネルの駆動方法
KR100350942B1 (ko) 플라즈마디스플레이장치와,플라즈마디스플레이패널및그구동방법
KR100808230B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
US6020687A (en) Method for driving a plasma display panel
KR100555071B1 (ko) 표시 패널 구동용 구동 장치
KR100773214B1 (ko) Pdp의 구동 방법 및 표시 장치
JP3511495B2 (ja) Ac型pdpの駆動方法および駆動装置
KR100264462B1 (ko) 3전극 면방전 플라즈마 디스플레이 패널의 구동방법 및 그 구동장치
US6525486B2 (en) Method and device for driving an AC type PDP
KR100825344B1 (ko) 표시 디바이스 및 플라즈마 표시 장치
US8179342B2 (en) Method and apparatus for driving plasma display panel
US6507327B1 (en) Continuous illumination plasma display panel
JPH103281A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ
US6744218B2 (en) Method of driving a plasma display panel in which the width of display sustain pulse varies
JP4162434B2 (ja) プラズマディスプレイパネルの駆動方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041004

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050720

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050720

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050902

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051206

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060207

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090224

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100224

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110224

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120224

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130224

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140224

Year of fee payment: 8

SZ03 Written request for cancellation of trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z03

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140224

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees