KR20020085026A - 플라즈마 디스플레이 패널의 구동방법 및 데이터 구동장치 - Google Patents
플라즈마 디스플레이 패널의 구동방법 및 데이터 구동장치 Download PDFInfo
- Publication number
- KR20020085026A KR20020085026A KR1020010024241A KR20010024241A KR20020085026A KR 20020085026 A KR20020085026 A KR 20020085026A KR 1020010024241 A KR1020010024241 A KR 1020010024241A KR 20010024241 A KR20010024241 A KR 20010024241A KR 20020085026 A KR20020085026 A KR 20020085026A
- Authority
- KR
- South Korea
- Prior art keywords
- period
- data
- reset
- driving
- voltage
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
- G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
- G09G3/2927—Details of initialising
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/06—Adjustment of display parameters
- G09G2320/066—Adjustment of display parameters for control of contrast
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
본 발명은 콘트라스트를 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동방법 및 데이터 구동장치에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 리셋기간과 어드레스기간 및 방전유지기간을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 리셋기간에서, 주사/유지전극에 셋업기간에서는 증가하고 셋다운기간에서는 감소하는 형태의 제1 리셋펄스를 공급함과 아울러 상기 셋업기간동안 데이터전극에 부극성의 제2 리셋펄스를 공급하여 리셋방전을 발생시키는 단계를 포함하는 것을 특징으로 한다.
이에 따라, 데이터전극에 부극성의 전압을 공급하여 주사/유지전극의 낮은 전압을 이용하여 리셋방전을 발생시킴으로써 리셋방전에 의한 불요광을 최소화하여 콘트라스트를 향상시킬 수 있다.
Description
본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 특히 콘트라스트를 향상시킬 수 있는 플라즈마 디스플레이 패널의 구동방법 및 데이터구동장치에 관한 것이다.
최근, 평판 디스플레이 장치로서 대형패널의 제작이 용이한 플라즈마 디스플레이 패널(Plasma Display Panel; 이하, "PDP"라 한다)이 주목받고 있다. PDP는 통상 디지털 비디오데이터에 따라 화소들 각각의 방전기간을 조절함으로써 화상을 표시하게 된다. 이러한 PDP로는 도 1에 도시된 바와 같이 3전극을 구비하고 교류전압에 의해 구동되는 교류형 PDP가 대표적이다.
도 1은 통상적으로 교류(AC)형 PDP에 매트릭스 형태로 배열되어진 셀 구조를 도시한다. PDP 셀은 상부기판(10) 상에 순차적으로 형성되어진 유지전극쌍(14, 16), 상부 유전체층(18) 및 보호막(20)을 가지는 상판과, 하부기판(12) 상에 순차적으로 형성되어진 데이터전극(22), 하부 유전체층(24), 격벽(26) 및 형광체층(28)을 가지는 하판을 구비한다. 상부기판(10)과 하부기판(12)은 격벽에 의해 평행하게 이격된다. 유지전극쌍(14, 16) 각각은 상대적으로 넓은 폭을 가지며 가시광 투과를 위하여 투명전극물질(ITO)로 이루어진 투명전극(14A, 16A)과, 상대적으로 좁은 폭을 가지며 투명전극(14A, 16A)의 저항성분을 보상하기 위하여 금속전극(14B, 16B)으로 이루어진다. 이러한 유지전극쌍(14, 16)은 주사/유지 전극 및 유지전극으로 구성된다. 주사/유지 전극(14)에는 패널 주사를 위한 주사신호와 방전유지를 위한 유지신호가 주로 공급되고, 유지전극(16)에는 유지신호가 주로 공급된다. 상부 유전체층(18)과 하부 유전체층(24)에는 전하가 축적된다. 보호막(20)은 스퍼터링에 의한 상부 유전체층(18)의 손상을 방지하여 PDP의 수명을 늘릴 뿐만 아니라 2차 전자의 방출 효율을 높이게 된다. 보호막(20)으로는 통상 산화마그네슘(MgO)이 이용된다. 데이터전극(22)은 상기 유지전극쌍(14, 16)과 교차하게 형성된다. 이 데이터전극(22)에는 디스플레이되어질 셀들을 선택하기 위한 데이터신호가 공급된다. 격벽(26)은 데이터전극(22)과 나란하게 형성되어 방전에 의해 생성된 자외선이 인접한 셀에 누설되는 것을 방지한다. 형광체층(28)은 하부 유전체층(24) 및 격벽(26)의 표면에 도포되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 그리고, 가스방전을 위한 불활성 가스가 내부의 방전공간에 봉입되어진다.
이러한 구조의 PDP 셀은 데이터전극(22)과 주사/유지 전극(14) 사이의 대향방전에 의해 선택된 후 유지전극쌍(14, 16) 사이의 면방전에 의해 방전을 유지하게 된다. PDP 셀에서는 유지방전시 발생되는 자외선에 의해 형광체(28)가 발광함으로써 가시광이 셀 외부로 방출되게 된다. 이 결과, 셀들을 가지는 PDP는 화상을 표시하게 된다. 이 경우, PDP는 비디오데이터에 따라 셀의 방전유지기간, 즉 유지방전 횟수를 조절하여 영상 표시에 필요한 계조(Gray Scale)를 구현하게 된다.
이러한 PDP의 구동방법으로는 어드레스기간과 디스플레이기간, 즉 방전유지기간으로 분리되어 구동되게 하는 ADS(Address and Display Separation) 구동방법이 대표적이다. ADS 구동방법에서는 한 프레임을 n비트 영상 데이터의 각 비트에 해당하는 n개의 서브필드로 분할하고, 각 서브필드를 다시 어드레스기간과 디스플레이기간으로 분할한다. 여기서, 각 서브필드의 어드레스기간은 동일하고 디스플레이 기간에 20:21:22:…:2n-1비율의 가중치를 부여하여 그 디스플레이 기간들의 조합에 의해 계조를 표현하게 된다. 각 서브필드의 어드레스기간에는 전화면을 초기화하는 리셋기간이 포함되어 있다. 그런데, 각 서브필드의 리셋기간에서 패널 전체의 유지전극쌍(14, 16)에 인가되는 리셋펄스의 상승 및 하강 에지부에서 불필요한 발광이 발생됨에 따라 흑레벨의 휘도가 상승됨으로써 컨트라스트(Contrast)가 낮아지게 된다. 이를 상세히 하면, 다음과 같다.
도 2는 도 1에 도시된 PDP를 하나의 서브필드 기간동안 구동하기 위한 구동파형도로서, Y, Z, X 각각은 주사/유지 전극(14), 유지전극(16), 데이터전극(22) 각각에 공급되는 구동파형을 나타낸다.
리셋기간(RPD)에서 주사/유지 전극(14)에 리셋펄스(RP)가 공급된다. 리셋펄스(RP)는 램프파 형태로 셋업(Set-up) 기간에서는 전압이 증가하고 셋다운(Set-down) 기간에서는 전압이 감소하는 형태를 가진다. 이러한 리셋펄스(RP)의 셋업 기간에서 증가하는 전압에 의해 셀내에서 리셋방전이 발생하여 도 3에 도시된 바와 같이 각 전극들(14, 16, 22) 주위에 벽전하가 형성된다. 상세히 하면, 리셋방전에 의해 리셋펄스(RP)가 공급되는 주사/유지 전극(14)에는 부극성의 전하가 형성되고, 나머지 전극(16, 22)에는 정극성의 벽전하가 형성된다. 이어서, 리셋펄스(RP)의 셋다운 기간에서 감소하는 전압에 의해 하전입자들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운기간에서 유지전극(16)에 정극성(+)의 직류전압(Vs)을 공급한다. 이 정극성(+)의 직류전압(Vs)에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 공급되므로 셋다운기간에서 주사/유지 전극(14)이 유지전극(16)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업기간에 생성된 벽전하들이 감소하게 된다.
어드레스기간(APD)에서 주사전극(14)에 스캔펄스(SP)가 공급됨과 아울러 동시에 데이터전극(22)에 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다. 이 경우, 데이터펄스(DP)는 도 4에서와 같은 데이터 구동회로에서 공급된다. 이 어드레스방전으로 형성된 벽전하는 다른 방전셀들이 어드레스되는 기간동안 유지된다.
도 4를 참조하면, 데이터펄스 발생부(42)는 제어신호 입력라인(40)과 데이터라인(DL) 사이에 푸쉬풀 형태로 접속된 2개의 전계효과 트랜지스터(Field Effect Transistor ; 이하 "FET"라 함), 즉 제1 FET(QH)와 제2 FET(QL)로 구성된다.
입력라인(40)에 하이상태의 제어신호가 입력되면 제1 FET(QH)는 턴-온(ON)되고, 제2 FET(QL)는 턴-오프(OFF)되어 데이터 구동전압(Va)이 데이터라인(DL)에 공급된다. 반면에, 입력라인(40)에 인버터(44)가 연결된 제2 FET(QL)에 로우상태의 제어신호가 입력되면 제1 FET(QH)는 턴-오프(OFF)되고, 제2 FET(QL)는 턴-온(ON)되어 데이터 구동전압(Va)이 데이터라인(DL)에는 기저전위가 공급된다.
유지기간(SPD)의 시작부에서 주사/유지 전극(14)에 트리거링펄스(TP)를 공급하여 어드레스기간(APD)에서 충분히 벽전하가 형성된 방전셀들에서 유지방전이 개시되게 한다. 이어서, 유지전극(16)과 주사/유지 전극(14)에 교번적으로 유지펄스(SUSPz, SUSPy)를 공급하여 유지기간(SPD) 동안 유지방전이 유지되게 한다.
이러한 유지기간(SPD)에 이은 소거기간(EPD)에서는 유지전극(16)에 소거펄스(EP)를 공급하여 유지되던 방전이 중지되게 한다. 리셋펄스(EP)는 발광크기가 작게끔 램프파 형태를 가지며 방전 소거를 위해 짧은 펄스폭을 가지게 된다. 이러한 리셋펄스(EP)에 의한 짧은 소거방전으로 하전입자들이 소거되어 방전이 중지하게 된다.
이러한 PDP 구동방법에서 리셋기간은 다음의 안정적인 동작을 위하여 전셀의 내부에 균일한 벽전하를 잔류시키기 위한 것이므로 상당히 중요하다. 이에 따라, PDP 구동방법에서는 매 서브필드마다 리셋기간을 포함하고, 그 리셋기간에서는 램프형태의 리셋펄스를 공급하여 리셋방전이 발생되게 한다. 그러나, 이 리셋방전은 PDP의 휘도레벨에는 기여하지 않는 불필요한 광을 발생시켜 흑레벨의 휘도가 높아지게 함으로써 컨트라스트가 저하되는 문제점이 발생하게 된다. 이렇게, 원하지 않은 빛을 발생시키는 리셋방전의 크기를 약하게 하기 위하여 램프파형을 이용하고 있으나 주사/유지 전극에 공급되는 램프파형의 전압이 크기 때문에 불요광이 많이 발생하게 되므로 컨트라스트 개선이라는 문제는 여전히 남아 있는 실정이다.
따라서, 본 발명의 목적은 리셋기간동안 데이터전극에 부극성의 전압을 인가하여 주사/유지전극에 인가되는 전압을 낮춤으로써 컨트라스트를 향상시킬 수 있는 PDP의 구동방법 및 데이터 구동장치를 제공하는 것이다.
또한, 본 발명의 목적은 데이터전극에 부극성의 전압을 인가하여 데이터 전극 상의 유전체층에 벽전하를 더 많이 쌓게 함으로써 데이터전극을 구동하는 데 필요한 전압을 낮출 수 있는 PDP의 구동방법 및 데이터 구동장치를 제공하는 것이다.
도 1은 통상적인 3전극 교류 면방전 방식의 PDP에 구성되는 셀을 나타내는 사시도.
도 2는 도 1에 도시된 PDP의 구동파형도.
도 3은 도 2에 도시된 구동파형에 의한 벽전하 생성과정을 나타내는 도면.
도 4는 종래 PDP의 데이터 구동회로도.
도 5는 본 발명의 실시 예에 따른 PDP의 구동방법에 적용되는 구동파형도.
도 6은 도 5에 도시된 구동파형에 의한 벽전하 생성과정을 나타내는 도면.
도 7은 본 발명의 실시 예에 따른 PDP의 데이터 구동회로도.
<도면의 주요부분에 대한 부호의 간단한 설명>
10 : 상부기판 12 : 하부기판
14 : 주사/유지 전극 16 : 유지전극
18 : 상부 유전체층 20 : 보호막
21 : 방전공간 22 : 데이터전극
24 : 하부 유전체층 26 : 격벽
28 : 형광체 42, 78 : 데이터펄스 발생부
70, 76 ; 입력라인 72 : 구동전압 공급부
74, 80 : 인버터
상기 목적을 달성하기 위하여, 본 발명의 플라즈마 디스플레이 패널의 구동방법은 리셋기간과 어드레스기간 및 방전유지기간을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 리셋기간에서, 주사/유지전극에 셋업기간에서는 증가하고 셋다운기간에서는 감소하는 형태의 제1 리셋펄스를 공급함과 아울러 상기 셋업기간동안 데이터전극에 부극성의 제2 리셋펄스를 공급하여 리셋방전을 발생시키는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동장치는 플라즈마 디스플레이 패널의 데이터 구동장치에 있어서, 리셋기간과 어드레스기간에서 구동전압 제어신호에 따라 제1 및 제2 구동전압을 선택적으로 공급하는 구동전압 공급부와, 상기 리셋기간에서 상기 구동전압 공급부로부터 공급된 제1 구동전압을 데이터라인에 공급함과 아울러 어드레스기간에서 상기 구동전압 공급부로부터의 제2 구동전압을 데이터 제어신호에 따라 선택적으로 공급하는 데이터펄스 발생부를 구비하는 것을 특징으로 한다.
본 발명에 따른 플라즈마 디스플레이 패널의 데이터 구동장치는 상기 데이터펄스 발생부는 부극성의 전압이 상기 데이터라인에 공급되는 경우 기저전위를 차단하여 플로팅되게 하는 다이오드를 추가로 구비하는 것을 특징으로 한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 도 5 내지 도 7을 참조하여 상세히 설명하기로 한다.
도 5는 본 발명의 실시 예에 따른 PDP의 구동방법을 설명하기 위한 구동파형도를 도시한 것이다.
도 5를 참조하면, Y는 주사/유지 전극(14), Z는 유지전극(16), X는 데이터전극(22)에 공급되는 구동파형을 나타낸다.
리셋기간(RPD)에서 주사/유지 전극(14)에 정극성의 제1 리셋펄스(RP)가 공급됨과 아울러, 데이터전극(22)에 부극성의 제2 리셋펄스(-Vx)가 공급된다. 제1 리셋펄스(RP)는 램프파 형태로 셋업(Set-up) 기간에서는 전압이 증가하고 셋다운(Set-down) 기간에서는 전압이 감소하는 형태를 가진다. 이러한 제1 리셋펄스(RP)가 공급되는 셋업 기간과 동기되어 데이터전극(22)에 제2 리셋펄스(-Vx)가 공급된다. 데이터전극(22)에 제2 리셋펄스(-Vx)가 공급됨에 따라 리셋방전에 필요한 주사/유지 전극(14)에 공급되는 리셋펄스(RP)의 전압을 낮출 수 있다. 즉, 리셋펄스(RP)의 전압은 데이터전극(22)에 공급된 부극성의 전압(Vx) 만큼 낮아진다. 리셋펄스(RP)의 전압이 낮아짐에 따라 리셋방전에 의한 가시광 방출크기는 종래보다 작아진다.
이를 상세히 하면, 통상적으로 주사/유지전극(14)과 유지전극(16) 사이의 간격은 60~80μm이고, 주사/유지전극(14)과 데이터전극(22) 사이의 간격은 100~150μm 정도이다. 이에 따라, 리셋기간(RPD)에서 주사/유지전극(14)과 데이터전극(22) 사이에서 일어나는 방전보다 주사/유지전극(14)과 유지전극(16) 사이에서 일어나는 방전의 크기가 크며, 방전 확산 정도도 크게 된다. 이 결과, 주사/유지전극(14)과 유지전극(16) 간의 방전으로 방출되는 불요광량이 주사/유지전극(14)과 데이터전극(22) 간의 방전으로 방출되는 불요광량보다 크다. 따라서, 본원 발명에서와 같이 주사/유지전극(14)에 공급되는 리셋펄스(RP)의 전압을 낮추게 되면 주사/유지전극(14)과 유지전극(16) 사이에서 일어나는 리셋방전의 발광 크기가 줄어들게 되고, 리셋방전으로 방출되는 불요광을 최소화된다. 이 경우, 주사/유지전극(14)과 유지전극(16) 간의 간격이 주사/유지전극(14)과 데이터전극(22) 간격에 비해 상대적으로 작으므로 주사/유지전극(14)에 공급되는 리셋펄스(RP)의 전압을낮추더라도 주사/유지전극(14)과 유지전극(16) 사이의 리셋방전이 가능하게 된다.
이러한 셋업기간에서의 리셋방전에 의해 주사/유지전극(14)에는 정극성의 전압이 공급되므로 주사/유지전극(14) 상에 부극성의 벽전하가 형성되며, 유지전극(16)과 데이터전극(22) 상에 정극성의 벽전하가 형성된다. 이 경우, 데이터전극(22)에 부극성의 리셋펄스(RP)가 공급됨에 따라 기저전위가 공급되던 종래보다 데이터전극(22) 상에는 보다 많은 부극성의 벽전하가 형성된다. 이렇게, 데이터전극(22) 상에 보다 많은 벽전하가 생성됨으로써 이후, 어드레스기간(APD)에서 어드레스방전을 위해 데이터전극(22)에 공급되는 구동전압이 낮아지게 된다.
이어서, 셋다운기간에서 리셋펄스(RP)의 감소하는 전압에 의해 셋업기간에 형성된 벽전하들이 부분적으로 소거되어 벽전하가 오방전을 일으키지 않으면서 다음의 어드레스방전에 도움을 줄 정도로 감소하게 된다. 이 벽전하 감소를 위하여, 리셋펄스(RP)의 셋다운기간에서 유지전극(16)에 정극성(+)의 직류전압(Vs)을 공급한다. 이 정극성(+)의 직류전압(Vs)에 대하여 리셋펄스(RP)는 서서히 감소하는 형태로 공급되므로 셋다운기간에서 주사/유지 전극(14)이 유지전극(16)에 대하여 상대적인 부극성(-)이 됨으로써, 즉 극성이 반전됨으로써 셋업기간에 생성된 벽전하들이 감소하게 된다.
어드레스기간(APD)에서 주사전극(14)에 스캔펄스(SP)가 공급됨과 아울러 동시에 데이터전극(22)에 데이터펄스(DP)가 공급됨으로써 어드레스방전이 발생하게 된다.
유지기간(SPD)의 시작부에서 주사/유지 전극(14)에 트리거링펄스(TP)를 공급하여 어드레스방전이 발생된 방전셀들에서 유지방전이 개시되게 한다. 이어서, 유지전극(16)과 주사/유지 전극(14)에 교번적으로 유지펄스(SUSPz, SUSPy)를 공급하여 유지기간(SPD) 동안 유지방전이 유지되게 한다.
이러한 유지기간(SPD)에 이은 소거기간(EPD)에서는 유지전극(16)에 소거펄스(EP)를 공급하여 유지되던 방전이 중지되게 한다.
도 7을 참조하면, 본 발명의 실시 예에 따른 PDP의 데이터 구동회로는 구동전압 제어신호를 인가하는 제1 입력라인(70)에 접속된 구동전압 공급부(72)와, 데이터 제어신호를 인가하는 제2 입력라인(76) 및 구동전압 공급부(72)와 데이터라인(DL) 사이에 접속된 데이터펄스 발생부(78)를 구비한다.
구동전압 공급부(72)는 제1 입력라인(70)을 통해 인가되는 구동전압 제어신호에 따라 구동전압을 선택적으로 출력한다. 이를 위하여, 구동전압 공급부(72)는 푸쉬풀 형태로 접속된 제1 FET(PH)와 제2 FET(PL)로 구성된다. 제1 입력라인(70)과 제2 FET(PL) 사이에 인버터(74)가 연결된다.
리셋기간 중 셋업기간에서 제1 입력라인(70)을 통해 로우 상태의 구동전압 제어신호가 입력되면, 제1 FET(PH)는 턴-오프되고, 제2 FET(PL)는 턴-온되어 제2 FET(PL)를 통해 부극성의 구동전압(-Vx)이 제1 노드(N1)로 공급된다. 반면에, 어드레스기간(APD)에서 제1 입력라인(70)에 하이 상태의 구동전압 제어신호가 입력되면, 제1 FET(PH)는 턴-온되고, 제2 FET(PL)는 턴-오프되어 제1 FET(PH)를 통해 정극성의 구동전압(Va)이 제1 노드(N1)로 공급된다.
데이터펄스 발생부(78)는 로직처리부(82)로부터 제2 입력라인(76)을 통해 인가되는 데이터 제어신호에 따라 데이터펄스를 선택적으로 출력한다. 이를 위하여, 데이터펄스 발생부(78)는 푸쉬풀 형태로 접속된 제1 FET(QH)와 제2 FET(QL)로 구성된다. 제2 입력라인(76)과 제2 FET(QL) 사이에 인버터(80)가 연결된다.
리셋기간(RPD) 중 셋업기간에서 제1 노드(N1)를 통해 데이터펄스 발생부(78)에 부극성의 전압(-Vx)이 공급되면 제2 입력라인(76)에 인가되는 제어신호에 상관없이 제1 FET(QH)의 내부에 필수적으로 형성된 내부 다이오드를 통해 데이터라인(DL)으로 공급된다. 이때, 구동 IC의 제어신호는 주접지(main ground)를 기준으로 입력되는 신호이므로 제2 FET(QL)의 소스단과 전압차이가 크면 구동 IC가 파괴될 수 있다. 그러나, 구동 IC 내부에 레벨 시프트 회로 등을 증가시켜 두 신호간의 전압차이(margin)을 확보할 수 있다.
부극성의 전압(-Vx)은 제2 FET(QL)와 접속된 다이오드(D)에 의해 차단되어 플로팅(floating)된다. 종래에는 데이터전극(22)에 부극성의 전압을 인가하기 위해 데이터 IC의 신호를 플로팅해야 하는 복잡하고, 비효율적인 방법을 사용해야만 했다. 그런데, 제2 FET(QL)와 기저전위 사이에 다이오드(D)를 사용함으로써 간편하게 데이터전극(22)에 부극성의 전압을 공급할 수 있게 된다.
제2 입력라인(76)에 하이 상태의 데이터 제어신호가 입력되면, 제1 FET(QH)는 턴-온되고, 제2 FET(QL)는 턴-오프되어 제1 노드(N1)로부터 공급된 정극성의 구동전압(Va)이 제1 FET(QH) 및 제2 노드(N2)를 통해 데이터라인(DL)에 공급된다. 반면에, 어드레스기간에서 제2 입력라인(76)에 로우 상태의 데이터 제어신호가 입력되면, 제1 FET(QH)는 턴-오프되고, 제2 FET(QL)는 턴-온되어 기저전위가 제2 FET(QL) 및 제2 노드(N2)로 공급된다.
상술한 바와 같이, 본 발명에 따른 PDP의 구동방법 및 데이터구동장치에 의하면 리셋기간에서 데이터전극에 부극성의 전압을 공급하여 주사/유지전극의 전압을 낮출 수 있게 된다. 따라서, 주사/유지전극의 낮은 전압을 이용하여 리셋방전을 발생시킴으로써 리셋방전에 의한 불요광을 최소화하여 컨트라스트를 향상시킬 수 있게 된다.
또한, 본 발명에 따른 PDP의 구동방법 및 데이터구동장치에 의하면 데이터전극에 부극성의 전압을 인가하여 데이터 전극 상의 유전체층에 벽전하를 더 많이 쌓게 함으로써 데이터전극을 구동하는 데 필요한 전압을 낮출 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
Claims (5)
- 리셋기간과 어드레스기간 및 방전유지기간을 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,상기 리셋기간에서,주사/유지전극에 셋업기간에서는 증가하고 셋다운기간에서는 감소하는 형태의 제1 리셋펄스를 공급함과 아울러 상기 셋업기간동안 데이터전극에 부극성의 제2 리셋펄스를 공급하여 리셋방전을 발생시키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
- 제 1 항에 있어서,상기 셋다운기간에서 벽전하의 감소를 위해 유지전극에 정극성의 직류전압이 공급되는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
- 플라즈마 디스플레이 패널의 데이터 구동장치에 있어서,리셋기간과 어드레스기간에서 구동전압 제어신호에 따라 제1 및 제2 구동전압을 선택적으로 공급하는 구동전압 공급부와,상기 리셋기간에서 상기 구동전압 공급부로부터 공급된 제1 구동전압을 데이터라인에 공급함과 아울러 어드레스기간에서 상기 구동전압 공급부로부터의 제2 구동전압을 데이터 제어신호에 따라 선택적으로 공급하는 데이터펄스 발생부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 데이터구동장치.
- 제 3 항에 있어서,상기 제1 구동전압은 부극성의 전압이고, 상기 제2 구동전압은 정극성의 전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 데이터구동장치.
- 제 3 항에 있어서,상기 데이터펄스 발생부는 부극성의 전압이 상기 데이터라인에 공급되는 경우 기저전위를 차단하여 플로팅되게 하는 다이오드를 추가로 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 데이터구동장치.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0024241A KR100404838B1 (ko) | 2001-05-04 | 2001-05-04 | 플라즈마 디스플레이 패널의 구동방법 및 데이터 구동장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2001-0024241A KR100404838B1 (ko) | 2001-05-04 | 2001-05-04 | 플라즈마 디스플레이 패널의 구동방법 및 데이터 구동장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020085026A true KR20020085026A (ko) | 2002-11-16 |
KR100404838B1 KR100404838B1 (ko) | 2003-11-07 |
Family
ID=27703655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-2001-0024241A KR100404838B1 (ko) | 2001-05-04 | 2001-05-04 | 플라즈마 디스플레이 패널의 구동방법 및 데이터 구동장치 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100404838B1 (ko) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20040033836A (ko) * | 2002-10-16 | 2004-04-28 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
KR100438907B1 (ko) * | 2001-07-09 | 2004-07-03 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
KR100458569B1 (ko) * | 2002-02-15 | 2004-12-03 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
KR100470793B1 (ko) * | 2002-01-28 | 2005-03-08 | 재단법인서울대학교산학협력재단 | 플라즈마 디스플레이 패널의 구동 방법 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3692827B2 (ja) * | 1999-04-20 | 2005-09-07 | 松下電器産業株式会社 | Ac型プラズマディスプレイパネルの駆動方法 |
-
2001
- 2001-05-04 KR KR10-2001-0024241A patent/KR100404838B1/ko not_active IP Right Cessation
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100438907B1 (ko) * | 2001-07-09 | 2004-07-03 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
KR100470793B1 (ko) * | 2002-01-28 | 2005-03-08 | 재단법인서울대학교산학협력재단 | 플라즈마 디스플레이 패널의 구동 방법 |
KR100458569B1 (ko) * | 2002-02-15 | 2004-12-03 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
KR20040033836A (ko) * | 2002-10-16 | 2004-04-28 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100404838B1 (ko) | 2003-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100433213B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
KR100366942B1 (ko) | 플라즈마 디스플레이 패널의 저전압 어드레스 구동방법 | |
KR100524309B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
JP2005004213A (ja) | プラズマディスプレイパネルのリセット方法及び装置 | |
KR100404838B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 데이터 구동장치 | |
KR100425481B1 (ko) | 플라즈마 디스플레이 패널의 주사/유지전극 구동회로 | |
JP4719463B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
KR100493917B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR20030006436A (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100421669B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100647776B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100421477B1 (ko) | 플라즈마 디스플레이 패널 및 그의 구동방법 | |
KR100378623B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 | |
KR100482344B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100404848B1 (ko) | 플라즈마 디스플레이 패널 및 그 구동방법 | |
KR100381267B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 및 그의 구동방법 | |
KR20060079025A (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100426188B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
KR100553934B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100488153B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100533725B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
KR100508237B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100511794B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR100480173B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
KR20030079487A (ko) | 플라즈마 디스플레이 패널의 구동방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070918 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |