KR19980069930A - 플라스마 디스플레이 패널의 구동 방법, 플라스마 디스플레이패널 및 표시 장치 - Google Patents

플라스마 디스플레이 패널의 구동 방법, 플라스마 디스플레이패널 및 표시 장치 Download PDF

Info

Publication number
KR19980069930A
KR19980069930A KR1019970045913A KR19970045913A KR19980069930A KR 19980069930 A KR19980069930 A KR 19980069930A KR 1019970045913 A KR1019970045913 A KR 1019970045913A KR 19970045913 A KR19970045913 A KR 19970045913A KR 19980069930 A KR19980069930 A KR 19980069930A
Authority
KR
South Korea
Prior art keywords
electrode
sustain
odd
electrodes
scan
Prior art date
Application number
KR1019970045913A
Other languages
English (en)
Other versions
KR100271541B1 (ko
Inventor
아사오시게하루
고이츠미하루오
가나자와요시카즈
Original Assignee
세키자와다다시
후지쓰가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와다다시, 후지쓰가부시키가이샤 filed Critical 세키자와다다시
Publication of KR19980069930A publication Critical patent/KR19980069930A/ko
Application granted granted Critical
Publication of KR100271541B1 publication Critical patent/KR100271541B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/299—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using alternate lighting of surface-type panels

Abstract

본 발명은 인터레이스 방식의 PDP에 있어서, 콘트라스트의 저하를 회피하는 방법을 제공하는 것을 목적으로 한다.
제1 기판상에 복수의 유지 전극(Xi) 및 주사 전극(Yn)을 표시 라인마다 병행하여 배치하는 동시에, 상기 제1 기판과 대향하는 제2 기판상에, 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)과는 전기적으로 이간된 복수의 어드레스 전극(Aj)을 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)과 교차하도록 배치하며, 각 교차 영역에 각각 방전 셀을 형성한 플라스마 디스플레이 패널의 구동 방법으로서, 기수번째의 유지 전극((X2i-1))과 주사 전극(Y2n-1) 사이 및 우수번째의 유지 전극(X2i)과 주사 전극(Y2n) 사이에서 각각 표시를 행하는 기수 필드와, 기수번째의 유지 전극((X2i-1))과 우수번째의 주사 전극(Y2n) 사이 및 우수번째의 유지 전극(X2i)과 기수번째의 주사 전극(Y2n-1) 사이에서 각각 표시를 행하는 우수 필드를 구비하고, 각 기수 필드 및 우수 필드는 각각 복수의 상기 방전 셀 사이의 전하 분포를 균일하게 하기 위해서 상기 유지 전극(Xi), 상기 주사 전극(Yn), 상기 어드레스 전극(Aj)에 소정의 전압을 인가하여 복수의 상기 방전 셀내에서 각각 리셋 방전을 실시하는 리셋 기간과, 상기 주사 전극(Yn)과 상기 어드레스 전극(Aj) 사이에서 선택한 방전 셀에서 기록 방전을 실시하며, 표시 데이타에 따른 선택적인 기록을 행하는 어드레스 기간과, 상기 어드레스 기간에서 기록을 행한 상기 방전 셀에 있어서 상기 표시를 위한 방전 발광을 행하기 위해서, 상기 유지 전극(Xi)와 상기 주사 전극(Yn) 사이에 유지 방전 펄스를 인가하는 유지 방전 기간을 가지고, 상기 기수 필드의 리셋 기간에 있어서의 기수번째의 상기 주사 전극(X2i-1)과 상기 기수번째의 주사 전극(Y2n) 사이 및 상기 기수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이의 전위차, 상기 기수 필드의 리셋 기간에 있어서의 기수번째의 상기 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 기수번째의 상기 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이의 전위차를 각각 전극 사이의 방전 개시 전압 미만으로 되도록 한다.

Description

플라스마 디스플레이 패널의 구동 방법, 플라스마 디스플레이 패널 및 표시 장치
본원 발명은 메모리 기능을 갖는 표시 소자인 방전 셀의 집합에 의해서 구성된 표시 패널의 구동 방법에 관한 것으로, 특히, 플라스마 디스플레이 패널(Plasma Display Panel:PDP)의 구동 방법, 그 구동 방법을 이용한 플라스마 디스플레이 패널 및 표시 장치에 관한 것이다.
AC(교류)형 PDP는 한 쌍의 유지 전극에 교대로 전압 펄스를 인가함으로써 방전을 지속하여 발광 표시를 행하는 것이다. 1회의 방전 자체는 전압 펄스 인가 직후, 1㎲에서 수㎲로 종료한다. 그러나 방전에 의해서 발생한 정전하인 이온은 부의 전압이 인가되어 있는 전극상의 절연층의 표면에 축적된다. 또한, 동시에 발생한 부전하인 전자는 정의 전압이 인가되어 있는 전극상의 절연층의 표면에 축적된다. 이들 축적된 정부의 전하는 벽전하라고 칭해진다. 따라서, 높은 전압 펄스(기록 펄스)의 인가에 의해 방전을 발생시켜 일단 상기 벽전하를 생성하면, 그 이후는 전회보다도 낮은 전압 펄스(유지 방전 펄스)를 축적한 벽전하에 중첩하도록 인가하는 것만으로 방전 전압의 임계치를 초과하여 방전을 개시한다. 즉, 한번 기록 방전을 행하여 벽전하를 생성한 방전 셀은 그 후 유지 방전 펄스를 교대로 역극성으로 인가하는 것만으로 방전을 지속한다는 특징이 있다. 이것을 메모리 효과, 또는 메모리 기능이라고 칭하고 있다. 일반적으로, AC형 PDP는 이 메모리 효과를 이용하여 표시를 행하는 것이다.
도 10∼도 13b에, 본 출원인에 의해 이미 출원이 이루어진(특허 출원 평8-194320호) 인터레이스 방식의 플라스마 디스플레이 패널(PDP) 및 그 구동 방법을 나타낸다.
도 10은 인터레이스 방식의 PDP를 나타내는 평면도이다. 평행하게 설치된 각 주사 전극(Yn)과 각 유지 전극(Xi)과는 각각 쌍을 이루며 1표시 라인을 구성한다. 한편 각 어드레스 전극(Aj)은 주사 전극(Yn) 및 유지 전극(Xi)과 직교하도록 배치되고, 각 교차 영역에서 방전 셀을 형성한다. 본 도면에서는 간단하게 하기 위해, 주사 전극(Yn)은 Y1∼Y4의 4개, 유지 전극(Xi)은 X1∼X5의 5개, 어드레스 전극(Aj)은 A1∼A5의 5개로 하고 있지만, 실제로는 표시 장치의 해상도에 따라서 다수가 설치된다. 방전 셀은, 장벽(2)(리브 또는 배리어라고도 불린다)에 의해서, 수평 방향으로 인접하는 방전 셀과의 공간적인 결합이 단절되어 있다.
각 유지 전극(Xi)은 X 공통 드라이버(3)에 접속되지만, 유지 전극(Xi)중 기수번째의 전극이 X 공통 드라이버 A, 우수번째의 전극이 X 공통 드라이버 B에 접속된다. 도 10에서는 X 공통 드라이버(3)를 대신하여 부호 31에 의해 X 공통 드라이버 A를, 부호 32에 의해 X 공통 드라이버 B를 나타내고 있다. X 공통 드라이버 A, B는, 리셋 방전을 위한 전면 기록 펄스나 유지 방전 펄스(Vs) 등을 유지 전극(Xi)에 공급한다. 한편 각 주사 전극(Yn)은 각각 Y 스캔 드라이버(4)에 접속되어 개별적으로 구동된다. 또, Y 스캔 드라이버(4)는 Y 공통 드라이버(5)에 접속되지만, 주사 전극(Yn)중 기수번째의 전극(Y2n-1)이 Y 공통 드라이버 A, 우수번째의 전극(Y2n)이 Y 공통 드라이버 B에 대응하도록 접속된다. 도 10에서는 Y 공통 드라이버(5)를 대신하여 부호 51에 의해 Y 공통 드라이버 A를, 부호 52에 의해 Y 공통 드라이버 B를 나타내고 있다. 그리고, 입력 신호에 따라서 기록 방전을 행할 때에는, 각 주사 전극(Yn)에 인가하는 스캔 펄스(-Vy)를 Y 스캔 드라이버(3)로부터 개별적으로 공급하고, 상기 기록 방전에 기초를 둔 표시를 위한 유지 방전을 행할 때에는, 각 주사 전극(Yn)에 인가하는 유지 펄스(Vs)를 Y 공통 드라이버 A, B에서 Y 스캔 드라이버(3)를 경유하여 각 주사 전극(Yn)에 공급한다. 또, 어드레스 전극(Aj)은 각각 도시하지 않은 어드레스 드라이버에 접속되어 개별적으로 구동된다.
이 출원 종료의 인터레이스 방식에 의한 구동 방법의 특징은 주사 전극(Yn)의 양측에 존재하는 슬릿(전극 간극)을 모두 이용하여 방전을 행하는 점이다. 즉 종래의 일반적인 3전극·면방전형의 PDP에서는, 방전을 행하는 슬릿이 Y1-X1사이, Y2-X2사이 등으로 처음부터 특정되어 있었다. 이 때문에 N개의 표시 라인을 수득하기 위해서는, 주사 전극(Yn), 유지 전극(Xi) 합해서 N×2개의 전극수가 필요하고, 고해상도 패널의 실현으로의 장해로 되고 있었다. 한편, 이 인터레이스 방식에서는, X 공통 드라이버를 A, B의 2계통으로 나눈 것으로, 주사 신호를 공급하는 주사 전극(Yn)의 양측에 인접하는 유지 전극(Xi및 Xi+1)에 대하여 각각 다른 신호를 공급하는 것이 가능해졌다.
영상 신호에 따른 기록 방전을 행할 때에는, 주사 신호에 동기하여 어드레스 전극에 공급된 어드레스 신호에 의해 주사 전극(Yn)과 어드레스 전극(Aj) 사이에서 발생시킨 방전을 트리거로 하여, 주사 전극(Yn)에 인접하는 유지 전극(Xi)과의 사이에서도 방전을 발생시킴으로써 기록이 행해진다. 인터레이스 방식에서는, 주사 전극(Yn)에 인접하는 2개의 유지 전극(Xi및 Xi+1)중의 어느 쪽의 사이에서 방전을 발생시킬지를 선택할 수 있다. 즉, 본 방식에서는, 모든 슬릿을 방전에 사용하는 것이 가능하고, N개의 표시 라인을 수득하기 위해서는 주사 전극(Yn), 유지 전극(Xi) 합해서 N+1개의 전극이 있으면 좋은 것이다. 바꿔 말하면, 종래와 같은 전극수로 약 2배의 표시 라인을 수득할 수 있다.
도 11은 상기 인터레이스 방식의 PDP를 나타내는 단면도이다. 방전 공간(13)은 대향하는 2장의 유리 기판(11,14)에 의해서 구성되어 있다. 전면 유리 기판(14)에는 주사 전극(Yn) 및 유지 전극(Xi)이 평행하게 설치되어 있고, 이들 전극은 각각 투명 전극(15)과 버스 전극(16)에 의해서 구성되어 있다. 투명 전극(15)은 ITO(Indium Tin 0xide) 등으로 형성되고, 도시하지 않은 형광체로부터의 반사광이 투과할 수 있도록 되어 있다. 한편, 버스 전극(16)은 일반적인 배선용의 금속에 대하여 비교적 저항이 큰 투명 전극(15)에 의한 전압 강하를 막기 위해서, 투명 전극(15)에 적층하도록 설치된다. 이 버스 전극(16)은 불투명하기 때문에, 표시 영역을 좁히는 일이 없도록 미세폭으로 형성할 필요가 있다. 이들 전극은 유전체층(17)으로 피복되어 있다.
한편 전면 유리 기판(14)과 대향하도록 배치되는 배면 유리 기판(11)에는 어드레스 전극(Aj)이 주사 전극(Yn) 및 유지 전극(Xi)과 직교하도록 설치된다. 어드레스 전극(Aj)도 주사 전극(Yn) 및 유지 전극(Xi)과 같이 유전체층(12)으로써 피복되어 있다. 그리고, 어드레스 전극을 피복하는 형태로 적색, 녹색, 청색의 발광 특성을 갖는 도시하지 않은 형광체가 형성된다.
일반적인 PDP에서는 방전을 행하는 슬릿이 특정되어 있기 때문에, 그것에 따라서 버스 전극(16)은 투명 전극(15)의 단부에 설치되는 경우가 많다. 한편, 인터레이스 방식의 PDP에서는 방전을 행하는 슬릿이 특정되어 있지 않기 때문에, 버스 전극(16)은 투명 전극(15)의 거의 중앙에 배치된다. 또한, L1∼L3은 각 슬릿을 나타내고 있다. 동 도면에서는 슬릿 L1 및 L3에서 방전을 행하고 있지만, 다음 타이밍에서는 슬릿 L2에서 방전을 행함으로써, 선택적인 모든 슬릿에서의 방전을 행한다.
도 12는 인터레이스 방식의 프레임의 구성을 나타내는 도면이고, 이 인터레이스 방식의 PDP에서의 화상 표시의 1 프레임을 나타내고 있다. 이 구성은 전술한 특허 출원 평8-194320호에 개시한 것이지만, 표시 데이타에 따라서 기록 방전을 행하는 어드레스 기간(A)과, 기록한 데이타에 기초하여 유지 방전(표시)을 행하는 유지 기간(S)을 시간적으로 분리하여 가중이 다른 복수의 서브 필드를 조합하여 계조 표시를 행하는 「ADS 서브 필드법(특허 출원 평5-310937)」을 전제로 한 것이다. 또 실제로는, 어드레스 기간 전에 초기화하여 리셋 기간(R)이 설치된다.
1 프레임은 기수 필드와 우수 필드로 분할되고, 어느 쪽의 필드도 전술의 서브 필드를 복수(여기서는 예로서 제2∼3 서브 필드) 가지고 있다. 예컨대, 기수 필드에서는 도 10의 슬릿 L1, L3을 표시시키고, 우수 필드에서는 도 10의 슬릿 L2를 표시시킨다. 각 서브 필드에서는 유지 기간은 각각 T1, 2T1 및 4T1로 되어 있고, 그 기간의 길이에 대략 비례한 회수의 유지 방전이 행해진다. 이들 서브 필드를 임의로 선택함으로써, 8계조 표시를 실현할 수 있다. 동일하게 서브 필드수를 8로 하고, 유지 기간의 비를 1:2:4:8:16:32:64:128로 하면, 256 계조 표시를 실현할 수 있다. 또, 유지 기간의 비는 반드시 등비수열적으로 설정할 필요는 없고, 유지 방전 회수를 동수로 한 서브 필드를 복수 설정하거나, 실제의 표시 휘도에 따라서 조정된 방전 회수를 설정하는 경우도 있다.
도 13a 및 도 13b는 종래의 인터레이스 구동을 나타내는 파형도이다. 전술한 바와 같이 1 프레임은 기수 필드와 우수 필드로 2 분할되어 있고, 각 기수, 우수 필드는 또 복수의 서브 필드에 의해 구성되어 있다. 다만 본 도면에서는, 기수, 우수 필드 중 1 서브 필드만을 나타내었다. 각 서브 필드는 리셋 기간, 어드레스 기간, 유지 기간으로 분리되어 있고, 리셋 기간은 직전의 서브 필드 종료시에 잔류한 벽전하를 리셋하는 것, 어드레스 기간은 표시 데이타에 따른 기록 방전을 행하여 임의의 방전 셀내에 벽전하를 축적하기 위한 것, 유지 기간은 어드레스 기간에서 벽전하를 축적한 방전 셀에서 표시를 위한 유지 방전을 행하는 것이다.
우선 기수 필드에서의 구동에 관해서 설명한다. 리셋 기간에서는, 전면 기록 펄스 Vs+Vw를 모든 유지 전극(Xi)에 인가한다. 모든 주사 전극은 접지 전위에 유지되어 있기 때문에, 유지 전극(Xi)과 주사 전극(Yn) 사이의 전위차 Vs+Vw는 전극 사이의 방전 개시 전압을 초과하고, 모든 전극 사이 즉 모든 슬릿으로써 리셋 방전이 행해진다. 이 때, 어드레스 전극(Aj)과의 사이에서 방전이 발생하지 않도록 어드레스 전극(Aj)에는 펄스 Vaw가 인가되어 유지 전극(Xi)과의 사이의 전위차를 인하하도록 하고 있다. 모든 슬릿에서의 전면 기록 방전의 결과, 각 전극상에는 각각 극성이 다른 과잉된 벽전하가 축적된다. 기록 펄스의 인가 후에 모든 전극을 동일 전위(이 경우는 접지 전위)로 하면, 이 벽전하 자신의 전위차가 방전 개시 전압을 초과함으로써 자기 소거 방전이 발생하고, 전극상의 벽전하는 중화되어 소거된다.
어드레스 기간은 전반과 후반으로 또 분할된다. 전반에서는 예컨대 기수번째의 주사 전극(Y2n-1)이 순서대로 주사되고, 후반에서는 우수번째의 주사 전극이 순서대로 주사된다. 우선 전반에서는, 주사 전극(Y2n-1)에 대하여 순차적으로 주사 펄스 -Vy가 인가된다. 이 주사 펄스 -Vy는 어드레스 기간의 사이 유지되는 베이스 펄스 -Vsc에 중첩하도록 인가되는 것이다. 그리고, 이 주사 펄스 -Vy에 동기하여 어드레스 전극(Aj)에 선택적으로 어드레스 펄스(데이타) Va를 인가함으로써, 주사 전극(Y2n-1)과 어드레스 전극(Aj) 사이에서 기록 방전이 행해진다. 이 때, 유지 전극(Xi)중 기수번째의 유지 전극(X2i-1)만 전반 기간의 사이 전위를 Vx로 유지해 둠으로써 방전 슬릿을 특정할 수 있다. 즉, 펄스 Vx를 인가한 유지 전극(X2i-1)과의 사이에서만, 기록 방전을 불씨로 한 방전이 발생하고, 주사 전극(Y2n-1)과 유지 전극(X2i-1)에 의해 구성되는 방전 셀에 벽전하가 축적되는 것이다.
이어서, 어드레스 기간의 후반에서는 남은 우수번째의 주사 전극(Y2n)이 순차적으로 주사되고, 그것에 동기하여 어드레스 전극(Aj)에 선택적으로 어드레스 펄스 Va가 인가된다. 동시에 우수번째의 유지 전극(X2i)에만 펄스 Vx가 인가됨으로써, 주사 전극(Y2n)과 유지 전극(X2i)에서 선택적으로 방전이 행해지고 벽전하가 축적된다.
유지 기간에서는, 주사 전극(Yn)과 유지 전극(Xi)으로 교대로 유지 방전 펄스 Vs를 인가함으로써 상기 어드레스 기간에서 벽전하를 축적한 방전 셀에서 표시를 위한 유지 방전이 행해진다. 이 때, 기수 필드에서는 기수번째의 주사 전극(Y2n-1)과 우수번째의 유지 전극(X2i) 및 우수번째의 주사 전극(Y2n)과 기수번째의 유지 전극(X2i-1)이 동위상이 되도록 하고 있기 때문에, 이들 슬릿에서는 전위차가 발생하지 않고 유지 방전은 행해지지 않는다. 따라서, 기수 필드에서는 기수번째의 전극끼리 및 우수번째의 전극끼리의 사이에서만 유지 방전이 행해지는 것이다.
이어서, 우수 필드에서의 구동에 관해서 설명한다. 리셋 기간은 전술한 기수 필드와 같은 동작이 행해지기 때문에, 동일하게 모든 슬릿에서의 리셋 방전이 행해지고, 이어서 자기 소거 방전이 행해진다.
한편, 어드레스 기간에서는 그 전반에 있어서 동일하게 기수번째의 주사 전극(Y2n-1)이 순서대로 주사되는 것이지만, 이 때 유지 전극(Xi)중의 우수번째의 유지 전극(X2i)에서 전위가 Vx로 유지된다. 그 결과, 우수 필드에서는 기수번째의 주사 전극(Y2n-1)과 우수번째의 유지 전극(X2i)과의 사이에서만, 기록 방전을 불씨로 한 방전이 발생하고, 주사 전극(Y2n-1)과 유지 전극(X2i)에 의해 구성되는 방전 셀에 벽전하가 축적되는 것이다.
이어서, 어드레스 기간의 후반에서는 남은 우수번째의 주사 전극(Y2n)이 순차적으로 주사되고, 동시에 기수번째의 유지 전극(X2i-1)에만 펄스 Vx가 인가됨으로써 주사 전극(Y2n)과 유지 전극(X2i-1)으로써 선택적으로 방전이 행해지며 벽전하가 축적된다.
이어서, 유지 기간에서는 기수번째의 전극끼리 및 우수번째의 전극끼리가 동위상이 되도록 하고 있기 때문에, 이들 슬릿에서는 전위차가 발생하지 않고 유지 방전은 행해지지 않는다. 따라서, 우수 필드에서는 기수번째의 전극과 우수번째의 전극과의 사이에서만 유지 방전이 행해지는 것이다.
그러나, 상술한 구동 방법에는 리셋 방전에 의한 콘트라스트의 저하라는 문제점이 존재하고 있었다.
일반적으로 PDP 과제의 하나는 CRT 등에 비하여 콘트라스트가 낮은 것이라고 말해지고 있다. 콘트라스트를 낮게 하고 있는 원인의 하나는 리셋 방전에 의한 무효 발광에 있었다. 즉, PDP에서 화상 표시에 직접 기여하고 있는 것은 유지 방전에 의한 발광이지만, 한편으로 다른 기간에 있어서의 방전도 발광을 가져오기 때문에, 직접 화상 표시에 기여하지 않는 리셋 방전시에 의한 무효 발광이 비표시시의 블랙 레벨을 인하해 버리는 것이 지적되고 있다.
인터레이스 방식을 채용한 경우, 이 콘트라스트가 더욱 저하하여 버리는 경향이 있는 것이 본 발명자들의 실험에 의해서 확인되었다. 이 원인은 리셋 기간에 있어서의 모든 슬릿에서의 방전에 있엇다. 즉, 기수 필드에서는 실제로 유지 방전을 행하는 것은 기수번째의 전극 사이 및 우수번째의 전극 사이의 슬릿인 것이었지만, 리셋 방전은 다른 쪽의 슬릿에서도 행해진다. 또한, 우수 필드에서도 실제로 유지 방전을 행하는 것은 기수번째의 전극과 우수번째의 전극 사이의 슬릿이었지만, 리셋 방전은 다른 쪽의 슬릿에서도 행해진다. 따라서, 인터레이스 방식에서는 1 슬릿당 기수 필드와 우수 필드로 계 2회의 리셋 방전이 행해졌다. 인터레이스 방식이 아닌 PDP의 경우, 1 서브 필드에 있어서 1라인당 1회의 리셋 방전이었기 때문에, 단순히 계산하여도 리셋 방전의 회수는 배가하게 된다. 이것은 고해상도 패널을 목적으로 한 인터레이스 방식으로서는 큰 문제였다.
본 발명은 인터레이스 방식의 플라스마 디스플레이 패널에 있어서, 콘트라스트의 저하를 회피하는 방법, 그 방법을 채용한 플라스마 디스플레이 패널 및 표시 장치를 제공하는 것을 목적으로 한다.
도 1a 및 도 1b는 본 발명의 제1 실시예를 나타내는 파형도.
도 2a 및 도 2b는 본 발명의 제2 실시예를 나타내는 파형도.
도 3a 및 도 3b는 본 발명의 제3 실시예를 나타내는 파형도.
도 4a 및 도 4b는 본 발명의 제4 실시예를 나타내는 파형도.
도 5a 및 도 5b는 본 발명의 제5 실시예를 나타내는 파형도.
도 6a 및 도 6b는 본 발명의 제6 실시예를 나타내는 파형도.
도 7a 및 도 7b는 본 발명의 제7 실시예를 나타내는 파형도.
도 8은 본 발명의 X측 드라이버를 나타내는 회로도.
도 9는 본 발명의 Y측 드라이버를 나타내는 회로도.
도 10은 인터레이스 방식의 플라스마 디스플레이 패널을 나타내는 평면도.
도 11은 인터레이스 방식의 플라스마 디스플레이 패널을 나타내는 단면도.
도 12는 인터레이스 방식의 프레임의 구성을 나타내는 도면.
도 13a 및 도 13b는 종래의 인터레이스 구동을 나타내는 파형도.
〈도면의 주요 부분에 대한 부호의 설명〉
1 : 패널
11 : 배면 유리 기판
12,17 : 유전체층
13 : 방전 공간
14 : 전면 유리 기판
15 : 투명 전극
16 : 버스 전극
2 : 장벽
3 : X 공통 드라이버
31 : X 공통 드라이버 A
32 : X 공통 드라이버 B
33 : X 정기록 회로
34 : X 부기록 회로 A
35 : X 부기록 회로 B
4 : Y 스캔 드라이버
5 : Y 공통 드라이버
51 : Y 공통 드라이버 A
52 : Y 공통 드라이버 B
53 : Y 정기록 회로
54 : Y 부기록 회로 A
55 : Y 부기록 회로 B
제1항에 의한 발명에서는, 제1 기판상에 복수의 유지 전극(Xi) 및 주사 전극(Yn)을 표시 라인마다 병행하여 배치하는 동시에, 상기 제1 기판과 대향하는 제2 기판상에 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)과는 전기적으로 이간한 복수의 어드레스 전극(Aj)을 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)과 교차하도록 배치하여 각 교차 영역에 각각 방전 셀을 형성한 플라스마 디스플레이 패널의 구동 방법에 있어서, 기수번째의 유지 전극(X2i-1)과 주사 전극(Y2n-1) 사이 및 우수번째의 유지 전극(X2i)과 주사 전극(Y2n) 사이에서 각각 표시를 행하는 기수 필드와, 기수번째의 유지 전극(X2i-1)과 우수번째의 주사 전극(Y2n) 사이 및 우수번째의 유지 전극(X2i)과 기수번째의 주사 전극(Y2n-1) 사이에서 각각 표시를 행하는 우수 필드를 구비하며, 각 기수 필드 및 우수 필드는 각각 복수의 상기 방전 셀간의 전하 분포를 균일하게 하기 위해서 상기 유지 전극(Xi), 상기 주사 전극(Yn), 상기 어드레스 전극(Aj)에 소정의 전압을 인가하여 복수의 상기 방전 셀내에서 각각 리셋 방전을 실시하는 리셋 기간과, 상기 주사 전극(Yn)과 상기 어드레스 전극(Aj) 사이에서 선택한 방전 셀에서 기록 방전을 실시하여 표시 데이타에 따른 선택적인 기록을 행하는 어드레스 기간과, 상기 어드레스 기간으로써 기록을 행한 상기 방전 셀에서 상기 표시를 위한 방전 발광을 행하기 때문에, 상기 유지 전극(Xi)과 상기 주사 전극(Yn) 사이에 유지 방전 펄스를 인가하는 유지 방전 기간을 가지며, 상기 기수 필드의 리셋 기간에서의 기수번째의 상기 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n-1) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1)사이의 전위차, 상기 우수 필드의 리셋 기간에 있어서의 기수번째의 상기 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 우수번째의 상기 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이의 전위차를 각각 전극 사이의 방전 개시 전압 미만이 되도록 한다.
청구범위 제1항에 관계되는 본 발명에서는 기수 및 우수 필드의 각 리셋 기간에 있어서, 표시에 기여하지 않는 즉, 유지 방전을 행하지 않는 슬릿에 인가되는 전압이 방전 개시 전압 미만이 되도록 하고 있다. 이 때문에, 리셋 방전은 표시에 기여하는 슬릿에서만 행해지게 되어 표시에 기여하지 않는 슬릿에서는 리셋 방전은 발생하지 않는다. 따라서, 표시에 기여하지 않는 무효 방전을 감할 수 있으며, 콘트라스트의 저하를 회피할 수 있다.
청구범위 제2항에 의한 발명에서는 청구범위 제1항의 발명에 있어서, 상기 기수 필드에서의 상기 리셋 방전을 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이에서 동일 타이밍으로 행하고, 상기 우수 필드에서의 상기 리셋 방전을 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이에서 동일 타이밍으로 행하도록 한다.
청구범위 제3항에 의한 발명에서는 청구범위 제2항 발명에 있어서, 상기 기수 필드 및 우수 필드에서의 리셋 방전을 각 유지 전극(Xi) 및 주사 전극(Yn)에 인가되는 정극성 또는 부극성의 펄스로써 실시하고, 상기 유지 전극(Xi) 및 주사 전극(Yn)에 인가되는 펄스는 상기 기수 필드에서는, 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1)으로 서로 다른 극성이 되도록, 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n)으로 서로 다른 극성이 되도록, 또한, 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Yn)으로 동일 극성이 되도록, 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1)으로 동일 극성이 되도록하고, 상기 우수 필드에서는 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n)으로 서로 다른 극성이 되도록, 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1)으로 서로 다른 극성이 되도록, 또한, 상기 기수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n-1)으로 서로 동일 극성이 되도록, 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n)으로 동일 극성이 되도록 한다.
청구범위 제4항에 의한 발명에서는 청구범위 제3항 발명에 있어서, 상기 기수 필드에서의 상기 리셋 방전시, 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n)에는 정극성의 제1 펄스를, 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1)에는 부극성의 제2 펄스를 인가하고, 상기 우수 필드에서의 상기 리셋 방전시에, 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1)에는 정극성의 제1 펄스를, 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n)에는 부극성의 제2 펄스를 인가하도록 한다.
청구범위 제5항에 의한 발명에서는 청구범위 제3항 발명에 있어서, 상기 기수 필드에서의 상기 리셋 방전시에, 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1)에는 정극성의 제1 펄스를, 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n)에는 부극성의 제2 펄스를 인가하고, 상기 우수 필드에서의 상기 리셋 방전시에, 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n)에는 정극성의 제1 펄스를, 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1)에는 부극성의 제2 펄스를 인가하도록 한다.
청구범위 제6항에 의한 발명에서는 청구범위 제4항 또는 제5항의 발명에 있어서, 상기 기수 필드 및 우수 필드에서의 상기 리셋 방전시에 상기 어드레스 전극(Aj)을 접지 전위로 한다.
청구범위 제7항에 의한 발명에서는 청구범위 제2항 발명에 있어서, 상기 기수 필드에서의 상기 리셋 방전을 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이 중 어느 한 쪽에 있어서 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)에 인가되는 각각 서로 다른 극성의 제1 및 제2 펄스와, 다른 쪽에서 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)중 어느 하나에 인가되는 전극 사이의 방전 개시 전압 이상의 정극성의 제3 펄스에 의해 실시하며, 상기 우수 필드에서의 상기 리셋 방전을 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이 중, 어느 한 쪽에 있어서 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)에 인가되는 각각 서로 다른 극성의 제1 및 제2 펄스와, 다른 쪽에서 상기 유지 전극(Xi) 및 상기 주사 전극(Yn) 중 어느 하나에 인가되는 전극 사이의 방전 개시 전압 이상의 정극성의 제3 펄스에 의해 실시하도록 한다.
청구범위 제8항에 의한 발명에서는 청구범위 제7항 발명에 있어서, 상기 기수 필드에서의 상기 한 쪽의 전극 사이의 상기 주사 전극(Yn)에는 정극성의 상기 제1 펄스를, 상기 유지 전극(Xi)에는 부극성의 상기 제2 펄스를, 상기 다른 쪽의 전극 사이의 상기 유지 전극(Xi)에 정극성의 상기 제3 펄스를 인가하도록 하고, 상기 우수 필드에서의 상기 한 쪽의 전극 사이의 상기 유지 전극(Xi)에는 정극성의 상기 제1 펄스를, 상기 주사 전극(Yn)에는 부극성의 상기 제2 펄스를, 상기 다른 쪽의 전극 사이의 상기 주사 전극(Yn)에 정극성의 상기 제3 펄스를 인가하도록 한다.
청구범위 제9항에 의한 발명에서는 청구범위 제8항 발명에 있어서, 상기 기수 필드에서의 상기 다른 쪽의 전극 사이의 상기 주사 전극(Yn)을 접지 전위로 하고, 상기 우수 필드에서의 상기 다른 쪽의 전극 사이의 상기 유지 전극(Xi)를 접지 전위로 한다.
청구범위 제10항에 의한 발명에서는 청구범위 제7항 발명에 있어서, 상기 기수 필드에서의 상기 한 쪽의 전극 사이의 상기 유지 전극(Xi)에는 정극성의 상기 제1 펄스를, 상기 주사 전극(Yn)에는 부극성의 상기 제2 펄스를, 상기 다른 쪽의 전극 사이의 상기 주사 전극(Yn)에는 정극성의 상기 제3 펄스를 인가하고, 상기 우수 필드에서의 상기 한 쪽의 전극 사이의 상기 주사 전극(Yn)에는 정극성의 상기 제1 펄스를, 상기 유지 전극(Xi)에는 부극성의 상기 제2 펄스를, 상기 다른 쪽의 전극 사이의 상기 유지 전극(Xi)에는 정극성의 상기 제3 펄스를 인가하도록 한다.
청구범위 제11항에 의한 발명에서는 청구범위 제10항 발명에 있어서, 상기 기수 필드에서의 상기 다른 쪽의 전극 사이의 상기 유지 전극(Xi)를 접지 전위로 하고, 상기 우수 필드에서의 상기 다른 쪽의 전극 사이의 상기 주사 전극(Yn)을 접지 전위로 한다.
청구범위 제12항에 의한 발명에서는 청구범위 제8항 내지 제11항중 어느 한 항의 발명에 있어서, 상기 기수 필드 및 우수 필드에서의 상기 리셋 방전시에, 상기 어드레스 전극(Aj)을 상기 한 쪽의 전극 사이의 중간 전위 이상, 또한, 상기 다른 쪽의 전극 사이의 중간 전위 이하의 전위가 되도록 한다.
청구범위 제13항에 의한 발명에서는 청구범위 제2항 발명에 있어서, 상기 기수 필드에서의 상기 리셋 방전을 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이 중 어느 한 쪽에 있어서 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)에 인가되는 각각 서로 다른 극성의 제1 및 제2 펄스와, 다른 쪽에서 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)의 어느 하나에 인가되는 전극 사이의 방전 개시 전압 이상의 부극성의 제4 펄스에 의해 실시하며, 상기 우수 필드에서의 상기 리셋 방전을 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이 중 어느 한 쪽에 있어서 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)에 인가되는 각각 서로 다른 극성의 제1 및 제2 펄스와, 다른 쪽에서 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)중 어느 하나에 인가되는 전극 사이의 방전 개시 전압 이상의 부극성의 제4 펄스에 의해 실시하도록 한다.
청구범위 제14항에 의한 발명에서는 청구범위 제13항 발명에 있어서, 상기 기수 필드에서의 상기 한 쪽의 전극 사이의 상기 주사 전극(Yn)에는 정극성의 상기 제2 펄스를, 상기 유지 전극(Xi)에는 부극성의 상기 제2 펄스를, 상기 다른 쪽의 전극 사이의 상기 주사 전극(Yn)에는 부극성의 상기 제4 펄스를 인가하고, 상기 우수 필드에서의 상기 한 쪽의 전극 사이의 상기 유지 전극(Xi)에는 정극성의 상기 제1 펄스를, 상기 주사 전극(Yn)에는 부극성의 상기 제2 펄스를, 상기 다른 쪽의 전극 사이의 상기 유지 전극(Xi)에는 부극성의 상기 제4 펄스를 인가하도록 한다.
청구범위 제15항에 의한 발명에서는 청구범위 제14항 발명에 있어서, 상기 기수 필드에서의 상기 다른 쪽의 전극 사이의 상기 유지 전극(Xi)를 접지 전위로 하고, 상기 우수 필드에서의 상기 다른 쪽의 전극 사이의 상기 주사 전극(Yn)을 접지 전위로 한다.
청구범위 제16항에 의한 발명에서는 청구범위 제13항 발명에 있어서, 상기 기수 필드에 있어서의 상기 한 쪽의 전극 사이의 상기 유지 전극(Xi)에는 정극성의 상기 제1 펄스를, 상기 주사 전극(Yn)에는 부극성의 상기 제2 펄스를, 상기 다른 쪽의 전극 사이의 상기 유지 전극(Xi)에는 부극성의 상기 제4 펄스를 인가하고, 상기 우수 필드에서의 상기 한 쪽의 전극 사이의 상기 주사 전극(Yn)에는 정극성의 상기 제1 펄스를, 상기 유지 전극(Xi)에는 부극성의 상기 제2 펄스를, 상기 다른 쪽의 전극 사이의 상기 주사 전극(Yn)에 부극성의 상기 제4 펄스를 인가하도록 한다.
청구범위 제17항에 의한 발명에서는 청구범위 제16항 발명에 있어서, 상기 기수 필드에서의 상기 다른 쪽의 전극 사이의 상기 주사 전극(Yn)을 접지 전위로 하고, 상기 우수 필드에서의 상기 다른 쪽의 전극 사이의 상기 유지 전극(Xi)를 접지 전위로 한다.
청구범위 제18항에 의한 발명에서는 청구범위 제15항 또는 제17항 발명에 있어서, 상기 기수 필드 및 우수 필드에서의 상기 리셋 방전시에, 상기 어드레스 전극(Aj)을 상기 다른 쪽의 전극 사이의 중간 전위 이상, 또한, 상기 한 쪽의 전극 사이의 중간 전위 이하의 전위가 되도록 한다.
청구범위 제19항에 의한 발명에서는 청구범위 제1항 발명에 있어서, 상기 기수 필드에서의 상기 리셋 방전을, 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이에서 다른 타이밍으로 행하고, 상기 우수 필드에서의 상기 리셋 방전을 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이에서 다른 타이밍으로 행하도록 한다.
청구범위 제20항에 의한 발명에서는 청구범위 제19항 발명에 있어서, 상기 기수 필드 및 우수 필드에서의 상기 리셋 기간이 각각 제1 리셋 기간 및 제2 리셋 기간을 갖도록 하여 상기 기수 필드에서 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이 중 한 쪽에서의 리셋 방전을 상기 제1 리셋 기간으로 행한 후, 계속되는 제2 리셋 기간으로 다른 쪽의 전극 사이에서의 리셋 방전을 행하며, 이어서, 상기 한 쪽의 전극 사이에 의한 표시를 위한 상기 기록 방전을 순차적으로 행한 후, 상기 다른 쪽의 전극 사이에 의한 표시를 위한 상기 기록 방전을 순차적으로 행하며, 이어서, 상기 한 쪽 및 다른 쪽의 전극 사이에 의한 상기 유지 방전을 실시하도록 하고, 상기 우수 필드에서 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이 중 한 쪽에서의 리셋 방전을 상기 제1 리셋 기간으로 행한 후, 계속되는 제2 리셋 기간으로 다른 쪽의 전극 사이에서의 리셋 방전을 행하며, 이어서, 상기 한 쪽의 전극 사이에 의한 표시를 위한 상기 기록 방전을 순차적으로 행한 후, 상기 다른 쪽의 전극 사이에 의한 표시를 위한 상기 기록 방전을 순차적으로 행하고, 이어서, 상기 한 쪽 및 다른 쪽의 전극 사이에 의한 상기 유지 방전을 실시하도록 한다.
청구범위 제21항에 의한 발명에서는 청구범위 제19항 발명에 있어서, 상기 기수 필드의 상기 제1 리셋 기간에 상기 한 쪽의 전극 사이에 전극 사이의 방전 개시 전압 이상의 정극성의 제3 펄스를 인가하고, 이어서 상기 제2 리셋 기간에 상기 다른 쪽의 전극 사이에 전극 사이의 방전 개시 전압 이상의 정극성의 제3 펄스를 인가하며, 상기 우수 필드의 상기 제1 리셋 기간에 상기 한 쪽의 전극 사이에 전극 사이의 방전 개시 전압 이상의 정극성의 제3 펄스를 인가하며, 이어서 상기 제2 리셋 기간에 상기 다른 쪽의 전극 사이에 전극 사이의 방전 개시 전압 이상의 정극성의 제3 펄스를 인가하도록 한다.
청구범위 제22항에 의한 발명에서는 청구범위 제21항 발명에 있어서, 상기 기수 필드의 상기 제1 리셋 기간일 때, 상기 한 쪽의 전극 사이의 유지 전극(Xi)에는 상기 제3 펄스를, 상기 다른 쪽의 전극 사이의 주사 전극(Yn)에는 정극성의 제1 펄스를 인가하고, 이어서 상기 제2 리셋 기간일 때, 상기 다른 쪽의 전극 사이의 유지 전극(Xi)에는 상기 제3 펄스를, 상기 한 쪽의 전극 사이의 유지 전극(Xi)에는 상기 제2 펄스를 인가하고, 상기 우수 필드에 있어서, 상기 제1 리셋 기간일 때, 상기 한 쪽의 전극 사이의 주사 전극(Yn)에는 상기 제3 펄스를, 상기 다른 쪽의 전극 사이의 유지 전극(Xi)에는 정극성의 제1 펄스를 인가하고, 이어서 상기 제2 리셋 기간일 때, 상기 다른 쪽의 전극 사이의 주사 전극(Yn)에는 상기 제3 펄스를, 상기 한 쪽의 전극 사이의 주사 전극(Yn)에는 상기 제1 펄스를 인가하도록 한다.
청구범위 제23항에 의한 발명에서는 청구범위 제21항의 발명에 있어서, 상기 기수 필드의 상기 제1 리셋 기간일 때, 상기 한 쪽의 전극 사이의 주사 전극(Yn)에는 상기 제3 펄스를, 상기 다른 쪽의 전극 사이의 유지 전극(Xi)에는 정극성의 제1 펄스를 인가하고, 이어서 상기 제2 리셋 기간일 때, 상기 다른 쪽의 전극 사이의 주사 전극(Yn)에는 상기 제3 펄스를, 상기 한 쪽의 전극 사이의 주사 전극(Yn)에는 상기 제1 펄스를 인가하고, 상기 우수 필드의 상기 제1 리셋 기간일 때, 상기 한 쪽의 전극 사이의 유지 전극(Xi)에는 상기 제3 펄스를, 상기 다른 쪽의 전극 사이의 주사 전극(Yn)에는 정극성의 제2 펄스를 인가하며, 이어서 상기 제2 리셋 기간일 때, 상기 다른 쪽의 전극 사이의 유지 전극(Xi)에는 상기 제3 펄스를, 상기 한 쪽의 전극 사이의 유지 전극(Xi)에는 상기 제1 펄스를 인가하도록 한다.
청구범위 제24항에 의한 발명에서는 청구범위 제22항 또는 제23항의 발명에 있어서, 상기 기수 필드 및 우수 필드에서의 상기 리셋 기간동안 상기 어드레스 전극(Aj)을 상기 한 쪽의 전극 사이의 중간 전위와 상기 다른 쪽의 전극 사이의 중간 전위와의 사이의 전위가 되도록 한다.
청구범위 제25항에 의한 발명에서는 청구범위 제19항 발명에 있어서, 상기 기수 필드 및 우수 필드에서의 상기 리셋 기간이 각각 제1 리셋 기간 및 제2 리셋 기간을 갖도록 하여 상기 기수 필드에서 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이 중 한 쪽에서의 리셋 방전을 상기 제1 리셋 기간으로 행한 후, 상기 한 쪽의 전극 사이에 의한 표시를 위한 상기 기록 방전을 순차적으로 행하며, 이어서, 다른 쪽의 전극 사이에서의 리셋 방전을 상기 제2 리셋 기간으로 행한 후, 상기 다른 쪽의 전극 사이에 의한 표시를 위한 상기 기록 방전을 순차적으로 행하며, 이어서, 상기 한 쪽 및 다른 쪽의 전극 사이에 의한 상기 유지 방전을 실시하도록 하여 상기 우수 필드에서, 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이 중, 한 쪽에서의 리셋 방전을 상기 제1 리셋 기간으로 행한 후, 상기 한 쪽의 전극 사이에 의한 표시를 위한 상기 기록 방전을 순차적으로 행하고, 이어서, 다른 쪽의 전극 사이에서의 리셋 방전을 상기 제2 리셋 기간으로 행한 후, 상기 다른 쪽의 전극 사이에 의한 표시를 위한 상기 기록 방전을 순차적으로 행하며, 이어서, 상기 한 쪽 및 다른 쪽의 전극 사이에 의한 상기 유지 방전을 실시하도록 한다.
청구범위 제26항에 의한 발명에서는 청구범위 제20항 또는 제25항의 발명에 있어서, 상기 기수 필드의 상기 제1 리셋 기간일 때, 상기 한 쪽의 전극 사이에는 전극 사이의 방전 개시 전압 이상의 정극성의 제3 펄스를, 상기 다른 쪽의 전극 사이의 상기 유지 전극(Xi) 및 주사 전극(Yn)에는 각각 정극성의 제1 펄스를 인가하고, 이어서 상기 제2 리셋 기간일 때, 상기 다른 쪽의 전극 사이에는 전극 사이의 방전 개시 전압 이상의 정극성의 제3 펄스를, 상기 한 쪽의 전극 사이의 상기 유지 전극(Xi) 및 주사 전극(Yn)에는 각각 정극성의 제1 펄스를 인가하며, 상기 우수 필드의 상기 제1 리셋 기간일 때, 상기 한 쪽의 전극 사이에는 전극 사이의 방전 개시 전압 이상의 정극성의 제3 펄스를, 상기 다른 쪽의 전극 사이의 상기 유지 전극(Xi) 및 주사 전극(Yn)에는 각각 정극성의 제1 펄스를 인가하고, 이어서 상기 제2 리셋 기간일 때, 상기 다른 쪽의 전극 사이에는 전극 사이의 방전 개시 전압 이상의 정극성의 제3 펄스를, 상기 한편의 전극 사이의 상기 유지 전극(Xi) 및 주사 전극(Yn)에는 각각 정극성의 제1 펄스를 인가하도록 한다.
청구범위 제27항에 의한 발명에서는 청구범위 제20항 또는 제25항 발명에 있어서, 상기 기수 필드의 상기 제1 리셋 기간일 때, 상기 한 쪽의 전극 사이의 상기 유지 전극(Xi) 및 주사 전극(Yn)에는 서로 극성이 다른 제1 및 제2 펄스를 인가하고, 상기 제2 리셋 기간일 때, 상기 다른 쪽의 전극 사이의 상기 유지 전극(Xi) 및 주사 전극(Yn)에 서로 극성이 다른 상기 제1 및 제2 펄스를 인가하며, 상기 우수 필드의 상기 제1 리셋 기간일 때, 상기 한 쪽의 전극 사이의 상기 유지 전극(Xi) 및 주사 전극(Yn)에 서로 극성이 다른 제1 및 제2 펄스를 인가하고, 상기 제2 리셋 기간일 때, 상기 다른 쪽의 전극 사이의 상기 유지 전극(Xi) 및 주사 전극(Yn)에 서로 극성이 다른 상기 제1 및 제2 펄스를 인가하도록 한다.
청구범위 제28항에 의한 발명에서는 청구범위 제1항 발명에 있어서, 상기 기수 필드 및 우수 필드가 상기 리셋 기간, 어드레스 기간, 유지 방전 기간을 각각 구비한 서브 필드를 복수 갖도록 하여 상기 기수 필드에서 상기 우수로 또는 상기 우수 필드에서 상기 기수 필드로 이행했을 때의 최초의 서브 필드에 있어서의 리셋 기간은 모든 상기 유지 전극(Xi) 및 주사 전극(Yn) 사이의 전위차가 각각 전극 사이의 방전 개시 전압 이상이 되도록 한다.
청구범위 제29항에 의한 발명에서는 제1 기판상에 복수의 유지 전극(Xi) 및 주사 전극(Yn)을 표시 라인마다 병행하여 배치하는 동시에, 상기 제1 기판과 대향하는 제2 기판상에, 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)과는 전기적으로 이간한 복수의 어드레스 전극(Aj)을 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)과 교차하도록 배치하고, 각 교차 영역에 각각 방전 셀을 형성한 플라스마 디스플레이 패널로서, 기수번째의 유지 전극(X2i-1)과 주사 전극(Y2n-1) 사이 및 우수번째의 유지 전극(X2i)과 주사 전극(Y2n) 사이에서 각각 표시를 행하는 기수 필드와, 기수번째의 유지 전극(X2i-1)과 우수번째의 주사 전극(Y2n) 사이 및 우수번째의 유지 전극(X2i)과 기수번째의 주사 전극(Y2n-1) 사이에서 각각 표시를 행하는 우수 필드를 구비하며, 각 기수 필드 및 우수 필드는 각각 복수의 상기 방전 셀간의 전하 분포를 균일하게 하기 위해서 상기 유지 전극(Xi), 상기 주사 전극(Yn), 상기 어드레스 전극(Aj)에 소정의 전압을 인가하여 복수의 상기 방전 셀내에서 각각 리셋 방전을 실시하는 리셋 기간과, 상기 주사 전극(Yn)과 상기 어드레스 전극(Aj) 사이에서 선택한 방전 셀에 있어서 기록 방전을 실시하고, 표시 데이타에 따른 선택적인 기록을 행하는 어드레스 기간과, 상기 어드레스 기간에서 기록을 행한 상기 방전 셀에서 상기 표시를 위한 방전 발광을 행하기 위해서, 상기 유지 전극(Xi)와 상기 주사 전극(Yn) 사이에 유지 방전 펄스를 인가하는 유지 방전 기간을 가지며, 상기 기수 필드의 리셋 기간에 있어서의 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이의 전위차, 상기 우수 필드의 리셋 기간에 있어서의 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 우수번째의 상기 유지 전극(X2i과 상기 주사 전극(Y2n) 사이의 전위차가 각각 전극 사이의 방전 개시 전압 미만으로 설정되도록 한다.
청구범위 제30항에 의한 발명에서는 제1 기판상에 복수의 유지 전극(Xi) 및 주사 전극(Yn)을 표시 라인마다 병행하여 배치하는 동시에, 상기 제1 기판과 대향하는 제2 기판상에, 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)과는 전기적으로 이간한 복수의 어드레스 전극(Aj)을 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)과 교차하도록 배치하고, 각 교차 영역에 각각 방전 셀을 형성한 플라스마 디스플레이 패널과, 상기 유지 전극(Xi), 상기 주사 전극(Yn) 및 상기 어드레스 전극(Aj)을 각각 구동하기 위한 구동 회로를 가지며, 기수번째의 유지 전극(X2i-1)과 주사 전극(Y2n-1) 사이 및 우수번째의 유지 전극(X2i)과 주사 전극(Y2n) 사이에서 각각 표시를 행하는 기수 필드와, 기수번째의 유지 전극(X2i-1)과 우수번째의 주사 전극(Y2n) 사이 및 우수번째의 유지 전극(X2i)과 기수번째의 주사 전극(Y2n-1) 사이에서 각각 표시를 행하는 우수 필드를 구비하고, 각 기수 필드 및 우수 필드는 각각 복수의 상기 방전 셀간의 전하 분포를 균일하게 하기 위해서 상기 유지 전극(Xi), 상기 주사 전극(Yn), 상기 어드레스 전극(Aj)에 소정의 전압을 인가하여 복수의 상기 방전 셀내에서 각각 리셋 방전을 실시하는 리셋 기간과, 상기 주사 전극(Y2n)과 상기 어드레스 전극(Aj) 사이에서 선택한 방전 셀에서 기록 방전을 실시하고, 표시 데이타에 따른 선택적인 기록을 행하는 어드레스 기간과, 상기 어드레스 기간으로써 기록을 행한 상기 방전 셀에서 상기 표시를 위한 방전 발광을 행하기 위해서, 상기 유지 전극(Xi)와 상기 주사 전극(Yn) 사이에 유지 방전 펄스를 인가하는 유지 방전 기간을 포함하는 표시 장치에 있어서, 상기 기수 필드의 리셋 기간에 있어서의 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이의 전위차, 상기 우수 필드의 리셋 기간에 있어서의 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 우수번째의 상기 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이의 전위차가 각각 방전 개시 전압 미만으로 설정되도록 한다.
도 1a 및 도 1b는 본 발명의 제1 실시예를 나타내는 파형도이고, 기수 필드와 우수 필드로 이루어진 1 프레임의 파형을 나타내고 있다. 실제로는 도 12에 개시한 바와 같이, 기수 필드 및 우수 필드는 각각 유지 기간의 길이가 다른 복수의 서브 필드를 갖고 있지만, 여기에서는 간단하게 하기 위해 1 서브 필드만을 나타내었다.
각 서브 필드는 도시한 바와 같이 리셋 기간, 어드레스 기간, 유지 기간을 갖고 있다. 직전의 서브 필드가 종료했을 때에는, 그 서브 필드에서의 표시에 따른 벽전하가 잔존하고 있기 때문에, 다음 서브 필드 첫머리에서의 리셋 기간에 의해 리셋 방전이 행해진다. 이 방전은 유지 전극(Xi)와 상기 주사 전극(Yn) 사이에 전극 사이의 방전 개시 전압을 초과하는 전압을 인가함으로써 발생시키는 강방전이고, 직전의 서브 필드에서의 방전 상태에 관계없이 각 방전 셀의 전하 분포를 균일하게 하는 것이다. 본 발명에서는 리셋 방전일 때의 각 전극 전위를 표시 슬릿에서는 방전 개시 전압을 초과하도록 또한 비표시 슬릿에서는 방전 개시 전압 미만이 되도록 설정하는 것이다.
우선, 본 실시예에 있어서의 기수 필드의 구동을 설명한다. 기수 필드에서는, 기수번째의 유지 전극(X1,X3‥,X2i-1)(i는 자연수)에 정극성의 펄스 Vs를 인가하는 동시에, 기수번째의 주사 전극(Y1,Y3‥,Y2n-1)(n은 자연수)에 부극성의 펄스 -Vw를 인가한다. 또한 그것과 동시에, 우수번째의 유지 전극(X2,X4‥,X2i)에 부극성의 펄스 -Vw를 인가하는 동시에, 우수번째의 주사 전극(Y2,Y4‥,Y2n)에 정극성의 펄스 Vs를 인가한다. 이것에 의해서, 기수 필드에서의 표시 슬릿인 기수번째의 유지 전극-주사 전극 사이 X1-Y1, X3-Y3‥,X2i-1-Y2n-1과 우수번째의 유지 전극-주사 전극 사이 X2-Y2, X4-Y4‥,X2i-Y2n의 전위차는 Vs+Vw가 된다. 이 Vs+Vw를 전극 사이의 방전 개시 전압 이상으로 함으로써, 각 표시 슬릿에서는 리셋 방전이 실시된다. 한편 기수 필드에서의 비표시 슬릿인 기수번째의 주사 전극-기수번째의 유지 전극 사이 Y1-X2, Y3-X4‥,Y2n-1-X2i와 우수번째의 주사 전극-기수번째의 유지 전극 사이 Y2-X3, Y4-X5‥,Y2n-1-X2i-1의 전위차는 모두 0이고, 방전은 생기지 않는다. 따라서 본 실시예에서는 표시 슬릿에서만 리셋 방전이 실시된다.
또, 종래는 전면 기록 펄스의 인가와 함께 어드레스 전극에 펄스 Vaw를 인가했었지만, 본 실시예에서는 불필요해진다. 이것은 각 유지 전극(Xi) 및 주사 전극(Yn)에 인가하는 전압이 종래보다도 저하하였기 때문에, 어드레스 전극과의 사이에서 방전을 발생시킬 가능성이 없어졌기 때문이다.
이 방전에 의해 양전극상에는 서로 극성이 다른 벽전하가 과잉되게 축적된다. 이 때문에 양전극의 전위를 동일하게, 구체적으로는 접지 전위로 함으로써 벽전하 자신에 의한 자기 소거 방전이 발생하여 벽전하는 중화된다.
이어지는 어드레스 기간에서는, 입력 데이타(영상 데이타)에 따른 기록 방전이 행해진다. 여기서는 기수 전극의 기록을 미리 행하고, 이어서 우수 전극의 기록을 행하는 방법을 채용하였다. 즉, 기수번째의 주사 전극(Y1,Y3‥,Y2n-1)에 순차적으로 스캔 펄스 -Vy를 인가한다. 또, 각 주사 전극(Yn)에는 어드레스 기간의 사이 베이스 펄스 -Vsc가 인가되어 있고, 스캔 펄스 -Vy는 베이스 펄스 -Vsc에 중첩되게 된다. 어드레스 전극(Aj)에는 입력 신호에 따라서 선택적으로 데이타 펄스 Va가 인가되고, 스캔 펄스 -Vy를 인가한 주사 전극(Y2n-1)과의 사이에서 방전이 행해진다. 이 때 기수 필드에서는 기수번째의 유지 전극(X1,X3‥,X2i-1)에만 펄스 Vx를 인가하고 있기 때문에, 기수번째의 유지 전극-주사 전극 사이 X1-Y1, X3-Y3‥,X2i-1-Y2n-1에서만 기록 방전이 행해지게 되며, 양전극상에 벽전하가 축적한다. 다음에 우수번째의 주사 전극(Y2,Y4‥Y2n)에 순차적으로 스캔 펄스 -Vy를 인가한다. 동일하게 어드레스 전극(Aj)에 선택적인 데이타 펄스 Va가 인가되는 동시에, 이번은 우수번째의 유지 전극(X2,X4‥,X2i)에만 펄스 Vx가 인가되기 때문에, 우수번째의 유지 전극-주사 전극 사이 X2-Y2,X4-Y4‥,X2i-Y2n에서만 기록 방전이 행해지게 되어, 양전극상에 벽전하가 축적된다.
이어지는 유지 기간에서는, 표시 슬릿을 구성하는 유지 전극(Xi)과 주사 전극(Yn)에 교대로 유지 방전 펄스 Vs를 인가함으로써 기록 방전이 행해진 방전 셀에서 유지 방전이 실시된다. 이 때, 비표시 슬릿을 구성하는 유지 전극(Xi)-주사 전극(Yn) 사이에서 방전이 생기지 않도록 비표시 슬릿을 구성하는 유지 전극(Xi)와 주사 전극(Yn)에는 동위상의 전압 펄스가 인가된다. 즉, 기수 필드에서는 표시 슬릿을 구성하는 기수번째의 유지 전극-주사 전극 사이 X1-Y1, X3-Y3‥,X2i-1-Y2n-1및 우수번째의 유지 전극-주사 전극 사이 X2-Y2, X4-Y4‥,X2i-Y2n사이에는 교대로 유지 방전 펄스가 인가되지만, 이 펄스는 비표시 슬릿을 구성하는 기수번째의 주사 전극-우수번째의 유지 전극 사이 Y1-X2, Y3-X4‥,Y2n-1-X2i및 우수번째의 주사 전극-기수번째의 유지 전극 사이 Y2-X3, Y4-X5‥,Y2n-X2i-1사이에서는 동위상이 된다.
다음에 우수 필드에서는, 표시 슬릿이 기수번째의 주사 전극-우수번째의 유지 전극 사이 Y1-X2, Y3-X4‥,Y2n-1-X2i및 우수번째의 주사 전극-기수번째의 유지 전극 사이 Y2-X3, Y4-X5‥,Y2n-X2i-1사이에 변경된다. 각 표시 슬릿으로의 인가 전압은 기수 필드일 때의 그것과 동일하다. 즉, 이번에는 기수번째의 주사 전극(Y1,Y3‥,Y2n-1)에 정극성의 펄스 Vs를 인가하는 동시에, 우수번째의 유지 전극(X2,X4‥,X2i)에 부극성의 펄스 -Vw를 인가한다. 또한 그것과 동시에, 우수번째의 주사 전극(Y2,Y4‥,Y2n)에 부극성의 펄스 -Vw를 인가하는 동시에, 기수번째의 유지 전극(X1,X3‥,X2i-1)에 정극성의 펄스 Vs를 인가한다. 이것에 의해서, 우수 필드에서의 표시 슬릿인 기수번째의 주사 전극-우수번째의 유지 전극 사이 Y1-X2,Y3-X4‥,Y2n-1-X2i와, 우수번째의 주사 전극-기수번째의 유지 전극 사이 Y2-X3,Y4-X5‥,Y2n-X2i-1의 전위차가 전극 사이의 방전 개시 전압을 초과하는 Vs+Vw가 되어, 각 표시 슬릿으로 리셋 방전이 실시된다. 한편 우수 필드에서의 비표시 슬릿인 기수번째의 유지 전극-주사 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1과 우수번째의 유지 전극-주사 전극 사이 X2-Y2, X4-Y4‥,X2i-Y2n의 전위차는 모두 0이고 방전은 생기지 않는다. 따라서 표시 슬릿에서만 리셋 방전이 실시된다. 리셋 방전 종료 후, 기수 필드와 동일하게 자기 소거 방전이 생기고, 리셋 방전으로써 형성된 벽전하가 중화된다.
이어지는 어드레스 기간도, 표시 슬릿이 변경된 점을 제외하고 기수 필드와 동일하게 실시된다. 즉 기수번째의 주사 전극(Y1,Y3‥,Y2n-1)에 순차적으로 스캔 펄스 -Vy를 인가하는 동시에, 어드레스 전극(Aj)에 입력 신호에 따른 선데이타 펄스 Va를 인가한다. 이 때 우수 필드에서는, 우수번째의 유지 전극(X2,X4‥,X2i)에만 펄스 Vx를 인가하고 있기 때문에, 기수번째의 주사 전극-우수번째의 유지 전극 사이 Y1-X2,Y3-X4‥,Y2n-1-X2i에서만 기록 방전이 행해지게 되고, 양전극상에 벽전하가 축적된다. 다음에 우수번째의 주사 전극(Y2,Y4‥,Y2n)에 순차적으로 스캔 펄스 -Vy를 인가한다. 동일하게 어드레스 전극(Aj)에 선택적인 데이타 펄스 Va가 인가되는 동시에, 이번은 기수번째의 유지 전극(X1,X3‥,X2i-1)에만 펄스 Vx가 인가되기 때문에, 우수번째의 주사 전극-기수번째의 유지 전극 사이 Y2-X3,Y4-X5‥,Y2n-X2i-1에서만 기록 방전이 행해지게 되어 양전극상에 벽전하가 축적된다.
이어지는 유지 기간도 기수 필드와 동일하게 표시 슬릿을 구성하는 유지 전극(Xi)와 주사 전극(Yn)에 교대로 유지 방전 펄스 Vs를 인가함으로써, 기록 방전이 행해진 방전 셀에서 유지 방전이 실시된다. 즉, 우수 필드에서는 표시 슬릿을 구성하는 기수번째의 주사 전극-우수번째의 유지 전극 사이 Y1-X2,Y3-X4‥,Y2n-1-X2i및 우수번째의 주사 전극-기수번째의 유지 전극 사이 Y2-X3,Y4-X5‥,Y2n-X2i-1사이에는 교대로 유지 방전 펄스가 인가되지만, 이 펄스는 비표시 슬릿을 구성하는 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1및 우수번째의 주사 전극-유지 전극 사이 X2-Y2,X4-Y4‥,X2i-Y2n에서는 동위상이 된다.
또한 제2 실시예의 변형예로서, Vs 및 一Vw를 인가하는 전극을 반대로 하는 것도 가능하다. 즉 기수 필드에서는, 기수번째의 유지 전극(X1,X3‥,X2i-1)에 부극성의 펄스 -Vw를 인가하는 동시에, 기수번째의 주사 전극(Y1,Y3‥,Y2n-1)에 정극성의 펄스 Vs를 인가한다. 또한 그것과 동시에, 우수번째의 유지 전극(X2,X4‥,X2i)에 정극성의 펄스 Vs를 인가하는 동시에, 우수번째의 주사 전극(Y2,Y4‥,Y2n)에 부극성의 펄스 -Vw를 인가하는 것이다. 우수 필드에서도 동일하고, 기수번째의 주사 전극(Y1, Y3‥,Y2n-1)에 부극성의 펄스 -Vw를 인가하는 동시에, 우수번째의 유지 전극(X2,X4‥,X2i)에 정극성의 펄스 Vs를 인가한다. 또한 그것과 동시에, 우수번째의 주사 전극(Y2,Y4‥,Y2n)에 정극성의 펄스 Vs를 인가하는 동시에, 기수번째의 유지 전극(X1,X3‥,X2i-1)에 부극성의 펄스 -Vw를 인가하는 것이다.
도 2a 및 도 2b는 본 발명의 제2 실시예를 나타내는 파형도이고, 각 필드의 리셋 기간 이외는 제1 실시예와 동일하다.
본 실시예에서는, 종래 기술과 동일하게 전극 사이의 방전 개시 전압을 초과하는 Vs+Vw의 전압을 인가하는 슬릿과, 제1 실시예와 동일하게 정극성의 펄스 Vs 및 부극성의 펄스 -Vw를 인가하는 슬릿을 교대로 설치하도록 한 것이다.
즉, 기수 필드에서는 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1에 있어서, 주사 전극 Y1,Y3‥,Y2n-1을 접지 전압으로 하는 동시에, 유지 전극(X1,X3‥,X2i-1)에 Vs+Vw의 펄스를 인가하고, 우수번째의 주사 전극-유지 전극 사이 X2-Y2, X4-Y4‥,X2i-Y2n에 있어서, 유지 전극(X2,X4‥,X2i)에 부극성의 펄스 -Vw를, 주사 전극(Y2,Y4‥,Y2n)에 정극성의 펄스 Vs를 인가하는 것이다. 그 결과, 비표시 슬릿이 되는 기수번째의 주사 전극-우수번째의 유지 전극 사이 Y1-X2,Y3-X4‥,Y2n-1-X2i및, 우수번째의 주사 전극-기수번째의 유지 전극 사이 Y2-X3,Y4-X5‥,Y2n-X2i-1에서는 모두 전위차가 전극 사이의 방전 개시 전압에 달하지 않으며, 리셋 방전은 발생하지 않는다. 또 이 때, Vs+Vw를 인가한 기수번째의 유지 전극(X1,X3‥,X2i-1)과 어드레스 전극(Aj)과의 사이에서 방전이 발생하지 않도록, 어드레스 전극(Aj)에는 소정의 펄스 Vaw를 인가해 두는 것이 바람직하다. 펄스 Vaw의 크기로서는 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1의 중간 전위와, 우수번째의 주사전극-유지 전극 사이 X2-Y2,X4-Y4‥,X2i-Y2n의 중간 전위와의 사이의 전위로서 두는 것이 적당하다. 이 실시예에서는, 드라이버 회로를 간략화하기 위해서, 데이타 펄스 Va와 동일 전위로 하였다.
한편, 우수 필드에서도 표시 슬릿이 변경되는 것을 제외하고 기수 필드와 동일하여 설명을 생략한다.
또한 제2 실시예의 변형예로서, Vs+Vw를 인가하는 전극을 주사 전극측으로 하는 것도 가능하다. 즉, 기수 필드에서는 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1에 있어서, 유지 전극(X1,X3‥,X2i-1)을 접지 전압으로 하는 동시에, 주사 전극(Y1,Y3‥,Y2n-1)에 VS+VW의 펄스를 인가하는 것이다. 이 경우, 우수번째의 주사 전극-유지 전극 사이 X2-Y2,X4-Y4‥,X2i-Y2n에서는 유지 전극(X2,X4‥,X2i)에 정극성의 펄스 Vs를, 주사 전극(Y2,Y4‥,Y2n)에 부극성의 펄스 -Vw를 인가하면 좋다. 우수 필드에서도 동일하다.
또한, 당연한 것이지만, Vs+Vw의 펄스를 인가하는 슬릿과, 정극성의 펄스 Vs 및 부극성의 펄스 -Vw를 인가하는 슬릿을 반대로 하는 것도 가능하다.
도 3a 및 도 3b는 본 발명의 제3 실시예를 나타내는 파형도이고, 리셋 기간을 제외하고 제1, 제2 실시예와 동일하다.
이 실시예도 제2 실시예와 같이, 방전 개시 전압을 초과하는 펄스를 인가하는 슬릿과, 정극성의 펄스 Vs 및 부극성의 펄스 -Vw를 인가하는 슬릿을 교대로 설치하도록 한 것이다. 다만 본 실시예에서는, 방전 개시 전압을 초과하는 펄스로서, 부극성의 -Vyw(=-Vs-Vw)를 인가하는 것이다.
즉, 기수 필드에서는 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1에 있어서, 유지 전극(X1,X3‥,X2i-1)에 부극성의 펄스 -Vw를, 주사 전극(Y1,Y3‥,Y2n-1)에 정극성의 펄스 Vs를 인가하는 동시에, 우수번째의 주사 전극-유지 전극 사이 X2-Y2,X4-Y4‥,X2i-1-Y2n에서, 유지 전극(X2,X4‥,X2i)을 접지 전위로 하는 동시에, 주사 전극(Y2,Y4‥,Y2n)에 부극성의 펄스 -Vyw를 인가하는 것이다. 그 결과, 비표시 슬릿이 되는 기수번째의 주사 전극-우수번째의 유지 전극 사이 Y1-X2,Y3-X4‥,Y2n-1-X2i및 우수번째의 주사 전극-기수번째의 유지 전극 사이 Y2-X3,Y4-X5‥,Y2n-X2i-1에서는, 모두 전위차가 방전 개시 전압에 도달하지 않으며, 리셋 방전은 생기지 않는다. 그리고 이 경우도, -Vyw를 인가한 우수번째의 주사 전극(Y2,Y4‥,Y2n)과 어드레스 전극(Aj)의 사이에서 방전이 발생하지 않도록, 어드레스 전극(Aj)에 소정의 펄스 Vaw를 인가해 두는 것이 바람직하다. 펄스 Vaw의 크기로서는, 역시 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1의 중간 전위와, 우수번째의 주사 전극-유지 전극 사이 X2-Y2,X4-Y4‥,X2i-Y2n의 중간 전위와의 사이의 전위로서 두는 것이 적당하고, 이 경우 부극성의 펄스가 된다.
한편 우수 필드에서도, 표시 슬릿이 변경되는 것을 제외하고 기수 필드와 동일하여 설명을 생략한다.
또한 제3 실시예의 변형예로서, -Vyw를 인가하는 전극을 유지 전극측으로 하는 것도 가능하다. 즉 기수 필드에서는, 우수번째의 주사 전극-유지 전극 사이 X2-Y2,X4-Y4‥,X2i-Y2n에서, 주사 전극(Y2,Y4‥,Y2i)를 접지 전압으로 하는 동시에, 유지 전극(X2,X4‥,X2n)에 -Vyw의 펄스를 인가하는 것이다. 이 경우, 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1에 있어서는, 유지 전극(X1,X3‥,X2i-1)에 정극성의 펄스 Vs를, 주사 전극(Y1,Y3‥,Y2n-1)에 부극성의 펄스 -Vw를 인가하면 좋다. 우수 필드에서도 동일하다.
또한, 당연한 것이지만, -Vyw의 펄스를 인가하는 슬릿과, 정극성의 펄스 Vs 및 부극성의 펄스 -Vw를 인가하는 슬릿을 반대로 하는 것도 가능하다.
도 4a 및 도 4b는 본 발명의 제4 실시예를 나타내는 파형도이다. 리셋 기간 이외는 지금까지의 실시예와 동일한 것같지만, 본 실시예가 전술한 제1∼제3 실시예와 크게 다른 점은 상기 제1∼제3 실시예가 각 표시 슬릿의 리셋 방전을 동일 타이밍으로 동시에 행하고 있었는데 대하여, 본 실시예에서는 다른 타이밍으로 행하고 있는 것이다. 즉, 본 실시예에서는, 리셋 기간을 말하자면 제1 리셋 기간과 제2 리셋 기간으로 분할하여 인접하는 표시 슬릿에 있어서의 리셋 방전을 상기 다른 리셋 기간에서 행하도록 하고 있는 것이다.
구체적으로는, 우선 기수 필드의 리셋 기간에 있어서, 전반에 대응하는 제1 리셋 기간으로 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1의 리셋 방전을 실시하고, 후반에 대응하는 제2 리셋 기간에서 우수번째의 주사 전극-유지 전극 사이 X2-Y2,X4-Y4‥,X2i-Y2n의 리셋 방전을 실시한다. 본 실시예에서는, 기수 필드의 제1 리셋 기간에 있어서, 기수번째의 주사 전극(Y1,Y3‥,Y2n-1)을 접지 전위로 하는 동시에, 기수번째의 유지 전극(X1,X3‥,X2i-1)에 전극 사이의 방전 개시 전압을 초과하는 펄스 Vs+Vw를 인가한다. 한편 우수번째의 유지 전극(X2,X4‥,X2i)을 접지 전위로 하는 동시에, 우수번째의 주사 전극(Y2,Y4‥,Y2n)에는 정극성의 펄스 Vs를 인가한다. 그 결과, 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1에서는 리셋 방전이 발생하지만, 그 외의 전극 사이에서는 모든 전위차가 방전 개시 전압에 차지 않기 때문에 방전은 발생하지 않는다. 이어지는 제2 리셋 기간에서는, 우수번째의 주사 전극(Y2,Y4‥,Y2n) 전위를 접지 전위로 하는 동시에, 우수번째의 유지 전극(X2,X4‥,X2i)에 전극 사이의 방전 개시 전압을 초과하는 펄스 Vs+Vw를 인가함으로써, 우수번째의 주사 전극-유지 전극 사이 X2-Y2, X4-Y4‥,X2i-Y2n에 리셋 방전을 발생시킨다. 한편, 기수번째의 주사 전극(Y1,Y3‥,Y2n-1)은 접지 전위로 유지한채로, 기수번째의 유지 전극(X1,X3‥,X2i-1)은 인가 전위를 Vs+Vw에서 Vs로 강하시킨다.
여기에서 제1 리셋 기간과 동일하게 생각하면, 기수번째의 주사 전극-우수번째의 유지 전극 사이 Y1-X2,Y3-X4‥,Y2n-1-X2i에서 방전이 발생하지 않도록, 기수번째의 주사 전극(Y1,Y3‥,Y2n-1)에 펄스 Vs를 인가해야 하지만, 이것을 행하면, 제1 리셋 기간에 있어서의 리셋 방전에 의해서 발생한 벽전하에 기초하여 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1로 유지 방전이 발생해 버린다. 이 때문에 기수번째의 주사 전극(Y1,Y3‥,Y2n-1)은 접지 전위로 유지한 채로 하고 있다. 그러나, 기수번째의 주사 전극(Y1,Y3‥,Y2n-1)에는 제1 리셋 기간에 있어서의 리셋 방전에 의해서 정의 벽전하가 축적되고 있고, 기수번째의 주사 전극-우수번째의 유지 전극 사이 Y1-X2,Y3-X4‥,Y2n-1-X2i의 전위차를 인하하고 있기 때문에 방전은 발생하지 않는다. 또, 기수번째의 유지 전극(X1,X3‥,X2i-1)에 펄스 Vs를 인가하고 있는 이유는 접지 전위까지 강하시키면, 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1에서 자기 소거 방전이 발생해 버리며, 기수번째의 주사 전극-우수번째의 유지 전극 사이 Y1-X2,Y3-X4‥,Y2n-1-X2i의 전위차를 인하해야 되는 벽전하가 중화되어 버리기 때문이다. 본 실시예에 있어서의 자기 소거 방전은 제2 리셋 기간 종료 후에, 모든 표시 슬릿으로 동시에 발생되게 된다.
또, 제1 리셋 기간 및 제2 리셋 기간 전반을 통하여 전술한 실시예와 같은 이유로부터, 어드레스 전극(Aj)에 소정의 펄스 Vaw를 인가해 두는 것이 바람직하다. 펄스 Vaw의 크기는 역시 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1의 중간 전위와, 우수번째의 주사 전극-유지 전극 사이 X2-Y2,X4-Y4‥,X2i-Y2n의 중간 전위와의 사이의 전위로 해 두는 것이 적당하고 여기에서는 데이타 펄스 Va와 동일 전위로 하였다.
한편, 우수 필드에서도 표시 슬릿이 변경되는 것을 제외하고 기수 필드와 동일하여 설명은 생략한다.
다음에, 제4 실시예의 변형예로서, 제1 리셋 기간에 있어서 펄스 Vs+Vw를 인가하는 전극을 기수번째의 주사 전극(Y1,Y3‥,Y2n-1)으로 하는 것도 가능하다. 이 경우 기수 필드에서는, 기수번째의 유지 전극(X1,X3‥,X2i-1)을 접지 전위로 하게 되며, 또한 펄스 Vs를 인가하는 전극은 우수번째의 유지 전극(X2,X4‥,X2i)이 된다. 이어지는 제2 리셋 기간에서는, 펄스 Vs+Vw를 우수번째의 주사 전극(Y2,Y4‥,Y2n)에 인가하는 한편, 기수번째의 주사 전극(Y1,Y3‥,Y2n-1)에 인가하고 있는 펄스 전위 Vs+Vw를 Vs로 강하시킨다. 우수번째의 유지 전극(X2,X4‥,X2i) 및 기수번째의 유지 전극(X1,X3‥,X2i-1)은 접지 전위가 된다. 우수 필드에서도 표시 슬릿이 변하는 것을 제외하고 기수 필드와 동일이다.
또한, 기수 필드의 제1 리셋 기간에 있어서, 펄스 Vs+Vw를 우수번째의 주사 전극-유지 전극 사이 X2-Y2,X4-Y4‥,X2i-Y2n에 인가하고, 펄스 Vs를 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1에 인가함으로써, 제1 및 제2 리셋 기간 중에 방전을 행하는 표시 슬릿을 반대로 하는 것도 가능하다.
도 5a 및 도 5b는 본 발명의 제5 실시예를 나타내는 파형도이다. 이 실시예도 리셋 기간을 분할하여 인접하는 표시 슬릿의 리셋 방전을 다른 타이밍으로 행하는 것이고, 전술의 제4 실시예의 개량판이라고도 할 수 있을 것이다.
즉, 기수 필드의 제1 리셋 기간에서는, 제4 실시예와 동일하게 기수번째의 주사 전극(Y1,Y3‥,Y2n-1)을 접지 전위로 하는 동시에, 기수번째의 유지 전극(X1,X3‥,X2i-1)에 전극 사이의 방전 개시 전압을 초과하는 정극성의 펄스 Vs+Vw를 인가한다. 한편 우수번째의 유지 전극(X2,X4‥,X2i) 및 주사 전극(Y2,Y4‥,Y2n)에는 모두 정극성의 펄스 Vs를 인가한다. 이 결과, 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1에서만 리셋 방전이 발생하고, 다른 전극 사이에서의 방전의 발생은 방지된다. 이 경우, 정극성의 펄스 Vs+Vw는 기수번째의 주사 전극(Y1,Y3‥,Y2n-1)에 인가하는 것도 가능하다. 이어지는 제2 리셋 기간에서는, 우수번째의 주사 전극(Y2,Y4‥,Y2n)을 접지 전위로 하는 동시에, 우수번째의 유지 전극(X2,X4‥,X2i)에 정극성의 펄스 Vs+Vw가 인가된다. 한편, 기수번째의 유지 전극(X1,X3‥,X2i-1) 및 주사 전극(Y1,Y3‥,Y2n-1)에는 모두 정극성의 펄스 Vs를 인가한다. 그 결과, 우수번째의 주사 전극-유지 전극 사이 X2-Y2,X4-Y4‥,X2i-Y2n에서만 리셋 방전이 발생되며, 다른 전극 사이에서의 방전의 발생은 방지된다. 이 경우, 정극성의 펄스 Vs+Vw는 우수번째의 주사 전극(Y2,Y44‥,Y2n)에 인가하는 것도 가능하다.
본 실시예에서는, 제1 및 제2 리셋 기간을 각각 완전히 독립한 공정으로 하고 있기 때문에, 각 기간에 인가되는 펄스는 시간적으로도 분산된다. 이 때문에 본 실시예에서는 자기 소거 방전은 각 기간 종료시에 개별로 발생하게 된다. 또 어드레스 전극(Aj)에는 다른 실시예와 같은 펄스 Vaw를 인가하지만, 이 펄스는 제1 및 제2 리셋 기간에 맞춰서 분산된 것이 된다.
한편, 우수 필드에서도 표시 슬릿이 변경되는 것을 제외하고 기수 필드와 동일하다.
도 6a 및 도 6b는 본 발명의 제6 실시예를 나타내는 파형도이다. 본 실시예도 리셋 기간을 분할하여 인접하는 표시 슬릿에 있어서의 리셋 방전을 다른 타이밍으로 행하는 것이지만, 인접하는 표시 슬릿에 다른 타이밍으로 동일한 펄스를 인가하고 있는 점이 특징이다.
즉, 기수 필드의 제1 리셋 기간에서는, 기수번째의 유지 전극(X1,X3‥,X2i-1)에 정극성의 펄스 Vs를 인가하는 동시에, 주사 전극(Y1,Y3‥,Y2n-1)에는 부극성의 펄스 -Vw를 인가한다. 이 때, 인접하는 표시 슬릿을 구성하는 우수번째의 유지 전극(X2,X4‥,X2i) 및 주사 전극(Y2,Y4‥,Y2n)은 모두 접지 전위로 한다. 그 결과, 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1에서만 리셋 방전이 발생하고, 다른 전극 사이에서의 방전의 발생은 방지된다. 이어지는 제2 리셋 기간에서는, 우수번째의 유지 전극(X2,X4‥,X2i)에 정극성의 펄스 Vs를 인가하는 동시에, 우수번째의 주사 전극(Y2,Y4‥,Y2n)에는 부극성의 펄스 -Vw를 인가한다. 이 때, 인접하는 표시 슬릿을 구성하는 기수번째의 유지 전극(X1,X3‥,X2i-1) 및 주사 전극(Y1,Y3‥,Y2n-1)은 모두 접지 전위로 한다. 그 결과, 우수번째의 주사 전극-유지 전극 사이 X2-Y2,X4-Y4‥,X2i-Y2n에서만 리셋 방전이 발생하여 다른 전극 사이에서의 방전의 발생은 방지된다.
한편, 우수 필드의 제1 리셋 기간에서는 우수번째의 주사 전극(Y2,Y4‥,Y2n)에 부극성의 펄스 -Vw를 인가하는 동시에, 기수번째의 유지 전극(X1,X3‥,X2i-1)에 정극성의 펄스 Vs를 인가한다. 이 때, 인접하는 표시 슬릿을 구성하는 기수번째의 주사 전극(Y1,Y3‥,Y2n-1) 및 우수번째의 유지 전극(X2,X4‥,X2i)은 모두 접지 전위로 한다. 그 결과, 우수번째의 주사 전극-기수번째의 유지 전극 사이 Y2-X3,Y4-X5‥,Y2n-X2i-1에서만 리셋 방전이 발생하며, 다른 전극 사이에서의 방전의 발생은 방지된다. 이어지는 제2 리셋 기간에서는 기수번째의 주사 전극(Y1,Y3‥,Y2n-1)에 부극성의 펄스 -Vw를 인가하는 동시에, 우수번째의 유지 전극(X2,X4‥,X2i)에는 정극성의 펄스 Vs를 인가한다. 이 때 인접하는 표시 슬릿을 구성하는 우수번째의 주사 전극(Y2,Y4‥,Y2n) 및 기수번째의 유지 전극(X1,X3‥,X2i-1)은 모두 접지 전위로 한다. 그 결과, 기수번째의 주사 전극-우수번째의 유지 전극 사이 Y1-X2,Y3-X4‥,Y2n-1-X2i에서만 리셋 방전이 발생되며, 다른 전극 사이에서의 방전의 발생은 방지된다. 본 실시예에서는 각 전극에 인가되는 펄스가 어느것이나 방전 개시 전압 미만의 전압치를 갖기 때문에 어드레스 전극(Aj)으로의 펄스 인가는 불필요하게 된다.
여기에서 주목할만한 것은 각 전극에는 기수 필드 및 우수 필드의 각 리셋 기간에서 같은 펄스가 인가된다는 것이다. 즉, 리셋 기간에 있어서, 유지 전극(Xi)에 인가되는 펄스는 기수 필드 및 우수 필드를 통하여 Vs이고, 주사 전극(Yn)에 인가되는 펄스는 -Vw뿐이다. 이 때문에, 본 실시예에서는 각 전극에 인가하는 리셋 펄스를 제1 리셋 기간에서 인가할지 제2 리셋 기간에서 인가할지로, 리셋 방전을 행하는 슬릿을 선택할 수 있는 것이다. 또, 유지 전극(Xi) 및 주사 전극(Yn)에 인가하는 펄스를 각각 반대로 하는 것도 가능하다. 즉, 예컨대 기수 필드의 제1 리셋 기간에서는, 기수번째의 유지 전극(X1,X3‥,X2i-1)에 부극성의 펄스 -Vw를 인가하는 동시에, 주사 전극(Y1,Y3‥,Y2n-1)에는 정극성의 펄스 Vs를 인가하는 것이다.
도 7a 및 도 7b는 본 발명의 제7 실시예를 나타내는 파형도이다. 본 실시예는 기본적으로 제6 실시예의 개량이고, 우수 필드에서 제1 리셋 기간에서 리셋 방전을 행하는 표시 슬릿을 기수번째의 주사 전극-우수번째의 유지 전극 사이 Y1-X2,Y3-X4‥,Y2n-1-X2i로 한 것이다.
그러나, 본 실시예에서는 제2 리셋 기간을 실시하는 타이밍을 변경하고, 어드레스 기간의 도중에 제2 리셋 기간을 설치하는 방법을 채용하였다. 즉, 제1 리셋 기간에 있어서의 리셋 방전을 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1로써 실시한 후, 우선 해당 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1로써 순차적으로 어드레스 방전을 실시한다. 그 후에, 제2 리셋 기간에 있어서의 리셋 방전을 우수번째의 주사 전극-유지 전극 사이 X2-Y2,X4-Y4‥,X2i-Y2n로써 실시하고, 해당 전극 사이 X2-Y2,X4-Y4‥,X2i-Y2n에서의 어드레스 방전을 순차적으로 실시하는 것이다. 이 실시예는 인접하는 표시 슬릿에 있어서, 리셋 기간뿐만 아니라 어드레스 기간을 다른 타이밍으로 실시하는 것이다. 우수 필드에서도 기수 필드와 같이 어드레스 기간이 분리된다.
또, 전술한 제4 실시예를 제외한 각 실시예도 어드레스 기간을 분리하는 본 실시예의 방법을 채용하는 것이 가능하다. 제1∼제3 실시예는 각 표시 슬릿으로 동일한 타이밍으로 리셋 방전을 행하는 것을 전제로 하여 설명해 왔지만, 각 전극에 인가하는 펄스를 변경하는 일없이, 인접하는 표시 슬릿 내의 한 쪽에 있어서의 리셋 기간을 어드레스 기간의 도중에 설치하는 것이 가능하다. 제4 실시예는 제1 리셋 기간에서 발생한 벽전하를 제2 리셋 기간에서 사용하고 있기 때문에, 2개의 리셋 기간을 연속하여 실시할 필요가 있다.
그런데, 기수 필드에서 우수 필드로, 또는 우수 필드에서 기수 필드로 이행했을 때, 직전의 서브 필드에서의 방전 종료시에 잔류한 벽전하를 완전히 소거할 수 없는 경우가 있다. 예컨대, 기수 필드에서 우수 필드로 이행할 경우를 생각하면, 기수 필드에서는 기수번째의 주사 전극-유지 전극 사이 X1-Y1,X3-Y3‥,X2i-1-Y2n-1및 우수번째의 주사 전극-유지 전극 사이 X2-Y2,X4-Y4‥,X2i-1-Y2n에서 방전이 실시되었던 것이다. 따라서, 잔류 벽전하는 상기 전극 사이의 내측의 영역에 남는 경향이 있다. 그리고, 우수 필드에서의 최초의 서브 필드의 리셋 기간에서 리셋 방전이 실시되지만, 이 리셋 방전은 기수번째의 주사 전극-우수번째의 유지 전극 사이 Y1-X2,Y3-X4‥,Y2n-1-X2i와, 우수번째의 주사 전극-기수번째의 유지 전극 사이 Y2-X3,Y4-X5‥,Y2n-X2i-1로써 실시된다. 이 경우, 리셋 방전은 상기 전극 사이의 내측의 영역에서 실시되기 때문에, 외측의 영역 즉, 직전의 서브 필드로 방전을 행하고 있는 전극 사이의 내측의 영역에 잔류하는 벽전하는 소거되기 어려운 경향이 있다.
이 때문에, 본 발명에서는 기수 필드에서 우수 필드로, 또는 우수 필드에서 기수 필드로 이행했을 때에는 최초의 서브 필드에 한하고, 도 13에 기재한 종래 기술과 같이 해당 필드에서의 비표시 슬릿을 포함하는 모든 전극 사이에서 리셋 방전을 실시하는 것이 바람직하다. 예컨대, 기수 필드 또는 우수 필드의 최초의 서브 필드에 있어서, 모든 주사 전극(Yn)을 접지 전위로 한 상태로 모든 유지 전극(Xi)에 전극 사이의 방전 개시 전압을 초과하는 펄스 Vs+Vw를 인가하면 좋다.
도 8은 본 발명의 X측 드라이버를 나타내는 회로도이고, 3은 X 공통 드라이버, 33은 X 정기록 회로, 34는 X 부기록 회로 A, 35는 X 부기록 회로 B이다. X 공통 드라이버는 실제로는 기수번째의 전극(Xo)에 접속되는 X 공통 드라이버 A와, 우수번째의 전극(Xe)에 접속되는 X 공통 드라이버 B가 준비된다. 그리고, X 정기록 회로, X 부기록 회로 A, X 부기록 회로 B 중, 제1 실시예에서는 우수번째의 전극(Xe)에 접속할 경우에 X 부기록 회로 A가, 제2 실시예에서는 기수번째의 전극(Xo)에 접속할 경우에 X 정기록 회로가, 우수번째의 전극(Xe)에 접속할 경우에 X 부기록 회로 A가, 제3 실시예에서는 기수번째의 전극(Xo)에 접속할 경우에 X 부기록 회로 A 및 X 부기록 회로 B가, 제4 및 제5 실시예에서는 모든 전극에 접속하는 드라이버에 있어서 X 정기록 회로가 채용된다. 제2 실시예에 있어서의 기수번째의 전극(Xo)에 접속할 경우, 제3 실시예에 있어서의 우수번째의 전극(Xe)에 접속할 경우, 또한 제6 및 제7 실시예에서는 X 정기록 회로, X 부기록 회로 A, X 부기록 회로 B의 어느것도 불필요하다.
X 공통 드라이버는 전위 Vs의 전원 배선과 접지 배선과의 사이에 스위치 소자(SW1)와 스위치 소자(SW2)가 직렬로 접속되고, 스위치 소자(SW1)에는 다이오드(D2)가, 스위치 소자(SW2)에는 다이오드(D3)이 병렬로 접속되어 있다. 스위치 소자(SW1)와 전위 Vs와의 사이에는, 전위 Vs측이 애노드가 되도록 다이오드(D1)가 접속되어 있다. 스위치 소자(SW3)의 일단은 다이오드(D19)의 애노드에 접속되어 있고, 스위치 소자(SW4)의 일단은 다이오드(D20)의 캐소드에 접속되어 있다. 다이오드(D19)의 캐소드와 다이오드(D20)의 애노드와는 공통으로 접속되며, 스위치 소자(SW3) 및 스위치 소자(SW4)의 타단에는 각각 전위 Vx의 전원 배선이 접속되어 있다. 스위치 소자(SW3)에는 다이오드(D4)가, 스위치 소자(SW4)에는 다이오드(D5)가 병렬로 접속되어 있다. 공통으로 접속된 다이오드(D19)의 캐소드와 다이오드(D20)의 애노드는 스위치 소자(SW1) 및 스위치 소자(SW2)의 접속점에 접속되어 X 공통 드라이버(3)의 출력으로 되어 있다.
X 정기록 회로는 전위 Vw의 전원 배선과 접지 배선과의 사이에 스위치 소자(SW5)와 스위치 소자(SW6)가 직렬로 접속되고, 스위치 소자(SW5)에는 다이오드(D6)가, 스위치 소자(SW6)에는 다이오드(D7)가 병렬로 접속되어 있다. 스위치 소자(SW5)와 스위치 소자(SW6)와의 접속점에는 커패시터(C1)의 일단이 접속되어 있고, 타단은 X 공통 드라이버(3)의 스위치 소자(SW1)와 다이오드(D1)와의 접속점에 접속되어 있다.
X 부기록 회로 A는 스위치 소자(SW7)의 일단이 X 공통 드라이버의 출력에 접속되고, 타단이 다이오드(D21)의 애노드에 접속되어 있다. 또한, 스위치 소자(SW8)의 일단이 -Vw의 전원 배선에 접속되고, 타단이 다이오드(D21)의 캐소드에 접속되어 있다. 스위치 소자(SW7)에는 다이오드(D8)이 병렬로 접속되고, 스위치 소자(SW8)에는 다이오드(D9)가 병렬로 접속되어 있다.
X 부기록 회로 B는 X 부기록 회로 A에서의 스위치 소자(SW7) 및 다이오드(D21)의 접속점과, -Vyw의 전원 배선과의 사이에 접속된 스위치 소자(SW9)와, 스위치 소자(SW9)에 병렬로 접속된 다이오드(D10)로 구성되어 있다.
X 부기록 회로 A와 X 부기록 회로 B와의 접속점이 X측 드라이버의 출력 단자가 되고, 기수번째의 유지 전극(XO) 또는 우수번째의 유지 전극(Xe)에 접속된다. 다만, X 부기록 회로 A가 채용되지 않는 경우는 X 공통 드라이버(3)의 출력이 X측 드라이버의 출력 단자가 된다.
리셋 기간에 있어서는, SW1,SW8,SW9을 적당히 온시켜 전위 Vs,-Vw,-Vyw를 발생시킨다. 또, Vs+Vw를 발생시킬 경우에는, SW5를 온시킴으로써, 커패시터(C1)의 일단에 인가되어 있는 전위 Vs에 전위 Vw를 추가하는 형태로 발생시킨다.
또한, X 부기록 회로 A는 스위치 소자(SW7)에 의해 X 공통 드라이버(3)와 전위 -Vw를 분리시키고 있다. 이것은 스위칭 소자(SW8)가 온할 때에, 다이오드(D3) 및 스위칭 소자(SW8)를 통해 접지 전위로부터 -Vw의 전원 배선으로 관통 전류가 흐르는 것을 방지하기 위함이다. X 부기록 회로 A가 동작할 때에는 스위치 소자(SW7)를 오프시킴으로써 상기 관통 전류를 방지하는 것이 가능하다.
어드레스 기간에 있어서는, 표시 슬릿을 선택하기 위한 펄스 Vx를 스위치 소자(SW3 및 SW4)를 통해 발생시킨다. 여기에서, 전위 Vx의 공급에 2개의 스위치 소자(SW3, SW4)를 이용하고 있는 것은 한 쪽뿐이면 어드레스 전극(Aj)으로의 어드레스 펄스 Va의 인가에 따라서, 전극 사이 정전 용량을 통해 유지 전극(Xi)의 전위가 변동해 버리는 것을 알 수 있기 때문이다. 전원 배선 Vx에 접속한 2개의 스위칭 소자(SW3, SW4)의 접속점에서 출력을 취출함으로써 유지 전극(Xi)의 전위의 변동을 방지할 수 있다.
유지 기간에 있어서는, 스위치 소자(SW1)를 적당히 온함으로써 유지 방전 펄스 Vs를 발생한다.
또, 본 실시예에서는, 각 스위치 소자로서 대전력을 공급가능한 파워 FET인 D-FET를 사용하고 있다. (X측 드라이버만 모델도에서 도시) D-FET는 기본적으로 소스, 드레인이 고정이기 때문에 전류를 한방향으로밖에 흘리지 않지만, 동시에 도시한 바의 역방향의 기생 다이오드를 가지고 있기 때문에, D-FET의 사용에 의해서 각 소자에 병렬로 접속하는 다이오드를 생략할 수 있다.
도 9는 본 발명의 Y측 드라이버를 나타내는 회로도이고, 4는 Y 스캔 드라이버, 5는 Y 공통 드라이버, 53은 Y 정기록 회로, 54는 Y 부기록 회로 A, 55는 Y 부기록 회로 B이다. Y 공통 드라이버는 실제로는 기수번째의 전극(Yo)에 접속되는 Y공통 드라이버 A와, 우수번째의 전극(Ye)에 접속되는 Y 공통 드라이버 B가 준비된다. Y 스캔 드라이버는 각 주사 전극(Yi)에 개별적으로 접속되고, 각 전극을 개별적으로 구동하는 것이고, Y 공통 드라이버는 기수번째의 각 주사 전극(Yo)에 접속하는 Y 스캔 드라이버 또는 우수번째의 각 주사 전극(Ye)에 접속하는 Y 스캔 드라이버에 공통으로 접속되고, 기수번째의 주사 전극(Yo) 또는 우수번째의 주사 전극(Ye)을 구동하는 것이다. 그리고, Y 정기록 회로, Y 부기록 회로 A, Y 부기록 회로 중, 제1, 제6, 제7 실시예에서는 모든 전극에 접속하는 드라이버에 Y 부기록 회로 A가, 제2 실시예에서는 기수의 전극(Yo)에 접속할 경우에 Y 정기록 회로가, 우수의 전극(Ye)에 접속할 경우에 Y 부기록 회로 A가, 제3 실시예에서는 기수의 전극(Yo)에 접속할 경우에 Y 부기록 회로 A가, 우수의 전극(Ye)에 접속할 경우에 Y 부기록 회로 B가, 제4 실시예에서는 모든 전극에 접속하는 드라이버에 Y 정기록 회로가 채용된다. 제5 실시예에서는 Y 정기록 회로, Y 부기록 회로 A, Y 부기록 회로의 어느것도 불필요하다.
Y 공통 드라이버는 스위치 소자(SW10)의 일단이 접지 배선에 접속되고, 타단이 한 쪽에서는 다이오드(D11)의 애노드로부터 캐소드를 통하여 전위 Vs의 전원 배선에 접속되고, 다른 쪽에서는 다이오드(D12)의 캐소드로부터 애노드를 통하여 배선 FVH에 접속되어 있다. 배선 FVH는 다이오드(D13)의 캐소드로부터 애노드를 통하여 스위치 소자(SW11)를 통해 전위 -Vsc의 전원 배선에 접속되어 있다. 또한, 다이오드(D14)의 애노드가 전위 Vs의 전원 배선에 접속되고, 캐소드는 스위치 소자(SW12)의 일단에 접속되어 있다. 스위치 소자(SW12)의 타단은 한 쪽에서는 다이오드(D15)의 캐소드로부터 애노드를 통하여 접지 배선에 접속되고, 다른 쪽에서는 스위치 소자(SW13)을 통해 배선 FLG에 접속되어 있다. 배선 FLG는 스위치 소자(SW14)를 통해 전위 -Vy의 전원 배선에 접속되어 있다.
Y 스캔 드라이버는 다이오드(Dl6)의 애노드, 다이오드(D17)의 캐소드, 스위치 소자(SW15)의 일단 및 스위치 소자(SW16)의 일단이 모두 대응하는 주사 전극(Yi)에 접속되고, 다이오드(D16)의 캐소드 및 스위치 소자(SW15)의 타단이 배선 FVH에 접속되고, 다이오드(D17)의 애노드 및 스위치 소자(SW16)의 타단이 배선 FLG에 접속되어 있다.
Y 정기록 회로는 전위 Vw의 전원 배선과 접지 배선과의 사이에 스위치 소자(SW17)와 스위치 소자(SW18)가 직렬로 접속되어 있고, 스위치 소자(SW17)와 스위치 소자(SW18)와의 접속점에는 커패시터(C2)의 일단이 접속되어 있다. 커패시터(C2)의 타단은, Y 공통 드라이버에 있어서의 다이오드(D14)의 캐소드에 접속되어 있다.
Y 부기록 회로 A는 전위 -Vw의 전원 배선에 스위치 소자(SW19)를 통해 캐소드가 접속된 다이오드(D18)를 가지고 있고, 다이오드(D18)의 애노드는 Y 공통 드라이버의 배선 FVH에 접속되어 있다.
Y 부기록 회로 B는 전위 -Vyw의 전원 배선에 일단이 접속된 스위치 소자(SW20)를 가지고 있고, 스위치 소자(SW20)의 타단은 Y 공통 드라이버의 배선 FVH에 접속되어 있다.
리셋 기간에 있어서는, 스위치 소자(SW19 또는 SW20)를 적당히 온함으로써 다이오드(D16)를 통해 전원 배선 -Vw 또는 -Vyw에 전류가 흘러 들어가고, 기수번째의 전극(YO) 또는 우수번째의 전극(Ye)을 전위 -Vw 또는 -Vyw로 할 수 있다. 전위 Vs를 공급할 때에는, 스위치 소자(SW12 및 SW13)를 온으로 함으로써, 다이오드(D14) 및 다이오드(D17)를 통해 전위 Vs를 공급할 수 있다. 또한, 전위 Vs+Vw를 공급할 때에는, 스위치 소자(SW17)를 온함으로써, 커패시터(C2)에 인가되어 있는 전위 Vs에 전위 Vw가 추기되는 형태로 Vs+Vw가 생성되고, 다이오드(D17)를 통해 기수번째의 전극(Yo) 또는 우수번째의 전극(Ye)에 공급한다.
어드레스 기간에 있어서는, 스위치 소자(SW11과 SW14)를 온으로 하고, 그 외의 스위치 소자를 오프로 함으로써, 비선택 전위인 -Vsc와 선택 전위인 -Vy가 주사 전극(Yi)에 인가된다. 이 때, 스위치 소자(SW13)를 오프로 함으로써, 다이오드(D15)를 통하여 전위 -Vy의 전원 배선에 전류가 유입되는 것을 저지하고 있다. 이 상태에서 스위치 소자(SW16)를 온으로 함으로써 스캔 펄스용의 전위 -Vy가 주사 전극(Yi)에 인가되어 스위치 소자(SW15)를 온으로 함으로써 비선택 전위인 -Vsc가 주사 전극(Yi)에 인가된다. 이 동작은 기수번째의 주사 전극(Yo) 및 우수번째의 주사 전극(Ye)마다 순차적으로 행해진다.
정전위의 주사 전극(Yi)을 0V로 저하시킬 경우에는, 스위치 소자(SW10)를 온으로 하고, 그 외의 스위치 소자를 오프로 한다. 이것에 의해, 주사 전극(Yi)에서 다이오드(D16,D12) 및 스위치 소자(SW10)를 통하여, 주사 전극(Yi)을 0V로 하기 위한 전류가 흐른다. 부전위의 주사 전극(Yi)을 0V로 상승시킬 경우에는, 스위치 소자(SW13)을 온으로 하고, 그 외의 스위치 소자를 오프로 한다. 이것에 의해, 다이오드(D15)에서 스위치 소자(SW13) 및 다이오드(D17)를 통하여 주사 전극(Yi)을 0V로 하기 위한 전류가 흐른다.
유지 기간에 있어서는, 스위치 소자(SW12 및 SW13)를 온으로 하고, 그 외의 스위치 소자를 오프로 함으로써, 다이오드(D14), 스위치 소자(SW12,SW13) 및 다이오드(D17)를 통하여 주사 전극(Yi)에 전위 Vs가 인가된다.
본 발명에 의하면, 인터레이스 방식의 플라스마 디스플레이 패널에 있어서, 콘트라스트 저하시키는 일없이 각 표시 슬릿에서의 확실한 리셋 방전의 실시가 가능해진다.

Claims (30)

  1. 제1 기판상에 복수의 유지 전극(Xi) 및 주사 전극(Yn)을 표시 라인마다 병행하여 배치하는 동시에, 상기 제1 기판과 대향하는 제2 기판상에, 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)과는 전기적으로 이간한 복수의 어드레스 전극(Aj)을 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)과 교차하도록 배치하고, 각 교차 영역에 각각 방전 셀을 형성한 플라스마 디스플레이 패널의 구동 방법에 있어서,
    기수번째의 유지 전극(X2i-1)과 주사 전극(Y2n-1) 사이 및 우수번째의 유지 전극(X2i)과 주사 전극(Y2n) 사이에서 각각 표시를 행하는 기수 필드와, 기수번째의 유지 전극(X2i-1)과 우수번째의 주사 전극(Y2n) 사이 및 우수번째의 유지 전극(X2i)과 기수번째의 주사 전극(Y2n-1) 사이에서 각각 표시를 행하는 우수 필드를 구비하고, 각 기수 필드 및 우수 필드는 각각
    복수의 상기 방전 셀 사이의 전하 분포를 균일하게 하기 위해 상기 유지 전극(Xi), 상기 주사 전극(Yn), 상기 어드레스 전극(Aj)에 소정의 전압을 인가하여 복수의 상기 방전 셀내에서 각각 리셋 방전을 실시하는 리셋 기간과,
    상기 주사 전극(Yn)과 상기 어드레스 전극(Aj) 사이에서 선택한 방전 셀에서 기록 방전을 실시하고, 표시 데이타에 따른 선택적인 기록을 행하는 어드레스 기간과,
    상기 어드레스 기간에서 기록을 행한 상기 방전 셀에 있어서 상기 표시를 위한 방전 발광을 행하기 위해 상기 유지 전극(Xi)와 상기 주사 전극(Yn) 사이에 유지 방전 펄스를 인가하는 유지 방전 기간을 가지며,
    상기 기수 필드의 리셋 기간에 있어서의 기수번째의 상기 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이의 전위차, 상기 우수 필드의 리셋 기간에 있어서의 기수번째의 상기 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 우수번째의 상기 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이의 전위차를 각각 전극 사이의 방전 개시 전압 미만으로 하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  2. 제1항에 있어서, 상기 기수 필드에서의 상기 리셋 방전은 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이에서 동일 타이밍으로 행하는 것이고,
    상기 우수 필드에서의 상기 리셋 방전은 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이에서 동일 타이밍으로 행하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  3. 제2항에 있어서, 상기 기수 필드 및 우수 필드에서의 리셋 방전은 각 유지 전극(Xi) 및 주사 전극(Yn)에 정극성 또는 부극성의 펄스를 인가하는 것이고, 상기 유지 전극(Xi) 및 주사 전극(Yn)에 인가되는 펄스는
    상기 기수 필드에서는 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1)으로 서로 다른 극성가 되도록, 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n)으로 서로 다른 극성이 되도록, 또한 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n)으로 동일 극성이 되도록, 상기 우수번째 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1)으로 동일 극성이 되도록 하고,
    상기 우수 필드에서는 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n)으로 서로 다른 극성이 되도록, 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1)으로 서로 다른 극성이 되도록, 또한 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1)으로 서로 동일 극성이 되도록, 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n)으로 동일 극성이 되도록 하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  4. 제3항에 있어서, 상기 기수 필드에서의 상기 리셋 방전은 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n)에 정극성의 제1 펄스를 인가하고, 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1)에 부극성의 제2 펄스를 인가하며,
    상기 우수 필드에서의 상기 리셋 방전은 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1)에 정극성의 제1 펄스를 인가하고, 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n)에 부극성의 제2 펄스를 인가하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  5. 제3항에 있어서, 상기 기수 필드에서의 상기 리셋 방전은 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1)에 정극성의 제1 펄스를 인가하고, 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n)에 부극성의 제2 펄스를 인가하며,
    상기 우수 필드에서의 상기 리셋 방전은 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n)에 정극성의 제1 펄스를 인가하고, 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1)에 부극성의 제2 펄스를 인가하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  6. 제4항 또는 제5항에 있어서, 상기 기수 필드 및 우수 필드에서의 상기 리셋 방전시에 상기 어드레스 전극(Aj)을 접지 전위로 하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  7. 제2항에 있어서, 상기 기수 필드에서의 상기 리셋 방전은 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이 중 어느 한 쪽에 있어서 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)에 각각 서로 다른 극성의 제1 및 제2 펄스를 인가하는 동시에, 다른 쪽에서 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)중 어느 하나에 전극 사이의 방전 개시 전압 이상의 정극성의 제3 펄스를 인가하고,
    상기 우수 필드에서의 상기 리셋 방전은 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이 중 어느 한 쪽에 있어서 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)에 각각 서로 다른 극성의 제1 및 제2 펄스를 인가하는 동시에, 다른 쪽에서 상기 유지 전극(Xi) 및 상기 주사 전극(Yn) 중 어느 하나에 전극 사이의 방전 개시 전압 이상의 정극성의 제3 펄스를 인가하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  8. 제7항에 있어서, 상기 기수 필드에서의 상기 한 쪽의 전극 사이에서 상기 주사 전극(Yn)에는 정극성의 상기 제1 펄스를 인가하고, 상기 유지 전극(Xi)에는 부극성의 상기 제2 펄스를 인가하는 동시에, 상기 다른 쪽의 전극 사이에서 상기 유지 전극(Xi)에 정극성의 상기 제3 펄스를 인가하며,
    상기 우수 필드에서의 상기 한 쪽의 전극 사이에서 상기 유지 전극(Xi)에는 정극성의 상기 제1 펄스를 인가하고, 상기 주사 전극(Yn)에는 부극성의 상기 제2 펄스를 인가하는 동시에, 상기 다른 쪽의 전극 사이에서 상기 주사 전극(Yn)에 정극성의 상기 제3 펄스를 인가하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  9. 제8항에 있어서, 상기 기수 필드에서의 상기 다른 쪽의 전극 사이에서 상기 주사 전극(Yn)을 접지 전위로 하는 동시에, 상기 우수 필드에서의 상기 다른 쪽의 전극 사이에서 상기 유지 전극(Xi)를 접지 전위로 하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  10. 제7항에 있어서, 상기 기수 필드에서의 상기 한 쪽의 전극 사이에서 상기 유지 전극(Xi)에는 정극성의 상기 제1 펄스를 인가하고, 상기 주사 전극(Yn)에는 부극성의 상기 제2 펄스를 인가하는 동시에, 상기 다른 쪽의 전극 사이에서 상기 주사 전극(Yn)에 정극성의 상기 제3 펄스를 인가하며,
    상기 우수 필드에서의 상기 한 쪽의 전극 사이에서 상기 주사 전극(Yn)에는 정극성의 상기 제1 펄스를 인가하고, 상기 유지 전극(Xi)에는 부극성의 상기 제2 펄스를 인가하는 동시에, 상기 다른 쪽의 전극 사이에서 상기 유지 전극(Xi)에 정극성의 상기 제3 펄스를 인가하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  11. 제10항에 있어서, 상기 기수 필드에서의 상기 다른 쪽의 전극 사이에서 상기 유지 전극(Xi)를 접지 전위로 하는 동시에, 상기 우수 필드에서의 상기 다른 쪽의 전극 사이에서 상기 주사 전극(Yn)을 접지 전위로 하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  12. 제8항 내지 제11항중 어느 한 항에 있어서, 상기 기수 필드 및 우수 필드에서의 상기 리셋 방전시에 상기 어드레스 전극(Aj)을 상기 한 쪽의 전극 사이의 중간 전위 이상으로, 또한, 상기 다른 쪽의 전극 사이의 중간 전위 이하의 전위로 하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  13. 제2항에 있어서, 상기 기수 필드에서의 상기 리셋 방전은 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이 중 어느 한 쪽에 있어서 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)에 각각 서로 다른 극성의 제1 및 제2 펄스를 인가하는 동시에, 다른 쪽에서 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)의 어느 하나에 방전극 사이의 방전 개시 전압 이상의 부극성의 제4 펄스를 인가하며,
    상기 우수 필드에서의 상기 리셋 방전은 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이 중 어느 한 쪽에 있어서 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)에 각각 서로 다른 극성의 제1 및 제2 펄스를 인가하는 동시에, 다른 쪽에서 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)의 어느 하나에 전극 사이의 방전 개시 전압 이상의 부극성의 제4 펄스를 인가하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  14. 제13항에 있어서, 상기 기수 필드에서의 상기 한 쪽의 전극 사이에서 상기 주사 전극(Yn)에는 정극성의 상기 제1 펄스를 인가하고, 상기 유지 전극(Xi)에는 부극성의 상기 제2 펄스를 인가하는 동시에, 상기 다른 쪽의 전극 사이에서 상기 주사 전극(Yn)에 부극성의 상기 제4 펄스를 인가하며,
    상기 우수 필드에서의 상기 한 쪽의 전극 사이에서 상기 유지 전극(Xi)에는 정극성의 상기 제1 펄스를 인가하고, 상기 주사 전극(Yn)에는 부극성의 상기 제2 펄스를 인가하는 동시에, 상기 다른 쪽의 전극 사이에서 상기 유지 전극(Xi)에 부극성의 상기 제4 펄스를 인가하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  15. 제14항에 있어서, 상기 기수 필드에서의 상기 다른 쪽의 전극 사이에서 상기 유지 전극(Xi)를 접지 전위로 하는 동시에, 상기 우수 필드에서의 상기 다른 쪽의 전극 사이에서 상기 주사 전극(Yn)을 접지 전위로 하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  16. 제13항에 있어서, 상기 기수 필드에서의 상기 한 쪽의 전극 사이에서 상기 유지 전극(Xi)에는 정극성의 상기 제1 펄스를 인가하고, 상기 주사 전극(Yn)에는 부극성의 상기 제2 펄스를 인가하는 동시에, 상기 다른 쪽의 전극 사이에서 상기 유지 전극(Xi)에 부극성의 상기 제4 펄스를 인가하며,
    상기 우수 필드에서의 상기 한 쪽의 전극 사이에서 상기 주사 전극(Yn)에는 정극성의 상기 제1 펄스를 인가하고, 상기 유지 전극(Xi)에는 부극성의 상기 제2 펄스를 인가하는 동시에, 상기 다른 쪽의 전극 사이에서 상기 주사 전극(Yn)에 부극성의 상기 제4 펄스를 인가하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  17. 제16항에 있어서, 상기 기수 필드에서의 상기 다른 쪽의 전극 사이에서 상기 주사 전극(Yn)을 접지 전위로 하는 동시에, 상기 우수 필드에서의 상기 다른 쪽의 전극 사이에서 상기 유지 전극(Xi)을 접지 전위로 하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  18. 제15항 또는 제17항에 있어서, 상기 기수 필드 및 우수 필드에서의 상기 리셋 방전시에 상기 어드레스 전극(Aj)을 상기 다른 쪽의 전극 사이의 중간 전위 이상으로, 또한, 상기 한 쪽의 전극 사이의 중간 전위 이하의 전위로 하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  19. 제1항에 있어서, 상기 기수 필드에서의 상기 리셋 방전은 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이에서 다른 타이밍으로 행하고,
    상기 우수 필드에서의 상기 리셋 방전은 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 사이 및 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이에서 다른 타이밍으로 행하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  20. 제19항에 있어서, 상기 기수 필드 및 우수 필드에서의 상기 리셋 기간은 각각 제1 리셋 기간 및 제2 리셋 기간을 가지고,
    상기 기수 필드에서 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이 중 한 쪽에서의 리셋 방전을 상기 제1 리셋 기간에서 행한 후, 계속되는 제2 리셋 기간에서 다른 쪽의 전극 사이에서의 리셋 방전을 행하고,
    이어서, 상기 한 쪽의 전극 사이에 의한 표시를 위한 상기 기록 방전을 순차적으로 행한 후, 상기 다른 쪽의 전극 사이에 의한 표시를 위한 상기 기록 방전을 순차적으로 행하며,
    이어서, 상기 한 쪽 및 다른 쪽의 전극 사이에 의한 상기 유지 방전을 실시하고, 상기 우수 필드에서 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2i-1) 사이 중 한 쪽에서의 리셋 방전을 상기 제1 리셋 기간에서 행한 후, 계속되는 제2 리셋 기간에서 다른 쪽의 전극 사이에서의 리셋 방전을 행하고,
    이어서, 상기 한 쪽의 전극 사이에 의한 표시를 위한 상기 기록 방전을 순차적으로 행한 후, 상기 다른 쪽의 전극 사이에 의한 표시를 위한 상기 기록 방전을 순차적으로 행하며,
    이어서, 상기 한 쪽 및 다른 쪽의 전극 사이에 의한 상기 유지 방전을 실시하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  21. 제20항에 있어서, 상기 기수 필드에서 상기 제1 리셋 기간에 상기 한 쪽의 전극 사이에 전극 사이의 방전 개시 전압 이상의 정극성의 제3 펄스를 인가하고, 이어서 상기 제2 리셋 기간에 상기 다른 쪽의 전극 사이에 전극 사이의 방전 개시 전압 이상의 정극성의 제3 펄스를 인가하며,
    상기 우수 필드에서 상기 제1 리셋 기간에 상기 한 쪽의 전극 사이에 전극 사이의 방전 개시 전압 이상의 정극성의 제3 펄스를 인가하고, 이어서 상기 제2 리셋 기간에 상기 다른 쪽의 전극 사이에 전극 사이의 방전 개시 전압 이상의 정극성의 제3 펄스를 인가하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  22. 제21항에 있어서, 상기 기수 필드에서 상기 제1 리셋 기간에 상기 한 쪽의 전극 사이의 유지 전극(Xi)에 상기 제3 펄스를 인가하는 동시에, 상기 다른 쪽의 전극 사이의 주사 전극(Yn)에 정극성의 제1 펄스를 인가하고, 이어서 상기 제2 리셋 기간에 상기 다른 쪽의 전극 사이의 유지 전극(Xi)에 상기 제3 펄스를 인가하는 동시에, 상기 한 쪽의 전극 사이의 유지 전극(Xi)에 상기 제1 펄스를 인가하며,
    상기 우수 필드에서 상기 제1 리셋 기간에 상기 한 쪽의 전극 사이의 주사 전극(Yn)에 상기 제3 펄스를 인가하는 동시에, 상기 다른 쪽의 전극 사이의 유지 전극(Xi)에 정극성의 제1 펄스를 인가하고, 이어서 상기 제2 리셋 기간에 상기 다른 쪽의 전극 사이의 주사 전극(Yn)에 상기 제3 펄스를 인가하는 동시에, 상기 한 쪽의 전극 사이의 주사 전극(Yn)에 상기 제1 펄스를 인가하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  23. 제21항에 있어서, 상기 기수 필드에서 상기 제1 리셋 기간에 상기 한 쪽의 전극 사이의 주사 전극(Yn)에 상기 제3 펄스를 인가하는 동시에, 상기 다른 쪽의 전극 사이의 유지 전극(Xi)에 정극성의 제1 펄스를 인가하고, 이어서 상기 제2 리셋 기간에 상기 다른 쪽의 전극 사이의 주사 전극(Yn)에 상기 제3 펄스를 인가하는 동시에, 상기 한 쪽의 전극 사이의 주사 전극(Yn)에 상기 제1 펄스를 인가하며,
    상기 우수 필드에서 상기 제1 리셋 기간에 상기 한 쪽의 전극 사이의 유지 전극(Xi)에 상기 제3 펄스를 인가하는 동시에, 상기 다른 쪽의 전극 사이의 주사 전극(Yn)에 정극성의 제1 펄스를 인가하고, 이어서 상기 제2 리셋 기간에 상기 다른 쪽의 전극 사이의 유지 전극(Xi)에 상기 제3 펄스를 인가하는 동시에, 상기 한 쪽의 전극 사이의 유지 전극(Xi)에 상기 제1 펄스를 인가하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  24. 제22항 내지 제23항에 있어서, 상기 기수 필드 및 우수 필드에서의 상기 리셋 기간동안 상기 어드레스 전극(Aj)을 상기 한 쪽의 전극 사이의 중간 전위와 상기 다른 쪽의 전극 사이의 중간 전위와의 사이의 전위로 하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  25. 제19항에 있어서, 상기 기수 필드 및 우수 필드에서의 상기 리셋 기간은 각각 제1 리셋 기간 및 제2 리셋 기간을 가지고,
    상기 기수 필드에서 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이 중 한 쪽에서의 리셋 방전을 상기 제1 리셋 기간에서 행한 후, 상기 한 쪽의 전극 사이에 의한 표시를 위한 상기 기록 방전을 순차적으로 행하고,
    이어서, 다른 쪽의 전극 사이에서의 리셋 방전을 상기 제2 리셋 기간에서 행한 후, 상기 다른 쪽의 전극 사이에 의한 표시를 위한 상기 기록 방전을 순차적으로 행하며,
    이어서, 상기 한 쪽 및 다른 쪽의 전극 사이에 의한 상기 유지 방전을 실시하고,
    상기 우수 필드에서 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이 중, 한 쪽에서의 리셋 방전을 상기 제1 리셋 기간으로써 행한 후, 상기 한 쪽의 전극 사이에 의한 표시를 위한 상기 기록 방전을 순차적으로 행하며,
    이어서, 다른 쪽의 전극 사이에서의 리셋 방전을 상기 제2 리셋 기간으로써 행한 후, 상기 다른 쪽의 전극 사이에 의한 표시를 위한 상기 기록 방전을 순차적으로 행하고,
    이어서, 상기 한 쪽 및 다른 쪽의 전극 사이에 의한 상기 유지 방전을 실시하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  26. 제20항 또는 제25항에 있어서, 상기 기수 필드에서 상기 제1 리셋 기간에 상기 한 쪽의 전극 사이에 방전 개시 전압 이상의 정극성의 제3 펄스를 인가하는 동시에, 상기 다른 쪽의 전극 사이의 상기 유지 전극(Xi) 및 주사 전극(Yn)에 각각 정극성의 제1 펄스를 인가하고, 이어서 상기 제2 리셋 기간에 상기 다른 쪽의 전극 사이에 방전 개시 전압 이상의 정극성의 제3 펄스를 인가하는 동시에, 상기 한 쪽의 전극 사이의 상기 유지 전극(Xi) 및 주사 전극(Yn)에 각각 정극성의 제2 펄스를 인가하며,
    상기 우수 필드에서 상기 제2 리셋 기간에 상기 한 쪽의 전극 사이에 방전 개시 전압 이상의 정극성의 제3 펄스를 인가하는 동시에, 상기 다른 쪽의 전극 사이의 상기 유지 전극(Xi) 및 주사 전극(Yn)에 각각 정극성의 제1 펄스를 인가하고, 이어서 상기 제2 리셋 기간에 상기 다른 쪽의 전극 사이에 방전 개시 전압 이상의 정극성의 제3 펄스를 인가하는 동시에, 상기 한 쪽의 전극 사이의 상기 유지 전극(Xi) 및 주사 전극(Yn)에 각각 정극성의 제1 펄스를 인가하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  27. 제20항 또는 제25항에 있어서, 상기 기수 필드의 상기 제1 리셋 기간에서 상기 한 쪽의 전극 사이의 상기 유지 전극(Xi) 및 주사 전극(Yn)에 서로 극성이 다른 제1 및 제2 펄스를 인가하고, 상기 제2 리셋 기간에 있어서, 상기 다른 쪽의 전극 사이의 상기 유지 전극(Xi) 및 주사 전극(Yn)에 서로 극성이 다른 상기 제1 및 제2 펄스를 인가하며,
    상기 우수 필드의 상기 제1 리셋 기간에서 상기 한 쪽의 전극 사이의 상기 유지 전극(Xi) 및 주사 전극(Yn)에 서로 극성이 다른 제1 및 제2 펄스를 인가하고, 상기 제2 리셋 기간에서 상기 다른 쪽의 전극 사이의 상기 유지 전극(Xi) 및 주사 전극(Yn)에 서로 극성이 다른 상기 제1 및 제2 펄스를 인가하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  28. 제1항에 있어서, 상기 기수 필드 및 우수 필드는 상기 리셋 기간, 어드레스 기간, 유지 방전 기간을 각각 구비한 서브 필드를 복수 가지며,
    상기 기수 필드에서 상기 우수 필드로, 또는 상기 우수 필드에서 상기 기수 필드로 이행했을 때의 최초의 상기 서브 필드에서의 상기 리셋 기간은 모든 상기 유지 전극(Xi) 및 주사 전극(Yn) 사이의 전위차를 각각 전극 사이의 방전 개시 전압 이상으로 하는 것을 특징으로 하는 플라스마 디스플레이 패널의 구동 방법.
  29. 제1 기판상에 복수의 유지 전극(Xi) 및 주사 전극(Yn)을 표시 라인마다 병행하여 배치하는 동시에, 상기 제1 기판과 대향하는 제2 기판상에 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)과는 전기적으로 이간한 복수의 어드레스 전극(Aj)을 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)과 교차하도록 배치하여 각 교차 영역에 각각 방전 셀을 형성한 플라스마 디스플레이 패널에 있어서,
    기수번째의 유지 전극(X2i-1)과 주사 전극(Y2n-1) 사이 및 우수번째의 유지 전극(X2i)과 주사 전극(Y2n) 사이에서 각각 표시를 행하는 기수 필드와, 기수번째의 유지 전극(X2i-1)과 우수번째의 주사 전극(Y2n) 사이 및 우수번째의 유지 전극(X2i)과 기수번째의 주사 전극(Y2n-1) 사이에서 각각 표시를 행하는 우수 필드를 구비하며, 각 기수 필드 및 우수 필드는 각각
    복수의 상기 방전 셀 사이의 전하 분포를 균일하게 하기 위해서 상기 유지 전극(Xi), 상기 주사 전극(Yn), 상기 어드레스 전극(Aj)에 소정의 전압을 인가하여 복수의 상기 방전 셀내에서 각각 리셋 방전을 실시하는 리셋 기간과,
    상기 주사 전극(Yn)과 상기 어드레스 전극(Aj) 사이에서 선택한 방전 셀에서 기록 방전을 실시하여 표시 데이타에 따른 선택적인 기록을 행하는 어드레스 기간과,
    상기 어드레스 기간에서 기록을 행한 상기 방전 셀에서 상기 표시를 위한 방전 발광을 행하기 위해 상기 유지 전극(Xi)와 상기 주사 전극(Yn) 사이에 유지 방전 펄스를 인가하는 유지 방전 기간을 가지며,
    상기 기수 필드의 리셋 기간에서의 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이의 전위차, 상기 우수 필드의 리셋 기간에서의 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2i-1) 사이 및 우수번째의 상기 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이의 전위차가 각각 방전 개시 전압 미만으로 설정되어 이루어진 것을 특징으로 하는 플라스마 디스플레이 패널.
  30. 제1 기판상에 복수의 유지 전극(Xi) 및 주사 전극(Yn)을 표시 라인마다 병행하여 배치하는 동시에, 상기 제1 기판과 대향하는 제2 기판상에 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)과는 전기적으로 이간한 복수의 어드레스 전극(Aj)을 상기 유지 전극(Xi) 및 상기 주사 전극(Yn)과 교차하도록 배치하여 각 교차 영역에 각각 방전 셀을 형성한 플라스마 디스플레이 패널과,
    상기 유지 전극(Xi), 상기 주사 전극(Yn) 및 상기 어드레스 전극(Aj)을 각각 구동하기 위한 구동 회로를 가지며,
    기수번째의 유지 전극(X2i-1)과 주사 전극(Y2n-1) 사이 및 우수번째의 유지 전극(X2i)과 주사 전극(Y2n) 사이에서 각각 표시를 행하는 기수 필드와, 기수번째의 유지 전극(X2i-1)과 우수번째의 주사 전극(Y2n) 사이 및 우수번째의 유지 전극(X2i)과 기수번째의 주사 전극(Y2n-1) 사이에서 각각 표시를 행하는 우수 필드를 구비하며, 각 기수 필드 및 우수 필드는 각각
    복수의 상기 방전 셀 사이의 전하 분포를 균일하게 하기 위해서 상기 유지 전극(Xi), 상기 주사 전극(Yn), 상기 어드레스 전극(Aj)에 소정의 전압을 인가하여 복수의 상기 방전 셀내에서 각각 리셋 방전을 실시하는 리셋 기간과,
    상기 주사 전극(Yn)과 상기 어드레스 전극(Aj) 사이에서 선택한 방전 셀에서 기록 방전을 실시하고, 표시 데이타에 따른 선택적인 기록을 행하는 어드레스 기간과,
    상기 어드레스 기간에서 기록을 행한 상기 방전 셀에서 상기 표시를 위한 방전 발광을 행하기 위해 상기 유지 전극(Xi)과 상기 주사 전극(Yn) 사이에 유지 방전 펄스를 인가하는 유지 방전 기간을 포함하는 표시 장치에 있어서,
    상기 기수 필드의 리셋 기간에 있어서의 상기 기수번째의 유지 전극(X2i-1)과 상기 우수번째의 주사 전극(Y2n) 사이 및 상기 우수번째의 유지 전극(X2i)과 상기 기수번째의 주사 전극(Y2n-1) 사이의 전위차, 상기 우수 필드의 리셋 기간에서의 상기 기수번째의 유지 전극(X2i-1)과 상기 주사 전극(Y2n-1) 사이 및 우수번째의 상기 유지 전극(X2i)과 상기 주사 전극(Y2n) 사이의 전위차가 각각 방전 개시 전압 미만으로 설정되어 이루어진 것을 특징으로 하는 표시 장치.
KR1019970045913A 1997-01-27 1997-09-05 플라스마디스플레이패널의구동방법,플라스마디스플레이패널및표시장치 KR100271541B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP01270097A JP3221341B2 (ja) 1997-01-27 1997-01-27 プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置
JP97-012700 1997-01-27

Publications (2)

Publication Number Publication Date
KR19980069930A true KR19980069930A (ko) 1998-10-26
KR100271541B1 KR100271541B1 (ko) 2000-11-15

Family

ID=11812679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970045913A KR100271541B1 (ko) 1997-01-27 1997-09-05 플라스마디스플레이패널의구동방법,플라스마디스플레이패널및표시장치

Country Status (6)

Country Link
US (1) US6160529A (ko)
EP (1) EP0855691B1 (ko)
JP (1) JP3221341B2 (ko)
KR (1) KR100271541B1 (ko)
DE (1) DE69733190T2 (ko)
TW (1) TW337575B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020019670A (ko) * 2000-09-06 2002-03-13 김순택 플라즈마 표시 패널의 구동 방법
KR20030079340A (ko) * 2002-04-03 2003-10-10 오리온전기 주식회사 교류형 플라즈마 디스플레이 패널 구동 회로 및 그 구동방법
KR100458569B1 (ko) * 2002-02-15 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2758204B1 (fr) * 1997-01-07 1999-04-09 Thomson Tubes Electroniques Procede de commande d'adressage d'un panneau a plasma de type alternatif
KR100347586B1 (ko) * 1998-03-13 2002-11-29 현대 프라즈마 주식회사 교류형플라즈마디스플레이패널구동방법
JP3640527B2 (ja) * 1998-05-19 2005-04-20 富士通株式会社 プラズマディスプレイ装置
JP3420938B2 (ja) 1998-05-27 2003-06-30 富士通株式会社 プラズマディスプレイパネル駆動方法および駆動装置
JP4210805B2 (ja) 1998-06-05 2009-01-21 株式会社日立プラズマパテントライセンシング ガス放電デバイスの駆動方法
JP3424587B2 (ja) 1998-06-18 2003-07-07 富士通株式会社 プラズマディスプレイパネルの駆動方法
KR100290830B1 (ko) * 1998-07-04 2001-06-01 구자홍 플라즈마디스플레이패널구동방법및장치
TW389883B (en) * 1998-08-26 2000-05-11 Acer Display Tech Inc Method of driving the plasma display panel
KR100762066B1 (ko) 1998-09-04 2007-10-01 마츠시타 덴끼 산교 가부시키가이샤 고화질과 고휘도를 표시할 수 있는 플라즈마 디스플레이패널 구동방법 및 화상 표시 장치
JP2000112431A (ja) * 1998-10-01 2000-04-21 Fujitsu Ltd ディスプレイ駆動方法及びその装置
TW400530B (en) * 1998-11-05 2000-08-01 Acer Display Tech Inc The method of decreasing the phenomena of dark area in the plasma monitor
JP3466098B2 (ja) 1998-11-20 2003-11-10 富士通株式会社 ガス放電パネルの駆動方法
EP1022713A3 (en) 1999-01-14 2000-12-06 Nec Corporation Method of driving AC-discharge plasma display panel
NO311317B1 (no) * 1999-04-30 2001-11-12 Thin Film Electronics Asa Apparat omfattende elektroniske og/eller optoelektroniske kretser samt fremgangsmåte til å realisere og/eller integrerekretser av denne art i apparatet
JP3201603B1 (ja) * 1999-06-30 2001-08-27 富士通株式会社 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路
WO2001004867A2 (en) * 1999-07-10 2001-01-18 Koninklijke Philips Electronics N.V. A progressive sustain method of driving a plasma display panel
JP3576051B2 (ja) * 1999-10-28 2004-10-13 富士通株式会社 プラズマディスプレイパネル及びその駆動方法
JP2002006801A (ja) * 2000-06-21 2002-01-11 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルおよびその駆動方法
JP2002014648A (ja) 2000-06-28 2002-01-18 Nec Corp プラズマディスプレイパネルの駆動方法
JP2002082650A (ja) * 2000-06-30 2002-03-22 Nec Corp プラズマディスプレイパネル及びその駆動方法
US6686897B2 (en) * 2000-09-21 2004-02-03 Au Optronics Corp. Plasma display panel and method of driving the same
TW494372B (en) * 2000-09-21 2002-07-11 Au Optronics Corp Driving method of plasma display panel and apparatus thereof
JP3485874B2 (ja) * 2000-10-04 2004-01-13 富士通日立プラズマディスプレイ株式会社 Ｐｄｐの駆動方法および表示装置
US7091935B2 (en) * 2001-03-26 2006-08-15 Lg Electronics Inc. Method of driving plasma display panel using selective inversion address method
US20040145543A1 (en) * 2001-05-29 2004-07-29 Roel Van Woudenberg Display driving unit for method of displaying pixels and image display apparatus comprising such a display driving unit
JP5063841B2 (ja) * 2001-06-27 2012-10-31 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
KR100607511B1 (ko) * 2001-08-17 2006-08-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법
KR100480152B1 (ko) * 2002-05-17 2005-04-06 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
EP1471491A3 (en) * 2003-04-22 2005-03-23 Samsung SDI Co., Ltd. Plasma display panel and driving method thereof
KR100508921B1 (ko) * 2003-04-29 2005-08-17 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
JP2005031479A (ja) * 2003-07-08 2005-02-03 Nec Plasma Display Corp プラズマディスプレイ装置及びその駆動方法
KR100515341B1 (ko) * 2003-09-02 2005-09-15 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치
KR100551124B1 (ko) * 2003-12-31 2006-02-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법
KR100726634B1 (ko) * 2004-04-27 2007-06-12 엘지전자 주식회사 플라즈마 표시 패널의 구동 방법
KR100570970B1 (ko) * 2004-05-06 2006-04-14 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
JP4577681B2 (ja) * 2004-07-30 2010-11-10 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
JP4951907B2 (ja) * 2005-09-16 2012-06-13 富士電機株式会社 半導体回路、インバータ回路および半導体装置
WO2007088601A1 (ja) * 2006-02-01 2007-08-09 Fujitsu Hitachi Plasma Display Limited プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
JP4828994B2 (ja) * 2006-04-13 2011-11-30 パナソニック株式会社 プラズマディスプレイパネルの駆動方法
KR100793061B1 (ko) * 2006-09-12 2008-01-10 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
US20080278415A1 (en) * 2007-05-09 2008-11-13 Pioneer Corporation Method for driving plasma display panel
KR20090044782A (ko) * 2007-11-01 2009-05-07 엘지전자 주식회사 플라즈마 디스플레이 장치
KR20090044780A (ko) * 2007-11-01 2009-05-07 엘지전자 주식회사 플라즈마 디스플레이 장치
KR100913586B1 (ko) * 2007-11-01 2009-08-26 엘지전자 주식회사 플라즈마 디스플레이 장치
JPWO2009157181A1 (ja) * 2008-06-26 2011-12-08 パナソニック株式会社 プラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4772884A (en) * 1985-10-15 1988-09-20 University Patents, Inc. Independent sustain and address plasma display panel
JP2629944B2 (ja) * 1989-02-20 1997-07-16 富士通株式会社 ガス放電パネルとその駆動方法
KR910008438B1 (ko) * 1989-03-31 1991-10-15 삼성전관 주식회사 플라즈마 디스플레이 패널의 스캔라인 구동 분리방법
JPH052993A (ja) * 1991-06-26 1993-01-08 Fujitsu Ltd 面放電型プラズマデイスプレイパネル及びその駆動方法
JP3276406B2 (ja) * 1992-07-24 2002-04-22 富士通株式会社 プラズマディスプレイの駆動方法
JP2772753B2 (ja) * 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
JP3644712B2 (ja) * 1994-02-01 2005-05-11 富士通株式会社 平面表示装置
US5656893A (en) * 1994-04-28 1997-08-12 Matsushita Electric Industrial Co., Ltd. Gas discharge display apparatus
US6373452B1 (en) * 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
JP3704813B2 (ja) * 1996-06-18 2005-10-12 三菱電機株式会社 プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020019670A (ko) * 2000-09-06 2002-03-13 김순택 플라즈마 표시 패널의 구동 방법
KR100458569B1 (ko) * 2002-02-15 2004-12-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20030079340A (ko) * 2002-04-03 2003-10-10 오리온전기 주식회사 교류형 플라즈마 디스플레이 패널 구동 회로 및 그 구동방법

Also Published As

Publication number Publication date
DE69733190T2 (de) 2005-11-10
TW337575B (en) 1998-08-01
US6160529A (en) 2000-12-12
EP0855691A1 (en) 1998-07-29
JPH10207417A (ja) 1998-08-07
JP3221341B2 (ja) 2001-10-22
EP0855691B1 (en) 2005-05-04
DE69733190D1 (de) 2005-06-09
KR100271541B1 (ko) 2000-11-15

Similar Documents

Publication Publication Date Title
KR100271541B1 (ko) 플라스마디스플레이패널의구동방법,플라스마디스플레이패널및표시장치
KR100515821B1 (ko) 플라즈마 방전 표시 소자 및 그 구동 방법
KR100338993B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 플라즈마 디스플레이장치
US6867552B2 (en) Method of driving plasma display device and plasma display device
KR100290830B1 (ko) 플라즈마디스플레이패널구동방법및장치
JP4162434B2 (ja) プラズマディスプレイパネルの駆動方法
KR100346810B1 (ko) 플라즈마 디스플레이 패널 구동방법 및 구동장치
KR100517259B1 (ko) 표시 패널 구동 방법 및 방전식 표시 장치
US20020039086A1 (en) Method for driving PDP and display apparatus
US6169527B1 (en) Interlace plasma display apparatus partly shading display lines
US20060158391A1 (en) Driving method and driving circuit of plasma display panel and plasma display device
KR100284341B1 (ko) Ａｃ형 플라즈마 표시 패널의 구동 방법
KR100383044B1 (ko) 플라즈마 표시 패널의 구동방법
KR100648879B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 장치에사용되는 구동방법
KR100297700B1 (ko) 플라즈마 표시 패널의 구동방법
KR19990030316A (ko) Ａｃ형 플라즈마 디스플레이패널의 구동방법
US20050264475A1 (en) Plasma display device and driving method thereof
KR100349923B1 (ko) 플라즈마 표시패널의 구동방법
KR100349924B1 (ko) 플라즈마 표시패널의 구동방법
KR100542237B1 (ko) 플라즈마 디스플레이 패널
KR100536530B1 (ko) 플라즈마 표시장치 및 이의 구동방법
KR100627405B1 (ko) 플라즈마 표시장치 및 이의 구동방법
KR100359572B1 (ko) 플라즈마 디스플레이 패널
KR20010000988A (ko) 고해상도ｔｖ(ｈｄｔｖ)용 플라즈마 디스플레이 패널
KR100560473B1 (ko) 플라즈마 표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090807

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee