KR100533728B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100533728B1
KR100533728B1 KR10-2003-0086382A KR20030086382A KR100533728B1 KR 100533728 B1 KR100533728 B1 KR 100533728B1 KR 20030086382 A KR20030086382 A KR 20030086382A KR 100533728 B1 KR100533728 B1 KR 100533728B1
Authority
KR
South Korea
Prior art keywords
voltage
discharge
wall charges
vtzy
pulse
Prior art date
Application number
KR10-2003-0086382A
Other languages
English (en)
Other versions
KR20050052817A (ko
Inventor
조기덕
강성호
김민수
김원재
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2003-0086382A priority Critical patent/KR100533728B1/ko
Publication of KR20050052817A publication Critical patent/KR20050052817A/ko
Application granted granted Critical
Publication of KR100533728B1 publication Critical patent/KR100533728B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 초기화기간동안 모든 방전셀을 초기화함과 아울러 콘트라스트를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
본 발명의 플라즈마 디스플레이 패널의 구동방법은 서브필드의 초기화기간동안 주사전극들에 정극성의 제 1램프펄스를 인가하여 모든 방전셀들의 벽전하를 전압곡선(Vt close curve)의 1사분면 및 1사분면의 외부에 위치시키는 단계와, 제 1램프펄스에 이어서 주사전극들에 부극성의 제 2램프펄스를 인가하여 모든 방전셀들의 벽전하를 상기 전압곡선의 중심영역에 위치시키는 단계를 포함한다.

Description

플라즈마 디스플레이 패널의 구동방법{Method of Driving Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로 특히, 초기화기간동안 모든 방전셀을 초기화함과 아울러 콘트라스트를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 또는 He+Xe+Ne 등의 불활성 혼합가스의 방전시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.
도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(Y) 및 유지전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 주사전극(Y)과 유지전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.
투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 주사전극(Y)과 유지전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 주사전극(Y) 및 유지전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.
PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다.
여기서, 초기화기간은 상승램프파형이 공급되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에 서스테인 기간은 각 서브필드에서 2n(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.
도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.
도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.
초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성 전압에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.
어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.
여기서, 서스테인 기간의 방전 발생원리 및 초기화기간의 벽전하 초기화원리를 도 4와 같은 육각형 형태의 전압곡선(Vt close curve)을 이용하여 상세히 설명하기로 한다. 여기서, 전압곡선(Vt close curve)은 PDP의 방전발생원리 및 전압마진을 측정하기 위한 방법으로 이용되고 있다.
도 4에서 전압곡선 내부의 육각형 영역은 방전셀 내부의 셀전압이 이동되는 지역으로 셀 전압이 육각형 내부 영역에 위치될 때 방전이 발생되지 않는다.(즉, 셀전압이 육각형 외부영역에 위치될 때 방전이 발생된다) 그리고, Y(-)는 주사전극(Y)에 부극성의 전압이 인가되었을 때 셀전압이 움직이는 방향을 나타낸다. 마찬가지로, Y(+), X(+), X(-), Z(+), Z(-) 각각은 주사전극(Y), 어드레스전극(X) 및 유지전극(Z)에 부극성 또는 정극성의 전압이 인가되었을 때 셀전압이 움직이는 방향을 나타낸다.
그리고, 전압곡선 그래프의 1사분면 대향방전영역에 표시되는 Vtxy는 어드레스전극(X)과 주사전극(Y)간에 방전이 개시되는 전압을 나타낸다. 다시 말하여, 전압곡선 그래프의 1사분면 대향방전영역을 나타내는 직선은 어드레스전극(X)과 주사전극(Y)간의 방전이 개시되는 전압만큼의 길이로 설정된다. 그리고, 전압곡선 그래프의 1사분면 면방전영역에 표시되는 Vtzy는 유지전극(Z)과 주사전극(Y)간에 방전이 개시되는 전압을 나타낸다. 마찬가지로, Vtxz, Vtzx, Vtyz, Vtyx 각각도 전극들간의 방전개시전압을 나타낸다.(패널의 해상도, 인치 및 공정편차 등에 의하여 방전셀에 인가되는 전압이 변경되기 때문에 전압곡선의 모양은 약간씩 달라진다)
서스테인 기간의 동작과정을 설명하면, 어드레스 방전이 발생된 방전셀들에서 벽전하들은 도 4와 같이 그래프의 3사분면에 위치된다. 이후, 도 3과 같이 주사전극(Y)에 정극성의 서스테인 펄스가 인가되면 3사분면에 위치된 벽전하들의 전압값과 정극성의 서스테인 펄스의 전압값이 합쳐져 셀전압은 도 5와 같이 그래프의 3사분면에 위치된 면방전영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 주사전극(Y)과 유지전극(Z)간에 서스테인 방전이 발생된다.
서스테인 방전이 발생된 후 벽전하들은 도 6과 같이 그래프의 1사분면에 위치된다. 이후, 유지전극(Z)에 정극성의 서스테인 펄스가 인가되면 1사분면에 위치된 벽전하들의 전압값과 정극성의 서스테인 펄스의 전압값이 합쳐져 셀전압은 도 6과 같이 그래프의 1사분면에 위치된 면방전영역을 경유(즉, Z(+)측으로 이동)하여 이동된다. 이때, 방전셀들에서는 유지전극(Z)과 주사전극(Y)간에 서스테인 방전이 발생된다. 실제, 서스테인 기간에는 도 5 및 도 6과 같은 과정을 반복하면서 소정횟수의 서스테인 방전을 일으킨다.
서스테인방전이 완료된 후에 벽전하들은 도 7과 같이 그래프의 1사분면에 위치된다.(즉, 주사전극(Y)에 마지막 서스테인 펄스가 인가되었다) 이후, 유지전극(Z)에는 소거 램프파형(erase)이 공급된다. 유지전극(Z)에 소거 램프파형(erase)이 공급되면 셀전압은 도 7과 같이 그래프의 1사분면의 면방전 영역을 경유(즉, Z(+)측으로 이동)하여 이동된다. 여기서, 셀전압이 그래프의 1사분면 면방전영역을 경유하게 되면 벽전하들은 1/2의 기울기로 움직인다. 다시 말하여, 도 7과 같이 벽전하들은 소거 램프파형(erase)에 의하여 발생되는 소거방전에 의하여 1/2의 기울기로 움직이면서 A1의 위치로 이동된다.
즉, 소거방전이 완료된 후에 벽전하들은 도 8과 같이 A1의 위치로 이동된다. 그리고, 서스테인 기간에 서스테인 방전이 발생되지 않은 셀들(즉, 이전 서브필드에서 어드레스 방전이 발생되지 않은 셀들)의 벽전하들은 도 8의 A2의 위치를 유지한다.(즉, 어드레스 방전이 발생되지 않은 셀들의 벽전하들은 이전 서브필들의 초기화기간으로부터 다음 서브필드의 초기화기간까지 A2의 위치를 유지한다)
이후, 주사전극들(Y)에 상승 램프파형(Ramp-up)이 공급된다. 주사전극들(Y)에 상승 램프파형(Ramp-up)이 공급되면 이전 서브필드의 서스테인 기간에 방전이 발생된 방전셀들의 셀전압은 A1 지점으로부터 3사분면의 면방전 영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 여기서, 셀전압이 그래프의 3사분면의 면방전영역을 경유하게 되면 벽전하들이 1/2의 기울기로 움직인다. 따라서, A1의 지점에 위치된 벽전하들은 A3의 위치로 이동된다.(셀전압이 C점으로 이동되는 시간) 그리고, 셀전압은 전압곡선 내에 위치되어야 하기 때문에 그래프의 C점으로 하강된다. 여기서, 셀전압이 3사분면의 꼭지점(즉, C지점)에 위치되면 벽전하들은 1의 기울기로 움직인다. 따라서, A3의 지점에 위치된 벽전하들은 1의 기울기로 B지점까지 이동된다.
한편, 주사전극들(Y)에 상승 램프파형(Ramp-up)이 공급되면 이전 서브필드에서 서스테인 방전이 발생되지 않은 방전셀들의 셀전압은 A2의 지점으로부터 3사분면의 면방전 영역을 경유(즉, Y(+)측으로 이동)하여 이동된다. 여기서, 셀전압이 그래프의 3사분면의 면방전영역을 경유하게 되면 벽전하들은 1/2의 기울기로 움직인다. 따라서, A2의 지점에 위치된 벽전하들은 A4의 위치로 이동된다.(셀전압이 C점으로 이동되는 시간) 그리고, 셀전압은 전압곡선 내에 위치되어야 하기 때문에 그래프의 C점으로 하강된다. 여기서, 셀전압이 3사분면의 꼭지점(즉, C지점)에 위치되면 벽전하들은 1의 기울기로 움직인다. 따라서, A4의 지점에 위치된 벽전하들은 1의 기울기로 B지점까지 이동된다.
실제로, 초기화기간동안 상승 램프파형(Ramp-up)이 공급되면 도 9와 같이 B점에서 전압곡선으로 1/2기울기 및 2의 기울기로 신장되는 직선 내에 위치되는 벽전하들(100의 영역)은 B점으로 모이게 된다. 그리고, B점에서 전압곡선으로 1/2기울기로 신장되는 직선 위에 위치되는 벽전하들(110 영역)은 B점으로부터 +Y축으로 신장되는 L1의 직선으로 모이게 된다. 아울러, B점에서 전압곡선으로 2의 기울기로 신장되는 직선 아래에 위치되는 벽전하들(120 영역)은 B점으로부터 +X축으로 신장되는 L2의 직선으로 모이게 된다. 즉, 상승 램프파형(Ramp-up)에 의하여 모든 방전셀의 벽전하들은 B점, L1 및 L2로 수렴된다.
이후, 상승 램프파형(Ramp-up)으로부터 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)로 공급된다. 주사전극들(Y)로 하강 램프파형(Ramp-down)이 공급되면 도 10과 같이 C점에 위치된 셀전압이 C1 지점으로 이동된다. 그리고, 하강 램프파형(Ramp-down)이 기울기를 가지고 하강되는 시점에 유지전극(Z)에 정극성의 전압이 인가된다. 그러면, C1지점에 위치된 셀전압은 C2의 지점으로 이동된다. 이후, 하강 램프파형(Ramp-down)이 지속적으로 하강되기 때문에 셀전압은 C2의 지점으로부터 1사분면의 면방전영역을 경유하여 이동된다. 여기서, 셀전압이 1사분면의 면방전영역을 경유하게 되면 벽전하들이 1/2의 기울기로 움직인다. 따라서, B점에 위치되었던 벽전하들은 A2의 위치로 이동된다. 즉, 초기화기간에 하강 램프파형(Ramp-down)이 공급되면 B점에 위치된 벽전하들이 A2의 지점으로 이동되어 방전셀들이 초기화된다.
실제로, 초기화기간동안 하강 램프파형(Ramp-down)이 공급되면 도 11과 같이 A2의 지점에서 1사분면의 대향방전영역으로 1/2기울기 및 2의 기울기로 신장되는 직선 내에 위치되는 벽전하들이 A2의 지점으로 모이게 된다. 따라서, B점 및 L1의 직선상에 위치된 벽전하들이 A2의 지점으로 수렴된다. 즉, 하강 램프파형(Ramp-down)이 공급되면 B점 및 L1의 직선 내에 위치되는 벽전하들이 A2의 지점으로 모이게 되어 방전셀들이 초기화된다.
하지만, 이와 같은 종래의 구동방법으로는 L2의 직선 내에 위치되는 벽전하들(도 9의 120영역에 위치되는 벽전하들)이 A2의 지점으로 수렴되지 못한다. 따라서, PDP의 공정 편차(또는 이상 전압인가)등으로 벽전하들이 120의 영역에 위치되는 방전셀의 경우 벽전하가 초기화되지 못하고, 이에 따라 오방전이 발생되는 문제점이 있다. 아울러, 종래의 벽전하들은 도 10에 도시된 바와 같이 많은 이동경로를 경유하여 A2의 지점으로 수렴되기 때문에 초기화기간동안 높은 전압이 인가되어야 한다. 이와 같이 초기화기간동안 높은 전압이 인가되면 초기화기간동안 강한 방전이 발생되고, 이에 따라 많은 빛이 외부로 방출되게 된다. 여기서, 초기화기간동안 발생되는 빛은 휘도에 기여하지 않은 빛으로 콘트라스트를 저하시키게 된다. 아울러, 초기화기간동안 높은 전압이 인가되면 많은 소비전력이 소모되게 된다.
따라서, 본 발명의 목적은 초기화기간동안 모든 방전셀을 초기화함과 아울러 콘트라스트를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동방법은 서브필드의 초기화기간동안 주사전극들에 정극성의 제 1램프펄스를 인가하여 모든 방전셀들의 벽전하를 전압곡선(Vt close curve)의 1사분면 및 1사분면의 외부에 위치시키는 단계와, 제 1램프펄스에 이어서 주사전극들에 부극성의 제 2램프펄스를 인가하여 모든 방전셀들의 벽전하를 상기 전압곡선의 중심영역에 위치시키는 단계를 포함한다.
상기 제 1램프펄스의 전압값은 아래와 같이 설정된다.
5/3 × VtZY ± 20V
여기서, VtZY는 유지전극과 주사전극간의 방전을 개시하는 전압을 나타낸다.
상기 1사분면의 외부에 위치되는 벽전하들이 셀프 이레이징되는 것을 방지하기 위하여 제 1램프펄스는 정극성의 제 1전압까지 급격히 하강한다.
상기 제 1전압값은 아래와 같이 설정된다.
1/3 × VtZY ± 20V
상기 제 2램프펄스는 정극성의 제 1전압으로부터 부극성의 제 2전압까지 기울기를 가지고 서서히 하강하는 펄스이다.
상기 제 2전압값은 아래와 같이 설정된다.
-VtZY ± 20V
상기 초기화기간동안 주사전극들에만 구동펄스가 인가된다.
본 발명의 본 발명의 플라즈마 디스플레이 패널의 구동방법은 서브필드의 초기화기간동안 주사전극들에 부극성의 제 1램프펄스를 인가하여 모든 방전셀의 벽전하들을 전압곡선(Vt close curve)의 중심영역 및 중심영역으로부터 전압곡선 내부로 신장되는 직선상에 위치시키는 단계와, 제 1램프펄스에 이어서 주사전극들에 정극성의 제 2램프펄스를 인가하여 모든 방전셀의 벽전하들을 전압곡선의 1사분면에 위치시키는 단계와, 제 2램프펄스에 이어서 주사전극들에 부극성의 제 3램프펄스를 인가하여 모든 방전셀의 벽전하들을 전압곡선의 중심영역에 위치시키는 단계를 포함한다.
상기 제 1램프펄스의 전압값은 아래와 같이 설정된다.
-VtZY ± 20V
상기 제 1램프펄스가 인가될 때 이전 서브필드의 서스테인 기간동안 방전이 발생된 온셀들에서만 방전이 발생된다.
상기 제 1램프펄스가 인가된 후 주사전극들의 전압은 기저전위로 상승되고, 기저전위로부터 제 2램프펄스가 인가된다.
상기 제 2램프펄스의 전압값은 아래와 같이 설정된다.
4/3 × VtZY ± 20V
상기 제 2램프펄스가 인가된 후 주사전극들의 전압은 기저전위 이하의 제 1전압으로 하강되고, 제 1전압으로부터 제 3램프펄스가 인가된다.
상기 제 1전압값은 아래와 같이 설정된다.
기저전압 내지 -1/3× VtZY
상기 제 3램프펄스의 전압값은 아래와 같이 설정된다.
-VtZY ± 20V
상기 초기화기간동안 주사전극들에만 구동펄스가 인가된다.
상기 서브필드의 서스테인 기간동안에는 소거펄스가 공급되지 않는다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하 도 12 내지 도 25를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 12는 본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.
도 12를 참조하면, 본 발명의 제 1실시예에 의한 PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다.
여기서, 초기화기간에는 주사전극들(Y)에만 구동파형이 인가되고 그 외의 전극들(Z,X)에는 구동파형이 인가되지 않는다. 먼저, 초기화기간에는 모든 주사전극들(Y)에 정극성의 제 1램프파형(Ramp1)이 인가된다. 이 제 1램프파형(Ramp1)에 의해 방전셀들에서 미세한 방전이 일어나 셀 내에 벽전하들이 이동된다.
제 1램프파형(Ramp1)이 인가되었을 때 방전이 발생되는 과정을 전압곡선(Vt close curve)을 이용하여 상세히 설명하기로 한다. 먼저, 서스테인 방전이 완료된 후에 온셀들의 벽전하는 도 13과 같이 전압곡선의 2사분면인 A1 지점에 위치된다. 그리고, 이전 서브필드 기간에 서스테인 방전이 발생되지 않은 오프셀들의 벽전하는 전압곡선의 중심영역인 D1의 지점에 위치된다.(여기서, D1의 위치는 방전셀의 공정편차 등에 의하여 상하좌우로 약간씩 이동될 수 있다.)
이후, 초기화기간에 정극성의 제 1램프파형(Ramp1)이 주사전극들(Y)에 인가된다. 주사전극들(Y)에 제 1램프파형(Ramp1)이 인가되면 도 14와 같이 이전 서브필드에서 서스테인 방전이 발생되지 않은 방전셀들의 셀전압은 D1의 지점으로부터 전압곡선의 3사분면의 꼭지점 영역을 경유하여 이동된다. 여기서, 전압곡선의 꼭지점 영역을 경유하여 셀전압이 이동되면 벽전하들은 1의 기울기로 움직인다. 따라서, D1의 지점에 위치된 벽전하들은 D2의 위치로 이동된다.
한편, 주사전극들(Y)에 제 1램프파형(Ramp1)이 인가되면 이전 서브필드에서 서스테인 방전이 발생된 방전셀들의 셀전압은 A1의 지점으로부터 전압곡선의 3사분면의 면방전영역을 경유하여 이동된다. 여기서, 셀전압이 3사분면의 면방전영역을 경유하여 이동되면 벽전하들은 1/2기울기로 움직인다. 따라서, A1의 지점에 위치된 벽전하들은 A3의 위치로 이동된다.(셀전압이 C점으로 이동되는 시간) 그리고, 셀전압은 전압곡선 내에 위치되어야 하기 때문에 그래프의 C점으로 하강한다. 여기서, 셀전압이 전압곡선의 꼭지점(즉, C지점)에 위치되면 벽전하들은 1의 기울기로 움직인다. 따라서, A3의 지점에 위치된 벽전하들은 1의 기울기로 D2의 위치로 이동된다.
실제로, 초기화기간동안 제 1램프파형(Ramp1)이 공급되면 도 15와 같이 D2 지점에서 전압곡선의 3사분면으로 1/2기울기 및 2의 기울기로 신장되는 직선 내에 위치되는 벽전하들(130의 영역)은 D2의 지점으로 수렴된다. 그리고, D2 지점에서 1/2기울기로 신장되는 직선 위에 위치되는 벽전하들(132의 영역 : 전압곡선 내부에 위치)은 D2의 지점으로부터 +Y축으로 신장되는 L1이 직선으로 수렴된다. 아울러, D2지점에서 2의 기울기로 신장되는 직선 아래에 위치되는 벽전하들(134의 영역 : 전압곡선 내부에 위치)은 D2의 지점으로부터 +X축으로 신장되는 L2의 직선으로 수렴된다. 즉, 주사전극들(Y)에 제 1램프파형(Ramp1)이 공급되면 방전셀들의 벽전하들은 D2점(대분분은 D2점으로 수렴된다), L1의 직선 및 L2의 직선으로 수렴된다.
한편, 제 1램프파형(Ramp1)의 전압값(V1)은 벽전하들의 D2점, L1의 직선 및 L2의 직선으로 수렴될 수 있도록 5/3×VtZY(유지전극(Z)과 주사전극(Y)간에 방전이 개시되는 전압)±20V로 설정된다. 예를 들어, VtZy가 90V라면 제 1램프파형(Ramp1)의 전압값(V1)은 130V 내지 170V 사이에서 결정된다. 실제로, 제 1램프파형(Ramp1)의 전압값(V1)은 패널의 해상도, 인치 등에 의하여 달라지게 된다.(즉, VtZY의 값이 변화된다)
주사전극들(Y)에 제 1램프파형(Ramp1)이 인가된 후 주사전극들(Y)에 부극성의 제 2램프파형(Ramp2)이 인가된다. 여기서, 제 2램프파형(Ramp2)은 제 2전압값(V2)까지 급격히 하강되고, 제 2전압값(V2)으로부터 부극성의 제 3전압값(V3)까지 서서히 하강한다. 여기서, 제 2전압값(V2)은 방전셀에서 셀프 이레이징(Self-erasing) 방전이 발생되지 않도록 정극성으로 설정된다.
이를 상세히 설명하면, 도 15에 도시된 바와 같이 제 1램프파형(Ramp1)에 의하여 벽전하들은 D2지점, L1의 직선 및 L2의 직선으로 수렴된다. 여기서, L1 및 L2의 직선의 일부영역은 전압곡선의 외부에 위치된다. 따라서, 전압값이 제 1램프파형(Ramp1)으로부터 기저전압까지 하강하면 방전셀들에서 셀프 이레이징 방전이 발생되게 된다. 이와 같은 셀프 이레이징 방전이 발생되는 것을 방지하기 위하여 본 발명에서는 제 1램프파형(Ramp1)을 제 1전압값(V1)으로부터 정극성의 제 2전압값(V2)으로 급격히 하강시키고, 제 2전압값(V2)으로부터 제 3전압값(V3)으로 기울기를 가지도록 하강되도록 제 2램프파형(Ramp2)을 인가한다.
한편, 제 2전압값(V2)은 셀프 이레이징 방전이 발생되지 않도록 1/3×VtZY(유지전극(Z)과 주사전극(Y)간에 방전이 개시되는 전압)±20V로 설정된다.(여기서, V2의 전압값은 최소 기저전압값보다는 높게 설정된다) 예를 들어, VtZY가 90V라면 제 2전압값(V2)은 10V 내지 50V 사이에서 결정된다. 실제로, 제 2전압값(V2)은 패널의 해상도, 인치 등에 의하여 달라지게 된다.(즉, VtZY의 값이 변화된다)
그리고, 주사전극들(Y)에 제 2램프파형(Ramp2)이 인가되면 도 16과 같이 셀전압은 C의 지점으로부터 전압곡선 1사분면의 꼭지점 영역을 경유하여 이동된다. 여기서, 전압곡선의 1사분면의 꼭지점 영역을 경유하여 셀전압이 이동되면 벽전하들은 1의 기울기로 움직인다. 따라서, D2의 지점에 위치된 벽전하들은 D1의 위치로 이동된다.
실제로, 초기화기간동안 제 2램프파형(Ramp2)이 공급되면 도 17과 같이 D1의 지점에서 전압곡선의 1사분면으로 1/2기울기 및 2의 기울기로 신장되는 직선 내에 위치되는 벽전하들이 D1지점으로 수렴된다. 따라서, 제 1램프파형(Ramp1)에 의하여 L1의 직선, L2의 직선 및 D2 지점에 모였던 벽전하들은 모두 D1의 지점으로 수렴되게 된다.
여기서, 제 2램프파형(Ramp2)의 전압값(V3)은 L1의 직선, L2의 직선 및 D2의 지점에 위치된 벽전하들이 D1의 지점으로 수렴될 수 있도록 -VtZY(유지전극(Z)과 주사전극(Y)간에 방전이 개시되는 전압)±20V로 설정된다. 예를 들어, VtZY가 90V라면 제 2램프파형(Ramp2)의 제 3전압값(V3)은 -70V 내지 -110V 사이에서 결정된다. 실제로, 제 2램프파형(Ramp1)의 전압값(V3)은 패널의 해상도, 인치 등에 의하여 달라지게 된다.(즉, VtZY의 값이 변화된다)
초기화기간 이후 어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다.
이와 같은 본 발명에서는 도 15 및 도 17에 기재된 바와 같이 전압곡선 내에 위치되는 모든 벽전하들이 D1의 지점으로 수렴되게 된다. 따라서, 본 발명에서는 PDP의 공정편차 또는 이상 전압인가등으로 인하여 원하지 않는 곳에 위치된 벽전하들을 D1의 지점으로 수렴할 수 있고, 이에 따라 오방전을 방지할 수 있다. 아울러, 본 발명에서는 이전 서브필드에서 방전이 발생되지 않은 오프셀들의 벽전압 이동범위가 종래에 비하여 적기 때문에(즉, 낮은 전압인가) 콘트라스트를 향상시킬 수 있다. 그리고, 본 발명에서는 초기화기간동안 주사전극들(Y)에만 구동파형을 인가하기 때문에 설계의 자유도를 높일 수 있다.
도 18은 본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.
도 18을 참조하면, 본 발명의 제 2실시예에 의한 PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인 기간으로 나뉘어 구동된다.
여기서, 초기화기간에는 주사전극들(Y)에만 구동파형이 인가되고 그 외의 전극들(Z,X)에는 구동파형이 인가되지 않는다. 먼저, 초기화기간에는 모든 주사전극들(Y)에 부극성의 제 1램프파형(Ramp1)이 인가된다. 이 제 1램프파형(Ramp1)에 의해 방전셀들에서 미세한 방전이 일어나 셀 내에 벽전하들이 이동된다.
제 1램프파형(Ramp1)이 인가되었을 때 방전이 발생되는 과정을 전압곡선(Vt close curve)을 이용하여 상세히 설명하기로 한다. 먼저, 서스테인 방전이 완료된 후에 온셀들의 벽전하는 도 19와 같이 전압곡선의 1사분면인 E2 지점에 위치된다.(여기서, 온셀들의 벽전하가 E2지점에 위치될 수 있도록 이전 서브필드 기간에는 소거펄스가 인가되지 않는다) 그리고, 이전 서브필드 기간에 서스테인 방전이 발생되지 않은 오프셀들의 벽전하는 중심영역인 E1 지점에 위치된다.(여기서, E1의 위치는 방전셀의 공정편차 등에 의하여 상하좌우로 약간씩 이동될 수 있다)
이후, 초기화기간에 부극성의 제 1램프파형(Ramp1)이 주사전극들(Y)에 인가된다. 주사전극들(Y)에 제 1램프파형(Ramp1)이 인가되면 도 20과 같이 이전 서브필드에서 서스테인 방전이 발생되지 않은 방전셀들의 셀전압은 전압곡선 내에 위치된다. 따라서, 제 1램프파형(Ramp1)이 인가되더라도 이전 서브필드에서 서스테인 방전이 발생되지 않은 방전셀들의 벽전하는 E1의 위치를 유지한다.
한편, 주사전극들(Y)에 제 1램프파형(Ramp1)이 인가되면 이전 서브필드에서 서스테인 방전이 발생된 방전셀들의 셀전압은 E2의 지점으로부터 전압곡선의 1사분면의 대향방전영역을 경유하여 이동된다. 여기서, 셀전압의 1사분면의 대향방전 영역을 경유하여 이동되면 벽전하들은 2의 기울기로 움직인다. 따라서, E2의 지점에 위치된 벽전하들은 E3의 지점으로 이동된다.(셀전압이 1사분면의 꼭지점으로 이동되는 시간) 그리고, 셀전압이 1사분면의 꼭지점에 위치되면 벽전하들은 1의 기울기로 움직인다. 따라서, E3의 지점에 위치된 벽전하들은 1의 기울기로 E1의 위치로 이동된다.
실제로, 초기화기간동안 부극성의 제 1램프파형(Ramp1)이 공급되면 도 21과 같이 E1의 지점에서 전압곡선의 1사분면으로 1/2기울기 및 2의 기울기로 신장되는 직선 내에 위치되는 벽전하들(140의 영역)은 E1의 지점으로 수렴된다. 그리고, E1의 지점에서 1/2기울기로 신장되는 직선 아래에 위치되는 벽전하들(144의 영역)은 E1의 지점으로부터 -Y축으로 신장되는 L2의 직선으로 수렴된다. 아울러, E1의 지점에서 2의 기울기로 신장되는 직선 위에 위치되는 벽전하들(142의 영역)은 E1의 지점으로부터 -X축으로 신장되는 L1의 직선으로 수렴된다. 즉, 주사전극들(Y)에 부극성의 제 1램프파형(Ramp1)이 공급되면 방전셀들의 벽전하들은 E1 지점, L1의 직선 및 L2의 직선으로 수렴된다.
한편, 제 1램프파형(Ramp1)의 전압값(V4)은 이전 서브필드에서 방전이 발생되지 않은 방전셀들에서 방전이 발생되지 않도록 설정된다. 이를 위해, 제 1램프파형(Ramp1)의 전압값(V4)은 -VtZY(유지전극(Z)과 주사전극(Y)간에 방전이 개시되는 전압)±20V로 설정된다. 예를 들어, VtZY가 90V라면 제 4전압값(V4)은 -110V 내지 -70V 사이에서 결정된다. 실제로, 제 1램프파형(Ramp1)의 전압값(V4)은 패널의 해상도 및 인치등에 의하여 달라지게 된다.(즉, VtZY의 값이 변화된다)
주사전극들(Y)에 제 1램프파형(Ramp1)이 인가된 후 전압값은 기저전위까지 상승된다. 그리고, 기저전위부터 서서히 상승하는 제 2램프파형(Ramp2)이 주사전극들(Y)에 인가된다. 주사전극들(Y)에 제 2램프파형(Ramp2)이 인가되면 도 22와 같이 셀전압은 1사분면의 꼭지점으로부터 3사분면의 꼭지점으로 이동된다.(즉, 기저전위(GND)로 상승되는 전압 + V5) 여기서, 셀전압이 3사분면의 꼭지점으로 이동되면 벽전하들은 1의 기울기로 움직인다. 따라서, E1의 지점에 위치된 벽전하들은 E4의 위치로 이동된다.
실제로, 초기화기간동안 정극성의 제 2램프파형(Ramp2)이 공급되면 도 23과 같이 E4의 지점에서 전압곡선의 3사분면으로 1/2기울기 및 2의 기울기로 신장되는 직선 내에 위치되는 벽전하들은 E4의 지점으로 수렴된다. 그리고, E4의 지점에서 1/2기울기로 신장되는 직선 위에 위치되는 벽전하들(152의 영역)은 E4의 지점으로부터 +Y축으로 신장되는 L3의 직선으로 수렴된다. 아울러, E4의 지점에서 2의 기울기로 신장되는 직선 아래에 위치되는 벽전하들(154의 영역)은 E4의 지점으로부터 +X축으로 신장되는 L4의 직선으로 수렴된다. 즉, 주사전극들(Y)에 정극성의 제 2램프파형(Ramp2)이 공급되면 방전셀들의 벽전하들은 E4 지점, L3의 직선 및 L4의 직선으로 수렴된다.
여기서, 제 2램프파형(Ramp2)의 전압값(V5)은 벽전하들이 L3의 직선, L4의 직선 및 E4의 지점으로 수렴될 수 있도록 4/3×VtZY(유지전극(Z)과 주사전극(Y)간에 방전이 개시되는 전압)±20V로 설정된다. 예를 들어, VtZY가 90V라면 제 5전압값(V5)의 전압값은 100V 내지 140V로 설정된다. 실제로, 제 2램프파형(Ramp2)의 전압값(V5)은 패널의 해상도, 인치 등에 의하여 달라지게 된다.(즉, VtZY의 값이 변화된다)
주사전극들(Y)에 제 2램프파형(Ramp2)이 인가된 후 전압값은 제 6전압값(V6)까지 하강된다. 여기서, 제 6전압값(V6)은 기저전압 또는 그 이하의 전압으로 설정된다. 이를 상세히 설명하면, 도 23에 도시된 바와 같이 제 2램프파형(Ramp2)에 의하여 벽전하들은 E4 지점, L3의 직선 및 L4의 직선으로 수렴된다. 여기서, L3 및 L4의 직선은 전압곡선의 내부에 위치된다. 따라서, 제 6전압값(V6)은 기저전압 또는 그 이하의 전압으로 설정되더라도 방전셀에서 셀프 이레이징 방전이 발생되지 않는다. 실제로, 제 6전압값(V6)은 기저전압(GND) 내지 -1/3×VtZY의 사이에서 설정된다. 예를 들어, VtZY가 90V라면 제 6전압값(V6)은 기저전압 내지 -30V 사이에서 설정된다.
주사전극들(Y)의 전압값이 제 6전압값(V6)까지 하강된 후 주사전극들(Y)에는 부극성의 제 3램프파형(Ramp3)이 인가된다. 주사전극들(Y)에 제 3램프파형(Ramp3)이 인가되면 도 24와 같이 셀전압은 3사분면의 꼭지점으로부터 1사분면의 꼭지점으로 이동된다.(즉, V6 + V7) 여기서, 셀전압이 3사분면의 꼭지점으로 이동되면 벽전하들은 1의 기울기로 움직인다. 따라서 E4의 지점에 위치된 벽전하들은 E1의 위치로 이동된다.
실제로, 초기화기간동안 부극성의 제 3램프파형(Ramp3)이 공급되면 도 25와 같이 E1의 지점에서 전압곡선의 1사분면으로 1/2기울기 및 2의 기울기로 신정되는 직선 내에 위치되는 벽전하들은 E1의 지점으로 수렴된다. 따라서, 제 2램프파형(Ramp2)에 의하여 L3의 직선, L4의 직선 및 E4의 지점에 모였던 벽전하들은 모두 E1의 지점으로 수렴되게 된다.
여기서, 제 3램프파형(Ramp3)의 전압값(V7)은 L3의 직선, L4의 직선 및 E4의 지점에 위치된 벽전하들이 E1의 지점으로 수렴될 수 있도록 -VtZY(유지전극(Z)과 주사전극(Y)간에 방전이 개시되는 전압)±20V로 설정된다.
초기화기간 이후 어드레스기간에는 부극성 스캔펄스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.
한편, 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정극성 직류전압이 공급된다.
서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다.
이와 같은 본 발명에서는 도 21, 도 23 및 도 25에 기재된 바와 같이 전압곡선 내에 위치되는 모든 벽전하들이 E1의 지점으로 수렴되게 된다. 따라서, 본 발명에서는 PDP의 공정편차 또는 이상 전압인가 등으로 인하여 원하지 않는 곳에 위치된 벽전하들을 E1의 지점으로 수렴할 수 있고, 이에 따라 오방전을 방지할 수 있다. 아울러, 본 발명에서는 이전 서브필드에서 방전이 발생되지 않은 오프셀들의 벽전압 이동범위가 종래에 비하여 적기 때문에(즉, 낮은 전압인가) 콘트라스트를 향상시킬 수 있다. 그리고, 본 발명에서는 초기화기간동안 주사전극들(Y)에만 구동파형을 인가하기 때문에 설계의 자유도를 높일 수 있다.
상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법에 의하면 초기화기간동안 전압곡선 내에 위치되는 모든 방전셀의 벽전하를 원하는 곳으로 초기화할 수 있고, 이에 따라 오방전이 발생되는 것을 방지할 수 있다. 아울러, 본 발명에서는 이전 서브필드에서 방전이 발생되지 않은 오프셀들의 벽전압 이동범위를 최소화하여 콘트라스트를 향상시킬 수 있다. 그리고, 본 발명에서는 초기화기간동안 주사전극들에만 구동파형을 인가하기 때문에 설계의 자유도를 높일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 한 프레임에 포함된 서브필드의 휘도가중치의 일례를 나타내는 도면.
도 3은 서브필드의 기간동안 전극들에 인가되는 구동파형을 나타내는 파형도.
도 4는 어드레스 방전이 발생된 방전셀에서 벽전하의 위치를 나타내는 도면.
도 5는 도 4에 도시된 벽전하에 서스테인 펄스가 공급되었을 때 서스테인 방전이 발생되는 과정을 나타내는 도면.
도 6은 도 5의 서스테인 방전에 의하여 형성된 벽전하의 위치를 나타내는 도면.
도 7은 소거펄스의 의하여 벽전하가 이동되는 과정을 나타내는 도면.
도 8은 도 3에 도시된 상승 램프파형에 의하여 벽전하가 이동되는 과정을 나타내는 도면.
도 9는 도 3에 도시된 상승 램프파형에 의하여 벽전하들이 수렴되는 과정을 나타내는 도면.
도 10은 도 3에 도시된 하강 램프파형에 의하여 벽전하가 이동되는 과정을 나타내는 도면.
도 11은 도 3에 도시된 하강 램프파형에 의하여 벽전하가 수렴되는 과정을 나타내는 도면.
도 12는 본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 13은 서스테인 기간의 온셀 및 오프셀의 벽전하 위치를 나타내는 도면.
도 14는 도 12에 도시된 제 1램프파형에 의하여 벽전하가 이동되는 과정을 나타내는 도면.
도 15는 도 12에 도시된 제 1램프파형에 의하여 벽전하가 수렴되는 과정을 나타내는 도면.
도 16은 도 12에 도시된 제 2램프파형에 의하여 벽전하가 이동되는 과정을 나타내는 도면.
도 17은 도 12에 도시된 제 2램프파형에 의하여 벽전하가 수렴되는 과정을 나타내는 도면.
도 18은 본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.
도 19는 서스테인 기간의 온셀 및 오프셀의 벽전하 위치를 나타내는 도면.
도 20는 도 18에 도시된 제 1램프파형에 의하여 벽전하가 이동되는 과정을 나타내는 도면.
도 21는 도 18에 도시된 제 1램프파형에 의하여 벽전하가 수렴되는 과정을 나타내는 도면.
도 22은 도 18에 도시된 제 2램프파형에 의하여 벽전하가 이동되는 과정을 나타내는 도면.
도 23은 도 18에 도시된 제 2램프파형에 의하여 벽전하가 수렴되는 과정을 나타내는 도면.
도 24는 도 18에 도시된 제 3램프파형에 의하여 벽전하가 이동되는 과정을 나타내는 도면.
도 25는 도 18에 도시된 제 3램프파형에 의하여 벽전하가 수렴되는 과정을 나타내는 도면.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 상부기판 12Y,12Z : 투명전극
13Y,13Z : 버스전극 14,22 : 유전체층
16 : 보호막 18 : 하부기판
24 : 격벽 26 : 형광체층

Claims (17)

  1. 한 프레임이 다수의 서브필드를 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 서브필드의 초기화기간동안 주사전극들에 정극성의 제 1램프펄스를 인가하여 모든 방전셀들의 벽전하를 전압곡선(Vt close curve)의 1사분면 및 1사분면의 외부에 위치시키는 단계와,
    상기 제 1램프펄스에 이어서 상기 주사전극들에 부극성의 제 2램프펄스를 인가하여 상기 모든 방전셀들의 벽전하를 상기 전압곡선의 중심영역에 위치시키는 단계를 포함하고,
    상기 제 1램프펄스의 전압값은 아래와 같이 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
    5/3 × VtZY ± 20V
    여기서, VtZY는 유지전극과 주사전극간의 방전을 개시하는 전압을 나타낸다.
  2. 삭제
  3. 제 1항에 있어서,
    상기 1사분면의 외부에 위치되는 벽전하들이 셀프 이레이징되는 것을 방지하기 위하여 상기 제 1램프펄스는 정극성의 제 1전압까지 급격히 하강하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제 3항에 있어서,
    상기 제 1전압값은 아래와 같이 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
    1/3 × VtZY ± 20V
    여기서, VtZY는 유지전극과 주사전극간의 방전을 개시하는 전압을 나타낸다.
  5. 제 3항에 있어서,
    상기 제 2램프펄스는 상기 정극성의 제 1전압으로부터 부극성의 제 2전압까지 기울기를 가지고 서서히 하강하는 펄스 인것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제 5항에 있어서,
    상기 제 2전압값은 아래와 같이 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
    -VtZY ± 20V
    여기서, VtZY는 유지전극과 주사전극간의 방전을 개시하는 전압을 나타낸다.
  7. 제 1항에 있어서,
    상기 초기화기간동안 상기 주사전극들에만 구동펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  8. 한 프레임이 다수의 서브필드를 포함하는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 서브필드의 초기화기간동안 주사전극들에 부극성의 제 1램프펄스를 인가하여 모든 방전셀의 벽전하들을 전압곡선(Vt close curve)의 중심영역 및 중심영역으로부터 전압곡선 내부로 신장되는 직선상에 위치시키는 단계와,
    상기 제 1램프펄스에 이어서 상기 주사전극들에 정극성의 제 2램프펄스를 인가하여 상기 모든 방전셀의 벽전하들을 전압곡선의 1사분면에 위치시키는 단계와,
    상기 제 2램프펄스에 이어서 상기 주사전극들에 부극성의 제 3램프펄스를 인가하여 상기 모든 방전셀의 벽전하들을 상기 전압곡선의 중심영역에 위치시키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  9. 제 8항에 있어서,
    상기 제 1램프펄스의 전압값은 아래와 같이 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
    -VtZY ± 20V
    여기서, VtZY는 유지전극과 주사전극간의 방전을 개시하는 전압을 나타낸다.
  10. 제 9항에 있어서,
    상기 제 1램프펄스가 인가될 때 이전 서브필드의 서스테인 기간동안 방전이 발생된 온셀들에서만 방전이 발생되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  11. 제 8항에 있어서,
    상기 제 1램프펄스가 인가된 후 상기 주사전극들의 전압은 기저전위로 상승되고, 상기 기저전위로부터 상기 제 2램프펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  12. 제 11항에 있어서,
    상기 제 2램프펄스의 전압값은 아래와 같이 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
    4/3 × VtZY ± 20V
    여기서, VtZY는 유지전극과 주사전극간의 방전을 개시하는 전압을 나타낸다.
  13. 제 8항에 있어서,
    상기 제 2램프펄스가 인가된 후 상기 주사전극들의 전압은 기저전위 이하의 제 1전압으로 하강되고, 상기 제 1전압으로부터 상기 제 3램프펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  14. 제 13항에 있어서,
    상기 제 1전압값은 아래와 같이 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
    기저전압 내지 -1/3× VtZY
    여기서, VtZY는 유지전극과 주사전극간의 방전을 개시하는 전압을 나타낸다.
  15. 제 13항에 있어서,
    상기 제 3램프펄스의 전압값은 아래와 같이 설정되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
    -VtZY ± 20V
    여기서, VtZY는 유지전극과 주사전극간의 방전을 개시하는 전압을 나타낸다.
  16. 제 8항에 있어서,
    상기 초기화기간동안 상기 주사전극들에만 구동펄스가 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  17. 제 8항에 있어서,
    상기 서브필드의 서스테인 기간동안에는 소거펄스가 공급되지 않는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
KR10-2003-0086382A 2003-12-01 2003-12-01 플라즈마 디스플레이 패널의 구동방법 KR100533728B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0086382A KR100533728B1 (ko) 2003-12-01 2003-12-01 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0086382A KR100533728B1 (ko) 2003-12-01 2003-12-01 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20050052817A KR20050052817A (ko) 2005-06-07
KR100533728B1 true KR100533728B1 (ko) 2005-12-06

Family

ID=37248646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0086382A KR100533728B1 (ko) 2003-12-01 2003-12-01 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100533728B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102356195B1 (ko) 2020-07-28 2022-02-07 이상진 와이어 트위스팅 장치

Also Published As

Publication number Publication date
KR20050052817A (ko) 2005-06-07

Similar Documents

Publication Publication Date Title
KR100604275B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US7602355B2 (en) Plasma display apparatus and driving method thereof
KR100524310B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100508250B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100551126B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100524309B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100489276B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100524314B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20050034767A (ko) 플라즈마 디스플레이 패널의 구동방법
KR100517472B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100549669B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20040094493A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100533728B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100647776B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493918B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100551123B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100493614B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100640053B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100525738B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100533729B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100488457B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100504574B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100480158B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100612505B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR20030054954A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091029

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee