KR100844835B1 - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR100844835B1
KR100844835B1 KR1020070025262A KR20070025262A KR100844835B1 KR 100844835 B1 KR100844835 B1 KR 100844835B1 KR 1020070025262 A KR1020070025262 A KR 1020070025262A KR 20070025262 A KR20070025262 A KR 20070025262A KR 100844835 B1 KR100844835 B1 KR 100844835B1
Authority
KR
South Korea
Prior art keywords
signal
voltage
sustain
ramp signal
scan
Prior art date
Application number
KR1020070025262A
Other languages
English (en)
Inventor
안양기
정윤권
조성광
임종식
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070025262A priority Critical patent/KR100844835B1/ko
Application granted granted Critical
Publication of KR100844835B1 publication Critical patent/KR100844835B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44—Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/066—Adjustment of display parameters for control of contrast
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45502—Indexing scheme relating to differential amplifiers the CSC comprising a L-C series resonance circuit

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 리셋 기간의 셋업 기간에서 스캔 전극에 상승 램프 신호가 공급되는 동안에 서스테인 전극에 하강 램프 신호를 공급함으로써, 리셋 방전을 안정시키고 아울러 리셋 방전의 효율을 향상시키는 효과가 있다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 서로 나란한 스캔 전극과 서스테인 전극을 포함하는 플라즈마 디스플레이 패널과, 프레임의 적어도 하나의 서브필드의 리셋 기간의 셋업 기간에서 스캔 전극에 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 신호를 공급하고, 상승 램프 신호가 공급되는 동안 서스테인 전극에는 전압이 점진적으로 하강하는 하강 램프(Ramp-Down) 신호를 공급하는 구동부를 포함한다.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면.
도 2a 내지 도 2e는 플라즈마 디스플레이 패널의 동작의 일례에 대해 설명하기 위한 도면.
도 3은 리셋 신호의 개수에 대해 설명하기 위한 도면.
도 4는 리셋 신호의 또 다른 형태에 대해 설명하기 위한 도면.
도 5는 구동부의 일례에 대해 설명하기 위한 도면.
도 6a 내지 도 6ℓ은 도 5의 구동부의 동작의 일례에 대해 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
101 : 전면 기판 102 : 스캔 전극
103 : 서스테인 전극 104 : 상부 유전체 층
105 : 보호 층 111 : 후면 기판
112 : 격벽 113 : 어드레스 전극
114 : 형광체 층 115 : 하부 유전체 층
112a : 제 2 격벽 112b : 제 1 격벽
본 발명은 플라즈마 디스플레이 장치에 관한 것이다.
플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널과 구동부를 포함한다.
플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.
구동부가 플라즈마 디스플레이 패널의 전극에 구동 신호를 공급하면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
본 발명의 일실시예는 리셋 기간에서 상대적으로 낮은 전압으로 리셋 방전을 안정적으로 발생시키는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 서로 나란한 스캔 전극과 서스테인 전극을 포함하는 플라즈마 디스플레이 패널과, 프레임의 적어도 하나의 서브필드의 리셋 기간의 셋업 기간에서 스캔 전극에 전압이 점진적으로 상승하는 상승 램프(Ramp-Up) 신호를 공급하고, 상승 램프 신호가 공급되는 동안 서스테인 전극에는 전압이 점진적으로 하강하는 하강 램프(Ramp-Down) 신호를 공급하는 구동부를 포함한다.
또한, 상승 램프 신호는 스캔 전극의 전압이 제 1 전압에서 제 2 전압까지 상승한 이후에 제 2 전압으로부터 공급되고, 하강 램프 신호의 공급 시점은 스캔 전극의 전압이 제 2 전압까지 상승한 이후인 것이 바람직하다.
또한, 리셋 기간 이후의 서스테인 기간에서 스캔 전극 또는 서스테인 전극 중 적어도 하나로 서스테인 신호가 공급되고, 스캔 전극의 전압이 제 1 전극에서 제 2 전압까지 상승하는 동안의 상승 기울기는 서스테인 신호의 상승 기울기와 실질적으로 동일한 것이 바람직할 수 있다.
또한, 하강 램프 신호의 공급 시점은 상승 램프 신호의 공급 시점 이전인 것이 바람직하다.
또한, 하강 램프 신호의 종료 시점은 상승 램프 신호의 종료 시점보다 앞서는 것이 바람직하다.
또한, 프레임의 적어도 하나의 서브필드의 리셋 기간에서는 스캔 전극에 적어도 2개의 리셋 신호가 공급되는 것이 바람직하다.
또한, 리셋 기간 이후의 어드레스 기간에서 스캔 전극으로 스캔 바이어스 신호와, 스캔 바이어스 신호로부터 하강하는 스캔 신호가 공급되고, 스캔 바이어스 신호는 그라운드 레벨(GND)의 전압인 것이 바람직하다.
또한, 리셋 기간 이전의 프리 리셋 기간에서는 스캔 전극에 다른 하강 램프 신호를 공급되고, 서스테인 전극에는 다른 하강 램프 신호와 역극성인 제 1 서스테인 바이어스 신호가 공급되는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치를 상세히 설명하기로 한다.
본 발명에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널과 구동부를 포함한다.
도 1은 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면이다.
도 1을 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널은 서로 나란한 스캔 전극(102, Y)과 서스테인 전극(103, Z)이 배치되는 전면 기판(101)과, 전면 기판(101)에 대항되게 배치되며 스캔 전극(102) 및 서스테인 전극(103)과 교차하는 어드레스 전극(113)이 배치되는 후면 기판(111)이 합착되어 이루어진다.
스캔 전극(102)과 서스테인 전극(103)이 배치된 전면 기판(101)의 상부에는 스캔 전극(102)과 서스테인 전극(103)을 덮는 상부 유전체 층(104)이 배치된다.
상부 유전체 층(104)은 스캔 전극(102) 및 서스테인 전극(103)의 방전 전류를 제한하며 스캔 전극(102)과 서스테인 전극(103)간을 절연시킬 수 있다.
상부 유전체 층(104) 상부에는 방전 조건을 용이하게 하기 위한 보호 층(105)이 배치될 수 있다. 이러한 보호 층(105)은 이차전자 방출 계수가 높은 재 질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.
또한, 후면 기판(111)에는 전극, 예컨대 어드레스 전극(113)이 배치되고, 어드레스 전극(113)이 배치된 후면 기판(111)에는 어드레스 전극(113)을 덮으며 어드레스 전극(113)을 절연시킬 수 있는 유전체 층, 예컨대 하부 유전체 층(115)이 배치될 수 있다.
하부 유전체 층(115)의 상부에는 방전 공간 즉, 방전 셀을 구획하는 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(112)이 배치될 수 있다. 이러한 격벽(112)에 의해 전면 기판(101)과 후면 기판(111)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 구비될 수 있다. 또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 구비되는 것도 가능하다.
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.
예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다. 여기서, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.
그러면 방전 셀 내에 배치되는 후술될 형광체 층(114)의 폭도 방전 셀의 폭에 관련하여 변경된다. 예를 들면, 청색(B) 방전 셀에 배치되는 청색(B) 형광체 층 의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓고, 아울러 녹색(G) 방전 셀에 배치되는 녹색(G) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓을 수 있고, 이에 따라 구현되는 영상의 색온도 특성이 향상될 수 있다.
또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 도 1에 도시된 격벽(112)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능하다. 예컨대, 격벽(112)은 제 1 격벽(112b)과 제 2 격벽(112a)을 포함하고, 여기서, 제 1 격벽(112b)의 높이와 제 2 격벽(112a)의 높이가 서로 다른 차등형 격벽 구조 등이 가능하다.
이러한, 차등형 격벽 구조인 경우에는 제 1 격벽(112b) 또는 제 2 격벽(112a) 중 제 1 격벽(112b)의 높이가 제 2 격벽(112a)의 높이보다 더 낮을 수 있다.
또한, 도 1에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능하다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능하다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능하다.
또한, 여기 도 1에서는 후면 기판(111)에 격벽(112)이 형성된 경우만을 도시하고 있지만, 격벽(112)은 전면 기판(101) 또는 후면 기판(111) 중 적어도 어느 하나에 배치될 수 있다.
격벽(112)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워진다.
아울러, 격벽(112)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(114)이 배치될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 배치될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 또는 황색(Yellow : Y) 형광체 층 중 적어도 하나가 더 배치되는 것도 가능하다.
또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀에서의 형광체 층(114)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹색(G) 방전 셀의 형광체 층, 즉 녹색(G) 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 청색(B) 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 적색(R) 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 형광체 층의 두께는 청색(B) 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.
이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 이상의 설명에서는 번호 115의 하부 유전체 층 및 번호 104번의 상부 유전체 층이 하나의 층(Layer)인 경우만을 도시하고 있지만, 하부 유전체 층 또는 상부 유전체 층 중 적어도 하나는 복수의 층으로 이루어지는 것도 가능한 것이다.
아울러, 번호 112의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(112)의 상부에 외부 광을 흡수할 수 있는 블랙 매트릭스(Black matrix, 미도시) 를 더 배치할 수다. 또한, 이러한 블랙 매트릭스는 격벽(112)과 대응되는 전면 기판(101) 상의 특정 위치에 형성되는 것도 가능하다.
또한, 후면 기판(111)에 배치되는 어드레스 전극(113)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있다.
다음, 도 2a 내지 도 2e는 플라즈마 디스플레이 패널의 동작의 일례에 대해 설명하기 위한 도면이다.
먼저, 도 2a를 살펴보면 프레임의 적어도 하나의 서브필드의 초기화를 위한 리셋 기간에서는 스캔 전극으로 리셋 신호가 공급될 수 있다. 리셋 신호는 상승 램프(Ramp-Up) 신호와 하강 램프(Ramp-Down) 신호를 포함할 수 있다.
바람직하게는, 리셋 기간은 제 1 리셋 기간과 제 2 리셋 기간을 포함하고, 제 1 리셋 기간과 제 2 리셋 기간에서 제 1 리셋 신호와 제 2 리셋 신호가 공급될 수 있다.
예를 들면, 제 1 리셋 기간의 제 1 세업(Set-Up) 기간에서는 스캔 전극으로 제 1 전압(V1)부터 제 2 전압(V2)까지 급격히 상승한 이후 제 2 전압(V2)부터 제 3 전압(V3)까지 전압이 점진적으로 상승하는 제 1 상승 램프 신호가 공급될 수 있다. 여기서, 제 1 전압(V1)은 그라운드 레벨(GND)의 전압일 수 있고, 제 2 전압(V)은 서스테인 전압(Vs)일 수 있다.
이러한 제 1 셋업 기간에서는 제 1 상승 램프 신호에 의해 방전 셀 내에는 약한 암방전(Dark Discharge), 즉 셋업 방전이 일어난다. 이 셋업 방전에 의해 방전 셀 내에는 어느 정도의 벽 전하(Wall Charge)가 쌓일 수 있다.
아울러, 제 1 셋업 기간에 대해 도 2b를 참조하여 더욱 상세히 살펴보면 다음과 같다.
도 2b를 살펴보면, 스캔 전극에 상승 램프 신호, 즉 제 1 상승 램프 신호가 공급되는 동안 서스테인 전극에는 전압이 점진적으로 하강하는 하강 램프(Ramp-Down) 신호, 즉 제 5 하강 램프 신호가 공급된다. 여기서, 제 5 하강 램프 신호는 전압이 제 17 전압(V17)에서 제 18 전압(V18)까지 점진적으로 하강할 수 있다.
이와 같이, 제 1 리셋 기간의 제 1 셋업 기간에서 스캔 전극에 제 1 상승 램프 신호가 공급되는 동안에 서스테인 전극에 제 5 하강 램프 신호를 공급하게 되면 제 1 상승 램프 신호의 전압의 크기를 작게 하더라도 스캔 전극과 서스테인 전극 사이의 리셋 방전을 안정적으로 발생시켜 초기화를 효과적으로 수행할 수 있다.
아울러, 이상의 경우에는 스캔 전극의 전압이 점진적으로 상승하는 동안 서스테인 전극의 전압을 점진적으로 하강시키면서 리셋 방전을 발생시킴으로써, 리셋 방전이 보다 균일하게 발생하도록 할 수 있다.
한편, 하강 램프 신호, 예컨대 제 5 하강 램프 신호의 공급 시점이 과도하게 빠른 경우에는 방전 셀 내에서 서스테인 전극방향으로 치우쳐서 리셋 방전이 발생하여 리셋 방전이 불안정해질 수 있다. 따라서 하강 램프 신호의 공급 시점은 스캔 전극의 전압이 제 1 전압(V1)에서 제 2 전압(V)까지 상승한 이후인 것이 바람직하다. 예를 들면, 도 2b에서와 같이 제 5 하강 램프 신호의 공급 시점은 스캔 전극의 전압이 제 1 전압(V1)에서 제 2 전압(V)까지 상승한 이후에 ㅿt2이 지난 시점일 수 있다.
또한, 리셋 방전이 보다 안정적으로 발생하도록 하기 위하여 하강 램프 신호의 공급 시점은 상승 램프 신호의 공급 시점 이전인 것이 바람직하다. 예를 들면, 도 2b에서와 같이 제 5 하강 램프 신호의 공급 시점은 제 1 상승 램프 신호의 공급 시점보다 ㅿt1만큼 더 빠른 시점일 수 있다.
또한, 하강 램프 신호의 종료 시점이 과도하게 늦는 경우에는 제 1 리셋 기간 이후의 제 2 리셋 기간의 제 2 셋업 기간의 방전이 불안정해지거나 또는, 리셋 기간 이후의 어드레스 기간에서 어드레스 방전이 불안정해질 수 있다. 따라서 하강 램프 신호의 종료 시점은 상승 램프 신호의 종료 시점보다 앞서는 것이 바람직하다. 예를 들면, 도 2b에서와 같이 제 5 하강 램프 신호의 종료 시점은 제 1 상승 램프 신호의 종료 시점보다 ㅿt3만큼 더 앞설 수 있다.
또한, 리셋 기간의 셋업 기간에서 노이즈의 발생을 저감시키고, 아울러 구동 효율을 높이기 위해 스캔 전극의 전압이 제 1 전압(V1)에서 제 2 전압(V2)까지 상승하는 동안의 상승 기울기는 리셋 기간 이후의 서스테인 기간에서 스캔 전극 또는 서스테인 전극 중 적어도 하나로 공급되는 서스테인 신호의 상승 기울기와 실질적으로 동일한 것이 바람직할 수 있다.
도 2a의 제 1 셋업 기간 이후의 제 1 셋다운(Set-Down) 기간에서는 제 1 상승 램프 신호 이후에 이러한 제 1 상승 램프 신호와 반대 극성 방향의 제 2 하강 램프 신호가 스캔 전극에 공급될 수 있다.
여기서, 제 2 하강 램프 신호는 스캔 전극의 전압이 제 1 상승 램프 신호의 피크(Peak) 전압, 즉 제 3 전압(V3)보다 낮은 제 4 전압(V4)부터 제 5 전압(V5)까지 급격히 하강한 이후에 제 5 전압(V5)에서부터 제 6 전압(V6)까지 점진적으로 하강할 수 있다.
이러한 제 2 하강 램프 신호가 공급됨에 따라, 방전 셀 내에서 미약한 소거 방전(Erase Discharge), 즉 셋다운 방전이 발생한다. 이 셋다운 방전에 의해 방전 셀 내에는 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 균일하게 잔류된다.
제 1 리셋 기간 이후의 제 2 리셋 기간에서는 제 2 리셋 신호가 공급될 수 있다. 이러한 제 2 리셋 기간은 제 1 리셋 기간과 실질적으로 동일하여 중복되는 설명은 생략하기로 한다.
제 2 리셋 기간에서는 제 2 상승 램프 신호와 제 3 하강 램프 신호를 포함하는 제 2 리셋 신호가 스캔 전극으로 공급될 수 있다.
제 2 상승 램프 신호는 스캔 전극의 전압이 제 7 전압(V7)에서 제 8 전압(V8)까지 상승한 이후에, 제 8 전압(V8)에서 제 9 전압(V9)까지 점진적으로 상승할 수 있다. 여기서, 제 8 전압(V8)은 제 1 리셋 신호의 제 2 전압(V2)과 실질적으로 동일할 수 있고, 제 9 전압(V9)은 제 3 전압(V3)과 실질적으로 동일할 수 있다.
제 3 하강 램프 신호는 제 11 전압(V11)에서 제 12 전압(V12)까지 점진적으로 하강할 수 있다. 이러한 제 3 하강 램프 신호가 공급되는 동안 서스테인 전극에는 제 22 전압(V22)을 실질적으로 유지하는 제 3 서스테인 바이어스 신호가 공급될 수 있다.
아울러, 이러한 제 3 서스테인 바이어스 신호는 어드레스 기간에까지 연장될 수 있다.
여기서, 제 2 상승 램프 신호와 제 6 하강 램프 신호간의 관계도 제 1 리셋 기간에서의 제 1 상승 램프 신호와 제 5 하강 램프 신호간의 관계와 실질적으로 동일할 수 있다.
여기서, 제 2 하강 램프 신호와 제 3 하강 램프 신호의 전압의 차이에 대해 첨부된 도 2d를 결부하여 다음과 같다.
제 3 하강 램프 신호의 제 12 전압(V12)을 제 2 하강 램프 신호의 제 6 전압(V6)보다 더 높게 하면, 예컨대 도 2d와 같이 제 2 하강 램프 신호의 최저 전압(V6)보다 제 3 하강 램프 신호의 최저 전압(V12)이 ㅿV 만큼 높은 경우에는 제 2 리셋 기간의 제 2 셋다운 기간에서 소거되는 벽 전하의 양을 최적화시킬 수 있기 때문에 제 2 리셋 기간 이후의 어드레스 기간에서 충분히 많은 양의 벽 전하들을 이용할 수 있어서 유리하다.
제 2 셋다운 기간 및 어드레스 기간에서 서스테인 전극으로 공급되는 또 다른 서스테인 바이어스 신호에 대해 도 2c를 참조하면 다음과 같다.
도 2c를 살펴보면, 제 2 리셋 기간의 제 2 셋다운 기간에서는 서스테인 전극의 전압이 제 22 전압(V22)으로 상승한 이후에, 제 22 전압(V22)보다 낮은 제 23 전압(V23)까지 점진적으로 하강하는 제 8 하강 램프 신호가 공급될 수 있다.
또한, 제 8 하강 램프 신호가 공급된 이후에 제 23 전압(V23)을 실질적으로 소정 시간 유지하다가, 다시 제 23 전압(V23)에서 제 24(V24)까지 점진적으로 상승하는 제 3 상승 램프 신호가 공급되는 형태일 수 있다.
이와 같이, 제 3 서스테인 바이어스 신호는 다양하게 변경될 수 있다.
한편, 리셋 기간이전에는 프리 리셋 기간이 더 포함될 수 있다.
이러한, 프리 리셋 기간에서는 스캔 전극에 다른 하강 램프 신호, 예컨대 제 1 하강 램프 신호가 공급되고, 서스테인 전극에는 다른 하강 램프 신호, 예컨대 제 1 하강 램프와 역극성인 제 1 서스테인 바이어스 신호가 공급되는 것이 바람직하다.
이와 같이, 리셋 기간 이전에 프리 리셋 기간이 포함되면, 리셋 기간이전에 방전 셀 내에서 벽 전하들을 충분히 쌓아주어서 리셋 방전이 유리할 수 있다.
이러한 프리 리셋 기간은 프레임의 모든 서브필드의 리셋 기간 이전에 포함될 수 있고, 또는 프레임의 복수의 서브필드 중 적어도 어느 하나의 서브필드의 리셋 기간 이전에 포함되는 것도 가능한 것이다.
리셋 기간 이후의 어드레스 기간에서는 제 3 하강 램프 신호의 최저 전압, 즉 제 12 전압(V12)보다는 높은 전압, 예컨대 제 13 전압(V13)을 실질적으로 유지하는 스캔 바이어스 신호가 스캔 전극에 공급된다. 아울러, 스캔 바이어스 신호로부터 하강하는 스캔 신호가 스캔 전극에 공급될 수 있다.
여기서, 스캔 바이어스 신호의 전압은 그라운드 레벨(GND)의 전압과 실질적으로 동일할 수 있다.
이와 같이, 스캔 바이어스 신호의 전압을 그라운드 레벨(GND)의 전압으로 하 게 되면, 스캔 바이어스 신호를 공급하기 위한 구동회로의 추가가 생략될 수 있다. 따라서, 구동부의 크기를 줄이면서 제조 단가를 저감시킬 수 있다.
또한, 스캔 신호(Scan)의 전압의 크기는 리셋 기간에서 스캔 전극(Y)으로 공급되는 상승 램프 신호의 전압의 크기, 예컨대 제 1 상승 램프 신호의 전압의 크기(V3-V2)와 실질적으로 동일할 수 있다. 이와 같이, 스캔 신호의 전압의 크기를 상승 램프 신호의 전압의 크기와 실질적으로 동일하게 하면 스캔 신호의 전압을 공급하기 위한 구동회로를 추가적으로 구비할 필요없이, 상승 램프 신호의 전압을 발생시키는 구동회로를 이용하여 스캔 신호의 발생시킬 수 있으므로 제조 단가를 더욱 저감시킬 수 있다.
한편, 적어도 하나의 서브필드의 어드레스 기간에서 스캔 전극으로 공급되는 스캔 신호(Scan)의 펄스폭은 다른 서브필드의 스캔 신호의 펄스폭과 다를 수 있다. 예컨대, 시간상 뒤에 위치하는 서브필드에서의 스캔 신호의 폭이 앞에 위치하는 서브필드에서의 스캔 신호의 폭보다 작을 수 있다. 또한, 서브필드의 배열 순서에 따른 스캔 신호 폭의 감소는 2.6㎲(마이크로초), 2.3㎲, 2.1㎲, 1.9㎲ 등과 같이 점진적으로 이루어질 수 있거나 2.6㎲, 2.3㎲, 2.3㎲, 2.1㎲......1.9㎲, 1.9㎲ 등과 같이 이루어질 수도 있다.
이와 같이, 스캔 신호가 스캔 전극으로 공급될 때, 스캔 신호에 대응되게 어드레스 전극에 데이터 신호가 공급될 수 있다.
이러한 스캔 신호와 데이터 신호가 공급되면, 스캔 신호와 데이터 신호 간의 전압 차와 리셋 기간에 생성된 벽 전하들에 의한 벽 전압이 더해지면서 데이터 신 호가 공급되는 방전 셀 내에는 어드레스 방전이 발생될 수 있다.
이후, 영상 표시를 위한 서스테인 기간에서는 스캔 전극 또는 서스테인 전극 중 적어도 하나에 서스테인 신호가 공급될 수 있다. 예를 들면, 스캔 전극과 서스테인 전극에 교번적으로 서스테인 신호가 공급될 수 있다.
이러한 서스테인 신호가 공급되면, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호의 서스테인 전압(Vs)이 더해지면서 서스테인 신호가 공급될 때 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 발생될 수 있다.
아울러, 스캔 전극과 서스테인 전극에 각각 서스테인 신호가 공급되고, 스캔 전극에 공급되는 서스테인 신호와 서스테인 전극에 공급되는 서스테인 신호는 서로 중첩될 수 있다. 예를 들면, 도 2e와 같이 스캔 전극으로 제 1 서스테인 신호(SUS1)와 제 3 서스테인 신호(SUS3)가 공급되고, 서스테인 전극으로는 제 2 서스테인 신호(SUS2)가 공급되는 경우에 제 1 서스테인 신호(SUS1)와 제 2 서스테인 신호(SUS3)가 W2영역에서 중첩되고, 제 2 서스테인 신호(SUS2)와 3 서스테인 신호(SUS3)가 W2영역에서 중첩된다.
이와 같이, 두 개의 서스테인 신호가 중첩되면 서스테인 방전 효율을 향상시킬 수 있다.
한편, 적어도 하나의 서브필드에서는 서스테인 기간에서 복수의 서스테인 신호가 공급되고, 복수의 서스테인 신호 중 적어도 하나의 서스테인 신호의 펄스폭은 다른 서스테인 신호의 펄스폭과 다를 수 있다. 예를 들면, 복수의 서스테인 신호 중 가장 먼저 공급되는 서스테인 신호의 펄스폭이 다른 서스테인 신호의 펄스폭보다 클 수 있다. 그러면, 서스테인 방전이 더욱 안정될 수 있다.
또는, 여기 도 2a에서와 같이 서스테인 전극으로 공급되는 마지막 서스테인 신호(SUSL)의 펄스 폭이 다른 서스테인 신호의 펄스 폭보다 더 넓을 수 있다.
아울러, 마지막 서스테인 신호(SUSL) 이후에는 그 다음 리셋 기간 또는 프리 리셋 기간의 안정적인 방전을 위하여 제 7 하강 램프 신호를 공급하는 것이 바람직하다.
또한, 그 다음 서브필드의 리셋 기간 또는 프리 리셋 기간에서 안정적인 방전이 발생하도록 하기 위해 서스테인 신호를 모두 공급한 이후에 전압이 점진적으로 하강하는 제 4 하강 램프 신호를 스캔 전극으로 공급할 수 있다.
이러한 제 4 하강 램프 신호는 서스테인 전극(Z)으로 공급되는 마지막 서스테인 신호(SUSL)와 중첩(Overlap)될 수 있다.
여기, 도 2a에서는 마지막 서스테인 신호(SUSL)와 제 4 하강 램프 신호가 한 서브필드의 서스테인 기간에서 공급되는 것으로 도시하고 있지만, 이러한 마지막 서스테인 신호(SUSL)와 제 4 하강 램프 신호는 그 다음 서브필드의 프리 리셋 기간에서 공급되는 것도 가능한 것이다. 다르게 표현하면, 마지막 서스테인 신호(SUSL)와 제 4 하강 램프 신호가 공급되는 기간을 다음 서브필드의 프리 리셋 기간으로 정의하는 것도 가능하다는 것이다.
다음, 도 3은 리셋 신호의 개수에 대해 설명하기 위한 도면이다.
도 3을 살펴보면, 프레임의 적어도 하나의 서브필드의 리셋 기간에서는 스캔 전극에 적어도 2개의 리셋 신호가 공급되고, 나머지 서브필드 중 적어도 하나의 서브필드에서는 1개의 리셋 신호가 공급될 수 있다.
예를 들어, 도 3과 같이 프레임의 복수의 서브필드 중 가장 먼저 배치되는 서브필드에는 (a)와 같이 두 개의 리셋 신호를 공급하고, 나머지 서브필드에서는 (b)와 같이 하나의 리셋 신호를 공급하는 것이 바람직한 것이다.
이와 같이, 적어도 하나의 서브필드에서 적어도 2개의 리셋 신호를 사용하면 초기화를 보다 용이하게 할 수 있고, 아울러 나머지 서브필드 중 적어도 하나에서는 1개의 리셋 신호를 사용하게 되면 모든 서브필드에서 적어도 2개의 리셋 신호를 사용하는 경우에 비해 구동 시간을 줄일 수 있어서 유리하다.
다음, 도 4는 리셋 신호의 또 다른 형태에 대해 설명하기 위한 도면이다.
도 4를 살펴보면, 상승 램프 신호, 예컨대 제 1 상승 램프 신호는 기울기가 서로 다른 제 1-1 상승 램프 신호와 1-2 상승 램프 신호를 포함할 수 있다.
1-1 상승 램프 신호는 제 1 전압(V1)부터 제 2 전압(V2)까지 제 1 기울기로 점진적으로 상승하고, 1-2 상승 램프 신호는 제 2 전압(V2)부터 제 3 전압(V3)까지 제 2 기울기로 점진적으로 상승할 수 있다.
1-2 상승 램프 신호의 제 2 기울기는 제 1-1 상승 램프 신호의 제 1 기울기보다 더 완만할 수 있다. 이와 같이, 제 2 기울기를 제 1 기울기보다 더 완만하게 하게 되면, 셋업 방전이 발생하기 이전까지는 전압이 상대적으로 빠르게 상승하고, 셋업 방전이 발생하는 동안에는 전압을 상대적으로 느리게 상승하는 효과를 획득함으로써, 셋업 방전에 의해 발생하는 광의 양을 저감시킬 수 있다. 이에 따라, 콘트라스트(Contrast) 특성을 개선할 수 있다.
이러한 경우에도, 스캔 전극에 제 1-2 상승 램프가 공급되는 동안 서스테인 전극에는 전압이 점진적으로 하강하는 하강 램프 신호를 공급한다.
여기서, ㅿt4는 도 2b의 ㅿt2와 대응되고, ㅿt5는 ㅿt1과 대응될 수 있다.
다음, 도 5는 구동부의 일례에 대해 설명하기 위한 도면이다.
도 5를 살펴보면, 구동부는 서스테인 전압 스위치부(210, S3), 스캔 드라이브 집적회로부(200), 하강 램프 스위치부(220), 스캔 전압 공급부(240), 셋다운 스위치부(230)을 포함한다.
또한, 본 발명에 따른 플라즈마 디스플레이 장치의 구동부는 Z서스테인 전압 스위치부(260, S7), Z하강 램프 스위치부(280, S9), 바이어스 스위치부(270, S8), 제 1 ER(Energy Recovery) 스위치부(290, S10), 제 2 ER 스위치부(300, S11), 제 1 인덕터부(L1), 제 2 인덕터부(L2)를 더 포함할 수 있다. 아울러, 역전류의 발생을 방지하기 위한 제 1 다이오드부(D1) 및 제 2 다이오드부(D2)를 더 포함하는 것도 가능하다.
또한, 제 1 스위치부(S1)의 일단과 제 2 스위치부(S2)의 타단 사이에 스캔 드라이브 집적회로부(200)와 병렬 배치되는 완충 스위치부(250, S6)가 더 배치되는 것도 가능하다.
이러한 완충 스위치부(S6)는 스캔 드라이브 집적회로부(200)의 로드(Load)를 분산시켜 스캔 드라이브 집적회로부(200)의 부담을 줄여주고, 아울러 전기적 손상을 방지할 수 있다.
스캔 드라이브 집적회로부(200)는 제 1 스위치부(S1)와 제 2 스위치부(S2)를 포함하고, 제 1 스위치부(S1)의 타단과 제 2 스위치부(S2)의 일단 사이에서 플라즈마 디스플레이 패널의 스캔 전극(Y)과 연결된다.
서스테인 전압 스위치부(S3)는 제 1 경로 및 스캔 드라이브 집적회로부(200)를 거쳐 스캔 전극(Y)에 서스테인 전압(Vs)을 공급하고, 제 1 경로와 다른 제 2 경로 및 스캔 드라이브 집적회로부(Y)를 거쳐 스캔 전극(Y)에 상승 램프 신호를 공급한다.
이를 위해, 서스테인 전압 스위치부(S3)는 ①제어 단자와 ②제어 단자를 포함하고, ①제어 단자에는 제 1 가변 저항부(VR1)가 배치될 수 있다.
①제어 단자에는 상승 램프 신호의 제어 신호가 공급되고, ②제어 단자에는 서스테인 전압(Vs)의 제어 신호가 공급될 수 있다.
이러한, 서스테인 전압 제어 스위치부(S3)는 제 2 스위치부(S2)의 타단과 서스테인 전압(Vs)을 공급하는 서스테인 전압원 사이에 배치될 수 있다.
여기서, 제 1 경로는 서스테인 전압원으로부터 서스테인 전압 스위치부(S3)와 제 3 노드(n3)를 경유하여 스캔 드라이브 집적회로부(200)의 제 2 스위치부(S2)에 이르는 경로이다.
제 2 경로는 서스테인 전압원으로부터 서스테인 전압 스위치부(S3), 제 3 노드(n3), 셋다운 스위치부(S5), 스캔 전압 공급부(240), 제 2 노드(n2)를 경유하여 스캔 드라이브 집적회로부(200)의 제 1 스위치부(S1)에 이르는 경로이다.
하강 램프 스위치부(S4)는 제 1, 2 경로와 다른 제 3 경로 및 스캔 드라이브 집적회로부(200)를 거쳐 스캔 전극(Y)에 그라운드 레벨(GND)의 전압을 공급하고, 제 1, 2, 3 경로와 다른 제 2 경로 및 스캔 드라이브 집적회로부(200)를 거쳐 스캔 전극(Y)에 하강 램프 신호를 공급한다.
이를 위해, 하강 램프 스위치부(S4)는 ③제어 단자와 ④제어 단자를 포함하고, ③제어 단자에는 제 2 가변 저항부(VR2)가 배치될 수 있다.
④제어 단자에는 그라운드 레벨(GND) 전압 제어 신호가 공급되고, ③단자에는 하강 램프 제어 신호가 공급될 수 있다.
이러한, 하강 램프 스위치부(S4)는 제 1 스위치부(S1)의 일단과 접지 사이에 배치될 수 있다.
여기서, 제 3 경로는 제 1 스위치부(S1)로부터 제 2 노드(n2), 하강 램프 스위치부(S4)를 경유하여 접지에 이르는 경로이다.
제 4 경로는 제 2 스위치부(S2)로부터 제 3 노드(n3), 셋다운 스위치부(S5), 스캔 전압 공급부(240), 제 2 노드(n2) 및 하강 램프 스위치부(S4)를 경유하여 접지에 이르는 경로이다.
이러한, 제 4 경로는 제 2 경로와 스캔 전압 공급부(240)와 셋다운 스위치부(S5)를 공통 경유한다.
스캔 전압 공급부(240)는 정전압원으로서 스캔 전압(Vsc)을 공급한다. 이러한, 스캔 전압 공급부(240)는 제 1 스위치부(S1)의 일단과 제 2 스위치부(S2)의 타 단 사이에서 스캔 드라이브 집적회로부(200)와 병렬 배치된다.
셋다운 스위치부(S5)는 스캔 전압 공급부(240)와 제 2 스위치부(S2)의 타단 사이에서 스캔 전압 공급부(240)와 직렬 배치될 수 있다.
이러한 셋다운 스위치부(S5)는 제어 단자에 제 3 가변 저항부(VR3)을 구비할 수 있다.
Z서스테인 전압 스위치부(S7)는 서스테인 전극(Z)에 서스테인 전압(Vs)을 공급할 수 있다.
이러한, Z서스테인 전압 제어 스위치부(S7)는 서스테인 전극(Z)과 서스테인 전압(Vs)을 공급하는 서스테인 전압원 사이에 배치될 수 있다.
Z하강 램프 스위치부(S9)는 서스테인 전극(Z)에 그라운드 레벨(GND)의 전압을 공급하고, 또한 하강 램프 신호를 공급할 수 있다.
이를 위해, Z하강 램프 스위치부(S9)는 ⑤제어 단자와 ⑥제어 단자를 포함하고, ⑤단자에는 제 4 가변 저항부(VR4)가 배치될 수 있다.
⑥제어 단자에는 그라운드 레벨(GND) 전압 제어 신호가 공급되고, ⑤제어 단자에는 하강 램프 제어 신호가 공급될 수 있다.
이러한, Z하강 램프 스위치부(S9)는 서스테인 전극(Z)과 접지 사이에 배치될 수 있다.
바이어스 스위치부(270, S8)는 서스테인 전극(Z)에 서스테인 바이어스 신호를 공급할 수 있다. 이러한 바이어스 스위치부(S8)는 바이어스 전압(Vzb)을 공급하는 바이어스 전압원과 서스테인 전극(Z) 사이에 배치될 수 있다.
제 1 ER 스위치부(S10)는 서스테인 전극(Z)의 전압을 스캔 전극(Y)으로 회수하여 공급할 수 있다.
제 2 ER 스위치부(S11)는 스캔 전극(Y)의 전압을 서스테인 전극(Z)으로 회수하여 공급할 수 있다.
이러한, 제 1 ER 스위치부(S10)와 제 2 ER 스위치부(S11)는 제 2 노드(n2)와 제 4 노드(n4) 사이에서 병렬 배치될 수 있다.
제 1 인덕터부(L1)는 서스테인 전극(Z)으로부터 회수되어 스캔 전극(Y)으로 공급되는 전압을 LC공진시킬 수 있다. 이러한 제 1 인덕터부(L1)는 제 2 노드(n2)와 제 1 ER 스위치부(S10)의 사이에 배치된다.
제 2 인덕터부(L2)는 스캔 전극(Y)으로부터 회수되어 서스테인 전극(Z)으로 공급되는 전압을 LC공진시킬 수 있다. 이러한 제 2 인덕터부(L2)는 제 2 노드(n2)와 제 2 ER 스위치부(S11)의 사이에 배치된다.
다음, 도 6a 내지 도 6ℓ은 도 5의 구동부의 동작의 일례에 대해 설명하기 위한 도면이다. 도 6a 내지 도 6ℓ은 도 5에 기재된 구동부의 동작의 일례를 나타낸 것으로, 본 발명이 이에 한정되는 것은 아니고, 다양한 방법으로 동작할 수 있다.
먼저, 도 6a를 살펴보면 서브필드의 리셋 기간 이전의 프리 리셋 기간에서 Z서스테인 전압 스위치부(S7)가 온된다.
또한, 제 2 스위치부(S2), 셋다운 스위치부(S5), 하강 램프 스위치부(S4)가 온된다.
그러면, 서스테인 전압원이 공급하는 서스테인 전압(Vs)이 Z서스테인 전압 스위치부(S7)를 거쳐 서스테인 전극(Z)으로 공급된다. 이에 따라, 서스테인 전극(Z)에는 제 17 전압(V17)을 갖는 제 1 서스테인 바이어스 신호가 공급될 수 있다. 여기서, 제 17 전압(V17)은 서스테인 전압(Vs)인 것이 바람직하다.
이때, 하강 램프 스위치부(S4)에는 ③제어 단자로 하강 램프 제어 신호가 공급되고, 제 2 스위치부(S2), 셋다운 스위치부(S5), 스캔 전압 공급부(240), 제 2 노드(n2), 하강 램프 스위치부(S4)를 거쳐 접지로 향하는 경로, 즉 제 4 경로가 형성된다.
그러면, ③제어 단자에 배치된 제 2 가변 저항부(VR2)에 의해 하강 램프 스위치부(S4)의 채널(Channel) 폭이 조절되고, 아울러 스캔 전압 공급부(240)가 공급하는 스캔 전압(Vsc)의 방향이 접지에서 바라볼 때 마이너스(-) 전압이 되면서 스캔 전극(Y)의 전압은 제 5 전압(V5)부터 제 6 전압(V6)까지 점진적으로 하강할 수 있다. 즉, 스캔 전극(Y)으로 제 1 하강 램프 신호가 공급될 수 있다.
이러한 프리 리셋 기간에서는 방전 셀 내에서 프리 암방전이 발생하고, 이러한 프리 암방전에 의해 방전 셀 내에 벽 전하들이 쌓일 수 있게 된다.
이와 같이, 프리 리셋 기간에서 방전 셀 내에 벽 전하들이 쌓이게 되면, 이후의 리셋 기간에서 리셋 방전이 더욱 안정될 수 있다. 또한, 리셋 기간에서 공급되는 리셋 신호의 전압의 크기를 낮추더라도 방전 셀 내에서의 벽 전하의 상태를 충분히 고르고 안정되게 할 수 있다.
이후, 제 1 스위치부(S1)가 턴온되고, 제 2 스위치부(S2)와 셋다운 스위치 부(S5)가 턴오프된다.
이때, 하강 램프 스위치부(S4)에는 ④제어 단자로 그라운드 레벨(GND) 전압 제어 신호가 공급되고, 제 1 스위치부(S1), 제 2 노드(n2), 하강 램프 스위치부(S4)를 지나 접지로 향하는 경로, 즉 제 3 경로가 형성된다.
그러면, 도 6b와 같이 그라운드 레벨(GND)의 전압이 하강 램프 스위치부(S4)를 거쳐 스캔 전극(Y)으로 공급됨으로써, 스캔 전극(Y)의 전압이 제 1 전압(V1), 즉 그라운드 레벨(GND)의 전압으로 상승한다.
이때, 완충 스위치부(S6)가 온되는 경우에는 완충 스위치부(S6)와 제 2 스위치부(S2)의 바디 다이오드(Body Diode)를 거쳐 스캔 전극(Y)으로 향하는 전압 공급 경로가 형성될 수 있다. 그러면, 제 1 스위치부(S1)에 걸리는 로드의 일부가 완충 스위치부(S6)로 분산될 수 있고, 이에 따라 제 1 스위치부(S1)에서 열발생을 저감시킬 수 있다.
이러한 완충 스위치부(S6)를 경유하는 전압 공급 경로를 가는 실선으로 표시하였다. 이하에서는 완충 스위치부(S6)의 동작에 대한 설명을 생략하기로 한다.
이후, 하강 램프 스위치부(S4)가 턴오프되고, 제 1 ER 스위치부(S10)가 턴온될 수 있다.
그러면, 도 6c와 같이 서스테인 전극(Z)의 전압이 회수되어 스캔 전극(Y)으로 공급된다. 이때, 제 1 인덕터부(L1)에 의해 공진이 발생하여 스캔 전극(Y)의 전압은 LC공진에 의해 상승할 수 있다. 예를 들면, 스캔 전극(Y)의 전압은 제 1 전압(V1)부터 제 2 전압(V2)까지 LC 공진을 통해 상승할 수 있다. 여기서, 제 1 전 압(V1)은 그라운드 레벨(GND)의 전압이고, 제 2 전압(V2)은 서스테인 전압(Vs)인 것이 바람직하다.
이후, 제 1 ER 스위치부(S10)가 턴오프되고, 서스테인 전압 스위치부(S3)가 턴온될 수 있다.
그러면, 도 6d와 같이 서스테인 전압원이 공급하는 서스테인 전압(Vs)이 서스테인 전압 스위치부(S3)를 거쳐 스캔 전극(Y)으로 공급되고, 이에 따라 스캔 전극(Y)의 전압은 제 2 전압(V2)을 유지할 수 있다.
이후, Z서스테인 전압 스위치부(S7)와 제 2 스위치부(S2)가 턴오프되고, Z하강 램프 스위치부(S9), 제 1 스위치부(S1) 및 셋다운 스위치부(S5)가 턴온될 수 있다.
그러면, 다음 도 6e와 같이 스캔 전극(Y)의 전압은 제 2 전압(V2)부터 제 3 전압(V3)까지 점진적으로 상승할 수 있다. 즉, 스캔 전극(Y)으로 제 1 상승 램프 신호가 공급되는 것이다.
이때, Z하강 램프 스위치부(S9)에는 ⑤제어 단자로 하강 램프 제어 신호가 공급되고, 제 4 노드(n4), Z하강 램프 스위치부(S9)를 경유하는 경로가 형성된다.
그러면, ⑤제어 단자에 배치된 제 4 가변 저항부(VR4)에 의해 Z하강 램프 스위치부(S9)의 채널 폭이 조절되어 서스테인 전극(Y)의 전압은 제 17 전압(V17)부터 제 18 전압(V18)까지 점진적으로 하강할 수 있다. 즉, 서스테인 전극(Z)으로 제 5 하강 램프 신호가 공급될 수 있다.
여기서, 제 3 전압(V3)은 서스테인 전압(Vs)과 스캔 전압(Vsc)의 합이다.
이후, 제 1 스위치부(S1)와 셋다운 스위치부(S5)가 턴오프될 수 있다. 그러면, 도 6f와 같이 스캔 전극(Y)의 전압이 제 4 전압(V4)까지 하강할 수 있다. 여기서, 제 4 전압(V4)은 서스테인 전압(Vs)인 것이 바람직하다.
이후, Z하강 램프 스위치부(S9), 서스테인 전압 스위치부(S3) 및 제 2 스위치부(S2)가 턴오프되고, 제 1 스위치부(S1)와 제 2 ER 스위치부(S11)이 턴온될 수 있다.
그러면, 도 6g와 같이 스캔 전극(Y)의 전압이 회수되어 서스테인 전극(Z)으로 공급된다. 이때, 제 2 인덕터부(L2)에 의해 공진이 발생하여 서스테인 전극(Z)의 전압은 LC공진에 의해 상승할 수 있다. 예를 들면, 서스테인 전극(Z)의 전압은 제 18 전압(V18)부터 제 19 전압(V19)까지 LC 공진을 통해 상승할 수 있다. 여기서, 제 18 전압(V18)은 그라운드 레벨(GND)의 전압이고, 제 19 전압(V19)은 서스테인 전압(Vs)인 것이 바람직하다.
이후, 제 2 ER 스위치부(S11)가 턴오프되고, Z서스테인 전압 스위치부(S7), 하강 램프 스위치부(S4)가 턴온될 수 있다. 그러면, 스캔 전극(Y)의 전압은 그라운드 레벨(GND)의 전압이 되고, 서스테인 전극(Z)에는 제 19 전압(V19), 바람직하게는 서스테인 전압(Vs)을 유지하는 제 2 서스테인 바이어스 신호가 공급된다.
이러한 경우는 앞선 도 6b의 경우와 실질적으로 동일하다.
이후, 제 1 스위치부(S1)가 턴오프되고, 제 2 스위치부(S2)와 셋다운 스위치부(S5)가 턴온된다. 그러면, 스캔 전극(Y)에는 제 5 전압(V5)부터 제 6 전압(V6)까지 점진적으로 하강하는 제 2 하강 램프 신호가 공급된다.
이후, 제 1 스위치부(S1)가 턴온되고, 제 2 스위치부(S2)와 셋다운 스위치부(S5) 턴오프된다. 그러면, 스캔 전극(Y)의 전압은 제 6 전압(V6)부터 제 7 전압(V7)까지 상승한다.
이후, 제 2 셋업 기간에서는 앞서 설명한 제 1 셋업 기간에서와 실질적으로 동일하여 중복되는 설명은 생략하기로 한다.
제 2 리셋 기간의 제 2 셋다운 기간에서는 Z서스테인 전압 스위치부(S7), 제 1 스위치부(S1), 하강 램프 스위치부(S4)가 온 상태이다.
그러면, 서스테인 전극(Z)에는 제 22 전압(V22)이 공급된다. 여기서, 제 22 전압(V22)은 서스테인 전압(Vs)인 것이 바람직하다.
아울러, 스캔 전극(Y)에는 제 11 전압(V11)이 공급된다. 여기서, 제 11 전압(V11)은 그라운드 레벨(GND)인 것이 바람직하다.
이후, Z서스테인 전압 스위치부(S7)와 제 1 스위치부(S1)가 턴오프되고, 바이어스 스위치부(S8), 제 2 스위치부(S2) 및 셋다운 스위치부(S5)가 턴온된다.
그러면, 다음 도 6h와 같이 서스테인 전극(Z)에는 제 23 전압(V23)을 갖는 제 3 서스테인 바이어스 신호가 공급되고, 스캔 전극(Y)에는 전압이 제 11 전압(V11)에서 제 12 전압(V12)까지 점진적으로 하강하는 제 3 하강 램프 신호가 공급될 수 있다.
이후, 어드레스 기간에서는 도 6i와 같이 제 1 스위치부(S1)가 턴온된 상태를 유지하다가, 제 2 스위치부(S2) 및 셋다운 스위치부(S5)가 순간적으로 턴온된다. 그러면, 스캔 전극(Y)에 스캔 바이어스 신호가 공급되고, 아울러 스캔 바이어 스 신호로부터 하강하는 스캔 신호(scan)가 공급될 수 있다.
여기서, 스캔 바이어스 신호의 전압은 그라운드 레벨(GND)의 전압과 실질적으로 동일하고, 또한 스캔 신호(Scan)의 전압의 크기는 스캔 전압(Vsc)과 실질적으로 동일하다.
한편, 이러한 스캔 신호에 대응되게 어드레스 전극(X)에는 데이터 신호(data)가 공급될 수 있다.
그러면, 방전 셀 내에서는 스캔 신호와 데이터 신호에 의해 어드레스 방전이 발생한다.
이후, Z서스테인 전압 스위치부(S7)가 턴온되고, 제 1 스위치부(S1)와 하강 램프 스위치부(S4) 턴온된다.
그러면, 도 6j와 같이 서스테인 전극(Z)의 전압은 제 23 전압(V23)에서 제 24 전압(V24)까지 상승할 수 있다.
이후, 서스테인 기간에서는 Z서스테인 전압 스위치부(S7), 바이어스 스위치부(S8), 제 1 스위치부(S1) 및 하강 램프 스위치부(S4)가 턴오프되고, 제 2 스위치부(S2)와 제 1 ER 스위치부(S10)이 턴온될 수 있다.
그러면, 도 6k과 같이 스캔 전극(Y)의 전압이 서스테인 전압(Vs)까지 상승한다.
이후, 제 1 ER 스위치부(S10)가 턴오프되고, Z하강 램프 스위치부(S9)와 서스테인 전압 스위치부(S3)가 턴온될 수 있다.
그러면, 스캔 전극(Y)은 서스테인 전압(Vs)을 유지하고, 서스테인 전극(Z)의 전압은 그라운드 레벨(GND)의 전압까지 하강한다.
이후, 서스테인 기간에서는 Z하강 램프 스위치부(S7), 서스테인 전압 스위치부(S3) 및 제 2 스위치부(S2)가 턴오프되고, 제 1 스위치부(S1)와 제 2 ER 스위치부(S11)가 턴온될 수 있다.
그러면, 스캔 전극(Y)의 전압은 그라운드 레벨(GND)의 전압으로 하강하고, 서스테인 전극(Z)의 전압은 그라운드 레벨(GND)에서 서스테인 전압(Vs)까지 상승한다.
이러한 서스테인 기간에서는 스캔 전극(Y)과 서스테인 전극(Z) 사이에서 서스테인 방전이 발생한다. 여기서는, 어드레스 기간에서 어드레스 방전이 발생한 방전 셀 내에서만 서스테인 방전이 발생하고, 그 이외의 방전 셀 에서는 서스테인 방전이 발생하지 않을 수 있다.
한편, 서스테인 기간의 끝단에서는 Z하강 램프 스위치부(S9), 하강 램프 스위치부(S4) 및 제 1 스위치부(S1)가 턴온 상태일 수 있다.
그러면, 도 6ℓ과 같이 스캔 전극(Y)에는 제 14 전압(V14)에서 제 15 전압(V15)까지 전압이 점진적으로 하강하는 제 4 하강 램프 신호가 공급된 이후에, 전압이 제 14 전압(V14)으로 유지될 수 있다.
또한, 서스테인 전극(Z)에 공급되는 마지막 서스테인 신호(SUSL)의 끝단에서 전압이 서스테인 전압(Vs)에서부터 점진적으로 하강하는 제 7 하강 램프 신호가 서스테인 전극(Z)으로 공급될 수 있다.
이상에서 상세히 설명한 바와 같은 방법으로 도 5의 구동부를 동작시키게 되면, 구동부에 사용되는 스위칭 소자의 개수를 줄여도 안정적인 구동이 가능할 수 있다. 이에 따라 제조 단가를 저감시킬 수 있다.
또한, 서스테인 전극(Z)을 구동시키는 구동회로와 스캔 전극(Y)을 구동시키는 구동회로를 각각 구비하지 않고, 도 4에 기재된 하나의 구동 회로를 이용하여 플라즈마 디스플레이 패널을 구동시킬 수 있어서, 제조 단가를 더욱 저감시킬 수 있을 뿐만 아니라, 구동 회로가 구비되는 구동보드의 크기도 감소시킬 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 플라즈마 디스플레이 장치는 리셋 기간의 셋업 기간에서 스캔 전극에 상승 램프 신호가 공급되는 동안에 서스테인 전극에 하강 램프 신호를 공급함으로써, 리셋 방전을 안정시키고 아울러 리셋 방전의 효율을 향상시키는 효과가 있다.

Claims (8)

  1. 서로 나란한 스캔 전극과 서스테인 전극을 포함하는 플라즈마 디스플레이 패널과,
    프레임의 적어도 하나의 서브필드의 프리 리셋 기간에서는 상기 스캔 전극에 전압이 점진적으로 하강하는 제 1 하강램프 신호를 공급하고, 상기 제 1 하강램프 신호에 대응하여 상기 서스테인 전극에는 그라운드 레벨(GND)의 전압보다 높은 정극성 전압을 갖는 서스테인 바이어스 신호를 공급하고, 상기 프리 리셋 기간 이후의 리셋 기간에서는 상기 스캔 전극에 전압이 점진적으로 상승하는 제 1 상승램프 신호를 포함하는 리셋 신호를 공급하고, 상기 제 1 상승램프 신호가 공급되는 동안 전압이 점진적으로 하강하는 제 2 하강램프 신호를 상기 서스테인 전극에 공급하는 구동부
    를 포함하고,
    상기 제 2 하강램프 신호는 상기 서스테인 바이어스 신호와 연속되고,
    상기 제 2 하강 램프 신호는 상기 정극성 전압으로부터 그라운드 레벨(GND)의 전압까지 점진적으로 하강하고,
    상기 제 1 상승램프 신호는 제 1 전압부터 그라운드 레벨(GND)의 전압보다 높은 제 2 전압까지 상승하는 제 1-1 상승램프 신호와 상기 제 2 전압부터 제 3 전압까지 상승하는 제 1-2 상승램프 신호를 포함하고,
    상기 제 2 하강램프 신호의 공급시점은 상기 제 1-1 상승램프 신호의 종료시점과 상기 제 1-2 상승램프 신호의 공급시점의 사이인 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 구동부는
    상기 리셋 기간 이후의 서스테인 기간에 상기 스캔 전극과 상기 서스테인 전극에 각각 서스테인 신호를 공급하고,
    상기 서스테인 신호 중 마지막 서스테인 신호를 상기 서스테인 전극에 공급하고,
    상기 마지막 서스테인 신호가 공급되는 동안 상기 스캔 전극에는 전압이 점진적으로 하강하는 제 3 하강 램프 신호를 공급하는 플라즈마 디스플레이 장치.
  3. 제 2 항에 있어서,
    상기 서스테인 신호의 상승 기울기는 상기 제 1-1 상승램프 신호의 상승 기울기와 동일한 플라즈마 디스플레이 장치.
  4. 제 2 항에 있어서,
    상기 서스테인 신호 중 마지막 서스테인 신호의 펄스폭은 다른 서스테인 신호의 펄스폭보다 넓고,
    상기 마지막 서스테인 신호의 하강 기울기는 상승 기울기보다 더 완만한 플라즈마 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 제 2 하강 램프 신호의 종료 시점은 상기 제 1-2 상승 램프 신호의 종료 시점보다 앞서는 플라즈마 디스플레이 장치.
  6. 제 1 항에 있어서,
    상기 리셋 신호는 순차적으로 제 1 리셋 신호와 제 2 리셋 신호를 포함하고,
    상기 제 1 리셋 신호는 상기 제 1 상승램프 신호와, 상기 제 1 상승램프 신호 이후에 전압이 점진적으로 하강하는 제 4 하강 램프 신호를 포함하고,
    상기 제 2 리셋 신호는 전압이 점진적으로 상승하는 제 2 상승램프 신호와, 상기 제 2 상승램프 신호 이후에 전압이 점진적으로 하강하는 제 5 하강램프 신호를 포함하고,
    상기 제 4 하강램프 신호의 최저 전압은 상기 제 5 하강램프 신호의 최저 전압보다 낮은 플라즈마 디스플레이 장치.
  7. 제 1 항에 있어서,
    상기 리셋 기간 이후의 어드레스 기간에서 스캔 전극으로 스캔 바이어스 신호와, 상기 스캔 바이어스 신호로부터 하강하는 스캔 신호가 공급되고,
    상기 스캔 바이어스 신호는 그라운드 레벨(GND)의 전압인 플라즈마 디스플레이 장치.
  8. 제 2 항에 있어서,
    상기 서스테인 신호 중 마지막 서스테인 신호의 펄스폭은 상기 제 3 하강 램프 신호의 펄스폭보다 넓은 플라즈마 디스플레이 장치.
KR1020070025262A 2007-03-14 2007-03-14 플라즈마 디스플레이 장치 KR100844835B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070025262A KR100844835B1 (ko) 2007-03-14 2007-03-14 플라즈마 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070025262A KR100844835B1 (ko) 2007-03-14 2007-03-14 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR100844835B1 true KR100844835B1 (ko) 2008-07-08

Family

ID=39824068

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070025262A KR100844835B1 (ko) 2007-03-14 2007-03-14 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100844835B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020074371A (ko) * 2001-03-19 2002-09-30 후지쯔 가부시끼가이샤 플라즈마 디스플레이 패널의 구동 방법 및 표시 장치
JP2004053743A (ja) 2002-07-17 2004-02-19 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR20040040957A (ko) * 2002-11-08 2004-05-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20050052819A (ko) * 2003-12-01 2005-06-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20070015341A (ko) * 2005-07-30 2007-02-02 엘지전자 주식회사 플라즈마 표시장치와 그 구동방법
KR20070096588A (ko) * 2006-03-27 2007-10-02 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020074371A (ko) * 2001-03-19 2002-09-30 후지쯔 가부시끼가이샤 플라즈마 디스플레이 패널의 구동 방법 및 표시 장치
JP2004053743A (ja) 2002-07-17 2004-02-19 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR20040040957A (ko) * 2002-11-08 2004-05-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20050052819A (ko) * 2003-12-01 2005-06-07 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20070015341A (ko) * 2005-07-30 2007-02-02 엘지전자 주식회사 플라즈마 표시장치와 그 구동방법
KR20070096588A (ko) * 2006-03-27 2007-10-02 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법

Similar Documents

Publication Publication Date Title
KR100844819B1 (ko) 플라즈마 디스플레이 장치
KR20080114011A (ko) 플라즈마 디스플레이 장치
KR20090076080A (ko) 플라즈마 디스플레이 패널
KR100844835B1 (ko) 플라즈마 디스플레이 장치
US8305299B2 (en) Plasma display device
EP1862998B1 (en) Plasma display apparatus
US20080231552A1 (en) Plasma display apparatus
JP2007249207A (ja) プラズマディスプレイ装置の駆動方法
US20110273481A1 (en) Plasma display device and driving method of plasma display panel
US20080012798A1 (en) Plasma display apparatus and driving method of plasma display panel
KR100857065B1 (ko) 플라즈마 디스플레이 장치
KR100626069B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US8044889B2 (en) Plasma display device
KR100862557B1 (ko) 플라즈마 디스플레이 장치
KR100811549B1 (ko) 플라즈마 디스플레이 장치
KR20080084096A (ko) 플라즈마 디스플레이 장치
EP2105908A2 (en) Apparatus for driving plasma display panel and plasma display apparatus thereof
KR100647667B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100626068B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US20090115701A1 (en) Method of driving plasma display panel and plasma display apparatus employing the same
US8253658B2 (en) Plasma display apparatus including an address electrode being electrically floated in a sustain period
KR100801702B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100811524B1 (ko) 플라즈마 디스플레이 장치
KR20100049761A (ko) 플라즈마 디스플레이 장치
KR20080018367A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee