KR20070015341A

KR20070015341A - 플라즈마 표시장치와 그 구동방법

Info

Publication number: KR20070015341A
Application number: KR1020050070070A
Authority: KR
Inventors: 정윤권; 김병현; 권창영
Original assignee: 엘지전자 주식회사
Priority date: 2005-07-30
Filing date: 2005-07-30
Publication date: 2007-02-02
Also published as: US20070024535A1; EP1748408A3; CN100440285C; KR100774874B1; CN1904984A; EP1748408A2

Abstract

본 발명은 이상 방전을 방지하고 암실 콘트라스트 특성을 향상시키고 동작 마진을 확대하도록 한 플라즈마 표시장치와 그 구동방법에 관한 것이다.

이 플라즈마 표시장치는 프리리셋기간 동안 제1 전극에 예비 램프파형으로 부극성 전압을 인가하고 제2 전극에 구형파로 정극성 전압을 인가하는 제1 구동부와; 상기 프리리셋기간에 이어지는 리셋기간 동안 방전셀 내에서 2회 이상의 쓰기방전과 2회 이상의 소거방전을 유도하는 초기화 램프파형을 상기 제1 전극에 인가하여 방전셀들을 초기화하는 제2 구동부를 구비한다.

Description

플라즈마 표시장치와 그 구동방법{PLASMA DISPLAY AND DRIVING METHOD THEREOF}

도 1은 플라즈마 표시장치에서 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타내는 도면이다.

도 2는 3 전극 교류 면방전형 플라즈마 디스플레이 패널의 전극배치를 개략적으로 나타내는 평면도이다.

도 3은 통상적인 플라즈마 디스플레이 패널의 구동 파형을 나타내는 파형도이다.

도 4a 내지 도 4e는 도 3과 같은 구동 파형에 의해 변화되는 방전셀 내의 벽전하 분포를 단계적으로 나타내는 도면들이다.

도 5는 본 발명의 제1 실시예에 따른 플라즈마 표시장치의 구동방법에서 첫 번째 서브필드기간의 구동파형을 나타내는 파형도이다.

도 6a 내지 도 6e는 도 5와 같은 구동 파형에 의해 변화되는 방전셀 내의 벽전하 분포를 단계적으로 나타내는 도면들이다.

도 7은 본 발명의 제2 실시예에 따른 플라즈마 표시장치의 구동방법에 있어서 첫 번째 서브필드의 구동파형을 나타내는 파형도이다.

도 8은 본 발명의 실시예에 따른 플라즈마 표시장치를 나타내는 블록도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

81 : 타이밍콘트롤러 82 : 데이터구동부

83 : 스캔구동부 84 : 서스테인구동부

85 : 구동전압 발생부

80 : 플라즈마 디스플레이 패널

본 발명은 플라즈마 표시장치에 관한 것으로, 특히 이상 방전을 방지하고 암실 콘트라스트 특성을 향상시키고 동작 마진을 확대하도록 한 플라즈마 표시장치와 그 구동방법에 관한 것이다.

플라즈마 표시장치는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 플라즈마 표시장치는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.

플라즈마 표시장치는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간과, 주사라인을 선택하고 선택된 주사라인에서 방전셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 1과 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8 개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.

도 2는 종래의 3 전극 교류 면방전형 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)의 전극배치를 개략적으로 나타낸다.

도 2를 참조하면, 종래의 3 전극 교류 면방전형 PDP는 상판에 형성된 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)과, 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)과 직교하도록 하판에 형성되는 어드레스전극들(X1 내지 Xm)을 구비한다.

스캔전극들(Y1 내지 Yn), 서스테인전극들(Z) 및 어드레스전극들(X1 내지 Xm)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 방전셀들(1)이 매트릭스 형태로 배치된다.

스캔전극들(Y1 내지 Yn)과 서스테인전극들(Z)이 형성된 상판 상에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다.

어드레스전극들(X1 내지 Xm)이 형성된 하판 상에는 인접한 방전셀들(1) 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하판과 격벽 표면에는 자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다.

이러한 PDP의 상판과 하판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.

도 3은 도 2와 같은 PDP에 공급되는 구동파형을 나타낸다. 도 3의 구동파형에 대하여 도 4a 내지 도 4e의 벽전하 분포를 결부하여 설명하기로 한다.

도 3을 참조하면, 각각의 서브필드들(SFn-1, SFn)은 전화면의 방전셀들(1)을 초기화하기 위한 리셋기간(RP), 방전셀을 선택하기 위한 어드레스기간(AP), 선택된 방전셀들(1)의 방전을 유지시키기 위한 서스테인기간(SP) 및 방전셀(1) 내의 벽전하를 소거하기 위한 소거기간(EP)을 포함한다.

n-1 번째 서브필드(SFn-1)의 소거기간(EP)에는 서스테인전극들(Z)에 소거 램프파형(ERR)이 인가된다. 이 소거기간(EP) 동안 스캔전극들(Y)과 어드레스전극들(X)에는 0V가 인가된다. 소거 램프파형(ERR)은 전압이 0V로부터 정극성의 서스테인전압(Vs)까지 점진적으로 상승하는 포지티브 램프파형이다. 이 소거 램프파형(ERR)에 의해 서스테인방전이 일어난 온셀(On-cells) 내에는 스캔전극(Y)과 서스테인전극(Z) 사이에서 소거 방전이 일어난다. 이 소거 방전에 의해서 온셀들 내의 벽전하들이 소거된다. 그 결과, 각 방전셀들(1)은 소거기간(EP)의 직후에 도 4a와 같은 벽전하 분포를 갖게 된다.

n 번째 서브필드(SFn)가 시작되는 리셋기간(RP)의 셋업기간(SU)에는 모든 스 캔전극들(Y)에 포지티브 램프파형(PR)이 인가되며, 서스테인전극들(Z)과 어드레스전극들(X)에는 0[V]가 인가된다. 셋업기간(UP)의 포지티브 램프파형(PR)에 의해 스캔전극들(Y) 상의 전압은 정극성의 서스테인전압(Vs)으로부터 그 보다 높은 리셋전압(Vr)까지 점진적으로 상승한다. 이 포지티브 램프파형(PR)에 의해 전화면의 방전셀들 내에서 스캔전극들(Y)과 어드레스전극들(X) 사이에 빛이 거의 발생되지 않는 암방전(Dark discharge)이 발생됨과 동시에 스캔전극들(Y)과 서스테인전극들(Z) 사이에도 암방전이 일어난다. 이러한 암방전의 결과로, 셋업기간(SU)의 직후에 도 4b와 같이 어드레스전극들(X)과 서스테인전극들(Z) 상에는 정극성의 벽전하가 남게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 남게 된다. 셋업기간(SU)에서 암방전이 발생되는 동안 스캔전극들(Y)과 서스테인전극들(Z) 사이의 갭전압(Gap voltage, Vg)과, 스캔전극들(Y)과 어드레스전극들(X) 사이의 갭전압은 방전을 일으킬 수 있는 방전점화전압(Firing Voltage, Vf)과 가까운 전압으로 초기화된다.

셋업기간(SU)에 이어서, 리셋기간(RP)의 셋다운기간(SD)에는 네가티브 램프파형(NR)이 스캔전극들(Y)에 인가된다. 이와 동시에, 서스테인전극들(Z)에는 정극성의 서스테인전압(Vs)이 인가되고, 어드레스전극들(X)에는 0[V]가 인가된다. 네가티브 램프파형(NR)에 의해 스캔전극들(Y) 상의 전압은 정극성의 서스테인전압(Vs)으로부터 부극성의 소거전압(Ve)까지 점진적으로 낮아진다. 이 네가티브 램프파형(NR)에 의해 전화면의 방전셀들 내에서 스캔전극들(Y)과 어드레스전극들(X) 사이에 암방전이 발생됨과 거의 동시에 스캔전극들(Y)과 서스테인전극들(Z) 사이에도 암방전이 일어난다. 이 셋다운기간(SD)의 암방전의 결과로, 각 방전셀들(1) 내의 벽전하 분포는 도 4c와 같이 어드레스가 가능한 조건으로 변하게 된다. 이 때, 각 방전셀들(1) 내에서 스캔전극들(Y)과 어드레스전극들(X) 상에는 어드레스방전에 불필요한 과도 벽전하들이 소거되고 일정한 양의 벽전하들이 남게된다. 그리고 서스테인전극들(Z) 상의 벽전하들은 스캔전극들(Y)로부터 이동되는 부극성 벽전하들이 쌓이면서 그 극성이 정극성에서 부극성으로 반전한다. 리셋기간(RP)의 셋다운기간(SD)에서 암방전이 발생되는 동안 스캔전극들(Y)과 서스테인전극들(Z) 사이의 갭전압과, 스캔전극들(Y)과 어드레스전극들(X) 사이의 갭전압은 방전점화전압(Vf)과 가깝게 된다.

어드레스기간(AP)에는 부극성의 스캔펄스(-SCNP)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 그 스캔펄스(-SCNP)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 스캔펄스(-SCNP)의 전압은 0V나 그와 가까운 부극성 스캔바이어스전압(Vyb)으로부터 부극성의 스캔전압(-Vy)까지 낮아지는 스캔전압(Vsc)이다. 데이터펄스(DP)의 전압은 정극성 데이터전압(Va)이다. 이 어드레스기간 동안(AP), 서스테인전극들(Z)에는 정극성 서스테인전압(Vs)보다 낮은 정극성 Z 바이어스 전압(Vzb)이 공급된다. 리셋기간(RP)의 직후에 방전점화전압(Vf)과 가까운 상태로 갭전압이 조정된 상태에서, 스캔전압(Vsc)과 데이터전압(Va)이 인가되는 온셀들(On-cells) 내에는 스캔전극들(Y)과 어드레스전극들(X) 사이의 갭전압이 방전점화전압(Vf)을 초과하면서 그 전극들(Y, X) 사이에 1차 어드레스방전이 발생된다. 여기서, 스캔전극(Y)과 어드레스전극(X)의 1차 어드레스 방전은 스캔전극(Y)과 서스테인전극(Z) 사이의 갭으로부터 먼 가장자리 근방에서 일어난다. 스캔전극 들(Y)과 어드레스전극들(X) 사이의 1차 어드레스방전은 방전셀 내의 프라이밍 하전입자들을 발생시켜 도 4d와 같이 스캔전극들(Y)과 서스테인전극들(Z) 사이의 2차 방전을 유도한다. 어드레스 방전이 발생된 온셀들 내의 벽전하 분포는 도 4e와 같다.

한편, 어드레스 방전이 발생되지 않은 오프셀들(Off-cells) 내의 벽전하 분포는 실질적으로 도 4c의 상태를 유지한다.

서스테인기간(SP)에는 스캔전극들(Y)과 서스테인전극들(Z)에 정극성 서스테인전압(Vs)의 서스테인펄스들(SUSP)이 교대로 인가된다. 그러면 어드레스방전에 의해 선택된 온셀들은 도 4e의 벽전하 분포의 도움을 받아 매 서스테인펄스(SUSP) 마다 스캔전극들(Y)과 서스테인전극들(Z) 사이에서 서스테인방전이 일어난다. 이에 반하여, 오프셀들은 서스테인기간 동안 방전이 일어나지 않는다. 이는 오프셀들의 벽전하 분포가 도 4c의 상태로 유지되어 최초 정극성 서스테인전압(Vs)이 스캔전극들(Y)에 인가될 때 스캔전극들(Y)과 서스테인전극들(Z) 사이의 갭전압이 방전점화전압(Vf)을 초과할 수 없기 때문이다.

그런데 종래의 플라즈마 표시장치는 n-1 번째 서브필드(SFn-1)의 소거기간(EP)에서 벽전하를 다량 소거하여 n 번째 서브필드(SFn)의 리셋기간(RP)에서 초기화를 방전이 원할히 발생되지 않는 문제점이 있다. 또한, 종래의 플라즈마 표시장치는 n 번째 서브필드(SFn)의 리셋기간(RP) 전에 스캔전극(Y) 상에 부극성 전하가 과잉 잔류하는 경우에 셋업기간(SU)에서 암방전이 발생하지 않게 되어 방전셀들의 초기화가 되지 않으며, 스캔전극(Y) 상에 부극성 전하가 과잉 잔류하는 조건에서도 초기화 방전을 안정되게 일으키기 위하여 포지티브 램프파형(PR)의 전압을 높이게 되면 소비전력의 증가는 물론 리셋기간(RP) 동안 강한 방전이 유도되어 암실 콘트라스트 특성이 저하된다. n 번째 서브필드(SFn)의 리셋기간(RP) 전에 스캔전극(Y) 상에 정극성 전하가 과잉 잔류하는 경우에도 셋업기간(SU)에서 암방전이 아니라 강방전이 발생되면서 초기화 동작이 정상적으로 이루어지지 않으며 암실 콘트라스트 특성이 저하된다.

한편, 셋업기간(SU)에서 암방전이 발생하지 않으면 어드레스기간(AP)이나 그 후의 서스테인기간(SP) 동안 방전셀들에서 이상 방전이나 오방전이 발생하게 된다.

따라서, 본 발명의 목적은 이상 방전을 방지하고 암실 콘트라스트 특성을 향상시키고 동작 마진을 확대하도록 한 플라즈마 표시장치와 그 구동방법을 제공함에 있다.

상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 표시장치는 프리리셋기간 동안 제1 전극에 부극성 전압을 인가하고 제2 전극에 정극성 전압을 인가하는 제1 구동부와;상기 프리리셋기간에 이어지는 리셋기간 동안 방전셀 내에서 전압값이 점진적으로 증가하는 두 개 이상의 상승파형과 전압값이 점진적으로 감소하는 두 개 이상의 하강파형을 2회 이상의 쓰기방전과 2회 이상의 소거방전을 유도하 는 초기화 램프파형을 상기 제1 전극에 인가하는 여 방전셀들을 초기화하는 제2 구동부를 구비하는 것을 특징으로 하는 플라즈마 표시장치를 제공한다.

상기 플라즈마 표시장치는 상기 리셋기간에 이어지는 어드레스기간 동안 상기 제1 전극에 스캔펄스를 인가하고 상기 제1 및 제2 전극과 교차되는 제3 전극에 데이터펄스를 인가하여 상기 방전셀을 선택하는 제3 구동부와; 상기 어드레스기간에 이어지는 서스테인기간 동안 상기 제1 및 제2 전극에 정극성 서스테인전압의 서스테인펄스를 교대로 인가하여 상기 선택된 방전셀의 방전을 유지시키는 제4 구동부를 더 구비한다.

상기 리셋기간은 상기 방전셀의 1차 쓰기방전을 유도하는 1차 셋업기간과; 상기 1차 셋업기간에 이어서 상기 방전셀의 1차 소거방전을 유도하는 1차 셋다운기간과; 상기 1차 셋다운기간에 이어서 상기 방전셀의 2차 쓰기방전을 유도하는 2차 셋업기간과; 상기 2차 셋업기간에 이어서 상기 방전셀의 2차 소거방전을 유도하는 2차 셋다운기간을 포함한다.

상기 초기화 램프파형은 상기 1차 셋업기간 동안 상기 제1 전극에 연속적으로 공급되는 제1 및 제2 포지티브 램프파형과; 상기 1차 셋다운기간 동안 상기 제1 전극에 공급되는 제1 Y 네가티브 램프파형 및 상기 제2 전극에 공급되는 제1 Z 네가티브 램프파형과; 상기 2차 셋업기간 동안 상기 제1 전극에 연속적으로 공급되는 제3 및 제4 포지티브 램프파형과; 상기 2차 셋다운기간 동안 상기 제1 전극에 공급되는 제2 Y 네가티브 램프파형 및 상기 제2 전극에 공급되는 제2 Z 네가티브 램프파형을 포함한다.

상기 제1 및 제3 포지티브 램프파형은 0V로부터 정극성 서스테인전압까지 상승하며, 상기 제2 및 제3 포지티브 램프파형은 정극성 서스테인전압으로부터 그 보다 높은 정극성 리셋전압까지 상승한다.

상기 초기화 램프파형은 상기 1차 셋업기간 동안 상기 제1 전극에 공급되는 제1 포지티브 램프파형과; 상기 1차 셋다운기간 동안 상기 제1 전극에 공급되는 제1 Y 네가티브 램프파형 및 상기 제2 전극에 공급되는 제1 Z 네가티브 램프파형과; 상기 2차 셋업기간 동안 상기 제1 전극에 공급되는 제2 포지티브 램프파형과; 상기 2차 셋다운기간 동안 상기 제1 전극에 공급되는 제2 Y 네가티브 램프파형 및 상기 제2 전극에 공급되는 제2 Z 네가티브 램프파형을 포함한다.

상기 제1 및 제2 포지티브 램프파형은 0V로부터 정극성 서스테인전압까지 상승한다.

상기 목적 외에 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 5 내지 도 8을 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.

도 5는 본 발명의 제1 실시예에 따른 플라즈마 표시장치의 구동방법의 구동파형을 나타낸다. 도 5의 구동파형에 대하여 도 6a 내지 도 6e의 벽전하 분포를 결부하여 설명하기로 한다.

도 5를 참조하면, 본 발명에 따른 플라즈마 표시장치의 구동방법은 스캔전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인전극들(Z) 상에 부극성 벽전하를 형 성하기 위한 프리 리셋기간(PRERP)과, 프리 리셋기간(PRERP)에 의해 형성된 벽전하 분포를 이용하여 전화면의 방전셀들을 초기화하기 위한 리셋기간(RP)과, 방전셀을 선택하기 위한 어드레스기간(AP) 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인기간(SP)을 포함한다.

프리 리셋기간(PRERP)에는 서스테인전극들(Z)에 정극성 서스테인전압(Vs)이 인가되고, 스캔전극들(Y)에 전압이 0V나 기저전압(GND)으로부터 부극성 소거전압(-Ve)까지 낮아지는 제1 Y 네가티브 램프파형(NRY1)이 인가된다. 이 프리 리셋기간(PRERP) 동안 어드레스전극들(X)에는 0V가 인가된다. 서스테인전극들(Z)에 인가되는 서스테인전압(Vs)과 제1 Y 네가티브 램프파형(NRY1)은 전 방전셀들에서 스캔전극들(Y)과 서스테인전극들(Z) 사이와, 서스테인전극들(Z)과 어드레스전극들(X) 사이에 암방전을 일으킨다. 이 방전의 결과로, 프리 리셋기간(PRERP) 직후에 전 방전셀들 내에서 도 6a와 같이 스캔전극들(Y) 상에는 정극성 벽전하가 쌓이게 되며, 서스테인전극들(Z) 상에는 부극성 벽전하가 다량 쌓이게 된다. 그리고 어드레스전극들(X) 상에는 정극성 벽전하가 쌓이게 된다. 도 6a의 벽전하 분포에 의해 전 방전셀들의 내부 방전가스 공간에는 스캔전극들(Y)과 서스테인전극들(Z) 사이에 충분히 큰 포지티브 갭전압이 형성되며 각 방전셀 내에 스캔전극들(Y)로부터 서스테인전극들(Z) 쪽으로 전계가 형성된다.

한편, 도 5에서는 리셋기간(RP) 전에 프리리셋 기간이 존재하는 것으로 설명하고 있지만, 모든 서브필드에 프리리셋 기간이 존재하지 않고 적어도 하나의 서브필드에서 프리리셋 기간이 존재할 수 있다. 또한, 아예 프리리셋 기간이 존재하지 않을 수도 있을 것이다.

리셋기간(RP)은 1차 셋업기간(SU1), 1차 셋다운기간(SD1), 2차 셋업기간(SU2), 및 2차 셋다운기간(SD2)을 포함하여 2차례의 셋업방전과 2차례의 셋업방전을 각 방전셀 내에서 유도하여 어드레스의 초기조건을 최적화한다.

1차 셋업기간(SU1)에는 스캔전극들(Y)에 제1 Y 포지티브 램프파형(PRY1)과 제2 Y 포지티브 램프파형(PRY2)이 인가되며, 서스테인전극들(Z)과 어드레스전극들(X)에는 0[V]가 인가된다. 제1 Y 포지티브 램프파형(PRY1)의 전압은 0V로부터 정극성 서스테인전압(Vs)까지 상승하며, 제2 Y 포지티브 램프파형(PRY2)의 전압은 정극성 서스테인전압(Vs)으로부터 그 보다 높은 정극성 Y 리셋전압(Vry1)까지 상승한다. 제2 Y 포지티브 램프파형(PRY2)의 기울기는 제1 Y 포지티브 램프파형(PRY1)보다 낮으며, 제1 Y 포지티브 램프파형(PRY1)과 제2 Y 포지티브 램프파형(PRY2)의 기울기가 동일하게 설정될 수도 있다.

제1 Y 포지티브 램프파형(PRY1)과 방전셀 내에서 스캔전극들(Y)과 서스테인전극들(Z) 사이에 형성된 전계의 전압이 더해지면서 전 방전셀들에서 스캔전극들(Y)과 서스테인전극들(Z) 사이와, 스캔전극들(Y)과 어드레스전극들(X) 사이에는 암방전이 발생된다. 이 방전의 결과로, 1차 셋업기간(SU1) 직후에 전 방전셀들 내에서 도 6b와 같이 스캔전극들(Y) 상에는 부극성 벽전하가 쌓이면서 그 극성이 정극성에서 부극성으로 반전되며, 어드레스전극들(X) 상에는 정극성 벽전하들이 더 쌓이게 된다. 그리고 서스테인전극들(Z) 상에 쌓여 있던 벽전하들은 스캔전극들(Y) 쪽으로 부극성 벽전하들이 감소하면서 그 양이 일부 줄지만 그 극성이 부극성으로 유지된다.

한편, 프리 리셋기간(PRERP) 직후의 벽전하 분포에 의해 셋다운기간(SU)에서 암방전이 발생되기 전에 전 방전셀들 내에서 포지티브 갭전압이 충분히 크므로 1차 셋업기간의 Y 리셋전압(Vry1)은 도 3과 같은 종래의 리셋전압(Vr)보다 낮아질 수 있다. 셋업 방전 직전에 모든 방전셀들의 벽전하 분포를 도 6a와 같이 초기화시킨 실험 결과, 셋업 방전이 모든 방전셀들에서 서스테인전압(Vs) 이하의 전압에서 일어나는 사실이 확인되었다. 이 때문에, 도 5의 구동 파형에서 제2 Y 포지티브 램프파형(PRY2)은 불필요할 수 있으며 셋업기간(SU)에서 스캔전극들(Y)에 인가되는 전압은 제1 Y 포지티브 램프파형(PRY1)에 의해 서스테인전압(Vs) 까지만 상승하게 해도 모든 방전셀들에서 셋업방전을 안정하게 일으킬 수 있다.

프리 리셋기간(PRERP)과 셋업기간(SU)을 거치면서 어드레스전극들(X) 상에는 정극성 벽전하게 충분하게 쌓이게 되므로 어드레스 방전시 필요한 외부인가전압, 즉 데이터전압과 스캔전압의 절대치를 낮출 수 있다.

1차 셋업기간(SU1)에 이어서, 1차 셋다운기간(SD1)에는 제2 Y 네가티브 램프파형(NRY2)이 스캔전극들(Y)에 인가됨과 동시에, 서스테인전극들(Z)에 제1 Z 네가티브 램프파형(NRZ1)이 인가된다. 제2 Y 네가티브 램프파형(NRY2)의 전압은 0V나 기저전압으로부터 부극성 소거전압(-Ve)까지 낮아진다. 제1 Z 네가티브 램프파형(NRZ1)의 전압은 정극성 서스테인전압(Vs)으로부터 0V나 기저전압까지 낮아진다. 이 1차 셋다운기간(SD) 동안, 스캔전극들(Y)과 서스테인전극들(Z)의 전압은 동시에 낮아지므로 그들 사이에 방전이 일어나지 않는 반면 스캔전극들(Y)과 어드레스전극 들(X) 사이에 암방전이 발생된다. 즉, 1차 셋다운 방전은 육안으로 관찰 가능한 가시광의 다량 방출을 수반하는 스캔전극(Y)과 서스테인전극(Z) 사이의 면방전으로 발생되는 것이 아니라 육안으로 빛을 거의 느끼지 못하는 스캔전극(Y)과 어드레스전극(X) 사이의 대향방전으로 발생된다. 이 1차 셋다운방전에 의해 스캔전극들(Y) 상에 쌓여 있던 부극성 벽전하들 중에서 과도 벽전하가 소거되고 어드레스전극들(X) 상에 쌓여 있던 정극성 벽전하들 중에서 과도 벽전하가 소거된다. 그 결과, 전 방전셀들은 도 6c와 같은 벽전하 분포를 갖게 된다.

2차 셋업기간(SU2)은 1차 셋업기간(SU1)과 유사하게 스캔전극들(Y)에 제3 Y 포지티브 램프파형(PRY3)과 제4 Y 포지티브 램프파형(PRY4)이 연속적으로 인가되며, 서스테인전극들(Z)과 어드레스전극들(X)에는 0[V]가 인가된다. 제3 Y 포지티브 램프파형(PRY3)에 의해 스캔전극들(Y)의 전압이 높아지면서 스캔전극들(Y)과 서스테인전극들(Z) 사이와, 스캔전극들(Y)과 어드레스전극들(X) 사이에는 암방전이 발생된다. 이 방전의 결과로, 2차 셋업기간(SU2) 직후에는 1차 셋다운 방전 직후의 벽전하 분포에서 스캔전극들(Y) 상에는 부극성 벽전하가 더 쌓이고, 어드레스전극들(X) 상에는 정극성 벽전하들이 더 쌓이게 된다. 그리고 서스테인전극들(Z) 상에 쌓여 있던 벽전하들은 스캔전극들(Y) 쪽으로 부극성 벽전하들이 감소하게 된다.

한편, 1차 셋업기간(SU1)에서의 셋업전압(Vry1)은 2차 셋업기간(SU2)에서의 셋업전압(Vry2)과 동일하거나 더 크다. 또한, 1차 셋업기간(SU1)과 2차 셋업기간(SU2)에서의 셋업 펄스의 기울기는 동일할 수 있다.

2차 셋다운기간(SD2)에는 제3 Y 네가티브 램프파형(NRY3)이 스캔전극들(Y)에 인가됨과 동시에, 서스테인전극들(Z)에 Z 네가티브 램프파형(NRZ)이 인가된다. 제3 Y 네가티브 램프파형(NRY2)의 전압은 정극성 서스테인전압(Vs)으로부터 부극성 소거전압(-Ve)까지 낮아진다. Z 네가티브 램프파형(NRZ2)의 전압은 정극성 서스테인전압(Vs)으로부터 0V나 기저전압까지 낮아진다. 이 2차 셋다운기간(SD) 동안, 스캔전극들(Y)과 서스테인전극들(Z)의 전압은 동시에 낮아지므로 그들 사이에 방전이 일어나지 않는 반면 스캔전극들(Y)과 어드레스전극들(X) 사이에 암방전이 발생된다. 즉, 2차 셋다운 방전은 스캔전극(Y)과 어드레스전극(X) 사이의 대향방전으로 발생된다. 이 2차 셋다운방전에 의해 스캔전극들(Y) 상에 쌓여 있던 부극성 벽전하들 중에서 과도 벽전하가 소거되고 어드레스전극들(X) 상에 쌓여 있던 정극성 벽전하들 중에서 과도 벽전하가 소거된다. 그 결과, 전 방전셀들은 어드레스조건에 최적화되는 벽전하 분포로 균일하게 된다.

한편, 2차 셋다운기간의 셋다운 펄스는 1차 셋다운 기간에서의 셋다운 펄스와 비교하여 기울기가 상이할 수 있든데, 바람직하게는 2차 셋다운 기간에서의 셋다운 펄스의 기울기가 더 완만할 수 있다.

어드레스기간(AP)에는 부극성의 스캔펄스(-SCNP)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 그 스캔펄스(-SCNP)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 스캔펄스(-SCNP)의 전압은 0V나 그와 가까운 부극성 스캔바이어스전압으로부터 부극성의 스캔전압(-Vw)까지 낮아지는 스캔전압(Vsc)이다. 데이터펄스(DP)의 전압은 정극성 데이터전압(Va)이다. 이 어드레스기간 동안(AP), 서스테인전극들(Z)에는 정극성 서스테인전압(Vs)보다 낮은 정극성 Z 바이 어스 전압(Vzb)이 공급된다. 리셋기간(RP)의 직후에 전 방전셀들이 어드레스 최적조건으로 갭전압이 조정된 상태에서, 스캔전압(Vsc)과 데이터전압(Va)이 인가되는 온셀들 내에는 스캔전극들(Y)과 어드레스전극들(X) 사이의 갭전압이 방전점화전압(Vf)을 초과하면서 그 전극들(Y, X) 사이에서만 어드레스방전이 발생된다. 어드레스 방전이 발생된 온셀들 내의 벽전하 분포는 도 6d와 같다. 어드레스 방전이 일어난 직후, 온셀들 내의 벽전하 분포는 어드레스 방전에 의해 스캔전극들(Y) 상에 정극성 벽전하가 쌓이고 어드레스전극들(X) 상에 부극성 벽전하가 쌓이면서 도 6e와 같이 변한다.

어드레스 방전시 도 6d와 같이 스캔전극(Y)과 어드레스전극(X) 사이에서만 방전이 일어나게 되므로 어드레스 방전에 필요한 시간이 대폭 줄어들게 된다.

한편, 어드레스전극들(X)에 0V나 기저전압이 인가되거나 스캔전극들(Y)에 0V나 스캔바이어스전압(Vyb)이 인가되는 오프셀들은 갭전압이 방전점화전압 미만이다. 따라서, 어드레스 방전이 발생되지 않은 오프셀들은 그 벽전하 분포가 실질적으로 도 6c의 상태를 유지한다.

서스테인기간(SP)에는 스캔전극들(Y)과 서스테인전극들(Z)에 정극성 서스테인전압(Vs)의 서스테인펄스들(FIRSTSUSP, SUSP, LSTSUSP)이 교대로 인가된다. 서스테인기간(SP) 동안 어드레스전극들(X)에는 0V나 기저전압이 공급된다. 스캔전극들(Y)과 서스테인전극들(Z) 각각에 첫 번째 인가되는 서스테인펄스(FSTSUSP)는 서스테인방전개시가 안정하게 되도록 그 펄스폭이 정상 서스테인펄스(SUSP)에 비하여 넓게 설정된다. 또한, 마지막 서스테인펄스(LSTSUSP)는 서스테인전극들(Z)에 인가 되는 데, 셋업기간(SU)의 초기상태에서 서스테인전극들(Z)에 부극성 벽전하를 충분히 쌓기 위하여 그 펄스폭이 정상 서스테인펄스(SUSP)에 비하여 넓게 설정된다. 이 서스테인기간 동안 어드레스방전에 의해 선택된 온셀들은 도 6e의 벽전하 분포의 도움을 받아 매 서스테인펄스(SUSP) 마다 스캔전극들(Y)과 서스테인전극들(Z) 사이에서 서스테인방전이 일어난다. 이에 반하여, 오프셀들은 서스테인기간(SP)의 초기 벽전하분포가 도 6c와 같으므로 서스테인펄스들(FIRSTSUSP, SUSP, LSTSUSP)이 인가되어도 그 갭전압이 방전점화전압(Vf) 미만으로 낮게 유지되어 방전이 일어나지 않는다.

한편, 도 5의 구동파형은 첫 번째 서브필드에만 한정되는 것이 아니라 그 첫 번째 서브필드를 포함한 여러 개의 초기 서브필드들에 적용될 수 있고, 한 프레임기간에 포함된 전 서브필드들에 적용될 수도 있다.

도 7은 본 발명의 제2 실시예에 따른 플라즈마 표시장치의 구동방법의 구동파형을 나타낸다.

도 7을 참조하면, 본 발명의 제2 실시예는 1차 및 2차 셋업기간(SU1, SU1)에서 스캔전극들(Y)에 인가되는 포지티브 램프파형의 전압을 서스테인전압까지만 상승시킨다. 이렇게 포지티브 램프파형(PRY1, PRY3)의 전압을 낮추어도 프리리셋기간(PRERP)으로 인하여 모든 방전셀들에서 셋업방전이 안정되게 일어난다. 어드레스기간(AP)과 서스테인기간(SP)은 전술한 제1 실시예와 실질적으로 동일하므로 그에 대한 상세한 설명을 생략하기로 한다.

한편, 도 5 내지 도 7에서 설명한 리셋기간에서 각각 두 개의 셋업 펄스 및 셋다운 펄스를 인가하는 파형은 복수의 서브필드 모두에 적용될 수도 있지만, 바람직하게는 적어도 하나의 서브필드에 적용될 수 있다. 또한, 서브필드의 계조에 따라 저계조나 고계조의 서브필드에만 선별적으로 적용될 수 있고, 패널의 구동 온도 또는 주변 온도에 따라 일정 온도 이상이나 이하에서만 적용될 수도 있을 것이다.

도 8은 본 발명의 실시예에 따른 플라즈마 표시장치를 나타낸다.

도 8을 참조하면, 본 발명의 실시예에 따른 플라즈마 표시장치는 PDP(80)와, PDP(80)의 어드레스전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터구동부(82)와, PDP(80)의 스캔전극들(Y1 내지 Yn)을 구동하기 위한 스캔구동부(83)와, PDP(80)의 서스테인전극들(Z)을 구동하기 위한 서스테인구동부(84)와, 각 구동부(82, 183, 184)를 제어하기 위한 타이밍콘트롤러(81)와, 각 구동부(82, 183, 184)에 필요한 구동전압을 발생하기 위한 구동전압 발생부(85)를 구비한다.

데이터구동부(82)에는 도시하지 않은 역감마보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 서브필드 맵핑회로에 의해 미리 설정된 서브필드 패턴에 맵핑된 데이터가 공급된다. 이 데이터구동부(82)는 프리리셋기간(PRERP), 리셋기간(RP) 및 서스테인기간(SP)에 0V나 기저전압을 어드레스전극들(X1 내지 Xm)에 인가한다. 또한, 데이터구동부(82)는 타이밍콘트롤러(81)의 제어 하에 데이터를 샘플링하고 래치한 다음, 그 데이터를 어드레스기간(AP) 동안 어드레스전극들(X1 내지 Xm)에 공급한다.

스캔구동부(83)는 타이밍 콘트롤러(81)의 제어 하에 도 5, 7에 도시된 바와 같이 프리리셋기간(PRERP)과 리셋기간(RP)에 전 방전셀들을 초기화하기 위하여 램 프파형(NRY1, PRY1, PRY2, PRY3, PRY4)을 스캔전극들(Y1 내지 Yn)에 공급한 후, 어드레스기간(AP)에 데이터가 공급되는 스캔라인을 선택하기 위하여 스캔펄스(SCNP)를 스캔전극들(Y1 내지 Yn)에 순차적으로 공급한다. 그리고 스캔구동부(83)는 서스테인기간(SP)에 선택된 온셀들 내에서 서스테인방전이 일어날 수 있게 하기 위하여 서스테인펄스(FSTSUSP, SUSP)를 스캔전극들(Y1 내지 Yn)에 공급한다.

서스테인구동부(84)는 타이밍 콘트롤러(81)의 제어 하에 도 5, 7과 같이 프리리셋기간(PRERP)과 리셋기간(RP)에 전 방전셀들을 초기화하기 위하여 서스테인전압(Vs)의 구형파와 네가티브 램프파형(NRZ1, NRZ2)을 서스테인전극들(Z)에 공급한 후, 어드레스기간(AP)에 Z 바이어스전압(Vzb)을 서스테인전극들(Z)에 공급한다. 그리고 서스테인구동부(84)는 서스테인기간(SP)에 스캔구동부(83)와 교대로 동작하여 서스테인펄스(FSTSUSP, SUSP)를 서스테인전극들(Z)에 공급한다.

타이밍 콘트롤러(81)는 수직/수평 동기신호와 클럭신호를 입력받아 각 구동부(82, 83, 84)에 필요한 타이밍제어신호(CTRX, CTRY, CTRZ)를 발생하고 그 타이밍제어신호(CTRX, CTRY, CTRZ)를 해당 구동부(82, 83, 84)에 공급함으로써 각 구동부(82, 83, 84)를 제어한다. 데이터구동부(82)에 공급되는 타이밍제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 스캔구동부(83)에 인가되는 타이밍제어신호(CTRY)에는 스캔구동부(83) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 그리고 서스테인구동부(84)에 인가되는 타이밍제어신호(CTRZ)에는 서스테인구동부 (84) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다.

구동전압 발생부(85)는 PDP(80)에 공급되는 구동전압들 즉, 도 5, 7과 같은 Vry1, Vry2, Vs, -Ve, -Vw, Va 등을 발생한다. 한편, 이러한 구동전압들은 PDP(80)의 해상도, 모델 등에 따라 달라지는 방전특성이나 방전가스 조성에 따라 달라질 수 있다.

한편, 실시예에서는 쓰기방전과 소거방전이 각각 2회 유도되는 램프파형을 예시하였지만 PDP의 해상도나 구동특성의 편차에 따라 셋업기간과 셋다운기간을 더 추가하여 쓰기방전과 소거방전을 2회 이상 유도할 수 있을 것이다.

상술한 바와 같이, 본 발명에 따른 플라즈마 표시장치는 방전셀을 초기화하기에 앞서 그 방전셀 내의 스캔전극 상에 충분하게 정극성 벽전하를 쌓고 서스테인전극 상에 충분하게 부극성 벽전하를 쌓고 리셋을 2차에 걸쳐 반복함으로써 이상 방전을 방지하고 암실 콘트라스트 특성을 향상시키며, 또한 동작 마진을 확대할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

프리리셋기간 동안 제1 전극에 부극성 전압을 인가하고 제2 전극에 정극성 전압을 인가하는 제1 구동부와;

상기 프리리셋기간에 이어지는 리셋기간 동안 방전셀 내에서 전압값이 점진적으로 증가하는 두 개 이상의 상승파형과 전압값이 점진적으로 감소하는 두 개 이상의 하강파형을 2회 이상의 쓰기방전과 2회 이상의 소거방전을 유도하는 초기화 램프파형을 상기 제1 전극에 인가하는 여 방전셀들을 초기화하는 제2 구동부를 구비하는 것을 특징으로 하는 플라즈마 표시장치.
제 1 항에 있어서,

상기 리셋기간에 이어지는 어드레스기간 동안 상기 제1 전극에 스캔펄스를 인가하고 상기 제1 및 제2 전극과 교차되는 제3 전극에 데이터펄스를 인가하여 상기 방전셀을 선택하는 제3 구동부와;

상기 어드레스기간에 이어지는 서스테인기간 동안 상기 제1 및 제2 전극에 정극성 서스테인전압의 서스테인펄스를 교대로 인가하여 상기 선택된 방전셀의 방전을 유지시키는 제4 구동부를 더 구비하는 것을 특징으로 하는 플라즈마 표시장치.
제 1 항에 있어서,

상기 리셋기간은

상기 방전셀의 1차 쓰기방전을 유도하는 1차 셋업기간과;

상기 1차 셋업기간에 이어서 상기 방전셀의 1차 소거방전을 유도하는 1차 셋다운기간과;

상기 1차 셋다운기간에 이어서 상기 방전셀의 2차 쓰기방전을 유도하는 2차 셋업기간과;

상기 2차 셋업기간에 이어서 상기 방전셀의 2차 소거방전을 유도하는 2차 셋다운기간을 포함하는 것을 특징으로 하는 플라즈마 표시장치.
제 3 항에 있어서,

상기 초기화 램프파형은,

상기 1차 셋업기간 동안 상기 제1 전극에 연속적으로 공급되는 제1 및 제2 포지티브 램프파형과;

상기 1차 셋다운기간 동안 상기 제1 전극에 공급되는 제1 Y 네가티브 램프파형 및 상기 제2 전극에 공급되는 제1 Z 네가티브 램프파형과;

상기 2차 셋업기간 동안 상기 제1 전극에 연속적으로 공급되는 제3 및 제4 포지티브 램프파형과;

상기 2차 셋다운기간 동안 상기 제1 전극에 공급되는 제2 Y 네가티브 램프파형 및 상기 제2 전극에 공급되는 제2 Z 네가티브 램프파형을 포함하는 것을 특징으로 하는 플라즈마 표시장치.
제 4 항에 있어서,

상기 제1 및 제3 포지티브 램프파형은 0V로부터 정극성 서스테인전압까지 상승하며,

상기 제2 및 제3 포지티브 램프파형은 정극성 서스테인전압으로부터 그 보다 높은 정극성 리셋전압까지 상승하는 것을 특징으로 하는 플라즈마 표시장치.
제 3 항에 있어서,

상기 초기화 램프파형은,

상기 1차 셋업기간 동안 상기 제1 전극에 공급되는 제1 포지티브 램프파형과;

상기 1차 셋다운기간 동안 상기 제1 전극에 공급되는 제1 Y 네가티브 램프파형 및 상기 제2 전극에 공급되는 제1 Z 네가티브 램프파형과;

상기 2차 셋업기간 동안 상기 제1 전극에 공급되는 제2 포지티브 램프파형과;

상기 2차 셋다운기간 동안 상기 제1 전극에 공급되는 제2 Y 네가티브 램프파형 및 상기 제2 전극에 공급되는 제2 Z 네가티브 램프파형을 포함하는 것을 특징으로 하는 플라즈마 표시장치.
제 6 항에 있어서,

상기 제1 및 제2 포지티브 램프파형은 0V로부터 정극성 서스테인전압까지 상승하는 것을 특징으로 하는 플라즈마 표시장치.