KR100551128B1

KR100551128B1 - 플라즈마 표시장치와 그 구동방법

Info

Publication number: KR100551128B1
Application number: KR1020040019867A
Authority: KR
Inventors: 한정관
Original assignee: 엘지전자 주식회사
Priority date: 2004-03-24
Filing date: 2004-03-24
Publication date: 2006-02-13
Also published as: KR20050094970A

Abstract

본 발명은 저온환경에서 발생되는 오방전을 예방하도록 한 플라즈마 표시장치와 그 구동방법에 관한 것이다.

이 플라즈마 표시장치와 그 구동방법은 전 셀들에 대하여 1차 초기화한 후에 1차 초기화에서 불안정하게 초기화된 불안정셀 내에서 제1 전극과 제2 전극 사이의 전압차를 낮추기 위하여 상기 불안정셀을 2차 초기화한다.

Description

플라즈마 표시장치와 그 구동방법{PLASMA DISPLAY AND DRIVING METHOD THEREOF}

도 1은 플라즈마 표시장치에서 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타내는 도면이다.

도 2는 3 전극 교류 면방전형 플라즈마 디스플레이 패널의 전극배치를 개략적으로 나타내는 평면도이다.

도 3은 영상을 표시하기 위한 서브필드에 발생되는 플라즈마 디스플레이 패널의 구동 파형을 나타내는 파형도이다.

도 4a 및 도 4b는 도 3에 도시된 리셋기간의 구동파형에 의해 셀 내에서 변화되는 벽전하 분포를 나타내는 도면들이다.

도 5는 플라즈마 디스플레이 패널 상에서 저온 휘점 오방전이 나타는 부분을 나타내는 도면이다.

도 6은 리셋기간 직후 저온 휘점 오방전이 나타나는 셀 내의 벽전하 분포를 나타내는 도면이다.

도 7은 본 발명의 제1 실시예에 따른 플라즈마 표시장치의 구동방법을 설명하기 위한 파형도이다.

도 8은 도 7의 초기화 구동파형에 의해 변화되는 불안정셀 내에서의 벽전하 분포를 나타내는 도면이다.

도 9는 본 발명의 제2 실시예에 따른 플라즈마 표시장치의 구동방법을 설명하기 위한 파형도이다.

도 10은 본 발명의 실시예에 따른 플라즈마 표시장치를 나타내는 블록도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

100 : 플라즈마 디스플레이 패널 101 : 타이밍콘트롤러

102 : 데이터구동부 103 : 스캔구동부

104 : 서스테인구동부 105 : 구동전압 발생부

106 : 온도센서 107 : 온도기판 파형제어부

본 발명은 플라즈마 표시장치에 관한 것으로, 특히 저온환경에서 발생되는 오방전을 예방하도록 한 플라즈마 표시장치와 그 구동방법에 관한 것이다.

플라즈마 표시장치는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 플라즈마 표시장치는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.

플라즈마 표시장치는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 1과 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8 개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.

도 2는 종래의 3 전극 교류 면방전형 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)의 전극배치를 개략적으로 나타낸다.

도 2를 참조하면, 종래의 3 전극 교류 면방전형 PDP는 상판에 형성된 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)과, 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)과 직교하도록 하판에 형성되는 어드레스전극들(X1 내지 Xm)을 구비한다.

스캔전극들(Y1 내지 Yn), 서스테인전극들(Z) 및 어드레스전극들(X1 내지 Xm) 의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 셀들(1)이 매트릭스 형태로 배치된다.

스캔전극들(Y1 내지 Yn)과 서스테인전극들(Z)이 형성된 상판 상에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다.

어드레스전극들(X1 내지 Xm)이 형성된 하판 상에는 인접한 셀들(1) 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하판과 격벽 표면에는 자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다.

이러한 PDP의 상판과 하판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.

도 3은 도 2와 같은 PDP에 공급되는 구동파형을 나타낸다. 도 4a 및 도 4b는 도 3의 구동파형에 의해 리셋기간에 변화되는 벽전하 분포를 개략적으로 나타낸다.

도 3을 참조하면, 각각의 서브필드들(SFn)은 전화면의 셀들(1)을 초기화하기 위한 리셋기간(RP), 셀을 선택하기 위한 어드레스기간(AP), 선택된 셀들(1)의 방전을 유지시키기 위한 서스테인기간(SP) 및 셀(1) 내의 벽전하를 소거하기 위한 소거기간(EP)을 포함한다.

서브필드(SFn)가 시작되는 리셋기간(RP)의 셋업기간(SU)에는 모든 스캔전극들(Y)에 포지티브 램프파형(PR)이 인가되며, 서스테인전극들(Z)과 어드레스전극들(X)에는 0[V]가 인가된다. 셋업기간(SU)의 포지티브 램프파형(PR)에 의해 스캔전극들(Y) 상의 전압은 정극성의 서스테인전압(Vs)으로부터 그 보다 높은 리셋전압(Vr)까지 점진적으로 상승한다. 이 포지티브 램프파형(PR)에 의해 전화면의 셀들 내에서 스캔전극들(Y)과 어드레스전극들(X) 사이에 빛이 거의 발생되지 않는 암방전(Dark discharge)이 발생됨과 동시에 스캔전극들(Y)과 서스테인전극들(Z) 사이에도 암방전이 일어난다. 이러한 암방전의 결과로, 셋업기간(SU)의 직후에는 도 4a와 같이 어드레스전극들(X)과 서스테인전극들(Z) 상에 정극성의 벽전하가 남게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 남게 된다.

셋업기간(SU)에 이어서, 리셋기간(RP)의 셋다운기간(SD)에는 전압이 정극성의 서스테인전압(Vs)으로부터 부극성의 소거전압(Ve)까지 점진적으로 낮아지는 네가티브 램프파형(NR)이 스캔전극들(Y)에 인가된다. 이와 동시에, 서스테인전극들(Z)에는 정극성의 서스테인전압(Vs)이 인가되고, 어드레스전극들(X)에는 0[V]가 인가된다. 네가티브 램프파형(NR)에 의해 전화면의 셀들 내에서 스캔전극들(Y)과 어드레스전극들(X) 사이에 암방전이 발생됨과 동시에 스캔전극들(Y)과 서스테인전극들(Z) 사이에도 암방전이 일어난다. 이 셋다운기간(SD)의 암방전의 결과로, 각 셀들(1) 내의 벽전하 분포는 어드레스의 최적 조건으로 변하게 된다. 이 때, 각 셀들(1) 내에서 스캔전극들(Y)과 어드레스전극들(X) 상에는 도 4b와 같이 어드레스방전에 불필요한 과도 벽전하들이 소거되고 일정한 양의 벽전하들이 남는다. 그리고 서스테인전극들(Z) 상의 벽전하들은 스캔전극들(Y)로부터 이동되는 부극성 벽전하들이 쌓이면서 그 극성이 정극성에서 부극성으로 반전한다.

어드레스기간(AP)에는 부극성의 스캔펄스(-SCNP)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 그 스캔펄스(-SCNP)에 동기되어 어드레스전극들(X)에 정극성 의 데이터펄스(DP)가 인가된다. 스캔펄스(-SCNP)의 전압은 0V나 그와 가까운 부극성 스캔바이어스전압(Vyb)으로부터 부극성의 스캔전압(-Vy)까지 낮아지는 스캔전압(Vsc)이다. 데이터펄스(DP)의 전압은 정극성 데이터전압(Va)이다. 이 어드레스기간 동안(AP), 서스테인전극들(Z)에는 정극성 서스테인전압(Vs)이나 혹은 그 보다 낮은 정극성 Z 바이어스 전압(Vzb)이 공급된다. 스캔전압(Vsc)과 데이터전압(Va)이 인가되는 온셀들(On-cells) 내에는 스캔전극들(Y)과 어드레스전극들(X) 사이에 어드레스방전이 발생된다.

서스테인기간(SP)에는 스캔전극들(Y)과 서스테인전극들(Z)에 정극성 서스테인전압(Vs)의 서스테인펄스들(SUSP)이 교대로 인가된다. 그러면 어드레스방전에 의해 선택된 온셀들은 매 서스테인펄스(SUSP) 마다 스캔전극들(Y)과 서스테인전극들(Z) 사이에서 서스테인방전이 일어난다. 이에 반하여, 오프셀들은 서스테인기간 동안 방전이 일어나지 않는다.

서브필드(SFn)의 소거기간(EP)에는 서스테인전극들(Z)에 소거 램프파형(ERR)이 인가된다. 이 소거기간(EP) 동안 스캔전극들(Y)과 어드레스전극들(X)에는 0V가 인가된다. 소거 램프파형(ERR)은 전압이 0V로부터 정극성의 서스테인전압(Vs)까지 점진적으로 상승하는 포지티브 램프파형이다. 이 소거 램프파형(ERR)에 의해 서스테인방전이 일어난 온셀(On-cells) 내에는 스캔전극(Y)과 서스테인전극(Z) 사이에서 소거 방전이 일어난다. 이 소거 방전에 의해서 온셀들 내의 벽전하들이 소거된다.

그런데 플라즈마 표시장치가 0℃ 이하의 저온환경에서 구동하면, 어드레스방 전이 일어나지 않은 오프셀이 밝게 표시되는 경우가 흔히 발생한다. 이렇게 저온환경에서 원치 않는 셀이 오방전되는 현상은 저온 휘점 오방전으로 알려져 왔다. 도 4와 같이 저온 휘점 오방전(50)은 PDP의 모서리 부분에서 주로 발생한다. 이는 저온 환경에서 벽전하의 거동이 상온환경과 달라지기 때문이다. 특히, 리셋직후 각각의 셀에서 벽전하 분포는 도 4b와 같이 이상적인 어드레스 초기조건으로 초기화되어야 하지만, 저온 휘점 오방전이 발생되는 셀들에서는 이상적인 어드레스 초기조건과 다른 벽전하 분포를 갖게 된다. 이를 상세히 하면, 저온 휘점 오방전이 발생되는 셀에서는 도 6과 같이 셋다운방전 직후에 스캔전극들(Y) 상의 벽전하 극성이 정극성으로 반전되어 어드레스방전이 없어도 정극성 서스테인전압(Vs)이 인가될 때 방전이 일어나게 된다. 이 때문에 종래의 플라즈마 표시장치는 저온 휘점 오방전으로 인하여 표시품질이 저하되고 그 저온 휘점 오방전을 줄이기 위하여 구동마진이 좁아지는 문제점이 있다.

따라서, 본 발명의 목적은 저온환경에서 발생되는 오방전을 예방하도록 한 플라즈마 표시장치와 그 구동방법을 제공함에 있다.

상기 목적을 달성하기 위하여, 전 셀들에 1차 초기화신호를 공급하여 1차 초기화한 후에, 1차 초기화에서 불안정하게 초기화된 불안정셀 내에서 제1 전극과 제2 전극 사이의 전압차를 낮추기 위해서 2차 초기화신호를 공급하여 상기 불안정셀을 2차 초기화시키는 구동부와; 플라즈마 디스플레이 패널의 온도를 감지하기 위한 온도센서와; 상기 온도센서에 의해 감지된 온도에 따라, 상기 2차 초기화신호를 공급하도록 상기 구동부를 제어하기 위한 제어부를 구비하는 것을 특징으로 한다.
본 발명은, 1차 초기화신호를 공급하여 전 셀들을 1차 초기화하는 단계와; 플라즈마 디스플레이 패널의 온도를 감지하는 단계와; 상기 1차 초기화에서 불안정하게 초기화된 불안정셀 내에서 제1 전극과 제2 전극 사이의 전압차를 낮추기 위하여, 상기 감지된 온도에 따라 2차 초기화신호를 공급하여 상기 불안정셀을 2차 초기화하는 단계를 포함하는 것을 특징으로 한다.
상기 목적 외에 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

삭제

이하, 도 7 내지 도 10을 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.

도 7을 참조하면, 본 발명의 제1 실시예에 따른 플라즈마 표시장치의 구동방법은 한 프레임기간에서 시분할된 다수의 서브필드들 중 적어도 어느 한 서브필드(SF)의초기화기간을 제1 리셋기간(RP1)과 제2 리셋기간(RP2)으로 나누고, 제1 리셋기간(RP1)에서 셀들을 1차 초기화하고 제2 리셋기간(RP2)에서 세폭 구형파 소거펄스(ERP1, ERP2)를 이용하여 그 셀들을 2차 초기화한다.

제1 리셋기간(RP1)은 포지티브 램프파형(PR)이 발생되는 셋업기간(SU)과 네가티브 램프파형(NR)이 발생되는 셋다운기간(SD)을 포함한다.

제1 리셋기간(RP1)의 셋업기간(SU)에는 모든 스캔전극들(Y)에 포지티브 램프파형(PR)이 인가되며, 서스테인전극들(Z)과 어드레스전극들(X)에는 0[V]가 인가된다. 셋업기간(SU)의 포지티브 램프파형(PR)에 의해 스캔전극들(Y) 상의 전압은 정극성 서스테인전압(Vs)으로부터 그 보다 높은 리셋전압(Vr)까지 점진적으로 상승한다. 이 포지티브 램프파형(PR)에 의해 전화면의 셀들 내에서 스캔전극들(Y)과 어드레스전극들(X) 사이에 암방전이 발생됨과 동시에 스캔전극들(Y)과 서스테인전극들(Z) 사이에도 암방전이 일어난다. 이러한 암방전의 결과로, 셋업기간(SU)의 직후에는 도 4a 및 도 8과 같이 어드레스전극들(X)과 서스테인전극들(Z) 상에 정극성의 벽전하가 남게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 남게 된다.

제1 리셋기간(RP1)의 셋다운기간(SD)에는 전압이 정극성의 서스테인전압(Vs)으로부터 부극성의 소거전압(Ve)까지 점진적으로 낮아지는 네가티브 램프파형(NR) 이 스캔전극들(Y)에 인가된다. 이와 동시에, 서스테인전극들(Z)에는 정극성의 서스테인전압(Vs)이 인가되고, 어드레스전극들(X)에는 0[V]가 인가된다. 네가티브 램프파형(NR)에 의해 전화면의 셀들 내에서 스캔전극들(Y)과 어드레스전극들(X) 사이에 암방전이 발생됨과 동시에 스캔전극들(Y)과 서스테인전극들(Z) 사이에도 암방전이 일어난다. 이 셋다운기간(SD)의 암방전의 결과로, 각 셀들(1) 내의 벽전하 분포는 어드레스의 최적 조건으로 변하게 된다. 이 때, 각 셀들(1) 내에서 스캔전극들(Y)과 어드레스전극들(X) 상에는 도 4b와 같이 어드레스방전에 불필요한 과도 벽전하들이 소거되고 일정한 양의 벽전하들이 남는다. 그리고 서스테인전극들(Z) 상의 벽전하들은 스캔전극들(Y)로부터 이동되는 부극성 벽전하들이 쌓이면서 그 극성이 정극성에서 부극성으로 반전한다.

이러한 정상적인 셋다운 동작과 달리, 저온환경에서 일부 셀들은 제1 리셋기간(RP1)의 셋다운기간(SD) 직후에 벽전하 분포가 도 6 및 도 8과 같이 스캔전극들(Y) 상의 벽전하 극성이 정극성으로 반전된다. 이렇게 저온 오방전이 일어날 수 있는 셀들은 제2 리셋기간(RP2) 동안 소거방전에 의해 2차 초기화된다.

제2 리셋기간(RP2) 동안, 스캔전극들(Y)에 제1 세폭 구형파 소거펄스(ERP1)가 동시에 인가된 후, 서스테인전극들(Z)에 제2 세폭 구형파 소거펄스(ERP2)가 동시에 인가된다. 세폭 구형파 소거펄스(ERP1, ERP2) 각각은 대략 1μs∼2μs 정도의 펄스폭을 가지며, 그 전압은 서스테인전압(Vs)이다. PDP의 해상도, 셀의 방전특성 또는 소거방전을 제어하기 위하여 세폭 구형파 소거펄스(ERP1, ERP2)의 펄스폭과 전압은 조정 가능하다. 제2 리셋기간(RP2) 동안 어드레스전극들(X)에는 기저 전압(GND)이나 0V가 인가된다.

셋다운기간(SD) 직후에 도 6 및 도 8과 같은 벽전하 분포를 가지는 셀들 내의 스캔전극들(Y)에 제1 세폭 구형파 소거펄스(ERP1)가 인가되면, 그 셀들 내에서 스캔전극들(Y)과 서스테인전극들(Z) 사이에 1차 소거방전이 일어난다. 이 소거방전의 결과로, 스캔전극들(Y) 상에 부극성 벽전하가 쌓이면서 스캔전극들(Y) 상에 벽전하가 대부분 소거된다. 여기서, 1차 초기화신호로서 제1 세폭 구형파 소거펄스(ERP1)를 스캔전극(Y)들 내에 인가하여 전 셀들을 1차 초기화시키는 것이다. 따라서, 제1 세폭 구형파 소거펄스(ERP1)에 의해 1차 소거방전이 일어난 셀들 내에서는 스캔전극들(Y) 상에 도 4a와 같이 미량의 부극성 벽전하가 남거나 벽전하가 거의 없게 된다. 그리고 서스테인전극들(Z) 상에 정극성 벽전하가 쌓이면서 서스테인전극들(Z) 상에 쌓여지는 벽전하들은 부극성에서 정극성으로 그 극성이 반전된다.

한편, 도 4b와 같이 셋다운기간(SD) 직후에 이상적인 어드레스 초기조건으로 초기화된 셀들 내에서는 스캔전극들(Y) 상에 부극성 벽전하가 쌓여 있다. 따라서, 도 4b와 같은 벽전하 분포를 가지는 셀들은 제1 세폭 구형파 소거펄스(ERP1)가 스캔전극들(Y)에 인가되더라도 스캔전극들(Y)과 서스테인전극들(Z) 사이의 전압차가 방전을 일으킬 수 있는 방전점화전압(firing voltage, Vf) 미만으로 유지되어 소거방전이 일어나지 않는다.

제2 리셋기간(RP2)에서 1차 소거방전이 일어난 셀들 내의 서스테인전극들(Z)에 제2 세폭 구형파 소거펄스(ERP2)가 인가되면, 그 셀들 내에서 스캔전극들(Y)과 서스테인전극들(Z) 사이에 2차 소거방전이 일어난다. 이 소거방전의 결과로, 서스테인전극들(Z) 상에 부극성 벽전하가 쌓이면서 서스테인전극들(Y) 상에 벽전하가 대부분 소거된다. 따라서, 제2 세폭 구형파 소거펄스(ERP2)에 의해 2차 소거방전이 일어난 셀들 내에서는 서스테인전극들(Z) 상에 도 4b와 같이 미량의 부극성 벽전하가 남거나 벽전하가 거의 없게 된다.

도 4b와 같이 셋다운기간(SD) 직후에 이상적인 어드레스 초기조건으로 초기화된 셀들 내에서는 1차 소거방전이 일어나지 않았기 때문에 그 벽전하 분포가 실질적으로 도 4b의 상태를 유지된다. 따라서, 도 4b의 벽전하 분포를 가지는 셀들은 서스테인전극들(Z) 상에 부극성 벽전하가 쌓여 있으므로 제2 세폭 구형파 소거펄스(ERP2)가 서스테인전극들(Z)에 인가되더라도 스캔전극들(Y)과 서스테인전극들(Z) 사이의 전압차가 방전을 일으킬 수 있는 방전점화전압(Vf) 미만으로 유지되어 소거방전이 일어나지 않는다. 즉, 전 셀들에 대하여 1차 초기화한 후에 1차 초기화에서 불안정하게 초기화된 불안정셀 내에서 스캔전극(Y)과 서스테인전극(Z) 사이의 전압차를 낮추기 위하여, 2차 초기화신호로서 제2 세폭 구형파 소거펄스(ERP2)를 서스테인전극들(Z)에 인가하여 불안정셀을 2차 초기화시키는 것이다.

제2 리셋기간(RP2) 내에서 방전일 일어난 셀들 즉, 벽전하 분포가 도 6과 같이 되어 저온 휘점 오방전이 일어나기 쉬운 셀들 내에서 스캔전극들(Y) 상의 벽전압과 서스테인전극들(Z) 상의 벽전압 사이의 전압차는 도 8과 같이 거의 없게 된다.

어드레스기간(AP)에는 부극성의 스캔펄스(-SCNP)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 그 스캔펄스(-SCNP)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 스캔펄스(-SCNP)의 전압은 0V나 그와 가까운 부극성 스캔바이어스전압(Vyb)으로부터 부극성의 스캔전압(-Vy)까지 낮아지는 스캔전압(Vsc)이다. 데이터펄스(DP)의 전압은 정극성 데이터전압(Va)이다. 이 어드레스기간 동안(AP), 서스테인전극들(Z)에는 정극성 서스테인전압(Vs)이나 혹은 그 보다 낮은 정극성 Z 바이어스 전압(Vzb)이 공급된다. 스캔전압(Vsc)과 데이터전압(Va)이 인가되는 온셀들(On-cells) 내에는 스캔전극들(Y)과 어드레스전극들(X) 사이에 어드레스방전이 발생된다.

서스테인기간(SP)에는 스캔전극들(Y)과 서스테인전극들(Z)에 정극성 서스테인전압(Vs)의 서스테인펄스들(SUSP)이 교대로 인가된다. 그러면 어드레스방전에 의해 선택된 온셀들은 매 서스테인펄스(SUSP) 마다 스캔전극들(Y)과 서스테인전극들(Z) 사이에서 서스테인방전이 일어난다. 이에 반하여, 오프셀들은 서스테인기간 동안 방전이 일어나지 않는다. 즉, 오프셀들은 2차 리셋기간(RP2)에 의해 스캔전극들(Y) 상에 부극성 벽전하가 쌓인 상태 벽전하 분포를 갖기 때문에 첫 번째 서스테인펄스(SUSP)가 스캔전극들(Y)에 인가될 때 방전이 일어나지 않는다.

도 9는 본 발명의 제2 실시예에 따른 플라즈마 표시장치의 구동방법을 설명하기 위한 구동 파형도이다.

도 9를 참조하면, 본 발명의 제2 실시예에 따른 플라즈마 표시장치의 구동방 법은 한 프레임기간에서 시분할된 다수의 서브필드들 중 적어도 어느 한 서브필드(SF)의초기화기간을 제1 리셋기간(RP1)과 제2 리셋기간(RP2)으로 나누고, 제1 리셋기간(RP1)에서 셀들을 1차 초기화하고 제2 리셋기간(RP2)에서 포지티브 램프파형(ERR1, ERR2)를 이용하여 그 셀들을 2차 초기화한다.

제1 리셋기간(RP1), 어드레스기간(AP), 서스테인기간(SP) 및 소거기간(EP)은 전술한 제1 실시예와 실질적으로 동일하므로 그에 대한 상세한 설명을 생략하기로 한다.

저온환경에서 일부 셀들은 제1 리셋기간(RP1)의 셋다운기간(SD) 직후에 벽전하 분포가 도 6 및 도 8과 같이 스캔전극들(Y) 상의 벽전하 극성이 정극성으로 반전된다. 이렇게 저온 오방전이 일어날 수 있는 셀들은 제2 리셋기간(RP2) 동안 소거방전에 의해 2차 초기화된다.

제2 리셋기간(RP2) 동안, 스캔전극들(Y)에 제1 포지티브 램프파형(ERR1)이 동시에 인가된 후, 서스테인전극들(Z)에 제2 포지티브 램프파형(ERR2)이 동시에 인가된다. 포지티브 램프파형들(ERR1, ERR2)은 그 공급시간이 전술한 세폭 구형파 소거펄스(ERP1, ERP2)에 비하여 길며, 그 전압은 서스테인전압(Vs)이다. PDP의 해상도, 셀의 방전특성 또는 소거방전을 제어하기 위하여 포지티브 램프파형들(ERR1, ERR2)의 공급시간, 기울기, 전압 등은 조정 가능하다. 제2 리셋기간(RP2) 동안 어드레스전극들(X)에는 기저전압(GND)이나 0V가 인가된다.

셋다운기간(SD) 직후에 도 6 및 도 8과 같은 벽전하 분포를 가지는 셀들 내의 스캔전극들(Y)에 제1 포지티브 램프파형(ERR1)이 인가되면, 그 셀들 내에서 스캔전극들(Y)과 서스테인전극들(Z) 사이에 암방전 형태로 1차 소거방전이 일어난다. 이 1차 소거방전의 결과로, 스캔전극들(Y) 상에 부극성 벽전하가 쌓이면서 스캔전극들(Y) 상에 벽전하가 대부분 소거된다. 1차 초기화신호로서 제1 포지티브 램프파형(ERR1)을 스캔전극(Y)들 내에 인가하여 전 셀들을 1차 초기화시키는 것이다. 따라서, 제1 포지티브 램프파형(ERR1)에 의해 1차 소거방전이 일어난 셀들 내에서는 스캔전극들(Y) 상에 도 4a와 같이 미량의 부극성 벽전하가 남거나 벽전하가 거의 없게 된다. 그리고 서스테인전극들(Z) 상에 정극성 벽전하가 쌓이면서 서스테인전극들(Z) 상에 쌓여지는 벽전하들은 부극성에서 정극성으로 그 극성이 반전된다.

한편, 도 4b와 같이 셋다운기간(SD) 직후에 이상적인 어드레스 초기조건으로 초기화된 셀들 내에서는 스캔전극들(Y) 상에 부극성 벽전하가 쌓여 있다. 따라서, 도 4b와 같은 벽전하 분포를 가지는 셀들은 제1 포지티브 램프파형(ERR1)이 스캔전극들(Y)에 인가되더라도 스캔전극들(Y)과 서스테인전극들(Z) 사이의 전압차가 방전을 일으킬 수 있는 방전점화전압(Vf) 미만으로 유지되어 소거방전이 일어나지 않는다.

제2 리셋기간(RP2)에서 1차 소거방전이 일어난 셀들 내의 서스테인전극들(Z)에 제2 포지티브 램프파형(ERR2)이 인가되면, 그 셀들 내에서 스캔전극들(Y)과 서스테인전극들(Z) 사이에 암방전 형태로 2차 소거방전이 일어난다. 이 소거방전의 결과로, 서스테인전극들(Z) 상에 부극성 벽전하가 쌓이면서 서스테인전극들(Y) 상에 벽전하가 대부분 소거된다. 따라서, 제2 포지티브 램프파형(ERR2)에 의해 2차 소거방전이 일어난 셀들 내에서는 서스테인전극들(Z) 상에 도 4b와 같이 미량의 부극성 벽전하가 남거나 벽전하가 거의 없게 된다. 즉, 전 셀들에 대하여 1차 초기화한 후에 1차 초기화에서 불안정하게 초기화된 불안정셀 내에서 스캔전극(Y)과 서스테인전극(Z) 사이의 전압차를 낮추기 위하여, 2차 초기화신호로서 제2 포지티브 램프파형(ERR2)을 서스테인전극들(Z)에 인가하여 불안정셀을 2차 초기화시키는 것이다.

도 4b와 같이 셋다운기간(SD) 직후에 이상적인 어드레스 초기조건으로 초기화된 셀들 내에서는 1차 소거방전이 일어나지 않았기 때문에 그 벽전하 분포가 실질적으로 도 4b의 상태를 유지된다. 따라서, 도 4b의 벽전하 분포를 가지는 셀들은 서스테인전극들(Z) 상에 부극성 벽전하가 쌓여 있으므로 제2 포지티브 램프파형(ERR2)가 서스테인전극들(Z)에 인가되더라도 스캔전극들(Y)과 서스테인전극들(Z) 사이의 전압차가 방전을 일으킬 수 있는 방전점화전압(Vf) 미만으로 유지되어 소거방전이 일어나지 않는다.

본 발명에 따른 플라즈마 표시장치는 저온환경에서만 도 7 및 도 8과 같이 제1 리셋기간(RP1)과 어드레스기간(AP) 사이에 제2 리셋기간(RP2)을 할당하고 상온환경에서 그 제2 리셋기간(RP1)을 생략할 수 있다.

도 10은 본 발명의 실시예에 따른 플라즈마 표시장치를 설명하기 위한 블록도이다.

도 10을 참조하면, 본 발명의 실시예에 따른 플라즈마 표시장치는 PDP(100), 온도센서(106), 온도기반 파형제어부(107), 타이밍콘트롤러(101), 데이터구동부(102), 스캔구동부(103), 서스테인구동부(104), 및 구동전압 발생부(105)를 구비한다.

PDP(100)는 상판에 형성되는 스캔전극들(Y)과 서스테인전극들(Z)과, 상판 전극들(Y, Z)과 교차하도록 하판에 형성되는 어드레스전극들(X)을 포함한다. 이 PDP(100)에서 스캔전극들(Y), 서스테인전극들(Z) 및 어드레스전극들(X)의 교차부에 방전공간이 마련된 셀들이 매트릭트 타입으로 배치된다.

온도센서(106)는 PDP(100)에 근접 설치되어 PDP(100)의 온도를 지시하는 온도감지신호(ts)를 온도기반 파형제어부(107)에 공급한다.

온도기반 파형제어부(107)는 온도센서(106)로부터의 온도감지신호(ts)에 응답하여 제2 리셋기간(RP2)의 파형 발생을 제어하는 제어신호(CT)를 발생한다. 제어신호(CT)는 타이밍 콘트롤러(101)로 하여금 제2 리셋기간(RP2)에 필요한 타이밍 제어신호들을 발생하게 한다.

데이터구동부(102)에는 도시하지 않은 역감마보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 서브필드 맵핑회로에 의해 미리 설정된 서브필드 패턴에 맵핑된 데이터가 공급된다. 이 데이터구동부(102)는 타이밍 콘트롤러(101)의 제어 하에 어드레스기간 동안 도 7 및 도 9와 같이 데이터펄스(DP)를 어드레스전극들(X1 내지 Xm)에 인가한다.

스캔구동부(103)는 타이밍 콘트롤러(101)의 제어 하에 제1 리셋기간(RP1) 동안 도 7 및 도 9와 같이 포지티브 램프파형(PR)과 네가티브 램프파형(NR)을 스캔전극들(Y)에 인가한다. 그리고 스캔구동부(103)는 타이밍 콘트롤러(101)의 제어 하에 제2 리셋기간(RP2) 동안 도 7과 같이 적어도 하나 이상의 세폭 구형파 소거펄스(ERP1)나 도 9와 같이 적어도 하나 이상의 포지티브 램프파형(ERR1)을 스 캔전극들(Y)에 인가한다. 또한, 스캔구동부(103)는 서스테인기간(SP) 동안 도 7 및 도 9와 같이 서스테인전압(Vs)의 서스테인펄스(SUSP)를 스캔전극들(Y)에 인가한다.

서스테인구동부(104)는 타이밍 콘트롤러(101)의 제어 하에 제1 리셋기간(RP1)의 셋다운기간(SD)과 어드레스기간(AP)에 직류전압을 서스테인전극들(Z)에 공급하고, 제2 리셋기간(RP2) 동안 스캔구동부(103)와 교대로 동작하여 도 7과 같이 적어도 하나 이상의 세폭 구형파 소거펄스(ERP2)나 도 9와 같이 적어도 하나 이상의 포지티브 램프파형(ERR2)을 서스테인전극들(Z)에 인가한다. 그리고 서스테인구동부(104)는 타이밍 콘트롤러(101)의 제어 하에 서스테인기간(SP) 동안 스캔구동부(103)와 교대로 동작하여 서스테인펄스(SUSP)를 서스테인전극들(Z)에 공급한다.

타이밍 콘트롤러(101)는 수직/수평 동기신호와 클럭신호를 입력받아 각 구동부(102, 103, 104)에 필요한 타이밍제어신호(CTRX, CTRY, CTRZ)를 발생하고 그 타이밍제어신호(CTRX, CTRY, CTRZ)를 해당 구동부(102, 103, 104)에 공급함으로써 각 구동부(102, 103, 104)를 제어한다. 데이터구동부(102)에 공급되는 타이밍제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 스캔구동부(103)에 인가되는 타이밍제어신호(CTRY)에는 스캔구동부(103) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 그리고 서스테인구동부(104)에 인가되는 타이밍제어신호(CTRZ)에는 서 스테인구동부(104) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 또한, 타이밍 콘트롤러(101)는 온도기반 파형 제어부(107)의 제어 하에 제2 리셋기간(RP2)의 파형 발생에 필요한 타이밍 제어신호를 스캔구동부(103)와 서스테인구동부(104)의 타이밍 제어신호(CTRY, CTRZ)에 부가한다.

구동전압 발생부(105)는 도 7 및 도 9와 같이 PDP(100)의 각 전극들(X, Y, Z)에 공급되는 전압 즉, Vr, Vs, Va, Vyb, Vzb, -Ve, -Vy 등을 발생한다. 이러한 구동전압들은 PDP(100)의 해상도, 모델 등에 따라 달라지는 방전특성이나 방전가스 조성에 따라 달라질 수 있다.

상술한 바와 같이, 본 발명에 따른 플라즈마 표시장치와 그 구동방법은 저온환경에서 리셋기간 이후에 불안정하게 초기화된 셀들에 대하여 스캔전극과 서스테인전극 사이의 전압차가 거의 없도록 2차 초기화를 실시한다. 따라서, 본 발명에 따른 플라즈마 표시장치와 그 구동방법은 저온환경에서 발생되는 오방전을 예방할 수 있으며 그 결과, 저온환경에서도 표시품질을 향상시킬 수 있으므려 구동마진을 넓힐 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니 라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

전 셀들에 1차 초기화신호를 공급하여 1차 초기화한 후에, 1차 초기화에서 불안정하게 초기화된 불안정셀 내에서 제1 전극과 제2 전극 사이의 전압차를 낮추기 위해서 2차 초기화신호를 공급하여 상기 불안정셀을 2차 초기화시키는 구동부와;

플라즈마 디스플레이 패널의 온도를 감지하기 위한 온도센서와;

상기 온도센서에 의해 감지된 온도에 따라, 상기 2차 초기화신호를 공급하도록 상기 구동부를 제어하기 위한 제어부

를 구비하는 것을 특징으로 하는 플라즈마 표시장치.
제 1 항에 있어서,

상기 제1 및 제2 전극과 교차하는 제3 전극에 데이터를 인가하고 상기 제1 및 제2 전극 중 어느 하나에 스캔신호를 인가하여 셀을 선택하는 제2 구동부와;

상기 제1 및 제2 전극에 교대로 서스테인신호를 인가하여 상기 선택된 셀들 내에서 방전을 일으키는 제3 구동부를 더 구비하는 것을 특징으로 하는 플라즈마 표시장치.
삭제
제 1 항에 있어서,

상기 구동부는,

상기 1차 초기화신호로서 제 1 세폭 구형파 소거펄스를 상기 제 1 전극에 공급하고, 상기 2차 초기화신호로서 제 2 세폭 구형파 소거펄스를 상기 제 2 전극에 공급하되, 교대로 공급하는 것을 특징으로 하는 플라즈마 표시장치.
제 4 항에 있어서,

상기 구동부는,

상기 1차 초기화신호로서 제 1 포지티브 램프파형을 상기 제 1 전극에 공급하고, 상기 2차 초기화신호로서 제 2 포지티브 램프파형을 상기 제 2 전극에 공급하되, 교대로 공급하는 것을 특징으로 하는 플라즈마 표시장치.
삭제
1차 초기화신호를 공급하여 전 셀들을 1차 초기화하는 단계와;

플라즈마 디스플레이 패널의 온도를 감지하는 단계와;

상기 1차 초기화에서 불안정하게 초기화된 불안정셀 내에서 제1 전극과 제2 전극 사이의 전압차를 낮추기 위하여, 상기 감지된 온도에 따라 2차 초기화신호를 공급하여 상기 불안정셀을 2차 초기화하는 단계를 포함하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
제 7 항에 있어서,

상기 제1 및 제2 전극과 교차하는 제3 전극에 데이터를 인가하고 상기 제1 및 제2 전극 중 어느 하나에 스캔신호를 인가하여 셀을 선택하는 단계와;

상기 제1 및 제2 전극에 교대로 서스테인신호를 인가하여 상기 선택된 셀들 내에서 방전을 일으키는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
삭제
제 7 항에 있어서,

상기 2차 초기화하는 단계는,

상기 1차 초기화신호로서 제 1 세폭 구형파 소거펄스를 상기 제 1 전극에 공급하고, 상기 2차 초기화신호로서 제 2 세폭 구형파 소거펄스를 상기 제 2 전극에 공급하되, 교대로 공급하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
제 10 항에 있어서,

상기 2차 초기화하는 단계는,

상기 1차 초기화신호로서 제 1 포지티브 램프파형을 상기 제 1 전극에 공급하고, 상기 2차 초기화신호로서 제 2 포지티브 램프파형을 상기 제 2 전극에 공급하되, 교대로 공급하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
삭제