KR100656704B1

KR100656704B1 - 플라즈마 표시장치와 그 구동방법

Info

Publication number: KR100656704B1
Application number: KR1020040095455A
Authority: KR
Inventors: 정윤권
Original assignee: 엘지전자 주식회사
Priority date: 2004-11-19
Filing date: 2004-11-19
Publication date: 2006-12-12
Also published as: CN1776789A; CN100501821C; CN1776790A; CN1776788A; CN100458889C; CN100472589C; KR20060056165A

Abstract

본 발명은 오방전, 미스방전 및 이상방전을 예방하고 암실 콘트라스트를 높이며 동작마진을 넓히도록 한 플라즈마 표시장치와 그 구동방법에 관한 것이다.

이 플라즈마 표시장치와 그 구동방법은 제1 전극에 부극성 전압을 인가하고 제2 전극에 정극성 전압을 인가하여 상기 제1 전극 상에 정극성 벽전하를 쌓고 상기 제2 전극 상에 부극성 벽전하를 쌓은 방전셀의 벽전하 분포를 이용하여 상기 방전셀을 초기화한다.

Description

플라즈마 표시장치와 그 구동방법{PLASMA DISPLAY AND DRIVING METHOD THEREOF}

도 1은 플라즈마 표시장치에서 256 계조를 구현하기 위한 8 비트 디폴트 코드의 서브필드 패턴을 나타내는 도면이다.

도 2는 3 전극 교류 면방전형 플라즈마 디스플레이 패널의 전극배치를 개략적으로 나타내는 평면도이다.

도 3은 통상적인 플라즈마 디스플레이 패널의 구동 파형을 나타내는 파형도이다.

도 4a 내지 도 4e는 도 3과 같은 구동 파형에 의해 변화되는 방전셀 내의 벽전하 분포를 단계적으로 나타내는 도면들이다.

도 5는 도 3과 같은 구동 파형에 의해 플라즈마 디스플레이 패널이 구동될 때 셋업기간에서 스캔전극과 서스테인전극들 간의 외부 인가전압과 방전셀 내의 갭전압의 변화를 나타내는 도면이다.

도 6a 내지 도 6c는 도 3과 같은 구동 파형에 의해 플라즈마 디스플레이 패널이 고온환경에서 구동될 때 공간전하와 그 공간전하의 거동을 나타내는 도면이다.

도 7은 본 발명의 제1 실시예에 따른 플라즈마 표시장치의 구동방법을 나타내는 파형도이다.

도 8은 본 발명의 제2 실시예에 따른 플라즈마 표시장치의 구동방법에서 첫 번째 서브필드기간의 구동파형을 나타내는 파형도이다.

도 9는 본 발명의 제3 실시예에 따른 플라즈마 표시장치의 구동방법에서 첫 번째 서브필드기간의 구동파형을 나타내는 파형도이다.

도 10a 내지 도 10e는 도 9와 같은 구동 파형에 의해 변화되는 방전셀 내의 벽전하 분포를 단계적으로 나타내는 도면들이다.

도 11은 본 발명의 제3 실시예에 따른 플라즈마 표시장치의 구동방법에서 첫 번째 서브필드기간 이외의 나머지 서브필드기간의 구동파형을 나타내는 파형도이다.

도 12는 도 11에 도시된 구동파형에 의해 서스테인기간 직후 방전셀 내에 형성되는 벽전하 분포를 나타내는 도면이다.

도 13은 도 9 및 도 11의 구동파형에 의해 셋업기간 전에 형성되는 방전셀 내의 벽전하 분포와 갭전압을 나타내는 도면이다.

도 14는 도 9 및 도 11과 같은 구동 파형에 의해 플라즈마 디스플레이 패널이 구동될 때 셋업기간에서 스캔전극과 서스테인전극들 간의 외부 인가전압과 방전셀 내의 갭전압의 변화를 나타내는 도면이다.

도 15는 도 3과 같은 종래의 구동파형에 의해서 소거기간과 리셋기간 동안 서스테인전극 상의 벽전하 극성 변화를 나타내는 도면이다.

도 16은 도 9 및 도 11과 같은 구동파형에 의해서 리셋기간 동안 서스테인전극 상의 벽전하 극성 변화를 나타내는 도면이다.

도 17은 본 발명의 제4 실시예에 따른 플라즈마 표시장치의 구동방법에서 첫 번째 서브필드기간의 구동파형을 나타내는 파형도이다.

도 18은 본 발명의 제4 실시예에 따른 플라즈마 표시장치의 구동방법에서 첫 번째 서브필드기간 이외의 나머지 서브필드기간의 구동파형을 나타내는 파형도이다.

도 19는 본 발명의 제5 실시예에 따른 플라즈마 표시장치의 구동방법을 나타내는 파형도이다.

도 20은 본 발명의 실시예에 따른 플라즈마 표시장치를 나타내는 블록도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

201 : 타이밍콘트롤러 202 : 데이터구동부

203 : 스캔구동부 204 : 서스테인구동부

205 : 구동전압 발생부 206 : 온도센서

200 : 플라즈마 디스플레이 패널

본 발명은 플라즈마 표시장치에 관한 것으로, 특히 오방전, 미스방전 및 이상방전을 예방하고 암실 콘트라스트를 높이며 동작마진을 넓히도록 한 플라즈마 표시장치와 그 구동방법에 관한 것이다.

플라즈마 표시장치는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선을 이용하여 형광체를 여기 발광시킴으로써 화상을 표시하게 된다. 이러한 플라즈마 표시장치는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 화질이 향상되고 있다.

플라즈마 표시장치는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간과, 주사라인을 선택하고 선택된 주사라인에서 방전셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 1과 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8 개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스기간은 각 서브필드마다 동일한 반면에 서스테인 기간과 그에 할당되는 서스테인펄스의 수는 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.

도 2는 종래의 3 전극 교류 면방전형 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)의 전극배치를 개략적으로 나타낸다.

도 2를 참조하면, 종래의 3 전극 교류 면방전형 PDP는 상판에 형성된 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)과, 스캔전극들(Y1 내지 Yn) 및 서스테인전극들(Z)과 직교하도록 하판에 형성되는 어드레스전극들(X1 내지 Xm)을 구비한다.

스캔전극들(Y1 내지 Yn), 서스테인전극들(Z) 및 어드레스전극들(X1 내지 Xm)의 교차부에는 적색, 녹색 및 청색 중 어느 하나를 표시하기 위한 방전셀들(1)이 매트릭스 형태로 배치된다.

스캔전극들(Y1 내지 Yn)과 서스테인전극들(Z)이 형성된 상판 상에는 도시하지 않는 유전체층과 MgO 보호층이 적층된다.

어드레스전극들(X1 내지 Xm)이 형성된 하판 상에는 인접한 방전셀들(1) 간에 광학적, 전기적 혼신을 방지하기 위한 격벽이 형성된다. 하판과 격벽 표면에는 자외선에 의해 여기되어 가시광을 방출하는 형광체가 형성된다.

이러한 PDP의 상판과 하판 사이의 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.

도 3은 도 2와 같은 PDP에 공급되는 구동파형을 나타낸다. 도 3의 구동파형에 대하여 도 4a 내지 도 4e의 벽전하 분포를 결부하여 설명하기로 한다.

도 3을 참조하면, 각각의 서브필드들(SFn-1, SFn)은 전화면의 방전셀들(1)을 초기화하기 위한 리셋기간(RP), 방전셀을 선택하기 위한 어드레스기간(AP), 선택된 방전셀들(1)의 방전을 유지시키기 위한 서스테인기간(SP) 및 방전셀(1) 내의 벽전 하를 소거하기 위한 소거기간(EP)을 포함한다.

n-1 번째 서브필드(SFn-1)의 소거기간(EP)에는 서스테인전극들(Z)에 소거 램프파형(ERR)이 인가된다. 이 소거기간(EP) 동안 스캔전극들(Y)과 어드레스전극들(X)에는 0V가 인가된다. 소거 램프파형(ERR)은 전압이 0V로부터 정극성의 서스테인전압(Vs)까지 점진적으로 상승하는 포지티브 램프파형이다. 이 소거 램프파형(ERR)에 의해 서스테인방전이 일어난 온셀(On-cells) 내에는 스캔전극(Y)과 서스테인전극(Z) 사이에서 소거 방전이 일어난다. 이 소거 방전에 의해서 온셀들 내의 벽전하들이 소거된다. 그 결과, 각 방전셀들(1)은 소거기간(EP)의 직후에 도 4a와 같은 벽전하 분포를 갖게 된다.

n 번째 서브필드(SFn)가 시작되는 리셋기간(RP)의 셋업기간(SU)에는 모든 스캔전극들(Y)에 포지티브 램프파형(PR)이 인가되며, 서스테인전극들(Z)과 어드레스전극들(X)에는 0V가 인가된다. 셋업기간(UP)의 포지티브 램프파형(PR)에 의해 스캔전극들(Y) 상의 전압은 정극성의 서스테인전압(Vs)으로부터 그 보다 높은 리셋전압(Vr)까지 점진적으로 상승한다. 이 포지티브 램프파형(PR)에 의해 전화면의 방전셀들 내에서 스캔전극들(Y)과 어드레스전극들(X) 사이에 빛이 거의 발생되지 않는 암방전(Dark discharge)이 발생됨과 동시에 스캔전극들(Y)과 서스테인전극들(Z) 사이에도 암방전이 일어난다. 이러한 암방전의 결과로, 셋업기간(SU)의 직후에 도 4b와 같이 어드레스전극들(X)과 서스테인전극들(Z) 상에는 정극성의 벽전하가 남게 되며, 스캔전극(Y) 상에는 부극성의 벽전하가 남게 된다. 셋업기간(SU)에서 암방전이 발생되는 동안 스캔전극들(Y)과 서스테인전극들(Z) 사이의 갭전압(Gap voltage, Vg)과, 스캔전극들(Y)과 어드레스전극들(X) 사이의 갭전압은 방전을 일으킬 수 있는 방전점화전압(Firing Voltage, Vf)과 가까운 전압으로 초기화된다.

셋업기간(SU)에 이어서, 리셋기간(RP)의 셋다운기간(SD)에는 네가티브 램프파형(NR)이 스캔전극들(Y)에 인가된다. 이와 동시에, 서스테인전극들(Z)에는 정극성의 서스테인전압(Vs)이 인가되고, 어드레스전극들(X)에는 0V가 인가된다. 네가티브 램프파형(NR)에 의해 스캔전극들(Y) 상의 전압은 정극성의 서스테인전압(Vs)으로부터 부극성의 소거전압(Ve)까지 점진적으로 낮아진다. 이 네가티브 램프파형(NR)에 의해 전화면의 방전셀들 내에서 스캔전극들(Y)과 어드레스전극들(X) 사이에 암방전이 발생됨과 동시에 스캔전극들(Y)과 서스테인전극들(Z) 사이에도 암방전이 일어난다. 이 셋다운기간(SD)의 암방전의 결과로, 각 방전셀들(1) 내의 벽전하 분포는 도 4c와 같이 어드레스의 최적 조건으로 변하게 된다. 이 때, 각 방전셀들(1) 내에서 스캔전극들(Y)과 어드레스전극들(X) 상에는 어드레스방전에 불필요한 과도 벽전하들이 소거되고 일정한 양의 벽전하들이 남게된다. 그리고 서스테인전극들(Z) 상의 벽전하들은 스캔전극들(Y)로부터 이동되는 부극성 벽전하들이 쌓이면서 그 극성이 정극성에서 부극성으로 반전한다. 리셋기간(RP)의 셋다운기간(SD)에서 암방전이 발생되는 동안 스캔전극들(Y)과 서스테인전극들(Z) 사이의 갭전압과, 스캔전극들(Y)과 어드레스전극들(X) 사이의 갭전압은 방전점화전압(Vf)과 가깝게 된다.

어드레스기간(AP)에는 부극성의 스캔펄스(-SCNP)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 그 스캔펄스(-SCNP)에 동기되어 어드레스전극들(X)에 정극성 의 데이터펄스(DP)가 인가된다. 스캔펄스(-SCNP)의 전압은 0V나 그와 가까운 부극성 스캔바이어스전압(Vyb)으로부터 부극성의 스캔전압(-Vy)까지 낮아지는 스캔전압(Vsc)이다. 데이터펄스(DP)의 전압은 정극성 데이터전압(Va)이다. 이 어드레스기간 동안(AP), 서스테인전극들(Z)에는 정극성 서스테인전압(Vs)보다 낮은 정극성 Z 바이어스 전압(Vzb)이 공급된다. 리셋기간(RP)의 직후에 방전점화전압(Vf)과 가까운 상태로 갭전압이 조정된 상태에서, 스캔전압(Vsc)과 데이터전압(Va)이 인가되는 온셀들(On-cells) 내에는 스캔전극들(Y)과 어드레스전극들(X) 사이의 갭전압이 방전점화전압(Vf)을 초과하면서 그 전극들(Y, X) 사이에 어드레스방전이 발생된다. 스캔전극들(Y)과 어드레스전극들(X) 사이의 1차 어드레스방전은 방전셀 내의 프라이밍 하전입자들을 발생시켜 도 4d와 같이 스캔전극들(Y)과 서스테인전극들(Z) 사이의 2차 방전을 유도한다. 어드레스 방전이 발생된 온셀들 내의 벽전하 분포는 도 4e와 같다.

한편, 어드레스 방전이 발생되지 않은 오프셀들(Off-cells) 내의 벽전하 분포는 실질적으로 도 4c의 상태를 유지한다.

서스테인기간(SP)에는 스캔전극들(Y)과 서스테인전극들(Z)에 정극성 서스테인전압(Vs)의 서스테인펄스들(SUSP)이 교대로 인가된다. 그러면 어드레스방전에 의해 선택된 온셀들은 도 4e의 벽전하 분포의 도움을 받아 매 서스테인펄스(SUSP) 마다 스캔전극들(Y)과 서스테인전극들(Z) 사이에서 서스테인방전이 일어난다. 이에 반하여, 오프셀들은 서스테인기간 동안 방전이 일어나지 않는다. 이는 오프셀들의 벽전하 분포가 도 4c의 상태로 유지되어 최초 정극성 서스테인전압(Vs)이 스 캔전극들(Y)에 인가될 때 스캔전극들(Y)과 서스테인전극들(Z) 사이의 갭전압이 방전점화전압(Vf)을 초과할 수 없기 때문이다.

그런데 종래의 플라즈마 표시장치는 n-1 번째 서브필드(SFn-1)의 소거기간(EP)과 n 번째 서브필드(SFn)의 리셋기간(RP)을 거치면서 방전셀들(1)의 초기화와 벽전하 제어를 위하여 여러 차례의 방전이 일어나므로 암실 콘트라스트 값이 낮아지고, 그로 인하여 콘트라스트비가 낮아지는 문제점이 있다. 아래의 표 1은 종래의 플라즈마 표시장치에서 이전 서브필드(SFn-1)의 소거기간(EP)과 리셋기간(RP)에서 발생되는 방전의 형태와 횟수를 정리한 것이다.

표 1에서 알 수 있는 바, n-1 번째 서브필드(SFn-1)에서 켜진 온셀들에서 소거기간(EP)과 리셋기간(RP)을 거치면서 스캔전극들(Y)과 서스테인전극들(Z) 사이의 면방전이 3회 발생하고, 스캔전극들(Y)과 어드레스전극들(X) 사이의 대향방전이 2회 발생한다. 그리고 이전 서브필드(SFn)에서 꺼진 오프셀들에서 소거기간(EP)과 리셋기간(RP)을 거치면서 스캔전극들(Y)과 서스테인전극들(Z) 사이의 면방전이 2회 발생하고, 스캔전극들(Y)과 어드레스전극들(X) 사이의 대향방전이 2회 발생한다.

이렇게 소거기간과 리셋기간에서 여러 차례 발생되는 방전들은 콘트라스트특성을 고려할 때 가능한 발광양이 최소화되어야 하는 소거기간과 리셋기간에서의 발광량을 크게 하여 암실 콘트라스트 값을 낮추는 원인이 된다. 특히, 스캔전극들(Y)과 서스테인전극들(Z) 사이의 면방전은 스캔전극들(Y)과 어드레스전극들(X) 사이의 대향방전에 비하여 빛의 발광양이 많기 때문에 대향방전에 비하여 암실 콘트라스트에 더 큰 악영향을 준다.

또한, 종래의 플라즈마 표시장치에서는 n-1 번째 서브필드(SFn-1)의 소거기간(EP)에서 벽전하의 소거가 잘 되지 않아 스캔전극들(Y) 상에 부극성 벽전하가 과잉 축적되는 경우에 n 번째 서브필드(SFn)의 셋업기간(SU)에서 암방전이 발생되지 않는다. 이렇게 셋업기간(SU)에서 암방전이 정상적으로 발생되지 않으면 방전셀들의 초기화가 되지 않는다. 이 경우에 셋업기간에서 방전이 일어날 수 있게 하기 위하여 리셋전압(Vr)이 더 높아져야만 한다. 셋업기간(SU)에서 암방전이 발생되지 않으면 리셋기간 직후 방전셀 내의 조건이 어드레스 최적 조건으로 되지 않기 때문에 이상방전이나 오방전이 발생하게 된다. 또한, n-1 번째 서브필드(SFn-1)의 소거기간(EP) 직후에 스캔전극들(Y) 상에 정극성 벽전하가 과잉 축적되는 경우에는 n 번째 서브필드(SFn)의 셋업기간(SU)에서 포지티브 램프(PR)의 시작전압인 정극성 서스테인전압(Vs)이 스캔전극들(Y)에 인가될 때 방전이 강하게 발생하여 전셀들에서 초기화가 균일하게 되지 않는다. 이와 같은 문제점들에 대하여 도 5를 결부하 여 상세히 설명하기로 한다.

도 5는 셋업기간(SU)에서 스캔전극들(Y)과 서스테인전극들(Z) 간의 외부 인가전압(Vyz) 및 방전셀 내의 갭전압(Vg)을 나타낸다. 여기서, 도 5에서 실선으로 표시된 외부 인가전압(Vyz)은 스캔전극들(Y)과 서스테인전극들(Z) 각각에 인가되는 외부전압으로써 서스테인전극들(Z)에 0V가 인가되기 때문에 실질적으로 포지티브 램프파형(PR)의 전압과 같다. 도 5에 있어서, ①, ②, ③의 점선은 방전셀 내의 벽전하에 의해 방전가스에 형성되는 갭전압(Vg)이다. 갭전압(Vg)은 이전 서브필드에서 방전이 일어났는가 혹은 일어나지 않았는가에 따라 방전셀 내의 벽전하양이 달라지기 때문에 ①, ②, ③의 점선과 같이 달라진다. 스캔전극들(Y)과 서스테인전극들(Z) 간의 외부 인가전압(Vyz)과 방전셀 내의 방전가스에 형성된 갭전압(Vg)의 관계는 아래의 수학식 1과 같다.

Vyz = Vg + Vw

도 5에서 ①의 갭전압(Vg)은 방전셀 내에서 벽전하가 충분히 소거되어 벽전하가 충분히 작은 경우이며 그 갭전압(Vg)은 외부 인가전압(Vyz)에 비례하여 증가하다가 방전점화전압(Vf)에 도달하면 암방전이 발생한다. 이 암방전에 의해 방전셀들 내의 갭전압은 방전점화전압(Vf)으로 초기화된다.

도 5에서 ②의 갭전압(Vg)은 n-1 번째 서브필드(SF)의 소거기간(EP) 동안 강방전이 발생하여 방전셀들 내의 벽전하분포에서 벽전하의 극성을 반전시킨 경우이다. 이 때, 소거기간(EP) 직후에 스캔전극들(Y) 상에 쌓여 있던 벽전하의 극성은 강방전으로 인하여 정극성으로 반전된다. 이러한 경우는 PDP의 크기가 큰 경우에 방전셀들의 균일도가 낮거나 온도 변화에 따라 소거 램프파형(ERR)의 기울기가 변동함으로 인하여 발생된다. 이 경우에 초기 갭전압(Vg)이 도 5의 ②와 같이 과도하게 높아지므로 셋업기간(SU)에서 정극성 서스테인저압(Vs)이 스캔전극들(Y)에 인가됨과 동시에 갭전압(Vg)이 방전점화전압(Vf)을 초과하여 강방전이 발생된다. 이 강방전에 의해 셋업기간(SU)과 셋다운기간(SD)에서 방전셀들이 어드레스 최적조건의 벽전하 분포 즉, 도 4c의 벽전하 분포로 초기화되지 않기 때문에 꺼져야할 오프셀들에서 어드레스방전이 일어날 수 있다. 즉, 리셋기간에 앞선 소거기간에서 소거방전이 강하게 일어나는 경우에 오방전이 일어날 수 있다.

도 5에서 ③의 갭전압(Vg)은 n-1 번째 서브필드(SF)의 소거기간(EP) 동안 소거방전이 발생되지 않거나 매우 약하게 발생하여 소거 방전 직전에 일어난 서스테인방전의 결과로 형성된 방전셀들 내의 벽전하분포를 그대로 유지한 경우이다. 이를 상세히 하면, 도 3과 같이 마지막 서스테인 방전은 스캔전극들(Y)에 서스테인펄스(SUSP)가 인가될 때 발생한다. 이 마지막 서스테인 방전의 결과, 스캔전극들(Y) 상에는 부극성 벽전하들이 잔류하게 되고 서스테인전극들(Z) 상에는 정극성 벽전하들이 잔류하나 이러한 벽전하들은 다음 서브필드에서 초기화가 정상적으로 이루어지기 위하여 소거되어야 하지만 소거방전이 일어나지 않거나 소거방전이 매우 약하게 일어나면 그 극성이 그대로 유지된다. 이렇게 소거방전이 일어나지 않거나 매우 약하게 발생되는 이유는 PDP에서 방전셀들의 균일도가 낮거나 온도 변화에 따라 소거 램프파형(ERR)의 기울기가 변동함으로 인하여 발생된다. 이 경우에 초기 갭 전압(Vg)이 도 5의 ③과 같이 부극성으로 매우 낮기 때문에 셋업기간에서 포지티브 램프파형(PR)이 리셋전압(Vr)까지 상승하더라도 방전셀들 내의 갭전압(Vg)이 방전점화전압(Vf)에 도달하지 않으므로 셋업기간(SU)과 셋다운기간(SD)에서 암방전이 일어나지 않는다. 그 결과, 리셋기간에 앞선 소거기간에서 소거방전이 일어나지 않가나 매우 약하게 일어나는 경우에 초기화가 정상적으로 되지 않기 때문에 오방전이나 이상방전이 발생된다.

도 5의 ②와 같은 경우에 갭전압(Vg)과 방전점화전압(Vf)의 관계는 수학식 2와 같으며, 도 5의 ③과 같은 경우에 갭전압(Vg)과 방전점화전압(Vf)의 관계는 수학식 3과 같다.

Vgini+Vs > Vf

Vgini+Vr < Vf

여기서, Vgini는 도 5에서 알 수 있는 바와 같이 셋업기간(SU)이 시작되기 직전의 초기 갭전압이다.

위와 같은 문제점을 고려하여 소거기간(EP)과 리셋기간(RP)에서 초기화가 정상적으로 진행되게 하기 위한 갭전압 조건(또는 벽전압 조건)은 수학식 2와 3을 모두 만족하는 아래의 수학식 4와 같다.

Vf-Vr < Vgini < Vf-Vs

결과적으로, 셋업기간(SU) 전에 초기 갭전압(Vgini)이 수학식 4의 조건을 만족하지 않으면 종래의 플라즈마 표시장치는 오방전, 미스방전 또는 이상방전이 발생할 수 있고 동작 마진이 좁아지게 된다. 다시 말하여, 종래의 플라즈마 표시장치에서 동작 신뢰성과 동작 마진을 확보하기 위해서는 소거기간(EP)에서의 소거 동작이 정상적으로 이루어져야 하나, 전술한 바와 같이 PDP의 방전셀 균일도나 사용 온도에 따라 비정상적으로 될 수 있다.

또한, 종래의 플라즈마 표시장치에서는 고온 환경에서 나타나는 과도한 공간전하들과 그 공간전하들에 활발한 운동양으로 인하여 벽전하 분포가 불안정하게 되어 오방전, 미스방전 또는 이상방전이 발생할 수 있고, 그로 인하여 동작 마진이 좁아지는 문제점이 있다. 이를 도 6a 내지 도 6c를 결부하여 상세히 설명하기로 한다.

고온 환경에서는 방전시에 발생되는 공간전하의 양과 운동양이 상온이나 저온에 비하여 많아지게 된다. 따라서, n-1 번째 서브필드(SFn-1)의 서스테인방전시 많은 공간전하가 발생되고 n 번째 서브필드(SFn)의 셋업기간(SU) 직후에도 도 6a와 같이 방전공간 내에 많은 공간전하(61)가 활발하게 운동하는 상태로 존재하게 된다.

도 6a와 같이 운동양이 활발한 공간전하들(61)이 방전공간 내에 존재하는 상태에서 어드레스기간 동안, 어드레스전극(X)에 데이터전압(Va)인가되고 스캔전극(Y)에 스캔전압(-Vy)이 인가되면 도 6b와 같이 정극성 공간전하들(61)은 셋업기간(SU)의 셋업방전 결과로 스캔전극(Y) 상에 쌓여 있던 부극성 벽전하와 재결합 (Recombination)되고 부극성 공간전하들(61)은 셋업방전의 결과로 어드레스전극(Y) 상에 쌓여 있던 정극성 벽전하와 재결합된다.

그 결과, 도 6c와 같이 셋업방전에 의해 형성되었던 스캔전극(Y) 상의 부극성 벽전하와 어드레스전극(X) 상의 정극성 벽전하가 소거되어 데이터전압(Va)과 스캔전압(-Vy)이 어드레스전극(X)과 스캔전극(Y)에 인가되더라도 갭전압(Vg)이 방전점화전압(Vf)에 도달하지 못하므로 어드레스방전이 일어나지 않는다. 따라서, 도 3과 같은 구동파형을 고온환경에서 사용되는 PDP에 적용하면 온셀들의 미스라이팅이 흔히 발생하는 문제점이 있다.

따라서, 본 발명의 목적은 고온환경에서 방전을 안정화하도록 한 플라즈마 표시장치와 그 구동방법을 제공함에 있다.

상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 표시장치는 제1 및 제2 전극에 교대로 서스테인펄스를 공급하여 방전셀 내에 방전을 일으키는 구동부와; PDP의 온도를 감지하는 센서와; 상기 PDP의 온도가 고온일 때 n(n은 양의 정수)-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간을 상온에 비하여 더 길게 하는 제어부를 구비한다.

상기 제어부는 상기 PDP의 온도가 고온일 때 상기 n-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 상기 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간을 대략 300μs±50μs 로 제어한다.

상기 구동부는 상기 마지막 서스테인펄스와 상기 초기화신호를 상기 제1 전극에 공급하고, 상기 마지막 서스테인펄스와 상기 초기화신호 사이의 기간 동안 상기 제2 전극에 방전셀 내의 전하를 소거하기 위한 소거신호를 공급한다.

상기 구동부는 상기 소거신호가 상기 제2 전극에 공급되는 동안 상기 제1 전극에 기저전압을 공급한다.

상기 제어부는 상기 PDP의 온도가 고온일 때 상기 서스테인펄스의 상승기간과 하강기간을 대략 340ns±20ns 로 제어한다.

본 발명에 따른 플라즈마 표시장치는 제1 및 제2 전극에 교대로 서스테인펄스를 공급하여 방전셀 내에 방전을 일으키는 구동부와; PDP의 온도를 감지하는 센서와; 상기 PDP의 온도가 고온일 때 마지막 서스테인펄스의 펄스폭을 상온에 비하여 더 길게 제어하는 제어부를 구비한다.

상기 제어부는 상기 PDP의 온도가 고온일 때 상기 서스테인기간 동안 발생되는 마지막 서스테인펄스의 펄스폭을 대략 300μs±50μs 로 제어한다.

상기 구동부는 상기 제1 전극에 상기 마지막 서스테인펄스를 인가하고, 상기 마지막 서스테인펄스에 이어서 상기 제1 전극에 전압이 점진적으로 낮아지는 램프파형의 신호를 인가한다.

본 발명에 따른 플라즈마 표시장치는 PDP의 온도를 감지하는 센서와; 상기 PDP의 온도가 고온일 때 상기 제2 전극에 정극성 전압을 인가한 상태에서 전압이 점진적으로 낮아지는 네가티브 램프파형을 상기 제1 전극에 인가하여 방전셀을 1차 초기화하는 프리리셋 구동부와; 리셋기간 동안 상기 전압이 점진적으로 상승하는 포지티브 램프파형과 상기 전압이 점진적으로 낮아지는 제2 네가티브 램프파형을 상기 제2 전극에 인가하여 상기 1차 초기화된 방전셀을 2차 초기화하는 리셋 구동부와; 어드레스기간 동안 상기 제2 전극에 스캔펄스를 인가하고 상기 제3 전극에 데이터를 인가하여 상기 방전셀을 선택하는 어드레스 구동부와; 서스테인기간 동안 상기 제1 및 제2 전극에 서스테인펄스들을 교대로 인가하여 상기 선택된 방전셀에 대하여 방전을 일으키는 서스테인 구동부를 구비한다.

상기 서스테인 구동부는 상기 PDP의 온도가 고온일 때 상기 서스테인기간 동안 발생되는 마지막 서스테인펄스의 펄스폭을 상온에 비하여 더 길게 한다.

상기 서스테인 구동부는 상기 PDP의 온도가 고온일 때 상기 마지막 서스테인펄스의 펄스폭을 대략 300μs±50μs 로 한다.

상기 서스테인 구동부는 상기 PDP의 온도가 고온일 때 n(n은 양의 정수)-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간을 상온에 비하여 더 길게 한다.

상기 서스테인 구동부는 상기 PDP의 온도가 고온일 때 상기 n-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 상기 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간을 대략 300μs±50μs 로 한다.

상기 서스테인 구동부는 상기 PDP의 온도가 고온일 때 상기 서스테인기간 동안 공급되는 서스테인펄스의 상승기간과 하강기간을 대략 340ns±20ns 로 한다.

본 발명에 따른 플라즈마 표시장치의 구동방법은 제1 및 제2 전극에 교대로 서스테인펄스를 공급하여 방전셀 내에 방전을 일으키는 단계와; PDP의 온도를 감지하는 단계와; 상기 PDP의 온도가 고온일 때 n(n은 양의 정수)-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간을 상온에 비하여 더 길게 하는 단계를 포함한다.

본 발명에 따른 플라즈마 표시장치의 구동방법은 제1 및 제2 전극에 교대로 서스테인펄스를 공급하여 방전셀 내에 방전을 일으키는 단계와; PDP의 온도를 감지하는 단계와; 상기 PDP의 온도가 고온일 때 마지막 서스테인펄스의 펄스폭을 상온에 비하여 더 길게 하는 단계를 포함한다.

본 발명에 따른 플라즈마 표시장치의 구동방법은 PDP의 온도를 감지하는 단계와; 상기 PDP의 온도가 고온일 때 상기 제2 전극에 정극성 전압을 인가한 상태에서 전압이 점진적으로 낮아지는 네가티브 램프파형을 상기 제1 전극에 인가하여 방전셀을 1차 초기화하는 단계와; 리셋기간 동안 상기 전압이 점진적으로 상승하는 포지티브 램프파형과 상기 전압이 점진적으로 낮아지는 제2 네가티브 램프파형을 상기 제2 전극에 인가하여 상기 1차 초기화된 방전셀을 2차 초기화하는 단계와; 어드레스기간 동안 상기 제2 전극에 스캔펄스를 인가하고 상기 제3 전극에 데이터를 인가하여 상기 방전셀을 선택하는 단계와; 서스테인기간 동안 상기 제1 및 제2 전 극에 서스테인펄스들을 교대로 인가하여 상기 선택된 방전셀에 대하여 방전을 일으키는 단계를 포함한다.

상기 목적 외에 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 7 내지 도 18을 참조하여 본 발명의 바람직한 실시예들에 대하여 설명하기로 한다.

도 7은 본 발명의 제1 실시예에 따른 플라즈마 표시장치의 구동방법을 나타내는 파형도이다. 도 7의 구동파형은 도 2에 도시된 3 전극 교류 면방전형 PDP에 적용된다.

도 7을 참조하면, 각각의 서브필드들(SFn-1, SFn)은 전화면의 방전셀들을 초기화하기 위한 리셋기간(RP), 방전셀을 선택하기 위한 어드레스기간(AP), 선택된 방전셀들의 방전을 유지시키기 위한 서스테인기간(SP) 및 방전셀(1) 내의 벽전하를 소거하기 위한 소거기간(EP)을 포함한다.

리셋기간(RP), 어드레스기간(AP) 및 서스테인기간(SP)은 도 3의 구동파형과 실질적으로 동일하므로 그에 대한 상세한 설명을 생략하기로 한다.

본 발명의 제1 실시예에 따른 플라즈마 표시장치의 구동방법은 40℃ 이상의 고온환경에서, n-1 번째 서브필드(SFn-1)의 마지막 서스테인펄스(LSTSUSP)의 상승시점과 n 번째 서브필드(SFn)의 리셋기간(RP)이 시작되는 포지티브 램프파형(PR)의 상승시점 사이에 공간전하의 감쇠(Decay)를 유발하기 위한 공간전하 감쇠기간(Tdecay)을 설정한다.

공간전하 감쇠기간(Tdecay)은 상온환경에 비하여 40℃ 이상의 고온환경에서 더 길게 설정되며, 그 시간은 대략 300μs±50μs 정도이다. 이 공간전하 감쇠기간(Tdecay) 동안 n-1 번째 서브필드(SFn-1)의 서스테인방전시에 발생되는 공간전하들이 그들 사이의 재결합과 벽전하들과의 재결합으로 인하여 감쇠하게 된다. 이와 같은 공간전하의 감쇠 후에 n 번째 서브필드(SFn)의 리셋기간(RP) 동안 셋업방전과 셋다운방전이 연속적으로 일어나게 되고, 그 결과, n 번째 서브필드(SFn)의 리셋기간(RP) 직후에는 도 4c와 같이 공간전하가 거의 없이 어드레스방전의 최적 벽전하 분포조건으로 각 방전셀들이 초기화된다.

공간전하 감쇠기간(Tdecay) 내에 존재하는 소거기간(EP) 동안에는 방전셀 내에 소거방전을 유도하기 위한 소거 램프파형(ERR)이 서스테인전극들(Z)에 인가된다. 소거 램프파형(ERR)은 전압이 0V로부터 정극성의 서스테인전압(Vs)까지 점진적으로 상승하는 포지티브 램프파형이다. 이 소거 램프파형(ERR)에 의해 서스테인방전이 일어난 온셀들 내에서는 스캔전극(Y)과 서스테인전극(Z) 사이에서 소거 방전이 일어나게 되어 벽전하들이 소거된다.

도 8은 본 발명의 제2 실시예에 따른 플라즈마 표시장치의 구동방법을 나타내는 파형도이다. 도 8의 구동파형은 셋업방전없이 이전 서브필드에서의 마지막 서스테인방전과 그에 이어지는 그 다음 서브필드에서의 셋다운방전만으로 방전셀들의 초기화가 가능한 PDP 즉, 방전셀들의 균일도가 높고 구동마진이 넓은 PDP에 적용 가능하다.

도 8을 참조하면, n-1 번째 서브필드(SFn-1)는 리셋기간(RP), 어드레스기간 (AP), 및 서스테인기간(SP)을 포함한다. n 번째 서브필드(SFn)는 셋업기간없이 셋다운기간 만을 포함하는 리셋기간(RP), 어드레스기간(AP), 서스테인기간(SP) 및 소거기간(EP)을 포함한다.

어드레스기간(AP)과 서스테인기간(SP)은 도 3의 구동파형 및 전술한 도 7의 실시예와 실질적으로 동일하므로 그에 대한 상세한 설명을 생략하기로 한다.

본 발명의 제2 실시예에 따른 플라즈마 표시장치의 구동방법은 고온환경에서, n-1 번째 서브필드(SFn-1)의 마지막 서스테인펄스(LSTSUSP2)의 상승시점과 n 번째 서브필드(SFn)의 리셋기간(RP)이 시작되는 네가티브 램프파형(PR)의 하강 시작시점 사이에 공간전하의 감쇠(Decay)를 유발하기 위한 공간전하 감쇠기간(Tdecay2)을 설정한다.

공간전하 감쇠기간(Tdecay2)은 마지막 서스테인펄스의 펄스폭과 동일하며 상온환경에 비하여 40℃ 이상의 고온환경에서 더 길게 설정된다. 이 공간전하 감쇠기간(Tdecay2)은 고온에서 대략 300μs±50μs 정도이다. 이 공간전하 감쇠기간(Tdecay2) 동안 스캔전극들(Y)에는 서스테인전압(Vs)의 마지막 서스테인펄스(LSTSUSP)가 인가되고 그 서스테인전압(Vs)을 유지하게 되고, 스캔전극들(Y)에 마지막 서스테인펄스(LSTSUSP)가 인가된 시점부터 소정시간(Td) 후부터 서스테인전극들(Z)에는 서스테인전압(Vs)이 인가된다. 이러한 전압에 의해 공간전하 감쇠기간(Tdecay2) 동안, 부극성의 공간전하들은 스캔전극들(Y) 상에 쌓이게 되고 정극성의 공간전하들은 어드레스전극들(X) 상에 쌓여지게 된다. 따라서, 공간전하 감쇠기판(Tdacay2) 직후에는 기존의 셋업방전 결과와 유사한 벽전하 분포 즉, 방전셀들 각 각에서 공간전하가 대부분 소멸되어 도 4b와 유사한 벽전하 분포로 각 방전셀들이 초기화된다.

공간전하 감쇠기간(Tdecay2)에 이어서, n 번째 서브필드(SFn)의 리셋기간(RP(SD))에는 네가티브 램프파형(NR)이 스캔전극들(Y)에 인가된다. 이 리셋기간(RP(SD)) 동안, 서스테인전극들(Z)에는 정극성의 서스테인전압(Vs)이 인가되고, 어드레스전극들(X)에는 0V가 인가된다. 네가티브 램프파형(NR)에 의해 스캔전극들(Y) 상의 전압은 정극성의 서스테인전압(Vs)으로부터 부극성의 소거전압(Ve)까지 점진적으로 낮아진다. 이 네가티브 램프파형(NR)에 의해 전화면의 방전셀들 내에서 스캔전극들(Y)과 어드레스전극들(X) 사이에 암방전이 발생됨과 동시에 스캔전극들(Y)과 서스테인전극들(Z) 사이에도 암방전이 일어난다. 이 셋다운기간(SD)의 암방전의 결과로, 각 방전셀들(1) 내의 벽전하 분포는 도 4c와 같이 어드레스의 최적 조건으로 변하게 된다.

도 9는 본 발명의 제3 실시예에 따른 플라즈마 표시장치의 구동방법을 나타내는 파형도이다. 도 9의 구동파형에 대하여 도 10a 내지 도 10e의 벽전하 분포를 결부하여 설명하기로 한다.

도 9를 참조하면, 본 발명에 따른 플라즈마 표시장치의 구동방법은 고온환경에서 적어도 어느 한 서브필드, 예를 들면 첫 번째 서브필드를 스캔전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋기간(PRERP), 프리 리셋기간(PRERP)에 의해 형성된 벽전하 분포를 이용하여 전화면의 방전셀들을 초기화하기 위한 리셋기간(RP), 어드레스기간(AP), 및 선 택된 방전셀들의 방전을 유지시키기 위한 서스테인기간(SP)으로 시분할 구동한다. 서스테인기간(SP)과 그 다음 서브필드의 리셋기간 사이에는 소거기간이 포함될 수 있다.

프리 리셋기간(PRERP)에는 모든 서스테인전극들(Z)에 정극성의 서스테인전압(Vs)이 인가된 후, 소정시간(Td2)이 경과한 시점부터 모든 스캔전극들(Y)에 0V나 기저전압(GND)으로부터 부극성의 -V1 전압까지 낮아지는 제1 Y 네가티브 램프파형(NRY1)이 인가된다. 여기서, 소정시간(Td2)은 패널특성에 따라 달라질 수 있다. 서스테인전극들(Z)의 전압이 유지되는 동안, 스캔전극들(Y)의 전압은 낮아진 후 -V1 전압을 일정 시간 동안 유지한다. 이 프리 리셋기간(PRERP) 동안 어드레스전극들(X)에는 0V가 인가된다.

프리리셋기간(PRERP)의 초기 소정시간(Td2) 동안, 서스테인전극들(Z)에 인가되는 서스테인전압(Vs)과 스캔전극들(Y)에 인가되는 0V의 전압차에 의해 방전셀 내의 부극성 공간전하들은 스캔전극들(Y) 상에 쌓여 벽전하로 변하게 되고, 그 방전셀 내의 정극성 공간전하들은 서스테인전극들(Y) 상에 쌓여 벽전하로 변하게 된다. 이렇게 공간전하들이 소거된 후, 서스테인전극들(Z)에 인가되는 서스테인전압(Vs)과 스캔전극들(Y)에 인가되는 제1 Y 네가티브 램프파형(NRY1)은 전 방전셀들에서 스캔전극들(Y)과 서스테인전극들(Z) 사이와, 서스테인전극들(Z)과 어드레스전극들(X) 사이에 암방전을 일으킨다. 이 방전의 결과로, 프리 리셋기간(PRERP) 직후에 전 방전셀들 내에서 도 10a와 같이 스캔전극들(Y) 상에는 정극성 벽전하가 쌓이게 되며, 서스테인전극들(Z) 상에는 부극성 벽전하가 다량 쌓이게 된다. 그리고 어드 레스전극들(X) 상에는 정극성 벽전하가 쌓이게 된다. 도 10a의 벽전하 분포에 의해 전 방전셀들 내에는 스캔전극들(Y)과 서스테인전극들(Z) 사이에 충분히 큰 포지티브 갭전압이 형성되며 각 방전셀 내에 스캔전극들(Y)로부터 서스테인전극들(Z) 쪽으로 전계가 형성된다.

리셋기간(RP)의 셋업기간(SU)에는 모든 스캔전극들(Y)에 제1 Y 포지티브 램프파형(PRY1)과 제2 Y 포지티브 램프파형(PRY2)이 연속적으로 인가되며, 서스테인전극들(Z)과 어드레스전극들(X)에는 0V가 인가된다. 제1 Y 포지티브 램프파형(PRY1)의 전압은 0V로부터 정극성 서스테인전압(Vs)까지 상승하며, 제2 Y 포지티브 램프파형(PRY2)의 전압은 정극성 서스테인전압(Vs)으로부터 그 보다 높은 정극성 Y 리셋전압(Vry)까지 상승한다. 제2 Y 포지티브 램프파형(PRY2)의 기울기는 제1 Y 포지티브 램프파형(PRY1)보다 낮다. 한편, 패널특성에 따라서 제1 Y 포지티브 램프파형(PRY1)과 제2 Y 포지티브 램프파형(PRY2)의 기울기는 동일하게 설정될 수도 있다. 제1 Y 포지티브 램프파형(PRY1)과 방전셀 내에서 스캔전극들(Y)과 서스테인전극들(Z) 사이에 형성된 전계의 전압이 더해지면서 전 방전셀들에서 스캔전극들(Y)과 서스테인전극들(Z) 사이와, 스캔전극들(Y)과 어드레스전극들(X) 사이에는 암방전이 발생된다. 이 방전의 결과로, 셋업기간(SU) 직후에 전 방전셀들 내에서 도 10b와 같이 스캔전극들(Y) 상에는 부극성 벽전하가 쌓이면서 그 극성이 정극성에서 부극성으로 반전되며, 어드레스전극들(X) 상에는 정극성 벽전하들이 더 쌓이게 된다. 그리고 서스테인전극들(Z) 상에 쌓여 있던 벽전하들은 스캔전극들(Y) 쪽으로 부극성 벽전하들이 이동하면서 그 양이 일부 줄지만 그 극성이 부극성으로 유지된 다.

한편, 프리 리셋기간(PRERP) 직후의 벽전하 분포에 의해 셋다운기간(SU)에서 암방전이 발생되기 전에 전 방전셀들 내에서 포지티브 갭전압이 충분히 크므로 Y 리셋전압(Vr)은 도 3과 같은 종래의 리셋전압(Vr)보다 낮게 된다. 또한, 프리 리셋기간(PRERP)과 셋업기간(SU)을 거치면서 어드레스전극들(X) 상에는 정극성 벽전하게 충분하게 쌓이게 되므로 어드레스 방전시 필요한 외부인가전압 즉, 데이터전압(Va)과 스캔전압(-Vy)의 절대치를 낮출 수 있다.

셋업기간(SU)에 이어서, 리셋기간(RP)의 셋다운기간(SD)에는 제2 Y 네가티브 램프파형(NRY2)이 스캔전극들(Y)에 인가됨과 동시에, 서스테인전극들(Z)에 제2 Z 네가티브 램프파형(NRZ2)이 인가된다. 제2 Y 네가티브 램프파형(NRY2)의 전압은 정극성 서스테인전압(Vs)으로부터 부극성의 -V2 전압까지 낮아진다. 제2 Z 네가티브 램프파형(NRZ2)의 전압은 정극성 서스테인전압(Vs)으로부터 0V나 기저전압까지 낮아진다. -V2 전압은 프리 리셋기간(PRERP)의 -V1 전압과 동일하거나 다르게 설정될 수 있다. 이 셋다운기간(SD) 동안, 스캔전극들(Y)과 서스테인전극들(Z)의 전압은 동시에 낮아지므로 그들 사이에 방전이 일어나지 않는 반면 스캔전극들(Y)과 어드레스전극들(X) 사이에 암방전이 발생된다. 이 암방전에 의해 스캔전극들(Y) 상에 쌓여 있던 부극성 벽전하들 중에서 과도 벽전하가 소거되고 어드레스전극들(X) 상에 쌓여 있던 정극성 벽전하들 중에서 과도 벽전하가 소거된다. 그 결과, 전 방전셀들은 도 10c와 같은 벽전하 분포를 균일하게 갖게 된다. 도 10c의 벽전하 분포는 스캔전극들(Y) 상에 부극성 벽전하가 충분히 쌓여 있고 어드레스전극들 (X) 상에 정극성 벽전하가 충분히 쌓여 있기 때문에 스캔전극들(Y)과 어드레스전극들(X) 사이의 갭전압을 방전점화전압(Vf)에 가깝게 상승시킨다. 따라서, 전 방전셀들의 벽전하 분포는 셋다운기간(SD) 직후에 어드레스 최적 조건으로 조정된다.

어드레스기간(AP)에는 부극성의 스캔펄스(-SCNP)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 그 스캔펄스(-SCNP)에 동기되어 어드레스전극들(X)에 정극성의 데이터펄스(DP)가 인가된다. 스캔펄스(-SCNP)의 전압은 0V나 그와 가까운 부극성 스캔바이어스전압(Vyb)으로부터 부극성의 스캔전압(-Vy)까지 낮아지는 스캔전압(Vsc)이다. 이 어드레스기간 동안(AP), 서스테인전극들(Z)에는 정극성 서스테인전압(Vs)보다 낮은 정극성 Z 바이어스 전압(Vzb)이 공급된다. 리셋기간(RP)의 직후에 전 방전셀들이 어드레스 최적조건으로 갭전압이 조정된 상태에서, 스캔전압(Vsc)과 데이터전압(Va)이 인가되는 온셀들 내에는 스캔전극들(Y)과 어드레스전극들(X) 사이의 갭전압이 방전점화전압(Vf)을 초과하면서 그 전극들(Y, X) 사이에서만 어드레스방전이 발생된다. 어드레스 방전이 발생된 온셀들 내의 벽전하 분포는 도 10d와 같다. 어드레스 방전이 일어난 직후, 온셀들 내의 벽전하 분포는 어드레스 방전에 의해 스캔전극들(Y) 상에 정극성 벽전하가 쌓이고 어드레스전극들(X) 상에 부극성 벽전하가 쌓이면서 도 10e와 같이 변한다.

한편, 어드레스전극들(X)에 0V나 기저전압이 인가되거나 스캔전극들(Y)에 0V나 스캔바이어스전압(Vyb)이 인가되는 오프셀들은 갭전압이 방전점화전압 미만이다. 따라서, 어드레스 방전이 발생되지 않은 오프셀들은 그 벽전하 분포가 실질적으로 도 10c의 상태를 유지한다.

서스테인기간(SP)에는 스캔전극들(Y)과 서스테인전극들(Z)에 정극성 서스테인전압(Vs)의 서스테인펄스들(FIRSTSUSP, SUSP, LSTSUSP)이 교대로 인가된다. 서스테인기간(SP) 동안 어드레스전극들(X)에는 0V나 기저전압이 공급된다. 스캔전극들(Y)과 서스테인전극들(Z) 각각에 첫 번째 인가되는 서스테인펄스(FSTSUSP)는 서스테인방전개시가 안정하게 되도록 그 펄스폭이 정상 서스테인펄스(SUSP)에 비하여 넓게 설정된다. 또한, 마지막 서스테인펄스(LSTSUSP)는 서스테인전극들(Z)에 인가되는 데, 셋업기간(SU)의 초기상태에서 서스테인전극들(Z)에 부극성 벽전하를 충분히 쌓기 위하여 그 펄스폭이 정상 서스테인펄스(SUSP)에 비하여 넓게 설정된다. 이 서스테인기간 동안 어드레스방전에 의해 선택된 온셀들은 도 10e의 벽전하 분포의 도움을 받아 매 서스테인펄스(SUSP) 마다 스캔전극들(Y)과 서스테인전극들(Z) 사이에서 서스테인방전이 일어난다. 이에 반하여, 오프셀들은 서스테인기간(SP)의 초기 벽전하분포가 도 10c와 같으므로 서스테인펄스들(FIRSTSUSP, SUSP, LSTSUSP)이 인가되어도 그 갭전압이 방전점화전압(Vf) 미만으로 낮게 유지되어 방전이 일어나지 않는다.

서스테인방전시 발생되는 공간전하의 양을 줄이기 위하여, 각 서스테인펄스들(FIRSTSUSP, SUSP, LSTSUSP)의 상승기간과 하강기간은 대략 340ns±20ns 정도로 비교적 길게 한다.

도 9의 구동파형은 첫 번째 서브필드에만 한정되는 것이 아니라 그 첫 번째 서브필드를 포함한 여러 개의 초기 서브필드들에 적용될 수 있고, 한 프레임기간에 포함된 전 서브필드들에 적용될 수도 있다.

도 11은 본 발명의 제3 실시예에 따른 플라즈마 표시장치의 구동방법에서 n-1(단, n은 2 이상의 양의 정수) 번째 서브필드(SFn)의 서스테인기간(SP)과 n 번째 서브필드(SFn) 동안 도 2와 같은 PDP에 공급되는 구동파형을 나타낸다. 도 11의 구동파형에 대하여 도 12 및 도 13의 벽전하 분포를 결부하여 설명하기로 한다.

도 11을 참조하면, n 번째 서브필드(SFn)는 n-1 번째 서브필드(SFn-1) 예를 들면, 첫 번째 서브필드에서 서스테인기간 직후에 형성된 벽전하 분포를 이용하여 PDP의 전 셀들을 초기화한다.

n-1 번째 서브필드(SFn-1)와 n 번째 서브필드(SFn) 각각은 서스테인전극들(Z) 상에 부극성 벽전하가 충분히 쌓여진 벽전하 분포의 도움을 받아 전 셀들을 초기화하기 위한 리셋기간(RP)과, 셀을 선택하기 위한 어드레스기간(AP) 및 선택된 셀들의 방전을 유지시키기 위한 서스테인기간(SP)을 포함한다.

n-1 번째 서브필드(SFn-1)의 서스테인기간에서, 마지막 서스테인펄스(LSTSUSP3)는 서스테인전극들(Z)에 인가된다. 이 때 스캔전극들(Y)과 어드레스전극들(X)에는 0V나 기저전압이 인가된다. 마지막 서스테인펄스(LSTSUSP3)의 펄스폭에 해당하는 공간전하 감쇠기간(Tdecay3)은 공간전하들이 벽전하로 변할 수 있을 정도의 충분한 시간으로 설정되어 온셀들 내에서 서스테인방전을 유도함과 아울러 n 번째 서브필드(SFn)의 리셋기간(RP) 전에 방전셀들 내의 공간전하를 소거시키는 역할을 한다. 이를 위하여, 마지막 서스테인펄스(LSTSUSP3)가 서스테인전압(Vs)으로 유지되는 공간전하 감쇠기간(Tdecay3)은 대략 300μs±50μs 정도로 설정된다.

마지막 서스테인펄스(LSTSUSP3)에 의해 발생되는 스캔전극들(Y)과 서스테인 전극들(Z) 사이에서의 방전으로 인하여, 도 12와 같이 공간전하들이 거의 없이 스캔전극들(Y) 상에는 정극성 벽전하들이 충분히 쌓이게 되고 서스테인전극들(Z) 상에는 부극성 벽전하들이 쌓이게 된다.

n 번째 서브필드(SFn)의 셋업기간(SU)에는 도 12의 벽전하 분포를 이용하여 전 셀들에 암방전을 일으켜 전 셀들의 벽전하 분포를 도 10b와 같은 벽전하 분포로 전 셀들을 초기화한다. 이 셋업기간(SU)과, 그 이후의 셋다운 초기화, 어드레스 및 서스테인동작은 도 9의 구동파형과 실질적으로 동일하다.

본 발명의 제3 실시예에 따른 플라즈마 표시장치와 그 구동방법은 고온환경에서 공간전하들을 벽전하로 변하게 하여 고온환경에서 벽전하 분포를 안정적으로 초기화하며, 이전 서브필드의 서스테인기간과 그 다음 서브필드의 리셋기간 사이에 벽전하를 소거하기 위한 소거기간 없이 이전 서브필드의 마지막 서스테인방전에 이어서 곧 바로 다음 서브필드의 셋업기간으로 이어진다. 서스테인방전은 강한 글로우 방전(Glow discharge)이므로 스캔전극들(Y)과 서스테인전극들(Z)에 충분히 많은 벽전하들을 쌓게 되고 스캔전극들(Y) 상의 정극성 벽전하와 서스테인전극들(Z) 상의 부극성 벽전하 각각의 극성을 안정되게 유지할 수 있다.

도 13은 마지막 서스테인방전이나 프리 리셋기간(PRERP)의 방전에 의해 형성되는 셀의 갭전압 상태를 나타낸 것이다.

도 13을 참조하면, 마지막 서스테인펄스(LSTSUSP)나 프리 리셋기간(PRERP)의 파형들(NRY1, PRZ, NRZ1)에 의해 스캔전극(Y)과 서스테인전극(Z) 사이에 방전이 일어나게 되어 셀 내에는 셋업기간(SU) 직전에 스캔전극(Y)으로부터 서스테인전극(Z) 으로 향하는 전계에 의한 Y-Z간 초기 갭전압(Vgini-yz)이 형성됨과 아울러 스캔전극(Y)으로부터 어드레스전극(X)으로 향하는 Y-Z간 초기 갭전압(Vgini-yx)이 형성된다.

방전셀들은 셋업기간(SU) 전에 이미 도 13과 같은 벽전하 분포에 의해 Y-Z 간 초기 갭전압(Vgini-yz)이 형성되어 있으므로 방전점화전압(Vf)과 Y-Z간 초기 갭전압(Vgini-yz)의 차만큼 외부에서 전압을 인가하면 셋업기간(SU) 동안 셀 내에서 암방전이 발생된다. 이를 수학식으로 표현하면 아래의 수학식 5와 같다.

Vyz ≥Vf-(Vgini-yz)

여기서, 'Vyz'는 셋업기간(SU) 동안 스캔전극들(Y)과 서스테인전극들(Z)에 인가되는 외부전압(이하, "Y-Z간 외부전압"이라 한다)으로써 도 9 및 도 11의 구동 파형에서 스캔전극들(Y)에 인가되는 포지티브 램프파형(PRY1, PRY2)의 전압과 서스테인전극들(Z)에 인가되는 0V이다.

수학식 5와 도 14에서 알 수 있는 바, 셋업기간(SU) 동안 Y-Z 간 외부전압(Vyz)이 방전점화전압(Vf)과 Y-Z간 초기 갭전압(Vgini-yz)의 차 이상으로 충분히 높이면 넓은 구동마진으로 방전셀들 내에서 암방전이 안정되게 일어날 수 있다.

본 발명의 제3 실시예에 따른 플라즈마 표시장치에 있어서, 각 서브필드별 리셋기간에서 발생되는 발광양은 종래에 비하여 매우 작아진다. 이는 각 서브필드들의 리셋기간 동안 셀 내에서 발생하는 방전의 횟수가 종래에 비하여 작고 특히, 면방전의 횟수가 작기 때문이다.

표 2는 도 9의 구동파형에서 설명된 첫 번째 서브필드의 프리 리셋기간(PRERP)과 리셋기간(RP)에서 발생되는 방전의 형태와 발생 횟수를 정리한 것이고, 표 3은 도 11의 구동파형에서 설명된 프리리셋기간(PRERP)이 없는 나머지 서브필드들 각각의 리셋기간(RP)에서 발생되는 방전의 형태와 발생 횟수를 정리한 것이다.

표 2에서 알 수 있는 바, 도 9의 첫 번째 서브필드 구동파형은 프리 리셋기간(PRERP)과 리셋기간(RP)을 거치면서 최대 3 회의 대향방전과 2 회의 면방전이 발생한다. 그 이후의 서브필드들에서는 표 3과 같이 리셋기간(RP) 동안 1회의 대향 방전과 최대 2 회의 면방전이 발생하고, 이전 서브필드에서 꺼진 오프셀인 경우에 1 회의 대향방전만이 발생된다. 이러한 방전 횟수와 방전 형태의 차이로 인하여, 본 발명의 제3 실시예에 따른 플라즈마 표시장치는 종래의 플라즈마 표시장치에 비하여 한 프레임 기간을 12 개의 서브필드들로 시분할 구동하는 경우에 블랙화면의 휘도가 1/3 이하로 낮아진다. 따라서, 본 발명에 따른 플라즈마 표시장치는 종래에 비하여 낮은 암실 콘트라스트 값으로 블랙화면을 표시할 수 있으므로 보다 선명하게 영상을 표시할 수 있다.

리셋기간(RP)에서 발생되는 방전의 횟수가 작다는 것은 방전셀 내에서 벽전하의 변동이나 극성 변화가 작다는 것을 의미한다. 예를 들면, 종래의 플라즈마 표시장치에서는 도 15와 같이 n-1 번째 서브필드(SFn-1)의 마지막 서스테인 방전 직후로부터 n 번째 서브필드(SFn)의 셋다운기간(SD)의 암방전 직후까지 서스테인전극들(Z) 상의 벽전하가 정극성 -> 소거 & 부극성(도 4a) -> 정극성(도 4b) -> 부극성(도 4c)으로 그 극성이 변한다. 이에 비하여, 본 발명에 따른 플라즈마 표시장치에서는 도 16과 같이 n-1 번째 서브필드(SFn-1)의 마지막 서스테인 방전 직후로부터 n 번째 서브필드(SFn)의 셋다운기간(SD)의 암방전 직후까지 서스테인전극들(Z) 상의 벽전하 극성이 부극성으로 유지된다. 즉, 본 발명에 따른 플라즈마 표시장치는 초기화과정에서 서스테인전극들(X) 상의 벽전하 극성이 도 10a, 도 10b 및 도 10c에서와 같이 부극성으로 일정하게 유지되면서 어드레스기간(AP)으로 진행된다.

도 17은 본 발명의 제4 실시예에 따른 플라즈마 표시장치의 구동방법에서 첫 번째 서브필드기간의 구동파형을 나타낸다. 도 18은 본 발명의 제4 실시예에 따른 플라즈마 표시장치의 구동방법에서 n-1(단, n은 2 이상의 양의 정수) 번째 서브필드(SFn)의 서스테인기간(SP)과 n 번째 서브필드(SFn) 동안의 구동파형을 나타낸다.

도 17 및 도 18을 참조하면, 본 발명에 따른 플라즈마 표시장치의 구동방법에서 각각의 서브필드들은 셋다운기간(SD) 동안 0V나 기저전압(GND)으로부터 낮아지는 전압을 스캔전극들(Y)에 인가하여 셋업기간(SU)에서 초기화된 전 방전셀들의 벽전하 분포를 균일하게 한다.

첫 번째 서브필드는 도 17과 같이 프리 리셋기간(PRERP), 리셋기간(RP), 어레스기각(AP) 및 서스테인기간(SP)을 포함하며, 그 이외의 서브필드들(SFn)은 도 18과 같이 리셋기간(RP), 어드레스기각(AP) 및 서스테인기간(SP)을 포함한다.

첫 번째 서브필드에서 프리 리셋기간(PRERP)은 공간전하를 벽전하로 변하게 하여 공간전하들을 소거함과 아울러 도 10a와 같은 벽전하 분포를 각 방전셀들 내에 형성하기 위하여, 모든 서스테인전극들(Z)에 정극성의 서스테인전압(Vs)이 인가된 후, 소정시간(Td2)이 경과한 시점부터 모든 스캔전극들(Y)에 0V나 기저전압(GND)으로부터 부극성의 -V1 전압까지 낮아지는 제1 Y 네가티브 램프파형(NRY1)이 인가된다.

첫 번째 서브필드를 제외한 n 번째 서브필드의 리셋기간(RP) 이전에 서스테인전극들(Z)에 인가되는 마지막 서스테인펄스(LSTSUSP3)는 대략 300μs±50μs 정도의 공간전하 감쇠기간(Tdecay3) 동안 정극성 서스테인전압(Vs)을 유지한다. 공간전하 감쇠기간(Tdecay3) 동안 공간전하들이 벽전하로 변하여 소건된다.

각 서브필드들(SFn-1, SFn)에서 리셋기간(RP)의 셋다운기간(SD)에는 제2 Y 네가티브 램프파형(NRY2)이 스캔전극들(Y)에 인가됨과 동시에, 서스테인전극들(Z)에 제2 Z 네가티브 램프파형(NRZ2)이 인가된다. 제2 Y 네가티브 램프파형(NRY2)의 전압은 전술한 실시예들과 달리 0V나 기저전압(GND)으로부터 부극성의 -V2 전압까지 낮아진다. 제2 Z 네가티브 램프파형(NRZ2)의 전압은 정극성 서스테인전압(Vs)으로부터 0V나 기저전압까지 낮아진다. 이 셋다운기간(SD) 동안, 스캔전극들(Y)과 서스테인전극들(Z)의 전압은 동시에 낮아지므로 그들 사이에 방전이 일어나지 않는 반면 스캔전극들(Y)과 어드레스전극들(X) 사이에 암방전이 발생된다. 이 암방전에 의해 스캔전극들(Y) 상에 쌓여 있던 부극성 벽전하들 중에서 과도 벽전하가 소거되고 어드레스전극들(X) 상에 쌓여 있던 정극성 벽전하들 중에서 과도 벽전하가 소거된다. 한편, 제2 Z 네가티브 램프파형(NRZ2)은 생략될 수도 있다.

제2 Y 네가티브 램프파형(NRY2)의 전압이 0V나 기저전압으로부터 낮아지게 되면 전술한 실시예들에 비하여 셋다운기간(SD)이 짧아진다. 또한, 제2 Y 네가티브 램프파형(NRY2)의 전압이 0V나 기저전압으로부터 낮아져도 스캔전극들(Y)과 서스테인전극들(Y) 간의 전압차이가 작기 때문에 이 실시예의 플라즈마 표시장치는 스캔전극들(Y)과 서스테인전극들(Z) 사이의 방전을 더 효과적으로 억제하면서 초기화를 더 안정하게 할 수 있다. 따라서, 이 실시예는 셋다운기간(SD)의 축소로 인하여 구동시간이 더 확보될 수 있고 셋다운기간(SD)의 초기화동작이 보다 안정하게 이루어진다.

서스테인방전시 발생되는 공간전하의 양을 줄이기 위하여, 각 서스테인펄스 들(FIRSTSUSP, SUSP, LSTSUSP)의 상승기간과 하강기간은 대략 340ns±20ns 정도로 비교적 길게 한다.

도 19는 본 발명의 제5 실시예에 따른 플라즈마 표시장치의 구동방법을 나타내는 구동파형의 파형도로써 고온환경에 적용되는 구동파형의 파형도이다.

도 19를 참조하면, 본 발명에 따른 플라즈마 표시장치의 구동방법은 n-1 번째 서브필드(SFn-1)의 후기 동안, 서스테인전극들(Z)에 대략 300μs±50μs의 공간전하 감쇠기간(Tdecay3) 동안 정극성 서스테인전압을 유지하는 마지막 서스테인펄스(LSTSUSP)를 인가한 후, 그 서스테인전극들(Z)에 0V나 기저전압(GND)을 인가한다.

그리고 본 발명에 따른 플라즈마 표시장치의 구동방법은 모든 서스테인전극들(Z)에 정극성의 서스테인전압(Vs)을 다시 인가한 후, 소정시간(Td2)이 경과한 시점부터 모든 스캔전극들(Y)에 0V나 기저전압(GND)으로부터 부극성의 -V1 전압까지 낮아지는 제1 Y 네가티브 램프파형(NRY1)을 인가한다. 따라서, 서스테인전극들(Z)의 전압이 서스테인전압(Vs)으로 유지되는 상태에서, 스캔전극들(Y)에 제1 Y 네가티브 램프파형(NRY1)이 인가된다. 이어서, 본 발명에 따른 플라즈마 표시장치의 구동방법은 스캔전극들(Y)에 0V나 기저전압(GND)을 인가한 후에 서스테인전극들(Z)에 서스테인전압(Vs)부터 0V나 기저전압(GND)까지 전압이 점진적으로 낮아지는 제1 Z 네가티브 램프파형(NRZ1)을 인가한다.

이러한 일련의 구동파형에 의해 고온환경에서 발생되는 공간전하들이 n 번째 서브필드(SFn) 이전에 거의 소거되거나 벽전하로 변하게 되며 도 10a와 같은 벽전하 분포로 각 방전셀들이 초기화된다.

도 20은 본 발명의 실시예에 따른 플라즈마 표시장치를 설명하기 위한 블록도이다.

도 20를 참조하면, 본 발명의 실시예에 따른 플라즈마 표시장치는 PDP(200)와, PDP(200)의 온도를 감지하기 위한 온도센서(206)와, PDP(200)의 어드레스전극들(X1 내지 Xm)에 데이터를 공급하기 위한 데이터구동부(202)와, PDP(200)의 스캔전극들(Y1 내지 Yn)을 구동하기 위한 스캔구동부(203)와, PDP(200)의 서스테인전극들(Z)을 구동하기 위한 서스테인구동부(204)와, PDP(200)의 온도에 따라 각 구동부(202, 183, 184)를 제어하기 위한 타이밍콘트롤러(201)와, 각 구동부(202, 183, 184)에 필요한 구동전압을 발생하기 위한 구동전압 발생부(205)를 구비한다.

온도센서(206)는 PDP의 온도를 감지하여 감지전압을 발생하고 그 감지전압을 디지털신호로 변환하여 타이밍 콘트롤러(206)에 공급한다.

데이터구동부(202)에는 도시하지 않은 역감마보정회로, 오차확산회로 등에 의해 역감마보정 및 오차확산 된 후, 서브필드 맵핑회로에 의해 미리 설정된 서브필드 패턴에 맵핑된 데이터가 공급된다. 이 데이터구동부(202)는 도 7, 도 8, 도 9, 도 11, 도 17, 도 18 및 도 19와 같이 프리리셋기간(PRERP), 리셋기간(RP) 및 서스테인기간(SP)에 0V나 기저전압을 어드레스전극들(X1 내지 Xm)에 인가한다. 또 한, 데이터구동부(202)는 타이밍콘트롤러(201)의 제어 하에 각 서브필드의 어드레스기간(AP) 동안 데이터를 샘플링하고 래치한 다음, 그 데이터 전압(Va)을 어드레스전극들(X1 내지 Xm)에 공급한다.

스캔구동부(203)는 타이밍 콘트롤러(201)의 제어 하에 도 7, 도 8, 도 9, 도 11, 도 17, 도 18 및 도 19와 같이 프리리셋기간(PRERP)과 리셋기간(RP)에 전 방전셀들을 초기화하기 위하여 램프파형(NRY1, PRY1, PRY2, NRY2)을 스캔전극들(Y1 내지 Yn)에 공급한 후, 어드레스기간(AP) 동안 데이터가 공급되는 스캔라인을 선택하기 위하여 스캔펄스(SCNP)를 스캔전극들(Y1 내지 Yn)에 순차적으로 공급한다. 그리고 스캔구동부(203)는 PDP가 고온일 때 서스테인기간(SP)에 선택된 온셀들 내에서 서스테인방전이 일어날 수 있게 하기 위하여 상승기간과 하강기간이 대략 340ns±20ns 정도인 서스테인펄스들(FSTSUSP, SUSP)를 스캔전극들(Y1 내지 Yn)에 공급한다.

서스테인구동부(204)는 타이밍 콘트롤러(201)의 제어 하에 도 6, 도 8, 도 14 내지 도 23과 같이 프리리셋기간(PRERP)과 리셋기간(RP)에 전 방전셀들을 초기화하기 위하여 램프파형(NRZ1, NRZ2)을 서스테인전극들(Z)에 공급한 후, 어드레스기간(AP)에 Z 바이어스전압(Vzb)을 서스테인전극들(Z)에 공급한다. 그리고 서스테인구동부(204)는 서스테인기간(SP)에 스캔구동부(203)와 교대로 동작하여 서스테인펄스(FSTSUSP, SUSP, LSTSUSP)를 서스테인전극들(Z)에 공급한다. 이 서스테인구동부(204)에서 발생되는 마지막 서스테인펄스(LSTSUSP)의 펄스폭은 PDP가 고온일 때 300μs±50μs로 길게 되고, 각 서스테인펄스(FSTSUSP, SUSP, LSTSUSP)의 상승기간 과 하강기간은 대략 340ns±20ns 정도로 된다.

타이밍 콘트롤러(201)는 수직/수평 동기신호와 클럭신호를 입력받아 각 구동부(202, 183, 184)에 필요한 타이밍제어신호(CTRX, CTRY, CTRZ)를 발생하고 그 타이밍제어신호(CTRX, CTRY, CTRZ)를 해당 구동부(202, 183, 184)에 공급함으로써 각 구동부(202, 183, 184)를 제어한다. 데이터구동부(202)에 공급되는 타이밍제어신호(CTRX)에는 데이터를 샘플링하기 위한 샘플링클럭, 래치제어신호, 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 스캔구동부(203)에 인가되는 타이밍제어신호(CTRY)에는 스캔구동부(203) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다. 그리고 서스테인구동부(204)에 인가되는 타이밍제어신호(CTRZ)에는 서스테인구동부(204) 내의 에너지 회수회로와 구동 스위치소자의 온/오프타임을 제어하기 위한 스위치제어신호가 포함된다.

그리고 타이밍 콘트롤러(201)는 온도센서(206)의 출력전압을 입력받아 PDP(200)의 온도가 고온일 때, 마지막 서스테인펄스(LSTSUSP)의 펄스폭이 300μs±50μs 정도로 길게 되도록 스캔구동부(203)와 서스테인구동부(204)를 제어하고, 각 서스테인펄스들(FSTSUSP, SUSP, LSTSUSP)의 상승기간과 하강기간이 340ns±20ns 정도로 되도록 스캔구동부(203)와 서스테인구동부(204)를 제어한다. 또한, 타이밍 콘트롤러(201)는 제1 Y 네가티브 램프파형(NRY1)에 앞서 서스테인전극들(Z)에 정극성 서스테인전압(Vs)이 공급되도록 스캔구동부(203)와 서스테인구동부(204)를 제어한다.

구동전압 발생부(205)는 PDP(200)에 공급되는 구동전압들 즉, 도 6, 도 8, 도 14 내지 도 23에 도시된 Vry, Vs, -V1, -V2, -Vy, Va, Vyb, Vzb 등을 발생한다. 이러한 구동전압들은 PDP(200)의 해상도, 모델 등에 따라 달라지는 방전특성이나 방전가스 조성에 따라 달라질 수 있다.

상술한 바와 같이, 본 발명에 따른 플라즈마 표시장치와 그 구동방법은 PDP의 주위 온도가 고온이면, 마지막 서스테인펄스(LSTSUSP)의 펄스폭을 300μs±50μs 정도로 길게 하거나, 서스테인펄스의 상승기간과 하강기간을 340ns±20ns 정도로 길게 하거나, 혹은 제1 Y 네가티브 램프파형(NRY1)에 앞서 서스테인전극들(Z)에 정극성 서스테인전압(Vs)을 공급하여 서스테인방전에서 발생되는 공간전하의 양을 줄이고 그 공간전하를 감쇠(Decay)시켜 고온환경에서 PDP의 방전을 안정화한다. 또한, 본 발명에 따른 플라즈마 표시장치와 그 구동방법은 방전셀을 초기화하기에 앞서 그 방전셀 내의 스캔전극 상에 충분하게 정극성 벽전하를 쌓고 서스테인전극 상에 충분하게 부극성 벽전하를 쌓음으로써 오방전, 미스방전 및 이상방전을 예방할 수 있으며, 초기화과정에서 발생되는 방전 횟수를 줄여 암실 콘트라스트를 높이며 동작마진을 넓힐 수 있다. 나아가, 본 발명에 따른 셋다운기간에 발생되는 네가티브 램프파형의 전압을 0V나 기저전압으로부터 낮춤으로써 셋다운기간을 줄여 구동시간을 확보할 수 있으며, 셋다운기간에 어드레스전극에 정극성 바이어스전압을 인가하여 스캔전극과 어드레스전극 사이에서 발생되는 암방전의 방전시간을 길게 하 여 전 방전셀들 내의 벽전하 분포를 균일하게 할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims

한 프레임기간을 다수의 서브필드로 시분할하여 제1 전극, 제2 전극 및 제3 전극을 가지는 플라즈마 디스플레이 패널을 구동하여 영상을 표시하는 플라즈마 표시장치에 있어서,

상기 제1 및 제2 전극에 교대로 서스테인펄스를 공급하여 방전셀 내에 방전을 일으키는 구동부와;

상기 플라즈마 디스플레이 패널의 온도를 감지하는 센서와;

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 n(n은 양의 정수)-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간을 상온에 비하여 더 길게 하는 제어부를 구비하는 것을 특징으로 하는 플라즈마 표시장치.
제 1 항에 있어서,

상기 제어부는,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 n-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 상기 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간을 대략 300μs±50μs 로 제어하는 것을 특징으로 하는 플라즈마 표시장치.
제 1 항에 있어서,

상기 구동부는,

상기 마지막 서스테인펄스와 상기 초기화신호를 상기 제1 전극에 공급하고;

상기 마지막 서스테인펄스와 상기 초기화신호 사이의 기간 동안 상기 제2 전극에 방전셀 내의 전하를 소거하기 위한 소거신호를 공급하는 것을 특징으로 하는 플라즈마 표시장치.
제 3 항에 있어서,

상기 구동부는,

상기 소거신호가 상기 제2 전극에 공급되는 동안 상기 제1 전극에 기저전압을 공급하는 것을 특징으로 하는 플라즈마 표시장치.
제 1 항에 있어서,

상기 제어부는,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 서스테인펄스의 상승기간과 하강기간을 대략 340ns±20ns 로 제어하는 것을 특징으로 하는 플라즈마 표시장치.
한 프레임기간을 다수의 서브필드로 시분할하여 제1 전극, 제2 전극 및 제3 전극을 가지는 플라즈마 디스플레이 패널을 구동하여 영상을 표시하는 플라즈마 표 시장치에 있어서,

상기 제1 및 제2 전극에 교대로 서스테인펄스를 공급하여 방전셀 내에 방전을 일으키는 구동부와;

상기 플라즈마 디스플레이 패널의 온도를 감지하는 센서와;

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 마지막 서스테인펄스의 펄스폭을 상온에 비하여 더 길게 제어하는 제어부를 구비하는 것을 특징으로 하는 플라즈마 표시장치.
제 6 항에 있어서,

상기 제어부는,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 서스테인기간 동안 발생되는 마지막 서스테인펄스의 펄스폭을 대략 300μs±50μs 로 제어하는 것을 특징으로 하는 플라즈마 표시장치.
제 6 항에 있어서,

상기 구동부는,

상기 제1 전극에 상기 마지막 서스테인펄스를 인가하고;

상기 마지막 서스테인펄스에 이어서 상기 제1 전극에 전압이 점진적으로 낮아지는 램프파형의 신호를 인가하는 것을 특징으로 하는 플라즈마 표시장치.
제 6 항에 있어서,

상기 제어부는,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 n(n은 양의 정수)-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간을 상온에 비하여 더 길게 제어하는 것을 특징으로 하는 플라즈마 표시장치.
제 9 항에 있어서,

상기 제어부는,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 n-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 상기 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간은 대략 300μs±50μs 인 것을 특징으로 하는 플라즈마 표시장치.
제 6 항에 있어서,

상기 제어부는,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 서스테인펄스의 상승기간과 하강기간을 대략 340ns±20ns 로 제어하는 것을 특징으로 하는 플라즈마 표시장치.
한 프레임기간을 다수의 서브필드로 시분할하여 제1 전극, 제2 전극 및 제3 전극을 가지는 플라즈마 디스플레이 패널을 구동하여 영상을 표시하는 플라즈마 표시장치에 있어서,

상기 플라즈마 디스플레이 패널의 온도를 감지하는 센서와;

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 제2 전극에 정극성 전압을 인가한 상태에서 전압이 점진적으로 낮아지는 네가티브 램프파형을 상기 제1 전극에 인가하여 방전셀을 1차 초기화하는 프리리셋 구동부와;

리셋기간 동안 상기 전압이 점진적으로 상승하는 포지티브 램프파형과 전압이 점진적으로 낮아지는 제2 네가티브 램프파형을 상기 제1 전극에 인가하여 상기 1차 초기화된 방전셀을 2차 초기화하는 리셋 구동부와;

어드레스기간 동안 상기 제1 전극에 스캔펄스를 인가하고 상기 제3 전극에 데이터를 인가하여 상기 방전셀을 선택하는 어드레스 구동부와;

서스테인기간 동안 상기 제1 및 제2 전극에 서스테인펄스들을 교대로 인가하여 상기 선택된 방전셀에 대하여 방전을 일으키는 서스테인 구동부를 구비하는 것을 특징으로 하는 플라즈마 표시장치.
제 12 항에 있어서,

상기 서스테인 구동부는,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 서스테인기간 동안 발생되는 마지막 서스테인펄스의 펄스폭을 상온에 비하여 더 길게 하는 것을 특징 으로 하는 플라즈마 표시장치.
제 13 항에 있어서,

상기 서스테인 구동부는,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 마지막 서스테인펄스의 펄스폭을 대략 300μs±50μs 로 하는 것을 특징으로 하는 플라즈마 표시장치.
제 12 항에 있어서,

상기 서스테인 구동부는,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 n(n은 양의 정수)-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간을 상온에 비하여 더 길게 하는 것을 특징으로 하는 플라즈마 표시장치.
제 15 항에 있어서,

상기 서스테인 구동부는,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 n-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 상기 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간을 대략 300μs±50μs 로 하는 것을 특징으로 하는 플라즈마 표시장치.
제 15 항에 있어서,

상기 서스테인 구동부는,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 서스테인기간 동안 공급되는 서스테인펄스의 상승기간과 하강기간을 대략 340ns±20ns 로 하는 것을 특징으로 하는 플라즈마 표시장치.
한 프레임기간을 다수의 서브필드로 시분할하여 제1 전극, 제2 전극 및 제3 전극을 가지는 플라즈마 디스플레이 패널을 구동하여 영상을 표시하는 플라즈마 표시장치의 구동방법에 있어서,

제1 및 제2 전극에 교대로 서스테인펄스를 공급하여 방전셀 내에 방전을 일으키는 단계와;

상기 플라즈마 디스플레이 패널의 온도를 감지하는 단계와;

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 n(n은 양의 정수)-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간을 상온에 비하여 더 길게 하는 단계를 포함하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
제 18 항에 있어서,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 n-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 상기 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간은 대략 300μs±50μs 인 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
제 18 항에 있어서,

상기 마지막 서스테인펄스와 상기 초기화신호를 상기 제1 전극에 공급하는 단계와;

상기 마지막 서스테인펄스와 상기 초기화신호 사이의 기간 동안 상기 제2 전극에 방전셀 내의 전하를 소거하기 위한 소거신호를 공급하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
제 20 항에 있어서,

상기 소거신호가 상기 제2 전극에 공급되는 동안 상기 제1 전극에 기저전압을 공급하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
제 18 항에 있어서,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 서스테인기간 동안 공급되는 서스테인펄스의 상승기간과 하강기간은 대략 340ns±20ns 인 것을 특징으로 하는 플라즈마 표시장치의 구동 방법.
한 프레임기간을 다수의 서브필드로 시분할하여 제1 전극, 제2 전극 및 제3 전극을 가지는 플라즈마 디스플레이 패널을 구동하여 영상을 표시하는 플라즈마 표시장치의 구동방법에 있어서,

상기 제1 및 제2 전극에 교대로 서스테인펄스를 공급하여 방전셀 내에 방전을 일으키는 단계와;

상기 플라즈마 디스플레이 패널의 온도를 감지하는 단계와;

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 마지막 서스테인펄스의 펄스폭을 상온에 비하여 더 길게 하는 단계를 포함하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
제 23 항에 있어서,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 서스테인기간 동안 발생되는 마지막 서스테인펄스의 펄스폭은 대략 300μs±50μs 인 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
제 23 항에 있어서,

상기 제1 전극에 상기 마지막 서스테인펄스를 인가하는 단계와;

상기 마지막 서스테인펄스에 이어서 상기 제1 전극에 전압이 점진적으로 낮 아지는 램프파형의 신호를 인가하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
제 23 항에 있어서,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 n(n은 양의 정수)-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간을 상온에 비하여 더 길게 하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
제 26 항에 있어서,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 n-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 상기 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간은 대략 300μs±50μs 인 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
제 23 항에 있어서,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 서스테인기간 동안 공급되는 서스테인펄스의 상승기간과 하강기간은 대략 340ns±20ns 인 것을 특징으로 하는 플라즈마 표시장치의 구동 방법.
한 프레임기간을 다수의 서브필드로 시분할하여 제1 전극, 제2 전극 및 제3 전극을 가지는 플라즈마 디스플레이 패널을 구동하여 영상을 표시하는 플라즈마 표시장치의 구동방법에 있어서,

상기 플라즈마 디스플레이 패널의 온도를 감지하는 단계와;

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 제2 전극에 정극성 전압을 인가한 상태에서 전압이 점진적으로 낮아지는 네가티브 램프파형을 상기 제1 전극에 인가하여 방전셀을 1차 초기화하는 단계와;

리셋기간 동안 상기 전압이 점진적으로 상승하는 포지티브 램프파형과 상기 전압이 점진적으로 낮아지는 제2 네가티브 램프파형을 상기 제1 전극에 인가하여 상기 1차 초기화된 방전셀을 2차 초기화하는 단계와;

어드레스기간 동안 상기 제2 전극에 스캔펄스를 인가하고 상기 제3 전극에 데이터를 인가하여 상기 방전셀을 선택하는 단계와;

서스테인기간 동안 상기 제1 및 제2 전극에 서스테인펄스들을 교대로 인가하여 상기 선택된 방전셀에 대하여 방전을 일으키는 단계를 포함하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
제 29 항에 있어서,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 서스테인기간 동안 발생되는 마지막 서스테인펄스의 펄스폭을 상온에 비하여 더 길게 하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
제 30 항에 있어서,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 마지막 서스테인펄스의 펄스폭은 대략 300μs±50μs 인 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
제 29 항에 있어서,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 n(n은 양의 정수)-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간을 상온에 비하여 더 길게 하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
제 32 항에 있어서,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 n-1 번째 서브필드의 서스테인기간 동안 발생되는 마지막 서스테인펄스와 상기 n 번째 서브필드의 리셋기간 동안 발생되는 초기화신호 사이의 기간은 대략 300μs±50μs 인 것을 특징으로 하는 플라즈마 표시장치의 구동방법.
제 29 항에 있어서,

상기 플라즈마 디스플레이 패널의 온도가 고온일 때 상기 서스테인기간 동안 공급되는 서스테인펄스의 상승기간과 하강기간은 대략 340ns±20ns 인 것을 특징으로 하는 플라즈마 표시장치의 구동방법.