JP4320008B2 - プラズマディスプレイ装置及びその駆動方法 - Google Patents

Description

本発明は、プラズマディスプレイ装置に係り、より詳細には、誤放電及び異常放電を防止し、暗室コントラストを増加させ、動作マージンを拡大し、維持放電における下部基板壁電荷の影響を減らすプラズマディスプレイ装置及びその駆動方法に関する。

プラズマディスプレイ装置は、Ｈｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅなどの不活性混合ガスの放電時に発生する紫外線を用いて蛍光体を励起発光させることにより、画像を表示する。このようなプラズマディスプレイ装置は、薄膜化と大型化が容易であるうえ、最近の技術開発に負って画質が向上している。

図１では、プラズマディスプレイ装置は、画像の階調を具現するために、１フレームを発光回数の異なる複数のサブフィールドに分けて駆動を行う。各サブフィールドは、全画面を初期化するためのリセット期間と、走査ラインを選択するためのアドレス期間と、放電回数によって階調を具現する維持期間と、に分けられる。例えば、２５６階調で画像を表示しようとする場合、１／６０秒に該当するフレーム期間１６．６７ｍｓは、８個のサブフィールドＳＦ１〜ＳＦ８に分けられる。前記８個のサブフィールドＳＦ１〜ＳＦ８のそれぞれは、リセット期間、アドレス期間及び維持期間に分けられる。リセット期間とアドレス期間は各サブフィールド毎に同一である反面、維持期間とそれに割り当てられる維持パルスの個数は各サブフィールドにおいて２^ｎ（ｎ＝０,１,２,３,４,５,６,７）の割合で増加する。

図２は、従来の３電極交流面放電型プラズマディスプレイパネル（以下、「ＰＤＰ」とう）の電極配置を概略的に示す概略配置図である。

図２において、３電極交流面放電型ＰＤＰは、上部基板に形成された走査電極Ｙ１〜Ｙｎ及び維持電極Ｚと、下部基板に形成されて走査電極Ｙ１〜Ｙｎ及び維持電極Ｚと直交するアドレス電極Ｘ１〜Ｘｍと、を備える。

走査電極Ｙ１〜Ｙｎ、維持電極Ｚ及びアドレス電極Ｘ１〜Ｘｍの交差部には、赤色、緑及び青色のうちいずれか１つを表示するための放電セル１がマトリックス状に配置される。

走査電極Ｙ１〜Ｙｎと維持電極Ｚが形成された上部基板上には誘電体層とＭｇＯ保護層が積層される。

アドレス電極Ｘ１〜Ｘｍが形成された下部基板上には、隣接した放電セル１間に光学的、電気的干渉(electric confusion)を防止するための隔壁が形成される。下部基板と隔壁には蛍光体が形成されて紫外線によって励起されることで、可視光を放出する。

このＰＤＰにおいて、上部基板と下部基板との間に設けられた放電空間にはＨｅ＋Ｘｅ、Ｎｅ＋Ｘｅ、Ｈｅ＋Ｘｅ＋Ｎｅのような不活性混合ガスが注入される。

図３は、図２のようなＰＤＰに印加される駆動波形を示す。図３の駆動波形を図４ａ〜図４ｅの壁電荷分布に関連付けて説明する。

図３において、それぞれのサブフィールドＳＦｎ−１，ＳＦｎは、全画面の放電セル１を初期化するためのリセット期間ＲＰと、放電セルを選択するためのアドレス期間ＡＰと、選択された放電セル１の放電を維持するための維持期間ＳＰと、放電セル１内の壁電荷を消去するための消去期間ＥＰと、を含む

ｎ−１番目のサブフィールドＳＦｎ−１の消去期間ＥＰには、維持電極Ｚに消去ランプ波形ＥＲＲが印加される。この消去期間ＥＰ中に、走査電極Ｙとアドレス電極Ｘには０Ｖが印加される。消去ランプ波形ＥＲＲは電圧が０Ｖから正ランプ波形Ｖｓに次第に立ち上がる正ランプ波形である。この消去ランプ波形ＥＲＲにより、維持放電が起こったＯＮセル(on-cells)内の走査電極Ｙと維持電極Ｚとの間で消去放電が起こる。各放電セル１は消去期間ＥＰ直後に図４ａのような壁電荷分布を有する。

ｎ番目のサブフィールドＳＦｎが始まるリセット期間ＲＰのセットアップ期間ＳＵには、すべての走査電極Ｙに正ランプ波形ＰＲが印加され、且つ、維持電極Ｚとアドレス電極Ｘには０Ｖが印加される。セットアップ期間ＳＵの正ランプ波形ＰＲにより、走査電極Ｙの電圧は正維持電圧Ｖｓからそれより高いリセット電圧Ｖｒまで緩やかに上昇する。この正ランプ波形ＰＲにより、全画面の放電セル内において走査電極Ｙとアドレス電極Ｘとの間で光がほとんど発生しない暗放電(darkdischarge)が発生し、同時に走査電極Ｙと維持電極Ｚと間でも暗放電が起こる。このような暗放電の結果、セットアップ期間ＳＵ直後、図４ｂのように、アドレス電極Ｘと維持電極Ｚには正壁電荷が残り、走査電極Ｙには負壁電荷が残る。セットアップ期間ＳＵで暗放電が発生する間、走査電極Ｙと維持電極Ｚとの間、及び走査電極Ｙとアドレス電極Ｘとの間のギャップ電圧は、放電を起こさせる放電開始電圧(firiｎg voltagｅ)Ｖｆに近いところまで初期化される。

セットアップ期間ＳＵの次の、リセット期間ＲＰのセットダウン期間ＳＤでは、負ランプ波形ＮＲが走査電極Ｙに印加される。同時に、維持電極Ｚには正維持電圧Ｖｓが印加され、且つ、アドレス電極Ｘには０Ｖが印加される。負ランプ波形ＮＲにより、走査電極Ｙの電圧は正維持電圧Ｖｓから負消去電圧Ｖｅまで次第に降下する。この負ランプ波形ＮＲにより、全画面の全放電セル内において走査電極Ｙとアドレス電極Ｘとの間で暗放電が発生するとほぼ同時に、走査電極Ｙと維持電極Ｚとの間でも暗放電が発生する。このセットダウン期間ＳＤの暗放電の結果、各放電セル１内の壁電荷分布は、図４ｃのように最適のアドレス条件に変わる。このとき、各放電セル１内において、走査電極Ｙとアドレス電極Ｘからアドレス放電に不要な余剰壁電荷が消去され、所定量の壁電荷が残る。そして、負壁電荷が走査電極Ｙから移動して維持電極Ｚに蓄積されることにより、維持電極Ｚの正壁電荷の極性が負に反転する。リセット期間ＲＰのセットダウン期間ＳＤで暗放電が発生する間、走査電極Ｙと維持電極Ｚとの間、及び走査電極Ｙとアドレス電極Ｘとの間のギャップ電圧は放電開始電圧Ｖｆに近くなる。

アドレス期間ＡＰでは、負走査パルス−ＳＣＮＰが走査電極Ｙに順次に印加されると同時に、正データパルスＤＰが負走査パルス−ＳＣＮＰに同期してアドレス電極Ｘに印加される。走査パルス−ＳＣＮＰの電圧は０Ｖまたはそれに近い負走査バイアス電圧Ｖｙｂから負走査電圧−Ｖｙに降下する走査電圧Ｖｓｃである。データパルスＤＰの電圧は正データ電圧Ｖａである。このアドレス期間ＡＰ中に、維持電極Ｚには正維持電圧Ｖｓよりも低い正Ｚバイアス電圧Ｖｚｂが供給される。リセット期間ＲＰ直後にギャップ電圧が放電開始電圧Ｖｆに近く調整された状態で、走査電極Ｙとアドレス電極Ｘとの間のギャップ電圧が放電開始電圧Ｖｆを超過するとともに、走査電圧Ｖｓｃとデータ電圧Ｖａが印加されるＯＮセル(On-cells)内におけるその電極Ｙ，Ｘ間でアドレス放電が発生する。走査電極Ｙとアドレス電極Ｘとの間で発生した１次アドレス放電は、放電セル内で荷電粒子(charged particles)を発生させ、図４ｄのように走査電極Ｙと維持電極Ｚ間における２次放電を誘導する。図４ｅは、アドレス放電が発生したＯＮセル内における壁電荷の分布を示す。

アドレス放電が発生しないＯＦＦセル(Off-cells)における壁電荷の分布は、実質的に図４ｃの状態に維持される。

維持期間ＳＰでは、走査電極Ｙと維持電極Ｚに正維持電圧Ｖｓの維持パルスＳＵＳＰが交互に印加される。すると、アドレス放電によって選択されたＯＮセルは、図４ｅの壁電荷分布に起因して各維持パルスＳＵＳＰ毎に走査電極Ｙと維持電極Ｚとの間で維持放電を起こす。これに対して、ＯＦＦセルは維持期間中に放電を起こさない。これは、ＯＦＦセルの壁電荷分布が図４ｃの状態に維持されていて、正維持電圧Ｖｓが走査電極Ｙに印加されるとき、走査電極Ｙと維持電極Ｚ間のギャップ電圧が放電開始電圧Ｖｆを超えることができないからである。

しかし、従来のプラズマディスプレイ装置は、ｎ−１番目のサブフィールドＳＦｎ−１の消去期間ＥＰとｎ番目のサブフィールドＳＦｎのリセット期間ＲＰ中に、放電セル１が初期化され、壁電荷を制御するための放電が数回行なわれることにより、暗室コントラスト値が低くなり、これによりコントラスト比が低下する欠点がある。下記表１は、従来のプラズマディスプレイ装置において以前サブフィールドＳＦｎ−１の消去期間ＥＰとリセット期間ＲＰで発生する放電の形態と回数を示す。

表１に示すように、ＯＮセルがｎ−１番目のサブフィールドＳＦｎ−１でターンオンされるとき、消去期間ＥＰとリセット期間ＲＰ中に、走査電極Ｙと維持電極Ｚ間で３回の面放電が発生し、走査電極Ｙとアドレス電極Ｘ間で２回の対向放電が発生する。ＯＦＦセルが以前サブフィールドＳＦｎでターンオフされるとき、消去期間ＥＰとリセット期間ＲＰ中に、走査電極Ｙと維持電極Ｚ間で２回の面放電が発生し、走査電極Ｙとアドレス電極Ｘ間で２回の対向放電が発生する。

消去期間とリセット期間で数回も発生する放電は、消去期間とリセット期間での発光量を増加させて、暗室コントラスト値を下げる。コントラスト特性を考慮すると、発光量はできるだけ最小化される必要がある。特に、面放電は対向放電に比べて光の発光量が多いため、対向放電に比べて暗室コントラストに一層悪影響を与える。

従来のプラズマディスプレイ装置では、ｎ−１番目のサブフィールドＳＦｎ−１の消去期間ＥＰに壁電荷の消去が容易にできないため、走査電極Ｙに負壁電荷が蓄積されすぎる。よって、ｎ番目のサブフィールドＳＦｎのセットアップ期間ＳＵに暗放電が発生しない。このようにセットアップ期間ＳＵに暗放電が正常に発生しなければ、放電セルの初期化ができなくなる。この場合、セットアップ期間ＳＵにおける放電を可能にするためには、リセット電圧Ｖｒを高める必要がある。万が一、セットアップ期間ＳＵに暗放電が発生しければ、放電セルはリセット期間直後に最適のアドレス条件を有することができない。そのため、異常放電または誤放電が発生することになる。また、ｎ−１番目のサブフィールドＳＦｎ−１の消去期間ＥＰ直後に走査電極Ｙに正壁電荷が蓄積されすぎる場合には、ｎ番目のサブフィールドＳＦｎのセットアップ期間ＳＵに正ランプＰＲの開始電圧(inializing voltage)である正維持電圧Ｖｓが走査電極Ｙに印加されるとき、放電が強く発生し、このため、全セルを均一に初期化することができなくなる。このような欠点を図５を参照して詳しく説明する。

図５は、セットアップ期間ＳＵで走査電極Ｙと維持電極Ｚ間に印加された外部印加電圧Ｖｙｚ及び放電セルのギャップ電圧Ｖｇを示す。図５において、外部印加電圧Ｖｙｚは実線で示され、走査電極Ｙと維持電極Ｚのそれぞれに印加される。０Ｖが維持電極Ｚに印加されることから、外部印加電圧Ｖｙｚは正ランプ波形ＰＲと実質的に同じである。図５において、点線（１），（２）及び（３）は放電セル内の壁電荷によって放電ガスに形成されるギャップ電圧Ｖｇを示す。（１）〜（３）は、図５中丸数字で表す符号に対応している。ギャップ電圧Ｖｇは、以前サブフィールドにおける放電の発生有無によって放電セルでの壁電荷量が変わるので、点線（１），（２）及び（３）に示すようにそれぞれ別々である。外部印加電圧Ｖｙｚは走査電極Ｙと維持電極Ｚとの間に印加される。ギャップ電圧Ｖｇは放電セルの放電ガスに印加される。

外部印加電圧Ｖｙｚとギャップ電圧Ｖｇとの関係は、下記式１で表わされる。

Ｖｙｚ＝Ｖｇ＋Ｖｗ・・・（式１）

図５において、“（１）”は、放電セルで壁電荷が充分に消去されて最小化されたギャップ電圧Ｖｇを示す。もしギャップ電圧Ｖｇが外部印加電圧Ｖｙｚに比例して増加して放電開始電圧Ｖｆに到逹すれば、暗放電が発生する。この暗放電により、放電セルのギャップ電圧は放電開始電圧Ｖｆに初期化される。

図５において、“（２）”は、ｎ−１番目のサブフィールドＳＦの消去期間ＥＰ中に強い放電が発生して放電セル内の壁電荷分布において壁電荷の極性を反転させるギャップ電圧Ｖｇを示す。消去期間ＥＰ直後に、走査電極Ｙに蓄積されていた壁電荷の極性は強い放電のために正に反転する。これは、ＰＤＰのサイズが大きい場合、放電セルの低い均一性、または温度変化による消去ランプ波形ＥＲＲのスロープ(slope)の変化により発生する。この場合、初期ギャップ電圧Ｖｇが、図５に示すように過度に高くなり、これによりセットアップ期間ＳＵで正の維持電圧Ｖｓが走査電極Ｙに印加されるとともに、ギャップ電圧Ｖｇが放電開始電圧Ｖｆを超えることになり、その結果、強い放電が発生する。この強い放電により、セットアップ期間ＳＵとセットダウン期間ＳＤに放電セルが最適のアドレス条件の壁電荷分布、すなわち、図４ｃの壁電荷分布を有するように初期化されることができない。このため、ターンオフされるべきＯＦＦセルでアドレス放電が起こる可能性がある。すなわち、リセット期間に先立つ消去期間で強い消去放電が発生すると、誤放電が起こるおそれがある。

図５において、“（３）”は、ｎ−１番目のサブフィールドＳＦ−１の消去期間ＥＰ中に、消去放電が発生しないかその放電強度が極めて弱いため、放電セル内の壁電荷分布をそのまま維持するギャップ電圧Ｖｇを示す。この壁電荷の分布は消去放電直前に行なわれた維持放電の結果として形成される。

詳しくは、図３に示すように、最終の維持放電は走査電極Ｙに維持パルスＳＵＳＰが印加される際に発生する。この最終の維持放電の結果、走査電極Ｙには負壁電荷が残り、維持電極Ｚには正壁電荷が残る。この壁電荷は、次サブフィールドで正常な初期化のために消去されなければならないが、消去放電が発生しないかその放電強度が極めて弱ければ、その極性がそのまま維持される。ＰＤＰにおいて、放電セルの低い均一性または温度変化によって消去ランプ波形ＥＲＲのスロープ(slope)が変わることから、消去放電が発生しないかその放電強度が弱くなる。初期ギャップ電圧Ｖｇが図５の（３）の如く極めて低い負電圧であるため、セットアップ期間で正ランプ波形がリセット電圧Ｖｒまで立ち上がっても放電セルのギャップ電圧Ｖｇは放電開始電圧Ｖｆに到逹しない。よって、セットアップ期間ＳＵとセットダウン期間ＳＤで暗放電が起こらない。その結果、リセット期間前の消去期間で消去放電が起こらないかその放電強度が極めて弱ければ、異常初期化のために誤放電または異常放電が発生する。

図５の（２）におけるギャップ電圧Ｖｇと放電開始電圧との関係は、下記式２で表わされる。図５の（３）におけるギャップ電圧Ｖｇと放電開始電圧Ｖｆとの関係は、下記式３で表わされる。

Ｖｇiｎi＋Ｖｓ＞Ｖｆ・・・（式２）

Ｖｇiｎi＋Ｖｒ＜Ｖｆ・・・（式３）

ここで、Ｖｇiｎiは、図５に示すようにセットアップ期間ＳＵ直前の初期ギャップ電圧である。

かかる欠点を考慮すると、消去期間ＥＰとリセット期間ＲＰで初期化を正常に行うためのギャップ電圧条件（または壁電荷条件）は、上記式２と上記式３に基づいて下記式４で表わされる。

(数４)
Ｖｆ−Ｖｒ＜Ｖｇiｎi＜Ｖｆ−Ｖｓ

要するに、セットアップ期間ＳＵ前に初期ギャップ電圧Ｖｇiｎiが上記式４を満足しなければ、従来のプラズマディスプレイ装置は誤放電(erroneous discharge)、ミス放電(misdischarge)または異常放電、及び狭い動作マージンを引き起こす懸念がある。換言すれば、従来のプラズマディスプレイ装置では、動作信頼性とマージンを確保するために消去動作が正常に行なわれる必要はあるが、ＰＤＰの放電セルの均一性や使用温度によって異常になるおそれがある。

従来のプラズマディスプレイ装置は、余剰空間電荷及び高温環境下での活発な運動性のために壁電荷分布が不安定になって誤放電、ミス放電または異常放電、及び狭い動作マージンを引き起こす欠点を有する。これを図６ａ〜図６ｃを参照して詳しく説明する。

高温環境下では、室温環境または低温環境に比べて、放電時於いて空間電荷６１の量及び運度量(momentum)が発生する。よって、空間電荷６１はｎ−１番目のサブフィールドＳＦｎ−１の維持放電時に発生し、図６ａに示すようにｎ番目のサブフィールドＳＦｎのセットアップ期間ＳＵ以後にも放電空間に活性状態(active motion)になっている。

図６ａに示すように大きな運動量(momentum)を有する空間電荷６１が放電空間に存在する状態において、アドレス期間中にデータ電圧Ｖａがアドレス電極Ｘに印加され、且つ、走査電圧−Ｖｙが走査電極Ｙに印加される。この場合、セットアップ期間ＳＵのセットアップ放電の結果として、図６ｂに示すように、正空間電荷６１が走査電極Ｙに蓄積された負壁電荷と再結合され、負空間電荷６１がアドレス電極Ｙに蓄積された正壁電荷と再結合される。

結局、図６ｃに示すように、セットアップ放電によって形成された負壁電荷は走査電極Ｙから消去され、セットアップ放電によって形成された正壁電荷はアドレス電極Ｘから消去される。よって、たとえデータ電圧Ｖａ及び走査電圧−Ｖｙがアドレス電極Ｘ及び走査電極Ｙに印加されるとしても、ギャップ電圧Ｖｇは放電開始電圧Ｖｆに到逹することができない。このため、アドレス放電が発生しない。したがって、図３の駆動波形が高温環境下でＰＤＰに印加されてもＯＮセルの書き込み違いが生じる可能性がある。

従来のプラズマディスプレイ装置では、もし下部基板構造の不均一性（例えば、隔壁形態のバラツキまたは蛍光体厚さのバラツキ）が工程エラーによって誘発されれば、隣接する放電セル間の下部基板に蓄積される壁電荷の量がそれぞれ別々になる可能性がある。隣接する放電セルの１つをＯＮセルとし、他の１つをＯＦＦセルとして、一方側のＯＮセルでのみ放電を発生させるデータパターンを用いるか、または同じ效果を有するディザマスクを用いるデータ変造(data modulation)において、隣接する放電セル間の下部基板に蓄積された壁電荷は、その量が大きく異なる可能性がある。万が一、隣接する放電セルの下部基板に蓄積された壁電荷の量が大きく異なっており、それらのうち壁電荷が好ましくないＯＦＦセルの下部基板に蓄積されすぎると、ＯＦＦセルは維持期間中に誤放電してスポット(spot)として表示される。このようなスポット放電は、維持放電時の下部基板の壁電荷から大きな影響を受けて誘発されることもあり、通常、工程エラーによって下部基板のエッジ部に大きなバラツキを有するプラズマディスプレイ装置で発生する。

図７は、アドレス期間ＡＰと維持期間ＳＰとの間で電極Ｘ、電極Ｙ及び電極Ｚのそれぞれに印加される駆動波形を示す拡大図である。図８は、第１の維持パルスＦＳＴＳＵＳＰによって発生した第１の維持放電メカニズムを示す図である。

図７及び図８を参照すれば、もし０Ｖがアドレス電極Ｘ及び維持電極Ｚに印加され、走査電極の電圧Ｙが第１の維持パルスＦＳＴＳＵＳＰによって０Ｖから維持電圧Ｖｓまで変わると、該当放電セルに第１の維持放電が発生する。しかし、もし負壁電荷が放電セルの下部基板に蓄積されれば、走査電極Ｙ及び維持電極Ｚ間で放電が発生すると同時に、走査電極Ｙ及びアドレス電極Ｘ間でも強い放電が発生する。前述したように、維持放電は下部基板に蓄積された壁電荷によって影響を受けるものなので、それゆえ、ＰＤＰのエッジ部周辺（隅辺り）に低い階調の緑色または紫紅色のスポットが発生する。

したがって、本発明は、かかる従来技術の制限及び欠点による１つ以上の問題を実質的に解消するためのもので、その目的は、高温環境下で安定した放電を実現するプラズマディスプレイ装置及びその駆動方法を提供することにある。

本発明の他の目的は、維持放電において下部基板壁電荷の影響を減少させるプラズマディスプレイ装置及びその駆動方法を提供することにある。

本発明のまた他の目的は、誤放電、ミス放電及び異常放電を防止し、暗室コントラストを増やし、動作マージンを拡大するプラズマディスプレイ装置及びその駆動方法を提供することにある。

上記目的を達成するために、本発明は、走査電極、維持電極、及び前記走査電極と維持電極に交差するアドレス電極を含むプラズマディスプレイパネルと、フレーム期間がＮ個のサブフィールドに分割されて画像をディスプレイするようにプラズマディスプレイパネルを駆動するための駆動部とを備え、サブフィールドの維持期間中に前記走査電極に供給される最終の維持パルスの供給時点と、次サブフィールドのリセット期間中に前記走査電極に供給される初期化信号の供給時点との間の時間の間隔は、温度が上昇するにつれて拡張させられ、前記最終の維持パルスの供給時点と前記初期化信号の供給時点との間で前記維持電極に消去信号が供給されるプラズマディスプレイ装置を提供する。

本発明のプラズマディスプレイ装置及びその駆動方法によれば、放電セルの初期化前に、正壁電荷が放電セル内の走査電極に充分に蓄積されて、誤放電、ミス放電及び異常放電を防止することができる。さらに、初期化過程で行われる放電回数が減少して、暗室コントラストを増加させるとともに動作マージンを拡大することができる。なお、セットダウン期間に発生した負ランプ波形が０Ｖまたは接地電圧まで立ち下がってセットダウン期間を減らすことにより、駆動時間を確保することができる。セットダウン期間中に正バイアス電圧がアドレス電極に印加されて、走査電極及びアドレス電極間で発生した暗放電の時間を長くすることにより、全放電セルにわたって壁電荷の分布を均一にする。

以下、本発明の実施形態を添付図面を参照して詳しく説明する。

高温環境下で放電を安定化するための本発明に係るプラズマディスプレイ装置及びその駆動方法を説明する。また、維持放電において下部基板壁電荷の影響を減少させる他のメリットを有する本発明に係るプラズマディスプレイ装置及びその駆動方法を詳しく説明する。

〔第１実施形態〕
図９は、本発明の第１実施形態に係るプラズマディスプレイ装置の駆動方法を示す波形図である。図９の駆動波形は、図２と類似した３電極交流面放電型プラズマディスプレイパネルＰＤＰに印加される。図９において、それぞれのサブフィールドＳＦｎ−１，ＳＦｎは、全画面の放電セルを初期化するためのリセット期間ＲＰと、放電セルを選択するためのアドレス期間ＡＰと、選択された放電セルの放電を維持するための維持期間ＳＰと、放電セル１の壁電荷を消去するための消去期間ＥＰと、を含む。

リセット期間ＲＰ、アドレス期間ＡＰ及び維持期間ＳＰは図３に示した各期間の駆動波形同様である。よって、その詳細な説明は省略する。

本発明の第１実施形態に係るプラズマディスプレイ装置の駆動方法において、プラズマディスプレイパネルは第１の温度及び第２の温度を有すると仮定する。プラズマディスプレイパネルが第１の温度より高い第２の温度を有するとき、最終の維持パルスと初期化信号との間の時間の間隔は、第１の温度を有するときよりも長くなる。ｎ−１番目のサブフィールド（“ｎ”は正の整数）の維持期間中に最終の維持パルスが発生する。ｎ番目のサブフィールドのリセット期間中に初期化信号が発生する。ここで、好ましくは、第１の温度より高い第２の温度は４０゜Ｃ以上の高温である。

言い替えれば、プラズマディスプレイパネルが４０゜Ｃ以上の高温環境下に存在するとき、空間電荷消滅期間Ｔｄｃａｙは、ｎ−１番目のサブフィールドＳＦｎ−１の最終の維持パルスＬＳＴＳＵＳＰの立上り時点と、ｎ番目のサブフィールドＳＦｎのリセット期間ＲＰが始まる正ランプ波形(positive ramp wave)ＰＲの立上り時点との間で空間電荷の消滅を引き起こすように設定される。

空間電荷消滅期間Ｔｄｃａｙは、室温環境下でよりも４０゜Ｃ以上の高温環境下で一層長く設定される。空間電荷消滅期間Ｔｄｃａｙは、約２００μｓ以上５００μｓ以下の範囲に設定される。空間電荷消滅期間Ｔｄｃａｙ中に、ｎ−１番目のサブフィールドＳＦｎ−１の維持放電で発生した空間電荷は、相互再結合及び壁電荷との再結合によって消滅する。空間電荷の消滅後、ｎ番目のサブフィールドＳＦｎのリセット期間ＲＰ中に、セットアップ放電及びセットダウン放電が連続的に行われる。結局、ｎ番目のサブフィールドＳＦｎのリセット期間ＲＰ直後、図４ｃに示すように、それぞれの放電セルは、ほとんど空間電荷なしにアドレス放電の最適の壁電荷分布条件に初期化される。

空間電荷消滅期間Ｔｄｃａｙの消去期間ＥＰ中には、消去ランプ波形ＥＲＲが維持電極Ｚに印加されて消去放電を誘導する。消去ランプ波形ＥＲＲは０Ｖから正維持電圧(positive susutain voltage)Ｖｓに次第に立ち上がる正ランプ波形である。消去放電は、維持放電が消去ランプ波形ＥＲＲによって行われるＯＮセルにおいて走査電極Ｙと維持電極Ｚとの間で行われる。

〔第２実施形態〕
図１０は、本発明の第２実施形態に係るプラズマディスプレイ装置の駆動方法を示す波形図である。

図１０の駆動波形は、セットアップ放電なしに、以前サブフィールドの最終の維持放電のみを用いて放電セルが初期化できるＰＤＰ、即ち、高い均一性及び放電セルの広い駆動マージンを有するＰＤＰに適用可能である。

図１０を参照すれば、ｎ−１番目のサブフィールドＳＦｎ−１は、リセット期間ＲＰ、アドレス期間ＡＰ（図示せず）及び維持期間ＳＰを含む。Ｎ番目のサブフィールドＳＦｎは、セットアップ期間なしにセットダウン期間のみを有するリセット期間ＲＰ、アドレス期間ＡＰ、維持期間ＳＰ及び消去期間ＥＰを含む。

アドレス期間ＡＰ及び維持期間ＳＰは、図３の各期間の駆動波形及び図９の各期間のそれと同様であるので、その詳細な説明は省略する。。

本発明の第２実施形態に係るプラズマディスプレイ装置の駆動方法において、空間電荷消滅期間 Ｔｄｃａｙ２は、高温環境下でｎ−１番目のサブフィールドＳＦｎ−１の最終の維持パルスＬＳＴＳＵＳＰの立上り時点と、ｎ番目のサブフィールドＳＦｎのリセット期間ＲＰが始まる負ランプ波形(negative ramp wave)ＮＲの立下り時点との間で空間電荷の消滅を引き起こすように設定される。

空間電荷消滅期間 Ｔｄｃａｙ２は、最終の維持パルスのパルス幅と同幅で、室温環境下でよりも４０゜Ｃ以上の高温環境下で長く設定される。空間電荷消滅期間 Ｔｄｃａｙ２は、高温環境下で約２００μｓ以上５００μｓ以下の範囲に設定される。空間電荷消滅期間 Ｔｄｃａｙ２中に、維持電圧Ｖｓの最終の維持パルスＬＳＴＳＵＳＰは走査電極Ｙに印加され、維持電圧Ｖｓは維持される。維持パルスＬＳＴＳＵＳＰが走査電極Ｙに印加される時点から所定の時間Ｔｄ後に、維持電圧Ｖｓが維持電極Ｚに印加される。このような電圧により、空間電荷消滅期間 Ｔｄｃａｙ２中に、負空間電荷(negative spatial charges)が走査電極Ｙに蓄積され、正空間電荷(positive spatial charges)がアドレス電極Ｘに蓄積される。よって、空間電荷消滅期間 Ｔｄｃａｙ２直後、それぞれの放電セルは、従来のセットアップ放電結果と類似の壁電荷分布、すなわちそれぞれの放電セルで空間電荷のほとんどが消滅した図４ｂのそれと類似した壁電荷分布に初期化される。

空間電荷消滅期間 Ｔｄｃａｙ２の次に、ｎ番目のサブフィールドＳＦｎのリセット期間ＲＰＳＤに負ランプ波形ＮＲが走査電極Ｙに印加される。リセット期間ＲＰＳＤ中に、正維持電圧Ｖｓが維持電極Ｚに印加され、且つ、０Ｖがアドレス電極Ｘに印加される。負ランプ波形ＮＲにより、走査電極Ｙの電圧は正維持電圧Ｖｓから負消去電圧Ｖｅに次第に降下する。負ランプ波形ＮＲにより、全画面の放電セル内に走査電極Ｙ及びアドレス電極Ｘ間で暗放電が発生すると同時に、走査電極Ｙ及び維持電極Ｚ間でも暗放電が発生する。セットダウン期間ＳＤの暗放電の結果、それぞれの放電セル１の壁電荷分布は、図４ｃの場合と同様に最適のアドレス条件を有するように変わる。

〔第３実施形態〕
図１１は、本発明の第３実施形態に係るプラズマディスプレイ装置の駆動方法を示す波形図である。図１１の駆動波形を図１２ａ〜図１２ｅの壁電荷分布を参照して説明する。

図１１において、プラズマディスプレイ装置は、少なくとも１つのサブフィールド、例えば、第１のサブフィールドをプレリセット期間ＰＲＥＲＰ、リセット期間ＲＰ、アドレス期間ＡＰ及び維持期間ＳＰに分割して駆動される。プレリセット期間ＰＲＥＲＰ中に、正壁電荷が走査電極Ｙに形成され、且つ、負壁電荷が維持電極Ｚに形成される。リセット期間ＲＰ中に、全画面の放電セルは、プレリセット期間ＰＲＥＲＰ中に形成された壁電荷分布を用いて初期化される。維持期間ＳＰ中に、選択された放電セルの放電が維持される。維持期間ＳＰとその次のサブフィールドのリセット期間との間に消去期間が含まれる。

プレリセット期間ＰＲＥＲＰでは、正維持電圧Ｖｓが維持電極Ｚに印加される。その後、所定の時間Ｔｄ２が経過すれば、０Ｖまたは接地電圧から負電圧−Ｖ１に立ち下がる第１のＹ負ランプ波形ＮＲＹ１がすべての走査電極Ｙに印加される。ここで、所定の時間Ｔｄ２はパターン特性によって変わることができる。維持電極Ｚの電圧が維持される間、走査電極の電圧Ｙは降下した後、電圧−Ｖ１が所定時間維持される。プレリセット期間ＰＲＥＲＰ中に、０Ｖがアドレス電極Ｘに印加される。

プレリセット期間ＰＲＥＲＰの初期所定の時間Ｔｄ２中に、放電セルの負の空間電荷が走査電極Ｙに蓄積され、維持電極Ｚに印加された維持電圧Ｖｓと走査電極Ｙに印加された０Ｖとの間の差によって壁電荷に変わる。放電セルの正の空間電荷が維持電極Ｚに蓄積されて壁電荷に変わる。空間電荷が消去された後、維持電極Ｚに印加された維持電圧Ｖｓと走査電極Ｙに印加された第１のＹ負ランプ波形ＮＲＹ１とは、全放電セルにおいて走査電極Ｙと維持電極Ｚとの間、及び維持電極Ｚとアドレス電極Ｘとの間で暗放電を発生させる。この放電の結果、プレリセット期間ＰＲＥＲＰ直後、図１２ａに示すように、全放電セルにおいて正壁電荷(positive wall charges)が走査電極Ｙに蓄積され、且つ、負壁電荷(netative wall charges)が維持電極Ｚに蓄積される。図１２ａの壁電荷分布により、正ギャップ電圧(positive gap voltage)が全放電セルにおいて走査電極Ｙ及び維持電極Ｚ間で充分に生成され、それぞれの放電セルにおいて走査電極Ｙから維持電極Ｚの方向に電界が形成される。

リセット期間ＲＰのセットアップ期間ＳＵでは、第１のＹ正ランプ波形ＰＲＹ１及び第２のＹ正ランプ波形ＰＲＹ２がすべての走査電極Ｙに連続的に印加され、且つ、０Ｖが維持電極Ｚ及びアドレス電極Ｘに印加される。第１のＹ正ランプ波形ＰＲＹ１は０Ｖから正維持電圧Ｖｓまで立ち上がる。第２のＹ正ランプ波形ＰＲＹ２は正維持電圧Ｖｓから正維持電圧Ｖｓよりも高い正Ｙリセット電圧Ｖｒｙまで立ち上がる。第２のＹ正ランプ波形ＰＲＹ２は、第１のＹ正ランプ波形ＰＲＹ１より小さなスロープ(slope)を有する。
一方、第１のＹ正ランプ波形ＰＲＹ１及び第２のＹ正ランプ波形は、またパネル特性によって同じスロープを有するように設定できる。
第１のＹ正ランプ波形ＰＲＹ１が、放電セル内の走査電極Ｙ及び維持電極Ｚ間に形成された電界の電圧と合算される間、全放電セルにおいて走査電極Ｙと維持電極Ｚとの間、及び走査電極Ｙとアドレス電極Ｘとの間で暗放電が発生する。この放電の結果、図１２ｂに示すように、セットアップ期間ＳＵ直後に全放電セルにおいて負壁電荷が走査電極Ｙに蓄積される一方、走査電極Ｙはその極性が負に反転する。正壁電荷はアドレス電極Ｘに蓄積される。負壁電荷が維持電極Ｚから走査電極Ｙの方へ移動(shift)する間、これらはその量が減少するが、維持電極Ｚが負に維持される。

一方、プレリセット期間ＰＲＥＲＰ直後の壁電荷分布によってセットアップ期間ＳＵで暗放電が発生する前に、全放電セルにおいて正ギャップ電圧は充分大きい。よって、リセット電圧Ｖｒは、図３の従来技術のリセット電圧Ｖｒよりも低い。また、リセット期間ＰＲＥＲＰ及びセットアップ期間ＳＵ中に、正壁電荷がアドレス電極Ｘに充分に蓄積される。よって、アドレス放電に必要な外部印加電圧の絶対値、すなわち、データ電圧Ｖａ及び走査電圧−Ｖｙの絶対値が減少する。

セットアップ期間ＳＵの次のリセット期間ＲＰのセットダウン期間ＳＤに、第２のＹ負ランプ波形ＮＲＹ２が走査電極Ｙに印加されると同時に、第２のＺ負ランプ波形ＮＲＺ２が維持電極Ｚに印加される。第２のＹ負ランプ波形ＮＲＹ２は正維持電圧(positive sustain voltage)Ｖｓから負電圧−Ｖ２に立ち下がる。第２のＺ負ランプ波形ＮＲＺ２は正維持電圧Ｖｓから０Ｖまたは接地電圧まで立ち下がる。電圧−Ｖ２はプレリセット期間ＰＲＥＲＰの電圧−Ｖ１と同じかまたは別に設定できる。セットダウン期間ＳＤ中に、走査電極Ｙ及び維持電極Ｚの電圧が同時に降下する。よって、走査電極Ｙ及び維持電極Ｚ間で放電が発生しない反面、走査電極Ｙ及びアドレス電極Ｘ間では暗放電が発生する。この暗放電により、余剰負壁電荷が走査電極Ｙから消去され、且つ、余剰正壁電荷がアドレス電極Ｘから消去される。結局、全放電セルは図１２ｃの一様な壁電荷分布を有する。図１２ｃの壁電荷分布において、負壁電荷が走査電極に充分に蓄積され、正壁電荷がアドレス電極Ｘに充分に蓄積される。よって、走査電極Ｙ及びアドレス電極Ｘ間のギャップ電圧は放電開始電圧(firing voltage)Ｖｆに近いところまで上昇する。よって、全放電セルの壁電荷分布は、セットダウン期間ＳＤ直後の最適のアドレス条件を有するように調整される。

アドレス期間ＡＰでは、負走査パルス−ＳＣＮＰが走査電極Ｙに順次に印加されると同時に、正データパルスＤＰが走査パルス−ＳＣＮＰに同期してアドレス電極Ｘに印加される。走査パルスＳＣＮＰの電圧は、０Ｖまたはそれに近い負走査バイアス電圧Ｖｙｂから負走査電圧−Ｖｙに降下する走査電圧Ｖｓｃである。アドレス期間ＡＰ中に、正維持電圧Ｖｓより低い正Ｚバイアス電圧(positive Z bias boltage)Ｖｚｂが維持電極Ｚに印加される。全放電セルがリセット期間ＲＰ直後に最適のアドレス条件に調整されたギャップ電圧を有する状態において、走査電極Ｙ及びアドレス電極Ｘ間のギャップ電圧は、走査電圧Ｖｓｃ及びデータ電圧Ｖａが印加されたＯＮセルで放電開始電圧(firing voltage)Ｖｆを超過する。この場合、アドレス放電が電極Ｙ及びＸ間でのみ発生する。アドレス放電が発生するＯＮセルにおける壁電荷分布が図１２ｄに示されている。アドレス放電が発生した直後、ＯＮセルの壁電荷分布は、アドレス放電によって正壁電荷が走査電極Ｙに蓄積され、負壁電荷がアドレス電極Ｘに蓄積されるにより、図１２ｅに示すように変わる。

一方、０Ｖまたは接地電圧がアドレス電極Ｘに印加されるか、あるいは０Ｖまたは走査バイアス電圧Ｖｙｂが走査電極Ｙに印加されるＯＦＦセルにおいて、ギャップ電圧は放電開始電圧未満である。したがって、アドレス放電が発生しないＯＦＦセルにおいて、壁電荷分布は実質的に図１２ｃに示すように維持される。

維持期間ＳＰでは、正維持電圧Ｖｓの維持パルスＦＩＳＲＴＳＵＳＰ、ＳＵＳＰ及びＬＳＴＳＵＳＰが走査電極Ｙ及び維持電極Ｚに交互に印加される。維持期間ＳＰ中に、０Ｖまたは接地電圧がアドレス電極Ｘに印加される。走査電極Ｙ及び維持電極Ｚのそれぞれに先に印加された維持パルスＦＳＴＳＵＳＰは、正常な維持パルスＳＵＳＰよりも長いパルス幅を有するように設定され、維持放電の初期化を安定化する。また、最終の維持パルスＬＳＴＳＵＳＰが維持電極Ｚに印加される。セットアップ期間ＳＵの初期状態において、最終の維持パルスＬＳＴＳＵＳＰは正常な維持パルスＳＵＳＰよりも長いパルス幅を有するように設定され、維持電極Ｚに負壁電荷を充分に蓄積させる。維持期間中に、アドレス放電によって選択されたＯＮセルは、維持パルスＳＵＳＰのそれぞれで走査電極Ｙ及び維持電極Ｚ間で図１２ｅの壁電荷分布に起因して維持放電を発生させる。これに対して、ＯＦＦセルでは、維持期間ＳＰの初期壁電荷分布は図１２ｃの場合と同様である。よって、たとえ維持パルスＦIＲＳＴＳＵＳＰ、ＳＵＳＰ及びＬＳＴＳＵＳＰがＯＦＦセルに印加されても、ギャップ電圧は放電開始電圧Ｖｆ以下に維持され、放電を発生させない。

維持放電で発生する空間電荷の量を減らすために、それぞれの維持パルスＦIＲＳＴＳＵＳＰ、ＳＵＳＰ及びＬＳＴＳＵＳＰは、約３４０ｎs±２０ｎsの立上り期間及び立下り期間を有するように長く設定される。

図１１の駆動波形は第１のサブフィールドに限定されず、第１のサブフィールドを含む幾つかの初期サブフィールドに適用でき、また１フレーム期間に含まれた全サブフィールドに適用できる。

図１３は、本発明の第３実施形態に係るプラズマディスプレイ装置の駆動方法において、ｎ−１番目のサブフィールドＳＦｎ−１及びｎ番目のサブフィールドＳＦｎの維持期間ＳＰ中に、図２と類似のプラズマディスプレイパネルＰＤＰに印加できる駆動波形を示す。“ｎ”は２以上の正の整数(positive integer)を指す。図１３の駆動波形を図１４及び１５の壁電荷分布を参照して説明する。

図１３において、ｎ番目のサブフィールドＳＦｎにおいて、ＰＤＰの全セルがｎ−１番目のサブフィールドＳＦｎ−１において、例えば第１のサブフィールドにおいて維持期間直後に形成された壁電荷分布を用いて初期化される。

ｎ−１番目のサブフィールドＳＦｎ−１及びｎ番目のサブフィールドＳＦｎのそれぞれは、負壁電荷が維持電極Ｚに充分に蓄積される壁電荷分布に起因して全セルを初期化するためのリセット期間ＲＰと、セルを選択するためのアドレス期間ＡＰと、選択されたセルの放電を維持するための維持期間ＳＰと、を含む。

ｎ−１番目のサブフィールドＳＦｎ−１の維持期間では、最終の維持パルスＬＳＴＳＵＳＰ３が維持電極Ｚに印加される。この時、０Ｖまたは接地電圧が走査電極Ｙ及びアドレス電極Ｘに印加される。最終の維持パルスＬＳＴＳＵＳＰ３のパルス幅に該当する空間電荷消滅期間 Ｔｄｃａｙ３は、空間電荷を壁電荷に変えるのに十分な時間を有するように設定され、その結果、ＯＮセルで維持放電を誘導し、またｎ番目のサブフィールドＳＦｎのリセット期間ＲＰ前に放電セルから空間電荷を消去する。このために、空間電荷消滅期間 Ｔｄｃａｙ３は、最終の維持パルスＬＳＴＳＵＳＰ３が維持電圧Ｖｓを有するように維持される約２００μｓ以上５００μｓ以下の範囲に設定される。

走査電極Ｙ及び維持電極Ｚ間で最終の維持パルスＬＳＴＳＵＳＰ３によって発生した放電により、図１４に示すように、正壁電荷が走査電極Ｙに充分に蓄積され、ほとんど空間電荷なしに負壁電荷が維持電極Ｚに蓄積される。

ｎ番目のサブフィールドＳＦｎのセットアップ期間ＳＵでは、図１４の壁電荷分布は全セルでの暗放電の発生に用いられて、図１２ｂに示すように全セルを壁電荷分布に初期化する。セットアップ期間ＳＵの動作、及びそれに続くセットダウン初期化、アドレス及び維持動作は、図１１の駆動波形の場合と実質的に同一である。

本発明の第３実施形態に係るプラズマディスプレイ装置及びその駆動方法において、空間電荷は高温環境下で壁電荷に変わり、壁電荷分布を安定的に初期化する。次サブフィールドのセットアップ期間は、以前サブフィールドの維持期間と次サブフィールドのリセット期間と間の、壁電荷を消去するための消去期間なしに、以前サブフィールドの最終の維持放電の次に来る。維持放電が強いグロー放電であることから、走査電極Ｙ及び維持電極Ｚに多くの壁電荷を充分に蓄積でき、走査電極Ｙ上の正壁電荷及び維持電極Ｚ上の負壁電荷の極性を安定的に維持することができる。

図１５は、最終の維持放電またはプレリセット期間ＰＲＥＲＰの放電によって形成される放電セルのギャップ電圧状態を示す。

図１５において、最終の維持パルスＬＳＴＳＵＳＰまたはプレリセット期間ＰＲＥＲＰの波形としてＮＲＹ１、ＰＲＺ、ＮＲＺ１によって走査電極Ｙと維持電極Ｚとの間で放電が起こる。よって、セットアップ期間ＳＵ直前に、放電セルには、走査電極Ｙから維持電極Ｚへの電界によりＹ−Ｚ間の初期ギャップ電圧Ｖｇiｎi-ｙｚが形成され、走査電極Ｙからアドレス電極Ｘへの電界によりＹ−Ｚ間の初期ギャップ電圧Ｖｇiｎi-ｙｘが形成される。

セットアップ期間ＳＵ前に、図１５の壁電荷分布により、Ｙ−Ｚ間の初期ギャップ電圧Ｖｇiｎi-ｙｚが既に放電セルに形成されている。よって、放電開始電圧ＶｆとＹ−Ｚ間の初期ギャップ電圧Ｖｇiｎi-ｙｚとの差だけの外部電圧が印加されると、セットアップ期間ＳＵ中に放電セルで暗放電が発生する。これは、下記式５で表わされる。

Ｖｙｚ≧Ｖｆ−（Ｖｇiｎi-ｙｚ）・・・（式５）

ここで、Ｖｙｚは、セットアップ期間ＳＵ中に走査電極Ｙと維持電極Ｚに印加される外部電圧（以下、「Ｙ−Ｚ間の外部電圧」という）である。“Ｖｙｚ”は、図１１及び図１３の駆動波形において、走査電極Ｙに印加される正ランプ波形ＰＲＹ１，ＰＲＹ２の電圧と維持電極Ｚに印加される０Ｖとの間の電位差を示す。

式５及び図１６から明らかなように、セットアップ期間ＳＵ中にＹ−Ｚ間の外部電圧Ｖｙｚを放電開始電圧ＶｆとＹ−Ｚ間の初期ギャップ電圧Ｖｇiｎi-ｙｚとの差以上に充分に高めると、広い駆動マージンのために放電セルで暗放電が安定的に起こることができる。

本実施形態に係るプラズマディスプレイ装置において、各サブフィールドでリセット期間中に発生する発光量は、従来に比べて極めて少ない。これは、放電の回数、特に各サブフィールドのリセット期間中に放電セルで行われる面放電の回数が従来技術に比べて少ないからである。

表２は、図１１の駆動波形で説明された第１のサブフィールドのプレリセット期間ＰＲＥＲＰとリセット期間ＲＰで行われる放電の形態と発生回数をまとめて示す。表３は、図１３の駆動波形で説明されたプレリセット期間ＰＲＥＲＰを有しない残りのサブフィールドのそれぞれのリセット期間ＲＰで行われる放電の形態と発生回数をまとめて示す。

表２に示すように、図１１の第１のサブフィールドの駆動波形において、プレリセット期間ＰＲＥＲＰとリセット期間ＲＰ中に３回の対向放電と２回の面放電が行われる。その後のサブフィールドでは、表３に示すように。リセット期間ＲＰ中に１回の対向放電と最大２回の面放電が行われ、以前サブフィールドでターンオフされたＯＦＦセルでは１回の対向放電のみが行われる。本発明の第３実施形態に係るプラズマディスプレイ装置において、１フレーム期間が１２個のサブフィールドに分割される場合、放電回数と放電形態の差が原因で、ブラック画面の輝度が従来のプラズマディスプレイ装置に比べて１／３以下に低くなる。よって、本発明に係るプラズマディスプレイ装置は、従来に比べて低い暗室コントラスト値を有するブラック画面を表示できるので、一層鮮明な映像を表示することができる。

リセット期間ＲＰで発生する放電の回数が少ないというのは、放電セルで壁電荷変動または極性変化が小さいということを意味する。例えば、図１７に示すように、従来のプラズマディスプレイ装置では、ｎ−１番目のサブフィールドＳＦｎ−１の最終の維持放電直後からｎ番目のサブフィールドＳＦｎのセットダウン期間ＳＤの暗放電直後まで、維持電極Ｚの壁電荷の極性が、正極性、消去及び負極性（図４ａ）、正極性（図４ｂ）、及び負極性（図４ｃ）の順に変わる。これに対して、図１８に示すように、本発明に係るプラズマディスプレイ装置では、ｎ−１番目のサブフィールドＳＦｎ−１の最終の維持放電直後からｎ番目のサブフィールドＳＦｎのセットダウン期間ＳＤの暗放電直後まで、維持電極Ｚの壁電荷の極性が負極性を有するように維持される。すなわち、図１２ａ、図１２ｂ及び図１２ｃに示すように、本発明に係るプラズマディスプレイ装置では、初期化過程で維持電極Ｘの壁電荷極性が負極性を有するように維持されつつ、アドレス期間ＡＰが始まる。

〔第４実施形態〕
図１９は、本発明の第４実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間の駆動波形を示す。図２０は、本発明の第４実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間以外のサブフィールド期間の駆動波形を示す。

図１９及び２０を参照すれば、本発明に係るプラズマディスプレイ装置の駆動方法では、各サブフィールドのセットダウン期間ＳＤ中に０Ｖまたは接地電圧ＧＮＤから降下する電圧が走査電極Ｙに印加されて、セットアップ期間ＳＵ中に初期化された全放電セルの壁電荷分布を均一にする。

第１のサブフィールドは、図１９に示すように、プレリセット期間ＰＲＥＲＰ、リセット期間ＲＰ、アドレス期間ＡＰ及び維持期間ＳＰを含む。他のサブフィールドＳＦｎは、図２０に示すように、リセット期間ＲＰ、アドレス期間ＡＰ及び維持期間ＳＰを含む。

空間電荷を壁電荷に変えて空間電荷を消去し、さらに第１のサブフィールドのプレリセット期間ＰＲＥＲＰ中にそれぞれの放電セルで図１２ａの壁電荷分布を形成するために、すべての維持電極Ｚに正維持電圧Ｖｓを印加し、所定の時間Ｔｄ２が経過した後、０Ｖまたは接地電圧ＧＮＤから負電圧−Ｖ１に立ち下がる第１のＹ負ランプ波形ＮＲＹ１を、すべての走査電極Ｙに印加する。

第１のサブフィールドを除いたｎ番目のサブフィールドのリセット期間ＲＰ以前に維持電極Ｚに印加される最終の維持パルスＬＳＴＳＵＳＰは、約２００μｓ以上５００μｓ以下の空間電荷消滅期間 Ｔｄｃａｙ３中に正維持電圧Ｖｓを維持する。空間電荷消滅期間 Ｔｄｃａｙ３中に、空間電荷は壁電荷に変わって消去される。サブフィールドＳＦｎ−１及びＳＦｎのそれぞれのリセット期間ＲＰのセットダウン期間ＳＤでは、第２のＹ負ランプ波形ＮＲＹ２が走査電極に印加されると同時に、第２のＺ負ランプ波形ＮＲＺ２が維持電極Ｚに印加される。第２のＹ負ランプ波形ＮＲＹ２は、前記実施形態とは異なり、０Ｖまたは接地電圧ＧＮＤから負電圧−Ｖ２に立ち下がる。第２のＺ負ランプ波形ＮＲＺ２は、正維持電圧Ｖｓから０Ｖまたは接地電圧に立ち下がる。セットダウン期間ＳＤ中には、走査電極Ｙ及び維持電極Ｚの電圧が同時に降下する。よって、走査電極Ｙと維持電極Ｚとの間では放電が発生しないのに対して、走査電極Ｙとアドレス電極Ｘとの間では暗放電が発生する。この暗放電により、余剰負壁電荷が走査電極Ｙから消去され、且つ、余剰正壁電荷がアドレス電極Ｘから消去される。一方、第２のＺ負ランプ波形ＮＲＺ２がまた省略できる。

もし第２のＹ負ランプ波形ＮＲＹ２が０Ｖまたは接地電圧から立ち下がると、前記実施形態と比べてセットダウン期間ＳＤが短縮される。また、たとえ第２のＹ負ランプ波形ＮＲＹ２が０Ｖまたは接地電圧から立ち下がるとしても、走査電極Ｙ及び維持電極Ｚ間の電圧差はほとんどない。したがって、本発明のプラズマディスプレイ装置は、一層安定的に初期化を行いながら、走査電極Ｙ及び維持電極Ｚ間の放電を一層効果的に抑制することができる。よって、本実施形態では、セットダウン期間ＳＤの減少により、駆動時間を一層確保でき、セットダウン期間ＳＤの初期化動作を一層安定的に行える。

維持放電で発生した空間電荷の量を減らすためには、それぞれの維持パルスＦＩＲＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰは、約３４０ｎs±２０ｎsの立上り期間及び立下り期間を有するように比較的に長くなる。

〔第５実施形態〕
図２１は、本発明の第５実施形態に係るプラズマディスプレイ装置の駆動方法を示す駆動波形である。この駆動波形は高温環境に適用される。

図２１を参照すれば、本発明に係るプラズマディスプレイ装置の駆動方法において、ｎ−１番目のサブフィールドＳＦｎ−１の後期中に、約２００μｓ以上５００μｓ以下の空間電荷消滅期間 Ｔｄｃａｙ３中に正維持電圧を維持する最終の維持パルスＬＳＴＳＵＳＰが維持電極Ｚに印加される。その後、０Ｖまたは接地電圧ＧＮＤが維持電極Ｚに印加される。

本発明に係るプラズマディスプレイ装置の駆動方法において、プリリセット期間ＰＲＥＰでは、正維持電圧Ｖｓがすべての維持電極Ｚに印加される。その後、所定の時間Ｔｄ２が経過した後、０Ｖまたは接地電圧ＧＮＤから負電圧−Ｖ１に立ち下がる第１のＹ負ランプ波形ＮＲＹ１が、すべての走査電極Ｙに印加される。よって、維持電極Ｚが維持電圧Ｖｓに維持されるとき、第１のＹ負ランプ波形ＮＲＹ１が走査電極Ｙに印加される。その後、本発明に係るプラズマディスプレイ装置の駆動方法において、０Ｖまたは接地電圧ＧＮＤが走査電極Ｙに印加される。その後、維持電圧Ｖｓから０Ｖまたは接地電圧ＧＮＤに次第に立ち下がる第１のＺ負ランプ波形ＮＲＺ１が、維持電極に印加される。

維持放電で発生した空間電荷の量を減らすために、それぞれの維持パルスＦＩＲＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰは、相対的に約３４０ｎs±２０ｎsの立上り期間及び立下り期間を有するように比較的に長くなる。

一連の駆動波形によって高温環境下で発生する空間電荷は、ｎ番目のサブフィールドＳＦｎ以前にほとんど消去されるかまたは壁電荷に変わる。それぞれの放電セルは図１２ａの壁電荷分布に起因して初期化される。

図２２は、本発明の実施形態に係るプラズマディスプレイ装置を示すブロック図である。

図２２を参照すれば、本発明のプラズマディスプレイ装置は、プラズマディスプレイパネルＰＤＰ２００と、ＰＤＰ２００の温度を感知するための温度センサー２０６と、ＰＤＰ２００のアドレス電極Ｘ１〜Ｘｍにデータを印加するためのデータ駆動部２０２と、ＰＤＰ２００の走査電極Ｙ１〜Ｙｎを駆動するための走査駆動部２０３と、ＰＤＰ２００の維持電極Ｚを駆動するための維持駆動部２０４と、ＰＤＰ２００の温度によって駆動部２０２，２０３及び２０４のそれぞれを制御するためのタイミングコントローラ２０１と、駆動部２０２，２０３及び２０４に必要な駆動電圧を発生するための駆動電圧発生器２０５と、を備える。

温度センサー２０６は、ＰＤＰの温度を感知して感知温度を発生し、この感知温度をデジタル信号に変換し、このデジタル信号をタイミングコントローラ２０１に供給する。

データが逆ガンマ校正回路（図示せず）及び誤差拡散回路（図示せず）を介して逆ガンマ校正及び誤差拡散された後、このデータは、サブフィールドマッピング回路によって所定のサブフィールドパターンにマッピングされてデータ駆動部２０２に供給される。データ駆動部２０２はプレリセット期間ＰＲＥＲＰ、リセット期間ＲＰ及び維持期間ＳＰにアドレス電極Ｘ１〜Ｘｍに０Ｖまたは接地電圧を印加する。また、データ駆動部２０２は、タイミングコントローラ２０１の制御下で各サブフィールドのアドレス期間ＡＰ中にデータをサンプリングしてラッチした後、このデータをアドレス電極Ｘ１〜Ｘｍに供給する。

走査駆動部２０３は、タイミングコントローラ２０１の制御下でプレリセット期間ＰＲＥＲＰ及びリセット期間ＲＰ中に全放電セルを初期化するために走査電極Ｙ１〜Ｙｎにランプ波形ＮＲＹ１、ＰＲＹ１、ＰＲＹ２、ＮＲＹ２を供給する。その後、走査駆動部２０３は、アドレス期間中にＡＰデータが供給される走査ラインを選択するために走査電極Ｙ１〜Ｙｎに走査パルスＳＣＮＰを順次に供給する。ＰＤＰが高温であれば、走査駆動部２０３は、約３４０ｎs±２０ｎsの立上り期間と立下り期間を有する維持パルスＦＳＴＳＵＳＰ及びＳＵＳＰを走査電極Ｙ１〜Ｙｎに印加し、維持期間ＳＰに選択されたＯＮセルに維持放電を発生させる。

維持駆動部２０４は、タイミングコントローラ２０１の制御下でプレリセット期間ＰＲＥＲＰ及びリセット期間ＲＰに全放電セルを初期化するためにランプ波形ＮＲＺ１及びＮＲＺ２を維持電極Ｚに印加する。その後、維持駆動部２０４は、アドレス期間ＡＰにＺバイアス電圧Ｖｚｂを維持電極Ｚに印加する。維持駆動部２０４は、維持期間ＳＰに走査駆動部２０３と交互に動作して維持パルスＦＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰを維持電極Ｚに供給する。ＰＤＰが高温であるとき、維持駆動部２０４で発生した最終の維持パルスＬＳＴＳＵＳＰは、２００μｓ以上５００μｓ以下のパルス幅を有するように長くなる。それぞれの維持パルスＦＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰは３４０ｎs±２０ｎsの立上り期間及び立下り期間を有する。

タイミングコントローラ２０１は、垂直／水平同期信号及びクロック信号を受信して駆動部２０２，２０３及び２０４のそれぞれに必要なタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを発生する。タイミングコントローラ２０１は、該当駆動部２０２，２０３及び２０４にタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを印加して駆動部２０２，２０３及び２０４のそれぞれを制御する。データ駆動部２０２に印加されたタイミング制御信号ＣＴＲＸは、サンプリングデータのためのサンプリングクロック、ラッチ制御信号、及びエネルギー復元回路及び駆動スィッチ素子のＯＮ／ＯＦＦタイムを制御するためのスィッチ制御信号を含む。走査駆動部２０３に供給されるタイミング制御信号ＣＴＲＹは、走査駆動部２０３のエネルギー復元回路及び駆動スィッチ素子のＯＮ／ＯＦＦタイムを制御するためのスィッチ制御信号を含む。維持駆動部２０４に印加されるタイミング制御信号ＣＴＲＺは、維持駆動部２０４のエネルギー復元回路及び駆動スィッチ素子のＯＮ／ＯＦＦタイムを制御するためのスィッチ制御信号を含む。

ＰＤＰ２００が高温であるとき、タイミングコントローラ２０１は、温度センサー２０６から出力電圧を受信して走査駆動部２０３及び維持駆動部２０４を制御することにより、最終の維持パルスＬＳＴＳＵＳＰのパルス幅の長さを約２００μｓ以上５００μｓ以下に調整し、且つ、走査駆動部２０３及び維持駆動部２０４を制御することにより、それぞれの維持パルスＦＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰに約３４０ｎs±２０ｎsの立上り期間及び立下り期間を持たせる。また、タイミングコントローラ２０１は、走査駆動部２０３及び維持駆動部２０４を制御することにより、第１のＹ負ランプ波形ＮＲＹ１以前に正維持電圧Ｖｓを維持電極Ｚに印加させる。

駆動電圧発生器２０５は、駆動電圧、すなわち、図８、図１０及び図１６〜図２２に示すように、ＰＤＰ２００に供給される電圧Ｖｒｙ、Ｖｓ、−Ｖ１、−Ｖ２、−Ｖｙ、Ｖa、Ｖｙｂ、Ｖｚｂを発生する。この駆動電圧は、解像度及びＰＤＰ２００のモデルによって異なる放電特性または放電ガス成分によって変わることができる。

以上、本発明に係る、高温環境下で放電を安定化する目的を有するプラズマディスプレイ装置及びその駆動方法について詳しく説明した。

以下、維持放電において下部基板壁電荷の影響を減少させる他のメリットを有するプラズマディスプレイ装置及びその駆動方法について詳しく説明する。

〔第６実施形態〕
図２３及び図２４は、本発明の第６実施形態に係るプラズマディスプレイ装置の駆動方法において、第１のサブフィールド期間中に図２のＰＤＰに印加される駆動波形を示す。図２３及び２４の駆動波形は、図２５ａ〜２５Ｆの壁電荷分布を参照して説明する。

図２３及び２４を参照すれば、本発明に係るプラズマディスプレイ装置の駆動方法において、第１のサブフィールドはプレリセット期間ＰＲＥＲＰ、リセット期間ＲＰ、アドレス期間ＡＰ及び維持期間ＳＰを含む。プレリセット期間ＰＲＥＲＰ中に、正壁電荷が走査電極Ｙに形成され、負壁電荷が維持電極Ｚに形成される。リセット期間ＲＰ中に、全画面の放電セルはプレリセット期間ＰＲＥＲＰ中に形成された壁電荷分布を用いて初期化される。アドレス期間ＡＰ中に放電セルが選択される。維持期間ＳＰ中に、選択された放電セルの放電が維持される。

プレリセット期間ＰＲＥＲＰでは、正維持電圧Ｖｓから正Ｚリセット電圧Ｖｒｚに立ち上がるＺ正ランプ波形ＰＲＺがすべての維持電極Ｚに印加され、且つ、０Ｖまたは接地電圧ＧＮＤから負電圧−Ｖ１に立ち下がる第１のＹ負ランプ波形ＮＲＹ１がすべての走査電極Ｙに印加される。維持電極Ｚの電圧が正ランプ波形ＰＲＺだけ上昇する間、走査電極の電圧Ｙは、第１のＹ負ランプ波形ＮＲＹ１だけ下降した後、電圧−Ｖ１が所定時間維持される。プレリセット期間ＰＲＥＲＰ中に、０Ｖがアドレス電極Ｘに印加される。Ｚ正ランプ波形ＰＲＺ及び第１のＹ負ランプ波形ＮＲＹ１は、全放電セルにおいて走査電極Ｙと維持電極Ｚとの間に、及び維持電極Ｚとアドレス電極Ｘとの間で暗放電を発生させる。この放電の結果、プレリセット期間ＰＲＥＲＰ直後には、図２５ａに示すように、全放電セルにおいて、正壁電荷が走査電極Ｙに蓄積され、多量の負壁電荷が維持電極Ｚに蓄積される。加えて、正壁電荷がアドレス電極Ｘに蓄積される。図２５ａの壁電荷分布により、充分大きな正ギャップ電圧が全放電セルの内部放電ガス空間において走査電極Ｙ及び維持電極Ｚ間に形成され、走査電極Ｙから維持電極Ｚへの電界がそれぞれの放電セルに形成される。

リセット期間ＲＰのセットアップ期間ＳＵでは、第１のＹ正ランプ波形ＰＲＹ１及び第２のＹ正ランプ波形ＰＲＹ２がすべての走査電極Ｙに連続的に印加され、且つ、０Ｖが維持電極Ｚ及びアドレス電極Ｘに印加される。第１のＹ正ランプ波形ＰＲＹ１は０Ｖから正維持電圧Ｖｓに立ち上がり、第２のＹ正ランプ波形ＰＲＹ２は正維持電圧Ｖｓから、正維持電圧Ｖｓよりも高い正Ｙリセット電圧Ｖｒｙに立ち上がる。正Ｙリセット電圧Ｖｒｙは正Ｚリセット電圧Ｖｒｚ未満である。正Ｙリセット電圧Ｖｒｙは、正Ｚリセット電圧Ｖｒｚと正維持電圧Ｖｓ間の電圧として決定される。第２のＹ正ランプ波形ＰＲＹ２は第１のＹ正ランプ波形ＰＲＹ１よりも緩やかなスロープ(slope)、即ち小さな傾きを有する。また、第１のＹ正ランプ波形ＰＲＹ１及び第２のＹ正ランプ波形ＰＲＹ２は同じスロープを有するように設定されることもできる。第１のＹ正ランプ波形ＰＲＹ１が放電セル内の走査電極Ｙ及び維持電極Ｚ間に形成された電界の電圧と合算される間、全放電セルにおいて走査電極Ｙと維持電極Ｚとの間、及び走査電極Ｙとアドレス電極Ｘとの間で暗放電が発生する。この放電の結果、全放電セルにおいては、セットアップ期間ＳＵ直後に、図２５ｂに示すように、負壁電荷が走査電極Ｙに蓄積されて走査電極Ｙの極性を負に反転させ、正壁電荷がアドレス電極Ｘに蓄積される。さらに、維持電極Ｚに蓄積された負壁電荷は走査電極Ｙに向かい、その量が少し減少するが、その負極性は維持される。

一方、プレリセット期間ＰＲＥＲＰ直後の壁電荷分布によってセットダウン期間ＳＵで暗放電が発生する前に、正ギャップ電圧は全放電セルにわたって充分に高い。よって、Ｙリセット電圧Ｖｒｙは図３の従来のリセット電圧Ｖｒより低い可能性ががある。セットアップ放電直前に図２５ａの如く壁電荷分布を用いてすべての放電セルが初期化される実験結果から、すべての放電セルにおいて正維持電圧Ｖｓ以下でセットアップ放電が発生することが確認された。よって、第２のＹ正波形ＰＲＹ２は図２３及び２４の駆動波形に不要になる可能性がある。たとえ走査電極Ｙに印加された電圧がセットアップ期間ＳＵ中に第１のＹ正ランプ波形ＰＲＹ１だけで維持電圧Ｖｓまで上昇するとしても、セットアップ放電はすべての放電セルで安定して発生することができる。

プレリセット期間ＰＲＥＲＰ及びセットアップ期間ＳＵ中に、正壁電荷がアドレス電極Ｘに充分に蓄積される。よって、アドレス放電に必要な外部印加電圧の絶対値、すなわち、データ電圧及び走査電圧の絶対値が低くなる。

セットアップ期間ＳＵの次のリセット期間ＲＰのセットダウン期間ＳＤでは、第２のＹ正ランプ波形ＮＲＹ２が走査電極Ｙに印加されると同時に、第２のＺ負ランプ波形ＮＲＺ２が維持電極Ｚに印加される。第２のＹ負ランプ波形ＮＲＹ２が正維持電圧Ｖｓから負電圧−Ｖ２に立ち下がる。第２のＺ負ランプ波形ＮＲＺ２は維持電圧Ｖｓから０Ｖまたは接地電圧に立ち下がる。電圧−Ｖ２は電圧−Ｖ１と同じか別に設定される。セットダウン期間ＳＤ中に、走査電極Ｙ及び維持電極Ｚの電圧が同時に降下する。よって、走査電極Ｙ及び維持電極Ｚ間で放電が発生しない一方、走査電極Ｙ及びアドレス電極Ｘ間では暗放電が発生する。この暗放電により、余剰負壁電荷が走査電極Ｙから消去され、余剰正壁電荷がアドレス電極Ｘから消去される。結局、全放電セルは、図２５ｃに示すように一様な壁電荷分布を有する。図２５ｃの壁電荷分布において、負壁電荷は走査電極Ｙに充分に蓄積され、正壁電荷はアドレス電極Ｘに充分に蓄積される。よって、走査電極Ｙとアドレス電極Ｘ間のギャップ電圧が放電開始電圧Ｖｆに近いところまで上昇する。したがって、全放電セルの壁電荷分布がセットダウン期間ＳＤ直後に最適のアドレス条件に調整される。

アドレス期間ＡＰでは、負走査パルス−ＳＣＮＰが走査電極Ｙに順次に印加されると同時に、正データパルスＤＰが走査パルス−ＳＣＮＰに同期してアドレス電極Ｘに印加される。走査パルス−ＳＣＮＰの電圧は０Ｖまたはそれに近い負走査バイアス電圧Ｖｙｂから負走査電圧−Ｖｙに降下する走査電圧Ｖｓｃである。データパルス電圧ＤＰは正データ電圧Ｖａである。アドレス期間ＡＰ中に、正維持電圧Ｖｓよりも低い正Ｚバイアス電圧Ｖｚｂが維持電極Ｚに印加される。リセット期間ＲＰ直後に全放電セルにおいてギャップ電圧が最適のアドレス条件に調整された状態下で、走査電極Ｙ及びアドレス電極Ｘ間のギャップ電圧は、走査電圧Ｖｓｃ及びデータ電圧Ｖａが印加されるＯＮセルで放電開始電圧Ｖｆを超過する。この場合、電極Ｙ及び電極Ｘ間でのみアドレス放電が発生する。アドレス放電が発生するＯＮセルの壁電荷分布は図２５ｄに示されている。アドレス放電が発生した直後のＯＮセルの壁電荷分布は、アドレス放電によって正壁電荷が走査電極Ｙに蓄積され、負壁電荷がアドレス電極Ｘに蓄積されることにより、図２５ｅのように変わる。

図２５ｄに示すように、走査電極Ｙ及びアドレス電極Ｘ間でのみアドレス放電が発生する。よって、アドレス放電に必要な時間が大幅に減少する。

０Ｖまたは接地電圧がアドレス電極Ｘに印加されるか、あるいは０Ｖまたは走査バイアス電圧Ｖｙｂが走査電極Ｙに印加されるＯＦＦセルにおいて、ギャップ電圧は放電開始電圧未満である。よって、アドレス放電を発生させないＯＦＦセルにおいて、壁電荷分布は実質的に図２５ｃの状態に維持される。

維持期間ＳＰの初期時点で、接地電圧ＧＮＤまたは０Ｖが走査電極Ｙに印加される。同時に、正維持電圧Ｖｓの予備維持パルスＰＲＥＳＵＳＰが維持電極Ｚに印加され、接地電圧ＧＮＤまたは０Ｖがアドレス電極Ｘに印加される。言い替えれば、維持期間ＳＰの初期化時点で、走査電極Ｙの電圧は負走査バイアス電圧Ｖｙｂから接地電圧ＧＮＤまたは０Ｖに上昇する。同時に、維持電極Ｚの電圧は正Ｚバイアス電圧Ｖｚｂから正維持電圧Ｖｓに上昇する。予備維持パルスＰＲＥＳＵＳＰが維持電極Ｚに印加されるとき、走査電極Ｙ及び維持電極Ｚ間のギャップ電圧は放電セル内の壁電荷分布に起因して放電開始電圧未満である。よって、予備維持パルスＰＲＥＳＵＳＰが維持電極Ｚに印加されるとき、ＯＮセルでは放電が発生しない。

予備維持パルスＰＲＥＳＵＳＰの次に、第１の維持パルスＦＳＴＳＵＳＰが走査電極に印加されると同時に、接地電圧ＧＮＤまたは０Ｖが維持電極Ｚに印加される。言い替えれば、走査電極Ｙの電圧が接地電圧ＧＮＤまたは０Ｖから正維持電圧Ｖｓに上昇する第１の期間t１中に、維持電極Ｚの電圧が正維持電圧Ｖｓから接地電圧ＧＮＤまたは０Ｖに変わる。よって、維持電極Ｚの電圧が０Ｖに維持された状態で正維持電圧Ｖｓが走査電極Ｙに印加される従来技術に対して、本発明では、走査電極Ｙの電圧を正維持電圧Ｖｓに上昇させるとともに、維持電極Ｚの電圧を接地電圧ＧＮＤまたは０Ｖに降下させることで、走査電極Ｙ及び維持電極Ｚ間のギャップ電圧を一層増加させる。よって、第１の維持パルスＦＳＴＳＵＳＰによってＯＮセルで維持放電が発生する時、維持放電は、図２５Ｅの壁電荷分布に起因して図２５ｆに示すように、下部基板の壁電荷からの何らの影響も受けずに、選択されたＯＮセルの走査電極Ｙと維持電極Ｚと間で主として発生する。第１の維持パルスＦＳＴＳＵＳＰが接地電圧ＧＮＤまたは０Ｖに立ち下がる期間ｔ２では、維持電極Ｚの電圧は、第１の維持パルスＦＳＴＳＵＳＰによって接地電圧ＧＮＤまたは０Ｖから正維持電圧Ｖｓに上昇する。第１の維持パルスＦＳＴＳＵＳＰの次に、走査電極Ｙ及び維持電極Ｚに交互に印加された維持パルスＳＵＳＰ、ＬＳＴＳＵＳＰが互いに重なる。

維持期間ＳＰ中に、０Ｖまたは接地電圧がアドレス電極Ｘに印加される。走査電極Ｙ及び維持電極Ｚのそれぞれに先に印加された維持パルスＦＳＴＳＵＳＰは、正常な維持パルスＳＵＳＰよりも長いパルス幅を有するように設定され、維持放電を安定的に初期化する。最終の維持パルスＬＳＴＳＵＳＰが維持電極Ｚに印加される。セットアップ期間ＳＵの初期状態において、最終の維持パルスＬＳＴＳＵＳＰは、正常な維持パルスＳＵＳＰよりも長いパルス幅を有するように設定され、維持電極Ｚに負壁電荷を充分に蓄積させる。ＯＮセルでは、維持パルスＦＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰのそれぞれにおいて走査電極Ｙ及び維持電極Ｚ間で放電が行われる。これに対して、ＯＦＦセルでは、維持期間ＳＰの初期壁電荷分布は図２５ｃの場合と同様である。よって、たとえ維持パルスＦＩＲＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰが印加されるとしても、ギャップ電圧は放電開始電圧Ｖｆ未満の低い電圧に維持され、放電を発生させない。

図２３及び２４の駆動波形は、第１のサブフィールドにのみ限定されず、第１のサブフィールドを含む幾つかの初期サブフィールドに適用可能であり、また１つのフレーム期間に含まれた全サブフィールドにも適用可能である。

図２６は、本発明の第６実施形態に係るプラズマディスプレイ装置の駆動方法において、ｎ−１番目のサブフィールドＳＦｎ−１及びｎ番目のサブフィールドＳＦｎの維持期間ＳＰ中に図２のＰＤＰに印加される駆動波形を示す。ここで、“ｎ”は２以上の正の整数を示す。図２６の構図波形を図２７の壁電荷分布を参照して説明する。

図２６を参照すれば、ＰＤＰの全放電セルはｎ−１番目のサブフィールドＳＦｎ−１で維持期間直後に形成された壁電荷分布を用いて、ｎ番目のサブフィールドＳＦｎで初期化される。

それぞれのｎ−１番目のサブフィールドＳＦｎ−１及びｎ番目のサブフィールドＳＦｎは、維持電極Ｚに負壁電荷が充分に蓄積された壁電荷分布に起因して全セルを初期化するためのリセット期間ＲＰと、セルを選択するためのアドレス期間ＡＰと、選択されたセルの放電を維持するための維持期間ＳＰと、を含む。

ｎ−１番目のサブフィールドＳＦｎ−１の維持期間では、最終の維持パルスＬＳＴＳＵＳＰが維持電極Ｚに印加される。この時、０Ｖまたは接地電圧が走査電極Ｙ及びアドレス電極Ｘに印加される。最終の維持パルスＬＳＴＳＵＳＰは、放電セルにおいて走査電極Ｙと維持電極Ｚとの間で最終の維持放電を発生させる。図２７に示すように、正壁電荷が走査電極Ｙに充分に蓄積され、負壁電荷が維持電極Ｚに充分に蓄積される。

ｎ番目のサブフィールドＳＦｎのセットアップ期間ＳＵでは、図２７の壁電荷分布は全放電セルにおける暗放電の発生に利用されることで、全放電セルの壁電荷分布を初期化する。セットアップ期間ＳＵ動作及びその後続セットダウン初期化、アドレス及び維持動作は、図２３の第１のサブフィールドの場合と実質的に同様である。

上述の如く、本発明のプラズマディスプレイ装置及びその駆動方法において、次サブフィールドのセットアップ期間は、以前サブフィールドの維持期間と次サブフィールドのリセット期間との間で壁電荷を消去するための消去期間なしに、以前サブフィールドの最終の維持放電の次に来る。維持放電は強いグロー放電である。よって、維持放電は、走査電極Ｙ及び維持電極Ｚ上に壁電荷を充分に蓄積させることができ、走査電極Ｙ上の正壁電荷の極性、及び維持電極Ｚ上の負壁電荷の極性を安定して維持できる。

図２８は、最終の維持放電またはプレリセット期間ＰＲＥＲＰの放電によって形成されたセルギャップ電圧状態を示す。

図２８を参照すれば、最終の維持パルスＬＳＴＳＵＳＰまたはプレリセット期間ＰＲＥＲＰの波形ＮＲＹ１、ＰＲＺ及びＮＲＺ１によって走査電極Ｙと維持電極Ｚとの間で放電が発生する。よって、セットアップ期間ＳＵ直前に、セルにおいて、Ｙ−Ｚ間の初期ギャップ電圧Ｖｇiｎi-ｙｚは走査電極Ｙから維持電極Ｚへの電界によって形成され、Ｙ−Ｘ間の初期ギャップ電圧Ｖｇiｎi-ｙｘは走査電極Ｙからアドレス電極Ｘへの電界によって形成される。

図１６に示すように、Ｙ−Ｚ間の初期ギャップ電圧Ｖｇiｎi-ｙｚはセットアップ期間ＳＵ前に図２８の壁電荷分布によって放電セルに既に形成されている。よって、もし外部からの電圧が放電開始電圧ＶｆとＹ−Ｚ間の初期ギャップ電圧Ｖｇiｎi-ｙｚとの間の差によって印加されると、セットアップ期間ＳＵ中に放電セルで暗放電が発生する。これは、上記式５で表わされた。よって、その重複説明は省略する。

式５及び図１６から明らかなように、もしＹ−Ｚ間の外部電圧Ｖｙｚがセットアップ期間ＳＵ中に充分に蓄積されて放電開始電圧ＶｆとＹ−Ｚ間の初期ギャップ電圧Ｖｇiｎi-ｙｚとの間の差を超えると、広い駆動マージンによって放電セルで暗放電が安定して発生する。

本発明の実施形態に係るプラズマディスプレイ装置において、それぞれのサブフィールドでリセット期間中に発生した発光量は従来技術と比べて極めて少ない。その理由は、放電回数、特に、各サブフィールドのリセット期間中にセルで行われる面放電の回数が従来技術よりも小さいからである。

前記表２は、放電形態(discharge types)と、図２３の実施形態で説明された第１のサブフィールドのプレリセット期間ＰＲＥＲＰ及びリセット期間ＲＰで行われる放電回数と、を示す。前記表３は、放電形態と、図２３の実施形態で説明されたプレリセット期間ＰＲＥＲＰを有しない残りのサブフィールドのそれぞれのリセット期間ＲＰで行われた放電回数と、を示す。重複説明は省略する。

表２に示すように、図２３の第１のサブフィールドにおいて、プレリセット期間ＰＲＥＲＰ及びリセット期間ＲＰ中に、最大３回の対向放電と２回の面放電が行われる。その後続くサブフィールドでは、表３に示すように、最大１回の対向放電と２回の面放電がリセット期間ＲＰ中に行われ、以前サブフィールドでターンオフされたＯＦＦセルでは、ただ１回の対向放電が行われる。本発明のプラズマディスプレイ装置において、１フレーム期間は１２個のサブフィールドに分割され、ブラック画面の輝度は従来のプラズマディスプレイ装置と比べて放電回数及び放電形態の差が原因で１／３未満に減少する。よって、本発明のプラズマディスプレイ装置は、従来技術よりも低い暗室コントラスト値を有するブラックイメージを表示でき、一層高い解像度を有する画像を表示できる。

放電回数がリセット期間ＲＰでより少ない場合、これは壁電荷変化または極性変化が放電セルでより小さいということを意味する。

例えば、図１７に示すように、従来のプラズマディスプレイ装置では、維持電極Ｚの壁電荷は、正極性、消去（図４ａ）、正極性（図４ｂ）及び負極性（図４ｃ）の順に、ｎ−１番目のサブフィールドＳＦｎ−１の最終の維持放電直後からｎ番目のサブフィールドＳＦｎのセットダウン期間ＳＤの暗放電直後に、その極性が変わる。これに対して、図１８に示すように、本発明のプラズマディスプレイ装置では、維持電極Ｚの壁電荷は、ｎ−１番目のサブフィールドＳＦｎ−１の最終の維持放電直後からｎ番目のサブフィールドＳＦｎのセットダウン期間ＳＤの暗放電直後に負極性を有するように維持される。言い替えれば、本発明に係るプラズマディスプレイ装置では、維持電極Ｚの壁電荷が図２５ａ、図２５ｂ及び図２５ｃに示すように常に初期化過程に維持されることで、アドレス期間ＡＰが始まる。

〔第７実施形態〕
図２９は、本発明の第７実施形態に係るプラズマディスプレイ装置の駆動方法を示す波形図である。

図２９を参照すれば、本発明に係るプラズマディスプレイ装置の駆動方法において、第２のＺ負ランプ波形は第２のＹ負ランプ波形ＮＲＹ２よりも早く接地電圧ＧＮＤに到逹する。

本実施形態において、プレリセット期間ＰＲＥＲＰ、リセット期間ＲＰのセットアップ期間ＳＵ、アドレス期間ＡＰ及び維持期間ＳＰは、前述した実施形態と実質的に同一であるので、その詳細な説明は省略する。

リセット期間ＲＰのセットダウン期間ＳＤ期間中に、第２のＹ負ランプ波形ＮＲＹ２が走査電極Ｙに印加されると同時に、第２のＺ負ランプ波形ＮＲＺ２が維持電極Ｚに印加される。第２のＹ負ランプ波形ＮＲＹ２は、正維持電圧Ｖｓから負電圧−Ｖ２に立ち下がる。第２のＺ負ランプ波形ＮＲＺ２は正Ｚバイアス電圧Ｖｓから０Ｖまたは接地電圧ＧＮＤに立ち下がる。第２のＺ負ランプ波形ＮＲＺ２が接地電圧ＧＮＤに到逹して所定の時間差Δtbottoｍが経過した後、第２のＹ負ランプ波形ＮＲＹ２が接地電圧ＧＮＤに到逹する。第２のＺ負ランプ波形ＮＲＺ２が接地電圧に維持される間、もし第２のＹ負ランプ波形ＮＲＹ２が接地電圧ＧＮＤに到逹すれば、走査電極Ｙと維持電極Ｚとのカップリングにより走査電極Ｙの電圧変動が防止され、負電圧−Ｖ２が一定に維持される。その結果、駆動マージンが安定的に確保できる利点がある。このセットダウン期間ＳＤ中に、走査電極Ｙとアドレス電極Ｘとの間で暗放電が発生する。この暗放電により、余剰負壁電荷が走査電極Ｙから消去され、余剰正壁電荷がアドレス電極Ｘから消去される。その結果、全放電セルはアドレス最適条件で均一な壁電荷分布を有する。

〔第８実施形態〕
図３０は、本発明の第８実施形態に係るプラズマディスプレイ装置の駆動方法を示す波形図である。

図３０を参照すれば、本発明に係るプラズマディスプレイ装置の駆動方法では、プレリセット期間ＰＲＥＲＰ中に維持電極Ｚにのみランプ波形を供給する。

本実施形態において、リセット期間ＲＰ、アドレス期間ＡＰ及び維持期間ＳＰは第７実施形態と実質的に同一であるので、その詳細な説明は省略する。

プレリセット期間ＰＲＥＲＰ中に、正維持電圧Ｖｓから正Ｚリセット電圧Ｖｒｚに立ち上がるＺ正ランプ波形ＰＲＺがすべての維持電極Ｚに印加される。プレリセット期間ＰＲＥＲＰ中に、０Ｖまたは接地電圧ＧＮＤが走査電極Ｙ及びアドレス電極Ｘに印加される。Ｚ正ランプ波形ＰＲＺは、全放電セルにおいて走査電極Ｙと維持電極Ｚとの間、及び維持電極Ｚとアドレス電極Ｘとの間で暗放電を発生させる。この放電の結果、プレリセット期間ＰＲＥＲＰ直後に、全放電セルにおいて、正壁電荷が走査電極Ｙに蓄積され、多量の負壁電荷が維持電極Ｚに蓄積される。正壁電荷がアドレス電極Ｘに蓄積される。プレリセット期間ＰＲＥＲＰにおける放電及びその效果は、前記第６実施形態の場合と同様である。よって、第７実施形態に比べて、本実施形態は、ランプ波形が維持電極Ｚにのみ印加されることから、プレリセット期間ＰＲＥＲＰの放電效果が提供されることはもとより、走査電極駆動回路が容易に制御されるという利点がある。

〔第９実施形態〕
図３１は、本発明の第９実施形態に係るプラズマディスプレイ装置の駆動方法を示す波形図である。

図３１を参照すれば、本発明に係るプラズマディスプレイ装置の駆動方法において、ランプ波形はプレリセット期間ＰＲＥＲＰ中に走査電極Ｙにのみ印加される。

本実施形態において、リセット期間ＲＰ、アドレス期間ＡＰ及び維持期間ＳＰは図２３の実施形態と実質的に同じであるので、その詳細な説明は省略する。

プレリセット期間ＰＲＥＲＰでは、０Ｖまたは接地電圧ＧＮＤから負電圧−Ｖ１に立ち下がるＹ負波形ＮＲＹ１がすべての走査電極Ｙに印加される。プレリセット期間ＰＲＥＲＰ中に、０Ｖまたは接地電圧ＧＮＤが維持電極Ｚ及びアドレス電極Ｘに印加される。Ｙ負ランプ波形ＮＲＹ１は、全放電セルの走査電極Ｙと維持電極Ｚとの間、及び維持電極Ｚとアドレス電極Ｘとの間で暗放電を発生させる。この放電の結果、プレリセット期間ＰＲＥＲＰ直後、全放電セルにおいて、正壁電荷が走査電極Ｙに蓄積され、負壁電荷が維持電極Ｚに蓄積される。正壁電荷がアドレス電極Ｘに蓄積される。プレリセット期間ＰＲＥＲＰの放電及びその效果は図２３の前記実施形態の場合と同様である。よって、図２３の実施形態に比べて、本実施形態は、波形が走査電極Ｙにのみ印加されることから、プレリセット期間ＰＲＥＲＰの放電效果が提供されるだけでなく、維持電極駆動回路が容易に制御されるという利点がある。

図２３の実施形態と同様に、図３０及び図３１の駆動波形は第１のサブフィールドにのみ限定されず、第１のサブフィールドを含む幾つかの初期サブフィールドに適用可能であり、また１フレーム期間に含まれた全サブフィールドにも適用可能である。

〔第１０実施形態〕
図３２は、本発明の第１０実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間の駆動波形を示す。図３３は、本発明の第１０実施形態に係るプラズマディスプレイ装置の駆動方法においてｎ−１番目のサブフィールドＳＦｎ−１及びｎ番目のサブフィールドＳＦｎの維持期間ＳＰにおける駆動波形を示す。

図３２及び３３を参照すれば、本発明に係るプラズマディスプレイ装置の駆動方法において、各サブフィールドでセットダウン期間ＳＤ中に、０Ｖまたは接地電圧ＧＮＤから降下する電圧が走査電極Ｙに印加され、セットアップ期間ＳＵに初期化された全放電セルの壁電荷分布を均一にする。

第１のサブフィールドは、図３２に示すようにプレリセット期間ＰＲＥＲＰ、リセット期間ＲＰ、アドレス期間ＡＰ及び維持期間ＳＰを含む。他のサブフィールドＳＦｎは、図３３に示すようにリセット期間ＲＰ、アドレス期間ＡＰ及び維持期間ＳＰを含む。

プレリセット期間ＰＲＥＲＰ、セットアップ期間ＳＵ、アドレス期間ＡＰ及び維持期間ＳＰの動作は、前記実施形態と実質的に同一である。

サブフィールドＳＦｎ−１及びＳＦｎそれぞれのリセット期間ＲＰのセットダウン期間ＳＤでは、第２のＹ負ランプ波形ＮＲＹ２が走査電極Ｙに印加されると同時に、第２のＺ負ランプ波形ＮＲＺ２が維持電極Ｚに印加される。第２のＹ負ランプ波形ＮＲＹ２は、前記実施形態とは異なり、０Ｖまたは接地電圧ＧＮＤから負電圧−Ｖ２に立ち下がる。第２のＺ負ランプ波形ＮＲＺ２は正維持電圧Ｖｓから０Ｖまたは接地電圧に立ち下がる。セットダウン期間ＳＤ中に、走査電極Ｙ及び維持電極Ｚの電圧は同時に降下する。よって、走査電極Ｙ及び維持電極Ｚ間で放電が発生しない一方、走査電極Ｙ及びアドレス電極Ｘ間では暗放電が発生する。この暗放電により、余剰負壁電荷が走査電極Ｙから消去され、余剰正壁電荷がアドレス電極Ｘから消去される。

第２のＹ負ランプ波形ＮＲＹ２が０Ｖまたは接地電圧から立ち下がると、上述した実施形態に比べてセットダウン期間ＳＤが短縮される。また、たとえ第２のＹ負ランプ波形ＮＲＹ２が０Ｖまたは接地電圧から立ち下がるとしても、走査電極Ｙ及び維持電極Ｚ間の電圧差は小さい。よって、本発明のプラズマディスプレイ装置は、初期化を安定して行われるとともに、走査電極Ｙ及び維持電極Ｚ間の放電を效果的に抑えることができる。よって、本実施形態では、セットダウン期間ＳＤの減少により、駆動時間が一層確保でき、セットダウン期間ＳＤの初期化動作が一層安定して行われる。

〔第１１実施形態〕
図３４は、本発明の第１１実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間の駆動波形を示す。図３５は、本発明の第１１実施形態に係るプラズマディスプレイ装置の駆動方法においてｎ−１番目のサブフィールドＳＦｎ−１及びｎ番目のサブフィールドＳＦｎの維持期間ＳＰにおける駆動波形を示す。

図３４及び図３５を参照すれば、本発明に係るプラズマディスプレイ装置の駆動方法において、各サブフィールドでセットダウン期間ＳＤ中に、０Ｖまたは接地電圧ＧＮＤに降下する電圧が走査電極Ｙに印加され、維持電極Ｚの電圧は０Ｖまたは接地電圧ＧＮＤに維持されて、セットアップ期間ＳＵで初期化された全放電セルの壁電荷分布を均一にする。

第１のサブフィールドは、図３４に示すようにプレリセット期間ＰＲＥＲＰ、リセット期間ＲＰ、アドレス期間ＡＰ及び維持期間ＳＰを含む。他のサブフィールドＳＦｎは、図２３に示すようにリセット期間ＲＰ、アドレス期間ＡＰ及び維持期間ＳＰを含む。

プレリセット期間ＰＲＥＲＰ、セットアップ期間ＳＵ、アドレス期間ＡＰ及び維持期間ＳＰの動作は、図３２及び図３３の実施形態と実質的に同様にして行われる。

サブフィールドＳＦｎ−１及びＳＦｎのそれぞれのリセット期間ＲＰのセットダウン期間ＳＤでは、第２のＹ負ランプ波形ＮＲＹ２が走査電極Ｙに印加される。セットダウン期間ＳＤ中に、０Ｖまたは接地電圧ＧＮＤが維持電極Ｚ及びアドレス電極Ｘに印加される。第２のＹ負ランプ波形ＮＲＹ２は、０Ｖまたは接地電圧ＧＮＤから負電圧−Ｖ２に立ち下がる。

もし第２のＹ負ランプ波形ＮＲＹ２が０Ｖまたは接地電圧から立ち下がると、上述した実施形態に比べてセットダウン期間ＳＤが短縮される。また、たとえ第２のＹ負ランプ波形ＮＲＹ２が０Ｖまたは接地電圧から立ち下がるとしても、走査電極Ｙ及び維持電極Ｚ間の電圧差は小さい。よって、本発明のプラズマディスプレイ装置は、初期化を安定的に行いながら、走査電極Ｙ及び維持電極Ｚ間の放電を一層效果的に抑制することができる。また、図３２及び図３３の実施形態に比べて、本実施形態は、セットダウン期間ＳＤ中にランプ波形が走査電極Ｙにのみ印加されることから、維持電極駆動回路が一層容易に制御される利点がある。よって、本実施形態によれば、セットダウン期間ＳＤの短縮によって駆動時間が一層確保でき、維持電極駆動回路が一層容易に制御できる。

〔第１２実施形態〕
図３６は、本発明の第１２実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間の駆動波形を示す。図３７は、本発明の第１２実施形態に係るプラズマディスプレイ装置の駆動方法においてｎ−１番目のサブフィールドＳＦｎ−１及びｎ番目のサブフィールドＳＦｎの維持期間ＳＰにおける駆動波形を示す。

図３６及び図３７を参照すれば、本発明に係るプラズマディスプレイ装置の駆動方法において、各サブフィールドのセットダウン期間ＳＤ中に正バイアス電圧がアドレス電極Ｘに印加される。

第１のサブフィールドは、図３６に示すようにプレリセット期間ＰＲＥＲＰ、リセット期間ＲＰ、アドレス期間ＡＰ及び維持期間ＳＰを含む。他のサブフィールドＳＦｎは、図３７に示すようにリセット期間ＲＰ、アドレス期間ＡＰ及び維持期間ＳＰを含む。

プレリセット期間ＰＲＥＲＰ、セットアップ期間ＳＵ、アドレス期間ＡＰ及び維持期間ＳＰの動作は、図２３の実施形態と実質的に同様にして行われる。

各サブフィールドＳＦｎ−１及びＳＦｎのリセット期間ＲＰのセットダウン期間では、第２のＹ負ランプ波形ＮＲＹ２が走査電極Ｙに印加されると同時に、第２のＺ負ランプ波形ＮＲＺ２が維持電極Ｚに印加される。第２のＹ負ランプ波形ＮＲＹ２は正維持電圧Ｖｓから負電圧−Ｖ２に立ち下がる。また、第２のＹ負ランプ波形ＮＲＹ２は図３２〜図３５の実施形態のように０Ｖまたは接地電圧から立ち下がることができる。第２のＺ負ランプ波形ＮＲＺ２は正維持電圧Ｖｓから０Ｖまたは接地電圧に立ち下がる。セットダウン期間ＳＤ中に、正バイアス電圧がアドレス電極Ｘに印加される。例えば、データ電圧Ｖａと同じ電圧が正バイアス電圧としてアドレス電極Ｘに印加できる。走査電極Ｙ及び維持電極Ｚの電圧は同時に降下する。よって、走査電極Ｙ及び維持電極Ｚ間では放電が発生しないが、走査電極Ｙ及びアドレス電極Ｘ間では暗放電が発生する。アドレス電極Ｘの正バイアス電圧は、アドレス電極Ｘ及び走査電極Ｙ間の電圧差を増加させ、消去期間ＥＰ中に暗放電を迅速に発生させて暗放電の時間を長くする。よって、それぞれの放電セルで放電特性偏差(discharge characteristic deviation)が大きく発生する時にも、全放電セルで暗放電が１回のみ行われることから、これにより、全放電セルにおける壁電荷分布の均一性を高めることができる。

図３２、図３４及び図３６の駆動波形は、第１のサブフィールドに限定されず、第１のサブフィールドを含む幾つかの初期サブフィールドに適用可能であり、また１フレーム期間に含まれた全サブフィールドに適用可能である。

〔第１３実施形態〕
図３８は、本発明の第１３実施形態に係るプラズマディスプレイ装置の駆動方法を示す波形図である。

図３８を参照すれば、本発明に係るプラズマディスプレイ装置の駆動方法において、維持電極Ｚの電圧はリセット期間ＲＰ中に接地電圧に維持される。

本実施形態において、プレリセット期間ＰＲＥＲＰ、リセット期間ＲＰのセットアップ期間ＳＵ、アドレス期間ＡＰ及び維持期間ＳＰは前記実施形態と同一であるので、その詳細な説明は省略する。

リセット期間ＲＰのセットダウン期間ＳＤ中に、第２のＹ負ランプ波形ＮＲＹ２が走査電極Ｙに印加され、接地電圧ＧＮＤが維持電極Ｚに印加される。セットダウン期間ＳＤ中に、走査電極Ｙ及びアドレス電極Ｘ間で暗放電が発生する。この暗放電により、走査電極Ｙから余剰負壁電荷が消去され、アドレス電極Ｘから余剰正壁電荷が消去される。結局、全放電セルは最適のアドレス条件で均一な壁電荷分布を有する。

本実施形態において、セットダウン期間ＳＤ中に発生した暗放電は走査電極Ｙ及びアドレス電極Ｘに誘導される。結局、セットダウン期間ＳＤの放電によって形成された放電セルにおいて壁電荷分布によって走査電極Ｙ及びアドレス電極Ｘ間でのみアドレス放電が発生する。よって、アドレスに必要な時間が短縮される。

〔第１４実施形態〕
プレリセット期間ＰＲＥＲＰでは、Ｚ正ランプ波形ＰＲＺなしに、図３９のように維持電圧Ｖｓのみが維持電極Ｚに印加できる。

図３９は、本発明の第１４実施形態に係るプラズマディスプレイ装置の駆動方法を示す波形図である。図３９は既に詳述されたので、重複する説明は省略する。

図２３、図２６及び図２９〜図３９において、維持電極Ｚに印加された正Ｚバイアス電圧Ｖｚｂは、走査電極Ｙ及び維持電極Ｚ間でのみアドレス放電を起こさせるためには、アドレス期間ＡＰ中に維持電圧Ｖｓ及び走査電圧Ｖｓｃよりも低くなる必要がある。

〔第１５実施形態〕
図４０は、本発明の第１５実施形態に係るプラズマディスプレイ装置において第１のサブフィールド以外のサブフィールドに印加される駆動波形を示す。

図４０を参照すれば、プラズマディスプレイ装置は、図３９の駆動波形を用いて第１のサブフィールドで駆動され、図３２の駆動波形を用いて他のサブフィールドで駆動される。

本実施形態は、維持期間ＳＰとリセット期間ＲＰとの間に消去放電を有していない。各サブフィールドにおいて、セットダウン放電及びアドレス放電は、以前サブフィールドで発生した維持放電を用いてアドレス電極に蓄積された正壁電荷を使って行われる。本発明に係るプラズマディスプレイ装置の駆動方法において、セットダウン期間ＳＤ中に、維持電極Ｚは接地電圧ＧＮＤまたは０Ｖを有するように維持され、以前サブフィールドでアドレス電極Ｘに蓄積された壁電荷は、走査電極Ｙ及びアドレス電極Ｘ間でのみセットダウン放電及びアドレス放電を発生させるのに使われる。

本発明に係るプラズマディスプレイ装置において、壁電荷はセットアップ期間ＳＤの前にそれぞれの放電セルに充分に蓄積される。よって、リセット電圧Ｖｒｙは、初期サブフィールドＳＦ１以外のサブフィールドＳＦ２〜ＳＦｎで降下することができる。初期サブフィールドＳＦ１以外のサブフィールドＳＦ２〜ＳＦｎで、セットアップ放電は、リセット電圧Ｖｒｙまで上昇せず、維持電圧Ｖｓのみを用いてすべての放電セルで発生することができる。

第１の維持パルスＦＳＴＳＵＳＰにおいて、走査電極の電圧Ｙを変化させるための期間は、維持電極Ｚの電圧を変化させるための期間と重なり、下部基板に形成された壁電荷による影響をほとんど受けず、走査電極Ｙ及び維持電極Ｚ間の放電を強化する。

〔他の実施形態〕
図４１は、本発明の他の実施形態に係るプラズマディスプレイ装置を示すブロック図である。

図４１を参照すれば、本発明に係るプラズマディスプレイ装置は、ＰＤＰ１８０と、ＰＤＰ１８０のアドレス電極Ｘ１〜Ｘｍにデータを供給するためのデータ駆動部１８２と、ＰＤＰ１８０の走査電極Ｙ１〜Ｙｎを駆動するための走査駆動部１８３と、ＰＤＰ１８０の維持電極Ｚを駆動するための維持駆動部１８４と、各駆動部１８２、１８３，１８４を制御するためのタイミングコントローラ１８１と、各駆動部１８２，１８３，１８４に必要な駆動電圧を発生するための駆動電圧発生部１８５と、を備える。

データが逆ガンマ補正回路（図示せず）及び誤差拡散回路（図示せず）を介して逆ガンマ補正及び誤差拡散された後、このデータはサブフィールドマッピング回路によって所定のサブフィールドパターンにマッピングされてデータ駆動部１８２に供給される。図２３、図２６、図２９〜図３５、図３８〜図４０に示すように、データ駆動部１８２は、プレリセット期間ＰＲＥＲＰ、リセット期間ＲＰ及び維持期間ＳＰに０Ｖまたは接地電圧をアドレス電極Ｘ１〜Ｘｍに印加する。また、図３６及び図３７に示すように、データ駆動部１８２は、リセット期間ＲＰのセットダウン期間ＳＤに駆動電圧発生部１８５０の正バイアース電圧、例えばデータ電圧Ｖａをアドレス電極Ｘ１〜Ｘｍに供給することができる。データ駆動部１８２は、タイミングコントローラ１８１の制御下でデータをサンプリングしてラッチした後、そのデータをアドレス期間ＡＰ中にアドレス電極Ｘ１〜Ｘｍに供給する。

図２３、図２６、図２９〜図４０に示すように、走査駆動部１８３は、タイミングコントローラ１８１０の制御下でプレリセット期間ＰＲＥＲＰとリセット期間ＲＰに全放電セルを初期化するためにランプ波形ＮＲＹ１、ＰＲＹ１、ＰＲＹ２、ＮＲＹ２を走査電極Ｙ１〜Ｙｎに印加する。その後、走査駆動部１８３は、アドレス期間ＡＰ中にデータが印加される走査ラインを選択するために、走査パルスＳＣＮＰを走査電極Ｙ１〜Ｙｎに順次に供給する。その次に、走査駆動部１８３は、維持期間ＳＰで選択されたＯＮセル内で維持放電が起こるように、維持パルスＦＳＴＳＵＳＰ、ＳＵＳＰを走査電極Ｙ１〜Ｙｎに供給する。

図２３、図２６及び図２９〜図４０に示すように、維持駆動部１８４は、タイミングコントローラ１８１の制御下でプレリセット期間ＰＲＥＲＰとリセット期間ＲＰに全放電セルを初期化するためにランプ波形ＰＲＺ、ＮＲＺ１、ＮＲＺ２を維持電極Ｚに供給した後、アドレス期間ＡＰにＺバイアス電圧Ｖｚｂを維持電極Ｚに供給する。次に、維持駆動部１８４は、走査駆動部１８３と交互に動作して維持期間ＳＰに維持パルスＦＳＴＳＵＳＰ、ＳＵＳＰ、ＬＳＴＳＵＳＰを維持電極Ｚに供給する。

タイミングコントローラ１８１は、垂直／水平同期信号とクロック信号を受信して各駆動部１８２，１８３，１８４に必要なタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを発生する。タイミングコントローラ１８１は、このタイミング制御信号ＣＴＲＸ、ＣＴＲＹ、ＣＴＲＺを該当駆動部１８２，１８３，１８４に供給することにより各駆動部１８２，１８３，１８４を制御する。データ駆動部１８２に印加されるタイミング制御信号ＣＴＲＸは、データをサンプリングするためのサンプリングクロックと、ラッチ制御信号と、エネルギー回収回路と駆動スィッチ素子のＯＮ／ＯＦＦタイムを制御するためのスィッチ制御信号と、を含む。走査駆動部１８３に印加されるタイミング制御信号ＣＴＲＹは、走査駆動部１８３のエネルギー回収回路と、駆動スィッチ素子のＯＮ／ＯＦＦタイムを制御するためのスィッチ制御信号と、を含む。また、維持駆動部１８４に印加されるタイミング制御信号ＣＴＲＺは、維持駆動部１８４のエネルギー回収回路と、駆動スィッチ素子のＯＮ／ＯＦＦタイムを制御するためのスィッチ制御信号と、を含む。

駆動電圧発生部１８５は、ＰＤＰ１８０に印加される駆動電圧、すなわち、図２３、図２６及び図２９〜図４０の電圧Ｖｒｙ、Ｖｒｚ、Ｖｓ、−Ｖ１、−Ｖ２、−Ｖｙ、Ｖa、Ｖｙｂ，Ｖｚｂを発生する。このような駆動電圧は、ＰＤＰ１８０の解像度、モデルなどによって異なる放電特性または放電ガス組成によって変わることができる。

上述したように、本発明のプラズマディスプレイ装置及びその駆動方法は、ＰＤＰが高温であるとき、最終の維持パルスＬＳＴＳＵＳＰは約２００μｓ以上５００μｓ以下のパルス幅を有するように長く調整されるか、あるいは約３４０ｎs±２０ｎsの立上り期間及び立下り期間を有するように長く調整され、または、正維持電圧Ｖｓは、第１のＹ負ランプ波形ＮＲＹ１以前に維持電極Ｚに供給されることで、維持放電で発生した空間電荷の量を減らし、空間電荷を消滅させてＰＤＰの放電の安定化を図る。

本発明のプラズマディスプレイ装置及びその駆動方法によれば、放電セルの初期化以前に、正壁電荷は放電セル内の走査電極に充分に蓄積されて、誤放電(erroneous discharge)、ミス放電(misdischarge)及び異常放電を防止する。初期化過程で行われる放電回数が減少し、その結果、暗室コントラストが増加し且つ動作マージンが拡大される。さらに、セットダウン期間に発生した負ランプ波形は０Ｖまたは接地電圧に立ち下がってセットダウン期間を減少させることにより、駆動時間を確保できるようになる。セットダウン期間中に、正バイアス電圧がアドレス電極に印加されて走査電極及びアドレス電極間で発生した暗放電の時間を長くすることにより、全放電セル壁電荷分布を均一にする。

上述した如く、本発明の他の実施形態に係るプラズマディスプレイ装置及びその駆動方法よれば、維持バイアス電圧Ｖｚｂから立ち上がる予備維持パルスＰＲＥＳＵＳＰが維持期間に第２の電極に印加されることにより、第１の維持放電時に壁電荷の下部基板への影響を最小化することができる。

本発明の精神または範囲を逸脱しない限度内で様々な変形及び修正が可能なのは当該分野で通常の知識を有する者には明らかなことである。さらに、該変形例及び修正は、本発明の請求範囲及びその均等の範囲に含まれるものであることは、いうまでもない。

プラズマディスプレイ装置において２５６階調を具現するための８ビットデフォルトコードのサブフィールドパターンを示す図である。 従来の３電極交流面放電型プラズマディスプレイパネルの電極配置を概略的に示す概路図である。 一般的なＰＤＰの駆動波形を示す図である。 放電セルにおいて図３の駆動波形によって変化された壁電荷分布を段階的に示す図である。 放電セルにおいて図３の駆動波形によって変化された壁電荷分布を段階的に示す図である。 放電セルにおいて図３の駆動波形によって変化された壁電荷分布を段階的に示す図である。 放電セルにおいて図３の駆動波形によって変化された壁電荷分布を段階的に示す図である。 放電セルにおいて図３の駆動波形によって変化された壁電荷分布を段階的に示す図である。 走査電極及び維持電極間に印加される外部電圧の変化、及びプラズマディスプレイパネルが図３の駆動波形によって駆動されるときにセットアップ期間における放電セルのギャップ電圧の変化を示す図である。 高温環境下でプラズマディスプレイパネルが図３の駆動波形によって駆動されるときの空間電荷及びその運動(motions)を示す図である。 高温環境下でプラズマディスプレイパネルが図３の駆動波形によって駆動されるときの空間電荷及びその運動(motions)を示す図である。 高温環境下でプラズマディスプレイパネルが図３の駆動波形によって駆動されるときの空間電荷及びその運動(motions)を示す図である。 アドレス期間と維持期間との間の境界期間中に電極のそれぞれに印加される図３の駆動波形を示す拡大図である。 維持放電において図７の第１の維持パルスによって発生する放電メカニズムを示す図である。 本発明の第１実施形態に係るプラズマディスプレイ装置の駆動方法を示す波形図である。 本発明の第２実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間の駆動波形を示す図である。 本発明の第３実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間の駆動波形を示す図である。 放電セルにおいて図１１の駆動波形によって変化された壁電荷分布を段階的に示す図である。 放電セルにおいて図１１の駆動波形によって変化された壁電荷分布を段階的に示す図である。 放電セルにおいて図１１の駆動波形によって変化された壁電荷分布を段階的に示す図である。 放電セルにおいて図１１の駆動波形によって変化された壁電荷分布を段階的に示す図である。 放電セルにおいて図１１の駆動波形によって変化された壁電荷分布を段階的に示す図である。 本発明の第３実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間以外のサブフィールド期間の駆動波形を示す図である。 維持期間直後に放電セルにおいて図１３の駆動波形によって形成された壁電荷分布を示す図である。 セットアップ期間前に図１１及び図１３の駆動波形によって形成された、壁電荷分布及び放電セルでのギャップ電圧を示す図である。 プラズマディスプレイ装置が図１１及び図１３の駆動波形によって駆動されるとき、走査電極及び維持電極間に印加される外部電圧の変化、及びセットアップ期間の放電セルのギャップ電圧の変化を示す図である。 消去期間及びリセット期間中に維持電極上の、図３の従来の駆動波形によって誘発された壁電荷の極性変化を示す図である。 リセット期間中に維持電極上の、図１１及び１３の駆動波形によって誘発された壁電荷の極性変化を示す図である。 本発明の第４実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間の駆動波形を示す図である。 本発明の第４実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間以外のサブフィールド期間の駆動波形を示す図である。 本発明の第５実施形態に係るプラズマディスプレイ装置の駆動方法を示す波形図である。 本発明の実施形態に係るプラズマディスプレイ装置を示すブロック図である。 本発明の第６実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間の駆動波形を示す図である。 アドレス期間と維持期間との間の境界期間中にそれぞれの電極に印加される図２３の駆動波形を示す拡大図である。 放電セルにおいて図２３の駆動波形によって変化された壁電荷分布を段階的に示す図である。 放電セルにおいて図２３の駆動波形によって変化された壁電荷分布を段階的に示す図である。 放電セルにおいて図２３の駆動波形によって変化された壁電荷分布を段階的に示す図である。 放電セルにおいて図２３の駆動波形によって変化された壁電荷分布を段階的に示す図である。 放電セルにおいて図２３の駆動波形によって変化された壁電荷分布を段階的に示す図である。 放電セルにおいて図２３の駆動波形によって変化された壁電荷分布を段階的に示す図である。 本発明の第６実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間以外のサブフィールド期間の駆動波形を示す図である。 維持期間直後に放電セルにおいて図２６の駆動波形によって形成された壁電荷分布を示す図である。 セットアップ期間前に図２３及び２６の駆動波形によって形成された壁電荷分布及び放電セルでのギャップ電圧を示す図である。 本発明の第７実施形態に係るプラズマディスプレイ装置の駆動方法を示す波形図である。 本発明の第８実施形態に係るプラズマディスプレイ装置の駆動方法を示す波形図である。 本発明の第９実施形態に係るプラズマディスプレイ装置の駆動方法を示す波形図である。 本発明の第１０実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間の駆動波形を示す図である。 本発明の第１０実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間以外のサブフィールド期間の駆動波形を示す図である。 本発明の第１１実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間の駆動波形を示す図である。 本発明の第１１実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間以外のサブフィールド期間の駆動波形を示す図である。 本発明の第１２実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間の駆動波形を示す図である。 本発明の第１２実施形態に係るプラズマディスプレイ装置の駆動方法において第１のサブフィールド期間以外のサブフィールド期間の駆動波形を示す図である。 本発明の第１３実施形態に係るプラズマディスプレイ装置の駆動方法を示す波形図である。 本発明の第１４実施形態に係るプラズマディスプレイ装置の駆動方法を示す波形図である。 本発明の第１５実施形態に係るプラズマディスプレイ装置において１フレーム期間のサブフィールドに印加される駆動波形を示す図である 本発明の他の実施形態に係るプラズマディスプレイ装置を示すブロック図である。

Claims (3)

1. プラズマディスプレイ装置において、
   走査電極、維持電極、及び前記走査電極と維持電極に交差するアドレス電極を含むプラズマディスプレイパネルと、
   フレーム期間がＮ個のサブフィールドに分割されて画像をディスプレイするようにプラズマディスプレイパネルを駆動するための駆動部と、を備え、
   サブフィールドの維持期間中に前記走査電極に供給される最終の維持パルスの供給時点と、次サブフィールドのリセット期間中に前記走査電極に供給される初期化信号の供給時点との間の時間の間隔は、空間電荷が消滅するように、前記プラズマディスプレイパネルの温度が上昇するにつれて拡張させられ、
   維持期間中、前記走査電極または前記維持電極に供給される最終の維持パルスの幅は、前記プラズマディスプレイパネルの温度が上昇するにつれて拡張させられ、
   前記初期化信号により、走査電極とアドレス電極の間で放電が行われ、かつ走査電極と維持電極の間で放電が行われることを特徴とするプラズマディスプレイ装置。
2. 前記駆動部は、最終の維持パルスの供給時点と前記初期化信号の供給時点との間の時間の間隔が２００μｓ以上５００μｓ以下になるように前記プラズマディスプレイパネルを駆動することを特徴とする請求項１記載のプラズマディスプレイ装置。
3. 前記維持期間中に発生した前記最終の維持パルスは、２００μｓ以上５００μｓ以下のパルス幅を有することを特徴とする、請求項１又は２に記載のプラズマディスプレイ装置。

Images