JP2006146228A - プラズマディスプレイ装置及びその駆動方法 - Google Patents

Abstract

【課題】 高温環境で放電を安定化したプラズマ表示装置とその駆動方法を提供する。
【解決手段】本発明のプラズマディスプレイ装置は、スキャン電極Y、サステイン電極Z及びアドレス電極Xを有するプラズマディスプレイパネルPDPと、アドレス期間APで、アドレス電極Xに印加されるデータパルスDPとスキャン電極Yに印加されるスキャンパルスSCNPとが互いに異なる時点に印加されるように制御する第１制御部と、スキャン電極Yとサステイン電極Zの少なくとも一方に印加される最後のサステインパルスSUSPを制御する第２制御部とを含み、該第２制御部は、プラズマディスプレイパネルまたはその周辺の温度が高温である時、最後のサステインパルスSUSPの印加終了時点から、次のサブフィールドの初期化信号までの期間を、常温での期間に比べてもっと長く調節する。
【選択図】図１２

Description

本発明は、プラズマ表示装置に関し、詳しくは、誤放電、ミス放電及び異常放電を予防して暗室コントラストを高めて動作マージンを広めて、かつ、アドレス期間で印加されるパルスの印加時点とサステイン期間に印加されるパルスの印加時点とを異にして実現したプラズマディスプレイ装置及びその駆動方法に関するものである。

一般に、プラズマディスプレイパネルは、前面パネルと後面パネルの間に形成された隔壁が一つの単位セルを成すもので、各セルの内部には、ネオン（Ne）、ヘリウム（He）またはネオン及びヘリウムの混合気体（Ne＋He）のような主放電気体と少量のキセノンを含む不活性ガスが充填されている。高周波電圧によって放電される時、不活性ガスは、真空紫外線を発生して隔壁の間に形成された蛍光体を発光させることで、画像が現れる。このようなプラズマディスプレイパネルは、薄くて軽い構成でできるから、次世代の表示装置として脚光を浴びている。

図１は、一般的なプラズマディスプレイパネルの構造を示した図である。
プラズマディスプレイパネルは、 図１に示したように、画像が表示される表示面である前面基板１０１にスキャン電極１０２とサステイン電極１０３とを対にして形成された複数の維持電極対が配列された前面パネル１００と、背面を成す背面基板１１１上に上記複数の維持電極対と交差するように複数のアドレス電極１１３が配列された背面パネル１１０とが、一定な距離をおいて結合される。

前面パネル１００は、一つの放電セルで相互放電させてセルの発光を維持するためのスキャン電極１０２及びサステイン電極１０３、すなわち、透明なＩＴＯ物質に形成された透明電極（a）と金属材質に製作されたバス電極（b）を有するスキャン電極１０２及びサステイン電極１０３が対をなして構成される。該スキャン電極１０２及びサステイン電極１０３は、放電電流を制限して電極対の間を絶縁させる一つ以上の上部誘電体層１０４によって覆われ、該上部誘電体層１０４の上面には、放電条件を容易にするため、酸化マグネシウム（MgO）を蒸着した保護層１０５が形成される。

また、背面パネル１１０は、複数個の放電空間、すなわち、放電セルを形成させるためのストライプタイプ（またはウェルタイプ）の隔壁１１２が平行に配列される。また、アドレス放電を行って真空紫外線を発生させる多数のアドレス電極１１３が前記隔壁１１２に対して一直線に配置される。背面基板１１０の上側面には、アドレス放電時に画像表示のための可視光線を放出するＲ、Ｇ、Ｂ蛍光体１１４が塗布される。アドレス電極１１３と蛍光体１１４の間には、アドレス電極１１３を保護するための下部誘電体層１１５が形成される。

このような構造のプラズマディスプレイパネルは、マトリックス構造で各電極が形成されるが、これを添付された図２を用いて詳しく説明すると、次のとおりである。
図２は、プラズマディスプレイパネル上に形成された各電極の配列構造を説明するための図である。

図２に示したように、プラズマディスプレイパネル２００上でスキャン電極（Y１〜Yn）がサステイン電極（Z１〜Zn）と並行した方向に形成され、このようなスキャン電極（Y１〜Yn）とサステイン電極（Z１〜Zn）とが交差するようにアドレス電極（X１〜Xm）が形成される。

このようなスキャン電極（Y１〜Yn）及びサステイン電極（Z１〜Zn）とアドレス電極（X１〜Xm）とが交差する地点に放電セルが形成される。これによって、放電セルは、プラズマディスプレイパネル上にマトリックス形状で形成される。
このような電極配列構造を有するプラズマディスプレイパネルに所定のパルスを供給するための各駆動回路が取付けられてプラズマディスプレイ装置が構成される。

このようなプラズマディスプレイ装置における画像階調を実現する方法は、次の図３に示されている。
図３は、従来のプラズマディスプレイ装置の画像階調を実現する方法を示した図である。

従来のプラズマディスプレイ装置の画像階調の表現方法は、 図３に示したように、一つのフレームを発光回数が異なる複数のサブフィールドに分けて、各サブフィールドは、再びすべてのセルを初期化させるためのリセット期間（RPD）、放電されるセルを選択するためのアドレス期間（APD）及び放電回数によって階調を実現するサステイン期間（SPD）に分けられる。例えば、２５６階調で画像を表示しようとする場合、１/６０秒に当たるフレーム期間（１６．６７ms）は、図３に示したように、八つのサブフィールド（SF１ないしSF８）に分けられ、八つの各サブフィールド（SF１ないしSF８）は、リセット期間、アドレス期間及びサステイン期間に再び分けられるようになる。

各サブフィールドのリセット期間及びアドレス期間は、各サブフィールド毎に同一である。放電されるセルを選択するためのアドスレス放電は、アドレス電極とスキャン電極である透明電極間の電圧差によって起こる。サステイン期間は、各サブフィールドで２ⁿ（ただし、ｎ＝０、１、２、３、４、５、６、７）の割合で増加される。このように各サブフィールドでサステイン期間が異なるため、各サブフィールドのサステイン期間、すなわち、サステイン放電回数を調節して画像の階調を表現する。

図４は、通常のプラズマディスプレイパネルの駆動波形の一例を示した波形図であり、図５（a）ないし図５（e）は、図４のような駆動波形によって変化する放電セル内の壁電荷分布を段階的に示した図である。
図４の駆動波形について、図５（a）ないし図５（e）の壁電荷分布を関連付けして説明する。

それぞれのサブフィールド（SFn-１、SFn）は、図４に示したように、全画面の各放電セル１を初期化するためのリセット期間（RP）、放電セルを選択するためのアドレス期間（AP）、選択された各放電セル１の放電を維持させるためのサステイン期間（SP）及び放電セル１内の壁電荷を消去するための消去期間（EP）を含む。

n-１番目のサブフィールド（SFn-１）の消去期間（EP）には、各サステイン電極（Z）に消去ランプ波形（ERR）が印加される。該消去期間（EP）の間、各スキャン電極（Y）と各アドレス電極（X）に０Vが印加される。消去ランプ波形（ERR）は、電圧が０Vから正極性のサステイン電圧（Vs）まで漸進的に上昇するポジティブ波形である。該消去ランプ波形（ERR）によってサステイン放電が起きたオンセル（On-cells）内には、スキャン電極（Y）とサステイン電極（Z）の間で消去放電が起こる。この消去放電によって各オンセル内の壁電荷が消去される。その結果、各放電セル１は、消去期間（EP）の直後に、図５（a）のような壁電荷分布を有する。

n番目のサブフィールド（SFn）が始まるリセット期間（RP）のセットアップ期間（SU）では、すべてのスキャン電極（Y）にポジティブ波形（PR）が印加され、サステイン電極（Z）とアドレス電極（X）に０Vが印加される。セットアップ期間（UP）のポジティブ波形（PR）によって、スキャン電極（Y）上の電圧は、正極性のサステイン電圧（Vs）からそれより高いリセット電圧（Vr）まで漸進的に上昇する。ポジティブ波形（PR）によって全画面の各放電セル内で、各スキャン電極（Y）と各アドレス電極（X）間に、光がほとんど発生しない暗放電が発生すると同時に、各スキャン電極（Y）と各サステイン電極（Z）間にも、暗放電が起こる。このような暗放電の結果によって、セットアップ期間（SU）の直後に、図５（b）に示したように、各アドレス電極（X）とサステイン電極（Z）上に、正極性の壁電荷が残るようになり、スキャン電極（Y）上に、負極性の壁電荷が残る。セットアップ期間（SU）において、暗放電が発生する間に、各スキャン電極（Y）と各サステイン電極（Z）間のギャップ電圧（Vg）と、各スキャン電極（Y）と各アドレス電極（X）間のギャップ電圧は、放電を起こし得る放電点火電圧（Vf）に近い電圧に初期化される。

セットアップ期間（SU）に続いて、リセット期間（RP）のセットダウン期間（SD）には、ネガティブランプ波形（NR）が各スキャン電極（Y）に印加される。これと同時に、各サステイン電極（Z）に、正極性のサステイン電圧（Vs）が印加され、各アドレス電極（X）に０Vが印加される。ネガティブランプ波形（NR）によって、各スキャン電極（Y）上の電圧は、正極性のサステイン電圧（Vs）から負極性の消去電圧（Ve）まで漸進的に低くなる。ネガティブランプ波形（NR）によって全画面の各放電セル内で、各スキャン電極（Y）と各アドレス電極（X）間に暗放電が発生すると同時に、各スキャン電極（Y）と各サステイン電極（Z）間にも暗放電が起こる。このセットダウン期間（SD）の暗放電の結果によって、各放電セル１内の壁電荷分布は、図５（c）に示したように、アドレスの最適条件に変化する。この時、各放電セル１内で、各スキャン電極（Y）と各アドレス電極（X）上に、アドレス放電に不必要な過渡な壁電荷が消去されて一定な量の壁電荷が残るようになる。そして、各サステイン電極（Z）上の壁電荷は、各スキャン電極（Y）から移動する負極性の壁電荷が蓄積されながらその極性が正極性から負極性に反転する。リセット期間（RP）のセットダウン期間（SD）で、暗放電が発生する間に、各スキャン電極（Y）と各サステイン電極（Z）間のギャップ電圧と、各スキャン電極（Y）と各アドレス電極（X）間のギャップ電圧は、放電点火電圧（Vf）に近くなる。

アドレス期間（AP）では、負極性のスキャンパルス（-SCNP）が各スキャン電極（Y）に順次的に印加されると同時に、スキャンパルス（-SCNP）に同期して各アドレス電極（X）に正極性のデータパルス（DP）が印加される。スキャンパルス（-SCNP）の電圧は、０Vやそれに近い負極性のスキャンバイアス電圧（Vyb）から負極性のスキャン電圧（-Vy）まで低くなるスキャン電圧（Vsc）である。データパルス（DP）の電圧は、正極性のデータ電圧（Va）である。このアドレス期間（AP）の間に、サステイン電極（Z）に、正極性サステイン電圧（Vs）より低い正極性Zのバイアス電圧（Vzb）が供給される。リセット期間（RP）の直後に、放電点火電圧（Vf）に近いレベルにギャップ電圧が調整された状態で、スキャン電圧（Vsc）とデータ電圧（Va）が印加される各オンセル（On-cells）内の、各スキャン電極（Y）と各アドレス電極（X）間に、ギャップ電圧が放電点火電圧（Vf）を超過しながら、アドレス放電がその電極（Y、X）間に発生する。各スキャン電極（Y）と各アドレス電極（X）間の１次アドレス放電は、放電セル内のプライミング荷電粒子を発生させて、図５（d）に示したように、各スキャン電極（Y）と各サステイン電極（Z）間の２次放電を誘導する。アドレス放電が発生した各オンセル内の壁電荷分布は、図５（e）に示されている。

一方、アドレス放電が発生しなかった各オフセル（Off-cells）内の壁電荷分布は、実質的に図５（c）の状態を維持する。
サステイン期間（SP）において、各スキャン電極（Y）と各サステイン電極（Z）に正極性サステイン電圧（Vs）のサステインパルス（SUSP）が、交代に印加される。次いで、アドレス放電によって選択された各オンセルは、図５（e）の壁電荷分布の助けを受けてサステインパルス（SUSP）毎に、各スキャン電極（Y）と各サステイン電極（Z）間で、サステイン放電が起こる。反面、各オフセルは、サステイン期間の間、放電が起きない。これは、各オフセルの壁電荷分布が、図５（c）の状態で維持されて最初の正極性サステイン電圧（Vs）が各スキャン電極（Y）に印加される時、各スキャン電極（Y）と各サステイン電極（Z）間のギャップ電圧が、放電点火電圧（Vf）を超えることができないからである。

ところで、従来のプラズマ表示装置は、n-１番目のサブフィールド（SFn-１）の消去期間（EP）とn番目のサブフィールド（SFn）のリセット期間（RP）を経ながら、各放電セル１の初期化と壁電荷制御のために複数回の放電が起こるため、暗室コントラスト値が低くなることによって、コントラスト比が低くなるという問題点がある。下記の表１は、従来のプラズマ表示装置において、以前のサブフィールド（SFn-１）の消去期間（EP）とリセット期間（RP）で発生する放電の形態と回数を整理したものである。

表１から分かるように、n-１番目のサブフィールド（SFn-１）でオンされた各オンセルにおいて、消去期間（EP）とリセット期間（RP）を経ながら、各スキャン電極（Y）と各サステイン電極（Z）間の面放電が３回発生し、各スキャン電極（Y）と各アドレス電極（X）間の対向放電が２回発生する。そして、以前のサブフィールド（SFn）でオフされた各オフセルで消去期間（EP）とリセット期間（RP）を経ながら各スキャン電極（Y）と各サステイン電極（Z）間の面放電が２回発生し、各スキャン電極（Y）と各アドレス電極（X）間の対向放電が２回発生する。

このように消去期間とリセット期間において、何回も発生する放電は、コントラスト特性を考慮する時、可能な発光量を最小化しなければならない、消去期間とリセット期間の発光量を大きくするので、暗室コントラスト値を低める原因になる。特に、各スキャン電極（Y）と各サステイン電極（Z）間の面放電は、各スキャン電極（Y）と各アドレス電極（X）間の対向放電に比べて光の発光量が多いため、対向放電に比べて暗室コントラストにより大きな悪影響を与える。

また、従来のプラズマ表示装置において、n-１番目のサブフィールド（SFn-１）の消去期間（EP）で壁電荷の消去が完全に行われず、各スキャン電極（Y）上に負極性の壁電荷が過剰に蓄積される場合には、n番目のサブフィールド（SFn）のセットアップ期間（SU）で暗放電が発生しない。このようにセットアップ期間（SU）で暗放電が正常に発生しないと、各放電セルの初期化が行われないことになる。この場合、セットアップ期間で放電が起こり得るようにするには、リセット電圧（Vr）がもっと高くならなければならない。セットアップ期間（SU）で暗放電が発生しないと、リセット期間の直後に放電セル内の条件がアドレス最適条件にならないため、異常放電や誤放電が発生する。また、n-１番目のサブフィールド（SFn-１）の消去期間（EP）の直後に、スキャン電極（Y）上に正極性の壁電荷が過剰に蓄積される場合には、n番目のサブフィールド（SFn）のセットアップ期間（SU）でポジティブ（PR）の開始電圧である正極性サステイン電圧（Vs）が各スキャン電極（Y）に印加される時、放電が強く発生するため、全セルにおいて、初期化が均一にならない。このような問題点に対して、図６に関連して詳しく説明する。

図６は、図４のような駆動波形によってプラズマディスプレイパネルが駆動される時、セットアップ期間において、スキャン電極とサステイン電極間の外部印加電圧と放電セル内のギャップ電圧の変化を示した図である。

図６は、セットアップ期間（SU）において、各スキャン電極（Y）と各サステイン電極（Z）間の外部印加電圧（Vyz）及び放電セル内のギャップ電圧（Vg）を示す。ここで、図６において、実線で表示された外部印加電圧（Vyz）は、各スキャン電極（Y）と各サステイン電極（Z）のそれぞれに印加される外部電圧として、サステイン電極（Z）に０Vが印加されるから、実質的にポジティブ波形（PR）の電圧と同様である。図６において、（1）、（2)、（3）で示す各点線は、放電セル内の壁電荷によって放電ガスに形成されるギャップ電圧（Vg）である。ギャップ電圧（Vg）は、以前のサブフィールドで放電が起きたか、または起きなかったかによって放電セル内の壁電荷量が異なるから、（1）、（2)、（3）の各点線に示したように相違する。各スキャン電極（Y）と各サステイン電極（Z）間の外部印加電圧（Vyz）と放電セル内の放電ガスに形成されたギャップ電圧（Vg）との関係は、式１に示すようになる。

Vyz=Vg＋Vw 式１
図６において、（1）のギャップ電圧（Vg）は、放電セル内で壁電荷が充分に消去されて壁電荷が充分に小さい場合であり、このギャップ電圧（Vg）は、外部印加電圧（Vyz）に比例して増加する途中で放電点火電圧（Vf）に到逹すると、暗放電が発生する。この暗放電によって各放電セル内のギャップ電圧は、放電点火電圧（Vf）に初期化される。
図６において、（2）のギャップ電圧（Vg）は、n-１番目のサブフィールド（SF）の消去期間（EP）の間に強放電が発生して、各放電セル内の壁電荷分布で壁電荷の極性を反転させた場合である。この時、消去期間（EP）の直後に、各スキャン電極（Y）上に蓄積された壁電荷の極性は、強放電によって正極性に反転する。これは、ＰＤＰの寸法が大きい場合に、各放電セルの均一度が低いか、または温度変化に従って消去ランプ波形（ERR）の傾斜度が変動することで発生する。この場合、初期ギャップ電圧（Vg）が、図６の（2）のように過度に高くなるため、セットアップ期間（SU）において、正極性のサステイン電圧（Vs）がスキャン電極（Y）に印加されると同時に、ギャップ電圧（Vg）が放電点火電圧（Vf）を超過して、強放電が発生する。この強放電によってセットアップ期間（SU）とセットダウン期間（SD）において、各放電セルが、アドレス最適条件の壁電荷分布、すなわち、図４（c）の壁電荷分布に初期化されないため、オフされなければならない各オフセルでアドレス放電を発生させることができる。言い換えれば、リセット期間に先立った消去期間において、消去放電が強く起こる場合に、誤放電が発生することになる。

図６において、（3）のギャップ電圧（Vg）は、n-１番目のサブフィールド（SF）の消去期間（EP）の間に消去放電が発生されないか、または非常に弱く発生して消去放電の直前に起きたサステイン放電の結果で形成された各放電セル内の壁電荷分布をそのまま維持した場合である。これについて詳しく説明すると、図３に示したように、最後のサステイン放電は、各スキャン電極（Y）にサステインパルス（SUSP）が印加される時に発生する。この最後のサステイン放電の結果、各スキャン電極（Y）上に、負極性の壁電荷が残留するようになり、サステイン電極（Z）上に、正極性の壁電荷が残留する。このような壁電荷は、次のサブフィールドで初期化を正常に行うために消去されなければならない。しかし、消去放電が起きないか、または消去放電が非常に弱く起こると、その極性がそのまま維持される。このように消去放電が起きないか、または非常に弱く発生する理由は、ＰＤＰで各放電セルの均一度が低いか、または温度変化に従って消去ランプ波形（ERR）の傾斜度が変動することにより発生する。この場合、初期ギャップ電圧（Vg）が図６の（3）のように、負極性で非常に低いため、セットアップ期間でポジティブ波形（PR）がリセット電圧（Vr）まで上昇しても、各放電セル内のギャップ電圧（Vg）が放電点火電圧（Vf）に到逹しないため、セットアップ期間（SU）とセットダウン期間（SD）で暗放電が起きない。その結果、リセット期間に先立った消去期間において、消去放電が起きないか、または非常に弱く起こる場合に初期化が正常に実行できないため、誤放電や異常放電が発生する。

図６の（2）のような場合、ギャップ電圧（Vg）と放電点火電圧（Vf）との関係は、式２のとおりであり、図６の（3）のような場合、ギャップ電圧（Vg）と放電点火電圧（Vf）との関係は、式３のとおりである。

Vgini＋Vs＞Vf 式２

Vgini＋Vr＜Vf 式３

ここで、Vginiは、図６から分かるように、セットアップ期間（SU）が始まる直前の初期ギャップ電圧である。

上記のような問題点を考慮して、消去期間（EP）とリセット期間（RP）で初期化が正常に進行するためのギャップ電圧条件（または壁電圧条件）は、式２と式３をすべて満足する下記の式４にあてはまることである。

Vf−Vr＜Vgini＜Vf−Vs 式４
結果的に、セットアップ期間（SU）の前に、初期ギャップ電圧（Vgini）が式４の条件を満足しないと、従来のプラズマ表示装置は、誤放電、ミス放電または異常放電が発生し、動作マージンが細くなる。すなわち、従来のプラズマ表示装置において動作の信頼性と動作マージンを確保するためには、消去期間（EP）における消去動作が正常に行われなければならないが、前述したように、ＰＤＰの放電セルの均一度や使用温度によって正常に作動することができない。

また、従来のプラズマ表示装置においては、高温環境で現われる過度な空間電荷と該空間電荷の活発な運動量によって壁電荷分布が不安定になり、誤放電、ミス放電または異常放電が発生し、それによって動作マージンが細くなるという問題点がある。これに対し、図７（a）ないし図７（c）に関連して詳しく説明する。

図７（a）ないし図７（c）は、図４のような駆動波形によってプラズマディスプレイパネルが高温環境で駆動される時、空間電荷と該空間電荷の挙動を示した図である。
高温環境では、放電時に発生する空間電荷の量と運動量が常温や低温に比べて多くなる。したがって、n-１番目のサブフィールド（SFn-１）のサステイン放電時に多い空間電荷が発生して、n番目のサブフィールド（SFn）のセットアップ期間（SU）の直後にも、図７（a）に示したように、放電空間内に多い空間電荷３００が、活発に運動する状態で存在するようになる。

図７（a）に示したように、アドレス期間において、運動量が活発な空間電荷３００が放電空間内に存在する状態の場合、アドレス電極（X）にデータ電圧（Va）が印加され、スキャン電極（Y）にスキャン電圧（-Vy）が印加されると、図７（b）に示したように、正極性の空間電荷３００は、セットアップ期間（SU）のセットアップ放電結果、スキャン電極（Y）上に蓄積された負極性の壁電荷と再結合し、負極性の空間電荷３００は、セットアップ放電の結果、アドレス電極（Y）上に蓄積した正極性の壁電荷と再結合する。

その結果、図７（c）に示したように、セットアップ放電によって形成されたスキャン電極（Y）上の負極性の壁電荷とアドレス電極（X）上の正極性の壁電荷が消去されて、データ電圧（Va）とスキャン電圧（-Vy）が、アドレス電極（X）とスキャン電極（Y）に印加されても、ギャップ電圧（Vg）が放電点火電圧（Vf）に到逹し得ないから、アドレス放電が起こらない。したがって、図４のような駆動波形を高温環境で使用するＰＤＰに適用すると、各オンセルのミスライティングがよく発生するという問題点が発生する。

図８は、従来のプラズマディスプレイ装置の駆動方法による駆動波形の他の例を示した図である。
プラズマディスプレイ装置は、図８に示したように、すべてのセルを初期化させるためのリセット期間、放電するセルを選択するためのアドレス期間、選択されたセルの放電を維持させるためのサステイン期間、及び放電されたセル内の壁電荷を消去するための消去期間に分けられて駆動される。

リセット期間において、セットアップ期間で、すべてのスキャン電極（Y）に上昇ランプ波形（Ramp-up）が同時に印加される。この上昇ランプ波形によって全画面の各放電セル内には弱い暗放電が起こる。このセットアップ放電によって、アドレス電極（X）とサステイン電極（Z）上に正極性の壁電荷が蓄積するようになり、スキャン電極（Y）上に、負極性の壁電荷が蓄積するようになる。

セットダウン期間に上昇ランプ波形が供給された後、上昇ランプ波形のピーク電圧より低い正極性電圧から落ち始めてアース（GND）レベル電圧以下の特定電圧レベルまで落ちる下降ランプ波形（Ramp-down）が、各セル内に微弱な消去放電を起こすことで、スキャン電極（Y）に過度に形成された壁電荷を充分に消去させるようになる。このセットダウン放電によって、アドレス放電が安定して起こり得るほどの壁電荷が、各セル内に均一に残留する。

アドレス期間には、負極性のスキャンパルスが、各スキャン電極（Y）に順次的に印加されると同時に、スキャンパルスに同期してアドレス電極（X）に正極性のデータパルスが印加される。このスキャンパルスとデータパルスとの電圧差と、リセット期間に生成された壁電圧が加わりながら、データパルスが印加される放電セル内に、アドレス放電が発生する。このアドレス放電によって選択された各セル内に、サステイン電圧（Vs）が印加される時に。放電が起こり得るようにするだけの壁電荷が形成される。セットダウン期間とアドレス期間の間にスキャン電極との電圧差を減らして、スキャン電極との誤放電が起きないように正極性の電圧（Vz）がサステイン電極に供給される。

サステイン期間において、サステインパルス（SUS）が各スキャン電極（Y）と各サステイン電極（Z）に交番的に印加される。アドレス放電によって選択されたセルは、セル内の壁電圧とサステインパルスが加わりながら、サステインパルスが印加されるたびに各スキャン電極（Y）と各サステイン電極（Z）間にサステイン放電、すなわち、表示放電が起こるようになる。

サステイン放電が完了した後、付加的に消去期間がさらに含まれ得るが、このような消去期間では、パルス幅と電圧レベルが小さい消去ランプ波形（Ramp-ers）の電圧がサステイン電極（Z）に供給されて全画面の各セル内に残留する壁電荷を消去させるようになる。

このような駆動波形で駆動されるプラズマディスプレイ装置では、アドレス期間において、スキャン電極（Y）に印加されるスキャンパルスと、アドレス電極（X１〜Xn）に印加されるデータパルスの印加時点は同一である。このような従来の駆動方法において、アドレス期間におけるスキャンパルスとデータパルスの印加時点について、図９において詳しく説明する。

図９は、従来のプラズマディスプレイ装置の駆動方法において、アドレス期間に印加されるパルスの印加時点を説明するための図である。
従来のプラズマディスプレイ装置の駆動方法では、図９に示したように、アドレス期間において、アドレス電極（X１〜Xn）に印加されるすべてのデータパルスは、スキャン電極（Y）に印加されるスキャンパルスと同時（ts）に印加される。このように同一の時点でデータパルスとスキャンパルスが、それぞれアドレス電極（X１〜Xn）とスキャン電極（Y）に印加されると、スキャン電極（Y）に印加される波形とサステイン電極（Z）に印加される波形に、ノイズ（Noise）が発生するようになる。このように同一の時点でデータパルスとスキャンパルスが、それぞれアドレス電極（X１〜Xn）とスキャン電極に印加される場合にノイズが発生する例について図１０において詳しく説明する。

図１０は、従来のプラズマディスプレイ装置の駆動方法において、アドレス期間に印加されるパルスによるノイズの発生を説明するための図である。
従来のプラズマディスプレイ装置の駆動方法では、図１０に示したように、アドレス期間において、データパルスとスキャンパルスが、それぞれアドレス電極（X１〜Xn）とスキャン電極（Y）に印加されると、各スキャン電極（Y）と各サステイン電極（Z）に印加される波形にノイズが発生する。このようなノイズは、パネルの静電容量を介して結合することによって発生する。データパルスが急上昇する時点では、各スキャン電極（Y）と各サステイン電極（Z）に印加される波形に上昇ノイズが発生し、データパルスが急下降する時点で、各スキャン電極（Y）と各サステイン電極（Z）に印加される波形に下降ノイズが発生する。

前述したように、スキャン電極（Y）に印加されるスキャンパルスと同時にアドレス電極（X）に印加されるデータパルスによって、各スキャン電極（Y）と各サステイン電極（Z）に印加される波形に発生するノイズは、アドレス期間で起こるアドレス放電を不安定にしてプラズマディスプレイパネルの駆動効率を低減させる問題点が生じる。

また、このような駆動波形で駆動される従来のプラズマディスプレイ装置は、一般に、パネルの周辺温度の影響で誤放電が発生する。このような温度による誤放電について図１１において詳しく説明する。

図１１は、従来の駆動方法による駆動波形で動作されるプラズマディスプレイ装置における温度による誤放電を説明するための図である。
従来の駆動方法による駆動波形で動作されるプラズマディスプレイ装置では、図１１に示したように、パネル周辺の温度が相対的に高い高温である場合、放電セル内の空間電荷４０１と壁電荷４００との再結合の割合が増加して、放電に参加する壁電荷の絶対量が減少することで、誤放電が発生する。ここで、空間電荷４０１は、放電セル内の空間に存在する電荷として前記壁電荷４００とは異なり放電に関与しない。

従来の駆動方法による駆動波形で動作されるプラズマディスプレイ装置では、例えば、アドレス期間において、空間電荷４０１と壁電荷４００との再結合の割合が増加して、アドレス放電に参加する壁電荷４００の量が減少してアドレス放電を不安定にする。このような場合には、アドレッシングの順序が後であればあるほど、空間電荷４０１と壁電荷４００とが再結合し得る時間が充分に確保されるため、アドレス放電がさらに不安定になる。これによって、アドレス期間においてオンされた放電セルが、サステイン期間においてオフにされるなどの高温誤放電が発生するという問題点があった。

また、パネル周辺の温度が相対的に高い場合に、サステイン期間にサステイン放電が発生すると、放電時に前記空間電荷４０１の速度が速くなることで、空間電荷４０１と壁電荷４００との再結合の割合が増加する。したがって、何れか一つのサステイン放電以後に空間電荷４０１と壁電荷４００との再結合によって、サステイン放電に参加する壁電荷４００の量が減少して次のサステイン放電が発生しないなどの高温誤放電が発生するという問題点があった。

本発明の目的は、高温環境で放電を安定化したプラズマ表示装置とその駆動方法を提供することである。

本発明の他の目的は、アドレス期間において、アドレス電極（X）に印加されるデータパルスの印加時点を、スキャン電極（Y）に印加されるスキャンパルスの印加時点とが互いに異なるようにするとともに、サステイン期間に印加される波形を改善してノイズの発生を低減させ、アドレスマージンの減少を抑制しながらも温度による誤放電の発生を低減させるプラズマディスプレイ装置及びその駆動方法を提供することである。

本発明に係るプラズマディスプレイ装置は、スキャン電極、サステイン電極及びアドレス電極を有するプラズマディスプレイパネルと、アドレス期間で、前記アドレス電極に印加されるデータパルスと前記スキャン電極に印加されるスキャンパルスとが互いに異なる時点に印加されるように制御する第１制御部と、前記スキャン電極とサステイン電極の少なくとも一方に印加される最後のサステインパルスを制御する第２制御部とを含み、
該第２制御部は、前記プラズマディスプレイパネルまたはその周辺の温度が高温である時、前記最後のサステインパルスの印加終了時点から、次のサブフィールドの初期化信号までの期間を、常温での期間に比べてもっと長く調節することを特徴とする。

本発明の他の構成によれば、プラズマディスプレイ装置は、スキャン電極、サステイン電極及びアドレス電極を有するプラズマディスプレイパネルと、アドレス期間で、前記アドレス電極に印加されるデータパルスと前記スキャン電極に印加されるスキャンパルスとが、互いに異なる時点で印加されるように制御する第１制御部と、前記スキャン電極とサステイン電極の中の少なくとも一方に印加される最後のサステインパルスを制御する第２制御部とを含み、
該第２制御部は、サステイン期間の間に、フレームのサブフィールドの中の少なくとも一つのサブフィールドにおいて、他のサステインパルスの幅と異なるように、前記最後のサステインパルスの幅を制御することを特徴とする。

また、本発明のプラズマディスプレイ装置の駆動方法は、アドレス期間で前記アドレス電極に印加されるデータパルスと前記スキャン電極に印加されるスキャンパルスとが互いに異なる時点に印加され、前記プラズマディスプレイパネルの温度が高温である時、前記スキャン電極とサステイン電極の少なくとも一方に印加される最後のサステインパルスの印加終了時点において、次のサブフィールドの初期化信号までの期間を常温に比べてもっと長く設定することを特徴とする。

また、本発明のプラズマディスプレイ装置の他の駆動方法は、アドレス期間で前記アドレス電極に印加されるデータパルスと、前記スキャン電極に印加されるスキャンパルスとが、互いに異なる時点に印加され、サステイン期間の間に、フレームのサブフィールドの中で少なくとも一つのサブフィールドにおいて、前記スキャン電極とサステイン電極の少なくとも一方に印加される最後のサステインパルスの幅を、他のサステインパルスの幅と異なるように設定することを特徴とする。

本発明は、ノイズの発生を低減させて、高温環境でＰＤＰの放電を安定化して温度による誤放電の発生を抑制し得ることを特徴とする。
本発明に係るプラズマディスプレイ装置及びその駆動方法は、サステイン期間の長さを調節することで、プラズマディスプレイパネルの温度による誤放電の発生を制御することができる。

以下、本発明の実施形態について図面を用いて説明する。
図１２は、本発明の第１実施形態によるプラズマ表示装置の駆動方法を示した波形図である。図１２の駆動波形は、図２に図示された３電極交流面放電型ＰＤＰに適用される。

それぞれのサブフィールド（SFn-１、SFn）は、図１２に示したように、全画面の各放電セルを初期化するためのリセット期間（RP）、放電セルを選択するためのアドレス期間（AP）、選択された各放電セルの放電を維持させるためのサステイン期間（SP）及び放電セル１内の壁電荷を消去するための消去期間（EP）を含む。
リセット期間（RP）、アドレス期間（AP）及びサステイン期間（SP）は、図４の駆動波形と実質的に同一であるから、それに対する詳細な説明を省略する。

本発明の第１実施形態によるプラズマ表示装置の駆動方法は、４０℃以上の高温環境で、n-１番目のサブフィールド（SFn-１）の最後のサステインパルス（LSTSUSP）の上昇時点とn番目のサブフィールド（SFn）のリセット期間（RP）が始まるポジティブ波形（PR）の上昇時点の間に、空間電荷の減衰（Decay）を誘発するための空間電荷減衰期間（Tdecay）を設定する。

空間電荷減衰期間（Tdecay）は、常温環境に比べて４０℃以上の高温環境でもっと長く設定され、その時間は、おおよそ３００μs±５０ps程度である。この空間電荷減衰期間（Tdecay）の間、n-１番目のサブフィールド（SFn-１）のサステイン放電時に発生する空間電荷がそれらの間の再結合と壁電荷との再結合によって減衰するようになる。このような空間電荷の減衰後に、n番目のサブフィールド（SFn）のリセット期間（RP）の間、セットアップ放電とセットダウン放電が連続的に起こるようになり、その結果、n番目のサブフィールド（SFn）のリセット期間（RP）の直後には、図５（c）に示したように、空間電荷がほとんどなしにアドレス放電の最適壁電荷分布の条件で各放電セルが初期化される。

空間電荷減衰期間（Tdecay）内に存在する消去期間（EP）の間、放電セル内に消去放電を誘導するための消去ランプ波形（ERR）がサステイン電極（Z）に印加される。消去ランプ波形（ERR）は、電圧が０Vから正極性のサステイン電圧（Vs）まで漸進的に上昇するポジティブ波形である。この消去ランプ波形（ERR）によってサステイン放電が起きた各オンセル内では、各スキャン電極（Y）と各サステイン電極（Z）間で、消去放電が発生して壁電荷が消去される。

図１３は、本発明の第２実施形態によるプラズマ表示装置の駆動方法を示した波形図である。図１３の駆動波形は、セットアップ放電なしに以前のサブフィールドにおける最後のサステイン放電とそれにつながるその次のサブフィールドにおけるセットダウン放電のみで各放電セルの初期化が可能であるＰＤＰ、すなわち、各放電セルの均一度が高くて駆動マージンが広いＰＤＰに適用可能である。

図１３に示したように、n-１番目のサブフィールド（SFn-１）は、リセット期間（RP）、アドレス期間（AP）、及びサステイン期間（SP）を含む。n番目のサブフィールド（SFn）は、セットアップ期間なしにセットダウン期間のみを含むリセット期間（RP）、アドレス期間（AP）、サステイン期間（SP）及び消去期間（EP）を含む。
アドレス期間（AP）とサステイン期間（SP）は、図４の駆動波形及び図１２の実施形態と実質的に同一であるから、それに対する詳細な説明を省略する。

本発明の第２実施形態によるプラズマ表示装置の駆動方法は、高温環境で、n-１番目のサブフィールド（SFn-１）の最後のサステインパルス（LSTSUSP）の上昇時点とn番目のサブフィールド（SFn）のリセット期間（RP）が始まるネガティブランプ波形（PR）の下降開始時点の間に空間電荷の減衰（Decay）を誘発するための空間電荷減衰期間（Tdecay２）を設定する。

空間電荷減衰期間（Tdecay２）は、最後のサステインパルスのパルス幅と同一で、常温環境に比べて４０℃以上の高温環境でもっと長く設定される。空間電荷減衰期間（Tdecay２）は、高温でおおよそ３００μs±５０ps程度である。空間電荷減衰期間（Tdecay２）の間にスキャン電極（Y）にはサステイン電圧（Vs）の最後のサステインパルス（LSTSUSP）が印加されてそのサステイン電圧（Vs）を維持するようになり、スキャン電極（Y）に最後のサステインパルス（LSTSUSP）が印加された時点から所定時間Td後、サステイン電極（Z）にはサステイン電圧（Vs）が印加される。このような電圧によって空間電荷減衰期間（Tdecay２）の間、負極性の空間電荷はスキャン電極（Y）上に蓄積するようになり、正極性の空間電荷は、アドレス電極（X）上に蓄積される。したがって、空間電荷減衰基板（Tdecay２）の直後には、既存のセットアップ放電結果と類似の壁電荷分布、すなわち、各放電セルで空間電荷の大部分が消滅しても、５（b）と類似の壁電荷分布によって、各放電セルが初期化される。

空間電荷減衰期間（Tdecay２）期間に続いてn番目のサブフィールド（SFn）のリセット期間（RP（SD））において、ネガティブランプ波形（NR）がスキャン電極（Y）に印加される。このリセット期間（RP（SD））の間、正極性のサステイン電圧（Vs）がサステイン電極（Z）に印加され、アドレス電極（X）に０Vが印加される。ネガティブランプ波形（NR）によってスキャン電極（Y）上の電圧は、正極性のサステイン電圧（Vs）から負極性の消去電圧（Ve）まで漸進的に低くなる。ネガティブランプ波形（NR）によって全画面の各放電セル内で各スキャン電極（Y）と各アドレス電極（X）間に暗放電が発生すると同時に、各スキャン電極（Y）と各サステイン電極（Z）間にも暗放電が起こる。セットダウン期間（SD）の暗放電の結果、各放電セル１内の壁電荷分布は、図４（c）に示したように、アドレスの最適条件に変わるようになる。

図１４は、本発明の第３実施形態によるプラズマ表示装置の駆動方法を示した波形図で、図１５（a）ないし図１５（e）は、図１４のような駆動波形によって変化される放電セル内の壁電荷分布を段階的に示した図である。
図１４の駆動波形について、１５（a）ないし図１５（e）の壁電荷分布に基づいて説明する。

図１４に示したように、本発明に係るプラズマ表示装置の駆動方法は、高温環境で少なくともある一つのサブフィールド、例えば、一番目のサブフィールドをスキャン電極（Y）上に正極性壁電荷を形成し、サステイン電極（Z）上に負極性壁電荷を形成するためのプリリセット期間（PRERP）、プリリセット期間（PRERP）によって形成された壁電荷分布を利用して、全画面の各放電セルを初期化するためのリセット期間（RP）、アドレス期間（AP）、及び選択された各放電セルの放電を維持させるためのサステイン期間（SP）に時分割駆動する。消去期間は、サステイン期間（SP）とその次のサブフィールドのリセット期間の間に含ませることができる。

プリリセット期間（PRERP）には、すべてのサステイン電極（Z）に正極性のサステイン電圧（Vs）が印加された後、所定時間（Td２）が経過した時点からすべてのスキャン電極（Y）に０Vやアース電圧（GND）から負極性の-V１電圧まで低くなる第１Yネガティブランプ波形（NRY1）が印加される。ここで、所定時間（Td２）は、パネル特性によって変わり得る。サステイン電極（Z）の電圧が維持される間、スキャン電極（Y）の電圧が低くなった後、-V１電圧を一定な時間の間維持する。プリリセット期間（PRERP）の間にアドレス電極（X）に０Vが印加される。

プリリセット期間（PRERP）の初期所定時間（Td２）の間、サステイン電極（Z）に印加されるサステイン電圧（Vs）とスキャン電極（Y）に印加される０Vとの電圧差によって放電セル内の負極性空間電荷は、スキャン電極（Y）上に蓄積されて壁電荷に変わるようになり、その放電セル内の正極性の空間電荷は、サステイン電極（Y）上に蓄積されて壁電荷に変わるようになる。このように、空間電荷が消去された後、サステイン電極（Z）に印加されるサステイン電圧（Vs）と、スキャン電極（Y）に印加される第１Yネガティブランプ波形（NRY1）は、全放電セルにおいて、各スキャン電極（Y）と各サステイン電極（Z）間と、サステイン電極（Z）とアドレス電極（X）の間で暗放電を起こす。この放電の結果、プリリセット期間（PRERP）の直後に、全放電セル内で、図１５（a）に示したように、スキャン電極（Y）上に正極性の壁電荷が蓄積し、サステイン電極（Z）上に負極性の壁電荷が多量に蓄積する。そして、アドレス電極（X）上に正極性壁電荷が蓄積するようになる。図１５（a）の壁電荷分布によって、全放電セル内で、充分に大きいポジチブギャップ電圧が各スキャン電極（Y）と各サステイン電極（Z）の間に形成され、電界が、各放電セル内でスキャン電極（Y）からサステイン電極（Z）に向けて形成される。

リセット期間（RP）のセットアップ期間（SU）において、すべてのスキャン電極（Y）に第１Yポジティブ波形（PRY1）と第２Yポジティブ波形（PRY2）が連続的に印加され、サステイン電極（Z）とアドレス電極（X）には０Vが印加される。第１Yポジティブ波形（PRY1）の電圧は、０Vから正極性サステイン電圧（Vs）まで上昇し、第２Yポジティブ波形（PRY2）の電圧は、正極性サステイン電圧（Vs）からそれより高い正極性Yリセット電圧（Vr）yまで上昇する。第２Yポジティブ波形（PRY2）の傾斜度は、第１Yポジティブ波形（PRY1）より低い。一方、パネルの特性によって第１Yポジティブ波形（PRY1）と第２Yポジティブ波形（PRY2）の傾斜度は、同一に設定することもできる。第１Yポジティブ波形（PRY1）と放電セル内で各スキャン電極（Y）と各サステイン電極（Z）間に形成された電界の電圧が加わりながら、全放電セルで各スキャン電極（Y）と各サステイン電極（Z）の間、各スキャン電極（Y）と各アドレス電極（X）の間に、暗放電が発生する。この放電の結果、セットアップ期間（SU）の直後に全放電セル内において、図１５（b）に示したように、スキャン電極（Y）上に負極性の壁電荷が蓄積されながら、その極性が正極性から負極性に反転され、アドレス電極（X）上に正極性の壁電荷がもっと蓄積されるようになる。そして、サステイン電極（Z）上に蓄積した壁電荷は、スキャン電極（Y）の方に負極性の壁電荷が移動しながらその量が一部減るが、その極性は負極性に維持される。

一方、プリリセット期間（PRERP）の直後の壁電荷分布によって、セットダウン期間（SU）で暗放電が発生する前に、全放電セル内でポジチブギャップ電圧が充分に大きいため、Yリセット電圧（Vr）は、図４のような従来のリセット電圧（Vr）より低くなる。また、プリリセット期間（PRERP）とセットアップ期間（SU）を経ながら、アドレス電極（X）上に正極性の壁電荷が充分に蓄積されるため、アドレスの放電時に必要な外部印加電圧、すなわち、データ電圧（Va）とスキャン電圧（-Vy）の絶対値を低めることができる。

セットアップ期間（SU）に続いて、リセット期間（RP）のセットダウン期間（SD）において、第２Yネガティブランプ波形（NRY2）がスキャン電極（Y）に印加されると同時に、サステイン電極（Z）に第２Zネガティブランプ波形（NRZ2）が印加される。第２Yネガティブランプ波形（NRY2）の電圧は、正極性のサステイン電圧（Vs）から負極性の-V２電圧まで低くなる。第２Zネガティブランプ波形（NRZ2）の電圧は、正極性のサステイン電圧（Vs）から０Vやアース電圧まで低くなる。-V２電圧は、プリリセット期間（PRERP）の-V１電圧と同一であるとか、または異なる値に設定することができる。このセットダウン期間（SD）の間、各スキャン電極（Y）と各サステイン電極（Z）の電圧は、同時に低くなるため、それらの間に放電が起きない反面、各スキャン電極（Y）と各アドレス電極（X）間に暗放電が発生する。この暗放電によってスキャン電極（Y）上に蓄積した負極性の壁電荷の中で過渡の壁電荷が消去されて、アドレス電極（X）上に蓄積された正極性の壁電荷の中で過渡の壁電荷が消去される。その結果、全放電セルは、図１５（c）のような壁電荷分布を均一になる。図１５（c）の壁電荷分布は、スキャン電極（Y）上に負極性の壁電荷が充分に蓄積してアドレス電極（X）上に正極性の壁電荷が充分に蓄積されているから、各スキャン電極（Y）と各アドレス電極（X）間のギャップ電圧を放電点火電圧（Vf）近くに上昇させる。したがって、全放電セルの壁電荷分布は、セットダウン期間（SD）の直後にアドレス最適条件に調整される。

アドレス期間（AP）において、負極性のスキャンパルス（-SCNP）がスキャン電極（Y）に順次的に印加されると同時に、前記スキャンパルス（-SCNP）に同期してアドレス電極（X）に正極性のデータパルス（DP）が印加される。スキャンパルス（-SCNP）の電圧は、０Vやそれに近い負極性スキャンバイアス電圧（Vyb）から負極性のスキャン電圧（-Vy）まで低くなるスキャン電圧（Vsc）である。このアドレス期間の間（AP）、サステイン電極（Z）に正極性のサステイン電圧（Vs）より低い正極性のZバイアス電圧（Vzb）が供給される。リセット期間（RP）の直後に、全放電セルがアドレス最適条件でギャップ電圧が調整された状態で、スキャン電圧（Vsc）とデータ電圧（Va）が印加される各オンセル内では、各スキャン電極（Y）と各アドレス電極（X）間のギャップ電圧が、放電点火電圧（Vf）を超過しながら前記各電極（Y）、（X）の間でのみアドレス放電が発生する。このアドレス放電が発生した各オンセル内の壁電荷分布は、図１５（d）に示されている。アドレス放電が発生した直後、各オンセル内の壁電荷分布は、アドレス放電によってスキャン電極（Y）上に正極性の壁電荷が蓄積してアドレス電極（X）上に負極性壁電荷が蓄積しながら図１５（e）に示したように変わる。

一方、アドレス電極（X）に０Vやアース電圧が印加されるか、またはスキャン電極（Y）に０Vやスキャンバイアス電圧（Vyb）が印加される各オフセルにおいて、ギャップ電圧は放電点火電圧未満である。したがって、アドレス放電が発生しない各オフセルは、その壁電荷分布が実質的に図１５（c）の状態を維持する。

サステイン期間（SP）において、各スキャン電極（Y）と各サステイン電極（Z）に正極性サステイン電圧（Vs）の各サステインパルス（FIRSTSUSP、SUSP、LSTSUSP）が交番に印加される。サステイン期間（SP）の間、アドレス電極（X）には０Vやアース電圧が供給される。各スキャン電極（Y）と各サステイン電極（Z）のそれぞれに一番目に印加されるサステインパルス（FSTSUSP）は、サステイン放電開始が安定になるようにそのパルス幅が正常サステインパルス（SUSP）に比べて広く設定される。また、最後のサステインパルス（LSTSUSP）は、サステイン電極（Z）に印加されるが、セットアップ期間（SU）の初期状態でサステイン電極（Z）に負極性の壁電荷を充分に蓄積するためにそのパルス幅が正常サステインパルス（SUSP）に比べて広く設定される。該サステイン期間の間、アドレス放電によって選択された各オンセルは、図１５（e）の壁電荷分布の助けを受けてサステインパルス（SUSP）毎に各スキャン電極（Y）と各サステイン電極（Z）の間でサステイン放電が起こる。反面、各オフセルは、サステイン期間（SP）の初期壁電荷分布が図１５（c）のようであるため、各サステインパルス（FIRSTSUSP、SUSP、LSTSUSP）が印加されてもそのギャップ電圧が放電点火電圧（Vf）未満に低く維持されて放電が起きない。

サステイン放電の時に発生する空間電荷の量を減らすために、各サステインパルス（FIRSTSUSP、SUSP、LSTSUSP）の上昇期間と下降期間を、おおよそ３４０ns±２０ns程度に比較的長くする。
図１４の駆動波形は、一番目のサブフィールドのみに限定されるものではなく、その一番目のサブフィールドを含んだいくつかの初期サブフィールドに適用され得るし、一つのフレーム期間に含まれた各サブフィールドに適用されることも可能である。

図１６は、本発明の第３実施形態によるプラズマ表示装置の駆動方法でn-１（ただし、nは２以上の正の定数）番目のサブフィールド（SFn）のサステイン期間（SP）とn番目のサブフィールド（SFn）の間の駆動波形を示す。図１７は、図１６に図示された駆動波形によってサステイン期間の直後に放電セル内に形成される壁電荷分布を示した図で、図１８は、図１４及び図１６の駆動波形によってセットアップ期間の前に形成される放電セル内の壁電荷分布とギャップ電圧を示した図である。

図１６の駆動波形について、１７及び図１８の壁電荷分布に関連して説明する。
図１６に示したように、n番目のサブフィールド（SFn）は、n-１番目のサブフィールド（SFn-１）、例えば、一番目のサブフィールドでサステイン期間の直後に形成された壁電荷分布を利用してＰＤＰの全セルを初期化する。

n-１番目のサブフィールド（SFn-１）とn番目のサブフィールド（SFn）のそれぞれは、サステイン電極（Z）上に負極性壁電荷が充分に蓄積した壁電荷分布の助けを受けて全セルを初期化するためのリセット期間（RP）と、セルを選択するためのアドレス期間（AP）及び選択された各セルの放電を維持させるためのサステイン期間（SP）を含む。

n-１番目のサブフィールド（SFn-１）のサステイン期間において、最後のサステインパルス（LSTSUSP３）は、サステイン電極（Z）に印加される。この時、各スキャン電極（Y）と各アドレス電極（X）に、０Vやアース電圧が印加される。最後のサステインパルス（LSTSUSP３）のパルス幅に当たる空間電荷減衰期間（Tdecay３）は、各空間電荷が壁電荷に変わり得るほどの充分な時間に設定されており、各オンセル内でサステイン放電を誘導すると同時に、n番目のサブフィールド（SFn）のリセット期間（RP）の前に各放電セル内の空間電荷を消去させる役目をする。このために、最後のサステインパルス（LSTSUSP３）がサステイン電圧（Vs）で維持される空間電荷減衰期間（Tdecay３）は、おおよそ３００μs±５０μs程度に設定される。

最後のサステインパルス（LSTSUSP３）によって発生する各スキャン電極（Y）と各サステイン電極（Z）間での放電によって、図１７に示したように、各空間電荷がほとんどなしにスキャン電極（Y）上に、正極性壁電荷が充分に蓄積するようになってサステイン電極（Z）上に負極性の壁電荷が蓄積する。

n番目のサブフィールド（SFn）のセットアップ期間（SU）において、図１７の壁電荷分布を利用して全セルに暗放電を起こし、全セルの壁電荷分布を、図１５（b）に示すの壁電荷分布に全セルを初期化する。このセットアップ期間（SU）と、その後のセットダウン初期化、アドレス及びサステイン動作は、図１４の駆動波形と実質的に同一である。

本発明の第３実施形態によるプラズマ表示装置とその駆動方法は、高温環境で各空間電荷を壁電荷に変化させ、これにより、高温環境で壁電荷分布を安定的に初期化し、そして、次のサブフィールドのセットアップ期間が、以前のサブフィールドのサステイン期間とその次のサブフィールドのリセット期間の間の壁電荷を消去するための消去期間をなくして、以前のサブフィールドの最後のサステイン放電に続く。サステイン放電は、強いグロー放電（Glow discharge）であるため、各スキャン電極（Y）と各サステイン電極（Z）に充分に多い壁電荷を蓄積するようになってスキャン電極（Y）上の正極性の壁電荷とサステイン電極（Z）上の負極性の壁電荷のそれぞれの極性を安定して維持することができる。

図１８は、最後のサステイン放電やプリリセット期間（PRERP）の放電によって形成されるセルのギャップ電圧状態を示した図である。
図１８に示したように、最後のサステインパルス（LSTSUSP）やプリリセット期間（PRERP）の波形（NRY1、PRZ、NRZ1）によって各スキャン電極（Y）と各サステイン電極（Z）の間に放電が起こるようになって、セル内には、セットアップ期間（SU）の直前にスキャン電極（Y）からサステイン電極（Z）を向かう電界によるY-Z間の初期ギャップ電圧（Vgini-yz）が形成されると同時に、スキャン電極（Y）からアドレス電極（X）に向かうY-Z間の初期ギャップ電圧（Vgini-yx）が形成される。

各放電セルは、セットアップ期間（SU）の前に、図１８のような壁電荷分布によってY-Z間の初期ギャップ電圧（Vgini-yz）が形成されているため、放電点火電圧（Vf）とY-Z間の初期ギャップ電圧（Vgini-yz）の差だけ外部から電圧を印加すると、セットアップ期間（SU）の間にセル内で暗放電が発生する。これを式で表現すると、下記の式５のようになる。

Vyz≧Vf−（Vgini-yz） 式５

ここで、Vyzは、セットアップ期間（SU）の間に各スキャン電極（Y）と各サステイン電極（Z）に印加される外部電圧（以下、Y-Z間外部電圧という。）として、図１４及び図１６の駆動波形でスキャン電極（Y）に印加されるポジティブ波形（PRY1、PRY2）の電圧とサステイン電極（Z）に印加される０Vである。

図１９は、図１４及び図１６に示す駆動波形によってプラズマディスプレイパネルが駆動される時、セットアップ期間でスキャン電極とサステイン電極間の外部印加電圧と放電セル内のギャップ電圧の変化を示した図である。

式５と図１９から分かるように、セットアップ期間（SU）の間にY-Z間外部電圧（Vyz）を放電点火電圧（Vf）とY-Z間の初期ギャップ電圧（Vgini-yz）との差以上に充分に高めると、広い駆動マージンで各放電セル内で暗放電が安定して発生する。

本発明の第３実施形態によるプラズマ表示装置において、各サブフィールド別にリセット期間において発生する発光量は、従来に比べて非常に小さくなる。これは、各サブフィールドのリセット期間の間にセル内で発生する放電の回数が従来に比べて小さく、特に、面放電の回数が小さいからである。

表２は、図１４の駆動波形で説明された一番目のサブフィールドのプリリセット期間（PRERP）とリセット期間（RP）で発生する放電の形態と発生回数を整理したものである。

表３は、図１６の駆動波形で説明されたプリリセット期間（PRERP）がない残りのサブフィールドのそれぞれのリセット期間（RP）で発生する放電の形態と発生回数を整理したものである。

表２から分かるように、図１４の一番目のサブフィールド駆動波形は、プリリセット期間（PRERP）とリセット期間（RP）を経ながら最大３回の対向放電と２回の面放電が発生する。その後の各サブフィールドでは、表３に示したように、リセット期間（RP）の間、１回の対向放電と最大２回の面放電が発生し、以前のサブフィールドでオフされたオフセルの場合、１回の対向放電のみが発生する。このような放電回数と放電形態の差によって、本発明の第３実施形態によるプラズマ表示装置は、従来のプラズマ表示装置に比べて一つのフレーム期間を１２個のサブフィールドに時分割駆動する場合に、ブラック画面の輝度が１/３以下に低くなる。したがって、本発明に係るプラズマ表示装置は、従来に比べて低い暗室コントラスト値でブラック画面を表示し得るから、より鮮かに映像を表示することができる。

リセット期間（RP）で発生する放電の回数が小さいということは、放電セル内で壁電荷の変動や極性の変化が小さいということを意味する。
図２０は、図４のような従来の駆動波形の一例によって、消去期間とリセット期間の間でのサステイン電極上の壁電荷の極性の変化を示した図である。
図２１は、図１４及び図１６のような駆動波形によって、リセット期間の間のサステイン電極上の壁電荷の極性の変化を示した図である。

従来のプラズマ表示装置においては、図２０に示したように、n-１番目のサブフィールド（SFn-１）の最後のサステイン放電の直後から、n番目のサブフィールド（SFn）のセットダウン期間（SD）の暗放電の直後まで、サステイン電極（Z）上の壁電荷が、順次、正極性、消去&負極性（図５（a））、正極性（図５（b））、負極性（図５（c））にその極性が変化する。これに比べて、本発明に係るプラズマ表示装置においては、図２１に示したように、n-１番目のサブフィールド（SFn-１）の最後のサステイン放電の直後から、n番目のサブフィールド（SFn）のセットダウン期間（SD）の暗放電の直後まで、サステイン電極（Z）上の壁電荷の極性が負極性に維持される。すなわち、本発明に係るプラズマ表示装置は、初期化過程で各サステイン電極（X）上の壁電荷の極性が、図１５（a）、図１５（b）及び図１５（c）に示したように、負極性に一定に維持されながらアドレス期間（AP）に進行する。

図２２は、本発明の第４実施形態によるプラズマ表示装置の駆動方法において、一番目のサブフィールド期間の駆動波形を示す。図２３は、本発明の第４実施形態によるプラズマ表示装置の駆動方法において、n-１（ただ、nは２以上の正の定数）番目のサブフィールド（SFn）のサステイン期間（SP）とn番目のサブフィールド（SFn）の間の駆動波形を示す。

本発明に係るプラズマ表示装置の駆動方法において、図２２及び図２３に示したように、それぞれのサブフィールドは、セットダウン期間（SD）の間、０Vやアース電圧（GND）から低くなる電圧をスキャン電極（Y）に印加して、セットアップ期間（SU）で初期化された全放電セルの壁電荷分布を均一にする。

一番目のサブフィールドは、図２２に示したように、プリリセット期間（PRERP）、リセット期間（RP）、アレスと期間（AP）及びサステイン期間（SP）を含んでおり、その以外のサブフィールド（SFn）は、図２３に示したように、リセット期間（RP）、アドレス期間（AP）及びサステイン期間（SP）を含む。

一番目のサブフィールドにおいて、プリリセット期間（PRERP）は、空間電荷を壁電荷に変わるようにして各空間電荷を消去すると共に、図１５（a）のような壁電荷分布を各放電セル内に形成するために、すべてのサステイン電極（Z）に正極性のサステイン電圧（Vs）が印加された後、所定時間（Td２）が経過した時点からすべてのスキャン電極（Y）に、０Vやアース電圧（GND）から負極性の-V１電圧まで低くなる第１Yネガティブランプ波形（NRY1）が印加される。

一番目のサブフィールドを除いたn番目のサブフィールドのリセット期間（RP）の以前にサステイン電極（Z）に印加される最後のサステインパルス（LSTSUSP３）は、おおよそ３００μs±５０μs程度の空間電荷減衰期間（Tdecay３）の間、正極性のサステイン電圧（Vs）を維持する。空間電荷減衰期間（Tdecay３）の間に各空間電荷が壁電荷に変わって消去される。

各サブフィールド（SFn-１、SFn）において、リセット期間（RP）のセットダウン期間（SD）には、第２Yネガティブランプ波形（NRY2）がスキャン電極（Y）に印加されると同時に、サステイン電極（Z）に第２Zネガティブランプ波形（NRZ2）が印加される。第２Yネガティブランプ波形（NRY2）の電圧は、前述した実施形態と異なり、０Vやアース電圧（GND）から負極性の-V２電圧まで低くなる。第２Zネガティブランプ波形（NRZ2）の電圧は、正極性のサステイン電圧（Vs）から０Vやアース電圧まで低くなる。このセットダウン期間（SD）の間に、各スキャン電極（Y）と各サステイン電極（Z）の電圧は、同時に低くなるため、それらの間に放電が起きない反面、各スキャン電極（Y）と各アドレス電極（X）間に暗放電が発生する。この暗放電によってスキャン電極（Y）上に蓄積した負極性の壁電荷の中で過渡の壁電荷が消去されて各アドレス電極（X）上に蓄積した正極性の壁電荷の中で過渡の壁電荷が消去される。一方、第２Zネガティブランプ波形（NRZ2）は省略することもできる。

第２Yネガティブランプ波形（NRY2）の電圧が、０Vやアース電圧より低くなると、前述した実施形態に比べてセットダウン期間（SD）が短くなる。また、第２Yネガティブランプ波形（NRY2）の電圧が、０Vやアース電圧から低くなっても各スキャン電極（Y）とサステイン電極（Y）の間の電圧差が小さいため、この実施形態のプラズマ表示装置は、各スキャン電極（Y）と各サステイン電極（Z）の間の放電をもっと効果的に抑制しながら初期化をもっと安定的にできる。したがって、この実施形態は、セットダウン期間（SD）の縮小によって駆動時間がもっと確保され得るし、セットダウン期間（SD）の初期化動作がより安定して行われる。

サステイン放電時に発生する空間電荷の量を減らすために、各サステインパルス（FIRSTSUSP、SUSP、LSTSUSP）の上昇期間と下降期間を、おおよそ３４０ns±２０ns程度に比較的長くする。
図２４は、本発明の第５実施形態によるプラズマ表示装置の駆動方法を示した駆動波形の波形図として高温環境に適用される駆動波形の波形図である。

本発明に係るプラズマ表示装置の駆動方法は、図２４に示したように、n-１番目のサブフィールド（SFn-１）の後期の間、サステイン電極（Z）におおよそ３００μs±５０μsの空間電荷減衰期間（Tdecay３）の間に正極性サステイン電圧を維持する最後のサステインパルス（LSTSUSP）を印加した後、その各サステイン電極（Z）に０Vやアース電圧（GND）を印加する。

そして、本発明によるプラズマ表示装置の駆動方法は、すべてのサステイン電極（Z）に正極性のサステイン電圧（Vs）を再び印加した後、所定時間（Td２）が経過した時点からすべてのスキャン電極（Y）に、０Vやアース電圧（GND）から負極性の-V１電圧まで低くなる第１Yネガティブランプ波形（NRY1）を印加する。したがって、サステイン電極（Z）の電圧がサステイン電圧（Vs）で維持される状態で、各スキャン電極（Y）に第１Yネガティブランプ波形（NRY1）が印加される。次いで、本発明に係るプラズマ表示装置の駆動方法は、スキャン電極（Y）に０Vやアース電圧（GND）を印加した後、サステイン電極（Z）にサステイン電圧（Vs）から０Vやアース電圧（GND）まで、電圧が漸進的に低くなる第１Zネガティブランプ波形（NRZ1）を印加する。

サステイン放電時に発生する空間電荷の量を減らすために、各サステインパルス（FIRSTSUSP、SUSP、LSTSUSP）の上昇期間と下降期間を、おおよそ３４０ns±２０ns程度に比較的長くする。
このような一連の駆動波形によって高温環境で発生する各空間電荷がn番目のサブフィールド（SFn）の以前にほとんど消去されるか、または壁電荷に変化するようになり、図１５（a）のような壁電荷分布で各放電セルが初期化される。
図２５は、本発明のプラズマディスプレイ装置の駆動方法の第６実施形態による駆動波形を示した図である。

本発明のプラズマディスプレイ装置の駆動方法による駆動波形は、図２５に示したように、一つのサブフィールドのアドレス期間ですべてのアドレス電極（X１〜Xn）に印加されるデータパルスの印加時点は、スキャン電極に印加されるスキャンパルスの印加時点と異なって、また、サステイン期間の長さは、放電セル内の空間電荷を低減させるために調節される。

このような、サステイン期間の長さの調節は、サステイン期間で最後のサステインパルス（SUSL）が印加される時点から次のサブフィールドのリセット期間までの期間を調節することが好ましい。例えば、第１サブフィールドのサステイン期間において、スキャン電極（Y）またはサステイン電極（Z）で最後のサステインパルス（SUSL）が供給される時点がt０で、このような第１サブフィールドの以後の第２サブフィールドでリセット期間がt１の時点で始まると仮定すると、サステイン期間の長さの調節のt０-t１間の期間を調節することである。

ここで、サステイン期間の長さの調節は、サステイン期間で最後のサステインパルスが供給される時点から次のサブフィールドのリセット期間までの期間を調節することで達成される。すなわち、最後のサステインパルスが供給される時点から次のサブフィールドのリセット期間までの期間を調節することで、全体サステイン期間の長さが調節される。

ここで、サステイン期間で最後のサステインパルス（SUSL）の供給が終了される時点から次のサブフィールドのリセット期間までの期間は、１００μs〜１msの範囲であることが好ましい。ここで、最後のサステインパルス（SUSL）の供給が終了するという意味は、最後のサステインパルス（SUSL）の電圧がおおよそ最大電圧の１０％以下になった場合を意味する。すなわち、最後のサステインパルス（SUSL）の最大電圧が、２００Vであると仮定すると、このような最後のサステインパルス（SUSL）の電圧が、おおよそ２０V以下になった場合を最後のサステインパルス（SUSL）の供給が終了したと言う。

好ましくは、サステイン期間で最後のサステインパルスの供給が終了する時点から次のサブフィールドのリセット期間までの期間は、図２５に示したように、サステイン期間で印加されるサステインパルスの中で、最後のサステインパルス（SUSL）がサステイン電圧（Vs）からグラウンドレベル（GND）に落ちた以後にアースレベル（GND）を維持する期間（WS１）である。

このように、サステイン期間で最後のサステインパルス（SUSL）の供給が終了される時点で、次のサブフィールドのリセット期間時点までの期間を１００μs〜１msの範囲で調節すると、プラズマディスプレイパネルの温度が高温、例えば、４０℃以上の温度の場合に、このようなプラズマディスプレイパネルの温度によって誤放電が発生するが、このような誤放電を発生させる主原因である放電セル内の空間電荷を減少させるようになる。

このように、サステイン期間で最後のサステインパルス（SUSL）の供給が終了する時点から次のサブフィールドのリセット期間までの期間を充分に長く設定すると、最後のサステインパルス（SUSL）の供給の以後に空間電荷が低減されるほど、充分な時間が確保される。これによって、放電セル内での空間電荷が減少する。

前述したように、放電セル内の空間電荷は、放電セル内で所定の電極上に位置する壁電荷と再結合することで、放電に参加する電荷である壁電荷の絶対量を減少させる。結局、放電セル内での空間電荷の量を減少させると、パネル周辺の温度が相対的に高い高温である場合に発生する高温誤放電の発生を低減させることができる。

ここで、最後のサステインパルス（SUSL）の供給が終了された以後で、次のサブフィールドのリセット期間時点までの期間を１００μs以上にした理由は、すなわち、下限臨界値を１００μsに設定した理由は、プラズマディスプレイパネルのサステイン放電時に発生した空間電荷を充分に減少させ得るようにするためのことで、最後のサステインパルス（SUSL）の供給が終了された時点で、次のサブフィールドのリセット期間時点までの期間を１ms以下にした理由、すなわち、上限臨界値を１msに設定した理由は、プラズマディスプレイパネルのサステイン駆動時にサステイン期間の動作マージンを確保するためである。

図２５において、サステイン期間の長さを調節する場合に最後のサステインパルス（SUSL）の供給が終了する時点から次のサブフィールドのリセット期間までの期間を調節する方法でサステイン期間の長さを調節したが、サステインパルスの供給期間を調節することで、全体サステイン期間の長さを調節することもできる。これを添付された図２６を参照して詳しく説明すると、次のようである。

図２６は、本発明のプラズマディスプレイ装置の駆動方法の第６実施形態に従う他の駆動波形を示した図である。
図２６に示したように、サステイン期間で最後のサステイン放電を起こすためのサステインパルス、すなわち、最後のサステインパルス（SUSL）の供給期間を調節することで、全体サステイン期間の長さ、すなわち、サステイン期間で最後のサステインパルスが印加される時点から次のサブフィールドのリセット期間までの期間の長さを調節する。

ここで、サステイン期間でスキャン電極またはサステイン電極にサステイン電圧（Vs）が交番されて印加されることを考慮する時、サステイン期間で最後のサステイン放電を起こすためのサステインパルスの供給期間は、サステイン期間で印加される最後のサステインパルス（SUSL）がサステイン電圧（Vs）を維持する期間であることが好ましい。このようなサステイン期間で最後のサステインパルス（SUSL）の供給期間は、１μs〜１msの範囲内で調節することが好ましい。

ここで、サステイン期間で最後のサステイン放電を発生させるための最後のサステインパルス（SUSL）の供給期間を１μs以上に設定した理由は、すなわち、下限臨界値を１μsに設定した理由は、プラズマディスプレイパネルのサステイン放電時に、所望する大きさのサステイン放電を発生させるためであり、サステイン期間において、最後のサステイン放電を発生させるための最後のサステインパルス（SUSL）の供給期間を１ms以下に設定した理由は、すなわち、上限臨界値を１msに設定した理由は、サステイン放電時に発生した空間電荷を充分に減少させると同時に、プラズマディスプレイ装置のサステイン駆動時にサステイン期間の動作マージンを確保するためである。

本発明において、前述したサステイン期間の長さが調節されるサブフィールドは、一つのフレーム内で任意に選択することができる。例えば、本発明のプラズマディスプレイ装置の駆動方法による駆動波形が、リセット期間、アドレス期間及びサステイン期間において、アドレス電極、スキャン電極及びサステイン電極に所定の電圧が印加される複数のサブフィールドの組み合せによって画像を表現することを考慮する時、サステイン期間の長さが調節されるサブフィールドを選択する場合、より効果的な高温誤放電の改善のために一つのフレームのサブフィールドを選択することが好ましい。すなわち、一つのフレームのすべてのサブフィールドのサステイン期間において、サステイン期間が調節される。

一方、前述したように、アドレス期間において、スキャン電極（Y）に印加されるスキャンパルスと、アドレス電極（X）に印加されるデータパルスの印加時点とが、異なっていることについて説明すると、次のようである。

アドレス期間において、スキャン電極（Y）に印加されるスキャンパルスの印加時点とアドレス電極（X１〜Xn）に印加されるデータパルスの印加時点とが互いに異なるようにする方法は、いろいろ変形可能であるが、このような方法の中で、アドレス電極（X１〜Xn）のそれぞれに、スキャンパルスの印加時点と互いに異なる時点でデータパルスを印加する方法がある。このような方法について、次の図２７（a）ないし図２７（e）で詳しく説明する。

図２７（a）ないし図２７（e）は、本発明のプラズマディスプレイ装置の駆動方法による駆動波形において、アドレス電極（X１〜Xn）のそれぞれにスキャンパルスの印加時点と互い異なる時点でデータパルスを印加する一例を示した図である。

まず、図２７（a）ないし図２７（e）に示したように、本発明の駆動波形でスキャンパルスとデータパルスの印加時点を異にする方法は、一つのサブフィールドのアドレス期間でアドレス電極（X１〜Xn）に印加されるデータパルスの印加時点は、スキャン電極（Y）に印加されるスキャンパルスの印加時点とそれぞれ互いに異なる。例えば、図２７（a）に示したように、本発明の駆動方法による駆動波形は、スキャン電極（Y）に印加されるスキャンパルスの印加時点をtsであると仮定する時、アドレス電極（X１〜Xn）の配置順序に合わせてアドレス電極（X１）には、スキャン電極（Y）にスキャンパルスが印加される時点より２Δtだけ先立った時点、すなわち、時点ts-２Δtでデータパルスが印加される。また、アドレス電極（X２）には、スキャン電極（Y）にスキャンパルスが印加される時点よりΔtだけ先立った時点、すなわち、時点ts-Δtでデータパルスが印加される。このような方法で、X（n-１）電極には、時点ts＋Δtでデータパルスが印加され、Xn電極には、時点ts＋２Δtでデータパルスが印加される。すなわち、図２７（a）に示したように、アドレス電極（X１〜Xn）に印加されるデータパルスは、スキャン電極（Y）に印加されるスキャンパルスの印加時点の以前または以後に印加される。このような図２７（a）とは異なって、アドレス電極（X１〜Xn）に印加されるデータパルスの印加時点をスキャン電極（Y）に印加されるスキャンパルスの印加時点と異なって設定するが、少なくとも一つ以上のアドレス電極（X１〜Xn）に印加されるデータパルスの印加時点をスキャンパルスの印加時点より遅くなるように設定することもできる。このような駆動波形について詳しく説明すると、図２７（b）のようである。

本発明の駆動波形は、図２７（a）とは異なって、図２７（b）に示したように、アドレス電極（X１〜Xn）に印加されるデータパルスの印加時点が、スキャン電極（Y）に印加されるスキャンパルスの印加時点と異なって、また、すべてのデータパルスの印加時点は、前述したスキャンパルスの印加時点より遅れる。図２７（b）において、すべてのデータパルスの印加時点をスキャンパルスの印加時点より遅く設定したが、一つのデータパルスの印加時点のみを前述したスキャンパルスの印加時点より遅く設定することもできる。また、このようなスキャンパルスの印加時点より遅く印加されるデータパルスの個数は、変更可能である。例えば、本発明の駆動方法による駆動波形は、図２７（b）に示したように、スキャン電極（Y）に印加されるスキャンパルスの印加時点をtsであると仮定する時、アドレス電極（X１〜Xn）の配置順序に合わせて、アドレス電極（X１）には、スキャン電極（Y）にスキャンパルスが印加される時点よりΔtだけ遅い時点、すなわち、時点ts＋Δtでデータパルスが印加される。また、アドレス電極（X２）には、スキャン電極（Y）にスキャンパルスが印加される時点より２Δtだけ遅い時点、すなわち、時点ts＋２Δtでデータパルスが印加される。

このような方法で、X３電極には、時点ts＋３Δtでデータパルスが印加され、Xn電極には、時点ts＋Δtでデータパルスが印加される。すなわち、図２７（b）に示したように、アドレス電極（X１〜Xn）に印加されるデータパルスは、スキャン電極（Y）に印加されるスキャンパルスの印加時点以後に印加される。このような図２７（b）の駆動波形における放電が発生する領域Aに対し、図２７（c）を参考して説明すると、例えば、アドレス放電開始電圧が１７０V、スキャンパルスの電圧が１００V、データパルスの電圧が７０Vと仮定する時、A領域では、まず、スキャン電極（Y）に印加されるスキャンパルスによってスキャン電極（Y）とアドレス電極（X１）の間の電圧差が１００Vになり、前述したスキャンパルスの印加の後、Δtだけの時間が過ぎた後、アドレス電極（X１）に印加されるデータパルスによってスキャン電極（Y）とアドレス電極（X１）の間の電圧差が１７０Vに上昇する。これによって、スキャン電極（Y）と各アドレス電極（X１）の間の電圧差が、アドレス放電開始電圧になり、スキャン電極（Y）とアドレス電極（X１）の間にアドレス放電が発生する。このような図２７（b）とは異なって、アドレス電極（X１〜Xn）に印加されるデータパルスの印加時点をスキャン電極（Y）に印加されるスキャンパルスの印加時点と異なるように設定して、データパルスの印加時点をスキャンパルスの印加時点より先立つように設定することもできるが、このような駆動波形について、図２７（d）に詳しく説明する。

本発明の駆動波形は、図２７（a）または図２７（b）とは異なって、図２７（d）に示すように、アドレス電極（X１〜Xn）に印加されるデータパルスの印加時点が、スキャン電極（Y）に印加されるスキャンパルスの印加時点と異なっており、また、すべてのデータパルスの印加時点は、前述したスキャンパルスの印加時点より先立つ。図２７（d）において、すべてのデータパルスの印加時点をスキャンパルスの印加時点より先立つように設定したが、一つのデータパルスの印加時点のみを前述したスキャンパルスの印加時点より先立つように設定することもできる。また、このようなスキャンパルスの印加時点より先に印加されるデータパルスの個数も変更可能である。

例えば、本発明の駆動方法による駆動波形は、図２７（d）に示すように、スキャン電極（Y）に印加されるスキャンパルスの印加時点をtsであると仮定する時、アドレス電極（X１〜Xn）の配置順序に合わせてアドレス電極（X１）には、スキャン電極（Y）にスキャンパルスが印加される時点よりΔtだけ先立った時点、すなわち、時点ts-Δtでデータパルスが印加される。また、アドレス電極（X２）には、スキャン電極（Y）に、スキャンパルスが印加される時点より２Δtだけ先立った時点、すなわち、時点ts-２Δtでデータパルスが印加される。このような方法で、X３電極に、時点ts-３Δtでデータパルスが印加され、Xn電極に、時点ts-nΔtでデータパルスが印加される。すなわち、アドレス電極（X１〜Xn）に印加されるデータパルスは、図２７（d）に示すように、スキャン電極（Y）に印加されるスキャンパルスの印加時点より以前に印加される。このような図２７（d）の駆動波形における放電が発生する領域Bについて、図２７（e）を参考して説明する。例えば、アドレス放電開始電圧が図２７（c）に示すように、１７０Vで、スキャンパルスの電圧が１００Vで、データパルスの電圧が７０Vであると仮定する時、B領域では、先にアドレス電極（X１）に印加されるデータパルスによって、各スキャン電極（Y）と各アドレス電極（X１）の間の電圧差が７０Vになり、前述したデータパルスの印加以後、Δtだけの時間が過ぎた後、スキャン電極（Y）に印加されるスキャンパルスによってスキャン電極（Y）とアドレス電極（X１〜Xn）の間の電圧差が１７０Vに上昇する。これによって、スキャン電極（Y）とアドレス電極（X１）の間の電圧差がアドレス放電開始電圧になり、スキャン電極（Y）とアドレス電極（X１）の間にアドレス放電が発生する。

図２７（a）ないし図２７（e）において、スキャン電極（Y）に印加されるスキャンパルスの印加時点とアドレス電極（X１〜Xn）に印加されるデータパルスの印加時点との間の時間差、または、アドレス電極（X１〜Xn）に印加されるデータパルス間の印加時点間の差をΔtの概念で説明している。ここで、前述したΔtに関して詳しく説明すると、例えば、スキャン電極（Y）に印加されるスキャンパルスの印加時点をtsであるとし、スキャンパルスの印加時点tsと一番近接したデータパルス間の印加時点間の時間差をΔtであるとし、スキャンパルスの印加時点tsとその次の近接したデータパルス間の印加時点間の差を２倍のΔt、すなわち、２Δtであると言う。このようなΔtは、一定に維持される。すなわち、スキャン電極（Y）に印加されるスキャンパルスの印加時点とアドレス電極（X１〜Xn）に印加されるデータパルスの印加時点が、それぞれ互いに異なりながら、それぞれのアドレス電極（X１〜Xn）に印加されるデータパルス間の印加時点間の差は、それぞれ互いに同一である。ここでは、一つのサブフィールド内でそれぞれのアドレス電極（X１〜Xn）に印加されるデータパルス間の印加時点間の差は、それぞれ互いに同一にしながらスキャンパルスの印加時点とスキャンパルスの印加時点と一番近接したデータパルスの印加時点の間の差を同一にすることもできるし、または互い異にすることもできる。

例えば、一つのサブフィールドでそれぞれのアドレス電極（X１〜Xn）に印加されるデータパルス間の印加時点間の差は、それぞれ互いに同一にしながら何れか一つのアドレス期間では、スキャンパルスの印加時点tsと一番近接したデータパルス間の印加時点間の時間差をΔtであるとすると、同一であるサブフィールドで他のアドレス期間ではスキャンパルスの印加時点tsと一番近接したデータパルス間の印加時点間の時間差を２Δtとする。ここで、スキャンパルスの印加時点tsと一番近接したデータパルス間の印加時点間の時間差は、限定されたアドレス期間の時間を考慮する時、１０ナノ秒（ns）以上で１０００ナノ秒（ns）以下に設定することが好ましい。また、プラズマディスプレイパネルの駆動による何れか一つのスキャンパルス幅の観点で考慮すると、Δtは、所定のスキャンパルス幅の１/１００倍以上１倍以下の範囲内に設定されることが好ましい。例えば、一つのスキャンパルスの幅が１μs（マイクロ秒）であると仮定する時、前述したように、印加時点間の時間差は、１μsの１/１００倍の範囲、すなわち１０ナノ秒（ns）から１マイクロ秒の１倍、すなわち１０００ナノ秒（ns）の範囲を有する。

このようにスキャンパルスの印加時点とデータパルスの印加時点が互いに異にしながら、データパルス間の印加時点間の時間差をそれぞれ異なるようにできる。すなわち、アドレス電極（X１〜Xn）に印加されるデータパルスの印加時点をスキャン電極（Y）に印加されるスキャンパルスの印加時点と異にしながら、アドレス電極（X１〜Xn）に印加されるデータパルスの間の印加時点をそれぞれ互いに異なるように設定する。例えば、スキャン電極（Y）に印加されるスキャンパルスの印加時点をtsとし、スキャンパルスの印加時点tsと一番近接したデータパルス間の印加時点間の時間差をΔtだとすれば、スキャンパルスの印加時点tsとその次の近接したデータパルス間の印加時点間の差を３Δtにすることもできる。例えば、スキャン電極（Y）にスキャンパルスが印加される時点が、０ナノ秒であるとすると、アドレス電極（X１）に１０ナノ秒（ns）の時点で、データパルスが印加される。これによってスキャン電極（Y）に印加されるスキャンパルスの印加時点とアドレス電極（X１）に印加されるデータパルスの印加時点間の時間差は、１０ナノ秒（ns）である。そして、その次のアドレス電極であるX２には、２０ナノ秒（ns）の時点でデータパルスが印加され、前述したスキャン電極（Y）に印加されるスキャンパルスの印加時点とアドレス電極（X２）に印加されるデータパルスの印加時点間の時間差は、２０ナノ秒（ns）である。これによって、アドレス電極（X１）に印加されるデータパルスの印加時点とアドレス電極（X２）に印加されるデータパルスの印加時点間の時間差は１０ナノ秒（ns）である。そして、その次のアドレス電極であるX３には４０ナノ秒（ns）の時点で、データパルスが印加されて前述したスキャン電極（Y）に印加されるスキャンパルスの印加時点とアドレス電極（X）３に印加されるデータパルスの印加時点間の時間差は、４０ナノ秒（ns）である。これによってアドレス電極（X２）に印加されるデータパルスの印加時点とアドレス電極（X）３に印加されるデータパルスの印加時点間の時間差は、２０ナノ秒（ns）である。すなわち、スキャン電極（Y）に印加されるスキャンパルスの印加時点とアドレス電極（X１〜Xn）に印加されるデータパルスの印加時点とを互いに異にしながら、それぞれのアドレス電極（X１〜Xn）に印加されるデータパルス間の印加時点間の差をそれぞれ互い異なるように設定することもできる。

ここで、各スキャン電極（Y）に印加されるスキャンパルスの印加時点とアドレス電極（X１〜Xn）に印加されるデータパルスの印加時点間の時間差Δtは、１０ナノ秒（ns）以上で１０００ナノ秒（ns）以下に設定されることが好ましい。また、プラズマディスプレイパネルの駆動による所定のスキャンパルス幅の観点で考慮すると、Δtは、所定スキャンパルス幅の１/１００倍〜１倍の範囲に設定することが好ましい。

このようにアドレス期間でスキャン電極（Y）に印加されるスキャンパルスの印加時点とアドレス電極（X１〜Xn）に印加されるデータパルスの印加時点とを異にすると、アドレス電極（X１〜Xn）に印加されるデータパルスの各印加時点でパネルの静電容量を介してのカップリングを減少させて、スキャン電極及びサステイン電極に印加される波形のノイズを減少させる。このようなノイズの減少については、次の図２８（a）ないし図２８（b）で詳しく説明する。

図２８（a）ないし図２８（b）は、本発明の駆動波形によって減少されるノイズを説明するための図である。
図２８（a）に示したように、図１０に比べてスキャン電極とサステイン電極に印加される波形のノイズが相当部分減少された。このようなノイズを図２８（b）により詳しく示す。このようなノイズが減少する理由は、すべてのアドレス電極（X１〜Xn）にスキャン電極（Y）に印加されるスキャンパルスの印加時点と同一の時点でデータパルスを印加することなく、それぞれのアドレス電極（X１〜Xn）にスキャンパルスの印加時点とそれぞれ異なる時点でデータパルスを印加して、各時点で、パネルの静電容量を通したカップリングを減少させる。これにより、データパルスが急上昇する時点では、スキャン電極とサステイン電極に印加される波形に発生する上昇ノイズを減少させ、データパルスが急下降する時点では、スキャン電極とサステイン電極に印加される波形に発生する下降ノイズを減少させる。従って、アドレス期間で起こるアドレス放電を安定にしてプラズマディスプレイパネルの駆動安全性が低下するのを防止する。

結局、プラズマディスプレイパネルのアドレス放電を安定させることで、一つの駆動部でパネルの全体をスキャニングするシングルスキャン方式を適用することができる。
サステイン期間とリセット期間の間に予備リセット期間を含ませる状態で、すべてのアドレス電極（X１〜Xn）には、スキャン電極に印加されるスキャンパルスの印加時点と互いに異なる時点でデータパルスが印加されるが、これとは異なって、各アドレス電極（X１〜Xn）に印加されるデータパルスの中で少なくとも一つは、アドレス電極（X１〜Xn）の中で少なくとも二つ以上で（n-１）個以下のアドレス電極と同一の時点に印加されるようにすることも可能である。このような方法について、次の本発明のプラズマディスプレイ装置の駆動方法の第２の実施形態において詳しく説明する。

図２９は、本発明のプラズマディスプレイ装置の駆動方法の第７実施形態による他の駆動波形を説明するために、各アドレス電極（X１〜Xn）を四つのアドレス電極群に分けたことを説明するための図である。

本発明のプラズマディスプレイ装置の駆動方法の第７実施形態において、アドレス期間でスキャン電極（Y）に印加されるスキャンパルスとアドレス電極（X）に印加されるデータパルスの印加時点を異にする場合について図示して説明する。しかし、このような本発明の駆動方法の第７実施形態は、前述した駆動方法の第６実施形態と基本的に同一であり、本発明の第７実施形態も、第６実施形態に示したように、サステイン期間では放電セル内の空間電荷を減少させるためにサステイン期間の長さが調節される。このような第７実施形態のサステイン期間の調節は、第６実施形態と実質的に同一であるため、重複する説明は省略する。また、図における表示も省略する。

このような本発明のプラズマディスプレイ装置の駆動方法の第７実施形態は、図２９に示したように、プラズマディスプレイパネル５００の各アドレス（X１〜Xn）電極を、例えば、Xa電極群（Xa1〜Xa(n)/4）５０１、Xb電極群（Xb[(n/4)＋１]〜Xb(2n)/4）５０２、Xc電極群（Xc[(2n/4)＋１]〜Xc(3n/4）５０３及びXd電極群（Xd[(3n/4)＋１｝〜Xd（n））５０４に区分し、このように区分した各アドレス電極群の中で少なくとも何れか一つのアドレス電極群には、スキャン電極（Y）に印加されるスキャンパルスの印加時点と相異なっている時点でデータパルスを印加する。すなわち、Xa電極群５０１に属した各電極（Xa1〜Xa(n)/4 のすべてに、スキャン電極（Y）に印加されるスキャンパルスの印加時点と互い異なる時点でデータパルスを印加するが、前述したXa電極群５０１に属した各電極（X)a１〜Xa(n)/4に印加されるデータパルスの印加時点は、全て同一にする。また、残り他の電極群５０２、５０３、５０４に属した各電極には、Xa電極群５０１に属した各電極（Xa1〜Xa(n)/4のデータパルスの印加時点と異なる時点でデータパルスを印加して、この時の他のアドレス電極群５０２、５０３、５０４に属した各電極に印加されるデータパルスの印加時点は、スキャン電極（Y）に印加されるスキャンパルスの印加時点と同一であるか、または異なるものとすることができる。

一方、図２９においては、各アドレス電極群５０１、５０２、５０３、５０４に含まれたアドレス電極の個数を同一にしたが、各アドレス電極群５０１、５０２、５０３、５０４に含まれるアドレス電極の個数を互いに相異なるように設定することも可能である。そして、アドレス電極群の個数も調節可能である。また、このようなアドレス電極群の個数は、最小二つ以上から最大アドレス電極の総個数より小さい範囲、すなわち、２≦N≦（n-１）個の間に設定することができる。

図２９でのアドレス電極群の概念を前述した図２５の場合に組み合わせて見ると、図２５の場合は、プラズマディスプレイパネルのアドレス電極（X１〜Xn）を複数のアドレス電極群に区分し、それぞれのアドレス電極群は、それぞれ一つずつのアドレス電極を含む場合である。

このような四つのアドレス電極群に分けられたプラズマディスプレイパネルに印加されるデータパルスの印加時点について、次の図３０（a）ないし図３０（c）で詳しく説明する。
図３０（a）ないし図３０（c）は、本発明のプラズマディスプレイ装置の駆動方法の第７実施形態による駆動波形において、アドレス電極（X１〜Xn）を複数の電極群に分けてそれぞれの電極群にスキャンパルスの印加時点と互い異なる時点でデータパルスを印加する一例を示した図である。

本発明の駆動波形は、図３０（a）ないし図３０（c）に示したように、複数のアドレス電極（X１〜Xn）を図２９の場合のように、複数のアドレス電極群（Xa電極群、Xb電極群、Xc電極群及びXd電極群）に分けて、サブフィールドのアドレス期間で、複数のアドレス電極群の中で少なくとも一つ以上のアドレス電極群のアドレス電極（X１〜Xn）に印加されるデータパルスの印加時点は、スキャン電極（Y）に印加されるスキャンパルスの印加時点と互いに異なる。この時、図には図示されなかったが、前述した本発明のプラズマディスプレイ装置の駆動方法に示したように、サステイン期間の長さが、放電セル内の空間電荷の量を減少させるために調節する。

このように、サステイン期間の長さが調節されることで、前述したように、高温誤放電の発生を抑制する。
また、スキャン電極（Y）に印加されるスキャンパルスの印加時点とアドレス電極（X１〜Xn）に印加されるデータパルスの印加時点を異にすることで、アドレス放電が不安定になることを防止して駆動安全性の低下を抑制する。これによって駆動効率を高める。例えば、図３０（a）に示したように、スキャン電極（Y）に印加されるスキャンパルスの印加時点をtsであると仮定する時、アドレス電極（X１〜Xn）を含むアドレス電極群の配置順序に合わせてXa電極群に含まれた各アドレス電極（Xa1〜Xa(n)/4）には、スキャン電極（Y）にスキャンパルスが印加される時点より２Δtだけ先立った時点、すなわち、時点ts-２Δtでデータパルスが印加される。また、Xb電極群に含まれた各アドレス電極（Xb[(n/4)＋１]〜Xb(2n)/4）には、スキャン電極（Y）にスキャンパルスが印加される時点よりΔtだけ先立った時点、すなわち、時点ts-Δtでデータパルスが印加される。

このような方法で、Xc電極群に含まれた各アドレス電極（Xc[(2n/4)＋１]〜Xc(3n/4）には、時点ts＋Δtでデータパルスが印加され、Xd電極群に含まれた各アドレス電極（Xd[(3n/4)＋１｝〜Xd（n））には、時点ts＋２Δtでデータパルスが印加される。すなわち、図３０（a）に示したように、アドレス電極（X１〜Xn）を含むそれぞれのXa、Xb、Xc、Xd電極群に印加されるデータパルスは、スキャン電極（Y）に印加されるスキャンパルスの印加時点の以前または以後に印加される。このような図３０（a）とは異なって、複数のアドレス電極群の中で少なくとも一つ以上のアドレス電極群のアドレス電極に印加されるデータパルスの印加時点をスキャンパルスの印加時点より遅くなるように設定することもできる。このような駆動波形について、図３０（b）で詳しく説明する。

本発明の駆動波形は、図３０（a）とは異なって、図３０（b）に示したように、アドレス電極（X１〜Xn）を含む複数のアドレス電極群（Xa、Xb、Xc、Xd）に印加されるデータパルスの印加時点がスキャン電極（Y）に印加されるスキャンパルスの印加時点と異なって、また、すべてのデータパルスの印加時点は、前述したスキャンパルスの印加時点より遅れる。図３０（b）においては、それぞれのアドレス電極群に含まれたアドレス電極に印加されるすべてのデータパルスの印加時点をスキャンパルスの印加時点より遅く設定したが、複数のアドレス電極群の中でただ一つのアドレス電極群のアドレス電極に印加されるデータパルスの印加時点のみを前述したスキャンパルスの印加時点より遅く設定することもできる。また、このようなスキャンパルスの印加時点より遅くデータパルスが印加されるアドレス電極群の個数は変更可能である。

例えば、 本発明の駆動方法による駆動波形は、図３０（b）に示したように、スキャン電極（Y）に印加されるスキャンパルスの印加時点をtsであると仮定する時、アドレス電極（X１〜Xn）を含むアドレス電極群の配置順序に合わせてXa電極群に含まれた各アドレス電極には、スキャン電極（Y）にスキャンパルスが印加される時点よりΔtだけ遅い時点、すなわち、時点ts＋Δtでデータパルスが印加される。また、Xb電極群に含まれた各アドレス電極には、スキャン電極（Y）にスキャンパルスが印加される時点より２Δtだけ遅い時点、すなわち、時点ts＋２Δtでデータパルスが印加される。このような方法で、Xc電極群に含まれた各アドレス電極には、時点ts＋３Δtでデータパルスが印加され、Xd電極には時点ts＋４Δtでデータパルスが印加される。すなわち、図３０（b）に示したように、アドレス電極（X１〜Xn）を含むアドレス電極群に印加されるデータパルスは、スキャン電極（Y）に印加されるスキャンパルスの印加時点の以後に印加される。このような図３０（b）とは異なって、アドレス電極（X１〜Xn）を含む各アドレス電極群に印加されるデータパルスの印加時点をスキャン電極（Y）に印加されるスキャンパルスの印加時点とが異なるように設定する。しかし、データパルスの印加時点をスキャンパルスの印加時点より先立つように設定することもできる。このような駆動波形について、図３０（c）で詳しく説明する。

本発明の駆動波形は、図３０（a）または図３０（b）とは異なって、図３０（c）に示したように、アドレス電極（X１〜Xn）を含む各アドレス電極群に印加されるデータパルスの印加時点がスキャン電極（Y）に印加されるスキャンパルスの印加時点と異なって、また、すべてのデータパルスの印加時点は、前述したスキャンパルスの印加時点より先立つ。図３０（c）においては、すべてのデータパルスの印加時点をスキャンパルスの印加時点より先立つように設定したが、複数のアドレス電極群の中で一つの電極群に含まれたアドレス電極に印加されるデータパルスの印加時点のみを前述したスキャンパルスの印加時点より先立つように設定することもできる。また、このようなスキャンパルスの印加時点より先にデータパルスが印加されるアドレス電極群の個数は変更可能である。

例えば、本発明の駆動方法による駆動波形は、図３０（c）に示したように、スキャン電極（Y）に印加されるスキャンパルスの印加時点をtsであると仮定する時、アドレス電極（X１〜Xn）を含むアドレス電極群の配置順序に合わせてXa電極群に含まれたアドレス電極には、スキャン電極（Y）にスキャンパルスが印加される時点よりΔtだけ先立った時点、すなわち、時点ts-Δtでデータパルスが印加される。また、Xb電極群に含まれたアドレス電極には、スキャン電極（Y）にスキャンパルスが印加される時点より２Δtだけ先立った時点、すなわち、時点ts-２Δtでデータパルスが印加される。このような方法で、Xc電極群に含まれたアドレス電極には、時点ts-３Δtでデータパルスが印加され、Xd電極群に含まれたアドレス電極には、時点ts-n-１Δtでデータパルスが印加される。すなわち、図３０（c）に示したように、アドレス電極（X１〜Xn）を含む各電極群に印加されるデータパルスは、スキャン電極（Y）に印加されるスキャンパルスの印加時点の前に印加される。

図３０（a）ないし図３０（c）において、例えば、スキャン電極（Y）に印加されるスキャンパルスの印加時点をtsであるとし、スキャンパルスの印加時点tsと一番近接したデータパルス間の印加時点間の時間差をΔtであるといい、スキャンパルスの印加時点tsとその次の近接したデータパルス間の印加時点間の差を２Δtであるという。このようなΔtは、一定に維持される。すなわち、複数のアドレス電極群の中で少なくとも一つのアドレス電極群において、アドレス電極に印加されるデータパルスの印加時点をスキャン電極（Y）に印加されるスキャンパルスの印加時点と互い異にしながら、複数のアドレス電極群に含まれたそれぞれのアドレス電極（X１〜Xn）に印加されるデータパルス間の印加時点間の差をそれぞれ互いに同一にする。これとは異なり、複数のアドレス電極群の中で少なくとも何れか一つの電極群でアドレス電極に印加されるデータパルスの印加時点をスキャン電極（Y）に印加されるスキャンパルスの印加時点と互い異にしながら、複数のアドレス電極群別にそれぞれのアドレス電極群に印加されるデータパルス間の印加時点間の差は、それぞれ互いに異なるようにすることもできる。すなわち、スキャンパルスの印加時点tsと一番近接したデータパルス間の印加時点間の時間差をΔtとすると、スキャンパルスの印加時点tsとその次の近接したデータパルス間の印加時点間の差を３Δtにすることもできる。

例えば、スキャン電極（Y）にスキャンパルスが印加される時点が、０ナノ秒であるとすると、Xa電極群に含まれた各アドレス電極に１０ナノ秒（ns）の時点でデータパルスが印加される。これによって、スキャン電極（Y）に印加されるスキャンパルスの印加時点とXa電極群に印加されるデータパルスの印加時点間の時間差は、１０ナノ秒（ns）である。そして、その次のアドレス電極群であるXb電極群に含まれた各アドレス電極には、２０ナノ秒（ns）の時点でデータパルスが印加され、前述したスキャン電極（Y）に印加されるスキャンパルスの印加時点とXb電極群に印加されるデータパルスの印加時点間の時間差は、２０ナノ秒（ns）であり、これによって、Xa電極群に印加されるデータパルスの印加時点とXb電極群に印加されるデータパルスの印加時点間の時間差は、１０ナノ秒（ns）である。そして、その次のアドレス電極群であるXc電極群に含まれた各アドレス電極には、４０ナノ秒（ns）の時点でデータパルスが印加されて、前述したスキャン電極（Y）に印加されるスキャンパルスの印加時点とXc電極群に印加されるデータパルスの印加時点間の時間差は４０ナノ秒（ns）である。これによって、Xb電極群に印加されるデータパルスの印加時点とXc電極群に印加されるデータパルスの印加時点間の時間差は、２０ナノ秒（ns）である。すなわち、スキャン電極（Y）に印加されるスキャンパルスの印加時点と各アドレス電極群に印加されるデータパルスの印加時点とを互い異にしながら、それぞれのアドレス電極群に印加されるデータパルス間の印加時点間の差をそれぞれ互い異なるように設定することもできる。

ここで、前述した複数のアドレス電極群によるデータパルス間の印加時点の差は、限定されたアドレス期間の時間を考慮する時、１０ナノ秒（ns）〜１０００ナノ秒（ns）の範囲に設定することが好ましい。また、プラズマディスプレイ装置の駆動による所定のスキャンパルス幅の観点で考慮すると、Δtは、所定のスキャンパルス幅の１/１００倍〜１倍の範囲内に設定することが好ましい。

また、スキャン電極（Y）に印加されるスキャンパルスの印加時点をtsとする時、複数のアドレス電極群に印加されるデータパルスの印加時点間の関係とは関係なく、スキャンパルスの印加時点tsと、このtsに一番近接したデータパルスの印加時点との間の差は、一つのサブフィールド内でそれぞれ同一であるか、互いに異なることもできる。このようなスキャンパルスの印加時点と、該スキャンパルスの印加時点と一番近接したデータパルスの印加時点間の差は、前述したように、限定されたアドレス期間の時間を考慮する時、１０ナノ秒（ns）〜１０００ナノ秒（ns）の範囲に設定することが好ましい。また、プラズマディスプレイパネルの駆動による所定のスキャンパルス幅の観点で考慮すると、Δtは総アドレス期間の１/１００倍〜１倍の範囲に設定することが好ましい。

このようにアドレス期間でスキャン電極（Y）に印加されるスキャンパルスの印加時点と各アドレス電極群に印加されるデータパルスの印加時点を異にすると、図２８（a）及び図２８（b）に示したように、各アドレス電極（X１〜Xn）を含む各アドレス電極群に印加されるデータパルスの各印加時点でパネルの静電容量を通したカップリングを減少させてスキャン電極及びサステイン電極に印加される波形のノイズを減少させる。これによって、アドレス期間で発生するアドレス放電を安定にしてプラズマディスプレイパネルの駆動の安全性の低下を抑制する。

結局、プラズマディスプレイ装置の駆動時にアドレス放電を安定させることで、一つの駆動部でパネルの全体をスキャニングするシングルスキャン方式を適用可能にする。
これに付け加えて、サステイン期間の長さが調節されることで、高温誤放電の発生を抑制する。

スキャンパルスとデータパルスの印加時点を異にする場合において、一つのサブフィールド内でスキャン電極（Y）に印加されるスキャンパルスの印加時点とデータパルスの印加時点間の時間差のみについて図示して説明した。しかし、これとは異なって一つのフレームを基準にスキャン電極（Y）に印加されるスキャンパルスの印加時点とアドレス電極（X１〜Xn）または各アドレス電極群（Xa、Xb、Xc、Xd）に印加されるデータパルスの印加時点とを互いに異にしながら、それぞれのサブフィールド別にアドレス電極に印加されるデータパルス間の印加時点間の差を互いに異なるように設定することもできる。このような駆動波形について、次の本発明のプラズマディスプレイ装置の駆動方法の第８実施形態ので詳しく説明する。

図３１は、本発明のプラズマディスプレイ装置の駆動方法の第８実施形態による駆動波形において、フレーム内で、各サブフィールドによってスキャンパルスの印加時点とデータパルスの印加時点とが互い異なる一例を示した図である。

本発明の駆動方法の第８実施形態において、第７実施形態のように、アドレス期間で、スキャン電極に印加されるスキャンパルスとアドレス電極に印加されるデータパルスの印加時点とが異なる場合のみについて図示して説明する。しかし、このような本発明の第８実施形態は、前述した第６実施形態または第２実施形態と基本的に同一であり、本発明の第８実施形態も第６実施形態のように、サステイン期間の長さが放電セル内の空間電荷の量を減少させるために調節される。このような第８実施形態のサステイン期間の長さの調節は、第６実施形態または第７実施形態と実質的に同一であるから、重複する説明は省略する。また、図面における表示も省略する。

このような本発明に係るプラズマディスプレイ装置の駆動方法の第８実施形態は、図２９に示したように、本発明のプラズマディスプレイ装置の駆動方法による駆動波形は、同一なサブフィールドにおいて、アドレス電極（X）に印加されるデータパルスの印加時点間の時間差がすべて同一であり、また、スキャン電極（Y）に印加されるスキャンパルスの印加時点とアドレス電極（X）に印加されるデータパルスの印加時点とは互いに異なって、一つのフレーム内のサブフィールドの中で少なくとも何れか一つのサブフィールドにおいて、アドレス期間でアドレス電極（X）に印加されるデータパルス間の印加時点間の時間差は、他のサブフィールドにおける前記アドレス期間でアドレス電極に印加されるデータパルス間の印加時点間の時間差と互いに異なる。

また、サステイン期間の長さが調節される。このように、サステイン期間の長さが調節されることで、前述したように高温誤放電の発生を抑制する。
また、スキャン電極（Y）に印加されるスキャンパルスの印加時点とアドレス電極（X１〜Xn）に印加されるデータパルスの印加時点を異にすることで、アドレス放電が不安定になることを防止して駆動安全性の低下を抑制する。これによって駆動効率を高める。

ここで、データパルスとスキャンパルスの印加時点を異にする方法の、例えば、一つのフレームにおいて、第１サブフィールドでは、アドレス電極（X１〜Xn）に印加されるデータパルスの印加時点をスキャン電極（Y）に印加されるスキャンパルスの印加時点と互い異にしながら、アドレス電極に印加されるデータパルス間の印加時点間の時間差は、Δtに設定する。また、第２サブフィールドにおいては、第１サブフィールドのように、アドレス電極（X１〜Xn）に印加されるデータパルスの印加時点を、スキャン電極（Y）に印加されるスキャンパルスの印加時点と互いに異にしながら、アドレス電極に印加されるデータパルス間の印加時点間の時間差は、２Δtに設定する。このような方法でアドレス電極に印加されるデータパルス間の印加時点間の時間差を３Δt、４Δtなどで一つのフレームに含まれたそれぞれのサブフィールド別に互い異なるようにすることができる。

または、本発明の駆動波形では、少なくとも一つのサブフィールドにおいて、データパルスの印加時点とスキャンパルスの印加時点とを互い異にしながら、それぞれのサブフィールド別にデータパルスの印加時点をスキャンパルスの印加時点の前後で、互い異なるように設定することもできる。例えば、第１サブフィールドでは、データパルスの印加時点をスキャンパルスの印加時点の前後に設定し、第２サブフィールドでは、データパルスの印加時点をすべてスキャンパルスの印加時点より以前に設定し、第３サブフィールドでは、データパルスの印加時点をすべてスキャンパルスの印加時点より以後に設定することもできる。

このような本発明の駆動波形を、次の図３２（a）ないし図３２（c）において、図３１のD、E、F領域を利用してさらに詳しく説明する。
図３２（a）ないし図３２（c）は、図３１の駆動波形をさらに詳しく説明するための図である。

まず、本発明の駆動方法による駆動波形は、３２（a）に示したように、例えば、第１サブフィールドでは、スキャン電極（Y）に印加されるスキャンパルスの印加時点をtsであると仮定する時、図３１のD領域ではアドレス電極（X１〜Xn）の配置順序に合わせてアドレス電極（X1）において、スキャン電極（Y）にスキャンパルスが印加される時点より２Δtだけ先立った時点、すなわち、時点ts-２Δtでデータパルスが印加される。また、アドレス電極（X2）において、スキャン電極（Y）にスキャンパルスが印加される時点よりΔtだけ先立った時点、すなわち、時点ts-Δtでデータパルスが印加される。このような方法で、X（n-１）電極には、時点ts＋Δtでデータパルスが印加され、Xn電極には、時点ts＋２Δtでデータパルスが印加される。すなわち、図８（a）に示したように、アドレス電極（X１〜Xn）に印加されるデータパルスは、スキャン電極（Y）に印加されるスキャンパルスの印加時点より以前または以後に印加される。

本発明の駆動波形は、図３２（a）とは異なり、図３２（b）に示したように、図３１のE領域では、アドレス電極（X１〜Xn）に印加されるデータパルスの印加時点がスキャン電極（Y）に印加されるスキャンパルスの印加時点と異なり、また、すべてのデータパルスの印加時点は、前述したスキャンパルスの印加時点より遅れる。図３２（b）においては、すべてのデータパルスの印加時点をスキャンパルスの印加時点より遅く設定したが、一つのデータパルスの印加時点のみを前述したスキャンパルスの印加時点より遅く設定することもできる。また、このようなスキャンパルスの印加時点より遅く印加されるデータパルスの個数は、変更可能である。

例えば、本発明の駆動方法による駆動波形は、図３２（b）に示したように、スキャン電極（Y）に印加されるスキャンパルスの印加時点をtsであると仮定する時、アドレス電極（X１〜Xn）の配置順序に合わせてアドレス電極（X1）において、スキャン電極（Y）にスキャンパルスが印加される時点よりΔtだけ遅い時点、すなわち、時点ts＋Δtでデータパルスが印加される。また、アドレス電極（X2）において、スキャン電極（Y）にスキャンパルスが印加される時点より２Δtだけ遅い時点、すなわち、時点ts＋２Δtでデータパルスが印加される。このような方法で、X３電極には、時点ts＋３Δtでデータパルスが印加され、Xn電極には、時点ts＋nΔtでデータパルスが印加される。

図３２（a）または図３２（b）と異なる本発明の駆動波形は、図３２（c）に示すように、図３１のF領域では、アドレス電極（X１〜Xn）に印加されるデータパルスの印加時点がスキャン電極（Y）に印加されるスキャンパルスの印加時点と異なっており、また、すべてのデータパルスの印加時点は、前述したスキャンパルスの印加時点より先立つ。図３２（c）において、すべてのデータパルスの印加時点をスキャンパルスの印加時点より先立つように設定したが、一つのデータパルスの印加時点のみを前述したスキャンパルスの印加時点より先立つように設定することもできる。また、このようなスキャンパルスの印加時点より先に印加されるデータパルスの個数は、変更可能である。

例えば、本発明の駆動方法による駆動波形は、図３２（c）に示したように、スキャン電極（Y）に印加されるスキャンパルスの印加時点をtsであると仮定する時、アドレス電極（X１〜Xn）の配置順序に合わせてアドレス電極（X1）において、スキャン電極（Y）にスキャンパルスが印加される時点よりΔtだけ先立った時点、すなわち、時点ts-Δtでデータパルスが印加される。また、アドレス電極（X2）において、スキャン電極（Y）にスキャンパルスが印加される時点より２Δtだけ先立った時点、すなわち、時点ts-２Δtでデータパルスが印加される。このような方法で、X３電極には、時点ts-３Δtでデータパルスが印加され、Xn電極には、時点ts-nΔtでデータパルスが印加される。すなわち、図２７（d）に示したように、アドレス電極（X１〜Xn）に印加されるデータパルスは、スキャン電極（Y）に印加されるスキャンパルスの印加時点より以前に印加される。

このような図３２（a）は図２７（a）、図３２（b）は図２７（b）、図３２（c）は図２７（d）の各駆動波形と同一である。したがって、重複するこれ以上の説明は省略する。
このように、各サブフィールド別に、アドレス期間でスキャン電極（Y）に印加されるスキャンパルスの印加時点とアドレス電極（X１〜Xn）に印加されるデータパルスの印加時点を相異にすると、アドレス電極（X１〜Xn）に印加されるデータパルスの各印加時点でパネルの静電容量を通したカップリングを減少させてスキャン電極及びサステイン電極に印加される波形のノイズを減少させる。これによってアドレス期間で発生するアドレス放電を安定にしてプラズマディスプレイパネルの駆動の安全性が低下するのを抑制する。

結局、プラズマディスプレイパネルのアドレス放電を安定させることで、一つの駆動部でパネルの全体をスキャニングするシングルスキャン方式を適用可能にする。
また、サステイン期間の長さが調節されることで、プラズマディスプレイパネルの温度による誤放電の発生を抑制する。

以上説明したように、本発明が属する技術分野の当業者は、本発明がその技術的な思想や特徴を変更することなく、他の具体的な形態で実施し得るということを理解できるであろう。例えば、すべてのアドレス電極（X１〜Xn）にスキャンパルスが印加される時点と異にする時点でデータパルスを印加するか、すべてのアドレス電極を配置順序によって同一なアドレス電極の個数を有する四つの電極群に分けて、各電極群別にスキャンパルスが印加される時点と互いに異なる時点でデータパルスを印加する方法のみを図示して説明した。しかし、これとは異なって、すべてのアドレス電極（X１〜Xn）の中で奇数番目の各アドレス電極を一つの電極群に設定し、偶数番目の各アドレス電極を他の一つの電極群に設定して同一な電極群内のすべてのアドレス電極に、同一の時点でデータパルスを印加し、それぞれの電極群のデータパルスの印加時点をスキャンパルスが印加される時点と互いに異なるように設定する方法も可能である。

また、少なくとも一つ以上が互いに異なるアドレス電極の個数を有する複数の電極群で各アドレス電極（X１〜Xn）を区分して、各電極群別にスキャンパルスの印加時点と互いに異なる時点でデータパルスが印加されるようにする方法も可能である。例えば、スキャン電極（Y）に印加されるスキャンパルスの印加時点をtsであると仮定する時、アドレスX１電極には、時点ts＋Δtでデータパルスを印加し、アドレス電極X2〜X10の電極には、ts＋３Δtでデータパルスを印加し、アドレス電極X11〜Xnの電極には、ts＋４Δtでデータパルスを印加するなど、本発明のプラズマディスプレイパネルの駆動方法は、いろいろ変形可能である。

図３３は、本発明の実施形態によるプラズマ表示装置を説明するためのブロック図である。
本発明の実施形態によるプラズマ表示装置は、図３３に示したように、ＰＤＰ６００と、該ＰＤＰ６００の温度を感知するための温度センサー６０６と、ＰＤＰ６００のアドレス電極（X１ないしXm）にデータを供給するためのデータ駆動部６０２と、ＰＤＰ６００のスキャン電極（Y１ないしYn）を駆動するためのスキャン駆動部６０３と、ＰＤＰ６００のサステイン電極（Z）を駆動するためのサステイン駆動部６０４と、ＰＤＰ６００の温度によって各駆動部６０２、６０３、６０４を制御するための駆動パルス制御部６０１と、各駆動部６０２、６０３、６０４に必要な駆動電圧を発生するための駆動電圧発生部６０５とを有する。

また、前記温度センサー６０６は、ＰＤＰの温度を感知して感知電圧を発生して、この感知電圧をデジタル信号に変換して前記駆動パルス制御部６０１に供給する。
また、データ駆動部６０２は、図示しなかった逆ガンマ補正回路、誤差拡散回路などによって逆ガンマ補正及び誤差拡散された後、サブフィールドマッピング回路によって予め設定されたサブフィールドパターンにマッピングされたデータが供給される。このデータ駆動部６０２は、図１２、図１３、図１４、図１６、図２２、図２３及び図２４に示したように、プリリセット期間（PRERP）、リセット期間（RP）及びサステイン期間（SP）に、０Vやアース電圧を各アドレス電極（X１ないしXm）に印加する。また、データ駆動部６０２は、駆動パルス制御部６０１の制御の下に各サブフィールドのアドレス期間（AP）の間にデータをサンプリングしてラッチした後、そのデータ電圧（Va）をアドレス電極（X１ないしXm）に供給する。

スキャン駆動部６０３は、リセット期間の間上昇ランプ波形（Ramp-up）と下降ランプ波形（Ramp-down）をスキャン電極（Y）に供給する。また、スキャン駆動部６０３は、アドレス期間の間、負極性のスキャン電圧（-Vy）のスキャンパルス（Sp）をスキャン電極（Y）に順次的に供給し、サステイン期間の間に、サステインパルス（SUS）をスキャン電極（Y）に供給する。

また、スキャン駆動部６０３は、前記駆動パルス制御部６０１の制御の下に、図１２、図１３、図１４、図１６、図２２、図２３及び図２４に示したように、プリリセット期間（PRERP）とリセット期間（RP）に全放電セルを初期化するために、ランプ波形（NRY1、PRY1、PRY2、NRY2）を各スキャン電極（Y1ないしYn）に供給した後、アドレス期間（AP）の間にデータが供給されるスキャンラインを選択するために、スキャンパルス（SCNP）を各スキャン電極（Y1ないしYn）に順次的に供給する。そして、スキャン駆動部６０３は、ＰＤＰが高温である時、サステイン期間（SP）に選択された各オンセル内でサステイン放電を発生させるために、上昇期間と下降期間が、おおよそ３４０ns±６０ns程度である各サステインパルス（FSTSUSP、SUSP）をスキャン電極（Y1ないしYn）に供給する。

また、サステイン駆動部６０４は、下降ランプ波形（Ramp-down）が発生する期間と、アドレス期間の間と、アドレス期間の間に正極性のサステインバイアス電圧（Vzb）をサステイン電極（Z）に供給して、サステイン期間の間にスキャン駆動部６０３と交代に動作してサステインパルス（SUS）をサステイン電極（Z）に供給するようになる。

また、サステイン駆動部６０４は、駆動パルス制御部６０１の制御の下に、図１４、図１６、図２２ないし図２４に示したように、プリリセット期間（PRERP）とリセット期間（RP）において、全放電セルを初期化するためにランプ波形（NRZ1、NRZ2）をサステイン電極（Z）に供給した後、アドレス期間（AP）において、Zバイアス電圧（Vzb）をサステイン電極（Z）に供給する。そして、サステイン駆動部６０４は、サステイン期間（SP）にスキャン駆動部６０３と交代に動作して各サステインパルス（FSTSUSP、SUSP、LSTSUSP）を各サステイン電極（Z）に供給する。サステイン駆動部６０４で発生する最後のサステインパルス（LSTSUSP）のパルス幅は、ＰＤＰが高温である時、１μs〜１msに長くなり、各サステインパルス（FSTSUSP、SUSP、LSTSUSP）の上昇期間と下降期間は、おおよそ３４０ns±６０ns程度になる。

また、駆動パルス制御部６０１は、アドレス期間及びサステイン期間でデータ駆動部６０２、スキャン駆動部６０３またはサステイン駆動部６０４の動作タイミングと同期化させて制御するためのタイミング制御信号を発生し、このタイミング制御信号をデータ駆動部６０２、スキャン駆動部６０３またはサステイン駆動部６０４に供給することで、データ駆動部６０２、スキャン駆動部６０３またはサステイン駆動部６０４を制御する。特に、このような駆動パルス制御部６０１は、前述したデータ駆動部６０２、スキャン駆動部６０３またはサステイン駆動部６０４を制御し、フレームのサブフィールドの中で少なくとも一つのサブフィールドのアドレス期間において、一つ以上のアドレス電極（X）を含む複数のアドレス電極群の中の一つ以上のアドレス電極群に印加されるデータパルスの印加時点は、スキャン電極（Y）に印加されるスキャンパルスの印加時点と異なっており、このようなスキャン電極（Y）またはサステイン電極（Z）にサステインパルスが印加されるサステイン期間の長さは、放電セル内の空間電荷を低減させるために調節される。

駆動パルス制御部６０１は、垂直/水平同期信号とクロック信号の入力を受けて各駆動部６０２、６０３、６０４に必要なタイミング制御信号（CTRX、CTRY、CTRZ）を発生して、このタイミング制御信号（CTRX、CTRY、CTRZ）を該当する駆動部６０２、６０３、６０４に供給することで、各駆動部６０２、６０３、６０４を制御する。データ駆動部６０２に供給されるタイミング制御信号CTRXは、データをサンプリングするためのサンプリングクロック、ラッチ制御信号、エネルギー回収回路と駆動スイッチ素子のオン/オフタイムを制御するためのスイッチ制御信号を含む。また、スキャン駆動部６０３に印加されるタイミング制御信号（CTRY）は、スキャン駆動部６０３内のエネルギー回収回路と駆動スイッチ素子のオン/オフタイムを制御するためのスイッチ制御信号を含んでいる。

そして、サステイン駆動部６０４に印加されるタイミング制御信号（CTRZ）には、サステイン駆動部６０４内のエネルギー回収回路と駆動スイッチ素子のオン/オフタイムを制御するためのスイッチ制御信号が含まれる。そして、駆動パルス制御部６０１は、温度センサー６０６の出力電圧の入力を受けてＰＤＰ６００の温度が高温である時、最後のサステインパルス（LSTSUSP）のパルス幅がおおよそ１μs〜１ms程度に長くなるようにスキャン駆動部６０３とサステイン駆動部６０４を制御し、各サステインパルス（FSTSUSP、SUSP、LSTSUSP）の上昇期間と下降期間が３４０ns±６０ns程度になるように、スキャン駆動部６０３とサステイン駆動部６０４を制御する。また、駆動パルス制御部６０１は、第１Yネガティブランプ波形（NRY1）に先立ってサステイン電極（Z）に正極性のサステイン電圧（Vs）が供給されるようにスキャン駆動部６０３とサステイン駆動部６０４を制御する。また、駆動電圧発生部６０５は、ＰＤＰ６００に供給される各駆動電圧（Vry、Vs、-V１、-V２、-Vy、Va、Vyb、Vzb）などを発生する。このような各駆動電圧は、前記ＰＤＰ６００の解像度、モデルなどによって異なる放電特性や放電ガスの組成によって異にすることができる。

一般的なプラズマディスプレイパネルの構造を示した図である。 プラズマディスプレイパネル上に形成された各電極の配列構造を説明するための図である。 従来のプラズマディスプレイ装置の画像階調を実現する方法を示した図である。 通常的なプラズマディスプレイパネルの駆動波形の一例を示した波形図である。 図４に示す駆動波形によって変化される放電セル内の壁電荷分布を段階的に示した第１段階の図である。 図４に示す駆動波形によって変化される放電セル内の壁電荷分布を段階的に示した第２段階の図である。 図４に示す駆動波形によって変化される放電セル内の壁電荷分布を段階的に示した第３段階の図である。 図４に示す駆動波形によって変化される放電セル内の壁電荷分布を段階的に示した第１段階の図である。 図４に示す駆動波形によって変化される放電セル内の壁電荷分布を段階的に示した第５段階の図である。 図４のような駆動波形によってプラズマディスプレイパネルが駆動される時、セットアップ期間でスキャン電極とサステイン電極間の外部印加電圧と放電セル内のギャップ電圧の変化を示した図である。 図４に示す駆動波形によってプラズマディスプレイパネルが高温環境で駆動される時、空間電荷と該空間電荷の挙動を示した第１ステップの図である。 図４に示す駆動波形によってプラズマディスプレイパネルが高温環境で駆動される時、空間電荷と該空間電荷の挙動を示した第２ステップの図である。 図４に示す駆動波形によってプラズマディスプレイパネルが高温環境で駆動される時、空間電荷と該空間電荷の挙動を示した第３ステップの図である。 従来のプラズマディスプレイ装置の駆動方法による駆動波形の他の例を示した図である。 従来のプラズマディスプレイ装置の駆動方法において、アドレス期間に印加されるパルスの印加時点を説明するための図である。 従来のプラズマディスプレイ装置の駆動方法において、アドレス期間に印加されるパルスによるノイズの発生を説明するための図である。 従来の駆動方法による駆動波形で動作されるプラズマディスプレイ装置における温度による誤放電を説明するための図である。 本発明の第１実施形態によるプラズマ表示装置の駆動方法を示した波形図である。 本発明の第２実施形態によるプラズマ表示装置の駆動方法において、一番目のサブフィールド期間の駆動波形を示した波形図である。 本発明の第３実施形態によるプラズマ表示装置の駆動方法において、一番目のサブフィールド期間の駆動波形を示した波形図である。 図１４に示す駆動波形によって変化される放電セル内の壁電荷分布を段階的に示した第段階の図である。 図１４に示す駆動波形によって変化される放電セル内の壁電荷分布を段階的に示した第２段階の図である。 図１４に示す駆動波形によって変化される放電セル内の壁電荷分布を段階的に示した第３段階の図である。 図１４に示す駆動波形によって変化される放電セル内の壁電荷分布を段階的に示した第４段階の図である。 図１４に示す駆動波形によって変化される放電セル内の壁電荷分布を段階的に示した第５段階の図である。 本発明の第３実施形態によるプラズマ表示装置の駆動方法において、一番目のサブフィールド期間以外の残りのサブフィールド期間の駆動波形を示した波形図である。 図１６に図示された駆動波形によってサステイン期間の直後に放電セル内に形成される壁電荷分布を示した図である。 図１４及び図１６の駆動波形によってセットアップ期間の前に形成される放電セル内の壁電荷分布とギャップ電圧を示した図である。 図１４及び図１６のような駆動波形によってプラズマディスプレイパネルが駆動される時、セットアップ期間でスキャン電極とサステイン電極間の外部印加電圧と放電セル内のギャップ電圧の変化を示した図である。 図４のような従来の駆動波形の一例によって消去期間とリセット期間の間にサステイン電極上の壁電荷極性の変化を示した図である。 図１４及び図１６のような駆動波形によってリセット期間の間にサステイン電極上の壁電荷極性の変化を示した図である。 本発明の第４実施形態によるプラズマ表示装置の駆動方法において、一番目のサブフィールド期間の駆動波形を示した波形図である。 本発明の第４実施形態によるプラズマ表示装置の駆動方法において、一番目のサブフィールド期間以外の残りのサブフィールド期間の駆動波形を示した波形図である。 本発明の第５実施形態によるプラズマ表示装置の駆動方法を示した波形図である。 本発明のプラズマディスプレイ装置の駆動方法の第６実施形態による駆動波形を示した図である。 本発明のプラズマディスプレイ装置の駆動方法の第６実施形態によるまた他の駆動波形を示した図である。 本発明のプラズマディスプレイ装置の駆動方法による駆動波形において、アドレス電極（X１〜Xn）に各スキャンパルスの印加時点と互いに異なる時点でデータパルスを印加する一例を示した図である。 本発明のプラズマディスプレイ装置の駆動方法による駆動波形において、アドレス電極（X１〜Xn）に各スキャンパルスの印加時点と互いに異なる時点でデータパルスを印加する特定部分を示した図である。 本発明のプラズマディスプレイ装置の駆動方法による駆動波形において、図２７(b)におけるスキャン電極とアドレス電極における駆動波形を示した図である。 本発明のプラズマディスプレイ装置の駆動方法による駆動波形において、アドレス電極（X１〜Xn）に各スキャンパルスの印加時点と互いに異なる時点でデータパルスを印加する特定部分を示した図である。 本発明のプラズマディスプレイ装置の駆動方法による駆動波形において、図２７(d)におけるスキャン電極とアドレス電極における駆動波形を示した図である。 本発明の駆動波形によって減少されるノイズを説明するための図である。 図２８(a)の特定部分における駆動波形を示す図である。 本発明のプラズマディスプレイ装置の駆動方法の第７実施形態による他の駆動波形を説明するために、各アドレス電極（X１〜Xn）を四つのアドレス電極群に分けたことを説明するための図である。 本発明のプラズマディスプレイ装置の駆動方法の第７実施形態による駆動波形において、アドレス電極（X１〜Xn）を複数の電極群に分けてそれぞれの電極群にスキャンパルスの印加時点と互いに異なる時点でデータパルスを印加する第１例を示した図である。 アドレス電極（X１〜Xn）を複数の電極群に分けてそれぞれの電極群にスキャンパルスの印加時点と互い異なる時点でデータパルスを印加する第２例を示した図である。 アドレス電極（X１〜Xn）を複数の電極群に分けてそれぞれの電極群にスキャンパルスの印加時点と互い異なる時点でデータパルスを印加する第３例を示した図である。 本発明のプラズマディスプレイ装置の駆動方法の第８実施形態による駆動波形において、フレーム内で各サブフィールドによってスキャンパルスの印加時点とデータパルスの印加時点とを互いに異なる一例を示した図である。 図３１の駆動波形をさらに詳しく説明するための第１例の図である。 図３１の駆動波形をさらに詳しく説明するための第２例の図である。 図３１の駆動波形をさらに詳しく説明するための第３例の図である。 本発明の実施形態によるプラズマ表示装置を示したブロック図である。

符号の説明

ＰＤＰ プラズマディスプレイパネル
ＲＰ リセット期間
ＡＰ アドレス期間
ＳＰ サステイン期間
ＥＰ 消去期間
Ｘ アドレス電極
Ｙ スキャン電極
Ｚ サステイン電極
ＳＵＳＰ サステインパルス
ＳＣＮＰ スキャンパルス
ＤＰ データパルス

Claims (34)

1. スキャン電極、サステイン電極及びアドレス電極を有するプラズマディスプレイパネルと、
   アドレス期間で、前記アドレス電極に印加されるデータパルスと前記スキャン電極に印加されるスキャンパルスとが互いに異なる時点に印加されるように制御する第１制御部と、
   前記スキャン電極とサステイン電極の少なくとも一方に印加される最後のサステインパルスを制御する第２制御部とを含み、
   該第２制御部は、前記プラズマディスプレイパネルまたはその周辺の温度が高温である時、前記最後のサステインパルスの印加終了時点から、次のサブフィールドの初期化信号までの期間を、常温での期間に比べてもっと長く調節することを特徴とするプラズマディスプレイ装置。
2. 前記第１制御部は、前記データパルスの印加時点が、前記スキャンパルスの印加時点より先に印加されるように制御することを特徴とする請求項１記載のプラズマディスプレイ装置。
3. 前記第１制御部は、前記データパルスの印加時点が、前記スキャンパルスの印加時点より遅くなるように制御することを特徴とする請求項１記載のプラズマディスプレイ装置。
4. 実質的に前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネル近くの温度が高温である時、前記サステインパルスの上昇時間または下降時間が、３６０ns〜３６０nsであることを特徴とする請求項１記載のプラズマディスプレイ装置。
5. 前記データパルスとスキャンパルスの印加時点の時間差は、１０ns〜１μsの範囲であることを特徴とする請求項１記載のプラズマディスプレイ装置。
6. 前記最後のサステインパルスの印加に続いて、電圧が漸進的に低くなる下降ランプ波形の信号が、前記スキャン電極に印加されることを特徴とする請求項１記載のプラズマ表示装置。
7. 前記下降ランプ波形の信号が前記スキャン電極に印加されるとき、実質的にサステイン電圧が前記サステイン電極に印加されることを特徴とする請求項６記載のプラズマ表示装置。
8. 前記サステイン電圧は、前記スキャン電極に前記最後のサステインパルスが印加された後、所定時間以後に印加されることを特徴とする請求項７記載のプラズマ表示装置。
9. スキャン電極、サステイン電極及びアドレス電極を有するプラズマディスプレイパネルと、
   アドレス期間で、前記アドレス電極に印加されるデータパルスと前記スキャン電極に印加されるスキャンパルスとが、互いに異なる時点で印加されるように制御する第１制御部と、
   前記スキャン電極とサステイン電極の中の少なくとも一方に印加される最後のサステインパルスを制御する第２制御部とを含み、
   該第２制御部は、サステイン期間の間に、フレームのサブフィールドの中の少なくとも１つのサブフィールドにおいて、他のサステインパルスの幅と異なるように、前記最後のサステインパルスの幅を制御することを特徴とするプラズマディスプレイ装置。
10. 高温の場合、前記第１制御部は、フレームのサブフィールドの中の少なくとも一方のサブフィールドにおいて、リセットパルスの印加に先立って負極性ランプ波形を有するプリリセットパルスをスキャン電極に印加することを特徴とする請求項９記載のプラズマディスプレイ装置。
11. 実質的に前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネル近くの温度が高温である時、前記サステイン期間において、前記最後のサステインパルスの印加終了時点で次のサブフィールドの初期化信号までの期間は、１００μs〜１msの範囲であることを特徴とする請求項９記載のプラズマディスプレイ装置。
12. 実質的に前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネル近くの温度が高温である時、前記最後のサステインパルスの幅は１μs〜１msの範囲であることを特徴とする請求項９記載のプラズマディスプレイ装置。
13. 前記プリリセットパルスがスキャン電極に印加された後、サステイン期間の間、前記スキャン電極及び前記サステイン電極にそれぞれ印加される一番目の各サステインパルスの幅と、前記サステイン電極に印加される最後のサステインパルスの幅を、他の各サステインパルスよりもっと広く設定することを特徴とする請求項１０記載のプラズマディスプレイ装置。
14. 前記プリリセットパルスは、下降ランプ波形を有することを特徴とする請求項１０記載のプラズマディスプレイ装置。
15. プリリセット期間に、前記下降ランプ波形がスキャン電極に印加された後、リセット期間のセットダウン期間において、負極性の下降ランプ波形がスキャン電極に印加されることを特徴とする請求項１３記載のプラズマディスプレイ装置。
16. 前記リセット期間のセットダウン期間に、下降ランプ波形が前記サステイン電極に印加されることを特徴とする請求項１５記載のプラズマディスプレイ装置。
17. 実質的に前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネルの近所の温度が高温である時、前記プリリセットパルスが印加されるサブフィールドの以前のサブフィールドにおいて、最後のサステインパルスの幅を他のサステインパルス幅よりもっと広く設定することを特徴とする請求項１１記載のプラズマディスプレイ装置。
18. スキャン電極、サステイン電極及びアドレス電極を有するプラズマディスプレイ装置の駆動方法において、
    アドレス期間で前記アドレス電極に印加されるデータパルスと前記スキャン電極に印加されるスキャンパルスとが互いに異なる時点に印加され、
    前記プラズマディスプレイパネルの温度が高温である時、前記スキャン電極とサステイン電極の少なくとも一方に印加される最後のサステインパルスの印加終了時点において、次のサブフィールドの初期化信号までの期間を常温に比べてもっと長く設定することを特徴とするプラズマディスプレイ装置の駆動方法。
19. 前記データパルスの印加時点は、前記スキャンパルスの印加時点より先に印加されることを特徴とする請求項１８記載のプラズマディスプレイ装置の駆動方法。
20. 前記データパルスの印加時点は、前記スキャンパルスの印加時点より遅くなるように制御することを特徴とする請求項１８記載のプラズマディスプレイ装置の駆動方法。
21. 実質的に前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネル近くの温度が高温である時、前記サステインパルスの上昇時間または下降時間が、３６０ns〜３６０nsの範囲であることを特徴とする請求項１８記載のプラズマディスプレイ装置の駆動方法。
22. 前記データパルスとスキャンパルスの印加時点の時間差は、１０ns〜１μsの範囲であることを特徴とする請求項１８記載のプラズマディスプレイ装置の駆動方法。
23. 前記最後のサステインパルスの印加に続いて、電圧が漸進的に低くなる下降ランプ波形の信号が、前記スキャン電極に印加されることを特徴とする請求項１８記載のプラズマ表示装置の駆動方法。
24. 前記スキャン電極に前記下降ランプ波形の信号が印加される間に、実質的にサステイン電圧が、サステイン電極に印加されることを特徴とする請求項２３記載のプラズマ表示装置の駆動方法。
25. 前記サステイン電圧は、前記スキャン電極に前記最後のサステインパルスが印加された後、所定時間以後に印加されることを特徴とする請求項２４記載のプラズマ表示装置の駆動方法。
26. スキャン電極、サステイン電極及びアドレス電極を有するプラズマディスプレイパネルの駆動方法において、
    アドレス期間で前記アドレス電極に印加されるデータパルスと、前記スキャン電極に印加されるスキャンパルスとが、互いに異なる時点に印加され、
    サステイン期間の間に、フレームのサブフィールドの中で少なくとも一つのサブフィールドにおいて、前記スキャン電極とサステイン電極の少なくとも一方に印加される最後のサステインパルスの幅を、他のサステインパルスの幅と異なるように設定することを特徴とするプラズマディスプレイ装置の駆動方法。
27. 実質的に前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネル近くの温度が高温である時、前記フレームのサブフィールドの中で少なくとも一つのサブフィールドにおいて、リセットパルスの印加に先立って負極性ランプ波形を有するプリリセットパルスがスキャン電極に印加されることを特徴とする請求項２６記載のプラズマディスプレイ装置の駆動方法。
28. 実質的に前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネル近くの温度が高温である時、前記サステイン期間において、前記最後のサステインパルスの印加終了時点で、次のサブフィールドの初期化信号までの期間は、１００μs〜１msの範囲であることを特徴とする請求項２６記載のプラズマディスプレイ装置の駆動方法。
29. 実質的に前記プラズマディスプレイパネルの温度または前記プラズマディスプレイパネル近くの温度が高温である時、前記最後のサステインパルスの幅は、１μs〜１msの範囲であることを特徴とする請求項２６記載のプラズマディスプレイ装置の駆動方法。
30. 前記プリリセットパルスがスキャン電極に印加された後、サステイン期間の間に前記スキャン電極及び前記サステイン電極にそれぞれ印加される一番目の各サステインパルスの幅と、前記サステイン電極に印加される最後のサステインパルスの幅を、他のサステインパルスよりもっと広く設定することを特徴とする請求項２６記載のプラズマディスプレイ装置の駆動方法。
31. 前記プリリセットパルスは、下降ランプ波形を有することを特徴とする請求項２７記載のプラズマディスプレイ装置の駆動方法。
32. プリリセット期間に前記下降ランプ波形がスキャン電極に印加された後、リセット期間のセットダウン期間に、負極性の下降ランプ波形がスキャン電極に印加されることを特徴とする請求項３１記載のプラズマディスプレイ装置の駆動方法。
33. 前記リセット期間のセットダウン期間に、下降ランプ波形が前記サステイン電極に印加されることを特徴とする請求項３２記載のプラズマディスプレイ装置の駆動方法。
34. 高温の場合、前記プリリセットパルスが印加されるサブフィールドの以前のサブフィールドにおいて、最後のサステインパルスの幅を他のサステインパルス幅よりもっと広く設定することを特徴とする請求項２７記載のプラズマディスプレイ装置の駆動方法。
    

Images