KR100764666B1 - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR100764666B1
KR100764666B1 KR1020060047201A KR20060047201A KR100764666B1 KR 100764666 B1 KR100764666 B1 KR 100764666B1 KR 1020060047201 A KR1020060047201 A KR 1020060047201A KR 20060047201 A KR20060047201 A KR 20060047201A KR 100764666 B1 KR100764666 B1 KR 100764666B1
Authority
KR
South Korea
Prior art keywords
signal
sustain
electrode
supplied
unit frame
Prior art date
Application number
KR1020060047201A
Other languages
English (en)
Inventor
조대식
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060047201A priority Critical patent/KR100764666B1/ko
Application granted granted Critical
Publication of KR100764666B1 publication Critical patent/KR100764666B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/40—Layers for protecting or enhancing the electron emission, e.g. MgO layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • H01J11/44—Optical arrangements or shielding arrangements, e.g. filters, black matrices, light reflecting means or electromagnetic shielding means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명에 따른 플라즈마 디스플레이 장치는 화상을 표시하는 단위 프레임을 복수의 서브 필드들로 나누고, 복수의 서브 필드 중 적어도 하나의 서브 필드로 서스테인 신호 공급 후, 스캔 전극(Y)과 서스테인 전극(Z) 중 적어도 하나로 바이어스 전압을 인가하여, 방전셀 내부의 스캔 전극(Y)과 서스테인 전극(Z)에 형성되는 공간 전하를 충분히 소거함으로써, 다음 단위 프레임의 리셋 기간에 오방전을 방지하여 선명한 화질이 구현 가능하도록 하여, 제품의 우수성 및 신뢰성이 향상되는 효과가 있다.
바이어스 전압, 공간 전하, 소거 기간

Description

플라즈마 디스플레이 장치{Plasma Display panel Device}
도 1 은 본 발명에 따른 플라즈마 디스플레이 패널의 구조에 대한 일실시예를 나타내는 사시도이다.
도 2 는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 도면이다.
도 3 은 하나의 프레임(frame)을 복수의 서브필드(subfield)로 나누어 플라즈마 디스플레이 패널을 시분할 구동시키는 방법에 대한 일실시예를 나타내는 타이밍도이다.
도 4 는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 제 1 실시예를 나타내는 타이밍도이다.
도 5 는 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 제 2 실시예를 나타내는 타이밍도이다.
도 6 은 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 제 3 실시예를 나타내는 타이밍도이다.
도 7 은 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 제 4 실시예를 나타내는 타이밍도이다.
도 8 은 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 제 5 실시예를 나타내는 타이밍도이다.
<도면의 주요 부분에 관한 부호의 설명>
10: 상부 기판 11: 스캔 전극
12: 서스테인 전극 11a, 12a: 투명전극
11b, 12b: 금속 버스전극 11c, 12c: 제 2 블랙 매트릭스
13: 상부 유전체층 14: 보호막
15: 제 1 블랙 매트릭스 20: 하부 기판
21: 격벽 21a: 세로 격벽
21b: 가로 격벽 22: 어드레스 전극
23: 형광체층 24: 하부 유전체층
본 발명은 플라즈마 디스플레이 장치에 관한 것으로서, 단위 프레임을 구성하는 복수의 서브 필드 중 마지막 서브 필드 구동 시, 스캔 전극(Y)과 서스테인 전극(Z) 중 적어도 하나에 바이어스 전압이 인가되는 플라즈마 디스플레이 장치에 관한 것이다.
일반적으로, 플라즈마 디스플레이 패널(Plasma Display Panel)은 방전공간에 설치된 전극들에 소정의 전압을 인가하여 방전을 일으키고 가스 방전 시 발생하는 플라즈마가 형광체를 여기 시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하는 장치이다.
또한, 상기 플라즈마 디스플레이 패널은 플라즈마 발광을 이용한 단순한 구조를 갖고, 대형화면,고화질, 경량 박형으로 설치 장소 등의 제약을 받지 않는 화상 표시장치로서 널리 이용되고 있는 추세이다.
이러한, 상기 플라즈마 디스플레이 패널은 화상의 계조 데이터에 따라 해당 화소를 구동시킨다. 상기 플라즈마 디스플레이 패널은 계조를 표현하기 위하여 한 프레임을 발광 횟수가 복수개의 서브 필드로 나누어 구동하며, 이때, 상기 서브 필드는 방전을 균일하게 일으키기 위한 리셋(Reset) 기간, 방전할 셀을 선택하기 위한 어드레스(Address) 기간, 방전 횟수에 따라 계조를 구현하는 서스테인(Sustain) 기간, 상기 서스테인(Sustain) 기간에 서스테인 방전이 완료된 후에는 공간(Space) 전하의 소거를 위해 다음 프레임의 서브 필드의 리셋 기간(Reset) 기간 전까지 그라운드 전압(GND)이 공급되는 소거(Erase) 기간으로 이루어진다.
그러나, 종래 발명에 따른 플라즈마 디스플레이 장치는 서스테인 방전에 의해 생성된 벽전하가 많을 경우, 소거(Erase) 기간에 인가되는 그라운드 전압(GND)만으로는 벽전하가 충분히 소거되지 않으므로, 원하지 않는 오방전이 발생되어 화 질을 저하시키는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 개선하기 위하여 안출된 것으로서, 그 목적은 단위 프레임을 구성하는 복수의 서브 필드 중 마지막 서브 필드 구동시, 바이어스 전압을 스캔 전극(Y)과 서스테인 전극(Z) 중 적어도 하나로 인가하여 서스테인 신호에 의해 생성된 벽전하를 충분히 소거하여, 다음 단위 프레임 구동시 안정적인 방전이 이루어지도록 하여 화질을 향상시키는 플라즈마 디스플레이 장치에 관한 것이다.
상기한 과제를 개선하기 위한 본 발명에 따른 플라즈마 디스플레이 장치는 화상을 표시하는 단위 프레임을 복수의 서브 필드들로 나누어 구동시키고, 이전 서브 필드의 서스테인 신호 인가 후, 다음 서브 필드에 리셋 신호가 인가되기 전에 스캔 전극 또는 서스테인 전극 중 어느 하나의 전극에 일정한 정극성 전압 레벨 구간을 갖는 제 1 신호가 공급되고, 다른 전극에는 그라운드 전압 레벨 구간을 갖는 제 2 신호가 공급되는 것을 특징으로 한다.
본 발명에 따른 플라즈마 디스플레이 장치는 화상을 표시하는 단위 프레임을 복수의 서브 필드들로 나누어 구동시키고, 이전 단위 프레임의 서스테인 신호 인가 후, 다음 단위 프레임에 프리 리셋 또는 리셋 신호가 인가되기 전에 스캔 전극 또 는 서스테인 전극 중 어느 하나의 전극에 점진적으로 상승하는 제 1 신호 및 점진적으로 하강하는 제 2 신호 중 적어도 하나의 신호 및 일정한 부극성의 전압 레벨 구간을 갖는 제 1 바이어스 전압이 공급되고, 다른 전극에는 일정한 정극성의 전압 레벨 구간을 갖는 제 2 바이어스 전압이 공급되는 것을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 도 1 은 본 발명에 따른 플라즈마 디스플레이 패널에 대한 일실시예를 사시도로 도시한 것이다. 도 1 에 도시된 바와 같이, 플라즈마 디스플레이 패널은 상부기판(10) 상에 형성되는 유지 전극 쌍인 스캔 전극(11) 및 서스테인 전극(12), 하부기판(20) 상에 형성되는 어드레스 전극(22)을 포함한다.
상기 유지 전극 쌍(11, 12)은 통상 인듐틴옥사이드(Indium-Tin-Oxide;ITO)로 형성된 투명전극(11a, 12a)과 버스 전극(11b, 12b)을 포함하며, 상기 버스 전극(11b, 12b)은 은(Ag), 크롬(Cr) 등의 금속 또는 크롬/구리/크롬(Cr/Cu/Cr)의 적층형이나 크롬/알루미늄/크롬(Cr/Al/Cr)의 적층형으로 형성될 수 있다. 버스 전극(11b, 12b)은 투명전극(11a, 12a) 상에 형성되어, 저항이 높은 투명전극(11a, 12a)에 의한 전압 강하를 줄이는 역할을 한다.
한편, 본 발명의 일실시예에 따르면 유지 전극쌍(11, 12)은 투명전극(11a 12a)과 버스 전극(11b, 12b)이 적층된 구조 뿐만 아니라, 투명 전극(11a, 12a)이 없이 버스 전극(11b, 12b)만으로도 구성될 수 있다. 이러한 구조는 투명 전극(11a, 12a)을 사용하지 않으므로, 패널 제조의 단가를 낮출 수 있는 장점이 있다. 이러한 구조에 사용되는 버스 전극(11b, 12b)은 위에 열거한 재료 이외에 감광성 은 등 다양한 재료가 가능할 것이다.
스캔 전극(11) 및 서스테인 전극(12)의 투명전극(11a, 12a)과 버스전극(11b, 11c)의 사이에는 상부 기판(10)의 외부에서 발생하는 외부광을 흡수하여 반사를 줄여주는 광차단의 기능과 상부 기판(10)의 퓨리티(Purity) 및 콘트라스트를 향상시키는 기능을 하는 블랙 매트릭스(Black Matrix, BM, 15)가 배열된다.
본 발명의 일실시예에 따른 블랙 패트릭스(15)는 상부 기판(10)에 형성되는데, 격벽(21)과 중첩되는 위치에 형성되는 제1 블랙 매트릭스(15)와, 투명전극(11a, 12a)과 버스전극(11b, 12b)사이에 형성되는 제2 블랙 매트릭스(11c, 12c)로 구성될 수 있다. 여기서, 제 1 플랙 매트릭스(15)와 블랙층 또는 블랙 전극층이라고도 하는 제 2 블랙 매트릭스(11c, 12c)는 형성 과정에서 동시에 형성되어 물리적으로 연결될 수 있고, 동시에 형성되지 않아 물리적으로 연결되지 않을 수도 있다.
또한, 물리적으로 연결되어 형성되는 경우, 제 1 블랙 매트릭스(15)와 제 2 블랙 매트릭스(11c, 12c)는 동일한 재질로 형성되지만, 물리적으로 분리되어 형성되는 경우에는 다른 재질로 형성될 수 있다.
스캔 전극(11)과 서스테인 전극(12)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(13)과 보호막(14)이 적층된다. 상부 유전체층(13)에는 방전에 의하여 발생된 하전입자들이 축적되고, 유지 전극 쌍(11, 12)을 보호하는 기능을 수행할 수 있다. 보호막(14)은 가스 방전시 발생된 하전입자들의 스피터링으로부터 상부 유전체층(13)을 보호하고, 2차 전자의 방출 효율을 높이게 된다. 또한, 보호막(14)은 통상 산화마그네슘(MgO)이 이용될 수 있고, 실리콘(Si)이 첨가된 Si-MgO가 이용될 수도 있다. 여기서, 보호막(14)에 첨가되는 실리콘(Si)의 함유량은 중량 퍼센트(wt %) 기준으로 50PPM 내지 200PPM 이 가능할 것이다.
한편, 어드레스 전극(22)은 스캔 전극(11) 및 서스테인 전극(12)과 교차되는 방향으로 형성된다. 또한, 어드레스 전극(22)이 형성된 하부기판(20) 상에는 하부 유전체층(23)과 격벽(21)이 형성된다.
또한, 하부 유전체층(23)과 격벽(21)의 표면에는 형광체층이 형성된다. 격벽(21)은 세로 격벽(21a)와 가로 격벽(21b)가 폐쇄형으로 형성되고, 방전셀을 물리적으로 구분하며, 방전에 의해 생성된 자외선과 가시광이 인접한 방전셀에 누설되는 것을 방지한다.
본 발명의 일실시예에는 도 1 에 도시된 격벽(21)의 구조뿐만 아니라, 다양한 형상의 격벽(21)의 구조도 가능할 것이다. 예컨대, 세로 격벽(21a)과 가로 격벽(21b)의 높이가 다른 차등형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중하나 이상에 배기 통로로 사용 가능한 채널(Channel)이 형성된 채널형 격벽 구조, 세로 격벽(21a) 또는 가로 격벽(21b) 중 하나 이상에 홈(Hollow)이 형성된 홈형 격벽 구조 등이 가능할 것이다.
여기서, 차등형 격벽 구조인 경우에는 가로 격벽(21b)의 높이가 높은 것이 더 바람직하고, 채널형 격벽 구조나 홈형 격벽 구조인 경우에는 가로 격벽(21b)에 채널이 형성되거나 홈이 형성되는 것이 바람직할 것이다.
한편, 본 발명의 일실시예에서는 R, G 및 B 방전셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능할 것이다. 예컨대, R, G 및 B 방전셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능할 것이다. 또한, 방전셀의 형상도 사각형상 뿐만 아니라, 오각형, 육각형 등의 다양한 다각 형상도 가능할 것이다.
또한, 상기 형광체층은 가스 방전시 발생된 자외선에 의해 발광되어 적색(R), 녹색(G) 또는 청색(B) 중 어느 하나의 가시광을 발생하게 된다. 여기서, 상부/하부 기판(10, 20)과 격벽(21) 사이에 마련된 방전공간에는 방전을 위한 He+Xe, Ne+Xe 및 He+Ne+Xe 등의 불활성 혼합가스가 주입된다.
도 2 는 플라즈마 디스플레이 패널의 전극 배치에 대한 일실시예를 도시한 것으로, 플라즈마 디스플레이 패널을 구성하는 복수의 방전셀들은 도 2 에 도시된 바와 같이 매트릭스 형태로 배치되는 것이 바람직하다. 복수의 방전셀들은 각각 스캔 전극 라인(Y1 내지 Ym), 서스테인 전극 라인(Z1 내지 Zm) 및 어드레스 전극 라인(X1 내지 Xn)의 교차부에 마련된다. 스캔 전극 라인(Y1 내지 Ym)은 순차적으로 구동되거나 동시에 구동될 수 있고, 서스테인 전극 라인(Z1 내지 Zm)은 동시에 구동될 수 있다. 어드레스 전극라인(X1 내지 Xn)은 기수 번째 라인들과 우수 번째 라인들로 분할되어 구동되거나 순차적으로 구동될 수 있다.
도 2 에 도시된 전극 배치는 본 발명에 따른 플라즈마 패널의 전극 배치에 대한 일실시예에 불과하므로, 본 발명은 도 2에 도시된 플라즈마 디스플레이 패널 의 전극 배치 및 구동 방식에 한정되지 아니한다. 예컨데, 상기 스캔 전극 라인(Y1 내지 Ym)들 중 2 개의 스캔 전극 라인이 동시에 스캐닝되는 듀얼 스캔(dual scan) 방식도 가능하다. 또한, 상기 어드레스 전극 라인(X1 내지 Xn)은 패널의 중앙 부분에서 상, 하로 분할되어 구동될 수도 있다.
도 3 은 하나의 프레임(frame)을 복수의 서브필드로 나누어 시분할 구동시키는 방법에 대한 일실시예를 타이밍도로 도시한 것이다. 단위 프레임은 시분할 계조 표시를 실현하기 위하여 소정 개수 예컨대 8개의 서브필드들(SF1, ..., SF8)로 분할될 수 있다. 또한, 각 서브필드(SF1, ...SF8)는 리셋 구간(미도시)과, 어드레스 구간(A1, ..., A8)및, 서스테인 구간(S1, ..., S8)로 분할된다.
여기서, 본 발명의 일실시예에 따르면 리셋 구간은 복수 개의 서브필드 중 적어도 하나에서 생략될 수 있다. 예컨대, 리셋 구간은 최초의 서브필드에서만 존재하거나, 최초의 서브필드와 전체 서브필드 중 중간 정도의 서브필드에서만 존재할 수도 있다.
각 어드레스 구간(A1, ..., A8)에서는, 어드레스 전극(X)에 표시 데이터 신호가 인가되고, 각 스캔 전극(Y)에 상응하는 스캔 펄스가 순차적으로 인가된다.
각 서스테인 구간(S1, ...,S8)에서는, 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 펄스가 교호하게 인가되어, 어드레스 구간(A1, ..., A8)에서 벽전하들이 형성된 방전셀들에서 서스테인 방전을 일으킨다.
플라즈마 디스플레이 패널의 휘도는 단위 프레임에서 차지하는 서스테인 방 전 구간(S1, ..., S8)내의 서스테인 방전 펄스 개수에 비례한다. 1 화상을 형성하는 하나의 프레임이, 8개의 서브필드와 256계조로 표현되는 경우에, 각 서브필드에는 차례대로 1, 2, 4, 8, 16, 32, 64, 128의 비율로 서로 다른 서스테인 펄스의 수가 할당될 수 있다. 만일 133계조의 휘도를 얻기 위해서는, 서브필드1 구간, 서브필드3 구간 및 서브필드8 구간 동안 셀들을 어드레싱하여 서스테인 방전하면 된다.
각 서브필드에 할당되는 서스테인 방전 수는, APC(Automatic Power Control)단계에 따른 서브필드들의 가중치에 따라 가변적으로 결정될 수 있다. 즉, 도 8에서는 한 프레임을 8개의 서브필드로 분할하는 경우를 예로 들어 설명하였으나 본 발명은 그에 한정되지 아니하며, 한 프레임을 형성하는 서브필드의 수를 설계사양에 따라 다양하게 변형하는 것이 가능하다. 예를 들어, 한 프레임을 12 또는 16 서브필드 등과 같이, 8 서브필드 이상으로 분할하여 플라즈마 디스플레이 패널을 구동시킬 수 있다.
또한 각 서브필드에 할당되는 서스테인 방전 수는 감마특성이나 패널특성을 고려하여 다양하게 변형하는 것이 가능하다. 예컨대, 서브필드 4에 할당된 계조도를 8에서 6으로 낮추고, 서브필드 6 에 할당된 계조도를 32 에서 34 로 높일 수 있다.
도 4 는 상기 분할된 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 제 1 실시예를 타이밍도로 도시한 것이다.
상기 서브필드는 스캔 전극들(Y) 상에 정극성 벽전하를 형성하고 서스테인 전극들(Z) 상에 부극성 벽전하를 형성하기 위한 프리 리셋(pre reset) 구간, 프리 리셋 구간에 의해 형성된 벽전하 분포를 이용하여 전 화면의 방전셀들을 초기화하기 위한 리셋(reset) 구간, 방전셀을 선택하기 위한 어드레스(address) 구간 및 선택된 방전셀들의 방전을 유지시키기 위한 서스테인(sustain) 구간을 포함한다.
리셋 구간은 셋업(setup) 구간 및 셋 다운(setdown) 구간으로 이루어지며, 상기 셋업 구간에서는 모든 스캔 전극으로 상승 램프 파형(Ramp-up)이 동시 인가되어 모든 방전셀에서 미세 방전이 발생되고, 이에 따라 벽전하가 생성된다. 상기 셋다운 구간에는 상기 상승 램프 파형(Ramp-up)의 피크 전압보다 낮은 정극성 전압에서 하강하는 하강 램프파형(Ramp-down)이 모든 스캔 전극(Y)으로 동시에 인가되어 모든 방전셀에서 소거방전이 발생되고, 이에 따라 셋업 방전에 의해 생성된 벽전하 및 공간전하 중 불요 전하를 소거시킨다.
어드레스 구간에는 스캔 전극으로 부극성의 스캔 신호(scan)가 순차적으로 인가되고, 이와 동시에 상기 어드레스 전극(X)으로 정극성의 데이터 신호(data)가 인가된다. 이러한 상기 스캔 신호(scan)와 데이터 신호(data) 간의 전압 차와 상기 리셋 구간 동안 생성된 벽전압에 의해 어드레스 방전이 발생 되어 셀이 선택된다. 한편, 상기 셋다운 구간과 어드레스 구간 동안에 상기 서스테인 전극에는 서스테인 전압(Vs)을 유지하는 신호가 인가된다.
상기 서스테인 구간에는 스캔 전극과 서스테인 전극에 교번적으로 서스테인 펄스가 인가되어 스캔 전극과 서스테인 전극 사이에 면방전 형태로 서스테인 방전이 발생된다.
도 4 에 도시된 구동 파형들은 본 발명에 따른 플라즈마 디스플레이 패널을 구동시키기 위한 신호들에 대한 제 1 실시예로서, 상기 도 4 에 도시된 파형들에 의해 본 발명은 한정되지 아니한다. 예컨데, 상기 프리 리셋 구간이 생략될 수 있으며, 도 4에 도시된 구동 신호들의 극성 및 전압 레벨은 필요에 따라 변경이 가능하고, 상기 서스테인 방전이 완료된 후에 벽전하 소거를 위한 소거 신호가 서스테인 전극에 인가될 수도 있다. 또한, 상기 서스테인 신호가 스캔 전극(Y)과 서스테인(Z) 전극 중 어느 하나에만 인가되어 서스테인 방전을 일으키는 싱글 서스테인(single sustain) 구동도 가능하다.
도 5 는 상기 분할된 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 제 2 실시예를 타이밍도로 도시한 것이다.
스캔 전극라인(Y1 내지 Ym) 및 서스테인 전극라인(Z1 내지 Zn)으로 마지막 서스테인 신호가 공급되는 서스테인 기간과, 상기 서스테인 기간 이후, 방전셀 내에 형성되는 공간전하를 소거하는 소거 기간과, 상기 소거 기간 이후, 다음 단위 프레임의 프리리셋 기간 또는 리셋 기간을 나타낸다.
이하, 스캔 전극라인(Y1 내지 Ym) 및 서스테인 전극라인(Z1 내지 Zn)은 하나의 스캔 전극(Y) 및 서스테인 전극(Z)으로 설명한다.
본 발명의 제 2 실시예에 따르면, 상기 서스테인 기간에는 상기 서스테인 신호에 의해 스캔 전극(Y)에 정극성(+)의 벽전하가 형성되고, 서스테인 전극(Z)에는 부극성(-)의 벽전하가 형성된다.
또한, 상기 소거 기간에는 스캔 전극(Y)으로 제 1 소정 시간 동안 제 1 소정 전압까지 점진적으로 상승하는 제 1 신호 및 제 2 소정 시간 동안 제 2 소정 전압까지 점진적으로 하강하는 제 2 신호와, 상기 제 2 신호의 하강지점부터 일정한 바이어스 전압이 유지되는 제 3 신호가 인가된다.
여기서, 상기 제 1 신호의 상기 제 1 소정 전압은 190V 내지 290V 인 것이 바람직하고, 상기 제 1 소정 시간은 90us 내지 150us 인 것이 바람직하다.
즉, 상기 제 1 소정 전압의 임계적 의의는 서스테인 전압 범위 내에서 변동이 가능하고, 상기 스캔 전극(Y)으로 서스테인 방전에 의해 형성된 벽전하의 소거 방전에 대한 신뢰도가 높다.
또한, 상기 제 1 소정 시간의 임계적 의의는 급격히 상기 제 1 소정 전압까지 상승되는 경우, 강방전에 의해 오방전이 발생되는 것을 방지하기 위해 점진적으로 상승하도록 함으로써, 상기 스캔 전극(Y)에 형성된 벽전하가 미약하게 소거되도록 한다.
이때, 스캔 전극(Y)은 상기 제 1 신호에 의해 방전이 미약하게 발생되어 벽전하가 줄어든다.
또한, 상기 제 2 신호는 상기 제 1 신호 공급 후, 그라운드 전압에서 점진적으로 하강한다. 이때, 상기 제 2 신호의 상기 제 2 소정 전압은 -160V 내지 -200V 인 것이 바람직하며, 상기 제 2 소정 시간은 80us 내지 120us 인 것이 바람직하다.
즉, 상기 제 2 소정 전압의 임계적 의의는 서스테인 전압 범위 내에서 변동이 가능하고, 스캔 전극(Y)에서 상기 제 1 신호에 의해 벽전하가 소거 방전을 일으 키지만, 충분한 양의 벽전하가 소거되지 않으므로 벽전하를 방전셀 내의 공간에 밀어내는 공간 전하를 형성한다.
또한, 상기 제 2 소정 시간의 임계적 의의는 급격히 상기 제 2 소정 전압까지 하강되는 경우, 강방전에 의한 오방전이 발생되는 것을 방지하기 위해 점진적으로 하강하도록 함으로써, 상기 공간 전하와 서스테인 전극(Z) 사이에 소거 방전이 미약하게 일어나도록 하는 시간이다..
여기서, 상기 제 2 신호는 상기 제 1 신호에 의해 방전된 후 남아있는 정극성(+)의 벽전하를 방전셀 공간 내부로 밀어내어 공간전하를 형성한다.
이때, 서스테인 전극(Z)은 서스테인 방전으로 형성된 부극성(-)의 벽전하와 공간전하의 면방전에 의해 미약하게 소거 방전이 발생된다. 따라서, 방전셀 공간의 공간전하는 또다시 줄어들게 된다.
이때, 상기 바이어스 전압은 대략 -60V 내지 -100V 이 바람직하며, 다음 단위 프레임의 프리리셋 기간 또는 리셋 기간 전까지 인가된다.
즉, 상기 바이어스 전압은 스캔 전극(Y)에서 지속적으로 일정한 양의 벽전하를 방전셀 내부로 인가되도록 유지하는 전압이다.
여기서, 스캔 전극(Y)은 상기 바이어스 전압이 지속적으로 공급됨에 따라 방전셀 공간으로 벽전하를 밀어내고, 서스테인 전극(Z)에 형성된 부극성(-)의 벽전하와 지속적으로 방전을 일으켜 공간 전하가 충분히 소거된다.
따라서, 다음 단위 프레임의 서브 필드에서는 안정적인 방전을 할 수 있다.
도 6 은 상기 분할된 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 제 3 실시예를 타이밍도로 도시한 것이다.
도 6 을 설명하는바, 도 5 에 도시된 내용에 중복되는 부분은 생략한다.
본 발명의 제 3 실시예에 의하면, 스캔 전극(Y)으로 소거 기간 동안 그라운드 전압을 공급하고, 서스테인 전극(Z)으로 바이어스 전압을 인가한다.
이때, 상기 바이어스 전압은 정극성(+)의 전압을 가지고 일정하게 유지되며, 70V 내지 120V 이내로 설정되어 서스테인 기간이 끝난 후 다음 단위 프레임의 프리리셋 기간 또는 리셋 기간 전까지 인가한다.
즉, 상기 바이어스 전압은 서스테인 전극(Z)에 형성된 벽전하를 소거하며, 오방전이 방지되도록 하는 전압이다.
이때, 스캔 전극(Y)에는 정극성(+)의 벽전하가 이전 서스테인 기간 동안 형성되고, 서스테인 전극(Z)에는 부극성(-)의 벽전하가 형성된다.
여기서, 서스테인 전극(Z)으로 상기 바이어스 전압이 공급되면, 미약하게 방전을 일으켜 상기 부극성(-)의 벽전하를 소거하게 된다.
한편, 본 발명의 실시예에 따르면 도 6 에 도시된 도면과 달리 스캔 전극(Y)에 정극성의 스캔 바이어스 전압이 인가되고, 서스테인 전극에 그라운드 전압이 인가될 수도 있다. 이때, 정극성의 스캔 바이어스 전압은 70V 내지 120V 이내로 설정되어 서스테인 기간이 끝난 후 다음 단위 프레임의 프리리셋 기간 또는 리셋 기간 전까지 인가한다.
도 7 은 상기 분할된 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 제 4 실시예를 타이밍도로 도시한 것이다.
도 7 를 설명하는바, 도 5 및 도 6 에 도시된 내용에 중복되는 부분은 생략한다.
본 발명의 제 4 실시예에 따르면, 스캔 전극(Y)으로 인가되는 바이어스 전압과 서스테인 전극(Z)으로 인가되는 바이어스 전압에 의해 소거 기간에 스캔 전극(Y) 및 서스테인 전극(Z)에서 방전이 발생되도록 한다.
여기서, 스캔 전극(Y)으로 인가되는 바이어스 전압은 도 4 에 도시된 내용과 중복되는 내용이므로, 간략히 설명한다.
즉, 스캔 전극(Y)에는 점진적으로 상승하는 제 1 신호 및 점진적으로 하강하는 제 2 신호가 공급되며, 상기 바이어스 전압에 의해 방전셀 내부로 벽전하를 밀어내어, 방전셀 내부에 공간 전하를 형성한다. 또한, 상기 제 2 신호의 인가 시점과 연속되게 일정한 바이어스 전압을 인가한다. 여기서, 상기 바이어스 전압은 -70V 내지 -120V 일수 있다.
여기서, 서스테인 전극(Z)으로 인가되는 바이어스 전압은 정극성(+)으로 일정하게 유지되며 70V 내지 120V 인 것이 바람직하다.
즉, 서스테인 전극(Z)으로 인가되는 상기 바이어스 전압은 스캔 전극(Y)으로 인가되는 상기 바이어스 전압과 강방전이 발생되지 않는 전압으로써, 미약하게 서스테인 전극(Z)의 벽전하를 소거한다.
여기서, 서스테인 전극(Z)으로 인가되는 상기 바이어스 전압은 상기 제 1 신 호의 종료 시점 이후부터 상기 제 2 신호의 인가 시점의 구간에서 인가될 수 있는데, 바람직하게는 상기 제 1 신호의 종료 시점과 거의 동시에 인가되는 것이다. 또한, 서스테인 전극(Z)으로 인가되는 바이어스 전압은 도 7 에 도시된 바와 같이, 상기 제 2 신호의 종료 시점과 거의 동시에 인가될 수도 있다.
즉, 방전셀 내부에는 서스테인 전극(Z)으로 상기 바이어스 전압이 인가됨에 따라 서스테인 방전을 통해 형성된 부극성(-)의 벽전하와, 스캔 전극(Y)으로 상기 바이어스 전압에 의해 형성된 공간 전하가 서로 방전을 일으켜 소거된다.
도 8 은 상기 분할된 하나의 서브필드에 대해, 플라즈마 디스플레이 패널을 구동시키기 위한 구동 신호들에 대한 제 5 실시예를 타이밍도로 도시한 것이다.
도 8 를 설명하는바, 도 5 및 도 6 , 도 7 에 도시된 내용과 중복되는 부분은 생략한다.
본 발명의 제 5 실시예에 따르면, 스캔 전극(Y)은 점진적으로 상승하는 제 1 신호 및 점진적으로 하강하는 제 2 신호가 공급된다.(도 5 와 중복)
여기서, 상기 제 2 신호는 상기 제 2 소정 전압까지 점진적으로 하강한 후, 제 3 소정 시간 동안 유지된다.
이때, 상기 제 3 소정 시간은 10us 내지 20us 인 것이 바람직하다.
즉, 상기 제 3 소정 시간은 상기 제 2 소정 전압으로 유지된 상태에서 스캔 전극(Y)의 벽전하를 일정한 양만큼 지속적으로 방전셀 내부로 밀어내는 시간이다.
따라서, 상기 스캔 전극(Y)은 상기 제 2 신호에 의해 방전이 미약하게 발생 되어 벽전하가 줄어든다.
여기서, 상기 스캔 전극(Y)은 상기 제 2 신호에 의해 방전된 후 남아있는 정극성(+)의 벽전하를 방전셀 공간 내부로 밀어내어 공간전하를 형성한다.
서스테인 전극(Z)에는 제 4 소정 시간 동안 제 3 소정 전압을 공급하는 제 3 신호 및 바이어스 전압으로 이루어지며, 상기 제 3 신호의 상기 제 4 소정 시간은 6us 내지 14us 인 것이 바람직하며, 상기 제 3 소정 전압은 대략 180V 내지 200V 인 것이 바람직하다.
여기서, 상기 제 3 신호는 상기 제 2 신호의 유지시간에 중첩되어 공급되고, 서스테인 전극(Z)으로 인가되는 바이어스 전압은 상기 제 3 신호 공급 후, 80V 내지 120V 으로 인가되는 것이 바람직하다.
즉, 상기 제 3 소정 전압은 상기 제 2 신호의 상기 제 2 전압에 의해 방전셀 내부로 밀어낸 공간전하와, 서스테인 전극(Z)에서 밀어낼 공간전하가 강방전에 의해 소거되도록 하고, 서스테인 전극(Z)으로 인가되는 바이어스 전압은 방전셀 내부의 공간전하의 양을 조절하는 전압이다.
이때, 방전셀 내부에 형성된 벽전하는 스캔 전극(Y) 및 서스테인 전극(Z) 각각에 공급되는 상기 제 2 신호 및 상기 제 3 신호에 의해 강방전이 유도되어, 공간전하가 완전 소거된다.
한편, 본 발명의 실시예에서는 한 프레임의 마지막 서브필드와 다음 프레임의 최초 서브필드 사이에서 서스테인 기간 종료 후에 도 5 내지 도 8 에 도시된 신호를 인가하는 것으로 설명되고 있지만, 본 발명의 기술 사상이 이에 한정되는 것 은 결코 아니다. 즉, 본 발명의 기술 사상은 한 프레임 내에서의 서브필드 사이에도 적용되어 이전 서브필드의 서스테인 기간 종료 이후부터 다음 서브필드의 리셋 기간 또는 프리리셋 기간의 시작 이전에 도 5 내지 도 8 에 도시된 신호가 인가될 수 있다.
또한, 다음 서브피드가 프리리셋 기간이 없이 리셋 기간부터 시작되는 경우에는 셋업 신호 이전에 본 발명의 실시예에 따른 신호들이 인가될 수도 있지만, 셋업 신호가 생략되는 경우 셋다운 신호 이전에 본 발명의 실시예에 따른 신호들이 인가될 수도 있다.
이상과 같이 본 발명에 따른 플라즈마 디스플레이 패널을 예시된 도면을 참조로 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않고, 본 발명의 기술상 보호되는 범위 이내에서 당업자에 의해 응용이 가능하다.
상기와 같이 구성되는 본 발명에 따른 플라즈마 디스플레이 장치는 화상을 표시하는 단위 프레임을 복수의 서브 필드들로 나누고, 복수의 서브 필드 중 적어도 하나의 서브 필드로 서스테인 신호 공급 후, 소거 기간에 스캔 전극(Y) 및 서스테인 전극(Z) 중 적어도 하나로 바이어스 전압을 인가하여, 스캔 전극(Y) 및 서스테인 전극(Z)으로 형성된 방전셀 내부의 공간 전하를 충분히 소거함으로써, 다음 단위 프레임의 리셋 기간에 오방전을 방지하여 선명한 화질이 구현 가능하도록 하 여, 제품의 우수성 및 신뢰성이 향상되는 효과가 있다.

Claims (10)

  1. 화상을 표시하는 단위 프레임을 복수의 서브 필드들로 나누어 구동시키는 플라즈마 디스플레이 장치에 있어서,
    이전 서브 필드의 서스테인 신호 인가 후, 다음 서브 필드에 리셋 신호가 인가되기 전에 스캔 전극 또는 서스테인 전극 중 어느 하나의 전극에 일정한 정극성 전압 레벨 구간을 갖는 제 1 신호가 공급되고, 다른 전극에는 그라운드 전압 레벨 구간을 갖는 제 2 신호가 공급되고,
    상기 제 1 신호 이전에 점진적으로 상승하는 상승 신호 및 점진적으로 하강하는 하강 신호 중 하나의 신호가 공급되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  2. 삭제
  3. 화상을 표시하는 단위 프레임을 복수의 서브 필드들로 나누어 구동시키는 플라즈마 디스플레이 장치에 있어서,
    이전 단위 프레임의 서스테인 신호 인가 후, 다음 단위 프레임에 프리 리셋 또는 리셋 신호가 인가되기 전에 스캔 전극 또는 서스테인 전극 중 어느 하나의 전극에 점진적으로 상승하는 제 1 신호 및 점진적으로 하강하는 제 2 신호 중 적어도 하나의 신호 및 일정한 부극성의 전압 레벨 구간을 갖는 제 1 바이어스 전압이 공급되고, 다른 전극에는 일정한 정극성의 전압 레벨 구간을 갖는 제 2 바이어스 전압이 공급되고,
    상기 제 2 바이어스 전압은,
    상기 제 1 신호의 종료 시점 및 상기 제 2 신호의 종료 시점 사이에서 다음 단위 프레임의 프리 리셋 또는 리셋 신호의 인가 시점까지 공급되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 제 3 항에 있어서,
    상기 제 1 신호가 공급되는 시간은 90us 내지 150us 인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제 3 항에 있어서,
    상기 제 2 신호가 공급되는 시간은 80us 내지 120us 인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제 3 항에 있어서,
    상기 제 2 신호는 점진적으로 하강하고, 10us 내지 20us 동안 유지되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 삭제
  8. 제 3 항에 있어서,
    상기 제 2 바이어스 전압 이전에 6us 내지 14us 동안 일정한 전압 레벨을 가지는 제 3 신호가 공급되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  9. 제 8 항에 있어서,
    상기 제 3 신호는 상기 제 2 신호와 6us 내지 14us 동안 중첩되는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 제 8 항에 있어서,
    상기 제 3 신호는 상기 제 2 바이어스 전압보다 큰 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020060047201A 2006-05-25 2006-05-25 플라즈마 디스플레이 장치 KR100764666B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060047201A KR100764666B1 (ko) 2006-05-25 2006-05-25 플라즈마 디스플레이 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060047201A KR100764666B1 (ko) 2006-05-25 2006-05-25 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR100764666B1 true KR100764666B1 (ko) 2007-10-08

Family

ID=39419507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060047201A KR100764666B1 (ko) 2006-05-25 2006-05-25 플라즈마 디스플레이 장치

Country Status (1)

Country Link
KR (1) KR100764666B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002351383A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR20050029776A (ko) * 2003-09-22 2005-03-28 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 구동방법
KR20050039208A (ko) * 2003-10-24 2005-04-29 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 구동장치 및 방법
KR20050041135A (ko) * 2003-10-30 2005-05-04 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 구동방법
KR20050104591A (ko) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR20050112760A (ko) * 2004-05-28 2005-12-01 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR20060056165A (ko) * 2004-11-19 2006-05-24 엘지전자 주식회사 플라즈마 표시장치와 그 구동방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002351383A (ja) * 2001-05-28 2002-12-06 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
KR20050029776A (ko) * 2003-09-22 2005-03-28 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 구동방법
KR20050039208A (ko) * 2003-10-24 2005-04-29 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 이의 구동장치 및 방법
KR20050041135A (ko) * 2003-10-30 2005-05-04 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 구동방법
KR20050104591A (ko) * 2004-04-29 2005-11-03 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR20050112760A (ko) * 2004-05-28 2005-12-01 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR20060056165A (ko) * 2004-11-19 2006-05-24 엘지전자 주식회사 플라즈마 표시장치와 그 구동방법

Similar Documents

Publication Publication Date Title
KR100900065B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 그를 이용한플라즈마 디스플레이 장치
KR20080006987A (ko) 플라즈마 디스플레이 장치
KR100877191B1 (ko) 플라즈마 디스플레이 장치
KR20100022381A (ko) 플라즈마 디스플레이 장치
KR20100026349A (ko) 플라즈마 디스플레이 장치
KR100764666B1 (ko) 플라즈마 디스플레이 장치
KR100903647B1 (ko) 플라즈마 디스플레이 패널 구동 장치 및 그를 이용한플라즈마 디스플레이 장치
KR20090106804A (ko) 플라즈마 디스플레이 장치
KR20090059784A (ko) 플라즈마 디스플레이 장치
KR100806311B1 (ko) 플라즈마 디스플레이 장치
KR20080004981A (ko) 플라즈마 디스플레이 패널
KR20090050309A (ko) 플라즈마 디스플레이 장치
KR100762248B1 (ko) 플라즈마 디스플레이 패널
KR100817559B1 (ko) 플라즈마 디스플레이 패널
KR20090035196A (ko) 플라즈마 디스플레이 장치
KR20090060589A (ko) 플라즈마 디스플레이 장치
KR20080008773A (ko) 플라즈마 디스플레이 장치의 패널
KR20090050308A (ko) 플라즈마 디스플레이 장치
KR20080061635A (ko) 플라즈마 디스플레이 장치
KR20090118647A (ko) 플라즈마 디스플레이 장치
KR20090049848A (ko) 플라즈마 디스플레이 장치
KR20080049409A (ko) 플라즈마 디스플레이 장치
KR20090055970A (ko) 플라즈마 디스플레이 장치
KR20090059785A (ko) 플라즈마 디스플레이 장치
KR20090076399A (ko) 플라즈마 디스플레이 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
LAPS Lapse due to unpaid annual fee