KR100784516B1 - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR100784516B1
KR100784516B1 KR1020050132754A KR20050132754A KR100784516B1 KR 100784516 B1 KR100784516 B1 KR 100784516B1 KR 1020050132754 A KR1020050132754 A KR 1020050132754A KR 20050132754 A KR20050132754 A KR 20050132754A KR 100784516 B1 KR100784516 B1 KR 100784516B1
Authority
KR
South Korea
Prior art keywords
pulse
voltage
positive
sustain
scan
Prior art date
Application number
KR1020050132754A
Other languages
English (en)
Other versions
KR20070069981A (ko
Inventor
이건한
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050132754A priority Critical patent/KR100784516B1/ko
Priority to CNA2006101626376A priority patent/CN101083045A/zh
Publication of KR20070069981A publication Critical patent/KR20070069981A/ko
Application granted granted Critical
Publication of KR100784516B1 publication Critical patent/KR100784516B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296Driving circuits for producing the waveforms applied to the driving electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 디스플레이 장치에 관한 것으로, 보다 상세하게는 플라즈마 디스플레이 장치에 관한 것이다.
이와 같은 본 발명의 플라즈마 디스플레이 장치는 스캔 전극과 서스테인 전극이 형성된 플라즈마 디스플레이 패널과 스캔 전극으로 리셋 펄스가 공급된 이후부터 스캔 전극으로 첫 번째 스캔 펄스가 공급되기 이전까지의 기간에서 스캔 전극 또는 서스테인 전극 중 적어도 어느 하나의 전극에 전압 크기가 서로 다른 복수의 정극성 펄스를 공급하는 구동부를 포함한다.
이상에서와 같이 본 발명은 리셋 펄스가 공급된 이후부터 첫 번째 스캔 펄스가 공급되기 이전까지의 기간에서 더블 셋 다운 펄스를 패널에 공급함으로써 플라즈마 디스플레이 영상의 휘점 오방전을 저감시키는 효과가 있다.
플라즈마, 디스플레이, 오방전, 더블 셋 다운

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}
도 1은 종래 플라즈마 디스플레이 장치의 구동방법을 나타낸 도.
도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치를 설명하기 위한 도.
도 3은 도 2에 도시된 플라즈마 디스플레이 장치에 의한 구동 펄스 일례를 나타낸 도.
도 4는 도 3에 도시된 구동 펄스의 일례에 따른 방전 셀 내의 벽전하 양을 개략적으로 나타낸 도.
도 5는 도 3에 도시된 구동 파형의 일례에서 전압의 크기가 서로 다른 더블 셋 다운 펄스 일례를 나타낸 도.
도 6은 도 5에 도시된 더블 셋다운 펄스의 일례를 상세히 설명하기 위한 도.
도 7은 도 5에 더블 셋 다운 펄스의 일례에서 기울기를 조절한 일례를 나타낸 도.
도 8은 도 7에 도시된 기울기가 조절된 더블 셋 다운 펄스를 상세히 설명하기 위한 도.
도 9는 도 2에 도시된 플라즈마 디스플레이 장치에 의한 구동 펄스 다른 일례를 나타낸 도.
도 10은 도 9에 도시된 펄스의 폭이 서로 다른 더블 셋 다운 펄스를 상세히 설명하기 위한 도.
도 11은 도 3과 도 9에 도시된 구동 파형의 일례에서 더블 셋다운 펄스의 다른 일례를 나타낸 도.
도 12는 도 11에 도시된 더블 셋다운 펄스의 다른 일례에서 하강 펄스 부분을 설명하기 위한 도.
***** 도면의 주요 부분에 대한 부호의 설명 *****
200 : 플라즈마 디스플레이 패널 210 : 구동부
211 : 스캔 구동부 212 : 서스테인 구동부
213 : 데이터 구동부
본 발명은 디스플레이 장치에 관한 것으로, 보다 상세하게는 플라즈마 디스플레이 장치에 관한 것이다.
일반적으로 플라즈마 디스플레이 장치는 복수의 전극이 포함된 플라즈마 디스플레이 패널과 복수의 전극을 통하여 플라즈마 디스플레이 패널을 구동하기 위한 구동부를 포함한다.
플라즈마 디스플레이 패널은 전면기판과 후면기판 사이에 형성된 격벽 사이의 공간이 하나의 단위 셀을 이루고, 각 셀 내에는 네온(Ne),헬륨(He) 또는 네온 및 헬륨의 혼합기체(Ne+He)와 같은 주 방전 기체와 소량의 크세논(Xe)을 함유하는 불활성 가스가 충전되어 형성된다. 이러한 플라즈마 디스플레이 패널은 고주파 전압에 의해 방전이 될 때, 불활성 가스는 이온(양전하)과 전자(음전하)로 분리되면서 진공 자외선(Vacuum Ultraviolet rays)을 발생하고 격벽 사이에 형성된 형광체를 발광시켜 화상이 구현된다.
도 1은 종래 플라즈마 디스플레이 장치의 구동방법을 나타낸 도이다.
도시된 바와 같이, 플라즈마 디스플레이 장치는 모든 셀들을 초기화시키기 위한 리셋 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.
리셋 기간에 있어서, 셋업 기간에는 모든 스캔 전극들에 상승 램프(Ramp-up) 파형이 동시에 인가된다. 이 상승 램프 파형에 의해 전화면의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 서스테인 전극 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극(Y) 상에는 부극성의 벽전하가 쌓이게 된다.
셋다운 기간에는 상승 램프 파형이 공급된 후, 상승 램프 파형의 피크전압보다 낮은 정극성 전압에서 떨어지기 시작하여 그라운드(GND)레벨 전압 이하의 특정 전압레벨까지 떨어지는 하강 램프(Ramp-down) 파형이 셀들 내에 미약한 소거 방전을 일으킴으로써 스캔 전극(Y)에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전 하가 셀들 내에 균일하게 잔류 된다.
어드레스 기간에는 부극성 스캔 펄스가 스캔 전극들에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 어드레스 전극에 정극성의 어드레스 펄스가 인가된다. 이 스캔 펄스와 어드레스 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 어드레스 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극에는 셋다운 기간과 어드레스 기간 동안에 스캔 전극과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 바이어스 전압(Vzb)이 공급된다.
서스테인 기간에는 스캔 전극과 서스테인 전극들에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스에 의한 전압이 더해지면서 매 서스테인 펄스가 인가될 때 마다 스캔 전극과 서스테인 전극 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.
서스테인 방전이 완료된 후, 소거 기간에서는 펄스폭과 전압레벨이 작은 소거 램프(Ramp-ers) 파형의 전압이 서스테인 전극에 공급되어 전화면의 셀들 내에 잔류하는 벽 전하를 소거시키게 된다.
한편, 이와같이 전술한 구동펄스에 의할 경우, 리셋 기간에 원하는 벽전하가 형성되어야만 안정적인 어드레스 방전이 일어나게 된다. 하지만, 종래의 구동 펄스는 패널의 특성 또는 주변 환경에 따라서 리셋 기간에 원하는 벽전하가 형성되지 않게 되는 경우가 많고 오방전 또는 미스 라이팅 현상이 다수 발생 된다. 특히 주 위 온도가 저온인 경우에는 어드레스 펄스가 인가되지 않더라도 서스테인 펄스에 의해 표시방전이 일어나는 경우가 있다. 이는 저온인 경우 패널의 특성이 변하여 셀 내부에서 표시방전이 일어나는 방전 개시 전압이 상온보다 더 낮아지기 때문이다. 따라서 어드레스 펄스가 인가되지 않더라도 서스테인 펄스만으로도 방전이 일어나게 되는 것이다.
이와 같이 오방전 현상이 다수 발생하게 되면 플라즈마 디스플레이 패널에 표시된 영상 화질이 저하되는 문제점이 있다.
이러한 문제점을 해결하기 위해 본 발명은 오방전 발생이 억제되도록 구동 펄스를 적절하게 조절함으로써, 화질이 개선된 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
이와 같은 기술적 과제를 해결하기 위한 본 발명의 플라즈마 디스플레이 장치는 스캔 전극과 서스테인 전극이 형성된 플라즈마 디스플레이 패널과 스캔 전극으로 리셋 펄스가 공급된 이후부터 스캔 전극으로 첫 번째 스캔 펄스가 공급되기 이전까지의 기간에서 스캔 전극 또는 서스테인 전극 중 적어도 어느 하나의 전극에 전압 크기가 서로 다른 복수의 정극성 펄스를 공급하는 구동부를 포함한다.
복수의 정극성 펄스는 제 1 정극성 펄스와, 제 1 정극성 펄스보다 인가시점이 늦은 제 2 정극성 펄스를 포함하고, 제 2 정극성 펄스의 전압의 크기는 제 1 정극성 펄스의 전압의 크기보다 작은 것을 특징으로 한다.
또한, 제 1 정극성 펄스 또는 상기 제 2 정극성 펄스 중 적어도 어느 한 정극성 펄스의 전압 크기는 서스테인 기간에서 스캔 전극 또는 서스테인 전극 중 적어도 어느 하나의 전극으로 공급되는 서스테인 펄스의 전압 크기와 대략 동일한 것을 특징으로 한다.
삭제
삭제
삭제
삭제
또한, 제 1 정극성 펄스 또는 상기 제 2 정극성 펄스 중 적어도 어느 하나의 정극성 펄스의 기울기는 서스테인 펄스의 기울기와 대략 동일한 기울기인 것을 특징으로 한다.
또한, 제 1 정극성 펄스 또는 제 2 정극성 펄스 중 적어도 어느 하나의 정극성 펄스의 기울기는 리셋 펄스의 기울기와 대략 동일한 기울기로 점진적으로 상승 하는 펄스인 것을 특징으로 한다.
또한, 구동부는 복수의 정극성 펄스 중 마지막 정극성 펄스를 공급한 이후부터 상기 첫 번째 스캔 펄스를 공급하기 이전까지의 기간에서 제 1 전압부터 제 2 전압까지 소정의 기울기로 점진적으로 하강하는 하강 펄스를 스캔 전극으로 공급하는 것을 특징으로 한다.
또한, 구동부는 스캔 전극으로 하강 펄스를 공급하는 동안, 서스테인 전극에는 그라운드 레벨(GND)의 전압보다 높고 상기 마지막 정극성 펄스의 전압보다 낮은 바이어스 전압을 공급하는 것을 특징으로 한다.
이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명하고자 한다.
도 2는 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치를 설명하기 위한 도이다.
도 2에 도시된 바와 같이, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치는 스캔 전극(Y1 내지 Yn)과 서스테인 전극(Z)이 형성된 플라즈마 디스플레이 패널(200)과 스캔 전극으로 리셋 펄스가 공급된 이후부터 스캔 전극(Y1 내지 Yn)으로 첫 번째 스캔 펄스가 공급되기 이전까지의 기간에서 스캔 전극(Y1 내지 Yn) 또는 서스테인 전극(Z) 중 적어도 어느 하나의 전극에 복수의 정극성 펄스를 공급하는 구동부(210)를 포함한다.
플라즈마 디스플레이 패널(200)은 스캔 전극(Y1 내지 Yn) 및 서스테인 전극 (Z)과, 스캔 전극(Y1 내지 Yn) 및 서스테인 전극(Z)과 교차하는 복수의 어드레스 전극(X1 지 Xm)이 형성된다.
구동부는 스캔 구동부(211), 서스테인 구동부(212) 및 데이터 구동부(213)를 구비한다.
데이터 구동부(213)는 플라즈마 디스플레이 패널(200)에 형성된 어드레스 전극들(X1 내지 Xm)에 데이터를 인가한다. 여기서, 데이터는 외부에서 입력되는 영상신호를 처리하는 영상신호 처리부(미도시)에서 처리된 영상신호 데이터이다.
스캔 구동부(211)는 플라즈마 디스플레이 패널(200)의 스캔 전극(Y1 내지 Yn)을 구동시킨다. 스캔 구동부(211)는 셀 내에 벽전하가 균일하게 형성되도록 리셋 펄스를 공급하고 더블 셋 다운 기간에 벽전하가 과도하게 쌓이지 않도록 하는 더블 셋 다운 펄스를 공급하다. 또한 스캔 펄스와 방전을 유지하여 영상이 표시 되도록 서스테인 펄스를 공급한다.
여기서 더블 셋 다운 기간은 스캔 전극(Y1 내지 Yn)으로 리셋 펄스가 공급된 이후부터 스캔 전극(Y1 내지 Yn)으로 첫 번째 스캔 펄스가 공급되기 이전까지의 기간을 의미한다.
더블 셋 다운 펄스는 더블 셋 다운 기간에 스캔 전극(Y1 내지 Yn) 또는 서스테인 전극(Z) 중 적어도 어느 하나의 전극에 공급되는 전압의 크기 및/또는 펄스의 폭이 서로 다른 복수의 정극성 펄스 또는 이와 같은 복수의 정극성 펄스에 하강 펄스를 더 포함한 것을 의미한다. 더 상세한 설명은 후술하도록 한다.
특히 스캔 구동부(211)는 더블 셋 다운 기간에 더블 셋 다운 펄스를 공급하는데 이는 리셋 펄스 이후 셀 내부에 벽전하가 과도하게 쌓여 있는 경우 벽전하를 적절하게 조절하여 오방전을 방지하기 위함이다.
서스테인 구동부(212)는 플라즈마 디스플레이 패널(200)에 형성된 스캔 전극들(Y1 내지 Yn)을 구동한다. 즉 서스테인 구동부(212)는 서스테인 전극(Z)에 바이어스 펄스(Vzb), 더블 셋 다운 펄스, 서스테인 펄스 등을 공급한다.
도 3은 도 2에 도시된 플라즈마 디스플레이 장치에 의한 구동 펄스 일례를 나타낸 도이다.
도 3에 도시된 바와 같이, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치는 모든 셀들을 초기화시키기 위한 리셋 기간, 전압의 크기가 서로 다른 복수의 정극성 펄스를 패널의 전극에 인가하여 방전 셀 내에 과도하게 쌓여 있는 벽전하를 적절하게 없애주기 위한 더블 셋 다운 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.
리셋 기간에 있어서, 셋업 기간에는 모든 스캔 전극(Y1 내지 Yn)들에 상승 램프(Ramp-up) 파형이 동시에 인가된다. 이 상승 램프 파형에 의해 패널의 방전셀들 내에는 약한 암방전(Dark Discharge)이 일어난다. 이 셋업 방전에 의해 서스테인 전극(Z) 상에는 정극성 벽전하가 쌓이게 되며, 스캔 전극(Y1 내지 Yn) 상에는 부 극성의 벽전하가 쌓이게 된다. 이와 같이 셋업 펄스의 전압이 최고조에 달하면 패널내에 형성된 대부분의 방전 셀 내에는 벽전하가 각각의 전극에 포화상태로 싸이게 되고 부극성 벽전하와 정극성 벽전하가 형성하는 전위차도 최고조에 달하게 된다.
셋 다운 기간에는 서스테인 전압(Vs)레벨의 전압에서 특정 전압(-Vy) 레벨까지 떨어지는 하강 램프(Ramp-down) 파형이 스캔 전극에 공급된다. 이때 셀들 내의 정극성 벽전하와 부극성 벽전하는 스캔 전극(Y1 내지 Yn)과 어드레스 전극(X1 내지 Xm) 간에 소거 방전을 일으킴으로써 충분히 소거된다. 셋 다운 기간에 서스테인 전극(Z)에는 서스테인 펄스의 전압과 동일한 크기의 바이어스 전압(Vzb)이 공급되는데 이는 셋 다운 기간에 벽전하를 더욱 효율적으로 소거하기 위한 하나의 방법이다. 따라서 바이어스 전압(Vzb)을 어드레스 기간에 인가되는 바이어스 전압과 동일하게 설정할 수도 있고 바이어스 전압(Vzb)을 인가하지 않을 수도 있다. 다만 바이어스 전압(Vzb)을 인가하지 않으면 셋 다운 기간에 소거되는 벽 전하의 양이 그만큼 줄어들게 된다.
셋 다운 기간에 서스테인 전압 레벨에서 -Vy전압 레벨까지 내리는 하강 램프도 전술한 바와 같은 이유로 그라운드 레벨의 전압(GND) 레벨에서 -Vy전압 레벨까지 내리도록 하강 램프를 조절해도 무방하다. 리셋 기간에 리셋 펄스의 최고 전압, 셋 다운시 하강 기울기, 서스테인 전극(Z)에 인가되는 바이어스 전압의 크기는 주변 온도와 패널의 특성에 따라서 충분히 변화될 수 있다.
예를 들면, 주변 온도가 저온일 때에는 패널의 구동 전압이 내려간다. 따라서 표시 방전시 요구되는 방전 개시 전압도 내려간다. 따라서 방전 개시 전압에 요구되는 벽전하 양도 줄어들게 된다. 이러한 경우에는 셋 다운 기간에서 벽전하를 보다 효율적으로 소거할 필요가 있고 이와 같은 경우에는 도 3과 같은 리셋 펄스의 모양이 가장 바람직하다.
이와 같이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽전하가 셀들 내에 균일하게 잔류된다. 그러나 이와 같은 경우에도 충분히 벽전하가 감소되지 않을 수 있고 따라서 이를 보조하여 오방전을 방지하기 위해서 더블 셋 다운 펄스를 패널에 공급하게 된다.
더블 셋 다운 기간에는 더블 셋 다운 펄스가 전극에 공급된다. 이때 더블 셋 다운 펄스의 의미는 도 3을 참조하여 설명한다. 리셋 기간에서 소정의 특정 전압인 -Vy까지 하강한 다음 스캔 기준 전압(Vsc)만큼 상승한 이후 다시 그라운드 레벨의 전압(GND)에서 전압의 크기가 서로 다른 복수의 정극성 펄스가 스캔 전극에 인가되고 서스테인 전극에는 셋 다운 기간에 서스테인 바이어스 전압이 인가된 이후 그라운드 레벨의 전압에서 스캔 전극(Y1 내지 Yn)의 정극성 펄스와 교번으로 전압의 크기가 서로 다른 복수의 정극성 펄스가 서스테인 전극(Z)으로 인가된다. 더블 셋 다운 펄스는 이때의 스캔 전극(Y1 내지 Yn)과 서스테인 전극(Z)으로 교번하여 인가되는 전압의 크기가 서로 다른 복수의 정극성 펄스를 의미한다. 만약 서스테인 펄스 인가 방식이 싱글 서스테인 방식으로 인가되는 경우에는 더블 셋 다운 펄스는 스캔 전극(Y1 내지 Yn) 또는 서스테인 전극(Z) 중 하나의 전극에 인가되는 전압의 크기가 서로 다른 복수의 정극성 펄스와 부극성 펄스를 의미한다.
더블 셋 다운 기간에 있어서, 본 발명의 일 실시 예에서는 더블 셋 다운 펄스가 공급되어 오방전을 방지하기 위해 스캔 전극(Y1 내지 Yn)과 서스테인 전극(Z)에 과도하게 형성된 벽전하를 소거하도록 한다.
이를 위해 스캔 전극(Y1 내지 Yn)과 서스테인 전극(Z)에 벽전하를 소거하기 위한 전압의 크기가 복수의 정극성 펄스를 스캔 전극(Y1 내지 Yn)과 서스테인 전극(Z)에 교번적으로 인가한다. 이와 같이 스캔 전극(Y1 내지 Yn)과 서스테인 전극(Z)에 전압의 크기가 서로 다른 복수의 정극성 펄스가 교번적으로 인가되면 스캔 전극(Y1 내지 Yn)과 서스테인 전극(Z)에 형성된 벽전하의 극성도 서스테인 기간에서와 같이 반복적으로 전환되면서 약방전을 일으키며 벽전하가 점차 소거되는 것이다.
이때 더블 셋 다운 펄스의 폭은 벽전하를 소거하기에 적절한 폭이 바람직하다. 또한 복수의 더블 셋 다운 펄스 중 적어도 한 펄스의 전압 크기는 서스테인 기간에 서스테인 전극(Z) 또는 스캔 전극(Y1 내지 Yn)에 인가되는 서스테인 펄스의 전압 크기와 대략 동일한 전압이 바람직하다. 이는 더블 셋 다운 펄스를 인가하기 위해 별도의 전압원 소자를 추가하지 않기 위함이다. 따라서 서스테인 펄스 공급시 사용되는 회로를 활용하여 제조 비용을 더 들일 필요가 없게 된다. 이때 공급되는 전압의 크기가 서로 다른 정극성 펄스의 개수는 복수의 개수로 적어도 패널의 특성 에 따라 2개 이상 공급될 수 있다. 이하 상세한 설명에서는 설명의 편의상 2개인 경우만 예를 들도록 한다.
어드레스 기간에는 부극성 스캔 펄스가 스캔 전극들(Y1 내지 Yn)에 순차적으로 인가됨과 동시에 스캔 펄스에 동기되어 어드레스 전극(X1 내지 Xm))에 정극성의 어드레스 펄스가 인가된다. 이 스캔 펄스와 어드레스 펄스의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 어드레스 펄스가 인가되는 방전셀 내에는 어드레스 방전이 발생된다. 어드레스 방전에 의해 선택된 셀들 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽전하가 형성된다. 서스테인 전극(Z)에는 셋다운 기간과 어드레스 기간 동안에 스캔 전극(Y1 내지 Yn)과의 전압차를 줄여 스캔 전극과의 오방전이 일어나지 않도록 정극성 바이어스 전압(Vzb)이 공급된다.
서스테인 기간에는 스캔 전극(Y1 내지 Yn)과 서스테인 전극(Z)에 교번적으로 서스테인 펄스(Sus)가 인가된다. 어드레스 방전에 의해 선택된 셀은 셀 내의 벽 전압과 서스테인 펄스가 더해지면서 매 서스테인 펄스가 인가될 때마다 스캔 전극(Y1 내지 Yn)과 서스테인 전극(Z) 사이에 서스테인 방전 즉, 표시방전이 일어나게 된다.
서스테인 방전이 완료된 후, 소거 기간에서는 펄스폭과 전압레벨이 작은 소거 램프(Ramp-ers) 파형의 전압이 서스테인 전극(Z)에 공급되어 전화면의 셀들 내 에 잔류하는 벽 전하를 소거시키게 된다. 한편 본 도면에서는 소거 기간에 대해서도 설명하였으나 소거 기간이 없는 경우라도 무방하다.
이러한 본 발명의 일 실시예에 따른 구동펄스에 의하는 경우 방전셀 내의 벽전하는 분포를 개략적으로 다음의 도 4를 통하여 설명한다.
도 4는 도 3에 도시된 구동 펄스의 일례에 따른 방전 셀 내의 벽전하 양을 개략적으로 나타낸 도이다.
도 4를 참조하면, 도 4의 (a), (b), (c)는 도 3의 하단에 표시된 (a), (b), (c)시점에서의 벽전하 상태를 간략히 도시한 것이다.
(a)는 셋업 기간에 리셋 펄스가 최고조로 달했을 때의 방전 셀 내의 벽전하 분포 양을 개략적으로 도식화한 것이고, (b)는 셋 다운 기간에 리셋 펄스의 전압이 -Vy까지 떨어졌을 때 벽전하 분포 양을 표시한 것이고, (c)는 더블 셋 다운 기간에 더블 셋 다운 펄스가 인가된 직후의 벽전하의 양을 나타낸 것이다.
먼저 셋업 기간에 리셋 펄스가 램프 파형으로 점진적으로 증가하면서 각 셀의 스캔 전극에는 부극성 벽전하가, 서스테인 전극에는 정극성 벽전하가 포화 상태로 쌓이게 된다. 이때 각 셀의 특성에 따라 약방전이 각 전압 레벨로 일어나면서 벽전하가 포화 상태에 이르게 된다(a). 이와 같이 쌓인 벽전하는 셋 다운 기간에 점진적인 기울기로 리셋 펄스가 하강하면서 각 셀의 벽전하는 균일하게 감소하게 된다(b). 이와 같은 경우에도 온도가 낮은 저온인 경우 패널의 전체적인 구동 전압이 낮아지게 되어 어드레스 방전이 일어나지 아니하더라도 서스테인 펄스만으로도 표시방전이 일어날 수 있다. 따라서 더욱 안정적인 구동과 휘점 오방전을 방지하기 위하여 본 발명은 다시 한번 더블 셋 다운 펄스를 인가하여 셀 내의 벽전하를 다시 한번 감소시킨다(c). 더블 셋 다운 펄스가 공급되는 동안 방전 셀 내의 벽 전하는 서스테인 기간의 벽전하 변화와 마찬가지로 전압 반전을 일으키면서 점차로 벽전하의 양이 감소되고 결국 벽전하에 의해 형성되는 전압도 낮아지게 되는 것이다.
이와 같이 되면, 벽전하에 의해 형성되는 벽전압이 낮아지므로 어드레스 방전이 일어난 방전 셀만이 서스테인 방전에 의해 표시방전이 일어나게 되는 것이다.
이와 같은 더블 셋 다운 펄스는 펄스의 전압 크기, 펄스의 폭, 펄스의 기울기를 다르게할 수 있는데 다음의 도 5 내지 도 10을 통하여 설명한다.
도 5는 도 3에 도시된 구동 파형의 일례에서 전압의 크기가 서로 다른 더블 셋 다운 펄스 일례를 나타낸 도이다.
복수의 정극성 펄스 중 적어도 어느 하나의 전압의 크기는 다른 정극성 펄스의 전압의 크기가 서로 다른 것이 바람직하다.
이때 스캔 전극(Y) 또는 서스테인 전극(Z) 중 적어도 어느 하나의 전극으로 공급되는 복수의 정극성 펄스는 제 1 정극성 펄스와, 제 1 정극성 펄스보다 인가시점이 늦은 제 2 정극성 펄스를 포함하고, 제 2 정극성 펄스의 전압의 크기는 제 1 정극성 펄스의 전압의 크기보다 작은 것이 바람직하다.
이는 펄스의 폭이 동일한 경우 펄스의 인가 전압의 크기를 점차로 낮추어 스캔 전극(Y)과 서스테인 전극(Z)에 교대로 공급하게 되면 벽전하의 양도 효율적으로 이에 따라 점차 줄어들기 때문이다.
도 5를 참조하면, (a)는 스캔 전극(Y)과 서스테인 전극(Z)에 각각 더블 셋 다운 펄스의 전압이 공급될 때 동일 전극의 더블 셋 다운 펄스의 전압이 조절된 것을 도시한 것이고 (b)는 스캔 전극(Y)에만 더블 셋 다운 펄스가 공급될 때 더블 셋 다운 펄스의 전압이 조절된 예를 도시한 것이다. (c)는 (a)와 다르게 모든 더블 셋 다운 펄스의 전압이 시간에 따라 점차 낮아지도록 조절된 것을 도시한 것이다.
(a)는 동일 전극에 인가되는 더블 셋 다운 펄스의 전압의 크기를 조절한 것이다. 이때 더블 셋 다운 펄스는 복수의 정극성 펄스를 포함하고 스캔 전극(Y) 또는 서스테인 전극(Z)에 교대로 공급되는 정극성 펄스는 제 1 정극성 펄스와 제 2 정극성 펄스를 포함하고 제 1 정극성 펄스의 전압 크기는 제 2 정극성 펄스의 전압 크기보다 더 크게 된다. 예를 들어 제 1 정극성 펄스와 제 2 정극성 펄스의 폭은 D1으로 동일하고 제 1 정극성 펄스의 전압 크기는 V1이고 제 2 정극성 펄스의 크기는 0.5V1과같이 전압의 크기를 줄이면 도 5와 다르게 벽전하 감소량이 더 효율적으로 감소된다.
(b)는 하나의 전극에만 더블 셋 다운 펄스가 공급된 것으로 스캔 전극(Y)의 각 펄스의 폭은 동일하고 제 1 정극성 펄스의 전압크기는 2 정극성 펄스의 전압크기보다 크다. 제 1 부극성 펄스의 전압 절대치 값 역시 제 2 부극성 펄스의 전압 절대치보다 크다. 이와 같은 경우에도 (a)와 다르게 정극성 펄스를 인가하는 방식만 두 개의 전극에서 하나의 전극으로 인가하는 것으로 바뀌었지만 방전 셀 내에서의 벽전하 감소량은 유사하게 된다.
더블 셋 다운 펄스의 전압이 (c)와 같이 V1, 0.75V1, 0.5V1, 0.25V1으로 조절될 수도 있다. 이와 같이 되면 (a)나 (b)보다 벽전하 감소가 더 효율적일 것이 다.
도 6은 도 5에 도시된 더블 셋다운 펄스의 일례를 상세히 설명하기 위한 도이다.
제 1 정극성 펄스 또는 상기 제 2 정극성 펄스 중 적어도 어느 한 정극성 펄스의 전압 크기는 서스테인 기간에서 스캔 전극(Y) 또는 서스테인 전극(Z) 전극 중 적어도 어느 하나의 전극으로 공급되는 서스테인 펄스의 전압 크기와 대략 동일한 것이 바람직하다. 또한, 제 1 정극성 펄스 또는 상기 제 2 정극성 펄스 중 적어도 어느 하나의 정극성 펄스의 기울기는 서스테인 펄스의 기울기와 대략 동일한 기울기인 것이 바람직하다.
이는 더블 셋 다운 펄스를 만들기 위해 새로운 소자를 더 추가하지 않기 위해서이다. 또한 기존의 회로를 활용하여 동일한 효과를 거둘 수 있기 때문이다.
도 6을 참조하면, (a)는 도 5의 (c)에서 서스테인 전극(Z) 또는 스캔 전극(Y)으로 공급되는 정극성 펄스를 도시한 것이다. 여기서 스캔 전극(Y)으로 공급되는 제 1 정극성 전압 V1은 서스테인 전압 Vs와 동일하다. 0.75V1은 도 5의 (c)에서 서스테인 전극(Z)의 제 1 정극성 펄스의 전압값이고, 0.5V1은 스캔 전극(Y)으로 공급되는 제 2 정극성 펄스, 0.25V1은 서스테인 전극(Z)으로 공급되는 제 2 정극성 펄스의 전압값이다. 또한 정극성 펄스의 상승 기울기는 에너지 회수 회로에 의한 서스테인 펄스의 상승 기울기(ER-up time)과 동일하고 정극성 펄스의 하강 기울기는 서스테인 펄스의 하강 기울기(ER-down time)와 동일하다. 물론 기울기를 주지 아니하고 정극성 펄스를 구현할 수도 있으나 이와 같이 강제로 정극성 전압을 공급 하면 노이즈(Noise)가 많이 발생한다. 따라서 이와 같이 기울기를 가지고 더블 셋 다운 펄스를 상승시키거나 하강시키면 노이즈를 감소시킬 수 있다.
(b)와 같은 더블 셋 다운 펄스도 (a)의 더블 셋 다운 펄스와 동일한 이유로 동일한 효과를 얻을 수 있다. (b)를 참조하면, (b)는 도 5의 (b)를 보다 상세히 도시한 것이다. 더블 셋 다운 펄스가 (b)와 같이 하나의 전극에만 인가될 수 있는데, (b)와 같은 더블 셋 다운 펄스도 (a)와 마찬가지로 서스테인 펄스의 기울기와 동일하게 펄스의 기울기를 조절할 수 있다. 이와 같은 기울기의 더블 셋 다운 펄스가 공급되는 경우에는 서스테인 펄스의 파형도 이와 같이 하나의 전극에만 공급되는 펄스이고 펄스의 기울기도 더블 셋 다운 펄스의 기울기와 동일하게 된다.
지금까지는 더블 셋 다운 펄스의 전압의 크기가 서로 다른 경우만 설명하였으나 다음의 도 7과 도 8을 통하여 셋 다운 펄스의 기울기를 조절한 예를 설명한다.
도 7은 도 5에 더블 셋 다운 펄스의 일례에서 기울기를 조절한 일례를 나타낸 도이다.
도 7을 참조하면, 제 1 정극성 펄스 또는 상기 제 2 정극성 펄스 중 적어도 어느 하나의 정극성 펄스는 리셋 펄스의 기울기와 대략 동일한 기울기로 점진적으로 상승하는 펄스인 것을 도시한 것이다.
도 7을 참조하면, (a)는 펄스의 폭과 전압이 일정하고 기울기만 조절된 더블 셋 다운 펄스를 도시한 것이고, (b)는 기울기와 전압이 조절된 예를 도시한 것이다.
(a)와 같이 더블 셋 다운 펄스에 기울기를 더 주어 상승시키면 콘트라스트(Contrast) 비가 더 좋아진다. 이는 더블 셋 다운 펄스의 정극성 펄스를 인가할 때 구형파 모양의 펄스를 인가하게 되면 방전 셀 내의 방전은 비록 약 방전이라도 전체 디스플레이 영상에 영향을 미치고 전체 콘트라스트 비를 해치게 되기 때문이다. 따라서 이와 같이 삼각파 모양의 더블 셋 다운 펄스를 인가하게 되면 구형파 모양의 펄스보다 더 약한 방전이 발생하여 콘트라스트 비를 해치지 아니하면서도 벽전하의 양을 감소할 수 있게 된다. 이때 더블 셋 다운 펄스의 기울기는 리셋 펄스의 셋 업 기간에서의 기울기와 동일한 것이 바람직하다. 이는 리셋 펄스를 인가하는 구동회로를 활용하기 위해서이다.
또한 (b)와 같이 더블 셋 다운 펄스의 전압을 조절할 수 있다. 전압의 크기는 (b)에서는 단순히 0.5V1으로만 감소시켰으나 도 6의 (c)와 같이 0.75배, 0.25배로 할 수도 있고 패널의 특성에 따라 더 섬세히 조절할 수도 있다.
도 8은 도 7에 도시된 기울기가 조절된 더블 셋 다운 펄스를 상세히 설명하기 위한 도이다.
도 8을 참조하면, (a)는 도 7에 도시된 기울기가 조절된 더블 셋 다운 펄스를 상세히 도시한 것으로 기울기가 조절된 더블 셋 다운 펄스는 리셋 펄스의 기울기와 동일한 기울기를 가지고 리셋 펄스가 상승하는 최고 전압(Vst)까지 상승할 수 있다. 또한 기울기가 조절된 더블 셋 다운 펄스는 전압의 크기가 서로 다른 것이 바람직하다.
또한 (b)와 같이, 기울기가 조절된 더블 셋 다운 펄스에도 하강시에 기울기 를 가지고 하강할 수 있다. 이때의 더블 셋 다운 펄스가 하강 기울기를 가지는 의미는 노이즈 저감을 위한 것으로 더블 셋 다운 펄스의 상승시 콘트라스트 비 개선을 위하여 완만한 기울기를 주는 의미와는 다른 것이다.
지금까지는 전압의 크기가 서로 다른 더블 셋 다운 펄스의 일례에 대해서만 알아봤으나 다음은 펄스의 폭이 서로 다른 더블 셋 다운 펄스의 일례에 대해 설명한다.
도 9는 도 2에 도시된 플라즈마 디스플레이 장치에 의한 구동 펄스 다른 일례를 나타낸 도이다.
도 9에 도시된 바와 같이, 본 발명의 일 실시예에 따른 플라즈마 디스플레이 장치는 모든 셀들을 초기화시키기 위한 리셋 기간, 펄스의 폭이 서로 다른 복수의 정극성 펄스를 패널의 전극에 인가하여 방전 셀 내에 과도하게 쌓여 있는 벽전하를 적절하게 없애주기 위한 더블 셋 다운 기간, 방전할 셀을 선택하기 위한 어드레스 기간, 선택된 셀의 방전을 유지시키기 위한 서스테인 기간 및 방전된 셀 내의 벽전하를 소거하기 위한 소거 기간으로 나뉘어 구동된다.
리셋 기간, 어드레스 기간, 서스테인 기간, 소거 기간에 대해서는 이미 전술한 바와 동일하므로 설명을 생략한다.
도 3에서는 스캔 전극(Y)으로 리셋 펄스가 공급된 이후부터 스캔 전극(Y)으로 첫 번째 스캔 펄스가 공급되기 이전까지의 기간에서 스캔 전극(Y) 또는 서스테인 전극(Z) 중 적어도 어느 하나의 전극에 전압 크기가 서로 다른 복수의 정극성 펄스를 공급하였으나 도 9에서는 이와 다르게 스캔 전극(Y)으로 리셋 펄스가 공급 된 이후부터 스캔 전극(Y)으로 첫 번째 스캔 펄스가 공급되기 이전까지의 기간에서 스캔 전극(Y) 또는 서스테인 전극(Z) 중 적어도 어느 하나의 전극에 펄스의 폭이 서로 다른 복수의 정극성 펄스를 공급한다. 이에 대해 다음의 도 11을 통하여 상세히 설명한다.
도 10은 도 9에 도시된 펄스의 폭이 서로 다른 더블 셋 다운 펄스를 상세히 설명하기 위한 도이다.
도 10의 (a)를 참조하면, 펄스의 폭이 서로 다른 더블 셋 다운 펄스가 스캔 전극(Y)과 서스테인 전극(Z)에 교번적으로 공급된다.
(a)와 같이 스캔 전극(Y)과 서스테인 전극(Z)에 교번하여 공급되는 복수의 정극성 펄스는 제 1 정극성 펄스와 제 1 정극성 펄스보다 인가시점이 늦은 제 2 정극성 펄스를 포함하고, 제 2 정극성 펄스의 폭은 제 1 정극성 펄스의 폭 보다 좁은 것이 바람직하다.
이는 벽전하의 양을 줄일 수 있는 방법은 펄스의 전압을 낮게 하는 방법도 있으나 펄스의 폭을 줄임으로서도 가능하다. 왜냐하면 펄스의 전압을 낮추거나 펄스의 폭을 줄인다는 개념은 그만큼 에너지의 양을 줄인다는 개념과 동일하기 때문에 펄스의 폭을 줄임으로 펄스의 전압을 낮추는 것과 동일한 효과를 얻을 수 있는 것이다.
더욱 상세히 설명하면, 동일한 폭의 정극성 펄스가 서스테인 전극(Z)과 스캔 전극(Y)에 교차로 인가되는 경우에 플라즈마 디스플레이 패널의 특성, 형광체 특성, 온도에 따라 벽전하가 쌓일 수도 있고 벽전하가 감소할 수도 있다. 본 발명에 서 의미하는 펄스의 폭은 벽전하가 감소되는 정도의 펄스 폭을 의미한다. 즉 제 1 정극성 펄스의 최대 폭은 벽전하가 감소되기 시작하는 임계 폭보다 작은 폭을 의미하는 것이다. 따라서 제 1 정극성 펄스보다 늦은 시점에 인가되는 제 2 정극성 펄스의 폭이 제 1 정극성 펄스의 폭보다 넓게 되면 벽전하가 증가하게 되는 것이고 제 1 정극성 펄스의 폭보다 좁게 되면 벽전하가 감소하게 되는 것이다. 따라서, 본 발명은 벽전하의 양을 감소시킴으로 오방전을 방지하고자 하는 것이므로 제 2 정극성 펄스의 폭은 제 1 정극성 펄스의 폭보다 좁아야 하는 것이다.
또한, 제 1 정극성 펄스 또는 상기 제 2 정극성 펄스 중 적어도 어느 한 정극성 펄스의 전압 크기는 서스테인 기간에서 스캔 전극(Y) 또는 서스테인 전극(Z) 중 적어도 어느 하나의 전극으로 공급되는 서스테인 펄스의 전압 크기와 대략 동일한 것이 바람직하다. 또한, 제 1 정극성 펄스 또는 상기 제 2 정극성 펄스 중 적어도 어느 하나의 정극성 펄스의 기울기는 서스테인 펄스의 기울기와 대략 동일한 기울기인 것이 바람직하다.
이 경우에도 전술한 바와 같이 더블 셋 다운 펄스를 공급하는 구동부를 서스테인 펄스를 공급하는 구동부를 활용하게 된다. 따라서 이 경우에도 더블 셋 다운 펄스의 전압은 서스테인 펄스의 전압과 동일하게 된다.
또한, 제 1 정극성 펄스의 폭은 30㎲이하 인 것이 바람직하다. 이는 전술한 바와 같이, 펄스의 폭이 서로 다른 정극성 펄스의 전압이 서스테인 펄스의 전압과 대략 동일한 조건하에서 벽전하가 감소하기 시작하는 임계 펄스의 폭은 30㎲이하의 범위에서 존재하기 때문이다. 만약 제 1 정극성 펄스의 폭이 30㎲넘어서는 경우에 는 오히려 벽전하가 더 증가할 수 있는 것이다.
그리고 제 2 정극성 펄스의 폭은 제 1 정극성 펄스 폭의 0.2배 이상 1배 미만인 것이 바람직하다. 이는 벽전하의 양을 감소시키는데 있어서, 정극성 펄스 전압의 크기를 감소시킴으로 벽전하의 양이 감소 되는 이유와 동일한 이유로서 제 2 정극성 펄스의 폭이 제 1 정극성 펄스의 폭 보다 작아야 효율적으로 벽전하의 양이 감소 되기 때문이다. 그러나 제 2 정극성 펄스의 폭이 제 1 정극성 펄스 폭보다 0.2배 미만으로 줄어들게 될 경우에는 펄스의 폭이 너무 좁아 벽전하에 거의 아무런 영향을 줄 수 없고, 이와 같이 되면 벽전하의 양이 원하는 정도만큼 감소 되지 아니할 수 있기 때문에 제 2 정극성 펄스의 폭을 제 1 정극성 펄스의 폭보다 0.2배 이상으로 해야 하는 것이다.
이러한 예로, (a)와 같이 제 1 정극성 펄스의 폭은 D1, 제 2 정극성 펄스의 폭은 0.5D1과 같이 할 수도 있고 이와는 다르게 스캔 전극(Y) 제 1 정극성 펄스의 폭은 D1이라면 서스테인 전극(Z)의 정극성 펄스의 폭을 0.75D1, 스캔 전극(Y)의 제 2 정극성 펄스의 폭을 0.5D1, 서스테인 전극(Z)의 정극성 펄스의 폭을 0.25D1으로 설정할 수도 있다. 이와 같이 하면 벽전하의 양이 보다 효율적으로 감소할 것이다.
(b)는 스캔 전극(Y)에만 더블 셋 다운 펄스가 인가되는 경우를 도시한 것으로 (b)와 같은 경우도 (a)와 동일한 효과를 얻게 된다. 이때 서스테인 전극(Z)에는 그라운드 레벨의 전압이 인가된다. (b)와 같이 하나의 전극에만 더블 셋 다운 펄스가 인가되는 경우에도 펄스의 인가 시점에 따라 점차적으로 펄스의 폭을 감소시켜 동일한 효과를 얻을 수 있다.
(c)는 더블 셋 다운 펄스의 폭을 조절하는 동시에 기울기가 주어진 경우이다.
제 1 정극성 펄스 또는 상기 제 2 정극성 펄스 중 적어도 어느 하나의 정극성 펄스는 리셋 펄스의 기울기와 대략 동일한 기울기로 점진적으로 상승하는 펄스인 것이 바람직하다. 이 경우에는 기울기로 인해 펄스의 폭이 조절되면 펄스의 높이도 자연적으로 조절되게 된다. 이 경우에도 더블 셋 다운 펄스의 상승 기울기는 셋업 펄스의 기울기와 동일하게 된다. 다만 펄스의 전압(V2)은 펄스의 기울기에 따라 다르게 나타나게 된다.
또한, 도 10과 같은 경우에도 도 6에서 전술한 바와 같이 더블 셋 다운 펄스의 상승시와 하강시 기울기를 줄 수 있다.
지금까지는 더블 셋 다운 펄스를 공급함에 있어서, 정극성 펄스를 공급함으로 벽전하의 양을 조절하는 경우에 대해서만 알아봤으나 정극성 펄스가 공급된 이후, 보다 섬세하게 벽전하의 양을 조절할 수 있는 하강펄스가 더 포함된 더블 셋 다운 펄스에 대해 다음의 도 11과 도 12를 통하여 설명한다.
도 11은 도 3과 도9에 도시된 구동 파형의 일례에서 더블 셋다운 펄스의 다른 일례를 나타낸 도이다.
도 11을 참조하면, (a)는 더블 셋 다운 기간에 더블 셋 다운 펄스에서 전압 크기가 서로 다른 정극성 펄스와 기울기를 가진 하강 펄스가 함께 사용된 예를 도시한 것이고, (b)는 더블 셋 다운 펄스에서 폭이 서로 다른 정극성 펄스와 하강 펄스가 함께 사용된 예를 도시한 것이다. 또한 도면에 도시되지는 않았지만 정극성 펄스의 기울기가 조절된 더블 셋 다운 펄스와 하강 펄스가 함께 사용될 수도 있다. 또한 하나의 전극에만 더블 셋 다운 펄스가 공급되는 경우와 함께 사용될 수도 있다. 즉 이 모든 펄스가 모두 조합되어 사용될 수 있는 것이다. 이는 패널 특성과 외부 온도에 따라 다르게 사용될 수 있으며, 서브필드별로 다르게 사용될 수도 있다. 또한 스캔 타이밍에 따라 스캔 타이밍이 빠른 경우에도 사용될 수 있다.
도 11과 같이, 구동부는 복수의 정극성 펄스 중 마지막 정극성 펄스를 공급한 이후부터 첫 번째 스캔 펄스를 공급하기 이전까지의 기간에서 제 1 전압부터 제 2 전압까지 소정의 기울기로 점진적으로 하강하는 하강 펄스를 상기 스캔 전극(Y)으로 공급하는 것이 바람직하다. 이는 정극성 펄스에 의해서도 충분히 소거되지 않은 벽전하의 양을 줄이기 위해서이다.
또한 구동부는 스캔 전극(Y)으로 상기 하강 펄스를 공급하는 동안, 서스테인 전극(Z)에는 그라운드 레벨(GND)의 전압보다 높고 마지막 정극성 펄스의 전압보다 낮은 바이어스 전압을 공급하는 것이 바람직하다.
이는 리셋 펄스의 셋 다운 기간에 서스테인 전극(Z)에 서스테인 바이어스 전압(Vzb)을 인가해 주는 것과 동일한 이유이다. 즉 이와 같이 바이어스 전압(Vzb)을 인가하여주면 벽전하의 양이 더 효율적으로 감소하게 된다.
이러한 셋 다운 펄스 중의 하강 펄스는 셋 다운 펄스 중의 복수의 정극성 펄스의 역할을 보조하는 역할을 한다. 따라서 하강펄스는 스캔 전극(Y) 또는 서스테인 전극(Z)에 공급되는 복수의 정극성 펄스와 함께 사용된다. 이때 복수의 정극성 펄스는 복수의 정극성 펄스의 전압 크기가 조절된 것이 될 수도 있고 복수의 정극 성 펄스의 펄스 폭이 조절된 것이 될 수도 있다.
도 12는 도 11에 도시된 더블 셋다운 펄스의 다른 일례에서 하강 펄스 부분을 설명하기 위한 도이다.
도 12를 참조하면, (a)는 더블 셋 다운 기간 중의 하강 펄스만 도시한 것이다. 더블 셋 다운 기간 중의 하강 펄스의 기울기는 리셋 펄스의 셋 다운 펄스의 하강 기울기와 동일한 것이 바람직하다. 이는 전술한 바와 같이 하나의 구동부로 스위치 타이밍만 다르게 조절함으로써 여러 가지 기능을 수행케 함으로써 제조비용은 동일하게 하면서 오방전을 방지하는 효과를 얻기 위해서이다. 따라서 더블 셋 다운 펄스의 하강 펄스가 하강되는 전압은 리셋 펄스가 셋 다운 기간에서 하강 되는 특정전압(-Vy)과 동일하게 된다.
또한 (b)와 같이 더블 셋 다운 펄스의 하강 펄스가 다시 그라운드 레벨의 전압으로 다시 상승할 때 (a)와는 다르게 기울기를 가지고 상승할 수 있는데 이는 도 7에서 설명한 바와 같이 노이즈 저감을 위해서 바람직하다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한 다.
이상에서와 같이 본 발명은 리셋 펄스가 공급된 이후부터 첫번재 스캔 펄스가 공급되기 이전까지의 기간에서 더블 셋 다운 펄스를 패널에 공급함으로써 플라즈마 디스플레이 영상의 휘점 오방전을 저감시키는 효과가 있다.

Claims (11)

  1. 스캔 전극과 서스테인 전극이 형성된 플라즈마 디스플레이 패널과,
    상기 스캔 전극으로 리셋 펄스가 공급된 이후부터 상기 스캔 전극으로 첫 번째 스캔 펄스가 공급되기 이전까지의 기간에서 상기 스캔 전극 또는 상기 서스테인 전극 중 적어도 어느 하나의 전극에 전압 크기가 서로 다른 복수의 정극성 펄스를 공급하는 구동부
    를 포함하는 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 복수의 정극성 펄스는 제 1 정극성 펄스와, 상기 제 1 정극성 펄스보다 인가시점이 늦은 제 2 정극성 펄스를 포함하고,
    상기 제 2 정극성 펄스의 전압의 크기는 상기 제 1 정극성 펄스의 전압의 크기보다 작은 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 2 항에 있어서,
    상기 제 1 정극성 펄스 또는 상기 제 2 정극성 펄스 중 적어도 어느 한 정극성 펄스의 전압 크기는 서스테인 기간에서 스캔 전극 또는 서스테인 전극 중 적어도 어느 하나의 전극으로 공급되는 서스테인 펄스의 전압 크기와 대략 동일한 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 제 1 정극성 펄스 또는 상기 제 2 정극성 펄스 중 적어도 어느 하나의 정극성 펄스의 기울기는 서스테인 기간에서 스캔 전극 또는 서스테인 전극에 공급되는 서스테인 펄스의 기울기와 대략 동일한 기울기인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  9. 제 2 항에 있어서,
    상기 제 1 정극성 펄스 또는 상기 제 2 정극성 펄스 중 적어도 어느 하나의 정극성 펄스는 리셋 펄스의 기울기와 대략 동일한 기울기로 점진적으로 상승하는 펄스인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 제 1 항에 있어서,
    상기 구동부는
    상기 복수의 정극성 펄스 중 마지막 정극성 펄스를 공급한 이후부터 상기 첫 번째 스캔 펄스를 공급하기 이전까지의 기간에서 제 1 전압부터 제 2 전압까지 소정의 기울기로 점진적으로 하강하는 하강 펄스를 상기 스캔 전극으로 공급하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 제 10 항에 있어서,
    상기 구동부는
    상기 스캔 전극으로 상기 하강 펄스를 공급하는 동안, 서스테인 전극에는 그라운드 레벨(GND)의 전압보다 높고 상기 마지막 정극성 펄스의 전압보다 낮은 바이어스 전압을 공급하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020050132754A 2005-12-28 2005-12-28 플라즈마 디스플레이 장치 KR100784516B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050132754A KR100784516B1 (ko) 2005-12-28 2005-12-28 플라즈마 디스플레이 장치
CNA2006101626376A CN101083045A (zh) 2005-12-28 2006-12-02 等离子显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050132754A KR100784516B1 (ko) 2005-12-28 2005-12-28 플라즈마 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20070069981A KR20070069981A (ko) 2007-07-03
KR100784516B1 true KR100784516B1 (ko) 2007-12-11

Family

ID=38505537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050132754A KR100784516B1 (ko) 2005-12-28 2005-12-28 플라즈마 디스플레이 장치

Country Status (2)

Country Link
KR (1) KR100784516B1 (ko)
CN (1) CN101083045A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265164A (ja) 1998-03-18 1999-09-28 Fujitsu Ltd Ac型pdpの駆動方法
KR20040078435A (ko) 2003-03-04 2004-09-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20040091878A (ko) 2003-04-22 2004-11-02 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
KR20050037136A (ko) 2003-10-17 2005-04-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
KR20050094970A (ko) 2004-03-24 2005-09-29 엘지전자 주식회사 플라즈마 표시장치와 그 구동방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11265164A (ja) 1998-03-18 1999-09-28 Fujitsu Ltd Ac型pdpの駆動方法
KR20040078435A (ko) 2003-03-04 2004-09-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR20040091878A (ko) 2003-04-22 2004-11-02 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
KR20050037136A (ko) 2003-10-17 2005-04-21 삼성에스디아이 주식회사 플라즈마 디스플레이 패널 및 그 구동 방법
KR20050094970A (ko) 2004-03-24 2005-09-29 엘지전자 주식회사 플라즈마 표시장치와 그 구동방법

Also Published As

Publication number Publication date
CN101083045A (zh) 2007-12-05
KR20070069981A (ko) 2007-07-03

Similar Documents

Publication Publication Date Title
US7564429B2 (en) Plasma display apparatus and driving method thereof
EP1717786A2 (en) Plasma display apparatus and image processing method thereof
JP2005301259A (ja) プラズマディスプレイパネルの駆動方法及びプラズマディスプレイパネル
KR101108475B1 (ko) 플라즈마 디스플레이 장치
KR100726633B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100738223B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100692041B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR100793101B1 (ko) 플라즈마 디스플레이 장치
KR100603662B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100784516B1 (ko) 플라즈마 디스플레이 장치
KR100793063B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100774966B1 (ko) 플라즈마 디스플레이 장치
KR100626073B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100705808B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR100793292B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100747270B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20060093859A (ko) 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및 구동 방법
KR100602276B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 방법
KR100727296B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100793089B1 (ko) 플라즈마 디스플레이 장치
KR100726956B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100667236B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100738586B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR100786106B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100784528B1 (ko) 플라즈마 디스플레이 장치의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121128

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee