KR20070096588A

KR20070096588A - 플라즈마 디스플레이 패널의 구동방법

Info

Publication number: KR20070096588A
Application number: KR1020060027357A
Authority: KR
Inventors: 장수관
Original assignee: 삼성에스디아이 주식회사
Priority date: 2006-03-27
Filing date: 2006-03-27
Publication date: 2007-10-02

Abstract

본 발명은, 휘도 개선 및 안정적으로 리셋 방전이 수행되는 플라즈마 디스플레이 패널의 구동방법을 제공한다.

이와 같은 목적을 달성하기 위하여, 본 발명은, 복수개의 전극들을 구비하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 계조 표현을 위해, 단위 프레임은 복수개의 서브필드를 포함하고, 각 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간을 포함하며,리셋 기간은, 복수개의 전극들 중 제1 전극들에 서서히 상승하는 전압을 인가하며, 제1 전극들과 나란한 제2 전극들에 서서히 하강하는 전압을 인가하고, 제1 전극들 및 제2 전극들과 교차하는 제3 전극들에는 일정 전압을 인가하는 제1 단계; 및 제1 전극들에는 서서히 하강하는 전압을 인가하며, 제2 전극들에는 서서히 상승하는 전압을 인가하고, 제3 전극들에는 일정 전압을 인가하는 제2 단계;를 포함하는 플라즈마 디스플레이 패널의 구동방법을 제공한다.

Description

플라즈마 디스플레이 패널의 구동방법{Method of driving plasma display panel}

도 1은 종래의 플라즈마 디스플레이 패널을 구동하기 위한 구동 신호를 도시한 타이밍도이다.

도 2(a) 및 도 2(b)는, 전극 간격에 따른 각 전극간의 전위차와 방전개시전압과의 관계를 도시한 도면이다.

도 3은 본 발명의 구동방법에 의해 구동되는 플라즈마 디스플레이 패널의 구조의 일예를 도시한 도면이다.

도 4는 도 3의 플라즈마 디스플레이 패널의 전극 배치를 간략히 도시한 도면이다.

도 5은 도 3의 플라즈마 디스플레이 패널을 구동하기 위한 플라즈마 디스플레이 패널의 구동장치를 간략히 도시한 블록도이다.

도 6은 본 발명의 일 실시예를 보여주는 회로도이다.

도 7은 도 6에 따른 각 전극간의 전위차와 방전개시전압과의 관계를 도시한 도면이다.

* 도면의 주요 부분에 대한 부호의 설명 *

Y1, ..., Yn...주사전극들

X1, ..., Xn...유지전극들

A1, ..., Am...어드레스 전극들

SF...서브필드 PR...리셋 기간

PA...어드레스 기간 PS...유지 기간

T1,T2,T3,T4...제1 기간, 제2 기간, 제3 기간 및 제4 기간

V1,V2,V3,V4...제1 전압, 제2 전압, 제3 전압 및 제4 전압

AY...어드레스 전극과 주사전극의 전위차

XY...유지전극과 주사전극의 전위차

본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로서, 더 상세하게는 휘도 개선 및 안정적으로 리셋 방전이 수행되는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

근래에 들어 대형평판 디스플레이 장치로서 주목 받고 있는 플라즈마 디스플레이 패널(plasma display panel)은, 복수개의 전극이 형성된 두 기판 사이에 방전가스가 봉입된 후 방전 전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 원하는 화상을 얻는 장치이다.

예를 들어, 두 기판 중 제1 기판 상에 복수개의 전극 중 제1 전극 및 제2 전극이 이격되어 배치되며, 두 기판 중 제2 기판 상에 제3 전극이 상기 제1 전극 및 제2 전극과 교차하여 배치되는 플라즈마 디스플레이 패널을 구동하는 경우는, 통상적으로 도 1의 구동 신호를 사용한다.

도면을 참조하면, 계조 표현을 수행하기 위하여, 단위 프레임은 복수개의 서브필드로 나뉘고, 각 서브필드는 서로 다른 계중치를 가지면서, 각각 리셋 기간, 어드레스 기간 및 유지 기간으로 나뉜다.

리셋 기간은 전체 방전셀의 벽전하 상태를 균일하게 만들어, 어드레스 기간에서 어드레스 방전이 원활하게 수행되기에 적합한 벽전하 상태를 조성하는 기간이다. 이를 위하여, 리셋 펄스가 복수개의 전극 중 제1 전극에 인가된다. 리셋 펄스는 상승램프펄스 및 하강램프펄스로 인가된다.

어드레스 기간은 전체 방전셀 중 켜져야 할 셀을 선택하는 기간으로서, 선택할 방전셀에서 어드레스 방전이 수행되어, 유지기간에서 유지방전이 수행되기에 적합한 벽전하 상태를 조성하는 기간이다. 제1 전극에 주사펄스가 인가되며, 주사펄스에 맞춰 제3 전극에 어드레스 펄스가 인가된다.

유지 기간은 어드레스 기간에서 선택된(어드레싱된) 방전셀에서 할당된 계조 가중치에 해당하는 횟수의 유지방전이 수행되는 기간이다. 이를 위하여, 제1 전극 및 제2 전극에 유지펄스가 교호하게 인가된다.

도면을 참조하여 설명하면, 도 2(a)는 통상적인 각 전극간의 전위차와 방전개시전압과의 관계를 도시한 도면으로서, AY는 제3 전극과 제1 전극 사이의 전위차를, XY는 제2 전극과 제1 전극 사이의 전위차를 의미한다. 육각형 형태의 직선들은 각각 방전개시전압을 의미하며, 이를 초과하는 경우 방전이 발생하는 것을 의미한다. 따라서 전극들 사이의 전위차가 육각형 형태 내부에 존재한다면, 방전은 개시되지 않는다. 한편, 어드레스 방전은 제3 전극과 제1 전극 사이에서 발생하는 대향방전의 형태이며, 리셋 방전, 유지방전은 제2 전극과 제1 전극 사이에서 발생하는 면방전의 형태가 된다.

도 2(b)는 제1 전극과 제2 전극 사이의 간격이 넓어지는 경우에, 각 전극간의 전위차와 방전개시전압과의 관계를 도시한 도면이다.

도 2(a)와 비교하면, 제1 전극과 제2 전극 사이의 간격이 넓어지므로, 도 2(a) 보다 면방전, 즉 XY 의 방전개시전압이 높아지는 것을 알 수 있다. 즉, 제1 전극과 제2 전극 사이의 간격이 넓어질수록, XY의 방전개시전압이 높아지게된다. 한편, 플라즈마 디스플레이 패널의 휘도개선의 노력으로, 제1 전극과 제2 전극 사이의 간격이 넓어지는 추세에 따르면, 도 2(b)와 같이 방전개시전압이 높아지게 된다는 문제점이 있다. 이러한 상황에서, 도 1과 같은, 구동신호, 자세히는 리셋 기간의 리셋 신호를 인가한다면, 리셋 방전이 안정적으로 수행되지 못하는 문제점이 발생한다.

본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 휘도 개선을 위해, 주사전극과 유지전극 사이의 간격이 넓어져 방전개시전압이 증가함에도 불구하고, 리셋 방전이 안정적으로 수행되도록 하는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것을 목적으로 한다.

본 발명은, 복수개의 전극들을 구비하는 플라즈마 디스플레이 패널의 구동방법에 있어서, 계조 표현을 위해, 단위 프레임은 복수개의 서브필드를 포함하고, 각 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간을 포함하며,리셋 기간은, 복수개의 전극들 중 제1 전극들에 서서히 상승하는 전압을 인가하며, 제1 전극들과 나란한 제2 전극들에 서서히 하강하는 전압을 인가하고, 제1 전극들 및 제2 전극들과 교차하는 제3 전극들에는 일정 전압을 인가하는 제1 단계; 및 제1 전극들에는 서서히 하강하는 전압을 인가하며, 제2 전극들에는 서서히 상승하는 전압을 인가하고, 제3 전극들에는 일정 전압을 인가하는 제2 단계;를 포함하는 플라즈마 디스플레이 패널의 구동방법을 제공한다.

이러한 본 발명의 다른 특징에 의하면, 제1 단계 전에, 제2 전극들에는 급격히 하강하는 전압을 인가하는 단계를 더 포함할 수 있다.

이러한 본 발명의 또 다른 특징에 의하면, 제1 단계와 제2 단계 사이에, 제1 전극들에는 급격히 하강하는 전압을 인가하면서, 제2 전극들에는 급격히 상승하는 전압을 인가하는 단계를 더 포함할 수 있다.

이러한 본 발명의 또 다른 특징에 의하면, 제1 단계에서, 제1 내지 제3 전극 사이의 전위차가 방전개시전압을 넘도록, 제1 전극 및 제2 전극에 전압을 각각 인 가할 수 있다.

이러한 본 발명의 또 다른 특징에 의하면, 제2 단계에서, 제1 내지 제3 전극 사이의 전위차가 방전개시전압을 넘도록, 제1 전극 및 제2 전극에 전압을 각각 인가할 수 있다.

이러한 본 발명의 또 다른 특징에 의하면, 어드레스 기간에, 제1 전극들에 주사펄스를 순차적으로 인가하면서, 제3 전극들에 주사펄스에 맞춰 어드레스 펄스를 인가할 수 있다.

이러한 본 발명의 또 다른 특징에 의하면, 유지 기간에, 제1 전극들 및 제2 전극들에 유지펄스를 교호하게 인가할 수 있다.

이러한 본 발명의 또 다른 특징에 의하면, 어드레스 기간에, 제2 전극들에는 바이어스 전압을 인가할 수 있다.

이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.

도면을 참조하여 설명하면, 플라즈마 디스플레이 패널의 제1 기판(100) 및 제2 기판(106) 사이에는, 어드레스 전극들(A1, ...,Am), 제1 및 제2 유전체층(102,110), 주사전극들(Y1, ...,Yn), 유지전극들(X1, ...,Xn), 형광체층(112), 격벽(114) 및 일산화마그네슘 (MgO) 보호층(104)이 마련되어 있다.

어드레스 전극들(A1, ...,Am)은 제1 기판(100) 방향으로 제2 기판(106) 상에 일정한 패턴으로 형성된다. 제2 유전체층(110)은 어드레스 전극들(A1, ...,Am)을 덮도록 도포된다. 제2 유전체층(110) 위에는 격벽(114)들이 어드레스 전극들(A1, ...,Am)과 평행한 방향으로 형성된다. 이 격벽(114)들은 각 방전셀의 방전 영역을 구획하고, 각 방전셀 사이의 광학적 간섭을 방지하는 기능을 한다. 형광체층(112)은 격벽(114)들 사이에서 어드레스 전극들(A1, ...,Am) 상의 제2 유전체층(110)의 상에 도포되며, 순차적으로 적색발광 형광체층, 녹색발광 형광체층, 청색발광 형광체층이 배치된다.

유지전극들(X1, ...,Xn)과 주사전극들(Y1, ...,Yn)은 어드레스 전극들(A1, ...,Am)과 직교되도록 제2 기판(106) 방향으로 제1 기판(100) 상에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 방전셀을 설정한다. 각 유지전극들(X1, ...,Xn)과 각 주사전극들(Y1, ...,Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극(Xna,Yna))과 전도도를 높이기 위한 금속전극(Xnb,Ynb)이 결합되어 형성될 수 있다. 제1 유전체층(102)은 유지전극들(X1, ...,Xn)과 주사전극들(Y1, ...,Yn)을 덮도록 (全面) 도포되어 형성된다. 강한 전계로부터 패널을 보호하기 위한 보호층(104) 예를 들어, 일산화마그네슘(MgO)층은 제1 유전체층(102)을 덮도록 전면 도포되어 형성된다. 방전 공간(108)에는 플라즈마 형성용 가스가 밀봉된다.

한편, 본 발명의 구동방법에 의해 구동되는 플라즈마 디스플레이 패널은 도 1에 도시된 것에 한정되지 않는다. 즉, 다양한 구조의 플라즈마 디스플레이 패널이 가능하다.

도면을 참조하여 설명하면, 주사전극들(Y1, ...,Yn)과 유지전극들(X1, ...,Xn)이 평행하게 나란히 배치되며, 어드레스 전극들(A1, ...,Am)은 주사전극들(Y1, ...,Yn) 및 유지전극들(X1, ...,Xn)에 교차하도록 배치되며, 교차되는 영역은 방전셀(Ce)을 구획한다.

도 5는 도 3의 플라즈마 디스플레이 패널을 구동하기 위한 플라즈마 디스플레이 패널의 구동장치를 간략히 도시한 블록도이다.

도면을 참조하면, 플라즈마 디스플레이 패널의 구동장치는, 영상처리부(300), 논리제어부(302), Y 구동부(304), 어드레스 구동부(306), X 구동부(308) 및 플라즈마 표시 패널(1)을 구비한다.

영상처리부(300)는 외부로부터 PC 신호, DVD 신호, 비디오 신호, TV 신호등의 외부 영상신호를 입력받아 아날로그 신호를 디지털 신호로 변환하고, 디지털 신호를 영상 처리하여 내부 영상신호로 출력한다. 내부 영상신호는 각각 8비트의 적색(R), 녹색(G), 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들이다.

논리제어부(302)는 영상처리부(300)로부터의 내부 영상신호를 입력받아 감마보정, 오차확산, APC(Automatic Power Control)단계 등을 거쳐 각각, 어드레스 구동 제어신호(SA), Y 구동 제어신호(SY) 및 X 구동 제어신호(SX)를 출력한다.

Y 구동부(304), 어드레스 구동부(306) 및 X 구동부(308)는 각각 구동 제어신 호를 입력받아 플라즈마 표시 패널(1)의 주사전극들(Y1, ...,Yn), 어드레스 전극들(A1, ...,Am) 및 유지전극들(X1, ...,Xn) 각각에 구동신호를 출력한다.

본 발명의 구동방법과 관련하여, Y 구동부(304)는 새로운 형태의 리셋펄스를 주사전극들에 인가하게 된다.

도 6은 본 발명의 일 실시예를 보여주는 회로도이고, 도 7은 도 6에 따른 각 전극간의 전위차와 방전개시전압과의 관계를 도시한 도면이다.

계조 표현을 위하여, 단위 프레임은 복수개의 서브필드로 나뉘고, 각 서브필드(SF)는 전체 방전셀을 초기화하는 리셋 기간(PR), 전체 방전셀 중 켜져야 할 방전셀을 선택하여 어드레스 방전을 수행하는 어드레스 기간(PA), 및 선택된 방전셀에서 할당된 계조 가중치에 해당하는 횟수만큼의 유지방전이 수행되는 유지 기간(PS)을 포함한다. 여기서 할당되는 계조 가중치는 설계 사양에 따라 다양한 변형이 가능하다.

본 발명의 플라즈마 디스플레이 패널의 구동방법은, 방전셀 내의 주사전극과 유지전극 사이의 간격이 넓어, 방전개시전압이 증대되는 경우에(도 2(b)참조), 리셋 기간(PR)(PR)에, 방전셀 내에서 리셋 방전이 안정적으로 수행되도록 한다. 이를 위하여, 리셋 기간(PR)(PR)은, 주사전극들(Y1, ...,Yn)에는 서서히 상승하는 전압을 인가하면서, 주사전극들(Y1, ...,Yn)과 나란한 유지전극들(X1, ...,Xn)에는 서서히 하강하는 전압을 인가하는 제1 단계; 및 주사전극들(Y1, ...,Yn)에는 서서히 하강하는 전압을 인가하면서, 유지전극들(X1, ...,Xn)에는 서서히 상승하는 전압을 인가하고, 제3 전극들에는 일정 전압을 인가하는 제2 단계를 포함한다. 일예로, 제 1 단계에서, 주사전극들(Y1, ...,Yn)에는 상승램프펄스를, 유지전극들(X1, ...,Xn)에는 하강램프펄스를, 제2 단계에서, 주사전극들(Y1, ...,Yn)에는 하강램프펄스를, 유지전극들(X1, ...,Xn)에는 상승램프펄스를 인가한다. 이와 같이 제1 단계에서, 주사전극과 유지전극 사이에 서로 상반되는 램프펄스를 인가함으로써, 주사전극과 유지전극 사이의 전위차를 크게 하여, 방전개시전압에 도달하도록 하는 것이다. 또한, 제2 단계에서도, 주사전극과 유지전극 사이에 서로 상반되는 램프펄스를 인가함으로써, 유지전극과 주사전극 사이의 전위차를 크게하여, 방전개시전압에 도달하도록 하는 것이다. 제1 단계 및 제2 단계에서, 어드레스 전극들(A1, ...,Am)에는 일정한 전압이 인가된다. 제1 단계에서, 주사전극, 유지전극, 어드레스 전극에 인가되는 전압으로 인하여, 각 전극에서의 전위차는 방전개시전압을 초과하여, 방전이 개시되며, 제2 단계에서, 주사전극, 유지전극, 어드레스 전극에 인가되는 전압으로 인하여, 각 전극에서의 전위차는 방전개시전압을 초과하여 방전이 개시된다.

도면을 참조하여 설명하면, 리셋 기간(PR)은, 제1 기간(T1) 내지 제4 기간(T4)을 포함한다. 제1 기간(T1)은, 유지전극들(X1, ...,Xn)에는 급격히 하강하는 전압을 인가하는 기간이다. 즉, 유지전극들(X1, ...,Xn)에는 접지전압(Vg)을 인가하다가 순간적으로 접지전압(Vg)보다 전위가 낮은 제1 전압(V1)을, 주사전극들(Y1, ...,Yn) 및 어드레스 전극들(A1, ...,Am)에는 접지전압(Vg)을 인가한다. 이렇게 함으로써, 유지전극과 주사전극 사이의 전위차가 커지게 된다. 도 7에서는 제1 기간(T1)의 상태를 도시하고 있다. AY는 어드레스 전극과 주사전극의 전위차를 나타내며, XY는 유지전극과 주사전극의 전위차를 나타내며, 마름모 형태의 직선들은 방전 개시전압을 나타낸 것이다. 각 전극 사이의 전위차가 마름모 영역 내부에 있다면 방전이 개시되지 않으며, 마름모 영역 외부에 있다면 방전이 개시되게 된다. 제1 기간(T1)에서, 유지전극의 전위가 접지전압(Vg)에서 제1 전압(V1)으로 하강하였으므로, 도 7과 같이 XY의 값은 음의 값을 가지며, 따라서 가로축의 역방향으로 전위차가 이동하는 것으로 도시된다. 제1 기간(T1)에서는 방전이 개시되지 않게 된다.

제2 기간(T2)은, 주사전극들(Y1, ...,Yn)에는 서서히 상승하는 전압을, 유지전극들(X1, ...,Xn)에는 서서히 하강하는 전압을 인가하는 기간이다. 즉, 주사전극들(Y1, ...,Yn)에는 상승램프펄스를, 유지전극들(X1, ...,Xn)에는 하강램프펄스를, 어드레스 전극들(A1, ...,Am)에는 접지전압(Vg)을 인가한다. 하강램프펄스의 최종 전압은 제2 전압(V2)이며, 상승램프펄스의 최종전압은 제3 전압(V3)을 갖는다. 이렇게 함으로써, 주사전극과 유지전극 사이의 전위차는 시간에 따라 점점 커지게 되며, 또한, 어드레스 전극과 주사전극 사이의 전위차도 커지게 된다. 도 7과 같이, XY의 값은 크기가 점점 커지는 음의 값을, AY의 값도 크기가 점점 커지는 음의 값을 가지게 된다. 따라서 도면과 같이 제2 기간(T2)의 전위차는 도시된다. 즉, 상승램프펄스 및 하강램프펄스의 인가로, 램프펄스 인가 초기에는 방전개시전압을 넘지 못하다가, 도 7과 같이 램프펄스 인가 후기에는 방전개시전압에 도달하여, 방전이 개시된다. 주사전극과 유지전극 사이에서, 주사전극과 어드레스 전극 사이에서 방전이 개시된다. 그 결과, 주사전극 및 어드레스 전극 부근에는 부극성의 벽전하가, 유지전극 부근에는 정극성의 벽전하가 쌓이게 된다.

제3 기간(T3)은, 유지전극들(X1, ...,Xn)에는 급격히 상승하는 전압을 인가 하면서, 주사전극들(Y1, ...,Yn)에는 급격히 하강하는 전압을 인가하는 기간이다. 즉, 유지전극들(X1, ...,Xn)에는 제2 전압(V2)에서부터 순간적으로 접지전압(Vg)을 인가하며, 주사전극들(Y1, ...,Yn)에는 정극성의 제3 전압(V3)에서부터 순간적으로 부극성의 제4 전압(V4)을 인가하며, 어드레스 전극들(A1, ...,Am)에는 접지전압(Vg)을 인가한다. 이렇게 함으로써, 유지전극과 주사전극 사이의 전위차가 커지게 된다. 도 7에서는 제3 기간(T3)의 상태를 도시하고 있다. 제3 기간(T3)에서, 유지전극의 전위가 제2 전압(V2)에서 접지전압(Vg)으로 급격히 상승하였고, 주사전극의 전위가 정극성의 제3 전압(V3)에서 부극성의 제4 전압(V4)으로 급격히 하강하였으므로, 도 7과 같이 XY의 값은 양의 값을 가지며, AY의 값도 양의 값을 갖는다. 따라서 도 7과 같이 도시되며, 이 경우에는 주로, 어드레스 전극과 주사전극 사이에 방전이 발생하게 된다. 주사전극과 어드레스 전극 부근에 쌓였던 부극성의 벽전하는 소거되기 시작한다.

제4 기간(T4)은, 주사전극들(Y1, ...,Yn)에는 서서히 하강하는 전압을, 유지전극들(X1, ...,Xn)에는 서서히 상승하는 전압을 인가하는 기간이다. 즉, 주사전극들(Y1, ...,Yn)에는 하강램프펄스를, 유지전극들(X1, ...,Xn)에는 상승램프펄스를, 어드레스 전극들(A1, ...,Am)에는 접지전압(Vg)을 인가한다. 하강램프펄스는 부극성의 제4 전압(V4)에서부터 하강하여 최종적으로 하강최저전압(Vnf)에 도달하며, 상승램프펄스는 접지전압(Vg)에서부터 상승하여 최종적으로 바이어스 전압(Vb)에 도달한다. 이렇게 함으로써, 주사전극과 유지전극 사이의 전위차는 시간에 따라 점점 커지게 되며, 또한, 어드레스 전극과 주사전극 사이의 전위차도 커지게 된다. 도 7과 같이, XY의 값은 크기가 점점 커지는 양의 값을, AY의 값도 크기가 점점 커지는 양의 값을 가지게 된다. 따라서 도면과 같이 제4 기간(T4)의 전위차가 도시된다. 즉, 상승램프펄스 및 하강램프펄스의 인가로, 램프펄스인가 초기에는 방전개시전압을 넘지 못하다가, 도 7과 같이 램프 인가 후기에는 방전개시전압에 도달하여, 방전이 개시된다. 주사전극과 유지전극 사이에서, 주사전극과 어드레스 전극 사이에서 방전이 개시된다. 그 결과, 전체 방전셀의 벽전하 상태는 초기화되며, 바이어스 전압(Vb) 및 하강최저전압(Vnf)의 전위에 따라, 소량의 벽전하가 각 전극 부근에 쌓이게 된다. 특히, 주사전극 부근에는 제2 기간(T2)에서 쌓였던 부극성의 벽전하가 쌓였다가 제3 기간(T3) 및 제4 기간(T4)에서는 소거되어, 소량의 부극성의 벽전하 또는 소량의 정극성의 벽전하가 남게 된다. 유지전극 부근에는 제2 기간(T2)에서 다량의 정극성의 벽전하가 쌓였다가, 제4 기간(T4)을 통해 소거되기 시작하면서, 소량의 정극성의 벽전하만 남게 된다.

리셋 기간(PR)에 상기와 같은 펄스를 인가하여, 구동하면, 유지전극과 주사전극 사이의 간격이 넓어져, 방전개시전압이 증가하는 도 2(b)의 같은 경우에도, 안정적으로 리셋 방전이 수행되게 된다.

어드레스 기간(PA)에, 주사전극들(Y1, ...,Yn)에는 하이레벨(Vsch)을 유지하다가 순간적으로 로우레벨*Vscl)을 갖는 주사펄스를 순차적으로 인가한다. 유지전극들(X1, ...,Xn)에는 바이어스 전압(Vb)을 계속 인가하며, 어드레스 전극들(A1, ...,Am)에는 상기 주사펄스에 맞춰, 정극성의 어드레스 전압(Va)을 갖는 어드레스 펄스를 인가한다. 어드레스 펄스에서의 정극성의 어드레스 전압(Va)은 켜져야 할 방전셀을 선택하도록 선택적으로 인가한다. 주사펄스와 어드레스 펄스의 인가로 인하여, 주사전극과 어드레스 전극 사이에는 어드레스 방전이 수행되며, 어드레스 방전이 수행된 방전셀의 주사전극 부근에는 정극성의 벽전하가, 유지전극 부근에는 부극성의 벽전하가 쌓이게 된다.

유지 기간(PS)에, 하이레벨(Vs) 및 로우레벨(Vg)을 교대로 갖는 유지펄스가 주사전극들(Y1, ...,Yn) 및 유지전극들(X1, ...,Xn)에 교호하게 인가된다. 각 서브필드에 할당된 계조 가중치에 따는 횟수의 유지방전이 수행되도록 유지펄스가 인가된다. 주사전극에 유지펄스의 하이레벨(Vs)이 인가되고, 유지전극에 유지펄스의 로우레벨(Vg)이 인가되면, 주사전극과 유지전극 사이에서 유지방전이 수행되며, 주사전극 부근에는 부극성의 벽전하가, 유지전극 부근에는 정극성의 벽전하가 쌓이게 된다. 유지전극에 유지펄스의 하이레벨(Vs)이 인가되고, 주사전극에 유지펄스의 로우레벨(Vg)이 인가되면, 주사전극과 유지전극 사이에서 유지방전이 수행되며, 유지전극 부근에는 부극성의 벽전하가, 주사전극 부근에는 정극성의 벽전하가 쌓이게 된다.

상기한 바와 같은 본 발명의 따르면, 다음과 같은 효과를 얻을 수 있다.

본 발명의 플라즈마 디스플레이 패널의 구동방법에 의하면, 플라즈마 디스플레이 패널에서, 주사전극과 유지전극 사이의 간격이 넓어져, 방전개시전압이 커지는 경우에도, 방전셀 내에서 안정적으로 방전이 수행되게 된다. 이는 어드레스 방전 및 유지방전의 안정화로 이어지게 된다. 한편, 플라즈마 디스플레이 패널의 주 사전극과 유지전극 사이의 간격을 적절하게 넓힐 수 있어, 방전 공간의 확대로, 유지방전에서의 휘도가 향상되며, 이는 결국, 계조 표현시 전체 휘도의 향상으로 이어지게 된다.

본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims

복수개의 전극들을 구비하는 플라즈마 디스플레이 패널의 구동방법에 있어서,

계조 표현을 위해, 단위 프레임은 복수개의 서브필드를 포함하고, 각 서브필드는 리셋 기간, 어드레스 기간 및 유지 기간을 포함하며,

상기 리셋 기간은,

상기 복수개의 전극들 중 제1 전극들에 서서히 상승하는 전압을 인가하며, 상기 제1 전극들과 나란한 제2 전극들에 서서히 하강하는 전압을 인가하고, 상기 제1 전극들 및 제2 전극들과 교차하는 제3 전극들에는 일정 전압을 인가하는 제1 단계; 및

상기 제1 전극들에는 서서히 하강하는 전압을 인가하며, 상기 제2 전극들에는 서서히 상승하는 전압을 인가하고, 상기 제3 전극들에는 상기 일정 전압을 인가하는 제2 단계;를 포함하는 플라즈마 디스플레이 패널의 구동방법.
제1항에 있어서,

상기 제1 단계 전에, 상기 제2 전극들에는 급격히 하강하는 전압을 인가하는 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동방법.
제1항 또는 제2항에 있어서,

상기 제1 단계와 제2 단계 사이에, 상기 제1 전극들에는 급격히 하강하는 전압을 인가하면서, 상기 제2 전극들에는 급격히 상승하는 전압을 인가하는 단계를 더 포함하는 플라즈마 디스플레이 패널의 구동방법.
제1항에 있어서, 상기 제1 단계에서,

상기 제1 내지 제3 전극 사이의 전위차가 방전개시전압을 넘도록, 상기 제1 전극 및 제2 전극에 전압을 각각 인가하는 플라즈마 디스플레이 패널의 구동방법.
제1항에 있어서, 상기 제2 단계에서,

상기 제1 내지 제3 전극 사이의 전위차가 방전개시전압을 넘도록, 상기 제1 전극 및 제2 전극에 전압을 각각 인가하는 플라즈마 디스플레이 패널의 구동방법.
제1항에 있어서, 상기 어드레스 기간에,

상기 제1 전극들에 주사펄스를 순차적으로 인가하면서, 상기 제3 전극들에 상기 주사펄스에 맞춰 어드레스 펄스를 인가하는 플라즈마 디스플레이 패널의 구동방법.
제1항에 있어서, 상기 유지 기간에,

상기 제1 전극들 및 제2 전극들에 유지펄스를 교호하게 인가하는 플라즈마 디스플레이 패널의 구동방법.
제6항에 있어서, 상기 어드레스 기간에,

상기 제2 전극들에는 바이어스 전압을 인가하는 플라즈마 디스플레이 패널의 구동방법.