KR100787445B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100787445B1
KR100787445B1 KR1020060020401A KR20060020401A KR100787445B1 KR 100787445 B1 KR100787445 B1 KR 100787445B1 KR 1020060020401 A KR1020060020401 A KR 1020060020401A KR 20060020401 A KR20060020401 A KR 20060020401A KR 100787445 B1 KR100787445 B1 KR 100787445B1
Authority
KR
South Korea
Prior art keywords
discharge
sustain
electrode lines
cell group
discharge cell
Prior art date
Application number
KR1020060020401A
Other languages
English (en)
Other versions
KR20070090545A (ko
Inventor
이주열
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020060020401A priority Critical patent/KR100787445B1/ko
Priority to JP2007024529A priority patent/JP2007241255A/ja
Priority to US11/680,564 priority patent/US20070205965A1/en
Priority to CNA2007100861068A priority patent/CN101030351A/zh
Priority to EP07103287A priority patent/EP1830341A1/en
Publication of KR20070090545A publication Critical patent/KR20070090545A/ko
Application granted granted Critical
Publication of KR100787445B1 publication Critical patent/KR100787445B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02—Electroplating of selected surface areas
    • C25D5/022—Electroplating of selected surface areas using masking means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/299—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using alternate lighting of surface-type panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Abstract

본 발명은, 유지방전 및 리셋 방전이 안정적으로 수행되도록 하는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위하여, 본 발명은, 일 방향으로 연장되는 제1 전극 라인들과, 제 1전극 라인들 사이에 배치되며 제1 전극 라인들에 나란히 연장되는 제2 전극 라인들과, 제1 전극들 및 제2 전극들에 교차하여 연장되는 제3 전극 라인들을 구비하고, 그 교차하는 영역에서 방전셀이 정의되는 플라즈마 디스플레이 패널에 대하여, 켜져야 할 방전셀을 선택하는 어드레싱 및 어드레싱된 방전셀에서 유지방전이 수행되고, 어드레싱시 제2 전극 라인들은 주사펄스가 인가되는 주사전극 라인으로 공용되는 플라즈마 디스플레이 패널의 구동방법에 있어서, 제2 전극 라인들 배열순서에 따라 홀수 라인들 및 짝수 라인들로 구분하고, 홀수 라인들 및 짝수 라인들에 의해 정의되는 방전셀 그룹을 각각 제1 방전셀 그룹 및 제2 방전셀 그룹으로 하며, 제1 방전셀 그룹을 어드레싱하는 제1 어드레스 단계; 제1 어드레스 단계에서 어드레싱된 방전셀에서 유지방전을 수행하는 제1 유지방전 단계; 제2 방전셀 그룹을 어드레싱하는 제2 어드레스 단계; 및 제1 어드레스 단계 및 제2 어드레스 단계에서 어드레싱된 방전셀에서 유지방전을 수행하는 제2 유지방전 단계;로 구동되는 플라즈마 디스플레이 패널의 구동방법을 제공한다.

Description

플라즈마 디스플레이 패널의 구동방법{Driving method of plasma display panel}
도 1은 본 발명의 구동방법이 플라즈마 디스플레이 패널의 전극 배치도이다.
도 2는 본 발명과 관련하여 화상을 표시하는 단위 프레임을 도시한 도면이다.
도 3a 내지 도 3c는 도 2의 서브필드 중 제8 서브필드를 자세히 도시한 도면이다.
도 4는 본 발명의 플라즈마 디스플레이 패널의 구동방법이 적용될 수 있는 플라즈마 디스플레이 장치를 간략히 도시한 블록도이다.
도 5는 본 발명의 일실시예로서, 구동 신호를 도시한 타이밍도이다.
도 6은 본 발명의 다른 실시예로서, 구동 신호를 도시한 타이밍도이다.
도 7은 본 발명의 다른 실시예로서, 구동 신호를 도시한 타이밍도이다.
<도면의 주요 부분에 대한 부호의 설명>
A1, ...,Am...어드레스 전극 라인들,
X1, ...,Xn...유지전극 라인들,
Y1, ...,Yn-1...주사전극 라인들,
G1, G2...제1, 제2 방전셀 그룹,
PR1,PR2 ...제1 및 제2 리셋 기간,
PA1, PA2...,제1 및 제2 어드레스 기간,
PS1, PS2, PS3...제1, 제2 및 제3 유지 기간,
Vg...제1 전압, Vx...제2 전압,
Vb...제3 전압, Vset...리셋펄스의 하이레벨,
Vsch...주사펄스의 하이레벨, Vs...유지펄스의 하이레벨.
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로서, 더 상세하게는 본 발명은, 유지방전과 리셋 방전을 안정적으로 수행하는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
근래에 들어 종래의 음극선관 디스플레이 장치를 대체하는 것으로 주목받고 있는 플라즈마 디스플레이 패널(plasma display panel)은, 복수개의 전극이 형성된 두 기판 사이에 방전가스가 봉입된 후 방전 전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 원하는 화상을 얻는 장치이다.
플라즈마 디스플레이 패널의 구동방식은 복수개의 전극들이 교차하는 영역인 방전셀에서 유지방전이 수행되도록 하는 방식을 채택하고 있으며, 이와 관련하여서는 다양한 구동방식이 사용되고 있는 실정이다. 예를 들면, 복수개의 전극들 중 주 사전극 라인들에 순차적으로 주사펄스를 인가하여 어드레싱을 하는 프로그레시브(progressive) 방식이 있으며, 주사전극 라인들을 홀수(odd) 라인들과 짝수(even) 라인들로 나누어 홀수 라인들에 먼저 주사펄스를 인가한 후, 짝수 라인들에 주사펄스를 인가하는 인터레이스(interlace) 방식이 있다.
한편, 인터레이스 방식의 일예로는 한국특허공개공보 제2002-0096828호에 개시된 Alis(Alternate Lighting of Surfaces) 방식이 있다. 상기의 Alis 방식은 프로그래시브 방식에 비해 표시 품질이 떨어지는 점을 개선하기 위하여, 복수개의 전극 라인들 중 유지전극 라인들의 홀수 라인들에 해당하는 방전셀에서는 리셋 방전이 수행되도록 하고, 복수개의 전극 라인들 중 유지전극 라인들의 짝수 라인들에 해당하는 방전셀에서는 리셋 방전이 수행되지 않도록 하여, 어드레싱(어드레스 방전)시 순차적으로 어드레스 방전을 수행하도록 함으로써, 인터레이스 방식의 단점을 해결하는 것이었다.
그러나 이와 같은 Alis 방식에 따르면, 유지전극 라인들 중 홀수 라인들에 의해 형성되는 방전셀들(이하에서는 제1 방전셀 그룹이라 함)에서는 어드레스 방전 후, 유지전극 라인들 중 짝수 라인들에 의해 형성되는 방전셀들(이하에서는 제2 방전셀 그룹이라 함)이 모두 어드레스 방전이 수행된 후에야 유지방전이 수행되므로, 어드레스 방전과 유지방전 사이의 대기 시간이 길어, 첫 유지방전이 안정적으로 수행되지 못한다는 단점이 있다. 또한, 제2 방전셀 그룹의 리셋 방전은, 전 서브필드에서 유지방전 후, 제1 방전셀 그룹의 리셋 방전 및 어드레스 방전이 수행된 후에야 수행되므로, 그 대기시간이 길어, 리셋 방전이 안정적으로 수행되지 못하게 되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여, 본 발명은, Alis 구동방식에 있어서, 안정적으로 유지방전 및 리셋 방전이 수행되도록 하는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것을 목적으로 한다.
본 발명은, 일 방향으로 연장되는 제1 전극 라인들과, 제 1전극 라인들 사이에 배치되며 제1 전극 라인들에 나란히 연장되는 제2 전극 라인들과, 제1 전극들 및 제2 전극들에 교차하여 연장되는 제3 전극 라인들을 구비하고, 그 교차하는 영역에서 방전셀이 정의되는 플라즈마 디스플레이 패널에 대하여, 켜져야 할 방전셀을 선택하는 어드레싱 및 어드레싱된 방전셀에서 유지방전이 수행되고, 어드레싱시 제2 전극 라인들은 주사펄스가 인가되는 주사전극 라인으로 공용되는 플라즈마 디스플레이 패널의 구동방법에 있어서,
제2 전극 라인들 배열순서에 따라 홀수 라인들 및 짝수 라인들로 구분하고, 홀수 라인들 및 짝수 라인들에 의해 정의되는 방전셀 그룹을 각각 제1 방전셀 그룹 및 제2 방전셀 그룹으로 하며,
제1 방전셀 그룹을 어드레싱하는 제1 어드레스 단계; 제1 어드레스 단계에서 어드레싱된 방전셀에서 유지방전을 수행하는 제1 유지방전 단계; 제2 방전셀 그룹을 어드레싱하는 제2 어드레스 단계; 및 제1 어드레스 단계 및 제2 어드레스 단계에서 어드레싱된 방전셀에서 유지방전을 수행하는 제2 유지방전 단계;로 구동되는 플라즈마 디스플레이 패널의 구동방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 제1 어드레스 단계 전에, 제1 방전셀 그룹을 초기화 하는 제1 리셋 단계; 및 제2 어드레스 단계 전에, 제2 방전셀 그룹을 초기화하는 제2 리셋 단계;로 더 구동될 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 화상을 표시하는 단위 프레임이 복수개의 서브필드를 구비하고, 각 서브필드는 제1 리셋 단계, 제1 어드레스 단계, 제1 유지 단계, 제2 리셋 단계, 제2 어드레스 단계 및 제2 유지 단계를 구비하는 것이 바람직하다.
이러한 본 발명의 또 다른 특징에 의하면, 바로 이전 서브필드의 제2 어드레스 단계에서 어드레싱된 제2 방전셀 그룹에 속하는 방전셀은, 당해 서브필드의 제1 유지 단계에서 유지방전을 수행한다.
이러한 본 발명의 또 다른 특징에 의하면, 제1 유지 단계에서, 유지방전의 횟수는 소정 횟수이며, 제1 유지 단계 및 제2 유지 단계에서 수행되는 유지방전의 합은 각 서브필드에 할당된 계조 가중치에 해당하는 것이 바람직하다.
이러한 본 발명의 또 다른 특징에 의하면, 복수개의 서브필드 중 적어도 하나는, 제1 방전셀 그룹에 비해 제2 방전셀 그룹에서 소정 횟수의 유지방전이 덜 수행되는 것을 보정하도록, 제2 방전셀 그룹에서만 소정 횟수의 유지방전이 수행되는 제3 유지 단계를 더 구비할 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 복수개의 서브필드 중 마지막 서브필드가 제3 유지 단계를 구비할 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 제3 유지 단계는 제2 유지 단계 전에 수행될 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 제3 유지 단계는 제2 유지 단계 후에 수행될 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 제1 리셋 단계에, 제2 전극 라인들에는 상승펄스 및 하강펄스로 이루어진 리셋펄스가 인가되고, 상승펄스 인가시에, 제1 방전셀 그룹의 제1 전극 라인들에는 리셋 방전이 수행되도록 제1 전압을 인가하고, 제2 방전셀 그룹의 제1 전극 라인들에는 리셋 방전이 수행되지 않도록 제1 전압보다 전압레벨이 높은 제2 전압을 인가할 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 하강펄스 인가시에, 제1 방전셀 그룹의 제1 전극 라인들에는 제1 전압보다 전압레벨이 높은 정극성의 제3 전압이 인가되고, 제2 방전셀 그룹의 제1 전극 라인들에는 제1 전압이 인가될 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 제1 어드레스 단계에, 제1 방전셀 그룹에서 어드레스 방전이 수행되도록, 제2 전극 라인들에는 순차적으로 주사펄스가 인가되고, 제3 전극 라인들에는 표시 데이터 신호가 인가될 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 제1 유지 단계에, 어드레싱된 방전셀에서 소정 횟수의 유지방전이 수행되도록, 제1 전극 라인들 및 제2 전극 라인들에는 유지펄스가 교호하게 인가된다.
이러한 본 발명의 또 다른 특징에 의하면, 제2 리셋 단계에, 제2 전극 라인들에는 상승펄스 및 하강펄스로 이루어진 리셋펄스가 인가되고, 상승펄스 인가시 에, 제2 방전셀 그룹의 제1 전극 라인들에는 리셋 방전이 수행되도록 제1 전압을 인가하고, 제1 방전셀 그룹의 제1 전극 라인들에는 리셋 방전이 수행되지 않도록 제1 전압보다 전압레벨이 높은 제2 전압을 인가한다.
이러한 본 발명의 또 다른 특징에 의하면, 하강펄스 인가시에, 제2 방전셀 그룹의 제1 전극 라인들에는 제1 전압보다 전압레벨이 높은 정극성의 제3 전압이 인가되고, 제1 방전셀 그룹의 제1 전극 라인들에는 제1 전압이 인가될 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 제2 어드레스 단계에, 제2 방전셀 그룹에서 어드레스 방전이 수행되도록, 제2 전극 라인들에는 순차적으로 주사펄스가 인가되고, 제3 전극 라인들에는 표시 데이터 신호가 인가된다.
이러한 본 발명의 또 다른 특징에 의하면, 제2 유지 단계에, 어드레싱된 방전셀에서 유지방전이 수행되도록, 제1 전극 라인들 및 제2 전극 라인들에는 유지펄스가 교호하게 인가된다.
이러한 본 발명의 또 다른 특징에 의하면, 주사전극 라인들에는 순차적으로 하이레벨 및 로우레벨을 갖는 유지펄스가 인가되고, 제1 방전셀 그룹의 유지전극 라인들에는 순차적으로 하이레벨 및 로우레벨을 갖는 유지펄스가 인가되며, 제2 방전셀 그룹의 유지전극 라인들에는 순차적으로 로우레벨 및 하이레벨을 갖는 유지펄스가 인가된다.
이러한 본 발명의 또 다른 특징에 의하면, 상승펄스 및 하강펄스 인가 전에, 제1 전극 라인들 또는 제2 전극 라인들에는 방전셀 내의 유지방전을 소거하는 소거펄스가 더 인가될 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 소정 횟수는 1회인 것이 바람직하다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.
도 1은 본 발명의 구동방법이 플라즈마 디스플레이 패널의 전극 배치도이다.
도면을 참조하여 설명하면, 제1 전극 라인들(X1, ...,Xn)이 패널의 가로 방향으로 연장되며, 제2 전극 라인들(Y1, ...,Yn-1)이 제1 전극 라인들(X1, ...,Xn) 사이에 제1 전극 라인들(X1, ...,Xn)이 연장되는 방향과 평행하게(패널의 가로 방향으로) 연장된다. 제3 전극 라인들(A1, ...,Am)은 제1 전극 라인들(X1, ...,Xn) 및 제2 전극 라인들(Y1, ...,Yn-1)과 교차하는 방향으로(패널의 세로 방향으로) 연장된다. 제1 전극 라인들(X1, ...,Xn) 내지 제3 전극 라인들(A1, ...,Am)이 교차하는 영역에서 방전셀들이 정의된다. 이하에서는 제1 전극 라인들(X1, ...,Xn)을 유지전극 라인들로, 제2 전극 라인들(Y1, ...,Yn-1)을 주사전극 라인들로, 제3 전극 라인들(A1, ...,Am)을 어드레스 전극 라인들이라 한다. 본 발명의 구동방법은 Alis 구동 방식을 채용하고 있으므로, 주사전극 라인들(Y1, ...Yn-1)이 유지전극 라인들(X1, ...,Xn) 사이에 배치된다. 이와 같은 배치는 주사전극 라인들(Y1, ...Yn-1)의 수를 줄일 수 있으며, 방전셀의 사이즈를 줄일 수 있어, 고 화질의 플라즈마 디스플레이 패널을 구현하는데 적합할 수 있다. 도면에서는, n*m 개의 방전셀들이 형성되는 것으로 도시되고 있다.
한편, 유지전극 라인들 중 홀수 라인들(X1, X3, ...,Xn-1; XG1)에 의해 형성 되는 방전셀을 그룹화하여 이를 제1 방전셀 그룹(G1)이라 하고, 유지전극 라인들 중 짝수 라인들(X2, X4, ...,Xn; XG2)에 의해 형성되는 방전셀을 그룹화하여 제2 방전셀 그룹(G2)이라 한다. 즉, 유지전극 라인들 중 제1 유지전극 라인(X1), 제3 유지전극 라인(X3) 내지 제n-1 유지전극 라인(Xn-1)들에 의해 형성되는 방전셀들은 제1 방전셀 그룹(G1)이라 하며, 이에 대한 일예로, C(1,1)가 도시되고 있다. 한편, 유지전극 라인들 중 제2 유지전극 라인(X2), 제4 유지전극 라인(X4) 내지 제n 유지전극 라인(Xn)들에 의해 형성되는 방전셀들은 제2 방전셀 그룹(G2)이라 하며, 이에 대한 일예로 C(2,3)가 도시되고 있다. 본 발명의 구동방법에서는 제1 방전셀 그룹(G1)과 제2 방전셀 그룹(G2)에서 별도의 리셋, 어드레싱 및 유지방전이 수행되도록 한다. 이와 관련한 구동방법은 후술하기로 한다.
한편, 플라즈마 디스플레이 패널의 구조의 일예를 설명하면, 플라즈마 디스플레이 패널은 전면 기판 및 후면 기판과, 전면기판 및 후면기판 사이에 어드레스 전극 라인들과, 유전체층과, 주사전극 라인들, 유지전극 라인들, 형광체층, 격벽 및 일산화마그네슘 (MgO) 보호층이 마련되어 있다.
어드레스 전극 라인들은 후면기판의 앞쪽에 일정한 패턴으로 형성된다. 후방유전체층은 어드레스 전극 라인들의 앞쪽에 도포된다. 후방유전체층의 앞쪽에는 격벽들이 어드레스 전극 라인들과 평행한 방향으로 형성된다. 이 격벽들은 각 방전셀의 방전 영역을 구획하고, 각 방전셀 사이의 광학적 간섭을 방지하는 기능을 한다. 형광체층은 격벽들 사이에서 어드레스 전극 라인들 상의 후방유전체층의 앞에 도포되며, 순차적으로 적색발광 형광체층, 녹색발광 형광체층, 청색발광 형광체층이 배 치된다.
유지전극 라인들과 주사전극 라인들은 어드레스 전극 라인들과 직교되도록 전면기판의 뒤쪽에 일정한 패턴으로 형성된다. 각 유지전극과 각 주사전극은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인과 전도도를 높이기 위한 금속 전극(버스 전극) 라인이 결합되어 형성될 수 있다. 전방유전체층은 유지전극 라인들과 주사전극 라인들의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널을 보호하기 위한 보호층 예를 들어, 일산화마그네슘(MgO)층은 전방유전체층의 뒤쪽에 전면 도포되어 형성된다. 방전 공간에는 플라즈마 형성용 가스가 밀봉된다.
상기에서 설명한 플라즈마 디스플레이 패널의 구조는 일 예에 불과하며, 본 발명의 플라즈마 디스플레이 패널의 구동방법이 적용되기 위한 플라즈마 디스플레이 패널은 상기 구조에 한정되지 않는다. 즉, 서로 나란한 주사전극 라인들 및 유지전극 라인들과, 상기 주사전극 라인들 및 유지전극 라인들에 교차하여 연장되는 어드레스 전극 라인들을 구비하면 충분하다 할 것이다.
도 2는 본 발명과 관련하여 화상을 표시하는 단위 프레임을 도시한 도면이다.
참조하여 설명하면, 화상을 표시하는 단위 프레임은 복수개의 서브필드로 나뉜다. 단위 프레임은 도면과 같이 8개의 서브필드를 구비할 수 있으며, 각 서브필드는 제1 리셋 기간(PR1), 제1 어드레스 기간(PA1), 제1 유지 기간(PS1), 제2 리셋 기간(PR2), 제2 어드레스 기간(PA2) 및 제2 유지 기간(PS2)을 구비할 수 있다.
제1 리셋 기간(PR1)은 전체 방전셀 중 상기 제1 방전셀 그룹(G1)에 속하는 방전셀 전체를 초기화하는 기간이며, 제1 어드레스 기간(PA1)은 제1 방전셀 그룹(G1)에 속하는 방전셀을 어드레싱하는 기간으로, 제1 방전셀 그룹(G1)에 속하는 방전셀 중 켜져야 할 방전셀과 켜지지 않아야 할 방전셀을 구분하는 기간이며, 제1 유지 기간(PS1)은 제1 어드레스 기간(PA1)에서 선택된(어드레싱된) 방전셀에서 소정 횟수의 유지방전이 수행되도록 하는 기간이다. 여기서 소정 횟수는 설계자의 의도에 따라 조정이 가능하다. 제1 리셋 기간(PR1) 중에 제2 방전셀 그룹(G2)에 속하는 방전셀 전체는 초기화 되지 않으며, 제1 어드레스 기간(PA1) 중에, 제2 방전셀 그룹(G2)에 속하는 방전셀에서는 초기화가 수행되지 않아 어드레싱이 수행되지 않는다. 따라서 제1 유지 기간(PS1)에 제2 방전셀 그룹(G2)에서는 유지방전이 수행되지 않게 된다.
제2 리셋 기간(PR2)은 전체 방전셀 중 상기 제2 방전셀 그룹(G2)에 속하는 방전셀 전체를 초기화하는 기간이며, 제2 어드레스 기간(PA2)은 제2 방전셀 그룹(G2)에 속하는 방전셀을 어드레싱하는 기간으로, 제2 방전셀 그룹(G2)에 속하는 방전셀 중 켜져야 할 방전셀과 켜지지 않아야 할 방전셀을 구분하는 기간이며, 제2 유지 기간(PS2)은 제1 어드레스 기간(PA1) 및 제2 어드레스 기간(PA2)에서 선택된(어드레싱된) 방전셀에서 소정 횟수의 유지방전이 수행되도록 하는 기간이다. 제1 방전셀 그룹(G1)은 제2 리셋 기간(PR2) 및 제2 어드레스 기간(PA2)에서 각각 초기화 및 어드레싱이 수행되지 않는다.
본 발명의 구동방법은 종래와 달리, 각 서브필드가, 제1 어드레스 기간(PA1) 및 제2 리셋 기간(PR2) 사이에 제1 유지 기간(PS1)을 구비함으로써, 제1 방전셀 그룹(G1)이 제1 어드레스 기간(PA1)에 어드레싱된 후에, 바로 제1 유지 기간(PS1)에서 소정 횟수의 유지방전을 수행한 후에, 제2 유지 기간(PS2)에서 다시 유지방전을 수행함으로써, 어드레싱 후 유지 기간이 수행되는 대기 시간을 줄일 수 있게 된다. 따라서 종래에 비해 유지방전이 안정적으로 수행된다. 또한, 종래에는 제1 유지 기간(PS1)이 없어, 제2 유지 기간(PS2)에서 제2 방전셀 그룹(G2)에서 유지방전이 수행된 후, 다음 서브필드의 제2 리셋 기간(PR2)까지의 기간이 길어 제2 방전셀 그룹(G2)에서 리셋 방전이 안정적으로 수행되지 않았으나, 본 발명에서는 각 서브필드가 제1 유지 기간(PS1)을 구비함으로써, 당해 서브필드의 제2 유지 기간(PS2)에서 유지방전이 수행되는 제2 방전셀 그룹(G2)의 방전셀이, 다음 서브필드의 제1 유지 기간(PS1)에서, 유지방전이 수행된 후에 제2 리셋 기간(PR2)에서 초기화되므로, 유지방전과 리셋 방전 사이의 대기 시간일 줄어, 리셋 방전이 안정적으로 수행되게 된다.
도면에서는 단위 프레임을 8개의 서브필드(SF1~SF8)로 나누고, 각 서브필드의 계조 가중치를 제1 서브필드(SF1)부터 제8 서브필드(SF8)까지 1T,2T,...128T 과 같이 할당하였으나, 이는 일예에 불과하며, 이에 한정되지 않는다. 즉, 단위 프레임의 서브필드 수는 8개 보다 적거나 많을 수 있으며, 서브필드 별 계조 가중치의 할당도 예시된 것과 달리 설계 사양에 따라 변경할 수 있다.
도 3a 내지 도 3c는 도 2의 서브필드 중 제8 서브필드를 자세히 도시한 도면이다.
도 3a에서 G1 및 G2는 제1 방전셀 그룹(G1) 및 제2 방전셀 그룹(G2)을 각각 나타낸다. 제1 리셋 기간(PR1), 제1 어드레스 기간(PA1) 및 제1 유지 기간(PS1)에서, 제1 방전셀 그룹(G1)은 각각 리셋 방전, 어드레스 방전 및 유지방전이 수행될 수 있으며(도면에서는 빗금으로 도시), 제2 방전셀 그룹(G2)은 각각 리셋 방전, 어드레스 방전 및 유지방전이 수행되지 않는다. 다만, 전 서브필드(제7 서브필드)에서, 제2 방전셀 그룹(G2)에 속하는 방전셀에서 제2 어드레스 기간(PA2) 및 제2 유지 기간(PS2)에서 각각 어드레스 방전 및 유지방전이 수행된 경우에는, 제8 서브필드(SF8)의 제1 유지 기간(PS1)에서, 소정 횟수의 유지방전이 수행될 수 있을 것이다. 제2 리셋 기간(PR2), 제2 어드레스 기간(PA2)에서 제2 방전셀 그룹(G2)이 각각 리셋 방전 및 어드레스 방전이 각각 수행되며, 제1 방전셀 그룹(G1)은 각각 리셋 방전 및 어드레스 방전이 수행되지 않는다. 제2 유지 기간(PS2)은 제1 어드레스 기간(PA1) 및 제2 어드레스 기간(PA2)에서 어드레싱된 셀에서 방전셀 그룹에 관계없이 유지방전이 수행된다. 제8 서브필드(SF8)에 할당된 계조 가중치가 128이라하고, 제1 유지 기간(PS1)에서 수행되는 유지방전의 소정횟수가 1이라 한다면, 제2 유지 기간(PS2)에서 수행되는 유지방전의 횟수는 127회가 될 것이다. 즉, 제2 유지 기간(PS2)에서 수행되는 유지방전의 횟수는, 각 서브필드에 할당된 계조 가중치에서 제1 유지 기간(PS1)에서 수행되는 소정 횟수의 유지방전 횟수를 차감한 것이다.
한편, 도 3b 및 도 3c는 제1 방전셀 그룹(G1)에서 소정 횟수의 유지방전이 더 수행되는 것을 방지하기 위하여, 소정 횟수의 유지방전이 제2 방전셀 그룹(G2)에서만 수행되도록 하는 제3 유지 기간(PS3)을 제8 서브필드(SF8)가 더 구비하는 것을 도시하고 있다. 제3 유지 기간(PS3)은, 전체 서브필드 중 적어도 어느 하나의 서브필드에 구비되는 것으로 충분하나, 제8 서브필드(SF8)에 구비되는 것이 바람직하다. 각 서브필드에서, 제1 방전셀 그룹(G1)의 유지방전이 제1 유지 기간(PS1)에서 소정 횟수 만큼 더 수행되나, 이는 당해 서브필드 이후의 서브필드의 제1 유지 기간(PS1)에서, 제2 방전셀 그룹(G2)이 유지방전이 수행됨으로써, 보상되게 된다. 그러나, 마지막 서브필드(제8 서브필드(SF8)) 이후에는 제2 방전셀 그룹(G2)에서 이와 같은 보상이 수행되지 못하므로, 이를 보상하기 위한 제3 유지 기간(PS3)을 별도로 마지막 서브필드(제8 서브필드(SF8))에 구비하는 것이 바람직하다. 한편, 제8 서브필드(SF8)의 제2 방전셀 그룹(G2)의 소정 횟수의 유지방전의 보상은, 다음 프레임의 제1 서브필드의 제1 유지 기간(PS1)에서 자연적으로 보상된다고 볼 수도 있을 것이므로, 제3 유지 기간(PS3)의 구비여부는 설계자의 의도에 따라 선택적으로 구비할 수 있을 것이다.
도 3b 및 도 3c는 제3 유지 기간(PS3)의 위치를 각각 제2 유지 기간(PS2) 전에, 제2 유지 기간(PS2) 후에 배치한 것을 보여준다. 제3 유지 기간(PS3)에서는 제1 유지 기간(PS1)에서 제1 방전셀 그룹(G1)에서 수행되는 소정 횟수와 동일한 횟수의 유지방전이 수행된다. 도 3b 및 도 3c는 도 3a와 같이, 제1 리셋 기간(PR1), 제1 어드레스 기간(PA1), 제1 유지 기간(PS1), 제2 리셋 기간(PR2), 제2 어드레스 기간(PA2), 제2 유지 기간(PS2)을 동일하게 구비한다. 도 3b 및 도 3c와 관련하여, 제3 유지 기간(PS3)에 인가되는 구동 파형은 이하에서 후술하기로 한다.
도 4는 본 발명의 플라즈마 디스플레이 패널의 구동방법이 적용될 수 있는 플라즈마 디스플레이 장치를 간략히 도시한 블록도이다.
도면을 참조하여 설명하면, 일단 도 4의 플라즈마 디스플레이 장치는, 영상처리부(300), 논리제어부(302), Y 구동부(304), 어드레스 구동부(306), X 구동부(308) 및 플라즈마 표시 패널(1)을 구비한다.
영상처리부(300)는 외부로부터 PC 신호, DVD 신호, 비디오 신호, TV 신호등의 외부 영상신호를 입력받아 아날로그 신호를 디지털 신호로 변환하고, 디지털 신호를 영상 처리하여 내부 영상신호로 출력한다. 내부 영상신호는 각각 8비트의 적색(R), 녹색(G), 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들이다.
논리제어부(302)는 영상처리부(300)로부터의 내부 영상신호를 입력받아 감마보정, APC(Automatic Power Control)단계 등을 거쳐 각각, Y 구동 제어신호(SY)와, A 구동 제어신호(SA)와, X 구동 제어신호(SX)를 출력한다.
Y 구동부(304)는 논리제어부(302)로부터의 Y 구동 제어신호(SY)를 입력받아 주사전극 라인들(Y1, ...,Yn-1)에 구동신호를 인가하며, 어드레스 구동부(306)는 논리제어부(302)로부터의 어드레스 구동 제어신호(SA)를 입력받아 어드레스 전극 라인들(A1, ... ,Am))에 구동신호를 인가하고, X 구동부(308)는 논리제어부(302)로부터 X 구동 제어신호(SX)를 유지전극 라인들(X1, ..., Xn)에 구동신호를 인가한다.
Y 구동부(304)는 제1 리셋 기간(PR1) 및 제2 리셋 기간(PR2)에 주사전극 라인들(Y1, ...,Yn-1)에 리셋펄스를 인가한다. 리셋펄스는 상승펄스 및 하강펄스로 구성되며, 상승펄스 및 하강펄스는 램프펄스 형태로 인가될 수 있다. 리셋 펄스에 의해 제1 방전셀 그룹(G1) 또는 제2 방전셀 그룹(G2)의 방전셀 내의 벽전하가 쌓이거나 소거되면서 방전셀이 초기화된다. 또한 제1 어드레스 기간(PA1) 및 제2 어드레스 기간(PA2)에 하이레벨(Vs)을 유지하다가 순차적으로 로우레벨(Vg)을 갖는 주사펄스를 인가하며, 제1 유지 기간(PS1), 제2 유지 기간(PS2) 및 제3 유지 기간(PS3)에 하이레벨(Vs) 및 로우레벨(Vg)을 갖는 유지펄스를 인가한다.
어드레스 구동부(306)는 제1 어드레스 기간(PA1) 및 제2 어드레스 기간(PA2)에 상기 주사펄스에 맞춰 하이레벨(Vs)을 갖는 표시 데이터 신호를 어드레스 전극 라인들(A1, ...,Am)에 인가한다. 표시 데이터 신호 및 주사펄스에 의해 어드레스 방전이 수행된다.
X 구동부(308)는, 유지전극 라인들(X1, ...,Xn)에 제1 리셋 기간(PR1)에 제1 방전셀 그룹(G1)에는 제1 전압(Vg)을, 제2 방전셀 그룹(G2)에는 제1 전압(Vg)보다 높은 제2 전압(Vx)을 인가하며, 제2 리셋 기간(PR2)에 제2 방전셀 그룹(G2)에는 제1 전압(Vg)을, 제1 방전셀 그룹(G1)에는 제1 전압(Vg)보다 높은 제2 전압(Vx)을 인가한다. 또한, 제1 유지 기간(PS1), 제2 유지 기간(PS2) 및 제3 유지 기간(PS3)에 유지전극 라인들(X1, ...,Xn)에 로우레벨(Vg) 및 하이레벨(Vs)을 교대로 갖는 유지펄스를 인가한다.
도 5는 본 발명의 일실시예로서, 구동 신호를 도시한 타이밍도이다.
도면에서는 제8 서브필드(SF8)의 구동 신호를 도시하고 있다. 유지전극 라인들 중 홀수의 유지전극 라인들(X1, X3, ...Xn-1; XG1)에 의해 형성되는 방전셀은 제1 방전셀 그룹(G1)이라 하고, 유지전극 라인들 중 짝수의 유지전극 라인들(X2, X4, ...,Xn; XG2)에 의해 형성되는 방전셀은 제2 방전셀 그룹(G2)이라 한다. 이하에서는 도면을 참조하여 설명한다.
제8 서브필드(SF8)는 제1 리셋 기간(PR1), 제1 어드레스 기간(PA1), 제1 유지 기간(PS1), 제2 리셋 기간(PR2), 제2 어드레스 기간(PA2) 및 제2 유지 기간(PS2)을 구비한다.
제1 리셋 기간(PR1)은 제1 방전셀 그룹(G1)에서만 리셋 방전이 수행되는 기간이다. 이를 위하여, 주사전극 라인들(Y1, ...Yn-1)에는 상승펄스 및 하강펄스로 이루어진 리셋펄스가 인가된다. 상승펄스 및 하강펄스는 램프펄스 형태로 인가될 수 있으며, 상승펄스는 Vset의 하이레벨을 갖는다. 상승펄스 인가 중에, 제1 방전셀 그룹(G1)의 주사전극과 유지전극 사이의 전위차가 방전개시전압을 초과하도록 제1 방전셀 그룹(G1)의 유지전극 라인들(XG1)에는 제1 전압(Vg)이 인가되며, 제2 방전셀 그룹(G2)의 주사전극과 유지전극 사이의 전위차가 방전개시전압을 초과하지 않도록 제2 방전셀 그룹(G2)의 유지전극 라인들(XG2)에는 제1 전압(Vg)보다 전압레벨이 높은 제2 전압(Vx)이 인가된다. 하강펄스 인가 중에, 제1 방전셀 그룹(G1)의 유지전극 라인들(XG1)에는 제1 전압(Vg)보다 전압레벨이 높은 제3 전압(Vb)이 인가되며, 제2 방전셀 그룹(G2)이 유지전극 라인들(XG2)에는 상기 제1 전압(Vg)이 인가된다. 리셋 펄스 인가 중에 어드레스 전극 라인들(A1, ...,Am)에는 상기 제1 전압(Vg)이 계속 인가된다. 여기서 제1 전압(Vg)은 접지 전압일 수 있다.
제1 전압(Vg) 및 상승펄스의 인가로 인하여, 제1 방전셀 그룹(G1)의 주사전 극 부근에는 부극성의 벽전하가 쌓이고, 유지전극 부근 및 어드레스 전극 부근에는 정극성의 벽전하가 쌓이며, 이에 의해 미약한 리셋 방전이 수행된다. 제2 전압(Vx) 및 상승펄스의 인가에도 불구하고, 제2 방전셀 그룹(G2)에서는 주사전극과 유지전극 사이의 전위차가 방전개시전압에 도달하지 못하므로, 리셋 방전이 수행되지 않는다.
제3 전압(Vb) 및 하강펄스의 인가로 인하여, 제1 방전셀 그룹(G1)이 주사전극 부근에는 쌓였던 부극성의 벽전하가 소거되며, 유지전극 부근 및 어드레스 전극 부근에는 쌓였던 정극성의 벽전하가 소거되며, 이에 의해 미약한 리셋 방전이 수행된다. 제1 전압(Vg) 및 하강펄스의 인가에도 불구하고, 제2 방전셀 그룹(G2)에서는 역시 리셋 방전이 수행되지 않는다. 따라서 리셋 기간 종료 시에, 제1 방전셀 그룹(G1)의 방전셀에서는 벽전하 상태가 초기화되나, 제2 방전셀 그룹(G2)의 방전셀에서는 벽전하 상태가 초기화되지 않는다. 즉, 제1 방전셀 그룹(G1)의 주사전극 부근에만, 소량의 부극성의 벽전하가, 유지전극 부근에는 부극성의 벽전하가, 어드레스 전극 부근에는 정극성의 벽전하가 쌓이게 된다.
제1 어드레스 기간(PA1)은 제1 방전셀 그룹(G1)만을 어드레싱을 한다. 제1 어드레스 기간(PA1)에, 제1 방전셀 그룹(G1)의 유지전극 라인들(XG1)에는 제3 전압(Vb)이 계속 인가되며, 제2 방전셀 그룹(G2)의 유지전극 라인들(XG2)에는 제1 전압(Vg)이 계속 인가되고, 전체 주사전극 라인들(Y1, ...Yn-1)에는 하이레벨(Vsch)을 유지하다가 로우레벨(Vscl)을 갖는 주사펄스가 순차적으로 인가되며, 어드레스 전극 라인들(A1, ...,Am)에는 상기 주사펄스에 맞춰 선택적으로 하이레벨(Va)을 갖는 표시 데이터 신호가 인가된다. 제1 방전셀 그룹(G1)에서, 켜져야 할 셀로 선택되는 방전셀에서는, 주사펄스 및 표시 데이터 신호에 의해 어드레스 방전이 수행된다. 이를 어드레싱이라고도 한다. 제2 방전셀 그룹(G2)은, 제1 리셋 단계에서, 초기화가 수행되지 않았으므로, 주사펄스 및 표시 데이터 신호가 인가되도라도 어드레스 방전이 수행되지 않는다. 제1 어드레스 기간(PA1) 종료 후에, 제1 방전셀 그룹(G1) 중 어드레싱된 방전셀의 주사전극 부근에는 정극성의 벽전하가, 유지전극 부근에는 부극성의 벽전하가 쌓이게 된다.
제1 유지 기간(PS1)은, 어드레싱된 방전셀에서 소정 횟수의 유지방전을 수행한다. 여기서 소정횟수는 다양하게 설정하는 것이 가능하나, 이하에서는 1회라고 한다. 1회의 유지방전이라 함은, 주사전극 및 유지전극에, 각각 하이레벨(Vs) 및 로우레벨(Vg)이 인가되고, 다시 각각 로우레벨(Vg) 및 하이레벨(Vs)이 인가되는 경우에 수행되는 유지방전이라 정의한다.
제1 유지 기간(PS1)에서, 모든 주사전극 라인들(Y1, ...Yn-1) 및 유지전극 라인들(X1, ...,Xn)에는 유지펄스가 교호하게 인가되며, 어드레스 전극 라인들(A1, ...,Am)에는 제1 전압(Vg)이 인가된다. 즉, 모든 주사전극 라인들(Y1, ...Yn-1)에는 하이레벨(Vs) 및 로우레벨(Vg)이 순차적으로 인가되고, 모든 유지전극 라인들(X1, ...,Xn)에는 로우레벨(Vg) 및 하이레벨(Vs)이 순차적으로 인가된다.
주사전극에 하이레벨(Vs)이 인가되고 유지전극에 로우레벨(Vg)이 인가되면, 어드레싱된 벽전하와, 하이레벨(Vs) 및 로우레벨(Vg)의 전압에 의해 어드레싱된 방전셀에서는 유지방전이 수행되며, 유지방전 수행 후, 방전셀의 주사전극 부근에는 부극성의 벽전하가, 유지전극 부근에는 정극성의 벽전하가 쌓인다. 주사전극에 로우레벨(Vg)이 인가되고 유지전극에 하이레벨(Vs)이 인가되면, 유지방전이 수행된(어드레싱이 수행된) 방전셀에서는 유지방전이 수행되며, 유지방전 수행 후, 방전셀의 주사전극 부근에는 정극성의 벽전하가, 유지전극 부근에는 부극성의 벽전하가 쌓인다. 이와 같이 제1 유지 기간(PS1)에서는 어드레싱된 방전셀에서 1회의 유지방전이 수행된다. 여기서 어드레싱된 방전셀이라함은 제1 어드레스 기간(PA1)에서 어드레싱된 제1 방전셀 그룹(G1)에 속하는 방전셀이나, 이에 한정되지 않으며, 이전 서브필드(제7 서브필드)의 제2 어드레스 기간(PA2)에서 어드레싱되어 제2 유지 기간(PS2)에서 유지방전이 수행된 제2 방전셀 그룹(G2)에 속하는 방전셀일 수도 있다.
제2 리셋 기간(PR2)은 제2 방전셀 그룹(G2)에서만 리셋 방전이 수행되는 기간이다. 이를 위하여, 주사전극 라인들(Y1, ...Yn-1)에는 상승펄스 및 하강펄스로 이루어진 리셋펄스가 인가될 수 있으며, 상승펄스는 Vset의 하이레벨을 갖는다. 상승펄스 및 하강펄스는 램프펄스 형태로 인가될 수 있다. 상승펄스 인가 중에, 제2 방전셀 그룹(G2)의 주사전극과 유지전극 사이의 전위차가 방전개시전압을 초과하도록 제2 방전셀 그룹(G2)의 유지전극 라인들(XG2)에는 제1 전압(Vg)이 인가되며, 제1 방전셀 그룹(G1)의 주사전극과 유지전극 사이의 전위차가 방전개시전압을 초과하지 않도록 제1 방전셀 그룹(G1)의 유지전극 라인들(XG1)에는 제1 전압(Vg)보다 전압레벨이 높은 제2 전압(Vx)이 인가된다. 하강펄스 인가 중에, 제2 방전셀 그룹(G2)의 유지전극 라인들(XG2)에는 제1 전압(Vg)보다 전압레벨이 높은 제3 전압(Vb) 이 인가되며, 제1 방전셀 그룹(G1)이 유지전극 라인들(XG1)에는 상기 제1 전압(Vg)이 인가된다. 리셋펄스 인가 중에 어드레스 전극 라인들(A1, ...,Am)에는 상기 제1 전압(Vg)이 계속 인가된다. 여기서 제1 전압(Vg)은 접지 전압일 수 있다.
제1 전압(Vg) 및 상승펄스의 인가로 인하여, 제2 방전셀 그룹(G2)의 주사전극 부근에는 부극성의 벽전하가 쌓이고, 유지전극 부근 및 어드레스 전극 부근에는 정극성의 벽전하가 쌓이며, 이에 의해 미약한 리셋 방전이 수행된다. 제2 전압(Vx) 및 상승펄스의 인가에도 불구하고, 제1 방전셀 그룹(G1)에서는 주사전극과 유지전극 사이의 전위차가 방전개시전압에 도달하지 못하므로, 리셋 방전이 수행되지 않는다.
제3 전압(Vb) 및 하강펄스의 인가로 인하여, 제2 방전셀 그룹(G2)이 주사전극 부근에는 쌓였던 부극성의 벽전하가 소거되며, 유지전극 부근 및 어드레스 전극 부근에는 쌓였던 정극성의 벽전하가 소거되며, 이에 의해 미약한 리셋 방전이 수행된다. 제1 전압(Vg) 및 하강펄스의 인가에도 불구하고, 제1 방전셀 그룹(G1)에서는 역시 리셋 방전이 수행되지 않는다. 따라서 리셋 기간 종료 시에, 제2 방전셀 그룹(G2)의 방전셀에서는 벽전하 상태가 초기화되나, 제1 방전셀 그룹(G1)의 방전셀에서는 벽전하 상태가 초기화되지 않는다. 즉, 제2 방전셀 그룹(G2)의 주사전극 부근에만, 소량의 부극성의 벽전하가, 유지전극 부근에는 부극성의 벽전하가, 어드레스 전극 부근에는 정극성의 벽전하가 쌓이게 된다. 제1 방전셀 그룹(G1)의 방전셀은 제1 유지 기간(PS1) 종료 시에 형성된 벽전하 상태를 그대로 유지한다.
제2 어드레스 기간(PA2)은 제2 방전셀 그룹(G2)만을 어드레싱을 한다. 제1 어드레스 기간(PA1)에, 제2 방전셀 그룹(G2)의 유지전극 라인들(XG2)에는 제3 전압(Vb)이 계속 인가되며, 제1 방전셀 그룹(G1)의 유지전극 라인들(XG1)에는 제1 전압(Vg)이 계속 인가되고, 전체 주사전극 라인들(Y1, ...Yn-1)에는 하이레벨(Vsch)을 유지하다가 로우레벨(Vscl)을 갖는 주사펄스가 순차적으로 인가되며, 어드레스 전극 라인들(A1, ...,Am)에는 상기 주사펄스에 맞춰 선택적으로 하이레벨(Va)을 갖는 표시 데이터 신호가 인가된다. 제2 방전셀 그룹(G2)에서, 켜져야 할 셀로 선택되는 방전셀에서는, 주사펄스 및 표시 데이터 신호에 의해 어드레스 방전이 수행된다. 이를 어드레싱이라고도 한다. 제1 방전셀 그룹(G1)은, 제2 리셋 단계에서, 초기화가 수행되지 않았으므로, 주사펄스 및 표시 데이터 신호가 인가되도라도 어드레스 방전이 수행되지 않는다. 제2 어드레스 기간(PA2) 종료 후에, 제2 방전셀 그룹(G2) 중 어드레싱된 방전셀의 주사전극 부근에는 정극성의 벽전하가, 유지전극 부근에는 부극성의 벽전하가 쌓이게 된다.
제2 유지 기간(PS2)은, 어드레싱된 방전셀에서 유지방전을 수행한다. 어드레싱된 방전셀이라 함은, 제1 어드레스 기간(PA1) 및 제2 어드레스 기간(PA2)에서 어드레싱된 방전셀을 의미한다. 즉, 전체 방전셀들 중에서 제1 어드레스 기간(PA1) 및 제2 어드레스 기간(PA2)에서 어드레싱된 방전셀을 의미한다. 여기서 유지방전의 횟수는 해당 서브필드에 할당된 계조 가중치에서 제1 유지 기간(PS1)에서 수행되는 소정 횟수의 유지방전 횟수를 차감한 것이다. 제8 서브필드(SF8)의 할당된 계조 가중치를 128 이라하면, 제8 서브필드(SF8)의 제2 유지 기간(PS2)에서 수행되는 유지방전의 횟수는 127회가 된다.
제2 유지 기간(PS2)에서, 모든 주사전극 라인들(Y1, ...Yn-1) 및 유지전극 라인들(X1, ...,Xn)에는 유지펄스가 교호하게 인가되며, 어드레스 전극 라인들(A1, ...,Am)에는 제1 전압(Vg)이 인가된다. 즉, 모든 주사전극 라인들(Y1, ...Yn-1)에는 하이레벨(Vs) 및 로우레벨(Vg)이 순차적으로 인가되고, 모든 유지전극 라인들(X1, ...,Xn)에는 로우레벨(Vg) 및 하이레벨(Vs)이 순차적으로 인가된다.
주사전극에 하이레벨(Vs)이 인가되고 유지전극에 로우레벨(Vg)이 인가되면, 어드레싱된 벽전하와, 하이레벨(Vs) 및 로우레벨(Vg)의 전압에 의해 어드레싱된 방전셀에서는 유지방전이 수행되며, 유지방전 수행 후, 방전셀의 주사전극 부근에는 부극성의 벽전하가, 유지전극 부근에는 정극성의 벽전하가 쌓인다. 주사전극에 로우레벨(Vg)이 인가되고 유지전극에 하이레벨(Vs)이 인가되면, 유지방전이 수행된(어드레싱이 수행된) 방전셀에서는 유지방전이 수행되며, 유지방전 수행 후, 방전셀의 주사전극 부근에는 정극성의 벽전하가, 유지전극 부근에는 부극성의 벽전하가 쌓인다. 제2 유지 기간(PS2)에서는 서브필드에 할당된 계조 가중치에서 제1 유지 기간(PS1)에서의 소정 횟수의 유지방전 횟수를 차감한 값만큼 유지방전이 수행된다. 제8 서브필드(SF8)에서는 127회의 유지방전이 수행된다.
한편, 도면에서는 도시하지 않았지만, 제1 리셋 기간(PR1) 및 제2 리셋 기간(PR2)에서, 상기 상승펄스 인가 전에 주사전극 라인들(Y1, ...Yn-1) 또는 유지전극 라인들(X1, ...,Xn)에 소거펄스를 인가하는 것도 가능하다. 여기서 소거펄스는 이전 서브필드(제7 서브필드)의 제2 유지 기간(PS2)에서 수행된 유지방전을 소거하는 목적으로 인가된다. 소거펄스를 주사전극 라인들(Y1, ...Yn-1)에 인가하는 경우는, 전압레벨이 순차적으로 하강하는 하강펄스의 형태로 인가할 수 있으며, 소거펄스를 유지전극 라인들(X1, ...,Xn)에 인가하는 경우는, 전압레벨이 순차적으로 상승하는 상승펄스의 형태로 인가할 수 있을 것이다.
도 6은 본 발명의 다른 실시예로서, 구동 신호를 도시한 타이밍도이다.
도 6의 구동 신호는 도 5의 구동신호와 유사하므로, 그 차이점을 중심으로 설명한다. 도 6에서는 도 5와 같이 제1 리셋 기간(PR1), 제1 어드레스 기간(PA1), 제1 유지 기간(PS1), 제2 리셋 기간(PR2), 제2 어드레스 기간(PA2) 및 제2 유지 기간(PS2)에서 인가되는 구동 신호는 동일하다. 다만 도 6에서는 제2 어드레스 기간(PA2)과 제2 유지 기간(PS2) 사이에, 제1 유지 기간(PS1)에 제1 방전셀 그룹(G1)에서 소정 횟수(1회)의 유지방전이 더 수행되는 것을 보정하는 제3 유지 기간(PS3)이 배치된다.
제3 유지 기간(PS3)에는, 제1 방전셀 그룹(G1)에서는 유지방전이 수행되지 않도록 하며, 제2 방전셀 그룹(G2)에서는 유지방전이 수행되도록 하여야 한다. 이를 위하여, 주사전극 라인들(Y1, ...Yn-1)에는 하이레벨(Vs) 및 로우레벨(Vg)이 순차적으로 인가되며, 제1 방전셀 그룹(G1)의 유지전극 라인들(XG1)에는 하이레벨(Vs) 및 로우레벨(Vg)이, 제2 방전셀 그룹(G2)의 유지전극 라인들(XG2)에는 로우레벨(Vg) 및 하이레벨(Vs)이 인가되는 것이 바람직하다. 주사전극에 하이레벨(Vs)이, 제1 방전셀 그룹(G1)의 유지전극에 하이레벨(Vs)이, 제1 방전셀 그룹(G1)의 유지전극에 로우레벨(Vg)이 인가되면, 제1 방전셀 그룹(G1)의 유지전극과 주사전극 사이의 전위차는 방전개시전압에 도달하지 못하여 유지방전이 수행되지 않으나, 제2 방 전셀 그룹(G2)의 유지전극과 주사전극 사이의 전위차는 방전개시전압에 도달하여 유지방전이 수행된다. 주사전극에 로우레벨(Vg)이, 제1 방전셀 그룹(G1)의 유지전극에 로우레벨(Vg)이, 제2 방전셀 그룹(G2)의 유지전극에 하이레벨(Vs)이 인가되면, 제1 방전셀 그룹(G1)의 주사전극과 유지전극 사이의 전위차는 방전개시전압에 도달하지 못하여 유지방전이 수행되지 않으나, 제2 방전셀 그룹(G2)의 유지전극과 주사전극 사이의 전위차는 방전개시전압에 도달하여 유지방전이 수행된다. 제3 유지 기간(PS3)에서 수행되는 유지방전의 횟수는 제1 유지 기간(PS1)에서 수행되는 유지방전의 횟수와 동일한 것이 바람직하다. 한편, 제1 방전셀 그룹(G1)의 유지전극에 인가되는 하이레벨(Vs)의 전위는 주사전극에 인가되는 로우레벨(Vg)과 하이레벨(Vs) 사이의 전위일 수 있으며, 방전이 개시되지 않는 범위이면 충분하다 할 것이다. 제3 유지 기간(PS3)의 배치는, 단위 프레임에 구비되는 복수개의 서브필드 중 적어도 하나의 서브필드에서 배치될 수 있으나, 복수개의 서브필드 중 마지막 서브필드에 배치되는 것이 바람직하다 할 것이다. 도면에서는 제8 서브필드(SF8)에 배치되는 것으로 하고 있다.
도 7은 본 발명의 다른 실시예로서, 구동 신호를 도시한 타이밍도이다.
도 7의 구동 신호는 도 5의 구동신호와 유사하므로, 그 차이점을 중심으로 설명한다. 도 6에서는 도 5와 같이 제1 리셋 기간(PR1), 제1 어드레스 기간(PA1), 제1 유지 기간(PS1), 제2 리셋 기간(PR2), 제2 어드레스 기간(PA2) 및 제2 유지 기간(PS2)에서 인가되는 구동 신호는 동일하다. 다만 도 6에서는 제2 유지 기간(PS2) 다음에, 제1 유지 기간(PS1)에 제1 방전셀 그룹(G1)에서 소정 횟수(1회)의 유지방 전이 더 수행되는 것을 보정하는 제3 유지 기간(PS3)이 배치된다.
제3 유지 기간(PS3)에는, 제1 방전셀 그룹(G1)에서는 유지방전이 수행되지 않도록 하며, 제2 방전셀 그룹(G2)에서는 유지방전이 수행되도록 하여야 한다. 이를 위하여, 주사전극 라인들(Y1, ...Yn-1)에는 하이레벨(Vs) 및 로우레벨(Vg)이 순차적으로 인가되며, 제1 방전셀 그룹(G1)의 유지전극 라인들(XG1)에는 하이레벨(Vs) 및 로우레벨(Vg)이, 제2 방전셀 그룹(G2)의 유지전극 라인들(XG2)에는 로우레벨(Vg) 및 하이레벨(Vs)이 인가되는 것이 바람직하다. 주사전극에 하이레벨(Vs)이, 제1 방전셀 그룹(G1)의 유지전극에 하이레벨(Vs)이, 제1 방전셀 그룹(G1)의 유지전극에 로우레벨(Vg)이 인가되면, 제1 방전셀 그룹(G1)의 유지전극과 주사전극 사이의 전위차는 방전개시전압에 도달하지 못하여 유지방전이 수행되지 않으나, 제2 방전셀 그룹(G2)의 유지전극과 주사전극 사이의 전위차는 방전개시전압에 도달하여 유지방전이 수행된다. 주사전극에 로우레벨(Vg)이, 제1 방전셀 그룹(G1)의 유지전극에 로우레벨(Vg)이, 제2 방전셀 그룹(G2)의 유지전극에 하이레벨(Vs)이 인가되면, 제1 방전셀 그룹(G1)의 주사전극과 유지전극 사이의 전위차는 방전개시전압에 도달하지 못하여 유지방전이 수행되지 않으나, 제2 방전셀 그룹(G2)의 유지전극과 주사전극 사이의 전위차는 방전개시전압에 도달하여 유지방전이 수행된다. 제3 유지 기간(PS3)에서 수행되는 유지방전의 횟수는 제1 유지 기간(PS1)에서 수행되는 유지방전의 횟수와 동일한 것이 바람직하다. 한편, 제1 방전셀 그룹(G1)의 유지전극에 인가되는 하이레벨(Vs)의 전위는 주사전극에 인가되는 로우레벨(Vg)과 하이레벨(Vs) 사이의 전위일 수 있으며, 방전이 개시되지 않는 범위이면 충분하다 할 것 이다. 제3 유지 기간(PS3)의 배치는, 단위 프레임에 구비되는 복수개의 서브필드 중 적어도 하나의 서브필드에서 배치될 수 있으나, 복수개의 서브필드 중 마지막 서브필드에 배치되는 것이 바람직하다 할 것이다. 도면에서는 제8 서브필드(SF8)에 배치되는 것으로 하고 있다.
상기와 같이 제1 유지 기간(PS1)을 배치시킴으로써, 그룹별 어드레싱을 수행하는 Alis 구동방식에 있어서, 제1 방전셀 그룹(G1)에서 어드레싱 후 유지방전이 수행되기까지의 대기 기간을 줄일 수 있어, 제1 방전셀 그룹(G1)에서 수행되는 유지방전을 안정화 시킬 수 있게 된다. 또한, 제2 유지 기간(PS2)에서 유지방전이 수행된 제2 방전셀 그룹(G2)에 속하는 방전셀은, 다음 서브필드의 제1 유지 기간(PS1)에서 유지방전이 소정 횟수만큼 더 수행되므로, 종전의 유지방전 후 리셋 방전까지의 대기 기간이 줄어들어, 제2 방전셀 그룹(G2)에서의 리셋 방전이 안정적으로 수행되게 된다.
상기한 바와 같은 본 발명의 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 제1 유지 기간을 각 서브필드에 배치함으로써, 제1 방전셀 그룹에서 어드레싱 후 유지방전이 수행되기까지의 대기 기간을 줄일 수 있어, 제1 방전셀 그룹에서 수행되는 유지방전을 안정화 시킬 수 있게 된다.
둘째, 제1 유지 기간을 각 서브필드에 배치함으로써, 유지방전이 수행된 제2 방전셀 그룹에 속하는 방전셀이 다음 서브필드의 제1 유지 기간에서 소정 횟수만큼 더 수행되므로, 종전의 유지방전 후 리셋 방전까지의 대기 기간이 줄어들어, 제2 방전셀 그룹에서의 리셋 방전이 안정적으로 수행되게 된다.
셋째, 본 발명의 구동방법이 적용되는 전극배치에 따르면, 전극 라인 수를 줄일 수 있으며, 고 해상도로 구동하는 것이 가능하게 된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 일 방향으로 연장되는 제1 전극 라인들과, 상기 제 1전극 라인들 사이에 배치되며 상기 제1 전극 라인들에 나란히 연장되는 제2 전극 라인들과, 상기 제1 전극들 및 제2 전극들에 교차하여 연장되는 제3 전극 라인들을 구비하고, 그 교차하는 영역에서 방전셀이 정의되는 플라즈마 디스플레이 패널에 대하여,
    켜져야 할 방전셀을 선택하는 어드레싱 및 어드레싱이 수행된 상기 방전셀에서 유지방전이 수행되고, 상기 어드레시시 상기 제2 전극 라인들은 주사 신호가 인가되는 주사전극 라인으로 공용되는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 제1 전극 라인들 배열순서에 따라 홀수 라인들 및 짝수 라인들로 구분하고, 상기 홀수 라인들 및 상기 짝수 라인들에 의해 정의되는 방전셀 그룹을 각각 제1 방전셀 그룹 및 제2 방전셀 그룹으로 하며,
    상기 제1 방전셀 그룹을 초기화 하는 제1 리셋 단계, 상기 제1 방전셀 그룹을 어드레싱하는 제1 어드레스 단계; 상기 제1 어드레스 단계에서 어드레싱된 방전셀에서 유지방전을 수행하는 제1 유지방전 단계; 상기 제2 방전셀 그룹을 초기화 하는 제2 리셋 단계, 상기 제2 방전셀 그룹을 어드레싱하는 제2 어드레스 단계; 및 상기 제1 어드레스 단계 및 제2 어드레스 단계에서 어드레싱된 방전셀에서 유지방전을 수행하는 제2 유지방전 단계;로 구동되고,
    상기 제1 리셋 단계에, 상기 제2 전극 라인들에 상승펄스 및 하강펄스로 이루어진 리셋펄스를 인가하고, 상기 상승펄스 인가시에 상기 제1 방전셀 그룹의 제1 전극 라인들에는 리셋 방전이 수행되도록 제1 전압을 인가하고, 상기 제2 방전셀 그룹의 제1 전극 라인들에는 상기 리셋 방전이 수행되지 않도록 상기 제1 전압보다 전압레벨이 높은 제2 전압을 인가하는 플라즈마 디스플레이 패널의 구동방법.
  2. 삭제
  3. 제1항에 있어서,
    화상을 표시하는 단위 프레임이 복수개의 서브필드를 구비하고, 각 서브필드는 상기 제1 리셋 단계, 상기 제1 어드레스 단계, 상기 제1 유지 단계, 상기 제2 리셋 단계, 상기 제2 어드레스 단계 및 상기 제2 유지 단계를 구비하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제3항에 있어서,
    바로 이전 서브필드의 제2 어드레스 단계에서 어드레싱된 제2 방전셀 그룹에 속하는 방전셀은, 당해 서브필드의 제1 유지 단계에서 유지방전을 수행하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제3항에 있어서,
    상기 제1 유지 단계에서, 유지방전의 횟수는 소정 횟수이며, 상기 제1 유지 단계 및 제2 유지 단계에서 수행되는 유지방전의 합은 각 서브필드에 할당된 계조 가중치에 해당하는 플라즈마 디스플레이 패널의 구동방법.
  6. 제5항에 있어서,
    상기 복수개의 서브필드 중 적어도 하나는, 상기 제1 방전셀 그룹에 비해 상기 제2 방전셀 그룹에서 상기 소정 횟수의 유지방전이 덜 수행되는 것을 보정하도록, 상기 제2 방전셀 그룹에서만 상기 소정 횟수의 유지방전이 수행되는 제3 유지 단계를 더 구비하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제6항에 있어서,
    상기 복수개의 서브필드 중 마지막 서브필드가 상기 제3 유지 단계를 구비하는 플라즈마 디스플레이 패널의 구동방법.
  8. 제7항에 있어서, 상기 제3 유지 단계는
    상기 제2 유지 단계 전에 수행되는 플라즈마 디스플레이 패널의 구동방법.
  9. 제7항에 있어서, 상기 제3 유지 단계는
    상기 제2 유지 단계 후에 수행되는 플라즈마 디스플레이 패널의 구동방법.
  10. 삭제
  11. 제1항에 있어서, 상기 하강펄스 인가시에, 상기 제1 방전셀 그룹의 제1 전극 라인들에는 상기 제1 전압보다 전압레벨이 높은 정극성의 제3 전압이 인가되고, 상기 제2 방전셀 그룹의 제1 전극 라인들에는 상기 제1 전압이 인가되는 플라즈마 디스플레이 패널의 구동방법.
  12. 제1항에 있어서, 상기 제1 어드레스 단계에,
    상기 제1 방전셀 그룹에서 어드레스 방전이 수행되도록, 상기 제2 전극 라인들에는 순차적으로 주사펄스가 인가되고, 상기 제3 전극 라인들에는 표시 데이터 신호가 인가되는 플라즈마 디스플레이 패널의 구동방법.
  13. 제1항에 있어서, 상기 제1 유지 단계에,
    상기 어드레싱된 방전셀에서 소정 횟수의 유지방전이 수행되도록, 상기 제1 전극 라인들 및 제2 전극 라인들에는 유지펄스가 교호하게 인가되는 플라즈마 디스플레이 패널의 구동방법.
  14. 제1항에 있어서, 상기 제2 리셋 단계에,
    상기 제2 전극 라인들에는 상승펄스 및 하강펄스로 이루어진 리셋펄스가 인가되고, 상기 상승펄스 인가시에, 상기 제2 방전셀 그룹의 제1 전극 라인들에는 리셋 방전이 수행되도록 제1 전압을 인가하고, 상기 제1 방전셀 그룹의 제1 전극 라인들에는 상기 리셋 방전이 수행되지 않도록 상기 제1 전압보다 전압레벨이 높은 제2 전압을 인가하는 플라즈마 디스플레이 패널의 구동방법.
  15. 제14항에 있어서, 상기 하강펄스 인가시에, 상기 제2 방전셀 그룹의 제1 전극 라인들에는 상기 제1 전압보다 전압레벨이 높은 정극성의 제3 전압이 인가되고, 상기 제1 방전셀 그룹의 제1 전극 라인들에는 상기 제1 전압이 인가되는 플라즈마 디스플레이 패널의 구동방법.
  16. 제1항에 있어서, 상기 제2 어드레스 단계에,
    상기 제2 방전셀 그룹에서 어드레스 방전이 수행되도록, 상기 제2 전극 라인들에는 순차적으로 주사펄스가 인가되고, 상기 제3 전극 라인들에는 표시 데이터 신호가 인가되는 플라즈마 디스플레이 패널의 구동방법.
  17. 제1항에 있어서, 상기 제2 유지 단계에,
    상기 어드레싱된 방전셀에서 유지방전이 수행되도록, 상기 제1 전극 라인들 및 제2 전극 라인들에는 유지펄스가 교호하게 인가되는 플라즈마 디스플레이 패널의 구동방법.
  18. 제8항 또는 제9항에 있어서, 상기 제3 유지 단계에,
    상기 주사전극 라인들에는 순차적으로 하이레벨 및 로우레벨을 갖는 유지펄스가 인가되고, 상기 제1 방전셀 그룹의 유지전극 라인들에는 순차적으로 하이레벨 및 로우레벨을 갖는 유지펄스가 인가되며, 상기 제2 방전셀 그룹의 유지전극 라인들에는 순차적으로 로우레벨 및 하이레벨을 갖는 유지펄스가 인가되는 플라즈마 디스플레이 패널의 구동방법.
  19. 제1항 또는 제14항에 있어서,
    상기 상승펄스 및 하강펄스 인가 전에, 상기 제1 전극 라인들 또는 제2 전극 라인들에는 방전셀 내의 유지방전을 소거하는 소거펄스가 더 인가되는 플라즈마 디스플레이 패널의 구동방법.
  20. 제5항에 있어서,
    상기 소정 횟수는 1회인 플라즈마 디스플레이 패널의 구동방법.
KR1020060020401A 2006-03-03 2006-03-03 플라즈마 디스플레이 패널의 구동방법 KR100787445B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060020401A KR100787445B1 (ko) 2006-03-03 2006-03-03 플라즈마 디스플레이 패널의 구동방법
JP2007024529A JP2007241255A (ja) 2006-03-03 2007-02-02 プラズマディスプレイパネルの駆動方法
US11/680,564 US20070205965A1 (en) 2006-03-03 2007-02-28 Method of driving plasma display panel
CNA2007100861068A CN101030351A (zh) 2006-03-03 2007-03-01 驱动等离子体显示面板的方法
EP07103287A EP1830341A1 (en) 2006-03-03 2007-03-01 Method of driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060020401A KR100787445B1 (ko) 2006-03-03 2006-03-03 플라즈마 디스플레이 패널의 구동방법

Publications (2)

Publication Number Publication Date
KR20070090545A KR20070090545A (ko) 2007-09-06
KR100787445B1 true KR100787445B1 (ko) 2007-12-26

Family

ID=38090307

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060020401A KR100787445B1 (ko) 2006-03-03 2006-03-03 플라즈마 디스플레이 패널의 구동방법

Country Status (5)

Country Link
US (1) US20070205965A1 (ko)
EP (1) EP1830341A1 (ko)
JP (1) JP2007241255A (ko)
KR (1) KR100787445B1 (ko)
CN (1) CN101030351A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100839386B1 (ko) * 2007-03-26 2008-06-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
CN104318892B (zh) * 2014-09-29 2016-08-17 西安交通大学 一种oled数字驱动中的扫描逻辑控制方法及装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020027144A (ko) * 2000-10-04 2002-04-13 추후제출 플라즈마 디스플레이 패널의 구동 방법 및 표시 장치
KR20050040383A (ko) * 2003-10-28 2005-05-03 삼성에스디아이 주식회사 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR20050040963A (ko) * 2003-10-29 2005-05-04 삼성에스디아이 주식회사 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR20050052835A (ko) * 2003-12-01 2005-06-07 학교법인 광운학원 Ａｃ 플라스마 디스플레이 패널 및 이의 구동 방법
KR20050078470A (ko) * 2004-02-02 2005-08-05 삼성에스디아이 주식회사 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR20060016569A (ko) * 2004-08-18 2006-02-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR20060053345A (ko) * 2004-11-15 2006-05-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP2006267655A (ja) * 2005-03-24 2006-10-05 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6373452B1 (en) * 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
JP4253422B2 (ja) * 2000-06-05 2009-04-15 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP2002082650A (ja) * 2000-06-30 2002-03-22 Nec Corp プラズマディスプレイパネル及びその駆動方法
JP2002162931A (ja) * 2000-11-24 2002-06-07 Nec Corp プラズマディスプレイパネルの駆動方法
JP3640622B2 (ja) * 2001-06-19 2005-04-20 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法
KR100472515B1 (ko) * 2002-12-03 2005-03-10 삼성에스디아이 주식회사 어드레스기간과 유지기간의 혼합 방식으로 계조성을표현하는 패널구동방법 및 그 장치
KR100502358B1 (ko) * 2003-10-14 2005-07-20 삼성에스디아이 주식회사 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
JP2005135732A (ja) * 2003-10-30 2005-05-26 Pioneer Plasma Display Corp プラズマ表示装置及びその駆動方法
JP4029841B2 (ja) * 2004-01-14 2008-01-09 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
JP2006039283A (ja) * 2004-07-28 2006-02-09 Pioneer Electronic Corp 表示装置
EP1638067A1 (en) * 2004-09-15 2006-03-22 Deutsche Thomson-Brandt Gmbh Method and apparatus for generating subfield codes
KR100649198B1 (ko) * 2005-10-12 2006-11-24 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020027144A (ko) * 2000-10-04 2002-04-13 추후제출 플라즈마 디스플레이 패널의 구동 방법 및 표시 장치
KR20050040383A (ko) * 2003-10-28 2005-05-03 삼성에스디아이 주식회사 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR20050040963A (ko) * 2003-10-29 2005-05-04 삼성에스디아이 주식회사 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR20050052835A (ko) * 2003-12-01 2005-06-07 학교법인 광운학원 Ａｃ 플라스마 디스플레이 패널 및 이의 구동 방법
KR20050078470A (ko) * 2004-02-02 2005-08-05 삼성에스디아이 주식회사 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR20060016569A (ko) * 2004-08-18 2006-02-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR20060053345A (ko) * 2004-11-15 2006-05-22 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
JP2006267655A (ja) * 2005-03-24 2006-10-05 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置

Also Published As

Publication number Publication date
US20070205965A1 (en) 2007-09-06
JP2007241255A (ja) 2007-09-20
KR20070090545A (ko) 2007-09-06
EP1830341A1 (en) 2007-09-05
CN101030351A (zh) 2007-09-05

Similar Documents

Publication Publication Date Title
KR100787445B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100719597B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100573163B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100659110B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100829749B1 (ko) 효과적인 어드레싱을 위한 방전 디스플레이 패널의 구동방법
KR100777743B1 (ko) 플라즈마 디스플레이 패널의 구동방법, 및 상기 구동방법에의해 구동되는 플라즈마 디스플레이 패널
KR100625981B1 (ko) 패널구동방법 및 장치
KR20070048935A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100573155B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100719565B1 (ko) 저계조 디스플레이의 선형성이 증진되는 방전 디스플레이패널의 구동 방법
KR100573166B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100581877B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100751322B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100502341B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100563072B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 구동장치
KR100615271B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100560513B1 (ko) 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100683672B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100719579B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100647674B1 (ko) 중간 전극 라인들에 의해 어드레싱되는 플라즈마디스플레이 장치의 구동 방법
KR100581883B1 (ko) 패널구동방법 및 장치
KR100581962B1 (ko) 중간 전극 라인들에 의해 어드레싱되는 플라즈마디스플레이 장치의 구동 방법
KR20070096588A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20070089363A (ko) 플라즈마 디스플레이 패널의 구동방법
KR20080081649A (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
LAPS Lapse due to unpaid annual fee