JP2007241255A - プラズマディスプレイパネルの駆動方法 - Google Patents

Abstract

【課題】安定的に維持放電及びリセット放電を起こすＰＤＰの駆動方法を提供すること。
【解決手段】第１電極ラインと、第１電極ラインの間に配置され第１電極ラインと平行に延びる第２電極ラインと、第１電極ライン及び第２電極ラインに交差する第３電極ラインと、を備えるＰＤＰの駆動方法において、第１電極ラインの配列順序によって奇数ライン及び偶数ラインに区分して第１放電セルグループ及び第２放電セルグループを定義し、第１放電セルグループをアドレッシングする第１アドレスステップと；第１アドレスステップでアドレッシングされた放電セルで維持放電を行う第１維持放電ステップと；第２放電セルグループをアドレッシングする第２アドレスステップと；第１アドレスステップ及び第２アドレスステップでアドレッシングされた放電セルで維持放電を行う第２維持放電ステップと；で駆動されることを特徴とする、ＰＤＰの駆動方法が提供される。
【選択図】図１

Description

本発明は、プラズマディスプレイパネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）の駆動方法に係り、さらに詳細には、本発明は、維持放電とリセット放電とを安定的に行うＰＤＰの駆動方法に関する。

最近、従来の陰極線管ディスプレイ装置を代替するものとして注目されているＰＤＰは、複数の電極が形成された二つの基板の間に放電ガスが封じ込まれた後、放電電圧が加えられ、これにより発生する紫外線によって所定のパターンで形成された蛍光体が励起されて所望の画像を得る装置である。

ＰＤＰの駆動方式は、複数の電極が交差する領域である放電セルで維持放電が行われるようにする方式を採択しており、これと関連して、多様な駆動方式が使われているのが実情である。例えば、複数の電極のうち走査電極ラインに順次に走査パルスを印加してアドレッシングを行うプログレッシブ方式があり、走査電極ラインを奇数ラインと偶数ラインとに分けて、奇数ラインに走査パルスを印加した後に、偶数ラインに走査パルスを印加するインターレース方式がある。

インターレース方式の一例としては、特許文献１に開示されたＡｌｉｓ（Ａｌｔｅｒｎａｔｅ Ｌｉｇｈｔｉｎｇ ｏｆ Ｓｕｒｆａｃｅｓ）方式がある。上記Ａｌｉｓ方式は、プログレッシブ方式に比べて表示品質が劣る点を改善するために、複数の電極ラインのうち、維持電極ラインの奇数ラインに該当する放電セルでは、リセット放電を起こし、複数の電極ラインのうち、維持電極ラインの偶数ラインに該当する放電セルでは、リセット放電を起こさずに順次にアドレス放電を起こすことによって、インターレース方式の短所を解決することであった。

大韓民国特許公開第２００２−００９６８２８号

しかし、このようなＡｌｉｓ方式によれば、維持電極ラインのうち、奇数ラインによって形成される放電セル（以下、第１放電セルグループという）では、アドレス放電後、維持電極ラインのうち偶数ラインによって形成される放電セル（以下、第２放電セルグループという）が何れもアドレス放電が行われた後に初めて維持放電が行われるので、アドレス放電と維持放電との間の待機時間が長いので、最初の維持放電が安定的に行われないという短所がある。また、第２放電セルグループのリセット放電は、全サブフィールドで維持放電された後、第１放電セルグループのリセット放電及びアドレス放電が行われた後に行われるので、その待機時間が長いので、リセット放電が安定的に行われなくなるという問題点があった。

そこで、本発明は、上記問題に鑑みてなされたものであり、本発明の目的とするところは、Ａｌｉｓ駆動方式において、安定的に維持放電及びリセット放電を起こす、新規かつ改良されたＰＤＰの駆動方法を提供することにある。

上記課題を解決するために、本発明のある観点によれば、一方向に延びる第１電極ラインと、第１電極ラインの間に配置され、第１電極ラインに平行に延びる第２電極ラインと、第１電極ライン及び第２電極ラインに交差して延びる第３電極ラインと、を備え、その交差する領域で放電セルが定義されるプラズマディスプレイパネルに対して、ターンオンされなければならない放電セルを選択するアドレッシング放電及びアドレッシングされた放電セルで維持放電が行われ、アドレッシング時に第２電極ラインは、走査信号が印加される走査電極ラインとして共用されるプラズマディスプレイパネルの駆動方法において、第１電極ラインの配列順序によって奇数ライン及び偶数ラインに区分し、奇数ライン及び偶数ラインによって定義される放電セルグループをそれぞれ第１放電セルグループ及び第２放電セルグループとし、第１放電セルグループをアドレッシングする第１アドレスステップと；第１アドレスステップでアドレッシングされた放電セルで維持放電を行う第１維持放電ステップと；第２放電セルグループをアドレッシングする第２アドレスステップと；第１アドレスステップ及び第２アドレスステップでアドレッシングされた放電セルで維持放電を行う第２維持放電ステップと；で駆動されることを特徴とする、プラズマディスプレイパネルの駆動方法が提供される。

第１アドレスステップの前に、第１放電セルグループを初期化する第１リセットステップと；第２アドレスステップの前に、第２放電セルグループを初期化する第２リセットステップと；でさらに駆動されるようにしてもよい。

画像を表示する単位フレームが複数のサブフィールドを備え、各サブフィールドは、第１リセットステップ、第１アドレスステップ、第１維持ステップ、第２リセットステップ、第２アドレスステップ及び第２維持ステップを含んでもよい。

直前のサブフィールドの第２アドレスステップでアドレッシングされた第２放電セルグループに属する放電セルは、該当サブフィールドの第１維持ステップで維持放電を行ってもよい。

第１維持ステップで、維持放電の回数は所定回数であり、第１維持ステップ及び第２維持ステップで行われる維持放電の回数の和は各サブフィールドに割当てられた諧調加重値に該当してもよい。

複数のサブフィールドのうち少なくとも一つは、第１放電セルグループに比べて第２放電セルグループで所定回数の維持放電が少なく行われることを補正するように第２放電セルグループでのみ所定回数の維持放電が行われる第３維持ステップをさらに含んでもよい。

複数のサブフィールドのうち、最後のサブフィールドが第３維持ステップを含んでもよい。

第３維持ステップは、第２維持ステップの前に行われてもよい。

第３維持ステップは、第２維持ステップの後に行われてもよい。

第１リセットステップにおいて、第２電極ラインには立ち上がりパルス及び立ち下がりパルスからなるリセットパルスが印加され、立ち上がりパルスの印加時に、第１放電セルグループの第１電極ラインにはリセット放電が行われるように第１電圧を印加し、第２放電セルグループの第１電極ラインにはリセット放電が行われないように第１電圧より電圧レベルの高い第２電圧を印加してもよい。

立ち下がりパルスの印加時に、第１放電セルグループの第１電極ラインには第１電圧より電圧レベルが高い正極性の第３電圧が印加され、第２放電セルグループの第１電極ラインには第１電圧を印加してもよい。

第１アドレスステップにおいて、第１放電セルグループでアドレス放電が行われるように、第２電極ラインには順次に走査パルスが印加され、第３電極ラインには表示データ信号を印加してもよい。

第１維持ステップにおいて、アドレッシングされた放電セルで所定回数の維持放電が行われるように、第１電極ライン及び第２電極ラインには維持パルスを交互に印加してもよい。

第２リセットステップにおいて、第２電極ラインには、立ち上がりパルス及び立ち下がりパルスからなるリセットパルスが印加され、立ち上がりパルスの印加時に、第２放電セルグループの第１電極ラインにはリセット放電が行われるように第１電圧を印加し、第１放電セルグループの第１電極ラインにはリセット放電が行われないように第１電圧より電圧レベルの高い第２電圧を印加してもよい。

立ち下がりパルスの印加時に、第２放電セルグループの第１電極ラインには第１電圧より電圧レベルの高い正極性の第３電圧が印加され、第１放電セルグループの第１電極ラインには第１電圧が印加されてもよい。

第２アドレスステップにおいて、第２放電セルグループでアドレス放電が行われるように、第２電極ラインには順次に走査パルスが印加され、第３電極ラインには表示データ信号が印加されてもよい。

第２維持ステップにおいて、アドレッシングされた放電セルで維持放電が行われるように、第１電極ライン及び第２電極ラインには維持パルスが交互に印加されてもよい。

第３維持ステップにおいて、走査電極ラインには、順次にハイレベル及びローレベルを有する維持パルスが印加され、第１放電セルグループの維持電極ラインには順次にハイレベル及びローレベルを有する維持パルスが印加され、第２放電セルグループの維持電極ラインには順次にローレベル及びハイレベルを有する維持パルスが印加されてもよい。

立ち上がりパルス及び立ち下がりパルスの印加前に、第１電極ラインまたは第２電極ラインには放電セル内の維持放電を消去する消去パルスがさらに印加されてもよい。

所定回数は１回であってもよい。

以上説明したように本発明によれば、第一に、第１維持期間を各サブフィールドに配置することによって、第１放電セルグループでアドレッシングした後、維持放電が行われるまでの待機期間を短縮させることができ、第１放電セルグループで行われる維持放電を安定化させうる。

第二に、第１維持期間を各サブフィールドに配置することによって、維持放電が行われた第２放電セルグループに属する放電セルが、次のサブフィールドの第１維持期間で所定回数だけさらに行われるので、従来の維持放電後リセット放電までの待機期間が短縮して、第２放電セルグループでのリセット放電が安定的に行われる。

第三に、本発明の駆動方法が適用される電極配置によれば、電極ライン数を減らすことができ、高解像度で駆動することが可能になる。

以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

図１は、本発明の一実施形態にかかる駆動方法が適用されたＰＤＰの電極配置図である。

図１を参照して説明すれば、第１電極ラインＸ_１，．．．，Ｘ_ｎがパネルの横方向に延び、第２電極ラインＹ_１，．．．，Ｙ_ｎ−１が第１電極ラインＸ_１，．．．，Ｘ_ｎの間に第１電極ラインＸ_１，．．．，Ｘ_ｎが延びる方向と平行に（パネルの横方向に）延びる。第３電極ラインＡ_１，．．．，Ａ_ｍは、第１電極ラインＸ_１，．．．，Ｘ_ｎ及び第２電極ラインＹ_１，．．．，Ｙ_ｎ−１と交差する方向に（パネルの縦方向に）延びる。第１電極ラインＸ_１，．．．，Ｘ_ｎ、第２電極ラインＹ_１，．．．，Ｙ_ｎ−１及び第３電極ラインＡ_１，．．．，Ａ_ｍが交差する領域で放電セルが定義される。以下では、第１電極ラインＸ_１，．．．，Ｘ_ｎを維持電極ラインといい、第２電極ラインＹ_１，．．．，Ｙ_ｎ−１を走査電極ラインといい、第３電極ラインＡ_１，．．．，Ａ_ｍをアドレス電極ラインという。本発明の一実施形態にかかる駆動方法は、Ａｌｉｓ駆動方式を採用しているので、走査電極ラインＹ_１，．．．，Ｙ_ｎ−１が維持電極ラインＸ_１，．．．，Ｘ_ｎの間に配置される。このような配置は、走査電極ラインＹ_１，．．．，Ｙ_ｎ−１の数を減少することができ、放電セルのサイズを縮小することができ、高画質のＰＤＰの具現に適している。図１では、ｎ＊ｍ個の放電セルが形成されることが示されている。

一方、維持電極ラインのうち、奇数ラインＸ_１，Ｘ_３，．．．，Ｘ_ｎ−１（Ｘ_Ｇ１）によって形成される放電セルをグループ化し、これを第１放電セルグループＧ１といい、維持電極ラインのうち、偶数ラインＸ_２，Ｘ_４，．．．，Ｘ_ｎ（Ｘ_Ｇ２）によって形成される放電セルをグループ化して、これを第２放電セルグループＧ２という。すなわち、維持電極ラインのうち、第１維持電極ラインＸ_１、第３維持電極ラインＸ_３、・・・、第ｎ−１維持電極ラインＸ_ｎ−１によって形成される放電セルは、第１放電セルグループＧ１といい、これについての一例として、Ｃ（１，１）が図１に示されている。一方、維持電極ラインのうち、第２維持電極ラインＸ_２、第４維持電極ラインＸ_４、・・・、第ｎ維持電極ラインＸ_ｎによって形成される放電セルは、第２放電セルグループＧ２といい、これについての一例として、Ｃ（２,３）が図１に示されている。本発明の一実施形態にかかる駆動方法では、第１放電セルグループＧ１と第２放電セルグループＧ２とで別途のリセット、アドレッシング及び維持放電を行う。これと関連した駆動方法は、後述する。

一方、ＰＤＰの構造の一例を説明すれば、ＰＤＰは、前面基板及び背面基板と、前面基板と背面基板との間にアドレス電極ライン、誘電体層、走査電極ライン、維持電極ライン、蛍光体層、隔壁及び一酸化マグネシウム（ＭｇＯ）保護層が設けられている。

アドレス電極ラインは、背面基板の前側に一定のパターンで形成される。後方誘電体層は、アドレス電極ラインの前方に塗布される。後方誘電体層の前方には、隔壁がアドレス電極ラインと平行した方向に形成される。この隔壁は、各放電セルの放電領域を区画し、各放電セル間の光学的な干渉を防止する機能を有する。蛍光体層は、隔壁の間でアドレス電極ライン上の後方誘電体層の前方に塗布され、順次に赤色の発光蛍光体層、緑色の発光蛍光体層、青色の発光蛍光体層が配置される。

維持電極ラインと走査電極ラインとは、アドレス電極ラインと直交するように前面基板の後側に一定のパターンで形成される。各維持電極と各走査電極とは、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）のような透明な導電性材質の透明電極ラインと、伝導度を高めるための金属電極（バス電極）ラインとが結合されて形成されうる。前方誘電体層は、維持電極ライン及び走査電極ラインの後方に全面塗布されて形成される。強い電界からパネルを保護するための一酸化マグネシウム（ＭｇＯ）層は、前方誘電体層の後方に全面塗布されて形成される。放電空間には、プラズマ形成用ガスが密封される。

前述したＰＤＰの構造は、一例に過ぎず、本発明のＰＤＰの駆動方法が適用されるためのＰＤＰは、上記構造に限定されない。すなわち、相互平行した走査電極ライン及び維持電極ラインと、上記走査電極ライン及び維持電極ラインに交差して延びるアドレス電極ラインとを備えれば、十分であるといえる。

図２は、本発明と関連して画像を表示する単位フレームを示す図面である。

図２を参照して説明すれば、画像を表示する単位フレームは、複数のサブフィールドに分けられる。単位フレームは、図２のように８個のサブフィールドを備え、各サブフィールドは、第１リセット期間ＰＲ１、第１アドレス期間ＰＡ１、第１維持期間ＰＳ１、第２リセット期間ＰＲ２、第２アドレス期間ＰＡ２及び第２維持期間ＰＳ２を備えてもよい。

第１リセット期間ＰＲ１は、全体放電セルのうち、上記第１放電セルグループＧ１に属する放電セル全体を初期化する期間であり、第１アドレス期間ＰＡ１は、第１放電セルグループＧ１に属する放電セルをアドレッシングする期間であって、第１放電セルグループＧ１に属する放電セルのうち、ターンオンされなければならない放電セルとターンオンされてはいけない放電セルとを区分する期間であり、第１維持期間ＰＳ１は、第１アドレス期間ＰＡ１で選択された（アドレッシングされた）放電セルで所定回数の維持放電を行う期間である。ここで、所定回数は、設計者の意図によって調整可能である。第１リセット期間ＰＲ１中に第２放電セルグループＧ２に属する放電セル全体は、初期化されず、第１アドレス期間ＰＡ１中に第２放電セルグループＧ２に属する放電セルでは初期化されないので、アドレッシングが行われない。したがって、第１維持期間ＰＳ１に第２放電セルグループＧ２では維持放電が行われなくなる。

第２リセット期間ＰＲ２は、全体放電セルのうち上記第２放電セルグループＧ２に属する放電セル全体を初期化する期間であり、第２アドレス期間ＰＡ２は、第２放電セルグループＧ２に属する放電セルをアドレッシングする期間であって、第２放電セルグループＧ２に属する放電セルのうち、ターンオンされなければならない放電セルとターンオンされてはいけない放電セルとを区分する期間であり、第２維持期間ＰＳ２は、第１アドレス期間ＰＡ１及び第２アドレス期間ＰＡ２で選択された（アドレッシングされた）放電セルで所定回数の維持放電を行う期間である。第１放電セルグループＧ１は、第２リセット期間ＰＲ２及び第２アドレス期間ＰＡ２でそれぞれ初期化及びアドレッシングが行われない。

本発明の一実施形態にかかる駆動方法は、従来とは異なり、各サブフィールドが、第１アドレス期間ＰＡ１と第２リセット期間ＰＲ２との間に第１維持期間ＰＳ１を備えることによって、第１放電セルグループＧ１が第１アドレス期間ＰＡ１にアドレッシングされた後に、直ぐ第１維持期間ＰＳ１で所定回数の維持放電を行った後に、第２維持期間ＰＳ２で再び維持放電を行うことによって、アドレッシング後に維持期間が行われる待機時間を短縮させることができる。したがって、従来に比べて維持放電が安定的に行われる。また、従来には、第１維持期間ＰＳ１がないので、第２維持期間ＰＳ２に第２放電セルグループＧ２で維持放電が行われた後、次のサブフィールドの第２リセット期間ＰＲ２までの期間が長いので、第２放電セルグループＧ２でリセット放電が安定的に行われなかったが、本発明の一実施形態では、各サブフィールドが第１維持期間ＰＳ１を備えることによって、当該サブフィールドの第２維持期間ＰＳ２で維持放電が行われる第２放電セルグループＧ２の放電セルが、次のサブフィールドの第１維持期間ＰＳ１で、維持放電が行われた後に第２リセット期間ＰＲ２で初期化されるので、維持放電とリセット放電との間の待機時間が短縮し、リセット放電が安定的に行われる。

図２では、単位フレームを８個のサブフィールドＳＦ１〜ＳＦ８に分け、各サブフィールドの諧調加重値を第１サブフィールドＳＦ１から第８サブフィールドＳＦ８まで１Ｔ，２Ｔ，．．．，１２８Ｔのように割当てたが、これは、一例に過ぎず、本発明はこれに限定されていない。すなわち、単位フレームのサブフィールド数は、８個より少ないかまたは多いこともあり、サブフィールド別の諧調加重値の割当ても、例示と異なり、設計仕様によって変更してもよい。

図３Ａ〜図３Ｃは、図２のサブフィールドのうち、第８サブフィールドを詳細に示す説明図である。

図３Ａで、Ｇ１及びＧ２は、第１放電セルグループＧ１及び第２放電セルグループＧ２をそれぞれ表す。第１リセット期間ＰＲ１、第１アドレス期間ＰＡ１及び第１維持期間ＰＳ１で、第１放電セルグループＧ１は、それぞれリセット放電、アドレス放電及び維持放電が行われ（図３Ａでは、斜線で表す）、第２放電セルグループＧ２は、それぞれリセット放電、アドレス放電及び維持放電が行われない。但し、前サブフィールド（第７サブフィールド）において、第２放電セルグループＧ２に属する放電セルで第２アドレス期間ＰＡ２及び第２維持期間ＰＳ２でそれぞれアドレス放電及び維持放電が行われた場合には、第８サブフィールドＳＦ８の第１維持期間ＰＳ１で、所定回数の維持放電が行われうる。第２リセット期間ＰＲ２、第２アドレス期間ＰＡ２で第２放電セルグループＧ２は、それぞれリセット放電及びアドレス放電がそれぞれ行われ、第１放電セルグループＧ１は、それぞれリセット放電及びアドレス放電が行われない。第２維持期間ＰＳ２は、第１アドレス期間ＰＡ１及び第２アドレス期間ＰＡ２でアドレッシングされたセルで放電セルグループに関係なしに維持放電が行われる。第８サブフィールドＳＦ８に割当てられた諧調加重値を１２８とし、第１維持期間ＰＳ１で行われる維持放電の所定回数を１とすれば、第２維持期間ＰＳ２で行われる維持放電の回数は、１２７回となるであろう。すなわち、第２維持期間ＰＳ２で行われる維持放電の回数は、各サブフィールドに割当てられた諧調加重値から第１維持期間ＰＳ１で行われる所定回数の維持放電回数を差し引いたものである。

一方、図３Ｂ及び図３Ｃは、第１放電セルグループＧ１で所定回数の維持放電がさらに行われることを防止するために、所定回数の維持放電を第２放電セルグループＧ２でのみ行う第３維持期間ＰＳ３を第８サブフィールドＳＦ８がさらに含むことを示している。第３維持期間ＰＳ３は、全体サブフィールドのうち少なくとも何れか一つのサブフィールドに備えられれば十分であるが、第８サブフィールドＳＦ８に備えられることが望ましい。各サブフィールドで、第１放電セルグループＧ１の維持放電が第１維持期間ＰＳ１で所定回数ほどさらに行われるが、これは、当該サブフィールド以後のサブフィールドの第１維持期間ＰＳ１で、第２放電セルグループＧ２が維持放電されることによって、補償される。しかし、最後のサブフィールド（第８サブフィールドＳＦ８）以後には、第２放電セルグループＧ２でかかる補償が行われないので、これを補償するための第３維持期間ＰＳ３を別途に最後のサブフィールド（第８サブフィールドＳＦ８）に備えることが望ましい。一方、第８サブフィールドＳＦ８の第２放電セルグループＧ２の所定回数の維持放電の補償は、次のフレームの第１サブフィールドの第１維持期間ＰＳ１で自然的に補償されると見なすこともできるので、第３維持期間ＰＳ３の有無は、設計者の意図によって選択的に備えうるであろう。

図３Ｂ及び図３Ｃは、第３維持期間ＰＳ３の位置をそれぞれ第２維持期間ＰＳ２の前と、第２維持期間ＰＳ２の後に配置したことを示す。第３維持期間ＰＳ３では、第１維持期間ＰＳ１に第１放電セルグループＧ１で行われる所定回数と同じ回数の維持放電が行われる。図３Ｂ及び図３Ｃは、図３Ａのように、第１リセット期間ＰＲ１、第１アドレス期間ＰＡ１、第１維持期間ＰＳ１、第２リセット期間ＰＲ２、第２アドレス期間ＰＡ２、第２維持期間ＰＳ２を同一に備える。図３Ｂ及び図３Ｃと関連して、第３維持期間ＰＳ３に印加される駆動波形は、以下で後述する。

図４は、本発明の一実施形態にかかるＰＤＰの駆動方法が適用されうるプラズマディスプレイ装置を簡略に示すブロック図である。

図４を参照して説明すれば、図４のプラズマディスプレイ装置は、画像処理部３００、論理制御部３０２、Ｙ駆動部３０４、アドレス駆動部３０６、Ｘ駆動部３０８及びＰＤＰ１を含んで構成される。

画像処理部３００は、外部からＰＣ信号、ＤＶＤ信号、ビデオ信号、ＴＶ信号などの外部画像信号が入力されてアナログ信号をデジタル信号に変換し、デジタル信号を画像処理して内部画像信号として出力する。内部画像信号は、それぞれ８ビットの赤色（Ｒ）、緑色（Ｇ）、及び青色（Ｂ）の画像データ、クロック信号、垂直及び水平同期信号である。

論理制御部３０２は、画像処理部３００からの内部画像信号を入力されてガンマ補正、ＡＰＣ（Ａｕｔｏｍａｔｉｃ Ｐｏｗｅｒ Ｃｏｎｔｒｏｌ）ステップを経て、それぞれＹ駆動制御信号Ｓ_Ｙと、Ａ駆動制御信号Ｓ_Ａと、Ｘ駆動制御信号Ｓ_Ｘを出力する。

Ｙ駆動部３０４は、論理制御部３０２からのＹ駆動制御信号Ｓ_Ｙを入力されて走査電極ラインＹ_１，．．．，Ｙ_ｎ−１に駆動信号を印加し、アドレス駆動部３０６は、論理制御部３０２からのアドレス駆動制御信号Ｓ_Ａを入力されてアドレス電極ラインＡ_１，．．．，Ａ_ｍに駆動信号を印加し、Ｘ駆動部３０８は、論理制御部３０２からＸ駆動制御信号Ｓ_Ｘを維持電極ラインＸ_１，．．．，Ｘ_ｎに駆動信号を印加する。

Ｙ駆動部３０４は、第１リセット期間ＰＲ１及び第２リセット期間ＰＲ２に走査電極ラインＹ_１，．．．，Ｙ_ｎ−１にリセットパルスを印加する。リセットパルスは、立ち上がりパルス及び立ち下がりパルスで構成され、立ち上がりパルス及び立ち下がりパルスは、ランプパルス状に印加されうる。リセットパルスによって第１放電セルグループＧ１または第２放電セルグループＧ２の放電セル内の壁電荷が集積または消去されつつ、放電セルが初期化される。また、第１アドレス期間ＰＡ１及び第２アドレス期間ＰＡ２にスキャンハイレベルＶ_ｓｃｈを維持し、順次スキャンローレベルＶ_ｓｃｌを有する走査パルスを印加し、第１維持期間ＰＳ１、第２維持期間ＰＳ２及び第３維持期間ＰＳ３にハイレベル電圧Ｖ_ｓ及びローレベル電圧Ｖ_ｇを有する維持パルスを印加する。

アドレス駆動部３０６は、第１アドレス期間ＰＡ１及び第２アドレス期間ＰＡ２に前記走査パルスに合せてデータ電圧Ｖ_ａを有する表示データ信号をアドレス電極ラインＡ_１，．．．，Ａ_ｍに印加する。表示データ信号及び走査パルスによってアドレス放電が行われる。

Ｘ駆動部３０８は、維持電極ラインＸ_１，．．．，Ｘ_ｎに第１リセット期間ＰＲ１に第１放電セルグループＧ１には第１電圧Ｖ_ｇを、第２放電セルグループＧ２には、第１電圧Ｖ_ｇより高い第２電圧Ｖ_ｘを印加し、第２リセット期間ＰＲ２に第２放電セルグループＧ２には第１電圧Ｖ_ｇを、第１放電セルグループＧ１には、第１電圧Ｖ_ｇより高い第２電圧Ｖ_ｘを印加する。また、第１維持期間ＰＳ１、第２維持期間ＰＳ２及び第３維持期間ＰＳ３に維持電極ラインＸ_１，．．．，Ｘ_ｎにローレベル電圧Ｖ_ｇ及びハイレベル電圧Ｖ_ｓを交互に有する維持パルスを印加する。

図５は、本発明の一実施形態であって、駆動信号を示すタイミング図である。

図５では、第８サブフィールドＳＦ８の駆動信号を示している。維持電極ラインのうち、奇数の維持電極ラインＸ_１，Ｘ_３，．．．，Ｘ_ｎ−１（Ｘ_Ｇ１）によって形成される放電セルは、第１放電セルグループＧ１といい、維持電極ラインのうち、偶数の維持電極ラインＸ_２，Ｘ_４，．．．，Ｘ_ｎ（Ｘ_Ｇ２）によって形成される放電セルは、第２放電セルグループＧ２という。以下では、図５を参照して説明する。

第８サブフィールドＳＦ８は、第１リセット期間ＰＲ１、第１アドレス期間ＰＡ１、第１維持期間ＰＳ１、第２リセット期間ＰＲ２、第２アドレス期間ＰＡ２及び第２維持期間ＰＳ２を備える。

第１リセット期間ＰＲ１は、第１放電セルグループＧ１でのみリセット放電が行われる期間である。このように、走査電極ラインＹ_１，．．．，Ｙ_ｎ−１には、立ち上がりパルス及び立ち下がりパルスからなるリセットパルスが印加される。立ち上がりパルス及び立ち下がりパルスは、ランプパルス状に印加され、立ち上がりパルスは、Ｖ_ｓｅｔのハイレベルを有する。立ち上がりパルスの印加中に、第１放電セルグループＧ１の走査電極と維持電極との電位差が放電開始電圧を超えるように、第１放電セルグループＧ１の維持電極ラインＸ_Ｇ１には、第１電圧Ｖ_ｇが印加され、第２放電セルグループＧ２の走査電極と維持電極との電位差が放電開始電圧を超えないように、第２放電セルグループＧ２の維持電極ラインＸ_Ｇ２には、第１電圧Ｖ_ｇより電圧レベルの高い第２電圧Ｖ_ｘが印加される。立ち下がりパルスの印加中に、第１放電セルグループＧ１の維持電極ラインＸ_Ｇ１には、第１電圧Ｖ_ｇより電圧レベルの高い第３電圧Ｖ_ｂが印加され、第２放電セルグループＧ２の維持電極ラインＸ_Ｇ２には、上記第１電圧Ｖ_ｇが印加される。リセットパルスの印加中にアドレス電極ラインＡ_１，．．．，Ａ_ｍには、前記第１電圧Ｖ_ｇが印加され続ける。ここで、第１電圧Ｖ_ｇは、接地電圧であってもよい。

第１電圧Ｖ_ｇ及び立ち上がりパルスの印加によって、第１放電セルグループＧ１の走査電極の付近には、負極性の壁電荷が集積され、維持電極の付近及びアドレス電極の付近には、正極性の壁電荷が集積され、これにより、微弱なリセット放電が行われる。第２電圧Ｖ_ｘ及び立ち上がりパルスの印加にも拘わらず、第２放電セルグループＧ２では、走査電極と維持電極との電位差が放電開始電圧に到達できないので、リセット放電が行われない。

第３電圧Ｖ_ｂ及び立ち下がりパルスの印加によって、第１放電セルグループＧ１の走査電極の付近に集積された負極性の壁電荷が消去され、維持電極の付近及びアドレス電極の付近に集積された正極性の壁電荷が消去され、これにより、微弱なリセット放電が行われる。第１電圧Ｖ_ｇ及び立ち下がりパルスの印加にも拘わらず、第２放電セルグループＧ２では、リセット放電が行われない。したがって、リセット期間の終了時に、第１放電セルグループＧ１の放電セルでは、壁電荷状態が初期化されるが、第２放電セルグループＧ２の放電セルでは、壁電荷状態が初期化されない。すなわち、第１放電セルグループＧ１の走査電極の付近にのみ、少量の負極性の壁電荷が、維持電極の付近には、負極性の壁電荷が、アドレス電極の付近には、正極性の壁電荷が溜まる。

第１アドレス期間ＰＡ１は、第１放電セルグループＧ１のみをアドレッシングする。第１アドレス期間ＰＡ１に、第１放電セルグループＧ１の維持電極ラインＸ_Ｇ１には、第３電圧Ｖ_ｂが印加され続け、第２放電セルグループＧ２の維持電極ラインＸ_Ｇ２には、第１電圧Ｖ_ｇが印加され続け、全体走査電極ラインＹ_１，．．．，Ｙ_ｎ−１には、ハイレベル電圧Ｖ_ｓｃｈを維持し、ローレベル電圧Ｖ_ｓｃｌを有する走査パルスが順次に印加され、アドレス電極ラインＡ_１，．．．，Ａ_ｍには、上記走査パルスに合せて選択的にハイレベル電圧Ｖ_ａを有する表示データ信号が印加される。第１放電セルグループＧ１で、ターンオンされなければならないセルと選択される放電セルでは、走査パルス及び表示データ信号によってアドレス放電が行われる。これをアドレッシングともいう。第２放電セルグループＧ２は、第１リセットステップで、初期化が行われていないので、走査パルス及び表示データ信号が印加されてもアドレス放電が行われない。第１アドレス期間ＰＡ１の終了後に、第１放電セルグループＧ１のうちアドレッシングされた放電セルの走査電極の付近には、正極性の壁電荷が、維持電極の付近には、負極性の壁電荷が溜まる。

第１維持期間ＰＳ１は、アドレッシングされた放電セルで所定回数の維持放電を行う。ここで、所定回数は、本発明においては多様に設定することが可能であるが、本実施形態においては、１回とする。１回の維持放電とは、走査電極及び維持電極に、それぞれハイレベル電圧Ｖ_ｓ及びローレベル電圧Ｖ_ｇが印加され、再びそれぞれローレベル電圧Ｖ_ｇ及びハイレベル電圧Ｖ_ｓが印加される場合に行われる維持放電と定義する。

第１維持期間ＰＳ１で、全ての走査電極ラインＹ_１，．．．，Ｙ_ｎ−１及び維持電極ラインＸ_１，．．．，Ｘ_ｎには、維持パルスが交互に印加され、アドレス電極ラインＡ_１，．．．，Ａ_ｍには、第１電圧Ｖ_ｇが印加される。すなわち、全ての走査電極ラインＹ_１，．．．，Ｙ_ｎ−１には、ハイレベル電圧Ｖ_ｓ及びローレベル電圧Ｖ_ｇが順次に印加され、全ての維持電極ラインＸ_１，．．．，Ｘ_ｎには、ローレベル電圧Ｖ_ｇ及びハイレベル電圧Ｖ_ｓが順次に印加される。

走査電極にハイレベル電圧Ｖ_ｓが印加され、維持電極にローレベル電圧Ｖ_ｇが印加されれば、アドレッシングされた壁電荷と、ハイレベル電圧Ｖ_ｓ及びローレベル電圧Ｖ_ｇの電圧によってアドレッシングされた放電セルでは、維持放電が行われ、維持放電が行われた後、放電セルの走査電極の付近には、負極性の壁電荷が、維持電極の付近には、正極性の壁電荷が溜まる。走査電極にローレベル電圧Ｖ_ｇが印加され、維持電極にハイレベル電圧Ｖ_ｓが印加されれば、維持放電が行われた（アドレッシングが行われた）放電セルでは、維持放電が行われ、維持放電が行われた後、放電セルの走査電極の付近には、正極性の壁電荷が、維持電極の付近には、負極性の壁電荷が溜まる。このように、第１維持期間ＰＳ１では、アドレッシングされた放電セルで１回の維持放電が行われる。ここで、アドレッシングされた放電セルとは、第１アドレス期間ＰＡ１でアドレッシングされた第１放電セルグループＧ１に属する放電セルや、これに限定されず、以前サブフィールド（第７サブフィールド）の第２アドレス期間ＰＡ２でアドレッシングされて第２維持期間ＰＳ２で維持放電が行われた第２放電セルグループＧ２に属する放電セルであってもよい。

第２リセット期間ＰＲ２は、第２放電セルグループＧ２でのみリセット放電が行われる期間である。このために、走査電極ラインＹ_１，．．．，Ｙ_ｎ−１には、立ち上がりパルス及び立ち下がりパルスからなるリセットパルスが印加され、立ち上がりパルスは、Ｖ_ｓｅｔのハイレベルを有する。立ち上がりパルス及び立ち下がりパルスは、ランプパルス状に印加されてもよい。立ち上がりパルスの印加中に、第２放電セルグループＧ２の走査電極と維持電極との電位差が放電開始電圧を超えるように、第２放電セルグループＧ２の維持電極ラインＸ_Ｇ２には、第１電圧Ｖ_ｇが印加され、第１放電セルグループＧ１の走査電極と維持電極との電位差が放電開始電圧を超えないように、第１放電セルグループＧ１の維持電極ラインＸ_Ｇ１には、第１電圧Ｖ_ｇより電圧レベルの高い第２電圧Ｖ_ｘが印加される。立ち下がりパルスの印加中に、第２放電セルグループＧ２の維持電極ラインＸ_Ｇ２には、第１電圧Ｖ_ｇより電圧レベルの高い第３電圧Ｖ_ｂが印加され、第１放電セルグループＧ１が維持電極ラインＸ_Ｇ１には、上記第１電圧Ｖ_ｇが印加される。リセットパルスの印加中にアドレス電極ラインＡ_１，．．．，Ａ_ｍには、上記第１電圧Ｖ_ｇが印加され続ける。ここで、第１電圧Ｖ_ｇは、接地電圧であってもよい。

第１電圧Ｖ_ｇ及び立ち上がりパルスの印加によって、第２放電セルグループＧ２の走査電極の付近には、負極性の壁電荷が集積され、維持電極の付近及びアドレス電極の付近には、正極性の壁電荷が集積され、これにより、微弱なリセット放電が行われる。第２電圧Ｖ_ｘ及び立ち上がりパルスの印加にも拘わらず、第１放電セルグループＧ１では、走査電極と維持電極との電位差が放電開始電圧に到達できないので、リセット放電が行われない。

第３電圧Ｖ_ｂ及び立ち下がりパルスの印加によって、第２放電セルグループＧ２が走査電極の付近には、集積された負極性の壁電荷が消去され、維持電極の付近及びアドレス電極の付近には、集積された正極性の壁電荷が消去され、これにより、微弱なリセット放電が行われる。第１電圧Ｖ_ｇ及び立ち下がりパルスの印加にもかかわらず、第１放電セルグループＧ１では、リセット放電が行われない。したがって、リセット期間の終了時に、第２放電セルグループＧ２の放電セルでは、壁電荷状態が初期化されるが、第１放電セルグループＧ１の放電セルでは、壁電荷状態が初期化されない。すなわち、第２放電セルグループＧ２の走査電極の付近にのみ、少量の負極性の壁電荷が、維持電極の付近には、負極性の壁電荷が、アドレス電極の付近には、正極性の壁電荷が溜まる。第１放電セルグループＧ１の放電セルは、第１維持期間ＰＳ１の終了時に形成された壁電荷状態をそのまま維持する。

第２アドレス期間ＰＡ２は、第２放電セルグループＧ２のみをアドレッシングする。第１アドレス期間ＰＡ１に、第２放電セルグループＧ２の維持電極ラインＸ_Ｇ２には、第３電圧Ｖ_ｂが印加され続け、第１放電セルグループＧ１の維持電極ラインＸ_Ｇ１には、第１電圧Ｖ_ｇが印加され続け、全体走査電極ラインＹ_１，．．．，Ｙ_ｎ−１には、スキャンハイレベルＶ_ｓｃｈを維持し、スキャンローレベルＶ_ｓｃｌを有する走査パルスが順次に印加され、アドレス電極ラインＡ_１，．．．，Ａ_ｍには、上記走査パルスに合せて選択的にデータ電圧Ｖ_ａを有する表示データ信号が印加される。第２放電セルグループＧ２で、ターンオンされなければならないセルとして選択される放電セルでは、走査パルス及び表示データ信号によってアドレス放電が行われる。これをアドレッシングともいう。第１放電セルグループＧ１は、第２リセットステップで、初期化が行われていないので、走査パルス及び表示データ信号が印加されてもアドレス放電が行われない。第２アドレス期間ＰＡ２の終了後に、第２放電セルグループＧ２のうち、アドレッシングされた放電セルの走査電極の付近には、正極性の壁電荷が、維持電極の付近には、負極性の壁電荷が溜まる。

第２維持期間ＰＳ２は、アドレッシングされた放電セルで維持放電を行う。アドレッシングされた放電セルとは、第１アドレス期間ＰＡ１及び第２アドレス期間ＰＡ２でアドレッシングされた放電セルを意味する。すなわち、全体放電セルのうちで第１アドレス期間ＰＡ１及び第２アドレス期間ＰＡ２でアドレッシングされた放電セルを意味する。ここで、維持放電の回数は、該当サブフィールドに割当てられた諧調加重値から第１維持期間ＰＳ１で行われる所定回数の維持放電回数を差し引いたものである。例えば、第８サブフィールドＳＦ８の割当てられた諧調加重値を１２８とすれば、第８サブフィールドＳＦ８の第２維持期間ＰＳ２で行われる維持放電の回数は、１２７回となる。

第２維持期間ＰＳ２で、全ての走査電極ラインＹ_１，．．．，Ｙ_ｎ−１及び維持電極ラインＸ_１，．．．，Ｘ_ｎには、維持パルスが交互に印加され、アドレス電極ラインＡ_１，．．．，Ａ_ｍには、第１電圧Ｖ_ｇが印加される。すなわち、全ての走査電極ラインＹ_１，．．．，Ｙ_ｎ−１には、ハイレベル電圧Ｖ_ｓ及びローレベル電圧Ｖ_ｇが順次に印加され、全ての維持電極ラインＸ_１，．．．，Ｘ_ｎには、ローレベル電圧Ｖ_ｇ及びハイレベル電圧Ｖ_ｓが順次に印加される。

走査電極にハイレベル電圧Ｖ_ｓが印加され、維持電極にローレベル電圧Ｖ_ｇが印加されれば、アドレッシングされた壁電荷と、ハイレベル電圧Ｖ_ｓ及びローレベル電圧Ｖ_ｇの電圧によってアドレッシングされた放電セルとでは、維持放電が行われ、維持放電が行われた後、放電セルの走査電極の付近には負極性の壁電荷が、維持電極の付近には正極性の壁電荷がそれぞれ溜まる。走査電極にローレベル電圧Ｖ_ｇが印加され、維持電極にハイレベル電圧Ｖ_ｓが印加されれば、維持放電が行われた（アドレッシングが行われた）放電セルでは維持放電が行われ、維持放電が行われた後、放電セルの走査電極の付近には正極性の壁電荷が、維持電極の付近には負極性の壁電荷がそれぞれ溜まる。第２維持期間ＰＳ２では、サブフィールドに割当てられた諧調加重値から第１維持期間ＰＳ１での所定回数の維持放電回数を差し引いた値ほど維持放電が行われる。例えば、第８サブフィールドＳＦ８では、１２７回の維持放電が行われる。

一方、図５では示されていないが、第１リセット期間ＰＲ１及び第２リセット期間ＰＲ２で、上記立ち上がりパルスの印加前に走査電極ラインＹ_１，．．．，Ｙ_ｎ−１または維持電極ラインＸ_１，．．．，Ｘ_ｎに消去パルスを印加することも可能である。ここで、消去パルスは、以前サブフィールド（第７サブフィールド）の第２維持期間ＰＳ２で行われた維持放電を消去する目的で印加される。消去パルスを走査電極ラインＹ_１，．．．，Ｙ_ｎ−１に印加する場合は、電圧レベルが順次に下降する立ち下がりパルスの形態で印加でき、消去パルスを維持電極ラインＸ_１，．．．，Ｘ_ｎに印加する場合は、電圧レベルが順次に上昇する立ち上がりパルスの形態で印加できる。

図６は、本発明の他の実施形態であって、駆動信号を示すタイミング図である。

図６の駆動信号は、図５の駆動信号と類似しているので、その差異点を中心に説明する。図６では、図５のように第１リセット期間ＰＲ１、第１アドレス期間ＰＡ１、第１維持期間ＰＳ１、第２リセット期間ＰＲ２、第２アドレス期間ＰＡ２及び第２維持期間ＰＳ２で印加される駆動信号は同一である。但し、図６では、第２アドレス期間ＰＡ２と第２維持期間ＰＳ２との間に、第１維持期間ＰＳ１に第１放電セルグループＧ１で所定回数（本実施形態においては、１回）の維持放電がさらに行われることを補正する第３維持期間ＰＳ３が配置される。

第３維持期間ＰＳ３には、第１放電セルグループＧ１では、維持放電を行ってはならず、第２放電セルグループＧ２では、維持放電を行わねばならない。このために、走査電極ラインＹ_１，．．．，Ｙ_ｎ−１には、ハイレベル電圧Ｖ_ｓ及びローレベル電圧Ｖ_ｇが順次に印加され、第１放電セルグループＧ１の維持電極ラインＸ_Ｇ１には、ハイレベル電圧Ｖ_ｓ及びローレベル電圧Ｖ_ｇが、第２放電セルグループＧ２の維持電極ラインＸ_Ｇ２には、ローレベル電圧Ｖ_ｇ及びハイレベル電圧Ｖ_ｓが印加されることが望ましい。走査電極にハイレベル電圧Ｖ_ｓが、第１放電セルグループＧ１の維持電極にハイレベル電圧Ｖ_ｓが、第１放電セルグループＧ１の維持電極にローレベル電圧Ｖ_ｇが印加されれば、第１放電セルグループＧ１の維持電極と走査電極との電位差は、放電開始電圧に到達できなくて維持放電が行われないが、第２放電セルグループＧ２の維持電極と走査電極との電位差は、放電開始電圧に到達して維持放電が行われる。走査電極にローレベル電圧Ｖ_ｇが、第１放電セルグループＧ１の維持電極にローレベル電圧Ｖ_ｇが、第２放電セルグループＧ２の維持電極にハイレベル電圧Ｖ_ｓが印加されれば、第１放電セルグループＧ１の走査電極と維持電極との電位差は、放電開始電圧に到達できずに維持放電が行われないが、第２放電セルグループＧ２の維持電極と走査電極との電位差は、放電開始電圧に到達して維持放電が行われる。第３維持期間ＰＳ３で行われる維持放電の回数は、第１維持期間ＰＳ１で行われる維持放電の回数と同じであることが望ましい。一方、第１放電セルグループＧ１の維持電極に印加されるハイレベル電圧Ｖ_ｓの電位は、走査電極に印加されるローレベル電圧Ｖ_ｇとハイレベル電圧Ｖ_ｓとの間の電位であり、放電が開始されない範囲ならばよいであろう。第３維持期間ＰＳ３の配置は、単位フレームに備えられる複数のサブフィールドのうち、少なくとも一つのサブフィールドで配置されてもよいが、複数のサブフィールドのうち、最後のサブフィールドに配置されることが望ましい。図６では、第８サブフィールドＳＦ８に配置されると見なしている。

図７は、本発明の他の実施形態であって、駆動信号を示すタイミング図である。

図７の駆動信号は、図５の駆動信号と類似しているので、その差異点を中心に説明する。図６では、図５のように第１リセット期間ＰＲ１、第１アドレス期間ＰＡ１、第１維持期間ＰＳ１、第２リセット期間ＰＲ２、第２アドレス期間ＰＡ２及び第２維持期間ＰＳ２で印加される駆動信号は同一である。但し、図６では、第２維持期間ＰＳ２の次に、第１維持期間ＰＳ１に第１放電セルグループＧ１で所定回数（本実施形態においては、１回）の維持放電がさらに行われることを補正する第３維持期間ＰＳ３が配置される。

第３維持期間ＰＳ３には、第１放電セルグループＧ１では維持放電を行ってはならず、第２放電セルグループＧ２では、維持放電を行わねばならない。このために、走査電極ラインＹ_１，．．．，Ｙ_ｎ−１には、ハイレベル電圧Ｖ_ｓ及びローレベル電圧Ｖ_ｇが順次に印加され、第１放電セルグループＧ１の維持電極ラインＸ_Ｇ１には、ハイレベル電圧Ｖ_ｓ及びローレベル電圧Ｖ_ｇが、第２放電セルグループＧ２の維持電極ラインＸ_Ｇ２には、ローレベル電圧Ｖ_ｇ及びハイレベル電圧Ｖ_ｓが印加されることが望ましい。走査電極にハイレベル電圧Ｖ_ｓが、第１放電セルグループＧ１の維持電極にハイレベル電圧Ｖ_ｓが、第１放電セルグループＧ１の維持電極にローレベル電圧Ｖ_ｇが印加されれば、第１放電セルグループＧ１の維持電極と走査電極との電位差は、放電開始電圧に到達できなくて維持放電が行われないが、第２放電セルグループＧ２の維持電極と走査電極との電位差は、放電開始電圧に到達して維持放電が行われる。走査電極にローレベル電圧Ｖ_ｇが、第１放電セルグループＧ１の維持電極にローレベル電圧Ｖ_ｇが、第２放電セルグループＧ２の維持電極にハイレベル電圧Ｖ_ｓが印加されれば、第１放電セルグループＧ１の走査電極と維持電極との電位差は、放電開始電圧に到達できずに維持放電が行われないが、第２放電セルグループＧ２の維持電極と走査電極との電位差は、放電開始電圧に到達して維持放電が行われる。第３維持期間ＰＳ３で行われる維持放電の回数は、第１維持期間ＰＳ１で行われる維持放電の回数と同じであることが望ましい。一方、第１放電セルグループＧ１の維持電極に印加されるハイレベル電圧Ｖ_ｓの電位は、走査電極に印加されるローレベル電圧Ｖ_ｇとハイレベル電圧Ｖ_ｓとの間の電位であり、放電が開始されない範囲ならばよいであろう。第３維持期間ＰＳ３の配置は、単位フレームに備えられる複数のサブフィールドのうち、少なくとも一つのサブフィールドで配置されてもよいが、複数のサブフィールドのうち、最後のサブフィールドに配置されることが望ましい。図８では、第８サブフィールドＳＦ８に配置されると見なしている。

上記のように、第１維持期間ＰＳ１を配置させることによって、グループ別アドレッシングを行うＡｌｉｓ駆動方式において、第１放電セルグループＧ１でアドレッシング後に維持放電が行われるまでの待機期間を短縮させて、第１放電セルグループＧ１で行われる維持放電を安定化することができる。また、第２維持期間ＰＳ２で維持放電が行われた第２放電セルグループＧ２に属する放電セルは、次のサブフィールドの第１維持期間ＰＳ１で維持放電が所定回数ほどさらに行われるので、従来の維持放電後にリセット放電までの待機期間が短縮して、第２放電セルグループＧ２でのリセット放電を安定的に行うことができる。

以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明のＰＤＰの駆動方法が適用されたＰＤＰの電極配置図である。 本発明と関連して画像を表示する単位フレームを示す図面である。 図２のサブフィールドのうち、第８サブフィールドを詳細に示す図面である。 図２のサブフィールドのうち、第８サブフィールドを詳細に示す図面である。 図２のサブフィールドのうち、第８サブフィールドを詳細に示す図面である。 本発明のＰＤＰの駆動方法が適用されうるＰＤＰを簡略に示すブロック図である。 本発明の一実施形態であって、駆動信号を示すタイミング図である。 本発明の他の実施形態であって、駆動信号を示すタイミング図である。 本発明の他の実施形態であって、駆動信号を示すタイミング図である。

符号の説明

ＳＦ８ 第８サブフィールド
ＰＲ１，ＰＲ２ 第１及び第２リセット期間
ＰＡ１，ＰＡ２ 第１及び第２アドレス期間
ＰＳ２，ＰＳ２ 第１及び第２維持機関
Ａ_１，．．．，Ａ_ｍ アドレス電極ライン
Ｘ_Ｇ１（Ｘ_１，Ｘ_３，．．．，Ｘ_ｎ−１） 奇数の維持電極ライン
Ｘ_Ｇ２（Ｘ_２，Ｘ_４，．．．，Ｘ_ｎ） 偶数の維持電極ライン
Ｖ_ｇ 第１電圧（ローレベル電圧）
Ｖ_ｓｃｌ ローレベル電圧
Ｖ_ｘ 第２電圧
Ｖ_ｂ 第３電圧
Ｖ_ｓ，Ｖ_ｓｅｔ，Ｖ_ｓｃｈ，Ｖ_ａ ハイレベル電圧
Ｙ_１，．．．，Ｙ_ｎ−１ 全体走査電極ライン

Claims (20)

1. 一方向に延びる第１電極ラインと、前記第１電極ラインの間に配置され、前記第１電極ラインと平行して延びる第２電極ラインと、前記第１電極ライン及び第２電極ラインと交差して延びる第３電極ラインと、を備え、その交差する領域で放電セルが定義されるプラズマディスプレイパネルに対して、
   ターンオンされなければならない放電セルを選択するアドレッシング放電及び前記アドレッシングされた放電セルで維持放電が行われ、前記アドレッシング時に前記第２電極ラインは、走査信号が印加される走査電極ラインとして共用されるプラズマディスプレイパネルの駆動方法において、
   前記第１電極ラインの配列順序によって奇数ライン及び偶数ラインに区分し、前記奇数ライン及び前記偶数ラインによって定義される放電セルグループをそれぞれ第１放電セルグループ及び第２放電セルグループとし、
   前記第１放電セルグループをアドレッシングする第１アドレスステップと；
   前記第１アドレスステップでアドレッシングされた放電セルで維持放電を行う第１維持放電ステップと；
   前記第２放電セルグループをアドレッシングする第２アドレスステップと；
   前記第１アドレスステップ及び第２アドレスステップでアドレッシングされた放電セルで維持放電を行う第２維持放電ステップと；
   で駆動されることを特徴とする、プラズマディスプレイパネルの駆動方法。
2. 前記第１アドレスステップの前に、前記第１放電セルグループを初期化する第１リセットステップと；
   前記第２アドレスステップの前に、前記第２放電セルグループを初期化する第２リセットステップと；
   でさらに駆動されることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
3. 画像を表示する単位フレームが複数のサブフィールドを備え、各前記サブフィールドは、前記第１リセットステップ、前記第１アドレスステップ、前記第１維持ステップ、前記第２リセットステップ、前記第２アドレスステップ及び前記第２維持ステップを含むことを特徴とする、請求項２に記載のプラズマディスプレイパネルの駆動方法。
4. 直前のサブフィールドの第２アドレスステップでアドレッシングされた第２放電セルグループに属する放電セルは、該当サブフィールドの第１維持ステップで維持放電を行うことを特徴とする、請求項３に記載のプラズマディスプレイパネルの駆動方法。
5. 前記第１維持ステップで、維持放電の回数は所定回数であり、前記第１維持ステップ及び第２維持ステップで行われる維持放電の回数の和は各サブフィールドに割当てられた諧調加重値に該当することを特徴とする、請求項３に記載のプラズマディスプレイパネルの駆動方法。
6. 前記複数のサブフィールドのうち少なくとも一つは、前記第１放電セルグループに比べて前記第２放電セルグループで前記所定回数の維持放電が少なく行われることを補正するように前記第２放電セルグループでのみ前記所定回数の維持放電が行われる第３維持ステップをさらに含むことを特徴とする、請求項５に記載のプラズマディスプレイパネルの駆動方法。
7. 前記複数のサブフィールドのうち、最後のサブフィールドが前記第３維持ステップを含むことを特徴とする、請求項６に記載のプラズマディスプレイパネルの駆動方法。
8. 前記第３維持ステップは、前記第２維持ステップの前に行われることを特徴とする、請求項７に記載のプラズマディスプレイパネルの駆動方法。
9. 前記第３維持ステップは、前記第２維持ステップの後に行われることを特徴とする、請求項７に記載のプラズマディスプレイパネルの駆動方法。
10. 前記第１リセットステップにおいて、
    前記第２電極ラインには立ち上がりパルス及び立ち下がりパルスからなるリセットパルスが印加され、前記立ち上がりパルスの印加時に、前記第１放電セルグループの第１電極ラインにはリセット放電が行われるように第１電圧を印加し、前記第２放電セルグループの第１電極ラインには前記リセット放電が行われないように前記第１電圧より電圧レベルの高い第２電圧を印加することを特徴とする、請求項２に記載のプラズマディスプレイパネルの駆動方法。
11. 前記立ち下がりパルスの印加時に、前記第１放電セルグループの第１電極ラインには前記第１電圧より電圧レベルが高い正極性の第３電圧が印加され、前記第２放電セルグループの第１電極ラインには前記第１電圧が印加されることを特徴とする、請求項１０に記載のプラズマディスプレイパネルの駆動方法。
12. 前記第１アドレスステップにおいて、
    前記第１放電セルグループでアドレス放電が行われるように、前記第２電極ラインには順次に走査パルスが印加され、前記第３電極ラインには表示データ信号が印加されることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
13. 前記第１維持ステップにおいて、
    前記アドレッシングされた放電セルで所定回数の維持放電が行われるように、前記第１電極ライン及び前記第２電極ラインには維持パルスが交互に印加されることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
14. 前記第２リセットステップにおいて、
    前記第２電極ラインには、立ち上がりパルス及び立ち下がりパルスからなるリセットパルスが印加され、前記立ち上がりパルスの印加時に、前記第２放電セルグループの第１電極ラインにはリセット放電が行われるように第１電圧を印加し、前記第１放電セルグループの第１電極ラインには前記リセット放電が行われないように前記第１電圧より電圧レベルの高い第２電圧を印加することを特徴とする、請求項２に記載のプラズマディスプレイパネルの駆動方法。
15. 前記立ち下がりパルスの印加時に、前記第２放電セルグループの第１電極ラインには前記第１電圧より電圧レベルの高い正極性の第３電圧が印加され、前記第１放電セルグループの第１電極ラインには前記第１電圧が印加されることを特徴とする、請求項１４に記載のプラズマディスプレイパネルの駆動方法。
16. 前記第２アドレスステップにおいて、
    前記第２放電セルグループでアドレス放電が行われるように、前記第２電極ラインには順次に走査パルスが印加され、前記第３電極ラインには表示データ信号が印加されることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
17. 前記第２維持ステップにおいて、
    前記アドレッシングされた放電セルで維持放電が行われるように、前記第１電極ライン及び前記第２電極ラインには維持パルスが交互に印加されることを特徴とする、請求項１に記載のプラズマディスプレイパネルの駆動方法。
18. 前記第３維持ステップにおいて、
    前記走査電極ラインには、順次にハイレベル及びローレベルを有する維持パルスが印加され、前記第１放電セルグループの維持電極ラインには順次にハイレベル及びローレベルを有する維持パルスが印加され、前記第２放電セルグループの維持電極ラインには順次にローレベル及びハイレベルを有する維持パルスが印加されることを特徴とする、請求項７〜９のいずれかに記載のプラズマディスプレイパネルの駆動方法。
19. 前記立ち上がりパルス及び前記立ち下がりパルスの印加前に、前記第１電極ラインまたは前記第２電極ラインには放電セル内の維持放電を消去する消去パルスがさらに印加されることを特徴とする、請求項１０または１４に記載のプラズマディスプレイパネルの駆動方法。
20. 前記所定回数は１回であることを特徴とする、請求項５に記載のプラズマディスプレイパネルの駆動方法。

Images