CN104318892B - 一种oled数字驱动中的扫描逻辑控制方法及装置 - Google Patents

Abstract

一种OLED数字驱动中的扫描逻辑控制方法及装置，提出了OLED数字驱动跳行扫描方法，给出了一种可以实现跳行寻址的扫描逻辑控制方法，该方法将全屏扫描划分为多个寻址逻辑控制模块，可以在寻址速率、屏幕分辨率、场频固定的情况下，实现更多灰度级的数字驱动，提高图像的显示质量。本发明同时公开了实现该扫描逻辑控制方法的装置，该装置包含多个级联的寻址逻辑控制模块，通过各寻址逻辑控制模块的使能信号，控制全屏的逻辑扫描。第一实施例中的寻址逻辑控制模块，包含一个移位寄存器，移位寄存器仅输出部分位的数据，用以逻辑控制。第二实施例中的寻址逻辑控制模块，使用多个移位寄存器，各移位寄存器输出信号最终通过多路选择器选择输出，用以逻辑控制。

Description

一种OLED数字驱动中的扫描逻辑控制方法及装置

技术领域

本发明涉及一种应用于有机发光显示(以下简称OLED)的数字驱动方法，特别涉及一种OLED数字驱动中的扫描逻辑控制方法及装置，其根据OLED显示的物理分辨率，显示一场的时间，数字驱动的子场数，以及扫描一行需要的时间等参数来确定扫描逻辑控制，进行数字逻辑驱动。

背景技术

有机电致发光显示器(Organic Light Emitting Diode,OLED)具有轻薄、省电、全彩色等一系列优点，被认为是最有可能实现柔性显示的新型显示器件，是继液晶显示器(LiquidCrystal Display,LCD)和等离子体显示器(Plasma Display Panel,PDP)之后的一种极具潜力的平板显示器件。

目前，OLED显示器主要采用模拟驱动的方式。OLED采用模拟驱动方法时，由于不同像素的TFT之间特性参数存在差异，造成在相同的驱动数据信号电压下，不同像素点间的驱动电流大小难以相同，这会使显示亮度不一致。为了解决该问题，一般会在像素电路中增加补偿电路，但补偿电路增加了OLED生产工艺难度和成本。基于OLED模拟驱动方法的以上缺点，本发明提出了一种可应用于OLED数字驱动中的扫描逻辑控制方法和装置。OLED数字驱动方法中，数据信号电压只取可获得最大电流值和最小电流值的两个电压值。在这两种电压下，不同像素点间的电流差异较小，像素点间的亮度有很高的一致性，因此采用数字驱动方法的像素电路简单，成本降低。最典型的数字驱动方法是边寻址边显示的驱动方法(Address While Display，AWD)。在AWD数字驱动方法中，每个像素点一个子场的显示时间为：该像素点该子场寻址结束到该像素点下一个子场寻址开始的时间间隔。如果采用逐行扫描的寻址方式，那么单位灰度显示的最短时间为全屏扫描的总时间。这样，即使目前的扫描芯片达到最高扫描速度，也难以实现较多的灰度级，从而使数字驱动的显示图像质量受到严重制约，这也是目前OLED采用数字驱动面临的主要困难。

【发明内容】

本发明的目的在于针对上述技术问题，提供了一种OLED数字驱动中的扫描逻辑控制方法及装置。

为实现上述目的，本发明采用如下的技术方案：

一种OLED数字驱动中的扫描逻辑控制方法，每个寻址逻辑控制模块的第一组进行第SF(n)行，第SF(n)+SF(n-1)行，第SF(n)+SF(n-1)+SF(n-2)行，……，第SF(n)+SF(n-1)+SF(n-2)+…+SF(1)＝WSF行的寻址，共计n次寻址，这n次寻址均对应第f场的图像数据；将第一组的这n次寻址的寻址行数分别加1，得到第二组n次寻址对应的寻址行数；如果某次寻址的行数加1后大于WSF行，则第2组对应寻址的寻址行数为第1行，且寻址时对应第f+1场的图像数据；按此逻辑，第二组进行第SF(n)+1行，第SF(n)+SF(n-1)+1行，第SF(n)+SF(n-1)+SF(n-2)+1行，……，第SF(n)+SF(n-1)+SF(n-2)+…+SF(2)+1行，第1行的寻址，共计n次寻址，其中，前n-1次寻址对应第f场的图像数据，第n次寻址对应第f+1场的图像数据；

依次类推，除第1组外，每组n次寻址的对应行数均为前一组n次寻址的行数加1，如加1后的结果大于WSF，则进行第1行的寻址，且第1行的寻址对应下一场的图像数据；

其中，对该扫描逻辑控制方法进行了如下定义：

1)一场的有效寻址时间是Tf，其中4.16ms≤Tf≤33.33ms；

2)OLED显示器的总行数R，其中R均为自然数，且1≤R≤8192；

3)OLED数字驱动的子场总数为n，其中n为自然数，且1≤n≤32；

4)各子场权重按照从小到大的排列顺序为SF(1)，SF(2)，SF(3)，…，SF(n)，其中SF(1)，SF(2)，SF(3)，…，SF(n)均为自然数，且1≤SF(1)≤SF(2)≤SF(3)≤…≤SF(n)≤4096；

5)所有子场的总权重WSF＝SF(1)+SF(2)+SF(3)+…+SF(n)，其中WSF为自然数，且1≤WSF≤8192；

6)采用n个子场后，实现的灰度级Gray＝WSF+1，其中Gray为自然数，且1≤Gray≤8192；

7)定义：R＝(WSF×h)-i，其中h，i为自然数，且h≥1，0≤i＜WSF；

8)将Tf时间长度平均分成WSF个时间区间，每个时间区间为Ti；

9)将一个时间区间Ti平均分成h个子时间区间，每个子时间区间为Tsi；

10)每WSF行寻址定义为一个寻址逻辑控制模块，全屏的寻址由h个寻址逻辑控制模块级联；

11)每个寻址逻辑控制模块ΔTi时间内进行n次寻址，这n次寻址称为一组寻址，Tf时间长度内依次进行第1组寻址，第2组寻址，第3组寻址，……，第n组寻址。

本发明进一步的改进在于：每个时间区间Ti内共进行n行的共n次寻址，这n次寻址分别对应所在行的第1子场寻址，第2子场寻址，第3子场寻址，……，第n子场寻址；在一个时间区间Ti内的第1次寻址共有n种选择方式，分别为：第1子场寻址，第2子场寻址，第3子场寻址，……，第n子场寻址；当该时间区间Ti内的第1次寻址确定后，第2次寻址共有n–1种选择，分别为除第1次寻址以外的n–1个子场的寻址；当该时间区间Ti内的第1次、第2次寻址确定时，第3次寻址共有n–2种选择，分别为除第1次寻址、第2次寻址以外的n–2个子场的寻址；以此类推，当该时间区间Ti内的前n-1次寻址确定时，第n次寻址只有1种选择，为除前n-1次寻址以外的唯一一个子场的寻址；因此，每个区间内进行的n次寻址的顺序有n×(n-1)×(n-2)×…×1种排列方式，不同时间区间内各子场的寻址顺序相同。

本发明进一步的改进在于：对于总行数为R行的OLED扫描寻址，将h个寻址逻辑控制模块级联，把每个时间区间Ti平均分成h个子时间区间Tsi，每个子时间区间Tsi内依次进行从第1个寻址逻辑控制模块到第h个寻址逻辑控制模块的n次寻址，这n次寻址属于同一组；从h个寻址逻辑控制模块中选择R个输出信号，实现全部R行的寻址。

一种OLED数字驱动中的扫描逻辑控制方法的实现装置，该寻址逻辑控制模块包括一个WSF×n位的移位寄存器，其输入信号为ENA、ClkA和DataA，其中，ENA是使能端，ClkA是时钟信号，DataA是数据信号，输出信号为WSF行的逻辑控制输出。

本发明进一步的改进在于：当ENA有效的情况下，每经过一个ClkA的上升沿，移位寄存器读取一次DataA的数据，其内部数据向后移动一位；移位寄存器每n位有一个输出，整个寻址逻辑控制模块共有WSF个输出，用以逻辑控制；在ENA有效的情况下，每经过WSF×n个ClkA时钟，DataA的数据循环一次；在循环周期内，DataA共有n个高电平，分别为第[SF(n)-1]×n+1个，第[SF(n)+SF(n-1)-1]×n+2个，第[SF(n)+SF(n-1)+SF(n-2)-1]×n+3个，……，第[SF(n)+SF(n-1)+SF(n-2)+…+SF(1)-1]×n+n个；DataA的这种数据输入格式保证在ENA有效的情况下，每经过一个时钟ClkA，移位寄存器有一个输出，共计有WSF个输出。

本发明进一步的改进在于：将第1寻址逻辑控制模块，第2寻址逻辑控制模块，第3寻址逻辑控制模块，……，第h寻址逻辑控制模块等h个寻址逻辑控制模块级联，输入的使能信号依次为：EN1，EN2，EN3，……，ENh；输入数据信号依次为Data1，Data2，Data3，……，Datah；输入的时钟信号均为Clk；

一个时间区间Ti内的h个子时间区间Tsi依次进行第1寻址逻辑控制模块，第2寻址逻辑控制模块，第3寻址逻辑控制模块，……，第h寻址逻辑控制模块的n次寻址；从h个寻址逻辑控制模块中选择R个输出信号，实现R行寻址；

每n×h个Clk时钟脉冲，n个使能信号：EN1，EN2，EN3，……，ENh的数据各自循环一次；在一个循环周期内，前n个Clk时钟上升沿对应的EN1信号为高电平，其它h-1个使能信号为低电平；第n+1到第2n个Clk时钟上升沿对应的EN2信号为高电平，其它h-1个使能信号为低电平；以此类推，第(m-1)×n+1到第m×n个Clk时钟上升沿对应的ENm信号为高电平，其它h-1个使能信号为低电平，其中，m为自然数，且1≤m≤h。

一种OLED数字驱动中的扫描逻辑控制方法的实现装置，该寻址逻辑控制模块包括n个移位寄存器、一个信号发生器和一个多路选择器，n个移位寄存器为：移位寄存器B1，移位寄存器B2，……，移位寄存器Bn；寻址逻辑控制模块的输入信号为ENB、ClkB和DataB，其中，ENB是使能端，ClkB是时钟信号，DataB是数据信号，输出信号为WSF行的扫描逻辑输出；

输入信号ENB，ClkB和DataB连接到信号发生器的输入端，用以产生多路选择器所需的n个选择信号Sel_1，Sel_2，Sel_3，…，Sel_n，以及分频时钟信号ClkB_div；选择信号Sel_1，Sel_2，Sel_3，…，Sel_n连接到多路选择器的输入端，用以确定允许输出的移位寄存器信号；分频时钟信号ClkB_div的时钟频率为ClkB的n分之一，分别连接到n个移位寄存器：移位寄存器B1，移位寄存器B2，……，移位寄存器Bn的输入端，作为各移位寄存器的输入时钟；同时，输入信号ClkB连接到多路选择器，作为其时钟信号；输入信号ENB和DataB均连接到n个移位寄存器：移位寄存器B1，移位寄存器B2，……，移位寄存器Bn的输入端，作为移位寄存器的使能信号和输入信号；每个移位寄存器有WSF个供选扫描逻辑输出信号连接到多路选择器的输入端，n个移位寄存器共有WSF×n个供选扫描逻辑输出信号连接到多路选择器的输入端。

本发明进一步的改进在于：多路选择器内部有WSF个n输入逻辑或门，对应相同寻址行的n个输入信号，由各自的选择信号Sel_1，Sel_2，Sel_3，……，Sel_n控制，通过相应的n输入逻辑或门输出；

移位寄存器B1，移位寄存器B2，……，移位寄存器Bn的第一位输出对应的寻址行依次为：SF(n)，SF(n)+SF(n-1)，SF(n)+SF(n-1)+SF(n-2)，……，SF(n)+SF(n-1)+SF(n-2)+…+SF(1)；各移位寄存器除第一位以外的每一位的输出对应的寻址行均为前一位对应的寻址行的行数加1，如果加1后的结果大于WSF，则该位输出对应的寻址行为第1行。

本发明进一步的改进在于：ClkB_div的时钟频率为ClkB的1/n，连续两个ClkB_div时钟上升沿之间有n个ClkB时钟上升沿，其中第1个ClkB上升沿对应的Sel_1信号为高电平，其余n-1个选择信号为低电平；第2个ClkB上升沿对应的Sel_2信号为高电平，其余n-1个选择信号为低电平；以此类推，第k个ClkB上升沿对应的Sel_k信号为高电平，其余n-1个选择信号为低电平，其中，k为自然数，且1≤k≤n；

当ENB有效的情况下，每经过一个ClkB_div的上升沿，移位寄存器B1，移位寄存器B2，……，移位寄存器Bn分别读取一次DataB的数据，它们内部数据向后移动一位；每经过WSF个ClkB_div时钟，DataB的数据循环一次；在循环周期内，ClkB_div的第一个时钟的上升沿对应的DataB为高电平，其余时钟上升沿对应的DataB为低电平。

本发明进一步的改进在于：将第1寻址逻辑控制模块，第2寻址逻辑控制模块，第3寻址逻辑控制模块，……，第h寻址逻辑控制模块等h个寻址逻辑控制模块级联，输入的使能信号依次为：EN1，EN2，EN3，……，ENh；输入数据信号依次为Data1，Data2，Data3，……，Datah；输入的时钟信号均为Clk；

一个时间区间Ti内的h个子时间区间Tsi依次进行第1寻址逻辑控制模块，第2寻址逻辑控制模块，第3寻址逻辑控制模块，……，第h寻址逻辑控制模块的n次寻址；从h个寻址逻辑控制模块中选择R个输出信号，实现R行寻址；

每n×h个Clk时钟脉冲，n个使能信号：EN1，EN2，EN3，……，ENh的数据各自循环一次；在一个循环周期内，前n个Clk时钟上升沿对应的EN1信号为高电平，其它h-1个使能信号为低电平；第n+1到第2n个Clk时钟上升沿对应的EN2信号为高电平，其它h-1个使能信号为低电平；以此类推，第(m-1)×n+1到第m×n个Clk时钟上升沿对应的ENm信号为高电平，其它h-1个使能信号为低电平，其中，m为自然数，且1≤m≤h。

与现有技术相比，本发明具有如下的技术效果：

本发明扫描逻辑控制方法将全屏的逻辑控制划分成寻址逻辑控制模块，通过合理控制寻址逻辑控制模块内的扫描顺序，以及寻址逻辑模块间的扫描顺序，实现跳行寻址，减小了用于单位灰度级的显示时间，从而在寻址扫描速度不变、OLED屏幕分辨率和场频不变的情况下，实现更多的灰度级显示，提高OLED采用数字驱动方法时的图像显示质量。

本发明用于扫描逻辑控制方法的装置包含h个级联的逻辑控制模块，通过各逻辑控制模块的使能信号，控制同一时刻只有一个逻辑控制模块进行有效的逻辑控制，通过划分逻辑控制模块，可以降低跳行寻址的实现难度，并实现任意行数的寻址。第一实施例中的逻辑控制模块装置，仅使用一个WSF×n位移位寄存器即可实现本扫描逻辑控制方法，装置结构简单；第二实施例中的逻辑控制模块装置，使用n个WSF位移位寄存器，各移位寄存器输出信号最终通过多路选择器选择输出，逻辑简单。

附图说明

图1为本发明OLED数字驱动中扫描逻辑控制方法的寻址顺序示意图；

图2为本发明OLED数字驱动中扫描逻辑控制方法中第一、二行的寻址顺序示意图；

图3为寻址逻辑控制模块的第一实施例的装置结构示意图；

图4为寻址逻辑控制模块的第一实施例的时序图；

图5为寻址逻辑控制模块的第二实施例的装置结构示意图；

图6为寻址逻辑控制模块的第二实施例中多路选择器504的内部结构图；

图7为寻址逻辑控制模块的第二实施例的时序图；

图8为多个寻址逻辑控制模块的级联结构示意图；

图9为多个级联寻址逻辑控制模块的时序图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。

参照图1，每个寻址逻辑控制模块在Tf时间长度内，共进行n×WSF次寻址，每个时间区间Ti内进行n次寻址。图1是本发明中第f+1场的寻址逻辑(f为自然数，且f≥1)，所有场的寻址次数相同，相邻两场内对应寻址的时间间隔为Tf。

每个寻址逻辑控制模块的第一组依次进行第SF(n)行，第SF(n)+SF(n-1)行，第SF(n)+SF(n-1)+SF(n-2)行，……，第SF(n)+SF(n-1)+SF(n-2)+…+SF(1)＝WSF行的寻址，共计n次寻址，这n次寻址均对应第f场的图像数据。将第一组的这n次寻址的寻址行数分别加1，得到第二组n次寻址对应的寻址行数。如果某次寻址的行数加1后大于WSF行，则第2组对应寻址的寻址行数为第1行，且寻址时对应第f+1场的图像数据。按此逻辑，第二组依次进行第SF(n)+1行，第SF(n)+SF(n-1)+1行，第SF(n)+SF(n-1)+SF(n-2)+1行，……，第SF(n)+SF(n-1)+SF(n-2)+…+SF(2)+1行，第1行的寻址，共计n次寻址，其中前n-1次寻址对应第f场的图像数据，第n次寻址对应第f+1场的图像数据。

依次类推，除第1组外，每组n次寻址的对应行数均为前一组n次寻址的行数加1，如加1后的结果大于WSF，则进行第1行的寻址，且第1行的寻址对应下一场的图像数据。

参照图2，对于寻址逻辑控制模块的第1行，一场内共进行n次寻址，这n次寻址分别在第2组，第2+SF(1)组，第2+SF(1)+SF(2)组，……，第2+SF(1)+SF(2)+…+SF(n-1)组。每次寻址与第1行的下一次寻址相差的组数依次为SF(1)组，SF(2)组，SF(3)组，……，SF(n)组。对于寻址逻辑控制模块内除第1行以外的任意一行，每行的n次寻址分别滞后于前1行的n次寻址ΔTi，例如对于第2行，每个子场的寻址分别在第3组，第3+SF(1)组，第3+SF(1)+SF(2)组，……，第3+SF(1)+SF(2)+…+SF(n-1)组。

每个时间区间Ti内共进行n行的共的n次寻址，这n次寻址分别对应所在行的第1子场寻址，第2子场寻址，第3子场寻址，……，第n子场寻址。在一个时间区间Ti内的第1次寻址共有n种选择方式，分别为：第1子场寻址，第2子场寻址，第3子场寻址，……，第n子场寻址。当该时间区间Ti内的第1次寻址确定后，第2次寻址共有n–1种选择，分别为除第1次寻址以外的n–1个子场的寻址。当该时间区间Ti内的第1次、第2次寻址确定时，第3次寻址共有n–2种选择，分别为除第1次寻址、第2次寻址以外的n–2个子场的寻址。以此类推，当该时间区间Ti内的前n-1次寻址确定时，第n次寻址只有1种选择，为除前n-1次寻址以外的唯一一个子场的寻址。因此，每个区间内进行的n次寻址的顺序有n×(n-1)×(n-2)×…×1种排列方式，不同时间区间内各子场的寻址顺序相同。

对于总行数为R行的OLED扫描寻址，将h个寻址逻辑控制模块级联，把每个时间区间Ti平均分成h个子时间区间Tsi，每个子时间区间Tsi内依次进行从第1寻址逻辑控制模块到第h寻址逻辑控制模块的n次寻址，这n次寻址属于同一组。从h个寻址逻辑控制模块中选择R个输出信号，实现全部R行的寻址。

第一实施例：

参照图3，寻址逻辑控制模块的包括一个WSF×n位的移位寄存器301，其输入信号为ENA，ClkA和DataA，其中ENA是使能端，ClkA是时钟信号，DataA是数据信号，输出信号为WSF行的逻辑控制输出。

参照图4，当ENA有效的情况下，每经过一个ClkA的上升沿，图3中的移位寄存器301读取一次DataA的数据，其内部数据向后移动一位。移位寄存器301每n位有一个输出，整个寻址逻辑控制模块共有WSF个输出，用以逻辑控制。在ENA有效的情况下，每经过WSF×n个ClkA时钟，DataA的数据循环一次。在循环周期内，DataA共有n个高电平，分别为第[SF(n)-1]×n+1个，第[SF(n)+SF(n-1)-1]×n+2个，第[SF(n)+SF(n-1)+SF(n-2)-1]×n+3个，……，第[SF(n)+SF(n-1)+SF(n-2)+…+SF(1)-1]×n+n个(即第WSF个)。DataA的这种数据输入格式保证在ENA有效的情况下，每经过一个时钟ClkA，移位寄存器(301)有一个输出，共计有WSF个输出。

第二实施例：

参照图5，图6和表1，寻址逻辑控制模块由n个移位寄存器，一个信号发生器500和一个多路选择器504组成，n个移位寄存器为：移位寄存器B1501，移位寄存器B2502，……，移位寄存器Bn503。寻址逻辑控制模块的输入信号为ENB，ClkB和DataB，其中ENB是使能端，ClkB是时钟信号，DataB是数据信号，输出信号为WSF行的扫描逻辑输出。

输入信号ENB，ClkB和DataB连接到信号发生器500的输入端，用以产生多路选择器504所需的n个选择信号Sel_1，Sel_2，Sel_3，…，Sel_n，以及分频时钟信号ClkB_div。选择信号Sel_1，Sel_2，Sel_3，…，Sel_n连接到多路选择器504的输入端，用以确定允许输出的移位寄存器信号。分频时钟信号ClkB_div的时钟频率为ClkB的n分之一，分别连接到图5中的n个移位寄存器：移位寄存器B1501，移位寄存器B2502，……，移位寄存器Bn503的输入端，作为各移位寄存器的输入时钟。同时，输入信号ClkB连接到图5中多路选择器504，作为其时钟信号。输入信号ENB和DataB均连接到n个移位寄存器：移位寄存器B1501，移位寄存器B2502，……，移位寄存器Bn503的输入端，作为移位寄存器的使能信号和输入信号。每个移位寄存器有WSF个供选扫描逻辑输出信号连接到多路选择器504的输入端，n个移位寄存器共有WSF×n个供选扫描逻辑输出信号连接到多路选择器504的输入端。

图6为多路选择器504的内部结构示意图。多路选择器504内部有WSF个n输入逻辑或门，对应相同寻址行的n个输入信号，由各自的选择信号Sel_1，Sel_2，Sel_3，……，Sel_n控制，通过相应的n输入逻辑或门输出。

表1为移位寄存器B1501，移位寄存器B2502，……，移位寄存器Bn503的各个位对应的供选扫描逻辑输出查找表。移位寄存器B1501，移位寄存器B2502，……，移位寄存器Bn503的第一位输出对应的寻址行依次为：SF(n)，SF(n)+SF(n-1)，SF(n)+SF(n-1)+SF(n-2)，……，SF(n)+SF(n-1)+SF(n-2)+…+SF(1)。各移位寄存器除第一位以外的每一位的输出对应的寻址行均为前一位对应的寻址行的行数加1，如果加1后的结果大于WSF，则该位输出对应的寻址行为第1行。如移位寄存器B1501输出对应的寻址行依次为：SF(n)，SF(n)+1，SF(n)+2，…，SF(n)-1。

下表为第二实施例中h个移位寄存器各个位对应的供选扫描逻辑输出查找表。

参照图7，ClkB_div的时钟频率为ClkB的1/n，连续两个ClkB_div时钟上升沿之间有n个ClkB时钟上升沿，其中第1个ClkB上升沿对应的Sel_1信号为高电平，其余n-1个选择信号为低电平。第2个ClkB上升沿对应的Sel_2信号为高电平，其余n-1个选择信号为低电平。以此类推，第k个ClkB上升沿对应的Sel_k信号为高电平，其余n-1个选择信号为低电平(其中k为自然数，且1≤k≤n)。

当ENB有效的情况下，每经过一个ClkB_div的上升沿，移位寄存器B1501，移位寄存器B2502，……，移位寄存器Bn503分别读取一次DataB的数据，它们内部数据向后移动一位。每经过WSF个ClkB_div时钟，DataB的数据循环一次。在循环周期内，ClkB_div的第一个时钟的上升沿对应的DataB为高电平，其余时钟上升沿对应的DataB为低电平。这样可以保证在ENB有效的情况下，每经过一个时钟ClkB，寻址逻辑控制模块都有一行输出。

参照图8，将第1寻址逻辑控制模块801，第2寻址逻辑控制模块802，第3寻址逻辑控制模块803，……，第h寻址逻辑控制模块804等h个寻址逻辑控制模块级联，输入的使能信号依次为：EN1，EN2，EN3，……，ENh；输入数据信号依次为Data1，Data2，Data3，……，Datah；输入的时钟信号均为Clk。

一个时间区间Ti内的h个子时间区间Tsi依次进行第1寻址逻辑控制模块801，第2寻址逻辑控制模块802，第3寻址逻辑控制模块803，……，第h寻址逻辑控制模块804的n次寻址。从h个寻址逻辑控制模块中选择R个输出信号，实现R行寻址。

参照图9，每n×h个Clk时钟脉冲，n个使能信号：EN1，EN2，EN3，……，ENh的数据各自循环一次。在一个循环周期内，前n个Clk时钟上升沿对应的EN1信号为高电平，其它h-1个使能信号为低电平；第n+1到第2n个Clk时钟上升沿对应的EN2信号为高电平，其它h-1个使能信号为低电平。以此类推，第(m-1)×n+1到第m×n个Clk时钟上升沿对应的ENm信号为高电平，其它h-1个使能信号为低电平(其中m为自然数，且1≤m≤h)。

图8中Data1，Data2，Data3，……，Datah信号根据所选寻址逻辑控制模块确定，如选用实施例一中的寻址逻辑控制模块，则Data1，Data2，Data3，……，Datah信号由图4中的时序图确定，如选用实施例二中的寻址逻辑控制模块，则Data1，Data2，Data3，……，Datah信号由图7中的时序图确定。

本发明所提出的OLED数字驱动中扫描逻辑控制方法及装置具有如下的优点：

本发明中的扫描逻辑控制方法，将全屏的逻辑控制划分成若干寻址逻辑控制模块，通过控制寻址逻辑控制模块内的扫描顺序、以及寻址逻辑模块间的级联关系，实现跳行寻址，减小了用于单位灰度级的显示时间，从而在寻址扫描速度不变、OLED屏幕分辨率和场频不变的情况下，实现更多的灰度级显示，提高OLED采用数字驱动方法时的图像显示质量。

通过采用本发明中的跳行寻址方式，可以使OLED数字驱动方法在寻址速度固定的情况下，降低单位灰度级的显示时间，从而在屏幕分辨率、场频固定的情况下，可实现更多的图像灰度级显示，提高了图像的显示质量。

最后需要说明的是，以上实施例仅为说明本发明的技术方案，而非对本发明作限制性理解。尽管参照上述实施例对本发明进行了详细说明，本领域的技术人员在本发明技术的方案范围内，进行的通常变化和替换，都应包含在本发明的保护范围内。

Claims (10)

1.一种OLED数字驱动中的扫描逻辑控制方法，其特征在于：每个寻址逻辑控制模块的第一组进行第SF(n)行，第SF(n)+SF(n-1)行，第SF(n)+SF(n-1)+SF(n-2)行，......，第SF(n)+SF(n-1)+SF(n-2)+...+SF(1)＝WSF行的寻址，共计n次寻址，这n次寻址均对应第f场的图像数据；将第一组的这n次寻址的寻址行数分别加1，得到第二组n次寻址对应的寻址行数；如果某次寻址的行数加1后大于WSF行，则第2组对应寻址的寻址行数为第1行，且寻址时对应第f+1场的图像数据；按此逻辑，第二组进行第SF(n)+1行，第SF(n)+SF(n-1)+1行，第SF(n)+SF(n-1)+SF(n-2)+1行，......，第SF(n)+SF(n-1)+SF(n-2)+...+SF(2)+1行，第1行的寻址，共计n次寻址，其中，前n-1次寻址对应第f场的图像数据，第n次寻址对应第f+1场的图像数据；

依次类推，除第1组外，每组n次寻址的对应行数均为前一组n次寻址的行数加1，如加1后的结果大于WSF，则进行第1行的寻址，且第1行的寻址对应下一场的图像数据；

其中，对该扫描逻辑控制方法进行了如下定义：

1)一场的有效寻址时间是Tf，其中4.16ms≤Tf≤33.33ms；

2)OLED显示器的总行数R，其中R均为自然数，且1≤R≤8192；

3)OLED数字驱动的子场总数为n，其中n为自然数，且1≤n≤32；

4)各子场权重按照从小到大的排列顺序为SF(1)，SF(2)，SF(3)，...，SF(n)，其中SF(1)，SF(2)，SF(3)，...，SF(n)均为自然数，且1≤SF(1)≤SF(2)≤SF(3)≤...≤SF(n)≤4096；

5)所有子场的总权重WSF＝SF(1)+SF(2)+SF(3)+...+SF(n)，其中WSF为自然数，且1≤WSF≤8192；

6)采用n个子场后，实现的灰度级Gray＝WSF+1，其中Gray为自然数，且1≤Gray≤8192；

7)定义：R＝(WSF×h)-i，其中h，i为自然数，且h≥1，0≤i＜WSF；

8)将Tf时间长度平均分成WSF个时间区间，每个时间区间为Ti；

9)将一个时间区间Ti平均分成h个子时间区间，每个子时间区间为Tsi；

10)每WSF行寻址定义为一个寻址逻辑控制模块，全屏的寻址由h个寻址逻辑控制模块级联；

11)每个寻址逻辑控制模块ΔTi时间内进行n次寻址，这n次寻址称为一组寻址，Tf时间长度内依次进行第1组寻址，第2组寻址，第3组寻址，......，第n组寻址。

2.根据权利要求1所述的OLED数字驱动中的扫描逻辑控制方法，其特征在于：每个时间区间Ti内共进行n行的共n次寻址，这n次寻址分别对应所在行的第1子场寻址，第2子场寻址，第3子场寻址，......，第n子场寻址；在一个时间区间Ti内的第1次寻址共有n种选择方式，分别为：第1子场寻址，第2子场寻址，第3子场寻址，......，第n子场寻址；当该时间区间Ti内的第1次寻址确定后，第2次寻址共有n–1种选择，分别为除第1次寻址以外的n–1个子场的寻址；当该时间区间Ti内的第1次、第2次寻址确定时，第3次寻址共有n–2种选择，分别为除第1次寻址、第2次寻址以外的n–2个子场的寻址；以此类推，当该时间区间Ti内的前n-1次寻址确定时，第n次寻址只有1种选择，为除前n-1次寻址以外的唯一一个子场的寻址；因此，每个区间内进行的n次寻址的顺序有n×(n-1)×(n-2)×...×1种排列方式，不同时间区间内各子场的寻址顺序相同。

3.根据权利要求1所述的OLED数字驱动中的扫描逻辑控制方法，其特征在于：对于总行数为R行的OLED扫描寻址，将h个寻址逻辑控制模块级联，把每个时间区间Ti平均分成h个子时间区间Tsi，每个子时间区间Tsi内依次进行从第1个寻址逻辑控制模块到第h个寻址逻辑控制模块的n次寻址，这n次寻址属于同一组；从h个寻址逻辑控制模块中选择R个输出信号，实现全部R行的寻址。

4.权利要求1至3中任一项所述的OLED数字驱动中的扫描逻辑控制方法的实现装置，其特征在于：该寻址逻辑控制模块包括一个WSF×n位的移位寄存器(301)，其输入信号为ENA、ClkA和DataA，其中，ENA是使能端，ClkA是时钟信号，DataA是数据信号，输出信号为WSF行的逻辑控制输出。

5.根据权利要求4所述的OLED数字驱动中的扫描逻辑控制方法的实现装置，其特征在于：当ENA有效的情况下，每经过一个ClkA的上升沿，移位寄存器(301)读取一次DataA的数据，其内部数据向后移动一位；移位寄存器(301)每n位有一个输出，整个寻址逻辑控制模块共有WSF个输出，用以逻辑控制；在ENA有效的情况下，每经过WSF×n个ClkA时钟，DataA的数据循环一次；在循环周期内，DataA共有n个高电平，分别为第[SF(n)-1]×n+1个，第[SF(n)+SF(n-1)-1]×n+2个，第[SF(n)+SF(n-1)+SF(n-2)-1]×n+3个，......，第[SF(n)+SF(n-1)+SF(n-2)+...+SF(1)-1]×n+n个；DataA的这种数据输入格式保证在ENA有效的情况下，每经过一个时钟ClkA，移位寄存器(301)有一个输出，共计有WSF个输出。

6.根据权利要求4所述的OLED数字驱动中的扫描逻辑控制方法的实现装置，其特征在于：将第1寻址逻辑控制模块(801)，第2寻址逻辑控制模块(802)，第3寻址逻辑控制模块(803)，......，第h寻址逻辑控制模块(804)等h个寻址逻辑控制模块级联，输入的使能信号依次为：EN1，EN2，EN3，......，ENh；输入数据信号依次为Data1，Data2，Data3，......，Datah；输入的时钟信号均为Clk；

一个时间区间Ti内的h个子时间区间Tsi依次进行第1寻址逻辑控制模块(801)，第2寻址逻辑控制模块(802)，第3寻址逻辑控制模块(803)，......，第h寻址逻辑控制模块(804)的n次寻址；从h个寻址逻辑控制模块中选择R个输出信号，实现R行寻址；

每n×h个Clk时钟脉冲，n个使能信号：EN1，EN2，EN3，......，ENh的数据各自循环一次；在一个循环周期内，前n个Clk时钟上升沿对应的EN1信号为高电平，其它h-1个使能信号为低电平；第n+1到第2n个Clk时钟上升沿对应的EN2信号为高电平，其它h-1个使能信号为低电平；以此类推，第(m-1)×n+1到第m×n个Clk时钟上升沿对应的ENm信号为高电平，其它h-1个使能信号为低电平，其中，m为自然数，且1≤m≤h。

7.权利要求1至3中任一项所述的OLED数字驱动中的扫描逻辑控制方法的实现装置，其特征在于：该寻址逻辑控制模块包括n个移位寄存器、一个信号发生器(500)和一个多路选择器(504)，n个移位寄存器为：移位寄存器B1(501)，移位寄存器B2(502)，......，移位寄存器Bn(503)；寻址逻辑控制模块的输入信号为ENB、ClkB和DataB，其中，ENB是使能端，ClkB是时钟信号，DataB是数据信号，输出信号为WSF行的扫描逻辑输出；

输入信号ENB，ClkB和DataB连接到信号发生器(500)的输入端，用以产生多路选择器(504)所需的n个选择信号Sel_1，Sel_2，Sel_3，...，Sel_n，以及分频时钟信号ClkB_div；选择信号Sel_1，Sel_2，Sel_3，...，Sel_n连接到多路选择器(504)的输入端，用以确定允许输出的移位寄存器信号；分频时钟信号ClkB_div的时钟频率为ClkB的n分之一，分别连接到n个移位寄存器：移位寄存器B1(501)，移位寄存器B2(502)，......，移位寄存器Bn(503)的输入端，作为各移位寄存器的输入时钟；同时，输入信号ClkB连接到多路选择器(504)，作为其时钟信号；输入信号ENB和DataB均连接到n个移位寄存器：移位寄存器B1(501)，移位寄存器B2(502)，......，移位寄存器Bn(503)的输入端，作为移位寄存器的使能信号和输入信号；每个移位寄存器有WSF个供选扫描逻辑输出信号连接到多路选择器(504)的输入端，n个移位寄存器共有WSF×n个供选扫描逻辑输出信号连接到多路选择器(504)的输入端。

8.根据权利要求7所述的OLED数字驱动中的扫描逻辑控制方法的实现装置，其特征在于：多路选择器(504)内部有WSF个n输入逻辑或门，对应相同寻址行的n个输入信号，由各自的选择信号Sel_1，Sel_2，Sel_3，......，Sel_n控制，通过相应的n输入逻辑或门输出；

移位寄存器B1(501)，移位寄存器B2(502)，......，移位寄存器Bn(503)的第一位输出对应的寻址行依次为：SF(n)，SF(n)+SF(n-1)，SF(n)+SF(n-1)+SF(n-2)，......，SF(n)+SF(n-1)+SF(n-2)+...+SF(1)；各移位寄存器除第一位以外的每一位的输出对应的寻址行均为前一位对应的寻址行的行数加1，如果加1后的结果大于WSF，则该位输出对应的寻址行为第1行。

9.根据权利要求7所述的OLED数字驱动中的扫描逻辑控制方法的实现装置，其特征在于：ClkB_div的时钟频率为ClkB的1/n，连续两个ClkB_div时钟上升沿之间有n个ClkB时钟上升沿，其中第1个ClkB上升沿对应的Sel_1信号为高电平，其余n-1个选择信号为低电平；第2个ClkB上升沿对应的Sel_2信号为高电平，其余n-1个选择信号为低电平；以此类推，第k个ClkB上升沿对应的Sel_k信号为高电平，其余n-1个选择信号为低电平，其中，k为自然数，且1≤k≤n；

当ENB有效的情况下，每经过一个ClkB_div的上升沿，移位寄存器B1(501)，移位寄存器B2(502)，......，移位寄存器Bn(503)分别读取一次DataB的数据，它们内部数据向后移动一位；每经过WSF个ClkB_div时钟，DataB的数据循环一次；在循环周期内，ClkB_div的第一个时钟的上升沿对应的DataB为高电平，其余时钟上升沿对应的DataB为低电平。

10.根据权利要求7所述的OLED数字驱动中的扫描逻辑控制方法的实现装置，其特征在于：将第1寻址逻辑控制模块(801)，第2寻址逻辑控制模块(802)，第3寻址逻辑控制模块(803)，......，第h寻址逻辑控制模块(804)等h个寻址逻辑控制模块级联，输入的使能信号依次为：EN1，EN2，EN3，......，ENh；输入数据信号依次为Data1，Data2，Data3，......，Datah；输入的时钟信号均为Clk；

一个时间区间Ti内的h个子时间区间Tsi依次进行第1寻址逻辑控制模块(801)，第2寻址逻辑控制模块(802)，第3寻址逻辑控制模块(803)，......，第h寻址逻辑控制模块(804)的n次寻址；从h个寻址逻辑控制模块中选择R个输出信号，实现R行寻址；

每n×h个Clk时钟脉冲，n个使能信号：EN1，EN2，EN3，......，ENh的数据各自循环一次；在一个循环周期内，前n个Clk时钟上升沿对应的EN1信号为高电平，其它h-1个使能信号为低电平；第n+1到第2n个Clk时钟上升沿对应的EN2信号为高电平，其它h-1个使能信号为低电平；以此类推，第(m-1)×n+1到第m×n个Clk时钟上升沿对应的ENm信号为高电平，其它h-1个使能信号为低电平，其中，m为自然数，且1≤m≤h。