KR20050052835A

KR20050052835A - Ａｃ 플라스마 디스플레이 패널 및 이의 구동 방법

Info

Publication number: KR20050052835A
Application number: KR1020030086401A
Authority: KR
Inventors: 최은하; 정윤
Original assignee: 학교법인 광운학원
Priority date: 2003-12-01
Filing date: 2003-12-01
Publication date: 2005-06-07

Abstract

본 발명은 고정세, 고효율, 고화질의 플라스마 디스플레이 패널(PDP) 구조 및 구동 방법에 관한 것이다.

본 발명에 따른 장치는 전면 기판에 홀수번째 표시 전극(X₁,X₃,…)들이 X_2n-1 (n=1,2,…)로 공통으로 연결되어 있고 이에 평행하게 배열된 짝수번째 표시 전극(X₂,X₄,…)들이 X_2n으로 공통으로 연결되어 있으며 각 표시 전극 사이에 주사 전극 Y_n(n=1,2,3,…)이 하나씩 표시 전극과 평행하게 배열되어 있는 AC 플라스마 디스플레이 패널에서 배면 기판에 폐쇄형 격벽을 형성하여 한 개의 주사 전극을 공유하며 어드레스 전극을 따라 격벽으로 분리된 각각의 방전 셀에 있어 기체 방전의 비선형성과 동일한 전기 광학적 방전 특성을 확보하도록 구성된다. 본 발명에서는 ALiS 구동 방식과 달리 모든 서브필드에서 모든 표시 셀의 방전이 가능하므로 높은 휘도의 고정세 플라스마 디스플레이 패널을 구현할 수 있는 것과 동시에 형광체 면적이 증가하고 ITO 전극 면적 감소로 인한 방전 전류의 감소로고효율의 AC 플라스마 디스플레이 패널을 구현할 수 있다.

Description

ＡＣ 플라스마 디스플레이 패널 및 이의 구동 방법{AC PLASMA DISPLAY PANEL AND DRIVING METHOD FOR THE SAME}

본 발명은 플라스마 디스플레이 패널(PDP)과 이의 구동 방법에 관한 것으로서, 더 자세하게는 고선명(HD) PDP에 적합한 고정세, 고효율, 고화질의 PDP 패널 구조 및 구동 방법에 관한 것이다.

일반적인 플라스마 디스플레이는 플라스마 방전에 의한 발광 또는 플라스마 방전에 의해 여기된 형광체에 의해 화상을 형성하는 장치인데, 플라스마 디스플레이 패널의 방전공간에 설치된 두 전극에 소정의 전압을 인가하여 이들 사이에서 플라스마 방전이 일어나도록 하고, 이 글로우방전시 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체층을 여기시켜 화상이 형성되게 한다. 이러한 PDP는 크게 교류형(AC type), 직류형(DC type) 및 혼합형(Hybrid type)으로 대별된다.

도 1a 내지 도 1c는 일반적인 AC PDP의 구조를 도시한 도면이다. 구체적으로 도 1a는 일반적인 AC PDP의 상판을 측면에서 본 구조를 도시하고 있다. 상판은 유리 기판(1) 위에 투명 전극(Indium Tin Oxide; ITO)으로 이루어진 표시 전극(…, X_n, X_n+1, …)과 주사 전극(…, Y_n, Y_n+1, …)이 평행하게 배열되어 있고 각각의 표시 전극과 주사 전극은 불투명 물질인 B/S(Black Stripe; 3)로 분리되어 있으며 투명 전극 위에는 bus 전극(5)으로 불리는 금속 물질이 각각 연결되어 투명 전극의 저항을 낮추는 역할을 한다. 이때 표시 전극은 모두 공통으로 연결한다. 또한 상기 모든 전극과 B/S는 전면 유전체 층(2)으로 덮여 있고 유전층 위에는 다시 MgO 보호막(4)이 형성되어 유전체를 보호하고 방전 전압을 낮춘다. 도 1b는 일반적인 PDP의 하판의 측면 구조를 도시하고 있다. 하판은 유리 기판(6) 위에 어드레싱 전극(…, Z_n, Z_n+1, …)이 평행하게 형성되어 있고 그 위를 배면 유전체(7)가 덮고 있으며 배면 유전체 위에는 어드레싱 전극을 따라 격벽(8)이 형성되어 있고 격벽과 격벽 사이에는 형광체(9)가 도포되어 있다. 도 1c는 PDP의 평면도로 도 1a의 상판과 도 1b의 하판은 주사 전극과 어드레싱 전극이 교차하도록 결합되어 있으며, 도 1c에서는 상판 전극과 B/S 그리고 어드레싱 전극과 격벽만 나타내었다. 상판과 하판 사이에는 기체 방전을 위해 혼합 방전 기체를 주입하는데 일반적으로 (He-Ne-Xe)의 3종 기체를 사용한다. 따라서 플라스마 디스플레이 패널은 상판과 하판 그리고 그 사이의 방전 혼합 기체로 이루어져 있으며, 도 1c에 개시된 방전셀 R, G, B와 같이 상판의 한 개 표시 전극과 한 개 주사 전극 그리고 격벽으로 구분된 부분이 한 개의 개별적인 방전 셀을 형성하게 된다. 도 2에는 PDP에서 사용되는 ADS(Address Display Separation) 구동 방법이 나타나 있다. PDP는 1초에 60개의 프레임을 표시하며 따라서 1 프레임 당 1/60초 만큼의 시간이 소모되는데 계조를 표현하기 위하여 1개의 사진은 다시 보통 8~12개로 구성되는 n개의 서브 필드로 되어 있고, 각각의 서브 필드는 도 2에서와 같이 리셋 기간, 어드레싱 기간, 유지 방전 기간으로 구성된다. 리셋 기간에는 모든 방전 셀이 동일한 초기 상태로 되고 다음 기간인 어드레싱 기간에 대비하여 벽전하 및 공간 전하가 형성된다. 어드레싱 기간에는 화면에 표시 되어야 할 셀만 유지 방전 기간에 방전되도록 미리 선택되어진다. 어드레싱 기간에 셀을 선택하는 방법은 다음과 같다. 먼저 각각의 주사 전극 Y₁, Y₂, Y₃, Y_n에 시간차를 두어 주사 펄스를 차례로 인가하고, 동시에 이와 교차하는 모든 어드레싱 전극(Z₁, Z₂, …, Z_n)에 어드레싱 펄스를 선택적으로 인가하게 된다. 그에 따라 주사 전극과 어드레싱 전극 사이에 동시에 펄스가 인가되는 경우만 당해 셀에 방전이 발생하여 벽전하가 형성되도록(혹은 소거되도록) 함으로써, 다음 유지 기간에 방전할 셀로 선택되도록(혹은 방전하지 않을 셀로 선택되도록) 하는 것이다. 그 후 유지 방전 기간에는 모든 표시 전극과 주사 전극 사이에 유지 방전 전압을 알맞게 인가하여 방전이 되도록 선택된 셀만 기체 방전을 발생시키게 함으로써 화면을 표시하게 한다. 그러나 위에서 기술한 플라스마 디스플레이 패널은 고정세 화면 표시 소자로서 몇 가지 단점을 가지고 있다. 그 첫 번째는 화면의 명암대비(contrast)를 위하여 사용하는 B/S로, 이것은 방전에 전혀 기여하지 않는 부분이므로 동일한 화면에 대하여 이 부분만큼 방전 셀의 수가 감소하게 된다. 또한 주사 전극의 수가 증가할수록 어드레싱 기간이 증가하므로 화면을 적절하게 표시하기 위하여 증가시킬 수 있는 주사 전극의 개수에 한계가 있으며, 또한 주사 전극이 증가할수록 주사에 사용되는 IC의 개수가 증가하여 제품 가격의 상승 요인이 된다. 이러한 단점을 보완하기 위하여 제시된 방법이 도 3a 내지 도 3c 및 도 4에 나타나 있는 ALiS(Alternate Lighting of Surface) 구동 방식이다. 먼저 패널의 구조를 보면 도 3b에 표시된 바와 같이 하판의 구조는 똑같다. 그렇지만 도 3a와 같이 상판의 구조에서는 B/S를 제거하였고 각각의 표시 전극과 주사 전극이 도 3c에 표시된 방전 셀인 R, G, B를 두개씩 공유하고 있다. 또한 표시 전극 중 홀수 번째 표시 전극(X₁, X₃, X₅, …)은 X_2n-1로 모두 공통으로 연결되어 있으며 짝수 번째 표시 전극(X₂, X₄, X₆, …) 또한 모두 X_2n으로 공통으로 연결되어 있다. 이러한 패널을 구동하기 위해서 도 4에 도시된 바와 같은 구동 방식을 사용한다. 기본적으로 ADS 구동으로 각각의 서브필드는 리셋, 어드레싱, 유지 방전 기간으로 구성되어 전과 동일하다. 그러나 한 프레임을 반으로 나누어 전체 서브필드의 반은 도 3c에서 방전셀 1과 방전셀 3처럼 홀수번째 행의 방전 셀들만 구동하는 홀수 구동 영역으로, 그리고 나머지 서브필드는 홀수번째 행을 제외한 방전셀 2와 같은 짝수번째 행의 방전셀들만 구동하는 짝수 구동 영역으로 나누어 구동한다. 이러한 플라스마 디스플레이 패널은 방전에 전혀 기여하지 않는 부분인 B/S를 사용하지 않으므로 도 1에 나타난 PDP에 비해 광투과율이 증가하여 휘도 및 효율이 향상되고, 동일한 화면 크기에서 B/S 부분만큼 방전 셀의 수가 증가하며, 또한 사람의 눈은 홀수번째 구동 영역과 짝수번째 구동 영역을 구분하지 못하므로 쉽게 고정세 PDP를 구현할 수 있다. 또한 주사 전극이 상하의 방전 셀에 공유되어 있으므로 셀 수의 증가에 비하여 주사 IC의 개수가 증가하지 않고 각각의 서브필드에서 사용하는 방전 셀의 수도 전체 방전 셀의 1/2이므로 셀 수의 증가에 비하여 주사 시간의 증가가 전혀 나타나지 않는다. 그러나 각각의 서브 필드에서 결국 전체 방전 셀의 반만 사용하는 인터레이스(interlace) 방식이므로 셀 수의 증가에 비해서는 휘도 및 표시 품질이 떨어지는 단점이 있다. ALiS 구조에서 인터레이스 방식을 사용하는 이유는 구조상의 단점으로 인하여 방전셀 1과 방전셀 2처럼 한 개의 주사 전극을 공유하는 두개의 방전 셀을 독립적으로 제어하는 것이 불가능하기 때문이다. 즉 표시 기간에 한 개의 주사 전극을 공유하는 각각의 방전 셀을 on/off의 다른 상태를 갖도록 어드레싱 할 수 없으며 또한 각각의 셀을 모두 on 상태로 하더라도 주사 전극의 공유로 인하여 한 방전 셀에 먼저 유지 방전이 발생하고 다른 방전 셀로 방전이 퍼지는 방전 시간의 지연이 발생하거나 같은 전압에서 두 셀이 같은 전기 광학적 특성을 갖지 않는 등 컬러 플라스마 디스플레이의 기본 특성인 비선형성이 두 셀에서 다르게 나타나기 때문이다. 따라서 현재 이러한 단점을 보완하여 각각의 서브 필드에서 모든 셀을 화면 표시(progressive)에 사용하고자 하는 방식들이 제안되고 있다.

따라서 본 발명에서는 위에서 기술한 종래의 PDP가 가지고 있던 단점을 개선하여 모든 서브필드에서 프로그레시브한 구동을 가능하게 한 고정세, 고화질, 고효율의 PDP를 제안하고자 한다. 또한 이때 주사 IC의 개수가 추가되지 않으며 주사 시간도 증가되지 않도록 한다.

상기 과제를 해결하기 위한 본 발명의 장치는 홀수 번째 표시 전극들이 X_2n-1(n=1,2,…)로 공통으로 연결되어 있고, 이에 평행하게 배열된 짝수번째 표시 전극들이 X_2n(n=1,2,…)으로 공통으로 연결되어 있으며, 각 표시 전극 사이에 주사 전극 Y_n(n=1,2,3,…)이 하나씩 표시 전극과 평행하게 배열되어, X_2n-1(n=1,2,…)과 주사 전극 사이에 형성되는 홀수 셀과 X_2n(n=1,2,…)과 주사 전극 사이에 형성되는 짝수 셀을 포함하는 전면 기판 및 어드레싱 전극 Z_n(n=1,2,…)을 포함하는 후면 기판으로 구성된 AC 플라스마 디스플레이 패널에 있어서, 상기 후면 기판에 상기 표시 전극 및 상기 주사 전극과 평행하게 격벽을 추가하여 폐쇄형 격벽 구조를 형성한 것을 특징으로 한다.

상기 과제를 해결하기 위한 본 발명의 방법은 상기 AC 플라스마 디스플레이 패널을 구동하기 위한 방법인데, 하나의 영상을 표시하기 위한 신호를 복수개의 서브 필드로 나누어 구성하는 플라스마 디스플레이 패널의 구동 방법에 있어서, 각각의 서브 필드는, 상기 홀수 셀의 선택 단계, 상기 짝수 셀의 선택 단계 및 상기 홀수 셀과 짝수 셀의 유지 방전 단계를 포함하여 구성되는 것을 특징으로 한다.

여기서, 상기 홀수 셀 및 짝수 셀의 선택 단계는 각각 셀의 리셋 단계, 셀의 어드레싱 단계 및 반전 기입 펄스를 사용하여 한 개의 주사 전극 상에 형성되는 벽전하를 홀수 셀에 속한 부분과 짝수 셀에 속한 부분으로 나누어 반대 극성의 벽전하를 형성하도록 하는 벽전하 반전 기입 단계를 포함할 수 있다.

이하 첨부한 도면을 참조하여 본 발명에 따른 AC 플라스마 디스플레이 패널 및 이의 구동 방법에 대하여 상세히 설명한다.

본 발명에 의한 플라스마 디스플레이 패널의 구조가 도 5a 내지 도 5c에 나타나 있다. 도 5a에 도시된 상판의 구조는 ALiS 방식과 동일하며, 도 5b에서와 같이 하판에 표시 전극 및 주사 전극과 평행하게 격벽을 추가하여 폐쇄형 격벽 구조를 형성하였다. 도 5c에는 상하판을 결합했을 때의 평면도가 나타나 있다. 각각의 표시 전극과 주사 전극이 도 5c에 표시된 방전 셀인 R, G, B를 두개씩 공유하고 있다. 또한 표시 전극중 홀수 번째 표시 전극(X₁, X₃, X₅, …)은 X_2n-1로 모두 공통으로 연결되어 있으며 짝수 번째 표시 전극(X₂, X₄, X₆, …) 또한 모두 X_2n으로 공통으로 연결되어 있다. 각 표시 전극과 주사 전극의 중간에는 하판의 폐쇄형 격벽의 일부가 위치하며 폐쇄형 격벽에 의하여 각각의 방전 셀이 도면의 R, G, B처럼 구분된다. 어드레싱 전극을 따라 형성된 격벽에 표시 전극과 주사 전극의 중간을 가로지르는 격벽을 추가하여 폐쇄형 격벽을 형성한 이유는 첫째, 컬러 플라스마 디스플레이의 비선형성을 확보하고 동일한 전기 광학적 특성을 갖도록 하기 위함이다. 즉 도 3처럼 어드레스 전극과 평행하게만 격벽이 형성된 경우 방전셀 1과 방전셀 2를 동시에 켜고 싶어도 둘 중에 한 곳에서 먼저 방전이 형성된 후 나머지 셀로 방전이 확대되는 현상이 발생한다. 즉 두 방전 셀을 동일한 전압으로 동시에 표시하는 것이 어려워지는 것이다. 그러나 도 5b의 폐쇄형 격벽을 사용할 경우에 이러한 현상이 발생하지 않으며 양 셀은 거의 동일한 전기 광학적 특성을 갖게 된다. 둘째로 한 개의 주사 전극을 공유하는 두개의 방전 셀을 독립적으로 제어하는 것이 가능하다. 한 개의 주사 전극을 이용하여 도 3의 방전 셀 1과 방전셀 2를 하나는 on하고 하나는 off하고 싶을 경우에 주사 전극 Y₁의 방전 셀 1에 속한 부분과 Y₁의 방전 셀 2에 속한 부분의 벽전하 상태를 다르게 하여 어드레싱 기간에 방전 셀 1을 선택할 때 방전셀 2가 간섭을 받지 말아야 하고 방전 셀 2가 선택될 때에는 방전 셀 1이 간섭받지 말아야 하는데 두개의 방전 셀이 물리적으로 분리되어 있지 않으므로 서로 간의 간섭이 발생하여 두 셀을 한 개의 주사 전극으로 독립적으로 제어하는 것이 불가능하다. 이러한 이유로 인하여 ALiS 구동에서는 인터레이스 방식을 채택할 수밖에 없다. 그러나 격벽을 이용하여 구조적으로 양 셀을 완전히 분리시키면 공유하는 주사 전극의 방전 셀 1에 속한 부분과 방전 셀 2에 속한 부분의 벽전하 상태를 간섭없이 따로 제어할 수 있으며 극단적으로는 벽전하의 극성을 완전히 반대로 하여 형성하더라도 정전기력인 쿨롱힘(coulomb force)에 의해 주사 전극 상의 벽전하가 서로 소거되는 것을 막을 수 있다. 따라서 도 5b와 같이 폐쇄형 격벽을 사용할 경우에 방전셀 1과 방전셀2의 독립적인 제어가 가능하다. 또한 격벽 표면적의 증가는 형광체 도포 면적의 증가를 의미하므로 종래에 비해 고휘도, 고효율의 플라스마 표시 장치를 만들 수 있다.

도 6과 도 7에 본 발명에서 제시한 플라스마 디스플레이 패널을 구동하기 위한 방법이 제시되어 있다. 기본적으로 ADS 구동 방식을 사용하였으며 각각의 서브 필드는 X_2n-1(n=1,2,…)과 Y_n(n=1,2,…) 사이에 형성된 방전셀(홀수 셀)을 리셋(t_r1), 어드레싱(t_a1)하고 벽전하를 반전 기입하는(t_w1) 홀수 셀 선택 구간과 X_2n(n=1,2,…)과 Y_n(n=1,2,…) 사이에 형성된 방전 셀(짝수 셀)을 리셋(t_r2), 어드레싱(t_a2)하고 벽전하를 반전 기입하는(t_w2) 짝수셀 선택 구간, 그리고 동시에 모든 표시 셀을 유지 방전하는 유지 방전 기간(t_s)으로 구성되어 있다. 각각의 어드레싱 기간에 모든 주사 전극은 한번씩 주사 펄스를 인가해야 하는데, 주사 시간을 단축하기 위하여 세폭 소거를 이용한 선택적 소거 방식을 사용하였다. 따라서 셀 수는 약 2배로 증가하지만 주사 시간은 증가하지 않는다. 또한 한 개의 주사 전극이 두 개의 표시 전극과 공유되어 방전 셀을 형성하므로 셀 수가 증가하더라도 별도의 주사 IC 개수의 증가는 발생하지 않는다. 도 7에 한 개의 서브 필드에서 표시 전극, 주사 전극 그리고 어드레싱 전극에 인가되는 각각의 구동 파형이 나타나 있으며, 도 9 는 도 7에 의해 도 8을 표시할 경우를 나타낸 것이다. 도 8에서 흰색의 원은 유지 방전 기간에 표시가 되지 않는 부분이다. 먼저 홀수셀 선택 구간의 A에서 V_rx1과 V_ry1에 의해 회색으로 표시된 X_2n-1(n=1,2,3,…)과 주사 전극에 의해 구성되는 방전 셀에 리셋 방전에 의한 벽전하가 형성된다. 이때 표시 전극에는 정극성(+)의 벽전하가 주사 전극에는 음극성(-)의 벽전하가 형성되며, X_2n(n=1,2,…)과 Y 전극이 구성하는 방전 셀에는 방전이 발생하지 않으므로 벽전하가 발생하지 않는다. 이후 어드레싱 기간 B에서 주사 전극에 순차적으로 (-)극성의 주사 펄스 V_sy1∼V_syn이 인가되는 것과 동시에 벽전하를 소거하고 싶은 방전 셀에 해당하는 어드레싱 전극에 (+)극성의 어드레싱 펄스 V_z를 선택적으로 인가하면 세폭 소거 방전이 발생하여 유지 방전 기간에 표시하지 않을 셀을 선택할 수 있다. 이때 주사 전극 및 어드레스 전극에 인가되는 펄스를 1.5us 이하로 하여 주사 시간을 최대한 단축하는데, 도 8에 흰색 원으로 표시된 세폭 소거가 발생한 셀은 벽전하가 거의 존재하지 않고, 나머지 셀은 전과 동일한 극성의 벽전하가 존재한다. 어드레싱 기간이 끝나면 벽전하 반전 기입 펄스 V_w1을 인가함으로써(C) 선택되지 않은 셀에 방전을 형성하여 표시 전극과 주사 전극의 벽전하 극성을 전과 반대로 형성한다. 즉, 홀수셀의 표시 전극 상에는 (-)벽전하가 형성되고 주사 전극상에는 (+)벽전하가 형성된다. 이후 짝수 셀 선택 기간에는 먼저 D에서 V_rx2 와 V_ry2의 리셋 방전에 의해 짝수 셀에 벽전하가 형성된다. 이때 짝수 셀의 표시 전극에는 정극성(+)의 벽전하가, 주사 전극에는 음극성(-)의 벽전하가 형성된다. 이후 어드레싱 기간 E에서 주사 전에 순차적으로 (-)극성의 주사 펄스가 인가되는 것과 동시에 벽전하를 소거하고 싶은 짝수 셀에 해당하는 어드레싱 전극에 (+)극성의 어드레싱 펄스 V_z를 인가하면 세폭 소거 방전이 발생하여 유지 방전 기간에 표시하지 않을 셀을 선택할 수 있다. 이 때 주사 전극을 공유하고 있는 홀수 셀은 방전이 발생하지 않으며 간섭을 받지 않고 원래의 상태를 유지하는 데 그 이유는 반전기입 펄스 V_w1에 의해 홀수 셀에 형성된 벽전하 상태가 짝수 셀과 다르기 때문이다. 즉 짝수 셀 어드레싱 기간 E 전에 주사 전극의 짝수 셀과 접하는 부분은 (-)벽전하가, 홀수 셀과 접하는 부분은 (+)벽전하가 형성되어 있으므로 주사 전극 위에 (-)벽전하가 형성되어 있는 짝수 셀만 독립적으로 어드레싱하는 것이 가능하며, 또한 이렇게 한 전극 위에 다른 극성의 벽전하가 존재할 수 있는 이유는 상술한 바와 같이 폐쇄형 격벽으로 두 셀이 분리되어 있기 때문이다. 이후 모든 셀의 어드레싱이 끝나면 홀수 셀과 짝수 셀의 벽전하 상태를 V_w2로 일치시켜(F) 유지 방전 기간에 동시에 유지 방전한다. 따라서 유지 방전 기간에 표시를 하고자 하는 모든 셀을 프로그레시브하게 유지 방전하는 것이 가능하다.

도 10은 본 발명에서 제시한 것을 실제로 적용하여 패널을 구동한 파형이며 도 11a 내지 도 11d는 오실로스코프를 이용하여 각각의 파형에 의한 광출력을 측정한 것이다. 각각의 리셋 구간에서는 화면의 명암비를 향상시키기 위하여 V_ry1,2를 2V/us 이하의 램프 펄스로 인가하였으며, 어드레싱 구간(B, E)에서 표시 전극, 주사 전극 그리고 어드레싱 전극 사이에 벽전하를 소거하기 위하여 표시 전극에 전압(V_shelf)을 인가하며 주사 펄스와 어드레싱 펄스를 인가하였다. 본 발명에 의하면 홀수 셀이 유지 방전을 해야 하는 경우 A, C, 유지 방전 구간에서 광출력이 나야 하는데 예측된 대로 도 11a에 검출된 신호가 나타나 있다. 리셋 펄스에 의한 광출력은 약방전이기 때문에 도면에 표시되어 있지 않다. 홀수 셀에 유지 방전을 발생하지 않는 경우는 A, B에서 방전이 발생하는데 이것이 도 11b에 나타나 있고, 짝수 셀이 유지 방전 하는 경우와 유지 방전이 발생하지 않아야 하는 경우는 도 11c와 도 11d에 각각 나타나 있다

본 발명은 플라스마 디스플레이 패널에 관한 것으로 상기 기술한 내용에 의해 하판에 폐쇄형 격벽을 형성하고, 구동에 있어 한 개의 서브 필드를 홀수 셀 선택 기간, 짝수 셀 선택 기간, 유지 방전 기간으로 나누어 ADS 소거 구동 방식을 적용한다. 상기 발명에 의한 폐쇄형 격벽 및 반전 기입 펄스를 이용하면 주사 전극을 공유하는 각각의 셀에서 독립적인 제어가 가능하며 따라서 고정세 플라스마 디스플레이 패널의 프로그레시브한 화면 표시가 가능하다. 따라서 고정세, 고휘도, 고효율의 플라스마 디스플레이 패널을 구현할 수 있으며 또한 소거 구동을 적용함으로써 주사 시간의 증가 없이 높은 계조의 화면을 구현할 수 있고 주사 전극을 공유하므로 주사 IC의 개수도 증가하지 않는다.

도 1a 내지 도 1c는 일반적인 플라스마 디스플레이 패널의 구조

도 2는 일반적인 플라스마 디스플레이 패널의 구동 방법

도 3a 내지 도 3c는 ALiS형 플라스마 디스플레이 패널의 구조

도 4는 ALiS형 플라스마 디스플레이 패널의 구동 방법

도 5a 내지 도 5c는 본 발명에 의한 플라스마 디스플레이 패널의 구조

도 6은 본 발명에 의한 플라스마 디스플레이 패널의 구동 방법

도 7은 본 발명에 의한 한 서브필드에서의 구동 파형

도 8은 본 발명에 의한 패널 방전 실시예

도 9는 도 8의 패널 방전 작동 순서

도 10은 본 발명에 의한 구동 파형 실시예

도 11a 내지 도 11d는 도 10의 구동 파형에 따른 광출력

<도의 주요 부분에 대한 부호의 설명>

1 : 상판 유리 기판 2 : 상판 유전체

3: B/S 4 : MgO 보호막

5: bus 전극 6: 하판 유리 기판

7: 하판 유전체 8 : 격벽

9: 형광체 X_i(i=1,2,…,n,…,2n) : 표시 전극

Y_i(i=1,2,…,n) : 주사 전극 Z_i(i=1,2,…,n) : 어드레싱 전극

R, G, B : 각각 Red, Green, Blue 방전셀

Claims

공통으로 연결된 홀수번째 표시 전극 X_2n-1(n=1,2,…), 상기 홀수번째 표시 전극에 평행하게 배열되고 공통으로 연결된 짝수번째 표시 전극 X_2n(n=1,2,…) 및 상기 각 표시 전극 사이에 상기 표시 전극과 평행하게 배열되어 X_2n-1(n=1,2,…)과의 사이에 홀수 셀을 형성하고, X_2n(n=1,2,…)과의 사이에 짝수 셀을 형성하는 주사 전극 Y_n(n=1,2,3,…)을 포함하는 전면 기판; 및

어드레싱 전극 Z_n(n=1,2,…)이 배치되고, 상기 표시 전극 및 상기 주사 전극과 평행하게 격벽을 두어 폐쇄형 격벽 구조를 형성한 후면 기판;을 포함하는 AC 플라스마 디스플레이 패널.
청구항 제1항의 AC 플라스마 디스플레이 패널을 구동하기 위한 방법으로서, 하나의 영상을 표시하기 위한 신호를 복수개의 서브 필드로 나누어 구성하는 플라스마 디스플레이 패널의 구동 방법에 있어서, 각각의 서브 필드는,

상기 홀수 셀의 선택 단계;

상기 짝수 셀의 선택 단계; 및

상기 홀수 셀과 짝수 셀의 유지 방전 단계;를 포함하여 구성되는 것을 특징으로 하는 AC 플라스마 디스플레이 패널의 구동 방법.
제 2항에 있어서, 상기 홀수 셀 및 짝수 셀의 선택 단계는 각각

셀의 리셋 단계;

셀의 어드레싱 단계; 및

반전 기입 펄스를 사용하여 한 개의 주사 전극 상에 형성되는 벽전하를 홀수 셀에 속한 부분과 짝수 셀에 속한 부분으로 나누어 반대 극성의 벽전하를 형성하도록 하는 벽전하 반전 기입 단계;를 포함하는 것을 특징으로 하는 AC 플라스마 디스플레이 패널의 구동 방법.