KR19990086990A - 플라즈마 디스플레이 장치의 구동 방법 - Google Patents

플라즈마 디스플레이 장치의 구동 방법 Download PDF

Info

Publication number
KR19990086990A
KR19990086990A KR1019980041204A KR19980041204A KR19990086990A KR 19990086990 A KR19990086990 A KR 19990086990A KR 1019980041204 A KR1019980041204 A KR 1019980041204A KR 19980041204 A KR19980041204 A KR 19980041204A KR 19990086990 A KR19990086990 A KR 19990086990A
Authority
KR
South Korea
Prior art keywords
electrode
slit
discharge
pulse
sustain discharge
Prior art date
Application number
KR1019980041204A
Other languages
English (en)
Other versions
KR100303924B1 (ko
Inventor
노리아끼 세또구찌
시게하루 아사오
요시까즈 가나자와
Original Assignee
아끼구사 나오유끼
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쓰 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR19990086990A publication Critical patent/KR19990086990A/ko
Application granted granted Critical
Publication of KR100303924B1 publication Critical patent/KR100303924B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G09G3/2932—Addressed by writing selected cells that are in an OFF state
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
    • G09G3/299—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using alternate lighting of surface-type panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0228—Increasing the driving margin in plasma displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 X, Y 전극을 홀수번과 짝수번으로 따로따로의 유지 방전 신호를 인가하는 PDP의 구동 방법에 있어서, 정상적인 표시가 안정되게 행하여 질 수 있게 한다.
평행하게 배치된 제 1 및 제 2 전극(2,3)과, 제 1 및 제 2 전극에 대해서 직교하는 형태로 배치된 제 3 전극(4)을 갖는 표시 패널을 구비하고, 어드레스 공정에서 주사 펄스와 어드레스 신호에 의해 슬릿의 선택을 행하고, 유지 방전 공정에서 선택한 슬릿으로 유지 방전을 행하게 하는 플라즈마 디스플레이 장치로서, 제 2 전극과 한 쪽측과 다른 쪽측의 제 1 전극 사이에 제 1 및 제 2 슬릿이 형성되고, 제 1 슬릿과 제 2 슬릿에서 인터레이스 표시를 행하는 플라즈마 디스플레이 장치의 구동 방법으로서, 어드레스 공정과 유지 방전 공정 사이에 어드레스 공정에서의 방전으로 축적된 벽전하의 극성과 전하량 중 적어도 한 쪽을 조정하기 위한 전하량 조정 펄스를 인가하는 전하 조정 공정을 설치한다.

Description

플라즈마 디스플레이 장치의 구동 방법
본 발명은 메모리 기능을 갖는 표시 소자인 셀의 집합으로 구성된 표시 패널을 구동하는 기술에 관한 것으로, 특히 AC(교류)형 플라즈마 디스플레이 패널(Plaxma Display Panel:PDP)에서 인터레이스 표시(interlace display)를 하는 장치에 관한 것이다.
상기한 AC형 PDP는 2개의 유지 전극에 교대로 전압 파형을 인가함으로써 방전을 지속하여 발광 표시를 하는 것이다. 일회의 방전은 펄스 인가 직후 1㎲로부터 수㎲에서 종료한다. 방전으로 발생한 정전하인 이온은 부의 전압이 인가되어 있는 전극 상의 절연층의 표면에 축적되고, 마찬가지로 부전하인 전자는 정의 전압이 인가되어 있는 전극 상의 절연층의 표면에 축적된다.
따라서 최초로 높은 전압(기입 전압)의 펄스(기입 펄스)로 방전시켜서 벽전하를 생성한 후, 극성이 다른 전회보다 낮은 전압(유지 방전 전압)의 펄스(유지 방전 펄스)를 인가하면, 전에 축적된 벽전하가 중첩되어 방전 공간에 대한 전압은 커지고, 방전 전압의 임계치를 넘어서 방전을 개시한다. 즉 일회 기입 방전을 행하여 벽전하를 생성한 표시 셀은 그 후 유지 방전 펄스를 교대로 반대 극성으로 인가함으로써 방전을 지속하는 특징이 있다. 이것을 메모리 효과 또는 메모리 기능이라고 부른다. 일반적으로 AC형 PDP는 이 메모리 효과를 이용해서 표시를 행하는 것이다.
종래의 AC형 PDP는 유지 전극의 한 쪽 X 전극과 다른 쪽 Y 전극을 교대로 배열하고, 홀수번째의 X 전극과 Y 전극 사이 및 짝수번째의 X 전극과 Y 전극 사이에서 방전을 시키고 있었다. 즉 표시 셀은 홀수번째의 X 전극과 Y 전극 사이 및 짝수번째의 X 전극과 Y 전극 사이에는 형성되지 않았다. 그러나 이로써는 고정세화 및 고휘도화하기 어려운 것 등의 문제가 있었다. 그래서 본 출원인은 일본 특개평9-160525호 공보에서 인터레이스 주사에서 홀수번째의 Y 전극과 짝수번째의 X 전극 및 홀수번째의 X 전극과 짝수번째의 Y 전극 사이에도 표시 셀을 형성함으로써 고정세화 및 고휘도화를 기도한 PDP를 개시하고 있다. 본 발명은 일본 특개평9-160525호 공보에 개시된 바와 같은 Y 전극이 X 전극과의 사이에서 방전이 행해져서 표시 셀이 형성되는 플라즈마 디스플레이 패널(PDP)에 적용된다.
도 1은 상기한 일본 특개평9-160525호 공보에 개시된 PDP의 개요를 나타내는 블록도이고, 도 2는 패널의 단면 구조이고, 도 3은 1프레임의 구성을 나타내는 도면이고, 도 4는 1 서브필드에서 각 전극에 인가되는 구동 파형을 나타내는 타임차트이다. 이들 도면을 참조해서 본 발명이 적용되는 PDP에 대해서 설명한다.
도 1에 나타낸 바와 같이, 패널(1)에는 유지 방전 전극을 구성하는 제 1 전극(X 전극)(2-1, 2-2,…), 제 2 전극(Y 전극)(3-1, 3-2,…) 및 어드레스 전극(4-1, 4-2, …)이 설치되어 있다. 도 2에 나타낸 바와 같이 패널(1)은 2장의 유리 기판(5, 6)으로 구성되어 있다. 제 1 기판(6)에는 X 전극을 구성하는 투명 전극(22-1, …)과 버스 전극(21-1,…) 및 Y 전극을 구성하는 투명 전극(32-1,32-2…)과 버스 전극(31-1, 31-2,…)이 평행으로 교대로 배치되어 있다. 기판(5)이 표시면측이고, 투명 전극은 형광체(9)로부터의 반사광을 투과시킬 목적으로 사용된다. 그러나 투명 전극만으로는 전압의 강하가 커지므로, 전극 저항에 의한 전압 강하를 막을 목적으로 버스 전극이 설치된다. 또한 이들 전극을 유전체로 피복하고, 방전면에는 보호막으로서 MgO(산화마그네슘)막을 형성한다.
또 유리 기판(5)과 마주 향하는 유리 기판(6)에는 어드레스 전극(4)을 X 및 Y 전극과 직교하는 모양으로 형성한다. 어드레스 전극에는 장벽(10)을 형성하며, 그 장벽 사이에는 어드레스 전극을 덮는 모양으로 적, 녹, 청의 발광 특성을 지닌 형광체(9)를 형성한다. 장벽(10)의 융기와 MgO막이 밀착하는 모양으로 2장의 유리 기판(5, 6)이 조립된다.
각 전극은 그 양측 전극의 빈 공간(8)에서 방전할 수가 있다. 또한 본 명세서에서는 표시를 위한 방전이 행하여지는 전극의 빈 공간(8)을 방전 슬릿이라 칭하기로 한다. 방전 슬릿은 표시 셀 또는 그 라인에 상당한다. Y 전극은 어드레스 동작시의 표시 라인의 선택 및 유지 방전에 주로 이용된다. 어드레스 전극은 선택된 표시 라인의 Y 전극과의 사이에서 표시의 선택을 하기 위한 어드레스 방전에 주로 이용된다. X 전극은 어드레스 동작시에 선택된 Y 전극의 어느 측의 방전 슬릿에 어드레스 방전을 발생시킬지의 선택과 유지 방전에 주로 이용된다.
도 1에 나타낸 바와 같이, 어드레스 전극(4-1, 4-2, …)은 1개마다 어드레스 드라이버(13)에 접속되고, 그 어드레스 드라이버(13)에 의해 어드레스 방전시의 어드레스 펄스가 인가된다. 또 Y 전극은 개별적으로 스캔 드라이버(12)에 접속된다. 스캔드라이버(12)는 1비트마다 홀수 Y 전극(4-1, 4-3, …)의 구동용과 짝수 Y 전극(4-2, 4-4,…)의 구동용으로 나뉘고, 홀수 Y 서스테인 회로(16)와 짝수 서스테인 회로(17)에 접속되어 있다. 어드레스 동작시의 펄스는 스캔드라이버(12) 중에서 발생하고, 유지 방전 펄스 등은 홀수 Y 서스테인 회로(16) 및 짝수 Y 서스테인 회로(17)에서 발생하고, 스캔드라이버(12)를 경유해서 각 Y 전극에 인가된다. X 전극(2-1, 2-2,…)은 홀수 X 전극(2-1, 2-3,…)과 짝수 X 전극(2-2, 2-4,…)으로 나뉘고, 각각의 그룹마다 홀수 X 서스테인 회로(14)와 짝수 X 서스테인 회로(15)에 접속된다. 이들 드라이버 회로는 제어 회로(11)에 의해 제어되고, 그 제어 회로는 장치의 외부에서 입력되는 동기 신호나 표시 데이터 신호에 의해 제어된다.
도 3에 나타낸 바와 같이, 상기한 PDP에서의 1 프레임의 구동 시퀀스는 홀수 필드와 짝수 필드로 분할되어, 홀수 필드에서는 홀수 라인의 표시를, 짝수 필드에서는 짝수 라인의 표시를 각각 행한다. 즉 홀수 필드에서는 홀수번째의 X 전극과 Y 전극간과 짝수번째의 X 전극과 Y 전극간에서 방전하고, 짝수 필드에서는 홀수번째의 Y 전극과 짝수번째의 X 전극 및 홀수번째의 X 전극과 짝수번째의 Y 전극간에서 방전한다. 또한 각 필드는 몇 개의 서브필드로 분할되어 있다. 도 3에서는 8개의 서브필드(SF1, SF2, …, SF8)로 분할한 예를 나타내고 있다. 각 서브필드는 표시 셀의 초기화를 행하는 리셋 기간과, 표시 데이터의 기입(어드레스)을 행하는 어드레스 기간과, 어드레스에 의해서 벽전하가 형성된 셀에만 반복 방전(유지 방전)을 행하여 발광하는 서스테인 기간으로 구성된다. 홀수 필드에서는 홀수행(라인)에서만 어드레스 방전 및 유지 방전이 행하여지고, 짝수 필드에서는 짝수행에서만 어드레스 방전 및 유지 방전이 행하여진다. 또한 표시의 휘도는 유지 방전 기간의 장단, 즉 유지 방전 펄스의 회수에 의해 결정된다.
서브필드(SF1, SF2, …, SF8)에서는 리셋 기간과 어드레스 기간은 각각 동일한 길이이고, 유지 방전 기간의 길이는 1:2:4:8:16:32:64:128의 비율로 되어 있다. 점등시킬 서브필드의 짝을 선택함으로써 0에서 255까지의 256단계의 휘도차를 표시할 수 있다.
도 4는 도 1에 나타내는 플라즈마 디스플레이 장치가 구동하는 파형을 나타내는 차임차트이고, 1 서브필드 기간을 나타내고 있다. 이 예에서는 1서브필드가 리셋/어드레스 기간, 또한 유지 방전 기간(서스테인 기간)으로 분할된다. 리셋 기간에서는 우선 모든 Y 전극이 0V 레벨이 되고, 동시에 X 전극에 전압 Vs+Vw(약 300V)으로 된 기입 펄스가 인가된다. 이 리셋 동작은 이전의 서브필드의 점등 상태에 관계없이 모든 표시 셀을 동일 상태로 하는 작용이 있으며, 다음 어드레스(기입) 방전을 안정하게 행하기 위해 행하여진다.
다음에 어드레스 기간에서 표시 데이터에 따른 표시 셀의 온·오프를 행하기 위해, 선순차(線順次)로 어드레스 방전이 행하여진다. 여기서 종래의 PDP에서는 모든 X 전극은 동일 전압이 인가되어 Y 전극에 차례로 주사 펄스를 인가하지만, 도 1에 나타낸 PDP에서의 동작은 다르며, 어드레스 기간은 전반 어드레스 기간과 후반 어드레스 기간으로 분할된다. 예를 들어 홀수 필드의 전반 어드레스 기간에서는 1행째, 5행째, …의 표시 셀의 어드레스가 행하여지고, 후반 어드레스 기간에서는 3행째, 7행째, …의 표시 셀의 어드레스가 행하여지고, 짝수 필드의 전반 어드레스 기간에서는 2행째, 6행째, …의 표시 셀의 어드레스가 행하여지고, 후반 어드레스 기간에서는 4행째, 8행째, …의 표시 셀의 어드레스가 행하여진다.
우선 홀수 필드의 전반 어드레스 기간에서는 1번째, 3번째, …의 홀수번째의 X 전극에 전압 Vx(약 50V)가 인가되고, 2번째, 4번째, …의 짝수번째의 X 전극에 전압 0V가 인가되고, 1번째, 3번째, …의 홀수번째의 Y 전극에 주사 펄스(-VY:-150V)를 인가한다. 이 때, 2번째, 4번째, …의 짝수번째의 Y 전극에는 전압 0V가 인가된다. 이와 동시에 어드레스 전극에 전압 Va(약 50V)의 어드레스 펄스가 선택적으로 인가되고, 점등시킬 표시 셀의 어드레스 전극과 Y 전극 사이에서 방전이 일어난다. 다음에 이 방전을 프라이밍(priming)(種火)으로 해서 바로 X 전극과 Y 전극간의 방전이 행하여진다. X 전극에는 이 때, 홀수번째의 X 전극에는 전압 Vx가 인가되고, 짝수번째의 X 전극에는 0V가 인가되어 있고, 상기한 방전은 전압 Vx가 인가된 측의 방전 슬릿에서 행하여진다. 이에 의해 선택 라인의 선택 셀의 X 전극과 Y 전극 상의 MgO막에 유지 방전이 가능한 벽전하가 축적한다. 이상의 동작을 최후의 Y 전극까지 행하면, 1행째, 5행째, …의 표시 셀의 어드레스가 행하여지게 된다.
다음에 홀수 필드의 후반 어드레스 기간에서는 2번째, 4번째의 짝수번째의 X 전극에 전압 Vx(약 50V)를 인가하고, 1번째, 3번째, …의 홀수번째의 X 전극에는 전압 0V를 인가하고, 2번째, 4번째, …의 짝수번째의 Y 전극에는 주사 펄스(-VY: -150V)를 순차 인가한다. 이에 의해 3행째, 7행째, …의 표시 셀의 어드레스가 행하여지게 된다. 이와 같이 해서, 홀수 필드의 전반과 후반의 어드레스 기간에서, 1행째, 3행째, 5행째, …의 홀수번째의 표시 셀의 어드레스가 종료한다.
다음에 유지 방전 기간이 되면, Y 전극과 X 전극에 교대로 전압 Vs(약 180V)로 된 유지 방전 펄스가 인가되어서 유지 방전이 행하여지고, 홀수 필드의 1 서브필드의 화상 표시가 행하여진다. 이 때 홀수번째의 X 전극과 Y 전극간에 인가하는 전압과 짝수번째의 X 전극과 Y 전극에 인가하는 전압은 역상이고, 홀수번째의 방전 슬릿을 둘러싼 홀수번째의 X 전극과 Y 전극간 및 짝수번째의 X 전극과 Y 전극간에는 전위차 Vs가 발생하지만, 짝수번째의 방전 슬릿을 둘러싼 홀수번째의 X 전극과 짝수번째의 Y 전극간 및 짝수번째의 X 전극과 홀수번째의 Y 전극간에는 전위차 Vs가 발생하지 않도록 하고 있다. 따라서 유지 방전은 홀수번째의 표시 셀에만 행하여진다.
마찬가지로 짝수 필드에서는 홀수번째의 표시 셀에서 화상 표시가 행하여진다. 이상과 같이 해서, Y 전극과 그 양측에 인접하는 X 전극간에 표시 셀이 형성되기 때문에, 동일한 패널 구조로서도 종래에 비해 고정세(高精細)한 표시를 행할 수가 있게 된다.
상기와 같이 일본 특개평9-160525호 공보에 개시된 Y 전극과 양측의 X 전극 사이에서 방전이 행하여지고, 표시 셀이 형성되는 PDP에서는 전반 어드레스 기간과 후반 어드레스 기간후, 인접하는 슬릿에서 역상의 유지 방전 펄스를 주어서 유지 방전을 행한다. 도 5는 어드레스 기간과 유지 방전 기간 사이의 양상을 나타낸 도면이다.
도 5에 나타낸 바와 같이, 종래는 후반 어드레스 기간후 일단 모든 X 전극과 Y 전극을 제로 레벨로 한 후, 표시를 행하는 인접하는 슬릿간에서 서로 역상의 유지 방전 펄스를 인가하고 있다. 예를 들어 홀수 필드에서 홀수 표시 슬릿에서 방전을 행하게 한 경우, 전반 어드레스 기간에서 홀수 표시 슬릿 중 홀수번째의 슬릿, 즉 4n+1(단 n은 0 이상의 정수)번째의 슬릿의 어드레스가 행하여지고, 후반 어드레스 기간에서 홀수 표시 슬릿 중 짝수번째의 슬릿, 즉 4n+3(단, n은 0 이상의 정수)번째의 슬릿의 어드레스가 행하여진다. 이에 따라 X 전극에는 부의 전하가 Y 전극에는 정의 전하가 축적된다. 유지 방전 기간에서는 최초에 홀수번째의 X 전극에 저전위가, 짝수번째의 X 전극에 고전위가, 홀수번째의 Y 전극에 고전위가, 짝수번째의 Y 전극에 저전위의 유지 방전 펄스가 부여되는 것으로 한다. 이에 따라서 홀수 표시 슬릿 중의 홀수번째의 슬릿에서 부호 (101)로 나타내는 최초의 유지 방전이 행하여진다. 다음에 유지 방전 펄스가 역전하고, 홀수번째의 X 전극에 고전위가 , 짝수번째의 X 전극에 저전위가, 홀수번째의 Y 전극에 저전위가, 짝수번째의 Y 전극에 고전위가 형성된다. 이에 따라서 홀수 표시 슬릿 중의 홀수번째의 슬릿에서 부호(102)로 나타내는 유지 방전이 행하여짐과 동시에, 홀수 표시 슬릿 중의 짝수번째의 슬릿에서 부호(103)로 나타내는 유지 방전이 행하여진다. 이와 같이, 유지 방전 기간의 최초에 어느쪽 극성의 유지 방전 펄스를 부여하는지로 표시하는 홀수 표시 슬릿 중의 홀수번째와 짝수번째 중 어느쪽 슬릿이 먼저 유지 방전을 개시하는지가 결정되고, 다른 쪽이 슬릿은 유지 방전의 개시가 지연된다. 이것은 짝수 표시 슬릿에 대해서도 마찬가지이고, 이하의 설명에서는 홀수 필드에서 홀수 표시 슬릿을 표시하는 예에 대해서 설명한다.
이 유지 방전의 개시의 지연에 의한 영향을 도 6을 참조해서 설명한다. 상기와 같이 T0에서 최초의 유지 방전 펄스가 상승한다. 어드레스후의 최초의 유지 방전은 방전 지연이 크고, 홀수번째의 홀수 표시 슬릿에서는 유지 방전이 T1에서 개시된다. 이 때 짝수번째의 홀수 표시 슬릿에서는 유지 방전은 발생하지 않는다. 다음에 T2에서 유지 방전 펄스의 극성이 바뀌고, 홀수번째의 홀수 표시 슬릿에서는 2회째의 유지 방전이 바로 행하여지지만, 짝수번째의 홀수 표시 슬릿에서는 최초의 유지 방전이기 때문에 방전이 지연되어 T4에서 방전이 개시되게 된다.
PDP의 휘도는 유지 방전의 회수에 관계하기 때문에, 고휘도의 PDP를 얻기 위해서는 유지 방전 펄스의 주기를 짧게 할 필요가 있다. 그 때문에, 상기와 같이 최초의 유지 방전의 방전 지연이 크면, 최초의 유지 방전이 종료하지 않는 동안에 유지 방전 펄스의 극성이 바뀌게 된다. 이와 같은 일이 일어나면, 유지 방전에 의한 X 전극과 Y 전극간에서의 전하의 이동이 충분히 행하여지지 않고, 다음 회 이후의 유지 방전이 행하여지지 않을 우려가 있어, 정상적인 표시가 행하여지지 않게 된다.
또 T1에서 최초의 유지 방전이 일어날 때에 인접하는 홀수 방전 슬릿에 인가되어 있는 유지 방전 펄스는 축적되어 있는 벽전하와 반대 극성이기 때문에 홀수번째의 홀수 표시 슬릿에서의 방전이 짝수번째의 홀수 표시 슬릿의 벽전하에 영향을 끼치는 일은 없다. 그러나 T2에서 홀수번째의 홀수 표시 슬릿에서 2회째의 유지 방전이 일어났을 때에는 짝수번째의 홀수 표시 슬릿에 인가되는 유지 방전 펄스는 이미 바뀌어 있다. 또한 짝수번째의 홀수 표시 슬릿에서의 최초의 유지 방전의 발생은 지연되므로, 이 때에 홀수번째의 홀수 표시 슬릿에서의 2회째의 유지 방전을 위해서 짝수번째의 홀수 표시 슬릿의 벽전하가 소멸하는 경우가 생기는 문제가 일어났다. 이와 같은 벽전하의 감소가 일어나면, 유지 방전은 행하여지지 않게 된다. 따라서 정상적인 표시가 행하여지지 않게 된다.
또한 도 5에 나타낸 바와 같이, 유지 방전 기간에서는 전반 어드레스 기간에 어드레스되는 슬릿과 후반 어드레스 기간에 어드레스되는 슬릿의 발생 회수에 1회의 차가 있다. 중첩이 작은 서브필드의 발생 회수는 수회(數回)이고, 1회의 차라도 계조 표시에 문제를 발생시킨다.
또 유지 방전 기간후의 소거 공정에서 전극의 전하의 양이나 극성의 영향으로 소거가 불완전해지는 문제를 발생시키고 있었다.
본 발명은 상기와 같은 문제를 해결하기 위한 구동 방법으로서, 인접하는 슬릿에서 역상의 유지 방전 펄스를 부여해서 유지 방전을 행함으로써 Y 전극과 양측의 X 전극 사이에 표시 슬릿을 형성하는 플라즈마 디스플레이 패널의 구동 방법에서 정상적인 표시가 안정되게 행하여지는 것을 목적으로 한다.
도 1은 본 발명에 적용되는 플라즈마 디스플레이 패널(PDP)의 구성을 나타내는 블록도.
도 2는 도 1의 패널의 단면 구조를 나타내는 도면.
도 3은 도 1의 PDP의 표시 프레임의 구성을 나타내는 도면.
도 4는 도 1의 PDP의 구동 파형을 나타내는 타임차트.
도 5는 종래의 문제점을 설명하는 도면.
도 6은 종래의 문제점을 설명하는 도면.
도 7은 본 발명의 제 1 실시예의 구동 파형을 나타내는 타임차트.
도 8은 본 발명의 제 2 실시예의 구동 파형을 나타내는 타임차트.
도 9는 본 발명의 제 3 실시예의 구동 파형을 나타내는 타임차트.
도 10은 본 발명의 제 4 실시예의 구동 파형을 나타내는 타임차트.
도 11은 본 발명의 제 5 실시예의 구동 파형을 나타내는 타임차트.
도 12는 본 발명의 제 6 실시예의 구동 파형을 나타내는 타임차트.
도 13은 본 발명의 제 7 실시예의 구동 파형을 나타내는 타임차트.
도 14는 본 발명의 제 8 실시예의 구동 파형을 나타내는 타임차트.
도 15는 제 8 실시예의 동작을 설명하는 도면.
도 16은 본 발명의 제 9 실시예의 구동 파형을 나타내는 타임차트.
도 17은 본 발명의 제 10 실시예의 구동 파형을 나타내는 타임차트.
도 18은 본 발명의 제 11 실시예의 구동 파형을 나타내는 타임차트.
도 19는 본 발명의 제 12 실시예의 구동 파형을 나타내는 타임차트.
도 20은 본 발명의 제 13 실시예의 구동 파형을 나타내는 타임차트.
(부호의 설명)
1…패널
2, 2-1, 2-2…제 1 (X) 전극
3-1, 3-2…제 2 (Y) 전극
4-1, 4-7…어드레스 전극
12, 12-1, 12-2… 스캔 드라이버
14…홀수 X 서스테인 회로
15…짝수 X 서스테인 회로
16…홀수 Y 서스테인 회로
17…짝수 Y 서스테인 회로
41…홀수 Y 스캔 드라이버
42…짝수 Y 스캔 드라이버
상기 목적을 실현하기 위해, 본 발명의 제 1 태양의 플라즈마 디스플레이 패널의 구동 방법은 어드레스 기간과 유지 방전 기간 사이에 전하 조정 공정을 준비하고, 전하 조정 펄스를 인가한다. 또 본 발명의 제 2 태양의 플라즈마 디스플레이 패널의 구동 방법은 유지 방전 기간후에 발광 회수 조정 공정을 준비하고, 발광 회수가 적은 표시 라인(표시 슬릿)에 대해서 발광 회수를 맞추도록 펄스를 인가한다. 또한 본 발명의 제 3 태양의 플라즈마 디스플레이 패널의 구동 방법은 유지 방전 기간후의 소거 기간 전에 잔존 전하 조정 공정을 준비하고, 양호한 리셋이 행하여 질 수 있도록 남은 전하의 극성과 전하량 중 적어도 한 쪽을 조정하기 위한 잔존 전하 조정 펄스를 인가한다.
즉 본 발명의 제 1 태양의 플라즈마 디스플레이 패널의 구동 방법은 일본 특개평9-160525호 공보에 개시된 평행하게 배치된 제 1 및 제 2의 전극과, 제 1 및 제 2 전극에 대해서 직교하는 형태로 배치된 제 3 전극을 갖는 표시 패널을 구비하고, 어드레스 공정에서 제 2 및 제 3 전극에 인가하는 주사 펄스와 어드레스 신호에 의해 방전셀의 라인인 슬릿의 선택을 행하고, 유지 방전 공정에서 제 2 및 제 3 전극에 유지 방전 펄스를 인가해서 선택한 슬릿으로 유지 방전을 행하게 하는 플라즈마 디스플레이 장치로서, 인접하는 제 1 및 제 2 전극의 짝에 교대로 역상의 유지 방전 펄스를 인가함으로써, 제 2 전극 및 제 2 전극의 한 쪽측의 제 1 전극과의 사이에서 제 1 슬릿이 형성되고, 제 2 전극과 제 2 전극의 다른 쪽측의 제 1 전극과의 사이에서 제 2 슬릿이 형성되고, 제 1 슬릿과 제 2 슬릿에서 발광 표시를 교대로 반복하는 인터레이스 표시를 행하는 플라즈마 디스플레이 장치의 구동 방법으로서, 어드레스 공정과 유지 방전 공정 사이에 어드레스 공정에서의 방전으로 축적된 벽전하의 극성과 전하량 중 적어도 한 쪽을 조정하기 위한 전하량 조정 펄스를 인가하는 전하 조정 공정을 설치한 것을 특징으로 한다.
어드레스 공정후의 최초의 방전이 지연되게 되는 불완전한 유지 방전이 발생하지 않도록 하려면, 유지 방전 펄스의 폭보다 넓은 전하 조정 펄스를 인가한다.
전하 조정 공정은 전반 어드레스 공정 후와 후반 어드레스 공정 후의 양쪽에서 행하도록 하여도 좋다. 이 경우, 어드레스 공정의 종료후 유지 방전 공정을 개시하기까지의 기간, 어드레스 공정에서 형성된 벽전하와 반대 극성의 전하 조정 펄스를 인가한 상태를 유지하도록 하는 것이 바람직하다.
먼저 유지 방전이 발생하는 한 쪽의 방전 슬릿의 1회째의 방전에 의해 다른쪽의 방전 슬릿의 벽전하가 감소하지 않도록 하려면, 여러 가지 방법이 있다. 예를 들어 전반 어드레스 공정과 후반 어드레스 공정에서 선택된 슬릿에서 동시에 방전을 개시시키는 전하 조정 펄스를 인가한다. 또 전반 어드레스 공정과 후반 어드레스 공정에서 선택된 슬릿을 어긋나게 방전을 개시시키도록 전하 조정 펄스를 인가한다. 그 경우 방전을 일으키는 슬릿 이외의 슬릿에는 어드레스 공정 및 전하 조정 펄스로 형성된 벽전하와 반대 극성의 전위차가 작은 전하 조정 펄스를 인가한다.
또 전반 어드레스 공정에서의 방전으로 축적된 벽전하와 후반 어드레스 공정에서 축적된 벽전하의 형성 상태를 미리 비교하여 두고, 전하 조정 공정에서는 벽전하가 작은 쪽의 슬릿을 먼저 방전시키도록 전하 조정 펄스를 인가하면, 유지 방전이 보다 확실하게 발생한다.
또한 어드레스 공정에 방전 슬릿의 선택을 행하지 않고, 전하 조정 공정에서 행하는 것도 가능하다. 그 경우에는 어드레스 공정에서는 제 1 전극에 인가하는 전압을 균일하게 하고, 전하 조정 펄스로 제 1 및 제 2 슬릿 중 어느 것을 표시할지를 선택한다. 어드레스 공정에서의 방전은 제 2 및 제 3 전극간만에서 행하고, 전하 조정 공정에서는 제 2 전극에 축적된 전하를 인접하는 어느쪽 슬릿의 제 2 전극으로 이동시킬지를 선택하는 전하 조정 펄스를 인가한다. 그 경우, 제 3 전극을 덮도록 형성된 유전체층의 절연 내압을 낮게 하면, 유지 방전을 일으키기에 충분한 전하를 어드레스시에 형성할 수 있다. 또 전하 조정 펄스의 전압을 유지 방전 펄스의 전압보다 크게 하는 것이 바람직하다.
본 발명의 제 2 태양의 플라즈마 디스플레이 패널의 구동 방법은 마찬가지로 일본 특개평9-160525호 공보에 개시된 플라즈마 디스플레이 장치의 구동 방법으로서, 제 1 슬릿과 제 2 슬릿의 각 어드레스 공정은 각각의 슬릿을 비월(飛越) 주사하는 전반 어드레스 공정과 후반 어드레스 공정을 갖고, 유지 방전 공정후에 전반 어드레스 공정과 후반 어드레스 공정중 어느 하나의 발광 회수가 적은 슬릿에 대해서 발광 회수를 맞추기 위한 발광 회수 조정 공정을 갖춘 것을 특징으로 한다.
본 발명의 제 3 태양의 플라즈마 디스플레이 패널의 구동 방법은 마찬가지로 일본 특개평9-160525호 공보에 개시된 플라즈마 디스플레이 장치의 구동 방법으로서, 유지 방전 공정후에 유지 방전 공정 종료시에 남은 전하를 소거하는 소거 공정을 행하기 전에, 남은 전하의 극성과 전하량 중 적어도 한 쪽을 조정하기 위한 잔존 전하 조정 펄스를 인가하는 잔존 전하 조정 공정을 갖춘 것을 특징으로 한다.
제 2 및 제 3 태양의 플라즈마 디스플레이 패널의 구동 방법에서는 잔존 전하 조정 펄스를 인가하기 직전의 유지 방전 펄스의 폭은 다른 유지 방전 펄스의 폭보다 길게 하는 것이 바람직하다. 또 잔존 전하 조정 펄스에 의해 방전을 일으키는 것 이외의 슬릿에는 상기 유지 방전 공정에서 형성된 전하와 반대 극성의 펄스를 인가하는 것이 바람직하다. 또한 잔존 전하 조정 펄스에 의해 방전을 일으키는 것 이외의 슬릿에는 방전을 일으키는 슬릿보다 작은 전압이 인가되는 것이 바람직하다.
(발명의 실시예)
도 7은 본 발명의 제 1 실시예의 플라즈마 디스플레이 패널(PDP)의 구동 시퀀스를 나타내는 도면이다. 대상이 되는 PDP는 일본 특개평9-160525호 공보에 개시된 플라즈마 디스플레이 장치이고, 그 기본적인 구동 방법에 대해서는 이미 설명하고 있으므로, 여기서는 다른 점에 대해서만 설명을 한다. 또 도면 중에서 A는 어드레스 방전을, T는 전하 조정 펄스를, S는 유지 방전을 나타낸다. 또한 다른 실시예도 이 PDP를 대상으로 하고 있고, 마찬가지로 설명은 생략한다.
도 5와 비교해서 명백한 바와 같이 후반 어드레스 기간과 유지 방전 기간 사이에 전하 조정 기간이 준비되어 있다. 이 전하 조정 기간의 방전도 유지 방전과 마찬가지로 휘도에 기여하기 때문에, 전하 조정 기간은 유지 방전 기간의 최초의 부분에 상당한다. 도시한 바와 같이 전하 조정 기간에서 인가되는 전하 조정 펄스는 종래의 유지 방전 펄스와 마찬가지 극성과 강도를 갖지만, 유지 방전 펄스에 비해서 폭이 긴 점이 다르다. 이와 같은 전하 조정 펄스를 인가함으로써 종래와 마찬가지로 홀수 표시 슬릿의 Y 전극의 전위가 상승하면, 홀수 표시 슬릿의 최초의 방전(T111)이 지연되어 발생한다. 다음에 유지 방전 펄스의 극성이 바뀌고, 홀수번째의 홀수 표시 슬릿에서는 2회째의 유지 방전(112)이 바로 행하여지지만, 짝수번째의 홀수 표시 슬릿에서는 최초의 유지 방전이기 때문에 방전(113)이 지연되어 발생한다. 그러나 전하 조정 펄스의 폭은 길기 때문에, 방전(113)이 발생한 후, 다음의 유지 방전 펄스로 극성이 바뀌기까지 시간이 있으므로, 방전(113)의 지연이 다음 유지 방전 펄스의 영향을 받는 일은 없다.
이와 같이 전하 조정 기간에서 인가되는 전하 조정 펄스의 폭을 유지 방전 펄스에 비해서 길게 함으로써, 즉 최초의 유지 방전 펄스를 길게 함으로써 최초의 유지 방전이 지연됨으로써, 다음의 유지 방전 펄스의 영향을 받는 일이 없어지고, 모든 표시 슬릿에서 양호한 유지 방전이 행하여지게 된다.
도 8은 본 발명의 제 2 실시예의 PDP의 구동 시퀀스를 나타내는 도면이다. 이 실시예는 전반 어드레스 기간후에 전하 조정 기간을 준비하고, 홀수번째의 홀수 표시 슬릿에 1펄스만큼 전하 조정 펄스를 인가한다. 이에 따라 전반 어드레스 기간에서 축적된 홀수번째의 홀수 표시 슬릿의 X 전극과 Y 전극의 전하가 교환된다. 즉 어드레스에서는 X 전극에 부의 전하가 축적되고, Y 전극에 정의 전하가 축적되지만, 전하 조정 펄스에 의해 X 전극에 정의 전하가 축적되고, Y 전극에 부의 전하가 축적된다. 이 때, 짝수번째의 홀수 표시 슬릿 측에서는 전하 조정 펄스가 인가되지 않으므로, 아무 것도 일어나지 않는다. 이후 후반 어드레스 기간에서 짝수번째의 홀수 표시 슬릿의 X 전극과 Y 전극에 전하가 축적된다. 이 시점에서 홀수번째의 홀수 표시 슬릿의 X 전극과 Y 전극의 전하는 짝수번째의 홀수 표시 슬릿의 X 전극과 Y 전극의 전하와 반대 극성이므로, 도시한 바와 같은 짝수번째의 홀수 표시 슬릿을 먼저 방전시키는 유지 방전 펄스를 인가하면, 양쪽의 홀수 표시 슬릿에서 동시에 유지 방전이 발생한다.
또한 제 1 실시예와 마찬가지로, 후반 어드레스 기간후의 최초의 유지 방전 펄스의 폭을 다른 유지 방전 펄스의 폭보다 길게 하면, 짝수번째의 홀수 표시 슬릿의 최초의 유지 방전의 지연의 영향을 없앤다.
도 9는 본 발명의 제 3 실시예의 PDP의 구동 시퀀스를 나타내는 도면이다. 이 실시예에서는 제 2 실시예와 마찬가지로 전반 어드레스 기간후에 전하 조정 기간을 준비하고, 또한 홀수번째의 홀수 표시 슬릿에 전하 조정 펄스를 인가한 후, 후반 어드레스 기간이 종료하기까지 Y 전극의 전위를 중간 레벨로 유지한다. 이에 따라 홀수번째의 홀수 표시 슬릿에 축적된 전하가 후반 어드레스 기간 중에 소멸하는 것이 방지된다. 또한 중간 레벨은 0V와 유지 방전 펄스의 전압 사이에서 적절히 선정한다.
도 10은 본 발명의 제 4 실시예의 PDP의 구동 시퀀스를 나타내는 도면이다. 이 실시예에서는 후반 어드레스 기간과 유지 방전 기간 사이에 전하 조정 기간이 준비되고, 홀수 표시 슬릿의 양쪽 슬릿에서 동시에 방전을 일으키는 전하 조정 펄스를 인가한 후, 홀수 표시 슬릿의 한 쪽의 슬릿에 인가되는 펄스의 극성을 바꾼다. 도면에서는 짝수번째의 홀수 표시 슬릿에서의 펄스의 극성이 바뀌어 있고, 이 극성을 바꿀 때에 짝수번째의 홀수 표시 슬릿에서 방전은 발생한다. 이후의 유지 방전 기간은 종래와 마찬가지이다.
제 4 실시예에서는 전하 조정 펄스를 인가함으로써 짝수 표시 슬릿으로 방전이 발생하기 쉬운 전압이 인가되게 되지만, 축적되어 있는 전하는 반대 극성이므로 방전은 발생하지 않는다.
도 11은 본 발명의 제 5 실시예의 PDP의 구동 시퀀스를 나타내는 도면이다. 이 실시예에서는 후반 어드레스 기간과 유지 방전 기간 사이에 전하 조정 기간이 준비되고, 홀수 표시 슬릿에서 최초의 방전을 따로따로 발생시킨 후, 극성을 조정하고 나서 유지 방전 기간에 들어간다. 구체적으로는 홀수번째의 홀수 표시 슬릿에 유지 방전 펄스를 인가해서 최초의 방전(T1)을 발생시킨다. 이 때 짝수번째의 홀수 표시 슬릿에는 유지하고 있는 전하와 반대 극성의 펄스를 인가한다. 그 후 짝수번째의 홀수 표시 슬릿에 전하 조정 펄스를 인가해서 최초의 방전(T2)을 발생시킨다. 방전(T2)을 발생시킬 때, 홀수번째의 홀수 표시 슬릿에는 전하 조정 펄스를 인가하지 않으므로, 홀수번째의 홀수 표시 슬릿에서는 방전은 발생하지 않고 짝수번째의 홀수 표시 슬릿의 전하가 소멸하는 일은 없다. 그 후, 홀수번째의 홀수 표시 슬릿에 인가되어 있는 펄스의 극성을 반전시킨 후, 통상의 유지 방전 기간에 들어간다. 이와 같이 최초의 방전이 양쪽의 홀수 표시 슬릿에서 따로따로 행하여지기 때문에, 전하의 소멸은 발생하지 않는다.
도 12는 본 발명의 제 6 실시예의 PDP의 구동 시퀀스를 나타내는 도면이다. 이 실시예에서는 제 5 실시예에서 짝수번째의 홀수 표시 슬릿에서 최초의 방전(T2)을 발생시킬 때에, 홀수번째의 홀수 표시 슬릿에 인가하는 전압을 낮게 한 것이다. 이에 따라 짝수 표시 슬릿에서 방전이 생길 가능성을 낮추고 있다.
도 13은 본 발명의 제 7 실시예의 PDP의 구동 시퀀스를 나타내는 도면이다. 이 실시예에서는 제 1 실시예에서 짝수번째의 홀수 표시 슬릿에서 먼저 최초의 방전을 일으키도록 한 것이다. 홀수번째와 짝수번째의 어느쪽 홀수 표시 슬릿에서 먼전 최초의 방전을 일으키는지는 미리 홀수번째와 짝수번째의 홀수 표시 슬릿의 어드레스 방전의 크기를 비교하여 두고, 어드레스 방전이 작은 쪽의 표시 슬릿을 먼저 방전시킨다. 벽전하가 초기화 방식에 의해 홀수 표시 슬릿의 홀수번째와 짝수번째에서 어드레스 방전의 크기에 차가 생긴다. 이것은 짝수 표시 슬릿에 대해서도 마찬가지이다. 이와 같은 차가 있으면, 벽전하에도 차가 생기지만, 어드레스 기간후의 최초의 방전을 어드레스 방전이 작은 쪽에서 행한 쪽이 전하가 소멸할 가능성이 저하한다. 이에 따라 구동 시퀀스를 확보할 수 있다.
도 14는 본 발명의 제 8 실시예의 PDP의 구동 시퀀스를 나타내는 도면이다. 또 도 15는 제 8 실시예에서의 슬릿 선택의 원리를 설명하는 도면이다. 종래예 및 이제까지 설명한 실시예에서는 전반 어드레스 기간과 후반 어드레스 기간에서 홀수번째와 짝수번째 중 어느 쪽의 X 전극을 고전위로 하는지로서 방전 슬릿을 선택하였다. 제 8 실시예에서는 이 선택을 전하 조정 기간에 행한다. 전반 어드레스 기간과 후반 어드레스 기간에서는 X 전극의 전위는 0V로 유지하고, Y 전극에 주사 펄스를 인가하고, 어드레스 전극에 어드레스 펄스를 인가해서 어드레스 방전을 행한다. 따라서 어드레스 방전을 트리거로 한 X 전극과 Y 전극 사이의 면방전은 발생하지 않고, 전하는 Y 전극에만 축적된다. 전하 조정 기간에서는 홀수 표시 슬릿과 짝수 표시 슬릿에만 축적된다. 전하 조정 기간에서는 홀수 표시 슬릿과 짝수 표시 슬릿 중 어느 쪽의 슬릿에서 방전을 발생시킬지를 선택한다. 즉 Y 전극에 축적된 전하와 동일 극성의 전하 조정 펄스가 인가된 측의 슬릿에서 방전이 발생하고, 반대 극성의 전하 조정 펄스가 인가된 측의 슬릿에서는 방전이 생기지 않는다. 도면에서는 최초의 전하 조정 펄스에서 홀수번째의 홀수 표시 슬릿이 방전하고, 다음의 전하 조정 펄스에선 짝수번째의 홀수 표시 슬릿이 방전하고, 홀수 표시 슬릿이 선택된다.
도 15에 나타낸 바와 같이, Y1 전극과 X2 전극을 방전 개시 전압보다 낮은 고전위로, X1 전극과 Y2 전극을 0V로 하면, Y1 전극의 전위는 정의 전하만큼이 중첩되어서 방전 개시 전압의 임계치를 넘는다. 따라서 X1 전극과 Y1 전극 사이에서 방전이 일어나지만, 다른 전극간의 전압은 방전 개시 전압의 임계치를 넘지 않으므로, 방전은 발생하지 않는다. 다음에 X1 전극과 Y2 전극을 방전 개시 전압보다 낮은 고전위로, X2 전극과 Y1 전극을 0V로 하면, X2 전극과 Y2 전극 사이에서 방전이 일어난다. 이와 같이 해서 홀수 표시 슬릿이 선택된다.
도 16은 본 발명의 제 9 실시예의 PDP의 구동 시퀀스를 나타내는 도면이다. 제 9 실시예에서는 제 8 실시예에 비해서 전하 조정 기간에 인가하는 전하 조정 펄스의 전압을 크게 하고 있다. 상기와 같이 제 8 실시예에서는 어드레스 방전은 Y 전극과 어드레스 전극 사이의 대향 전극만으로, 형성하는 벽전하가 작다. 그 때문에 유지 방전을 일으키기 어렵다. 그리고 제 9 실시예에서는 전하 조정 펄스의 전압을 높게 해서 최초의 방전을 일으키기 쉽게 하고 있다. 일단 방전이 일어나면, 후의 유지 방전 펄스는 종래대로의 전압이어도 좋다.
도 17은 본 발명의 제 10 실시예의 PDP의 구동 시퀀스를 나타내는 도면이다. 제 10 실시예에서는 전반 어드레스 기간에서 어드레스되는 슬릿과 후반 어드레스 기간에서 어드레스되는 슬릿의 발광 회수를 일치시킨다. 도 5의 종래예와 비교해서 명백한 바와 같이, 제 10 실시예에서는 유지 방전 기간의 종료후에 회수 조정 펄스를 인가해서 유지 방전 회수가 적은 쪽의 슬릿에만 방전을 발생시키고 있다.
이에 따라 양쪽의 슬릿의 발광 회수가 일치한다. 구체적으로는 도면에서는 유지 방전 기간에서의 홀수번째의 홀수 표시 슬릿의 방전 회수는 4회이고, 짝수번째의 홀수 표시 슬릿의 방전 회수는 3회이다. 그리고 유지 방전 기간의 종료후에 짝수번째의 홀수 표시 슬릿에 회수 조정 펄스(201)를 인가해서 짝수번째의 홀수 표시 슬릿에서만 방전을 발생시키고 있다. 이 때 짝수 표시 슬릿 사이에도 전압이 인가되지만, 축적되어 있는 전하가 전압을 저하시키므로 방전은 발생하지 않는다.
도 18은 본 발명의 제 11 실시예의 PDP의 구동 시퀀스를 나타내는 도면이다. 제 11 실시예에서는 회수 조절 펄스(201)를 인가하기 전에, 잔존 전하 조정 기간을 준비하고 있다. 이 잔존 전하 조정 기간은 유지 방전 기간의 최후의 펄스를 길게 한 기간이다. 이와 같은 잔존 전하 조정 기간을 준비함으로써 표시 슬릿의 비방전측으로의 영향에 의한 전하의 소멸이나 기입을 없앨 수가 있어 양호한 리셋이 가능하다.
도 19는 본 발명의 제 12 실시예의 PDP의 구동 시퀀스를 나타내는 도면이다. 제 12 실시예에서는 제 10 실시예에서 한 쪽의 회수가 적은 슬릿에 회수 조정 펄스(201)를 인가할 때에, 다른 쪽의 슬릿에는 전하가 손실되지 않는 펄스를 인가한다. 이에 따라 다음의 소거 공정에서의 양호한 소거가 가능해진다.
도 20은 본 발명의 제 13 실시예의 PDP의 구동 시퀀스를 나타내는 도면이다. 제 13 실시예에서는 제 10 실시예에서 한 쪽의 회수가 적은 슬릿에 회수 조정 펄스(201)를 인가할 때에, 다른 쪽의 슬릿에는 전하가 손실되지 않도록 함과 동시에, 다른 표시 슬릿의 전하가 작아지게 되는 펄스(205)를 인가한다.
구체적으로는 도시한 바와 같이 짝수번째의 홀수 표시 슬릿의 X 전극에는 고전위를, Y 전극에는 0V를, 홀수번째의 홀수 표시 슬릿의 X 전극에는 고전위를, Y 전극에는 중간 전위를 인가한다. 이에 따라 홀수번째의 홀수 표시 슬릿의 전하가 확실하게 유지되고, 짝수 표시 슬릿에서 방전이 발생하는 것도 확실하게 방지할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 인접하는 슬릿에서 역상의 유지 방전 펄스를 주어서 유지 방전을 행함으로써 Y 전극과 양측의 X 전극 사이에 표시 슬릿을 형성하는 고정세한 플라즈마 디스플레이 패널의 구동 방법에 있어서, 정상적인 표시가 안정되게 행하여질 수 있게 된다.

Claims (17)

  1. 평행하게 배치된 제 1 및 제 2의 전극과, 상기 제 1 및 제 2 전극에 대해서 직교하는 형태로 배치된 제 3 전극을 갖는 표시 패널을 구비하고, 어드레스 공정에서 상기 제 2 및 제 3 전극에 인가하는 주사 펄스와 어드레스 신호에 의해 방전셀의 라인인 슬릿의 선택을 행하고, 유지 방전 공정에서 상기 제 2 및 제 3 전극에 유지 방전 펄스를 인가해서 선택한 슬릿으로 유지 방전을 행하게 하는 플라즈마 디스플레이 장치로서, 인접하는 상기 제 1 전극과 상기 제 2 전극조에 교대로 역상의 유지 방전 펄스를 인가함으로써, 상기 제 2 전극과 상기 제 2 전극의 한 쪽측의 상기 제 1 전극과의 사이에서 제 1 슬릿이 형성되고, 상기 제 2 전극과 상기 제 2 전극의 다른 쪽측의 상기 제 1 전극과의 사이에서 제 2 슬릿이 형성되고, 상기 제 1 슬릿과 상기 제 2 슬릿에서 발광 표시를 교대로 반복하는 인터레이스 표시를 행하는 플라즈마 디스플레이 장치의 구동 방법으로서,
    상기 어드레스 공정과 상기 유지 방전 공정 사이에 상기 어드레스 공정에서의 방전으로 축적된 벽전하의 극성과 전하량 중 적어도 한 쪽을 조정하기 위한 전하 조정 펄스를 인가하는 전하 조정 공정을 설치한 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  2. 제 1항에 있어서,
    상기 전하 조정 펄스의 펄스 폭은 상기 유지 방전 펄스의 폭보다 넓은 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  3. 제 1항에 있어서,
    상기 제 1 슬릿과 상기 제 2 슬릿의 각 어드레스 공정은 각각의 슬릿을 비월 주사하는 전반 어드레스 공정과 후반 어드레스 공정을 갖고,
    상기 전하 조정 공정을 상기 전반 어드레스 공정후에 행하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  4. 제 3항에 있어서,
    상기 어드레스 공정의 종료후 상기 유지 방전 공정을 개시하기까지의 기간, 상기 어드레스 공정에서 형성된 상기 벽전하와 반대 극성의 전하 조정 펄스를 인가한 상태를 유지하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  5. 제 1항에 있어서,
    상기 제 1 슬릿과 상기 제 2 슬릿의 각 어드레스 공정은 각각의 슬릿을 비월 주사하는 전반 어드레스 공정과 후반 어드레스 공정을 갖고,
    상기 전반 어드레스 공정과 상기 후반 어드레스 공정에서 선택된 슬릿에서, 동시에 방전을 개시시키는 전하 조정 펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  6. 제 1항에 있어서,
    상기 제 1 슬릿과 상기 제 2 슬릿의 각 어드레스 공정은 각각의 슬릿을 비월 주사하는 전반 어드레스 공정과 후반 어드레스 공정을 갖고,
    상기 전반 어드레스 공정과 상기 후반 어드레스 공정에서 선택된 슬릿을 어긋나게 방전을 개시시키는 전하 조정 펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  7. 제 6항에 있어서,
    상기 전하 조정 기간에 있어서, 상기 제 1 또는 제 2 슬릿의 방전을 일으키는 라인 이외의 라인에는 상기 어드레스 공정 및 상기 전하 조정 펄스로 형성된 벽전하와 반대 극성의 전하 조정 펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  8. 제 7항에 있어서,
    상기 전하 조정 기간에 있어서, 상기 제 1 또는 제 2 슬릿 중 한 쪽의 슬릿으로 방전을 일으킬 때에는 다른 쪽의 슬릿에 인가되는 전압이 작은 전하 조정 펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  9. 제 1항에 있어서,
    상기 제 1 슬릿과 상기 제 2 슬릿의 각 어드레스 공정은 각각의 슬릿을 비월 주사하는 전반 어드레스 공정과 후반 어드레스 공정을 갖고,
    상기 전반 어드레스 공정에서의 방전으로 축적된 벽전하와 상기 후반 어드레스 공정에서의 방전으로 축적된 벽전하 중 어느 하나의 작은 쪽 슬릿을 먼저 방전시키는 전하 조정 펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  10. 제 1항에 있어서,
    상기 어드레스 공정에서는 상기 제 1 전극에 인가하는 전압을 같게 하고,
    상기 전하 조정 펄스로 상기 제 1 및 제 2 슬릿 중 어느 쪽을 표시할지를 선택하는 플라즈마 디스플레이 장치의 구동 방법.
  11. 제 10항에 있어서,
    상기 어드레스 공정에서의 방전은 상기 제 2 및 제 3 전극간에서만 행하여지는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  12. 제 10항에 있어서,
    상기 전하 조정 펄스의 전압은 상기 유지 방전 펄스의 전압보다 큰 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  13. 평행하게 배치된 제 1 및 제 2의 전극과, 상기 제 1 및 제 2 전극에 대해서 직교하는 형태로 배치된 제 3 전극을 갖는 표시 패널을 구비하고, 어드레스 공정에서 상기 제 2 및 제 3 전극에 인가하는 주사 펄스와 어드레스 신호에 의해 방전셀의 라인인 슬릿의 선택을 행하고, 유지 방전 공정에서 상기 제 2 및 제 3 전극에 유지 방전 펄스를 인가해서 선택한 슬릿으로 유지 방전을 행하게 하는 플라즈마 디스플레이 장치로서, 인접하는 상기 제 1 전극과 상기 제 2 전극조에 교대로 역상의 유지 방전 펄스를 인가함으로써, 상기 제 2 전극과 상기 제 2 전극의 한 쪽측의 상기 제 1 전극과의 사이에서 제 1 슬릿이 형성되고, 상기 제 2 전극과 상기 제 2 전극의 다른 쪽측의 상기 제 1 전극과의 사이에서 제 2 슬릿이 형성되고, 상기 제 1 슬릿과 상기 제 2 슬릿에서 발광 표시를 교대로 반복하는 인터레이스 표시를 행하는 플라즈마 디스플레이 장치의 구동 방법으로서,
    상기 제 1 슬릿과 상기 제 2 슬릿의 각 어드레스 공정은 각각의 슬릿을 비월 주사하는 전반 어드레스 공정과 후반 어드레스 공정을 갖고,
    상기 유지 방전 공정후에 상기 전반 어드레스 공정과 후반 어드레스 공정 중 어느 하나의 발광 회수가 적은 슬릿에 대해서 발광 회수를 맞추기 위한 발광 회수 조정 공정을 갖는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  14. 평행하게 배치된 제 1 및 제 2의 전극과, 상기 제 1 및 제 2 전극에 대해서 직교하는 형태로 배치된 제 3 전극을 갖는 표시 패널을 구비하고, 어드레스 공정에서 상기 제 2 및 제 3 전극에 인가하는 주사 펄스와 어드레스 신호에 의해 방전셀의 라인인 슬릿의 선택을 행하고, 유지 방전 공정에서 상기 제 2 및 제 3 전극에 유지 방전 펄스를 인가해서 선택한 슬릿으로 유지 방전을 행하게 하는 플라즈마 디스플레이 장치로서, 인접하는 상기 제 1 전극과 상기 제 2 전극조에 교대로 역상의 유지 방전 펄스를 인가함으로써, 상기 제 2 전극과 상기 제 2 전극의 한 쪽측의 상기 제 1 전극과의 사이에서 제 1 슬릿이 형성되고, 상기 제 2 전극과 상기 제 2 전극의 다른 쪽측의 상기 제 1 전극과의 사이에서 제 2 슬릿이 형성되고, 상기 제 1 슬릿과 상기 제 2 슬릿에서 발광 표시를 교대로 반복하는 인터레이스 표시를 행하는 플라즈마 디스플레이 장치의 구동 방법으로서,
    상기 유지 방전 공정 후에 상기 유지 방전 공정 종료시에 남은 전하를 소거하는 소거 공정을 행하기 전에, 상기 남은 전하의 극성과 전하량 중 적어도 한 쪽을 조정하기 위한 잔존 전하 조정 펄스를 인가하는 잔존 전하 조정 공정을 갖는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  15. 제 13항 또는 제 14항에 있어서,
    상기 잔존 전하 조정 펄스를 인가하기 직전의 상기 유지 방전 펄스의 폭은 다른 유지 방전 펄스의 폭보다 긴 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  16. 제 13항 또는 제 14항에 있어서,
    상기 잔존 전하 조정 펄스에 의해 방전을 일으키는 이외의 슬릿에는 상기 유지 방전 공정에서 형성된 전하와 반대 극성의 펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
  17. 제 16항에 있어서,
    상기 잔존 전하 조정 펄스에 의해 방전을 일으키는 이외의 슬릿에는 방전을 일으키는 슬릿보다 작은 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 장치의 구동 방법.
KR1019980041204A 1998-05-20 1998-09-30 플라즈마디스플레이장치의구동방법 KR100303924B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP138827 1998-05-20
JP10138827A JPH11327505A (ja) 1998-05-20 1998-05-20 プラズマディスプレイ装置の駆動方法

Publications (2)

Publication Number Publication Date
KR19990086990A true KR19990086990A (ko) 1999-12-15
KR100303924B1 KR100303924B1 (ko) 2001-11-22

Family

ID=15231160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980041204A KR100303924B1 (ko) 1998-05-20 1998-09-30 플라즈마디스플레이장치의구동방법

Country Status (5)

Country Link
US (1) US6084558A (ko)
EP (1) EP0959451B1 (ko)
JP (1) JPH11327505A (ko)
KR (1) KR100303924B1 (ko)
DE (1) DE69840567D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100874311B1 (ko) * 2001-01-17 2008-12-18 가부시키가이샤 히타치세이사쿠쇼 플라즈마 디스플레이 패널 및 그 구동 방법

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3640527B2 (ja) * 1998-05-19 2005-04-20 富士通株式会社 プラズマディスプレイ装置
JP2000112431A (ja) * 1998-10-01 2000-04-21 Fujitsu Ltd ディスプレイ駆動方法及びその装置
TW400530B (en) * 1998-11-05 2000-08-01 Acer Display Tech Inc The method of decreasing the phenomena of dark area in the plasma monitor
US6208082B1 (en) * 1998-12-19 2001-03-27 Samsung Sdi Co., Ltd. Method for driving surface discharge type plasma display panel
JP2000221939A (ja) * 1999-01-29 2000-08-11 Mitsubishi Electric Corp プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置
US6704906B1 (en) 1999-03-27 2004-03-09 Movaris, Inc. Self-directed routable electronic form system and method
KR100286947B1 (ko) * 1999-03-31 2001-04-16 김순택 플라즈마 표시 패널의 어드레싱 방법
KR100585631B1 (ko) * 1999-04-10 2006-06-02 엘지전자 주식회사 플라즈마 디스플레이 패널의 계조표현 방법
EP1145215A2 (en) * 1999-07-10 2001-10-17 Koninklijke Philips Electronics N.V. A progressive sustain method of driving a plasma display panel
JP4331359B2 (ja) 1999-11-18 2009-09-16 三菱電機株式会社 交流型プラズマディスプレイパネルの駆動方法
JP3644867B2 (ja) 2000-03-29 2005-05-11 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイ装置及びその製造方法
US6492776B2 (en) 2000-04-20 2002-12-10 James C. Rutherford Method for driving a plasma display panel
JP2001306029A (ja) * 2000-04-25 2001-11-02 Fujitsu Hitachi Plasma Display Ltd Ａｃ型ｐｄｐの駆動方法
JP2002006801A (ja) * 2000-06-21 2002-01-11 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルおよびその駆動方法
US7006060B2 (en) 2000-06-22 2006-02-28 Fujitsu Hitachi Plasma Display Limited Plasma display panel and method of driving the same capable of providing high definition and high aperture ratio
US20010054993A1 (en) * 2000-06-22 2001-12-27 Yoshikazu Kanazawa Plasma display panel and method of driving the same capable of providing high definition and high aperture ratio
JP4229577B2 (ja) * 2000-06-28 2009-02-25 パイオニア株式会社 Ａｃ型プラズマディスプレイ駆動方法
JP2002082650A (ja) * 2000-06-30 2002-03-22 Nec Corp プラズマディスプレイパネル及びその駆動方法
JP3485874B2 (ja) * 2000-10-04 2004-01-13 富士通日立プラズマディスプレイ株式会社 Ｐｄｐの駆動方法および表示装置
KR100377401B1 (ko) * 2000-11-14 2003-03-26 삼성에스디아이 주식회사 논리곱 및 라인 중첩 방법들을 포함하는 플라즈마디스플레이 패널의 구동방법
JP4768134B2 (ja) * 2001-01-19 2011-09-07 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
JP3688206B2 (ja) 2001-02-07 2005-08-24 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法および表示装置
JP3640622B2 (ja) * 2001-06-19 2005-04-20 富士通日立プラズマディスプレイ株式会社 プラズマディスプレイパネルの駆動方法
JP5031952B2 (ja) * 2001-06-27 2012-09-26 株式会社日立製作所 プラズマディスプレイ
JP2003066900A (ja) * 2001-08-24 2003-03-05 Sony Corp プラズマ表示装置及びその駆動方法
TW589602B (en) * 2001-09-14 2004-06-01 Pioneer Corp Display device and method of driving display panel
JP3638135B2 (ja) * 2001-11-30 2005-04-13 パイオニアプラズマディスプレイ株式会社 交流面放電型プラズマディスプレイパネル及びその駆動方法
KR100493614B1 (ko) * 2002-04-04 2005-06-10 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100475161B1 (ko) * 2002-04-04 2005-03-08 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
JP2004004513A (ja) 2002-04-25 2004-01-08 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
KR100486911B1 (ko) * 2002-05-31 2005-05-03 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100477989B1 (ko) * 2002-09-04 2005-03-23 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법
JP2004127825A (ja) * 2002-10-04 2004-04-22 Pioneer Electronic Corp 表示装置及び表示パネルの駆動方法
JP3877160B2 (ja) 2002-12-18 2007-02-07 パイオニア株式会社 プラズマディスプレイパネルの駆動方法、及び、プラズマディスプレイ装置
JP2005026011A (ja) * 2003-06-30 2005-01-27 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
KR100490555B1 (ko) * 2003-08-13 2005-05-18 삼성에스디아이 주식회사 어드레스기간과 유지기간의 혼합 방식으로 계조성을표현하는 패널구동방법 및 그 장치
KR100522699B1 (ko) * 2003-10-08 2005-10-19 삼성에스디아이 주식회사 유지기간을 위한 패널구동방법 및 디스플레이 패널
KR100542226B1 (ko) * 2003-10-24 2006-01-10 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 장치 및 구동 방법
KR100524310B1 (ko) * 2003-11-08 2005-10-28 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
JP2006267655A (ja) 2005-03-24 2006-10-05 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
EP1715470A3 (en) * 2005-04-21 2008-11-19 LG Electronics, Inc. Plasma display apparatus and driving method thereof
JP4987256B2 (ja) * 2005-06-22 2012-07-25 パナソニック株式会社 プラズマディスプレイ装置
KR100670145B1 (ko) * 2005-07-27 2007-01-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100766921B1 (ko) * 2005-10-11 2007-10-17 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100814830B1 (ko) * 2006-11-22 2008-03-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 이의 구동방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2674485B2 (ja) * 1993-11-11 1997-11-12 日本電気株式会社 放電表示装置の駆動方法
JP2772753B2 (ja) * 1993-12-10 1998-07-09 富士通株式会社 プラズマディスプレイパネル並びにその駆動方法及び駆動回路
JP3369395B2 (ja) * 1995-04-17 2003-01-20 パイオニア株式会社 マトリクス方式プラズマディスプレイパネルの駆動方法
US6373452B1 (en) * 1995-08-03 2002-04-16 Fujiitsu Limited Plasma display panel, method of driving same and plasma display apparatus
JP2801893B2 (ja) * 1995-08-03 1998-09-21 富士通株式会社 プラズマディスプレイパネル駆動方法及びプラズマディスプレイ装置
JP3263310B2 (ja) * 1996-05-17 2002-03-04 富士通株式会社 プラズマディスプレイパネル駆動方法及びこの駆動方法を用いたプラズマディスプレイ装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100874311B1 (ko) * 2001-01-17 2008-12-18 가부시키가이샤 히타치세이사쿠쇼 플라즈마 디스플레이 패널 및 그 구동 방법

Also Published As

Publication number Publication date
EP0959451A2 (en) 1999-11-24
DE69840567D1 (de) 2009-04-02
EP0959451A3 (en) 2000-03-08
KR100303924B1 (ko) 2001-11-22
JPH11327505A (ja) 1999-11-26
US6084558A (en) 2000-07-04
EP0959451B1 (en) 2009-02-18

Similar Documents

Publication Publication Date Title
KR100303924B1 (ko) 플라즈마디스플레이장치의구동방법
EP1830340B1 (en) Method and device for driving plasma display
KR100392105B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US7375702B2 (en) Method for driving plasma display panel
KR100807488B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
US6288692B1 (en) Plasma display for high-contrast interlacing display and driving method therefor
KR100346810B1 (ko) 플라즈마 디스플레이 패널 구동방법 및 구동장치
JP2002140033A (ja) プラズマディスプレイの駆動方法
US6795044B2 (en) Plasma display panel and driving method thereof
KR100314607B1 (ko) Ｐｄｐ의 구동 방법
KR100517259B1 (ko) 표시 패널 구동 방법 및 방전식 표시 장치
JP4617052B2 (ja) プラズマディスプレイパネルの駆動方法
KR100807420B1 (ko) 플라즈마 디스플레이 및 그 구동 방법
KR100284341B1 (ko) Ａｃ형 플라즈마 표시 패널의 구동 방법
KR100351464B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100349923B1 (ko) 플라즈마 표시패널의 구동방법
JP3662239B2 (ja) プラズマディスプレイ装置の駆動方法
JP4332585B2 (ja) プラズマディスプレイパネルの駆動方法
KR20040018496A (ko) 플라즈마 디스플레이 패널 표시장치와 그 구동방법
JP4223541B2 (ja) プラズマディスプレイパネルの駆動方法
KR100579332B1 (ko) 플라즈마 디스플레이 패널의 전극구조
KR100481215B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
JP2007133291A (ja) プラズマディスプレイパネルの駆動方法
JP4099466B2 (ja) プラズマディスプレイパネルおよびその駆動方法
KR100488158B1 (ko) 플라즈마 디스플레이 패널의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090708

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee