KR20050078470A - 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법 - Google Patents

어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법 Download PDF

Info

Publication number
KR20050078470A
KR20050078470A KR1020040006587A KR20040006587A KR20050078470A KR 20050078470 A KR20050078470 A KR 20050078470A KR 1020040006587 A KR1020040006587 A KR 1020040006587A KR 20040006587 A KR20040006587 A KR 20040006587A KR 20050078470 A KR20050078470 A KR 20050078470A
Authority
KR
South Korea
Prior art keywords
display
electrode
sub
display electrode
line group
Prior art date
Application number
KR1020040006587A
Other languages
English (en)
Other versions
KR100581899B1 (ko
Inventor
김진성
정우준
채승훈
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040006587A priority Critical patent/KR100581899B1/ko
Priority to JP2004316471A priority patent/JP4068089B2/ja
Priority to US11/046,768 priority patent/US7339556B2/en
Priority to CN2005100565597A priority patent/CN1652180B/zh
Publication of KR20050078470A publication Critical patent/KR20050078470A/ko
Application granted granted Critical
Publication of KR100581899B1 publication Critical patent/KR100581899B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/2803—Display of gradations
    • A—HUMAN NECESSITIES
    • A47—FURNITURE; DOMESTIC ARTICLES OR APPLIANCES; COFFEE MILLS; SPICE MILLS; SUCTION CLEANERS IN GENERAL
    • A47G—HOUSEHOLD OR TABLE EQUIPMENT
    • A47G9/00—Bed-covers; Counterpanes; Travelling rugs; Sleeping rugs; Sleeping bags; Pillows
    • A47G9/10—Pillows
    • A47G9/1036—Pillows with cooling or heating means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G09G3/2948—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge by increasing the total sustaining time with respect to other times in the frame
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Otolaryngology (AREA)
  • Pulmonology (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

본 발명에 따른 방전 디스플레이 패널의 구동 방법에서는, 제1 및 제2 서브-필드 유형들이 상기 단위 프레임의 서브-필드들중에서 적어도 두 서브-필드들에 사용된다. 제1 서브-필드 유형의 적어도 한 서브-필드는 제1 디스플레이 전극-라인 그룹에 대한 어드레싱 시간, 제1 디스플레이 전극-라인 그룹에 대한 디스플레이-유지 시간, 제2 디스플레이 전극-라인 그룹에 대한 어드레싱 시간, 및 제1 및 제2 디스플레이 전극-라인 그룹들에 대한 디스플레이-유지 시간을 순차적으로 포함한다. 제2 서브-필드 유형의 적어도 한 서브-필드는 제2 디스플레이 전극-라인 그룹에 대한 어드레싱 시간, 제2 디스플레이 전극-라인 그룹에 대한 디스플레이-유지 시간, 제1 디스플레이 전극-라인 그룹에 대한 어드레싱 시간, 및 제1 및 제2 디스플레이 전극-라인 그룹들에 대한 디스플레이-유지 시간을 순차적으로 포함한다. 아울러, 단위 프레임의 서브-필드들중에서 적어도 두 서브-필드들의 디스플레이-유지 시간들이 서로 같다.

Description

어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의 구동 방법{Method for driving discharge display panel by address-display mixing}
본 발명은, 방전 디스플레이 패널의 구동 방법에 관한 것으로서, 보다 상세하게는, 디스플레이 전극 라인쌍들이 나란하게 형성되고, 어드레스 전극 라인들이 디스플레이 전극 라인쌍들과 이격 및 교차되도록 형성되는 방전 디스플레이 패널에 대하여, 복수의 서브-필드들을 단위 프레임에 포함시켜서 시분할 구동에 의하여 계조 디스플레이를 수행하는 방전 디스플레이 패널의 구동 방법에 관한 것이다.
도 1은 통상적인 방전 디스플레이 패널 예를 들어, 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여준다. 도 2는 도 1의 패널의 한 디스플레이 셀의 예를 보여준다. 도 1 및 2를 참조하면, 통상적인 면방전 플라즈마 디스플레이 패널(1)의 앞쪽 및 뒤쪽 글라스 기판들(10, 13) 사이에는, 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm), 유전층(11, 15), Y 전극 라인들(Y1, ..., Yn), X 전극 라인들(X1, ..., Xn), 형광층(16), 격벽(17) 및 보호층으로서의 일산화마그네슘(MgO)층(12)이 마련되어 있다.
어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)은 뒤쪽 글라스 기판(13)의 앞쪽에 일정한 패턴으로 형성된다. 아래쪽 유전층(15)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)의 앞쪽에서 전면(全面) 도포된다. 아래쪽 유전층(15)의 앞쪽에는 격벽(17)들이 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm )과 평행한 방향으로 형성된다. 이 격벽(17)들은 각 디스플레이 셀의 방전 영역을 구획하고 각 디스플레이 셀 사이의 광학적 간섭(cross talk)을 방지하는 기능을 한다. 형광층(16)은, 격벽(17)들 사이에서 형성된다.
디스플레이 전극 라인쌍들을 이루는 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)은 어드레스 전극 라인들(AR1, AG1, ..., AGm, ABm)과 직교되도록 앞쪽 글라스 기판(10)의 뒤쪽에 일정한 패턴으로 형성된다. 각 교차점은 상응하는 디스플레이 셀을 설정한다. 각 X 전극 라인(X1, ..., Xn)과 각 Y 전극 라인(Y 1, ..., Yn)은 ITO(Indium Tin Oxide) 등과 같은 투명한 도전성 재질의 투명 전극 라인(도 2의 Xna, Yna)과 전도도를 높이기 위한 금속 전극 라인(도 2의 Xnb , Ynb)이 결합되어 형성된다. 앞쪽 유전층(11)은 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)의 뒤쪽에 전면(全面) 도포되어 형성된다. 강한 전계로부터 패널(1)을 보호하기 위한 보호층(12) 예를 들어, 일산화마그네슘(MgO)층은 앞쪽 유전층(11)의 뒤쪽에 전면 도포되어 형성된다. 방전 공간(14)에는 플라즈마 형성용 가스가 밀봉된다.
이와 같은 플라즈마 디스플레이 패널에 기본적으로 적용되는 구동 방법에서는, 리셋(reset), 어드레스(address), 및 디스플레이-유지(display-sustain) 단계들이 단위 서브-필드에서 순차적으로 수행된다. 리셋 단계에서는 모든 디스플레이 셀들의 전하 상태들이 균일해진다. 어드레싱 단계에서는, 선택된 디스플레이 셀들에 설정 벽전압이 생성된다. 디스플레이-유지 단계에서는, 모든 XY 전극 라인쌍들에 소정의 교류 전압이 인가됨으로써 어드레싱 단계에서 상기 벽전압이 형성된 디스플레이 셀들이 디스플레이-유지 방전을 일으킨다. 이 디스플레이-유지 단계에 있어서, 디스플레이-유지 방전을 일으키는 선택된 디스플레이 셀들의 방전 공간(14) 즉, 가스층에서 플라즈마가 형성되고, 그 자외선 방사에 의하여 형광층(도 1의 16)이 여기되어 빛이 발생된다.
도 3을 참조하면, 도 1의 플라즈마 디스플레이 패널(1)의 통상적인 구동 장치는 영상 처리부(66), 제어부(62), 어드레스 구동부(63), X 구동부(64) 및 Y 구동부(65)를 포함한다. 영상 처리부(66)는 외부 아날로그 영상 신호를 디지털 신호로 변환하여 내부 영상 신호 예를 들어, 각각 8 비트의 적색(R), 녹색(G) 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들을 발생시킨다. 제어부(62)는 영상 처리부(66)로부터의 내부 영상 신호에 따라 구동 제어 신호들(SA, SY, S X)을 발생시킨다. 어드레스 구동부(63)는, 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 어드레스 신호(SA)를 처리하여 디스플레이 데이터 신호를 발생시키고, 발생된 디스플레이 데이터 신호를 어드레스 전극 라인들에 인가한다. X 구동부(64)는 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 X 구동 제어 신호(SX)를 처리하여 X 전극 라인들에 인가한다. Y 구동부(65)는 제어부(62)로부터의 구동 제어 신호들(SA, SY, SX)중에서 Y 구동 제어 신호(SY)를 처리하여 Y 전극 라인들에 인가한다.
상기와 같은 플라즈마 디스플레이 패널(1)의 구동 장치에 의하여 수행되는 통상적인 구동 방법들에 있어서, 어드레스-디스플레이 분리(Address-Display Separation) 구동 방법을 들 수 있다(미국 특허 제5,541,618호 참조). 이 어드레스-디스플레이 분리 구동 방법에서는, 단위 프레임(frame)에 포함된 각 서브-필드(sub-field)에서 어드레싱 시간과 디스플레이-유지(display-sustain) 시간이 서로 분리되어 있다. 따라서, 어드레싱 시간에서 각 XY 전극 라인쌍의 디스플레이 셀들이 자신의 어드레싱이 수행된 후에 다른 XY 전극 라인쌍들의 디스플레이 셀들이 모두 어드레싱될 때까지 기다려야 한다. 이와 같이 어드레싱이 수행된 후의 대기 시간의 존재로 인하여 각 디스플레이 셀의 벽전하 상태가 흐트러져, 어드레싱 시간의 종료 시점에서 시작되는 디스플레이-유지 시간에서 디스플레이-유지 방전의 정확도가 떨어지는 문제점이 있다.
본 발명의 목적은, 방전 디스플레이 패널의 구동 방법에 있어서, 방전 셀들이 어드레싱된 후에 다른 XY 전극 라인쌍들이 모두 어드레싱될 때까지 기다리는 대기 시간을 줄임에 따라, 어드레싱 시간의 종료 시점에서 시작되는 디스플레이-유지 시간에서 디스플레이-유지 방전의 정확도를 높일 수 있는 방전 디스플레이 패널의 구동 방법을 제공하는 것이다.
본 발명의 또다른 목적은, 시분할 구동에 의하여 동영상을 디스플레이하는 과정에서 사용자에게 보여질 수 있는 의사 윤곽의 발생 확률을 낮출 수 있는 방전 디스플레이 패널의 구동 방법을 제공하는 것이다.
상기 목적을 이루기 위한 본 발명은, 디스플레이 전극 라인쌍들이 나란하게 형성되고, 어드레스 전극 라인들이 상기 디스플레이 전극 라인쌍들과 이격 및 교차되도록 형성되는 방전 디스플레이 패널에 대하여, 복수의 서브-필드들을 단위 프레임에 포함시켜서 시분할 구동에 의하여 계조 디스플레이를 수행하되, 적어도 한 디스플레이 전극 라인쌍이 한 디스플레이 전극-라인 그룹에 포함되도록 상기 디스플레이 전극 라인쌍들을 적어도 제1 및 제2 디스플레이 전극-라인 그룹들로 그룹화하여 구동하는 방전 디스플레이 패널의 구동 방법이다. 여기서, 제1 및 제2 서브-필드 유형들이 상기 단위 프레임의 서브-필드들중에서 적어도 두 서브-필드들에 사용된다. 상기 제1 서브-필드 유형의 적어도 한 서브-필드는 상기 제1 디스플레이 전극-라인 그룹에 대한 어드레싱 시간, 상기 제1 디스플레이 전극-라인 그룹에 대한 디스플레이-유지 시간, 상기 제2 디스플레이 전극-라인 그룹에 대한 어드레싱 시간, 및 상기 제1 및 제2 디스플레이 전극-라인 그룹들에 대한 디스플레이-유지 시간을 순차적으로 포함한다. 상기 제2 서브-필드 유형의 적어도 한 서브-필드는 상기 제2 디스플레이 전극-라인 그룹에 대한 어드레싱 시간, 상기 제2 디스플레이 전극-라인 그룹에 대한 디스플레이-유지 시간, 상기 제1 디스플레이 전극-라인 그룹에 대한 어드레싱 시간, 및 상기 제1 및 제2 디스플레이 전극-라인 그룹들에 대한 디스플레이-유지 시간을 순차적으로 포함한다. 아울러, 상기 단위 프레임의 서브-필드들중에서 적어도 두 서브-필드들의 디스플레이-유지 시간들이 서로 같다.
상기 본 발명의 방전 디스플레이 패널의 구동 방법에 의하면, 상기 제1 서브-필드 유형의 각각의 서브-필드에서, 상기 제1 디스플레이 전극-라인 그룹에 대한 어드레싱의 수행이 완료된 후에 상기 제2 디스플레이 전극-라인 그룹에 대한 어드레싱보다 상기 제1 디스플레이 전극-라인 그룹에 대한 디스플레이-유지 방전이 먼저 수행된다. 이와 마찬가지로, 상기 제2 서브-필드 유형의 각각의 서브-필드에서, 상기 제2 디스플레이 전극-라인 그룹에 대한 어드레싱의 수행이 완료된 후에 상기 제1 디스플레이 전극-라인 그룹에 대한 어드레싱보다 상기 제2 디스플레이 전극-라인 그룹에 대한 디스플레이-유지 방전이 먼저 수행된다. 이에 따라, 각 XY 전극 라인쌍의 디스플레이 셀들이 자신의 어드레싱이 수행된 후에 다른 XY 전극 라인쌍들의 디스플레이 셀들이 모두 어드레싱될 때까지 기다리는 대기 시간이 짧아지므로, 어드레싱 시간의 종료 시점에서 시작되는 디스플레이-유지 시간에서 디스플레이-유지 방전의 정확도가 높아질 수 있다.
또한, 상기 단위 프레임의 서브-필드들중에서 적어도 두 서브-필드들의 디스플레이-유지 시간들이 서로 같으므로, 시분할 구동에 의하여 동영상을 디스플레이하는 과정에서 사용자에게 보여질 수 있는 의사 윤곽의 발생 확률이 낮아질 수 있다.
이하, 본 발명에 따른 바람직한 실시예가 상세히 설명된다.
도 4는 본 발명의 일 실시예에 의한 어드레스-디스플레이 혼합(Address-Display Mixing) 구동 방법에 사용되는 단위 프레임을 보여준다. 도 4에서 참조 부호들 SF1 내지 SF9는 단위 프레임 안에서 각각 할당된 서브-필드들을, YG1은 홀수번째 Y 전극-라인들을 포함하는 제1 디스플레이 전극-라인 그룹으로서의 제1 Y 전극-라인 그룹을, YG2는 짝수번째 Y 전극-라인들을 포함하는 제2 디스플레이 전극-라인 그룹으로서의 제2 Y 전극-라인 그룹을, R1 내지 R7은 리셋 시간들을, A1 내지 A15는 어드레싱 시간들을, 그리고 S1 내지 S15는 디스플레이-유지 시간들을 각각 가리킨다. 단위 프레임에 있어서, 제1 디스플레이 전극-라인 그룹(YG1)에 대한 총 디스플레이-유지 시간과 상기 제2 디스플레이 전극-라인 그룹(YG2)에 대한 총 디스플레이-유지 시간이 서로 같다.
도 4를 참조하면, 제1 서브-필드 유형의 서브-필드들(SF1, SF3, SF5) 각각은 제1 및 제2 디스플레이 전극-라인 그룹들(YG1, YG2)에 대한 리셋 시간(R1, R3, 또는 R5), 제1 디스플레이 전극-라인 그룹(YG1)에 대한 어드레싱 시간(A1, A5, 또는 A9), 제1 디스플레이 전극-라인 그룹(YG1)에 대한 디스플레이-유지 시간(S1, S5, 또는 S9), 제2 디스플레이 전극-라인 그룹(YG2)에 대한 어드레싱 시간(A2, A6, 또는 A10), 및 제1 및 제2 디스플레이 전극-라인 그룹들(YG1, YG2)에 대한 공통 디스플레이-유지 시간(S2, S6, 또는 S10)을 순차적으로 포함한다.
또한, 제2 서브-필드 유형의 서브-필드들(SF2, SF4, SF6) 각각은 제1 및 제2 디스플레이 전극-라인 그룹들(YG1, YG2)에 대한 리셋 시간(R2, R4, 또는 R6), 제2 디스플레이 전극-라인 그룹(YG2)에 대한 어드레싱 시간(A3, A7, 또는 A11), 제2 디스플레이 전극-라인 그룹(YG2)에 대한 디스플레이-유지 시간(S3, S7, 또는 S11), 제1 디스플레이 전극-라인 그룹(YG2)에 대한 어드레싱 시간(A4, A8, 또는 A12), 제1 및 제2 디스플레이 전극-라인 그룹들(YG1, YG2)에 대한 공통 디스플레이-유지 시간(S4, S8, 또는 S12)을 순차적으로 포함한다.
이와 같이, 상기 제1 및 제2 서브-필드 유형들이 제1 내지 제6 서브필드들(SF1 내지 SF6)에서 사용됨에 따라 다음과 같은 효과를 얻을 수 있다.
제1 서브-필드 유형의 각각의 서브-필드(SF1, SF3, SF5)에서, 제1 디스플레이 전극-라인 그룹(YG1)에 대한 어드레싱의 수행이 완료된 후에 제2 디스플레이 전극-라인 그룹(YG2)에 대한 어드레싱보다 제1 디스플레이 전극-라인 그룹(YG1)에 대한 디스플레이-유지 방전이 먼저 수행된다. 이와 마찬가지로, 제2 서브-필드 유형의 각각의 서브-필드(SF2, SF4, SF6)에서, 제2 디스플레이 전극-라인 그룹(YG2)에 대한 어드레싱의 수행이 완료된 후에 제1 디스플레이 전극-라인 그룹(YG1)에 대한 어드레싱보다 제2 디스플레이 전극-라인 그룹(YG2)에 대한 디스플레이-유지 방전이 먼저 수행된다. 이에 따라, 각 XY 전극 라인쌍의 디스플레이 셀들이 자신의 어드레싱이 수행된 후에 다른 XY 전극 라인쌍들의 디스플레이 셀들이 모두 어드레싱될 때까지 기다리는 대기 시간이 짧아지므로, 어드레싱 시간의 종료 시점에서 시작되는 디스플레이-유지 시간에서 디스플레이-유지 방전의 정확도가 높아질 수 있다.
제1 서브-필드 유형의 서브-필드들(SF1, SF3, SF5) 각각에서의 동작을 설명하면 다음과 같다.
리셋 시간(R1, R3, 또는 R5)에서는 모든 디스플레이 셀들의 전하 상태들이 균일해진다.
제1 디스플레이 전극-라인 그룹(YG1)에 대한 어드레싱 시간(A1, A5, 또는 A9)에서는, 제1 디스플레이 전극-라인 그룹(YG1)으로서의 제1 Y 전극-라인 그룹의 선택된 디스플레이 셀들에 설정 벽전압이 생성된다. 제1 디스플레이 전극-라인 그룹(YG1)에 대한 디스플레이-유지 시간(S1, S5, 또는 S9)에서는, 어드레싱된 제1 디스플레이 전극-라인 그룹(YG1)을 구성하는 홀수번째 XY 전극 라인쌍들에 설정된 교류 전압이 인가됨으로써, 제1 디스플레이 전극-라인 그룹(YG1)에 대한 어드레싱 시간(A1, A5, 또는 A9)에서 선택되어 설정 벽전압이 형성된 디스플레이 셀들이 디스플레이-유지 방전을 일으킨다. 제2 디스플레이 전극-라인 그룹(YG2)에 대한 어드레싱 시간(A2, A6, 또는 A10)에서는, 제2 디스플레이 전극-라인 그룹(YG2)으로서의 제2 Y 전극-라인 그룹의 선택된 디스플레이 셀들에 설정 벽전압이 생성된다. 제1 및 제2 디스플레이 전극-라인 그룹들(YG1, YG2)에 대한 공통 디스플레이-유지 시간(S2, S6, 또는 S10)에서는, 제1 디스플레이 전극-라인 그룹(YG1)을 구성하는 홀수번째 XY 전극 라인쌍들 및 최근에 어드레싱된 제2 디스플레이 전극-라인 그룹(YG2)을 구성하는 짝수번째 XY 전극 라인쌍들에 설정된 교류 전압이 인가됨으로써, 모든 선택된 디스플레이 셀들이 디스플레이-유지 방전을 일으킨다.
제2 서브-필드 유형의 서브-필드들(SF2, SF4, SF6) 각각에서의 동작을 설명하면 다음과 같다.
리셋 시간(R2, R4, 또는 R6)에서는 모든 디스플레이 셀들의 전하 상태들이 균일해진다.
제2 디스플레이 전극-라인 그룹(YG2)에 대한 어드레싱 시간(A3, A7, 또는 A11)에서는, 제2 디스플레이 전극-라인 그룹(YG2)으로서의 제2 Y 전극-라인 그룹의 선택된 디스플레이 셀들에 설정 벽전압이 생성된다. 제2 디스플레이 전극-라인 그룹(YG2)에 대한 디스플레이-유지 시간(S3, S7, 또는 S11)에서는, 어드레싱된 제2 디스플레이 전극-라인 그룹(YG2)을 구성하는 짝수번째 XY 전극 라인쌍들에 설정된 교류 전압이 인가됨으로써, 제2 디스플레이 전극-라인 그룹(YG2)에 대한 어드레싱 시간(A3, A7, 또는 A11)에서 선택되어 설정 벽전압이 형성된 디스플레이 셀들이 디스플레이-유지 방전을 일으킨다. 제1 디스플레이 전극-라인 그룹(YG1)에 대한 어드레싱 시간(A4, A8, 또는 A12)에서는, 제1 디스플레이 전극-라인 그룹(YG1)으로서의 제1 Y 전극-라인 그룹의 선택된 디스플레이 셀들에 설정 벽전압이 생성된다. 제1 및 제2 디스플레이 전극-라인 그룹들(YG1, YG2)에 대한 공통 디스플레이-유지 시간(S4, S8, 또는 S12)에서는, 제2 디스플레이 전극-라인 그룹(YG2)을 구성하는 짝수번째 XY 전극 라인쌍들 및 최근에 어드레싱된 제1 디스플레이 전극-라인 그룹(YG1)을 구성하는 홀수번째 XY 전극 라인쌍들에 설정된 교류 전압이 인가됨으로써, 모든 선택된 디스플레이 셀들이 디스플레이-유지 방전을 일으킨다.
한편, 가장 높은 계조 가중치의 세 서브-필드들(SF7 내지 SF9)의 디스플레이-유지 시간들(S13 내지 S15)은 서로 같다. 이에 따라, 시분할 구동에 의하여 동영상을 디스플레이하는 과정에서 사용자에게 보여질 수 있는 의사 윤곽의 발생 확률이 낮아질 수 있다.
가장 높은 계조 가중치의 세 서브-필드들(SF7 내지 SF9) 각각은, 제1 및 제2 디스플레이 전극-라인 그룹들(YG1, YG2)에 대한 어드레싱 시간(A13, A14, 또는 A15), 및 제1 및 제2 디스플레이 전극-라인 그룹들(YG1, YG2)에 대한 디스플레이-유지 시간(S13, S14, 또는 S15)을 순차적으로 포함한다. 세 서브-필드들(SF7 내지 SF9)중에서 가장 앞선 서브-필드에서는, 제1 및 제2 디스플레이 전극-라인 그룹들(YG1, YG2)에 대한 어드레싱 시간(A13)의 시작 전에 제1 및 제2 디스플레이 전극-라인 그룹들(YG1, YG2)의 모든 디스플레이들의 전하 상태들이 균일해지는 리셋 시간(R7)이 존재한다. 제8 및 제9 서브-필드들(SF8, SF9)에서 리셋 시간이 존재하지 않아도 무방한 이유는, 가장 높은 계조 가중치의 세 서브-필드들(SF7 내지 SF9) 각각의 영상 데이터가 서로 같거나 유사할 확률이 높기 때문이다. 이와 같이 강한 리셋 방전을 생략할 수 있으므로, 콘트라스트 성능이 향상되고 소비 전력이 절감될 수 있다.
도 5는 도 4에서의 제1 서브-필드 유형의 서브-필드들(SF1, SF3, SF5) 각각에서 각 전극 라인들에 인가되는 구동 신호들의 전압 파형들을 보여준다. 도 5에서 참조 부호 SAR1..ABm은 어드레스 구동부(도 3의 63)로부터 어드레스 전극 라인들(도 1의 AR1 내지 ABm)에 인가되는 디스플레이 데이터 신호들을, SX1 내지 SXn은 X 구동부(도 3의 64)로부터 모든 X 전극 라인들(도 1의 X1, ..., Xn)에 인가되는 구동 신호를, SY1 및 SY2는 Y 구동부(도 3의 65)로부터 각 디스플레이 전극-라인 그룹에 인가되는 구동 신호들을, R1은 리셋 시간을, A1 및 A2는 어드레싱 시간들을, 그리고 S1 및 S2는 디스플레이-유지 시간들을 각각 가리킨다. 도 1, 4, 및 5를 참조하여, 도 4의 제1 서브-필드 유형의 서브-필드들(SF1, SF3, SF5) 각각의 동작 과정을 보다 상세히 살펴보면 다음과 같다.
먼저 리셋 시간(R1)의 동작 과정을 상세히 살펴보기로 한다.
리셋 시간(R1)의 제1 시간에서는, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 접지 전압(VG)으로부터 제2 전압(VS)까지 지속적으로 상승된다. 여기서, 제2 디스플레이 전극 라인들로서의 Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm)에는 제3 전압으로서의 접지 전압(VG)이 인가된다. 이에 따라, 제1 디스플레이 전극 라인들로서의 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이, 및 X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(A1, ..., Am) 사이에 약한 방전이 일어나면서 X 전극 라인들(X1 , ..., Xn) 주위에 부극성의 벽전하들이 형성된다.
리셋 시간(R1)의 벽전하 축적 시간으로서의 제2 시간에서는, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS)으로부터 제2 전압(V S)보다 제6 전압(VSET)만큼 더 높은 제1 전압(VSET+VS)까지 지속적으로 상승된다. 여기서, X 전극 라인들(X1, ..., Xn)과 어드레스 전극 라인들(AR1, ..., ABm )에는 접지 전압(VG)이 인가된다. 이에 따라, Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1 , ..., Xn) 사이에 약한 방전이 일어나는 한편, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm) 사이에 더욱 약한 방전이 일어난다. 여기서, Y 전극 라인들(Y1, ..., Yn)과 어드레스 전극 라인들(AR1, ..., ABm ) 사이의 방전보다 Y 전극 라인들(Y1, ..., Yn)과 X 전극 라인들(X1, ..., Xn) 사이의 방전이 더 강해지는 이유는, X 전극 라인들(X1, ..., Xn) 주위에 부극성의 벽전하들이 형성되어 있었기 때문이다. 이에 따라, Y 전극 라인들(Y1, ..., Yn) 주위에는 부극성 벽전하들이 많이 형성되고, X 전극 라인들(X1, ..., Xn) 주위에는 정극성의 벽전하들이 형성되며, 어드레스 전극 라인들(AR1, ..., ABm) 주위에는 정극성의 벽전하들이 적게 형성된다(도 8 참조).
리셋 시간(R1)의 벽전하 배분 시간으로서의 제3 시간에서는, X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제2 전압(VS)으로 유지된 상태에서, Y 전극 라인들(Y1, ..., Yn)에 인가되는 전압이 제2 전압(VS)으로부터 부극성 전압(V SCAN)까지 지속적으로 하강된다. 여기서, 어드레스 전극 라인들(AR1, ..., ABm)에는 접지 전압(VG)이 인가된다. 이에 따라, X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn) 사이의 약한 방전으로 인하여, Y 전극 라인들(Y1, ..., Yn) 주위의 부극성의 벽전하들의 일부가 X 전극 라인들(X1, ..., Xn) 주위로 이동한다(도 9 참조).
이에 따라, X 전극 라인들(X1, ..., Xn)의 벽전위(wall electric-potential)가 어드레스 전극 라인들(AR1, ..., ABm)의 벽전위보다 낮고 Y 전극 라인들(Y 1, ..., Yn)의 벽전위보다 높아진다. 이에 따라, 이어지는 어드레싱 시간들(A1, A2)에서 선택된 어드레스 전극 라인들과 Y 전극 라인 사이의 대향 방전에 요구되는 어드레싱 전압이 낮아질 수 있다.
제1 디스플레이 전극-라인 그룹(YG1)에 대한 어드레싱 시간(A1)에 있어서, 모든 X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제2 전압(VS)으로 유지된 상태에서, 부극성의 주사 전압(VSCAN)이 제1 디스플레이 전극-라인 그룹(YG1)을 구성하는 홀수번째 Y 전극 라인들에 순차적으로 인가됨과 동시에, 어드레스 전극 라인들(AR1, ..., ABm)에 디스플레이 데이터 신호들이 인가된다. 이에 따라, 제1 디스플레이 전극-라인 그룹(YG1)의 선택된 디스플레이 셀들에 설정 벽전압이 생성된다. 보다 상세하게는, 선택된 디스플레이 셀들의 Y 전극 주위에 정극성 벽전위가 생성되고, 어드레스 전극 주위에 부극성 벽전위가 생성된다. 주사 전압이 인가되지 않는 동안에는 모든 Y 전극 라인들(Y1, ..., Yn)에 정극성의 바이어스 전압(VE)이 인가된다.
제1 디스플레이 전극-라인 그룹(YG1)에 대한 디스플레이-유지 시간(S1)에 있어서, 제1 디스플레이 전극-라인 그룹(YG1)의 X 전극 라인들과 Y 전극 라인들에 교류 전압이 인가된다. 보다 상세하게는, 제1 디스플레이 전극-라인 그룹(YG1)을 구성하는 홀수번째 Y 전극 라인들과 X 전극 라인들에 제2 전압(VS)의 펄스가 교호하게 인가된다.
상기와 같은 구동 방법에 따라, 제2 디스플레이 전극-라인 그룹(YG2)에 대한 어드레싱 시간(A2)이 진행된다. 또한, 제1 및 제2 디스플레이 전극-라인 그룹들(YG1, YG2)에 대한 공통 디스플레이-유지 시간(S2)이 진행된다.
도 6은 도 4에서의 제2 서브-필드 유형의 서브-필드들(SF2, SF4, SF6) 각각에서 각 전극 라인들에 인가되는 구동 신호들의 전압 파형들을 보여준다. 도 6에서 도 5와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 도 1, 4, 및 6을 참조하여, 도 4의 제2 서브-필드 유형의 서브-필드들(SF2, SF4, SF6) 각각의 동작 과정을 보다 상세히 살펴보면 다음과 같다.
리셋 시간(R2)의 동작 과정은 도 5의 리셋 시간(R1)에 대하여 설명된 바와 같다.
제2 디스플레이 전극-라인 그룹(YG2)에 대한 어드레싱 시간(A3)에 있어서, 모든 X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제2 전압(VS)으로 유지된 상태에서, 부극성의 주사 전압(VSCAN)이 제2 디스플레이 전극-라인 그룹(YG2)을 구성하는 짝수번째 Y 전극 라인들에 순차적으로 인가됨과 동시에, 어드레스 전극 라인들(AR1, ..., ABm)에 디스플레이 데이터 신호들이 인가된다. 이에 따라, 제2 디스플레이 전극-라인 그룹(YG2)의 선택된 디스플레이 셀들에 설정 벽전압이 생성된다. 보다 상세하게는, 선택된 디스플레이 셀들의 Y 전극 주위에 정극성 벽전위가 생성되고, 어드레스 전극 주위에 부극성 벽전위가 생성된다. 주사 전압이 인가되지 않는 동안에는 모든 Y 전극 라인들(Y1, ..., Yn)에 정극성의 바이어스 전압(VE)이 인가된다.
제2 디스플레이 전극-라인 그룹(YG2)에 대한 디스플레이-유지 시간(S3)에 있어서, 제2 디스플레이 전극-라인 그룹(YG2)의 X 전극 라인들과 Y 전극 라인들에 교류 전압이 인가된다. 보다 상세하게는, 제2 디스플레이 전극-라인 그룹(YG2)을 구성하는 짝수번째 Y 전극 라인들과 X 전극 라인들에 제2 전압(VS)의 펄스가 교호하게 인가된다.
상기와 같은 구동 방법에 따라, 제1 디스플레이 전극-라인 그룹(YG1)에 대한 어드레싱 시간(A4)이 진행된다. 또한, 제1 및 제2 디스플레이 전극-라인 그룹들(YG1, YG2)에 대한 공통 디스플레이-유지 시간(S4)이 진행된다.
도 7에서 도 5와 동일한 참조 부호는 동일한 기능의 대상을 가리킨다. 도 7에서 참조 부호 SY1은 제1 Y 전극 라인(Y1)에 인가되는 구동 신호를, SY2는 제2 Y 전극 라인(Y2)에 인가되는 구동 신호를, 그리고 SYn은 제n Y 전극 라인(Yn)에 인가되는 구동 신호를 각각 가리킨다. 도 1, 4, 및 7을 참조하여, 디스플레이-유지 시간들이 서로 같은 세 서브-필드들(SF7 내지 SF9)중에서 가장 앞선 서브-필드(SF7)의 동작 과정을 보다 상세히 살펴보면 다음과 같다.
리셋 시간(R7)의 동작 과정은 도 5의 리셋 시간(R1)에 대하여 설명된 바와 같다.
제1 및 제2 디스플레이 전극-라인 그룹들(YG1, YG2)에 대한 어드레싱 시간(A13)에 있어서, 모든 X 전극 라인들(X1, ..., Xn)에 인가되는 전압이 제2 전압(VS)으로 유지된 상태에서, 부극성의 주사 전압(VSCAN)이 모든 Y 전극 라인들(Y 1, ..., Yn)에 순차적으로 인가됨과 동시에, 어드레스 전극 라인들(AR1, ..., A Bm)에 디스플레이 데이터 신호들이 인가된다. 이에 따라, 제1 및 제2 디스플레이 전극-라인 그룹들(YG1, YG2)의 선택된 디스플레이 셀들에 설정 벽전압이 생성된다. 보다 상세하게는, 선택된 디스플레이 셀들의 Y 전극 주위에 정극성 벽전위가 생성되고, 어드레스 전극 주위에 부극성 벽전위가 생성된다. 주사 전압이 인가되지 않는 동안에는 모든 Y 전극 라인들(Y1, ..., Yn)에 정극성의 바이어스 전압(VE)이 인가된다.
제1 및 제2 디스플레이 전극-라인 그룹들(YG1, YG2)에 대한 디스플레이-유지 시간(S13)에 있어서, 모든 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1 , ..., Yn) 사이에 교류 전압이 인가된다. 보다 상세하게는, 모든 X 전극 라인들(X1, ..., Xn)과 Y 전극 라인들(Y1, ..., Yn)에 제2 전압(VS)의 정극성 펄스가 교호하게 인가된다.
도 4 및 10을 참조하여, 도 4의 단위 프레임에서 각각의 계조가 디스플레이되는 예를 설명하면 다음과 같다.
제1 디스플레이 전극-라인 그룹(YG1)의 어느 한 디스플레이 셀의 계조가 '1'인 경우, 이 디스플레이 셀은 제2 서브-필드(SF2)에서만 선택되어 디스플레이된다. 이와 반대로, 제2 디스플레이 전극-라인 그룹(YG2)의 어느 한 디스플레이 셀의 계조가 '1'인 경우, 이 디스플레이 셀은 제1 서브-필드(SF1)에서만 선택되어 디스플레이된다.
제1 디스플레이 전극-라인 그룹(YG1)의 어느 한 디스플레이 셀의 계조가 '2'인 경우, 이 디스플레이 셀은 제1 서브-필드(SF1)에서만 선택되어 디스플레이된다. 이와 반대로, 제2 디스플레이 전극-라인 그룹(YG2)의 어느 한 디스플레이 셀의 계조가 '2'인 경우, 이 디스플레이 셀은 제2 서브-필드(SF2)에서만 선택되어 디스플레이된다.
따라서, 제1 및 제2 디스플레이 전극-라인 그룹들(YG1, YG2)의 어느 한 디스플레이 셀의 계조가 '3'인 경우, 이 디스플레이 셀은 제1 및 제2 서브-필드들(SF1, SF1)에서만 선택되어 디스플레이된다.
이상 설명된 바와 같이, 본 발명에 따른 방전 디스플레이 패널의 구동 방법에 의하면, 제1 서브-필드 유형의 각각의 서브-필드에서, 제1 디스플레이 전극-라인 그룹에 대한 어드레싱의 수행이 완료된 후에 제2 디스플레이 전극-라인 그룹에 대한 어드레싱보다 제1 디스플레이 전극-라인 그룹에 대한 디스플레이-유지 방전이 먼저 수행된다. 이와 마찬가지로, 제2 서브-필드 유형의 각각의 서브-필드에서, 제2 디스플레이 전극-라인 그룹에 대한 어드레싱의 수행이 완료된 후에 제1 디스플레이 전극-라인 그룹에 대한 어드레싱보다 제2 디스플레이 전극-라인 그룹에 대한 디스플레이-유지 방전이 먼저 수행된다. 이에 따라, 각 XY 전극 라인쌍의 디스플레이 셀들이 자신의 어드레싱이 수행된 후에 다른 XY 전극 라인쌍들의 디스플레이 셀들이 모두 어드레싱될 때까지 기다리는 대기 시간이 짧아지므로, 어드레싱 시간의 종료 시점에서 시작되는 디스플레이-유지 시간에서 디스플레이-유지 방전의 정확도가 높아질 수 있다.
또한, 단위 프레임의 서브-필드들중에서 적어도 두 서브-필드들의 디스플레이-유지 시간들이 서로 같으므로, 시분할 구동에 의하여 동영상을 디스플레이하는 과정에서 사용자에게 보여질 수 있는 의사 윤곽의 발생 확률이 낮아질 수 있다.
본 발명은, 상기 실시예에 한정되지 않고, 청구범위에서 정의된 발명의 사상 및 범위 내에서 당업자에 의하여 변형 및 개량될 수 있다.
도 1은 통상적인 3-전극 면방전 방식의 플라즈마 디스플레이 패널의 구조를 보여주는 내부 사시도이다.
도 2는 도 1의 패널의 한 디스플레이 셀의 예를 보여주는 단면도이다.
도 3은 도 1의 플라즈마 디스플레이 패널의 통상적인 구동 장치를 보여주는 블록도이다.
도 4는 본 발명의 일 실시예에 의한 어드레스-디스플레이 혼합(Address-Display Mixing) 구동 방법에 사용되는 단위 프레임을 보여주는 타이밍도이다.
도 5는 도 4에서의 제1 서브-필드 유형의 서브-필드들(SF1, SF3, SF5) 각각에서 각 전극 라인들에 인가되는 구동 신호들의 전압 파형들을 보여주는 타이밍도이다.
도 6은 도 4에서의 제2 서브-필드 유형의 서브-필드들(SF2, SF4, SF6) 각각에서 각 전극 라인들에 인가되는 구동 신호들의 전압 파형들을 보여주는 타이밍도이다.
도 7은 도 4에서 가장 높은 계조 가중치에 상응하는 디스플레이-유지 시간들이 서로 같은 세 서브-필드들(SF7 내지 SF9)중에서 가장 앞선 서브-필드(SF7)에서 각 전극 라인들에 인가되는 구동 신호들의 전압 파형들을 보여주는 타이밍도이다.
도 8은 도 5 내지 7의 리셋 시간에서 Y 전극 라인들에 점진적인 상승 전압이 인가된 직후 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.
도 9는 도 5 내지 7의 리셋 시간의 종료 시점에서의 어느 한 디스플레이 셀의 벽전하 분포를 보여주는 단면도이다.
도 10은 도 4의 단위 프레임에서 각각의 계조가 디스플레이되는 예를 보여주는 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
1...플라즈마 디스플레이 패널, 10...앞쪽 글라스 기판,
11, 15...유전층, 12...보호층,
13...뒤쪽 글라스 기판, 14...방전 공간,
16...형광층, 17...격벽,
X1, ..., Xn...X 전극 라인들, Y1, ..., Yn...Y 전극 라인들,
AR1, ..., ABm...어드레스 전극 라인들, Xna, Yna...투명 전극 라인들,
Xnb, Ynb...금속 전극 라인들, SF1, ...SF9...서브-필드,
SY1, ..., SY123...Y 전극 구동 신호들, 62...논리 제어부,
SX1, ..., SXn...X 전극 구동 신호들, 63..어드레스 구동부,
SAR1..ABm...디스플레이 데이터 신호들, 64...X 구동부,
65...Y 구동부, 66...영상 처리부.

Claims (16)

  1. 디스플레이 전극 라인쌍들이 나란하게 형성되고, 어드레스 전극 라인들이 상기 디스플레이 전극 라인쌍들과 이격 및 교차되도록 형성되는 방전 디스플레이 패널에 대하여, 복수의 서브-필드들을 단위 프레임에 포함시켜서 시분할 구동에 의하여 계조 디스플레이를 수행하되, 적어도 한 디스플레이 전극 라인쌍이 한 디스플레이 전극-라인 그룹에 포함되도록 상기 디스플레이 전극 라인쌍들을 적어도 제1 및 제2 디스플레이 전극-라인 그룹들로 그룹화하여 구동하는 방전 디스플레이 패널의 구동 방법에 있어서,
    제1 및 제2 서브-필드 유형들이 상기 단위 프레임의 서브-필드들중에서 적어도 두 서브-필드들에 사용되고,
    상기 제1 서브-필드 유형의 적어도 한 서브-필드가,
    상기 제1 디스플레이 전극-라인 그룹에 대한 어드레싱 시간, 상기 제1 디스플레이 전극-라인 그룹에 대한 디스플레이-유지 시간, 상기 제2 디스플레이 전극-라인 그룹에 대한 어드레싱 시간, 및 상기 제1 및 제2 디스플레이 전극-라인 그룹들에 대한 디스플레이-유지 시간을 순차적으로 포함하며,
    상기 제2 서브-필드 유형의 적어도 한 서브-필드가,
    상기 제2 디스플레이 전극-라인 그룹에 대한 어드레싱 시간, 상기 제2 디스플레이 전극-라인 그룹에 대한 디스플레이-유지 시간, 상기 제1 디스플레이 전극-라인 그룹에 대한 어드레싱 시간, 및 상기 제1 및 제2 디스플레이 전극-라인 그룹들에 대한 디스플레이-유지 시간을 순차적으로 포함하고,
    상기 단위 프레임의 서브-필드들중에서 적어도 두 서브-필드들의 디스플레이-유지 시간들이 서로 같은 방전 디스플레이 패널의 구동 방법.
  2. 제1항에 있어서, 상기 제1 디스플레이 전극-라인 그룹에 대한 어드레싱 시간에서,
    상기 제1 디스플레이 전극-라인 그룹의 디스플레이 셀들중에서 선택된 디스플레이 셀들에 설정 벽전압이 생성되는 방전 디스플레이 패널의 구동 방법.
  3. 제2항에 있어서, 상기 제1 디스플레이 전극-라인 그룹에 대한 디스플레이-유지 시간에서,
    상기 제1 디스플레이 전극-라인 그룹의 디스플레이 셀들중 상기 선택된 디스플레이 셀들에서 디스플레이-유지 방전이 일어나는 방전 디스플레이 패널의 구동 방법.
  4. 제3항에 있어서, 상기 제1 디스플레이 전극-라인 그룹에 대한 디스플레이-유지 시간에서,
    상기 제1 디스플레이 전극-라인 그룹의 디스플레이 셀들에 교류 전압이 인가되는 방전 디스플레이 패널의 구동 방법.
  5. 제1항에 있어서, 상기 제2 디스플레이 전극-라인 그룹에 대한 어드레싱 시간에서,
    상기 제2 디스플레이 전극-라인 그룹의 디스플레이 셀들중에서 선택된 디스플레이 셀들에 설정 벽전압이 생성되는 방전 디스플레이 패널의 구동 방법.
  6. 제5항에 있어서, 상기 제2 디스플레이 전극-라인 그룹에 대한 디스플레이-유지 시간에서,
    상기 제2 디스플레이 전극-라인 그룹의 디스플레이 셀들중 상기 선택된 디스플레이 셀들에서 디스플레이-유지 방전이 일어나는 방전 디스플레이 패널의 구동 방법.
  7. 제6항에 있어서, 상기 제2 디스플레이 전극-라인 그룹에 대한 디스플레이-유지 시간에서,
    상기 제2 디스플레이 전극-라인 그룹의 디스플레이 셀들에 교류 전압이 인가되는 방전 디스플레이 패널의 구동 방법.
  8. 제1항에 있어서, 상기 제1 및 제2 디스플레이 전극-라인 그룹들에 대한 디스플레이-유지 시간에서,
    상기 제1 및 제2 디스플레이 전극-라인 그룹들의 디스플레이 셀들중 선택된 디스플레이 셀들에서 디스플레이-유지 방전이 일어나는 방전 디스플레이 패널의 구동 방법.
  9. 제8항에 있어서, 상기 제1 및 제2 디스플레이 전극-라인 그룹들에 대한 디스플레이-유지 시간에서,
    상기 제1 및 제2 디스플레이 전극-라인 그룹들의 디스플레이 셀들에 교류 전압이 인가되는 방전 디스플레이 패널의 구동 방법.
  10. 제1항에 있어서, 상기 제1 서브-필드 유형의 각각의 서브-필드가,
    상기 제1 디스플레이 전극-라인 그룹에 대한 어드레싱 시간의 시작 전에 상기 적어도 제1 및 제2 디스플레이 전극-라인 그룹들의 모든 디스플레이 셀들의 전하 상태들이 균일해지는 리셋 시간을 더 포함한 방전 디스플레이 패널의 구동 방법.
  11. 제1항에 있어서, 상기 제2 서브-필드 유형의 각각의 서브-필드가,
    상기 제2 디스플레이 전극-라인 그룹에 대한 어드레싱 시간의 시작 전에 상기 적어도 제1 및 제2 디스플레이 전극-라인 그룹들의 모든 디스플레이 셀들의 전하 상태들이 균일해지는 리셋 시간을 더 포함한 방전 디스플레이 패널의 구동 방법.
  12. 제1항에 있어서,
    상기 제1 서브-필드 유형의 각각의 서브-필드에서, 상기 제1 디스플레이 전극-라인 그룹에 대한 디스플레이-유지 시간과 상기 제1 및 제2 디스플레이 전극-라인 그룹들에 대한 디스플레이-유지 시간이 서로 같고,
    상기 제2 서브-필드 유형의 각각의 서브-필드에서, 상기 제2 디스플레이 전극-라인 그룹에 대한 디스플레이-유지 시간과 상기 제1 및 제2 디스플레이 전극-라인 그룹들에 대한 디스플레이-유지 시간이 서로 같은 방전 디스플레이 패널의 구동 방법.
  13. 제1항에 있어서, 상기 단위 프레임에서,
    상기 제1 디스플레이 전극-라인 그룹에 대한 총 디스플레이-유지 시간과 상기 제2 디스플레이 전극-라인 그룹에 대한 총 디스플레이-유지 시간이 서로 같은 방전 디스플레이 패널의 구동 방법.
  14. 제1항에 있어서,
    상기 단위 프레임이 서브-필드들의 계조 가중치가 점점 커지는 순서대로 제1 내지 제n (n은 4 이상의 정수) 서브-필드들을 포함하고,
    제1 내지 제n-i (i는 2 이상의 정수) 서브-필드들에서 상기 제1 및 제2 서브-필드 유형들이 사용되며,
    제n-i+1 내지 제n 서브-필드들의 계조 가중치들이 서로 같음으로 인하여 상기 제n-i+1 내지 제n 서브-필드들의 디스플레이-유지 시간들이 서로 같은 방전 디스플레이 패널의 구동 방법.
  15. 제1항에 있어서, 디스플레이-유지 시간들이 서로 같은 상기 적어도 두 서브-필드들 각각이,
    상기 제1 및 제2 디스플레이 전극-라인 그룹들에 대한 어드레싱 시간, 및
    상기 제1 및 제2 디스플레이 전극-라인 그룹들에 대한 디스플레이-유지 시간을 순차적으로 포함하는 방전 디스플레이 패널의 구동 방법.
  16. 제15항에 있어서, 디스플레이-유지 시간들이 서로 같은 상기 적어도 두 서브-필드들중에서 가장 앞선 서브-필드만이,
    상기 적어도 제1 및 제2 디스플레이 전극-라인 그룹에 대한 어드레싱 시간의 시작 전에 상기 적어도 제1 및 제2 디스플레이 전극-라인 그룹들의 모든 디스플레이 셀들의 전하 상태들이 균일해지는 리셋 시간을 더 포함한 방전 디스플레이 패널의 구동 방법.
KR1020040006587A 2004-02-02 2004-02-02 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법 KR100581899B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040006587A KR100581899B1 (ko) 2004-02-02 2004-02-02 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
JP2004316471A JP4068089B2 (ja) 2004-02-02 2004-10-29 アドレス−ディスプレイ混合による放電ディスプレイパネルの駆動方法
US11/046,768 US7339556B2 (en) 2004-02-02 2005-02-01 Method for driving discharge display panel based on address-display mixed scheme
CN2005100565597A CN1652180B (zh) 2004-02-02 2005-02-02 基于寻址显示混合方案驱动放电显示板的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040006587A KR100581899B1 (ko) 2004-02-02 2004-02-02 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법

Publications (2)

Publication Number Publication Date
KR20050078470A true KR20050078470A (ko) 2005-08-05
KR100581899B1 KR100581899B1 (ko) 2006-05-22

Family

ID=34806071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040006587A KR100581899B1 (ko) 2004-02-02 2004-02-02 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법

Country Status (4)

Country Link
US (1) US7339556B2 (ko)
JP (1) JP4068089B2 (ko)
KR (1) KR100581899B1 (ko)
CN (1) CN1652180B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100787445B1 (ko) * 2006-03-03 2007-12-26 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100839386B1 (ko) * 2007-03-26 2008-06-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016670B1 (ko) 2004-06-23 2011-02-25 삼성에스디아이 주식회사 플라즈마 표시 패널의 구동 방법 및 플라즈마 표시 장치
KR100658676B1 (ko) 2004-11-15 2006-12-15 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR100599609B1 (ko) 2005-05-10 2006-07-13 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
KR20070027404A (ko) * 2005-09-06 2007-03-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동방법
KR101197222B1 (ko) * 2005-10-19 2012-11-02 엘지디스플레이 주식회사 액정표시장치용 구동회로 및 그 구동방법
JP5189503B2 (ja) * 2007-02-01 2013-04-24 篠田プラズマ株式会社 表示装置の駆動方法および表示装置
WO2011001618A1 (ja) * 2009-07-03 2011-01-06 パナソニック株式会社 プラズマディスプレイパネルの駆動方法およびプラズマディスプレイ装置
CN102696065A (zh) * 2010-04-13 2012-09-26 松下电器产业株式会社 等离子显示面板的驱动方法以及等离子显示装置
CN102760400B (zh) * 2012-07-04 2015-01-07 四川虹欧显示器件有限公司 一种防止维持脉冲溢出的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3259253B2 (ja) 1990-11-28 2002-02-25 富士通株式会社 フラット型表示装置の階調駆動方法及び階調駆動装置
JP3276406B2 (ja) * 1992-07-24 2002-04-22 富士通株式会社 プラズマディスプレイの駆動方法
JP2639311B2 (ja) * 1993-08-09 1997-08-13 日本電気株式会社 プラズマディスプレイパネルの駆動方法
JPH0997035A (ja) * 1995-09-29 1997-04-08 Fujitsu General Ltd ディスプレイ装置の駆動方法
JP3792323B2 (ja) 1996-11-18 2006-07-05 三菱電機株式会社 プラズマディスプレイパネルの駆動方法
KR100426574B1 (ko) * 1996-11-26 2004-06-16 엘지전자 주식회사 구역 주사 방식을 이용한 ac pdp 구동방법
KR100347586B1 (ko) * 1998-03-13 2002-11-29 현대 프라즈마 주식회사 교류형플라즈마디스플레이패널구동방법
JP2000347619A (ja) * 1999-06-02 2000-12-15 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
FR2802010B1 (fr) * 1999-12-06 2002-02-15 Thomson Multimedia Sa Procede d'adressage de panneau d'affichage au plasma
JP4253422B2 (ja) 2000-06-05 2009-04-15 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
EP1172787A1 (en) * 2000-07-13 2002-01-16 Deutsche Thomson-Brandt Gmbh Gradation control of a matrix display
KR100383044B1 (ko) * 2001-01-19 2003-05-09 엘지전자 주식회사 플라즈마 표시 패널의 구동방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100787445B1 (ko) * 2006-03-03 2007-12-26 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100839386B1 (ko) * 2007-03-26 2008-06-20 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법
US8111211B2 (en) 2007-03-26 2012-02-07 Samsung Sdi Co., Ltd. Plasma display comprising at least first and second groups of electrodes and driving method thereof

Also Published As

Publication number Publication date
CN1652180B (zh) 2010-06-09
JP2005215670A (ja) 2005-08-11
US20050168409A1 (en) 2005-08-04
CN1652180A (zh) 2005-08-10
KR100581899B1 (ko) 2006-05-22
JP4068089B2 (ja) 2008-03-26
US7339556B2 (en) 2008-03-04

Similar Documents

Publication Publication Date Title
US7339556B2 (en) Method for driving discharge display panel based on address-display mixed scheme
US7372434B2 (en) Method of driving discharge display panel by address-display mixing
KR100502355B1 (ko) 어드레스 전극 라인들이 전기적으로 플로팅되는 플라즈마디스플레이 패널의 리셋팅 방법, 및 이 리셋팅 방법을사용한 플라즈마 디스플레이 패널의 구동 방법
KR100581873B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100581876B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100829749B1 (ko) 효과적인 어드레싱을 위한 방전 디스플레이 패널의 구동방법
KR100509608B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동방법
KR100490557B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100544124B1 (ko) 바이어스 전압이 어드레스 전극 라인들에 인가되는플라즈마 디스플레이 패널의 리셋팅 방법, 및 이 리셋팅방법을 사용한 플라즈마 디스플레이 패널의 구동 방법
KR20030090373A (ko) 효과적으로 초기화 단계들이 수행되는 플라즈마디스플레이 패널의 구동 방법
KR100509607B1 (ko) 어드레스-디스플레이 혼합에 의한 방전 디스플레이 패널의구동 방법
KR100581892B1 (ko) 효율적으로 낮은 계조 데이터가 표시되는 방전 표시패널의 구동 방법
KR100730160B1 (ko) 효과적인 초기화가 수행되는 방전 디스플레이 패널의 구동방법
KR100719565B1 (ko) 저계조 디스플레이의 선형성이 증진되는 방전 디스플레이패널의 구동 방법
KR20050051043A (ko) 어드레스-표시 혼합에 의한 방전 표시 패널의 구동 방법
KR100603320B1 (ko) 중간 전극 라인에 의하여 어드레싱이 수행되는 방전디스플레이 장치
KR100573125B1 (ko) 안정된 표시-유지 방전을 위한 방전 표시 패널의 구동 방법
KR100637173B1 (ko) 플라즈마 디스플레이 패널의 계조 확장 방법
KR100537610B1 (ko) 디스플레이-유지 펄스들의 주파수가 변하는 플라즈마디스플레이 패널의 구동 방법
KR20020019670A (ko) 플라즈마 표시 패널의 구동 방법
KR20080006887A (ko) 디스플레이-데이터 펄스들의 전위가 변하는 방전디스플레이 패널의 구동 방법
KR20050111909A (ko) 효율적인 리셋팅이 수행되는 방전 디스플레이 패널의 구동방법
KR20030033597A (ko) 바이어스 전압이 변하는 플라즈마 디스플레이 패널의어드레싱 방법
KR20080038543A (ko) 유지 펄스들의 주파수가 변하는 방전 디스플레이 패널의구동 방법
KR20060003166A (ko) 자동 전력 제어가 효율적으로 수행되는 방전 디스플레이장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120427

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee