KR100626068B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

플라즈마 디스플레이 패널의 구동방법 Download PDF

Info

Publication number
KR100626068B1
KR100626068B1 KR1020050023712A KR20050023712A KR100626068B1 KR 100626068 B1 KR100626068 B1 KR 100626068B1 KR 1020050023712 A KR1020050023712 A KR 1020050023712A KR 20050023712 A KR20050023712 A KR 20050023712A KR 100626068 B1 KR100626068 B1 KR 100626068B1
Authority
KR
South Korea
Prior art keywords
voltage
electrodes
electrode
sustain
discharge
Prior art date
Application number
KR1020050023712A
Other languages
English (en)
Inventor
권재익
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050023712A priority Critical patent/KR100626068B1/ko
Application granted granted Critical
Publication of KR100626068B1 publication Critical patent/KR100626068B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 4 전극 구조의 플라즈마 디스플레이 패널에 인가되는 전압레벨을 낮출 수 있도록 구동되어 결국 제조비용을 저감시키는 플라즈마 디스플레이 패널의 구동방법을 제공하는 것을 목적으로 한다.
이와 같은 목적을 달성하기 위하여, 본 발명은, 서로 나란한 제1 전극들 및 제2 전극들, 제1 전극들 및 제 2 전극들 사이에 배치되는 제3 전극들, 및 제1 전극들 내지 제3 전극들에 교차하는 제4 전극들을 구비하고, 그 교차하는 영역에서 방전셀들이 구획되는 플라즈마 디스플레이 패널의 구동방법에 있어서, 방전셀들 중 켜져야 할 방전셀로 선택된 방전셀에서 유지방전이 수행되는 유지기간에서, 제1 전극들 및 제2 전극들에는 정극성의 제1 전압과 접지 전압을 갖는 유지펄스가 서로 교호하게 인가되고, 제3 전극들에는 정극성의 제2 전압이 인가되되, 유지펄스에서 제1 전압이 최종으로 인가되는 기간 중에 부극성의 제3 전압이 인가되고, 제4 전극들에는 접지 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법을 제공한다.

Description

플라즈마 디스플레이 패널의 구동방법{Method of driving plasma display panel}
도 1은 3 전극 구조의 플라즈마 디스플레이 패널을 보여주는 부분 사시이도이다.
도 2는 도 1의 플라즈마 디스플레이 패널을 Ⅱ-Ⅱ선을 따라 취한 평면도이다.
도 3은 본 발명의 플라즈마 디스플레이 패널의 구동방법이 적용되는 다 전극 구조의 플라즈마 디스플레이 패널의 일예를 보여주는 부분사시도이다.
도 4는 도 3의 플라즈마 디스플레이 패널을 Ⅲ-Ⅲ선을 따라 취한 평면도이다.
도 5는 도 3의 플라즈마 디스플레이 패널을 구동하기 위한 구동장치를 보여주는 도면이다.
도 6은 도 3의 플라즈마 디스플레이 패널의 구동신호의 일예를 보여주는 타이밍도이다.
도 7은 본 발명인 플라즈마 디스플레이 패널의 구동방법의 일실시예를 보여주는 타이밍도이다.
도 8 내지 도 13은 도 7의 구동신호에 따라 방전셀내의 벽전하 상태를 보여 주는 도면이다.
도 14는 도 6의 구동신호에 따라 유지기간 종료시에 방전셀내의 벽전하 상태를 보여주는 타이밍도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
300...플라즈마 디스플레이 패널 62...논리제어부
63...어드레스 구동부 64...X 구동부
65...M 구동부 66...Y 구동부
67...영상처리부 Y1, ...,Yn...주사전극들
X1, ...,Xn...유지전극들 M1, ...,Mn,,,중간전극들
A1, ..., Am...어드레스 전극들 Vs...제1 전압
Vm...제2 전압 Vx...제3 전압
Vsch...제4 전압 Vscl...제5 전압
Va...제6 전압 Vb...제7 전압
Vset+Vs...제8 전압 Vnf...제9 전압
P1...유지펄스의 제1 전압 인가기간
P2...제3 전압(Vx) 전압 인가기간
본 발명은 플라즈마 디스플레이 패널의 구동방법에 관한 것으로서, 더 상세 하게는 구동전압의 전압레벨을 낮추어도 원활한 구동이 수행되도록 하는 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.
디스플레이 장치 중에 근래에 들어 대형평판 디스플레이 장치로서 특히 주목 받고 있는 플라즈마 디스플레이 패널(plasma display panel)은, 복수개의 전극이 형성된 두 기판 사이에 방전가스가 봉입된 후 방전 전압이 가해지고, 이로 인하여 발생되는 자외선에 의해 소정의 패턴으로 형성된 형광체가 여기되어 원하는 화상을 얻는 장치이다. 즉, 플라즈마 디스플레이 패널을 구동하기 위한 구동신호가 복수개의 전극에 각각 인가되어 방전을 수행하여 화상을 표현하게 된다.
도 1은 3 전극 구조의 플라즈마 디스플레이 패널을 보여주는 부분 사시이도이고, 도 2는 도 1의 플라즈마 디스플레이 패널을 Ⅱ-Ⅱ선을 따라 취한 평면도이다.
도 1 및 도 2를 참조하여 설명하면, 도 1의 플라즈마 디스플레이 패널(1)은 전방패널(110)과 후방패널(120)을 구비하며, 전방패널(110)은 전면기판(111)을, 후방패널(120)은 후면기판(121)을 구비한다. 또한, 플라즈마 디스플레이 패널(1)은 전면기판(111) 및 후면기판(121) 사이에 배치되며, 방전이 발생하고 광이 발생하는 공간인 방전셀(Ce)들을 한정하는 격벽(124)들을 구비한다.
전방패널(110)은 전면기판(111)의 후방에 제1 전극(112)들 및 제2 전극(113)들을 덮도록 배치되는 전방유전체층(115), 전도도를 고려하여 금속성 재질의 버스전극(112a,113a)과 휘도를 고려하여 ITO 같은 투명전극(112b,113b)으로 이루어지고, 전방유전체층(115) 내에 배치되는 제1 전극(112)들과 제2 전극(113), 및 전방 유전체층(115)을 보호하는 전방보호막(116)을 구비한다.
후방패널(120)은 후면기판(121), 후면기판(121) 상에 전면기판(121) 방향으로 형성되는 후방유전체층(123), 후방유전체층(123)내에 배치되고, 제1 전극(112)들 및 제2 전극(113)들이 연장되는 방향과 직교하는 방향으로 연장되어 배치되는 제3 전극(122)들, 후방유전체층(123)의 상부에 배치되어 방전셀들을 구획하는 격벽(124)들, 격벽(124)들에 의하여 한정되는 공간 내에 배치된 형광체층(125), 및 형광체층(125)을 보호하기위해 형광체층(125)의 전면에 배치되는 후방보호막(128)을 구비한다. 방전셀(Ce) 내에는 방전가스가 충전된다.
도 1 및 도 2에 도시된 구조의 플라즈마 디스플레이 패널은 유지방전이 제1 전극과 제2 전극 부근에서만 발생하므로 방전공간이 작아 휘도가 좋지 않다는 문제점이 발생하였다. 이를 극복하기 위한 방안으로 다양한 노력들이 시도되고 있으며, 그 일 방안으로 도 1 및 도 2에 도시된 제1 전극과 제2 전극 사이의 거리(d1)을 넓히려는 노력이 시도되고 있다. 그러나 이와 같은 시도는 유지방전이 수행되기 위해 제1 전극 및 제2 전극에 인가되는 전압이 고전압이어야 하는 또 다른 문제점을 야기하였고, 고전압을 인가함으로써 회로소자들의 단가가 높아지는 등 전체적으로 제조비용이 증대되는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 휘도가 개선되는 4 전극 구조의 플라즈마 디스플레이 패널에 인가되는 전압레벨을 낮출 수 있도록 구동되어 결국 제조비용을 저감시키는 플라즈마 디스플 레이 패널의 구동방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 서로 나란한 제1 전극들 및 제2 전극들, 제1 전극들 및 제 2 전극들 사이에 배치되는 제3 전극들, 및 제1 전극들 내지 제3 전극들에 교차하는 제4 전극들을 구비하고, 그 교차하는 영역에서 방전셀들이 구획되는 플라즈마 디스플레이 패널의 구동방법에 있어서,
방전셀들 중 켜져야 할 방전셀로 선택된 방전셀에서 유지방전이 수행되는 유지기간에서,
제1 전극들 및 제2 전극들에는 정극성의 제1 전압과 접지 전압을 갖는 유지펄스가 서로 교호하게 인가되고,
제3 전극들에는 정극성의 제2 전압이 인가되되, 유지펄스에서 제1 전압이 최종으로 인가되는 기간 중에 부극성의 제3 전압이 인가되고,
제4 전극들에는 접지 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 제3 전압이 인가되는 기간은 유지펄스에서 제1 전압이 최종으로 인가되는 기간 보다 짧을 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 유지기간 전에 전체 방전셀들에서 켜져야 할 방전셀이 선택되도록 어드레스 방전이 수행되는 어드레스 기간에서,
제3 전극들에는 제4 전압이 인가되다가 순차적으로 제4 전압보다 작은 제5 전압이 인가되고, 제4 전극들에는 제5 전압의 인가시에 맞춰 정극성의 제6 전압이 인가되며, 제1 전극들에는 접지 전압이 인가되고, 제2 전극들에는 정극성의 제7 전압이 인가될 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 어드레스 기간 전에, 전체 방전셀들의 벽전하 상태가 초기화되는 리셋 기간에서,
제3 전극들에는 상승펄스와 하강펄스가 인가되고, 제2 전극들에는 하강펄스가 인가되는 동안에 제7 전압이 인가되며, 제1 전극들 및 제4 전극들에는 접지 전압이 인가될 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 상승 펄스는 접지 전압에서 제1 전압까지 급격히 상승하고, 제1 전압에서 서서히 상승하여 최종적으로 제8 전압에 도달할 수 있다.
이러한 본 발명의 또 다른 특징에 의하면, 하강펄스는 제8 전압에서 제1 전압까지 급격히 하강하고, 제1 전압에서 서서히 하강하여 최종적으로 제9 전압까지 하강할 수 있다.
본 발명은 또한 전술한 목적 및 그 밖의 여러 목적을 달성하기 위하여, 상기의 플라즈마 디스플레이 패널의 구동방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체를 제공한다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예에 대하여 상세히 설명한다.
도 3은 본 발명의 플라즈마 디스플레이 패널의 구동방법이 적용되는 다 전극 구조의 플라즈마 디스플레이 패널의 일예를 보여주는 부분사시도이고, 도 4는 도 3의 플라즈마 디스플레이 패널을 Ⅲ-Ⅲ선을 따라 취한 평면도이다.
도 3 및 도 4를 참조하여, 4 전극 구조의 플라즈마 디스플레이 패널의 구조를 설명한다.
도 3의 플라즈마 디스플레이 패널(300)은 전방패널(310)과 후방패널(320)을 구비한다. 상기 전방패널(310)은 전면기판(311), 상기 전면기판의 후방, 보다 상세하게는 상기 전면기판의 배면(311a)에 배치되고, 후술하는 상기 전면기판(311) 및 후면기판(321) 사이에 배치되는 격벽(324)에 의해 한정되는 방전을 일으키는 공간인 방전셀(Ce)들이 연장되는 일방향을 따라 연장되며, 연장되는 상기 방전셀(Ce)들을 가로지르는 제1 전극(312)과 제2 전극(313)을 구비한 방전 전극쌍(314)들, 상기 전면기판의 후방, 보다 상세하게는 상기 전면기판의 배면(311a)의 상기 방전 전극쌍(314)들 각각의 사이에 배치되고, 상기 방전 전극쌍들이 연장되는 방향과 평행하게 연장되어 상기 방전셀들을 가로지르는 제3 전극(350)을 구비한다. 상기 제1 전극(312)과 제2 전극(313) 각각은 가시광을 투과시키기 위해 ITO등으로 형성된 투명전극(312b, 313b)을 구비하는데, 상기 투명전극은 일반적으로 저항이 높기 때문에, 상기 제1 전극 및 제2 전극은 고전도성을 갖는 금속으로 형성된 버스전극(312a, 313a)을 구비한다. 또한, 상기 제3 전극(350)도 상기 방전 전극쌍들과 마찬가지로 전기적 신호가 인가되며, 전면기판의 배면에 위치하여 광 경로 상에 위치하기 때문에, 상기 방전 전극쌍과 마찬가지로 ITO등으로 형성된 투명전극(350b)과 금속성 버스전극(350a)을 구비한다.
상기 전방패널(310)은 상기 방전 전극쌍(314)들과 제3 전극들(350)을 덮는 전방유전체층(315)을 구비한다. 그리고 상기 전방패널은 상기 방전 전극쌍들, 제3 전극들, 및 전방유전체층을 보호하기 위해 상기 제1유전체층 상에 배치되는 보호막(316)을 구비한다. 이때, 상기 보호막(316)은 MgO 등으로 형성되며 상기 보호막은 상기 방전 전극쌍들, 제3 전극들, 및 전방유전체층을 보호하는 기능을 함과 더불어, 방전시 2차 전자의 방출을 증가시켜 방전을 용이하게 한다.
상기 후방패널(320)은 후면기판(321), 상기 후면기판(321) 및 전방유전체층(315) 사이의 상기 방전셀(Ce) 내, 보다 상세하게는 상기 후면기판의 전면(321a)에 상기 제1 전극(312)들 내지 제3 전극(350)들이 연장되는 방향과 교차하도록 상기 방전셀(Ce)들을 가로질러 연장되는 제4 전극(322)들을 구비한다. 한편, 상기 제4 전극을 보호하고, 벽전하의 축적을 위해 상기 제4 전극을 덮도록 배치되는 후방유전체층(323)이 배치된다.
또한, 상기 후방패널(320)은 상기 전면기판과 후면기판의 사이, 보다 구체적으로는 상기 후방유전체층(323)의 전면에 배치되고, 상기 전면기판(311) 및 후면기판(321)과 함께 방전을 일으키는 공간인 방전셀(Ce)들을 한정하는 격벽(324)과 상기 방전셀내에 배치되는 형광체층(325)을 구비한다. 격벽은, 플라즈마 디스플레이 패널에 인가되는 소정 전압에 의한 전기장에 의해 유도되는 방전가스 입자와 전하의 충돌로 플라즈마 방전이 발생하고 플라즈마 방전으로부터 가시광이 발광함으로써 화상이 구현되는 방전셀(Ce)들을 한정하여 화상의 기본단위를 구성하고, 방전셀 간의 크로스 토크(cross talk)를 방지한다. 또한, 상기 방전셀 내에는 대기압보다 낮은 진공의 방전가스(대략 0.5 atm 이하)가 충전되어 있어, 상기 전방패널과 후방패널사이에 발생하는 압력을 상기 격벽이 지지한다. 상기 방전가스는 제논(Xe)가스를 포함한 네온(Ne), 헬륨(He),또는 아르곤(Ar)중의 어느 하나 혹은 이들 중 둘 이상의 혼합가스일 수 있다.
한편, 상기 방전셀 내에 배치된 형광체층(325)은 상기 플라즈마 디스플레이 패널이 칼라 화상을 구현할 수 있도록 하기 위해 적색발광, 녹색발광, 및 청색발광 형광체층들을 구비할 수 있으며, 상기 적색발광, 녹색발광, 및 청색발광 형광체층들이 방전셀 내부에 배치되어 단위화소를 형성할 수 있다. 상기 형광체층은 적색발광 형광체, 녹색발광 형광체, 청색발광 형광체중 어느 하나의 형광체, 솔벤트, 및 바인더가 혼합된 형광체 페이스트가 상기 후방유전체층이 배치된 경우, 상기 방전셀 내의 후방유전체층의 전면과 격벽 측면의 일부에 도포된 후에 건조 및 소성공정을 거침으로써 형성된다. 상기 적색발광 형광체로서는 (Y,Gd)BO3:Eu3+ 등이 있고, 녹색발광 형광체로서는 Zn2Si04:Mn2+등이 있으며, 청색발광 형광체로서는 BaMgAl10O17:Eu2+ 등이 있다.
도 3 및 도 4의 4 전극 플라즈마 디스플레이 패널(300)에서의 제1 전극과 제2 전극 사이의 거리(d2)는, 종래의 도 1 및 도 2에 도시된 3 전극 플라즈마 디스플레이 패널(1)의 제1 전극과 제2 전극 사이의 거리(d1)보다 길게 형성이 된다. 이로 인하여, 제1 전극과 제2 전극 사이의 유지방전시에 방전볼륨이 4 전극 플라즈마 디스플레이 패널이 더 확대되하며, 따라서 종래보다 휘도가 개선되는 효과가 있다. 또한, 3 전극 구조의 플라즈마 디스플레이 패널(1)과 달리 4 전극 구조의 플라즈마 디스플레이 패널(300)은 제1 전극 및 제2 전극 사이에 제3 전극이 배치되어, 실제 유지방전이 제1 전극과 제3 전극 사이에서 먼저 수행된 후에 제1 전극과 제2 전극 사이로 확대됨에 따라 각 전극에 인가되는 방전 전압으로 높은 전압이 인가될 필요도 줄어들게 된다. 4 전극 구조의 플라즈마 디스플레이 패널의 구동방법에 대해서는 후술하기로 한다.
한편, 이하에서는 제1 전극을 주사전극으로, 제2 전극을 유지전극으로, 제3 전극을 중간전극으로, 제4 전극을 어드레스 전극으로 사용하기로 한다.
도 5는 도 3의 플라즈마 디스플레이 패널을 구동하기 위한 구동장치를 보여주는 도면이다.
도 5를 참조하여 설명하면, 4 전극 구조의 플라즈마 디스플레이 패널의 구동장치는, 영상처리부(66), 논리제어부(62), Y 구동부(65), 어드레스 구동부(63), X 구동부(64), M 구동부(67) 및 플라즈마 디스플레이 패널(300)을 구비한다.
영상처리부(66)는 외부로부터 PC 신호, DVD 신호, 비디오 신호, TV 신호등의 외부 영상신호를 입력받아 아날로그 신호를 디지털 신호로 변환하고, 디지털 신호를 영상 처리하여 내부 영상신호로 출력한다. 내부 영상신호는 각각 8비트의 적색(R), 녹색(G), 및 청색(B) 영상 데이터, 클럭 신호, 수직 및 수평 동기 신호들이다.
논리제어부(62)는 영상처리부(66)로부터의 내부 영상신호를 입력받아 감마보정, APC(Automatic Power Control)단계 등을 거쳐 각각, 어드레스 구동 제어신호(SA), X 구동 제어신호(SX), M 구동 제어신호(SM) 및 Y 구동 제어신호(SY)를 출력 한다.
M 구동부(64)는 논리제어부(62)로부터의 M 구동 제어신호(SM)를 입력받아, 플라즈마 디스플레이 패널의 중간전극들(도 3 내지 도 4에서는 제3 전극들)에 구동신호를 인가한다. 후술하겠지만 중간전극들에는 상승펄스 및 하강펄스로 이루어진 리셋 펄스와, 주사펄스 등이 인가된다.
Y 구동부(65)는 논리제어부(62)로부터의 Y 구동 제어신호(SY)를 입력받아, 플라즈마 디스플레이 패널의 주사전극들(도 3 내지 도 4에서는 제1 전극들)에 구동신호를 인가한다. 후술하겠지만 주사전극들에는 유지펄스가 인가된다.
어드레스 구동부(63)는 논리제어부(62)로부터의 어드레스 구동 제어신호(SA)를 입력받아, 플라즈마 디스플레이 패널의 어드레스 전극들(도 3 내지 도 4에서는 제4 전극들)에 구동신호를 인가한다. 후술하겠지만 어드레스 전극들에는 표시 데이터 신호가 인가된다.
X 구동부(64)는 논리제어부(62)로부터의 X 구동 제어신호(SX)를 입력받아, 플라즈마 디스플레이 패널의 유지전극들(도 3 내지 도 4에서는 제2 전극들)에 구동신호를 인가한다. 후술하겠지만 유지전극들에는 바이어스 전압 및 유지펄스가 인가된다.
도 6은 도 3의 플라즈마 디스플레이 패널의 구동신호의 일예를 보여주는 타이밍도이다.
도 6을 참조하여 설명하면, 화상을 표현하는 기본 단위인 일 프레임은 계조 가중치가 각각 할당된 복수개의 서브필드로 나뉘고, 각 서브필드(SF)는 전체 방전 셀들이 초기화되는 리셋 기간(PR), 전체 방전셀들 중에서 켜져야 할 방전셀로 선택되는 어드레스 기간(PA) 및 선택된 방전셀에서 할당된 계조 가중치에 따라 유지방전이 수행되는 유지기간(PS)으로 나뉜다.
먼저 리셋 기간(PR)에는, 전체 방전셀들이 초기화되도록, 상승펄스와 하강펄스로 이루어진 리셋 펄스가 중간전극들(M1, ...,Mn)에 인가되고, 하강펄스 인가시부터 유지전극들(X1, ...,Xn)에는 정극성의 바이어스 전압(Vb)이 인가되며, 주사전극들(Y1, ...,Yn) 및 유지전극들(X1, ...,Xn)에는 접지 전압(Vg)이 인가된다. 상승펄스 및 하강펄스 인가시에 미약한 리셋 방전이 방전셀 내에서 발생하여 리셋 기간(PR) 종료시에는 전체 방전셀들의 벽전하 상태가 균일하게 유지된다.
어드레스 기간(PA)에는 전체 방전셀들 중 켜져야 할 방전셀들이 선택되도록, 중간전극들(M1, ...,Mn)에는 주사펄스가 순차적으로 인가되고, 어드레스 전극들(A1, ...,Am)에는 상기 주사펄스에 맞춰 표시 데이터 신호가 인가되며, 유지전극들(X1, ...,Xn)에는 정극성의 바이어스 전압이 인가되고, 주사전극들(Y1, ...,Yn)에는 접지 전압(Vg)이 인가된다. 주사펄스 및 표시 데이터 신호의 인가로 인하여, 켜져야 할 방전셀이 선택되어 어드레스 방전이 수행되고, 어드레스 기간(PS) 종료시에는 유지 기간(PS)에서 유지방전이 수행되기에 적합한 벽전하 상태가 방전셀내에 조성된다.
유지기간(PS)에는, 어드레스 기간(PA)에서 선택된 방전셀에서만 유지방전이 수행되도록, 주사전극들(Y1, ...,Yn) 및 유지전극들(X1, ...,Xn)에 유지펄스가 서로 교호하게 인가되고, 중간전극들(M1, ...,Mn)에는 정극성의 전압(Vm)이 인가되 며, 어드레스 전극들(A1, ...,Am)에는 접지 전압(Vg)이 인가된다. 어드레스 기간(PA)에서 선택된 방전셀에서 조성된 벽전하 상태와 유지펄스의 인가로 선택된 방전셀에서만 유지방전이 수행되며, 선택되지 않은 방전셀에서는 유지펄스가 인가되더라도 유지방전이 수행되지 않는다. 한편, 유지펄스의 인가 기간은 서브필드별 계조 가중치에 의해 결정된다.
도 7은 본 발명인 플라즈마 디스플레이 패널의 구동방법의 일실시예를 보여주는 타이밍도이이고, 도 8 내지 도 13은 도 7의 구동신호에 따라 방전셀내의 벽전하 상태를 보여주는 도면이며, 도 14는 도 6의 구동신호에 따라 유지기간 종료시에 방전셀내의 벽전하 상태를 보여주는 타이밍도이다.
이하에서는 도 3 내지 도 14를 참조하여 설명한다.
도 7에 도시된 구동신호의 주요 특징은 유지기간(PS) 종료시에 즉, 유지펄스의 최종 인가시에 중간전극들(M1, ...,Mn)에 부극성의 전압(Vx)을 인가하는 것이다.
도 3에 도시된 플라즈마 디스플레이 패널을 구동하기 위해, 화상을 표시하는 기본 단위인 일 프레임은, 계조 가중치가 각각 할당된 복수개의 서브필드로 나뉘고, 각 서브필드는 전체 방전셀이 초기화되는 리셋 기간(PR), 전체 방전셀 중에서 켜져야 할 방전셀로 선택되는 어드레스 기간(PA) 및 선택된 방전셀에서 할당된 계조 가중치만큼 유지방전이 수행되는 유지 기간(PS)으로 나뉜다.
도 7에서는 일 서브필드(SF)가 리셋 기간(PR), 어드레스 기간(PA) 및 유지 기간(PS)으로 나뉘는 것으로 도시되고 있다.
먼저 리셋 기간(PR)에는, 전체 방전셀의 벽전하 상태가 초기화되도록, 중간전극들(M1, ...,Mn)에 상승 펄스 및 하강펄스로 이루어진 리셋 펄스가 인가되고, 유지전극들(X1, ...,Xn)에는 상기 하강펄스 인가시부터 바이어스 전압이 인가되며, 어드레스 전극들(A1, ...,Am) 및 주사전극들(Y1, ...,Yn)에는 접지 전압(Vg)이 인가된다.
상승 펄스는 접지 전압(Vg)에서부터 급격히 상승하여 제1 전압(Vs)에 도달하였다가, 제1 전압(Vs)에서부터 서서히 상승하여 최종적으로 제8 전압(Vset+Vs)에 도달한다. 하강펄스는 제8 전압(Vset+Vs)에서부터 급격히 하강하여 제1 전압(Vs)에 도달하였다가, 제1 전압(Vs)에서부터 서서히 하강하여 최종적으로 제9 전압(Vnf)에 도달한다.
상기 하강펄스 인가시부터 유지전극에는 바이어스 전압으로서 정극성의 제7 전압(Vb)이 인가된다.
리셋 기간(PR) 시작시의 방전셀에서의 벽전하 상태는 전 서브필드에서 유지기간 종료시의 방전셀내의 벽전하 상태와 동일하며, 이는 도 13에 도시되어 있다. 도 13의 벽전하 상태에 형성과정에 대해서는 유지기간(PS)에서 후술하기로 한다. 일단 도 13에 도시된 대로, 유지전극 부근에는 부극성의 벽전하가 다량으로 쌓여있으며, 주사전극 부근에는 유지전극 부근에 쌓인 부극성의 벽전하 양보다는 적은 정극성의 벽전하가 다량으로 쌓여있으며, 중간전극 부근에는 소량의 정극성의 벽전하가 쌓여있으며, 어드레스 전극 부근에는 소량의 정극성의 벽전하가 쌓여있게 된다.
리셋 기간(PR)에서 상승펄스가 인가되는 기간 동안에, 중간전극들(M1, ...,Mn)에 인가되는 상승펄스의 인가로 인하여, 상승펄스가 인가되는 중간전극과 벽전하가 다량으로 쌓여있는 유지전극 사이에서 미약한 리셋 방전이 수행된다. 따라서 상승펄스 인가 종료시의 방전셀 내의 벽전하 상태는 도 8에 도시된 바와 같이, 유지전극 부근에는 소량의 부극성의 벽전하가 쌓여있으며, 주사전극 부근에는 다량의 정극성의 벽전하가 쌓여있으며, 중간전극 부근에는 다량의 부극성의 벽전하가 쌓여있으며, 어드레스 전극 부근에는 소량의 정극성의 벽전하가 쌓여있게 된다.
리셋 기간(PR)에서 하강펄스가 인가되는 기간 동안에, 중간전극에 인가되는 하강펄스의 인가 및 유지전극에 인가되는 정극성의 제7 전압(Vb)의 인가로 인하여, 유지전극 및 중간전극 사이에서 미약한 리셋 방전이 수행된다. 따라서 하강펄스 인가 종료시의 방전셀 내의 벽전하 상태는, 도 9에 도시된 바와 같이, 유지전극 부근에는 다량의 부극성의 벽전하가 쌓여있으며, 주사전극 부근에는 다량의 정극성의 벽전하가 쌓여있으며, 중간전극 부근에는 소량의 부극성의 벽전하가 쌓여있으며, 어드레스 전극 부근에는 다량의 정극성의 벽전하가 쌓여있게 된다.
어드레스 기간(PA)에는, 전체 방전셀들 중 켜져야 할 방전셀이 선택되도록, 중간전극들(M1, ...,Mn)에는 주사펄스가 인가되고, 어드레스 전극들(A1, ...,Am)에는 주사펄스에 맞춰 표시 데이터 신호가 인가되며, 유지전극들(X1, ...,Xn)에는 바이어스 전압이 인가되고, 주사전극들(Y1, ...,Yn)에는 접지 전압(Vg)이 인가된다.
주사펄스는 제4 전압(Vsch)을 가지다가 주사전극들(Y1, ...,Yn)에 따라 순차적으로 제4 전압(Vsch)보다 작은 제5 전압(Vscl)을 가진다.
표시 데이터 신호는 주사펄스에 맞춰, 더 자세히는 제5 전압(Vscl)에 맞춰 정극성의 제6 전압(Va)을 가진다.
유지전극들(X1, ...,Xn)에는 바이어스 전압인 정극성의 제7 전압(Vb)이 인가된다.
주사펄스 및 표시 데이터 신호의 인가로 인하여, 방전셀 내의 중간전극과 어드레스 전극 사이에는 어드레스 방전이 수행된다. 어드레스 방전 후의 방전셀 내의 벽전하 상태는 도 9와 같다. 즉, 유지전극 부근에는 다량의 부극성의 벽전하가 쌓여있게 되며, 주사전극 부근에는 유지전극 부근에 쌓인 벽전하 양보다는 적지만 다량의 정극성의 벽전하가 쌓여있게 되며, 중간전극 부근에는 소량의 정극성의 벽전하가 쌓여있게 되며, 어드레스 전극 부근에는 소량의 정극성의 벽전하가 쌓여있게 된다.
유지 기간(PS)에는 선택된 방전셀에서 계조 가중치에 따라 유지방전이 수행되도록, 주사전극들(Y1, ...,Yn) 및 유지전극들(X1, ...,Xn)에는 유지펄스가 교호하게 인가되고, 중간전극들(M1, ...,Mn)에는 정극성의 전압이 인가되고, 어드레스 전극들(A1, ...,Am)에는 접지 전압(Vg)이 인가된다. 한편, 유지기간(PS)의 종료시에 즉, 유지펄스에서 제1 전압(Vs)이 최종으로 인가되는 기간(P1)에 부극성의 제3 전압(Vx)이 인가된다. 여기서, 제3 전압(Vx)이 인가되는 기간(P2)은 유지펄스에서 제1 전압이 최종으로 인가되는 기간(P1)보다 짧을 수 있다.
유지펄스는 제1 전압(Vs)과 접지 전압(Vg)을 교대로 가진다. 중간전극들(M1, ...,Mn)에는 정극성의 전압으로서 제2 전압(Vm)이 인가된다.
첫 유지펄스가 인가되는 기간 즉, 주사전극들(Y1, ...,Yn)에 제1 전압(Vs)이 인가되고, 유지전극들(X1, ...,Xn)에 접지 전압(Vg)이 인가되고, 중간전극에 제2 전압(Vm)이 인가되는 기간에는, 유지전극과 중간전극 사이에서 유지방전이 수행된다.
첫 유지펄스가 인가되는 기간이 종료된 후에 방전셀 내의 벽전하 상태는 도 11에 도시된 것과 같이, 유지전극 부근에는 다량의 정극성의 벽전하가 쌓여있게 되며, 주사전극 부근에는 소량의 정극성의 벽전하가 쌓여있게 되며, 중간전극 부근에는 소량의 부극성의 벽전하가 쌓여있게 되고, 어드레스 전극 부근에는 소량의 정극성의 벽전하가 쌓여있게 된다.
다음에, 유지전극들(X1, ...,Xn)에 제1 전압(Vs)이 인가되고, 주사전극들(Y1, ...,Yn)에 접지 전압(Vg)이 인가되고, 중간전극들에 제2 전압(Vm)이 인가되는 기간에는 중간전극과 주사전극 사이에서 유지방전이 시작되어 주사전극과 유지전극 사이로 유지방전이 확대되어 수행된다.
이 기간에 유지방전이 수행된 후에 방전셀 내의 벽전하 상태는 도12에 도시된 것과 같이, 유지전극 부근에는 다량의 부극성의 벽전하가 쌓여있게 되며, 주사전극 부근에는 다량의 정극성의 벽전하가 쌓여있게 되며, 중간전극에는 소량의 부극성의 벽전하가 쌓여있게 되며, 어드레스 전극 부근에는 소량의 정극성의 벽전하가 쌓여있게 된다.
한편, 유지기간(PS)의 종료시에 즉, 유지전극들에 인가되는 제1 전압이 인가되고, 주사전극들(Y1, ...,Yn) 및 어드레스 전극들(A1, ...,Am)에 접지 전압(Vg)이 인가되고, 중간전극들(M1, ...,Mn)에 부극성의 제3 전압(Vx)이 인가되는 기간에는, 중간전극과 주사전극 사이에서 유지방전이 시작되어 주사전극과 유지전극 사이로 유지방전이 확대되어 수행된다.
이 기간에 유지방전이 수행된 후에 방전셀 내의 벽전하 상태는 도13에 도시된 것과 같이, 유지전극 부근에는 다량의 부극성의 벽전하가 쌓여있게 되며, 주사전극 부근에는 다량의 정극성의 벽전하가 쌓여있게 되며, 중간전극에는 소량의 정극성의 벽전하가 쌓여있게 되며, 어드레스 전극 부근에는 소량의 정극성의 벽전하가 쌓여있게 된다.
여기서, 도 7에 도시된 구동신호대로 유지기간의 종료시에 중간전극들(M1, ...,Mn)에 부극성의 제3 전압(Vx)을 인가하지 않고, 도 6에 도시된 대로 중간전극들(M1, ...,Mn)에 정극성의 제2 전압(Vm)을 인가한다면, 도 14에 도시된 대로 방전셀 내의 중간전극 부근에는 계속해서 소량의 부극성의 벽전하가 쌓이게 된다. 유지기간 종료시에도 중간전극 부근에 소량의 부극성의 벽전하가 쌓인다면, 그 다음의 서브필드의 리셋 기간(PR)에서 중간전극들(M1, ...,Mn)에 인가되는 리셋펄스 중 상승펄스의 전압이 리셋 방전이 원활히 수행되도록 하기 위해서는 고전압이어야 하는 제한이 발생하게 된다. 구동전압으로서 전압이 높아질수록 전원공급장치(미도시) 내의 회로소자들의 비용이 증대되며, 또한 이를 구동하기 위한 구동부(67)내의 회로소자들의 비용도 증대되어 전체적으로 플라즈마 디스플레이 패널의 제조비용이 증대되는 문제점이 있다.
따라서 본 발명은 이를 방지하고자, 유지기간의 종료시에 즉, 유지펄스에서 최종으로 제1 전압(Vs)이 인가되는 시점에서, 중간전극들(M1, ...,Mn)에 부극성의 제3 전압(Vx)을 인가한다. 이로 인하여, 방전셀내의 중간전극 부근에는 소량이지만 정극성의 벽전하가 쌓이게 되며, 리셋 기간(PR)에서 상승펄스가 인가될 때 수월하게 부극성의 벽전하가 쌓이게 되어, 상승펄스의 전압레벨이 도 6에 도시된 구동신호에 따른 경우보다 낮아질 수 있다. 한편, 최종으로 제1 전압이 인가되는 기간(P1)에는, 유지펄스의 인가로 유지방전이 수행되므로, 이를 고려하여 부극성의 제3 전압의 인가는 제1 전압이 인가된 소정 시간 후에 인가하는 것이 바람직하며, 따라서 제3 전압의 인가기간(P2)은 제1 전압의 인가 기간(P1)보다 짧은 것이 바람직하다. 제3 전압(Vx)의 인가로 부극성의 벽전하를 중간전극 부근에 쌓는 것으로 충분하기 때문이다.
전술한 본 발명에 의한 플라즈마 디스플레이 패널구동방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 프로그램이나 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, RAM, CD-ROM, 자기 테이프, 하드디스크, 플로피디스크, 플래쉬 메모리, 광데이터 저장장치 등이 있다. 여기서, 기록매체에 저장되는 프로그램이라 함은 특정한 결과를 얻기 위하여 컴퓨터 등의 정보처리능력을 갖는 장치 내에서 직접 또는 간접적으로 사용되는 일련의 지시 명령으로 표현된 것을 말한다. 따라서, 컴퓨터라는 용어도 실제 사용되는 명칭의 여하에 불구하고 메모리, 입출력장치, 연산장치를 구비하여 프로그램에 의하여 특정의 기능을 수행하기 위한 정보처리능력을 가진 모든 장치를 총괄하는 의미로 사용된다. 패널을 구동하는 장치의 경우에도 그 용도가 패널구동이라는 특정된 분야에 한정된 것일 뿐 그 실체에 있어서는 일종의 컴퓨터라고 할 수 있는 것이다.
특히, 본 발명에 의한 플라즈마 디스플레이 패널구동방법은, 컴퓨터상에서 스키매틱(schematic) 또는 초고속 집적회로 하드웨어 기술언어(VHDL) 등에 의해 작성되고, 컴퓨터에 연결되어 프로그램 가능한 집적회로 예컨대 FPGA(Field Programmable Gate Array)에 의해 구현될 수 있다. 상기 기록매체는, 이러한 프로그램 가능한 집적회로를 포함한다.
상기한 바와 같은 본 발명의 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 본 발명의 구동방법은 3 전극 구조의 플라즈마 디스플레이 패널이 아닌 4 전극 구조의 플라즈마 디스플레이 패널을 구동하기 위한 방법으로서, 유지방전시의 방전볼륨이 3 전극 구조에서 보다 확대되므로 휘도 및 방전효율이 개선되게 된다.
둘째, 본 발명의 구동방법에 의하면, 유지기간 종료시에 즉 유지펄스의 최종 인가기간에 중간전극들에 부극성의 전압을 인가하여 방전셀내의 중간전극 부근에 정극성의 벽전하를 쌓을 수 있기 때문에, 유지기간에 후속하는 리셋 기간에서 중간전극들에 인가되는 상승펄스의 전압레벨을 낮추어도 원활하게 리셋 방전이 수행되며 방전셀 내에 중간전극 부근에 부극성의 벽전하를 다량으로 쌓을 수 있게 된다. 따라서 전원공급장치와 구동부내의 회로소자들의 비용이 저감되어 전체적으로 제조비용이 저감되는 효과가 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (7)

  1. 서로 나란한 제1 전극들 및 제2 전극들, 상기 제1 전극들 및 제 2 전극들 사이에 배치되는 제3 전극들, 및 상기 제1 전극들 내지 제3 전극들에 교차하는 제4 전극들을 구비하고, 그 교차하는 영역에서 방전셀들이 구획되는 플라즈마 디스플레이 패널의 구동방법에 있어서,
    상기 방전셀들 중 켜져야 할 방전셀로 선택된 방전셀에서 유지방전이 수행되는 유지기간에서,
    상기 제1 전극들 및 제2 전극들에는 정극성의 제1 전압과 접지 전압을 갖는 유지펄스가 서로 교호하게 인가되고,
    상기 제3 전극들에는 정극성의 제2 전압이 인가되되, 상기 유지펄스에서 상기 제1 전압이 최종으로 인가되는 기간 중에 부극성의 제3 전압이 인가되고,
    상기 제4 전극들에는 접지 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  2. 제1항에 있어서,
    상기 제3 전압이 인가되는 기간은, 상기 유지펄스에서 상기 제1 전압이 최종으로 인가되는 기간 보다 짧은 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  3. 제1항에 있어서,
    상기 유지기간 전에, 전체 방전셀들에서 켜져야 할 방전셀이 선택되도록 어드레스 방전이 수행되는 어드레스 기간에서,
    상기 제3 전극들에는 제4 전압이 인가되다가 순차적으로 상기 제4 전압보다 작은 제5 전압이 인가되고, 상기 제4 전극들에는 상기 제5 전압의 인가시에 맞춰 정극성의 제6 전압이 인가되며, 상기 제1 전극들에는 접지 전압이 인가되고, 상기 제2 전극들에는 정극성의 제7 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  4. 제3항에 있어서,
    상기 어드레스 기간 전에, 상기 전체 방전셀들의 벽전하 상태가 초기화되는 리셋 기간에서,
    상기 제3 전극들에는 상승펄스와 하강펄스가 인가되고, 상기 제2 전극들에는 상기 하강펄스가 인가되는 동안에 상기 제7 전압이 인가되며, 상기 제1 전극들 및 제4 전극들에는 상기 접지 전압이 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  5. 제4항에 있어서, 상기 상승 펄스는
    상기 접지 전압에서 상기 제1 전압까지 급격히 상승하고, 상기 제1 전압에서 서서히 상승하여 최종적으로 제8 전압에 도달하는 것을 특징으로 하는 플라즈마 디 스플레이 패널의 구동방법.
  6. 제4항에 있어서, 상기 하강펄스는
    상기 제8 전압에서 상기 제1 전압까지 급격히 하강하고, 상기 제1 전압에서 서서히 하강하여 최종적으로 제9 전압까지 하강하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
  7. 제1항 내지 제6항 중 어느 한 항의 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 기록매체.
KR1020050023712A 2005-03-22 2005-03-22 플라즈마 디스플레이 패널의 구동방법 KR100626068B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050023712A KR100626068B1 (ko) 2005-03-22 2005-03-22 플라즈마 디스플레이 패널의 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050023712A KR100626068B1 (ko) 2005-03-22 2005-03-22 플라즈마 디스플레이 패널의 구동방법

Publications (1)

Publication Number Publication Date
KR100626068B1 true KR100626068B1 (ko) 2006-09-20

Family

ID=37631857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050023712A KR100626068B1 (ko) 2005-03-22 2005-03-22 플라즈마 디스플레이 패널의 구동방법

Country Status (1)

Country Link
KR (1) KR100626068B1 (ko)

Similar Documents

Publication Publication Date Title
US8305299B2 (en) Plasma display device
KR100626069B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100683792B1 (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100626068B1 (ko) 플라즈마 디스플레이 패널의 구동방법
US20070216605A1 (en) Method of driving plasma display apparatus
EP1763057A2 (en) Plasma display panel
KR100592305B1 (ko) 플라즈마 디스플레이 패널구동방법
KR100708692B1 (ko) 디스플레이 패널의 구동장치
KR100647616B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100647668B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100615258B1 (ko) 플라즈마 디스플레이 패널
KR100647667B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100603370B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100592298B1 (ko) 플라즈마 디스플레이 패널
KR100637175B1 (ko) 플라즈마 디스플레이 패널
KR100637176B1 (ko) 플라즈마 디스플레이 패널
KR100592306B1 (ko) 플라즈마 디스플레이 패널구동방법
KR100615259B1 (ko) 플라즈마 디스플레이 패널
KR100603416B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100573162B1 (ko) 플라즈마 디스플레이 패널구동방법
KR100647679B1 (ko) 플라즈마 디스플레이 패널 구동방법
KR100615252B1 (ko) 플라즈마 디스플레이 패널
KR100581945B1 (ko) 플라즈마 디스플레이 패널구동방법
KR20060010914A (ko) 플라즈마 디스플레이 패널구동방법
KR20060032085A (ko) 플라즈마 디스플레이 패널

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee