KR100857065B1 - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR100857065B1
KR100857065B1 KR1020070025260A KR20070025260A KR100857065B1 KR 100857065 B1 KR100857065 B1 KR 100857065B1 KR 1020070025260 A KR1020070025260 A KR 1020070025260A KR 20070025260 A KR20070025260 A KR 20070025260A KR 100857065 B1 KR100857065 B1 KR 100857065B1
Authority
KR
South Korea
Prior art keywords
board
sustain
scan
electrode
voltage
Prior art date
Application number
KR1020070025260A
Other languages
English (en)
Inventor
안양기
정윤권
임종식
조준영
안성훈
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070025260A priority Critical patent/KR100857065B1/ko
Priority to CNA2008100024547A priority patent/CN101202009A/zh
Application granted granted Critical
Publication of KR100857065B1 publication Critical patent/KR100857065B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J11/00—Gas-filled discharge tubes with alternating current induction of the discharge, e.g. alternating current plasma display panels [AC-PDP]; Gas-filled discharge tubes without any main electrode inside the vessel; Gas-filled discharge tubes with at least one main electrode outside the vessel
    • H01J11/20—Constructional details
    • H01J11/34—Vessels, containers or parts thereof, e.g. substrates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20954—Modifications to facilitate cooling, ventilating, or heating for display panels
    • H05K7/20963—Heat transfer by conduction from internal heat source to heat radiating structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
    • H01J2211/20—Constructional details
    • H01J2211/62—Circuit arrangements

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것으로, 서스테인 보드에 파워 서플라이 유닛을 포함시켜, 서스테인 보드가 다른 보드에 전원을 공급함으로써, 구동 보드의 전체 개수를 줄이고, 제조 단가를 저감시키는 효과가 있다.
또한, 본 발명에 따른 플라즈마 디스플레이 장치는 방열 프레임의 배면 공간의 활용도를 높일 수 있는 효과가 있다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 서로 나란한 스캔 전극과 서스테인 전극 및 스캔 전극과 서스테인 전극에 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 플라즈마 디스플레이 패널의 배면에 배치되는 방열 프레임 및 방열 프레임의 배면에 배치되는 구동부를 포함하고, 구동부는 스캔 전극에 구동 신호를 공급하는 스캔 보드와, 어드레스 전극에 구동 신호를 공급하는 데이터 보드와, 서스테인 전극에 구동 신호를 공급하는 서스테인 보드 및 입력되는 영상 신호를 신호 처리하는 컨트롤 및 영상 처리 보드를 포함하고, 데이터 보드, 서스테인 보드, 컨트롤 및 영상 처리 보드의 전원을 서스테인 보드에서 공급하는 것이 바람직하다.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}
도 1은 본 발명에 따른 플라즈마 디스플레이 장치의 구성에 대해 설명하기 위한 도면.
도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면.
도 3은 본 발명에 따른 구동부의 배치의 일례에 대해 설명하기 위한 도면.
도 4a 내지 도 4c는 비교예 1, 2, 3에 대해 설명하기 위한 도면.
도 5a 내지 도 5b는 스캔 보드 및 서스테인 보드에 포함되는 구동 회로의 일례에 대해 설명하기 위한 도면.
도 6a 내지 도 6m은 도 5a의 구동부의 동작의 일례에 대해 설명하기 위한 도면.
<도면의 주요 부분에 대한 부호의 설명>
201 : 전면 기판 202 : 스캔 전극
203 : 서스테인 전극 204 : 상부 유전체 층
205 : 보호 층 211 : 후면 기판
212 : 격벽 213 : 어드레스 전극
214 : 형광체 층 215 : 하부 유전체 층
212a : 제 2 격벽 212b : 제 1 격벽
본 발명은 플라즈마 디스플레이 장치에 관한 것이다.
플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널과 구동부를 포함한다.
플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성되고, 아울러 복수의 전극(Electrode)이 형성된다.
구동부는 플라즈마 디스플레이 패널의 전극에로 구동 신호를 공급한다.
그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 진공자외선(Vacuum Ultraviolet rays)을 발생하고, 이러한 진공 자외선이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다. 이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
본 발명의 일실시예는 방열 프레임의 배면에 배치되는 구동 보드의 개수를 줄여 제조 단가를 저감시키고, 방열 프레임의 배면에 구동 보드들을 보다 효율적으로 배치할 수 있는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
본 발명의 일실시예에 따른 플라즈마 디스플레이 장치는 서로 나란한 스캔 전극과 서스테인 전극 및 스캔 전극과 서스테인 전극에 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 플라즈마 디스플레이 패널의 배면에 배치되는 방열 프레임 및 방열 프레임의 배면에 배치되는 구동부를 포함하고, 구동부는 스캔 전극에 구동 신호를 공급하는 스캔 보드와, 어드레스 전극에 구동 신호를 공급하는 데이터 보드와, 서스테인 전극에 구동 신호를 공급하는 서스테인 보드 및 입력되는 영상 신호를 신호 처리하는 컨트롤 및 영상 처리 보드를 포함하고, 데이터 보드, 서스테인 보드, 컨트롤 및 영상 처리 보드의 전원을 서스테인 보드에서 공급하는 것이 바람직하다.
또한, 컨트롤 및 영상 처리 보드는 입력되는 영상 신호를 역감마(Reverse Gamma) 보정, 하프톤(Half tone) 보정 및 서브필드 맵핑(Subfield Mapping)하여 출력하는 것이 바람직하다.
또한, 구동부는 서브필드의 어드레스 기간에서 서스테인 전극에 서스테인 바이어스 신호를 공급하고, 서스테인 바이어스 신호는 스캔 보드에서 출력되어 서스테인 보드로 전송된 이후에 서스테인 전극으로 공급되는 것이 바람직하다.
또한, 플라즈마 디스플레이 패널의 유효 영역의 대각선의 길이는 40인치(inch)이하인 것이 바람직하다.
또한, 본 발명의 일실시예에 따른 다른 플라즈마 디스플레이 장치는 서로 나란한 스캔 전극과 서스테인 전극 및 스캔 전극과 서스테인 전극에 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 플라즈마 디스플레이 패널의 배 면에 배치되는 방열 프레임 및 방열 프레임의 배면에 배치되는 구동부를 포함하고, 구동부는 스캔 전극에 구동 신호를 공급하는 스캔 보드와, 어드레스 전극에 구동 신호를 공급하는 데이터 보드와, 서스테인 전극에 구동 신호를 공급하는 서스테인 보드 및 입력되는 영상 신호를 신호 처리하는 컨트롤 및 영상 처리 보드를 포함하고, 서스테인 보드의 면적이 스캔 보드, 데이터 보드 및 컨트롤 및 영상 처리 보드의 면적보다 넓은 것이 바람직하다.
또한, 데이터 보드, 서스테인 보드, 컨트롤 및 영상 처리 보드의 전원은 서스테인 보드에서 공급하는 것이 바람직하다.
또한, 구동부는 서브필드의 어드레스 기간에서 서스테인 전극에 서스테인 바이어스 신호를 공급하고, 서스테인 바이어스 신호는 스캔 보드에서 출력되어 서스테인 보드로 전송된 이후에 서스테인 전극으로 공급되는 것이 바람직하다.
또한, 플라즈마 디스플레이 패널의 유효 영역의 대각선의 길이는 40인치(inch)이하인 것이 바람직하다.
또한, 본 발명의 일실시예에 따른 또 다른 플라즈마 디스플레이 장치는 서로 나란한 스캔 전극과 서스테인 전극 및 스캔 전극과 서스테인 전극에 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널과, 플라즈마 디스플레이 패널의 배면에 배치되는 방열 프레임 및 방열 프레임의 배면에 배치되며, 서스테인 전극에 구동 신호를 공급하고, 파워 서플라이 유닛(Power Supply Unit : PSU)을 포함하는 서스테인 보드를 포함하는 것이 바람직하다.
또한, 방열 프레임의 배면에는 스캔 전극에 구동 신호를 공급하는 스캔 보드 와, 어드레스 전극에 구동 신호를 공급하는 데이터 보드 및 입력되는 영상 신호를 신호 처리하는 컨트롤 및 영상 처리 보드가 더 배치되고, 서스테인 보드의 면적이 스캔 보드, 데이터 보드 및 컨트롤 및 영상 처리 보드의 면적보다 넓은 것이 바람직하다.
또한, 서브필드의 어드레스 기간에서 서스테인 전극에 서스테인 바이어스 신호를 공급되고, 서스테인 바이어스 신호는 스캔 보드에서 출력되어 서스테인 보드로 전송된 이후에 상기 서스테인 전극으로 공급되는 것이 바람직하다.
또한, 플라즈마 디스플레이 패널의 유효 영역의 대각선의 길이는 40인치(inch)이하인 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 플라즈마 디스플레이 장치를 상세히 설명하기로 한다.
도 1은 본 발명에 따른 플라즈마 디스플레이 장치의 구성에 대해 설명하기 위한 도면이다.
도 1을 살펴보면, 본 발명에 따른 플라즈마 디스플레이 장치는 플라즈마 디스플레이 패널(100), 방열 프레임(110) 및 구동부(120a, 120b, 120c)를 포함한다. 여기서, 구동부(120a, 120b, 120c)는 보드(Board) 형태로서, 방열 프레임(110)의 배면에 배치된다.
방열 프레임(110)은 구동부(120a, 120b, 120c)가 배치될 수 있는 공간을 마련하고, 플라즈마 디스플레이 패널(100)을 지지하며, 플라즈마 디스플레이 패널(100)에서 발생한 열을 외부로 방출할 수 있다.
다음, 도 2는 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 구조를 설명하기 위한 도면이다.
도 2를 살펴보면, 본 발명의 일실시예에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널은 서로 나란한 스캔 전극(202, Y)과 서스테인 전극(203, Z)이 배치되는 전면 기판(201)과, 전면 기판(201)에 대항되게 배치되며 스캔 전극(202) 및 서스테인 전극(203)과 교차하는 어드레스 전극(213)이 배치되는 후면 기판(211)이 합착되어 이루어진다.
스캔 전극(202)과 서스테인 전극(203)이 배치된 전면 기판(201)의 상부에는 스캔 전극(202)과 서스테인 전극(203)을 덮는 상부 유전체 층(204)이 배치된다.
상부 유전체 층(204)은 스캔 전극(202) 및 서스테인 전극(203)의 방전 전류를 제한하며 스캔 전극(202)과 서스테인 전극(203)간을 절연시킬 수 있다.
상부 유전체 층(204) 상부에는 방전 조건을 용이하게 하기 위한 보호 층(205)이 배치될 수 있다. 이러한 보호 층(205)은 이차전자 방출 계수가 높은 재질, 예컨대 산화마그네슘(MgO) 재질을 포함할 수 있다.
또한, 후면 기판(211)에는 전극, 예컨대 어드레스 전극(213)이 배치되고, 어드레스 전극(213)이 배치된 후면 기판(211)에는 어드레스 전극(213)을 덮으며 어드레스 전극(213)을 절연시킬 수 있는 유전체 층, 예컨대 하부 유전체 층(215)이 배치될 수 있다.
하부 유전체 층(215)의 상부에는 방전 공간 즉, 방전 셀을 구획하는 스트라이프 타입(Stripe Type), 웰 타입(Well Type), 델타 타입(Delta Type), 벌집 타입 등의 격벽(212)이 배치될 수 있다. 이러한 격벽(212)에 의해 전면 기판(201)과 후면 기판(211)의 사이에서 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 방전 셀 등이 구비될 수 있다. 또한, 적색(R), 녹색(G), 청색(B) 방전 셀 이외에 백색(White : W) 또는 황색(Yellow : Y) 방전 셀이 더 구비되는 것도 가능하다.
한편, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀의 폭은 실질적으로 동일할 수도 있지만, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 하나의 폭이 다른 방전 셀의 폭과 다르게 할 수도 있다.
예컨대, 적색(R) 방전 셀의 폭이 가장 작고, 녹색(G) 및 청색(B) 방전 셀의 폭을 적색(R) 방전 셀의 폭보다 크게 할 수 있다. 여기서, 녹색(G) 방전 셀의 폭은 청색(B) 방전 셀의 폭과 실질적으로 동일하거나 상이할 수 있다.
그러면 방전 셀 내에 배치되는 후술될 형광체 층(214)의 폭도 방전 셀의 폭에 관련하여 변경된다. 예를 들면, 청색(B) 방전 셀에 배치되는 청색(B) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓고, 아울러 녹색(G) 방전 셀에 배치되는 녹색(G) 형광체 층의 폭이 적색(R) 방전 셀 내에 배치되는 적색(R) 형광체 층의 폭보다 넓을 수 있고, 이에 따라 구현되는 영상의 색온도 특성이 향상될 수 있다.
또한, 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널은 도 2에 도시된 격벽(212)의 구조뿐만 아니라, 다양한 형상의 격벽의 구조도 가능하다. 예컨대, 격벽(212)은 제 1 격벽(212b)과 제 2 격벽(212a)을 포함하고, 여기서, 제 1 격 벽(212b)의 높이와 제 2 격벽(212a)의 높이가 서로 다른 차등형 격벽 구조 등이 가능하다.
이러한, 차등형 격벽 구조인 경우에는 제 1 격벽(212b) 또는 제 2 격벽(212a) 중 제 1 격벽(212b)의 높이가 제 2 격벽(212a)의 높이보다 더 낮을 수 있다.
또한, 도 2에서는 적색(R), 녹색(G) 및 청색(B) 방전 셀 각각이 동일한 선상에 배열되는 것으로 도시 및 설명되고 있지만, 다른 형상으로 배열되는 것도 가능하다. 예컨대, 적색(R), 녹색(G) 및 청색(B) 방전 셀이 삼각형 형상으로 배열되는 델타(Delta) 타입의 배열도 가능하다. 또한, 방전 셀의 형상도 사각형상뿐만 아니라 오각형, 육각형 등의 다양한 다각 형상도 가능하다.
또한, 여기 도 2에서는 후면 기판(211)에 격벽(212)이 형성된 경우만을 도시하고 있지만, 격벽(212)은 전면 기판(201) 또는 후면 기판(211) 중 적어도 어느 하나에 배치될 수 있다.
격벽(212)에 의해 구획된 방전 셀 내에는 소정의 방전 가스가 채워진다.
아울러, 격벽(212)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(214)이 배치될 수 있다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 배치될 수 있다.
또한, 적색(R), 녹색(G), 청색(B) 형광체 이외에 백색(White : W) 또는 황색(Yellow : Y) 형광체 층 중 적어도 하나가 더 배치되는 것도 가능하다.
또한, 적색(R), 녹색(G) 및 청색(B) 방전 셀 중 적어도 어느 하나의 방전 셀 에서의 형광체 층(214)의 두께가 다른 방전 셀과 상이할 수 있다. 예를 들면, 녹색(G) 방전 셀의 형광체 층, 즉 녹색(G) 형광체 층 또는 청색(B) 방전 셀에서의 형광체 층, 즉 청색(B) 형광체 층의 두께가 적색(R) 방전 셀에서의 형광체 층, 즉 적색(R) 형광체 층의 두께보다 더 두꺼울 수 있다. 여기서, 녹색(G) 형광체 층의 두께는 청색(B) 형광체 층의 두께와 실질적으로 동일하거나 상이할 수 있다.
이상에서는 본 발명의 일실시예에 따른 플라즈마 디스플레이 패널의 일례만을 도시하고 설명한 것으로써, 본 발명이 이상에서 설명한 구조의 플라즈마 디스플레이 패널에 한정되는 것은 아님을 밝혀둔다. 예를 들면, 이상의 설명에서는 번호 215의 하부 유전체 층 및 번호 204번의 상부 유전체 층이 하나의 층(Layer)인 경우만을 도시하고 있지만, 하부 유전체 층 또는 상부 유전체 층 중 적어도 하나는 복수의 층으로 이루어지는 것도 가능한 것이다.
아울러, 번호 212의 격벽으로 인한 외부 광의 반사를 방지하기 위해 격벽(212)의 상부에 외부 광을 흡수할 수 있는 블랙 매트릭스(Black matrix, 미도시)를 더 배치할 수 있다. 또한, 이러한 블랙 매트릭스는 격벽(112)과 대응되는 전면 기판(201) 상의 특정 위치에 형성되는 것도 가능하다.
또한, 후면 기판(211)에 배치되는 어드레스 전극(213)은 폭이나 두께가 실질적으로 일정할 수도 있지만, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 폭이나 두께와 다를 수도 있다. 예컨대, 방전 셀 내부에서의 폭이나 두께가 방전 셀 외부에서의 그것보다 더 넓거나 두꺼울 수 있다.
다음, 도 3은 본 발명에 따른 구동부의 배치의 일례에 대해 설명하기 위한 도면이다.
도 3을 살펴보면, 본 발명에 따른 플라즈마 디스플레이 장치에서는 구동부는 스캔 보드(310), 서스테인 보드(300), 데이터 보드(330) 및 컨트롤 및 영상 처리 보드(320)를 포함하고, 방열 프레임(110)의 배면에 스캔 보드(310), 서스테인 보드(300), 데이터 보드(330) 및 컨트롤 및 영상 처리 보드(320)가 배치된다.
스캔 보드(310)는 플라즈마 디스플레이 패널의 스캔 전극에 구동 신호를 공급한다.
데이터 보드(330)는 플라즈마 디스플레이 패널의 어드레스 전극에 구동 신호를 공급한다.
컨트롤 및 영상 처리 보드(320)는 입력되는 영상 신호에 따른 타이밍 제어 신호를 발생시켜 스캔 보드(310), 서스테인 보드(300) 및 데이터 보드(330)의 동작을 제어할 수 있다.
또한, 컨트롤 및 영상 처리 보드(320)는 입력되는 영상 신호를 역감마(Reverse Gamma) 보정, 하프톤(Half tone) 보정 및 서브필드 맵핑(Subfield Mapping) 등의 영상 처리하여 출력할 수 있다.
이와 같이, 컨트롤 및 영상 처리 보드(320)가 입력되는 영상 신호를 영상 처리하고 아울러 다른 보드들의 동작을 제어한다는 것은 컨트롤러(Controller)와 영상 처리 회로(Video Signal Controller : VSC)가 컨트롤 및 영상 처리 보드(320)에 함께 포함되어 있다는 것을 의미한다.
서스테인 보드(300)는 플라즈마 디스플레이 패널의 서스테인 전극으로 구동 신호를 공급한다. 이러한 서스테인 보드(300)는 스캔 보드(310), 데이터 보드(330) 및 컨트롤 및 영상 처리 보드(320)가 사용하는 전원을 공급한다. 도 3에서 전원 공급 경로를 화살표로서 표시하였다.
이와 같이, 서스테인 보드(300)가 다른 보드들이 사용하는 전원을 공급한다는 것은 서스테인 보드(300)에 파워 서플라이 유닛(Power Supply Unit : PSU)이 포함되는 것을 의미할 수 있다.
이와 같이, 본 발명에 따라 서스테인 보드(300)가 파워 서플라이 유닛을 포함하게 되면 통합된 서스테인 보드(300)의 면적이 다른 보드, 즉 스캔 보드(310), 데이터 보드(330) 및 컨트롤 및 영상 처리 보드(320)의 면적보다 더 넓어 수 있다.
이상에서 설명한 도 3의 구동부를 다음 도 4a 내지 도 4c에 기재된 비교예 1, 2, 3과 비교하여 살펴보자.
도 4a 내지 도 4c는 비교예 1, 2, 3에 대해 설명하기 위한 도면이다.
먼저, 도 4a는 비교예 1로서, 방열 프레임(460)의 배면에 스캔 보드(410), 서스테인 보드(400), 데이터 보드(420), 컨트롤 보드(440), 영상 처리 보드(450) 및 파워 서플라이 보드(430)가 배치된 경우이다. 파워 서플라이 보드(430)는 파워 서플라이 유닛을 포함하는 보드이다.
이러한 경우에는, 각 기능에 맞도록 보드들을 분할한 경우로서, 도 3의 번호 320의 컨트롤 및 영상 처리 보드가 컨트롤 보드(440)와 영상 처리 보드(450)로 분할되고, 번호 300의 서스테인 보드가 서스테인 보드(400)와 파워 서플라이 보드(430)로 분할된 것이다.
여기서는, 파워 서플라이 보드(430)가 다른 보드들이 사용하는 전원을 공급한다. 이러한 전원의 공급경로를 도면에서 화살표로 표시하였다.
이러한 도 4a의 경우는 방열 프레임(460)의 배면에 배치되는 보드의 개수가 최소 6개로서, 보드 제작에 소용되는 비용이 증가하여 그 제조 단가가 상대적으로 높다.
아울러, 도 4a의 경우에는 각각의 보드들 간의 신호 송수신, 전원 공급 등을 위해 배선을 하게 되면, 배선들이 과도하게 복잡하여 작업성이 저하될 수 있다. 또한, 배선의 양이 증가함으로써 제조 단가가 상승할 수도 있다.
다음, 도 4b는 비교예 2로서, 방열 프레임(461)의 배면에 스캔 보드(411), 서스테인 보드(401), 데이터 보드(421), 컨트롤 보드(441) 및 영상 처리 보드(451)가 배치된 경우이다.
이러한 경우에는, 도 4a에서의 번호 410의 스캔 보드와 번호 430의 파워 서플라이 보드가 스캔 보드(411)로 통합된 경우다.
여기서는, 스캔 보드(411)가 다른 보드들이 사용하는 전원을 공급한다. 이러한 전원의 공급경로를 도면에서 화살표로 표시하였다.
이러한 도 4b의 경우는 방열 프레임(461)의 배면에 배치되는 스캔 보드(411)의 면적이 과도하게 넓어진다. 그러면, 영상 처리 보드(451), 컨트롤 보드(441) 또는 서스테인 보드(401)를 배치할 수 있는 방열 프레임(461) 상의 공간이 부족할 수 있고, 이로 인해 다른 보드들을 스캔 보드(411)를 피해 특정 부분에 편중되게 배치하는 경우가 발생한다. 따라서 방열 프레임(461)의 공간 사용 효율이 저하된다.
다음, 도 4c는 비교예 3으로서, 방열 프레임(462)의 배면에 스캔 보드(412), 서스테인 보드(402), 데이터 보드(422), 컨트롤 보드(442) 및 영상 처리 보드(452)가 배치되고, 아울러 도 4a에서의 번호 420의 데이터 보드와 번호 430의 파워 서플라이 보드가 데이터 보드(422)로 통합된 경우다.
여기서는, 데이터 보드(422)가 다른 보드들이 사용하는 전원을 공급한다. 이러한 전원의 공급경로를 도면에서 화살표로 표시하였다.
이러한 도 4c의 경우는 방열 프레임(462)의 배면에 배치되는 데이터 보드(422)의 면적이 과도하게 넓어진다. 그러면, 스캔 보드(412) 및 서스테인 보드(402)가 방열 프레임(462) 상부 방향에 치우쳐서 배치될 수 있다. 그러면, 스캔 보드(412)와 플라즈마 디스플레이 패널의 스캔 전극을 전기적으로 연결하거나 서스테인 보드(402)와 서스테인 전극을 전기적으로 연결하는 것이 어려워질 수 있다.
한편, 컨트롤 보드 및 영상 처리 보드는 영상 신호를 처리하거나 다른 보드의 동작을 제어하기 위한 주요 부품들을 포함한다. 따라서 컨트롤 보드에 파워 서플라이 보드를 통합하거나 영상 처리 보드에 파워 서플라이 보드를 통합하는 경우에는 영상 처리가 불안정해지거나 또는 플라즈마 디스플레이 장치의 제어가 불안정해질 수 있다.
반면에, 서스테인 보드는 스캔 보드 및 데이터 보드에 비해 그 면적이 상대적으로 작고, 또한 그 동작 또한 다른 보드에 비해 상대적으로 단순하다. 따라서 파워 서플라이 보드를 서스테인 보드에 통합하는 것이 바람직한 것이다.
한편, 플라즈마 디스플레이 패널의 크기가 작아지는 경우에는 플라즈마 디스 플레이 패널의 배면에 배치되는 방열 프레임의 크기도 작아질 수 있다. 그러면, 구동 보드들을 배치할 수 있는 공간이 점점 더 부족해질 있다.
이러한 경우에, 서스테인 보드와 파워 서플라이 보드를 통합하여 서스테인 보드가 다른 보드들에 전원을 공급하도록 하면, 구동 보드들의 전체 개수를 줄일 수 있어서 플라즈마 디스플레이 패널의 크기가 작아지는 경우에도 방열 프레임의 공간 활용도를 향상시킬 수 있다.
본 발명에 따른 플라즈마 디스플레이 장치에 포함될 수 있는 플라즈마 디스플레이 패널의 크기는 특별히 제한되지는 않지만, 플라즈마 디스플레이 패널의 작은 경우에 서스테인 보드와 파워 서플라이 보드를 통합하는 것이 더욱 유리할 수 있다는 것을 고려하면, 본 발명에 따른 플라즈마 디스플레이 장치에 적용될 수 있는 플라즈마 디스플레이 패널은 유효 영역의 대각선의 길이가 40인치(inch)이하인 것이 바람직할 수 있다.
한편, 본 발명에 따라 서스테인 보드와 파워 서플라이 보드를 통합하게 되면 통합된 서스테인 보드의 면적이 다른 보드, 즉 스캔 보드, 데이터 보드 및 컨트롤 및 영상 처리 보드의 면적보다 넓어질 수 있다.
다음, 도 5a 내지 도 5b는 스캔 보드 및 서스테인 보드에 포함되는 구동 회로의 일례에 대해 설명하기 위한 도면이다.
도 5a를 살펴보면, 구동 회로는 서스테인 보드에 배치되는 제 1 부분(50)과 스캔 보드에 배치되는 제 2 부분(51)을 포함한다.
제 1 부분(50)은 Z서스테인 전압 스위치부(560, S7)와 Z하강 램프 스위치 부(580, S9)를 포함한다.
제 2 부분(51)은 서스테인 전압 스위치부(510, S3), 스캔 드라이브 집적회로부(500), 하강 램프 스위치부(520), 스캔 전압 공급부(540), 셋다운 스위치부(530), 바이어스 스위치부(570, S8), 제 1 ER(Energy Recovery) 스위치부(590, S10), 제 2 ER 스위치부(500, S11), 제 1 인덕터부(L1), 제 2 인덕터부(L2)를 더 포함할 수 있다. 아울러, 역전류의 발생을 방지하기 위한 제 1 다이오드부(D1) 및 제 2 다이오드부(D2)를 더 포함하는 것도 가능하다.
여기서, 바이어스 스위치부(S8)는 서브필드의 어드레스 기간에서 서스테인 전극에 서스테인 바이어스 신호를 공급하는 부분인데, 그 위치는 스캔 보드에 배치되는 제 2 부분(51)에 포함되어 있다.
이와 같이, 바이어스 스위치부(S8)를 제 2 부분(51)에 포함시키는 이유는 서스테인 보드와 파워 서플라이 보드가 통합되면 서스테인 보드의 면적이 과도하게 증가할 수 있는데, 여기에 바이어스 스위치부(S8) 마저 서스테인 보드에 포함시킨다면 서스테인 보드의 면적이 더욱 증가함으로써, 방열 프레임의 배면 공간의 활용도가 저하될 수 있기 때문이다.
이처럼, 바이어스 스위치부(S8)를 제 2 부분(51)에 포함되도록 하면 서스테인 바이어스 신호는 스캔 보드에서 출력되어 서스테인 보드로 전송된 이후에 서스테인 전극으로 공급되어야 한다. 이러한 경우의 일례가 도 5b에 나타나 있다.
도 5b를 살펴보면, 스캔 보드(310)로부터 서스테인 보드(300)에 이르는 신호 전송 라인이 배치되어 있다. 이 전송 라인을 통해 스캔 보드로부터 서스테인 보드 로 서스테인 바이어스 신호(Vzb)가 공급될 수 있다. 도 5b에서 서스테인 바이어스 신호(Vzb)의 전송 경로가 점선으로 표시되어 있다.
한편, 도 5a의 제 2 부분(51)에서 제 1 스위치부(S1)의 일단과 제 2 스위치부(S2)의 타단 사이에 스캔 드라이브 집적회로부(500)와 병렬 배치되는 완충 스위치부(550, S6)가 더 배치되는 것도 가능하다.
이러한 완충 스위치부(S6)는 스캔 드라이브 집적회로부(500)의 로드(Load)를 분산시켜 스캔 드라이브 집적회로부(500)의 부담을 줄여주고, 아울러 전기적 손상을 방지할 수 있다.
스캔 드라이브 집적회로부(500)는 제 1 스위치부(S1)와 제 2 스위치부(S2)를 포함하고, 제 1 스위치부(S1)의 타단과 제 2 스위치부(S2)의 일단 사이에서 플라즈마 디스플레이 패널의 스캔 전극(Y)과 연결된다.
서스테인 전압 스위치부(S3)는 제 1 경로 및 스캔 드라이브 집적회로부(500)를 거쳐 스캔 전극(Y)에 서스테인 전압(Vs)을 공급하고, 제 1 경로와 다른 제 2 경로 및 스캔 드라이브 집적회로부(500)를 거쳐 스캔 전극(Y)에 상승 램프 신호를 공급한다.
이를 위해, 서스테인 전압 스위치부(S3)는 ①제어 단자와 ②제어 단자를 포함하고, ①제어 단자에는 제 1 가변 저항부(VR1)가 배치될 수 있다.
①제어 단자에는 상승 램프 신호의 제어 신호가 공급되고, ②단자에는 서스테인 전압(Vs)의 제어 신호가 공급될 수 있다.
이러한, 서스테인 전압 제어 스위치부(S3)는 제 2 스위치부(S2)의 타단과 서 스테인 전압(Vs)을 공급하는 서스테인 전압원 사이에 배치될 수 있다.
여기서, 제 1 경로는 서스테인 전압원으로부터 서스테인 전압 스위치부(S3)와 제 3 노드(n3)를 경유하여 스캔 드라이브 집적회로부(500)의 제 2 스위치부(S2)에 이르는 경로이다.
제 2 경로는 서스테인 전압원으로부터 서스테인 전압 스위치부(S3), 제 3 노드(n3), 셋다운 스위치부(S5), 스캔 전압 공급부(540), 제 2 노드(n2)를 경유하여 스캔 드라이브 집적회로부(500)의 제 1 스위치부(S1)에 이르는 경로이다.
하강 램프 스위치부(S4)는 제 1, 2 경로와 다른 제 3 경로 및 스캔 드라이브 집적회로부(500)를 거쳐 스캔 전극(Y)에 그라운드 레벨(GND)의 전압을 공급하고, 제 1, 2, 3 경로와 다른 제 2 경로 및 스캔 드라이브 집적회로부(500)를 거쳐 스캔 전극(Y)에 하강 램프 신호를 공급한다.
이를 위해, 하강 램프 스위치부(S4)는 ③제어 단자와 ④제어 단자를 포함하고, ③제어 단자에는 제 2 가변 저항부(VR2)가 배치될 수 있다.
④제어 단자에는 그라운드 레벨(GND) 전압 제어 신호가 공급되고, ③제어 단자에는 하강 램프 제어 신호가 공급될 수 있다.
이러한, 하강 램프 스위치부(S4)는 제 1 스위치부(S1)의 일단과 접지 사이에 배치될 수 있다.
여기서, 제 3 경로는 제 1 스위치부(S1)로부터 제 2 노드(n2), 하강 램프 스위치부(S4)를 경유하여 접지에 이르는 경로이다.
제 4 경로는 제 2 스위치부(S2)로부터 제 3 노드(n3), 셋다운 스위치부(S5), 스캔 전압 공급부(540), 제 2 노드(n2) 및 하강 램프 스위치부(S4)를 경유하여 접지에 이르는 경로이다.
이러한, 제 4 경로는 제 2 경로와 스캔 전압 공급부(540)와 셋다운 스위치부(S5)를 공통 경유한다.
스캔 전압 공급부(540)는 정전압원으로서 스캔 전압(Vsc)을 공급한다. 이러한, 스캔 전압 공급부(540)는 제 1 스위치부(S1)의 일단과 제 2 스위치부(S2)의 타단 사이에서 스캔 드라이브 집적회로부(500)와 병렬 배치된다.
셋다운 스위치부(S5)는 스캔 전압 공급부(540)와 제 2 스위치부(S2)의 타단 사이에서 스캔 전압 공급부(540)와 직렬 배치될 수 있다.
이러한 셋다운 스위치부(S5)는 제어 단자에 제 3 가변 저항부(VR3)을 구비할 수 있다.
Z서스테인 전압 스위치부(S7)는 서스테인 전극(Z)에 서스테인 전압(Vs)을 공급할 수 있다.
이러한, Z서스테인 전압 제어 스위치부(S7)는 서스테인 전극(Z)과 서스테인 전압(Vs)을 공급하는 서스테인 전압원 사이에 배치될 수 있다.
Z하강 램프 스위치부(S9)는 서스테인 전극(Z)에 그라운드 레벨(GND)의 전압을 공급하고, 또한 하강 램프 신호를 공급할 수 있다.
이를 위해, Z하강 램프 스위치부(S9)는 ⑤제어 단자와 ⑥제어 단자를 포함하고, ⑤제어 단자에는 제 4 가변 저항부(VR4)가 배치될 수 있다.
⑥제어 단자에는 그라운드 레벨(GND) 전압 제어 신호가 공급되고, ⑤제어 단 자에는 하강 램프 제어 신호가 공급될 수 있다.
이러한, Z하강 램프 스위치부(S9)는 서스테인 전극(Z)과 접지 사이에 배치될 수 있다.
바이어스 스위치부(570, S8)는 서스테인 전극(Z)에 서스테인 바이어스 신호를 공급할 수 있다. 이러한 바이어스 스위치부(S8)는 바이어스 전압(Vzb)을 공급하는 바이어스 전압원과 서스테인 전극(Z) 사이에 배치될 수 있다.
제 1 ER 스위치부(S10)는 서스테인 전극(Z)의 전압을 스캔 전극(Y)으로 회수하여 공급할 수 있다.
제 2 ER 스위치부(S11)는 스캔 전극(Y)의 전압을 서스테인 전극(Z)으로 회수하여 공급할 수 있다.
이러한, 제 1 ER 스위치부(S10)와 제 2 ER 스위치부(S11)는 제 2 노드(n2)와 제 4 노드(n4) 사이에서 병렬 배치될 수 있다.
제 1 인덕터부(L1)는 서스테인 전극(Z)으로부터 회수되어 스캔 전극(Y)으로 공급되는 전압을 LC공진시킬 수 있다. 이러한 제 1 인덕터부(L1)는 제 2 노드(n2)와 제 1 ER 스위치부(S10)의 사이에 배치된다.
제 2 인덕터부(L2)는 스캔 전극(Y)으로부터 회수되어 서스테인 전극(Z)으로 공급되는 전압을 LC공진시킬 수 있다. 이러한 제 2 인덕터부(L2)는 제 2 노드(n2)와 제 2 ER 스위치부(S11)의 사이에 배치된다.
다음, 도 6a 내지 도 6m은 도 5a의 구동부의 동작의 일례에 대해 설명하기 위한 도면이다. 도 6a 내지 도 6m은 도 5a에 기재된 구동부의 동작의 일례를 나타 낸 것으로, 본 발명이 이에 한정되는 것은 아니고, 다양한 방법으로 동작할 수 있다.
이하에서는 도 6a에 도시된 구동 파형을 발생시키기 위한 도 5a의 구동부의 동작을 살펴보기로 한다.
먼저, 서브필드의 리셋 기간 이전의 프리 리셋 기간에서는 Z서스테인 전압 스위치부(S7)가 온되고, 또한 제 2 스위치부(S2), 셋다운 스위치부(S5), 하강 램프 스위치부(S4)가 온된다.
그러면, 도 6b에서와 같이 서스테인 전압원이 공급하는 서스테인 전압(Vs)이 Z서스테인 전압 스위치부(S7)를 거쳐 서스테인 전극(Z)으로 공급된다. 이에 따라, 서스테인 전극(Z)에는 제 17 전압(V17)을 갖는 제 1 서스테인 바이어스 신호가 공급될 수 있다. 여기서, 제 17 전압(V17)은 서스테인 전압(Vs)인 것이 바람직하다.
이때, 하강 램프 스위치부(S4)에는 ③제어 단자로 하강 램프 제어 신호가 공급되고, 제 2 스위치부(S2), 셋다운 스위치부(S5), 스캔 전압 공급부(540), 제 2 노드(n2), 하강 램프 스위치부(S4)를 거쳐 접지로 향하는 경로, 즉 제 4 경로가 형성된다.
그러면, ③제어 단자에 배치된 제 2 가변 저항부(VR2)에 의해 하강 램프 스위치부(S4)의 채널(Channel) 폭이 조절되고, 아울러 스캔 전압 공급부(540)가 공급하는 스캔 전압(Vsc)의 방향이 접지에서 바라볼 때 마이너스(-) 전압이 되면서 스캔 전극(Y)의 전압은 제 5 전압(V5)부터 제 6 전압(V6)까지 점진적으로 하강할 수 있다. 즉, 스캔 전극(Y)으로 제 1 하강 램프 신호가 공급될 수 있다.
이러한 프리 리셋 기간에서는 방전 셀 내에서 프리 암방전이 발생하고, 이러한 프리 암방전에 의해 방전 셀 내에 벽 전하들이 쌓일 수 있게 된다.
이와 같이, 프리 리셋 기간에서 방전 셀 내에 벽 전하들이 쌓이게 되면, 이후의 리셋 기간에서 리셋 방전이 더욱 안정될 수 있다. 또한, 리셋 기간에서 공급되는 리셋 신호의 전압의 크기를 낮추더라도 방전 셀 내에서의 벽 전하의 상태를 충분히 고르고 안정되게 할 수 있다.
이후, 제 1 스위치부(S1)가 턴온되고, 제 2 스위치부(S2)와 셋다운 스위치부(S5)가 턴오프된다.
이때, 하강 램프 스위치부(S4)에는 ④제어 단자로 그라운드 레벨(GND) 전압 제어 신호가 공급되고, 제 1 스위치부(S1), 제 2 노드(n2), 하강 램프 스위치부(S4)를 지나 접지로 향하는 경로, 즉 제 3 경로가 형성된다.
그러면, 도 6c와 같이 그라운드 레벨(GND)의 전압이 하강 램프 스위치부(S4)를 거쳐 스캔 전극(Y)으로 공급됨으로써, 스캔 전극(Y)의 전압이 제 1 전압(V1), 즉 그라운드 레벨(GND)의 전압으로 상승한다.
이때, 완충 스위치부(S6)가 온되는 경우에는 완충 스위치부(S6)와 제 2 스위치부(S2)의 바디 다이오드(Body Diode)를 거쳐 스캔 전극(Y)으로 향하는 전압 공급 경로가 형성될 수 있다. 그러면, 제 1 스위치부(S1)에 걸리는 로드의 일부가 완충 스위치부(S6)로 분산될 수 있고, 이에 따라 제 1 스위치부(S1)에서 열발생을 저감시킬 수 있다.
이러한 완충 스위치부(S6)를 경유하는 전압 공급 경로를 가는 실선으로 표시 하였다. 이하에서는 완충 스위치부(S6)의 동작에 대한 설명을 생략하기로 한다.
이후, 하강 램프 스위치부(S4)가 턴오프되고, 제 1 ER 스위치부(S10)가 턴온될 수 있다.
그러면, 도 6d와 같이 서스테인 전극(Z)의 전압이 회수되어 스캔 전극(Y)으로 공급된다. 이때, 제 1 인덕터부(L1)에 의해 공진이 발생하여 스캔 전극(Y)의 전압은 LC공진에 의해 상승할 수 있다. 예를 들면, 스캔 전극(Y)의 전압은 제 1 전압(V1)부터 제 2 전압(V2)까지 LC 공진을 통해 상승할 수 있다. 여기서, 제 1 전압(V1)은 그라운드 레벨(GND)의 전압이고, 제 2 전압(V2)은 서스테인 전압(Vs)인 것이 바람직하다.
이후, 제 1 ER 스위치부(S10)가 턴오프되고, 서스테인 전압 스위치부(S3)가 턴온될 수 있다.
그러면, 도 6e와 같이 서스테인 전압원이 공급하는 서스테인 전압(Vs)이 서스테인 전압 스위치부(S3)를 거쳐 스캔 전극(Y)으로 공급되고, 이에 따라 스캔 전극(Y)의 전압은 제 2 전압(V2)을 유지할 수 있다.
이후, Z서스테인 전압 스위치부(S7)와 제 2 스위치부(S2)가 턴오프되고, Z하강 램프 스위치부(S9), 제 1 스위치부(S1) 및 셋다운 스위치부(S5)가 턴온될 수 있다.
그러면, 다음 도 6f와 같이 스캔 전극(Y)의 전압은 제 2 전압(V2)부터 제 3 전압(V3)까지 점진적으로 상승할 수 있다. 즉, 스캔 전극(Y)으로 제 1 상승 램프 신호가 공급되는 것이다.
이때, Z하강 램프 스위치부(S9)에는 ⑤제어 단자로 하강 램프 제어 신호가 공급되고, 제 4 노드(n4), Z하강 램프 스위치부(S9)를 경유하는 경로가 형성된다.
그러면, ⑤제어 단자에 배치된 제 4 가변 저항부(VR4)에 의해 Z하강 램프 스위치부(S9)의 채널 폭이 조절되어 서스테인 전극(Y)의 전압은 제 17 전압(V17)부터 제 18 전압(V18)까지 점진적으로 하강할 수 있다. 즉, 서스테인 전극(Z)으로 제 5 하강 램프 신호가 공급될 수 있다.
여기서, 제 3 전압(V3)은 서스테인 전압(Vs)과 스캔 전압(Vsc)의 합이다.
이후, 제 1 스위치부(S1)와 셋다운 스위치부(S5)가 턴오프될 수 있다. 그러면, 도 6g와 같이 스캔 전극(Y)의 전압이 제 4 전압(V4)까지 하강할 수 있다. 여기서, 제 4 전압(V4)은 서스테인 전압(Vs)인 것이 바람직하다.
이후, Z하강 램프 스위치부(S9), 서스테인 전압 스위치부(S3) 및 제 2 스위치부(S2)가 턴오프되고, 제 1 스위치부(S1)와 제 2 ER 스위치부(S11)이 턴온될 수 있다.
그러면, 도 6h와 같이 스캔 전극(Y)의 전압이 회수되어 서스테인 전극(Z)으로 공급된다. 이때, 제 2 인덕터부(L2)에 의해 공진이 발생하여 서스테인 전극(Z)의 전압은 LC공진에 의해 상승할 수 있다. 예를 들면, 서스테인 전극(Z)의 전압은 제 18 전압(V18)부터 제 19 전압(V19)까지 LC 공진을 통해 상승할 수 있다. 여기서, 제 18 전압(V18)은 그라운드 레벨(GND)의 전압이고, 제 19 전압(V19)은 서스테인 전압(Vs)인 것이 바람직하다.
이후, 제 2 ER 스위치부(S11)가 턴오프되고, Z서스테인 전압 스위치부(S7), 하강 램프 스위치부(S4)가 턴온될 수 있다. 그러면, 스캔 전극(Y)의 전압은 그라운드 레벨(GND)의 전압이 되고, 서스테인 전극(Z)에는 제 19 전압(V19), 바람직하게는 서스테인 전압(Vs)을 유지하는 제 2 서스테인 바이어스 신호가 공급된다.
이러한 경우는 앞선 도 6c의 경우와 실질적으로 동일하다.
이후, 제 1 스위치부(S1)가 턴오프되고, 제 2 스위치부(S2)와 셋다운 스위치부(S5)가 턴온된다. 그러면, 스캔 전극(Y)에는 제 5 전압(V5)부터 제 6 전압(V6)까지 점진적으로 하강하는 제 2 하강 램프 신호가 공급된다.
이후, 제 1 스위치부(S1)가 턴온되고, 제 2 스위치부(S2)와 셋다운 스위치부(S5) 턴오프된다. 그러면, 스캔 전극(Y)의 전압은 제 6 전압(V6)부터 제 7 전압(V7)까지 상승한다.
이후, 제 2 셋업 기간에서는 앞서 설명한 제 1 셋업 기간에서와 실질적으로 동일하여 중복되는 설명은 생략하기로 한다.
제 2 리셋 기간의 제 2 셋다운 기간에서는 Z서스테인 전압 스위치부(S7), 제 1 스위치부(S1), 하강 램프 스위치부(S4)가 온 상태이다.
그러면, 서스테인 전극(Z)에는 제 22 전압(V22)이 공급된다. 여기서, 제 22 전압(V22)은 서스테인 전압(Vs)인 것이 바람직하다.
아울러, 스캔 전극(Y)에는 제 11 전압(V11)이 공급된다. 여기서, 제 11 전압(V11)은 그라운드 레벨(GND)인 것이 바람직하다.
이후, Z서스테인 전압 스위치부(S7)와 제 1 스위치부(S1)가 턴오프되고, 바이어스 스위치부(S8), 제 2 스위치부(S2) 및 셋다운 스위치부(S5)가 턴온된다.
그러면, 다음 도 6i와 같이 서스테인 전극(Z)에는 제 23 전압(V23)을 갖는 제 3 서스테인 바이어스 신호가 공급되고, 스캔 전극(Y)에는 전압이 제 11 전압(V11)에서 제 12 전압(V12)까지 점진적으로 하강하는 제 3 하강 램프 신호가 공급될 수 있다.
이후, 어드레스 기간에서는 도 6j와 같이 제 1 스위치부(S1)가 턴온된 상태를 유지하다가, 제 2 스위치부(S2) 및 셋다운 스위치부(S5)가 순간적으로 턴온된다. 그러면, 스캔 전극(Y)에 스캔 바이어스 신호가 공급되고, 아울러 스캔 바이어스 신호로부터 하강하는 스캔 신호(scan)가 공급될 수 있다.
여기서, 스캔 바이어스 신호의 전압은 그라운드 레벨(GND)의 전압과 실질적으로 동일하고, 또한 스캔 신호(Scan)의 전압의 크기는 스캔 전압(Vsc)과 실질적으로 동일하다.
한편, 이러한 스캔 신호에 대응되게 어드레스 전극(X)에는 데이터 신호(data)가 공급될 수 있다.
그러면, 방전 셀 내에서는 스캔 신호와 데이터 신호에 의해 어드레스 방전이 발생한다.
이후, Z서스테인 전압 스위치부(S7)가 턴온되고, 제 1 스위치부(S1)와 하강 램프 스위치부(S4) 턴온된다.
그러면, 도 6k와 같이 서스테인 전극(Z)의 전압은 제 23 전압(V23)에서 제 24 전압(V24)까지 상승할 수 있다.
이후, 서스테인 기간에서는 Z서스테인 전압 스위치부(S7), 바이어스 스위치 부(S8), 제 1 스위치부(S1) 및 하강 램프 스위치부(S4)가 턴오프되고, 제 2 스위치부(S2)와 제 1 ER 스위치부(S10)이 턴온될 수 있다.
그러면, 도 6ℓ과 같이 스캔 전극(Y)의 전압이 서스테인 전압(Vs)까지 상승한다.
이후, 제 1 ER 스위치부(S10)가 턴오프되고, Z하강 램프 스위치부(S9)와 서스테인 전압 스위치부(S3)가 턴온될 수 있다.
그러면, 스캔 전극(Y)은 서스테인 전압(Vs)을 유지하고, 서스테인 전극(Z)의 전압은 그라운드 레벨(GND)의 전압까지 하강한다.
이후, 서스테인 기간에서는 Z하강 램프 스위치부(S7), 서스테인 전압 스위치부(S3) 및 제 2 스위치부(S2)가 턴오프되고, 제 1 스위치부(S1)와 제 2 ER 스위치부(S11)가 턴온될 수 있다.
그러면, 스캔 전극(Y)의 전압은 그라운드 레벨(GND)의 전압으로 하강하고, 서스테인 전극(Z)의 전압은 그라운드 레벨(GND)에서 서스테인 전압(Vs)까지 상승한다.
이러한 서스테인 기간에서는 스캔 전극(Y)과 서스테인 전극(Z) 사이에서 서스테인 방전이 발생한다. 여기서는, 어드레스 기간에서 어드레스 방전이 발생한 방전 셀 내에서만 서스테인 방전이 발생하고, 그 이외의 방전 셀 에서는 서스테인 방전이 발생하지 않을 수 있다.
한편, 서스테인 기간의 끝단에서는 Z하강 램프 스위치부(S9), 하강 램프 스위치부(S4) 및 제 1 스위치부(S1)가 턴온 상태일 수 있다.
그러면, 도 6m과 같이 스캔 전극(Y)에는 제 14 전압(V14)에서 제 15 전압(V15)까지 전압이 점진적으로 하강하는 제 4 하강 램프 신호가 공급된 이후에, 전압이 제 14 전압(V14)으로 유지될 수 있다.
또한, 서스테인 전극(Z)에 공급되는 마지막 서스테인 신호(SUSL)의 끝단에서 전압이 서스테인 전압(Vs)에서부터 점진적으로 하강하는 제 7 하강 램프 신호가 서스테인 전극(Z)으로 공급될 수 있다.
이상에서 상세히 설명한 바와 같은 방법으로 도 5a의 구동부를 동작시키게 되면, 구동부에 사용되는 스위칭 소자의 개수를 줄여도 안정적인 구동이 가능할 수 있다. 이에 따라 제조 단가를 저감시킬 수 있다.
이와 같이, 상술한 본 발명의 기술적 구성은 본 발명이 속하는 기술분야의 당업자가 본 발명의 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.
그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 전술한 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명에 따른 플라즈마 디스플레이 장치는 서스테인 보드에 파워 서플라이 유닛을 포함시켜, 서스테인 보드가 다른 보드에 전원을 공급함으로써, 구동 보드의 전체 개수를 줄이고, 제조 단가를 저감시키는 효과가 있다.
또한, 본 발명에 따른 플라즈마 디스플레이 장치는 방열 프레임의 배면 공간의 활용도를 높일 수 있는 효과가 있다.

Claims (12)

  1. 서로 나란한 스캔 전극과 서스테인 전극 및 상기 스캔 전극과 서스테인 전극에 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널;
    상기 플라즈마 디스플레이 패널의 배면에 배치되는 방열 프레임; 및
    상기 방열 프레임의 배면에 배치되는 구동부;
    를 포함하고,
    상기 구동부는
    상기 스캔 전극에 구동 신호를 공급하는 스캔 보드;
    상기 어드레스 전극에 구동 신호를 공급하는 데이터 보드;
    상기 서스테인 전극에 구동 신호를 공급하는 서스테인 보드; 및
    입력되는 영상 신호를 신호 처리하는 컨트롤 및 영상 처리 보드;
    를 포함하고,
    상기 데이터 보드, 서스테인 보드, 컨트롤 및 영상 처리 보드의 전원을 상기 서스테인 보드에서 공급하는 플라즈마 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 컨트롤 및 영상 처리 보드는 입력되는 영상 신호를 역감마(Reverse Gamma) 보정, 하프톤(Half tone) 보정 및 서브필드 맵핑(Subfield Mapping)하여 출력하는 플라즈마 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 구동부는 서브필드의 어드레스 기간에서 상기 서스테인 전극에 서스테인 바이어스 신호를 공급하고,
    상기 서스테인 바이어스 신호는 상기 스캔 보드에서 출력되어 상기 서스테인 보드로 전송된 이후에 상기 서스테인 전극으로 공급되는 플라즈마 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 플라즈마 디스플레이 패널의 유효 영역의 대각선의 길이는 40인치(inch)이하인 플라즈마 디스플레이 장치.
  5. 제 1 항에 있어서,
    상기 서스테인 보드의 면적이 상기 스캔 보드, 데이터 보드 및 컨트롤 및 영상 처리 보드의 면적보다 넓은 플라즈마 디스플레이 장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 서로 나란한 스캔 전극과 서스테인 전극 및 상기 스캔 전극과 서스테인 전극에 교차하는 어드레스 전극을 포함하는 플라즈마 디스플레이 패널;
    상기 플라즈마 디스플레이 패널의 배면에 배치되는 방열 프레임; 및
    상기 방열 프레임의 배면에 배치되며, 상기 서스테인 전극에 구동 신호를 공급하고, 파워 서플라이 유닛(Power Supply Unit : PSU)을 포함하는 서스테인 보드;
    를 포함하는 플라즈마 디스플레이 장치.
  10. 제 9 항에 있어서,
    상기 방열 프레임의 배면에는
    상기 스캔 전극에 구동 신호를 공급하는 스캔 보드;
    상기 어드레스 전극에 구동 신호를 공급하는 데이터 보드; 및
    입력되는 영상 신호를 신호 처리하는 컨트롤 및 영상 처리 보드;
    가 더 배치되고,
    상기 서스테인 보드의 면적이 상기 스캔 보드, 데이터 보드 및 컨트롤 및 영상 처리 보드의 면적보다 넓은 플라즈마 디스플레이 장치.
  11. 제 9 항에 있어서,
    서브필드의 어드레스 기간에서 상기 서스테인 전극에 서스테인 바이어스 신호를 공급되고,
    상기 서스테인 바이어스 신호는 상기 스캔 보드에서 출력되어 상기 서스테인 보드로 전송된 이후에 상기 서스테인 전극으로 공급되는 플라즈마 디스플레이 장치.
  12. 제 9 항에 있어서,
    상기 플라즈마 디스플레이 패널의 유효 영역의 대각선의 길이는 40인치(inch)이하인 플라즈마 디스플레이 장치.
KR1020070025260A 2007-03-14 2007-03-14 플라즈마 디스플레이 장치 KR100857065B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070025260A KR100857065B1 (ko) 2007-03-14 2007-03-14 플라즈마 디스플레이 장치
CNA2008100024547A CN101202009A (zh) 2007-03-14 2008-01-03 等离子显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070025260A KR100857065B1 (ko) 2007-03-14 2007-03-14 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR100857065B1 true KR100857065B1 (ko) 2008-09-05

Family

ID=39517153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070025260A KR100857065B1 (ko) 2007-03-14 2007-03-14 플라즈마 디스플레이 장치

Country Status (2)

Country Link
KR (1) KR100857065B1 (ko)
CN (1) CN101202009A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110110550A (ko) * 2010-04-01 2011-10-07 엘지전자 주식회사 디스플레이 장치, 플라즈마 디스플레이 장치, 멀티 디스플레이 장치 및 멀티 플라즈마 디스플레이 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030044391A (ko) * 2001-11-29 2003-06-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 서스테인펄스 발생장치
KR20040083186A (ko) * 2003-03-21 2004-10-01 엘지전자 주식회사 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치
KR20060124040A (ko) * 2005-05-30 2006-12-05 삼성에스디아이 주식회사 플라즈마 표시장치 및 플라즈마 표시장치용 회로 기판
KR20070016026A (ko) * 2005-08-02 2007-02-07 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR20070028842A (ko) * 2005-09-08 2007-03-13 엘지전자 주식회사 직류/직류 컨버터를 통합한 플라즈마 디스플레이 패널의유지 전극 구동 장치 및 유지 전극 구동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030044391A (ko) * 2001-11-29 2003-06-09 엘지전자 주식회사 플라즈마 디스플레이 패널의 서스테인펄스 발생장치
KR20040083186A (ko) * 2003-03-21 2004-10-01 엘지전자 주식회사 플라즈마 디스플레이 패널의 서스테인 펄스 발생장치
KR20060124040A (ko) * 2005-05-30 2006-12-05 삼성에스디아이 주식회사 플라즈마 표시장치 및 플라즈마 표시장치용 회로 기판
KR20070016026A (ko) * 2005-08-02 2007-02-07 삼성에스디아이 주식회사 플라즈마 디스플레이 장치
KR20070028842A (ko) * 2005-09-08 2007-03-13 엘지전자 주식회사 직류/직류 컨버터를 통합한 플라즈마 디스플레이 패널의유지 전극 구동 장치 및 유지 전극 구동 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110110550A (ko) * 2010-04-01 2011-10-07 엘지전자 주식회사 디스플레이 장치, 플라즈마 디스플레이 장치, 멀티 디스플레이 장치 및 멀티 플라즈마 디스플레이 장치
KR101666915B1 (ko) 2010-04-01 2016-10-17 엘지전자 주식회사 디스플레이 장치, 플라즈마 디스플레이 장치, 멀티 디스플레이 장치 및 멀티 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
CN101202009A (zh) 2008-06-18

Similar Documents

Publication Publication Date Title
KR100857065B1 (ko) 플라즈마 디스플레이 장치
KR20080114011A (ko) 플라즈마 디스플레이 장치
KR100730153B1 (ko) 디스플레이 패널의 전력회수장치 및 이를 구비하는디스플레이 패널의 구동장치
US8026907B2 (en) Plasma display device
KR101666915B1 (ko) 디스플레이 장치, 플라즈마 디스플레이 장치, 멀티 디스플레이 장치 및 멀티 플라즈마 디스플레이 장치
US20110273481A1 (en) Plasma display device and driving method of plasma display panel
KR100492186B1 (ko) 플라즈마 디스플레이 패널
KR100862557B1 (ko) 플라즈마 디스플레이 장치
KR100741077B1 (ko) 디스플레이 패널의 구동장치
KR100844835B1 (ko) 플라즈마 디스플레이 장치
KR100612366B1 (ko) 플라즈마 디스플레이 패널
US8044889B2 (en) Plasma display device
KR100632211B1 (ko) 게이트 전류 특성이 개선된 플라즈마 디스플레이 패널의구동 장치
KR100811524B1 (ko) 플라즈마 디스플레이 장치
US8081173B2 (en) Plasma display device
KR20080084096A (ko) 플라즈마 디스플레이 장치
US20080297447A1 (en) Display device
KR100599620B1 (ko) 플라즈마 디스플레이 패널
KR100659111B1 (ko) 디스플레이 패널의 구동장치
KR100811549B1 (ko) 플라즈마 디스플레이 장치
US20090153440A1 (en) Plasma display device
JP3764897B2 (ja) プラズマディスプレイパネルの駆動方法
KR100820631B1 (ko) 플라즈마 디스플레이 장치
KR100806312B1 (ko) 플라즈마 디스플레이 장치
KR100708744B1 (ko) 디스플레이 패널의 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee