KR100563468B1 - 플라즈마 디스플레이 패널의 구동방법 - Google Patents

Abstract

본 발명은 동작마진을 확보하여 오방전을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 한 프레임이 다수의 서브필드들로 나누어지고, 각각의 서브필드들이 리셋기간, 어드레스기간 및 서스테인기간으로 나누어져 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 서스테인기간에 스캔전극들 및 서스테인전극들에 교번적으로 서스테인펄스를 인가하는 단계와; 상기 서스테인전극들에 상기 서스테인펄스가 마지막으로 인가된 직후 상기 스캔전극들에 일정시간 동안 정극성의 제 1 전압을 인가하는 단계와; 상기 스캔전극들에 상기 제 1 전압이 인가되는 동안 정극성의 제 2 전압을 어드레스전극들에 인가하는 단계와; 상기 제 1 전압 보다 소정시간 늦게 상기 서스테인전극들에 정극성의 제 3 전압을 인가하는 단계를 포함한다.

Description

플라즈마 디스플레이 패널의 구동방법{METHOD OF DRIVING PLASMA DISPLAY PANEL}

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도이다.

도 2는 한 프레임 휘도 가중치의 일례를 나타내는 도면이다.

도 3은 종래의 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.

도 4는 본 발명의 제 1 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.

도 5는 도 4에 도시된 서스테인펄스가 스캔전극들에 인가되었을 때 온셀 및 오프셀들의 벽전압 위치를 나타내는 도면이다.

도 6은 도 4에 도시된 정극성의 서스테인전압이 스캔전극들에 인가되었을 때 온셀들의 셀전압이 이동하는 모습을 나타내는 도면이다.

도 7은 도 4에 도시된 정극성의 서스테인전압이 스캔전극들에 인가되었을 때 온셀들의 벽전압이 이동하는 모습을 나타내는 도면이다.

도 8은 도 4에 도시된 정극성의 서스테인전압이 서스테인전극들에 인가되었 을 때 온셀들의 셀전압이 이동하는 모습을 나타내는 도면이다.

도 9는 도 4에 도시된 정극성의 서스테인전압이 서스테인전극들에 인가되었을 때 온셀들의 벽전압이 이동하는 모습을 나타내는 도면이다.

도 10은 본 발명의 제 2 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.

도 11은 도 10에 도시된 정극성의 데이터전압이 어드레스전극들에 인가되었을 때 온셀들의 셀전압이 이동하는 모습을 나타내는 도면이다.

도 12는 도 10에 도시된 정극성의 데이터전압이 어드레스전극들에 인가되었을 때 온셀들의 벽전압이 이동하는 모습을 나타내는 도면이다.

도 13은 도 10에 도시된 온셀제어펄스가 서스테인전극들에 인가되었을 때 온셀들의 셀전압이 이동하는 모습을 나타내는 도면이다.

도 14는 도 10에 도시된 온셀제어펄스가 서스테인전극들에 인가되었을 때 온셀들의 벽전압이 이동하는 모습을 나타내는 도면이다.

도 15는 도 10에 도시된 하강 램프파형이 스캔전극들에 인가되었을 때 온셀들의 벽전압이 이동하는 모습을 나타내는 도면이다.

도 16은 본 발명의 제 3 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.

도 17은 본 발명의 제 4 실시 예에 따른 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 상부기판 12Y,12Z : 투명전극

13Y,13Z : 버스전극 14,22 : 유전체층

16 : 보호막 18 : 하부기판

24 : 격벽 26 : 형광체층

본 발명은 플라즈마 디스플레이 패널에 관한 것으로, 특히 동작마진을 확보하여 오방전을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법에 관한 것이다.

플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 함)은 He+Xe, Ne+Xe 또는 He+Xe+Ne 등의 불활성 혼합가스의 방전 시 발생하는 147nm의 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다. 특히, 3전극 교류 면방전형 PDP는 방전 시 표면에 벽전하가 축적되며 방전에 의해 발생되는 스퍼터링으로부터 전극들을 보호하기 때문에 저전압 구동과 장수명의 장점을 가진다.

도 1은 일반적인 3전극 교류 면방전형 PDP의 방전셀을 나타내는 사시도이다.

도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(X)을 구비한다. 스캔전극(Y)과 서스테인전극(Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다.

투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide : ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다. 스캔전극(Y)과 서스테인전극(Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전 시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전 시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.

어드레스전극(X)이 형성된 하부기판(18) 상에는 하부 유전체층(22), 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전 시 발생된 자외선에 의해 여기 되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방 전공간에는 불활성 혼합가스가 주입된다.

이러한, PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 리셋기간과, 주사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다.

여기서, 리셋기간은 상승램프파형이 인가되는 셋업기간과 하강램프파형이 인가되는 셋다운 기간으로 나뉘어진다. 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 전술한 바와 같이, 리셋기간, 어드레스기간 및 서스테인기간으로 나누어지게 된다. 각 서브필드의 리셋기간과 어드레스기간은 각 서브필드마다 동일한 반면에 서스테인기간은 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.

도 3은 각각의 서브필드에 인가되는 PDP의 구동파형도이다.

도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.

리셋기간에 있어서, 셋업기간에는 모든 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전(셋업방전)이 일어나게 되어 셀들 내에 벽전하가 생성된다. 셋다운기간에는 상승 램프파형(Ramp-up)이 인가된 후, 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성(+) 전압에서 떨어지는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스방전에 필요한 벽전하를 균일하게 잔류시키게 된다.

어드레스기간에는 부극성(-) 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성(+)의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 리셋기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.

한편, 셋다운기간과 어드레스기간 동안에 서스테인전극들(Z)에는 정극성(+)의 서스테인전압(Vs)이 인가된다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면, 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 서스테인전극(Z)에 인가되어 셀 내의 벽전하를 소거시키게 된다.

그러나, 이와 같은 종래의 PDP 구동방법에서는 각각의 서브필드 마다 높은 전압값을 가지는 상승 램프파형(Ramp-up)이 스캔전극들(Y)에 인가되어야 하기 때문에 많은 전력이 소모되게 된다. 또한, 리셋기간 동안 스캔전극(Y)에 인가되는 상승 램프파형(Ramp-up)에 의해 많은 빛이 발생되어 콘트라스트가 저하되는 문제가 있다.

따라서, 본 발명의 목적은 소비전력을 저감시킴과 아울러 콘트라스트를 향상시킬 수 있도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는데 있다.

본 발명의 다른 목적은 동작마진을 확보하여 오방전을 방지할 수 있도록 한 플라즈마 디스플레이 패널의 구동방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 한 프레임이 다수의 서브필드들로 나누어지고, 각각의 서브필드들이 리셋기간, 어드레스기간 및 서스테인기간으로 나누어져 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서, 상기 서스테인기간에 스캔전극들 및 서스테인전극들에 교번적으로 서스테인펄스를 인가하는 단계와; 상기 서스테인전극들에 상기 서스테인펄스가 마지막으로 인가된 직후 상기 스캔전극들에 일정시간 동안 정극성의 제 1 전압을 인가하는 단계와; 상기 스캔전극들에 상기 제 1 전압이 인가되는 동안 정 극성의 제 2 전압을 어드레스전극들에 인가하는 단계와; 상기 제 1 전압 보다 소정시간 늦게 상기 서스테인전극들에 정극성의 제 3 전압을 인가하는 단계를 포함한다.

본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 상기 프레임의 첫 번째 서브필드의 리셋기간에 상기 스캔전극들에 상승 램프파형과 하강 램프파형을 순차적으로 인가하는 단계와, 상기 스캔전극들에 상기 하강 램프파형이 인가되는 동안 상기 제 1 전압 보다 낮은 전압값을 갖는 정극성의 제 4 전압을 상기 서스테인전극들에 인가하는 단계를 더 포함한다.

상기 제 1 전압은 상기 서스테인기간이 끝나는 시점까지 상기 스캔전극들에 인가되는 것을 특징으로 한다.

상기 제 1 및 제 3 전압은 서스테인전압인 것을 특징으로 한다.

상기 제 2 전압은 상기 제 1 전압이 스캔전극들에 인가되는 시점부터 상기 서스테인기간이 끝나는 시점까지 상기 어드레스전극들에 인가되는 것을 특징으로 한다.

상기 제 2 전압은 데이터전압값과 동일한 것을 특징으로 한다.

상기 제 3 전압은 이전 서브필드의 서스테인기간부터 다음 서브필드의 리셋기간까지 상기 서스테인전극들에 인가되는 것을 특징으로 한다.

상기 제 3 전압은 상기 서스테인기간이 끝나는 시점까지 상기 서스테인전극들에 인가되는 것을 특징으로 한다.

본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 상기 프레임의 첫 번째 서브필드를 제외한 나머지 서브필드의 리셋기간에 상기 스캔전극들에 상기 하강 램프파형을 인가하는 단계를 더 포함한다.

본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 상기 첫 번째 서브필드에서 상기 스캔전극들에 상기 상승 램프파형이 인가되는 동안 상기 어드레스전극들에 제 2 전압을 인가하는 단계를 더 포함한다.

본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 서스테인전극에 인가되는 전압을 나타내는 Z축, 상기 Z축과 직교하고 어드레스전극에 인가되는 전압을 나타내는 X축 및 상기 Z축과 X축이 교차하는 원점을 지나며 상기 Z축과 X축이 이루는 직교좌표의 1사분면과 3사분면에서 존재하는 Y축과, 상기 어드레스전극과 스캔전극간에 방전이 개시되는 전압, 상기 어드레스전극과 서스테인전극간에 방전이 개시되는 전압, 상기 스캔전극과 서스테인전극간에 방전이 개시되는 전압, 상기 스캔전극과 어드레스전극간에 방전이 개시되는 전압, 상기 서스테인전극과 어드레스전극간에 방전이 개시되는 전압 및 상기 서스테인전극과 스캔전극간에 방전이 개시되는 전압만큼의 길이로 상기 X, Y 및 Z 좌표 상에 폐영역으로 정해지는 비방전영역 및 상기 비방전영역 외부의 개구영역으로 정해지는 방전영역을 포함하고 초기화기간에 오프셀이 위치하는 상기 X축의 어느 한 지점에 온셀들이 수렴되는 상기 X축의 어느 한 지점과 상기 1사분면에 위치한 상기 어드레스전극과 스캔전극간에 방전이 개시되는 전압의 두 지점에 의해 상기 1사분면의 비방전영역에 폐영역으로 정해지는 오프셀 수렴지역을 포함하는 전압커브를 이용하여 스캔전극, 서스테인전극 및 어드레스전극을 구비한 플라즈마 디스플레이 패널의 구동방법에 있어서, 서스테 인기간 동안 상기 서스테인전극들에 서스테인펄스가 마지막으로 인가된 직후 정극성의 서스테인전압을 상기 스캔전극들에 인가하여 상기 3사분면의 비방전영역에 존재하는 온셀들의 벽전압을 상기 1사분면의 비방전영역에 포함된 제 1 비방전위치로 이동시키는 단계와; 정극성의 데이터전압을 상기 어드레스전극에 인가하여 상기 제 1 비방전위치에 존재하는 온셀들의 벽전압을 상기 1사분면의 비방전영역에 포함된 제 2 비방전위치로 이동시키는 단계와; 상기 정극성의 서스테인전압 보다 소정시간 늦게 상기 정극성의 서스테인전압을 상기 서스테인전극들에 인가하여 상기 제 2 비방전위치에 존재하는 온셀들의 벽전압을 상기 오프셀 수렴지역 내부에 포함된 제 3 비방전위치로 이동시키는 단계를 포함한다.

본 발명에 따른 플라즈마 디스플레이 패널의 구동방법은 서스테인전극에 인가되는 전압을 나타내는 Z축, 상기 Z축과 직교하고 어드레스전극에 인가되는 전압을 나타내는 X축 및 상기 Z축과 X축이 교차하는 원점을 지나며 상기 Z축과 X축이 이루는 직교좌표의 1사분면과 3사분면에서 존재하는 Y축과, 상기 어드레스전극과 스캔전극간에 방전이 개시되는 전압, 상기 어드레스전극과 서스테인전극간에 방전이 개시되는 전압, 상기 스캔전극과 서스테인전극간에 방전이 개시되는 전압, 상기 스캔전극과 어드레스전극간에 방전이 개시되는 전압, 상기 서스테인전극과 어드레스전극간에 방전이 개시되는 전압 및 상기 서스테인전극과 스캔전극간에 방전이 개시되는 전압만큼의 길이로 상기 X, Y 및 Z 좌표 상에 폐영역으로 정해지는 비방전영역 및 상기 비방전영역 외부의 개구영역으로 정해지는 방전영역을 포함하고 초기화기간에 오프셀이 위치하는 상기 X축의 어느 한 지점에 온셀들이 수렴되는 상기 X 축의 어느 한 지점과 상기 1사분면에 위치한 상기 어드레스전극과 스캔전극간에 방전이 개시되는 전압의 두 지점에 의해 상기 1사분면의 비방전영역에 폐영역으로 정해지는 오프셀 수렴지역을 포함하는 전압커브를 이용하여 스캔전극, 서스테인전극 및 어드레스전극을 구비한 플라즈마 디스플레이 패널의 구동방법에 있어서, 서스테인기간 동안 상기 서스테인전극들에 제 1 서스테인펄스가 마지막으로 인가된 직후 상기 제 1 서스테인펄스의 폭 보다 큰 제 2 서스테인펄스를 상기 스캔전극들에 인가하여 상기 상기 3사분면의 비방전영역에 존재하는 온셀들의 벽전압을 상기 1사분면의 비방전영역에 포함된 제 1 비방전위치로 이동시키는 단계와; 상기 어드레스전극에 정극성의 데이터전압을 인가하여 상기 제 1 비방전위치에 존재하는 온셀들의 벽전압을 상기 1사분면의 비방전영역에 포함된 제 2 비방전위치로 이동시키는 단계와; 상기 제 2 서스테인펄스 보다 소정시간 늦게 상기 서스테인전압레벨을 갖는 온셀제어펄스를 상기 서스테인전극들에 인가하여 상기 제 2 비방전위치에 존재하는 온셀들의 벽전압을 상기 오프셀 수렴지역 내부에 포함된 제 3 비방전위치로 이동시키는 단계를 포함한다.

상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하 도 4 내지 도 17을 참조하여 본 발명의 바람직한 실시 예에 대하여 설명하기로 한다.

도 4는 본 발명의 제 1 실시 예에 따른 PDP의 구동방법을 나타내는 파형도이다.

도 4를 참조하면, 본 발명의 제 1 실시 예에 따른 PDP의 구동방법은 한 프레임이 다수의 서브필드들로 나뉘어 구동되고, 각각의 서브필드들은 전화면의 셀들을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.

한 프레임에서 첫 번째 서브필드의 리셋기간 중 셋업기간 동안 모든 스캔전극들(Y)에 셋업전압(Vsetup)까지 상승되는 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전(셋업방전)이 일어나게 되어 셀들 내에 벽전하가 생성된다. 이러한, 상승 램프파형(Ramp-up)은 한 프레임의 첫 번째 서브필드(SF1)에만 인가된다. 상승 램프파형(Ramp-up)이 인가된 후 상승 램프파형(Ramp-up)의 피크전압보다 낮은 서스테인전압(Vs)으로부터 부극성(-)으로 하강하는 하강 램프파형(Ramp-down)이 리셋기간 중 셋다운기간 동안 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.

한편, 스캔전극들(Y)에 하강 램프파형(Ramp-down)이 인가되는 동안 서스테인전극들(Z)에는 서스테인전압(Vs) 보다 작은 전압값을 갖는 정극성(+)의 직류전압(Vz)이 인가된다.

어드레스기간에는 부극성(-) 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성(+)의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 리셋기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 소정의 벽전하가 생성된다.

한편, 어드레스기간 동안 서스테인전극들(Z)에는 정극성(+)의 서스테인전압(Vs)이 인가된다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면, 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 여기서, 서스테인기간 동안 인가되는 서스테인펄스(sus)의 수는 각 프레임의 휘도 가중치에 대응하여 설정된다.

서스테인방전 후 즉, 서스테인전극들(Z)에 서스테인펄스(sus)가 마지막으로 인가된 직후 일정시간(T2) 동안 정극성(+)의 서스테인전압(Vs)이 스캔전극들(Y)에 인가된다. 그리고, 서스테인전극들(Z)에는 스캔전극들(Y)에 인가되는 서스테인전압(Vs) 보다 소정시간(T1) 늦게 정극성(+)의 서스테인전압(Vs)이 인가된다. 이에 따라, 소정시간(T1) 동안 방전셀들에서는 서스테인전압(Vs)의 전압차가 발생되므로 방전셀들에서는 서스테인방전이 발생하게 된다. 실제로, 소정시간(T1)은 방전셀들에서 안정적으로 서스테인방전이 일어날 수 있는 시간으로 설정된다.

방전셀들에서 마지막 서스테인방전이 발생된 후 서스테인전극들(Z)에 정극성(+)의 서스테인전압(Vs)이 인가된다. 이로 인해, 서스테인방전이 일어난 방전셀의 벽전하량을 원하는 만큼 제거하게 된다. 이로 인해, 서스테인방전이 일어난 방전셀의 벽전압은 원하는 위치로 이동시키게 된다. 이에 대한 상세한 설명은 후술하기로 한다.

이후, 한 프레임의 첫 번째 서브필드를 제외한 나머지 서브필드의 리셋기간 동안 서스테인전압(Vs)으로부터 하강하는 하강 램프파형(Ramp-down)이 스캔전극들(Y)에 동시에 인가된다. 이때, 하강 램프파형(Ramp-down)의 전압크기를 조절하여 방전크기를 제어함으로써 생성되는 벽전하량을 조절할 수 있다. 스캔전극들(Y)에 하강 램프파형(Ramp-down)이 인가되면 첫 번째 서브필드의 서스테인기간 동안 서스테인방전이 발생된 온셀들에서 소거방전이 발생된다. 이로 인해, 소정의 위치로 이동된 온셀들의 방전셀들의 벽전압이 원하는 위치로 수렴된다. 이러한, 소거방전에 의하여 어드레스 방전에 필요한 벽전하들은 균일하게 잔류된다.

한편, 첫 번째 서브필드에서 서스테인방전이 발생되지 않은 오프셀(Off-Cell)들은 첫 번째 서브필드의 리셋기간에 형성된 벽전하를 유지한다. 따라서, 오프셀들은 첫 번째 서브필드를 제외한 나머지 서브필드에서 스캔전극들(Y)에 하강 램프파형(Ramp-down)이 공급될 때 소거방전이 발생되지 않는다.

한편, 한 프레임의 첫 번째 서브필드를 제외한 나머지 서브필드의 어드레스기간 및 서스테인기간은 첫 번째 서브필드의 어드레스기간 및 서스테인기간과 동일하므로 자세한 설명은 상술한 내용으로 대치하기로 한다.

실제로, 본 발명의 제 1 실시 예에 따른 PDP의 구동방법에서는 위와 같은 과정을 반복하면서 소정의 화상을 표시하게 된다. 즉, 본 발명의 제 1 실시 예에 따 른 PDP의 구동방법에서는 한 프레임의 첫 번째 서브필드의 리셋기간에만 셋업전압(Vsetup)을 가지는 상승 램프파형(Ramp-down)을 공급함으로써 첫 번째 서브필드에서만 셋업방전에 의해 광이 발생되고 나머지 서브필드에서는 셋업방전에 의한 광이 발생되지 않으므로 콘트라스트를 향상시킬 수 있을 뿐만 아니라 전력소모를 줄일 수 있다.

이와 같은 본 발명의 제 1 실시 예에 따른 PDP의 구동방법을 도 5와 같은 육각형 형태의 전압곡선(Vt closed curve)을 이용하여 상세히 설명하기로 한다. 여기서, 전압곡선은 PDP의 방전발생원리 및 전압마진을 측정하기 위한 방법으로 이용되고 있다.

도 5에서 전압곡선 내부의 육각형 영역은 방전셀 내부의 셀전압이 이동되는 지역으로 셀전압이 육각형 내부 영역에 위치될 때 방전이 발생되지 않는다.(즉, 셀전압이 육각형 외부영역에 위치될 때 방전이 발생된다) 다시 말해, 전압곡선 내부는 방전셀 내부에 방전이 발생되지 않은 비방전영역이고, 전압곡선 외부는 방전셀 내부에 방전이 발생되는 방전영역이다. 여기서, Y(-)는 스캔전극(Y)에 부극성(-)의 전압이 인가되었을 때 셀전압이 움직이는 방향을 나타낸다. 마찬가지로, Y(+), X(+), X(-), Z(+), Z(-) 각각은 스캔전극(Y), 어드레스전극(X) 및 서스테인전극(Z)에 부극성(-) 또는 정극성(+)의 전압이 인가되었을 때 셀전압이 움직이는 방향을 나타낸다.

또한, 전압곡선 그래프의 1사분면 대향방전영역에 표시되는 Vtxy는 어드레스전극(X)에 전압이 인가되는 경우 어드레스전극(X)과 스캔전극(Y)간에 방전이 개시 되는 전압을 나타낸다. 따라서, 전압곡선 그래프의 1사분면 대향방전영역을 나타내는 직선은 어드레스전극(X)과 스캔전극(Y)간의 방전이 개시되는 전압만큼의 길이로 설정된다. 그리고, 전압곡선 그래프의 1사분면 면방전영역에 표시되는 Vtzy는 서스테인전극(Z)에 전압이 인가되는 경우 서스테인전극(Z)과 스캔전극(Y)간에 방전이 개시되는 전압을 나타낸다. 마찬가지로, Vtxz, Vtzx, Vtyz, Vtyx 각각도 전극들간의 방전개시전압을 나타낸다. 한편, Vtxy, Vtzy, Vtxz, Vtzx, Vtyz 및 Vtyx 등의 전압들은 패널마다 약간씩 달라지게 되고,(셀크기 및 공정편차 등에 의하여) 이에 따라 전압곡선의 형태도 약간씩 달라지게 된다.

서스테인기간에 서스테인방전이 발생된 온셀들의 벽전압은 도 5에 도시된 바와 같이 전압곡선 그래프의 1사분면의 A1 지점에 위치하게 된다. 그리고, 서스테인기간에 서스테인방전이 발생하지 않은 오프셀들(즉, 이전 서브필드에서 어드레스방전이 발생되지않은 셀들)의 벽전압은 X(+) 축 상의 A2 지점에 위치하게 된다.(실제로 오프셀들의 벽전압은 A2 지점을 포함한 소정영역(AR1)에 위치된다) 여기서, X(+) 축은 방전셀들이 초기화 될 경우 방전셀들의 벽전압이 위치하는 지점을 나타낸다.

이후, 스캔전극들(Y)에 일정시간(T2) 동안 정극성(+)의 서스테인전압(Vs)이 인가되면 온셀들의 셀전압은 도 6에 도시된 바와 같이 전압곡선 그래프의 3사분면의 면방전영역을 경유(즉, Y(+)측으로 이동)하여 이동하게 된다. 이에 따라, 온셀들의 벽전압은 도 7에 도시된 바와 같이 전압곡선 그래프의 3사분면의 A1 지점으로부터 1사분면의 A3 지점으로 이동하게 된다. 이때, 소정시간(T1) 늦게 서스테인전 극들(Z)에 정극성(+)의 서스테인전압(Vs)이 인가되면 온셀들의 셀전압은 도 8에 도시된 바와 같이 전압곡선 그래프의 1사분면의 면방전영역을 경유(즉, Z(+)측으로 이동)하여 이동하게 된다. 이에 따라, 온셀들의 벽전압은 도 9에 도시된 바와 같이 오프셀 수렴지역(AR2)의 경계선 부근의 A4 지점으로 이동하게 된다. 여기서, 오프셀 수렴지역(AR2)은 하강 램프파형(Ramp-down)이 공급될 때 온셀들이 벽전압이 A2 지점의 위치로 수렴될 수 있는 지역이다.

이와 같은 본 발명의 제 1 실시 예에 따른 PDP의 구동방법에서는 한 프레임의 첫 번째 서브필드의 리셋기간 동안에만 셋업전압(Vstup)을 가지는 상승 램프파형(Ramp-down)이 스캔전극들(Y)에 인가되기 때문에 첫 번째 서브필드에서만 셋업방전에 의해 광이 발생되고 나머지 서브필드에서는 셋업방전에 의한 광이 발생되지 않으므로 콘트라스트를 향상시킬 수 있을 뿐만 아니라 전력소모를 줄일 수 있다. 그러나, 본 발명의 제 1 실시 예에 따른 PDP의 구동방법에서는 리셋기간 이전에 온셀들의 벽전압들이 오프셀 수렴지역(AR2)의 경계선 부근에 위치하기 때문에 일부 온셀들의 벽전압이 경계선을 벗어나게 된다. 이에 따라, 리셋기간에 스캔전극들(Y)에 부극성(-)으로 하강하는 하강 램프파형(Ramp-down)이 인가되더라도 경계선을 벗어난 일부 온셀들의 벽전압이 초기화되지 않게 되어 어드레스방전 시 오방전을 유발하게 된다.

도 10은 본 발명의 제 2 실시 예에 따른 PDP의 구동방법을 나타내는 파형도이다.

도 10을 참조하면, 본 발명의 제 2 실시 예에 따른 PDP의 구동방법은 한 프 레임이 다수의 서브필드들로 나뉘어 구동되고, 각각의 서브필드들은 전화면의 셀들을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.

본 발명의 제 2 실시 예에 따른 PDP의 구동방법에서는 본 발명의 제 1 실시 예에 따른 PDP의 구동방법과 대비하여 서스테인기간을 제외한 나머지 기간의 구동방법은 동일하므로 자세한 설명은 상술한 설명으로 대치하기로 한다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면, 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 제 1 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 여기서, 서스테인기간 동안 인가되는 서스테인펄스(sus)의 수는 각 프레임의 휘도 가중치에 대응하여 설정된다.

서스테인방전 후 스캔전극들(Y)에 일정시간(T2) 동안 정극성(+)의 서스테인전압(Vs)이 인가된다. 그리고, 서스테인전극들(Z)에는 스캔전극들(Y)에 인가되는 서스테인전압(Vs) 보다 소정시간(T1) 늦게 정극성(+)의 서스테인전압(Vs)이 인가된다. 또한, 스캔전극들(Y)에 정극성(+)의 서스테인전압(Vs)이 인가되는 시점부터 일정시간(T3) 동안 어드레스전극들(X)에 정극성(+)의 데이터전압(Va)이 인가된다. 이때, 어드레스전극들(X)에 인가되는 정극성(+)의 데이터전압(Va) 폭은 변할 수 있다. 이에 따라, 소정시간(T1) 동안 방전셀들에서는 서스테인전압(Vs)의 전압차가 발생되므로 방전셀들에서는 서스테인방전이 발생하게 된다. 실제로, 소정시간(T1) 은 방전셀들에서 안정적으로 서스테인방전이 일어날 수 있는 시간으로 설정된다. 여기서, 어드레스전극들(X)에 인가되는 정극성(+)의 데이터전압(Va)은 어드레스기간 동안 어드레스전극들(X)에 인가되는 데이터펄스(data)와 동일한 크기를 갖는다. 이때, 어드레스전극들(X)에 인가된 정극성(+)의 데이터전압(Va)은 온셀들의 벽전압을 원하는 위치로 이동하게 된다. 이에 대한 상세한 설명은 후술하기로 한다.

방전셀들에서 마지막 서스테인방전이 발생된 후 서스테인전극들(Z)에 정극성(+)의 서스테인전압(Vs)이 인가된다. 이로 인해, 서스테인방전이 일어난 방전셀의 벽전하량을 원하는 만큼 제거하게 된다. 이로 인해, 서스테인방전이 일어난 방전셀의 벽전압은 원하는 위치로 이동시키게 된다. 이에 대한 상세한 설명은 후술하기로 한다.

실제로, 본 발명의 제 2 실시 예에 따른 PDP의 구동방법에서는 위와 같은 과정을 반복하면서 소정의 화상을 표시하게 된다. 즉, 본 발명의 제 2 실시 예에 따른 PDP의 구동방법에서는 한 프레임의 첫 번째 서브필드의 리셋기간에만 셋업전압(Vsetup)을 가지는 상승 램프파형(Ramp-down)을 공급함으로써 첫 번째 서브필드에서만 셋업방전에 의해 광이 발생되고 나머지 서브필드에서는 셋업방전에 의한 광이 발생되지 않으므로 콘트라스트를 향상시킬 수 있을 뿐만 아니라 전력소모를 줄일 수 있다.

이와 같은 본 발명의 제 2 실시 예에 따른 PDP의 구동방법을 도 5와 같은 육각형 형태의 전압곡선(Vt closed curve)을 이용하여 상세히 설명하기로 한다. 여기서, 전압곡선은 PDP의 방전발생원리 및 전압마진을 측정하기 위한 방법으로 이용 되고 있다.

도 5에서 전압곡선 내부의 육각형 영역은 방전셀 내부의 셀전압이 이동되는 지역으로 셀전압이 육각형 내부 영역에 위치될 때 방전이 발생되지 않는다.(즉, 셀전압이 육각형 외부영역에 위치될 때 방전이 발생된다) 다시 말해, 전압곡선 내부는 방전셀 내부에 방전이 발생되지 않은 비방전영역이고, 전압곡선 외부는 방전셀 내부에 방전이 발생되는 방전영역이다. 여기서, Y(-)는 스캔전극(Y)에 부극성(-)의 전압이 인가되었을 때 셀전압이 움직이는 방향을 나타낸다. 마찬가지로, Y(+), X(+), X(-), Z(+), Z(-) 각각은 스캔전극(Y), 어드레스전극(X) 및 서스테인전극(Z)에 부극성(-) 또는 정극성(+)의 전압이 인가되었을 때 셀전압이 움직이는 방향을 나타낸다.

또한, 전압곡선 그래프의 1사분면 대향방전영역에 표시되는 Vtxy는 어드레스전극(X)에 전압이 인가되는 경우 어드레스전극(X)과 스캔전극(Y)간에 방전이 개시되는 전압을 나타낸다. 따라서, 전압곡선 그래프의 1사분면 대향방전영역을 나타내는 직선은 어드레스전극(X)과 스캔전극(Y)간의 방전이 개시되는 전압만큼의 길이로 설정된다. 그리고, 전압곡선 그래프의 1사분면 면방전영역에 표시되는 Vtzy는 서스테인전극(Z)에 전압이 인가되는 경우 서스테인전극(Z)과 스캔전극(Y)간에 방전이 개시되는 전압을 나타낸다. 마찬가지로, Vtxz, Vtzx, Vtyz, Vtyx 각각도 전극들간의 방전개시전압을 나타낸다. 한편, Vtxy, Vtzy, Vtxz, Vtzx, Vtyz 및 Vtyx 등의 전압들은 패널마다 약간씩 달라지게 되고,(셀크기 및 공정편차 등에 의하여) 이에 따라 전압곡선의 형태도 약간씩 달라지게 된다.

서스테인기간에 서스테인방전이 발생된 온셀들의 벽전압은 도 5에 도시된 바와 같이 전압곡선 그래프의 1사분면의 A1 지점에 위치하게 된다. 그리고, 서스테인기간에 서스테인방전이 발생하지 않은 오프셀들(즉, 이전 서브필드에서 어드레스방전이 발생되지않은 셀들)의 벽전압은 X(+) 축 상의 A2 지점에 위치하게 된다.(실제로 오프셀들의 벽전압은 A2 지점을 포함한 소정영역(AR1)에 위치된다) 여기서, X(+) 축은 방전셀들이 초기화 될 경우 방전셀들의 벽전압이 위치하는 지점을 나타낸다.

이후, 스캔전극들(Y)에 일정시간(T2) 동안 정극성(+)의 서스테인전압(Vs)이 인가되면 온셀들의 셀전압은 도 6에 도시된 바와 같이 전압곡선 그래프의 3사분면의 면방전영역을 경유(즉, Y(+)측으로 이동)하여 이동하게 된다. 이에 따라, 온셀들의 벽전압은 도 7에 도시된 바와 같이 전압곡선 그래프의 3사분면의 A1 지점으로부터 1사분면의 A3 지점으로 이동하게 된다. 또한, 스캔전극들(Y)에 정극성(+)의 서스테인전압(Vs)이 인가되는 시점에 어드레스전극들(X)에 정극성(+)의 데이터전압(Va)이 인가된다. 이때, 온셀들의 셀전압은 도 11에 도시된 바와 같이 전압곡선 그래프의 1사분면의 대향방전영역을 경유(즉, X(+)측으로 이동)하여 이동하게 된다. 이로 인해, 온셀들의 벽전압은 도 12에 도시된 바와 같이 전압곡선 그래프의 1사분면의 A3 지점으로부터 B1 지점으로 이동하게 된다. 이때, 온셀들의 벽전압은 전압곡선 그래프의 1사분면에서 데이터전압(Va) 만큼 아래로 이동하게 된다. 이후, 소정시간(T1) 늦게 서스테인전극들(Z)에 정극성(+)의 서스테인전압(Vs)이 인가되면 온셀들의 셀전압은 도 13에 도시된 바와 같이 전압곡선 그래프의 1사분면의 면방전영역을 경유(즉, Z(+)측으로 이동)하여 이동하게 된다. 이에 따라, 온셀들의 벽전압은 도 14에 도시된 바와 같이 B1 지점으로부터 오프셀 수렴지역(AR2) 내부에 위치한 B2 지점으로 이동하게 된다. 여기서, 오프셀 수렴지역(AR2)은 하강 램프파형(Ramp-down)이 공급될 때 온셀들이 벽전압이 A2 지점의 위치로 수렴될 수 있는 지역이다. 이후, 다음 서브필드의 리셋기간에 스캔전극들(Y)에 하강 램프파형(Ramp-down)이 인가되면 온셀들의 벽전압은 도 15에 도시된 바와 같이 B2 지점으로부터 A2 지점으로 이동하게 된다.

이와 같은 본 발명의 제 2 실시 예에 따른 PDP의 구동방법에서는 한 프레임의 첫 번째 서브필드의 리셋기간 동안에만 셋업전압(Vstup)을 가지는 상승 램프파형(Ramp-down)이 스캔전극들(Y)에 인가되기 때문에 첫 번째 서브필드에서만 셋업방전에 의해 광이 발생되고 나머지 서브필드에서는 셋업방전에 의한 광이 발생되지 않으므로 콘트라스트를 향상시킬 수 있을 뿐만 아니라 전력소모를 줄일 수 있다. 또한, 본 발명의 제 2 실시 예에 따른 PDP의 구동방법에서는 스캔전극들(Y)에 정극성(+)의 서스테인전압(Vs)이 인가될 때 어드레스전극들(X)에 정극성(+)의 데이터전압(Va)을 인가함으로써 온셀들의 벽전압을 오프셀 수렴지역(AR2) 내부로 이동시켜 넓은 동작마진을 확보하게 된다. 이로 인해, 다음 서브필드의 리셋기간에 방전셀들이 안정적으로 초기화되므로 어드레스방전 시 오방전을 방지할 수 있게 된다.

도 16은 본 발명의 제 3 실시 예에 따른 PDP의 구동방법을 나타내는 파형도이다.

도 16을 참조하면, 본 발명의 제 3 실시 예에 따른 PDP의 구동방법은 한 프 레임이 다수의 서브필드들로 나뉘어 구동되고, 각각의 서브필드들은 전화면의 셀들을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.

본 발명의 제 3 실시 예에 따른 PDP의 구동방법에서는 본 발명의 제 1 실시 예에 따른 PDP의 구동방법과 대비하여 서스테인기간을 제외한 나머지 기간의 구동방법은 동일하므로 자세한 설명은 상술한 설명으로 대치하기로 한다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면, 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 여기서, 서스테인기간 동안 인가되는 서스테인펄스(sus)의 수는 각 프레임의 휘도 가중치에 대응하여 설정된다.

서스테인방전 후 서스테인펄스(sus)의 폭 보다 큰 폭을 갖는 마지막 서스테인펄스(sus1)가 스캔전극들(Y)에 인가된다. 그리고, 서스테인전극들(Z)에는 스캔전극들(Y)에 인가되는 마지막 서스테인펄스(sus1) 보다 소정시간(T1) 늦게 서스테인전압레벨(Vs)의 온셀제어펄스(sus2)가 인가된다. 또한, 어드레스전극들(X)에는 스캔전극들(Y)에 마지막 서스테인펄스(sus1)가 인가되는 시점부터 마지막 서스테인펄스(sus1)가 사라지는 시점까지 정극성(+)의 데이터전압(Va)이 인가된다. 이에 따라, 소정시간(T1) 동안 방전셀들에서는 서스테인전압(Vs)의 전압차가 발생되므로 방전셀들에서는 서스테인방전이 발생하게 된다. 실제로, 소정시간(T1)은 방전셀들 에서 안정적으로 서스테인방전이 일어날 수 있는 시간으로 설정된다. 여기서, 어드레스전극들(X)에 인가되는 정극성(+)의 데이터전압(Va)은 어드레스기간 동안 어드레스전극들(X)에 인가되는 데이터펄스(data)와 동일한 크기를 갖는다. 이때, 어드레스전극들(X)에 인가된 정극성(+)의 데이터전압(Va)은 온셀들의 벽전압을 원하는 위치로 이동하게 된다. 이에 대한 상세한 설명은 후술하기로 한다.

방전셀들에서 마지막 서스테인방전이 발생된 후 서스테인전극들(Z)에 온셀제어펄스(sus2)가 인가된다. 이에 따라, 서스테인방전이 일어난 방전셀의 벽전하량을 원하는 만큼 제거하게 된다. 이로 인해, 서스테인방전이 일어난 방전셀의 벽전압을 원하는 위치로 이동시키게 된다. 이에 대한 상세한 설명은 후술하기로 한다.

실제로, 본 발명의 제 3 실시 예에 따른 PDP의 구동방법에서는 위와 같은 과정을 반복하면서 소정의 화상을 표시하게 된다. 즉, 본 발명의 제 3 실시 예에 따른 PDP의 구동방법에서는 한 프레임의 첫 번째 서브필드의 리셋기간에만 셋업전압(Vsetup)을 가지는 상승 램프파형(Ramp-down)을 공급함으로써 첫 번째 서브필드에서만 셋업방전에 의해 광이 발생되고 나머지 서브필드에서는 셋업방전에 의한 광이 발생되지 않으므로 콘트라스트를 향상시킬 수 있을 뿐만 아니라 전력소모를 줄일 수 있다.

이와 같은 본 발명의 제 3 실시 예에 따른 PDP의 구동방법을 도 5와 같은 육각형 형태의 전압곡선(Vt closed curve)을 이용하여 상세히 설명하기로 한다. 여기서, 전압곡선은 PDP의 방전발생원리 및 전압마진을 측정하기 위한 방법으로 이용되고 있다.

도 5에서 전압곡선 내부의 육각형 영역은 방전셀 내부의 셀전압이 이동되는 지역으로 셀전압이 육각형 내부 영역에 위치될 때 방전이 발생되지 않는다.(즉, 셀전압이 육각형 외부영역에 위치될 때 방전이 발생된다) 다시 말해, 전압곡선 내부는 방전셀 내부에 방전이 발생되지 않은 비방전영역이고, 전압곡선 외부는 방전셀 내부에 방전이 발생되는 방전영역이다. 여기서, Y(-)는 스캔전극(Y)에 부극성(-)의 전압이 인가되었을 때 셀전압이 움직이는 방향을 나타낸다. 마찬가지로, Y(+), X(+), X(-), Z(+), Z(-) 각각은 스캔전극(Y), 어드레스전극(X) 및 서스테인전극(Z)에 부극성(-) 또는 정극성(+)의 전압이 인가되었을 때 셀전압이 움직이는 방향을 나타낸다.

또한, 전압곡선 그래프의 1사분면 대향방전영역에 표시되는 Vtxy는 어드레스전극(X)에 전압이 인가되는 경우 어드레스전극(X)과 스캔전극(Y)간에 방전이 개시되는 전압을 나타낸다. 따라서, 전압곡선 그래프의 1사분면 대향방전영역을 나타내는 직선은 어드레스전극(X)과 스캔전극(Y)간의 방전이 개시되는 전압만큼의 길이로 설정된다. 그리고, 전압곡선 그래프의 1사분면 면방전영역에 표시되는 Vtzy는 서스테인전극(Z)에 전압이 인가되는 경우 서스테인전극(Z)과 스캔전극(Y)간에 방전이 개시되는 전압을 나타낸다. 마찬가지로, Vtxz, Vtzx, Vtyz, Vtyx 각각도 전극들간의 방전개시전압을 나타낸다. 한편, Vtxy, Vtzy, Vtxz, Vtzx, Vtyz 및 Vtyx 등의 전압들은 패널마다 약간씩 달라지게 되고,(셀크기 및 공정편차 등에 의하여) 이에 따라 전압곡선의 형태도 약간씩 달라지게 된다.

서스테인기간에 서스테인방전이 발생된 온셀들의 벽전압은 도 5에 도시된 바 와 같이 전압곡선 그래프의 1사분면의 A1 지점에 위치하게 된다. 그리고, 서스테인기간에 서스테인방전이 발생하지 않은 오프셀들(즉, 이전 서브필드에서 어드레스방전이 발생되지않은 셀들)의 벽전압은 X(+) 축 상의 A2 지점에 위치하게 된다.(실제로 오프셀들의 벽전압은 A2 지점을 포함한 소정영역(AR1)에 위치된다) 여기서, X(+) 축은 방전셀들이 초기화 될 경우 방전셀들의 벽전압이 위치하는 지점을 나타낸다.

이후, 스캔전극들(Y)에 서스테인펄스(sus) 폭 보다 큰 폭을 갖는 마지막 서스테인펄스(sus1)가 스캔전극들(Y)에 인가되면, 온셀들의 셀전압은 도 6에 도시된 바와 같이 전압곡선 그래프의 3사분면의 면방전영역을 경유(즉, Y(+)측으로 이동)하여 이동하게 된다. 이에 따라, 온셀들의 벽전압은 도 7에 도시된 바와 같이 전압곡선 그래프의 3사분면의 A1 지점으로부터 1사분면의 A3 지점으로 이동하게 된다. 또한, 스캔전극들(Y)에 정극성(+)의 서스테인전압(Vs)이 인가되는 시점에 어드레스전극들(X)에 정극성(+)의 데이터전압(Va)이 인가된다. 이때, 온셀들의 셀전압은 도 11에 도시된 바와 같이 전압곡선 그래프의 1사분면의 대향방전영역을 경유(즉, X(+)측으로 이동)하여 이동하게 된다. 이로 인해, 온셀들의 벽전압은 도 12에 도시된 바와 같이 전압곡선 그래프의 1사분면의 A3 지점으로부터 B1 지점으로 이동하게 된다. 이때, 온셀들의 벽전압은 전압곡선 그래프의 1사분면에서 데이터전압(Va) 만큼 아래로 이동하게 된다. 이후, 소정시간(T1) 늦게 서스테인전극들(Z)에 온셀제어펄스(sus2)가 인가되면 온셀들의 셀전압은 도 13에 도시된 바와 같이 전압곡선 그래프의 1사분면의 면방전영역을 경유(즉, Z(+)측으로 이동)하여 이 동하게 된다. 이에 따라, 온셀들의 벽전압은 도 14에 도시된 바와 같이 B1 지점으로부터 오프셀 수렴지역(AR2) 내부에 위치한 B2 지점으로 이동하게 된다. 여기서, 오프셀 수렴지역(AR2)은 하강 램프파형(Ramp-down)이 공급될 때 온셀들이 벽전압이 A2 지점의 위치로 수렴될 수 있는 지역이다. 이후, 다음 서브필드의 리셋기간에 스캔전극들(Y)에 하강 램프파형(Ramp-down)을 인가하면 온셀들의 벽전압은 도 15에 도시된 바와 같이 B2 지점으로부터 A2 지점으로 이동하게 된다.

이와 같은 본 발명의 제 3 실시 예에 따른 PDP의 구동방법에서는 한 프레임의 첫 번째 서브필드의 리셋기간 동안에만 셋업전압(Vstup)을 가지는 상승 램프파형(Ramp-down)이 스캔전극들(Y)에 인가되기 때문에 첫 번째 서브필드에서만 셋업방전에 의해 광이 발생되고 나머지 서브필드에서는 셋업방전에 의한 광이 발생되지 않으므로 콘트라스트를 향상시킬 수 있을 뿐만 아니라 전력소모를 줄일 수 있다. 또한, 본 발명의 제 3 실시 예에 따른 PDP의 구동방법에서는 서스테인펄스(sus)의 폭 보다 큰 폭을 갖는 마지막 서스테인펄스(sus1)가 스캔전극들(Y)에 인가될 때 어드레스전극들(X)에 정극성(+)의 데이터전압(Va)을 인가함으로써 온셀들의 벽전압을 오프셀 수렴지역(AR2) 내부로 이동시켜 넓은 동작마진을 확보하게 된다. 이로 인해, 다음 서브필드의 리셋기간에 방전셀들이 안정적으로 초기화되므로 어드레스방전 시 오방전을 방지할 수 있게 된다.

도 17은 본 발명의 제 4 실시 예에 따른 PDP의 구동방법을 나타내는 파형도이다.

도 17을 참조하면, 본 발명의 제 4 실시 예에 따른 PDP의 구동방법은 한 프 레임이 다수의 서브필드들로 나뉘어 구동되고, 각각의 서브필드들은 전화면의 셀들을 초기화시키기 위한 리셋기간, 셀을 선택하기 위한 어드레스기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.

한 프레임에서 첫 번째 서브필드의 리셋기간 중 셋업기간 동안 모든 스캔전극들(Y)에 셋업전압(Vsetup)까지 상승되는 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전(셋업방전)이 일어나게 되어 셀들 내에 벽전하가 생성된다. 이러한, 상승 램프파형(Ramp-up)은 한 프레임의 첫 번째 서브필드(SF1)에만 인가된다. 상승 램프파형(Ramp-up)이 인가된 후 상승 램프파형(Ramp-up)의 피크전압보다 낮은 서스테인전압(Vs)으로부터 부극성(-)으로 하강하는 하강 램프파형(Ramp-down)이 리셋기간 중 셋다운기간 동안 스캔전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다.

한편, 스캔전극들(Y)에 상승 램프파형(Ramp-up)이 인가되는 동안 어드레스전극들(X)에는 정극성(+)의 데이터전압(Va)이 인가된다. 또한, 스캔전극들(Y)에 하강 램프파형(Ramp-down)이 인가되는 동안 서스테인전극들(Z)에는 서스테인전압(Vs) 보다 작은 전압값을 갖는 정극성(+)의 직류전압(Vz)이 인가된다. 이때, 어드레스전극들(X)에 인가되는 정극성(+)의 데이터전압(Va)은 어드레스기간에 어드레스전극들(X)에 인가되는 데이터펄스(data)와 동일한 전압값을 갖는다.

어드레스기간에는 부극성(-) 스캔펄스(scan)가 스캔전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성(+)의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터펄스(data)의 전압차와 리셋기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 소정의 벽전하가 생성된다.

한편, 어드레스기간 동안 서스테인전극들(Z)에는 정극성(+)의 서스테인전압(Vs)이 인가된다.

서스테인기간에는 스캔전극들(Y)과 서스테인전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면, 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 스캔전극(Y)과 서스테인전극(Z) 사이에 면방전 형태로 서스테인방전이 일어나게 된다. 여기서, 서스테인기간 동안 인가되는 서스테인펄스(sus)의 수는 각 프레임의 휘도 가중치에 대응하여 설정된다.

서스테인방전 후 서스테인펄스(sus)의 폭 보다 큰 폭을 갖는 마지막 서스테인펄스(sus1)가 스캔전극들(Y)에 인가된다. 그리고, 서스테인전극들(Z)에는 스캔전극들(Y)에 인가되는 마지막 서스테인펄스(sus1) 보다 소정시간(T1) 늦게 서스테인전압레벨(Vs)의 온셀제어펄스(sus2)가 인가된다. 또한, 어드레스전극들(X)에는 스캔전극들(Y)에 마지막 서스테인펄스(sus1)가 인가되는 시점부터 마지막 서스테인펄스(sus1)가 사라지는 시점까지 정극성(+)의 데이터전압(Va)이 인가된다. 이에 따라, 소정시간(T1) 동안 방전셀들에서는 서스테인전압(Vs)의 전압차가 발생되므로 방전셀들에서는 서스테인방전이 발생하게 된다. 실제로, 소정시간(T1)은 방전셀들에서 안정적으로 서스테인방전이 일어날 수 있는 시간으로 설정된다. 여기서, 어드레스전극들(X)에 인가되는 정극성(+)의 데이터전압(Va)은 어드레스기간 동안 어드레스전극들(X)에 인가되는 데이터펄스(data)와 동일한 크기를 갖는다. 이때, 어드레스전극들(X)에 인가된 정극성(+)의 데이터전압(Va)은 온셀들의 벽전압을 원하는 위치로 이동하게 된다. 이에 대한 상세한 설명은 후술하기로 한다.

방전셀들에서 마지막 서스테인방전이 발생된 후 서스테인전극들(Z)에 온셀제어펄스(sus2)가 인가된다. 이에 따라, 서스테인방전이 일어난 방전셀의 벽전하량을 원하는 만큼 제거하게 된다. 이로 인해, 서스테인방전이 일어난 방전셀의 벽전압을 원하는 위치로 이동시키게 된다. 이에 대한 상세한 설명은 후술하기로 한다.

실제로, 본 발명의 제 4 실시 예에 따른 PDP의 구동방법에서는 위와 같은 과정을 반복하면서 소정의 화상을 표시하게 된다. 즉, 본 발명의 제 4 실시 예에 따른 PDP의 구동방법에서는 한 프레임의 첫 번째 서브필드의 리셋기간에만 셋업전압(Vsetup)을 가지는 상승 램프파형(Ramp-down)을 공급함으로써 첫 번째 서브필드에서만 셋업방전에 의해 광이 발생되고 나머지 서브필드에서는 셋업방전에 의한 광이 발생되지 않으므로 콘트라스트를 향상시킬 수 있을 뿐만 아니라 전력소모를 줄일 수 있다.

이와 같은 본 발명의 제 4 실시 예에 따른 PDP의 구동방법을 도 5와 같은 육각형 형태의 전압곡선(Vt closed curve)을 이용하여 상세히 설명하기로 한다. 여기서, 전압곡선은 PDP의 방전발생원리 및 전압마진을 측정하기 위한 방법으로 이용 되고 있다.

도 5에서 전압곡선 내부의 육각형 영역은 방전셀 내부의 셀전압이 이동되는 지역으로 셀전압이 육각형 내부 영역에 위치될 때 방전이 발생되지 않는다.(즉, 셀전압이 육각형 외부영역에 위치될 때 방전이 발생된다) 다시 말해, 전압곡선 내부는 방전셀 내부에 방전이 발생되지 않은 비방전영역이고, 전압곡선 외부는 방전셀 내부에 방전이 발생되는 방전영역이다. 여기서, Y(-)는 스캔전극(Y)에 부극성(-)의 전압이 인가되었을 때 셀전압이 움직이는 방향을 나타낸다. 마찬가지로, Y(+), X(+), X(-), Z(+), Z(-) 각각은 스캔전극(Y), 어드레스전극(X) 및 서스테인전극(Z)에 부극성(-) 또는 정극성(+)의 전압이 인가되었을 때 셀전압이 움직이는 방향을 나타낸다.

또한, 전압곡선 그래프의 1사분면 대향방전영역에 표시되는 Vtxy는 어드레스전극(X)에 전압이 인가되는 경우 어드레스전극(X)과 스캔전극(Y)간에 방전이 개시되는 전압을 나타낸다. 따라서, 전압곡선 그래프의 1사분면 대향방전영역을 나타내는 직선은 어드레스전극(X)과 스캔전극(Y)간의 방전이 개시되는 전압만큼의 길이로 설정된다. 그리고, 전압곡선 그래프의 1사분면 면방전영역에 표시되는 Vtzy는 서스테인전극(Z)에 전압이 인가되는 경우 서스테인전극(Z)과 스캔전극(Y)간에 방전이 개시되는 전압을 나타낸다. 마찬가지로, Vtxz, Vtzx, Vtyz, Vtyx 각각도 전극들간의 방전개시전압을 나타낸다. 한편, Vtxy, Vtzy, Vtxz, Vtzx, Vtyz 및 Vtyx 등의 전압들은 패널마다 약간씩 달라지게 되고,(셀크기 및 공정편차 등에 의하여) 이에 따라 전압곡선의 형태도 약간씩 달라지게 된다.

서스테인기간에 서스테인방전이 발생된 온셀들의 벽전압은 도 5에 도시된 바와 같이 전압곡선 그래프의 1사분면의 A1 지점에 위치하게 된다. 그리고, 서스테인기간에 서스테인방전이 발생하지 않은 오프셀들(즉, 이전 서브필드에서 어드레스방전이 발생되지않은 셀들)의 벽전압은 X(+) 축 상의 A2 지점에 위치하게 된다.(실제로 오프셀들의 벽전압은 A2 지점을 포함한 소정영역(AR1)에 위치된다) 여기서, X(+) 축은 방전셀들이 초기화 될 경우 방전셀들의 벽전압이 위치하는 지점을 나타낸다.

이후, 스캔전극들(Y)에 서스테인펄스(sus) 폭 보다 큰 폭을 갖는 마지막 서스테인펄스(sus1)가 스캔전극들(Y)에 인가되면, 온셀들의 셀전압은 도 6에 도시된 바와 같이 전압곡선 그래프의 3사분면의 면방전영역을 경유(즉, Y(+)측으로 이동)하여 이동하게 된다. 이에 따라, 온셀들의 벽전압은 도 7에 도시된 바와 같이 전압곡선 그래프의 3사분면의 A1 지점으로부터 1사분면의 A3 지점으로 이동하게 된다. 또한, 스캔전극들(Y)에 정극성(+)의 서스테인전압(Vs)이 인가되는 시점에 어드레스전극들(X)에 정극성(+)의 데이터전압(Va)이 인가된다. 이때, 온셀들의 셀전압은 도 11에 도시된 바와 같이 전압곡선 그래프의 1사분면의 대향방전영역을 경유(즉, X(+)측으로 이동)하여 이동하게 된다. 이로 인해, 온셀들의 벽전압은 도 12에 도시된 바와 같이 전압곡선 그래프의 1사분면의 A3 지점으로부터 B1 지점으로 이동하게 된다. 이때, 온셀들의 벽전압은 전압곡선 그래프의 1사분면에서 데이터전압(Va) 만큼 아래로 이동하게 된다. 이후, 소정시간(T1) 늦게 서스테인전극들(Z)에 온셀제어펄스(sus2)가 인가되면 온셀들의 셀전압은 도 13에 도시된 바와 같 이 전압곡선 그래프의 1사분면의 면방전영역을 경유(즉, Z(+)측으로 이동)하여 이동하게 된다. 이에 따라, 온셀들의 벽전압은 도 14에 도시된 바와 같이 B1 지점으로부터 오프셀 수렴지역(AR2) 내부에 위치한 B2 지점으로 이동하게 된다. 여기서, 오프셀 수렴지역(AR2)은 하강 램프파형(Ramp-down)이 공급될 때 온셀들이 벽전압이 A2 지점의 위치로 수렴될 수 있는 지역이다. 이후, 다음 서브필드의 리셋기간에 스캔전극들(Y)에 하강 램프파형(Ramp-down)을 인가하면 온셀들의 벽전압은 도 15에 도시된 바와 같이 B2 지점으로부터 A2 지점으로 이동하게 된다.

이와 같은 본 발명의 제 4 실시 예에 따른 PDP의 구동방법에서는 한 프레임의 첫 번째 서브필드의 리셋기간 동안에만 셋업전압(Vstup)을 가지는 상승 램프파형(Ramp-down)이 스캔전극들(Y)에 인가되기 때문에 첫 번째 서브필드에서만 셋업방전에 의해 광이 발생되고 나머지 서브필드에서는 셋업방전에 의한 광이 발생되지 않으므로 콘트라스트를 향상시킬 수 있을 뿐만 아니라 전력소모를 줄일 수 있다. 또한, 본 발명의 제 4 실시 예에 따른 PDP의 구동방법에서는 서스테인펄스(sus)의 폭 보다 큰 폭을 갖는 마지막 서스테인펄스(sus1)가 스캔전극들(Y)에 인가될 때 어드레스전극들(X)에 정극성(+)의 데이터전압(Va)을 인가함으로써 온셀들의 벽전압을 오프셀 수렴지역(AR2) 내부로 이동시켜 넓은 동작마진을 확보하게 된다. 이로 인해, 다음 서브필드의 리셋기간에 방전셀들이 안정적으로 초기화되므로 어드레스방전 시 오방전을 방지할 수 있게 된다.

상술한 바와 같이, 본 발명에 따른 PDP의 구동방법에서는 한 프레임의 첫 번째 서브필드의 리셋기간 동안에만 셋업전압을 가지는 상승 램프파형이 스캔전극들에 인가되므로 첫 번째 서브필드에서만 셋업방전에 의해 광이 발생되고 나머지 서브필드에서는 셋업방전에 의한 광이 발생되지 않게 되어 콘트라스트를 향상시킬 수 있을 뿐만 아니라 전력소모를 줄일 수 있다. 또한, 본 발명에 따른 PDP의 구동방법에서는 스캔전극들에 서스테인전압이 인가될 때 어드레스전극들에 정극성의 데이터전압을 인가하여 온셀들의 벽전압을 오프셀 수렴지역 내부로 이동시킴으로써 넓은 동작마진을 확보할 수 있다. 이에 따라, 본 발명에 따른 PDP의 구동방법에서는 다음 서브필드의 리셋기간에 방전셀들이 안정적으로 초기화되므로 어드레스방전 시 오방전을 방지할 수 있다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (12)

1. 한 프레임이 다수의 서브필드들로 나누어지고, 각각의 서브필드들이 리셋기간, 어드레스기간 및 서스테인기간으로 나누어져 구동되는 플라즈마 디스플레이 패널의 구동방법에 있어서,

   상기 서스테인기간에 스캔전극들 및 서스테인전극들에 교번적으로 서스테인펄스를 인가하는 단계와;

   상기 서스테인전극들에 상기 서스테인펄스가 마지막으로 인가된 직후 상기 스캔전극들에 일정시간 동안 정극성의 제 1 전압을 인가하는 단계와;

   상기 스캔전극들에 상기 제 1 전압이 인가되는 동안 정극성의 제 2 전압을 어드레스전극들에 인가하는 단계와;

   상기 제 1 전압 보다 소정시간 늦게 상기 서스테인전극들에 정극성의 제 3 전압을 인가하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
2. 제 1 항에 있어서,

   상기 프레임의 첫 번째 서브필드의 리셋기간에 상기 스캔전극들에 상승 램프파형과 하강 램프파형을 순차적으로 인가하는 단계와,

   상기 스캔전극들에 상기 하강 램프파형이 인가되는 동안 상기 제 1 전압 보다 낮은 전압값을 갖는 정극성의 제 4 전압을 상기 서스테인전극들에 인가하는 단 계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
3. 제 1 항에 있어서,

   상기 제 1 전압은 상기 서스테인기간이 끝나는 시점까지 상기 스캔전극들에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
4. 제 1 항에 있어서,

   상기 제 1 및 제 3 전압은 서스테인전압인 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
5. 제 1 항에 있어서,

   상기 제 2 전압은 상기 제 1 전압이 스캔전극들에 인가되는 시점부터 상기 서스테인기간이 끝나는 시점까지 상기 어드레스전극들에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
6. 제 1 항에 있어서,

   상기 제 2 전압은 데이터전압값과 동일한 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
7. 제 1 항에 있어서,

   상기 제 3 전압은 이전 서브필드의 서스테인기간부터 다음 서브필드의 리셋기간까지 상기 서스테인전극들에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
8. 제 1 항에 있어서,

   상기 제 3 전압은 상기 서스테인기간이 끝나는 시점까지 상기 서스테인전극들에 인가되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
9. 제 2 항에 있어서,

   상기 프레임의 첫 번째 서브필드를 제외한 나머지 서브필드의 리셋기간에 상기 스캔전극들에 상기 하강 램프파형을 인가하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
10. 제 9 항에 있어서,

    상기 첫 번째 서브필드에서 상기 스캔전극들에 상기 상승 램프파형이 인가되는 동안 상기 어드레스전극들에 제 2 전압을 인가하는 단계를 더 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
11. 서스테인전극에 인가되는 전압을 나타내는 Z축, 상기 Z축과 직교하고 어드레스전극에 인가되는 전압을 나타내는 X축 및 상기 Z축과 X축이 교차하는 원점을 지 나며 상기 Z축과 X축이 이루는 직교좌표의 1사분면과 3사분면에서 존재하는 Y축과, 상기 어드레스전극과 스캔전극간에 방전이 개시되는 전압, 상기 어드레스전극과 서스테인전극간에 방전이 개시되는 전압, 상기 스캔전극과 서스테인전극간에 방전이 개시되는 전압, 상기 스캔전극과 어드레스전극간에 방전이 개시되는 전압, 상기 서스테인전극과 어드레스전극간에 방전이 개시되는 전압 및 상기 서스테인전극과 스캔전극간에 방전이 개시되는 전압만큼의 길이로 상기 X, Y 및 Z 좌표 상에 폐영역으로 정해지는 비방전영역 및 상기 비방전영역 외부의 개구영역으로 정해지는 방전영역을 포함하고 초기화기간에 오프셀이 위치하는 상기 X축의 어느 한 지점에 온셀들이 수렴되는 상기 X축의 어느 한 지점과 상기 1사분면에 위치한 상기 어드레스전극과 스캔전극간에 방전이 개시되는 전압의 두 지점에 의해 상기 1사분면의 비방전영역에 폐영역으로 정해지는 오프셀 수렴지역을 포함하는 전압커브를 이용하여 스캔전극, 서스테인전극 및 어드레스전극을 구비한 플라즈마 디스플레이 패널의 구동방법에 있어서,

    서스테인기간 동안 상기 서스테인전극들에 서스테인펄스가 마지막으로 인가된 직후 정극성의 서스테인전압을 상기 스캔전극들에 인가하여 상기 3사분면의 비방전영역에 존재하는 온셀들의 벽전압을 상기 1사분면의 비방전영역에 포함된 제 1 비방전위치로 이동시키는 단계와;

    정극성의 데이터전압을 상기 어드레스전극에 인가하여 상기 제 1 비방전위치에 존재하는 온셀들의 벽전압을 상기 1사분면의 비방전영역에 포함된 제 2 비방전위치로 이동시키는 단계와;

    상기 정극성의 서스테인전압 보다 소정시간 늦게 상기 정극성의 서스테인전압을 상기 서스테인전극들에 인가하여 상기 제 2 비방전위치에 존재하는 온셀들의 벽전압을 상기 오프셀 수렴지역 내부에 포함된 제 3 비방전위치로 이동시키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.
12. 서스테인전극에 인가되는 전압을 나타내는 Z축, 상기 Z축과 직교하고 어드레스전극에 인가되는 전압을 나타내는 X축 및 상기 Z축과 X축이 교차하는 원점을 지나며 상기 Z축과 X축이 이루는 직교좌표의 1사분면과 3사분면에서 존재하는 Y축과, 상기 어드레스전극과 스캔전극간에 방전이 개시되는 전압, 상기 어드레스전극과 서스테인전극간에 방전이 개시되는 전압, 상기 스캔전극과 서스테인전극간에 방전이 개시되는 전압, 상기 스캔전극과 어드레스전극간에 방전이 개시되는 전압, 상기 서스테인전극과 어드레스전극간에 방전이 개시되는 전압 및 상기 서스테인전극과 스캔전극간에 방전이 개시되는 전압만큼의 길이로 상기 X, Y 및 Z 좌표 상에 폐영역으로 정해지는 비방전영역 및 상기 비방전영역 외부의 개구영역으로 정해지는 방전영역을 포함하고 초기화기간에 오프셀이 위치하는 상기 X축의 어느 한 지점에 온셀들이 수렴되는 상기 X축의 어느 한 지점과 상기 1사분면에 위치한 상기 어드레스전극과 스캔전극간에 방전이 개시되는 전압의 두 지점에 의해 상기 1사분면의 비방전영역에 폐영역으로 정해지는 오프셀 수렴지역을 포함하는 전압커브를 이용하여 스캔전극, 서스테인전극 및 어드레스전극을 구비한 플라즈마 디스플레이 패널의 구동방법에 있어서,

    서스테인기간 동안 상기 서스테인전극들에 제 1 서스테인펄스가 마지막으로 인가된 직후 상기 제 1 서스테인펄스의 폭 보다 큰 제 2 서스테인펄스를 상기 스캔전극들에 인가하여 상기 상기 3사분면의 비방전영역에 존재하는 온셀들의 벽전압을 상기 1사분면의 비방전영역에 포함된 제 1 비방전위치로 이동시키는 단계와;

    상기 어드레스전극에 정극성의 데이터전압을 인가하여 상기 제 1 비방전위치에 존재하는 온셀들의 벽전압을 상기 1사분면의 비방전영역에 포함된 제 2 비방전위치로 이동시키는 단계와;

    상기 제 2 서스테인펄스 보다 소정시간 늦게 상기 서스테인전압레벨을 갖는 온셀제어펄스를 상기 서스테인전극들에 인가하여 상기 제 2 비방전위치에 존재하는 온셀들의 벽전압을 상기 오프셀 수렴지역 내부에 포함된 제 3 비방전위치로 이동시키는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.

Images