KR100445096B1 - 플라즈마 디스플레이 패널의 계조 표현방법 및 장치 - Google Patents

플라즈마 디스플레이 패널의 계조 표현방법 및 장치 Download PDF

Info

Publication number
KR100445096B1
KR100445096B1 KR10-2002-0000668A KR20020000668A KR100445096B1 KR 100445096 B1 KR100445096 B1 KR 100445096B1 KR 20020000668 A KR20020000668 A KR 20020000668A KR 100445096 B1 KR100445096 B1 KR 100445096B1
Authority
KR
South Korea
Prior art keywords
sustain
subfield
electrode
period
address
Prior art date
Application number
KR10-2002-0000668A
Other languages
English (en)
Other versions
KR20020061500A (ko
Inventor
강성호
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to US10/046,276 priority Critical patent/US6791516B2/en
Priority to JP2002009849A priority patent/JP4484416B2/ja
Publication of KR20020061500A publication Critical patent/KR20020061500A/ko
Priority to US10/911,505 priority patent/US7911417B2/en
Application granted granted Critical
Publication of KR100445096B1 publication Critical patent/KR100445096B1/ko
Priority to US11/255,996 priority patent/US20060050022A1/en
Priority to JP2006170492A priority patent/JP2006285281A/ja
Priority to JP2008145041A priority patent/JP2008203906A/ja

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/294—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for lighting or sustain discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0266—Reduction of sub-frame artefacts
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2922—Details of erasing

Abstract

본 발명은 화질을 높이도록 한 플라즈마 디스플레이 패널의 계조 표현방법 및 장치에 관한 것이다.
이 플라즈마 디스플레이 패널의 계조 표현방법 및 장치는 적어도 한 서브필드의 서스테인기간에서 서스테인전극쌍 중 어느 한 전극에만 서스테인펄스를 인가한다.

Description

플라즈마 디스플레이 패널의 계조 표현방법 및 장치{Method AND Apparatus For Expressing Gray Level In Plasma Display Panel}
본 발명은 플라즈마 디스플레이 패널의 계조 표현 방법에 관한 것으로, 특히 화질을 높이도록 한 플라즈마 디스플레이 패널의 계조 표현방법 및 장치에 관한 것이다.
플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은 가스 방전시 발생하는 자외선에 의해 형광체를 발광시킴으로써 문자 또는 그래픽을 포함한 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근의 기술 개발에 힘입어 크게 향상된 화질을 제공한다.
도 1을 참조하면, 종래의 3 전극 교류 면방전형 PDP(이하, "3 전극 PDP"라 한다)는 상부기판(10) 상에 형성되어진 스캔전극(Y) 및 서스테인전극(Z)과, 하부기판(18) 상에 형성되어진 데이터전극(X)을 구비한다.
스캔전극(Y)과 서스테인전극(Z)은 각각 폭이 넓은 투명전극(12Y,12Z)과 폭이 좁은 금속버스전극(13Y,13Z)을 포함하여 상부기판(10) 상에 나란하게 형성된다.
상부기판(10)에는 스캔전극(Y)과 서스테인전극(Z)을 덮도록 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게된다. 이 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
데이터전극(X)은 스캔전극(Y) 및 서스테인전극(Z)과 직교된다.
하부기판(18)에는 하부 유전체층(22)과 격벽(24)이 형성된다. 하부 유전체층(22)과 격벽(24)의 표면에는 형광체층(26)이 도포된다. 격벽(24)은 수평으로 인접한 방전공간을 분리하여 인접한 방전셀 간의 광학적, 전기적 크로스토크를 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어 적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다.
상부기판(10), 하부기판(18) 및 격벽(24) 사이에 마련된 방전공간에는 He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 주입된다.
PDP는 화상의 계조(Gray Level)를 구현하기 위하여 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 구동하고 있다. 각 서브필드는 다시 방전을 균일하게 일으키기 위한 리셋기간, 방전셀을 선택하기 위한 어드레스기간 및 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 256 계조로 화상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 도 2와 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋기간, 어드레스기간 및 서스테인기간으로 다시 나누어지게 된다. 각 서브필드의 리셋기간 및 어드레스기간은 각 서브필드마다 동일하다. 셀을 선택하기 위한 어드레스방전은 데이터전극(X)과 스캔전극(Y) 사이의 전압차에 의해 일어난다. 서스테인 기간은 각 서브필드에서 2n(단, n=0,1,2,3,4,5,6,7)의 비율로 증가된다. 이와 같이 각 서브필드에서 서스테인기간의 서스테인 방전 횟수를 조절하여 계조를 구현하게 된다.
도 3은 휘도 가중치가 낮은 제1 내지 제3 서브필드에서 스캔전극(Y), 서스테인전극(Z) 및 데이터전극(X)에 공급되는 구동파형을 나타낸다.
도 3을 참조하면, 프레임의 초기에는 전 화면을 초기화시키기 위한 리셋기간이 할당된다. 리셋기간은 정극성의 높은 리셋펄스(RST)가 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 리셋방전을 일으킨다. 이 리셋방전에 의해 전 화면의 셀들은 균일하게 벽전하가 축적되므로 방전특성이 균일하게 된다.
제1 내지 제3 서브필드(SF1 내지 SF3)는 각각 어드레스기간, 서스테인기간 및 이레이즈기간을 포함한다. 여기서, 어드레스기간과 이레이즈기간은 동일하게 설정되는 반면, 서스테인기간은 각 서브필드(SF1 내지 SF3)에 부여된 휘도 가중치에 따라 다르게 된다.
제1 서브필드(SF1)는 휘도 가중치가 20으로 설정된다. 제1 서브필드(SF1)의 어드레스기간에는 어드레스전극(X)에 데이터펄스(DATA)가 공급되며, 그 데이터펄스(DATA)에 동기되도록 스캔전극들(Y)에 순차적으로 스캔펄스(-SCN)가 공급된다. 데이터펄스(DATA)와 스캔펄스(-SCN) 간의 전압차와 셀 내의 벽전압이 더해지면서 데이터펄스(DATA)가 인가된 셀들은 어드레스방전이 일어나게 된다. 제1 서브필드(SF1)의 서스테인기간에는 휘도 가중치 '20'에 대응하여 스캔전극(Y)과 서스테인전극(Z) 각각에 한 차례씩 서스테인펄스가 공급된다. 어드레스기간에서 선택된 셀들은 서스테인펄스와 내부 벽전압이 더해지면서 매 서스테인펄스마다 방전되어 총 2회 방전된다. 그리고 제1 서브필드(SF1)의 이레이즈기간에는 모든 스캔전극(Y)에 램프파 형태의 이레이즈신호(erase)가 공급된다. 이 이레이즈신호는 서스테인방전을 소거시키고 전 화면의 셀들 내에 일정한 양의 벽전하를 균일하게 형성시킨다.
제2 서브필드(SF2)는 휘도 가중치가 21로 설정되며, 제3 서브필드(SF3)는 휘도 가중치가 22으로 설정된다. 제2 및 제3 서브필드(SF2,SF3)의 어드레스기간은 제1 서브필드(SF1)의 그것과 마찬가지로 데이터펄스(DATA)가 공급되는 셀 내에 어드레스방전을 일으킴으로써 셀을 선택하게 된다. 제2 서브필드(SF2)의 서스테인기간에는 휘도 가중치 '21'에 대응하여 스캔전극(Y)과 서스테인전극(Z) 각각에 두 차례씩 서스테인펄스가 공급된다. 제3 서브필드(SF3)의 서스테인기간에는 휘도 가중치 '22'에 대응하여 스캔전극(Y)과 서스테인전극(Z) 각각에 네 차례씩 서스테인펄스가 공급된다. 따라서, 제2 서브필드(SF2)의 서스테인기간에는 어드레스방전에 의해 선택된 셀들 각각에서 총 4회 방전이 일어나며, 제3 서브필드(SF3)의 서스테인기간에는 어드레스방전에 의해 선택된 셀들 각각에서 총 8회 방전이 일어나게 된다.
종래의 PDP 구동방법에 의하면 소수값 특히, 1 이하의 계조를 표현할 수 없는 문제점이 있다. 이를 상세히 하면, 종래의 PDP는 아래의 표 1과 같이 자연수의휘도 가중치가 각각 설정된 서브필드의 조합에 의해 자연수 값의 계조를 표현하게 된다. 각 서브필드의 휘도 가중치는 서스테인펄스의 쌍 수와 동일하게 된다.
표 1은 8 비트 디폴트 코드의 경우에 계조값에 따른 서브필드의 온/오프(on/off)를 나타낸다.
SF1(1) SF2(2) SF3(4) SF4(8) SF5(16) SF6(32) SF7(64) SF8(128)
0 × × × × × × × ×
1 O × × × × × × ×
2 × O × × × × × ×
3 0 0 × × × × × ×
4 × × 0 × × × × ×
ː ː ː ː ː ː ː ː ː
126 × 0 O O O O O ×
127 O O O O O O O ×
128 × × × × × × × ○
ː ː ː ː ː ː ː ː ː
252 × × O O O O O O
253 O × O O O O O O
254 × O O O O O O O
255 O O O O O O O O
표 1에 있어서, 최상측행은 서브필드와 그 휘도 가중치를 나타내며, 최좌측열은 계조값에 따른 서브필드쌍의 수를 나타낸다. 'O'는 켜지는 서브필드(SF1 내지 SF8)를 나타내며, '×'는 꺼지는 서브필드를 나타낸다.
종래의 PDP는 표 1에 에서 알 수 있는 바 계조값 '1' 이하의 계조 표현은 불가능하다. 특히, 입력 영상신호에 대하여 역감마보정을 을 실시하게 되면 낮은 계조들 예를 들면, '16' 보다 작은 계조는 도 4와 같이 '1' 이하의 계조값으로 변경되기 때문에 입력 영상신호에서 일부 낮은 계조는 PDP에서 표시될 수 없게 된다. 또한, 역감마보정 후에 오차확산을 실시하게 되면, 역감마보정에 의해 '1' 이하의 계조값으로 변환된 데이터는 인접셀들로 확산되는 오차확산성분으로 인하여 점 패턴의 노이즈로 작용하는 소위 "오차확산 아티팩트"로 표시된다. 그 결과, 예컨데 어두운 배경의 화면 속에 어두운 물체가 이동하는 입력영상이 PDP에 표시되면 이동하는 어두운 물체가 오차확산 아티팩트로 표시되므로 그 형상을 정확히 식별할 수 없게 된다.
한편, 최근에는 입력영상의 평균 밝기에 따라 전체 서스테인펄스의 수를 조정하는 구동방식이 개발되고 있다. 이 평균영상 제어방식은 표 2와 같이 전체 서스테인펄스 수가 다른 서브필드 배열 들 중 어느 하나를 입력 영상의 평균 밝기가 밝으면 전체 서스테인 펄스의 수를 감소시키고, 입력 영상의 평균 밝기가 어두우면 전체 서스테인 펄스의 수를 증가시키게 된다. 이 경우에도, 평균 밝기가 밝은 화면에서 역감마보정과 오차확산을 실시하게 되면 소수값의 계조 특히, 1 이하의 계조를 표현할 수가 없다.
SF1 SF2 SF3 SF4 SF5 SF6 SF7 SF8 SF9 SF10
1023 1 2 4 8 16 32 64 128 256 512
511 - 1 2 4 8 16 32 64 128 256
255 - - 1 2 4 8 16 32 64 128
표 2에 있어서, 최상측행은 서브필드를 나타내며, 최좌측열은 전체 서스테인펄스 쌍의 수를 나타낸다. 표 2에서 알 수 있는 바 서스테인펄스쌍의 수가 255 개이면 소수값 계조와 같은 미세한 계조를 표현할 수가 없다.
따라서, 본 발명의 목적은 정수 계조 사이의 미세 밝기 계조의 표현이 가능하게 하여 화질을 높이도록 한 플라즈마 디스플레이 패널의 계조 표현방법 및 장치를 제공하는데 있다.
도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.
도 2는 도 1에 도시된 플라즈마 디스플레이 패널의 구동방법을 설명하기 위한 한 프레임의 구성을 나타내는 도면.
도 3은 도 2에서 제1 내지 제3 서브필드의 구동 파형을 나타내는 파형도.
도 4는 역감마보정에 의해 낮은 계조의 영상이 1 이하의 계조로 변환되는 것을 나타내는 그래프이다.
도 5는 본 발명에 따른 플라즈마 디스플레이 패널의 계조 표현장치를 나타내는 블록도이다.
도 6은 본 발명의 제1 실시예에 따른 플라즈마 디스플레이 패널의 계조 표현방법을 설명하기 위한 구동 파형을 나타낸다.
도 7은 본 발명의 제2 실시예에 따른 플라즈마 디스플레이 패널의 계조 표현방법을 설명하기 위한 구동 파형을 나타낸다.
상기 목적을 달성하기 위하여, 본 발명에 따른 PDP의 계조 표현방법은 리셋기간, 어드레스기간, 서스테인기간으로 구성되는 서브필드를 복수개 가지는 PDP의 계조 표현방법에 있어서, 적어도 한 서브필드의 서스테인기간에서 서스테인전극쌍 중 어느 한 전극에만 서스테인펄스를 인가한다.상기 PDP의 계조 표현방법은 상기 계조를 표현하기 위한 서브필드는 소거기간을 포함한다.상기 계조를 표현하기 위한 서브필드의 이전 서브필드에서 소거기간을 가짐으로써, 상기 서브필드의 리셋기간이 생략될 수 있다.상기 서스테인펄스는 상기 적어도 한 서브필드의 밝기를 제어한다.상기 서스테인전극쌍 중 어느 한 전극에만 서스테인펄스가 인가되는 상기 적어도 한 서브필드는 셀을 초기화하기 위한 적어도 하나의 리셋기간과; 셀을 선택하기 위한 어드레스기간과; 상기 서스테인펄스가 인가되는 서스테인기간과; 상기 셀의 전하를 소거하는 소거기간을 포함한다.상기 서스테인펄스는 적어도 한 서브필드 내에서 최소밝기로 발생된다.본 발명에 따른 PDP의 계조 표현방법은 전 화면의 셀들을 초기화하기 위한 리셋기간, 상기 셀을 선택하기 위한 어드레스기간 및 서스테인방전을 위한 서스테인기간으로 구성되는 서브필드를 복수개 사용하여 시분할 구동되며 상기 서스테인방전을 일으키는 제 1및 제 2전극을 가지는 PDP의 계조 표현방법에 있어서, 상기 서스테인기간이 없는 제 1서브필드와; 상기 제 1전극에 상기 서스테인펄스를 인가함과 아울러 상기 제 2전극에 상기 서스테인펄스를 인가하는 제 2서브필드를 포함한다.상기 계조를 표현하기 위한 서브필드는 소거기간을 포함한다.상기 계조를 표현하기 위한 서브필드의 이전 서브필드에서 소거기간을 가짐으로써, 상기 서브필드의 리셋기간이 생략될 수 있다.상기 제 1 서브필드는 셀을 선택하기 위한 어드레스방전에 의해 밝기를 표현한다.본 발명에 따른 PDP의 계조 표현방법은 서스테인펄스에 따라 서스테인방전을 일으키기 위한 제 1및 제 2전극을 가지는 PDP의 계조 표현방법에 있어서, 상기 제 1전극에 대응하는 제 1 서스테인펄스의 개수를 결정하는 단계와; 상기 제 2전극에 대응하는 제 2 서스테인펄스의 개수를 상기 제 1서스테인펄스의 개수와 다른 수로 결정하는 단계와; 상기 제 1전극에 상기 제 1 서스테인펄스를 인가하고 상기 제 2전극에 상기 제 2서스테인펄스를 인가하여 n(단, n은 0이상의 자연수)의 계조값과 n+1의 계조값 사이의 밝기를 표현하는 단계를 포함한다.본 발명에 따른 PDP의 계조 표현장치는 어드레스전극, 상기 어드레스전극과 교차되며 선택된 셀에 대하여 서스테인방전을 일으키기 위한 스캔전극과 서스테인전극을 가지는 PDP와; 상기 스캔전극과 상기 서스테인전극 중 어느 한 전극에만 서스테인펄스가 할당되는 적어도 하나의 서브필드 데이터를 맵핑하는 서브필드 맵핑부와; 상기 서브필드 맵핑부에 의해 맵핑된 데이터를 상기 어드레스전극에 공급하기 위한 제1 구동부와; 상기 서브필드에서 상기 스캔전극과 상기 서스테인전극 중 어느 한 전극에만 상기 서스테인펄스를 인가하는 제2 구동부를 구비한다.본 발명에 따른 PDP의 계조 표현장치는 입력 영상에 대하여 역감마보정을 실시하는 역감마보정부와; 상기 역감마보정된 영상에 대하여 오차확산을 실시하는 오차확산부와; 상기 입력영상의 평균밝기를 검출하고 상기 평균밝기에 따라 서스테인펄스의 수를 결정하여 상기 서브필드 맵핑부를 제어하는 제어부를 더 구비한다.본 발명에 따른 PDP의 계조 표현장치는 어드레스전극, 상기 어드레스전극과 교차되며 선택된 셀에 대하여 서스테인방전을 일으키기 위한 스캔전극과 서스테인전극을 가지는 PDP와; 어드레스방전을 위한 어드레스기간을 가지며 서스테인기간이 생략되는 적어도 하나의 서브필드 데이터를 맵핑하는 서브필드 맵핑부와; 상기 서브필드 맵핑부에 의해 맵핑된 데이터를 상기 어드레스전극에 공급하기 위한 제1 구동부와; 상기 서스테인기간을 가지는 다른 서브필드에서 상기 스캔전극과 상기 서스테인전극 중 어느 한 전극에 서스테인펄스를 인가하는 제2 구동부를 구비한다.본 발명에 따른 PDP의 계조 표현장치는 입력 영상에 대하여 역감마보정을 실시하는 역감마보정부와; 상기 역감마보정된 영상에 대하여 오차확산을 실시하는 오차확산부와; 상기 입력영상의 평균밝기를 검출하고 상기 평균 밝기에 따라 서스테인펄스의 수를 결정하여 상기 서브필드 맵핑부를 제어하는 제어부를 더 구비한다.본 발명에 따른 PDP의 계조 표현방법은 리셋기간, 어드레스기간, 서스테인기간으로 구성되는 서브필드를 복수개 가지는 PDP의 계조 표현방법에 있어서, 적어도 한 서브필드에서 서스테인기간이 생략된다.상기 계조를 표현하기 위한 서브필드는 소거기간을 포함한다.상기 계조를 표현하기 위한 서브필드의 이전 서브필드에서 소거기간을 가짐으로써, 상기 서브필드의 리셋기간이 생략될 수 있다.상기 다수의 서브필드들의 조합에 의해 다수의 계조가 표현된다.상기 어드레스방전은 상기 적어도 한 서브필드의 밝기를 제어한다.
상기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부한 도면들을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 도 5 내지 도 7을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 5를 참조하면, 본 발명의 실시예에 따른 PDP의 계조 표현방법 및 장치는 입력영상을 디지털 데이터로 변환하는 아날로그/디지털 변환기(이하, "A/D 변환기"라 한다)(1)와, 도시하지 않은 PDP의 데이터 구동회로에 데이터를 공급하기 위한 데이터 정렬기(6)와, A/D 변환기(1)와 데이터 정렬기(6) 사이에 접속된 역감마 보정기(2), 오차확산기(3) 및 서브필드 맵핑기(5), 역감마보정기(2)와 서브필드 맵핑기(5) 사이에 접속된 평균영상레벨 제어기(Average Picture Level Controller)(4)를 구비한다.
A/D 변환기(1)는 적, 녹 및 청색의 입력영상 데이터를 디지털 형태로 변환하여 역감마 보정기(2)에 공급하게 된다.
역감마 보정기(2)는 영상신호를 역감마보정하여 영상신호의 계조를 선형적으로 변환시키게 된다.
오차확산기(3)는 오차 성분을 인접한 셀들에 확산시킴으로써 휘도값을 미세하게 조정하는 역할을 한다. 이를 위하여, 오차확산기(3)는 데이터를 정수부와 소수부로 분리하고 소수부에 플로이-스타인버그(Floy-Steinberg) 계수를 곱하여 인접한 셀들에 오차성분을 확산시키게 된다.
서브필드 맵핑기(6)에는 서스테인펄스의 수와 전체 계조수가 다른 다수의 서브필드 배열들이 미리 저장되어 있다. 서브필드 맵핑기(6)에 저장된 다수의 서브필드 배열들 중 서스테인펄스 수가 낮은 서스필드 배열들 각각은 소수값의 계조를 표현할 수 있도록 1 이하의 휘도 가중치가 부여된 서브필드를 포함함과 아울러 자연수의 휘도 가중치가 부여된 다수의 서브필드들을 포함한다. 이 서브필드 맵핑기(6)는 오차확산기(5)로부터 입력되는 데이터를 계조값에 따라 각 서브필드에 맵핑하고, APL(4)로부터 입력되는 서스테인 펄스 수 정보에 따라 서브필드 배열을 선택하게 된다.
데이터 정렬기(6)는 서브필드 맵핑기(5)로부터 입력되는 데이터를 분배하고, 분배된 데이터를 PDP의 데이터 구동부에 포함된 다수의 구동 집적회로(Integrated Circuit : 이하 "IC"라 한다)의 각 IC별로 나누어 공급하게 된다.
APL(4)에는 입력 영상신호의 평균밝기에 따라 다단계로 나뉘어진 서스테인 펄스 수 정보가 저장되어 있다. 이 APL(4)은 역감마 보정된 한 프레임 데이터 즉, 한 화면분의 데이터의 평균밝기를 산출하고, 그 평균밝기에 따라 미리 설정된 서스테인 펄스의 수를 선택하여 서브필드 맵핑기(5)를 제어하게 된다. 이 APL(4)에 의해 입력 영상의 평균 밝기가 밝으면 전체 서스테인 펄스의 수가 감소되고, 입력 영상의 평균 밝기가 어두우면 전체 서스테인 펄스의 수가 증가된다.
아래의 표 3은 서브필드 수가 최대 14개로 가정할 때 서브필드 맵핑기(5)에 저장된 서브필드 배열을 나타낸다. 각 서브필드 배열은 입력영상의 평균밝기에 따라 선택된다.
SF1 SF2 SF3 SF4 SF5 SF6 SF7 SF8 SF9 SF10 SF11 SF12 SF13 SF14
1023 1 2 4 8 16 32 64 128 128 128 128 128 128 128
895 1 2 3 7 14 28 56 112 112 112 112 112 112 112
767 1 1 3 6 12 24 48 96 96 96 96 96 96 96
639 1 1 2 5 10 20 40 80 80 80 80 80 80 80
511 0.5 1 2 4 8 16 32 64 64 64 64 64 64 64
383.5 0.5 1 1 3 6 12 24 48 48 48 48 48 48 48
255.75 0.25 0.5 1 2 4 8 16 32 32 32 32 32 32 32
표 3에 있어서, 최상측행은 서브필드를 나타내며, 최좌측열은 전체 서스테인펄스 쌍의 수를 나타낸다. 표 3에서 알 수 있는 바 서스테인펄스 쌍의 총 수가 383, 255.75인 서브필드 배열에는 소수값의 휘도 가중치를 가지는 서브필드가 포함된다. 따라서, 역감마보정에 의해 1 이하로 변환되는 계조의 영상신호가 정상적으로 표시되고 자연수와 자연수 사이의 소수값도 표현할 수 있다. 한편, 서스테인펄스 쌍의 총 수가 255.75인 서브필드 배열에서 0.25의 휘도가중치가 부여된 제1 서브필드(SF1)를 제거함으로써 서스테인펄스 쌍의 총 수가 255.5인 서브필드 배열이생성될 수 있다.
표 4는 서스테인펄스 쌍의 총 수가 255.75인 서브필드 배열에서 표현되는 계조값을 나타내며, 표 5는 서스테인펄스 쌍의 총 수가 255.5인 서브필드 배열에서 표현되는 계조값을 나타낸다.
SF1(0.25) SF2(0.5) SF3(1) SF4(2) SF5(4) SF6(8) SF7(16) SF8(32) SF9(32) SF10(32) SF11(32) SF12(32) SF13(32) SF14(32)
0 × × × × × × × × × × × × × ×
0.25 O × × × × × × × × × × × × ×
0.5 × O × × × × × × × × × × × ×
0.75 0 0 × × × × × × × × × × × ×
1 × × 0 × × × × × × × × × × ×
1.25 0 × 0 × × × × × × × × × × ×
1.5 × 0 0 × × × × × × × × × × ×
1.75 0 0 O × × × × × × × × × × ×
2 × × × O × × × × × × × × × ×
ː ː ː ː ː ː ː ː ː ː ː ː ː ː ː
254 × × × O O O O O O O O O O O
254.25 O × × O O O O O O O O O O O
254.5 × O × O O O O O O O O O O O
254.75 O O × O O O O O O O O O O O
255 × × O O O O O O O O O O O O
255.25 O × O O O O O O O O O O O O
255.5 × O O O O O O O O O O O O O
255.75 O O O O O O O O O O O O O O
SF1(0.5) SF2(1) SF3(2) SF4(4) SF5(8) SF6(16) SF7(32) SF8(32) SF9(32) SF10(32) SF11(32) SF12(32) SF13(32)
0 × × × × × × × × × × × × ×
0.5 O × × × × × × × × × × × ×
1 × 0 × × × × × × × × × × ×
1.5 0 0 × × × × × × × × × × ×
2 × × O × × × × × × × × × ×
ː ː ː ː ː ː ː ː ː ː ː ː ː ː
254 × × O O O O O O O O O O O
254.5 O × O O O O O O O O O O O
255 × O O O O O O O O O O O O
255.5 O O O O O O O O O O O O O
표 4 및 표 5에 있어서, 최상측행은 서브필드와 그 휘도 가중치를 나타내며, 최좌측열은 계조값에 따른 서브필드쌍의 수를 나타낸다. 'O'는 켜지는서브필드(SF1 내지 SF14)를 나타내며, '×'는 꺼지는 서브필드를 나타낸다.
도 6은 본 발명의 제1 실시예에 따른 PDP의 계조 표현방법을 설명하기 위한 구동 파형을 나타낸다.
도 6을 참조하면, 프레임의 초기에는 전 화면을 초기화시키기 위한 리셋기간이 할당된다. 리셋기간은 정극성의 높은 리셋펄스(RST) 또는 소정 기울기를 가지는 램프신호 형태의 도시하지 않은 셋업/셋다운펄스가 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 리셋방전을 일으킨다. 리셋방전에 의해 전 화면의 셀들은 균일하게 벽전하가 축적되므로 방전특성이 균일하게 된다.
제1 서브필드(SF1)는 휘도 가중치가 '0.25'로 설정된다. 제1 서브필드(SF1)의 어드레스기간에는 어드레스전극(X)에 데이터펄스(DATA)가 공급되며, 그 데이터펄스(DATA)에 동기되도록 스캔전극들(Y)에 순차적으로 스캔펄스(-SCN)가 공급된다. 데이터펄스(DATA)와 스캔펄스(-SCN) 간의 전압차와 셀 내의 벽전압이 더해지면서 데이터펄스(DATA)가 인가된 셀들은 어드레스방전이 일어나게 된다. 제1 서브필드(SF1)의 서스테인기간에는 서스테인펄스(SUS)가 공급되지 않는다. 제1 서브필드(SF1)의 이레이즈기간에는 램프파 형태의 이레이즈신호가 전 스캔전극들(Y)에 동시에 인가된다. 이레이즈신호는 이레이즈기간 전에 서스테인전극(Z) 상에 쌓인 부극성의 벽전하를 제거하기 위하여 스캔전극(Y)에 공급됨으로써 서스테인전극(Z)과 미약한 방전을 일으키게 된다. 이 제1 서브필드(SF1)는 서스테인방전없이 어드레스 방전시 수반되는 발광량만으로 계조값 '0.25'를 표시하게 된다.
제2 서브필드(SF2)는 휘도 가중치가 '0.5'로 설정된다. 제2 서브필드(SF2)의 어드레스기간에는 어드레스전극(X)에 데이터펄스(DATA)가 공급되며, 그 데이터펄스(DATA)에 동기되도록 스캔전극들(Y)에 순차적으로 스캔펄스(-SCN)가 공급된다. 데이터펄스(DATA)와 스캔펄스(-SCN) 간의 전압차와 셀 내의 벽전압이 더해지면서 데이터펄스(DATA)가 인가된 셀들은 어드레스방전이 일어나게 된다. 제2 서브필드(SF2)의 서스테인기간에는 스캔전극(Y)에만 서스테인펄스(SUS)가 공급된다. 제2 서브필드(SF2)의 이레이즈기간에는 램프파 형태의 이레이즈신호가 서스테인전극(Z)에 인가된다. 이레이즈신호는 이레이즈기간 전에 스캔전극(Z) 상에 쌓인 부극성의 벽전하를 제거하도록 서스테인전극(Z)에 공급되어 스캔전극(Y)과 미약한 방전을 일으키게 된다. 이 제2 서브필드(SF2)는 스캔전극(Y)에 한 차례 공급되는 서스테인펄스(SUS)로 인한 한 차례의 서스테인방전으로 계조값 '0.5'를 표시하게 된다.
제3 서브필드(SF3)는 휘도 가중치가 '1'로 설정된다. 제3 서브필드(SF3)의 어드레스기간에는 어드레스전극(X)에 데이터펄스(DATA)가 공급되며, 그 데이터펄스(DATA)에 동기되도록 스캔전극들(Y)에 순차적으로 스캔펄스(-SCN)가 공급된다. 데이터펄스(DATA)와 스캔펄스(-SCN) 간의 전압차와 셀 내의 벽전압이 더해지면서 데이터펄스(DATA)가 인가된 셀들은 어드레스방전이 일어나게 된다. 제3 서브필드(SF3)의 서스테인기간에는 스캔전극(Y)에 서스테인펄스(SUS)가 공급된 후, 서스테인전극(Z)에 서스테인펄스가 공급된다. 제3 서브필드(SF3)의 이레이즈기간에는 램프파 형태의 이레이즈신호가 전 스캔전극들(Y)에 동시에 인가된다. 이레이즈신호는 이레이즈기간 전에 서스테인전극(Z) 상에 쌓인 부극성의 벽전하를 제거하도록 스캔전극(Y)에 공급되어 서스테인전극(Z)과 미약한 방전을 일으키게 된다. 이 제3 서브필드(SF3)는 한 쌍의 서스테인펄스(SUS)에 의해 두 차례 연속으로 일어나는 서스테인 방전으로 계조값 '1'을 표시하게 된다. 제3 서브필드(SF3)의 다음에는 자연수의 휘도 가중치가 부여된 다수의 서브필드들이 연속된다.
도 7은 본 발명의 제2 실시예에 따른 PDP의 계조 표현방법을 설명하기 위한 구동 파형을 나타낸다.
도 7을 참조하면, 프레임의 초기에는 전 화면을 초기화시키기 위한 리셋기간이 할당된다. 리셋기간은 정극성의 높은 리셋펄스(RST) 또는 소정 기울기를 가지는 램프신호 형태의 도시하지 않은 셋업/셋다운펄스가 서스테인전극(Z)에 공급되어 전화면의 셀들 내에 리셋방전을 일으킨다. 리셋방전에 의해 전 화면의 셀들은 균일하게 벽전하가 축적되므로 방전특성이 균일하게 된다.
제1 서브필드(SF1)는 이전 프레임의 종단에 배치되고 휘도 가중치가 높은 MSB(Most Significant Bit) 서브필드 다음에 배치되며, 휘도 가중치가 '0.5'로 설정된다. 제1 서브필드(SF1)의 어드레스기간에는 어드레스전극(X)에 도시하지 않은 어드레스 구동부에 의해 데이터펄스(DATA)가 공급되며, 그 데이터펄스(DATA)에 동기되도록 도시하지 않은 스캔 구동부에 의해 스캔전극들(Y)에 순차적으로 스캔펄스(-SCN)가 공급된다. 데이터펄스(DATA)와 스캔펄스(-SCN) 간의 전압차와 셀 내의 벽전압이 더해지면서 데이터펄스(DATA)가 인가된 셀들은 어드레스방전이 일어나게 된다. 제1 서브필드(SF1)의 서스테인기간에는 스캔 구동부에 의해 스캔전극(Y)에만 서스테인펄스(SUS)가 공급된다. 이 서스테인펄스(SUS)에 의해 발생되는 1회 서스테인방전은 제1 서브필드(SF1) 내에서 나타나는 밝기 중에서 최대의 밝기로 셀을 발광하게 한다. 제1 서브필드(SF1)의 이레이즈기간에는 도시하지 않은 서스테인 구동부에 의해 램프파 형태의 이레이즈신호가 서스테인전극(Z)에 인가된다. 이레이즈신호는 도시하지 않은 서스테인 구동부에 의해 이레이즈기간 전에 스캔전극(Y) 상에 쌓인 부극성의 벽전하를 제거하기 위하여 서스테인전극(Z)에 공급됨으로써 스캔전극(Y)과 미약한 방전을 일으키게 된다. 이 제1 서브필드(SF1)는 스캔전극(Y)에 한 차례 공급되는 서스테인펄스(SUS)로 인한 한 차례의 서스테인방전으로 계조값 '0.5'를 표시하게 된다.
제2 서브필드(SF2)는 휘도 가중치가 '1'로 설정된다. 제2 서브필드(SF2)의 어드레스기간에는 도시하지 않은 어드레스 구동부에 의해 어드레스전극(X)에 데이터펄스(DATA)가 공급되며, 그 데이터펄스(DATA)에 동기되도록 도시하지 않은 스캔 구동부에 의해 스캔전극들(Y)에 순차적으로 스캔펄스(-SCN)가 공급된다. 데이터펄스(DATA)와 스캔펄스(-SCN) 간의 전압차와 셀 내의 벽전압이 더해지면서 데이터펄스(DATA)가 인가된 셀들은 어드레스방전이 일어나게 된다. 제2 서브필드(SF2)의 서스테인기간에는 스캔 구동부에 의해 스캔전극(Y)에 서스테인펄스(SUS)가 공급된 후, 도시하지 않은 서스테인 구동부에 의해 서스테인전극(Z)에 서스테인펄스가 공급된다. 제2 서브필드(SF2)의 이레이즈기간에는 램프파 형태의 이레이즈신호가 스캔 구동부에 의해 전 스캔전극들(Y)에 동시에 인가된다. 이레이즈신호는 이레이즈기간 전에 서스테인전극(Z) 상에 쌓인 부극성의 벽전하를 제거하도록 스캔전극(Y)에 공급되어 서스테인전극(Z)과 미약한 방전을 일으키게 된다. 이 제2 서브필드(SF2)는 한 쌍의 서스테인펄스(SUS)에 의해 두 차례 연속으로 일어나는 서스테인 방전으로 계조값 '1'을 표시하게 된다.
제3 서브필드(SF3)는 휘도 가중치가 '2'로 설정된다. 제3 서브필드(SF3)의 어드레스기간에는 어드레스전극(X)에 데이터펄스(DATA)가 공급되며, 그 데이터펄스(DATA)에 동기되도록 스캔전극들(Y)에 순차적으로 스캔펄스(-SCN)가 공급된다. 데이터펄스(DATA)와 스캔펄스(-SCN) 간의 전압차와 셀 내의 벽전압이 더해지면서 데이터펄스(DATA)가 인가된 셀들은 어드레스방전이 일어나게 된다. 제3 서브필드(SF3)의 서스테인기간에는 스캔전극(Y)과 서스테인전극(Z)에 교번적으로 4 차례 서스테인펄스 즉, 두 쌍의 서스테인펄스가 공급된다. 제3 서브필드(SF3)의 이레이즈기간에는 램프파 형태의 이레이즈신호가 전 스캔전극들(Y)에 동시에 인가된다. 이레이즈신호는 이레이즈기간 전에 서스테인전극(Z) 상에 쌓인 부극성의 벽전하를 제거하도록 스캔전극(Z)에 공급되어 서스테인전극(Z)과 미약한 방전을 일으키게 된다. 이 제3 서브필드(SF3)는 두 쌍의 서스테인펄스에 의해 두 차례 연속으로 일어나는 서스테인 방전으로 계조값 '2'를 표시하게 된다. 제3 서브필드(SF3)의 다음에는 자연수의 휘도 가중치가 부여된 다수의 서브필드들이 연속된다.
한편, 도 6 및 도 7에서 알 수 있는 바 본 발명에 따른 PDP의 계조 표현방법 및 장치는 소수값의 휘도 가중치가 부여된 서브필드에 설정된 서스테인펄스가 쌍을 이루지 않게 된다. 따라서, 소수값의 휘도 가중치가 부여된 서브필드에 의해 한 프레임 기간 내에 스캔전극(Y)과 서스테인전극(Z) 각각에 공급되는 서스테인펄스의 총 수가 다르게 설정된다.
상술한 바와 같이, 본 발명에 따른 PDP의 계조 표현방법 및 장치는 정수 이하의 휘도 가중치를 서브필드에 부여하고, 그 서브필드에 서스테인펄스를 설정하지 않거나 스캔전극(Y)과 서스테인전극(Z)에 공급되는 서스테인펄스의 수를 다르게 설정하게 된다. 그 결과, 본 발명에 따른 본 발명에 따른 PDP의 계조 표현방법 및 장치는 정수 계조들 사이의 미세 밝기 계조 특히, 역감마보정에 의해 1 이하의 밝기로 변환된 영상을 정상적으로 표시할 수 있고 오차확산에 의한 오차확산 아티팩트를 줄임으로써 화질을 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (20)

  1. 리셋기간, 어드레스기간, 서스테인기간으로 구성되는 서브필드를 복수개 가지는 플라즈마 디스플레이 패널의 계조 표현방법에 있어서,
    적어도 한 서브필드는 서스테인기간에서 서스테인전극쌍 중 어느 한 전극에만 서스테인펄스를 인가하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현방법.
  2. 제 1 항에 있어서,
    상기 계조를 표현하기 위한 서브필드는 소거기간을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현방법.
  3. 제 1 항에 있어서,
    상기 계조를 표현하기 위한 서브필드의 이전 서브필드에서 소거기간을 가짐으로써, 상기 서브필드의 리셋기간이 생략될 수 있는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현방법.
  4. 제 1 항에 있어서,
    상기 서스테인펄스는 상기 적어도 한 서브필드의 밝기를 제어하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현방법.
  5. 제 1 항에 있어서,
    상기 서스테인전극쌍 중 어느 한 전극에만 서스테인펄스가 인가되는 상기 적어도 한 서브필드는,
    셀을 초기화하기 위한 적어도 하나의 리셋기간과;
    셀을 선택하기 위한 어드레스기간과;
    상기 서스테인펄스가 인가되는 서스테인기간과;
    상기 셀의 전하를 소거하는 소거기간을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현방법.
  6. 제 1 항에 있어서,
    상기 서스테인펄스는 적어도 한 서브필드 내에서 최소밝기로 발생되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현방법
  7. 전 화면의 셀들을 초기화하기 위한 리셋기간, 상기 셀을 선택하기 위한 어드레스기간 및 서스테인방전을 위한 서스테인기간으로 구성되는 서브필드를 복수개 사용하여 시분할 구동되며 상기 서스테인방전을 일으키는 제 1및 제 2전극을 가지는 플라즈마 디스플레이 패널의 계조 표현방법에 있어서,
    상기 서스테인기간이 없는 제 1서브필드와;
    상기 제 1전극에 상기 서스테인펄스를 인가함과 아울러 상기 제 2전극에 상기 서스테인펄스를 인가하는 제 2서브필드를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현방법.
  8. 제 7 항에 있어서,
    상기 계조를 표현하기 위한 서브필드는 소거기간을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현방법.
  9. 제 7 항에 있어서,
    상기 계조를 표현하기 위한 서브필드의 이전 서브필드에서 소거기간을 가짐으로써, 상기 서브필드의 리셋기간이 생략될 수 있는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현방법.
  10. 제 7 항에 있어서,
    상기 제 1 서브필드는 셀을 선택하기 위한 어드레스방전에 의해 밝기를 표현하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현방법.
  11. 서스테인펄스에 따라 서스테인방전을 일으키기 위한 제 1및 제 2전극을 가지는 플라즈마 디스플레이 패널의 계조 표현방법에 있어서,
    상기 제 1전극에 대응하는 제 1 서스테인펄스의 개수를 결정하는 단계와;
    상기 제 2전극에 대응하는 제 2 서스테인펄스의 개수를 상기 제 1서스테인펄스의 개수와 다른 수로 결정하는 단계와;
    상기 제 1전극에 상기 제 1 서스테인펄스를 인가하고 상기 제 2전극에 상기 제 2서스테인펄스를 인가하여 n(단, n은 0이상의 자연수)의 계조값과 n+1의 계조값 사이의 밝기를 표현하는 단계를 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현방법.
  12. 어드레스전극, 상기 어드레스전극과 교차되며 선택된 셀에 대하여 서스테인방전을 일으키기 위한 스캔전극과 서스테인전극을 가지는 플라즈마 디스플레이 패널과;
    상기 스캔전극과 상기 서스테인전극 중 어느 한 전극에만 서스테인펄스가 할당되는 적어도 하나의 서브필드 데이터를 맵핑하는 서브필드 맵핑부와;
    상기 서브필드 맵핑부에 의해 맵핑된 데이터를 상기 어드레스전극에 공급하기 위한 제1 구동부와;
    상기 서브필드에서 상기 스캔전극과 상기 서스테인전극 중 어느 한 전극에만 상기 서스테인펄스를 인가하는 제2 구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조표현장치.
  13. 제 12 항에 있어서,
    입력 영상에 대하여 역감마보정을 실시하는 역감마보정부와;
    상기 역감마보정된 영상에 대하여 오차확산을 실시하는 오차확산부와;
    상기 입력영상의 평균밝기를 검출하고 상기 평균밝기에 따라 서스테인펄스의 수를 결정하여 상기 서브필드 맵핑부를 제어하는 제어부를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현장치.
  14. 어드레스전극, 상기 어드레스전극과 교차되며 선택된 셀에 대하여 서스테인방전을 일으키기 위한 스캔전극과 서스테인전극을 가지는 플라즈마 디스플레이 패널과;
    어드레스방전을 위한 어드레스기간을 가지며 서스테인기간이 생략되는 적어도 하나의 서브필드 데이터를 맵핑하는 서브필드 맵핑부와;
    상기 서브필드 맵핑부에 의해 맵핑된 데이터를 상기 어드레스전극에 공급하기 위한 제1 구동부와;
    상기 서스테인기간을 가지는 다른 서브필드에서 상기 스캔전극과 상기 서스테인전극 중 어느 한 전극에 서스테인펄스를 인가하는 제2 구동부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현장치.
  15. 제 14 항에 있어서,
    입력 영상에 대하여 역감마보정을 실시하는 역감마보정부와;
    상기 역감마보정된 영상에 대하여 오차확산을 실시하는 오차확산부와;
    상기 입력영상의 평균밝기를 검출하고 상기 평균 밝기에 따라 서스테인펄스의 수를 결정하여 상기 서브필드 맵핑부를 제어하는 제어부를 더 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현장치.
  16. 리셋기간, 어드레스기간, 서스테인기간으로 구성되는 서브필드를 복수개 가지는 플라즈마 디스플레이 패널의 계조 표현방법에 있어서,
    적어도 한 서브필드에서 서스테인기간이 생략되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현방법.
  17. 제 16 항에 있어서,
    상기 계조를 표현하기 위한 서브필드는 소거기간을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현방법.
  18. 제 16 항에 있어서,
    상기 계조를 표현하기 위한 서브필드의 이전 서브필드에서 소거기간을 가짐으로써, 상기 서브필드의 리셋기간이 생략될 수 있는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현방법.
  19. 제 16 항에 있어서,
    상기 다수의 서브필드들의 조합에 의해 다수의 계조가 표현되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현방법.
  20. 제 16 항에 있어서,
    상기 어드레스방전은 상기 적어도 한 서브필드의 밝기를 제어하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 계조 표현방법.
KR10-2002-0000668A 2001-01-18 2002-01-07 플라즈마 디스플레이 패널의 계조 표현방법 및 장치 KR100445096B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US10/046,276 US6791516B2 (en) 2001-01-18 2002-01-16 Method and apparatus for providing a gray level in a plasma display panel
JP2002009849A JP4484416B2 (ja) 2001-01-18 2002-01-18 プラズマディスプレーパネルのグレイスケール表現方法及び装置
US10/911,505 US7911417B2 (en) 2001-01-18 2004-08-05 Method and apparatus for expressing gray levels in a plasma display panel
US11/255,996 US20060050022A1 (en) 2001-01-18 2005-10-24 Method and apparatus for expressing gray levels in a plasma display panel
JP2006170492A JP2006285281A (ja) 2001-01-18 2006-06-20 プラズマディスプレーパネルのグレイスケール表現方法
JP2008145041A JP2008203906A (ja) 2001-01-18 2008-06-02 プラズマディスプレーパネルのグレイスケール表現方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20010002996 2001-01-18
KR1020010002996 2001-01-18

Publications (2)

Publication Number Publication Date
KR20020061500A KR20020061500A (ko) 2002-07-24
KR100445096B1 true KR100445096B1 (ko) 2004-08-21

Family

ID=27692143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0000668A KR100445096B1 (ko) 2001-01-18 2002-01-07 플라즈마 디스플레이 패널의 계조 표현방법 및 장치

Country Status (2)

Country Link
JP (1) JP2008203906A (ko)
KR (1) KR100445096B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100589403B1 (ko) 2003-10-23 2006-06-13 삼성에스디아이 주식회사 플라즈마 표시 패널 및 그의 구동방법
KR100578834B1 (ko) * 2003-11-19 2006-05-11 삼성에스디아이 주식회사 플라즈마 표시패널 및 그의 구동방법
KR100589314B1 (ko) 2003-11-26 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100740100B1 (ko) * 2003-11-27 2007-07-16 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
JP4669226B2 (ja) 2004-01-14 2011-04-13 日立プラズマディスプレイ株式会社 プラズマディスプレイ装置の駆動方法
KR101042993B1 (ko) * 2004-03-16 2011-06-21 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동 방법
KR100570624B1 (ko) * 2004-05-14 2006-04-12 삼성에스디아이 주식회사 플라즈마 표시 장치
KR100739072B1 (ko) * 2004-05-28 2007-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그의 구동 방법
KR100603369B1 (ko) * 2004-09-20 2006-07-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100637173B1 (ko) * 2004-09-21 2006-10-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 계조 확장 방법
KR100739060B1 (ko) * 2004-11-16 2007-07-12 삼성에스디아이 주식회사 플라즈마 표시 장치와 그 구동방법
KR100606418B1 (ko) * 2004-12-18 2006-07-31 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법
KR100719084B1 (ko) * 2005-04-21 2007-05-17 엘지전자 주식회사 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및구동 방법
KR100747189B1 (ko) * 2005-09-27 2007-08-07 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20090044333A (ko) * 2007-10-31 2009-05-07 엘지전자 주식회사 플라즈마 디스플레이 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1165521A (ja) * 1997-08-20 1999-03-09 Fujitsu General Ltd ディスプレイの駆動方式
JPH1165517A (ja) * 1997-08-19 1999-03-09 Hitachi Ltd プラズマディスプレイパネルの駆動方法
JPH11282415A (ja) * 1998-03-30 1999-10-15 Mitsubishi Electric Corp 交流面放電型プラズマディスプレイパネルの駆動方法及び駆動回路並びに交流面放電型プラズマディスプレイパネル装置
KR20010030174A (ko) * 1999-09-17 2001-04-16 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라즈마 디스플레이 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3002490B2 (ja) * 1990-02-16 2000-01-24 株式会社日立製作所 駆動回路，表示装置及び表示方法
JP2666729B2 (ja) * 1994-07-28 1997-10-22 日本電気株式会社 プラズマディスプレイパネルの駆動方法
JPH10319894A (ja) * 1997-05-15 1998-12-04 Matsushita Electric Ind Co Ltd 画像表示装置
JPH1152913A (ja) * 1997-08-07 1999-02-26 Hitachi Ltd プラズマディスプレイ装置
JP2994631B2 (ja) * 1997-12-10 1999-12-27 松下電器産業株式会社 Ｐｄｐ表示の駆動パルス制御装置
JP3250995B2 (ja) * 1999-01-22 2002-01-28 松下電器産業株式会社 表示装置及び方法
JP4071382B2 (ja) * 1999-02-03 2008-04-02 パイオニア株式会社 プラズマディスプレイパネルの駆動方法
JP3528664B2 (ja) * 1999-03-10 2004-05-17 松下電器産業株式会社 プラズマディスプレイパネルの駆動方法
JP2000322025A (ja) * 1999-05-14 2000-11-24 Nec Corp プラズマディスプレイ装置
JP2000347619A (ja) * 1999-06-02 2000-12-15 Pioneer Electronic Corp プラズマディスプレイパネルの駆動方法
JP2001005423A (ja) * 1999-06-24 2001-01-12 Matsushita Electric Ind Co Ltd プラズマディスプレイパネルの駆動方法
US6791516B2 (en) * 2001-01-18 2004-09-14 Lg Electronics Inc. Method and apparatus for providing a gray level in a plasma display panel

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1165517A (ja) * 1997-08-19 1999-03-09 Hitachi Ltd プラズマディスプレイパネルの駆動方法
JPH1165521A (ja) * 1997-08-20 1999-03-09 Fujitsu General Ltd ディスプレイの駆動方式
JPH11282415A (ja) * 1998-03-30 1999-10-15 Mitsubishi Electric Corp 交流面放電型プラズマディスプレイパネルの駆動方法及び駆動回路並びに交流面放電型プラズマディスプレイパネル装置
KR20010030174A (ko) * 1999-09-17 2001-04-16 후지츠 히다찌 플라즈마 디스플레이 리미티드 플라즈마 디스플레이 장치

Also Published As

Publication number Publication date
JP2008203906A (ja) 2008-09-04
KR20020061500A (ko) 2002-07-24

Similar Documents

Publication Publication Date Title
US7911417B2 (en) Method and apparatus for expressing gray levels in a plasma display panel
KR100499102B1 (ko) 플라즈마 디스플레이 패널의 구동장치 및 구동방법
KR100705807B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100524312B1 (ko) 플라즈마 디스플레이 패널의 초기화 제어방법 및 장치
JP2008203906A (ja) プラズマディスプレーパネルのグレイスケール表現方法
JP3961171B2 (ja) ディスプレイ装置の多階調処理回路
KR100599747B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 계조 표현방법
KR100404842B1 (ko) 플라즈마 디스플레이 패널의 플리커 제거방법 및 장치
KR100599746B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 계조 표현방법
KR100531488B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20040102407A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2003302929A (ja) プラズマディスプレイ装置
KR100570626B1 (ko) 플라즈마 디스플레이 패널의 구동 장치 및 그 구동 방법
JPH08179724A (ja) プラズマディスプレイパネルの駆動方法およびプラズマディスプレイパネル駆動装置
KR100739047B1 (ko) 플라즈마 디스플레이 패널의 구동 장치, 플라즈마디스플레이 패널의 계조 표현 방법 및 플라즈마디스플레이 패널
KR100486910B1 (ko) 플라즈마 디스플레이 패널 및 그의 구동방법
KR20090044333A (ko) 플라즈마 디스플레이 장치
KR100493619B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR100547980B1 (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
KR20050106697A (ko) 플라즈마 디스플레이 패널의 구동방법 및 장치
JP2009186807A (ja) プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法
KR20050087423A (ko) 플라즈마 디스플레이 패널
KR20000074558A (ko) 플라즈마 디스플레이 패널의 계조 제어방법 및 장치
KR19980074918A (ko) 교류 플라즈마 디스플레이 패널의 구동방법
JP2009020160A (ja) 表示パネルの駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120727

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130724

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee