JP2009020160A - 表示パネルの駆動方法 - Google Patents

Abstract

【課題】入力映像信号によって表される画像の平均輝度が高い場合であっても、彩度感が高い画像を表示させることが可能な表示パネルの駆動方法を提供することを目的とする。
【解決手段】単位表示期間内で各表示セルに印加すべきサスティンパルスの総数から所定の第１パルス数を減算したものを各サブフィールドに分配することにより各サブフィールド毎の基本サスティンパルス数を求める。そして、上記の如く減算した第１パルス数の分を補うべき第２パルス数を、各サブフィールド毎の基本サスティンパルス数の各々に一律に加算することにより、各サブフィールド毎のサスティンパルスの印加回数を求める。
【選択図】図４

Description

本発明は、入力映像信号に対応した画像を薄型平面の表示パネルに表示させる表示パネルの駆動方法に関する。

現在、薄型平面の表示パネルとしてプラズマディスプレイパネル（以下、ＰＤＰと称する）、あるいはエレクトロルミネセントディスプレイパネル（以下、ＥＬＤＰと称する）を搭載した表示装置が知られている。これらＰＤＰ及びＥＬＤＰにおいて各画素を担う表示セルは「点灯」及び「消灯」の２状態しかもたない。そこで、入力された映像信号に対応した中間調の輝度を得るべく、サブフィールド法を用いてＰＤＰ及びＥＬＤＰの如き表示パネルを階調駆動するようにしている。

サブフィールド法では、入力映像信号における１フィールド又は１フレーム表示期間（以下、単位表示期間と称する）を、夫々に輝度重みに対応した発光回数が割り当ててある複数のサブフィールドに分割する。各サブフィールドでは、入力映像信号に応じて各表示セルを点灯及び消灯モードの内の一方の状態に設定するアドレス行程と、そのサブフィールドに対応した回数（又は期間）分だけサスティンパルスを繰り返し印加することにより点灯モードにある表示セルのみを繰り返し発光させるサスティン行程と、を実行する。かかる駆動方法によれば、単位表示期間内の各サブフィールドで実行された発光回数（又は発光期間）の合計により入力映像信号に対応した中間調の輝度が表現される。

又、かかるサブフィールド法に基づく駆動を実施するにあたり、入力映像信号によって表される画像の平均輝度に応じて、単位表示期間内において印加すべきサスティンパルスの総数を調整するようした表示装置が提案されている（例えば、特許文献１参照）。この表示装置では、入力映像信号によって表される画像の平均輝度が高いほど、１フィールド期間内において印加すべきサステインパルスの総数を少なくすることにより、電力消費を低減させるという、いわゆるＡＢＬ（Automatically Brightness Limit）制御を実施するようにしている。

ところが、このようなサスティンパルス総数の調整を行うと、平均輝度が高い画像ほど、各サブフィールドに割り当てられる発光回数が少なくなるので、輝度が低下した画像が表示されてしまい、更に隣接する階調間で輝度差が少なくなって精彩感に乏しい画像が表示されてしまうという問題があった。
特開２００３−２９６９８号

本発明は、入力映像信号によって表される画像の平均輝度が高い場合であっても、輝度の低下を防ぎ、高い精彩感を得ることができる画像を表示させることが可能な表示パネルの駆動方法を提供することを目的とする。

請求項１記載による表示パネルの駆動方法は、入力映像信号における単位表示期間毎に複数のサブフィールド各々において、表示パネルに配列されている表示セル各々にサスティンパルスを繰り返し印加することにより前記表示セル各々を前記入力映像信号に応じて選択的に繰り返し発光させる表示パネルの駆動方法であって、前記単位表示期間内で印加すべき前記サスティンパルスの総数から所定の第１パルス数を減算することにより補正サスティンパルス総数を求める補正行程と、前記補正サスティンパルス総数を前記単位表示期間内の前記サブフィールド各々に分配することにより、前記サブフィールド各々に割り当てるべき基本サスティンパルス数を求めるサスティンパルス数割当行程と、前記サブフィールド各々に割り当てられた前記基本サスティンパルス数の各々に所定の第２パルス数を加算することにより、各サブフィールドにおいて繰り返し印加すべき前記サスティンパルスの回数を求める行程と、を有する。

単位表示期間内で各表示セルに印加すべきサスティンパルスの総数から所定の第１パルス数を減算したものを各サブフィールドに分配することにより各サブフィールド毎の基本サスティンパルス数を求める。そして、上記の如く減算した第１パルス数の分を補うべき第２パルス数を、各サブフィールド毎の基本サスティンパルス数の各々に一律に加算することにより、各サブフィールド毎のサスティンパルスの印加回数を求める。

これにより、単位表示期間内において表示セルを発光させるべき対象となるサブフィールドの数が多くなるほど上記の如き第２パルス数の加算に伴うサスティンパルス数の増加分が多くなる。よって、輝度の低下を防ぐことができるとともに、隣接する階調間の輝度差が大となり、いわゆる精彩感の高い画像表示が為されるようになる。特に、入力映像信号における平均輝度が高いほど単位表示期間あたりのサステインパルスの総数を少なくする、いわゆるＡＢＬ制御が実施される場合には、明るい画像に対して精彩感の低下が生じるが、上記の如きにサスティンパルス数の設定によれば、その精彩感の低下が抑制され、輝度の低下を防ぐことができる。

図１は、本発明による駆動方法に従って表示パネルとしてのプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の構成を示す図である。

図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、放電ガスが封入されている放電空間を挟んで対向配置された前面透明基板及び背面基板（図示せぬ）を備えている。前面透明基板上には２次元画面の横方向（水平方向）に夫々伸張して配列された行電極Ｘ_１〜Ｘ_ｎ及び行電極Ｙ_１〜Ｙ_ｎが形成されている。これら行電極Ｘ₁〜Ｘ_n及び行電極Ｙ₁〜Ｙ_nは、夫々一対の行電極Ｘ_i及びＹ_i(ｉ：1〜n)にて、ＰＤＰ１０における第１〜第ｎ表示ラインを担っている。背面基板上には、行電極Ｘ₁〜Ｘ_n及び行電極Ｙ₁〜Ｙ_n各々と交叉するように、２次元表示画面の縦方向（垂直方向）に夫々伸張して配列された列電極Ｄ_１〜Ｄ_ｍが形成されている。上記放電空間を含む各行電極対（Ｘ、Ｙ）と列電極Ｄとの交叉部に、画素としての放電セル（表示セル）Ｐが形成される構造となっている。すなわち、ＰＤＰ１０には、第１行・第１列の放電セルＰ_(1,1)〜第ｎ行・第ｍ列の放電セルＰ_(n,m)からなる（ｎ×ｍ）個の放電セルＰがマトリクス状に配列されているのである。

Ａ／Ｄ変換器１は、入力映像信号ＶＤを各画素（放電セルＰ）毎にその輝度レベルを例えば８ビットで表す画素データＰＤに変換してフレームメモリ２に供給する。フレームメモリ２は、これら画素データＰＤ_(1,1)〜ＰＤ_(n,m)の各々を順次書き込み、その書き込まれた画素データＰＤ_(1,1)〜ＰＤ_(n,m)の各々を順次読み出してＳＦデータ生成回路３に供給する。

ＳＦデータ生成回路３は、フレームメモリ２から順次読み出された画素データＰＤに対して、先ず、誤差拡散処理及びディザ処理等からなる多階調化処理を施して多階調化画素データとして得る。例えば、誤差拡散処理では、画素データＰＤの上位ビット群を表示データ、残りの下位ビット群を誤差データと捉え、周辺画素各々に対応した画素データにおける上記誤差データを重み付け加算したものを、上記表示データに反映させることにより誤差拡散処理画素データを得る。又、ディザ処理では、互いに隣接する複数の画素からなる画素群毎に、各画素に対応した上記誤差拡散処理画素データに夫々、互いに異なる係数値からなるディザ係数を夫々割り当てて加算し、その加算結果中の所定の上位ビット群を多階調化画素データとして得る。

次に、ＳＦデータ生成回路３は、上記多階調化画素データに基づき、図２に示す如きＮ個（Ｎ：整数）のサブフィールドＳＦ１〜ＳＦ（Ｎ）各々において、放電セルＰを点灯及び消灯モードの内のいずれの状態に設定するのかを各ビット毎に示すＳＦデータＧＤを生成する。尚、１フレーム表示期間内でのサブフィールドの総数Ｎは、後述するＳＦ数信号ＳＦＮによって指定された数である。ＳＦデータ生成回路３は、各画素毎のＳＦデータＧＤ各々を順次、ＳＦメモリ４に供給する。

ＳＦメモリ４は、各画素毎のＳＦデータＧＤ各々を順次書き込み、１フレーム分の書き込みが終了する度に、以下の如き読み出し動作を行う。ＳＦメモリ４は、後述するＮ個のサブフィールドＳＦ１〜ＳＦ（Ｎ）の各々で、各ＳＦデータＧＤから、そのサブフィールドに対応したビット桁を分離して読み出し、夫々ＳＦ１〜ＳＦ（Ｎ）アドレスデータビットＤＢとしてアドレスドライバ６に供給する。

駆動制御回路２０は、上記ＳＦ数信号ＳＦＮ及び後述するＳＵＳパルス数信号ＳＵ１〜ＳＵ(N)に基づく図２に示す発光駆動シーケンスに従って、ＰＤＰ１０を駆動すべき各種駆動制御信号を、アドレスドライバ６、Ｘ電極ドライバ７及びＹ電極ドライバ８からなるパネルドライバに供給する。

すなわち、駆動制御回路２０は、図２に示す如き１フィールド又は１フレーム表示期間（以下、単位表示期間と称する）内の先頭のサブフィールドＳＦ１では、リセット行程Ｒ、選択書込アドレス行程Ｗ_Ｗ及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。更に、ＳＦ１に後続するサブフィールドＳＦ２〜ＳＦ（Ｎ）各々では、駆動制御回路２０は、選択消去アドレス行程Ｗ_Ｄ及びサスティン行程Ｉ各々に従った駆動を順次実施させるべき各種制御信号をパネルドライバに供給する。パネルドライバ（アドレスドライバ６、Ｘ電極ドライバ７及びＹ電極ドライバ８）は、駆動制御回路２０から供給された各種制御信号に応じた駆動パルスを生成してＰＤＰ１０の列電極Ｄ、行電極Ｘ及びＹに供給する。

先ず、先頭のサブフィールドＳＦ１のリセット行程Ｒでは、Ｘ電極ドライバ７及びＹ電極ドライバ８が、リセットパルスを全ての行電極Ｘ_１〜Ｘ_ｎ及び行電極Ｙ_１〜Ｙ_ｎに印加する。かかるリセットパルスの印加に応じて、全ての放電セルＰ内においてリセット放電が生起され、各放電セルＰ内に残留していた壁電荷が消滅する。これにより、全ての放電セルＰは消灯モードの状態に初期化される。

サブフィールドＳＦ１の選択書込アドレス行程Ｗ_Ｗでは、アドレスドライバ６が、ＳＦメモリ４から供給されたＳＦ１アドレスデータビットＤＢの論理レベルに対応したピーク電圧を有する画素データパルスを生成する。例えば、アドレスドライバ６は、ＳＦ１アドレスデータビットＤＢが論理レベル１である場合には高電圧、論理レベル０である場合には低電圧の画素データパルスを生成し、かかる画素データパルスを１表示ライン分（ｍ個）ずつ列電極Ｄ_１〜Ｄ_ｍに印加する。すなわち、アドレスドライバ６は、先ず、第１表示ラインに対応したｍ個の画素データパルスを夫々列電極Ｄ_１〜Ｄ_ｍに同時に印加し、次に、第２表示ラインに対応したｍ個の画素データパルスを夫々列電極Ｄ_１〜Ｄ_ｍに同時に印加し、次に、第３表示ラインに対応したｍ個の画素データパルスを夫々列電極Ｄ_１〜Ｄ_ｍに同時に印加して行く。以降、同様にして第４〜第ｎ表示ラインに夫々対応したｍ個の画素データパルスを１表示ライン分ずつ順次、列電極Ｄ_１〜Ｄ_ｍに印加して行くのである。更に、ＳＦ１の選択書込アドレス行程Ｗ_Ｗでは、Ｙ電極ドライバ８が、各表示ライン毎の画素データパルス群の印加タイミングと同一タイミングにて、走査パルスを行電極Ｙ_１〜Ｙ_ｎへと順次印加して行く。この際、走査パルスが印加された行電極と、高電圧の画素データパルスが印加された列電極との交叉部の放電セルＰにのみ選択的に書込アドレス放電が生起され、その放電セルＰ内に所定量の壁電荷が形成される。つまり、かかる書込アドレス放電により、この放電セルＰは点灯モードに設定される。一方、走査パルスが印加された行電極と、低電圧の画素データパルスが印加された列電極との交叉部の放電セルＰには上述した如き書込アドレス放電は生起されず、この放電セルＰはその直前までの状態、つまり消灯モードの状態を維持する。

又、サブフィールドＳＦ２〜ＳＦ（Ｎ）各々の選択消去アドレス行程Ｗ_Ｄでは、アドレスドライバ６が、ＳＦメモリ４から供給されたＳＦアドレスデータビットＤＢの論理レベルに対応したピーク電圧を有する画素データパルスを生成する。例えば、アドレスドライバ６は、ＳＦアドレスデータビットＤＢが論理レベル１である場合には高電圧、論理レベル０である場合には低電圧の画素データパルスを生成し、かかる画素データパルスを１表示ライン分（ｍ個）ずつ列電極Ｄ_１〜Ｄ_ｍに印加する。すなわち、アドレスドライバ６は、先ず、第１表示ラインに対応したｍ個の画素データパルスを夫々列電極Ｄ_１〜Ｄ_ｍに同時に印加し、次に、第２表示ラインに対応したｍ個の画素データパルスを夫々列電極Ｄ_１〜Ｄ_ｍに同時に印加し、次に、第３表示ラインに対応したｍ個の画素データパルスを夫々列電極Ｄ_１〜Ｄ_ｍに同時に印加して行く。以降、同様にして第４〜第ｎ表示ラインに夫々対応したｍ個の画素データパルスを１表示ライン分ずつ順次、列電極Ｄ_１〜Ｄ_ｍに印加して行くのである。更に、ＳＦ２〜ＳＦ（Ｎ）各々の選択消去アドレス行程Ｗ_Ｄでは、Ｙ電極ドライバ８が、各表示ライン毎の画素データパルス群の印加タイミングと同一タイミングにて、走査パルスを行電極Ｙ_１〜Ｙ_ｎへと順次印加して行く。この際、走査パルスが印加された行電極と、高電圧の画素データパルスが印加された列電極との交叉部の放電セルＰにのみ選択的に消去アドレス放電が生起され、その放電セルＰ内に残留していた壁電荷が消滅する。つまり、かかる消去アドレス放電により、この放電セルＰは消灯モードに設定される。一方、走査パルスが印加された行電極と、低電圧の画素データパルスが印加された列電極との交叉部の放電セルＰには上述した如き消去アドレス放電は生起されず、この放電セルＰはその直前までの状態（点灯モード又は消灯モード）を維持する。

サブフィールドＳＦ１〜ＳＦ(N)各々のサスティン行程Ｉでは、Ｘ電極ドライバ７及びＹ電極ドライバ８が、そのサブフィールドに対応したＳＵＳパルス数信号ＳＵにて示されている回数分だけ、行電極Ｘ_１〜Ｘ_ｎ及びＹ_１〜Ｙ_ｎに対して交互に繰り返しサスティンパルスを印加する。この際、ＳＵＳパルス数信号ＳＵ１〜ＳＵ(N)各々は、夫々サブフィールドＳＦ１〜ＳＦ(N)に対応しており、そのサブフィールドＳＦのサスティン行程Ｉで印加すべきサスティンパルスの数を示すものである。従って、Ｘ電極ドライバ７及びＹ電極ドライバ８は、例えば、サブフィールドＳＦ１のサスティン行程ＩではＳＵＳパルス数信号ＳＵ１、サブフィールドＳＦ２のサスティン行程ＩではＳＵＳパルス数信号ＳＵ２にて示される回数分だけ繰り返しサスティンパルスを印加する。かかるサスティンパルスの印加により、壁電荷が残留したままとなっている放電セルＰ、すなわち点灯モードの状態にある放電セルＰのみが、このサスティンパルスが印加される度にサスティン放電し、そのサスティン放電に伴う発光状態を維持する。

かかる駆動によると、輝度レベル０を表現する場合（第１階調）を除き、図３に示す如く、必ず、先頭のサブフィールドＳＦ１にて放電セルＰ内で書込アドレス放電が生起され（二重丸にて示す）、この放電セルＰは点灯モードに設定される。その後、サブフィールドＳＦ２〜ＳＦ（Ｎ）各々の内の１のサブフィールドの選択消去アドレス行程Ｗ_Oのみで選択消去アドレス放電が生起され（黒丸にて示す）、放電セルＰは消灯モードに設定される。尚、図２に示す如き発光駆動シーケンスによれば、単位表示期間内において放電セルＰを消灯モードの状態から点灯モードの状態に遷移させることが可能な機会は、ＳＦ１の選択書込アドレス行程Ｗ_Ｗだけである。よって、放電セルＰは、一旦、消灯モードに設定されると、それ以降のサブフィールドから最後尾のサブフィールドＳＦ（Ｎ）までの間に亘り消灯モードの状態を維持することになる。

従って、放電セルＰは、輝度レベル０を表現する場合（第１階調）を除き、単位表示期間内において、先頭サブフィールドＳＦ１から表現すべき中間輝度に対応した分だけ連続したサブフィールドＳＦ各々（白丸にて示す）で点灯モードに設定され、各ＳＦのサスティン行程Ｉにてサスティン放電に伴う発光を繰り返し生起する。この際、単位表示期間内において生起されたサスティン放電の総数に対応した輝度が視覚される。つまり、Ｎ個のサブフィールドによれば、図３に示す如き（Ｎ＋１）種類の発光パターンに基づく（Ｎ＋１）階調分の中間輝度が表現される。

尚、図２及び図３に示す駆動では、先頭サブフィールドＳＦ１にて、先ず全放電セルＰをリセット放電させることにより消灯モードに初期化し、黒表示（第１階調）を実施する場合を除き、各放電セルＰに対して書込アドレス放電（二重丸にて示す）を生起させてこれを点灯モードに遷移させるようにしている。よって、かかる駆動によって黒表示を行う場合、１フィールド表示期間を通して生起される放電は、先頭サブフィールドＳＦ１でのリセット放電だけとなる。従って、全放電セルをリセット放電させて点灯モードの状態に初期化してから、これを消灯モード状態に遷移させるべき選択消去アドレス放電を生起させる駆動を採用する場合に比して、１フィールド表示期間内で生起される放電回数が少なくなる。これにより、暗い画像を表示する際のコントラスト、いわゆる暗コントラストを向上させることが可能となる。

ここで、単位表示期間内に設けるべきサブフィールドの数（Ｎ個）を決定するＳＦ数信号ＳＦＮ、及び各サブフィールドのサスティン行程Ｉにて繰り返し印加すべきサスティンパルスの数を決定するＳＵＳパルス数信号ＳＵ１〜ＳＵ(N)は、ＳＦ構築回路２３によって生成される。

図４は、ＳＦ構築回路２３の内部構成の一例を示す図である。

図４において、ＳＵＳパルス総数設定回路２３１は、先ず、映像信号ＶＤによって示される輝度レベルに基づき、画像１フレーム（又は１フィールド）分毎の平均輝度を求める。次に、ＳＵＳパルス総数設定回路２３１は、かかる平均輝度に応じて、単位表示期間内において印加すべきサスティンパルスの総数を決定する。例えば、ＳＵＳパルス総数設定回路２３１には、各種の平均輝度と、その平均輝度に対応した最適なサスティンパルスの印加総数を示す情報とが対応付けされているルックアップテーブルが予め記憶されている。この際、ルックアップテーブルには、上記の如き平均輝度が高くなるほど、単位表示期間内において印加すべきサスティンパルスの総数が少なくなるような対応関係にて、各種の平均輝度と、その平均輝度に対応した最適なサスティンパルスの印加総数を示す情報とが対応付けして記憶されている。ＳＵＳパルス総数設定回路２３１は、このルックアップテーブル中から、上記平均輝度に対応したサスティンパルスの総数を示す情報を読み出し、その総数を示すＳＵＳパルス総数信号ＳＰＮ_BAをＳＦ数設定回路２３２及びＳＵＳパルス総数補正回路２３３各々に供給する。すなわち、ＳＵＳパルス総数設定回路２３１は、いわゆるＡＢＬ（Automatically Brightness Limit）制御を担う機能を備えたものである。

ＳＦ数設定回路２３２は、ＳＵＳパルス総数信号ＳＰＮ_BAに基づき、単位表示期間内において物理的に設けることが可能となる最大のサブフィールド数を求め、これを最終的なサブフィールド総数として示すＳＦ数信号ＳＦＮをＳＵＳパルス総数補正回路２３３、輝度区切値算出回路２３４、ＳＦデータ生成回路３及び駆動制御回路２０に供給する。尚、単位表示期間内において印加されるべきサスティンパルスの総数が大なるほど、この単位表示期間内において物理的に設けることが可能となるサブフィールドの数は少なくなる。つまり、ＳＦ数設定回路２３２は、ＳＵＳパルス総数信号ＳＰＮ_BAにて示されるサスティンパルスの総数が多いほど、少ないサブフィールド数を表すＳＦ数信号ＳＦＮを生成するのである。

ＳＵＳパルス総数補正回路２３３は、ＳＦ数信号ＳＦＮにて示されるサブフィールド数、及び所定のシフトパルス数ＳＵ_ＳＴに基づく以下の如き演算によって、ＳＵＳパルス総数信号ＳＰＮ_BAにて示されるサスティンパルス総数を補正して得られた補正ＳＵＳパルス総数信号ＳＰＮをＳＵＳパルス数変換回路２３５に供給する。

ＳＰＮ＝ＳＰＮ_BA−（ＳＦＮ・ＳＵ_ＳＴ）
すなわち、ＳＵＳパルス総数補正回路２３３は、所定のシフトパルス数ＳＵ_ＳＴにサブフィールド数（ＳＦＮ）を乗算して得られたパルス数を、単位表示期間内において印加すべきサスティンパルスの総数（ＳＰＮ_BA）から減算することにより、補正サスティンパルス総数（ＳＰＮ）を得るのである。

輝度区切値算出回路２３４は、入力映像信号ＶＤにて表現可能な輝度レベルの範囲内の各輝度レベルに対して、１フレーム分の入力映像信号ＶＤ毎に、その輝度レベルで発光させるべき画素の総数、つまり頻度を表す輝度頻度データを生成する。そして、輝度区切値算出回路２３４は、かかる輝度レベルの範囲内において、ＳＦ数信号ＳＦＮにて示されるＮ個のサブフィールドＳＦ１〜ＳＦ（Ｎ）が夫々担うべき輝度範囲を割り当てる。この際、輝度区切値算出回路２３４は、頻度が高い輝度領域に対しては、低い輝度領域に比して割り当てるべきサブフィールドの数を多くする。例えば、図５に示す如き輝度頻度データが生成された場合には、輝度レベル「０」〜「１２７」なる低輝度領域での頻度は、輝度レベル「１２８」〜「２５５」なる高輝度領域での頻度よりも小である。ここで、ＳＦ数信号ＳＦＮにて示されるサブフィールド数が７つである場合には、輝度区切値算出回路２３４は、図５に示す如く、かかる低輝度領域に対しては３つのサブフィールドＳＦ１〜ＳＦ３を割り当て、高輝度領域に対しては４つのサブフィールドＳＦ４〜ＳＦ７を割り当てる。すなわち、この際、高輝度領域に割り当てられたサブフィールドＳＦ４〜ＳＦ７各々が担うべき輝度範囲は、低輝度領域に割り当てられたサブフィールドＳＦ１〜ＳＦ３各々が担うべき輝度範囲よりも小となる。つまり、低輝度領域よりも高輝度領域に対して、階調間の輝度差を低減させた滑らかな階調表現が為されるようになるのである。そして、輝度区切値算出回路２３４は、ＳＦ数信号ＳＦＮにて示されるＮ個のサブフィールドＳＦ１〜ＳＦ（Ｎ）が夫々担う輝度範囲同士の境界での輝度を、輝度区切値Ｓ１〜Ｓ（Ｎ）としてＳＵＳパルス数変換回路２３５に供給する。

ＳＵＳパルス数変換回路２３５は、輝度区切値Ｓ１〜Ｓ（Ｎ）の内の最大のＳ（Ｎ）が、補正ＳＵＳパルス総数信号ＳＰＮにて示されるサスティンパルス総数と一致する図６に示す如き逆ガンマ曲線（2.2乗曲線）γＣＬに従って、輝度区切値Ｓ１〜Ｓ（Ｎ）各々を、その輝度区切値に対応したサスティンパルス数ＳＰ１〜ＳＰ（Ｎ）に夫々変換する。すなわち、ＳＵＳパルス数変換回路２３５は、入力映像信号ＶＤにて表現可能な最大輝度に相当する輝度区切値Ｓ（Ｎ）を補正ＳＵＳパルス総数信号ＳＰＮにて示される値と一致させるように輝度区切値Ｓ１〜Ｓ（Ｎ）を正規化し、更に逆ガンマ曲線γＣＬに従ったオフセットを掛けたものをサスティンパルス数ＳＰ１〜ＳＰ（Ｎ）として得るのである。

ＳＦ割当演算回路２３６は、サスティンパルス数ＳＰ１〜ＳＰ（Ｎ）に基づく以下の如き演算により、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々毎の基本サスティンパルス数ＳＱ１〜ＳＱ（Ｎ）を算出する。

ＳＱ１＝ＳＰ１
ＳＱ２＝ＳＰ２−ＳＰ１
ＳＱ３＝ＳＰ３−ＳＰ２
ＳＱ４＝ＳＰ４−ＳＰ３
・
・
・
ＳＱ（Ｎ−１）＝ＳＰ（Ｎ−１）−ＳＰ（Ｎ−２）
ＳＱ（Ｎ） ＝ＳＰ（Ｎ）−ＳＰ（Ｎ−１）
加算器２３７は、基本サスティンパルス数ＳＱ１〜ＳＱ（Ｎ）各々に対して、上記シフトパルス数ＳＵ_ＳＴを一律に加算することにより、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々のサスティン行程Ｉにおいて繰り返し印加すべきサスティンパルス数を示すＳＵＳパルス数信号ＳＵ１〜ＳＵ（Ｎ）を得る。すなわち、加算器２３７は、上記ＳＵＳパルス総数補正回路２３３にてＳＵＳパルス総数信号ＳＰＮ_BAから減算された分を補うべきシフトパルス数ＳＵ_ＳＴを、基本サスティンパルス数ＳＱ１〜ＳＱ（Ｎ）各々に一律に加算するのである。加算器２３７は、かかる加算演算によって算出されたＳＵＳパルス数信号ＳＵ１〜ＳＵ（Ｎ）を上記ＳＦデータ生成回路３及び駆動制御回路２０に供給する。

このように、ＳＦ構築回路２３では、先ず、単位表示期間内で各表示セルに印加すべきサスティンパルスの総数（ＳＰＮ_ＢＡ）から所定の第１パルス数（ＳＦＮ・ＳＵ_ＳＴ）を減算したもの（ＳＰＮ）を各サブフィールドに分配することにより、各サブフィールド毎の基本サスティンパルス数（ＳＱ１〜ＳＱ（Ｎ））を夫々求める。そして、上記の如く減算した第１パルス数の分を補うべき第２パルス数（ＳＵ_ＳＴ）を、各サブフィールド毎の基本サスティンパルス数（ＳＱ１〜ＳＱ（Ｎ））各々に一律に加算することにより、各サブフィールドのサスティン行程Ｉにおいて放電セル各々に繰り返し印加すべきサスティンパルスの印加回数（ＳＵ１〜ＳＵ（Ｎ））を得るのである。

よって、駆動制御回路２０は、サブフィールドＳＦ１〜ＳＦ（Ｎ）各々のサスティン行程Ｉにおいて、そのＳＦに対応したＳＵＳパルス数信号ＳＵにて示される回数（ＳＱ＋ＳＵ_ＳＴ）分だけ繰り返しサスティンパルスをＰＤＰ１０に印加させるべく、パネルドライバを制御する。

以下に、かかる駆動を採用したことによる作用効果について、図７（ａ）及び図７（ｂ）の一例を参照しつつ説明する。

尚、図７（ａ）及び図７（ｂ）は、サブフィールドＳＦ１〜ＳＦ（Ｎ）の内からＳＦ１〜ＳＦ５のみを抜粋し、ＳＦ１〜ＳＦ５各々に対応した基本サスティンパルス数ＳＱ１〜ＳＱ５として、
ＳＱ１：１
ＳＱ２：２
ＳＱ３：３
ＳＱ４：５
ＳＱ５：８
が上記ＳＦ構築回路２３のＳＦ割当演算回路２３６にて生成された場合に、図３に示す如き第２〜第６階調駆動各々で表現される輝度レベルを表すものである。

この際、図７（ａ）は、仮に、上記基本サスティンパルス数ＳＱ１〜ＳＱ５にて示される回数分だけＳＦ１〜ＳＦ５各々のサスティン行程Ｉでサスティンパルスを印加した場合での各階調毎の輝度レベルを表すものである。すなわち、先ず、第２階調駆動では、図３に示す如くＳＦ１〜ＳＦ（Ｎ）の内のＳＦ１のみでサスティン放電が生起されるので、ＳＱ１にて示される１回分のサスティン放電に伴う輝度が表現される。次に、第３階調駆動では、図３に示す如くＳＦ１〜ＳＦ（Ｎ）の内のＳＦ１及びＳＦ２各々でサスティン放電が生起されるので、ＳＱ１とＳＱ２との合計である３回分のサスティン放電に伴う輝度が表現される。次に、第４階調駆動では、図３に示す如くＳＦ１〜ＳＦ（Ｎ）の内のＳＦ１〜ＳＦ３各々でサスティン放電が生起されるので、ＳＱ１、ＳＱ２及びＳＱ３の合計である６回分のサスティン放電に伴う輝度が表現される。次に、第５階調駆動では、図３に示す如くＳＦ１〜ＳＦ（Ｎ）の内のＳＦ１〜ＳＦ４各々でサスティン放電が生起されるので、ＳＱ１、ＳＱ２、ＳＱ３及びＳＱ４の合計である１１回分のサスティン放電に伴う輝度が表現される。次に、第６階調駆動では、図３に示す如くＳＦ１〜ＳＦ（Ｎ）の内のＳＦ１〜ＳＦ５各々でサスティン放電が生起されるので、ＳＱ１、ＳＱ２、ＳＱ３、ＳＱ４及びＳＱ５の合計である１９回分のサスティン放電に伴う輝度が表現される。

一方、図７（ｂ）は、上記基本サスティンパルス数ＳＱ１〜ＳＱ５の夫々に、所定のシフトパルス数ＳＵ_ＳＴを一律に加算して得られたＳＵＳパルス数信号ＳＵ１〜ＳＵ５にて示される回数分だけＳＦ１〜ＳＦ５各々のサスティン行程Ｉでサスティンパルスを印加した場合での各階調毎の輝度レベルを表すものである。すなわち、先ず、第２階調駆動では、図３に示す如くＳＦ１〜ＳＦ（Ｎ）の内のＳＦ１のみでサスティン放電が生起されるので、ＳＵ１にて示される（１＋ＳＵ_ＳＴ）回分のサスティン放電に伴う輝度が表現される。次に、第３階調駆動では、図３に示す如くＳＦ１〜ＳＦ（Ｎ）の内のＳＦ１及びＳＦ２各々でサスティン放電が生起されるので、ＳＵ１とＳＵ２との合計である（３＋２・ＳＵ_ＳＴ）回分のサスティン放電に伴う輝度が表現される。次に、第４階調駆動では、図３に示す如くＳＦ１〜ＳＦ（Ｎ）の内のＳＦ１〜ＳＦ３各々でサスティン放電が生起されるので、ＳＵ１、ＳＵ２及びＳＵ３の合計である（６＋３・ＳＵ_ＳＴ）回分のサスティン放電に伴う輝度が表現される。次に、第５階調駆動では、図３に示す如くＳＦ１〜ＳＦ（Ｎ）の内のＳＦ１〜ＳＦ４各々でサスティン放電が生起されるので、ＳＵ１、ＳＵ２、ＳＵ３及びＳＵ４の合計である（１１＋４・ＳＵ_ＳＴ）回分のサスティン放電に伴う輝度が表現される。次に、第６階調駆動では、図３に示す如くＳＦ１〜ＳＦ（Ｎ）の内のＳＦ１〜ＳＦ５各々でサスティン放電が生起されるので、ＳＵ１、ＳＵ２、ＳＵ３、ＳＵ４及びＳＵ５の合計である（１９＋５・ＳＵ_ＳＴ）回分のサスティン放電に伴う輝度が表現される。

ここで、図７（ａ）に示す如く、基本サスティンパルス数ＳＱ１〜ＳＱ５に基づく第２階調及び第３階調間での輝度差は「２」となる。一方、図７（ｂ）に示す如きＳＵＳパルス数信号ＳＵ１〜ＳＵ５に基づく第２階調及び第３階調間での輝度差は「２＋ＳＵ_ＳＴ」となり、その輝度差は「２」よりも大となる。又、図７（ａ）に示す如く、基本サスティンパルス数ＳＱ１〜ＳＱ５に基づく第２階調及び第６階調間での輝度差は「１８」となるが、図７（ｂ）に示す如きＳＵＳパルス数信号ＳＵ１〜ＳＵ５に基づく第２階調及び第６階調間での輝度差は「１８＋４・ＳＵ_ＳＴ」となり、その輝度差は「１８」よりも大となる。

すなわち、入力映像信号における平均輝度及び輝度分布に基づいて各サブフィールド毎に求めたサスティンパルスの印加回数（ＳＱ）に対して、夫々一律に所定のシフトパルス数（ＳＵ_ＳＴ）を加算することにより、各階調間での輝度差を広げるようにしたのである。

これにより、単位表示期間内において表示セルを発光させるべき対象となるサブフィールドの数が多くなるほど、上記の如きシフトパルス数（第２パルス数）の加算に伴うサスティンパルス数の増加分が多くなる。よって、隣接する階調間での輝度差が大となり、いわゆる高い精彩感の画像表示が為されるようになる。

特に、ＡＢＬ制御が実施される場合には入力映像信号における平均輝度が高いほど単位表示期間あたりのサステインパルスの総数（ＳＰＮ_BA）が少なくなるので、明るい画像に対して上述の精彩感の低下が生じるが、上述した如きシフトパルス数（ＳＵ_ＳＴ）の加算により、その精彩感の低下が抑制されることになる。又、サステインパルスの総数（ＳＰＮ_BA）が少ない場合には多い場合に比して、各階調毎のサスティン放電の合計回数に対するシフトパルス数（ＳＵ_ＳＴ）の割り合いが大となる。よって、サステインパルスの総数（ＳＰＮ_BA）が少なくなるほど、入力映像信号に対する表示輝度特性は、図８に示す如き逆ガンマ曲線（2.2乗曲線）γＣＬから、一点鎖線の如き直線に近づく。これにより、平均輝度の高い明るい画像に対しては、これをより明るく表示することが可能となる。

また、単位表示期間あたりのサスティンパルスの総数（ＳＰＮ_BA）が少なくなった場合、ＳＵＳパルス数変換回路２３５での処理においては、基本サスティンパルス数（ＳＱ）が０となってしまうサブフィールドが発生する可能性がある。その場合においても、シフトパルス（ＳＵ_ＳＴ）の加算により、各サブフィールドのサスティンパルス数（ＳＵ）は必然的に０とはならない。よって、その様な場合においても、各階調間の表示をディザ処理等によって表現することが可能となる。

尚、上記実施例におけるＳＦ構築回路２３では、ＳＵＳパルス総数設定回路２３１にて算出されたサスティンパルスの総数（ＳＰＮ_BA）に基づいて、単位表示期間毎のサブフィールド数（ＳＦＮ）を求めるようにしているが、サブフィールド数は所定の固定数であっても良い。この場合、図４に示されるＳＦ数設定回路２３２は不要となり、固定数としてのサブフィールド数を示す値が、ＳＵＳパルス総数補正回路２３３、輝度区切値算出回路２３４、ＳＦデータ生成回路３及び駆動制御回路２０に夫々供給される。又、ＳＦ数設定回路２３２は、サスティンパルス総数（ＳＰＮ_BA）以外のパラメータから単位表示期間毎のサブフィールド数（ＳＦＮ）を求めるようにしても良い。更に、かかるＳＦ構築回路２３では、サブフィールド数（ＳＦＮ）及び入力映像信号（ＶＤ）に基づき輝度区切値Ｓ１〜Ｓ（Ｎ）を算出するようにしているが、このサブフィールド数（ＳＦＮ）のみならず、輝度区切値Ｓ１〜Ｓ（Ｎ）をも、夫々所定の固定値としても良い。この際、入力映像信号（ＶＤ）によって表される最大輝度レベルが輝度区切値Ｓ（Ｎ）と一致しなくなる場合が生じる。このような場合でも、輝度区切値Ｓ１〜Ｓ（Ｎ）から各階調毎のサスティンパルス数ＳＰ１〜ＳＰ（Ｎ）を求めるにあたり、図６に示す如く、最大の輝度区切値Ｓ（Ｎ）と最大のサスティンパルス数ＳＰ（Ｎ）とを対応付けさせた正規化を行う。これにより、最後尾のサブフィールドＳＦ（Ｎ）の直前のＳＦ（Ｎ−１）において、入力映像信号（ＶＤ）によって表される最大輝度レベルが表現されることになる。

又、図６に示す如き輝度区切値−サスティンパルス数変換処理では、入力映像信号ＶＤにて表現可能な最大輝度に相当する輝度区切値Ｓ（Ｎ）を補正ＳＵＳパルス総数信号ＳＰＮと一致させるように、輝度区切値Ｓ１〜Ｓ（Ｎ）の正規化を行うようにしているが、輝度区切値Ｓ（Ｎ）を補正ＳＵＳパルス総数信号ＳＰＮと一致させなくても良い。要するに、最後尾のサブフィールドＳＦ（Ｎ）における輝度区切値Ｓ（Ｎ）に対応したサスティンパルス総数が、補正ＳＵＳパルス総数信号ＳＰＮ以下であれば良いのである。この際、輝度区切値Ｓ（Ｎ）に対応したサスティンパルス総数が、補正ＳＵＳパルス総数信号ＳＰＮに近い数であるほど階調表現能力が高くなる。

本発明による駆動方法に従って表示パネルとしてのプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。 図１に示されるＰＤＰ１００を駆動する際の発光駆動シーケンスの一例を示す図である。 図１に示されるプラズマディスプレイ装置における各階調毎の発光パターンの一例を示す図である。 ＳＦ構築回路２３の内部構成の一例を示す図である。 輝度区切値生成回路２３４にて生成された、サブフィールドＳＦ１〜ＳＦ７各々での輝度区切値Ｓ１〜Ｓ７の態様の一例を表す図である。 輝度区切値−サスティンパルス数変換特性（逆ガンマ曲線γＣＬ）の一例を示す図である。 本発明による作用効果を説明する為の図である。 本発明による入力映像信号に対する表示輝度特性の推移を表す図である。

主要部分の符号の説明

１０ ＰＤＰ
２０ 駆動制御回路
２３ ＳＦ構築回路

Claims (5)

1. 入力映像信号における単位表示期間毎に複数のサブフィールド各々において、表示パネルに配列されている表示セル各々にサスティンパルスを繰り返し印加することにより前記表示セル各々を前記入力映像信号に応じて選択的に繰り返し発光させる表示パネルの駆動方法であって、
   前記単位表示期間内で印加すべき前記サスティンパルスの総数から所定の第１パルス数を減算することにより補正サスティンパルス総数を求める補正行程と、
   前記補正サスティンパルス総数を前記単位表示期間内の前記サブフィールド各々に分配することにより、前記サブフィールド各々に割り当てるべき基本サスティンパルス数を求めるサスティンパルス数割当行程と、
   前記サブフィールド各々に割り当てられた前記基本サスティンパルス数の各々に所定の第２パルス数を加算することにより、各サブフィールドにおいて繰り返し印加すべき前記サスティンパルスの回数を求める行程と、を有することを特徴とする表示パネルの駆動方法。
2. 前記第１パルス数は、 前記単位表示期間内の前記サブフィールドの数に前記第２パルス数を乗算して得られた数であることを特徴とする請求項１に記載の表示パネルの駆動方法。
3. 前記入力映像信号に基づいて前記サスティンパルスの総数を求めるサスティンパルス総数設定行程を更に含むことを特徴とする請求項１に記載の表示パネルの駆動方法。
4. サスティンパルス総数設定行程は、前記入力映像信号の平均輝度レベルが高い場合は、低い場合に比べて前記サスティンパルスの総数を少なくすることを特徴とする請求項３に記載の表示パネルの駆動方法。
5. 前記サスティンパルス数割当行程は、前記入力映像信号によって示される輝度レベルに応じて前記サブフィールド各々が担うべき輝度範囲における互いに隣接するサブフィールド同士の輝度区切り値を夫々求める輝度区切値算出行程と、
   前記サブフィールド各々の前記輝度区切り値を、前記入力映像信号に施されているガンマ特性を補正すべき逆ガンマ特性に基づいて変換したものを前記基本サスティンパルス数として求めるサスティンパルス数変換行程と、からなることを特徴とする請求項１に記載の表示パネルの駆動方法。

Images