JP2010020044A - プラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法 - Google Patents

Abstract

【課題】プラズマディスプレイ装置において、走査パルス電圧を高くすることなく、安定した書込み放電を発生させる。
【解決手段】走査電極を第１の走査電極群を含む複数の走査電極群に分け、初期化期間において第１の走査電極群と第１の走査電極群以外の走査電極群とで異なる波形形状の下り傾斜電圧を発生させて走査電極を駆動する走査電極駆動回路を備え、走査電極駆動回路は、下り傾斜電圧の最低電圧の設定に用いる設定電圧Ｂを発生するシャントレギュレータ５６を有し、設定電圧Ｂを抵抗分割して発生させた電圧をシャントレギュレータ５６のリファレンス端子にフィードバックして印加するとともに、抵抗分割を構成する抵抗間に電流発生回路８２の出力電流を流し込むことで複数の異なる電圧値で設定電圧Ｂを発生させる。
【選択図】図１０

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイ装置およびプラズマディスプレイパネルの駆動方法に関する。

プラズマディスプレイパネル（以下、「パネル」と略記する）として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、１対の走査電極と維持電極とからなる表示電極対が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極対を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁とがそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極対とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には、例えば分圧比で５％のキセノンを含む放電ガスが封入されている。ここで表示電極対とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起発光させてカラー表示を行っている。

パネルを駆動する方法としては一般にサブフィールド法が用いられている（例えば、特許文献１参照）。サブフィールド法では、１フィールドを複数のサブフィールドに分割し、それぞれのサブフィールドで各放電セルを発光または非発光させることにより階調表示を行う。各サブフィールドは、初期化期間、書込み期間および維持期間を有する。

初期化期間では、各走査電極に初期化波形を印加し、各放電セルで初期化放電を発生させる。それにより、各放電セルにおいて、続く書込み動作のために必要な壁電荷を形成する。

書込み期間では、走査電極に順次走査パルスを印加（以下、この動作を「走査」とも記す）するとともに、データ電極には表示すべき画像信号に対応した書込みパルスを印加する（以下、これらの動作を総称して「書込み」とも記す）。それにより、走査電極とデータ電極との間で選択的に書込み放電を発生させ、選択的に壁電荷を形成する。

続く維持期間では、表示させるべき輝度に応じた所定の回数の維持パルスを走査電極と維持電極とからなる表示電極対に交互に印加する。それにより、書込み放電による壁電荷形成が行われた放電セルで選択的に放電を起こし、その放電セルを発光させる。これにより画像表示を行う。

複数の走査電極は走査電極駆動回路により駆動され、複数の維持電極は維持電極駆動回路により駆動され、複数のデータ電極はデータ電極駆動回路により駆動される。
特開２００６−１８２９８号公報

書込み期間では、上述したように、複数の走査電極に走査パルスを順次印加して走査を行う。したがって、複数の放電セルのうち走査パルスが印加される順番が遅い放電セルにおいては、初期化波形が印加されてから走査パルスが印加されるまでの時間が長くなる。

初期化放電よって放電セルに形成される壁電荷は、時間の経過とともに徐々に減少する。そのため、書込みの順番が遅い放電セルでは、その放電セルに走査パルスおよび書込みパルスが印加されるまでに壁電荷が減少し、書込み放電の放電不良が発生する場合がある。特に、高精細化されたパネルでは、走査電極数の増加により書込みに費やす時間がさらに長くなってしまうため、書込み期間の最後の方に書込みがなされる放電セルにおいては壁電荷の減少はさらに大きくなり、書込み放電が不安定になりやすい。

放電を安定に発生させるためには、電極に印加する駆動電圧を上げればよいが、これは、消費電力を増大させる一因となる。

本発明は、これらの課題に鑑みなされたものであり、大画面化、高精細化されたパネルにおいても、走査パルス電圧（振幅）を大きくすることなく、安定した書込み放電を発生させることが可能なプラズマディスプレイ装置およびパネルの駆動方法を提供することを目的とする。

本発明のプラズマディスプレイ装置は、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法で駆動し、複数の走査電極を有するパネルと、走査電極を第１の走査電極群を含む複数の走査電極群に分け、初期化期間において第１の走査電極群と第１の走査電極群以外の走査電極群とで最低電圧が異なる下り傾斜電圧を走査電極に印加する走査電極駆動回路とを備え、走査電極駆動回路は、下り傾斜電圧の最低電圧を設定する設定電圧を発生するシャントレギュレータと出力電流の電流値を変更可能な電流発生回路とを有し、第１の抵抗と第２の抵抗とで設定電圧を抵抗分割するとともに抵抗分割で発生させた電圧をシャントレギュレータにフィードバックし、かつ、第１の抵抗と第２の抵抗との電気的な接続点に電流発生回路の出力電流を流し込み、電流発生回路から出力する出力電流の電流値を変更することで抵抗分割で発生させる電圧を変更して設定電圧を変更することを特徴とする。

これにより、第１の走査電極群以外の走査電極群により構成される放電セル群、例えば、第２の走査電極群により構成される第２の放電セル群に、書込み動作を開始する前に下り傾斜電圧による初期化放電を発生させることができるので、大画面化、高精細化されたパネルにおいても、走査パルス電圧（振幅）を大きくすることなく、安定した書込み放電を発生させることが可能となる。また、複数の異なる電圧で発生させる設定電圧を、比較的簡単な回路構成で、温度変化による電圧変動を低減して安定に発生させることができる。

また、本発明のパネルの駆動方法は、複数の走査電極を備えたパネルを、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法で駆動するとともに、走査電極を第１の走査電極群を含む複数の走査電極群に分け、初期化期間において第１の走査電極群と第１の走査電極群以外の走査電極群とで異なる波形形状の下り傾斜電圧を走査電極に印加するパネルの駆動方法であって、下り傾斜電圧の最低電圧を設定する設定電圧をシャントレギュレータを用いて発生させ、設定電圧を抵抗分割して発生させた電圧をシャントレギュレータにフィードバックするとともに、抵抗分割を構成する抵抗間に出力電流の電流値を変更可能な電流発生回路で発生させた出力電流を流し込むことで複数の異なる電圧値で設定電圧を発生させることを特徴とする。

これにより、第１の走査電極群以外の走査電極群により構成される放電セル群、例えば、第２の走査電極群により構成される第２の放電セル群に、書込み動作を開始する前に下り傾斜電圧による初期化放電を発生させることができるので、大画面化、高精細化されたパネルにおいても、走査パルス電圧（振幅）を大きくすることなく、安定した書込み放電を発生させることが可能となる。また、複数の異なる電圧で発生させる設定電圧を、比較的簡単な回路構成で、温度変化による電圧変動を低減して安定に発生させることができる。

本発明によれば、大画面化、高精細化されたパネルにおいても、走査パルス電圧（振幅）を大きくすることなく、安定した書込み放電を発生させることができるプラズマディスプレイ装置およびパネルの駆動方法を提供することが可能となる。

以下、本発明の実施の形態におけるプラズマディスプレイ装置について、図面を用いて説明する。

（実施の形態１）
図１は、本発明の実施の形態１におけるパネル１０の構造を示す分解斜視図である。ガラス製の前面板２１上には、走査電極２２と維持電極２３とからなる表示電極対２４が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２５が形成され、その誘電体層２５上に保護層２６が形成されている。

また、保護層２６は、放電セルにおける放電開始電圧を下げるために、パネルの材料として使用実績があり、ネオン（Ｎｅ）およびキセノン（Ｘｅ）ガスを封入した場合に２次電子放出係数が大きく耐久性に優れたＭｇＯを主成分とする材料から形成されている。

背面板３１上にはデータ電極３２が複数形成され、データ電極３２を覆うように誘電体層３３が形成され、さらにその上に井桁状の隔壁３４が形成されている。そして、隔壁３４の側面および誘電体層３３上には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が設けられている。

これら前面板２１と背面板３１とは、微小な放電空間を挟んで表示電極対２４とデータ電極３２とが交差するように対向配置され、その外周部をガラスフリット等の封着材によって封着されている。そして、内部の放電空間には、ネオンとキセノンの混合ガスが放電ガスとして封入されている。なお、本実施の形態では、発光効率を向上させるためにキセノン分圧を約１０％とした放電ガスを用いている。放電空間は隔壁３４によって複数の区画に仕切られており、表示電極対２４とデータ電極３２とが交差する部分に放電セルが形成されている。そしてこれらの放電セルが放電、発光することにより画像が表示される。

なお、パネル１０の構造は上述したものに限られるわけではなく、例えばストライプ状の隔壁を備えたものであってもよい。また、放電ガスの混合比率も上述した数値に限られるわけではなく、その他の混合比率であってもよい。

図２は、本発明の実施の形態１におけるパネル１０の電極配列図である。パネル１０には、行方向に長いｎ本の走査電極ＳＣ１〜走査電極ＳＣｎ（図１の走査電極２２）およびｎ本の維持電極ＳＵ１〜維持電極ＳＵｎ（図１の維持電極２３）が配列され、列方向に長いｍ本のデータ電極Ｄ１〜データ電極Ｄｍ（図１のデータ電極３２）が配列されている。そして、１対の走査電極ＳＣｉ（ｉ＝１〜ｎ）および維持電極ＳＵｉと１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とが交差した部分に放電セルが形成され、放電セルは放電空間内にｍ×ｎ個形成されている。そして、ｍ×ｎ個の放電セルが形成された領域がパネル１０の表示領域となる。

次に、本実施の形態におけるプラズマディスプレイ装置の構成について説明する。図３は、本発明の実施の形態１におけるプラズマディスプレイ装置１の回路ブロック図である。プラズマディスプレイ装置１は、パネル１０、画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３、維持電極駆動回路４４、制御信号発生回路４５、および各回路ブロックに必要な電源を供給する電源回路（図示せず）を備えている。

画像信号処理回路４１は、パネル１０の画素数に応じて、入力された画像信号ｓｉｇをサブフィールド毎の発光・非発光を示すサブフィールドデータに変換する。

制御信号発生回路４５は、水平同期信号Ｈおよび垂直同期信号Ｖにもとづき各回路ブロックの動作を制御する各種の制御信号を発生し、それぞれの回路ブロック（画像信号処理回路４１、データ電極駆動回路４２、走査電極駆動回路４３および維持電極駆動回路４４）へ供給する。

データ電極駆動回路４２は、サブフィールド毎のサブフィールドデータを各データ電極Ｄ１〜データ電極Ｄｍに対応する信号に変換し、制御信号発生回路４５から供給される制御信号にもとづいて各データ電極Ｄ１〜データ電極Ｄｍを駆動する。

走査電極駆動回路４３は、初期化期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する初期化波形を発生する初期化波形発生回路、維持期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する維持パルスを発生する維持パルス発生回路、複数の走査電極駆動ＩＣ（以下、「走査ＩＣ」と略記する）を備え書込み期間において走査電極ＳＣ１〜走査電極ＳＣｎに印加する走査パルスを発生する走査パルス発生回路５２を有する。そして、制御信号発生回路４５から供給される制御信号にもとづいて各走査電極ＳＣ１〜走査電極ＳＣｎをそれぞれ駆動する。

維持電極駆動回路４４は、維持パルス発生回路および電圧Ｖｅ１、電圧Ｖｅ２を発生する回路（図示せず）を備え、制御信号発生回路４５から供給される制御信号にもとづいて維持電極ＳＵ１〜維持電極ＳＵｎを駆動する。

なお、本実施の形態における走査電極駆動回路４３は、後述するように、走査電極ＳＣ１〜走査電極ＳＣｎを２つの走査電極群に分け、各走査電極群で異なる初期化波形を印加する駆動（以下、「２相駆動」と記す）動作を行う。

また、制御信号発生回路４５は、２相駆動動作のための制御信号を発生し、発生した制御信号を走査電極駆動回路４３へ供給する。それにより、走査電極駆動回路４３は、走査電極ＳＣ１〜走査電極ＳＣｎを２相駆動動作で駆動する。

次に、走査電極駆動回路４３について説明する。図４は、本発明の実施の形態１における走査電極駆動回路４３の回路図である。

図４に示すように、走査電極駆動回路４３は、維持パルスを発生する維持パルス発生回路５０、初期化波形を発生する初期化波形発生回路５１、走査パルスを発生する走査パルス発生回路５２を備え、走査パルス発生回路５２のそれぞれの出力はパネル１０の走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに接続されている。なお、図４には、負の電圧Ｖａを用いた回路（例えば、ミラー積分回路５４）を動作させているときに、維持パルス発生回路５０および電圧Ｖｒを用いた回路（例えば、ミラー積分回路５３）を電気的に分離するために設けたスイッチング素子Ｑ４を用いた分離回路を示している。また、以下の説明においてスイッチング素子を導通させる動作を「オン」、遮断させる動作を「オフ」と表記し、スイッチング素子をオンさせる信号を「Ｈｉ」、オフさせる信号を「Ｌｏ」と表記する。

維持パルス発生回路５０は、一般に用いられている電力回収回路とクランプ回路とを備え（図示せず）、制御信号発生回路４５から出力される制御信号にもとづき内部に備えた各スイッチング素子を切換えて維持パルスを発生する。また、上昇する傾斜電圧を発生させるためのミラー積分回路（図示せず）を備え、維持期間の最後に、後述する消去ランプ電圧を発生する。

初期化波形発生回路５１は、スイッチング素子Ｑ１とコンデンサＣ１と抵抗Ｒ１とを有し走査パルス発生回路５２の基準電位Ａをランプ状に上昇させるミラー積分回路５３、スイッチング素子Ｑ２とコンデンサＣ２と抵抗Ｒ２とを有し走査パルス発生回路５２の基準電位Ａをランプ状に降下させるミラー積分回路５４を備えている。そして、ミラー積分回路５３は初期化動作時に上昇する傾斜電圧を発生し、ミラー積分回路５４は初期化動作時に下降する傾斜電圧を発生する。なお、図４には、ミラー積分回路５３の入力端子を入力端子ＩＮ１、ミラー積分回路５４の入力端子を入力端子ＩＮ２として示している。また、基準電位Ａとは、後述する走査ＩＣ５５の低電圧側の入力端子ＩＮａに接続された経路における電位のことである。

なお、本実施の形態では、初期化波形発生回路５１に、実用的であり比較的構成が簡単なＦＥＴを用いたミラー積分回路を採用しているが、本実施の形態は何らこの構成に限定されるものではなく、基準電位Ａをランプ状に上昇または降下させることができる回路であればどのような回路であってもよい。

走査パルス発生回路５２は、走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに走査パルスを出力する複数の走査ＩＣ５５（例えば、走査ＩＣ（１）〜走査ＩＣ（１２））と、書込み期間において基準電位Ａを負の電圧Ｖａに接続するためのスイッチング素子Ｑ５と、基準電位Ａに電圧Ｖｓｃｎを重畳した電圧Ｖｃを走査ＩＣ５５の高電圧側（入力端子ＩＮｂ）に印加するためのダイオードＤ３１およびコンデンサＣ３１と、２つの入力端子に入力される入力信号の大小を比較する比較器ＣＰ１および比較器ＣＰ２と、比較器ＣＰ１の一方の入力端子に印加する電圧を発生させるＶｓｅｔ発生回路８０と、複数の走査ＩＣ５５のうちの１つ（例えば、走査ＩＣ（７））を制御するための制御信号ＳＩＤ（図４には、制御信号ＳＩＤ（１）として示す）と比較器ＣＰ２の出力信号ＣＰＯとの論理和演算を行うオアゲートＯＲと、複数の走査ＩＣ５５（例えば、走査ＩＣ（１）〜走査ＩＣ（６））を制御するための制御信号ＯＣ１とオアゲートＯＲの出力信号との論理積演算を行うアンドゲートＡＧとを備えている。

また、Ｖｓｅｔ発生回路８０は、負の電圧Ｖａに電圧Ｖｓｅｔ２を重畳する電源、電圧Ｖｓｅｔ３を重畳する電源、および電圧Ｖｓｅｔ４を重畳する電源と、比較器ＣＰ１に電圧（Ｖａ＋Ｖｓｅｔ２）を印加するスイッチング素子ＳＷ１、電圧（Ｖａ＋Ｖｓｅｔ３）を印加するスイッチング素子ＳＷ２、および電圧（Ｖａ＋Ｖｓｅｔ４）を印加するスイッチング素子ＳＷ３とを有する。そして、比較器ＣＰ１は、一方の入力端子がＶｓｅｔ発生回路８０に接続され、他方の入力端子が基準電位Ａに接続されている。また、比較器ＣＰ２は、一方の入力端子が電圧（Ｖａ＋Ｖｓｅｔ５）に接続され、他方の入力端子が基準電位Ａに接続されている。

走査ＩＣ５５は、低電圧側の入力端子である入力端子ＩＮａと高電圧側の入力端子である入力端子ＩＮｂとの２つの入力端子と、各走査電極２２のそれぞれに接続する複数の出力端子とを有し、制御信号にもとづき、２つの入力端子に入力される電圧のいずれかを各出力端子から出力する。

なお、本実施の形態では、走査ＩＣ５５を２つの群、すなわち第１の走査ＩＣ群（例えば、走査ＩＣ（１）〜走査ＩＣ（６））と、第２の走査ＩＣ群（例えば、走査ＩＣ（７）〜走査ＩＣ（１２））とに分けて走査電極２２を駆動する構成としており、第１の走査ＩＣ群と第２の走査ＩＣ群とで異なる制御信号を入力している。そして、第１の走査ＩＣ群に属する走査ＩＣ５５（例えば、走査ＩＣ（１）〜走査ＩＣ（６））には、制御信号として、書込み期間に制御信号発生回路４５から出力される制御信号ＯＣ１を入力する。また、第１の走査ＩＣ群のうち最初に走査を開始する走査ＩＣ５５（例えば、走査ＩＣ（１））には、書込み期間に制御信号発生回路４５から出力される走査開始信号ＳＩＵ（１）を入力する。また、第２の走査ＩＣ群に属する走査ＩＣ５５（例えば、走査ＩＣ（７）〜走査ＩＣ（１２））には、制御信号として、アンドゲートＡＧから出力される制御信号ＯＣ１’を入力する。また、第２の走査ＩＣ群のうち最初に走査を開始する走査ＩＣ５５（例えば、走査ＩＣ（７））には、書込み期間に制御信号発生回路４５から出力される走査開始信号ＳＩＤ（１）を入力する。なお、全ての走査ＩＣ５５（例えば、走査ＩＣ（１）〜走査ＩＣ（１２））には、比較器ＣＰ１から出力される制御信号ＯＣ２、および信号処理動作の同期をとるための同期信号であるクロック信号ＣＬＫ（図示せず）を共通して入力する。

図５は、本発明の実施の形態１における走査電極駆動回路４３の走査ＩＣ５５と走査電極ＳＣ１〜走査電極ＳＣｎとの接続の様子を示す概略図である。なお、図５では、走査ＩＣ５５以外の回路は省略している。

走査パルス発生回路５２は、ｎ本の走査電極ＳＣ１〜走査電極ＳＣｎのそれぞれに走査パルス電圧を印加するためのスイッチング素子ＱＨ１〜スイッチング素子ＱＨｎおよびスイッチング素子ＱＬ１〜スイッチング素子ＱＬｎを備えている。スイッチング素子ＱＨ１〜スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎは複数の出力毎にまとめられＩＣ化されている。このＩＣが走査ＩＣ５５である。

例えば、９０出力分のスイッチング素子を１つのモノシリックＩＣとして集積化し、パネル１０が１０８０本の走査電極２２（走査電極ＳＣ１〜走査電極ＳＣｎ、ｎ＝１０８０）を備えているとすると、１２個の走査ＩＣ５５（走査ＩＣ（１）〜走査ＩＣ（１２））を用いて走査パルス発生回路５２を構成することができる。このような構成では、例えば書込み期間に、まず走査電極ＳＣ１〜走査電極ＳＣ９０に接続された走査ＩＣ（１）を動作させ、次に走査電極ＳＣ９１〜走査電極ＳＣ１８０に接続された走査ＩＣ（２）を動作させ、以降、走査ＩＣ（３）から走査ＩＣ（１２）までを順次動作させることで、一連の書込み動作を行うことができる。なお、走査ＩＣ５５は、初期化期間には初期化波形発生回路５１が発生する駆動電圧を出力し、維持期間には維持パルス発生回路５０が発生する駆動電圧を出力するように、制御信号発生回路４５によって制御されるものとする。

このように多数のスイッチング素子ＱＨ１〜スイッチング素子ＱＨｎ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎをＩＣ化することにより部品点数を削減し、実装面積を低減することができる。ただし、本実施の形態に挙げる数値は単なる一例に過ぎず、本発明は何らこれらの数値に限定されるものではない。

なお、上述したように、本実施の形態においては、走査ＩＣ５５を第１の走査ＩＣ群と第２の走査ＩＣ群とに分けて走査電極ＳＣ１〜走査電極ＳＣｎを駆動しており、第１の走査ＩＣ群に属する走査ＩＣ５５（例えば、走査ＩＣ（１）〜走査ＩＣ（６））に接続されている第１の走査電極群（例えば、走査電極ＳＣ１〜走査電極ＳＣ５４０）と、第２の走査ＩＣ群に属する走査ＩＣ５５（例えば、走査ＩＣ（７）〜走査ＩＣ（１２））に接続されている第２の走査電極群（例えば、走査電極ＳＣ５４１〜走査電極ＳＣ１０８０）とで、異なる波形形状の初期化波形を印加している。この詳細は後述する。

次に、走査ＩＣ５５の動作について説明する。図６は、本発明の実施の形態１における制御信号ＯＣ１、制御信号ＯＣ２と第１の走査ＩＣ群に属する走査ＩＣ５５の動作状態との対応関係を説明するための図である。なお、第２の走査ＩＣ群に属する走査ＩＣ５５に関しては、制御信号ＯＣ１を制御信号ＯＣ１’に代えることで同様の動作状態になるものとする。

図６に示すように、制御信号ＯＣ１、制御信号ＯＣ２が共にハイレベル（以下、「Ｈｉ」と記す）のとき、走査ＩＣ５５は、「Ａｌｌ‐Ｈｉ」の状態、すなわち走査ＩＣ５５の出力端子の全てが高電圧側の入力端子ＩＮｂと電気的に接続された状態となる。

制御信号ＯＣ１が「Ｈｉ」、制御信号ＯＣ２がローレベル（以下、「Ｌｏ」と記す）のとき、走査ＩＣ５５は、「Ａｌｌ‐Ｌｏ」の状態、すなわち走査ＩＣ５５の出力端子の全てが低電圧側の入力端子ＩＮａと電気的に接続された状態となる。例えば、維持パルス発生回路５０を動作させているときは、制御信号ＯＣ１を「Ｈｉ」、制御信号ＯＣ２を「Ｌｏ」にすることで、スイッチング素子ＱＨ１〜スイッチング素子ＱＨｎがオフ、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎがオンになり、維持パルス発生回路５０から出力される維持パルスを、スイッチング素子ＱＬ１〜スイッチング素子ＱＬｎを経由して各走査電極ＳＣ１〜走査電極ＳＣｎに印加することができる。

制御信号ＯＣ１、制御信号ＯＣ２が共に「Ｌｏ」のとき、走査ＩＣ５５は、出力端子がハイインピーダンス状態（以下、「ＨｉＺ」と記す）となる。

制御信号ＯＣ１が「Ｌｏ」、制御信号ＯＣ２が「Ｈｉ」のとき、走査ＩＣ５５は、「ＤＡＴＡ」状態、すなわち走査ＩＣ５５に入力される走査開始信号にもとづきあらかじめ定められた一連の動作を行う状態となる。

具体的には、走査ＩＣ５５に走査開始信号が入力されると（本実施の形態では、走査開始信号を所定の期間「Ｌｏ」にすると）、まず最初に、走査ＩＣ５５の最初の出力端子だけが低電圧側の入力端子ＩＮａと電気的に接続され、残りの全ての出力端子は高電圧側の入力端子ＩＮｂと電気的に接続される。その状態が所定時間（例えば、１μｓｅｃ）継続された後、次に、走査ＩＣ５５の２番目の出力端子だけが低電圧側の入力端子ＩＮａと電気的に接続され、残りの全ての出力端子は高電圧側の入力端子ＩＮｂと電気的に接続される。このようにして、走査ＩＣ５５の各出力端子が、順番に、所定時間ずつ、低電圧側の入力端子ＩＮａと電気的に接続されていく。本実施の形態では、書込み期間に走査ＩＣ５５をこの動作状態にして走査パルス電圧Ｖａを順次発生させ、走査電極ＳＣ１〜走査電極ＳＣｎの走査を行う。なお、本実施の形態では、第１の走査ＩＣ群に属する走査ＩＣ５５に入力する走査開始信号を走査開始信号ＳＩＵとし、第２の走査ＩＣ群に属する走査ＩＣ５５に入力する走査開始信号を走査開始信号ＳＩＤとしている。

なお、本実施の形態では、第１の走査ＩＣ群のうち最初に走査を行う走査ＩＣ５５（例えば、走査ＩＣ（１））に用いる走査開始信号ＳＩＵ（１）、および第２の走査ＩＣ群のうち最初に走査を行う走査ＩＣ５５（例えば、走査ＩＣ（７））に用いる走査開始信号ＳＩＤ（１）を制御信号発生回路４５で発生させており、残りの走査開始信号、例えば、走査ＩＣ（２）に用いる走査開始信号ＳＩＵ（２）から走査ＩＣ（６）に用いる走査開始信号ＳＩＵ（６）までの各走査開始信号、および走査ＩＣ（８）に用いる走査開始信号ＳＩＤ（２）から走査ＩＣ（１２）に用いる走査開始信号ＳＩＤ（６）までの各走査開始信号は、走査ＩＣ５５のそれぞれで発生させている。

具体的な一例を挙げると、走査ＩＣ（１）は、走査ＩＣ（１）に接続された全ての走査電極２２への走査が終了した後、シフトレジスター等を使って走査開始信号ＳＩＵ（１）を所定時間遅延させて作成した走査開始信号ＳＩＵ（２）を出力し、次段の走査ＩＣ（２）に供給する。走査ＩＣ（２）は、同様に、走査開始信号ＳＩＵ（２）を所定時間遅延させて作成した走査開始信号ＳＩＵ（３）を次段の走査ＩＣ（３）に供給する。以下、同様に、各走査ＩＣ５５は、入力された走査開始信号を所定時間遅延させて新たな走査開始信号を作成し、次段の走査ＩＣ５５に供給する。このような構成とすることで、走査開始信号ＳＩＵ（２）〜走査開始信号ＳＩＵ（６）および走査開始信号ＳＩＤ（２）〜走査開始信号ＳＩＤ（６）を制御信号発生回路４５で発生させなくともよくなり、制御信号発生回路４５と走査電極駆動回路４３とを結ぶ制御信号のための配線の数を削減することができる。

また、本実施の形態では、第１の走査ＩＣ群と第２の走査ＩＣ群とで異なる波形形状の初期化波形を発生させており、そのために、第１の走査ＩＣ群に用いる制御信号ＯＣ１と第２の走査ＩＣ群に用いる制御信号ＯＣ１とで、制御信号を変えている。例えば、第１の走査ＩＣ群に用いる制御信号ＯＣ１に関しては制御信号発生回路４５で発生させた信号を用い、第２の走査ＩＣ群に用いる制御信号ＯＣ１に関しては、アンドゲートＡＧで発生させた制御信号（第１の走査ＩＣ群に用いる制御信号ＯＣ１と区別するために、本実施の形態では、「制御信号ＯＣ１’」と記す）を用いる。さらに、制御信号ＯＣ２には、比較器ＣＰ１で発生させた信号を用いる。このように、制御信号ＯＣ１’および制御信号ＯＣ２を論理回路によって発生させることで、制御信号発生回路４５で発生させる制御信号の数をさらに削減し、制御信号発生回路４５と走査電極駆動回路４３とを結ぶ制御信号のための配線の数をさらに削減することができる。

なお、制御信号ＯＣ２を出力する比較器ＣＰ１は、Ｖｓｅｔ発生回路８０が発生する電圧（電圧（Ｖａ＋Ｖｓｅｔ２）または電圧（Ｖａ＋Ｖｓｅｔ３）または電圧（Ｖａ＋Ｖｓｅｔ４））と基準電位Ａとを比較し、基準電位Ａの方が高い場合には「Ｌｏ」を、それ以外では「Ｈｉ」を出力して走査ＩＣ５５（走査ＩＣ（１）〜走査ＩＣ（１２））に供給する。また、制御信号ＯＣ１’の発生に用いる信号ＣＰＯを出力する比較器ＣＰ２は、電圧（Ｖａ＋Ｖｓｅｔ５）と基準電位Ａとを比較し、基準電位Ａの方が高い場合には「Ｈｉ」を、それ以外では「Ｌｏ」を出力する。

そして、第１の走査ＩＣ群に属する走査ＩＣ５５においてはこの制御信号ＯＣ２によって、また第２の走査ＩＣ群に属する走査ＩＣ５５においては制御信号ＯＣ２、制御信号ＯＣ１’および走査開始信号ＳＩＤ（１）によって、下降する傾斜電圧の最低電圧を、複数の異なる電圧値で発生させることができる。これらの詳細は後述する。なお、スイッチング素子ＳＷ１〜スイッチング素子ＳＷ３のオン／オフは、制御信号発生回路４５によって制御されるものとする。

次に、本実施の形態における走査電極群について説明する。図７は、本発明の実施の形態１における走査電極群の区分けの一例を示す概略図である。なお、図７では、パネル１０と走査ＩＣ５５との接続の様子を簡略的に表しており、パネル１０内において点線で区切られた領域は、１つの走査ＩＣ５５により駆動される複数（例えば、９０本）の走査電極２２が配置された領域を表す。また、表示電極対２４は、図２と同様に、図面における左右方向に延長して配列されているものとする。そして、走査ＩＣ５５の出力は、一般に用いられているフレキシブル配線板７７により走査電極ＳＣ１〜走査電極ＳＣｎに接続されているものとする。

２相駆動動作を行う場合、図７に破線で示すように、パネル１０の表示領域を２つの領域に分け、１つの領域に含まれる複数の走査電極２２を１つの走査電極群として、走査電極ＳＣ１〜走査電極ＳＣｎを２つの走査電極群、すなわち、第１の走査電極群と第２の走査電極群とに分けて駆動を行う。例えば、走査電極数ｎ＝１０８０であれば、走査電極ＳＣ１〜走査電極ＳＣ５４０を第１の走査電極群とし、走査電極ＳＣ５４１〜走査電極ＳＣ１０８０を第２の走査電極群とする。以下、破線で囲まれた２つの領域を構成する放電セルを、それぞれ第１の放電セル群、第２の放電セル群とする。

例えば、１つの走査ＩＣ５５に接続される走査電極数が９０本であれば、走査電極ＳＣ１から走査電極ＳＣ９０までを走査ＩＣ（１）に接続し、走査電極ＳＣ９１から走査電極ＳＣ１８０までを走査ＩＣ（２）に接続する。このようにして、走査電極２２を９０本ずつ走査ＩＣ５５に接続していく。そして、走査電極ＳＣ１〜走査電極ＳＣ５４０に接続された走査ＩＣ（１）〜走査ＩＣ（６）を第１の走査ＩＣ群とし、走査電極ＳＣ５４１〜走査電極ＳＣ１０８０に接続された走査ＩＣ（７）〜走査ＩＣ（１２）を第２の走査ＩＣ群とする。そして、本実施の形態では、第１の走査ＩＣ群と第２の走査ＩＣ群とで異なる初期化波形を発生させるものとする。

次に、パネル１０を駆動するための駆動電圧波形とその動作の概要について説明する。なお、本実施の形態におけるプラズマディスプレイ装置１は、サブフィールド法、すなわち１フィールドを時間軸上で複数のサブフィールドに分割し、各サブフィールドに輝度重みをそれぞれ設定し、サブフィールド毎に各放電セルの発光・非発光を制御することによって階調表示を行うものとする。

このサブフィールド法では、例えば、１フィールドを８つのサブフィールド（第１ＳＦ、第２ＳＦ、・・・、第８ＳＦ）で構成し、各サブフィールドはそれぞれ１、２、４、８、１６、３２、６４、１２８の輝度重みを有する構成とすることができる。この輝度重みとは、各サブフィールドに与えられる明るさの比重を表すものであり、輝度重みの大きいサブフィールドでは維持期間における維持放電の発生回数を多くして明るさの比重を大きくし、輝度重みの小さいサブフィールドでは維持期間における維持放電の発生回数を少なくして明るさの比重を小さくする。また、複数のサブフィールドのうち、１つのサブフィールドの初期化期間においては全ての放電セルに初期化放電を発生させる全セル初期化動作を行い、他のサブフィールドの初期化期間においては維持放電を行った放電セルに対して選択的に初期化放電を発生させる選択初期化動作を行うことで、階調表示に関係しない発光を極力減らしコントラスト比を向上させることが可能である。

そして、本実施の形態では、第１ＳＦの初期化期間では全セル初期化動作を行い、第２ＳＦ〜第８ＳＦの初期化期間では選択初期化動作を行うものとする。これにより、画像の表示に関係のない発光は第１ＳＦにおける全セル初期化動作の放電にともなう発光のみとなり、維持放電を発生させない黒表示領域の輝度である黒輝度は全セル初期化動作における微弱発光だけとなって、コントラストの高い画像表示が可能となる。また、各サブフィールドの維持期間においては、それぞれのサブフィールドの輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対２４のそれぞれに印加する。

しかし、本実施の形態は、サブフィールド数や各サブフィールドの輝度重みが上記の値に限定されるものではなく、また、画像信号等にもとづいてサブフィールド構成を切換える構成であってもよい。

図８は、本発明の実施の形態１における走査電極駆動回路４３の２相駆動動作においてパネル１０の各電極に印加する駆動電圧波形図である。

なお、図８には、書込み期間の最初に走査を行う走査電極２２であり第１の走査電極群に属する走査電極ＳＣ１、第１の走査電極群のうち最後に走査を行う走査電極２２である走査電極ＳＣｎ／２（例えば、走査電極ＳＣ５４０）、第２の走査電極群のうち最初に走査を行う走査電極２２である走査電極ＳＣｎ／２＋１（例えば、走査電極ＳＣ５４１）、および書込み期間の最後に走査を行う走査電極２２であり第２の走査電極群に属する走査電極ＳＣｎ（例えば、走査電極ＳＣ１０８０）の駆動電圧波形を示す。あわせて、維持電極ＳＵ１〜維持電極ＳＵｎ、およびデータ電極Ｄ１〜データ電極Ｄｍの駆動電圧波形を示す。

また、図８には、２つのサブフィールドの駆動電圧波形、すなわち全セル初期化動作を行うサブフィールド（以下、「全セル初期化サブフィールド」と呼称する）の第１サブフィールド（第１ＳＦ）と、選択初期化動作を行うサブフィールド（「選択初期化サブフィールド」と呼称する）の第２サブフィールド（第２ＳＦ）とを示す。なお、他のサブフィールドにおける駆動電圧波形は、維持期間における維持パルス数が異なる以外は第２ＳＦの駆動電圧波形とほぼ同様である。また、以下における走査電極ＳＣｉ、維持電極ＳＵｉ、データ電極Ｄｋは、各電極の中からサブフィールドデータにもとづき選択された電極を表す。

まず、全セル初期化サブフィールドである第１ＳＦについて説明する。

第１ＳＦの初期化期間前半部では、データ電極Ｄ１〜データ電極Ｄｍ、維持電極ＳＵ１〜維持電極ＳＵｎにそれぞれ０（Ｖ）を印加し、走査電極ＳＣ１〜走査電極ＳＣｎには、維持電極ＳＵ１〜維持電極ＳＵｎに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜電圧（以下、「上りランプ電圧」と呼称する）Ｌ１を印加する。

この上りランプ電圧Ｌ１が上昇する間に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとの間、および走査電極ＳＣ１〜走査電極ＳＣｎとデータ電極Ｄ１〜データ電極Ｄｍとの間でそれぞれ微弱な初期化放電が持続して起こる。そして、走査電極ＳＣ１〜走査電極ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜データ電極Ｄｍ上部および維持電極ＳＵ１〜維持電極ＳＵｎ上部には正の壁電圧が蓄積される。この電極上部の壁電圧とは、電極を覆う誘電体層上、保護層上、蛍光体層上等に蓄積された壁電荷により生じる電圧を表す。

初期化期間後半部では、維持電極ＳＵ１〜維持電極ＳＵｎには正の電圧Ｖｅ１を印加し、データ電極Ｄ１〜データ電極Ｄｍには０（Ｖ）を印加する。

ここで、本実施の形態では、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２と、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎとで異なる初期化波形、具体的には最低電圧の異なる下り傾斜電圧を印加する。まず、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２には、維持電極ＳＵ１〜維持電極ＳＵｎ／２に対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える負の電圧（Ｖａ＋Ｖｓｅｔ２）に向かって緩やかに下降する下り傾斜電圧（以下、「下りランプ電圧」と呼称する）Ｌ２を印加する。この間に、走査電極ＳＣ１〜走査電極ＳＣｎ／２と維持電極ＳＵ１〜維持電極ＳＵｎ／２との間、および走査電極ＳＣ１〜走査電極ＳＣｎ／２とデータ電極Ｄ１〜データ電極Ｄｍとの間でそれぞれ微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜走査電極ＳＣｎ／２上部の負の壁電圧および維持電極ＳＵ１〜維持電極ＳＵｎ／２上部の正の壁電圧が弱められ、データ電極Ｄ１〜データ電極Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。

一方、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎには、電圧Ｖｉ３から負の電圧（Ｖａ＋Ｖｓｅｔ５）に向かって緩やかに下降する下りランプ電圧Ｌ５を印加する。ここで、本実施の形態では、電圧Ｖｓｅｔ５を電圧Ｖｓｅｔ２（例えば、６（Ｖ））よりも高い電圧（例えば、７０（Ｖ））に設定する。

このように、本実施の形態では、第２の走査電極群に印加する下りランプ電圧の最低電圧を第１の走査電極群に印加する下りランプ電圧の最低電圧よりも高い電圧値とする。すなわち、第１の走査電極群に印加する下りランプ電圧Ｌ２が電圧（Ｖａ＋Ｖｓｅｔ２）まで下降するのに対し、第２の走査電極群に印加する下りランプ電圧Ｌ５は電圧（Ｖａ＋Ｖｓｅｔ５）までしか下降しないようにする。これにより、第２の放電セル群においては、下りランプ電圧Ｌ５による初期化放電によって放電セル内を移動する電荷の量を第１の放電セル群の各放電セルに比べて少なく抑えることができる。そのため、下りランプ電圧Ｌ５による初期化放電後、第２の放電セル群の各放電セルには、第１の放電セル群の各放電セルより多くの壁電荷が残存する。以上により、全セル初期化動作が終了する。

続く書込み期間では、走査電極ＳＣ１〜走査電極ＳＣｎに対しては順次走査パルス電圧を印加し、データ電極Ｄ１〜データ電極Ｄｍに対しては発光させるべき放電セルに対応するデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加して、各放電セルに選択的に書込み放電を発生させる。

この書込み期間では、まず維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ２を、走査電極ＳＣ１〜走査電極ＳＣｎに電圧Ｖｃ（Ｖｃ＝Ｖａ＋Ｖｓｃｎ）を印加する。

そして、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２に対して、順次走査パルスを印加する。まず、１行目の走査電極ＳＣ１に負の走査パルス電圧Ｖａを印加するとともに、データ電極Ｄ１〜データ電極Ｄｍのうち１行目に発光させるべき放電セルのデータ電極Ｄｋ（ｋ＝１〜ｍ）に正の書込みパルス電圧Ｖｄを印加する。このときデータ電極Ｄｋ上と走査電極ＳＣ１上との交差部の電圧差は、外部印加電圧の差（Ｖｄ−Ｖａ）にデータ電極Ｄｋ上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなり放電開始電圧を超える。これにより、データ電極Ｄｋと走査電極ＳＣ１との間に放電が発生する。また、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ２を印加しているため、維持電極ＳＵ１上と走査電極ＳＣ１上との電圧差は、外部印加電圧の差である（Ｖｅ２−Ｖａ）に維持電極ＳＵ１上の壁電圧と走査電極ＳＣ１上の壁電圧との差が加算されたものとなる。このとき、電圧Ｖｅ２を、放電開始電圧をやや下回る程度の電圧値に設定することで、維持電極ＳＵ１と走査電極ＳＣ１との間を、放電には至らないが放電が発生しやすい状態とすることができる。これにより、データ電極Ｄｋと走査電極ＳＣ１との間に発生する放電を引き金にして、データ電極Ｄｋと交差する領域にある維持電極ＳＵ１と走査電極ＳＣ１との間に放電を発生させることができる。こうして、発光させるべき放電セルに書込み放電が起こり、走査電極ＳＣ１上に正の壁電圧が蓄積され、維持電極ＳＵ１上に負の壁電圧が蓄積され、データ電極Ｄｋ上にも負の壁電圧が蓄積される。

このようにして、１行目に発光させるべき放電セルで書込み放電を起こして各電極上に壁電圧を蓄積する書込み動作を行う。一方、書込みパルス電圧Ｖｄを印加しなかったデータ電極Ｄ１〜データ電極Ｄｍと走査電極ＳＣ１との交差部の電圧は放電開始電圧を超えないので、書込み放電は発生しない。以上の書込み動作をｎ／２行目の放電セルに至るまで順次行い、第１の放電セル群における書込み動作が終了する。

そして、本実施の形態においては、第１の走査電極群への書込み動作が終了した後、かつ第２の走査電極群への書込み動作を開始する前に、初期化期間に発生させた下りランプ電圧Ｌ５よりも最低電圧を低くした下りランプ電圧Ｌ６を第２の走査電極群に印加する。すなわち、図８に示すように、第２の走査電極群に電圧Ｖｃから負の電圧（Ｖａ＋Ｖｓｅｔ３）に向かって緩やかに下降する下りランプ電圧Ｌ６を印加する。

上述したように、初期化期間において第２の走査電極群に印加する下りランプ電圧Ｌ５は負の電圧（Ｖａ＋Ｖｓｅｔ５）までしか下降させておらず、そのため、第２の放電セル群の各放電セルには第１の放電セル群の各放電セルより多くの壁電荷が残存する。したがって、電圧Ｖｓｅｔ３を電圧Ｖｓｅｔ５（例えば、７０（Ｖ））よりも十分に小さい電圧（例えば、８（Ｖ））に設定することで、下りランプ電圧Ｌ６を下りランプ電圧Ｌ５よりも十分に低い電位まで下降させることができ、これにより、第２の放電セル群の各放電セルに初期化放電を発生させることができる。

すなわち、第２の放電セル群の各放電セルにおいては、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎへの走査を開始する直前に初期化放電を発生させることができる。

初期化放電で形成される壁電荷は、時間の経過とともに減少する。そのため、各放電セルに、書込み期間の直前の初期化期間においてのみ初期化放電を発生させる従来の構成（以下、「１相駆動」と記す）では、書込み期間における走査の順番が遅い放電セルで、より多くの壁電荷が減少し、安定した書込み放電を発生さえるために必要な走査パルス電圧（振幅）がその分大きくなって書込み動作が不安定になるおそれがあった。例えば、走査電極２２の数が１０８０本のパネル１０を１相駆動動作で駆動する場合、最初に走査を行う放電セルに対して、最後に走査を行う放電セルでは、安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）は約３４（Ｖ）も上昇することが確認された。

しかし、本実施の形態では、第２の走査電極群への走査を開始する直前に第２の放電セル群に初期化放電を発生させているので、第２の放電セル群においては、書込み動作を開始する直前に壁電荷を適正な状態にすることができる。したがって、書込み期間において書込み動作の順番が遅い第２の放電セル群に属する放電セルにおいても、書込み放電に必要な印加電圧を高くすることなく、安定した書込み動作を行うことが可能となる。例えば、走査電極２２の数が１０８０本のパネル１０を２相駆動動作により駆動する場合、書込み期間の最後に走査を行う放電セルにおいて、安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）を、１相駆動動作による駆動を行ったときと比較して、約２０（Ｖ）低減できることが確認された。

なお、図８には、第２の走査電極群に下りランプ電圧Ｌ６を印加するのと同タイミングで第１の走査電極群にも下りランプ電圧Ｌ６を印加する駆動電圧波形図を記載しているが、本発明は何らこの構成に限定されるものではない。すでに書込み動作が終わっている第１の放電セル群では壁電荷を初期化する初期化放電を発生させない方がよいため、本来は第２の走査電極群にのみ下りランプ電圧Ｌ６を印加する構成の方が望ましい。しかし、走査電極駆動回路４３の構成上、下りランプ電圧Ｌ６を第２の走査電極群にのみ印加し、第１の走査電極群には印加させないようにすることが困難な場合には、図８に示すように下りランプ電圧Ｌ６をそのまま第１の走査電極群に印加してもかまわない。第１の放電セル群の各放電セルにおいては、初期化期間において電圧（Ｖａ＋Ｖｓｅｔ２）まで下降する下りランプ電圧Ｌ２を第１の走査電極群の各走査電極２２に印加して初期化放電を発生させている。そのため、電圧（Ｖａ＋Ｖｓｅｔ２）よりも電位が若干高い電圧（Ｖａ＋Ｖｓｅｔ３）まで下降する下りランプ電圧Ｌ６を第１の走査電極群に印加しても、第１の放電セル群の各放電セルに再度初期化放電が発生するおそれはない。したがって、第１の走査電極群には、下りランプ電圧Ｌ６をそのまま印加しても何ら問題ない。

そして、第２の走査電極群に下りランプ電圧Ｌ６を印加した後、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎに対して、上述と同様の手順で、順次走査パルスを印加する。以上の書込み動作をｎ行目の放電セルに至るまで行い、第２の放電セル群における書込み動作が終了して、第１ＳＦにおける書込み期間が終了する。

なお、第２の走査電極群に下りランプ電圧Ｌ６を印加する期間は、データ電極Ｄ１〜データ電極Ｄｍに書込みパルスを印加しないものとする。

続く維持期間では、輝度重みに所定の輝度倍率を乗じた数の維持パルスを表示電極対２４に交互に印加して、書込み放電を発生した放電セルで維持放電を発生させて発光させる。

この維持期間では、まず走査電極ＳＣ１〜走査電極ＳＣｎに正の維持パルス電圧Ｖｓを印加するとともに維持電極ＳＵ１〜維持電極ＳＵｎにベース電位となる接地電位、すなわち０（Ｖ）を印加する。すると書込み放電を起こした放電セルでは、走査電極ＳＣｉ上と維持電極ＳＵｉ上との電圧差が維持パルス電圧Ｖｓに走査電極ＳＣｉ上の壁電圧と維持電極ＳＵｉ上の壁電圧との差が加算されたものとなり放電開始電圧を超える。

そして、走査電極ＳＣｉと維持電極ＳＵｉとの間に維持放電が起こり、このとき発生した紫外線により蛍光体層３５が発光する。そして走査電極ＳＣｉ上に負の壁電圧が蓄積され、維持電極ＳＵｉ上に正の壁電圧が蓄積される。さらにデータ電極Ｄｋ上にも正の壁電圧が蓄積される。書込み期間において書込み放電が起きなかった放電セルでは維持放電は発生せず、初期化期間の終了時における壁電圧が保たれる。

続いて、走査電極ＳＣ１〜走査電極ＳＣｎにはベース電位となる０（Ｖ）を、維持電極ＳＵ１〜維持電極ＳＵｎには維持パルス電圧Ｖｓをそれぞれ印加する。すると、維持放電を起こした放電セルでは、維持電極ＳＵｉ上と走査電極ＳＣｉ上との電圧差が放電開始電圧を超えるので再び維持電極ＳＵｉと走査電極ＳＣｉとの間に維持放電が起こり、維持電極ＳＵｉ上に負の壁電圧が蓄積され走査電極ＳＣｉ上に正の壁電圧が蓄積される。以降同様に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとに輝度重みに輝度倍率を乗じた数の維持パルスを交互に印加し、表示電極対２４の電極間に電位差を与えることにより、書込み期間において書込み放電を起こした放電セルで維持放電が継続して行われる。

そして、維持期間の最後には、維持電極ＳＵ１〜維持電極ＳＵｎを０（Ｖ）に戻した後、ベース電位となる０（Ｖ）から放電開始電圧を超える電圧Ｖｅｒｓに向かって上昇する傾斜電圧（以下、「消去ランプ電圧」と呼称する）Ｌ３を走査電極ＳＣ１〜走査電極ＳＣｎに印加する。すると、維持放電を起こした放電セルの維持電極ＳＵｉと走査電極ＳＣｉとの間で微弱な消去放電が発生する。この消去放電で発生した荷電粒子は、維持電極ＳＵｉと走査電極ＳＣｉとの間の電圧差を緩和するように、維持電極ＳＵｉ上および走査電極ＳＣｉ上に壁電荷となって蓄積されていく。これにより、データ電極Ｄｋ上の正の壁電荷を残したまま、走査電極ＳＣｉおよび維持電極ＳＵｉ上の壁電圧は、走査電極ＳＣｉに印加した電圧と放電開始電圧の差、すなわち（電圧Ｖｅｒｓ−放電開始電圧）の程度まで弱められる。

その後、走査電極ＳＣ１〜走査電極ＳＣｎを０（Ｖ）に戻し、維持期間における維持動作を終了する。

第２ＳＦの初期化期間では、第１ＳＦにおける初期化期間の前半部を省略した駆動電圧波形を各電極に印加する。すなわち、維持電極ＳＵ１〜維持電極ＳＵｎに電圧Ｖｅ１を、データ電極Ｄ１〜データ電極Ｄｍに０（Ｖ）をそれぞれ印加し、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２には、放電開始電圧以下となる電圧（例えば、０（Ｖ））から負の電圧（Ｖａ＋Ｖｓｅｔ４）（例えば、電圧Ｖｓｅｔ４を１０（Ｖ）とする）に向かって緩やかに下降する下りランプ電圧Ｌ４を印加する。

これにより前のサブフィールド（図８では、第１ＳＦ）の維持期間で維持放電を起こした放電セルでは微弱な初期化放電が発生し、走査電極ＳＣｉ上部および維持電極ＳＵｉ上部の壁電圧が弱められ、データ電極Ｄｋ（ｋ＝１〜ｍ）上部の壁電圧も書込み動作に適した値に調整される。一方、前のサブフィールドで維持放電が起こらなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷の状態がそのまま保たれる。このように第２ＳＦにおける初期化動作は、直前のサブフィールドの維持期間で維持動作を行った放電セルに対して初期化放電を行う選択初期化動作となる。

また、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎには、放電開始電圧以下となる電圧（例えば、０（Ｖ））から負の電圧（Ｖａ＋Ｖｓｅｔ５）に向かって緩やかに下降する下りランプ電圧Ｌ７を印加する。

これにより、第２の走査電極群により構成される第２の放電セル群においては、上述と同様に前のサブフィールド（図８では、第１ＳＦ）の維持期間で維持放電を起こした放電セルでのみ微弱な初期化放電が発生する。しかし、第２の走査電極群に印加する下りランプ電圧Ｌ７は、電圧（Ｖａ＋Ｖｓｅｔ４）よりも高い電圧（Ｖａ＋Ｖｓｅｔ５）までしか下降しないため、第２の放電セル群においては、その初期化放電によって放電セル内を移動する電荷の量を第１の放電セル群の各放電セルに比べて少なく抑えることができる。そのため、下りランプ電圧Ｌ７による初期化放電後、第２の放電セル群の各放電セルには、上述と同様に第１の放電セル群の各放電セルより多くの壁電荷が残存する。

第２ＳＦの書込み期間においては、第１ＳＦの書込み期間と同様の駆動波形を印加する。したがって、第２の走査電極群への走査を開始する直前に、第２の放電セル群の各放電セルに初期化放電を発生させることができる。

第２ＳＦの維持期間においては、第１ＳＦの維持期間と同様に、走査電極ＳＣ１〜走査電極ＳＣｎと維持電極ＳＵ１〜維持電極ＳＵｎとにあらかじめ定められた数の維持パルスを交互に印加する。これにより、書込み期間において書込み放電を発生させた放電セルで維持放電を発生させる。

また、第３ＳＦ以降のサブフィールドでは、走査電極ＳＣ１〜走査電極ＳＣｎ、維持電極ＳＵ１〜維持電極ＳＵｎおよびデータ電極Ｄ１〜データ電極Ｄｍに対して、維持期間における維持パルス数が異なる以外は第２ＳＦと同様の駆動波形を印加する。

なお、上述した構成においては、下りランプ電圧Ｌ２における最低電圧を下りランプ電圧Ｌ４における最低電圧よりも小さい電圧に設定している（例えば、電圧Ｖｓｅｔ４が１０（Ｖ）であるのに対し、電圧Ｖｓｅｔ２を６（Ｖ）に設定する）。これは、電圧（Ｖａ＋Ｖｓｅｔ２）を電圧（Ｖａ＋Ｖｓｅｔ４）よりも小さい電圧に設定することで、第１ＳＦにおける初期化放電、すなわち１フィールドにおける最初の初期化放電を確実に発生させるためである。

以上が、本実施の形態における２相駆動動作時にパネル１０の各電極に印加する駆動電圧波形の概要である。

次に、走査電極駆動回路４３の動作と駆動電圧波形の発生について説明する。なお、図９では、電圧Ｖｉ１、電圧Ｖｉ３は電圧Ｖｓに等しいものとし、電圧Ｖｉ２は電圧Ｖｒに等しいものとして説明する。

図９は、本発明の実施の形態１における走査電極駆動回路４３の動作の一例を説明するためのタイミングチャートである。なお、図９には、書込み期間の最初に走査を行う走査電極ＳＣ１に印加される駆動電圧波形と、第２の走査電極群のうち最初に走査を行う走査電極ＳＣｎ／２＋１（例えば、走査電極ＳＣ５４１）に印加される駆動電圧波形と、制御信号ＯＣ１、制御信号ＯＣ２、制御信号ＯＣ１’、比較器ＣＰ２の出力信号ＣＰＯ、走査開始信号ＳＩＵ（１）、走査開始信号ＳＩＤ（１）の各制御信号と、入力端子ＩＮ１、入力端子ＩＮ２への定電流供給状態とを示す。

なお、本実施の形態において、走査ＩＣ５５は、「ＤＡＴＡ」状態のときに走査開始信号を所定の期間（例えば、クロック信号ＣＬＫの１周期分）「Ｌｏ」にすることで、走査を開始するものとする。また、初期化期間の前半（上りランプ電圧Ｌ１を発生させている期間）および維持期間はスイッチング素子Ｑ４をオンにし、初期化期間の後半（下りランプ電圧Ｌ２を発生させている期間）および書込み期間はスイッチング素子Ｑ４をオフにするものとする。

（初期化期間）
初期化期間では、まず、制御信号ＯＣ１および制御信号ＳＩＤ（１）を「Ｈｉ」にする。同時に、維持パルス発生回路５０のクランプ回路を動作させ、基準電位Ａの電位を０（Ｖ）にする。基準電位Ａの０（Ｖ）は、Ｖｓｅｔ発生回路８０から出力されるどの電圧よりも高いので、比較器ＣＰ１から出力される制御信号ＯＣ２は「Ｌｏ」になる。また、制御信号ＯＣ１および制御信号ＳＩＤ（１）は共に「Ｈｉ」なので、アンドゲートＡＧから出力される制御信号ＯＣ１’も「Ｈｉ」になる。これにより、全ての走査ＩＣ５５が「Ａｌｌ‐Ｌｏ」の状態になり、基準電位Ａの０（Ｖ）が走査ＩＣ５５の出力電圧となる。

次に、時刻ｔ０で、維持パルス発生回路５０の電力回収回路を動作させ、基準電位Ａの電位を上昇させる。その後、維持パルス発生回路５０のクランプ回路を動作させ、基準電位Ａの電位を電圧Ｖｓ（本実施の形態では、電圧Ｖｉ１と等しい）にする。

次に、時刻ｔ１で、上りランプ電圧を発生するミラー積分回路５３の入力端子ＩＮ１を「Ｈｉ」にする。具体的には入力端子ＩＮ１に、所定の定電流を入力する。すると、抵抗Ｒ１からコンデンサＣ１に向かって一定の電流が流れ、スイッチング素子Ｑ１のソース電圧がランプ状に上昇し、初期化波形発生回路５１の出力電圧もランプ状に上昇し始める。そしてこの電圧上昇は、入力端子ＩＮ１が「Ｈｉ」の間継続する。

この出力電圧が電圧Ｖｒ（本実施の形態では、電圧Ｖｉ２と等しい）まで上昇したら、その後の時刻ｔ２で、入力端子ＩＮ１を「Ｌｏ」にする。具体的には入力端子ＩＮ１に、例えば０（Ｖ）を印加する。入力端子ＩＮ１を「Ｌｏ」にすると基準電位Ａの電位が電圧Ｖｓ（本実施の形態では、電圧Ｖｉ３と等しい）まで低下する。

なお、この間、制御信号ＯＣ１、制御信号ＳＩＵ（１）、制御信号ＳＩＤ（１）は、「Ｈｉ」に保ったままにする。したがって、アンドゲートＡＧから出力される制御信号ＯＣ１’も「Ｈｉ」となる。また、図示はしていないが、Ｖｓｅｔ発生回路８０から電圧（Ｖａ＋Ｖｓｅｔ２）を発生させ、比較器ＣＰ１において、基準電位Ａ、すなわち初期化波形発生回路５１から出力される駆動電圧と電圧（Ｖａ＋Ｖｓｅｔ２）とが比較されるようにしておく。したがって、この間は基準電位Ａの方が電圧（Ｖａ＋Ｖｓｅｔ２）よりも電位が高いので、比較器ＣＰ１から出力される制御信号ＯＣ２は「Ｌｏ」となる。

この間、制御信号ＯＣ１、制御信号ＯＣ１’は「Ｈｉ」、制御信号ＯＣ２は「Ｌｏ」なので、全ての走査ＩＣ５５は「Ａｌｌ‐Ｌｏ」の状態であり、全ての走査ＩＣ５５の出力端子からは基準電位Ａ、すなわち、初期化波形発生回路５１から出力される駆動電圧がそのまま出力される。

このようにして、放電開始電圧以下となる電圧Ｖｓ（本実施の形態では、電圧Ｖｉ１と等しい）から、放電開始電圧を超える電圧Ｖｒ（本実施の形態では、電圧Ｖｉ２と等しい）に向かって緩やかに上昇する上りランプ電圧を走査電極ＳＣ１〜走査電極ＳＣｎに印加する。

次に、時刻ｔ３で、下りランプ電圧を発生するミラー積分回路５４の入力端子ＩＮ２に所定の定電流を入力して、入力端子ＩＮ２を「Ｈｉ」にする。すると、抵抗Ｒ２からコンデンサＣ２に向かって一定の電流が流れ、スイッチング素子Ｑ２のドレイン電圧がランプ状に下降して基準電位Ａの電位がランプ状に下降し、走査ＩＣ５５の出力電圧もランプ状に下降し始める。

このとき、比較器ＣＰ１では、基準電位Ａの電圧、すなわち下りランプ電圧と、Ｖｓｅｔ発生回路８０が発生する電圧（Ｖａ＋Ｖｓｅｔ２）とが比較されており、比較器ＣＰ１からの出力信号、すなわち制御信号ＯＣ２は、基準電位Ａにおける下りランプ電圧が電圧（Ｖａ＋Ｖｓｅｔ２）以下となる時刻ｔ５において「Ｌｏ」から「Ｈｉ」に切換わる。これにより、制御信号ＯＣ１、制御信号ＯＣ２共に「Ｈｉ」となり、第１の走査ＩＣ群に属する走査ＩＣ５５（以下、走査ＩＣ（１）〜走査ＩＣ（６））は「Ａｌｌ‐Ｈｉ」状態となって入力端子ＩＮｂに入力される電圧を出力する。すなわち、走査ＩＣ（１）〜走査ＩＣ（６）の出力電圧は基準電位Ａに電圧Ｖｓｃｎが重畳された電圧Ｖｃとなり、それまでの電圧降下が時刻ｔ５で電圧上昇に切換わるため、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２に印加される下りランプ電圧は最低電圧が電圧（Ｖａ＋Ｖｓｅｔ２）の下りランプ電圧Ｌ２となる。

一方、比較器ＣＰ２においては、基準電位Ａと電圧（Ｖａ＋Ｖｓｅｔ５）とが比較されるので、比較器ＣＰ２から出力される信号ＣＰＯは、基準電位Ａが電圧（Ｖａ＋Ｖｓｅｔ５）以下となる時刻ｔ４で「Ｌｏ」になる。したがって、時刻ｔ４以前に、例えば、時刻ｔ２から時刻ｔ３の間に、走査開始信号ＳＩＤ（１）を「Ｌｏ」にしておけば、オアゲートＯＲの出力を時刻ｔ４で「Ｌｏ」にすることができ、あわせてアンドゲートＡＧから出力される制御信号ＯＣ１’を時刻ｔ４で「Ｌｏ」にすることができる。

これにより、制御信号ＯＣ１’、制御信号ＯＣ２は共に「Ｌｏ」となり、第２の走査ＩＣ群に属する走査ＩＣ５５（以下、走査ＩＣ（７）〜走査ＩＣ（１２））は、時刻ｔ４で「ＨｉＺ」状態となる。すなわち、走査ＩＣ（７）〜走査ＩＣ（１２）の出力電圧は、時刻ｔ４時点の出力電圧がそのまま保持された電圧となり、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎに印加される下りランプ電圧は、最低電圧が電圧（Ｖａ＋Ｖｓｅｔ５）の下りランプ電圧Ｌ５となる。

なお、走査ＩＣ５５は「ＤＡＴＡ」状態のときにのみ走査開始信号が有効に働くので、初期化期間において走査開始信号ＳＩＤ（１）が「Ｌｏ」になっても、走査ＩＣ（７）〜走査ＩＣ（１２）の動作には何ら影響を与えない。

そして、初期化期間が終了する時刻ｔ６の前に、入力端子ＩＮ２に、例えば０（Ｖ）を印加して、入力端子ＩＮ２を「Ｌｏ」にする。

以上のようにして、走査電極駆動回路４３は、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２に対しては、電圧Ｖｉ３から電圧（Ｖａ＋Ｖｓｅｔ２）に向かって下降する下りランプ電圧Ｌ２を印加し、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎに対しては、電圧Ｖｉ３から電圧（Ｖａ＋Ｖｓｅｔ５）に向かって下降する下りランプ電圧Ｌ５を印加して、初期化期間が終了する。

（書込み期間）
書込み期間では、図示はしていないが、スイッチング素子Ｑ５をオンにして、基準電位Ａを負の電圧Ｖａに維持する。また、Ｖｓｅｔ発生回路８０から電圧（Ｖａ＋Ｖｓｅｔ３）を発生させ、比較器ＣＰ１において、基準電位Ａ、すなわち負の電圧Ｖａと電圧（Ｖａ＋Ｖｓｅｔ３）とが比較されるようにしておく。したがって、この間は基準電位Ａの方が電圧（Ｖａ＋Ｖｓｅｔ３）よりも電位が低いので、比較器ＣＰ１から出力される制御信号ＯＣ２は「Ｈｉ」となる。

また、時刻ｔ６で制御信号ＯＣ１を「Ｌｏ」にする。したがって、アンドゲートＡＧから出力される制御信号ＯＣ１’も「Ｌｏ」となる。これにより、全ての走査ＩＣ５５は「ＤＡＴＡ」状態となって、走査開始信号により走査を開始する状態となる。

書込み期間の前半では、まず先に、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２に順次走査パルスを印加する。そのために、書込み期間開始直後の時刻ｔ７において走査開始信号ＳＩＵ（１）を所定の期間（例えば、クロック信号ＣＬＫの１周期分）「Ｌｏ」にする。これにより、走査ＩＣ（１）は走査を開始し、走査電極ＳＣ１から順次走査パルスが印加される。走査ＩＣ（１）からは、走査ＩＣ（１）に接続された全ての走査電極２２の走査が終了するタイミングで走査開始信号ＳＩＵ（２）が出力され、走査ＩＣ（２）に供給される。これにより、走査ＩＣ（２）は走査を開始する。以降、各走査ＩＣ５５は、入力された走査開始信号にもとづき走査を開始するとともに新たな走査開始信号を発生させて次段の走査ＩＣ５５に供給する。こうして、第１の走査電極群に属する走査電極２２の走査が順次行われる。

そして、走査電極ＳＣｎ／２への走査パルスの印加が終了し第１の走査電極群に属する全ての走査電極２２への走査が終了した後の時刻ｔ８で、制御信号ＯＣ１を「Ｈｉ」にする。走査開始信号ＳＩＤ（１）は「Ｈｉ」に維持されたままなので、アンドゲートＡＧから出力される制御信号ＯＣ１’も「Ｈｉ」となる。また、図示はしていないが、時刻ｔ８でスイッチング素子Ｑ５をオフにし、あわせて、維持パルス発生回路５０のクランプ回路を動作させ、基準電位Ａを０（Ｖ）にする。

これにより、基準電位Ａの方が電圧（Ｖａ＋Ｖｓｅｔ２）よりも電位が高くなるので、比較器ＣＰ１から出力される制御信号ＯＣ２は「Ｌｏ」となる。すなわち、制御信号ＯＣ１、制御信号ＯＣ１’が「Ｈｉ」、制御信号ＯＣ２が「Ｌｏ」となって、全ての走査ＩＣ５５は「Ａｌｌ‐Ｌｏ」状態となり、全ての走査ＩＣ５５の出力端子からは基準電位Ａ（本実施の形態では、０（Ｖ））が出力される。

その後の時刻ｔ９で、下りランプ電圧を発生するミラー積分回路５４の入力端子ＩＮ２に所定の定電流を入力して、入力端子ＩＮ２を「Ｈｉ」にする。これにより、スイッチング素子Ｑ２のドレイン電圧がランプ状に下降して基準電位Ａの電位がランプ状に下降し、走査ＩＣ５５の出力電圧もランプ状に下降し始める。

比較器ＣＰ１では、この基準電位Ａにおける下りランプ電圧とＶｓｅｔ発生回路８０が発生する電圧（Ｖａ＋Ｖｓｅｔ３）とが比較されており、比較器ＣＰ１から出力される制御信号ＯＣ２は、基準電位Ａにおける下りランプ電圧が電圧（Ｖａ＋Ｖｓｅｔ３）以下となる時刻ｔ１０において「Ｌｏ」から「Ｈｉ」に切換わる。これにより、制御信号ＯＣ１、制御信号ＯＣ１’、制御信号ＯＣ２は共に「Ｈｉ」となって全ての走査ＩＣ５５は「Ａｌｌ‐Ｈｉ」状態となり、入力端子ＩＮｂに入力される電圧、すなわち、基準電位Ａに電圧Ｖｓｃｎが重畳された電圧Ｖｃを出力する。これにより、走査電極ＳＣ１〜走査電極ＳＣｎに印加される下りランプ電圧は最低電圧が電圧（Ｖａ＋Ｖｓｅｔ３）の下りランプ電圧Ｌ６となる。

そして、下りランプ電圧Ｌ６を発生させた後の時刻ｔ１１で、入力端子ＩＮ２を「Ｌｏ」にする。以上のようにして、走査電極駆動回路４３は、下りランプ電圧Ｌ６を発生させ、第２の走査電極群への走査を開始する直前に、第２の放電セル群に初期化放電を発生させる。

また、時刻ｔ１１では、図示はしていないが、スイッチング素子Ｑ５をオンにして基準電位Ａを負の電圧Ｖａに維持する。また、Ｖｓｅｔ発生回路８０から電圧（Ｖａ＋Ｖｓｅｔ４）を発生させ、比較器ＣＰ１において、基準電位Ａ、すなわち負の電圧Ｖａと電圧（Ｖａ＋Ｖｓｅｔ４）とが比較されるようにしておく。したがって、この間は基準電位Ａの方が電圧（Ｖａ＋Ｖｓｅｔ４）よりも電位が低いので、比較器ＣＰ１から出力される制御信号ＯＣ２は「Ｈｉ」となる。

また、時刻ｔ１１では制御信号ＯＣ１を「Ｌｏ」にする。したがって、アンドゲートＡＧから出力される制御信号ＯＣ１’も「Ｌｏ」となる。これにより、全ての走査ＩＣ５５は「ＤＡＴＡ」状態となって、走査開始信号により走査を開始する状態となる。

書込み期間の後半では、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎに順次走査パルスを印加する。そのために、書込み期間の後半開始直後の時刻ｔ１２において走査開始信号ＳＩＤ（１）を所定の期間（例えば、クロック信号ＣＬＫの１周期分）「Ｌｏ」にする。これにより、走査ＩＣ（７）は走査を開始し、走査電極ＳＣｎ／２＋１から順次走査パルスが印加される。以降、上述と同様の動作により、第２の走査電極群に属する走査電極２２の走査が順次行われる。

（維持期間）
そして、走査電極ＳＣｎへの走査パルスの印加が終了し第２の走査電極群に属する全ての走査電極２２への走査が終了して書込み期間が終了した後の時刻ｔ１３で、制御信号ＯＣ１を「Ｈｉ」にする。走査開始信号ＳＩＤ（１）は「Ｈｉ」に維持されたままなので、アンドゲートＡＧから出力される制御信号ＯＣ１’も「Ｈｉ」となる。

また、図示はしていないが、時刻ｔ１３でスイッチング素子Ｑ５をオフにし、あわせて、維持パルス発生回路５０のクランプ回路を動作させ、基準電位Ａを０（Ｖ）にする。

これにより、基準電位Ａの方が電圧（Ｖａ＋Ｖｓｅｔ４）よりも電位が高くなるので、比較器ＣＰ１から出力される制御信号ＯＣ２は「Ｌｏ」となる。すなわち、制御信号ＯＣ１、制御信号ＯＣ１’が「Ｈｉ」、制御信号ＯＣ２が「Ｌｏ」なので、全ての走査ＩＣ５５は「Ａｌｌ‐Ｌｏ」状態となり、走査ＩＣ５５の出力端子からは基準電位Ａ（本実施の形態では、０（Ｖ））が出力される。

続いて、詳細は省略するが維持パルス発生回路５０の電力回収回路およびクランプ回路を交互に動作させ、あらかじめ定められた回数の維持パルスを発生させる。そして、維持期間の最後に、消去ランプ電圧Ｌ３を発生させる。こうして、維持期間が終了する。

（初期化期間）
続く初期化期間では、図示はしていないが、スイッチング素子Ｑ５はオフに維持したまま、Ｖｓｅｔ発生回路８０から電圧（Ｖａ＋Ｖｓｅｔ４）を発生させ、比較器ＣＰ１において、基準電位Ａ（本実施の形態では、０（Ｖ））と電圧（Ｖａ＋Ｖｓｅｔ４）とが比較されるようにしておく。基準電位Ａの方が電圧（Ｖａ＋Ｖｓｅｔ４）よりも電位が高いので、比較器ＣＰ１から出力される制御信号ＯＣ２は、維持期間に引き続き「Ｌｏ」のままである。また、制御信号ＯＣ１も維持期間に引き続き「Ｈｉ」に維持したままにしておく。

制御信号ＯＣ１、制御信号ＯＣ１’が「Ｈｉ」、制御信号ＯＣ２が「Ｌｏ」なので、全ての走査ＩＣ５５は「Ａｌｌ‐Ｌｏ」状態のままであり、全ての走査ＩＣ５５の出力端子からは基準電位Ａ、すなわち、初期化波形発生回路５１から出力される駆動電圧がそのまま出力される。

そして、時刻ｔ１４で、下りランプ電圧を発生するミラー積分回路５４の入力端子ＩＮ２に所定の定電流を入力して、入力端子ＩＮ２を「Ｈｉ」にする。これにより、スイッチング素子Ｑ２のドレイン電圧がランプ状に下降して基準電位Ａの電位がランプ状に下降し、走査ＩＣ５５の出力電圧もランプ状に下降し始める。

比較器ＣＰ１では、この基準電位Ａにおける下りランプ電圧と電圧（Ｖａ＋Ｖｓｅｔ４）とが比較されており、比較器ＣＰ１から出力される制御信号ＯＣ２は、基準電位Ａにおける下りランプ電圧が電圧（Ｖａ＋Ｖｓｅｔ４）以下となる時刻ｔ１６において「Ｌｏ」から「Ｈｉ」に切換わる。これにより、制御信号ＯＣ１、制御信号ＯＣ２は共に「Ｈｉ」となり、第１の走査ＩＣ群は「Ａｌｌ‐Ｈｉ」状態となって入力端子ＩＮｂに入力される電圧、すなわち、基準電位Ａに電圧Ｖｓｃｎが重畳された電圧を出力する。これにより、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２に印加される下りランプ電圧は最低電圧が電圧（Ｖａ＋Ｖｓｅｔ４）の下りランプ電圧Ｌ４となる。

一方、走査開始信号ＳＩＤ（１）に関しては、下りランプ電圧Ｌ５を発生させるときと同様に、初期化期間開始直後（本実施の形態では、時刻ｔ１４から時刻ｔ１５の間）に「Ｌｏ」にしておく。比較器ＣＰ２においては、基準電位Ａと電圧（Ｖａ＋Ｖｓｅｔ５）とが比較されるので、比較器ＣＰ２から出力される信号ＣＰＯは、基準電位Ａが電圧（Ｖａ＋Ｖｓｅｔ５）以下となる時刻ｔ１５で「Ｌｏ」になる。このとき、走査開始信号ＳＩＤ（１）は「Ｌｏ」なので、オアゲートＯＲからは「Ｌｏ」が出力され、これによりアンドゲートＡＧから出力される制御信号ＯＣ１’は時刻ｔ１５で「Ｌｏ」になる。

これにより、制御信号ＯＣ１’、制御信号ＯＣ２は共に「Ｌｏ」となり、第２の走査ＩＣ群に属する走査ＩＣ（７）〜走査ＩＣ（１２）は「ＨｉＺ」状態となる。すなわち、走査ＩＣ（７）〜走査ＩＣ（１２）の出力電圧は、時刻ｔ１５時点の出力電圧がそのまま保持された電圧となり、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎに印加される下りランプ電圧は最低電圧が電圧（Ｖａ＋Ｖｓｅｔ５）の下りランプ電圧Ｌ７となる。

そして、初期化期間が終了する時刻ｔ１７の前に、入力端子ＩＮ２に、例えば０（Ｖ）を印加して、入力端子ＩＮ２を「Ｌｏ」にする。

以上のようにして、走査電極駆動回路４３は、第１の走査電極群に属する走査電極ＳＣ１〜走査電極ＳＣｎ／２に対しては、０（Ｖ）から電圧（Ｖａ＋Ｖｓｅｔ４）に向かって下降する下りランプ電圧Ｌ４を発生させ、第２の走査電極群に属する走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎに対しては、０（Ｖ）から電圧（Ｖａ＋Ｖｓｅｔ５）に向かって下降する下りランプ電圧Ｌ７を発生させて、初期化期間が終了する。

続く書込み期間、維持期間、およびそれ以降の動作は、上述した動作と同様である。

以上示したように、本実施の形態によれば、走査電極ＳＣ１〜走査電極ＳＣｎを第１の走査電極群と第２の走査電極群とに分け、第１の走査電極群への走査を開始する直前には下りランプ電圧Ｌ２（第２ＳＦ以降は下りランプ電圧Ｌ４）による初期化放電を第１の放電セル群の各放電セルに発生させ、第２の走査電極群への走査を開始する直前には下りランプ電圧Ｌ６による初期化放電を第２の放電セル群の各放電セルに発生させる２相駆動動作を行うことにより、書込み動作の順番が遅い第２の放電セル群においても放電セル内の壁電荷を適正な状態に保ち、安定した書込み放電を発生させるために必要な走査パルス電圧（振幅）を低減することが可能となり、走査パルス電圧（振幅）を大きくすることなく、安定した書込み放電を発生させることが可能となる。

（実施の形態２）
実施の形態１では、電圧Ｖｓｅｔ２を発生する電源、電圧Ｖｓｅｔ３を発生する電源、電圧Ｖｓｅｔ４を発生する電源、およびスイッチング素子ＳＷ１、スイッチング素子ＳＷ２、スイッチング素子ＳＷ３を用いてＶｓｅｔ発生回路８０を構成し、電圧（Ｖａ＋Ｖｓｅｔ２）、電圧（Ｖａ＋Ｖｓｅｔ３）、電圧（Ｖａ＋Ｖｓｅｔ４）を発生させる例を説明した。しかし、実施の形態２では、より合理的な回路構成で電圧（Ｖａ＋Ｖｓｅｔ２）、電圧（Ｖａ＋Ｖｓｅｔ３）、電圧（Ｖａ＋Ｖｓｅｔ４）を発生させることができるＶｓｅｔ発生回路について説明する。

図１０は、本発明の実施の形態２におけるＶｓｅｔ発生回路８１の回路図である。本実施の形態におけるＶｓｅｔ発生回路８１は、シャントレギュレータ（Ｓｈｕｎｔ Ｒｅｇｕｌａｔｏｒ）５６と、出力電流の電流値を変更可能な電流発生回路８２とを備えている。

シャントレギュレータ５６は、アノード（図面中、「Ａｎ」と記す）を負の電圧Ｖａに、カソード（図面中、「Ｃａ」と記す）を抵抗Ｒ１０を介して電圧Ｖｏ（例えば、１５（Ｖ））に接続する。あわせて、カソードをＮＰＮ型のトランジスタＱ１０のベースにも接続する。トランジスタＱ１０のコレクタは電圧Ｖｏに接続し、トランジスタＱ１０のエミッタは第１の抵抗である抵抗Ｒ９を介してシャントレギュレータ５６のリファレンス端子（図面中、「Ｒｅｆ」と記す）に接続する。すなわち、トランジスタＱ１０にエミッタフォロアの働きを持たせ、シャントレギュレータ５６のカソードの電圧にもとづく設定電圧ＢをトランジスタＱ１０のエミッタから低インピーダンスにして取り出す構成とする。また、シャントレギュレータ５６のリファレンス端子と負の電圧Ｖａとの間に第２の抵抗である抵抗Ｒ８を挿入する。こうして、設定電圧Ｂと負の電圧Ｖａとを抵抗Ｒ８と抵抗Ｒ９とで抵抗分割して発生させた電圧を、シャントレギュレータ５６のリファレンス端子にフィードバックするように構成する。

シャントレギュレータ５６は、リファレンス端子に印加される電圧がシャントレギュレータ５６の内部に設定された基準電圧よりも大きくなったときに、カソードから電流を引き込む動作をする。したがって、図１０に示すように、電源電圧（本実施の形態では、電圧Ｖｏ）から電圧降下用の抵抗Ｒ１０を介してシャントレギュレータ５６のカソードに電流が引き込まれるように構成するとともに、抵抗Ｒ１０による電圧降下によって発生させた設定電圧Ｂを抵抗Ｒ８と抵抗Ｒ９とで抵抗分割してシャントレギュレータ５６のリファレンス端子にフィードバックするように構成すれば、リファレンス端子に印加される電圧がシャントレギュレータ５６内部の基準電圧に等しくなるようにシャントレギュレータ５６のカソードから電流を引き込ませるフィードバックループを構成することができる。

本実施の形態では、この動作を利用して設定電圧Ｂを発生させ、比較器ＣＰ１に供給する。さらに、電流発生回路８２から出力される電流により、シャントレギュレータ５６のリファレンス端子に印加される電圧の大きさを変えて設定電圧Ｂの電圧値を変更し、下りランプ電圧の最低電圧を制御する。

電流発生回路８２は、ベースが０（Ｖ）に接続されたＰＮＰ型のトランジスタＱ１１と、一方の端子をトランジスタＱ１１のエミッタに接続し、他方の端子を入力端子ＳＳ１とする抵抗Ｒ１１と、一方の端子をトランジスタＱ１１のエミッタに接続し、他方の端子を入力端子ＳＳ２とする抵抗Ｒ１２とを有する。

これにより、電流発生回路８２は、例えば、入力端子ＳＳ１を「Ｈｉ」に（例えば、５（Ｖ）を印加）し入力端子ＳＳ２を「Ｌｏ」に（例えば、０（Ｖ）を印加）したときには、トランジスタＱ１１のエミッタ電圧と入力端子ＳＳ１に印加される電圧と抵抗Ｒ１１とにもとづき発生する電流Ｉ１を出力電流Ｉ３としてトランジスタＱ１１のコレクタから出力することができる。また、入力端子ＳＳ２を「Ｈｉ」にし入力端子ＳＳ１を「Ｌｏ」にしたときには、トランジスタＱ１１のエミッタ電圧と入力端子ＳＳ２に印加される電圧と抵抗Ｒ１２とにもとづき発生する電流Ｉ２を出力電流Ｉ３として出力することができる。また、入力端子ＳＳ１と入力端子ＳＳ２とを共に「Ｈｉ」にしたときには電流Ｉ１と電流Ｉ２との合成電流を出力電流Ｉ３として出力することができる。

そして、トランジスタＱ１１のコレクタを、回路保護用の抵抗Ｒ１３を介して抵抗Ｒ８と抵抗Ｒ９との電気的な接続点に接続し、その接続点に出力電流Ｉ３を流し込む構成とする。これにより、入力端子ＳＳ１、入力端子ＳＳ２のそれぞれを「Ｈｉ」または「Ｌｏ」にすることで、電流発生回路８２から出力される出力電流Ｉ３の電流値を変更し、シャントレギュレータ５６のリファレンス端子に印加される電圧の大きさを変更することができる。

例えば、電流発生回路８２の出力電流を大きくすればシャントレギュレータ５６のリファレンス端子に印加される電圧が大きくなり、その結果、シャントレギュレータ５６のカソードに引き込まれる電流が多くなって、設定電圧Ｂの電圧値を小さくすることができる。

逆に、電流発生回路８２の出力電流を小さくすればシャントレギュレータ５６のリファレンス端子に印加される電圧が小さくなり、その結果、シャントレギュレータ５６のカソードに引き込まれる電流が少なくなって、設定電圧Ｂの電圧値を大きくすることができる。

図１１は、本発明の実施の形態２における入力端子ＳＳ１、入力端子ＳＳ２に印加する制御信号と設定電圧Ｂとの対応関係の一例を示す図である。なお、入力端子ＳＳ１、入力端子ＳＳ２に与える制御信号は制御信号発生回路４５から供給するものとし、「Ｈｉ」は５（Ｖ）を、「Ｌｏ」は０（Ｖ）を印加するものとする。

本実施の形態では、入力端子ＳＳ１、入力端子ＳＳ２を共に「Ｌｏ」にして出力電流Ｉ３を０にしたときに、設定電圧Ｂが電圧（Ｖａ＋Ｖｓｅｔ４）（例えば、電圧Ｖｓｅｔ４＝１０（Ｖ））となるように、抵抗Ｒ８、抵抗Ｒ９の抵抗値を設定する。

そして、入力端子ＳＳ１を「Ｈｉ」、入力端子ＳＳ２を「Ｌｏ」にして電流Ｉ１が出力電流Ｉ３として出力されるときに、設定電圧Ｂが電圧（Ｖａ＋Ｖｓｅｔ３）（例えば、電圧Ｖｓｅｔ３＝８（Ｖ））となるように、抵抗Ｒ１１の抵抗値を設定する。

さらに、入力端子ＳＳ１、入力端子ＳＳ２を共に「Ｈｉ」にして電流Ｉ１と電流Ｉ２との合成電流が出力電流Ｉ３として出力されるときに、設定電圧Ｂが電圧（Ｖａ＋Ｖｓｅｔ２）（例えば、電圧Ｖｓｅｔ２＝６（Ｖ））となるように、抵抗Ｒ１２の抵抗値を設定する。

例えば、このようにして各抵抗値を設定することで、図１１に示すように、入力端子ＳＳ１、入力端子ＳＳ２を共に「Ｈｉ」にしたときには、最低電圧が電圧（Ｖａ＋Ｖｓｅｔ２）となる下りランプ電圧Ｌ２を発生させ、入力端子ＳＳ１を「Ｈｉ」、入力端子ＳＳ２を「Ｌｏ」にしたときには、最低電圧が電圧（Ｖａ＋Ｖｓｅｔ３）となる下りランプ電圧Ｌ６を発生させ、入力端子ＳＳ１、入力端子ＳＳ２を共に「Ｌｏ」にしたときには、最低電圧が電圧（Ｖａ＋Ｖｓｅｔ４）となる下りランプ電圧Ｌ４を発生させることができる。

これにより、制御信号の電位と異なる電位に設定電圧を発生させるために複数の電源電圧を用いることなく、また、フォトカプラ等の比較的高価なスイッチング素子を複数用いることなく、比較的簡易な構成で、複数の異なる設定電圧Ｂを発生するＶｓｅｔ発生回路８１を構成することができる。

また、トランジスタＱ１０はＶＢＥ（ベース−エミッタ電圧）に温度特性（例えば、−２ｍＶ／℃）を持つが、トランジスタＱ１０のエミッタから出力される電圧から作成した電圧をシャントレギュレータ５６のリファレンス端子に与えているので、温度変化によるＶＢＥの変化が発生しても、その変化を打ち消すようにフィードバックがかかり、設定電圧Ｂを温度によらず一定に保つことができる。

以上示したように、本実施の形態によれば、Ｖｓｅｔ発生回路８１に、シャントレギュレータ５６と出力電流の電流値を変更可能な電流発生回路８２とを備え、第１の抵抗である抵抗Ｒ９と第２の抵抗である抵抗Ｒ８とで設定電圧Ｂを抵抗分割して発生させた電圧をシャントレギュレータ５６のリファレンス端子に印加するとともに、電流発生回路８２からの出力電流を抵抗Ｒ８と抵抗Ｒ９との電気的な接続点に流し込んでリファレンス端子に印加される電圧の大きさを変更する構成とすることで、比較的簡単な回路構成で、設定電圧Ｂを複数の異なる電圧で発生させることができる。また、設定電圧Ｂを温度変化による電圧変動を低減して、安定に発生させることができる。これにより、最低電圧の異なる複数の下りランプ電圧を、温度変化による最低電圧の電圧変動を低減して、安定に発生させることができる。

なお、シャントレギュレータ５６のリファレンス端子に印加する電圧設定に用いる抵抗（本実施の形態では、抵抗Ｒ８、抵抗Ｒ９、抵抗Ｒ１１、抵抗Ｒ１２）には、ばらつきの少ない抵抗素子（例えば、ばらつき１％の抵抗素子）を用いることが望ましい。

なお、本実施の形態では、設定電圧Ｂを３つの異なる電圧値（電圧（Ｖａ＋Ｖｓｅｔ２）、電圧（Ｖａ＋Ｖｓｅｔ３）、電圧（Ｖａ＋Ｖｓｅｔ４））で発生させる構成を説明したが、トランジスタＱ１１のエミッタに接続する抵抗およびその抵抗に制御信号を印加するための入力端子の数を増やすことで、さらに多くの異なる設定電圧Ｂを、容易に発生させることができる。

なお、本発明の実施の形態では、２相駆動動作を説明したが、本発明は何ら２相駆動動作に限定されるものではない。例えば、パネル１０の表示領域を３分割して走査電極群の数を３つにし、３相駆動動作を行う構成としてもよい。あるいは、パネル１０の表示領域を４分割、あるいはそれ以上の数に分割して、走査電極群の数を４つ、あるいはそれ以上とし、４相駆動動作、あるいはそれ以上にしてもよい。ただし、その場合には初期化期間において第１の走査電極群に印加する下りランプ電圧のみを下りランプ電圧Ｌ２とし、第１の走査電極群以外の走査電極群に印加する下りランプ電圧は下りランプ電圧Ｌ５にするものとする。また、書込み期間において第２の走査電極群に下りランプ電圧Ｌ６を印加するときには、第３の走査電極群以降の走査電極群には最低電圧を電圧（Ｖａ＋Ｖｓｅｔ５）、あるいはそれ以上の電圧の下りランプ電圧を印加するものとする。以降、同様に、書込み動作を開始する走査電極群には、書込み動作を開始する直前には下りランプ電圧Ｌ６を印加し、それ以外の走査電極群には書込み放電が発生しない駆動電圧波形を印加するものとする。

なお、本発明の実施の形態では、下りランプ電圧Ｌ５、下りランプ電圧Ｌ７を、下りランプ電圧の電圧が電圧（Ｖａ＋Ｖｓｅｔ５）に到達した後、その電圧を一定期間保持するような波形形状として示した。しかし、これは、走査電極駆動回路４３の回路構成上、このような波形形状になったものに過ぎず、本実施の形態は何らこの波形形状に限定されるものではない。例えば、下りランプ電圧の電圧が電圧（Ｖａ＋Ｖｓｅｔ５）に到達した後、すぐに電圧上昇を開始するような波形を出力する回路構成であってもかまわない。

なお、本発明の実施の形態では、２相駆動動作において走査電極群を区分けする際に、走査電極ＳＣ１〜走査電極ＳＣｎを２等分する構成を説明したが、何らこの構成に限定されるものではなく、走査電極群毎に走査電極数に差があってもかまわない。また、本実施の形態では、走査電極群を区分けする際に、パネル１０の表示面の上半分に配置される走査電極ＳＣ１〜走査電極ＳＣｎ／２を第１の走査電極群とし、下半分に配置される走査電極ＳＣｎ／２＋１〜走査電極ＳＣｎを第２の走査電極群とする構成を説明したが、例えば、奇数番目に属する走査電極を第１の走査電極群とし偶数番目に属する走査電極を第２の走査電極群とする構成であってもよい。

なお、本発明の実施の形態では、電圧Ｖｓｅｔ２を６（Ｖ）とし、電圧Ｖｓｅｔ３を８（Ｖ）とし、電圧Ｖｓｅｔ４を１０（Ｖ）とし、電圧Ｖｓｅｔ５を７０（Ｖ）としたが、これらの数値は単なる一例に過ぎず、パネルの特性やプラズマディスプレイ装置の仕様等に応じて最適な電圧値に設定すればよい。

また、図９に示したタイミングチャートは実施の形態における一例を示したものに過ぎず、何らこれらのタイミングチャートに限定されるものではない。本発明の実施の形態に示した以外の手法により初期化波形を発生させる構成であってもよく、あるいは、書込み期間において走査ＩＣが「ＤＡＴＡ」状態と「Ａｌｌ‐Ｈｉ」状態とを交互に繰り返すように各制御信号を発生させることで走査パルスの発生間隔を制御する構成等であってもよい。

なお、本発明における実施の形態は、走査電極と走査電極とが隣り合い、維持電極と維持電極とが隣り合う電極構造、すなわち前面板２１に設けられる電極の配列が、「・・・走査電極、走査電極、維持電極、維持電極、走査電極、走査電極、・・・」となる電極構造のパネルにおいても、有効である。

なお、本発明の実施の形態において示した電圧Ｖｓｅｔ２、電圧Ｖｓｅｔ３、電圧Ｖｓｅｔ４、電圧Ｖｓｅｔ５、サブフィールド数、輝度重み、走査パルス電圧（振幅）等の具体的な各数値は、５０インチ、表示電極対数１０８０対のパネルの特性にもとづき設定したものであって、実施の形態における一例を示したものに過ぎない。本発明はこれらの数値に何ら限定されるものではなく、パネルの特性やプラズマディスプレイ装置の仕様等にあわせて最適に設定することが望ましい。また、これらの各数値は、上述した効果を得られる範囲でのばらつきを許容するものとする。また、走査ＩＣ５５の動作を説明する際に示した各制御信号の極性は、単なる一例であり、説明で示した極性とは逆の極性であってもかまわない。

なお、本発明の実施の形態では、消去ランプ電圧を走査電極ＳＣ１〜走査電極ＳＣｎに印加する構成を説明したが、消去ランプ電圧を維持電極ＳＵ１〜維持電極ＳＵｎに印加する構成とすることもできる。あるいは、消去ランプ電圧ではなく、いわゆる細幅消去パルスにより消去放電を発生させる構成としてもよい。

本発明は、大画面化、高精細化されたパネルにおいても、走査パルス電圧を高くすることなく、安定した書込み放電を発生させることができるので、プラズマディスプレイ装置およびパネルの駆動方法として有用である。

本発明の実施の形態１におけるパネルの構造を示す分解斜視図 同パネルの電極配列図 本発明の実施の形態１におけるプラズマディスプレイ装置の回路ブロック図 本発明の実施の形態１における走査電極駆動回路の回路図 本発明の実施の形態１における走査電極駆動回路の走査ＩＣと走査電極との接続の様子を示す概略図 本発明の実施の形態１における制御信号ＯＣ１、制御信号ＯＣ２と走査ＩＣの動作状態との対応関係を説明するための図 本発明の実施の形態１における走査電極群の区分けの一例を示す概略図 本発明の実施の形態１における走査電極駆動回路の２相駆動動作においてパネルの各電極に印加する駆動電圧波形図 本発明の実施の形態１における走査電極駆動回路の動作の一例を説明するためのタイミングチャート 本発明の実施の形態２におけるＶｓｅｔ発生回路の回路図 本発明の実施の形態２における入力端子ＳＳ１、入力端子ＳＳ２に印加する制御信号と設定電圧Ｂとの対応関係の一例を示す図

符号の説明

１ プラズマディスプレイ装置
１０ パネル
２１ （ガラス製の）前面板
２２ 走査電極
２３ 維持電極
２４ 表示電極対
２５，３３ 誘電体層
２６ 保護層
３１ 背面板
３２ データ電極
３４ 隔壁
３５ 蛍光体層
４１ 画像信号処理回路
４２ データ電極駆動回路
４３ 走査電極駆動回路
４４ 維持電極駆動回路
４５ 制御信号発生回路
５０ 維持パルス発生回路
５１ 初期化波形発生回路
５２ 走査パルス発生回路
５３，５４ ミラー積分回路
５５ 走査ＩＣ
５６ シャントレギュレータ
７７ フレキシブル配線板
８０，８１ Ｖｓｅｔ発生回路
８２ 電流発生回路
ＣＰ１，ＣＰ２ 比較器
Ｑ１，Ｑ２，Ｑ４，Ｑ５，ＱＨ１〜ＱＨｎ，ＱＬ１〜ＱＬｎ，ＳＷ１，ＳＷ２，ＳＷ３ スイッチング素子
Ｑ１０，Ｑ１１ トランジスタ
Ｒ１，Ｒ２，Ｒ８，Ｒ９，Ｒ１０，Ｒ１１，Ｒ１２，Ｒ１３ 抵抗
Ｃ１，Ｃ２，Ｃ３１ コンデンサ
Ｄ３１ ダイオード
ＯＲ オアゲート
ＡＧ アンドゲート

Claims (2)

1. 初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法で駆動し、複数の走査電極を有するプラズマディスプレイパネルと、
   前記走査電極を第１の走査電極群を含む複数の走査電極群に分け、前記初期化期間において前記第１の走査電極群と前記第１の走査電極群以外の走査電極群とで最低電圧が異なる下り傾斜電圧を前記走査電極に印加する走査電極駆動回路とを備え、
   前記走査電極駆動回路は、
   前記下り傾斜電圧の前記最低電圧を設定する設定電圧を発生するシャントレギュレータと出力電流の電流値を変更可能な電流発生回路とを有し、
   第１の抵抗と第２の抵抗とで前記設定電圧を抵抗分割するとともに前記抵抗分割で発生させた電圧を前記シャントレギュレータにフィードバックし、かつ、前記第１の抵抗と前記第２の抵抗との電気的な接続点に前記電流発生回路の出力電流を流し込み、前記電流発生回路から出力する出力電流の電流値を変更することで前記抵抗分割で発生させる電圧を変更して前記設定電圧を変更することを特徴とするプラズマディスプレイ装置。
2. 複数の走査電極を備えたプラズマディスプレイパネルを、初期化期間と書込み期間と維持期間とを有するサブフィールドを１フィールド内に複数設けて階調表示するサブフィールド法で駆動するとともに、前記走査電極を第１の走査電極群を含む複数の走査電極群に分け、前記初期化期間において前記第１の走査電極群と前記第１の走査電極群以外の走査電極群とで異なる波形形状の下り傾斜電圧を前記走査電極に印加するプラズマディスプレイパネルの駆動方法であって、
   前記下り傾斜電圧の最低電圧を設定する設定電圧をシャントレギュレータを用いて発生させ、前記設定電圧を抵抗分割して発生させた電圧を前記シャントレギュレータにフィードバックするとともに、前記抵抗分割を構成する抵抗間に出力電流の電流値を変更可能な電流発生回路で発生させた出力電流を流し込むことで複数の異なる電圧値で前記設定電圧を発生させることを特徴とするプラズマディスプレイパネルの駆動方法。

Images