KR100764335B1 - 플라즈마 디스플레이 장치 및 그 구동 방법 - Google Patents

플라즈마 디스플레이 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR100764335B1
KR100764335B1 KR1020060028264A KR20060028264A KR100764335B1 KR 100764335 B1 KR100764335 B1 KR 100764335B1 KR 1020060028264 A KR1020060028264 A KR 1020060028264A KR 20060028264 A KR20060028264 A KR 20060028264A KR 100764335 B1 KR100764335 B1 KR 100764335B1
Authority
KR
South Korea
Prior art keywords
scan
voltage
electrode
address
pulse
Prior art date
Application number
KR1020060028264A
Other languages
English (en)
Other versions
KR20060105516A (ko
Inventor
아끼히로 다까기
다까시 사사끼
아끼라 오쯔까
Original Assignee
후지츠 히다찌 플라즈마 디스플레이 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지츠 히다찌 플라즈마 디스플레이 리미티드 filed Critical 후지츠 히다찌 플라즈마 디스플레이 리미티드
Publication of KR20060105516A publication Critical patent/KR20060105516A/ko
Application granted granted Critical
Publication of KR100764335B1 publication Critical patent/KR100764335B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

어드레스 기간에서 온도에 영향을 받지 않고 안정적으로 어드레스 전극 및 스캔 전극 사이에서 방전을 일으킬 수 있는 플라즈마 디스플레이 장치를 제공하는 것을 과제로 한다. 온도를 검출하는 온도 검출부(40)와, 어드레스 기간 내에 선택을 위한 스캔 펄스가 인가되는 스캔 전극(Y1)과, 표시 셀의 발광 또는 비 발광을 선택하기 위해 스캔 펄스에 대응하여 어드레스 펄스가 인가되는 어드레스 전극(Al)과, 검출된 온도에 따라 스캔 전극에 전압을 공급하는 스캔 전극 구동 회로(5)를 갖는 플라즈마 디스플레이 장치가 제공된다. 스캔 전극 구동 회로는, 스캔 펄스의 진폭을 변화시키지 않고, 어드레스 기간 내에서 스캔 펄스를 인가하지 않을 때의 스캔 전극의 전압을 검출된 온도에 따라 변화시킨다.
스캔 펄스, 벽전하, 어드레스 전극, 서스테인 방전

Description

플라즈마 디스플레이 장치 및 그 구동 방법{PLASMA DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
도 1은 본 발명의 제1 실시 형태에 따른 플라즈마 디스플레이 장치의 구성예를 도시하는 도면.
도 2는 제1 실시 형태에 따른 플라즈마 디스플레이 패널의 구조예를 도시하는 분해 사시도.
도 3은 제1 실시 형태에 따른 각 필드의 구성예를 도시하는 개념도.
도 4는 플라즈마 디스플레이 장치의 1 필드의 동작예를 도시하는 타이밍차트.
도 5는 다른 플라즈마 디스플레이 장치의 1 필드의 동작예를 도시하는 타이밍차트.
도 6은 플라즈마 디스플레이 장치의 Y 구동 회로의 구성예를 도시하는 회로도.
도 7은 어드레스 기간에서의 Y 전극의 전압의 생성 방법을 설명하기 위한 타이밍차트.
도 8은 플라즈마 디스플레이 장치의 Y 구동 회로의 구성예를 도시하는 회로도.
도 9는 어드레스 기간에서의 Y 전극의 전압의 생성 방법을 설명하기 위한 타이밍차트.
도 10은 어드레스 기간에서의 선두 라인의 Y 전극 및 어드레스 전극의 전압 파형을 도시하는 도면.
도 11은 어드레스 기간에서의 최종 라인의 Y 전극 및 어드레스 전극의 전압 파형을 도시하는 도면.
도 12는 제1실시 형태에 따른 어드레스 기간에서의 고온 시의 최종 라인의 Y 전극 및 어드레스 전극의 전압 파형을 도시하는 도면.
도 13의 (a)는 제1 실시 형태에 따른 어드레스 기간에서의 저온 시의 최종 라인의 Y 전극 및 어드레스 전극의 전압 파형을 도시하는 도면이며, 도 13의 (b)는 어드레스 기간에서의 고온 시의 최종 라인의 Y 전극 및 어드레스 전극의 전압 파형을 도시하는 도면.
도 14의 (a)는 본 발명의 제2 실시 형태에 따른 어드레스 기간에서의 저온 시의 최종 라인의 Y 전극 및 어드레스 전극의 전압 파형을 도시하는 도면이며, 도 14의 (b)는 어드레스 기간에서의 중온 시의 최종 라인의 Y 전극 및 어드레스 전극의 전압 파형을 도시하는 도면이며, 도 14의 (c)는 어드레스 기간에서의 고온 시의 최종 라인의 Y 전극 및 어드레스 전극의 전압 파형을 도시하는 도면.
도 15의 (a)는 본 발명의 제3 실시 형태에 따른 저온 시의 1 필드의 X 전극, Y 전극 및 어드레스 전극의 전압 파형예를 도시하는 도면이며, 도 15의 (b)는 고온 시의 1 필드의 X 전극, Y 전극 및 어드레스 전극의 전압 파형예를 도시하는 도면.
도 16은 본 발명의 제4 실시 형태에 따른 Y 구동 회로의 구성예를 도시하는 회로도.
도 17의 (a)는 어드레스 기간에서의 저온 시의 도 16의 회로의 동작예를 도시하는 타이밍차트이며, 도 17의 (b)는 어드레스 기간에서의 고온 시의 도 16의 회로의 동작예를 도시하는 타이밍차트.
도 18은 본 발명의 제5 실시 형태에 따른 Y 구동 회로의 구성예를 도시하는 회로도.
도 19의 (a)는 어드레스 기간에서의 저온 시의 도 18의 회로의 동작예를 도시하는 타이밍차트이며, 도 19의 (b)는 어드레스 기간에서의 고온 시의 도 18의 회로의 동작예를 도시하는 타이밍차트.
도 20은 본 발명의 제6 실시 형태에 따른 Y 구동 회로의 구성예를 도시하는 회로도.
도 21의 (a)는 어드레스 기간에서의 저온 시의 도 20의 회로의 동작예를 도시하는 타이밍차트이며, 도 21의 (b)는 어드레스 기간에서의 중온 시의 도 20의 회로의 동작예를 도시하는 타이밍차트이며, 도 21의 (c)는 어드레스 기간에서의 고온 시의 도 20의 회로의 동작예를 도시하는 타이밍차트.
<도면의 주요부분에 대한 부호의 설명>
1:전면판
2:배면판
3:플라즈마 디스플레이 패널
4:X 구동 회로
5:Y 구동 회로
6:어드레스 구동 회로
7:제어 회로
11:X 전극
12:Y 전극
13, 16:유전체층
14:보호층
15:어드레스 전극
17:격벽
18∼20:형광체
21∼30:서브 필드
40:온도 검출부
[특허 문헌1] 일본 특허공개 제2002-297090호 공보
본 발명은, 플라즈마 디스플레이 장치 및 그 구동 방법에 관한 것이다.
도 4는 플라즈마 디스플레이 장치의 1 필드의 동작예를 도시하는 타이밍차 트, 도 6은 플라즈마 디스플레이 장치의 Y 구동 회로의 구성예를 도시하는 회로도이다. 도 6의 Y 구동 회로는, 스캔 전극(이하 Y 전극이라고 함)(Y1)의 전압을 생성한다. Y 전극(Y2)을 생성하는 회로도 마찬가지의 구성을 갖는다. 패널 용량(Cp)은, 예를 들면 X 전극(X1) 및 Y 전극(Y1)에 의해 구성된다. 리세트 기간(Tr)에서는, 리세트 펄스에 의해 표시 셀의 리세트를 행한다. Y 전극(Y1, Y2)의 전압은, 전압 Vs, Vp 및 - Vn에 의해 생성된다. 전반 어드레스 기간(Ta1)에서는, 홀수번째의 Y 전극(Y1)의 어드레스 선택이 행해진다. 후반 어드레스 기간(Ta2)에서는, 짝수번째의 Y 전극(Y2)의 어드레스 선택이 행해진다. 어드레스 기간(Ta1 및 Ta2)의 상세 내용은, 이후에 도 7을 참조하면서 설명한다. 서스테인 기간(Ts)에서는, Y 전극(Y1, Y2)에 서스테인 펄스를 인가한다. 서스테인 펄스는, 양(+)의 전압 Vs 및 그라운드 GND에 의해 생성된다. 이 서스테인 펄스에 의해, X 전극(X1) 및 Y 전극(Y1) 사이, 및 X 전극(X2) 및 Y 전극(Y2) 사이에서 서스테인 방전을 행할 수 있다.
도 7은, 어드레스 기간(Ta1 및 Ta2)에서의 Y 전극(Y)의 전압의 생성 방법을 설명하기 위한 타이밍차트이다. Y 전극(Y)은, Y 전극(Y1 또는 Y2)에 대응한다.
타이밍(t1)의 이전에는, 스위치(SW1, SW3, SW5, SW6, SW7, SW9, SW10, SW11)를 오프 상태로 하고, 스위치(SW2, SW4, SW8, SW12, SW13)를 온 상태로 한다. 그러면, Y 전극(Y)은, 0V(그라운드 GND)로 된다.
다음으로, 타이밍(t1)에서는, 스위치(SW2, SW4, SW8, SW12)를 오프, 스위치(SW7, SW9, SW10)를 온 상태로 한다. 그러면, Y 전극(Y)은, 전압 -V2로 된다.
다음으로, 타이밍(t2)에서는, 스위치(SW10)를 오프, 스위치(SW11)를 온 상태로 한다. 그러면, Y 전극(Y)은, 전압 -V1가 된다. 이 전압 -V1의 펄스가 스캔 펄스이다. 스캔 펄스의 진폭 전압 V3은, V1-V2이다. 이 스캔 펄스 인가 시에, 어드레스 전극(A)에 전압 V4의 어드레스 펄스가 인가되면, Y 전극(Y) 및 어드레스 전극(A) 사이에서 방전이 발생하고, 그 Y 전극(Y)으로 구성되는 표시 셀의 점등이 선택된다.
다음으로, 타이밍(t3)에서는, 스위치(SW10)를 온, 스위치(SW11)를 오프 상태로 한다. 그러면, Y 전극(Y)은, 전압 -V2로 된다.
다음으로, 타이밍(t4)에서는, 스위치(SW2, SW4, SW8, SW12)를 온, 스위치(SW7, SW9, SW10)를 오프 상태로 한다. 그러면, Y 전극(Y)은, 0V로 된다.
이상과 같이, 어드레스 기간(t1∼t4)에서, Y 전극(Y)은, 스캔 펄스 인가 시에는 스캔 전압 -V1, 스캔 펄스가 인가되지 않을 때에는 비 스캔 전압 -V2로 된다.
도 5는 다른 플라즈마 디스플레이 장치의 1 필드의 동작예를 도시하는 타이밍차트, 도 8은 그 플라즈마 디스플레이 장치의 Y 구동 회로의 구성예를 도시하는 회로도이다. 도 8의 Y 구동 회로는, Y 전극(Y1)의 전압을 생성한다. Y 전극(Y2)을 생성하는 회로도 마찬가지의 구성을 갖는다. 패널 용량(Cp)은, 예를 들면, X 전극(X1) 및 Y 전극(Y1)에 의해 구성된다. 리세트 기간(Tr)에서는, 리세트 펄스에 의해 표시 셀의 리세트를 행한다. Y 전극(Y1, Y2)의 전압은, 전압 Vs, Vp 및-Vs에 의해 생성된다. 전반 어드레스 기간(Ta1)에서는, 홀수번째의 Y 전극(Y1)의 어드레스 선택이 행해진다. 후반 어드레스 기간(Ta2)에서는, 짝수번째의 Y 전극(Y2)의 어드레스 선택이 행해진다. 어드레스 기간(Ta1 및 Ta2)의 상세 내용은, 이후에 도 9를 참조하면서 설명한다. 서스테인 기간(Ts)에서는, Y 전극(Y1, Y2)에 서스테인 펄스를 인가한다. 서스테인 펄스는, 양(+)의 전압 Vs 및 음(-)의 전압 -Vs에 의해 생성된다. 이 서스테인 펄스에 의해, X 전극(X1) 및 Y 전극(Y1) 사이, 및 X 전극(X2) 및 Y 전극(Y2) 사이에서 서스테인 방전을 행할 수 있다.
도 9는, 어드레스 기간(Ta1 및 Ta2)에서의 Y 전극(Y)의 전압의 생성 방법을 설명하기 위한 타이밍차트이다. Y 전극(Y)은, Y 전극(Y1 또는 Y2)에 대응한다.
타이밍(t1)의 이전에는, 스위치(SW1, SW2, SW3, SW4, SW5, SW7)를 오프 상태로 하고, 스위치(SW6, SW8, SW9)를 온 상태로 한다. 그러면, Y 전극(Y)은, 0V로 된다.
다음으로, 타이밍(t1)에서는, 스위치(SW4, SW5)를 온, 스위치(SW6, SW8, SW9)를 오프 상태로 한다. 그러면, Y 전극(Y)은, 전압 -V2로 된다.
다음으로, 타이밍(t2)에서는, 스위치(SW5)를 오프, 스위치(SW6)를 온 상태로 한다. 그러면, Y 전극(Y)은, 전압 -V1로 된다. 이 전압 -V1의 펄스가 스캔 펄스이다. 스캔 펄스의 진폭 전압(Vs)은, V1-V2이다. 이 스캔 펄스 인가 시에, 어드레스 전극(A)에 전압 V4의 어드레스 펄스가 인가되면, Y 전극(Y) 및 어드레스 전극(A) 사이에서 방전이 발생하고, 그 Y 전극(Y)으로 구성되는 표시 셀의 점등이 선택된다.
다음으로, 타이밍(t3)에서는, 스위치(SW5)를 온, 스위치(SW6)를 오프 상태로 한다. 그러면, Y 전극(Y)은, 전압 -V2로 된다.
다음으로, 타이밍(t4)에서는, 스위치(SW4, SW5)를 오프, 스위치(SW6, SW8, SW9)를 온 상태로 한다. 그러면, Y 전극(Y)은, 0V로 된다.
이상과 같이, 어드레스 기간(t1∼t4)에서, Y 전극(Y)은, 스캔 펄스 인가 시에는 스캔 전압 -V1, 스캔 펄스가 인가되지 않을 때에는 비 스캔 전압 -V2로 된다.
또한, 하기의 특허 문헌 1에는, 동작 환경의 변화의 영향이 작은 어드레싱을 실현하고, 표시의 안정을 도모하는 플라즈마 디스플레이 패널의 구동 방법 및 구동장치가 기재되어 있다.
도 10은 어드레스 기간(Ta1, Ta2)에서의 선두(최상) 라인의 Y 전극(Y1) 및 어드레스 전극(A)의 전압 파형을 도시하는 도면, 도 11은 어드레스 기간(Ta1, Ta2)에서의 최종(최하) 라인의 Y 전극(Yn) 및 어드레스 전극(A)의 전압 파형을 도시하는 도면이다. Y 전극(Y1, Y2, …, Yn)에는, 전압 -V1의 스캔 펄스가 순차적으로 인가된다. 2차원 화상은, 복수의 라인으로 구성된다. Y 전극(Y1)은, 선두 라인의 Y 전극이며, 스캔 펄스가 최초로 인가된다. Y 전극(Yn)은, 최종 라인의 Y 전극이며, 스캔 펄스가 마지막으로 인가된다.
도 10에서, 어드레스 기간(Tal, Ta2)의 이전의 리세트 기간(Ts)에서의 리세트 펄스에 의해 어드레스 전극(A) 상에는 양(+)의 벽전하가 축적되어 있다. 이것에 의해, 선두 라인의 Y 전극(Y1)에 스캔 펄스가 인가되었을 때에, 어드레스 전극(A)이 낮은 어드레스 전압 V4이어도, Y 전극(Y1) 및 어드레스 전극(A) 사이에서 방전을 일으킬 수 있다. 여기서, 어드레스 전극(A)은, 어드레스 기간 동안은 항상 어드레스 전압 V4가 인가되어 있고, 모든 Y 전극(Y1∼Yn)과의 사이에서 방전을 일으키게 된다. 예를 들면, 수직 방향의 화소 전부를 표시하는 경우이다.
도 11에서, 최종 라인의 Y 전극(Yn)은, 자신에게 스캔 펄스가 인가될 때까지는, 항상 어드레스 전극(A)과의 사이에서 전위차 V4+V2가 인가되어 있다. 이 때문에, 특히 고온 시에서는 어드레스 전극(A)으로부터 Y 전극(Yn)에 미소한 정전하 이동이 발생하고, Y 전극(Yn)에 스캔 펄스가 인가될 때에는 어드레스 전극(A) 및 Y 전극(Yn) 사이의 방전에 필요한 어드레스 전극(A) 상의 플러스 벽전하가 감소하여, 어드레스 전극(A) 및 Y 전극(Yn) 사이에서 방전을 일으킬 수 없게 된다. 이래서는, 어드레스 선택이 행해지지 않고, 최종 라인은 표시되지 않게 된다.
본 발명의 목적은, 어드레스 기간에서 온도에 영향을 받지 않고 안정적으로 어드레스 전극 및 스캔 전극 사이에서 방전을 일으킬 수 있는 플라즈마 디스플레이 장치 및 그 구동 방법을 제공하는 것이다.
본 발명의 일 관점에 따르면, 온도를 검출하는 온도 검출부와, 어드레스 기간 내에 선택을 위한 스캔 펄스가 인가되는 스캔 전극과, 표시 셀의 발광 또는 비 발광을 선택하기 위해 스캔 펄스에 대응하여 어드레스 펄스가 인가되는 어드레스 전극과, 검출된 온도에 따라 스캔 전극에 전압을 공급하는 스캔 전극 구동 회로를 갖는 플라즈마 디스플레이 장치가 제공된다. 스캔 전극 구동 회로는, 스캔 펄스의 진폭을 변화시키지 않고, 어드레스 기간 내에서 스캔 펄스를 인가하지 않을 때의 스캔 전극의 전압을 검출된 온도에 따라 변화시킨다.
(제1 실시 형태)
도 1은, 본 발명의 제1 실시 형태에 따른 플라즈마 디스플레이 장치의 구성예를 도시하는 도면이다. 제어 회로(7)는, 온도 검출부(40)를 갖고, X 구동 회로(4), Y 구동 회로(5) 및 어드레스 구동 회로(6)를 제어한다. 온도 검출부(40)는, 예를 들면 서미스터 등이며, 온도를 검출한다. 온도 검출부(40)의 설치 위치 및 수는 한정되지 않는다. 제어 회로(7)는, 검출된 온도에 따라 Y 구동 회로(5)를 제어한다.
X 구동 회로(4)는, 복수의 X 전극(X1, X2, …, Xn)에 소정의 전압을 공급한다. 이하, X 전극(X1, X2, …, Xn)의 각각을 또는 이들의 총칭을, X 전극(Xi)이라고 하고, i는 첨자를 의미한다. Y 구동 회로(5)는, 복수의 스캔 전극(이하, Y 전극이라고 함)(Y1, Y2, …, Yn)에 소정의 전압을 공급한다. 이하, Y 전극(Y1, Y2, …, Yn)의 각각을 또는 이들의 총칭을, Y 전극(Yi)이라고 하고, i는 첨자를 의미한다. 어드레스 구동 회로(6)는, 복수의 어드레스 전극(Al, A2, …)에 소정의 전압을 공급한다. 이하, 어드레스 전극(A1, A2, …)의 각각을 또는 이들의 총칭을, 어드레스 전극(Aj)이라고 하고, j는 첨자를 의미한다.
플라즈마 디스플레이 패널(3)에서는, Y 전극(Yi) 및 X 전극(Xi)이 수평 방향에 병렬로 연장되는 행을 형성하고, 어드레스 전극(Aj)이 수직 방향으로 연장되는 열을 형성한다. Y 전극(Yi) 및 X 전극(Xi)은, 수직 방향에 교대로 배치된다. Y 전극(Yi) 및 어드레스 전극(Aj)은, i행 j열의 2차원 행렬을 형성한다. 표시 셀(Cij)은, Y 전극(Yi) 및 어드레스 전극(Aj)의 교차점 및 그것에 대응하여 인접하는 X 전극(Xi)에 의해 형성된다. 이 표시 셀(Cij)이 화소에 대응하고, 패널(3)은 2차원 화상을 표시할 수 있다.
도 2는, 본 실시 형태에 의한 플라즈마 디스플레이 패널(3)의 구조예를 도시하는 분해 사시도이다. X 전극(11)은 도 1의 X 전극(Xi)에 대응하고, Y 전극(12)은 도 1의 Y 전극(Yi)에 대응하고, 어드레스 전극(15)은 도 1의 어드레스 전극(Aj)에 대응한다.
X 전극(11) 및 Y 전극(12)은, 전면 글래스 기판(1) 상에 형성되어 있다. 그 위에는, 방전 공간에 대하여 절연하기 위한 유전체층(13)이 피착되어 있다. 또한 그 위에는, MgO(산화마그네슘) 보호층(14)이 피착되어 있다. 한편, 어드레스 전극(15)은, 전면 글래스 기판(1)과 대향하여 배치된 배면 글래스 기판(2) 상에 형성된다. 그 위에는, 유전체층(16)이 피착된다. 또한 그 위에는, 형광체(18∼20)가 피착되어 있다. 리브(격벽)(17)의 내면에는, 적, 청, 녹색의 형광체(18∼20)가 스트라이프 형상으로 각 색마다 배열, 도포되어 있다. X 전극(11) 및 Y 전극(12) 사이의 방전에 의해 형광체(18∼20)를 여기하여 각 색이 발광한다. 전면 글래스 기판(1) 및 배면 글래스 기판(2)과의 사이의 방전 공간에는, Ne+Xe 페닝 가스 등이 봉입되어 있다.
도 3은, 본 실시 형태에 의한 각 필드의 구성예를 도시하는 개념도이다. 화상은, 예를 들면 60 필드/초로 형성된다. 1 필드는, 예를 들면, 제1 서브 필드(21), 제2 서브 필드(22), …, 제10 서브 필드(30)에 의해 형성된다. 각 서브 필드(21∼30)는, 리세트 기간(Tr), 어드레스 기간(Ta) 및 서스테인(유지 방전) 기간 (Ts)에 의해 구성된다.
리세트 기간(Tr)에서는, X 전극(Xi) 및 Y 전극(Yi)에 소정의 전압을 인가하여, 표시 셀(Cij)의 초기화를 행한다.
어드레스 기간(Ta)은, 도 4 및 도 5의 어드레스 기간(Tal, Ta2)에 대응한다. 어드레스 기간(Ta)에서는, Y 전극(Y1, Y2, …, Yn)에 대하여 스캔 펄스를 순차적으로 스캔하여 인가하고, 그 스캔 펄스에 대응하여 어드레스 펄스를 어드레스 전극(Aj)에 인가함으로써 표시 셀(Cij)의 발광을 선택한다. Y 전극(Yi)의 스캔 펄스에 대응하여 어드레스 전극(Aj)의 어드레스 펄스가 생성되면, 그 Y 전극(Yi) 및 X 전극(Xi)의 표시 셀(Cij)의 발광이 선택된다. Y 전극(Yi)의 스캔 펄스에 대응하여 어드레스 전극(Aj)의 어드레스 펄스가 생성되지 않으면, 그 Y 전극(Yi) 및 X 전극(Xi)의 표시 셀(Cij)의 발광이 선택되지 않고, 비 발광이 선택된다. 스캔 펄스에 대응하여 어드레스 펄스가 생성되면, 어드레스 전극(Aj) 및 Y 전극(Yi) 사이의 어드레스 방전이 발생하고, 이를 불씨로 하여 X 전극(Xi) 및 Y 전극(Yi) 사이에서 방전이 발생하여, X 전극(Xi)에 음전하가 축적되고, Y 전극(Yi)에 양(+)전하가 축적된다.
서스테인 기간(Ts)에서는, X 전극(Xi) 및 Y 전극(Yi) 사이에 상호 역상의 서스테인 펄스가 인가되고, 선택된 표시 셀의 X 전극(Xi) 및 Y 전극(Yi) 사이에서 서스테인 방전을 행하여, 발광을 행한다. 도 3의 각 서브 필드(21∼30)에서는, X 전극(Xi) 및 Y 전극(Yi) 사이의 서스테인 펄스 수(서스테인 기간(Ts)의 길이)에 대응하는 발광 횟수가 서로 다르다. 이것에 의해, 계조치를 결정할 수 있다.
도 1 및 도 2에 도시하는 바와 같이, 본 실시 형태는, ALIS 방식의 플라즈마 디스플레이 장치에 적용할 수 있다. 복수의 X 전극 및 복수의 Y 전극은 교대로 배치된다. ALIS 방식에서는, Y 전극은, 그 양 이웃의 X 전극과의 사이에서 서스테인 방전할 수 있다. 예를 들면, Y 전극(Y1)은, 한 쪽에 인접하는 X 전극(X1)과의 사이에서 제1 표시 셀을 구성하고, 다른 쪽에 인접하는 X 전극(X2)과의 사이에서 제2 표시 셀을 구성할 수 있다. 제1 표시 셀은, X 전극(X1) 및 Y 전극(Y1) 사이에서 서스테인 방전을 행한다. 제2 표시 셀은, Y 전극(Y1) 및 X 전극(X2) 사이에서 서스테인 방전을 행한다.
상기에서, 도 10 및 도 11을 참조하면서 설명한 바와 같이, 저온 시에는 도 10 및 도 11과 같은 Y 전극(Y1∼Yn)의 전압을 인가해도 문제는 없다. 그러나, 고온 시에는, 도 10 및 도 11과 같은 Y 전극(Y1∼Yn)의 전압으로는 상기의 문제가 생긴다.
도 12는, 본 실시 형태에 의한 어드레스 기간(Ta)에서의 고온 시의 최종 라인의 Y 전극(Yn) 및 어드레스 전극(A)의 전압 파형을 도시하는 도면이다. Y 전극(Y1, Y2, …, Yn)에는, 스캔 전압 -V1이 -V3인 스캔 펄스가 순차적으로 인가된다. 2차원 화상은, 복수의 라인으로 구성된다. Y 전극(Y1)은, 선두(최상) 라인의 Y 전극이며, 스캔 펄스가 최초로 인가된다. Y 전극(Yn)은, 최종(최하) 라인의 Y 전극이며, 스캔 펄스가 마지막으로 인가된다. 어드레스 기간(Ta)에서, Y 전극(Yn)은, 스캔 펄스 인가 시에는 스캔 전압 -V1이 전압 -V3, 스캔 펄스가 인가되지 않을 때에는 비 스캔 전압이 0V이다.
Y 전극(Yn)에 스캔 펄스가 인가되었을 때에, 어드레스 전극(A)에 어드레스 전압 V4의 어드레스 펄스가 인가되면, Y 전극(Yn) 및 어드레스 전극(A) 사이에서 방전을 일으킬 수 있다. 여기서, 어드레스 전극(A)는, 어드레스 기간(Ta) 동안은 항상 어드레스 전압 V4가 인가되어 있고, 모든 Y 전극(Y1∼Yn)과의 사이에서 방전을 일으키게 된다. 예를 들면, 수직 방향의 화소 전부를 표시하는 경우이다.
고온 시에는, 비 스캔 전압이 0V인 점에 특징이 있다. 비 스캔 전압이 0V이기 때문에, 그 때의 어드레스 전극(A) 및 Y 전극(Yn) 사이의 전위차는 V4+0으로 낮다. 어드레스 기간(Ta)의 전의 리세트 기간(Tr)에서는, 리세트 펄스에 의해 어드레스 전극(A) 상에 양(+)전하가 형성된다. Y 전극(Yn)은, 스캔 펄스가 인가될 때까지의 사이, 어드레스 전극(A)과의 사이에서 낮은 전압 V4가 인가되므로, 어드레스 전극(A) 상의 양(+)전하는 방전하지 않고 유지된다. 최종 라인의 Y 전극(Yn)에 스캔 펄스가 인가될 때에도, 어드레스 전극(A) 상의 양(+)전하는 감소하지 않고, Y 전극(Yn)은 스캔 펄스에 의해 어드레스 전극(A)과의 사이에서 안정된 어드레스 방전을 행할 수 있다.
고온 시에는, 어드레스 전극(A) 및 Y 전극(Y) 사이의 어드레스 방전을 하기 쉽게 되기 때문에, 스캔 전압 -V1의 절대치는 저온 시만큼 크게 할 필요는 없고, ｜-V3｜로 충분하다. 이에 반해, 저온 시에는 어드레스 방전을 하기 어렵기 때문에, 도 10 및 도 11에 도시하는 바와 같이 스캔 전압 -V1의 절대치는 크게 할 필요가 있고, ｜-V2-V3｜이다.
고온 시에는, 오히려 음(-)의 비 스캔 전압이 낮으면, 예컨대 스캔 전압 -V1 의 절대치가 크더라도, 도 11에 도시한 바와 같은 미스 어드레스가 발생한다. 따라서, 도 1의 온도 검출부(40)가 패널(3)의 온도 또는 환경 온도를 검출한다. 고온 시에는, 도 12의 Y 전극의 전압(비 스캔 전압이 0V)을 생성하고, 저온 시에는 도 10 및 도 11의 Y 전극의 전압(비 스캔 전압이 -V2)을 생성한다. 이것에 의해, 온도에 영향을 받지 않고 안정된 어드레스 방전을 행할 수 있다.
스캔 펄스의 진폭 전압 V3은, 온도에 상관없이 일정하다. 이것에 의해, Y 구동 회로는, 전압 V3의 내압을 갖추면 되고, 내압을 낮게 하여, 코스트를 저감할 수 있다. 또한, 저온 시에는 방전이 일어나기 어렵기 때문에, 저온 시에 도 12의 전압을 공급하면, 어드레스 전극(A) 및 Y 전극(Yn) 사이의 전위차(V4+V3)로는 충분한 어드레스 방전을 일으킬 수 없다. 따라서, 온도에 따라, 전압을 변화시킬 필요가 있다.
도 13의 (a)는 본 실시 형태에 의한 어드레스 기간(Ta)에서의 저온 시의 최종 라인의 Y 전극(Yn) 및 어드레스 전극(A)의 전압 파형을 도시하는 도면이다. 저온 시에는, 예를 들면 0도이며, 도 13의 (a)의 전압을 생성한다. 이 전압은, 도 10 및 도 11의 전압과 동일하다.
도 13의 (b)는 본 실시 형태에 의한 어드레스 기간(Ta)에서의 고온 시의 최종 라인의 Y 전극(Yn) 및 어드레스 전극(A)의 전압 파형을 도시하는 도면이다. 고온 시에는, 예를 들면 50도이며, 도 13의 (b)의 전압을 생성한다. 이 전압은, 도 12의 전압과 동일하다.
제어 회로(7)는, 온도 검출부(40)에 의해 온도를 검출한다. Y 구동 회로(5) 는, 제어 회로(7)의 제어 하에, 검출된 온도에 따라 Y 전극에 전압을 공급한다. 구체적으로는, Y 구동 회로(5)는, 스캔 펄스의 진폭을 변화시키지 않고, 어드레스 기간(Ta) 내에서 스캔 펄스를 인가하지 않을 때의 Y 전극의 전압을 검출된 온도에 따라 변화시킨다.
이하, 어드레스 기간(Ta) 내에서 스캔 펄스를 인가하지 않을 때의 Y 전극의 전압을, 비 스캔 전압이라고 한다. 스캔 펄스는, 스캔 전압 -V1에 의해 형성된다. 비 스캔 전압은, 검출된 온도가 소정치보다 높을 때에는 도 13의 (b)와 같이 높은 전압 0V이며, 소정치보다 낮을 때에는 도 13의 (a)와 같이 낮은 음(-)의 전압 -V2이다. 비 스캔 전압은, 0V 이하 -30V 이상의 범위에서 변화하는 것이 바람직하다.
Y 전극(Yn)의 전압만을 도시하지만, 다른 Y 전극(Y1∼Yn-1)의 전압은, 상기에서 도 10 및 도 11을 참조하면서 설명한 바와 같이, Y 전극(Yn)의 전압에 대하여, 스캔 펄스의 시간적 위치만이 서로 다르고, 그 밖의 부분은 동일하다.
(제2 실시 형태)
도 14의 (a)는 본 발명의 제2 실시 형태에 따른 어드레스 기간(Ta)에서의 저온 시의 최종 라인의 Y 전극(Yn) 및 어드레스 전극(A)의 전압 파형을 도시하는 도면이다. 저온 시에는, 예를 들면 0도이며, 도 14의 (a)의 전압을 생성한다. 이 전압은, 도 13의 (a)의 전압과 동일하다.
도 14의 (c)는 본 실시 형태에 의한 어드레스 기간(Ta)에서의 고온 시의 최종 라인의 Y 전극(Yn) 및 어드레스 전극(A)의 전압 파형을 도시하는 도면이다. 고온 시에는, 예를 들면 50도이며, 도 14의 (c)의 전압을 생성한다. 이 전압은, 도 13의 (b)의 전압과 동일하다.
도 14의 (b)는 본 실시 형태에 의한 어드레스 기간(Ta)에서의 중온(상온) 시의 최종 라인의 Y 전극(Yn) 및 어드레스 전극(A)의 전압 파형을 도시하는 도면이다. 중온 시에는, 예를 들면 25도이며, 도 14의 (b)의 전압을 생성한다. 비 스캔 전압은 -V2'이며, 그 이외에는 도 14의 (a) 및 (c)과 동일하다. 즉, 도 14의 (a)∼(c)는, 비 스캔 전압만이 서로 다르고, 그 이외의 것은 동일하다.
비 스캔 전압 -V2'는, 0V보다 낮고, -V2보다 높다. 비 스캔 전압은, 검출된 온도가 높아짐에 따라서 높아지도록 연속적으로 변화하도록 해도 되고, 검출된 온도가 높아짐에 따라서 높아지도록 단계적으로 변화하도록 해도 된다.
(제3 실시 형태)
도 15의 (a)는, 본 발명의 제3 실시 형태에 따른 저온 시의 1 필드의 X 전극(X1, X2), Y 전극(Y1, Y2) 및 어드레스 전극(A)의 전압 파형예를 도시하는 도면이다. 이하, 상기의 도 5와 서로 다른 점만을 설명한다.
어드레스 기간(Ta1 및 Ta2)은, 도 3의 어드레스 기간(Ta)에 대응한다. 전반 어드레스 기간(Ta1)에서는, 홀수번째의 Y 전극(Y1, Y3) 등의 어드레스 선택을 행하기 위해, 홀수번째의 Y 전극(Y1, Y3) 등에 순차적으로 스캔 펄스를 인가하고, 짝수번째의 Y 전극(Y2, Y4) 등에는 스캔 펄스를 인가하지 않는다. 홀수번째의 Y 전극(Y1, Y3) 등은, 비 스캔 전압이 -V2이며, 스캔 전압이 -V2-V3이다. Y 전극(Y1)의 음(-)의 스캔 펄스에 대응하여 어드레스 전극(A)에 양(+)의 어드레스 펄스가 인가되면, Y 전극(Y1) 및 어드레스 전극(A) 사이에서 어드레스 방전이 발생한다. X 전 극(X1)이 양(+)의 서스테인 전압 Vs이기 때문에, 상기의 어드레스 방전으로 인해, Y 전극(Y1) 및 X 전극(X1) 사이에서 방전이 발생하고, Y 전극(Y1) 및 X 전극(X1) 상에 벽전하가 형성된다. 이때, X 전극(X2)은, 0V이기 때문에, Y 전극(Y1) 및 X 전극(X2) 사이에서는 방전이 발생하지 않는다. 짝수번째의 Y 전극(Y2, Y4) 등의 전압은, 양(+)의 서스테인 전압 Vs이다. 이것에 의해, 어드레스 전극(A) 상에 형성되는 양(+)전하가 짝수번째의 Y 전극(Y2, Y4) 등에 방전하는 것을 방지하고, 이후의 후반 어드레스 기간(Ta2)에서의 어드레스 선택이 가능하게 된다.
후반 어드레스 기간(Ta2)에서는, 짝수번째의 Y 전극(Y2, Y4) 등의 어드레스 선택을 행하기 때문에, 짝수번째의 Y 전극(Y2, Y4) 등에 순차적으로 스캔 펄스를 인가하고, 홀수번째의 Y 전극(Y1, Y3) 등에는 스캔 펄스를 인가하지 않는다. 짝수번째의 Y 전극(Y2, Y4) 등은, 비 스캔 전압이 -V2이며, 스캔 전압이 -V2-V3이다. Y 전극(Y2)의 음(-)의 스캔 펄스에 대응하여 어드레스 전극(A)에 양(+)의 어드레스 펄스가 인가되면, Y 전극(Y2) 및 어드레스 전극(A) 사이에서 어드레스 방전이 발생한다. X 전극(X2)이 양(+)의 서스테인 전압 Vs이기 때문에, 상기의 어드레스 방전을 불씨로 하여, Y 전극(Y2) 및 X 전극(X2) 사이에서 방전이 발생하고, Y 전극(Y2) 및 X 전극(X2) 상에 벽전하가 형성된다. 이때, X 전극(X3)은, 0V이기 때문에, Y 전극(Y2) 및 X 전극(X3) 사이에서는 방전이 발생하지 않는다. 홀수번째의 Y 전극(Y1, Y3) 등의 전압은, 0V 이다. 홀수번째의 Y 전극(Y1, Y3) 등은, 이미 전반 어드레스 기간(Ta1)에서 어드레스 선택이 종료되기 때문에, 어드레스 전극(A) 상의 양(+)전하가 홀수번째의 Y 전극(Y1, Y3) 등에 방전하는 것을 방지할 필요는 없고, 홀수번째의 Y 전극(Y1, Y3) 등을 0V로 할 수 있다.
서스테인 기간(Ts)에서는, X 전극 및 Y 전극에 서스테인 펄스를 인가한다. 서스테인 펄스는, 양(+)의 서스테인 전압 Vs 및 음(-)의 서스테인 전압 -Vs가 교대로 반전하는 펄스이다. 홀수번째의 Y 전극(Y1, Y3) 등의 전압은, 짝수번째의 Y 전극(Y2, Y4) 등의 전압과 역상이다. 홀수번째의 X 전극(X1, X3) 등의 전압은, 홀수번째의 Y 전극(Y1, Y3) 등의 전압과 역상이며, 어드레스 선택된 X 전극(X1) 및 Y 전극(Y1) 사이에서 서스테인 펄스가 인가될 때마다 방전을 행하여 발광한다. 짝수번째의 X 전극(X2, X4) 등의 전압은, 짝수번째의 Y 전극(Y2, Y4) 등의 전압과 역상이며, 어드레스 선택된 X 전극(X2) 및 Y 전극(Y2) 사이에서 서스테인 펄스가 인가될 때마다 방전을 행하여 발광한다.
도 15의 (b)는, 본 실시 형태에 의한 고온 시의 1 필드의 X 전극(X1, X2), Y 전극(Y1, Y2) 및 어드레스 전극(A)의 전압 파형예를 도시하는 도면이다. 이하, 상기의 도 15의 (a)와 서로 다른 점만을 설명한다. 어드레스 기간(Ta1 및 Ta2)에서, 모든 Y 전극(Y1, Y2) 등의 비 스캔 전압이 0V인 점이 서로 다르다.
이상과 같이, 본 실시 형태는, 제1 실시 형태와 마찬가지로, 저온 시(도 15의 (a))의 비 스캔 전압은 -V2이며, 고온 시(도 15의 (b))의 비 스캔 전압은 0V이다. 온도에 따라, 비 스캔 전압은 변화한다.
전반 어드레스 기간(Ta1)에서는, 스캔 펄스를 인가하지 않을 때의 홀수번째의 Y 전극 Y1, Y3 등의 전압은 검출된 온도에 따라 변화하고, 짝수번째의 Y 전극 Y2, Y4 등의 전압은 스캔 펄스를 인가하지 않을 때의 홀수번째의 Y 전극 Y1, Y3 등 의 전압(비 스캔 전압) 이상으로 된다. 예를 들면, 그 때의 짝수번째의 Y 전극Y2, Y4 등의 전압은, 0V 이상 양(+)의 서스테인 전압 Vs 이하로 된다.
후반 어드레스 기간(Ta2)에서는, 스캔 펄스를 인가하지 않을 때의 짝수번째의 Y 전극 Y2, Y4 등의 전압은 검출된 온도에 따라 변화하고, 홀수번째의 Y 전극Y1, Y3 등의 전압은 스캔 펄스를 인가하지 않을 때의 짝수번째의 Y 전극 Y2, Y4 등의 전압(비 스캔 전압) 이상으로 된다. 예를 들면, 그 때의 홀수번째의 Y 전극 Y1, Y3 등의 전압은, 0V로 된다.
(제4 실시 형태)
도 16은, 본 발명의 제4 실시 형태에 따른 Y 구동 회로(5)(도 1)의 구성예를 도시하는 회로도이다. 이 Y 구동 회로는, 도 6에 대응하고, 도 4의 Y 전극(Y1)의 전압을 생성한다. 단, 도 4의 어드레스 기간(Ta1 및 Ta2)에서는, 온도에 따라 도 17의 (a) 또는 (b)의 전압을 생성한다. 다른 Y 전극의 전압을 생성하는 회로도 마찬가지의 구성을 갖는다. 패널 용량(Cp)은, 예를 들면, X 전극(X1) 및 Y 전극(Y1)에 의해 구성된다. 도 4에서, 리세트 기간(Tr)에서는, 리세트 펄스에 의해 표시 셀의 리세트를 행한다. Y 전극(Y1)의 전압은, 전압 Vs, Vp 및 -Vn에 의해 생성된다. 전반 어드레스 기간(Ta1)에서는, 홀수번째의 Y 전극(Y1)의 어드레스 선택이 행해진다. 후반 어드레스 기간(Ta2)에서는, 짝수번째의 Y 전극(Y2)의 어드레스 선택이 행해진다. 어드레스 기간(Ta1 및 Ta2)의 상세 내용은, 이후에 도 17의 (a) 및 (b)를 참조하면서 설명한다. 도 4에서, 서스테인 기간(Ts)에서는, Y 전극(Y1)에 서스테인 펄스를 인가한다. 서스테인 펄스는, 양(+)의 서스테인 전압 Vs 및 그 라운드(GND)에 의해 생성된다. 이 서스테인 펄스에 의해, X 전극(X1) 및 Y 전극(Y1) 사이에서 서스테인 방전을 행할 수 있다.
도 17의 (a)는 어드레스 기간(Ta1 및 Ta2)에서의 저온 시의 도 16의 회로의 동작예를 도시하는 타이밍차트이다. 어드레스 전극(A)에는, 타이밍(t1∼t4)에 전압 V4의 어드레스 펄스가 인가된다. 이하, Y 전극(Y1)의 전압을 예로 설명하지만, 다른 Y 전극의 전압도 마찬가지이다.
타이밍(t1)의 이전에는, 스위치(SW1, SW3, SW5, SW6, SW7A, SW7B, SW9A, SW9B, SW10, SW11)를 오프, 스위치(SW2, SW4, SW8, SW12, SW13)를 온 상태로 한다. 그러면, Y 전극(Y1)은, 0V로 된다.
다음으로, 타이밍(t1)에서는, 스위치(SW2, SW4, SW8, SW12)를 오프, 스위치(SW7A, SW9A, SW10)를 온 상태로 한다. 그러면, Y 전극(Y1)은, 비 스캔 전압 -V2 A로 된다. 비 스캔 전압 -V2A는, -V1A+V3A로 나타낸다.
다음으로, 타이밍(t2)에서는, 스위치(SW10)를 오프, 스위치(SW11)를 온 상태로 한다. 그러면, Y 전극(Y1)은, 스캔 전압 -V1A로 된다. 이 스캔 펄스의 진폭은, VlA-V2A=V3A이다.
다음으로, 타이밍(t3)에서는, 스위치(SW10)를 온, 스위치(SW11)를 오프 상태로 한다. 그러면, Y 전극(Y1)은, 비 스캔 전압 -V2A로 된다.
다음으로, 타이밍(t4)에서는, 스위치(SW2, SW4, SW8, SW12)를 온, 스위치(SW7A, SW9A, SW10)를 오프 상태로 한다. 그러면, Y 전극(Y1)은, 0V로 된다.
도 17의 (b)는 어드레스 기간(Ta1 및 Ta2)에서의 고온 시의 도 16의 회로의 동작예를 도시하는 타이밍차트이다. 어드레스 전극(A)에는, 타이밍(t1∼t4)에 전압 V4의 어드레스 펄스가 인가된다. 이하, Y 전극(Y1)의 전압을 예로 설명하지만, 다른 Y 전극의 전압도 마찬가지이다. 타이밍(t1)의 이전 및 타이밍(t4) 이후에는, 도 17의 (a)과 동일하다. 이하, 타이밍(tl, t2, t3)에 대해 설명한다.
타이밍(t1)에서는, 스위치(SW2, SW4, SW8, SW12)를 오프, 스위치(SW7B, SW9B, SW10)를 온 상태로 한다. 그러면, Y 전극(Y1)은, 0V로 된다.
다음으로, 타이밍(t2)에서는, 스위치(SW10)를 오프, 스위치(SW11)를 온 상태로 한다. 그러면, Y 전극(Y1)은, 전압 -VlB로 된다. 전압 -VlB의 절대치는, 전압 V3A와 동일하다. 따라서, 도 17의 (a) 및 (b)의 스캔 펄스의 진폭 전압은 동일하다.
다음으로, 타이밍(t3)에서는, 스위치(SW10)를 온, 스위치(SW11)를 오프 상태로 한다. 그러면, Y 전극(Y1)은, 0V로 된다.
이상과 같이, 저온 시에는 도 17의 (a)에 도시하는 바와 같이 비 스캔 전압이 -V2A의 전압이 생성되고, 고온 시에는 도 17의 (b)에 도시하는 바와 같이 비 스캔 전압이 0V의 전압이 생성된다. 저온 시에도 고온 시에도, 스캔 펄스의 진폭 전압은 동일하다.
(제5 실시 형태)
도 18은, 본 발명의 제5 실시 형태에 따른 Y 구동 회로(5)(도 1)의 구성예를 도시하는 회로도이다. 이 Y 구동 회로는, 도 8에 대응하고, 도 5의 Y 전극(Y1)의 전압을 생성한다. 단, 도 5의 어드레스 기간(Ta1 및 Ta2)에서는, 온도에 따라 도 19의 (a) 또는 (b)의 전압을 생성한다. 다른 Y 전극의 전압을 생성하는 회로도 마찬가지의 구성을 갖는다. 패널 용량(Cp)은, 예를 들면, X 전극(X1) 및 Y 전극(Y1)에 의해 구성된다. 도 5에서, 리세트 기간(Tr)에서는, 리세트 펄스에 의해 표시 셀의 리세트를 행한다. Y 전극(Y1)의 전압은, 전압 Vs, Vp 및 -Vs에 의해 생성된다. 전반 어드레스 기간(Ta1)에서는, 홀수번째의 Y 전극(Y1)의 어드레스 선택이 행해진다. 후반 어드레스 기간(Ta2)에서는, 짝수번째의 Y 전극(Y2)의 어드레스 선택이 행해진다. 어드레스 기간(Ta1 및 Ta2)의 상세 내용은, 이후에 도 19의 (a) 및 (b)를 참조하면서 설명한다. 도 5에서, 서스테인 기간(Ts)에서는, Y 전극(Y1)에 서스테인 펄스를 인가한다. 서스테인 펄스는, 양(+)의 서스테인 전압 Vs 및 음(-)의 서스테인 전압 -Vs에 의해 생성된다. 이 서스테인 펄스에 의해, X 전극(X1) 및 Y 전극(Y1) 사이에서 서스테인 방전을 행할 수 있다.
서스테인 기간(Ts)에서는, 교대로 정부 극성의 서스테인 전압 Vs 및-Vs가 반전하는 서스테인 펄스가 Y 전극(Y1)에 공급된다. 양(+)의 서스테인 전압 Vs를 Y 전극(Y1)에 공급하기 위해서는, 스위치(SW1 및 SW5)를 온 상태로 하면 된다. 이 때, 스위치(SW9)를 온 상태로 하면, 컨덴서에 전압 Vs가 충전된다. 이 후, 스위치(SW1, SW5, SW9)를 오프 상태로 하고, 스위치(SW3 및 SW6)를 온 상태로 하면, Y 전극(Y1)에 음(-)의 서스테인 전압 -Vs를 공급할 수 있다.
도 19의 (a)는 어드레스 기간(Ta1 및 Ta2)에서의 저온 시의 도 18의 회로의 동작예를 도시하는 타이밍차트이다. 어드레스 전극(A)에는, 타이밍(t1∼t4)에 전압 V4의 어드레스 펄스가 인가된다. 이하, Y 전극(Y1)의 전압을 예로 설명하지만, 다른 Y 전극의 전압도 마찬가지이다.
타이밍(t1)의 전에는, 스위치(SW1, SW2, SW3, SW4, SW5, SW7)를 오프, 스위치(SW6, SW8, SW9)를 온 상태로 한다. 그러면, Y 전극(Y1)은, 0V로 된다.
다음으로, 타이밍(t1)에서는, 스위치(SW4, SW5)를 온, 스위치(SW6, SW8, SW9)를 오프 상태로 한다. 그러면, Y 전극(Y1)은, 비 스캔 전압 -V2로 된다.
다음으로, 타이밍(t2)에서는, 스위치(SW5)를 오프, 스위치(SW6)를 온 상태로 한다. 그러면, Y 전극(Y1)은, 스캔 전압 -V1로 된다. 스캔 전압 -V1는, -V2-Vs로서 나타난다. 이 스캔 펄스의 진폭은, 전압 Vs이다.
다음으로, 타이밍(t3)에서는, 스위치(SW5)를 온, 스위치(SW6)를 오프 상태로 한다. 그러면, Y 전극(Y1)은, 비 스캔 전압 -V2로 된다.
다음으로, 타이밍(t4)에서는, 스위치(SW4, SW5)를 오프, 스위치(SW6, SW8, SW9)를 온 상태로 한다. 그러면, Y 전극(Y1)은, 0V로 된다.
도 19의 (b)는 어드레스 기간(Ta1 및 Ta2)에서의 고온 시의 도 18의 회로의 동작예를 도시하는 타이밍차트이다. 어드레스 전극(A)에는, 타이밍(t1∼t4)에 전압 V4의 어드레스 펄스가 인가된다. 이하, Y 전극(Y1)의 전압을 예로 설명하지만, 다른 Y 전극의 전압도 마찬가지이다. 타이밍(t1)의 이전 및 타이밍(t4) 이후에는, 도 19의 (a)와 동일하다. 이하, 타이밍(tl, t2, t3)에 대해 설명한다.
타이밍(t1)에서는, 스위치(SW3, SW5)를 온, 스위치(SW6, SW8, SW9)를 오프 상태로 한다. 그러면, Y 전극(Y1)은, 0V로 된다.
다음으로, 타이밍(t2)에서는, 스위치(SW5)를 오프, 스위치(SW6)를 온 상태로 한다. 그러면, Y 전극(Y1)은, 전압 -Vs가 된다. 즉, 스캔 전압 -V1는, -Vs로 된다. 이 스캔 펄스의 진폭은, 전압(Vs)이며, 도 19의 (a)와 동일하다.
다음으로, 타이밍(t3)에서는, 스위치(SW5)를 온, 스위치(SW6)를 오프 상태로 한다. 그러면, Y 전극(Y1)은, 0V로 된다.
이상과 같이, 저온 시에는 도 19의 (a)에 도시하는 바와 같이 비 스캔 전압이 -V2의 전압이 생성되고, 고온 시에는 도 19의 (b)에 도시하는 바와 같이 비 스캔 전압이 0V의 전압이 생성된다. 저온 시에도 고온 시에도, 스캔 펄스의 진폭 전압은 동일하다.
(제6 실시 형태)
도 20은, 본 발명의 제6 실시 형태에 따른 Y 구동 회로(5)(도 1)의 구성예를 도시하는 회로도이다. 이 Y 구동 회로는, 도 8에 대응하고, 도 5의 Y 전극(Y1)의 전압을 생성한다. 단, 도 5의 어드레스 기간(Ta1 및 Ta2)에서는, 도 14의 (a)∼(c)와 마찬가지로, 온도에 따라 도 21의 (a)∼(c)의 전압을 생성한다. 다른 Y 전극의 전압을 생성하는 회로도 마찬가지의 구성을 갖는다. 이하, 본 실시 형태가 제5 실시 형태와 서로 다른 점을 설명한다. 본 실시 형태에서는, 어드레스 기간(Ta1 및 Ta2)에서, 저온일 때에는 도 21의 (a)의 전압을 생성하고, 중온일 때에는 도 21의 (b)의 전압을 생성하며, 고온일 때에는 도 21의 (c)의 전압을 생성한다.
도 21의 (a)는 어드레스 기간(Ta1 및 Ta2)에서의 저온 시의 도 20의 회로의 동작예를 도시하는 타이밍차트이다. 어드레스 전극(A)에는, 타이밍(t1∼t4)에 전압 V4의 어드레스 펄스가 인가된다. 이하, Y 전극(Y1)의 전압을 예로 설명하지만, 다른 Y 전극의 전압도 마찬가지이다.
타이밍(t1)의 전에는, 스위치(SW1, SW2, SW3, SW4, SW5, SW7, SW10)를 오프, 스위치(SW6, SW8, SW9)를 온 상태로 한다. 그러면, Y 전극(Y1)은, 0V로 된다.
다음으로, 타이밍(t1)에서는, 스위치(SW4, SW5)를 온, 스위치(SW6, SW8, SW9)를 오프 상태로 한다. 그러면, Y 전극(Y1)은, 비 스캔 전압 -V2로 된다.
다음으로, 타이밍(t2)에서는, 스위치(SW5)를 오프, 스위치(SW6)를 온 상태로 한다. 그러면, Y 전극(Y1)은, 스캔 전압 -V1로 된다. 스캔 전압 -V1는,-V2-Vs로 나타낸다. 이 스캔 펄스의 진폭은, 전압(Vs)이다.
다음으로, 타이밍(t3)에서는, 스위치(SW5)를 온, 스위치(SW6)를 오프 상태로 한다. 그러면, Y 전극(Y1)은, 비 스캔 전압 -V2로 된다.
다음으로, 타이밍(t4)에서는, 스위치(SW4, SW5)를 오프, 스위치(SW6, SW8, SW9)를 온 상태로 한다. 그러면, Y 전극(Y1)은, 0V로 된다.
도 21의 (b)는 어드레스 기간(Ta1 및 Ta2)에서의 중온 시의 도 20의 회로의 동작예를 도시하는 타이밍차트이다. 어드레스 전극(A)에는, 타이밍(t1∼t4)에 전압 V4의 어드레스 펄스가 인가된다. 이하, Y 전극(Y1)의 전압을 예로 설명하지만, 다른 Y 전극의 전압도 마찬가지이다. 타이밍(t1)의 이전 및 타이밍(t4) 이후에는, 도 21의 (a)과 동일하다. 이하, 타이밍(t1, t2, t3)에 대해 설명한다.
타이밍(t1)에서는, 스위치(SW5, SW10)를 온, 스위치(SW6, SW8, SW9)를 오프 상태로 한다. 그러면, Y 전극(Y1)은, 비 스캔 전압 -V2'로 된다.
다음으로, 타이밍(t2)에서는, 스위치(SW5)를 오프, 스위치(SW6)를 온 상태로 한다. 그러면, Y 전극(Y1)은, 스캔 전압 -V1로 된다. 스캔 전압 -V1는, -V2'-Vs로 나타낸다. 이 스캔 펄스의 진폭은, 전압 V1-V2'=Vs이며, 도 21의 (a)와 동일하다.
다음으로, 타이밍(t3)에서는, 스위치(SW5)를 온, 스위치(SW6)를 오프 상태로 한다. 그러면, Y 전극(Y1)은, 비 스캔 전압 -V2'로 된다.
도 21의 (c)는 어드레스 기간(Ta1 및 Ta2)에서의 고온 시의 도 20의 회로의 동작예를 도시하는 타이밍차트이다. 어드레스 전극(A)에는, 타이밍(t1∼t4)에 전압 V4의 어드레스 펄스가 인가된다. 이하, Y 전극(Y1)의 전압을 예로 설명하지만, 다른 Y 전극의 전압도 마찬가지이다. 타이밍(t1)의 이전 및 타이밍(t4) 이후는, 도 21의 (a) 및 (b)와 동일하다. 이하, 타이밍(t1, t2, t3)에 대해 설명한다.
타이밍(t1)에서는, 스위치(SW3, SW5)를 온, 스위치(SW6, SW8, SW9)를 오프 상태로 한다. 그러면, Y 전극(Y1)의 비 스캔 전압은, 0V로 된다.
다음으로, 타이밍(t2)에서는, 스위치(SW5)를 오프, 스위치(SW6)를 온 상태로 한다. 그러면, Y 전극(Y1)은, 전압 -Vs로 된다. 즉, 스캔 전압 -V1는, -Vs로 된다. 이 스캔 펄스의 진폭은, 전압 Vs이며, 도 21의 (a) 및 (b)와 동일하다.
다음으로, 타이밍(t3)에서는, 스위치(SW5)를 온, 스위치(SW6)를 오프 상태로 한다. 그러면, Y 전극(Y1)의 비 스캔 전압은, 0V로 된다.
이상과 같이, 저온 시에는 도 21의 (a)에 도시하는 바와 같이 비 스캔 전압이 -V2의 전압이 생성되고, 중온 시에는 도 21의 (b)에 도시하는 바와 같이 비 스캔 전압이 -V2'의 전압이 생성되고, 고온 시에는 도 21의 (c)에 도시하는 바와 같 이 비 스캔 전압이 0V인 전압이 생성된다. 저온 시, 중온 시 및 고온 시에는, 모두 스캔 펄스의 진폭 전압이 동일하다.
상기의 제1∼제6 실시 형태에 따르면, Y 구동 회로는, 스캔 펄스의 진폭을 변화시키지 않고, 어드레스 기간(Ta1, Ta2) 내에서 스캔 펄스를 인가하지 않을 때의 Y 전극의 전압을 검출된 온도에 따라 변화시킨다.
도 11에서, 최종 라인의 Y 전극(Yn)은, 자신에게 스캔 펄스가 인가될 때까지의 사이는, 항상 어드레스 전극(A)과의 사이에서 전위차 V4+V2가 인가되어 있다. 이 때문에, 특히 고온 시에서는 어드레스 전극(A)으로부터 Y 전극(Yn)에 미소한 양(+)전하 이동이 일어나고, Y 전극(Yn)에 스캔 펄스가 인가될 때에는 어드레스 전극(A) 및 Y 전극(Yn) 사이의 방전에 필요한 어드레스 전극(A) 상의 양(+)전하가 감소하여, 어드레스 전극(A) 및 Y 전극(Yn) 사이에서 방전을 일으킬 수 없게 된다. 이래서는, 어드레스 선택이 행해지지 않고, 최종 라인은 표시되지 않게 된다.
본 실시 형태에서는, 고온 시에는, 비 스캔 전압을 높게 하여 Y 전극 및 어드레스 전극 사이의 전압을 낮게 한다. 이것에 의해, 어드레스 전극(A) 상의 양(+)전하가 감소하지 않고, 최종 라인의 Y 전극(Yn)에 스캔 펄스가 인가되었을 때에는, 어드레스 전극(A)에 어드레스 펄스가 인가되면, Y 전극(Yn) 및 어드레스 전극(A) 사이에서 안정된 어드레스 방전을 행하여, 적정한 표시를 행할 수 있다. 이에 반해, 저온 시에는, 방전이 발생하기 어렵기 때문에, 비 스캔 전압 및 스캔 전압을 낮게 하고, 스캔 펄스 인가 시의 Y 전극 및 어드레스 전극 사이의 전압을 높게 한다. 이에 의해, 저온 시에도, Y 전극에 스캔 펄스가 인가되었을 때에는, 어드레스 전극에 어드레스 펄스가 인가되면, Y 전극 및 어드레스 전극 사이에서 안정된 어드레스 방전을 행하여, 적정한 표시를 행할 수 있다. 또한, 온도에 상관없이, 스캔 펄스의 진폭 전압을 일정하게 함으로써, Y 구동 회로의 내압을 온도에 상관없이 일정하게 할 수 있으므로, 그 내압을 낮게 할 수 있다.
검출된 온도에 따라 Y 전극의 전압을 변화시키기 때문에, 어드레스 기간에서 온도에 영향을 받지 않고 안정적으로 어드레스 전극 및 Y 전극 사이에서 방전을 일으킬 수 있다. 이것에 의해, 고온 시에, 수직 방향의 모든 화소를 표시하는 경우에, 최하부의 화소를 안정적으로 표시할 수 있다.
또한, 상기 실시 형태는, 모두 본 발명을 실시하는데 있어서의 구체화의 예를 나타낸 것에 지나지 않으며, 이들에 의해 본 발명의 기술적 범위가 한정적으로 해석되어서는 안 된다. 즉, 본 발명은 그 기술 사상, 또는 그 주요한 특징으로부터 일탈하지 않고, 여러 가지 형태로 실시할 수 있다.
본 발명의 실시 형태는, 예를 들면 이하와 같이 여러 가지의 적용이 가능하다.
(부기 1)
온도를 검출하는 온도 검출부와,
어드레스 기간 내에 선택을 위한 스캔 펄스가 인가되는 스캔 전극과,
표시 셀의 발광 또는 비 발광을 선택하기 위해 상기 스캔 펄스에 대응하여 어드레스 펄스가 인가되는 어드레스 전극과,
상기 검출된 온도에 따라 상기 스캔 전극에 전압을 공급하는 스캔 전극 구동 회로를 갖고,
상기 스캔 전극 구동 회로는, 상기 스캔 펄스의 진폭을 변화시키지 않고, 상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압을 상기 검출된 온도에 따라 변화시키는 플라즈마 디스플레이 장치.
(부기 2)
상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, 상기 검출된 온도가 소정치보다 높을 때에는 소정치보다 낮을 때보다도 높은 부기 1에 기재된 플라즈마 디스플레이 장치.
(부기 3)
상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, 상기 검출된 온도가 높아짐에 따라서 높아지도록 연속적으로 변화하는 부기 2에 기재된 플라즈마 디스플레이 장치.
(부기 4) 상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, 상기 검출된 온도가 높아짐에 따라서 높아지도록 단계적으로 변화하는 부기 2에 기재된 플라즈마 디스플레이 장치.
(부기 5)
상기 스캔 전극은 복수 존재하고,
상기 어드레스 기간은, 홀수번째의 스캔 전극에 순차적으로 스캔 펄스를 인가하기 위한 제1 어드레스 기간과 짝수번째의 스캔 전극에 순차적으로 스캔 펄스를 인가하기 위한 제2 어드레스 기간을 갖고,
상기 제1 어드레스 기간에서는, 상기 스캔 펄스를 인가하지 않을 때의 상기 홀수번째의 스캔 전극의 전압은 상기 검출된 온도에 따라 변화하고, 상기 짝수번째의 스캔 전극의 전압은 상기 스캔 펄스를 인가하지 않을 때의 상기 홀수번째의 스캔 전극의 전압 이상으로 되고,
상기 제2 어드레스 기간에서는, 상기 스캔 펄스를 인가하지 않을 때의 상기 짝수번째의 스캔 전극의 전압은 상기 검출된 온도에 따라 변화하고, 상기 홀수번째의 스캔 전극의 전압은 상기 스캔 펄스를 인가하지 않을 때의 상기 짝수번째의 스캔 전극의 전압 이상으로 되는 부기 1에 기재된 플라즈마 디스플레이 장치.
(부기 6)
상기 스캔 전극은 복수 존재하고,
또한, 상기 복수의 스캔 전극에 대하여 교대로 배치되는 복수의 X 전극을 갖고,
상기 스캔 전극은, 그 양 이웃의 X 전극과의 사이에서 서스테인 방전이 가능한 부기 1에 기재된 플라즈마 디스플레이 장치.
(부기 7)
상기 스캔 전극 구동 회로는, 상기 어드레스 기간 이후의 서스테인 기간에서 교대로 정부 극성의 서스테인 전압이 반전하는 서스테인 펄스를 상기 스캔 전극에 공급하는 부기 1에 기재된 플라즈마 디스플레이 장치.
(부기 8)
상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, 상기 검출된 온도가 소정치보다 높을 때에는 0V, 소정치보다 낮을 때에는 음(-)의 전압인 부기 2에 기재된 플라즈마 디스플레이 장치.
(부기 9)
상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, -30V 이상인 부기 8에 기재된 플라즈마 디스플레이 장치.
(부기 10)
상기 어드레스 기간은, 홀수번째의 스캔 전극에 순차적으로 스캔 펄스를 인가하기 위한 제1 어드레스 기간과 그 후에 짝수번째의 스캔 전극에 순차적으로 스캔 펄스를 인가하기 위한 제2 어드레스 기간을 갖고,
상기 제1 어드레스 기간에서는, 상기 스캔 펄스를 인가하지 않을 때의 상기 홀수번째의 스캔 전극의 전압은 상기 검출된 온도에 따라 변화하고, 상기 짝수번째의 스캔 전극의 전압은 0V 이상 상기 양(+)의 서스테인 전압 이하로 되고,
상기 제2 어드레스 기간에서는, 상기 스캔 펄스를 인가하지 않을 때의 상기 짝수번째의 스캔 전극의 전압은 상기 검출된 온도에 따라 변화하고, 상기 홀수번째의 스캔 전극의 전압은 0V로 되는 부기 7에 기재된 플라즈마 디스플레이 장치.
(부기 11)
어드레스 기간 내에 선택을 위한 스캔 펄스가 인가되는 스캔 전극과, 표시 셀의 발광 또는 비 발광을 선택하기 위해 상기 스캔 펄스에 대응하여 어드레스 펄스가 인가되는 어드레스 전극을 갖는 플라즈마 디스플레이 장치의 구동 방법으로서,
온도를 검출하는 온도 검출 단계와,
상기 스캔 펄스의 진폭을 변화시키지 않고, 상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압을 상기 검출된 온도에 따라서 변화시키는 제1 스캔 전극 전압 생성 단계를 갖는 플라즈마 디스플레이 장치의 구동 방법.
(부기 12)
상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, 상기 검출된 온도가 소정치보다 높을 때에는 소정치보다 낮을 때보다도 높은 부기 11에 기재된 플라즈마 디스플레이 장치의 구동 방법.
(부기 13)
상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, 상기 검출된 온도가 높아짐에 따라서 높아지도록 연속적으로 변화하는 부기 12에 기재된 플라즈마 디스플레이 장치의 구동 방법.
(부기 14)
상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, 상기 검출된 온도가 높아짐에 따라서 높아지도록 단계적으로 변화하는 부기 12에 기재된 플라즈마 디스플레이 장치의 구동 방법.
(부기 15)
상기 스캔 전극은 복수 존재하고,
상기 어드레스 기간은, 홀수번째의 스캔 전극에 순차적으로 스캔 펄스를 인 가하기 위한 제1 어드레스 기간과 짝수번째의 스캔 전극에 순차적으로 스캔 펄스를 인가하기 위한 제2 어드레스 기간을 갖고,
상기 제1 어드레스 기간에서는, 상기 스캔 펄스를 인가하지 않을 때의 상기 홀수번째의 스캔 전극의 전압은 상기 검출된 온도에 따라 변화하고, 상기 짝수번째의 스캔 전극의 전압은 상기 스캔 펄스를 인가하지 않을 때의 상기 홀수번째의 스캔 전극의 전압 이상으로 되고,
상기 제2 어드레스 기간에서는, 상기 스캔 펄스를 인가하지 않을 때의 상기 짝수번째의 스캔 전극의 전압은 상기 검출된 온도에 따라 변화하고, 상기 홀수번째의 스캔 전극의 전압은 상기 스캔 펄스를 인가하지 않을 때의 상기 짝수번째의 스캔 전극의 전압 이상으로 되는 부기 11에 기재된 플라즈마 디스플레이 장치의 구동 방법.
(부기 16)
상기 스캔 전극은 복수 존재하고,
상기 플라즈마 디스플레이 장치는, 또한, 상기 복수의 스캔 전극에 대하여 교대로 배치되는 복수의 X 전극을 갖고,
상기 스캔 전극은, 그 양 이웃의 X 전극과의 사이에서 서스테인 방전이 가능한 부기 11에 기재된 플라즈마 디스플레이 장치의 구동 방법.
(부기 17)
또한, 상기 어드레스 기간의 후의 서스테인 기간에서 교대로 정부 극성의 서스테인 전압이 반전하는 서스테인 펄스를 상기 스캔 전극에 공급하는 제2 스캔 전 극 전압 생성 단계를 갖는 부기 11에 기재된 플라즈마 디스플레이 장치의 구동 방법.
(부기 18)
상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, 상기 검출된 온도가 소정치보다 높을 때에는 OV, 소정치보다 낮을 때에는 음(-)의 전압인 부기 12에 기재된 플라즈마 디스플레이 장치의 구동 방법.
(부기 19)
상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, -30V 이상인 부기 18에 기재된 플라즈마 디스플레이 장치의 구동 방법.
(부기 20)
상기 어드레스 기간은, 홀수번째의 스캔 전극에 순차적으로 스캔 펄스를 인가하기 위한 제1 어드레스 기간과 그 후에 짝수번째의 스캔 전극에 순차적으로 스캔 펄스를 인가하기 위한 제2 어드레스 기간을 갖고,
상기 제1 어드레스 기간에서는, 상기 스캔 펄스를 인가하지 않을 때의 상기 홀수번째의 스캔 전극의 전압은 상기 검출된 온도에 따라 변화하고, 상기 짝수번째의 스캔 전극의 전압은 0V 이상 상기 양(+)의 서스테인 전압 이하가 되고,
상기 제2 어드레스 기간에서는, 상기 스캔 펄스를 인가하지 않을 때의 상기 짝수번째의 스캔 전극의 전압은 상기 검출된 온도에 따라 변화하고, 상기 홀수번째의 스캔 전극의 전압은 0V로 되는 부기 17에 기재된 플라즈마 디스플레이 장치의 구동 방법.
검출된 온도에 따라 스캔 전극의 전압을 변화시키기 때문에, 어드레스 기간에서 온도에 영향을 받지 않고 안정적으로 어드레스 전극 및 스캔 전극 사이에서 방전을 일으킬 수 있다. 이것에 의해, 고온 시에, 수직 방향의 모든 화소를 표시하는 경우에, 최하부의 화소를 안정적으로 표시할 수 있다.

Claims (20)

  1. 온도를 검출하는 온도 검출부와,
    어드레스 기간 내에 선택을 위한 스캔 펄스가 인가되는 스캔 전극과,
    표시 셀의 발광 또는 비 발광을 선택하기 위해 상기 스캔 펄스에 대응하여 어드레스 펄스가 인가되는 어드레스 전극과,
    상기 검출된 온도에 따라 상기 스캔 전극에 전압을 공급하는 스캔 전극 구동 회로를 갖고,
    상기 스캔 전극 구동 회로는, 상기 스캔 펄스의 진폭을 변화시키지 않고, 상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압을 상기 검출된 온도에 따라 변화시키는 플라즈마 디스플레이 장치.
  2. 제1항에 있어서,
    상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, 상기 검출된 온도가 소정치보다 높을 때에는 소정치보다 낮을 때보다도 높은 플라즈마 디스플레이 장치.
  3. 제2항에 있어서,
    상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, 상기 검출된 온도가 높아짐에 따라서 높아지도록 연속적으로 변화 하는 플라즈마 디스플레이 장치.
  4. 제2항에 있어서,
    상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, 상기 검출된 온도가 높아짐에 따라 높아지도록 단계적으로 변화하는 플라즈마 디스플레이 장치.
  5. 제1항에 있어서,
    상기 스캔 전극은 복수 존재하고,
    상기 어드레스 기간은, 홀수번째의 스캔 전극에 순차적으로 스캔 펄스를 인가하기 위한 제1 어드레스 기간과 짝수번째의 스캔 전극에 순차적으로 스캔 펄스를 인가하기 위한 제2 어드레스 기간을 갖고,
    상기 제1 어드레스 기간에서는, 상기 스캔 펄스를 인가하지 않을 때의 상기 홀수번째의 스캔 전극의 전압은 상기 검출된 온도에 따라 변화하고, 상기 짝수번째의 스캔 전극의 전압은 상기 스캔 펄스를 인가하지 않을 때의 상기 홀수번째의 스캔 전극의 전압 이상으로 되고,
    상기 제2 어드레스 기간에서는, 상기 스캔 펄스를 인가하지 않을 때의 상기 짝수번째의 스캔 전극의 전압은 상기 검출된 온도에 따라 변화하고, 상기 홀수번째의 스캔 전극의 전압은 상기 스캔 펄스를 인가하지 않을 때의 상기 짝수번째의 스캔 전극의 전압 이상으로 되는 플라즈마 디스플레이 장치.
  6. 제1항에 있어서,
    상기 스캔 전극은 복수 존재하고,
    상기 복수의 스캔 전극에 대하여 교대로 배치되는 복수의 X 전극을 더 갖고,
    상기 스캔 전극은, 그 양 이웃의 X 전극과의 사이에서 서스테인 방전이 가능한 플라즈마 디스플레이 장치.
  7. 제1항에 있어서,
    상기 스캔 전극 구동 회로는, 상기 어드레스 기간 후의 서스테인 기간에서 교대로 정부(正負) 극성의 서스테인 전압이 반전하는 서스테인 펄스를 상기 스캔 전극에 공급하는 플라즈마 디스플레이 장치.
  8. 제2항에 있어서,
    상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, 상기 검출된 온도가 소정치보다 높을 때에는 0V, 소정치보다 낮을 때에는 음의 전압인 플라즈마 디스플레이 장치.
  9. 제8항에 있어서,
    상기 검출된 온도가 소정치보다 낮을 때에는, 상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압이, -30V 이상인 플라즈마 디스플레이 장치.
  10. 제7항에 있어서,
    상기 어드레스 기간은, 홀수번째의 스캔 전극에 순차적으로 스캔 펄스를 인가하기 위한 제1 어드레스 기간과 그 후에 짝수번째의 스캔 전극에 순차적으로 스캔 펄스를 인가하기 위한 제2 어드레스 기간을 갖고,
    상기 제1 어드레스 기간에서는, 상기 스캔 펄스를 인가하지 않을 때의 상기 홀수번째의 스캔 전극의 전압은 상기 검출된 온도에 따라 변화하고, 상기 짝수번째의 스캔 전극의 전압은 0V 이상 상기 양의 서스테인 전압 이하로 되고,
    상기 제2 어드레스 기간에서는, 상기 스캔 펄스를 인가하지 않을 때의 상기 짝수번째의 스캔 전극의 전압은 상기 검출된 온도에 따라 변화하고, 상기 홀수번째의 스캔 전극의 전압은 0V로 되는 플라즈마 디스플레이 장치.
  11. 어드레스 기간 내에 선택을 위한 스캔 펄스가 인가되는 스캔 전극과, 표시 셀의 발광 또는 비 발광을 선택하기 위해 상기 스캔 펄스에 대응하여 어드레스 펄스가 인가되는 어드레스 전극을 갖는 플라즈마 디스플레이 장치의 구동 방법으로서,
    온도를 검출하는 온도 검출 단계와,
    상기 스캔 펄스의 진폭을 변화시키지 않고, 상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압을 상기 검출된 온도에 따라서 변화시키는 제1 스캔 전극 전압 생성 단계
    를 포함하는 플라즈마 디스플레이 장치의 구동 방법.
  12. 제11항에 있어서,
    상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, 상기 검출된 온도가 소정치보다 높을 때에는 소정치보다 낮을 때보다도 높은 플라즈마 디스플레이 장치의 구동 방법.
  13. 제12항에 있어서,
    상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, 상기 검출된 온도가 높아짐에 따라서 높아지도록 연속적으로 변화하는 플라즈마 디스플레이 장치의 구동 방법.
  14. 제12항에 있어서,
    상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, 상기 검출된 온도가 높아짐에 따라서 높아지도록 단계적으로 변화하는 플라즈마 디스플레이 장치의 구동 방법.
  15. 제11항에 있어서,
    상기 스캔 전극은 복수 존재하고,
    상기 어드레스 기간은, 홀수번째의 스캔 전극에 순차적으로 스캔 펄스를 인 가하기 위한 제1 어드레스 기간과 짝수번째의 스캔 전극에 순차적으로 스캔 펄스를 인가하기 위한 제2 어드레스 기간을 갖고,
    상기 제1 어드레스 기간에서는, 상기 스캔 펄스를 인가하지 않을 때의 상기 홀수번째의 스캔 전극의 전압은 상기 검출된 온도에 따라 변화하고, 상기 짝수번째의 스캔 전극의 전압은 상기 스캔 펄스를 인가하지 않을 때의 상기 홀수번째의 스캔 전극의 전압 이상으로 되고,
    상기 제2 어드레스 기간에서는, 상기 스캔 펄스를 인가하지 않을 때의 상기 짝수번째의 스캔 전극의 전압은 상기 검출된 온도에 따라 변화하고, 상기 홀수번째의 스캔 전극의 전압은 상기 스캔 펄스를 인가하지 않을 때의 상기 짝수번째의 스캔 전극의 전압 이상으로 되는 플라즈마 디스플레이 장치의 구동 방법.
  16. 제11항에 있어서,
    상기 스캔 전극은 복수 존재하고,
    상기 플라즈마 디스플레이 장치는, 상기 복수의 스캔 전극에 대하여 교대로 배치되는 복수의 X 전극을 더 갖고,
    상기 스캔 전극은, 그 양 이웃의 X 전극과의 사이에서 서스테인 방전이 가능한 플라즈마 디스플레이 장치의 구동 방법.
  17. 제11항에 있어서,
    상기 어드레스 기간 후의 서스테인 기간에서 교대로 정부 극성의 서스테인 전압이 반전하는 서스테인 펄스를 상기 스캔 전극에 공급하는 제2 스캔 전극 전압 생성 단계를 더 포함하는 플라즈마 디스플레이 장치의 구동 방법.
  18. 제12항에 있어서,
    상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압은, 상기 검출된 온도가 소정치보다 높을 때에는 OV, 소정치보다 낮을 때에는 음의 전압인 플라즈마 디스플레이 장치의 구동 방법.
  19. 제18항에 있어서,
    상기 검출된 온도가 소정치보다 낮을 때에는, 상기 어드레스 기간 내에서 상기 스캔 펄스를 인가하지 않을 때의 상기 스캔 전극의 전압이, -30V 이상인 플라즈마 디스플레이 장치의 구동 방법.
  20. 제17항에 있어서,
    상기 어드레스 기간은, 홀수번째의 스캔 전극에 순차적으로 스캔 펄스를 인가하기 위한 제1 어드레스 기간과 그 후에 짝수번째의 스캔 전극에 순차적으로 스캔 펄스를 인가하기 위한 제2 어드레스 기간을 갖고,
    상기 제1 어드레스 기간에서는, 상기 스캔 펄스를 인가하지 않을 때의 상기 홀수번째의 스캔 전극의 전압은 상기 검출된 온도에 따라 변화하고, 상기 짝수번째의 스캔 전극의 전압은 0V 이상 상기 양의 서스테인 전압 이하가 되고,
    상기 제2 어드레스 기간에서는, 상기 스캔 펄스를 인가하지 않을 때의 상기 짝수번째의 스캔 전극의 전압은 상기 검출된 온도에 따라 변화하고, 상기 홀수번째의 스캔 전극의 전압은 0V로 되는 플라즈마 디스플레이 장치의 구동 방법.
KR1020060028264A 2005-03-29 2006-03-29 플라즈마 디스플레이 장치 및 그 구동 방법 KR100764335B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005094303A JP4674106B2 (ja) 2005-03-29 2005-03-29 プラズマディスプレイ装置及びその駆動方法
JPJP-P-2005-00094303 2005-03-29

Publications (2)

Publication Number Publication Date
KR20060105516A KR20060105516A (ko) 2006-10-11
KR100764335B1 true KR100764335B1 (ko) 2007-10-05

Family

ID=37030461

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060028264A KR100764335B1 (ko) 2005-03-29 2006-03-29 플라즈마 디스플레이 장치 및 그 구동 방법

Country Status (4)

Country Link
US (1) US20060220994A1 (ko)
JP (1) JP4674106B2 (ko)
KR (1) KR100764335B1 (ko)
CN (1) CN100476919C (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100680224B1 (ko) * 2005-09-22 2007-02-08 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그 구동방법
KR100867598B1 (ko) * 2006-03-14 2008-11-10 엘지전자 주식회사 플라즈마 디스플레이 패널 및 그의 구동 방법
JP5167683B2 (ja) * 2007-04-20 2013-03-21 パナソニック株式会社 プラズマディスプレイ装置の駆動方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003122296A (ja) 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2003140601A (ja) 2001-11-06 2003-05-16 Matsushita Electric Ind Co Ltd プラズマディスプレイの駆動方法
JP2003345292A (ja) 2002-05-24 2003-12-03 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法
KR20040094147A (ko) * 2003-05-02 2004-11-09 엘지전자 주식회사 플라즈마 디스플레이 패널 구동방법 및 그 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3571805B2 (ja) * 1995-06-16 2004-09-29 富士通株式会社 プラズマディスプレイパネルの温度補償方法及び装置並びにこれを用いたプラズマディスプレイ表示装置
JP3201603B1 (ja) * 1999-06-30 2001-08-27 富士通株式会社 駆動装置、駆動方法およびプラズマディスプレイパネルの駆動回路
JP3511495B2 (ja) * 2000-03-13 2004-03-29 富士通株式会社 Ａｃ型ｐｄｐの駆動方法および駆動装置
JP2003015593A (ja) * 2001-06-29 2003-01-17 Pioneer Electronic Corp Ｐｄｐ表示装置
KR100482324B1 (ko) * 2002-03-06 2005-04-13 엘지전자 주식회사 플라즈마 디스플레이 패널의 구동방법 및 장치
JP4264696B2 (ja) * 2002-06-21 2009-05-20 株式会社日立プラズマパテントライセンシング プラズマディスプレイパネルの駆動方法
US20080055288A1 (en) * 2004-08-05 2008-03-06 Fujitsu Hitachi Plasma Display Limited Flat Display Apparatus and Driving Method for the Same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003122296A (ja) 2001-10-17 2003-04-25 Matsushita Electric Ind Co Ltd プラズマディスプレイ装置
JP2003140601A (ja) 2001-11-06 2003-05-16 Matsushita Electric Ind Co Ltd プラズマディスプレイの駆動方法
JP2003345292A (ja) 2002-05-24 2003-12-03 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイパネルの駆動方法
KR20040094147A (ko) * 2003-05-02 2004-11-09 엘지전자 주식회사 플라즈마 디스플레이 패널 구동방법 및 그 장치

Also Published As

Publication number Publication date
JP2006276381A (ja) 2006-10-12
JP4674106B2 (ja) 2011-04-20
CN1841466A (zh) 2006-10-04
KR20060105516A (ko) 2006-10-11
CN100476919C (zh) 2009-04-08
US20060220994A1 (en) 2006-10-05

Similar Documents

Publication Publication Date Title
KR100807488B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
US7123218B2 (en) Method for driving plasma display panel
JP2001255848A (ja) Ａｃ型ｐｄｐの駆動方法および駆動装置
KR100684671B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR100598182B1 (ko) 플라즈마 디스플레이 패널 및 이 패널의 구동 방법과 장치
KR100807420B1 (ko) 플라즈마 디스플레이 및 그 구동 방법
US7656367B2 (en) Plasma display device and driving method thereof
JP2002082650A (ja) プラズマディスプレイパネル及びその駆動方法
KR100864131B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
KR20040010110A (ko) 플라즈마 디스플레이의 구동 회로 및 플라즈마 디스플레이패널
KR100764335B1 (ko) 플라즈마 디스플레이 장치 및 그 구동 방법
EP0923066B1 (en) Driving a plasma display panel
KR100732083B1 (ko) 플라즈마 디스플레이 장치
KR100824862B1 (ko) 플라즈마 디스플레이 장치 및 그 처리 방법
EP1566789A2 (en) Circuit and method for driving a flat panel display
KR100808725B1 (ko) 플라즈마 디스플레이 장치 및 그 제어 방법
KR20040099116A (ko) 플라즈마 디스플레이 장치
KR100389019B1 (ko) 플라즈마 디스플레이 패널의 리셋회로
KR100336606B1 (ko) 플라즈마 디스플레이 패널 및 그 구동방법
KR100421674B1 (ko) 플라즈마 디스플레이 패널의 구동장치
KR100359572B1 (ko) 플라즈마 디스플레이 패널
KR100615307B1 (ko) 플라즈마 디스플레이 패널의 구동방법
KR100740109B1 (ko) 플라즈마 표시 장치의 구동 방법
KR20090086295A (ko) 플라스마 디스플레이 장치의 구동 방법 및 플라스마 디스플레이 장치
KR20070052997A (ko) 디스플레이 패널의 구동장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140902

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee