JP3545946B2

JP3545946B2 - 階調表示用制御方法および制御回路

Info

Publication number: JP3545946B2
Application number: JP26680698A
Authority: JP
Inventors: 正高宮田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1998-09-21
Filing date: 1998-09-21
Publication date: 2004-07-21
Anticipated expiration: 2018-09-21
Also published as: JP2000098957A

Description

【０００１】
【発明の属する技術分野】
本発明は、表示装置などの画素を階調データに応じて見かけの輝度を換えるための階調表示用制御方法および制御装置に関する。
【０００２】
【従来の技術】
従来から、たとえば特開平１−２６７６９７や特開平２−１８１２などで開示されているように、液晶表示装置では多階調表示が行われている。特開平１−２６７６９７では、諸定数のフレームを１表示単位とするとともに、表示単位中で表示するフレームの数を階調に対応させている。特開平２−１８１２では、パルス幅変調（ＰＷＭ）方式で階調表示を行う。ＰＷＭ方式も、所定の時間内で、階調に応じて表示する時間の割合を変化させることに関しては、１つの表示単位毎に階調に対応した数のフレームを表示することと実質的に同等である。
【０００３】
図６は、１表示期間中表示するフレーム数を、階調データに応じて変化させるための概略的な構成を示す。フレームカウンタ１は１表示期間を階調数で分割したタイミングで発生されるクロック信号を計数する。階調データラッチ２は、１つの画素で表示すべき階調を表すデータを記憶する。比較器３は、フレームカウンタ１の計数値と階調データラッチ２の記憶値とを、それぞれデジタルデータとして比較する。４ビットで表される１６階調の場合を例として説明すると、フレームカウンタ１の計数値は、最上位ビット（ＭＳＢ）２^３から最下位ビット（ＬＳＢ）２^０までを、比較器のＡ１〜Ａ４の入力にそれぞれ与える。階調データラッチ２の記憶値は、最上位ビット２^３から最下位ビット２^０までを、比較器３のＢ１〜Ｂ４の入力にそれぞれ与える。比較器３では、Ａ＜Ｂの条件が満たされるときに、表示を行う出力を導出する。
【０００４】
図７は、階調データＢ＝９のときに、フレームカウンタ１の計数値に合わせて、表示される波形を示す。フレームカウンタの計数値ｎが８以下のときには、たとえば発光ダイオード（以下「ＬＥＤ）と略称する）などの表示器が点灯するＯＮ状態となる。計数値ｎがＢの値以上になると、ＬＥＤは消灯するＯＦＦ状態となる。階調数が１６であれば、ｎが０〜１５までを１期間として繰返し、そのうちのｎ＝０から８までの期間がＯＮ状態であるので、９／１６の割合で表示が行われる。
【０００５】
特開平９−９０９０６には、１輝度変調フレーム周期における階調制御クロック数は、同一またはほぼ同一として、階調に応じてクロックの周期を輝度変調フレーム周期の前期と後期とで変化させる先行技術が開示されている。図７では、階調表示の１期間を階調数で分割するクロック信号は同一の周期で与えられるけれども、この先行技術ではクロックの周期を調整して、階調データを変えることなく、周囲の明るさなどに対応してＬＥＤ表示の輝度の明るさを調整している。
【０００６】
【発明が解決しようとする課題】
図７に示すような階調表示の考え方では点灯と消灯とが交互に繰返され、しかもその繰返しの割合は表示の単位期間内で１回ずつであり、階調に応じて相対的な割合が変化する。特開平２−１８１２のようなＰＷＭ方式でも、表示と非表示との交互の繰返し周期は１表示単位期間であり、表示と非表示との相対的な時間的割合が階調に応じて変化する点では同一である。このような階調表示では、時間軸方向に点灯と非点灯とがかたまり、階調データが階調数の半分程度であるときに、１表示単位期間の半分で表示し、半分で非表示となる。すなわち、相対的に長い期間連続して表示し、長い期間連続して非表示となるので、フリッカと呼ばれるちらつきが目立ち、画面が見づらくなるという問題が生じる。表示の単位とする期間を短くして、一定時間内に多くの画像を表示するようにすれば、フリッカは目立ちにくくなるけれども、単位時間内に多くの画像データを転送するために高速なデータ転送が必要となってしまう。
【０００７】
特開平９−９０９０６の先行技術のように、クロックを変化させて、輝度の調整を行ってもフリッカの改善が困難である一方、クロックの周期を変化させるための構成が必要となる。
【０００８】
本発明の目的は、簡単な構成で、フリッカを低減することができる階調表示用制御方法およひ制御回路を提供することである。
【０００９】
【課題を解決するための手段】
本発明は、画像表示のフレーム期間毎に、画素を表示する時間的割合を、画素毎に階調データに応じて変化させる階調表示用制御方法において、
画像表示の１フレーム期間を階調数で分割し、
１フレーム期間の階調数での分割時点を表すクロック信号を計数し、
計数値を、階調数を２進数で表すビット数と同数のビット数を用いる２進数で表現し、
計数値の２進数表現を、最上位ビットと他のビットとを入れ換えて表現し、
計数値の入れ換え表現と階調データとを比較して、計数値の入れ換え表現値が階調データよりも小さい条件で画素を表示し、他の条件で画素を非表示にすることによって、
各画素を表示する階調データが２以上で、かつ最大値よりも２以上小さい値であるとき、各画素の表示と非表示とを１フレーム期間内で複数回繰返し、かつ表示と非表示との切換えを、１フレーム期間が階調数で分割される時点のいずれかで行うように制御することを特徴とする階調表示用制御方法である。
【００１０】
本発明に従えば、フレーム期間毎に画素を表示する時間的割合を、各画素を表示する階調データが２以上で、かつ階調データの最大値よりも２以上小さい数であるときに、画像表示の１フレーム期間を階調数で分割するいずれかの時点で画素の表示と非表示とを切換え、表示と非表示とを複数回繰返すように制御する。１フレーム期間内でも、各画素に対して複数回の表示と非表示との繰返しが行われるので、フリッカを低減させることができる。
【００１２】
また、階調数でフレーム期間を分割する時点を示すクロック信号を計数した２進数の最上位ビットを他のビットと入れ換えて表現し、階調データと比較して小さくなる条件で表示を行い、他の条件で表示を行わないので、全体としては階調データに応じた表示を行うことができる。階調データと比較する最上位ビットが計数値の下位のビットのデータとなるので、階調データと比較する入れ換えた計数値は変化が大きく、１フレーム期間内で複数回の表示と非表示とを繰換えさせることができる。
【００１３】
また本発明は、前記計数値の２進数表現の入れ換えは、元の最上位ビットから最下位ビットまでを順に、最下位ビットから最上位ビットとなるように行うことを特徴とする。
【００１４】
本発明に従えば、階調表示用のクロック信号の計数値の最上位ビットから最下位ビットまでを、順に、最下位ビットから最上位ビットまでに入れ換えて、階調データと比較するので、入れ換えた計数値の変化を最も大きくして、表示と非表示との切換え回数を最大限にすることができる。
【００１５】
また本発明で前記各画素は、マトリクス状に配置される発光ダイオードで表示されることを特徴とする。
【００１６】
本発明に従えば、発光ダイオードをマトリクス状に配置して表示する際に、データの転送速度を高速にしないでも時間軸による点灯のかたまりがなくなるので、フリッカを低減させることができる。
【００１７】
さらに本発明は、表示装置を階調表示させるための階調表示用制御装置であって、
画像表示のフレーム期間を、階調数で分割した周期でクロック信号を発生するクロック発生回路と、
クロック発生回路からの信号を計数し、計数値を２進数で出力するカウンタと、
カウンタの計数値を、最上位ビットから最下位ビットまでを順に入れ換えて入力し、２進数で表現される階調データと比較する比較器と、
比較器からの出力に応答して、ビットを入れ換えた計数値が階調データよりも小さい条件で表示を行い、他の条件では表示を行わないように制御する制御回路とを含むことを特徴とする階調表示用制御装置である。
【００１８】
本発明に従えば、クロック発生器から画像表示のフレーム期間を階調数で分割した周期でクロック信号を発生させ、カウンタで計数する。カウンタの計数値は最上位ビットと最下位ビットとを順に入れ換えて、比較器で階調データと比較される。制御回路は、比較器からの出力に応答して、ビットを入れ換えた計数値が階調データよりも小さい条件で表示を行い、他の条件で表示を行わないように制御する。ビットを入れ換えた計数値は、クロック信号を１つ計数する毎に大きく値を変化させ、比較器からの出力も変化する可能性が大きくなる。時間軸方向に表示がかたまって行われるのを避けて、表示でのフリッカを低減させることができる。
【００１９】
【発明の実施の形態】
図１は、本発明の実施の一形態としての階調表示用制御装置１０の概略的な電気的構成を示す。階調表示用制御装置１０は、図６で示した従来からの構成と同様に、フレームカウンタ１１、階調データラッチ１２および比較器１３を備える。フレームカウンタ１１は、クロック発生器１４から、１フレーム期間を階調数で分割した周期で発生されるクロック信号を計数する。１６階調で表示する場合を想定すると、フレームカウンタ１１は４ビットでクロック信号を計数する。階調データラッチ１２は、４ビットで表される階調データを記憶する。比較器１３は、４ビットずつのデジタル値Ａ，Ｂを比較し、Ａ＜Ｂのときにドライバ１５を制御してＬＥＤ１６が点灯するように制御する。
【００２０】
本実施形態では、フレームカウンタ１１の出力する計数値の最下位ビット２^０から最上位ビット２^３までを、比較器１３のＡ入力の最上位ビットＡ１〜最下位ビットＡ４にそれぞれ入力する。階調データラッチ１２の最上位ビット２^３〜最下位ビット２^０は、比較器１３のＢデータの最上位ビットＢ１〜最下位ビットＢ４にそれぞれ入力する。すなわち、フレームカウンタ１１の計数値は、最上位ビットから最下位ビットまでを順に最下位ビットから最上位ビットまでに入れ換えて比較器１３のＡデータとして入力する。比較器のＡデータとして入力されるビットを入れ換えたフレームカウンタ１１の計数値ｎ’は、元の計数値ｎに対して、次の表１に示すような関係を有する。
【００２１】
【表１】

【００２２】
表１のｎ’の値がＡの値として比較器１３は階調データＢと比較するので図２に斜線を施して示す期間にＬＥＤ１６が点灯するＯＮ状態となる。この期間は、階調データである９よりｎ’が小さい区間であり、図７と同等の時間的な割合で階調表示が行われる。全体としての点灯区間の数は図７と同様に１フレーム期間中９となって、全体としての点灯時間の割合９／１６は同一であることが分かる。しかしながら、時間軸方向に点灯する期間は１箇所にかたまらず分散されるので、フリッカを低減することができる。ただし、階調データが０，１，１４，１５のとき、すなわち２未満、最大値より１だけ小さい値、または最大値では、点灯期間を分散する余地はないので、本発明を適用しても効果は生じない。
【００２３】
本実施形態では、フレームカウンタ１１の計数値の最上位ビットから最下位ビットまでを順に最下位ビットから最上位ビットまでに入れ換えて比較器１３に入力しているけれども、いずれかの下位のビットを比較器１３のデータ入力の最上位ビットに入れ換えれば、時間軸方向での点灯または非点灯の周期のかたまりを避けることができる。点灯または非点灯の区間が、１フレーム期間内でかたまらずに分散されると、平均化され、フリッカを低減することができる。
【００２４】
図３は、本発明の他の形態としてのＬＥＤ表示装置２０の概略的な電気的構成を示す。ドライバ部２１にはシフトレジスタ２２、ラッチ群２３、比較器群２４およびＮＰＮトランジスタ群２５を含む。シフトレジスタ２２は１画素当たり４ビットで表される階調データを順次シフトしながら記憶する。ラッチ群２３は、１画素毎に図１に示すフレームカウンタ１１を備える。比較器２４は、図１の比較器１３をそれぞれ１画素毎に備える。ドライバ部２１には図１のフレームカウンタ１１およびクロック発生器１４も備えられ、フレームカウンタ１１の出力は各比較器１３に共通に与えられる。各比較器１３は、フレームカウンタ１１の計数値のビットの順番を入れ換えたＡ入力と、各階調データラッチ１２で階調データを表すＢ入力とを比較し、Ａ＜ＢとなるときＮＰＮトランジスタ群２５内の各ＮＰＮトランジスタＯＮ状態に制御する。
【００２５】
ＮＰＮトランジスタ群２５は、抵抗２６を介してＬＥＤ２７のカソード側に接続される。ＮＰＮトランジスタ群の中の１つのＮＰＮトランジスタがＯＮ状態となると、ＬＥＤが点灯する。抵抗２６は、ＬＥＤ２７に流れる電流を制限するために投入されている。ＬＥＤ２７は、マトリクス状に配置され１つの表示パネルを構成する。
【００２６】
以上の実施形態では、１６階調の場合について説明しているけれども、同様に８ビットで２５６階調を付けることもできる。従来、２５６階調をちらつきなく表示するためには１秒間に３０のフレームを表示し、１フレーム内を２５６で分割するために次の第１式で表されるフレーム周波数でクロック発生器１４からクロック信号を発生する必要がある。
【００２７】
フレーム周波数ｆ_ｆｒ＝２５６階調×３０回＝７．６８ｋＨｚ …（１）
本発明を採用すると、次の第２式に示すフレーム周波数まで低下させることができる。
フレーム周波数ｆ_ｆｒ＝２５６階調×１５回＝３．８４ｋＨｚ …（２）
【００２８】
図４は、本発明の実施のさらに他の形態のドットマトリクスユニット３０の概略的な構成を示す。ＬＥＤマトリクス３１は、１６×１６のドットマトリクス状にＬＥＤが配置され、画像表示を行う。ＬＥＤマトリクス３１の１６の列および行を駆動するために、１６出力のシフトレジスタおよびドライバ３２，３３がそれぞれ設けられ、ＬＥＤマトリクス３１の各ＬＥＤ側にそれぞれ接続される。ＬＥＤマトリクスを構成する各ＬＥＤのアノード側は、ＰＮＰドライバ３４によって列毎に駆動される。ＰＮＰドライバ３４には、デコーダ３５，３６によってアドレスライン３７に与えられるＡ０〜Ａ３のアドレス信号がデコードされて与えられる。ＬＥＤマトリクス３１のＬＥＤのカドード側の各行を駆動するシフトレジスタおよびドライバ３２には階調データのＲＤＡＴＡが与えられ、ラッチ信号ＬＡＴＣＨ、イネーブル信号ＥＮＡＢＬＥで制御され、クロック信号ＣＬＯＣＫにしたがってシフト動作を行う。ＬＥＤマトリクス３１の各ＬＥＤのカソードの列方向の駆動を行うシフトレジスタおよびドライバ３３には、駆動データＧＤＡＴＡが与えられ、シフトレジスタおよびドライバ３２と同様に制御される。
【００２９】
図５は、図４に示すドットマトリクスユニット３０を複数個配列して、さらに大きな画素数で画像表示を行う構成を示す。１６×１６ドットのドットマトリクスユニット３０を１０ユニットシリーズ接続して２５６階調表示を行おうとするためには、従来の図７に示すような考え方を適用すると、第３式に示すようなクロック周波数ｆ_ＣＬＫが必要である。

【００３０】
本発明では、次の第４式のようにクロック周波数ｆ_ＣＬＫを低減することが可能となる。

【００３１】
このように転送クロックの周波数を下げることができると、複数のドットマトリクスユニット３０間を接続する行データライン３９や列データライン４０などからの不要副射を抑えることが可能となる。これによって、ＶＣＣＩ対策も簡略化することができ、表示装置のコストダウンが可能となる。
【００３２】
以上説明した各実施形態では、階調数を１６階調や２５６階調としているけれども、他の階調数とすることも可能である。また、表示はＬＥＤで発光表示する場合について説明しているけれども、他の発光表示として、たとえばエレクトロルミネセンス（ＥＬ）やプラズマディスプレイパネル（ＰＤＰ）、蛍光表示管などでも同様の階調表示を行うことができる。さらに、液晶表示装置（ＬＣＤ）などでも本発明を適用して階調表示を行うことができる。
【００３３】
【発明の効果】
以上のように本発明によれば、階調データの階調数で画像表示の１フレーム期間を分割した時点のいずれかで画素の表示と非表示とを切換え、複数回に分けて表示と非表示とを行うようにするので、表示と非表示とが時間軸方向でかたまるのを避けて、フリッカを低減することができる。
【００３４】
また、フレーム期間の階調数での分割時点を表すクロック信号の計数値の最上位ビットを他のビットと入れ換えて階調データと比較するので、階調データと比較する入れ換えた計数値は時間軸方向での変化が大きくなり、時間軸方向に表示期間あるいは非表示期間がかたまるのを避けることができる。
【００３５】
また本発明によれば、計数値の最上位ビットと最下位ビットとを順に入れ換えて階調データと比較するので、クロック信号の計数毎に入れ換えた計数値の変化が大きくなり、表示と非表示との切換の入れ換えの可能性を高めることができる。
【００３６】
また本発明によれば、発光ダイオードによるマトリクス表示での階調データの転送速度を高速にしないでもフリッカを低減することができる。
【００３７】
さらに本発明によれば、カウンタの計数値を最上位ビットから最下位ビットまでを順に入れ換えた状態で比較器で階調データと比較し、比較器の出力で表示を行うか行わないかを切換えるので、表示を行う期間や表示を行わない期間が時間軸方向にかたまることなく、フリッカを低減させることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態の概略的な電気的構成を示すブロック図である。
【図２】図１の実施形態での表示と非表示とのタイミングを示す波形図である。
【図３】本発明の実施の他の形態のＬＥＤ表示装置２０の概略的な構成を示すブロック図である。
【図４】本発明の実施のさらに他の形態のドットマトリクスユニット３０の概略的な電気的構成を示すブロック図である。
【図５】図４のドットマトリクスユニット３０を複数個接続した状態を示す簡略化したブロック図である。
【図６】従来からの階調表示を行うための基本的な構成を示すブロック図である。
【図７】図６の構成で行われる階調表示の波形図である。
【符号の説明】
１０階調表示用制御装置
１１フレームカウンタ
１２階調データラッチ
１３比較器
１４クロック発生器
１５ドライバ
１６ＬＥＤ
２０ＬＥＤ表示装置
２１ドライバ部
２２シフトレジスタ
２７ＬＥＤ
３０ドットマトリクスユニット
３１ＬＥＤマトリクス
３２，３３シフトレジスタおよびドライバ

Claims

画像表示のフレーム期間毎に、画素を表示する時間的割合を、画素毎に階調データに応じて変化させる階調表示用制御方法において、
画像表示の１フレーム期間を階調数で分割し、
１フレーム期間の階調数での分割時点を表すクロック信号を計数し、
計数値を、階調数を２進数で表すビット数と同数のビット数を用いる２進数で表現し、
計数値の２進数表現を、最上位ビットと他のビットとを入れ換えて表現し、
計数値の入れ換え表現と階調データとを比較して、計数値の入れ換え表現値が階調データよりも小さい条件で画素を表示し、他の条件で画素を非表示にすることによって、
各画素を表示する階調データが２以上で、かつ最大値よりも２以上小さい値であるとき、各画素の表示と非表示とを１フレーム期間内で複数回繰返し、かつ表示と非表示との切換えを、１フレーム期間が階調数で分割される時点のいずれかで行うように制御することを特徴とする階調表示用制御方法。
前記計数値の２進数表現の入れ換えは、元の最上位ビットから最下位ビットまでを順に、最下位ビットから最上位ビットとなるように行うことを特徴とする請求項１記載の階調表示用制御方法。
前記各画素は、マトリクス状に配置される発光ダイオードで表示されることを特徴とする請求項１または２記載の階調表示用制御方法。
表示装置を階調表示させるための階調表示用制御装置であって、
画像表示のフレーム期間を、階調数で分割した周期でクロック信号を発生するクロック発生回路と、
クロック発生回路からの信号を計数し、計数値を２進数で出力するカウンタと、
カウンタの計数値を、最上位ビットから最下位ビットまでを順に入れ換えて入力し、２進数で表現される階調データと比較する比較器と、
比較器からの出力に応答して、ビットを入れ換えた計数値が階調データよりも小さい条件で表示を行い、他の条件では表示を行わないように制御する制御回路とを含むことを特徴とする階調表示用制御装置。