JP2011154086A - 表示装置、及び、表示装置の駆動方法 - Google Patents
表示装置、及び、表示装置の駆動方法 Download PDFInfo
- Publication number
- JP2011154086A JP2011154086A JP2010014132A JP2010014132A JP2011154086A JP 2011154086 A JP2011154086 A JP 2011154086A JP 2010014132 A JP2010014132 A JP 2010014132A JP 2010014132 A JP2010014132 A JP 2010014132A JP 2011154086 A JP2011154086 A JP 2011154086A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- period
- voltage
- data line
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 102
- 230000008569 process Effects 0.000 claims description 49
- 239000003990 capacitor Substances 0.000 claims description 24
- 239000011159 matrix material Substances 0.000 claims description 11
- 230000005669 field effect Effects 0.000 claims description 4
- 238000013459 approach Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 43
- 230000008859 change Effects 0.000 description 19
- 238000012937 correction Methods 0.000 description 15
- 239000011229 interlayer Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 12
- 238000005401 electroluminescence Methods 0.000 description 9
- 239000000758 substrate Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000005525 hole transport Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 238000004020 luminiscence type Methods 0.000 description 4
- 230000001902 propagating effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000005355 lead glass Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- -1 polyethylene Polymers 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- KKEYFWRCBNTPAC-UHFFFAOYSA-L terephthalate(2-) Chemical compound [O-]C(=O)C1=CC=C(C([O-])=O)C=C1 KKEYFWRCBNTPAC-UHFFFAOYSA-L 0.000 description 1
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】データ線に沿う方向のシェーディングを軽減することができる表示装置を提供する。
【解決手段】データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間が短くなると共に映像信号を供給する期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給し、給電線から駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加した状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とを印加する書込み処理を行う。
【選択図】 図4
【解決手段】データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間が短くなると共に映像信号を供給する期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給し、給電線から駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加した状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とを印加する書込み処理を行う。
【選択図】 図4
Description
本発明は、表示装置及び表示装置の駆動方法に関する。より詳しくは、駆動回路及び電流駆動型の発光部を有する表示素子を備えた表示装置と、係る表示装置の駆動方法とに関する。
電流駆動型の発光部を有する表示素子、及び、係る表示素子を備えた表示装置が周知である。例えば、有機材料のエレクトロルミネッセンス(Electroluminescence)を利用した有機エレクトロルミネッセンス発光部を備えた表示素子は、低電圧直流駆動による高輝度発光が可能な表示素子として注目されている。
液晶表示装置と同様に、電流駆動型の発光部を有する表示素子を備えた表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、構造が複雑になるといった欠点はあるが、画像の輝度を高いものとすることができる等の利点を有する。アクティブマトリクス方式により駆動される電流駆動型の発光部を有する表示素子にあっては、発光部に加えて、発光部を駆動するための駆動回路を備えている。
特開2008−233652号公報(特許文献1)の図2には、発光素子(発光部)ELと、サンプリング用トランジスタ(書込みトランジスタ)T1と、駆動用トランジスタ(駆動トランジスタ)T2と、保持容量(容量部)C1とから構成されている画素回路2が開示されており、また、図1には、走査線WSと、信号線(データ線)SLと、画素回路2とを備えた表示装置が開示されている。
特許文献1には、駆動用トランジスタT2の移動度μのばらつきが発光素子ELに流れるドレイン電流Idsに与える影響を補正するために、書き込み期間において駆動用トランジスタT2のソースの電位を上昇させることが開示されている。具体的には、駆動用トランジスタT2のドレイン側に電源電圧Vccを印加した状態で、駆動用トランジスタT2のゲートに導通状態のサンプリング用トランジスタT1を介して信号線SLから信号電位(映像信号)Vsigを駆動用トランジスタT2のゲートに印加し、駆動用トランジスタT2のソースの電位をΔV上昇させることが開示されている(特許文献1の段落番号0027、図3等)。
更に、特許文献1には、制御信号の波形の鈍りによって走査線WSに沿って書き込み期間の終期にずれが生ずることによって、上述した駆動用トランジスタT2のソースの電位の上昇分ΔVに差が生じ、走査線WSの方向に沿ったシェーディングが発生することが開示されている(特許文献1の段落番号0032、図12)。そして、制御信号の波形の鈍りによる書き込み期間の終期のずれを補償するように、各信号線SL毎に信号電位Vsigを供給するタイミングを調整することが開示されている(特許文献1の段落番号0033乃至0036、図13等)。
また、特開2009−8874号公報(特許文献2)にも、特許文献1の画素回路2に相当する画素3と、走査線SCNと、信号線(データ線)SIGと、画素3とを備えた表示装置が開示されている(特許文献2の段落番号0005、図5等)。そして、特許文献1と同様に、駆動トランジスタTR2のドレインに電源電圧Vccを印加した状態で、駆動トランジスタTR2のゲートに階調電圧(映像信号)Vsigを印加し、駆動トランジスタTR2のソース電圧を上昇させることが開示されている(特許文献2の段落番号0017、図6等)。
そして、特許文献2には、単に階調電圧Vsigを印加して一定期間の書込みを行う場合、階調電圧Vsigに応じて駆動トランジスタTR2のソース電圧の上昇に過不足が発生することが開示されており、この問題を解決する方法として、書込みにおいて信号線SIGに所定の中間電圧Vofs2と、階調電圧Vsigとを印加することが開示されている(特許文献2の段落番号0019乃至0025等)。
更に、特許文献2にも、走査線SCNを伝播する書込み信号WSの波形が鈍ることによって走査線SCNの入力端から遠ざかるに従って書込みを行う期間が短くなり、画面横方向(走査線SCNに沿う方向)にシェーディングが発生することが開示されており、この問題を解決するために、走査線SCNの入力端から画素までの距離及び階調電圧Vsigに応じて信号線SIGに印加する中間電圧Vofs2を可変することが開示されている(特許文献2の段落番号0026、0030、図1等)。
表示装置にあっては、データ線を伝播する映像信号等の波形はデータ線を伝播する長さに応じて鈍る。これに起因してデータ線に沿う方向にシェーディングが発生する場合がある。特許文献1及び特許文献2に示す表示装置にあっては、走査線に沿う方向のシェーディングを軽減することができるが、データ線に沿う方向のシェーディングを軽減することはできない。
従って、本発明の目的は、データ線に沿う方向のシェーディングを軽減することができる表示装置及び表示装置の駆動方法を提供することにある。
上記の目的を達成するための本発明の表示装置、あるいは、上記の目的を達成するための本発明の表示装置の駆動方法に用いられる表示装置は、
第1の方向にN個、第1の方向とは異なる第2の方向にM個、合計N×M個の、2次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
第1の方向に延びるM本の走査線、
第2の方向に延びるN本のデータ線、並びに、
第1の方向に延びるM本の給電線、
を備えており、
駆動回路は、電界効果トランジスタから成る駆動トランジスタ及び書込みトランジスタを含んでおり、
書込みトランジスタにあっては、一方のソース/ドレイン領域はデータ線に接続されており、ゲート電極は走査線に接続されており、
駆動トランジスタにあっては、一方のソース/ドレイン領域は給電線に接続されており、ゲート電極は書込みトランジスタの他方のソース/ドレイン領域に接続されており、他方のソース/ドレイン領域は発光部に接続されている表示装置に関する。
第1の方向にN個、第1の方向とは異なる第2の方向にM個、合計N×M個の、2次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
第1の方向に延びるM本の走査線、
第2の方向に延びるN本のデータ線、並びに、
第1の方向に延びるM本の給電線、
を備えており、
駆動回路は、電界効果トランジスタから成る駆動トランジスタ及び書込みトランジスタを含んでおり、
書込みトランジスタにあっては、一方のソース/ドレイン領域はデータ線に接続されており、ゲート電極は走査線に接続されており、
駆動トランジスタにあっては、一方のソース/ドレイン領域は給電線に接続されており、ゲート電極は書込みトランジスタの他方のソース/ドレイン領域に接続されており、他方のソース/ドレイン領域は発光部に接続されている表示装置に関する。
そして、上記の目的を達成するための本発明の表示装置の駆動方法は、
データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間が短くなると共に映像信号を供給する期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給し、
給電線から駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加した状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とを印加する書込み処理を行う表示装置の駆動方法である。
データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間が短くなると共に映像信号を供給する期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給し、
給電線から駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加した状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とを印加する書込み処理を行う表示装置の駆動方法である。
また、上記の目的を達成するための本発明の表示装置は、
データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間が短くなると共に映像信号を供給する期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給する信号出力回路を更に備えており、
給電線から駆動電圧が駆動トランジスタの一方のソース/ドレイン領域に印加された状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とが印加される表示装置である。
データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間が短くなると共に映像信号を供給する期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給する信号出力回路を更に備えており、
給電線から駆動電圧が駆動トランジスタの一方のソース/ドレイン領域に印加された状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とが印加される表示装置である。
本発明の表示装置の駆動方法にあっては、データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間が短くなると共に映像信号を供給する期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給する。これにより、書込み処理における駆動トランジスタの他方のソース/ドレイン領域の電位の変化量が調整され、データ線に沿う方向のシェーディングを軽減することができる。本発明の表示装置にあっては、上述した信号出力回路を備えているので、給電線から駆動電圧が駆動トランジスタの一方のソース/ドレイン領域に印加された状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とが印加される際に、駆動トランジスタの他方のソース/ドレイン領域の電位の変化量が調整され、データ線に沿う方向のシェーディングが軽減される。
以下、図面を参照して、実施例に基づき本発明を説明するが、本発明は実施例に限定されるものではなく、実施例における種々の数値や材料は例示である。尚、説明は、以下の順序で行う。
1.本発明の表示装置、及び、本発明の表示装置の駆動方法、全般に関する説明
2.実施例1
1.本発明の表示装置、及び、本発明の表示装置の駆動方法、全般に関する説明
2.実施例1
[本発明の表示装置、及び、本発明の表示装置の駆動方法、全般に関する説明]
本発明の表示装置の駆動方法にあっては、データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間(以下、単に、中間電圧期間と略称する場合がある)が短くなると共に映像信号を供給する期間(以下、単に、映像信号期間と略称する場合がある)が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給する。データ線の一端から表示素子に至る部分のデータ線の長さに応じて、中間電圧期間と映像信号期間の長さをどのように変化させるかは、表示装置の構成等に応じて適宜設定すればよい。例えば、データ線の一端から表示素子に至る部分のデータ線の長さに応じて中間電圧期間と映像信号期間との長さを線形に変化させる構成とすることができる。また、本発明の表示装置において、データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において中間電圧期間が短くなると共に映像信号期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給する信号出力回路においても、上述したと同様の構成とすることができる。
本発明の表示装置の駆動方法にあっては、データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間(以下、単に、中間電圧期間と略称する場合がある)が短くなると共に映像信号を供給する期間(以下、単に、映像信号期間と略称する場合がある)が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給する。データ線の一端から表示素子に至る部分のデータ線の長さに応じて、中間電圧期間と映像信号期間の長さをどのように変化させるかは、表示装置の構成等に応じて適宜設定すればよい。例えば、データ線の一端から表示素子に至る部分のデータ線の長さに応じて中間電圧期間と映像信号期間との長さを線形に変化させる構成とすることができる。また、本発明の表示装置において、データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において中間電圧期間が短くなると共に映像信号期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給する信号出力回路においても、上述したと同様の構成とすることができる。
本発明の表示装置の駆動方法にあっては、各水平走査期間において、データ線に中間電圧を供給する期間の始期からデータ線に映像信号を供給する期間の終期までの長さは一定である構成とすることができる。尚、中間電圧の供給が終了した後に直ちに映像信号が供給される構成であってもよいし、中間電圧の供給が終了した後に間隔を空けて映像信号が供給される構成であってもよい。更には、中間電圧と映像信号との間に他の電圧あるいは信号が供給されるといった構成であってもよい。また、本発明の表示装置における信号出力回路においても、上述したと同様の構成とすることができる。
上述した好ましい構成を含む本発明の表示装置の駆動方法にあっては、書込み処理において、駆動トランジスタのゲート電極に中間電圧と映像信号とを印加するときに駆動トランジスタに電流が流れることによって、駆動トランジスタの他方のソース/ドレイン領域の電位が変化する構成とすることができる。また、本発明の表示装置において、給電線から駆動電圧が駆動トランジスタの一方のソース/ドレイン領域に印加された状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とが印加される際にも、上述したと同様に駆動トランジスタの他方のソース/ドレイン領域の電位が変化する構成とすることができる。
本発明の表示装置、及び、本発明の表示装置の駆動方法に用いられる表示装置(以下、これらを単に、本発明の表示装置と呼ぶ場合がある)において、中間電圧の値は、表示装置の設計に応じて適宜決定すればよい。例えば、中間電圧の値を映像信号の最大値と最小値の間の所定の一定値とする構成にあっては、書込み処理において、映像信号の値が低いときには駆動トランジスタの他方のソース/ドレイン領域の電位変化を速め、映像信号の値が高いときには駆動トランジスタの他方のソース/ドレイン領域の電位変化を遅くすることができる。これにより、書込み処理における駆動トランジスタの一方のソース/ドレイン領域の電位変化の程度を調整することができる。
あるいは又、中間電圧の値を映像信号の値に応じて設定する構成とすることもできる。例えば、白表示のときの映像信号に対して好適な中間電圧の値と、黒表示のときの映像信号に対して好適な中間電圧の値とが大きく異なるといった場合には、映像信号の値に基づいて中間電圧の値を設定するといった構成とすることができる。映像信号の値と中間電圧の値とを格納したテーブル等を参照して中間電圧の値を設定する構成や、映像信号の値を引数とする関数に基づいて中間電圧の値を設定する構成を例示することができる。
本発明の表示装置において、例えば、駆動トランジスタの一方のソース/ドレイン領域は、給電線に直接接続されていてもよいし、他のトランジスタ等の回路素子を介して接続されていてもよい。駆動回路における他の接続部分においても同様である。換言すれば、駆動回路は、駆動トランジスタ、書込みトランジスタの他に、更に他のトランジスタ等の回路素子を含んでいてもよい。
以上に説明した各種の好ましい構成を含む本発明の表示装置にあっては、駆動回路は、駆動トランジスタの他方のソース/ドレイン領域に接続された一方の電極と、駆動トランジスタのゲート電極に接続された他方の電極とを有する容量部を更に含んでいる構成とすることができる。そして、以上に説明した各種の好ましい構成を含む本発明の表示装置の駆動方法にあっては、書込み処理を行なった後、走査線からの走査信号が終了して書込みトランジスタが非導通状態となることによって、書込み処理によって容量部に保持された電圧の値に応じて、駆動トランジスタを介して電流が発光部に流れて発光部が発光する構成とすることができる。
以上に説明した各種の好ましい構成を含む本発明の表示装置の駆動方法にあっては、各水平走査期間において、中間電圧に先行して所定の基準電圧をデータ線の一端に供給し、書込み処理の前に、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介してデータ線から駆動トランジスタのゲート電極に基準電圧を印加した状態で、給電線から駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加し、以て、駆動トランジスタの他方のソース/ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行う構成とすることができる。閾値電圧キャンセル処理を行う回数は、表示装置の設計に応じて適宜設定すればよい。1水平走査期間において閾値電圧キャンセル処理を行う構成であってもよいし、複数の水平走査期間において閾値電圧キャンセル処理を行う構成であってもよい。
閾値電圧キャンセル処理によって、駆動トランジスタの他方のソース/ドレイン領域の電位が基準電圧から駆動トランジスタの閾値電圧を減じた電位に達すると、駆動トランジスタは非導通状態となる。一方、駆動トランジスタの他方のソース/ドレイン領域の電位が基準電圧から駆動トランジスタの閾値電圧を減じた電位に達しない場合には、駆動トランジスタは非導通状態とはならない。閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタが非導通状態となることは要しない。
上述した閾値電圧キャンセル処理を行う本発明の表示装置の駆動方法にあっては、閾値電圧キャンセル処理の前に、基準電圧との差が駆動トランジスタの閾値電圧を超える初期化電圧を給電線から駆動トランジスタの一方のソース/ドレイン領域に印加し、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介してデータ線から駆動トランジスタのゲート電極に基準電圧を印加し、以て、駆動トランジスタのゲート電極の電位と駆動トランジスタの他方のソース/ドレイン領域の電位とを初期化する構成とすることができる。
以上に説明した各種の好ましい構成を含む本発明の表示装置及び本発明の表示装置の駆動方法(以下、これらを総称して、単に、本発明と呼ぶ場合がある)にあっては、表示装置は、所謂モノクロ表示の構成であってもよいし、カラー表示の構成であってもよい。例えば、1つの画素は複数の副画素から成る構成、具体的には、1つの画素は、赤色発光副画素、緑色発光副画素、青色発光副画素の3つの副画素から構成されている、カラー表示の構成とすることができる。更には、これらの3種の副画素に更に1種類あるいは複数種類の副画素を加えた1組(例えば、輝度向上のために白色光を発光する副画素を加えた1組、色再現範囲を拡大するために補色を発光する副画素を加えた1組、色再現範囲を拡大するためにイエローを発光する副画素を加えた1組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた1組)から構成することもできる。
電流駆動型の発光部として、有機エレクトロルミネッセンス発光部、無機エレクトロルミネッセンス発光部、LED発光部、半導体レーザ発光部等を挙げることができる。これらの発光部は、周知の材料や方法を用いて構成することができる。カラー表示の平面表示装置を構成する観点からは、中でも、発光部は有機エレクトロルミネッセンス発光部から成る構成が好ましい。有機エレクトロルミネッセンス発光部は、所謂上面発光型であってもよいし、下面発光型であってもよい。
表示装置の画素(ピクセル)の値として、VGA(640,480)、S−VGA(800,600)、XGA(1024,768)、APRC(1152,900)、S−XGA(1280,1024)、U−XGA(1600,1200)、HD−TV(1920,1080)、Q−XGA(2048,1536)の他、(1920,1035)、(720,480)、(1280,960)等、画像表示用解像度の幾つかを例示することができるが、これらの値に限定するものではない。
表示装置にあっては、走査線、データ線、給電線等の各種の配線、発光部の構成や構造は、周知の構成や構造とすることができる。例えば、発光部を有機エレクトロルミネッセンス発光部から構成する場合には、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。信号出力回路、後述する電源部及び走査回路等の各種の回路は、周知の回路素子等を用いて構成することができる。
駆動回路を構成するトランジスタとして、nチャネル型の薄膜トランジスタ(TFT)を挙げることができる。駆動回路を構成するトランジスタは、エンハンスメント型であってもよいし、デプレッション型であってもよい。nチャネル型のトランジスタにあってはLDD構造(Lightly Doped Drain構造)が形成されていてもよい。場合によっては、LDD構造は非対称に形成されていてもよい。例えば、駆動トランジスタに大きな電流が流れるのは表示素子の発光時であるので、発光時においてドレイン領域側となる一方のソース/ドレイン領域側にのみLDD構造を形成した構成とすることもできる。尚、例えば、pチャネル型の薄膜トランジスタを用いてもよい。
駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層から構成することができる。駆動回路を構成する上述したトランジスタ及び容量部は、或る平面内に形成され(例えば、支持体上に形成され)、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース/ドレイン領域は、発光部(より具体的には、発光部に備えられたアノード電極等)に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
支持体や後述する基板の構成材料として、高歪点ガラス、ソーダガラス(Na2O・CaO・SiO2)、硼珪酸ガラス(Na2O・B2O3・SiO2)、フォルステライト(2MgO・SiO2)、鉛ガラス(Na2O・PbO・SiO2)等のガラス材料の他、可撓性を有する高分子材料、例えば、ポリエーテルスルホン(PES)やポリイミド、ポリカーボネート(PC)、ポリエチレンテレフタレート(PET)に例示される高分子材料を例示することができる。尚、支持体や基板の表面に各種のコーティングが施されていてもよい。支持体と基板の構成材料は、同じであってもよいし異なっていてもよい。可撓性を有するプラスチック材料から成る支持体及び基板を用いれば、可撓性を有する表示装置を構成することができる。
1つのトランジスタの有する2つのソース/ドレイン領域において、「一方のソース/ドレイン領域」という用語を、電源側に接続されたソース/ドレイン領域といった意味において使用する場合がある。また、トランジスタが導通状態にあるとは、ソース/ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース/ドレイン領域から他方のソース/ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタが非導通状態にあるとは、ソース/ドレイン領域間にチャネルが形成されていない状態を意味する。また、ソース/ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料(導電性高分子)から成る層から構成することができる。
以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ(時間長)は模式的なものであり、各期間の時間長の割合を示すものではない。縦軸においても同様である。また、タイミングチャートにおける波形の形状も模式的なものである。
実施例1は、本発明の表示装置の駆動方法及び表示装置に関する。
実施例1の表示装置の概念図を図1に示し、駆動回路11を含む表示素子10の等価回路図を図2に示す。図1に示すように、実施例1の表示装置は、第1の方向(図においてX方向、以下、行方向と呼ぶ場合がある)にN個、第1の方向とは異なる第2の方向(図においてY方向、以下、列方向と呼ぶ場合がある)にM個、合計N×M個の、2次元マトリクス状に配列され、それぞれが駆動回路11及び電流駆動型の発光部ELPを有する表示素子10を備えている。尚、図1においては、3列の表示素子10を図示しているが、これは、あくまでも例示に過ぎない。
表示装置は、第1の方向に延びるM本の走査線SCL、第2の方向に延びるN本のデータ線DTL、並びに、第1の方向に延びるM本の給電線PS1を備えている。走査線SCLは、走査回路101に接続されており、給電線PS1は、電源部100に接続されている。そして、データ線DTLの一端(図1においては+Y方向側の端部)は、信号出力回路102に接続されている。後述するように、信号出力回路102は、各水平走査期間において、所定の中間電圧VMidと、映像信号VSigとを、データ線DTLの一端に順次供給する。
表示素子10の行数はMであり、各行を構成する表示素子10の数はNである。第m行目(但し、m=1,2・・・,M)の表示素子10は、第m番目の走査線SCLm、及び、第m番目の給電線PS1mに接続されており、1つの表示素子行DLmを構成する。また、第n列目(但し、n=1,2・・・,N)の表示素子10は、第n番目のデータ線DTLnに接続されている。
図2に示すように、駆動回路11は、電界効果トランジスタから成る駆動トランジスタTRD及び書込みトランジスタTRWを含んでいる。表示素子10は、駆動回路11と、この駆動回路11に接続された発光部ELPとが積層された構造を有する。発光部ELPは有機エレクトロルミネッセンス発光部から成る。駆動トランジスタTRDはnチャネル型のTFTから成る。また、書込みトランジスタTRWもnチャネル型のTFTから成る。尚、例えば書込みトランジスタTRWがpチャネル型のTFTから成る構成とすることもできる。また、駆動回路11は、更に別のトランジスタを備えていてもよい。
書込みトランジスタTRWにあっては、一方のソース/ドレイン領域はデータ線DTLに接続されており、ゲート電極は走査線SCLに接続されている。駆動トランジスタTRDにあっては、一方のソース/ドレイン領域は給電線PS1に接続されており、ゲート電極は書込みトランジスタTRWの他方のソース/ドレイン領域に接続されており、他方のソース/ドレイン領域は発光部ELPに接続されている。より具体的には、駆動トランジスタTRDの他方のソース/ドレイン領域は、発光部ELPの一端を構成するアノード電極に接続されている。
駆動回路11は、駆動トランジスタTRDの他方のソース/ドレイン領域に接続された一方の電極と、駆動トランジスタTRDのゲート電極に接続された他方の電極とを有する容量部C1を更に含んでいる。
上述したように、駆動トランジスタTRDのゲート電極は、書込みトランジスタTRWの他方のソース/ドレイン領域と容量部C1の他方の電極とが接続されており、第1ノードND1を構成する。また、駆動トランジスタTRDの他方のソース/ドレイン領域は、容量部C1の一方の電極と発光部ELPのアノード電極とが接続されており、第2ノードND2を構成する。
発光部ELPの他端を構成するカソード電極は、第2の給電線PS2に接続されている。第2の給電線PS2は、全ての表示素子10において共通である。尚、図1においては、給電線PS2の図示を省略した。
発光部ELPのカソード電極には、第2の給電線PS2から、後述する所定の電圧VCatが印加される。発光部ELPの容量を符号CELで表す。また、発光部ELPの発光に必要とされる閾値電圧をVth-ELとする。即ち、発光部ELPのアノード電極とカソード電極との間にVth-EL以上の電圧が印加されると、発光部ELPは発光する。
発光部ELPは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、及び、カソード電極等から成る周知の構成や構造を有する。電源部100、走査回路101、走査線SCL、データ線DTL、給電線PS1、及び、第2の給電線PS2の構成や構造は、周知の構成や構造とすることができる。
ここで、駆動トランジスタTRDは、表示素子10の発光状態においては、飽和領域で動作するように電圧設定されており、以下の式(1)に従ってドレイン電流Idsを流すように駆動される。表示素子10の発光状態においては、駆動トランジスタTRDの一方のソース/ドレイン領域はドレイン領域として働き、他方のソース/ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタTRDの一方のソース/ドレイン領域を単にドレイン領域と呼び、他方のソース/ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ :実効的な移動度
L :チャネル長
W :チャネル幅
Vgs:ゲート電極とソース領域との間の電位差
Vth:閾値電圧
Cox:(ゲート絶縁層の比誘電率)×(真空の誘電率)/(ゲート絶縁層の厚さ)
k≡(1/2)・(W/L)・Cox
とする。
μ :実効的な移動度
L :チャネル長
W :チャネル幅
Vgs:ゲート電極とソース領域との間の電位差
Vth:閾値電圧
Cox:(ゲート絶縁層の比誘電率)×(真空の誘電率)/(ゲート絶縁層の厚さ)
k≡(1/2)・(W/L)・Cox
とする。
Ids=k・μ・(Vgs−Vth)2 (1)
このドレイン電流Idsが発光部ELPを流れることで、表示素子10の発光部ELPが発光する。更には、このドレイン電流Idsの値の大小によって、表示素子10の発光部ELPにおける発光状態(輝度)が制御される。
書込みトランジスタTRWの導通状態/非導通状態は、書込みトランジスタTRWのゲート電極に接続された走査線SCLからの走査信号、具体的には、走査回路101からの走査信号によって制御される。
書込みトランジスタTRWの一方のソース/ドレイン領域には、データ線DTLから、信号出力回路102の動作に基づいて種々の電圧や信号が印加される。具体的には、信号出力回路102から、後述する中間電圧VMidと、発光部ELPにおける輝度を制御するための映像信号(駆動信号、輝度信号)VSigとが供給される。実施例1においては、中間電圧VMidは映像信号VSigの最小値と最大値との間の値の一定値の電圧に設定した。尚、実施例1にあっては、更に、中間電圧VMidに先行して後述する所定の基準電圧VOfsが供給される。
図2に示すように、信号出力回路102は、基準電圧VOfsを生成する基準電圧生成部102A、中間電圧VMidを生成する中間電圧生成部102B、及び、映像信号VSigを生成する映像信号生成部102Cを備えている。信号出力回路102は、更に、基準電圧生成部102A、中間電圧生成部102B及び映像信号生成部102Cをデータ線DTLに接続するための3つのスイッチSW1,SW2,SW3を有する信号切替部102Dを備えている。尚、信号切替部102Dはデータ線DTL毎に設けられているが、基準電圧生成部102A、中間電圧生成部102B及び映像信号生成部102Cは、図示せぬバッファ回路やラッチ回路を備えており、信号出力回路102においてそれぞれ1つずつ設けられている。尚、信号出力回路102の構成は例示であり、これに限るものではない。
図1に示すように、データ線DTLの一端から表示素子行DLmを構成する第m行目の表示素子10に至る部分のデータ線DTLの長さLYmは、基本的には表示素子10が属する行の値、即ちmの値に応じて長くなる。信号出力回路102は、例えば図示せぬテーブル等を参照して、水平走査期間において、図2に示す信号切替部102DにおけるスイッチSW2を導通状態から非導通状態に切り替え、且つ、スイッチSW3を非導通状態から導通状態に切り替えるタイミングを、mの値が大きくなるにつれて早めるように制御する。これにより、データ線DTLの一端から表示素子10に至る部分のデータ線DTLの長さが長くなる程、該表示素子10に対応する水平走査期間において中間電圧期間が短くなると共に映像信号期間が長くなるように、各水平走査期間において、中間電圧VMidと映像信号VSigとをデータ線DTLの一端に順次供給することができる。
実施例1にあっては、各水平走査期間において、データ線DTLに中間電圧VMidを供給する期間の始期からデータ線DTLに映像信号VSigを供給する期間の終期までの長さは一定である。また、各水平走査期間において、中間電圧VMidに先行して基準電圧VOfsをデータ線DTLの一端に供給する。基準電圧VOfsをデータ線DTLに供給する期間(以下、単に、基準電圧期間と略称する場合がある)の長さも一定である。即ち、各水平走査期間にあっては、図2に示す信号切替部102DにおけるスイッチSW1が先ず一定期間の間導通状態とされる(スイッチSW2,SW3は非導通状態)。その後、スイッチSW1が非導通状態とされ、スイッチSW2が導通状態とされた後、スイッチSW2を導通状態から非導通状態に切り替え、且つ、スイッチSW3を非導通状態から導通状態に切り替える。そして、スイッチSW2を導通状態から非導通状態に切り替え、スイッチSW3を非導通状態から導通状態に切り替えるタイミングを、mの値が大きくなるにつれて早める。
図3に表示装置の一部分の模式的な一部断面図を示す。駆動回路11を構成するトランジスタTRD,TRW及び容量部C1は支持体20上に形成され、発光部ELPは、例えば、層間絶縁層40を介して、駆動回路11を構成するトランジスタTRD,TRW及び容量部C1の上方に形成されている。また、駆動トランジスタTRDの他方のソース/ドレイン領域は、発光部ELPに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図3においては、駆動トランジスタTRDのみを図示する。その他のトランジスタは隠れて見えない。
より具体的には、駆動トランジスタTRDは、ゲート電極31、ゲート絶縁層32、半導体層33に設けられたソース/ドレイン領域35,35、及び、ソース/ドレイン領域35,35の間の半導体層33の部分が該当するチャネル形成領域34から構成されている。一方、容量部C1は、他方の電極36、ゲート絶縁層32の延在部から構成された誘電体層、及び、一方の電極37から成る。ゲート電極31、ゲート絶縁層32の一部、及び、容量部C1を構成する他方の電極36は、支持体20上に形成されている。駆動トランジスタTRDの一方のソース/ドレイン領域35は配線38(給電線PS1に対応する)に接続され、他方のソース/ドレイン領域35は一方の電極37に接続されている。駆動トランジスタTRD及び容量部C1等は、層間絶縁層40で覆われており、層間絶縁層40上に、アノード電極51、正孔輸送層、発光層、電子輸送層、及び、カソード電極53から成る発光部ELPが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を1層52で表した。発光部ELPが設けられていない層間絶縁層40の部分の上には、第2層間絶縁層54が設けられ、第2層間絶縁層54及びカソード電極53上には透明な基板21が配置されており、発光層にて発光した光は、基板21を通過して、外部に出射される。尚、一方の電極37とアノード電極51とは、層間絶縁層40に設けられたコンタクトホールによって接続されている。また、カソード電極53は、第2層間絶縁層54、層間絶縁層40に設けられたコンタクトホール56,55を介して、ゲート絶縁層32の延在部上に設けられた配線39(第2の給電線PS2に対応する)に接続されている。
図3等に示す表示装置の製造方法を説明する。先ず、支持体20上に、走査線SCL等の各種配線、容量部C1を構成する電極、半導体層から成るトランジスタ、層間絶縁層、コンタクトホール等を、周知の方法により適宜形成する。次いで、周知の方法により成膜及びパターニングを行い、マトリクス状に配列された発光部ELPを形成する。そして、上記工程を経た支持体20と基板21を対向させ周囲を封止した後、例えば外部の回路との結線を行い、表示装置を得ることができる。
実施例1の表示装置は、複数の表示素子10(例えば、N×M=1920×480)を備えている、カラー表示の表示装置である。各表示素子10は副画素を構成すると共に、複数の副画素から成る群によって1画素を構成し、行方向と列方向とに2次元マトリクス状に画素が配列されている。1画素は、走査線SCLの延びる方向に並んだ、赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、及び、青色を発光する青色発光副画素の3種類の副画素から構成されている。
次いで、実施例1の表示装置の駆動方法(以下、単に、実施例1の駆動方法と略称する)について説明する。表示装置は、(N/3)×M個の2次元マトリクス状に配列された画素から構成されている。表示フレームレートをFR(回/秒)とする。第m行目に配列された(N/3)個の画素(N個の副画素)のそれぞれを構成する表示素子10が同時に駆動される。換言すれば、第1の方向に沿って配されたN個の表示素子10にあっては、その発光/非発光のタイミングは、それらが属する行単位で制御される。表示装置を行単位で線順次走査するときの1行当たりの走査期間、より具体的には、1水平走査期間(所謂1H)は、(1/FR)×(1/M)秒未満である。
第m行、第n列目に位置する表示素子10を、以下、第(n,m)番目の表示素子10あるいは第(n,m)番目の副画素と呼ぶ。第m行目に配列された各表示素子10に対応する水平走査期間(以下、第m番目の水平走査期間Hmと呼ぶ場合がある)が終了するまでに、各種の処理(後述する閾値電圧キャンセル処理、書込み処理及び移動度補正処理)が行われる。尚、書込み処理及び移動度補正処理は、第m番目の水平走査期間Hm内に行われる。
以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。実施例1においては、中間電圧VMidは映像信号VSigの最小値と最大値との間の一定電圧であるとするが、これに限定されるものではない。
VSig :発光部ELPにおける輝度を制御するための映像信号
・・・1ボルト(黒表示)〜8ボルト(白表示)
VMid :中間電圧
・・・4.5ボルト
VOfs :駆動トランジスタTRDのゲート電極(第1ノードND1)に印加する基準電圧
・・・0ボルト
VCC-H :発光部ELPに電流を流すための駆動電圧
・・・20ボルト
VCC-L :駆動トランジスタTRDの他方のソース/ドレイン領域(第2ノードND2)の
電位を初期化するための初期化電圧
・・・−10ボルト
Vth :駆動トランジスタTRDの閾値電圧
・・・3ボルト
VCat :発光部ELPのカソード電極に印加される電圧
・・・0ボルト
Vth-EL:発光部ELPの閾値電圧
・・・3ボルト
・・・1ボルト(黒表示)〜8ボルト(白表示)
VMid :中間電圧
・・・4.5ボルト
VOfs :駆動トランジスタTRDのゲート電極(第1ノードND1)に印加する基準電圧
・・・0ボルト
VCC-H :発光部ELPに電流を流すための駆動電圧
・・・20ボルト
VCC-L :駆動トランジスタTRDの他方のソース/ドレイン領域(第2ノードND2)の
電位を初期化するための初期化電圧
・・・−10ボルト
Vth :駆動トランジスタTRDの閾値電圧
・・・3ボルト
VCat :発光部ELPのカソード電極に印加される電圧
・・・0ボルト
Vth-EL:発光部ELPの閾値電圧
・・・3ボルト
実施例1の駆動方法における表示素子10の動作を説明するためのタイミングチャートを模式的に図4に示す。また、中間電圧期間と映像信号期間との長さを共に一定とした参考例の駆動方法における表示素子10の動作を説明するためのタイミングチャートを模式的に図5に示す。図4及び図5は、第(n,m)番目の表示素子10の動作を説明するためのタイミングチャートである。実施例1の駆動方法における駆動回路11を構成する各トランジスタの導通状態/非導通状態等を模式的に図6の(A)乃至(F)、図7の(A)乃至(F)、並びに、図8の(A)及び(B)に示す。
図4に示すように、各水平走査期間において、信号出力回路102から、基準電圧VOfs、中間電圧VMid及び映像信号VSigをデータ線DTLの一端に順次供給する。より具体的には、現表示フレームにおける第m番目の水平走査期間Hmに対応して、データ線DTLには、基準電圧VOfsが印加され、次いで、基準電圧VOfsに替えて第(n,m)番目の副画素に対応する映像信号(便宜のため、VSig_mと表す。他の映像信号においても同様である。)が印加される。同様に、第(m+1)番目の水平走査期間Hm+1に対応して、データ線DTLには、基準電圧VOfsが印加され、次いで、基準電圧VOfsに替えて第(n,m+1)番目の副画素に対応する映像信号VSig_m+1が印加される。
上述したように、各水平走査期間において、中間電圧期間の始期から映像信号期間の終期までの長さは一定である。そして、図4にあっては、信号出力回路102は、データ線DTLの一端から表示素子10に至る部分のデータ線DTLの長さが長くなる程、該表示素子10に対応する水平走査期間において所定の中間電圧VMidを供給する期間が短くなると共に映像信号VSigを供給する期間が長くなるように、中間電圧VMid及び映像信号VSigを供給する。これに対し、図5に示す参考例の表示装置の駆動方法にあっては、各水平走査期間において中間電圧期間と映像信号期間の長さが一定となっている他は、図4に示す動作と同様である。
実施例1の駆動方法にあっては、図4に示す[期間−TP(2)7]において、電源部100の動作に基づき、給電線PS1から駆動電圧VCC-Hを駆動トランジスタTRDの一方のソース/ドレイン領域に印加した状態で、走査回路101の動作に基づき、走査線SCLからの走査信号に基づいて導通状態とされた書込みトランジスタTRWを介して、水平走査期間内にデータ線DTLから駆動トランジスタTRDのゲート電極に中間電圧VMidと映像信号VSigとを印加する書込み処理を行う。
説明の都合上、先ず、第m番目の水平走査期間Hmに包含される[期間−TP(2)5]乃至[期間−TP(2)7]の動作、及び、[期間−TP(2)8]の動作について説明する。図4に示す[期間−TP(2)-1]乃至[期間−TP(2)8]の動作全般の詳細については、後ほど、図6の(A)乃至図8の(B)を参照して説明する。
[期間−TP(2)5](図4、図7の(B)及び(C)参照)
図7の(B)及び(C)を参照して後ほど詳しく説明するが、信号出力回路102からデータ線DTLの一端に基準電圧VOfsが供給されている。駆動トランジスタTRDの他方のソース/ドレイン領域には、給電線PS1を介して、給電線PS1から駆動電圧VCC-Hが印加されている。[期間−TP(2)5]の終期において、走査線SCLからの走査信号に基づいて、書込みトランジスタTRWを導通状態から非導通状態とする。第2ノードND2の電位は(VOfs−Vth)である。即ち、駆動トランジスタTRDの閾値電圧Vth、及び、基準電圧VOfsのみに依存して、第2ノードND2の電位は決定される。
図7の(B)及び(C)を参照して後ほど詳しく説明するが、信号出力回路102からデータ線DTLの一端に基準電圧VOfsが供給されている。駆動トランジスタTRDの他方のソース/ドレイン領域には、給電線PS1を介して、給電線PS1から駆動電圧VCC-Hが印加されている。[期間−TP(2)5]の終期において、走査線SCLからの走査信号に基づいて、書込みトランジスタTRWを導通状態から非導通状態とする。第2ノードND2の電位は(VOfs−Vth)である。即ち、駆動トランジスタTRDの閾値電圧Vth、及び、基準電圧VOfsのみに依存して、第2ノードND2の電位は決定される。
[期間−TP(2)6](図4、図7の(D)参照)
書込みトランジスタTRWの非導通状態を維持した状態で、信号出力回路102からデータ線DTLの一端に基準電圧VOfsに替えて中間電圧VMidが供給される。[期間−TP(2)5]において駆動トランジスタTRDが非導通状態に達しているとすれば、実質上、第1ノードND1と第2ノードND2の電位は変化しない(実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる)。
書込みトランジスタTRWの非導通状態を維持した状態で、信号出力回路102からデータ線DTLの一端に基準電圧VOfsに替えて中間電圧VMidが供給される。[期間−TP(2)5]において駆動トランジスタTRDが非導通状態に達しているとすれば、実質上、第1ノードND1と第2ノードND2の電位は変化しない(実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる)。
[期間−TP(2)7](図4、図7の(E)及び(F)参照)
この[期間−TP(2)7]において、給電線PS1から駆動電圧VCC-Hを駆動トランジスタTRDの一方のソース/ドレイン領域に印加した状態で、走査線SCLからの走査信号に基づいて導通状態とされた書込みトランジスタTRWを介して、水平走査期間内にデータ線DTLから駆動トランジスタTRDのゲート電極に中間電圧VMidと映像信号VSig_mとを印加する書込み処理を行う。
この[期間−TP(2)7]において、給電線PS1から駆動電圧VCC-Hを駆動トランジスタTRDの一方のソース/ドレイン領域に印加した状態で、走査線SCLからの走査信号に基づいて導通状態とされた書込みトランジスタTRWを介して、水平走査期間内にデータ線DTLから駆動トランジスタTRDのゲート電極に中間電圧VMidと映像信号VSig_mとを印加する書込み処理を行う。
駆動トランジスタTRDの一方のソース/ドレイン領域に給電線PS1から駆動電圧VCC-Hを印加した状態で、駆動トランジスタTRDのゲート電極に中間電圧VMidが印加され、その後、中間電圧VMidに替えて映像信号VSig_mが印加される。このため、書込み処理において、駆動トランジスタTRDのゲート電極に中間電圧VMidと映像信号VSig_mとを印加するときに駆動トランジスタTRDに電流が流れる。そして、駆動トランジスタTRDの他方のソース/ドレイン領域の電位、即ち、第2ノードND2の電位が変化する。駆動トランジスタTRDの移動度μが大きくなる程、第2ノードND2の電位の変化量も大きくなる。
駆動トランジスタTRDのゲート電極に中間電圧VMidが印加されているときの第2ノードND2における電位の上昇量(電位補正値)をΔVMと表す。また、ゲート電極に映像信号VSigが印加されているときの第2ノードND2における電位の上昇量(電位補正値)をΔVSと表す。書込み処理後における第2ノードND2の電位は、(VOfs−Vth+ΔVM+ΔVS)となる。
[期間−TP(2)8](図4、図8の(A)及び(B)参照)
この[期間−TP(2)8]の始期において、走査線SCLからの走査信号が終了して書込みトランジスタTRWが非導通状態となることによって、書込み処理によって容量部C1に保持された電圧の値に応じて、駆動トランジスタTRDを介して電流が発光部ELPに流れて発光部ELPが発光する。
この[期間−TP(2)8]の始期において、走査線SCLからの走査信号が終了して書込みトランジスタTRWが非導通状態となることによって、書込み処理によって容量部C1に保持された電圧の値に応じて、駆動トランジスタTRDを介して電流が発光部ELPに流れて発光部ELPが発光する。
表示素子10にあっては、書込み処理によって容量部C1に、VSig_m−(VOfs−Vth+ΔVM+ΔVS)といった電圧が保持されている。この電圧は、駆動トランジスタTRDのゲート電極とソース領域との間の電位差Vgsに相当するので、駆動トランジスタTRDを介して後述する式(5)で与えられるドレイン電流が発光部ELPに流れて発光部ELPが発光する。
Ids=k・μ・(VSig_m−VOfs−ΔVM−ΔVS)2 (5)
従って、発光部ELPを流れる電流Idsは、基準電圧VOfsを0ボルトに設定したとした場合、発光部ELPにおける輝度を制御するための映像信号VSig_mの値から、駆動トランジスタTRDの移動度μに起因した電位補正値ΔVM,ΔVSの値を減じた値の2乗に比例する。云い換えれば、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧Vth-EL、及び、駆動トランジスタTRDの閾値電圧Vthには依存しない。即ち、発光部ELPの発光量(輝度)は、発光部ELPの閾値電圧Vth-ELの影響、及び、駆動トランジスタTRDの閾値電圧Vthの影響を受けない。そして、第(n,m)番目を構成する表示素子10の輝度は、係る電流Idsに対応した値である。
しかも、移動度μの大きな駆動トランジスタTRDほど電位補正値ΔVM,ΔVSが大きくなる。従って、式(5)において、移動度μの値が大きくとも、(VSig_m−VOfs−ΔVM−ΔVS)2の値が小さくなる結果、駆動トランジスタTRDの移動度μのばらつき(更には、kのばらつき)に起因するドレイン電流Idsのばらつきを補正することができる。これにより、移動度μのばらつき(更には、kのばらつき)に起因する発光部ELPの輝度のばらつきを補正することができる。
ここで、第n列目の表示素子10における、第(n,1)番目及び第(n,m)番目の表示素子10に伝搬するデータ線DTLの信号波形について考察する。
図9は、図5に示す参考例における動作において、全ての表示素子10に一定の値の中間電圧VMid及び映像信号VSigを供給し、例えば白表示を行うとしたときの第n列目の表示素子10に印加される走査線SCLの信号波形と、第(n,1)番目及び第(n,m)番目の表示素子10に印加されるデータ線DTLの信号波形との関係を説明するための図である。
一方、図10は、図4に示す実施例1における動作において、全ての表示素子10に一定の値の中間電圧VMid及び映像信号VSigを供給し、例えば白表示を行うとしたときの第n列目の表示素子10に印加される走査線SCLの信号波形と、第(n,1)番目及び第(n,m)番目の表示素子10に印加されるデータ線DTLの信号波形との関係を説明するための図である。
第n列目の表示素子10にあっては、走査回路101側の走査線SCLの一端から表示素子10に至る部分の走査線SCLの長さは同じである。従って、第n列目の表示素子10に対応する走査線SCLの信号波形の形状は、基本的には、行の値mに係わらず、第n列目を構成する各表示素子10に対応する各水平走査期間において同様の形状となる。
一方、第n列目の表示素子10において、第(n,1)番目及び第(n,m)番目の表示素子10に伝搬するデータ線DTLの信号波形の鈍りにあっては、第1行目において最も少なく、mの値が大きくなる程大きくなるといった関係にある。
従って、図9に示すように、第(n,m)番目の表示素子10にあっては、[期間−TP(2)7]において、中間電圧VMidから映像信号VSig_mに切り替わる際に、信号波形の鈍りによって映像信号VSig_mに満たない信号が書込み処理において印加される期間がある。これにより、上述した電位補正値ΔVM,ΔVSのうち、主にΔVSの値が変化する。表示素子10を構成する駆動トランジスタTRDの移動度μのばらつきにもよるが、通常、ΔVSの値は第(n,1)番目の表示素子10において最も大きく、第(n,M)番目の表示素子10において最も小さくなる。
そして、上述した式(5)から明らかなように、ΔVSの値が小さくなると、ドレイン電流Idsの値は増加するので、発光部ELPの輝度は高くなる。これにより、データ線DTLの一端から離れる程表示素子10は明るくなるといった現象が生じ、データ線DTLの延びる方法にシェーディングが発生する。
これに対し、実施例1にあっては、データ線DTLの一端から表示素子10に至る部分のデータ線DTLの長さが長くなる程、該表示素子10に対応する水平走査期間において所定の中間電圧VMidを供給する期間が短くなると共に映像信号VSig_mを供給する期間が長くなるように、各水平走査期間において、中間電圧VMidと映像信号VSig_mとをデータ線DTLの一端に順次供給する。
従って、図10から明らかなように、第(n,1)番目の表示素子10に中間電圧VMidが印加されている期間に対応する期間において、第(n,m)番目の表示素子10には中間電圧VMidと、中間電圧VMidを超える信号が期間Δtmの間印加される。この期間Δtmの長さは、mの値に応じて長くなる。そして、第(n,1)番目の表示素子10に映像信号VSig_1が印加されている期間に対応する期間において、信号波形の鈍りによって映像信号VSig_mに満たない信号が書込み処理において印加される期間は短くなる。これにより、上述した電位補正値ΔVM,ΔVSはともに増加し、ドレイン電流Idsの値は減少する。これは、データ線DTLの一端から離れる程表示素子10は明るくなるといった現象を打ち消すように作用するので、データ線DTLの延びる方法に発生するシェーディングが軽減される。
上述した例では、例えば白表示を行うとして説明した。例えば黒表示を行う場合であっても、上述したと同様にデータ線DTLの延びる方法に発生するシェーディングが軽減される。
図11は、図5に示す参考例における動作において、全ての表示素子10に一定の値の中間電圧VMid及び映像信号VSigを供給して、例えば黒表示を行うとしたときの第n列目の表示素子10に印加される走査線SCLの信号波形と、第(n,1)番目及び第(n,m)番目の表示素子10に印加されるデータ線DTLの信号波形との関係を説明するための図である。
一方、図12は、図4に示す実施例1における動作において、全ての表示素子10に一定の値の中間電圧VMid及び映像信号VSigを供給して、例えば黒表示を行うとしたときの第n列目の表示素子10に印加される走査線SCLの信号波形と、第(n,1)番目及び第(n,m)番目の表示素子10に印加されるデータ線DTLの信号波形との関係を説明するための図である。
図11に示すように、第(n,m)番目の表示素子10にあっては、[期間−TP(2)7]において、中間電圧VMidから映像信号VSig_mに切り替わる際に、第(n,1)番目の表示素子10に映像信号VSig_1が印加されている期間に対応する期間において、信号波形の鈍りによって映像信号VSig_mを超える信号が印加される。これにより、上述した電位補正値ΔVM,ΔVSのうち、主にΔVSの値が変化する。表示素子10を構成する駆動トランジスタTRDの移動度μのばらつきにもよるが、通常、ΔVSの値は第1行目の表示素子10において最も小さく、第M行目の表示素子10において最も大きくなる。これにより、データ線DTLの一端から離れる程表示素子10は暗くなるといった現象が生じ、データ線DTLの延びる方法にシェーディングが発生する。
これに対し、実施例1にあっては、図12から明らかなように、第(n,1)番目の表示素子10に中間電圧VMidが印加されている期間に対応する期間において、第(n,m)番目の表示素子10には中間電圧VMidと、中間電圧VMidに満たない電圧が印加される。そして、第(n,1)番目の表示素子10に映像信号VSig_1が印加されている期間に対応する期間において、信号波形の鈍りによって映像信号VSig_mを超える信号が書込み処理において印加される期間は短くなる。これにより、上述した電位補正値ΔVM,ΔVSはともに減少し、ドレイン電流Idsの値は増加する。これは、データ線DTLの一端から離れる程表示素子10は暗くなるといった現象を打ち消すように作用するので、データ線DTLの延びる方法に発生するシェーディングが軽減される。
次いで、実施例の駆動方法における、第(n,m)番目の表示素子10の動作の詳細を図4、図6の(A)乃至(F)、図7の(A)乃至(F)、並びに、図8の(A)及び(B)を参照して詳細に説明する。
[期間−TP(2)-1](図4、図6の(A)参照)
この[期間−TP(2)-1]は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第(n,m)番目の表示素子10が発光状態にある期間である。即ち、第(n,m)番目の副画素を構成する表示素子10における発光部ELPには、後述する式(5’)に基づくドレイン電流Ids’が流れており、第(n,m)番目の副画素を構成する表示素子10の輝度は、係るドレイン電流Ids’に対応した値である。ここで、書込みトランジスタTRWは非導通状態であり、駆動トランジスタTRDは導通状態である。第(n,m)番目の表示素子10の発光状態は、第(m+m’)行目に配列された表示素子10の水平走査期間の開始直前まで継続される。
この[期間−TP(2)-1]は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第(n,m)番目の表示素子10が発光状態にある期間である。即ち、第(n,m)番目の副画素を構成する表示素子10における発光部ELPには、後述する式(5’)に基づくドレイン電流Ids’が流れており、第(n,m)番目の副画素を構成する表示素子10の輝度は、係るドレイン電流Ids’に対応した値である。ここで、書込みトランジスタTRWは非導通状態であり、駆動トランジスタTRDは導通状態である。第(n,m)番目の表示素子10の発光状態は、第(m+m’)行目に配列された表示素子10の水平走査期間の開始直前まで継続される。
上述したように、各水平走査期間に対応して、データ線DTLnには、基準電圧VOfsと中間電圧VMidと映像信号VSigとが供給される。しかしながら、書込みトランジスタTRWは非導通状態であるので、[期間−TP(2)-1]においてデータ線DTLnの電位(電圧)が変化しても、第1ノードND1と第2ノードND2の電位は変化しない(実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる)。後述する[期間−TP(2)0]においても同様である。
図4に示す[期間−TP(2)0]〜[期間−TP(2)6]は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。[期間−TP(2)0]〜[期間−TP(2)7]において、第(n,m)番目の表示素子10は原則として非発光状態にある。図4に示すように、[期間−TP(2)5]、[期間−TP(2)6]及び[期間−TP(2)7]は第m番目の水平走査期間Hmに包含される。
また、[期間−TP(2)3]及び[期間−TP(2)5]において、走査線SCLからの走査信号に基づいて導通状態とされた書込みトランジスタTRWを介してデータ線DTLnから駆動トランジスタTRDのゲート電極に基準電圧VOfsを印加した状態で、給電線PS1から駆動電圧VCC-Hを駆動トランジスタTRDの一方のソース/ドレイン領域に印加し、以て、駆動トランジスタTRDの他方のソース/ドレイン領域の電位を基準電圧VOfsから駆動トランジスタTRDの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行う。
実施例1においては、閾値電圧キャンセル処理を複数の水平走査期間、より具体的には、第(m−1)番目の水平走査期間Hm-1と第m番目の水平走査期間Hmにおいて行うとして説明するが、これに限定するものではない。
また、[期間−TP(2)1]において、基準電圧VOfsとの差が駆動トランジスタTRDの閾値電圧を超える初期化電圧VCC-Lを給電線PS1から駆動トランジスタTRDの一方のソース/ドレイン領域に印加し、走査線SCLmからの走査信号に基づいて導通状態とされた書込みトランジスタTRWを介してデータ線DTLnから駆動トランジスタTRDのゲート電極に基準電圧VOfsを印加し、以て、駆動トランジスタTRDのゲート電極の電位と駆動トランジスタTRDの他方のソース/ドレイン領域の電位とを初期化する。
図4において、[期間−TP(2)1]は、第(m−2)番目の水平走査期間Hm-2における基準電圧期間に一致し、[期間−TP(2)3]は、第(m−1)番目の水平走査期間Hm-1における基準電圧期間に一致し、[期間−TP(2)5]は、第m番目の水平走査期間Hmにおける基準電圧期間に一致するとする。
引き続き、図4等を参照して、[期間−TP(2)0]〜[期間−TP(2)8]の各期間の動作について説明する。
[期間−TP(2)0](図4、図6の(B)参照)
この[期間−TP(2)0]は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この[期間−TP(2)0]は、前の表示フレームにおける第(m+m’)番目の水平走査期間Hm+m'の始期から、現表示フレームにおける第(m−3)番目の水平走査期間の終期までの期間である。そして、この[期間−TP(2)0]において、第(n,m)番目の表示素子10は、原則として非発光状態にある。[期間−TP(2)0]の始期において、電源部100から給電線PS1mに供給する電圧を駆動電圧VCC-Hから初期化電圧VCC-Lに切り替える。その結果、第2ノードND2の電位はVCC-Lまで低下し、発光部ELPのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ELPは非発光状態となる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1(駆動トランジスタTRDのゲート電極)の電位も低下する。
この[期間−TP(2)0]は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この[期間−TP(2)0]は、前の表示フレームにおける第(m+m’)番目の水平走査期間Hm+m'の始期から、現表示フレームにおける第(m−3)番目の水平走査期間の終期までの期間である。そして、この[期間−TP(2)0]において、第(n,m)番目の表示素子10は、原則として非発光状態にある。[期間−TP(2)0]の始期において、電源部100から給電線PS1mに供給する電圧を駆動電圧VCC-Hから初期化電圧VCC-Lに切り替える。その結果、第2ノードND2の電位はVCC-Lまで低下し、発光部ELPのアノード電極とカソード電極との間に逆方向電圧が印加され、発光部ELPは非発光状態となる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1(駆動トランジスタTRDのゲート電極)の電位も低下する。
[期間−TP(2)1](図4、図6の(C)参照)
そして、現表示フレームにおける第(m−2)番目の水平走査期間Hm-2が開始する。この[期間−TP(2)1]において、走査線SCLmをハイレベルとして表示素子10の書込みトランジスタTRWを導通状態とする。信号出力回路102からデータ線DTLnに供給される電圧は基準電圧VOfsである。その結果、第1ノードND1の電位は、VOfs(0ボルト)となる。電源部100の動作に基づき、給電線PS1mから初期化電圧VCC-Lを第2ノードND2に印加しているので、第2ノードND2の電位はVCC-L(−10ボルト)を保持する。
そして、現表示フレームにおける第(m−2)番目の水平走査期間Hm-2が開始する。この[期間−TP(2)1]において、走査線SCLmをハイレベルとして表示素子10の書込みトランジスタTRWを導通状態とする。信号出力回路102からデータ線DTLnに供給される電圧は基準電圧VOfsである。その結果、第1ノードND1の電位は、VOfs(0ボルト)となる。電源部100の動作に基づき、給電線PS1mから初期化電圧VCC-Lを第2ノードND2に印加しているので、第2ノードND2の電位はVCC-L(−10ボルト)を保持する。
第1ノードND1と第2ノードND2との間の電位差は10ボルトであり、駆動トランジスタTRDの閾値電圧Vthは3ボルトであるので、駆動トランジスタTRDは導通状態である。尚、第2ノードND2と発光部ELPに備えられたカソード電極との間の電位差は−10ボルトであり、発光部ELPの閾値電圧Vth-ELを超えない。これにより、第1ノードND1の電位及び第2ノードND2の電位が初期化される。
[期間−TP(2)2](図4、図6の(D)参照)
この[期間−TP(2)2]において走査線SCLmをローレベルとする。表示素子10の書込みトランジスタTRWは非導通状態となる。第1ノードND1及び第2ノードND2の電位は、基本的には従前の状態を維持する。
この[期間−TP(2)2]において走査線SCLmをローレベルとする。表示素子10の書込みトランジスタTRWは非導通状態となる。第1ノードND1及び第2ノードND2の電位は、基本的には従前の状態を維持する。
[期間−TP(2)3](図4、図6の(E)及び(F)参照)
この[期間−TP(2)3]において、第1回目の閾値電圧キャンセル処理を行う。走査線SCLmをハイレベルとし表示素子10の書込みトランジスタTRWを導通状態とする。信号出力回路102からデータ線DTLnに供給される電圧は基準電圧VOfsである。第1ノードND1の電位は、VOfs(0ボルト)である。
この[期間−TP(2)3]において、第1回目の閾値電圧キャンセル処理を行う。走査線SCLmをハイレベルとし表示素子10の書込みトランジスタTRWを導通状態とする。信号出力回路102からデータ線DTLnに供給される電圧は基準電圧VOfsである。第1ノードND1の電位は、VOfs(0ボルト)である。
次いで、電源部100から給電線PS1mに供給される電圧を、電圧VCC-Lから駆動電圧VCC-Hに切り替える。その結果、第1ノードND1の電位は変化しないが(VOfs=0ボルトを維持)、基準電圧VOfsから駆動トランジスタTRDの閾値電圧Vthを減じた電位に向かって、第2ノードND2の電位は変化する。即ち、第2ノードND2の電位が上昇する。
この[期間−TP(2)3]が充分長ければ、駆動トランジスタTRDのゲート電極と他方のソース/ドレイン領域との間の電位差がVthに達し、駆動トランジスタTRDは非導通状態となる。即ち、第2ノードND2の電位が(VOfs−Vth)に近づき、最終的に(VOfs−Vth)となる。しかしながら、図4に示す例では、[期間−TP(2)3]の長さは、第2ノードND2の電位を充分変化させるには足りない長さであり、[期間−TP(2)3]の終期において、第2ノードND2の電位は、VCC-L<V1<(VOfs−Vth)という関係を満たす或る電位V1に達する。
[期間−TP(2)4](図4、図7の(A)参照)
この[期間−TP(2)4]においては、走査線SCLmをローレベルとし、表示素子10の書込みトランジスタTRWは非導通状態となる。その結果、第1ノードND1は浮遊状態となる。
この[期間−TP(2)4]においては、走査線SCLmをローレベルとし、表示素子10の書込みトランジスタTRWは非導通状態となる。その結果、第1ノードND1は浮遊状態となる。
電源部100から駆動トランジスタTRDの一方のソース/ドレイン領域に駆動電圧VCC-Hが印加されているので、第2ノードND2の電位は、電位V1から或る電位V2に上昇する。一方、駆動トランジスタTRDのゲート電極は浮遊状態であり、容量部C1が存在するが故に、ブートストラップ動作が駆動トランジスタTRDのゲート電極に生ずる。従って、第1ノードND1の電位は、第2ノードND2の電位変化に倣って上昇する。
次の[期間−TP(2)5]における動作の前提として、[期間−TP(2)5]の始期において、第2ノードND2の電位が(VOfs−Vth)よりも低いことが必要となる。[期間−TP(2)4]の長さは、基本的には、V2<(VOfs-L−Vth)の条件を満たすように決定されている。
[期間−TP(2)5](図4、図7の(B)参照)
この[期間−TP(2)5]において、第2回目の閾値電圧キャンセル処理を行う。走査線SCLmからの走査信号に基づいて、表示素子10の書込みトランジスタTRWを導通状態とする。信号出力回路102からデータ線DTLnに供給される電圧は基準電圧VOfsである。第1ノードND1の電位は、ブートストラップ動作によって上昇した電位から、再度VOfs(0ボルト)となる。
この[期間−TP(2)5]において、第2回目の閾値電圧キャンセル処理を行う。走査線SCLmからの走査信号に基づいて、表示素子10の書込みトランジスタTRWを導通状態とする。信号出力回路102からデータ線DTLnに供給される電圧は基準電圧VOfsである。第1ノードND1の電位は、ブートストラップ動作によって上昇した電位から、再度VOfs(0ボルト)となる。
ここで、容量部C1の値を値c1とし、発光部ELPの容量CELの値を値cELとする。そして、駆動トランジスタTRDのゲート電極と他方のソース/ドレイン領域との間の寄生容量の値をcgsとする。第1ノードND1と第2ノードND2との間の容量値を符号cAで表せば、cA=c1+cgsである。また、第2ノードND2と第2の給電線PS2との間の容量値を符号cBと表せば、cB=cELである。尚、発光部ELPの両端に、追加の容量部が並列に接続されている構成であってもよいが、その場合には、cBには更に追加の容量部の容量値が加算される。
第1ノードND1の電位が変化すると、第1ノードND1と第2ノードND2との間の電位も変化する。即ち、第1ノードND1の電位の変化分に基づく電荷が、第1ノードND1と第2ノードND2との間の容量値と、第2ノードND2と第2の給電線PS2との間の容量値に応じて、振り分けられる。然るに、値cb(=cEL)が、値cA(=c1+cgs)と比較して充分に大きな値であれば、第2ノードND2の電位の変化は小さい。そして、一般に、発光部ELPの容量CELの値cELは、容量部C1の値c1及び駆動トランジスタTRDの寄生容量の値cgsよりも大きい。以下、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化は考慮せずに説明を行う。尚、図4に示した駆動のタイミングチャートにおいては、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化を考慮せずに示した。尚、図5においても同様である。
電源部100から駆動トランジスタTRDの一方のソース/ドレイン領域に駆動電圧VCC-Hが印加されているので、基準電圧VOfsから駆動トランジスタTRDの閾値電圧Vthを減じた電位に向かって、第2ノードND2の電位は変化する。即ち、第2ノードND2の電位は、電位V2から上昇し、基準電圧VOfsから駆動トランジスタTRDの閾値電圧Vthを減じた電位に向かって変化する。そして、駆動トランジスタTRDのゲート電極と他方のソース/ドレイン領域との間の電位差がVthに達すると、駆動トランジスタTRDが非導通状態となる。この状態にあっては、第2ノードND2の電位は、概ね(VOfs−Vth)である。ここで、以下の式(2)が保証されていれば、云い換えれば、式(2)を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。
(VOfs−Vth)<(Vth-EL+VCat) (2)
この[期間−TP(2)5]にあっては、第2ノードND2の電位は、最終的に、(VOfs−Vth)となる。即ち、駆動トランジスタTRDの閾値電圧Vth、及び、基準電圧VOfsのみに依存して、第2ノードND2の電位は決定される。そして、発光部ELPの閾値電圧Vth-ELとは無関係である。[期間−TP(2)5]の終期において、走査線SCLmからの走査信号に基づいて、書込みトランジスタTRWを導通状態から非導通状態とする。
[期間−TP(2)6](図4、図7の(D)参照)
書込みトランジスタTRWの非導通状態を維持した状態で、信号出力回路102からデータ線DTLnの一端に基準電圧VOfsに替えて中間電圧VMidが供給される。[期間−TP(2)5]において駆動トランジスタTRDが非導通状態に達しているとすれば、実質上、第1ノードND1と第2ノードND2の電位は変化しない(実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる)。尚、[期間−TP(2)5]で行う閾値電圧キャンセル処理において駆動トランジスタTRDが非導通状態に達していない場合には、[期間−TP(2)6]においてブートストラップ動作が生じ、第1ノードND1と第2ノードND2の電位は多少上昇する。
書込みトランジスタTRWの非導通状態を維持した状態で、信号出力回路102からデータ線DTLnの一端に基準電圧VOfsに替えて中間電圧VMidが供給される。[期間−TP(2)5]において駆動トランジスタTRDが非導通状態に達しているとすれば、実質上、第1ノードND1と第2ノードND2の電位は変化しない(実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる)。尚、[期間−TP(2)5]で行う閾値電圧キャンセル処理において駆動トランジスタTRDが非導通状態に達していない場合には、[期間−TP(2)6]においてブートストラップ動作が生じ、第1ノードND1と第2ノードND2の電位は多少上昇する。
[期間−TP(2)7](図4、図7の(E)及び(F)参照)
この[期間−TP(2)7]において、走査線SCLmの走査信号に基づいて、表示素子10の書込みトランジスタTRWを導通状態とする。データ線DTLnから書込みトランジスタTRWのゲート電極に中間電圧VMidと映像信号VSig_mとを印加する。
この[期間−TP(2)7]において、走査線SCLmの走査信号に基づいて、表示素子10の書込みトランジスタTRWを導通状態とする。データ線DTLnから書込みトランジスタTRWのゲート電極に中間電圧VMidと映像信号VSig_mとを印加する。
上述した書込み処理にあっては、駆動トランジスタTRDの一方のソース/ドレイン領域には電源部100から駆動電圧VCC-Hが印加している状態で、駆動トランジスタTRDのゲート電極に中間電圧VMidと映像信号VSigとを印加する。このため、図4に示すように、表示素子10にあっては[期間−TP(2)7]において第2ノードND2の電位が変化する。この電位の上昇量(図4に示すΔVM,ΔVS)は上述した通りである。
駆動トランジスタTRDのゲート電極(第1ノードND1)の電位をVg、駆動トランジスタTRDの他方のソース/ドレイン領域(第2ノードND2)の電位をVsとしたとき、上述した第2ノードND2の電位の上昇を考慮しなければ、Vgの値、Vsの値は以下のとおりとなる。第1ノードND1と第2ノードND2の電位差、即ち、駆動トランジスタTRDのゲート電極とソース領域として働く他方のソース/ドレイン領域との間の電位差Vgsは、以下の式(3)で表すことができる。
Vg =VSig_m
Vs ≒VOfs−Vth
Vgs≒VSig_m−(VOfs−Vth) (3)
Vs ≒VOfs−Vth
Vgs≒VSig_m−(VOfs−Vth) (3)
即ち、駆動トランジスタTRDに対する書込み処理において得られたVgsは、発光部ELPにおける輝度を制御するための映像信号VSig_m、駆動トランジスタTRDの閾値電圧Vth、及び、基準電圧VOfsのみに依存している。そして、発光部ELPの閾値電圧Vth-ELとは無関係である。
次いで、上述した第2ノードND2の電位の上昇(ΔVM及びΔVS)について説明する。上述した実施例1の駆動方法にあっては、表示素子10の駆動トランジスタTRDの一方のソース/ドレイン領域に駆動電圧VCC-Hを印加している状態で書込み処理を行う。これにより、表示素子10の駆動トランジスタTRDの他方のソース/ドレイン領域の電位を変化させる移動度補正処理が併せて行われる。
駆動トランジスタTRDを薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生ずることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタTRDのゲート電極に同じ値の映像信号VSigを印加したとしても、移動度μの大きい駆動トランジスタTRDを流れるドレイン電流Idsと、移動度μの小さい駆動トランジスタTRDを流れるドレイン電流Idsとの間に、差異が生じてしまう。そして、このような差異が生ずると、表示装置の画面の均一性(ユニフォーミティ)が損なわれてしまう。
上述した駆動方法にあっては、駆動トランジスタTRDの一方のソース/ドレイン領域には電源部100から駆動電圧VCC-Hが印加された状態で、駆動トランジスタTRDのゲート電極に映像信号VSigが印加される。このため、図4に示すように、書込み処理において第2ノードND2の電位が上昇する。駆動トランジスタTRDの移動度μの値が大きい場合、駆動トランジスタTRDの他方のソース/ドレイン領域における電位(即ち、第2ノードND2の電位)の上昇量(電位補正値)は大きくなる。逆に、駆動トランジスタTRDの移動度μの値が小さい場合、駆動トランジスタTRDの他方のソース/ドレイン領域における電位の上昇量は小さくなる。ここで、駆動トランジスタTRDのゲート電極とソース領域として働く他方のソース/ドレイン領域との間の電位差Vgsは、式(3)から以下の式(4)のように変形される。
Vgs≒VSig_m−(VOfs−Vth)−ΔVM−ΔVS (4)
尚、映像信号VSigの書込みを行う走査信号の期間の長さは、表示素子10や表示装置の設計に応じて決定すればよい。また、このときの駆動トランジスタTRDの他方のソース/ドレイン領域における電位(VOfs−Vth+ΔVM+ΔVS)が以下の式(2’)を満足するように、走査信号の期間の長さは決定されているとする。
表示素子10にあっては、[期間−TP(2)7]において発光部ELPが発光することはない。この移動度補正処理によって、係数k(≡(1/2)・(W/L)・Cox)のばらつきの補正も同時に行われる。
(VOfs−Vth+ΔVM+ΔVS)<(Vth-EL+VCat) (2’)
[期間−TP(2)8](図4、及び、図8の(A)及び(B)参照)
駆動トランジスタTRDの一方のソース/ドレイン領域に電源部100から駆動電圧VCC-Hが印加された状態を維持する。表示素子10にあっては、書込み処理によって容量部C1に映像信号VSig_mに応じた電圧が保持されている。走査線からの走査信号は終了しているので、書込みトランジスタTRWは非導通状態となる。従って、映像信号VSig_mの駆動トランジスタTRDのゲート電極への印加が停止されることによって、書込み処理によって容量部C1に保持された電圧の値に応じた電流が駆動トランジスタTRDを介して発光部ELPに流れて発光部ELPが発光する。
駆動トランジスタTRDの一方のソース/ドレイン領域に電源部100から駆動電圧VCC-Hが印加された状態を維持する。表示素子10にあっては、書込み処理によって容量部C1に映像信号VSig_mに応じた電圧が保持されている。走査線からの走査信号は終了しているので、書込みトランジスタTRWは非導通状態となる。従って、映像信号VSig_mの駆動トランジスタTRDのゲート電極への印加が停止されることによって、書込み処理によって容量部C1に保持された電圧の値に応じた電流が駆動トランジスタTRDを介して発光部ELPに流れて発光部ELPが発光する。
表示素子10の動作について、より具体的に説明する。駆動トランジスタTRDの一方のソース/ドレイン領域に電源部100から駆動電圧VCC-Hが印加された状態を維持しており、第1ノードND1は、データ線DTLnから電気的に切り離されている。従って、以上の結果として、第2ノードND2の電位は上昇する。
ここで、上述したとおり、駆動トランジスタTRDのゲート電極は浮遊状態にあり、しかも、容量部C1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタTRDのゲート電極に生じ、第1ノードND1の電位も上昇する。その結果、駆動トランジスタTRDのゲート電極とソース領域として働く他方のソース/ドレイン領域との間の電位差Vgsは、式(4)の値を保持する。
また、第2ノードND2の電位が上昇し、(Vth-EL+VCat)を超えるので、発光部ELPは発光を開始する(図7の(F)参照)。このとき、発光部ELPを流れる電流は、駆動トランジスタTRDのドレイン領域からソース領域へと流れるドレイン電流Idsであるので、式(1)で表すことができる。ここで、式(1)と式(4)から、式(1)は、以下の式(5)にように変形することができる。
Ids=k・μ・(VSig_m−VOfs−ΔVM−ΔVS)2 (5)
従って、発光部ELPを流れる電流Idsは、基準電圧VOfsを0ボルトに設定したとした場合、発光部ELPにおける輝度を制御するための映像信号VSig_mの値から、駆動トランジスタTRDの移動度μに起因した電位補正値ΔVM,ΔVSの値を減じた値の2乗に比例する。云い換えれば、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧Vth-EL、及び、駆動トランジスタTRDの閾値電圧Vthには依存しない。即ち、発光部ELPの発光量(輝度)は、発光部ELPの閾値電圧Vth-ELの影響、及び、駆動トランジスタTRDの閾値電圧Vthの影響を受けない。そして、第(n,m)番目を構成する表示素子10の輝度は、係る電流Idsに対応した値である。
しかも、移動度μの大きな駆動トランジスタTRDほど電位補正値ΔVM,ΔVSが大きくなるので、式(4)の左辺のVgsの値が小さくなる。従って、式(5)において、移動度μの値が大きくとも、(VSig_m−VOfs−ΔVM−ΔVS)2の値が小さくなる結果、駆動トランジスタTRDの移動度μのばらつき(更には、kのばらつき)に起因するドレイン電流Idsのばらつきを補正することができる。これにより、移動度μのばらつき(更には、kのばらつき)に起因する発光部ELPの輝度のばらつきを補正することができる。
そして、発光部ELPの発光状態を第(m+m’−1)番目の水平走査期間まで継続する。この第(m+m’−1)番目の水平走査期間の終期は、[期間−TP(2)-1]の終期に相当する。ここで、「m’」は、1<m’<Mの関係を満たし、表示装置において所定の値である。換言すれば、発光部ELPは、[期間−TP(2)8]の始期から第(m+m’)番目の水平走査期間Hm+m'の直前まで駆動され、この期間が発光期間となる。
以上、好ましい実施例に基づき本発明を説明したが、本発明はこの実施例に限定されるものではない。実施例において説明した表示装置の構成や構造、表示装置の製造方法の工程、表示装置の駆動方法の工程は例示であり、適宜変更することができる。
例えば、上述の説明においては、中間電圧期間の後直ちに映像信号期間が始まるとして説明したが、これに限るものではない。例えば、図13に示すように、中間電圧期間と映像信号期間との間に別の電圧(図13においては電圧VOfs2、例えば0ボルト)がデータ線DTLに供給されるといった構成であってもよい。図14の(A)乃至(C)は、図13に示す[期間−TP(2)7]における表示素子10の駆動回路11を構成する各トランジスタの導通状態/非導通状態等を模式的に示す図である。この構成にあっては、図14の(B)示すように、電圧VOfs2がデータ線DTLから駆動トランジスタTRDのゲート電極に印加されているときには駆動トランジスタTRDは非導通状態となり、駆動トランジスタTRDの他方のソース/ドレイン領域の電位は従前の電位を維持する。
実施例1においては、駆動トランジスタTRDがnチャネル型であるとして説明した。駆動トランジスタTRDをpチャネル型トランジスタとする場合には、発光部ELPのアノード電極とカソード電極とを入れ替えた結線をすればよい。尚、この構成にあってはドレイン電流の流れる向きが変わるので、給電線PS1等に供給される電圧の値等を適宜変更すればよい。
また、図15に示すように、表示素子10を構成する駆動回路11が、第1ノードND1に接続されたトランジスタ(第1トランジスタTR1)を備えている構成であってもよい。第1トランジスタTR1においては、一方のソース/ドレイン領域は、基準電圧VOfsが印加され、他方のソース/ドレイン領域は、第1ノードND1に接続されている。第1トランジスタ制御線AZ1を介して第1トランジスタ制御回路103からの制御信号が第1トランジスタTR1のゲート電極に印加され、第1トランジスタTR1の導通状態/非導通状態を制御する。これにより、第1ノードND1の電位を設定することができる。
更には、表示素子10を構成する駆動回路11が、上述した第1トランジスタTR1に加えて別のトランジスタを備えていてもよい。図16に、第2トランジスタTR2、第3トランジスタTR3を備えた構成を示す。第2トランジスタTR2においては、一方のソース/ドレイン領域は、初期化電圧VCC-Lが印加され、他方のソース/ドレイン領域は、第2ノードND2に接続されている。第2トランジスタ制御線AZ2を介して第2トランジスタ制御回路104からの制御信号が第2トランジスタTR2のゲート電極に印加され、第2トランジスタTR1の導通状態/非導通状態を制御する。これにより、第2ノードND2の電位を初期化することができる。第3トランジスタTR3は、駆動トランジスタTRDの一方のソース/ドレイン領域と電源線PS1との間に接続されており、第3トランジスタ制御線CLを介して第3トランジスタ制御回路105からの制御信号が第3トランジスタTR3のゲート電極に印加される。
TRW・・・書込みトランジスタ、TRD・・・駆動トランジスタ、TR1・・・第1トランジスタ、TR2・・・第2トランジスタ、TR3・・・第3トランジスタ、C1・・・容量部、ELP・・・有機エレクトロルミネッセンス発光部、CEL・・・発光部ELPの容量、ND1・・・第1ノード、ND2・・・第2ノード、SCL・・・走査線、DTL・・・データ線、PS1・・・給電線、PS2・・・第2の給電線、AZ1・・・第1トランジスタ制御線、AZ2・・・第2トランジスタ制御線、CL・・・第3トランジスタ制御線、DL・・・表示素子行、10・・・表示素子、11・・・駆動回路、20・・・支持体、21・・・基板、31・・・ゲート電極、32・・・ゲート絶縁層、33・・・半導体層、34・・・チャネル形成領域、35,35・・・ソース/ドレイン領域、36・・・他方の電極、37・・・一方の電極、38・・・配線、39・・・配線、40・・・層間絶縁層、51・・・アノード電極、52・・・正孔輸送層、発光層及び電子輸送層、53・・・カソード電極、54・・・第2層間絶縁層、55,56・・・コンタクトホール、100・・・電源部、101・・・走査回路、102・・・信号出力回路、102A・・・基準電圧生成部、102B・・・中間電圧生成部、102C・・・映像信号生成部、102D・・・信号切替部、103・・・第1トランジスタ制御回路、104・・・第2トランジスタ制御回路、105・・・第3トランジスタ制御回路
Claims (7)
- 第1の方向にN個、第1の方向とは異なる第2の方向にM個、合計N×M個の、2次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
第1の方向に延びるM本の走査線、
第2の方向に延びるN本のデータ線、並びに、
第1の方向に延びるM本の給電線、
を備えており、
駆動回路は、電界効果トランジスタから成る駆動トランジスタ及び書込みトランジスタを含んでおり、
書込みトランジスタにあっては、一方のソース/ドレイン領域はデータ線に接続されており、ゲート電極は走査線に接続されており、
駆動トランジスタにあっては、一方のソース/ドレイン領域は給電線に接続されており、ゲート電極は書込みトランジスタの他方のソース/ドレイン領域に接続されており、他方のソース/ドレイン領域は発光部に接続されている表示装置の駆動方法であって、
データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間が短くなると共に映像信号を供給する期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給し、
給電線から駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加した状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とを印加する書込み処理を行う表示装置の駆動方法。 - 各水平走査期間において、データ線に中間電圧を供給する期間の始期からデータ線に映像信号を供給する期間の終期までの長さは一定である請求項1に記載の表示装置の駆動方法。
- 書込み処理において、駆動トランジスタのゲート電極に中間電圧と映像信号とを印加するときに駆動トランジスタに電流が流れることによって、駆動トランジスタの他方のソース/ドレイン領域の電位が変化する請求項1又は請求項2に記載の表示装置の駆動方法。
- 駆動回路は、駆動トランジスタの他方のソース/ドレイン領域に接続された一方の電極と、駆動トランジスタのゲート電極に接続された他方の電極とを有する容量部を更に含んでおり、
書込み処理を行なった後、走査線からの走査信号が終了して書込みトランジスタが非導通状態となることによって、書込み処理によって容量部に保持された電圧の値に応じて、駆動トランジスタを介して電流が発光部に流れて発光部が発光する請求項3に記載の表示装置の駆動方法。 - 各水平走査期間において、中間電圧に先行して所定の基準電圧をデータ線の一端に供給し、
書込み処理の前に、
走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介してデータ線から駆動トランジスタのゲート電極に基準電圧を印加した状態で、給電線から駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加し、以て、駆動トランジスタの他方のソース/ドレイン領域の電位を基準電圧から駆動トランジスタの閾値電圧を減じた電位に向かって近づける閾値電圧キャンセル処理を行う請求項1に記載の表示装置の駆動方法。 - 閾値電圧キャンセル処理の前に、
基準電圧との差が駆動トランジスタの閾値電圧を超える初期化電圧を給電線から駆動トランジスタの一方のソース/ドレイン領域に印加し、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介してデータ線から駆動トランジスタのゲート電極に基準電圧を印加し、以て、駆動トランジスタのゲート電極の電位と駆動トランジスタの他方のソース/ドレイン領域の電位とを初期化する請求項5に記載の表示装置の駆動方法。 - 第1の方向にN個、第1の方向とは異なる第2の方向にM個、合計N×M個の、2次元マトリクス状に配列され、それぞれが駆動回路及び電流駆動型の発光部を有する表示素子、
第1の方向に延びるM本の走査線、
第2の方向に延びるN本のデータ線、並びに、
第1の方向に延びるM本の給電線、
を備えており、
駆動回路は、電界効果トランジスタから成る駆動トランジスタ及び書込みトランジスタを含んでおり、
書込みトランジスタにあっては、一方のソース/ドレイン領域はデータ線に接続されており、ゲート電極は走査線に接続されており、
駆動トランジスタにあっては、一方のソース/ドレイン領域は給電線に接続されており、ゲート電極は書込みトランジスタの他方のソース/ドレイン領域に接続されており、他方のソース/ドレイン領域は発光部に接続されている表示装置であって、
データ線の一端から表示素子に至る部分のデータ線の長さが長くなる程、該表示素子に対応する水平走査期間において所定の中間電圧を供給する期間が短くなると共に映像信号を供給する期間が長くなるように、各水平走査期間において、中間電圧と映像信号とをデータ線の一端に順次供給する信号出力回路を更に備えており、
給電線から駆動電圧が駆動トランジスタの一方のソース/ドレイン領域に印加された状態で、走査線からの走査信号に基づいて導通状態とされた書込みトランジスタを介して、水平走査期間内にデータ線から駆動トランジスタのゲート電極に中間電圧と映像信号とが印加される表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010014132A JP2011154086A (ja) | 2010-01-26 | 2010-01-26 | 表示装置、及び、表示装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010014132A JP2011154086A (ja) | 2010-01-26 | 2010-01-26 | 表示装置、及び、表示装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011154086A true JP2011154086A (ja) | 2011-08-11 |
Family
ID=44540129
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010014132A Pending JP2011154086A (ja) | 2010-01-26 | 2010-01-26 | 表示装置、及び、表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011154086A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10672335B2 (en) | 2017-02-04 | 2020-06-02 | Kunshan Go-Visionox Opto-Electronics Co., Ltd. | Display panel driving method and display panel |
-
2010
- 2010-01-26 JP JP2010014132A patent/JP2011154086A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10672335B2 (en) | 2017-02-04 | 2020-06-02 | Kunshan Go-Visionox Opto-Electronics Co., Ltd. | Display panel driving method and display panel |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5696463B2 (ja) | 表示装置及び表示装置の駆動方法 | |
JP5625864B2 (ja) | 表示装置及び表示装置の駆動方法 | |
KR101529323B1 (ko) | 표시장치 및 그 구동방법 | |
JP5278119B2 (ja) | 表示装置の駆動方法 | |
JP5262930B2 (ja) | 表示素子の駆動方法、及び、表示装置の駆動方法 | |
JP5652188B2 (ja) | 表示装置 | |
JP2009288767A (ja) | 表示装置及びその駆動方法 | |
JP6082908B2 (ja) | 表示装置および表示装置の駆動方法 | |
JP2009271199A (ja) | 表示装置及び表示装置の駆動方法 | |
US9053666B2 (en) | Display device and electronic apparatus | |
JP2010113188A (ja) | 有機エレクトロルミネッセンス発光部の駆動方法 | |
JP5633357B2 (ja) | 表示装置及び表示装置の駆動方法 | |
US8094252B2 (en) | Display apparatus and method for driving the same | |
JP5293417B2 (ja) | 表示装置の駆動方法 | |
JP4844641B2 (ja) | 表示装置及びその駆動方法 | |
WO2014077200A1 (ja) | 表示装置及び表示装置の駆動方法、並びに、信号出力回路 | |
WO2017056648A1 (ja) | 表示素子の駆動方法、表示装置、及び、電子機器 | |
JP2011123184A (ja) | 表示装置及び表示装置の製造方法、並びに、表示装置の駆動方法 | |
KR101634823B1 (ko) | 표시 장치 및 표시 장치의 구동 방법, 및, 표시 소자의 구동 방법 | |
JP2011154086A (ja) | 表示装置、及び、表示装置の駆動方法 | |
JP5391678B2 (ja) | 表示装置 | |
WO2022118368A1 (ja) | 表示装置 | |
JP2008281612A (ja) | 有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置 | |
JP2011170170A (ja) | 表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法 | |
JP2011170245A (ja) | 表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法 |