JP2008281612A - 有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置 - Google Patents

有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置 Download PDF

Info

Publication number
JP2008281612A
JP2008281612A JP2007123299A JP2007123299A JP2008281612A JP 2008281612 A JP2008281612 A JP 2008281612A JP 2007123299 A JP2007123299 A JP 2007123299A JP 2007123299 A JP2007123299 A JP 2007123299A JP 2008281612 A JP2008281612 A JP 2008281612A
Authority
JP
Japan
Prior art keywords
transistor
node
source
drain region
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007123299A
Other languages
English (en)
Inventor
Tetsuo Yamamoto
哲郎 山本
Katsuhide Uchino
勝秀 内野
Junichi Yamashita
淳一 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007123299A priority Critical patent/JP2008281612A/ja
Publication of JP2008281612A publication Critical patent/JP2008281612A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】第１ノード初期化トランジスタと第２ノード初期化トランジスタに印加される電圧を共通化できる有機ＥＬ発光部の駆動回路、係る駆動回路を用いた駆動方法、及び、係る駆動回路を備えた有機ＥＬ表示装置を提供する。
【解決手段】有機ＥＬ表示装置は、走査回路、映像信号出力回路、Ｎ×Ｍ個の有機ＥＬ素子、走査線、データ線、並びに、電流供給部を備え、各有機ＥＬ素子は、駆動回路及び発光部を備えており、駆動回路は、駆動トランジスタＴDrv、映像信号書込みトランジスタＴSig、コンデンサ部Ｃ1、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2から構成されており、駆動トランジスタＴDrvはデプレッション型のトランジスタから成り、第１ノード初期化トランジスタＴND1の一方のソース／ドレイン領域と第２ノード初期化トランジスタＴND2の一方のソース／ドレイン領域とが同一の初期化電圧供給線ＰＳ_comに接続されている。
【選択図】 図１

Description

本発明は、有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置に関する。
有機エレクトロルミネッセンス素子（以下、単に、有機ＥＬ素子と略称する）を発光素子として用いた有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と略称する）において、有機ＥＬ素子の輝度は、有機ＥＬ素子を流れる電流値によって制御される。そして、液晶表示装置と同様に、有機ＥＬ表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、単純マトリクス方式に比べて構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等、種々の利点を有する。
有機ＥＬ素子を構成する有機エレクトロルミネッセンス発光部（以下、単に、発光部と略称する）を駆動するための回路として、５つのトランジスタと１つのコンデンサ部から構成された駆動回路（５Ｔｒ／１Ｃ駆動回路と呼ぶ）が、例えば、特開２００６−２１５２１３号公報から周知である。この５Ｔｒ／１Ｃ駆動回路は、図１８に示すように、映像信号書込みトランジスタＴSig、駆動トランジスタＴDrv、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2の５つのトランジスタから構成され、更には、１つのコンデンサ部Ｃ1から構成されている。ここで、駆動トランジスタＴDrvの他方のソース／ドレイン領域は第２ノードＮＤ2を構成し、駆動トランジスタＴDrvのゲート電極は第１ノードＮＤ1を構成する。
発光部ＥＬＰのアノード電極は、駆動トランジスタＴDrvの他方のソース／ドレイン領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCat（例えば、０ボルト）が印加される。符号ＣELは発光部ＥＬＰの寄生容量を表す。
駆動のタイミングチャートを模式的に図１９に示し、各トランジスタのオン／オフ状態等を模式的に図２０の（Ａ）〜（Ｄ）及び図２１の（Ａ）〜（Ｅ）に示す。図１９に示すように、［期間−ＴＰ（５）1］において、閾値電圧キャンセル処理を行うための前処理が実行される。即ち、図２０の（Ｂ）に示すように、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とすることで、第１ノードＮＤ1の電位は、ＶOfs（例えば、０ボルト）となる。一方、第２ノードＮＤ2の電位は、ＶSS（例えば、−１０ボルト）となる。そして、これによって、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差が、駆動トランジスタＴDrvの閾値電圧Ｖth以上となる。駆動トランジスタＴDrvはオン状態である。
次いで、図１９に示すように、［期間−ＴＰ（５）2］において、閾値電圧キャンセル処理が行われる。図２０の（Ｄ）に示すように、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタＴEL_Cをオン状態とする。その結果、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。この状態にあっては、第２ノードの電位は、概ね（ＶOfs−Ｖth）である。その後、［期間−ＴＰ（５）3］において、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタＴEL_Cをオフ状態とする。次に、［期間−ＴＰ（５）4］において、第１ノード初期化トランジスタＴND1をオフ状態とする。
次いで、図１９に示すように、［期間−ＴＰ（５）5］において、駆動トランジスタＴDrvに対する書込み処理を行う。具体的には、図２１の（Ｃ）に示すように、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、データ線ＤＴＬの電位を映像信号に相当する電圧［発光部ＥＬＰにおける輝度を制御するための映像信号（駆動信号、輝度信号）ＶSig］とし、次いで、走査線ＳＣＬをハイレベルとすることによって映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。第１ノードＮＤ1の電位の変化分に基づく電荷は、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvにおけるゲート電極と発光部ＥＬＰ側のソース／ドレイン領域との間の寄生容量に振り分けられる。従って、第１ノードＮＤ1の電位が変化すると、第２ノードＮＤ2の電位も変化する。しかし、発光部ＥＬＰの寄生容量ＣELの容量値が大きな値である程、第２ノードＮＤ2の電位の変化は小さくなる。そして、一般に、発光部ＥＬＰの寄生容量ＣELの容量値は、コンデンサ部Ｃ1の容量値及び駆動トランジスタＴDRVの寄生容量の値よりも大きい。そこで、第２ノードＮＤ2の電位は殆ど変化しないとすれば、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、以下の式（Ａ）のとおりとなる。
Ｖgs≒ＶSig−（ＶOfs−Ｖth） （Ａ）
その後、図１９に示すように、［期間−ＴＰ（５）6］において、駆動トランジスタＴDrvの特性（例えば、移動度μの大小等）に応じて駆動トランジスタＴDrvの他方のソース／ドレイン領域の電位（即ち、第２ノードＮＤ2の電位）を上昇させる移動度補正処理を行う。具体的には、図２１の（Ｄ）に示すように、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタＴEL_Cをオン状態とし、次いで、所定の時間（ｔ0）が経過した後、映像信号書込みトランジスタＴSigをオフ状態とする。その結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvの他方のソース／ドレイン領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、式（Ａ）から以下の式（Ｂ）のように変形される。尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。
Ｖgs≒ＶSig−（ＶOfs−Ｖth）−ΔＶ （Ｂ）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、その後の［期間−ＴＰ（５）7］において、映像信号書込みトランジスタＴSigがオフ状態となり、第１ノードＮＤ1、即ち、図２１の（Ｅ）に示すように、駆動トランジスタＴDrvのゲート電極は浮遊状態となる一方、発光制御トランジスタＴEL_Cはオン状態を維持しており、発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位が上昇し、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差Ｖgsは、式（Ｂ）の値を保持する。また、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（Ｃ）で表すことができる。
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2
＝ｋ・μ・（ＶSig−ＶOfs−ΔＶ）2 （Ｃ）
尚、以上に概要を説明した従来の５Ｔｒ／１Ｃ駆動回路の動作等の詳細については、後述する実施例１の説明において、実施例１と相違点を対比させつつ説明する。
特開２００６−２１５２１３号公報
ところで、例えば図１８に示す従来の５Ｔｒ／１Ｃ駆動回路を備えた有機ＥＬ素子においては、映像信号が送られるデータ線ＤＴＬ、トランジスタを制御するための各種配線（図１８に示す走査線ＳＣＬ、発光制御トランジスタ制御線ＣＬEL_C、第１ノード初期化トランジスタ制御線ＡＺND1、及び、第２ノード初期化トランジスタ制御線ＡＺND2）の他、所定の電圧を供給する４種の配線（即ち、電圧ＶCC，ＶOfs，ＶSS，ＶCatの供給用の配線）が必要となる。第１ノード初期化トランジスタと第２ノード初期化トランジスタには、２種類の電圧、具体的には、電圧ＶOfsと電圧ＶSSという異なる値の電圧が印加されるので、これらの電圧を供給するための配線は、それぞれ別の配線として形成される必要がある。有機ＥＬ素子を備えた有機ＥＬ表示装置の製造の容易化、歩留まりの向上等を図る観点からは、有機ＥＬ素子を構成する駆動回路に印加する電圧の種類や配線の本数は少ないことが望ましい。
従って、本発明の目的は、第１ノード初期化トランジスタと第２ノード初期化トランジスタに印加される電圧を共通化でき、所定の電圧を供給する配線の本数を削減することができる構成、構造を有する有機エレクトロルミネッセンス発光部を駆動するための駆動回路、係る駆動回路を用いた有機エレクトロルミネッセンス発光部の駆動方法、及び、係る駆動回路を備える有機エレクトロルミネッセンス表示装置を提供することにある。
上記の目的を達成するための本発明に係る有機エレクトロルミネッセンス表示装置は、
（１）走査回路、
（２）映像信号出力回路、
（３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機エレクトロルミネッセンス素子、
（４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
（５）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
（６）電流供給部、
を備え、
各有機エレクトロルミネッセンス素子は、有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている。
上記の目的を達成するための本発明に係る有機エレクトロルミネッセンス発光部を駆動するための駆動回路、及び、本発明に係る有機エレクトロルミネッセンス表示装置を構成する有機エレクトロルミネッセンス発光部を駆動するための駆動回路、並びに、本発明の有機エレクトロルミネッセンス発光部の駆動方法に用いられる駆動回路（以下、これらを単に、本発明の駆動回路と呼ぶ場合がある）は、
（Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
（Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、
（Ｃ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１ノード初期化トランジスタ、
（Ｄ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタ、並びに、
（Ｅ）一対の電極を備えたコンデンサ部、
から構成されており、
駆動トランジスタにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
映像信号書込みトランジスタにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
（Ｂ−２）ゲート電極は、走査線に接続されており、
第１ノード初期化トランジスタにおいては、
（Ｃ−１）他方のソース／ドレイン領域は、第１ノードに接続されており、
（Ｃ−２）ゲート電極は、第１ノード初期化トランジスタ制御線に接続されており、
第２ノード初期化トランジスタにおいては、
（Ｄ−１）他方のソース／ドレイン領域は、第２ノードに接続されており、
（Ｄ−２）ゲート電極は、第２ノード初期化トランジスタ制御線に接続されている。
上記の目的を達成するための本発明の有機エレクトロルミネッセンス発光部の駆動方法（以下、単に、本発明の駆動方法と呼ぶ場合がある）は、上述した本発明の駆動回路を用いて、
（ａ）第１ノードと第２ノードとの間の電位差が、駆動トランジスタの閾値電圧を越え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が、有機エレクトロルミネッセンス発光部の閾値電圧を越えないように、第１ノードに第１ノード初期化電圧を印加し、第２ノードに第２ノード初期化電圧を印加する前処理を行い、次いで、
（ｂ）第１ノードの電位を保った状態で、駆動トランジスタの一方のソース／ドレイン領域の電位を前記工程（ａ）における第２ノードの電位よりも高く保つことにより第２ノードの電位を上昇させ、以て、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行い、その後、
（ｃ）走査線からの信号によりオン状態とされた映像信号書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
（ｄ）走査線からの信号により映像信号書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電流供給部から駆動トランジスタを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
ことにより、有機エレクトロルミネッセンス発光部を駆動する駆動方法である。
そして、本発明の駆動回路、及び、本発明の駆動方法のための駆動回路にあっては、駆動トランジスタはデプレッション型のトランジスタから成り、第１ノード初期化トランジスタの一方のソース／ドレイン領域と第２ノード初期化トランジスタの一方のソース／ドレイン領域とが同一の初期化電圧供給線に接続されていることを特徴とする。
また、本発明の駆動方法にあっては、前記工程（ａ）において、第１ノード初期化トランジスタ制御線からの信号によりオン状態とされた第１ノード初期化トランジスタを介して、同一の初期化電圧供給線から第１ノードに第１ノード初期化電圧を印加し、第２ノード初期化トランジスタ制御線からの信号によりオン状態とされた第２ノード初期化トランジスタを介して、同一の初期化電圧供給線から第２ノードに第１ノード初期化電圧と同じ値の第２ノード初期化電圧を印加することを特徴とする。
上述したように、本発明の駆動回路においては、駆動トランジスタはデプレッション型のトランジスタから成り、第１ノード初期化トランジスタの一方のソース／ドレイン領域と第２ノード初期化トランジスタの一方のソース／ドレイン領域とが同一の初期化電圧供給線に接続されている。後述するように、本発明の駆動方法にあっては、閾値電圧キャンセル処理を行うための前処理においては、駆動トランジスタＴDrvのゲート電極と他方のソース／ドレイン領域との間の電位差（即ち、第１ノードと第２ノードとの間の電位差）をＶth以上とし、駆動トランジスタＴDrvをオン状態としなければならない。本発明の駆動回路においては、第１ノード初期化トランジスタの一方のソース／ドレイン領域と第２ノード初期化トランジスタの一方のソース／ドレイン領域とが同一の初期化電圧供給線に接続されているので、前処理において、第１ノードと第２ノードには同一の初期化電圧が印加される。しかし、駆動トランジスタをデプレッション型のトランジスタ（換言すれば、駆動トランジスタの閾値電圧の値は負である）とすることにより、前処理において、支障なく駆動トランジスタＴDrvをオン状態とすることができる。これにより、閾値電圧キャンセル処理等に支障を与えることなく、所定の電圧を供給する配線の本数を削減することができる。
ここで、本発明の駆動回路において、駆動トランジスタのゲート電極は、チャネル形成領域の一方の面と、ゲート絶縁層を介して対向しており、駆動トランジスタは、更に、チャネル形成領域の他方の面と、絶縁層を介して対向した補助電極を有しており、補助電極には、所定の電圧が印加される構成とすることができる。あるいは又、本発明の駆動回路において、駆動トランジスタのゲート電極は、チャネル形成領域の一方の面と、ゲート絶縁層を介して対向しており、駆動トランジスタは、更に、チャネル形成領域の他方の面と、絶縁層を介して対向した補助電極を有しており、補助電極は駆動トランジスタの一方のソース／ドレイン領域に接続されている構成とすることができる。有機ＥＬ表示装置にあっては、量産性等の観点から、駆動回路を構成する各トランジスタをｎチャネル型の薄膜トランジスタ等から成るものとし、共通のプロセスにより形成することが便宜である。また、アモルファスシリコン薄膜によってトランジスタを形成する場合、プロセスによりトランジスタをデプレッション型とすることは、製造上、容易ではない。これらの補助電極がチャネル形成領域に及ぼす電界に基づき、半導体製造プロセスに依らずに駆動トランジスタをデプレッション型とすることができるので、駆動回路を製造するプロセスの共通化を図ることができる。前者の構成において補助電極に印加する電圧の値、あるいは、前者及び後者の構成における補助電極の形状等は、駆動回路の設計に応じて、適宜設定すればよい。尚、補助電極が駆動トランジスタの一方のソース／ドレイン領域に接続されている構成にあっては、必ずしも補助電極に印加される電圧は一定ではなく、駆動回路の動作に応じて変化することがあり得る。従って、必ずしも駆動回路の動作全般に亘り駆動トランジスタがデプレッション型の挙動を示さないことがあり得る。しかし、本発明においては、少なくとも上述した前処理において駆動トランジスタがデプレッション型の挙動を示せば、前処理において駆動トランジスタＴDrvをオン状態とすることができる。これにより、閾値電圧キャンセル処理等に支障を与えることなく、所定の電圧を供給する配線の本数を削減することができる。従って、本発明において「駆動トランジスタはデプレッション型のトランジスタから成る」とは、駆動回路の動作全般に亘り駆動トランジスタがデプレッション型の挙動を示す態様の他、少なくとも上述した前処理において駆動トランジスタがデプレッション型の挙動を示す態様のいずれもが含まれる。
上述した４つのトランジスタと１つのコンデンサ部から成る構成の他、以上に説明した各種の好ましい構成を含む本発明の駆動回路は、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタを更に備えており、駆動トランジスタの一方のソース／ドレイン領域と電流供給部とは、発光制御トランジスタを介して接続されており、発光制御トランジスタのゲート電極は、発光制御トランジスタ制御線に接続されている構成（即ち、５つのトランジスタと１つのコンデンサ部から成る構成）とすることもできる。また、本発明の駆動方法において、前記工程（ｂ）において、発光制御トランジスタ制御線からの信号によりオン状態とされた発光制御トランジスタを介して、駆動トランジスタの一方のソース／ドレイン領域を電流供給部と導通させ、以て、駆動トランジスタの一方のソース／ドレイン領域の電位を前記工程（ａ）における第２ノードの電位よりも高く保つ構成とすることができる。
本発明の駆動方法にあっては、工程（ｂ）において、第１ノードの電位を保った状態で、駆動トランジスタの一方のソース／ドレイン領域の電位を前記工程（ａ）における第２ノードの電位よりも高く保つことにより第２ノードの電位を上昇させ、以て、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行なう。より具体的には、第１ノードの電位を保った状態で、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させるために、前記工程（ａ）における第２ノードの電位に駆動トランジスタの閾値電圧を加えた電圧を超える電圧を、電流供給部から駆動トランジスタの一方のソース／ドレイン領域に印加した状態を保つ。定性的には、閾値電圧キャンセル処理において、第１ノードと第２ノードとの間の電位差（換言すれば、駆動トランジスタのゲート電極と他方のソース／ドレイン領域との間の電位差）が駆動トランジスタの閾値電圧に近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した形態にあっては、第２ノードの電位は第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に達する。そして、第１ノードと第２ノードとの間の電位差は駆動トランジスタの閾値電圧に達し、駆動トランジスタはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定せざるを得ない形態にあっては、第１ノードと第２ノードとの間の電位差が駆動トランジスタの閾値電圧より大きく、駆動トランジスタはオフ状態とはならない場合がある。本発明の駆動方法にあっては、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタがオフ状態となることを要しない。
尚、以上に説明した各種の好ましい構成を含む本発明の駆動方法においては、前記工程（ｃ）と前記工程（ｄ）の間において、駆動トランジスタの一方のソース／ドレイン領域の電位を前記工程（ｃ）における第２ノードの電位よりも高く保つと共に、走査線からの信号によりオン状態とされた映像信号書込みトランジスタを介してデータ線から映像信号を第１ノードに印加し、以て、駆動トランジスタの特性に応じて第２ノードの電位を上昇させる移動度補正処理を行う構成とすることができる。あるいは又、前記工程（ｃ）において、駆動トランジスタの一方のソース／ドレイン領域の電位を前記工程（ｂ）における第２ノードの電位よりも高く保つと共に、走査線からの信号によりオン状態とされた映像信号書込みトランジスタを介してデータ線から映像信号を第１ノードに印加し、以て、書込み処理において実質的に移動度補正処理を併せて行う構成とすることもできる。
以上に説明した各種の好ましい構成を含む本発明の有機エレクトロルミネッセンス表示装置（以下、単に、有機ＥＬ表示装置と略称する場合がある）、本発明の駆動回路、及び、本発明の駆動方法（以下、これらを単に、本発明と略称する場合がある）において、走査回路、映像信号出力回路等の各種の回路、走査線、データ線等の各種の配線、電流供給部、有機エレクトロルミネッセンス発光部（以下、単に、発光部と呼ぶ場合がある）の構成、構造は、周知の構成、構造とすることができる。具体的には、発光部は、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。
駆動回路を構成するトランジスタとして、ｎチャネル型の薄膜トランジスタ（ＴＦＴ）を挙げることができるが、場合によっては、例えば、発光制御トランジスタや映像信号書込みトランジスタ等にｐチャネル型の薄膜トランジスタを用いることもできる。コンデンサ部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層（絶縁層）から構成することができる。駆動回路を構成するトランジスタ及びコンデンサ部は、或る平面内に形成され（例えば、支持体上に形成され）、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及びコンデンサ部の上方に形成されている。また、駆動トランジスタの他方のソース／ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
有機ＥＬ表示装置は、（Ｎ／３）×Ｍ個の２次元マトリクス状に配列された画素から構成され、１つの画素は、３つの副画素（赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素）から構成されている形態とすることができるが、本発明は、これに限るものではない。例えば、有機ＥＬ表示装置は、所謂モノクロ表示の態様とすることもできる。
各画素を構成する有機エレクトロルミネッセンス素子（以下、単に、有機ＥＬ素子と略称する場合がある）は、例えば、線順次駆動される。この場合の表示フレームレートをＦＲ（回／秒）とする。即ち、第ｍ行目（但し、ｍ＝１，２，３・・・Ｍ）に配列された（Ｎ／３）個の画素、より具体的には、Ｎ個の副画素のそれぞれを構成する有機ＥＬ素子を同時に駆動することができる。換言すれば、１つの行を構成する各有機ＥＬ素子にあっては、その発光／非発光のタイミングは、それらが属する行単位で制御される。但し、線順次駆動される態様に限定するものではなく、有機ＥＬ素子が点順次駆動される態様であってもよい。
尚、線順次駆動の際に１つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理（以下、単に、同時書込み処理と呼ぶ場合がある）であってもよいし、各画素毎に順次映像信号を書き込む処理（以下、単に、順次書込み処理と呼ぶ場合がある）であってもよい。いずれの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
原則として、第ｍ行目、第ｎ列（但し、ｎ＝１，２，３・・・Ｎ）に位置する有機ＥＬ素子に関する駆動、動作を説明するが、係る有機ＥＬ素子を、以下、第（ｎ，ｍ）番目の有機ＥＬ素子あるいは第（ｎ，ｍ）番目の副画素と呼ぶ。そして、第ｍ行目に配列された各有機ＥＬ素子の水平走査期間（第ｍ番目の水平走査期間）が終了するまでに、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が行われる。尚、書込み処理や移動度補正処理は、第ｍ番目の水平走査期間内に行われる必要がある。閾値電圧キャンセル処理やこれに伴う前処理は、第ｍ番目の水平走査期間より先行して行うことができる。
そして、上述した各種の処理が全て終了した後、第ｍ行目に配列された各有機ＥＬ素子を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間（例えば、所定の行数分の水平走査期間）が経過した後に発光部を発光させてもよい。この所定の期間は、有機ＥＬ表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第ｍ行目に配列された各有機ＥＬ素子を構成する発光部の発光は、第（ｍ＋ｍ’）行目に配列された各有機ＥＬ素子の水平走査期間の開始直前まで継続される。ここで、「ｍ’」は、有機ＥＬ表示装置の設計仕様によって決定される。即ち、或る表示フレームの第ｍ行目に配列された各有機ＥＬ素子を構成する発光部の発光は、第（ｍ＋ｍ’−１）番目の水平走査期間まで継続される。一方、第（ｍ＋ｍ’）番目の水平走査期間の始期から、次の表示フレームにおける第ｍ番目の水平走査期間内において、書込み処理や移動度補正処理が完了するまで、第ｍ行目に配列された各有機ＥＬ素子を構成する発光部は、非発光状態を維持する。上述した非発光状態の期間（以下、単に、非発光期間と呼ぶ場合がある）を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素（有機ＥＬ素子）の発光状態／非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、（１／ＦＲ）×（１／Ｍ）秒未満の時間長である。（ｍ＋ｍ’）の値がＭを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
１つのトランジスタの有する２つのソース／ドレイン領域において、「一方のソース／ドレイン領域」という用語を、電源部に接続された側のソース／ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース／ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース／ドレイン領域から他方のソース／ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース／ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース／ドレイン領域が他のトランジスタのソース／ドレイン領域に接続されているとは、或るトランジスタのソース／ドレイン領域と他のトランジスタのソース／ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース／ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料（導電性高分子）から成る層から構成することができる。また、以下の説明において参照する各種のタイミングチャートにおいて、各期間を示す横軸の長さ（時間長）は模式的なものであり、各期間の時間長の割合を示すものではない。
本発明の発光部を駆動するための駆動回路にあっては、前処理において、第１ノードと第２ノードには同一の初期化電圧が印加される。しかし、駆動トランジスタがデプレッション型のトランジスタであるので、前処理において支障なく駆動トランジスタがオン状態となる。従って、閾値電圧キャンセル処理等に支障を与えることなく、第１ノード及び第２ノードの電位を初期化するための電圧を供給する配線の本数を削減することができる。本発明の駆動回路を用いた本発明の発光部の駆動方法にあっては、第１ノード初期化トランジスタと第２ノード初期化トランジスタに印加される電圧が共通化されても、支障なく閾値電圧キャンセル処理等を行うことができる。本発明の有機ＥＬ表示装置にあっては、駆動回路に印加する電圧の種類や配線の本数が削減されているので、有機ＥＬ表示装置の構造を簡単なものとすることができる。
以下、図面を参照して、実施例に基づき本発明を説明する。
実施例１は、本発明の有機ＥＬ表示装置、本発明の発光部を駆動するための駆動回路、及び、本発明の発光部の駆動方法に関する。尚、上述した背景技術における駆動回路との対比の便宜上、先ず、５つのトランジスタと１つのコンデンサ部から成る駆動回路を備えた実施例について説明する。
実施例１の駆動回路の等価回路図を図１に示し、実施例１の有機ＥＬ表示装置の概念図を図２に示す。有機ＥＬ素子１０の一部分の模式的な一部断面図を図３に示す。駆動のタイミングチャートを模式的に図４に示し、各トランジスタのオン／オフ状態等を模式的に図５の（Ａ）〜（Ｄ）及び図６の（Ａ）〜（Ｅ）に示す。
先ず、実施例１の有機ＥＬ表示装置、及び、駆動回路について説明する。実施例１の有機ＥＬ表示装置は、図２に示すように、
（１）走査回路１０１、
（２）映像信号出力回路１０２、
（３）第１の方向（実施例１においては水平方向）にＮ個、第１の方向とは異なる第２の方向（具体的には、第１の方向に直交する方向、実施例１においては垂直方向）にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機ＥＬ素子１０、
（４）走査回路１０１に接続され、第１の方向に延びるＭ本の走査線ＳＣＬ、
（５）映像信号出力回路１０２に接続され、第２の方向に延びるＮ本のデータ線ＤＴＬ、並びに、
（６）電流供給部１００、
を備えている。後述する他の実施例においても同様である。
尚、図２及び後述する図１３においては、３×３個の有機ＥＬ素子１０を図示しているが、これは、あくまでも例示に過ぎない。
そして、各有機ＥＬ素子１０は、駆動回路、及び、発光部ＥＬＰを備えている。ここで、発光部ＥＬＰは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。走査回路１０１、映像信号出力回路１０２、走査線ＳＣＬ、データ線ＤＴＬ、電流供給部１００の構成、構造は、周知の構成、構造とすることができる。また、後述する発光制御トランジスタ制御回路１０３、第１ノード初期化トランジスタ制御回路１０４、第２ノード初期化トランジスタ制御回路１０５の構成、構造も、周知の構成、構造とすることができる。後述する他の実施例においても同様である。
図１に示す実施例１の駆動回路は、背景技術で説明した従来の駆動回路と同様に、５つのトランジスタと１つのコンデンサ部Ｃ1から構成された駆動回路から構成されている。即ち、実施例１の駆動回路は、図１に示すように、（Ａ）駆動トランジスタＴDrv、（Ｂ）映像信号書込みトランジスタＴSig、（Ｃ）第１ノード初期化トランジスタＴND1、（Ｄ）第２ノード初期化トランジスタＴND2、並びに、（Ｅ）一対の電極を備えたコンデンサ部Ｃ1から構成されており、更に、（Ｆ）発光制御トランジスタＴEL_Cを備えている。後述する実施例２においても同様である。
駆動トランジスタＴDrv、映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cは、それぞれ、ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、ｎチャネル型のＴＦＴから成る。後述する他の実施例においても同様である。尚、映像信号書込みトランジスタＴSig、発光制御トランジスタＴEL_C、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2をｐチャネル型のＴＦＴから形成してもよい。
駆動トランジスタＴDrvにおいては、
（Ａ−１）一方のソース／ドレイン領域は、電流供給部１００に接続されており、
（Ａ−２）他方のソース／ドレイン領域は、発光部ＥＬＰに備えられたアノード電極に接続され、且つ、コンデンサ部Ｃ1の一方の電極に接続されており、第２ノードＮＤ2を構成し、
（Ａ−３）ゲート電極は、映像信号書込みトランジスタＴSigの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部Ｃ1の他方の電極に接続されており、第１ノードＮＤ1を構成する。後述する他の実施例においても同様である。
駆動トランジスタＴDrvは、有機ＥＬ素子１０の発光状態においては、以下の式（１）に従ってドレイン電流Ｉdsを流すように駆動される。有機ＥＬ素子１０の発光状態においては、駆動トランジスタＴDrvの一方のソース／ドレイン領域はドレイン領域として働き、他方のソース／ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタＴDrvの一方のソース／ドレイン領域を単にドレイン領域と呼び、他方のソース／ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ ：実効的な移動度
Ｌ ：チャネル長
Ｗ ：チャネル幅
Ｖgs：ゲート電極とソース領域との間の電位差
Ｖth：閾値電圧
Ｃox：（ゲート絶縁層の比誘電率）×（真空の誘電率）／（ゲート絶縁層の厚さ）
ｋ≡（１／２）・（Ｗ／Ｌ）・Ｃox
とする。
Ｉds＝ｋ・μ・（Ｖgs−Ｖth）2 （１）
このドレイン電流Ｉdsが有機ＥＬ素子１０の発光部ＥＬＰを流れることで、有機ＥＬ素子１０の発光部ＥＬＰが発光する。更には、このドレイン電流Ｉdsの値の大小によって、有機ＥＬ素子１０の発光部ＥＬＰにおける発光状態（輝度）が制御される。
そして、映像信号書込みトランジスタＴSigにおいては、
（Ｂ−１）一方のソース／ドレイン領域は、データ線ＤＴＬに接続されており、
（Ｂ−２）ゲート電極は、走査線ＳＣＬに接続されている。後述する他の実施例においても同様である。
映像信号書込みトランジスタＴSigの一方のソース／ドレイン領域は、上述のとおり、データ線ＤＴＬに接続されている。そして、映像信号出力回路１０２からデータ線ＤＴＬを介して、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigが、一方のソース／ドレイン領域に供給される。尚、データ線ＤＴＬを介して、ＶSig以外の種々の信号・電圧（プリチャージ駆動のための信号や各種の基準電圧等）が、一方のソース／ドレイン領域に供給されてもよい。また、映像信号書込みトランジスタＴSigのオン／オフ動作は、映像信号書込みトランジスタＴSigのゲート電極に接続された走査線ＳＣＬによって制御される。
また、第１ノード初期化トランジスタＴND1においては、
（Ｃ−１）他方のソース／ドレイン領域は、第１ノードＮＤ1に接続されており、
（Ｃ−２）ゲート電極は、第１ノード初期化トランジスタ制御線ＡＺND1に接続されている。第１ノード初期化トランジスタ制御線ＡＺND1は、第１ノード初期化トランジスタ制御回路１０４に接続されている。後述する他の実施例においても同様である。
第１ノード初期化トランジスタＴND1のオン／オフ動作は、第１ノード初期化トランジスタＴND1のゲート電極に接続された第１ノード初期化トランジスタ制御線ＡＺND1によって制御される。
そして、第２ノード初期化トランジスタＴND2においては、
（Ｄ−１）他方のソース／ドレイン領域は、第２ノードＮＤ2に接続されており、
（Ｄ−２）ゲート電極は、第２ノード初期化トランジスタ制御線ＡＺND2に接続されている。第２ノード初期化トランジスタ制御線ＡＺND2は、第２ノード初期化トランジスタ制御回路１０５に接続されている。後述する他の実施例においても同様である。
第２ノード初期化トランジスタＴND2のオン／オフ動作は、第２ノード初期化トランジスタＴND2のゲート電極に接続された第２ノード初期化トランジスタ制御線ＡＺND2によって制御される。
上述したように、駆動回路は、発光制御トランジスタＴEL_Cを更に備えている。駆動トランジスタＴDrvのドレイン領域と電流供給部１００とは、発光制御トランジスタＴEL_Cを介して接続されている。発光制御トランジスタＴEL_Cのゲート電極は、発光制御トランジスタ制御線ＣＬEL_Cに接続されている。発光制御トランジスタ制御線ＣＬEL_Cは、発光制御トランジスタ制御回路１０３に接続されている。後述する実施例２においても同様である。
より具体的には、発光制御トランジスタＴEL_Cの一方のソース／ドレイン領域は、電流供給部１００（電圧ＶCC）に接続され、発光制御トランジスタＴEL_Cの他方のソース／ドレイン領域は、駆動トランジスタＴDrvのドレイン領域に接続されている。また、発光制御トランジスタＴEL_Cのオン／オフ動作は、発光制御トランジスタＴEL_Cのゲート電極に接続された発光制御トランジスタ制御線ＣＬEL_Cによって制御される。尚、電流供給部１００は、有機ＥＬ素子１０の発光部ＥＬＰに電流を供給し、発光部ＥＬＰの発光を制御するために設けられている。
実施例１及び後述する他の実施例においては、駆動トランジスタＴDrvはデプレッション型のトランジスタから成り、第１ノード初期化トランジスタＴND1の一方のソース／ドレイン領域と第２ノード初期化トランジスタＴND2の一方のソース／ドレイン領域とが同一の初期化電圧供給線ＰＳcomに接続されている。初期化電圧供給線ＰＳcomによって、後述する初期化用の電圧ＶOfs_comが供給される。尚、実施例１及び後述する他の実施例においては、駆動トランジスタＴDrv以外の各トランジスタは、エンハンスメント型としたが、これに限るものではない。
発光部ＥＬＰのアノード電極は、上述のとおり、駆動トランジスタＴDrvのソース領域に接続されている。一方、発光部ＥＬＰのカソード電極には、電圧ＶCatが印加される。発光部ＥＬＰの寄生容量を符号ＣELで表す。また、発光部ＥＬＰの発光に必要とされる閾値電圧をＶth-ELとする。即ち、発光部ＥＬＰのアノード電極とカソード電極との間にＶth-EL以上の電圧が印加されると、発光部ＥＬＰは発光する。
尚、図１８を用いて説明した従来の５Ｔｒ／１Ｃ駆動回路は、駆動トランジスタＴDrvがエンハンスメント型であり、第１ノード初期化トランジスタＴND1の一方のソース／ドレイン領域と第２ノード初期化トランジスタＴND2の一方のソース／ドレイン領域とが、それぞれ異なる初期化電圧供給線に接続される点が相違する他、上記と同様の構成を有する。
図３に示すように、実施例１における駆動回路を構成するトランジスタ及びコンデンサ部Ｃ1は支持体２０上に形成され、発光部ＥＬＰは、例えば、層間絶縁層４２を介して、駆動回路を構成するトランジスタ及びコンデンサ部Ｃ1の上方に形成されている。また、駆動トランジスタＴDrvのソース領域は、発光部ＥＬＰに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図３においては、駆動トランジスタＴDrvのみを図示する。駆動トランジスタＴDrv以外のトランジスタは隠れて見えない。
実施例１においては、駆動トランジスタＴDrvは補助電極４１を有する、デプレッション型のｎチャネル型トランジスタから成る。駆動トランジスタＴDrvは、ゲート電極３１、ゲート絶縁層３２、半導体層３３、半導体層３３に設けられたソース／ドレイン領域３５、及び、ソース／ドレイン領域３５の間の半導体層３３の部分が該当するチャネル形成領域３４、及び、補助電極４１から構成されている。後述する他の実施例においても同様である。
駆動トランジスタＴDrvのゲート電極３１は、チャネル形成領域３４の一方の面と、ゲート絶縁層３２を介して対向している。駆動トランジスタＴDrvは、更に、チャネル形成領域３４の他方の面と、絶縁層４０を介して対向した補助電極４１を有している。後述する他の実施例においても同様である。
実施例１においては、補助電極４１には、所定の電圧（実施例１においては、電圧ＶCC）が印加される。補助電極４１がチャネル形成領域３４に及ぼす電界に基づき、半導体製造プロセスに依らずに駆動トランジスタＴDrvをデプレッション型とすることができる。尚、図３においては、補助電極４１に電圧ＶCCを印加する配線部は隠れて見えない。
一方、コンデンサ部Ｃ1は、他方の電極３６、ゲート絶縁層３２の延在部から構成された誘電体層、及び、一方の電極３７（第２ノードＮＤ2に相当する）から成る。ゲート電極３１、ゲート絶縁層３２の一部、及びコンデンサ部Ｃ1を構成する他方の電極３６は、支持体２０上に形成されている。駆動トランジスタＴDrvのドレイン領域３５は配線３８に接続され、ソース領域３５は一方の電極３７に接続されている。駆動トランジスタＴDrv及びコンデンサ部Ｃ1等は、層間絶縁層４２で覆われており、層間絶縁層４２上に、アノード電極５１、正孔輸送層、発光層、電子輸送層、及び、カソード電極５３から成る発光部ＥＬＰが設けられている。尚、図面においては、正孔輸送層、発光層、及び、電子輸送層を１層５２で表した。発光部ＥＬＰが設けられていない層間絶縁層４２の部分の上には、第２層間絶縁層５４が設けられ、第２層間絶縁層５４及びカソード電極５３上には透明な基板２１が配置されており、発光層にて発光した光は、基板２１を通過して、外部に出射される。尚、一方の電極３７とアノード電極５１とは、層間絶縁層４２に設けられたコンタクトホールによって接続されている。また、カソード電極５３は、第２層間絶縁層５４、層間絶縁層４２に設けられたコンタクトホール５６，５５を介して、ゲート絶縁層３２の延在部上に設けられた配線３９に接続されている。
尚、図１８を用いて説明した従来の５Ｔｒ／１Ｃ駆動回路におけるトランジスタ及びコンデンサ部Ｃ1の構成については、駆動トランジスタＴDrvが補助電極４１を備えていない点が相違する他、上記で説明したと同様の構成を有する。
以上、実施例１の有機ＥＬ表示装置、及び、発光部ＥＬＰを駆動するための駆動回路の構成について説明し、併せて、従来の５Ｔｒ／１Ｃ駆動回路の構成を説明した。
次いで、上述した駆動回路を用いた発光部ＥＬＰの駆動方法の説明を行う。尚、上述したように、各種の処理（閾値電圧キャンセル処理、書込み処理、移動度補正処理）が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。
後述する他の実施例も含め、以下の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
ＶSig ：発光部ＥＬＰにおける輝度を制御するための映像信号
・・・０ボルト〜１０ボルト
ＶCC ：発光部ＥＬＰの発光を制御するための電流供給部１００の電圧
・・・２０ボルト
ＶCat ：発光部ＥＬＰのカソード電極に印加される電圧
・・・０ボルト
Ｖth-EL：発光部ＥＬＰの閾値電圧
・・・３ボルト
Ｖth ：駆動トランジスタＴDrvの閾値電圧
・・・−２ボルト
ＶOfs_com ：駆動トランジスタＴDrvのゲート電極の電位（即ち、第１ノードＮＤ1の電位）を初期化するための電圧、及び、駆動トランジスタＴDrvのソース領域の電位（即ち、第２ノードＮＤ2の電位）を初期化するための電圧
・・・０ボルト
実施例１及び後述する他の実施例の駆動方法においては、（ａ）第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が、駆動トランジスタＴDrvの閾値電圧Ｖthを越え、且つ、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差が、発光部ＥＬＰの閾値電圧Ｖth-ELを越えないように、第１ノードＮＤ1に第１ノード初期化電圧を印加し、第２ノードＮＤ2に第２ノード初期化電圧を印加する前処理を行う。
より具体的には、実施例１及び後述する実施例２の駆動方法にあっては、前記工程（ａ）において、第１ノード初期化トランジスタ制御回路１０４の動作に基づき、第１ノード初期化トランジスタ制御線ＡＺND1からの信号によりオン状態とされた第１ノード初期化トランジスタＴND1を介して、同一の初期化電圧供給線ＰＳ_comから第１ノードＮＤ1に第１ノード初期化電圧を印加する。そして、その状態において、第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第２ノード初期化トランジスタ制御線ＡＺND2からの信号によりオン状態とされた第２ノード初期化トランジスタＴND2を介して、同一の初期化電圧供給線ＰＳcomから第２ノードＮＤ2に第１ノード初期化電圧と同じ値の第２ノード初期化電圧を印加する。即ち、同一の初期化電圧供給線ＰＳcomから電圧ＶOfs_comを印加する。
実施例１及び後述する他の実施例の駆動方法においては、次いで、（ｂ）第１ノードＮＤ1の電位を保った状態で、駆動トランジスタＴDrvのドレイン領域の電位を前記工程（ａ）における第２ノードＮＤ2の電位よりも高く保つことにより第２ノードＮＤ2の電位を上昇させ、以て、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位を変化させる閾値電圧キャンセル処理を行う。
より具体的には、実施例１及び後述する実施例２の駆動方法にあっては、前記工程（ｂ）において、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cからの信号によりオン状態とされた発光制御トランジスタＴEL_Cを介して、駆動トランジスタＴDrvのドレイン領域を電流供給部１００と導通させ、以て、駆動トランジスタＴDrvのドレイン領域の電位を前記工程（ａ）における第２ノードＮＤ2の電位よりも高く保つ。
実施例１及び後述する他の実施例の駆動方法においては、その後、（ｃ）走査線ＳＣＬからの信号によりオン状態とされた映像信号書込みトランジスタＴSigを介して、データ線ＤＴＬから映像信号を第１ノードＮＤ1に印加する書込み処理を行う。
より具体的には、実施例１及び後述する他の実施例の駆動方法にあっては、前記工程（ｃ）において、走査回路１０１の動作に基づき、走査線ＳＣＬからの信号によりオン状態とされた映像信号書込みトランジスタＴSigを介して、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬから映像信号を第１ノードＮＤ1に印加する。
実施例１及び後述する他の実施例の駆動方法においては、次いで、（ｄ）走査線ＳＣＬからの信号により映像信号書込みトランジスタＴSigをオフ状態とすることにより第１ノードＮＤ1を浮遊状態とし、電流供給部１００から駆動トランジスタＴDrvを介して、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流すことにより、発光部ＥＬＰを駆動する。
より具体的には、実施例１及び後述する実施例２の駆動方法にあっては、前記工程（ｄ）において、走査回路１０１の動作に基づき、走査線ＳＣＬからの信号により映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1を浮遊状態とする。そして、発光制御トランジスタ制御線ＣＬEL_Cからの信号によりオン状態とされた発光制御トランジスタＴEL_Cを介して、電流供給部１００から第１ノードＮＤ1と第２ノードＮＤ2との間の電位差の値に応じた電流を発光部ＥＬＰに流すことにより、発光部ＥＬＰを駆動する。
尚、実施例１及び後述する実施例２においては、前記工程（ｃ）と前記工程（ｄ）の間において、駆動トランジスタＴDrvのドレイン領域の電位を前記工程（ｃ）における第２ノードＮＤ2の電位よりも高く保つと共に、走査線ＳＣＬからの信号によりオン状態とされた映像信号書込みトランジスタＴSigを介してデータ線ＤＴＬから映像信号を第１ノードＮＤ1に印加し、以て、駆動トランジスタの特性に応じて第２ノードの電位を上昇させる移動度補正処理を行う。
より具体的には、実施例１及び後述する実施例２においては、走査回路１０１の動作に基づき、走査線ＳＣＬからの信号によりオン状態とされた映像信号書込みトランジスタＴSigを介してデータ線ＤＴＬから映像信号を第１ノードＮＤ1に印加する。そして、その状態において、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cからの信号により発光制御トランジスタＴEL_Cをオン状態として駆動トランジスタＴDrvのドレイン領域を電流供給部１００と導通させ、駆動トランジスタＴDrvのドレイン領域の電位を前記工程（ｂ）における第２ノードＮＤ2の電位よりも高く保つ。これにより、駆動トランジスタＴDrvの特性に応じて第２ノードＮＤ2の電位を上昇させる。
上記の工程（ａ）、工程（ｂ）、工程（ｃ）、工程（ｄ）、及び、工程（ｃ）と工程（ｄ）の間において行う移動度補正処理を、図４、図５の（Ａ）〜（Ｄ）、及び、図６の（Ａ）〜（Ｅ）を参照して、以下、説明する。
尚、背景技術において、図１８、図１９、図２０の（Ａ）〜（Ｄ）、及び、図２１の（Ａ）〜（Ｅ）を参照して概略を説明した従来の５Ｔｒ／１Ｃ駆動回路における動作は、上記の工程（ａ）における動作の相違を除く他、実質的に実施例１と同様の動作となる。従来の５Ｔｒ／１Ｃ駆動回路におけるタイミングチャートである図１９に示す各期間は、図４に示す各期間に対応する。これに対応して、図２０の（Ａ）〜（Ｄ）は図５の（Ａ）〜（Ｄ）に対応し、図２１の（Ａ）〜（Ｅ）は図６の（Ａ）〜（Ｅ）に対応する。
［期間−ＴＰ（５）-1］（図４、及び、図５の（Ａ）参照）
この［期間−ＴＰ（５）-1］は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第（ｎ，ｍ）番目の有機ＥＬ素子１０が発光状態にある期間である。即ち、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０における発光部ＥＬＰには、後述する式（５）に基づくドレイン電流Ｉ’dsが流れており、第（ｎ，ｍ）番目の副画素を構成する有機ＥＬ素子１０の輝度は、係るドレイン電流Ｉ’dsに対応した値である。ここで、映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2はオフ状態であり、発光制御トランジスタＴEL_C及び駆動トランジスタＴDrvはオン状態である。第（ｎ，ｍ）番目の有機ＥＬ素子１０の発光状態は、第（ｍ＋ｍ’）行目に配列された有機ＥＬ素子１０の水平走査期間の開始直前まで継続される。後述する他の実施例においても同様である。
図４に示す［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。即ち、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］は、例えば、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間の終期までの或る時間長さの期間である。後述する実施例２においても同様である。尚、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］を、現表示フレームにおける第ｍ番目の水平走査期間内に含む構成とすることもできる。後述する実施例２においても同様である。
そして、この［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は原則として非発光状態にある。即ち、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）1］、［期間−ＴＰ（５）3］〜［期間−ＴＰ（５）4］においては、発光制御トランジスタＴEL_Cはオフ状態であるので、有機ＥＬ素子１０は発光しない。尚、［期間−ＴＰ（５）2］においては、発光制御トランジスタＴEL_Cはオン状態となる。しかし、この期間においては後述する閾値電圧キャンセル処理が行われている。閾値電圧キャンセル処理の説明において詳しく述べるが、後述する式（２）を満たすことを前提とすれば、有機ＥＬ素子１０が発光することはない。後述する実施例２においても同様である。
以下、［期間−ＴＰ（５）0］〜［期間−ＴＰ（５）4］の各期間について、先ず、説明する。尚、［期間−ＴＰ（５）1］の始期や、［期間−ＴＰ（５）1］〜［期間−ＴＰ（５）4］の各期間の長さは、有機ＥＬ表示装置の設計に応じて適宜設定すればよい。後述する実施例２においても同様である。
［期間−ＴＰ（５）0］
上述したように、この［期間−ＴＰ（５）0］において、第（ｎ，ｍ）番目の有機ＥＬ素子１０は、非発光状態にある。映像信号書込みトランジスタＴSig、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2はオフ状態である。また、［期間−ＴＰ（５）-1］から［期間−ＴＰ（５）0］に移る時点で、発光制御トランジスタＴEL_Cがオフ状態となるが故に、第２ノードＮＤ2の電位は、（Ｖth-EL＋ＶCat）まで低下し、発光部ＥＬＰは非発光状態となる。また、第２ノードＮＤ2の電位低下に倣うように、浮遊状態の第１ノードＮＤ1の電位も低下する。後述する実施例２においても同様である。
［期間−ＴＰ（５）1］（図４、図５の（Ｂ）及び（Ｃ）参照）
この期間内に、上記の工程（ａ）、即ち、上述した前処理を行う。
即ち、［期間−ＴＰ（５）1］の開始時、第１ノード初期化トランジスタ制御回路１０４及び第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第１ノード初期化トランジスタ制御線ＡＺND1及び第２ノード初期化トランジスタ制御線ＡＺND2をハイレベルとし、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2をオン状態とする。尚、第１ノード初期化トランジスタＴND1及び第２ノード初期化トランジスタＴND2を同時にオン状態としてもよいし、第１ノード初期化トランジスタＴND1を先にオン状態としてもよいし、第２ノード初期化トランジスタＴND2を先にオン状態としてもよい。そして、実施例１の駆動方法にあっては、オン状態とされた第１ノード初期化トランジスタＴND1を介して、同一の初期化電圧供給線ＰＳcomから第１ノードＮＤ1に第１ノード初期化電圧を印加し、オン状態とされた第２ノード初期化トランジスタＴND2を介して、同一の初期化電圧供給線ＰＳcomから第２ノードＮＤ2に第１ノード初期化電圧と同じ値の第２ノード初期化電圧を印加する。より具体的には、同一の初期化電圧供給線ＰＳcomから電圧ＶOfs_comを印加する。後述する実施例２においても同様である。
その結果、第１ノードＮＤ1の電位はＶOfs_com（０ボルト）となる。一方、第２ノードＮＤ2の電位もＶOfs_com（０ボルト）となる。第１ノードＮＤ1と第２ノードＮＤ2との間の電位差は０ボルトであり、駆動トランジスタＴDrvの閾値電圧Ｖthは−２ボルトであるので、駆動トランジスタＴDrvはオン状態となる。尚、第２ノードＮＤ2と発光部ＥＬＰに備えられたカソード電極との間の電位差は０ボルトであり、発光部ＥＬＰの閾値電圧Ｖth-ELを越えない。
以上の処理により、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶth以上となる。駆動トランジスタＴDrvはオン状態である。
この［期間−ＴＰ（５）1］の完了以前において、第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとすることによって、第２ノード初期化トランジスタＴND2をオフ状態とする。
尚、図１８を用いて説明した従来の５Ｔｒ／１Ｃ駆動回路にあっては、駆動トランジスタＴDrvがエンハンスメント型である。従って、駆動トランジスタＴDrvの閾値電圧が正の値となる。例えば、図１８に示す駆動トランジスタの閾値電圧が３ボルトであるとすると、図２０の（Ｂ）に示す状態で駆動トランジスタＴDrvがオン状態であるためには、第１ノードＮＤ1と第２ノードＮＤ2との間の電位差が３ボルトを越えるように、電圧を印加する必要がある。このため、従来の５Ｔｒ／１Ｃ駆動回路にあっては、第１ノード初期化トランジスタＴND1の一方のソース／ドレイン領域と第２ノード初期化トランジスタＴND2の一方のソース／ドレイン領域とが、それぞれ異なる初期化電圧供給線に接続され、第１ノード初期化トランジスタＴND1の一方のソース／ドレイン領域に電圧ＶOfs（例えば、０ボルト）、第２ノード初期化トランジスタＴND2の一方のソース／ドレイン領域に電圧ＶSS（例えば、−１０ボルト）を印加する必要があった。このため、これらの電圧を供給するための配線は、それぞれ別の配線として形成される必要があった。
一方、実施例１及び後述する他の実施例の駆動回路においては、駆動トランジスタＴDrvがデプレッション型であるので、第１ノード初期化トランジスタＴND1と第２ノード初期化トランジスタＴND2に印加する電圧を共通化しても、図５の（Ｂ）に示す状態で、駆動トランジスタＴDrvをオン状態とすることができる。従って、従来の５Ｔｒ／１Ｃ駆動回路に対して、実施例１においては、上述した前処理に支障を生ずることなく、駆動回路に印加する電圧の種類や電圧を供給するための配線を削減することができる。
上述したように、図１８、図１９、図２０の（Ａ）〜（Ｄ）、及び、図２１の（Ａ）〜（Ｅ）を参照して概略を説明した従来の５Ｔｒ／１Ｃ駆動回路における動作は、以上説明した点が相違する他、実施例１の駆動回路と実質的に同様の動作となる。
引き続き、実施例１の駆動回路につき、［期間−ＴＰ（５）2］以降の動作について説明する。
［期間−ＴＰ（５）2］（図４、及び、図５の（Ｄ）参照）
この期間内に、上記の工程（ｂ）、即ち、上述した閾値電圧キャンセル処理を行う。
即ち、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cからの信号により発光制御トランジスタＴEL_Cをオン状態とする。駆動トランジスタＴDrvのドレイン領域は電流供給部１００と導通し、駆動トランジスタＴDrvのドレイン領域の電位は、前記工程（ａ）における第２ノードＮＤ2の電位（具体的には、［期間−ＴＰ（５）1］で初期化された電位ＶOfs_com）よりも高く保たれる。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs_com＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs_com−Ｖth）に近づき、最終的に（ＶOfs_com−Ｖth）となる。ここで、以下の式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。後述する実施例２においても同様である。
（ＶOfs_com−Ｖth）＜（Ｖth-EL＋ＶCat） （２）
この［期間−ＴＰ（５）2］にあっては、第２ノードＮＤ2の電位は、最終的に、（ＶOfs_com−Ｖth）となる。即ち、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs_comのみに依存して、第２ノードＮＤ2の電位は決定される。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。後述する実施例２においても同様である。
［期間−ＴＰ（５）3］（図４、及び、図６の（Ａ）参照）
その後、第１ノード初期化トランジスタＴND1のオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをローレベルとすることによって、発光制御トランジスタＴEL_Cをオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs_com＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も変化せず、（ＶOfs_com−Ｖth＝２ボルト）を保持する。後述する実施例２においても同様である。
［期間−ＴＰ（５）4］（図４、及び、図６の（Ｂ）参照）
次いで、第１ノード初期化トランジスタ制御回路１０４の動作に基づき第１ノード初期化トランジスタ制御線ＡＺND1をローレベルとすることによって、第１ノード初期化トランジスタＴND1をオフ状態とする。第１ノードＮＤ1及び第２ノードＮＤ2の電位は、実質上、変化しない。実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる。後述する実施例２においても同様である。
次いで、図４に示す［期間−ＴＰ（５）5］〜［期間−ＴＰ（５）7］の各期間について説明する。尚、後述するように、［期間−ＴＰ（５）5］において書込み処理が行われ、［期間−ＴＰ（５）6］において移動度補正処理が行われる。上述したように、これらの処理は、第ｍ番目の水平走査期間内に行われる必要がある。説明の便宜のため、［期間−ＴＰ（５）5］の始期と［期間−ＴＰ（５）6］の終期とは、それぞれ、第ｍ番目の水平走査期間の始期と終期とに一致するものとして説明する。後述する実施例２においても同様である。
［期間−ＴＰ（５）5］（図４、及び、図６の（Ｃ）参照）
この期間内に、上記の工程（ｃ）、即ち、上述した書込み処理を行う。
即ち、第１ノード初期化トランジスタＴND1、第２ノード初期化トランジスタＴND2、及び、発光制御トランジスタＴEL_Cのオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigとし、次いで、走査回路１０１の動作に基づき、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。後述する実施例２においても同様である。
ここで、コンデンサ部Ｃ1の容量は値ｃ1であり、発光部ＥＬＰの寄生容量ＣELの容量は値ｃELである。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量の値をｃgsとする。駆動トランジスタＴDrvのゲート電極の電位がＶOfs_comからＶSig（＞ＶOfs_com）に変化したとき、コンデンサ部Ｃ1の両端の電位（第１ノードＮＤ1及び第２ノードＮＤ2の電位）は、原則として、変化する。即ち、駆動トランジスタＴDrvのゲート電極の電位（＝第１ノードＮＤ1の電位）の変化分（ＶSig−ＶOfs_com）に基づく電荷が、コンデンサ部Ｃ1、発光部ＥＬＰの寄生容量ＣEL、駆動トランジスタＴDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。然るに、値ｃELが、値ｃ1及び値ｃgsと比較して十分に大きな値であれば、駆動トランジスタＴDrvのゲート電極の電位の変化分（ＶSig−ＶOfs_com）に基づく駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位の変化は小さい。そして、一般に、発光部ＥＬＰの寄生容量ＣELの容量値ｃELは、コンデンサ部Ｃ1の容量値ｃ1及び駆動トランジスタＴDRVの寄生容量の値ｃgsよりも大きい。そこで、説明の便宜のため、特段の必要がある場合を除き、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化は考慮せずに説明を行う。他の実施例においても同様である。尚、図４に示した駆動のタイミングチャートも、第１ノードＮＤ1の電位変化により生ずる第２ノードＮＤ2の電位変化を考慮せずに示した。駆動トランジスタＴDrvのゲート電極（第１ノードＮＤ1）の電位をＶg、駆動トランジスタＴDrvのソース領域（第２ノードＮＤ2）の電位をＶsとしたとき、Ｖgの値、Ｖsの値は以下のとおりとなる。それ故、第１ノードＮＤ1と第２ノードＮＤ2の電位差、即ち、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、以下の式（３）で表すことができる。後述する実施例２においても同様である。
Ｖg ＝ＶSig
Ｖs ≒ＶOfs_com−Ｖth
Ｖgs≒ＶSig−（ＶOfs_com−Ｖth） （３）
即ち、駆動トランジスタＴDrvに対する書込み処理において得られたＶgsは、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSig、駆動トランジスタＴDrvの閾値電圧Ｖth、及び、駆動トランジスタＴDrvのゲート電極を初期化するための電圧ＶOfs_comのみに依存している。そして、発光部ＥＬＰの閾値電圧Ｖth-ELとは無関係である。後述する実施例２においても同様である。
［期間−ＴＰ（５）6］（図４、及び、図６の（Ｄ）参照）
その後、この期間内に、上述した移動度補正処理を行う。
例えば、駆動トランジスタＴDrvをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタＴDrvのゲート電極に同じ値の映像信号ＶSigを印加したとしても、移動度μの大きい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsと、移動度μの小さい駆動トランジスタＴDrvを流れるドレイン電流Ｉdsとの間に、差異が生じてしまう。そして、このような差異が生じると、有機ＥＬ表示装置の画面の均一性（ユニフォーミティ）が損なわれてしまう。
そこで、駆動トランジスタＴDrvのオン状態を維持したまま、発光制御トランジスタ制御回路１０３の動作に基づき発光制御トランジスタ制御線ＣＬEL_Cをハイレベルとすることによって、発光制御トランジスタＴEL_Cをオン状態とし、次いで、所定の時間（ｔ0）が経過した後、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとすることによって、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1を浮遊状態とする。そして、以上の結果、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位（即ち、第２ノードＮＤ2の電位）の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。ここで、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（３）から以下の式（４）のように変形される。後述する実施例２においても同様である。
Ｖgs≒ＶSig−（ＶOfs_com−Ｖth）−ΔＶ （４）
尚、移動度補正処理を実行するための所定の時間（［期間−ＴＰ（５）6］の全時間ｔ0）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴDrvのソース領域における電位（ＶOfs_com−Ｖth＋ΔＶ）が以下の式（２’）を満足するように、［期間−ＴＰ（５）6］の全時間ｔ0は決定されている。そして、これによって、［期間−ＴＰ（５）6］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。後述する実施例２においても同様である。
（ＶOfs_com−Ｖth＋ΔＶ）＜（Ｖth-EL＋ＶCat） （２’）
［期間−ＴＰ（５）7］（図４、及び、図６の（Ｅ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程（ｄ）を以下のように行う。即ち、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとし、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1、即ち、駆動トランジスタＴDrvのゲート電極を浮遊状態とする。そして、発光制御トランジスタ制御回路１０３の動作に基づき、発光制御トランジスタ制御線ＣＬEL_Cをハイレベルに保ち、発光制御トランジスタＴEL_Cのオン状態を維持し、発光制御トランジスタＴEL_Cのドレイン領域が、発光部ＥＬＰの発光を制御するための電流供給部１００（電圧ＶCC、例えば２０ボルト）に接続された状態に保つ。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。後述する実施例２においても同様である。
ここで、上述したとおり、駆動トランジスタＴDrvのゲート電極は浮遊状態にあり、しかも、コンデンサ部Ｃ1が存在するが故に、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタＴDrvのゲート電極に生じ、第１ノードＮＤ1の電位も上昇する。その結果、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、式（４）の値を保持する。後述する他の実施例においても同様である。
また、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、駆動トランジスタＴDrvのドレイン領域からソース領域へと流れるドレイン電流Ｉdsであるので、式（１）で表すことができる。ここで、式（１）と式（４）から、式（１）は、以下の式（５）にように変形することができる。後述する他の実施例においても同様である。
Ｉds＝ｋ・μ・（ＶSig−ＶOfs_com−ΔＶ）2 （５）
従って、発光部ＥＬＰを流れる電流Ｉdsは、例えば、ＶOfs_comを０ボルトに設定したとした場合、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigの値から、駆動トランジスタＴDrvの移動度μに起因した第２ノードＮＤ2（駆動トランジスタＴDrvのソース領域）における電位補正値ΔＶの値を減じた値の２乗に比例する。云い換えれば、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。そして、第（ｎ，ｍ）番目の有機ＥＬ素子１０の輝度は、係る電流Ｉdsに対応した値である。後述する他の実施例においても同様である。
しかも、移動度μの大きな駆動トランジスタＴDrvほど、電位補正値ΔＶが大きくなるので、式（４）の左辺のＶgsの値が小さくなる。従って、式（５）において、移動度μの値が大きくとも、（ＶSig−ＶOfs_com−ΔＶ）2の値が小さくなる結果、ドレイン電流Ｉdsを補正することができる。即ち、移動度μの異なる駆動トランジスタＴDrvにおいても、映像信号ＶSigの値が同じであれば、ドレイン電流Ｉdsが略同じとなる結果、発光部ＥＬＰを流れ、発光部ＥＬＰの輝度を制御する電流Ｉdsが均一化される。即ち、移動度μのばらつき（更には、ｋのばらつき）に起因する発光部の輝度のばらつきを補正することができる。後述する他の実施例においても同様である。
発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（５）-1］の終わりに相当する。後述する実施例２においても同様である。
以上によって、有機ＥＬ素子１０［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子１０）］の発光の動作が完了する。
以上、実施例１の有機ＥＬ表示装置、発光部ＥＬＰを駆動するための駆動回路、この駆動回路を用いた発光部ＥＬＰの駆動方法を説明した。併せて、従来の５Ｔｒ／１Ｃ駆動回路の構成、従来の５Ｔｒ／１Ｃ駆動回路を用いた発光部ＥＬＰの駆動方法を説明した。尚、従来の５Ｔｒ／１Ｃ駆動回路にあっては、上述した「ＶOfs_com」を、適宜「ＶOfs」あるいは「ＶSS」と読み替えればよい。
上述したように、実施例１の駆動回路においては、第１ノード初期化トランジスタＴND1と第２ノード初期化トランジスタＴND2に印加する、第１ノードＮＤ1及び第２ノードＮＤ2の電位を初期化するための電圧が共通化され、電圧を供給するための配線を削減することができる。また、駆動トランジスタＴDrvをデプレッション型のトランジスタとしたので、実施例１の駆動回路を用いた駆動方法において上述した前処理に支障を生ずることがない。従って、支障なく閾値電圧キャンセル処理等を行うことができる。実施例１の有機ＥＬ表示装置にあっては、駆動回路に印加する電圧の種類や配線の本数が削減されるので、有機ＥＬ表示装置の構造を簡単なものとすることができる。
実施例２も、本発明の有機ＥＬ表示装置、本発明の発光部を駆動するための駆動回路、及び、本発明の発光部の駆動方法に関する。
実施例２は、実施例１の変形である。実施例２は実施例１に対し、駆動回路を構成する駆動トランジスタＴDrvの補助電極の構造が相違する。
実施例２の有機ＥＬ表示装置の概念図は上述した図２と同様である。実施例２の駆動回路の等価回路図を図７に示し、有機ＥＬ素子１０の一部分の模式的な一部断面図を図８に示す。駆動のタイミングチャートを図９に示す。初期化を行う［期間−ＴＰ（５）1’］において補助電極４１がチャネル形成領域３４に電界を及ぼして駆動トランジスタＴDrvをデプレッション型にするために、［期間−ＴＰ（５）1’］の始期から発光制御トランジスタＴEL_Cをオン状態とする点と、［期間−ＴＰ（５）1’］の終期で第２ノード初期化トランジスタＴND2をオフ状態とする点が相違する他、基本的には実施例１と同様の動作となる。各トランジスタのオン／オフ状態等を模式的に図１０の（Ａ）〜（Ｄ）及び図１１の（Ａ）〜（Ｅ）に示す。図１０の（Ａ）〜（Ｄ）は上述した図５の（Ａ）〜（Ｄ）に対応し、図１１の（Ａ）〜（Ｅ）は上述した図６の（Ａ）〜（Ｅ）に対応する。
実施例２においても、実施例１と同様に、駆動トランジスタＴDrvは補助電極４１を有するｎチャネル型トランジスタから成る。但し、実施例１とは異なり、図７及び図８に示すように、補助電極４１は駆動トランジスタＴDrvのドレイン領域、即ち、一方のソース／ドレイン領域３５に接続されている点が相違する。補助電極４１がチャネル形成領域３４に及ぼす電界に基づき、半導体製造プロセスに依らずに駆動トランジスタＴDrvをデプレッション型とすることができる。
上述した駆動回路を構成する駆動トランジスタＴDrvの補助電極４１の構造の相違を除く他、実施例２の有機ＥＬ表示装置、及び、駆動回路の構造、構成は実施例１で説明したと同様である。また、実施例２の駆動回路の動作、実施例２の駆動方法は、実施例１において説明したと同様であるので、説明を省略する。
実施例３も、本発明の有機ＥＬ表示装置、本発明の発光部を駆動するための駆動回路、及び、本発明の発光部の駆動方法に関する。
実施例３の駆動回路の等価回路図を図１２に示し、実施例３の有機ＥＬ表示装置の概念図を図１３に示す。実施例３における有機ＥＬ素子１０の一部分の模式的な一部断面図は、実施例１において参照した図３と同様である。
実施例３は実施例１の変形例である。実施例３の駆動回路の構成は、基本的には、図１に示す実施例１の駆動回路から発光制御トランジスタＴEL_Cを省略した構成に相当する。即ち、実施例３の駆動回路は、４つのトランジスタと１つのコンデンサ部Ｃ1から構成された駆動回路から構成されている。実施例３の駆動回路は、図１２に示すように、（Ａ）駆動トランジスタＴDrv、（Ｂ）映像信号書込みトランジスタＴSig、（Ｃ）第１ノード初期化トランジスタＴND1、（Ｄ）第２ノード初期化トランジスタＴND2、並びに、（Ｅ）一対の電極を備えたコンデンサ部Ｃ1から構成されている。
図１２及び図１３に示すように、実施例３の有機ＥＬ表示装置においては、発光制御トランジスタＴEL_Cの省略に伴い、発光制御トランジスタ制御回路１０３、及び、発光制御トランジスタ制御線ＣＬEL_Cも省略されている。
上述した実施例１及び実施例２においては、発光制御トランジスタＴEL_Cにより発光部ＥＬＰの発光、非発光を制御した。一方、実施例３においては、主に、第１ノード初期化トランジスタＴND1により発光部ＥＬＰの発光、非発光等を制御する点が相違する。
実施例３の駆動回路における駆動の模式的なタイミングチャートを図１４に示す。実施例３の駆動回路の各トランジスタのオン／オフ状態等を模式的に図１５の（Ａ）〜（Ｄ）及び図１６の（Ａ）〜（Ｃ）に示す。図１４に示す［期間−ＴＰ（４）-1］〜［期間−ＴＰ（４）1］の各期間は、実施例１において参照した図４に示す［期間−ＴＰ（５）-1］〜［期間−ＴＰ（５）1］の各期間に、それぞれ、対応する。
上述した実施例１及び実施例２に対し、実施例３にあっては、発光制御トランジスタＴEL_Cが省略されている点、及び、［期間−ＴＰ（４）0］において第１ノード初期化トランジスタＴND1をオン状態とする点が、主に相違する。尚、実施例１において説明した図４に示す第２ノードＮＤ2の電位と、図１４に示す第２ノードＮＤ2の電位との対比の便宜を図るため、実施例３にあっては、［期間−ＴＰ（４）2］の始期において第２ノード初期化トランジスタＴND2をオフ状態とするとして説明する。
図１４に示す［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）3］は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。即ち、この［期間−ＴＰ（４）0］〜［期間−ＴＰ（４）3］は、例えば、前の表示フレームにおける第（ｍ＋ｍ’）番目の水平走査期間の始期から、現表示フレームにおける第（ｍ−１）番目の水平走査期間の終期までの或る時間長さの期間である。後述する実施例４においても同様である。尚、［期間−ＴＰ（４）1］〜［期間−ＴＰ（４）3］を、現表示フレームにおける第ｍ番目の水平走査期間内に含む構成とすることもできる。後述する実施例４においても同様である。
以下、実施例３の駆動方法について説明する。
［期間−ＴＰ（４）-1］（図１４、及び、図１５の（Ａ）参照）
この［期間−ＴＰ（４）-1］は、例えば、前の表示フレームにおける動作であり、実施例１の駆動回路において説明した［期間−ＴＰ（５）-1］と同じ動作である。
［期間−ＴＰ（４）0］（図１４、及び、図１５の（Ｂ）参照）
この［期間−ＴＰ（４）0］の開始時、第１ノード初期化トランジスタ制御回路１０４の動作に基づき、第１ノード初期化トランジスタ制御線ＡＺND1をハイレベルとし、第１ノード初期化トランジスタＴND1をオン状態とする。これにより、第１ノードＮＤ1は浮遊状態ではなくなる。第１ノードＮＤ1の電位（即ち、駆動トランジスタＴDrvのゲート電極の電位）はＶOfs_comに低下する。これは、強制的に黒レベルの映像信号を描き込んだと同様の状態であるので、発光部ＥＬＰは消灯する。第２ノードＮＤ2の電位は、（Ｖth-EL＋ＶCat）まで低下する。
［期間−ＴＰ（４）1］（図１４、及び、図１５の（Ｃ）参照）
この期間内に、上記の工程（ａ）、即ち、上述した前処理を行う。
具体的な動作は、［期間−ＴＰ（４）0］において予め第１ノード初期化トランジスタＴND1がオン状態であること、及び、［期間−ＴＰ（４）2］の始期において第２ノード初期化トランジスタＴND2をオフ状態とする点が相違する他、実施例１の［期間−ＴＰ（５）1］において説明したと同様であるので、説明を省略する。
［期間−ＴＰ（４）2］（図１４、及び、図１５の（Ｄ）参照）
この期間内に、上記の工程（ｂ）、即ち、上述した閾値電圧キャンセル処理を行う。
上述した実施例１及び実施例２の駆動方法にあっては、閾値電圧キャンセル処理において、発光制御トランジスタ制御線ＣＬEL_Cからの信号によりオン状態とされた発光制御トランジスタＴEL_Cを介して、駆動トランジスタＴDrvのドレイン領域を電流供給部１００と導通させ、以て、駆動トランジスタＴDrvのドレイン領域の電位を前記工程（ａ）における第２ノードＮＤ2の電位よりも高く保つ構成とした。
一方、実施例３及び後述する実施例４にあっては、駆動トランジスタＴDrvのドレイン領域には電圧ＶCCが印加される。従って、［期間−ＴＰ（４）1］の終期において、駆動トランジスタＴDrvのドレイン領域の電位は、前記工程（ａ）における第２ノードＮＤ2の電位（具体的には、［期間−ＴＰ（４）1］で初期化された電位ＶOfs_com）よりも高く保たれた状態にある。また、第１ノードＮＤ1には、第１ノード初期化トランジスタＴND1を介して電圧ＶOfs_comが印加されている。即ち、第１ノードＮＤ1の電位は保たれた状態にある。
［期間−ＴＰ（４）2］の始期において、第２ノード初期化トランジスタ制御回路１０５の動作に基づき、第２ノード初期化トランジスタ制御線ＡＺND2をローレベルとし、第２ノード初期化トランジスタＴND2をオフ状態とすると、第２ノードＮＤ2は浮遊状態となる。その結果、第１ノードＮＤ1の電位は変化しないが（ＶOfs_com＝０ボルトを維持）、第１ノードＮＤ1の電位から駆動トランジスタＴDrvの閾値電圧Ｖthを減じた電位に向かって、第２ノードＮＤ2の電位は変化する。即ち、浮遊状態の第２ノードＮＤ2の電位が上昇する。そして、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差がＶthに達すると、駆動トランジスタＴDrvがオフ状態となる。具体的には、浮遊状態の第２ノードＮＤ2の電位が（ＶOfs_com−Ｖth）に近づき、最終的に（ＶOfs_com−Ｖth）となる。ここで、上述した式（２）が保証されていれば、云い換えれば、式（２）を満足するように電位を選択、決定しておけば、発光部ＥＬＰが発光することはない。後述する実施例４においても同様である。
［期間−ＴＰ（４）3］（図１４、及び、図１６の（Ａ）参照）
その後、第２ノード初期化トランジスタＴND2のオフ状態を維持したまま、第１ノード初期化トランジスタ制御回路１０４の動作に基づき、第１ノード初期化トランジスタ制御線ＡＺND1をローレベルとし、第１ノード初期化トランジスタＴND1をオフ状態とする。その結果、第１ノードＮＤ1の電位は変化せず（ＶOfs_com＝０ボルトを維持）、浮遊状態の第２ノードＮＤ2の電位も変化せず、（ＶOfs_com−Ｖth＝２ボルト）を保持する。後述する実施例４においても同様である。
次いで、図１４に示す［期間−ＴＰ（４）4］について説明する。尚、後述するように、［期間−ＴＰ（４）4］において書込み処理を行う。より具体的には、実施例３においては、書込み処理において実質的に移動度補正処理を併せて行う。これらの処理は、第ｍ番目の水平走査期間内に行われる必要がある。説明の便宜のため、［期間−ＴＰ（４）4］の始期と終期とは、それぞれ、第ｍ番目の水平走査期間の始期と終期とに一致するものとして説明する。後述する実施例４においても同様である。
［期間−ＴＰ（４）4］（図１４、及び、図１６の（Ｂ）参照）
この期間内に、上記の工程（ｃ）、即ち、上述した書込み処理を行う。
即ち、第１ノード初期化トランジスタＴND1、及び、第２ノード初期化トランジスタＴND2のオフ状態を維持したまま、映像信号出力回路１０２の動作に基づき、データ線ＤＴＬの電位を、発光部ＥＬＰにおける輝度を制御するための映像信号ＶSigとし、次いで、走査回路１０１の動作に基づき、走査線ＳＣＬをハイレベルとすることによって、映像信号書込みトランジスタＴSigをオン状態とする。その結果、第１ノードＮＤ1の電位は、ＶSigへと上昇する。また、上述したように、実施例３にあっては、駆動トランジスタＴDrvのドレイン領域には電圧ＶCCが印加される。従って、駆動トランジスタＴDrvの移動度μの値が大きい場合、駆動トランジスタＴDrvのソース領域における電位（即ち、第２ノードＮＤ2の電位）の上昇量ΔＶ（電位補正値）は大きくなり、駆動トランジスタＴDrvの移動度μの値が小さい場合、駆動トランジスタＴDrvのソース領域における電位の上昇量ΔＶ（電位補正値）は小さくなる。即ち、書込み処理と移動度補正処理とが併せて行われる。ここで、駆動トランジスタＴDrvのゲート電極とソース領域との間の電位差Ｖgsは、実施例１及び実施例２と同様に、上述した式（４）で示される。後述する実施例４においても同様である。
尚、書込み処理を実行するための所定の時間（［期間−ＴＰ（４）4］の全時間ｔ1）は、有機ＥＬ表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタＴDrvのソース領域における電位（ＶOfs_com−Ｖth＋ΔＶ）が上記の式（２’）を満足するように、［期間−ＴＰ（４）4］の全時間ｔ1は決定されている。そして、これによって、［期間−ＴＰ（４）4］において、発光部ＥＬＰが発光することはない。更には、この移動度補正処理によって、係数ｋ（≡（１／２）・（Ｗ／Ｌ）・Ｃox）のばらつきの補正も同時に行われる。後述する実施例４においても同様である。
［期間−ＴＰ（４）5］（図１４、及び、図１６の（Ｃ）参照）
以上の操作によって、閾値電圧キャンセル処理、書込み処理、書込み処理と併せて行われる移動度補正処理が、完了する。その後、この期間内に、上記の工程（ｄ）を以下のように行う。即ち、走査回路１０１の動作に基づき走査線ＳＣＬをローレベルとし、映像信号書込みトランジスタＴSigをオフ状態とし、第１ノードＮＤ1、即ち、駆動トランジスタＴDrvのゲート電極を浮遊状態とする。一方、発光制御トランジスタＴEL_Cのドレイン領域は、発光部ＥＬＰの発光を制御するための電流供給部１００（電圧ＶCC、例えば２０ボルト）に接続された状態にある。従って、以上の結果として、第２ノードＮＤ2の電位は上昇する。後述する実施例４においても同様である。
そして、５Ｔｒ／１Ｃ駆動回路において［期間−ＴＰ（５）7］で説明したと同様に、第２ノードＮＤ2の電位が上昇し、（Ｖth-EL＋ＶCat）を越えるので、発光部ＥＬＰは発光を開始する。このとき、発光部ＥＬＰを流れる電流は、前述した式（５）にて得ることができるので、発光部ＥＬＰを流れる電流Ｉdsは、発光部ＥＬＰの閾値電圧Ｖth-EL、及び、駆動トランジスタＴDrvの閾値電圧Ｖthには依存しない。即ち、発光部ＥＬＰの発光量（輝度）は、発光部ＥＬＰの閾値電圧Ｖth-ELの影響、及び、駆動トランジスタＴDrvの閾値電圧Ｖthの影響を受けない。加えて、駆動トランジスタＴDrvにおける移動度μのばらつきに起因したドレイン電流Ｉdsのばらつき発生を抑制することができる。
そして、発光部ＥＬＰの発光状態を第（ｍ＋ｍ’−１）番目の水平走査期間まで継続する。この時点は、［期間−ＴＰ（４）-1］の終わりに相当する。後述する実施例４においても同様である。
以上によって、有機ＥＬ素子［第（ｎ，ｍ）番目の副画素（有機ＥＬ素子）］の発光の動作が完了する。
以上、実施例３の駆動回路及び駆動方法について説明した。実施例３の駆動回路においては、実施例１における利点に加えて、発光制御トランジスタやこれに伴う配線を省略することができる利点を有する。
実施例４も、本発明の有機ＥＬ表示装置、本発明の発光部を駆動するための駆動回路、及び、本発明の発光部の駆動方法に関する。
実施例４は、実施例３の変形である。実施例４は実施例３に対し、駆動回路を構成する駆動トランジスタＴDrvの補助電極の構造が相違する。実施例４の有機ＥＬ表示装置の概念図も上述した図１３と同様である。実施例４の駆動回路の等価回路図を図１７に示す。
実施例４の駆動回路を構成する駆動トランジスタＴDrvの構造は、実施例２の駆動回路を構成する駆動トランジスタＴDrvにおいて説明したと同様であり、有機ＥＬ素子１０の一部分の模式的な一部断面図も、実施例２において参照した図８と同様である。
実施例４においても、駆動トランジスタＴDrvは補助電極４１を有するｎチャネル型トランジスタから成る。但し、実施例２において説明したと同様に、補助電極４１は駆動トランジスタＴDrvのドレイン領域、即ち、一方のソース／ドレイン領域３５に接続されている点が相違する。補助電極４１がチャネル形成領域に及ぼす電界に基づき、半導体製造プロセスに依らずに駆動トランジスタＴDrvをデプレッション型とすることができる。
上述した駆動回路を構成する駆動トランジスタＴDrvの補助電極４１の構造の相違を除く他、実施例４の有機ＥＬ表示装置、及び、駆動回路の構造、構成は実施例３で説明したと同様である。また、実施例４の駆動回路の動作、実施例４の駆動方法は、実施例３において説明したと同様であるので、説明を省略する。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した有機ＥＬ表示装置、有機ＥＬ素子、駆動回路を構成する各種の構成要素の構成、構造、発光部の駆動方法における工程は例示であり、適宜、変更することができる。
上述した実施例１及び実施例２においては、工程（ｃ）と工程（ｄ）の間において、駆動トランジスタＴDrvの特性に応じて第２ノードＮＤ2の電位を上昇させる移動度補正処理を行ったが、これに限るものではない。例えば、工程（ｃ）において、走査線ＳＣＬからの信号によりオン状態とされた映像信号書込みトランジスタＴSigを介して、データ線ＤＴＬから映像信号を第１ノードＮＤ1に印加した状態で、駆動トランジスタＴDrvのドレイン領域の電位を前記工程（ｂ）における第２ノードＮＤ2の電位よりも高くすることにより、書込み処理において実質的に移動度補正処理を併せて行う構成とすることもできる。あるいは又、工程（ｂ）と工程（ｃ）の間において、移動度補正処理を行う構成とすることもできる。
図１は、駆動回路の等価回路図である。 図２は、有機エレクトロルミネッセンス表示装置の概念図である。 図３は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図である。 図４は、駆動回路における駆動のタイミングチャートを模式的に示す図である。 図５の（Ａ）〜（Ｄ）は、駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図６の（Ａ）〜（Ｅ）は、図５の（Ｄ）に引き続き、駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図７は、駆動回路の等価回路図である。 図８の（Ａ）〜（Ｄ）は、駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図９は、駆動回路における駆動のタイミングチャートを模式的に示す図である。 図１０の（Ａ）〜（Ｅ）は、図８の（Ｄ）に引き続き、駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図１１は、有機エレクトロルミネッセンス素子の一部分の模式的な一部断面図である。 図１２は、駆動回路の等価回路図である。 図１３は、有機エレクトロルミネッセンス表示装置の概念図である。 図１４は、駆動回路における駆動のタイミングチャートを模式的に示す図である。 図１５の（Ａ）〜（Ｄ）は、駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図１６の（Ａ）〜（Ｅ）は、図１５の（Ｄ）に引き続き、駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図１７は、駆動回路の等価回路図である。 図１８は、従来の５Ｔｒ／１Ｃ駆動回路の等価回路図である。 図１９は、従来の５Ｔｒ／１Ｃ駆動回路における駆動のタイミングチャートを模式的に示す図である。 図２０の（Ａ）〜（Ｄ）は、従来の５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。 図２１の（Ａ）〜（Ｅ）は、図２０の（Ｄ）に引き続き、従来の５Ｔｒ／１Ｃ駆動回路を構成する各トランジスタのオン／オフ状態等を模式的に示す図である。
符号の説明
ＴSig・・・映像信号書込みトランジスタ、ＴDrv・・・駆動トランジスタ、ＴEL_C・・・発光制御トランジスタ、ＴND1・・・第１ノード初期化トランジスタ、ＴND2・・・第２ノード初期化トランジスタ、Ｃ1・・・コンデンサ部、ＥＬＰ・・・有機エレクトロルミネッセンス発光部（発光部）、ＣEL・・・発光部ＥＬＰの寄生容量、ＮＤ1・・・第１ノード、ＮＤ2・・・第２ノード、ＳＣＬ・・・走査線、ＤＴＬ・・・データ線、ＣＬEL_C・・・発光制御トランジスタ制御線、ＡＺND1・・・第１ノード初期化トランジスタ制御線、ＡＺND2・・・第２ノード初期化トランジスタ制御線、ＰＳ_com・・・初期化電圧供給線、１０・・・有機エレクトロルミネッセンス素子、２０・・・支持体、２１・・・基板、３１・・・ゲート電極、３２・・・ゲート絶縁層、３３・・・半導体層、３４・・・チャネル形成領域、３５・・・ソース／ドレイン領域、３６・・・他方の電極、３７・・・一方の電極、３８，３９・・・配線、４０・・・絶縁層、４１・・・補助電極、４２・・・層間絶縁層、５１・・・アノード電極、５２・・・正孔輸送層、発光層及び電子輸送層、５３・・・カソード電極、５４・・・第２層間絶縁層、５５，５６・・・コンタクトホール、１００・・・電流供給部、１０１・・・走査回路、１０２・・・映像信号出力回路、１０３・・・発光制御トランジスタ制御回路、１０４・・・第１ノード初期化トランジスタ制御回路、１０５・・・第２ノード初期化トランジスタ制御回路

Claims (11)

  1. （Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
    （Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、
    （Ｃ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１ノード初期化トランジスタ、
    （Ｄ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタ、並びに、
    （Ｅ）一対の電極を備えたコンデンサ部、
    から構成されており、
    駆動トランジスタにおいては、
    （Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
    （Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
    （Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
    映像信号書込みトランジスタにおいては、
    （Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
    （Ｂ−２）ゲート電極は、走査線に接続されており、
    第１ノード初期化トランジスタにおいては、
    （Ｃ−１）他方のソース／ドレイン領域は、第１ノードに接続されており、
    （Ｃ−２）ゲート電極は、第１ノード初期化トランジスタ制御線に接続されており、
    第２ノード初期化トランジスタにおいては、
    （Ｄ−１）他方のソース／ドレイン領域は、第２ノードに接続されており、
    （Ｄ−２）ゲート電極は、第２ノード初期化トランジスタ制御線に接続されている、
    有機エレクトロルミネッセンス発光部を駆動するための駆動回路であって、
    駆動トランジスタはデプレッション型のトランジスタから成り、
    第１ノード初期化トランジスタの一方のソース／ドレイン領域と第２ノード初期化トランジスタの一方のソース／ドレイン領域とが同一の初期化電圧供給線に接続されていることを特徴とする駆動回路。
  2. 駆動トランジスタのゲート電極は、チャネル形成領域の一方の面と、ゲート絶縁層を介して対向しており、
    駆動トランジスタは、更に、チャネル形成領域の他方の面と、絶縁層を介して対向した補助電極を有しており、
    補助電極には、所定の電圧が印加されることを特徴とする請求項１に記載の駆動回路。
  3. 駆動トランジスタのゲート電極は、チャネル形成領域の一方の面と、ゲート絶縁層を介して対向しており、
    駆動トランジスタは、更に、チャネル形成領域の他方の面と、絶縁層を介して対向した補助電極を有しており、
    補助電極は駆動トランジスタの一方のソース／ドレイン領域に接続されていることを特徴とする請求項１に記載の駆動回路。
  4. 駆動回路は、
    （Ｆ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、
    を更に備えており、
    駆動トランジスタの一方のソース／ドレイン領域と電流供給部とは、発光制御トランジスタを介して接続されており、
    発光制御トランジスタのゲート電極は、発光制御トランジスタ制御線に接続されていることを特徴とする請求項１に記載の駆動回路。
  5. （Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
    （Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、
    （Ｃ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１ノード初期化トランジスタ、
    （Ｄ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタ、並びに、
    （Ｅ）一対の電極を備えたコンデンサ部、
    から構成されており、
    駆動トランジスタにおいては、
    （Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
    （Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
    （Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
    映像信号書込みトランジスタにおいては、
    （Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
    （Ｂ−２）ゲート電極は、走査線に接続されており、
    第１ノード初期化トランジスタにおいては、
    （Ｃ−１）他方のソース／ドレイン領域は、第１ノードに接続されており、
    （Ｃ−２）ゲート電極は、第１ノード初期化トランジスタ制御線に接続されており、
    第２ノード初期化トランジスタにおいては、
    （Ｄ−１）他方のソース／ドレイン領域は、第２ノードに接続されており、
    （Ｄ−２）ゲート電極は、第２ノード初期化トランジスタ制御線に接続されている、
    有機エレクトロルミネッセンス発光部を駆動するための駆動回路を用いて、
    （ａ）第１ノードと第２ノードとの間の電位差が、駆動トランジスタの閾値電圧を越え、且つ、第２ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が、有機エレクトロルミネッセンス発光部の閾値電圧を越えないように、第１ノードに第１ノード初期化電圧を印加し、第２ノードに第２ノード初期化電圧を印加する前処理を行い、次いで、
    （ｂ）第１ノードの電位を保った状態で、駆動トランジスタの一方のソース／ドレイン領域の電位を前記工程（ａ）における第２ノードの電位よりも高く保つことにより第２ノードの電位を上昇させ、以て、第１ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第２ノードの電位を変化させる閾値電圧キャンセル処理を行い、その後、
    （ｃ）走査線からの信号によりオン状態とされた映像信号書込みトランジスタを介して、データ線から映像信号を第１ノードに印加する書込み処理を行い、次いで、
    （ｄ）走査線からの信号により映像信号書込みトランジスタをオフ状態とすることにより第１ノードを浮遊状態とし、電流供給部から駆動トランジスタを介して、第１ノードと第２ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
    ことにより、有機エレクトロルミネッセンス発光部を駆動する駆動方法であって、
    駆動トランジスタはデプレッション型のトランジスタから成り、
    第１ノード初期化トランジスタの一方のソース／ドレイン領域と第２ノード初期化トランジスタの一方のソース／ドレイン領域とが同一の初期化電圧供給線に接続されており、 前記工程（ａ）において、第１ノード初期化トランジスタ制御線からの信号によりオン状態とされた第１ノード初期化トランジスタを介して、同一の初期化電圧供給線から第１ノードに第１ノード初期化電圧を印加し、第２ノード初期化トランジスタ制御線からの信号によりオン状態とされた第２ノード初期化トランジスタを介して、同一の初期化電圧供給線から第２ノードに第１ノード初期化電圧と同じ値の第２ノード初期化電圧を印加することを特徴とする駆動方法。
  6. 駆動回路は、
    （Ｆ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、
    を更に備えており、
    駆動トランジスタの一方のソース／ドレイン領域と電流供給部とは、発光制御トランジスタを介して接続されており、
    発光制御トランジスタのゲート電極は、発光制御トランジスタ制御線に接続されていることを特徴とする請求項５に記載の駆動方法。
  7. 前記工程（ｂ）において、発光制御トランジスタ制御線からの信号によりオン状態とされた発光制御トランジスタを介して、駆動トランジスタの一方のソース／ドレイン領域を電流供給部と導通させ、以て、駆動トランジスタの一方のソース／ドレイン領域の電位を前記工程（ａ）における第２ノードの電位よりも高く保つことを特徴とする請求項６に記載の駆動方法。
  8. （１）走査回路、
    （２）映像信号出力回路、
    （３）第１の方向にＮ個、第１の方向とは異なる第２の方向にＭ個、合計Ｎ×Ｍ個の、２次元マトリクス状に配列された有機エレクトロルミネッセンス素子、
    （４）走査回路に接続され、第１の方向に延びるＭ本の走査線、
    （５）映像信号出力回路に接続され、第２の方向に延びるＮ本のデータ線、並びに、
    （６）電流供給部、
    を備え、
    各有機エレクトロルミネッセンス素子は、有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えており、
    駆動回路は、
    （Ａ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
    （Ｂ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた映像信号書込みトランジスタ、
    （Ｃ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第１ノード初期化トランジスタ、
    （Ｄ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第２ノード初期化トランジスタ、並びに、
    （Ｅ）一対の電極を備えたコンデンサ部、
    から構成されており、
    駆動トランジスタにおいては、
    （Ａ−１）一方のソース／ドレイン領域は、電流供給部に接続されており、
    （Ａ−２）他方のソース／ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、コンデンサ部の一方の電極に接続されており、第２ノードを構成し、
    （Ａ−３）ゲート電極は、映像信号書込みトランジスタの他方のソース／ドレイン領域に接続され、且つ、コンデンサ部の他方の電極に接続されており、第１ノードを構成し、
    映像信号書込みトランジスタにおいては、
    （Ｂ−１）一方のソース／ドレイン領域は、データ線に接続されており、
    （Ｂ−２）ゲート電極は、走査線に接続されており、
    第１ノード初期化トランジスタにおいては、
    （Ｃ−１）他方のソース／ドレイン領域は、第１ノードに接続されており、
    （Ｃ−２）ゲート電極は、第１ノード初期化トランジスタ制御線に接続されており、
    第２ノード初期化トランジスタにおいては、
    （Ｄ−１）他方のソース／ドレイン領域は、第２ノードに接続されており、
    （Ｄ−２）ゲート電極は、第２ノード初期化トランジスタ制御線に接続されている、
    有機エレクトロルミネッセンス表示装置であって、
    駆動トランジスタはデプレッション型のトランジスタから成り、
    第１ノード初期化トランジスタの一方のソース／ドレイン領域と第２ノード初期化トランジスタの一方のソース／ドレイン領域とが同一の初期化電圧供給線に接続されていることを特徴とする有機エレクトロルミネッセンス表示装置。
  9. 駆動トランジスタのゲート電極は、チャネル形成領域の一方の面と、ゲート絶縁層を介して対向しており、
    駆動トランジスタは、更に、チャネル形成領域の他方の面と、絶縁層を介して対向した補助電極を有しており、
    補助電極には、所定の電圧が印加されることを特徴とする請求項８に記載の有機エレクトロルミネッセンス表示装置。
  10. 駆動トランジスタのゲート電極は、チャネル形成領域の一方の面と、ゲート絶縁層を介して対向しており、
    駆動トランジスタは、更に、チャネル形成領域の他方の面と、絶縁層を介して対向した補助電極を有しており、
    補助電極は駆動トランジスタの一方のソース／ドレイン領域に接続されていることを特徴とする請求項８に記載の有機エレクトロルミネッセンス表示装置。
  11. 駆動回路は、
    （Ｆ）ソース／ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、
    を更に備えており、
    駆動トランジスタの一方のソース／ドレイン領域と電流供給部とは、発光制御トランジスタを介して接続されており、
    発光制御トランジスタのゲート電極は、発光制御トランジスタ制御線に接続されていることを特徴とする請求項８に記載の有機エレクトロルミネッセンス表示装置。
JP2007123299A 2007-05-08 2007-05-08 有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置 Pending JP2008281612A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007123299A JP2008281612A (ja) 2007-05-08 2007-05-08 有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007123299A JP2008281612A (ja) 2007-05-08 2007-05-08 有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置

Publications (1)

Publication Number Publication Date
JP2008281612A true JP2008281612A (ja) 2008-11-20

Family

ID=40142507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007123299A Pending JP2008281612A (ja) 2007-05-08 2007-05-08 有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置

Country Status (1)

Country Link
JP (1) JP2008281612A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012068597A (ja) * 2010-09-27 2012-04-05 Toshiba Corp アクティブマトリクス型有機ｅｌ表示装置およびその駆動方法
KR101484951B1 (ko) 2008-12-17 2015-01-21 엘지디스플레이 주식회사 유기전계 발광 디스플레이 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101484951B1 (ko) 2008-12-17 2015-01-21 엘지디스플레이 주식회사 유기전계 발광 디스플레이 장치
JP2012068597A (ja) * 2010-09-27 2012-04-05 Toshiba Corp アクティブマトリクス型有機ｅｌ表示装置およびその駆動方法

Similar Documents

Publication Publication Date Title
JP4479755B2 (ja) 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置
JP5278119B2 (ja) 表示装置の駆動方法
JP4844634B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2008256916A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP5262930B2 (ja) 表示素子の駆動方法、及び、表示装置の駆動方法
JP4957713B2 (ja) 有機エレクトロルミネッセンス表示装置の駆動方法
JP2008233502A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2009063719A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2009271200A (ja) 表示装置及びその駆動方法
JP5141192B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2008226491A (ja) 有機エレクトロルミネッセンス表示装置
JP2009288767A (ja) 表示装置及びその駆動方法
JP2009271199A (ja) 表示装置及び表示装置の駆動方法
US7834556B2 (en) Driving method for organic electroluminescence light emitting section
JP5098508B2 (ja) 有機エレクトロルミネッセンス表示装置、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路、並びに、有機エレクトロルミネッセンス発光部の駆動方法
JP2010113188A (ja) 有機エレクトロルミネッセンス発光部の駆動方法
JP2013044891A (ja) 表示装置及び電子機器
JP4844641B2 (ja) 表示装置及びその駆動方法
JP5293417B2 (ja) 表示装置の駆動方法
JP2010181788A (ja) 表示装置及びその駆動方法
JP5157317B2 (ja) 有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
JP2011090241A (ja) 表示装置、及び、表示装置の駆動方法
JP2008281612A (ja) 有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置
JP2008176141A (ja) 有機エレクトロルミネッセンス表示装置
JP2008242369A (ja) 有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス表示装置