JP2008033194A - 表示装置 - Google Patents

Abstract

【課題】画素回路の簡素化によりディスプレイの高精細化を可能にし且つト高い信号サンプリングゲインを有するする表示装置を提供する。
【解決手段】サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１０２から供給された制御信号に応じて導通し、信号線ＤＴＬ１０１から供給された信号電位をサンプリングして保持容量３Ｃに保持する。駆動用トランジスタ３Ｂは、電源電位にある電源線ＤＳＬ１０２から電流の供給を受け保持された信号電位に応じて駆動電流を発光素子３Ｄに流す。画素は、保持容量３Ｃに信号電位を保持する時の書き込みゲインを高めるために、補助容量３Ｊを具備する。補助容量３Ｊは、その一端が駆動用トランジスタ３Ｂのソースに接続し、他端が当該行の電源線ＤＳＬ１０２より前の行に属する別の電源線ＤＳＬ１０１に接続している。
【選択図】図７

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置に関する。より詳しくは、発光素子に加えてサンプリング用トランジスタや駆動用トランジスタさらには保持容量を備えた画素の回路構成に関する。さらに詳しくは、映像信号を保持容量にサンプリングする際の書き込みゲインを改善する技術に関する。

発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし５に記載されている。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２

しかしながら、従来のアクティブマトリクス型平面自発光表示装置は、プロセス変動により発光素子を駆動するトランジスタの閾電圧や移動度がばらついてしまう。また、有機ＥＬデバイスの特性が経時的に変動する。この様な駆動用トランジスタの特性ばらつきや有機ＥＬデバイスの特性変動は、発光輝度に影響を与えてしまう。表示装置の画面全体にわたって発光輝度を均一に制御するため、各画素回路内で上述したトランジスタや有機ＥＬデバイスの特性変動を補正する必要がある。従来からかかる補正機能を画素毎に備えた表示装置が提案されている。しかしながら、従来の補正機能を備えた画素回路は、補正用の電位を供給する配線と、スイッチング用のトランジスタと、スイッチング用のパルスが必要であり、画素回路の構成が複雑である。画素回路の構成要素が多いことから、ディスプレイの高精細化の妨げとなっていた。

上述した従来の技術の課題に鑑み、本発明は画素回路の簡素化によりディスプレイの高精細化を可能にした表示装置を提供することを一般的な目的とする。特に、簡素化された画素回路で映像信号のサンプリングゲインを確保することを目的とする。かかる目的を達成するため以下の手段を講じた。即ち本発明にかかる表示装置は、基本的に画素アレイ部とこれを駆動する駆動部とからなる。前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された電源線とを備えている。前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて各電源線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備えている。前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含む。前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該電源線に接続し、前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している。かかる表示装置において、前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該信号線から供給された信号電位をサンプリングして該保持容量に保持し、前記駆動用トランジスタは、第１電位にある該電源線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流す。ここで前記主スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを導通状態にするタイミングで制御信号を該走査線に出力し、以って該保持容量に信号電位を書き込むと同時に該駆動用トランジスタの移動度に対する補正を信号電位に加える。特徴事項として、前記画素は、該保持容量に信号電位を保持する時の書き込みゲインを高めるとともに、該移動度の補正に要する時間を調整するために、補助容量を具備する。

具体的には前記補助容量は、その一端が該駆動用トランジスタのソースに接続し、他端が当該行の電源線より前の行に属する別の電源線に接続している。好ましくは前記主スキャナは、該保持容量に信号電位が保持された時点で、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持する。又前記主スキャナは、該電源線が第１電位にあり且つ該信号線が基準電位にある時間帯で該サンプリング用トランジスタを導通させる制御信号を出力して、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持するための閾電圧補正動作を行う。

本発明にかかる表示装置は、画素毎に閾電圧補正機能、移動度補正機能、ブートストラップ機能などを備えている。閾電圧補正機能により駆動用トランジスタの閾電圧変動を補正することが出来る。また移動度補正機能により同じく駆動用トランジスタの移動度変動を補正することが出来る。また発光時における保持容量のブートストラップ動作により、有機ＥＬデバイスの特性変動に関わらず、常に一定の発光輝度を保つことが出来る。即ち有機ＥＬデバイスの電流‐電圧特性が経時変動しても、駆動用トランジスタのゲート‐ソース間電圧がブートストラップした保持容量により一定に保たれるため、発光輝度を一定に維持することが出来る。

本発明は各画素に上述した閾電圧補正機能、移動度補正機能、ブートストラップ動作などを組み込むため、各画素に供給する電源電圧をスイッチングパルスとして使用する。電源電圧をスイッチングパルス化することで、閾電圧補正用のスイッチングトランジスタやそのゲートを制御する走査線が不要になる。結果として画素回路の構成素子と配線が大幅に削減でき、画素エリアを縮小することが可能となり、ディスプレイの高精細化を達成できる。従来このような補正機能を備えた画素回路は構成素子数が多いためレイアウト面積が大きくなり、ディスプレイの高精細化には不向きであったが、本発明では電源電圧をスイッチングすることにより構成素子数と配線数を削減し、画素のレイアウト面積を小さくすることが可能である。

但し画素の高精細化が進むと、映像信号の信号電位をサンプリングする保持容量の容量値が少なくなる。その分配線容量や寄生容量の影響を受けて信号電位の書き込みゲインが低下する。そこで本発明は、各画素に保持容量と共に補助容量を形成し、保持容量に信号電位を保持する時の書き込みゲインを高めるようにしている。またこの補助容量を設けると、移動度の補正に要する時間を調整できる。これにより、画素アレイの駆動が高速化しても、十分に移動度の補正を行うことが出来る。その際、補助容量はその一端が駆動用トランジスタのソースに接続し、他端が当該行の電源線より前の上に属する別の電源線に接続している。これにより電源線の電位の変動を受けることなく、各画素回路の閾電圧補正機能を正常に行うことが可能である。補助容量を前段の電源線との間に形成することにより閾電圧補正動作を確実に行い、良好な画質を得ることが出来る。

以下図面を参照して本発明の実施の形態を詳細に説明する。まず最初に本発明の理解を容易にし且つ背景を明らかにするため、図１を参照して表示装置の一般的な構成を簡潔に説明する。図１は、一般的な表示装置の一画素分を示す模式的な回路図である。図示する様にこの画素回路は、直交配列した走査線１Ｅと信号線１Ｆの交差部に、サンプリング用トランジスタ１Ａが配置されている。このサンプリング用トランジスタ１ＡはＮ型であり、そのゲートが走査線１Ｅに接続し、ドレインが信号線１Ｆに接続している。このサンプリング用トランジスタ１Ａのソースには保持容量１Ｃの一方の電極と、駆動用トランジスタ１Ｂのゲートとが接続されている。駆動用トランジスタ１ＢはＮ型で、そのドレインには電源供給線１Ｇが接続し、そのソースには発光素子１Ｄのアノードが接続している。保持容量１Ｃの他方の電極と発光素子１Ｄのカソードは、接地配線１Ｈに接続している。

図２は、図１に示した画素回路の動作説明に供するタイミングチャートである。このタイミングチャートは、信号線（１Ｆ）から供給される映像信号の電位（映像信号線電位）をサンプリングし、有機ＥＬデバイスなどからなる発光素子１Ｄを発光状態にする動作を表している。走査線（１Ｅ）の電位（走査線電位）が高レベルに遷移することで、サンプリング用トランジスタ（１Ａ）はオン状態となり、映像信号線電位を保持容量（１Ｃ）に充電する。これにより駆動用トランジスタ（１Ｂ）のゲート電位（Ｖｇ）は上昇を開始し、ドレイン電流を流し始める。その為発光素子（１Ｄ）のアノード電位は上昇し発光を開始する。この後走査線電位が低レベルに遷移すると保持容量（１Ｃ）に映像信号線電位が保持され、駆動用トランジスタ（１Ｂ）のゲート電位が一定となり、発光輝度が次のフレームまで一定に維持される。

しかしながら駆動用トランジスタ（１Ｂ）の製造プロセスのばらつきにより、各画素ごとに閾電圧や移動度などの特性変動がある。この特性変動により、駆動用トランジスタ（１Ｂ）に同一のゲート電位を与えても、画素毎にドレイン電流（駆動電流）が変動し、発光輝度のばらつきになって現れる。また有機ＥＬデバイスなどからなる発光素子（１Ｄ）の特性の経時変動により、発光素子（１Ｄ）のアノード電位が変動する。アノード電位の変動は駆動用トランジスタ（１Ｂ）のゲート‐ソース間電圧の変動となって現れ、ドレイン電流（駆動電流）の変動を引き起こす。この様な種々の原因による駆動電流の変動は画素ごとの発光輝度のばらつきとなって現れ、画質の劣化が起きる。

図３Ａは、本発明の元になった先行開発にかかる表示装置の全体構成を示すブロック図である。この表示装置は本発明の表示装置と共通する部分が多いので、以下本発明の説明の一部として、この先行開発にかかる表示装置を詳細に説明する。図示する様に先行開発にかかる表示装置１００は、基本的に画素アレイ部１０２とこれを駆動する駆動部（１０３，１０４，１０５）とからなる。画素アレイ部１０２は、行状の走査線ＷＳＬ１０１〜１０ｍと、列状の信号線ＤＴＬ１０１〜１０ｎと、両者が交差する部分に配された行列状の画素（ＰＸＬＣ）１０１と、各画素１０１の各行に対応して配された電源線ＤＳＬ１０１〜１０ｍとを備えている。駆動部（１０３，１０４，１０５）は各走査線ＷＳＬ１０１〜１０ｍに水平周期（１Ｈ）で順次制御信号を供給して画素１０１を行単位で線順次走査する主スキャナ（ライトスキャナＷＳＣＮ）１０４と、この線順次走査に合わせて各電源線ＤＳＬ１０１〜１０ｍに第１電位と第２電位で切換る電源電圧を供給する電源スキャナ（ＤＳＣＮ）１０５と、この線順次走査に合わせて各水平期間内（１Ｈ）で映像信号となる信号電位と基準電位とを切換えて列状の信号線ＤＴＬ１０１〜１０ｍに供給する信号セレクタ（水平セレクタＨＳＥＬ）１０３とを備えている。

図３Ｂは、図３Ａに示した表示装置１００に含まれる画素１０１の具体的な構成及び結線関係を示す回路図である。図示する様に、この画素１０１は、有機ＥＬデバイスなどで代表される発光素子３Ｄと、サンプリング用トランジスタ３Ａと、駆動用トランジスタ３Ｂと、保持容量３Ｃとを含む。サンプリング用トランジスタ３Ａは、そのゲートが対応する走査線ＷＳＬ１０１に接続し、そのソース及びドレインの一方が対応する信号線ＤＴＬ１０１に接続し、他方が駆動用トランジスタ３Ｂのゲートｇに接続する。駆動用トランジスタ３Ｂは、そのソースｓ及びドレインｄの一方が発光素子３Ｄに接続し、他方が対応する電源線ＤＳＬ１０１に接続している。本実施形態では、駆動用トランジスタ３Ｂのドレインｄが電源線ＤＳＬ１０１に接続する一方、ソースｓが発光素子３Ｄのアノードに接続している。発光素子３Ｄのカソードは接地配線３Ｈに接続している。なおこの接地配線３Ｈは全ての画素１０１に対して共通に配線されている。保持容量３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇの間に接続している。

かかる構成において、サンプリング用トランジスタ３Ａは、走査線ＷＳＬ１０１から供給された制御信号に応じて導通し、信号線ＤＴＬ１０１から供給された信号電位をサンプリングして保持容量３Ｃに保持する。駆動用トランジスタ３Ｂは、第１電位にある電源線ＤＳＬ１０１から電流の供給を受け保持容量３Ｃに保持された信号電位に応じて駆動電流を発光素子３Ｄに流す。主スキャナ１０４は、電源線ＤＳＬ１０１が第１電位にあり且つ信号線ＤＴＬ１０１が基準電位にある時間帯でサンプリング用トランジスタ３Ａを導通させる制御信号を出力して、駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧を保持容量３Ｃに保持するための閾電圧補正動作を行う。この主スキャナ１０４は、信号電位のサンプリングに先行する複数の水平期間で閾電圧補正動作を繰り返し行って確実に駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧を保持容量Ｃｓに保持する。この様に閾電圧補正動作を複数回行うことで、十分に長い書き込み時間を確保し、以って駆動用トランジスタの閾電圧に相当する電圧を確実に保持容量３Ｃに予め保持することが出来る。この保持された閾電圧相当分は駆動用トランジスタの閾電圧のキャンセルに用いられる。したがって画素毎に駆動用トランジスタの閾電圧がばらついていても、画素毎に完全にキャンセルされるため、画像のユニフォーミティが高まる。特に信号電位が低階調の時に現れがちな輝度ムラを防ぐことが出来る。

主スキャナ１０４は、上述した閾電圧補正動作に先立って、電源線ＤＳＬ１０１が第２電位にあり且つ信号線ＤＳＴＬ１０１が基準電位にある時間帯で、制御信号を出力してサンプリング用トランジスタ３Ａを導通させ、以って駆動用トランジスタ３Ｂのゲートｇを基準電位にセットし且つソースｓを第２電位にセットする。この様なゲート電位及びソース電位のリセット動作により、後続する閾電圧補正動作を確実に行うことが可能になる。

図３Ｂに示した画素１０１は上述した閾電圧補正機能に加え、移動度補正機能を備えている。即ち主スキャナ１０４は、信号線ＤＴＬ１０１が信号電位にある時間帯にサンプリング用トランジスタ３Ａを導通状態にするため、上述の時間帯よりパルス幅の短い制御信号を走査線ＷＳＬ１０１に出力し、以って保持容量３Ｃに信号電位を保持する際同時に駆動用トランジスタ３Ｂの移動度μに対する補正を信号電位に加える。

図３Ｂに示した画素回路１０１はさらにブートストラップ機能も備えている。即ち主スキャナ（ＷＳＣＮ）１０４は、保持容量３Ｃに信号電位が保持された段階で走査線ＷＳＬ１０１に対する制御信号の印加を解除し、サンプリング用トランジスタ３Ａを非導通状態にして駆動用トランジスタ３Ｂのゲートｇを信号線ＤＴＬ１０１から電気的に切り離し、以って駆動用トランジスタ３Ｂのソース電位（Ｖｓ）の変動にゲート電位（Ｖｇ）が連動しゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持することが出来る。

図４Ａは、図３Ｂに示した画素１０１の動作説明に供するタイミングチャートである。時間軸を共通にして、走査線（ＷＳＬ１０１）の電位変化、電源線（ＤＳＬ１０１）の電位変化及び信号線（ＤＴＬ１０１）の電位変化を表してある。またこれらの電位変化と並行に、駆動用トランジスタ３Ｂのゲート電位（Ｖｇ）及びソース電位（Ｖｓ）の変化も表してある。

このタイミングチャートは、画素１０１の動作の遷移に合わせて期間を（Ｂ）〜（Ｌ）の用に便宜的に区切ってある。発光期間（Ｂ）では発光素子３Ｄが発光状態にある。この後線順次走査の新しいフィールドに入ってまず最初の期間（Ｃ）で電源線ＤＳＬ１０１が高電位（Ｖｃｃ＿Ｈ）から低電位（Ｖｃｃ＿Ｌ）に切換えられる。続いて準備期間（Ｄ）で駆動用トランジスタ３Ｂのゲート電位Ｖｇが基準電位Ｖｏにリセットされ且つソース電位Ｖｓが電源線ＤＴＬ１０１の低電位Ｖｃｃ＿Ｌにリセットされる。続いて１回目の閾値補正期間（Ｅ）で最初の閾電圧補正動作が行われる。一回だけでは時間幅が短いため、保持容量３Ｃに書き込まれる電圧はＶｘ１で駆動用トランジスタ３Ｂの閾電圧Ｖｔｈには達しない。

続いて経過期間（Ｆ）の後、次の１水平期間（１Ｈ）で２回目の閾電圧補正期間（Ｇ）に進む。ここで２回目の閾電圧補正動作が行われ、保持容量３Ｃに書き込まれた電圧Ｖｘ２はＶｔｈに近づく。更に経過期間（Ｈ）の後次の１水平期間（１Ｈ）で３回目の閾電圧補正期間（Ｉ）に入り、３回目の閾電圧補正動作を行う。これにより保持容量３Ｃに書き込まれた電圧は駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに到達する。

この最後の１水平期間の後半で映像信号線ＤＴＬ１０１が基準電位Ｖｏから信号電位Ｖｉｎに持ち上がる。ここでは期間（Ｊ）を経た後サンプリング期間／移動度補正期間（Ｋ）で、映像信号の信号電位ＶｉｎがＶｔｈに足し込まれる形で保持容量３Ｃに書き込まれると共に、移動度補正用の電圧ΔＶが保持容量３Ｃに保持された電圧から差し引かれる。この後発光期間（Ｌ）に進み、信号電圧Ｖｉｎに応じた輝度で発光素子が発光する。その際信号電圧Ｖｉｎは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子３Ｄの発光輝度は駆動用トランジスタ３Ｂの閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることが無い。なお発光期間（Ｌ）の最初でブートストラップ動作が行われ、駆動用トランジスタ３Ｂのゲート／ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶを一定に維持したまま、駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。

図４Ａに示した駆動方式は、閾電圧補正動作を３回繰り返した場合であり、期間（Ｅ）、（Ｇ）及び（Ｉ）でそれぞれ閾電圧補正動作を行っている。これらの期間（Ｅ）、（Ｇ）及び（Ｉ）は各水平期間（１Ｈ）の前半の時間帯に属し、信号線ＤＴＬ１０１が基準電位Ｖｏにある。この期間に走査線ＷＳＬ１０１をハイレベルに切換え、サンプリング用トランジスタ３Ａをオン状態とする。これにより駆動用トランジスタ３Ｂのゲート電位Ｖｇは基準電位Ｖｏになる。この期間に駆動用トランジスタ３Ｂの閾電圧補正動作を行う。各水平期間（１Ｈ）の後半部分は他の行の画素に対する信号電位のサンプリング期間となっている。したがってこの期間（Ｆ）及び（Ｈ）は走査線ＷＳＬ１０１をローレベルに切換え、サンプリング用トランジスタ３Ａをオフ状態にする。この様な動作を繰り返すことにより、駆動用トランジスタ３Ｂのゲート／ソース間電圧Ｖｇｓは、やがて駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに達する。閾電圧補正動作の繰り返し回数は画素の回路構成などに合わせて最適に設定し、以って閾電圧補正動作を確実に行うようにしている。これにより黒レベルの低階調から白レベルの高階調までどの階調でも良好な画質を得ることが出来る。

引き続き図４Ｂ〜図４Ｌを参照して、図３Ｂに示した画素１０１の動作を詳細に説明する。なお、図４Ｂ〜図４Ｌの図番は、図４Ａに示したタイミングチャートの各期間（Ｂ）〜（Ｌ）にそれぞれ対応している。理解を容易にするため、図４Ｂ〜図４Ｌは、説明の都合上発光素子３Ｄの容量成分を容量素子３Ｉとして図示してある。まず図４Ｂに示すように発光期間（Ｂ）では、電源供給線ＤＳＬ１０１が高電位Ｖｃｃ＿Ｈ（第１電位）にあり、駆動用トランジスタ３Ｂが駆動電流Ｉｄｓを発光素子３Ｄに供給している。図示する様に、駆動電流Ｉｄｓは高電位Ｖｃｃ＿Ｈにある電源供給線ＤＳＬ１０１から駆動用トランジスタ３Ｂを介して発光素子３Ｄを通り、共通接地配線３Ｈに流れ込んでいる。

続いて期間（Ｃ）に入ると図４Ｃに示すように、電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換える。これにより電源供給線ＤＳＬ１０１はＶｃｃ＿Ｌまで放電され、さらに駆動用トランジスタ３Ｂのソース電位ＶｓはＶｃｃ＿Ｌに近い電位まで遷移する。電源供給線ＤＳＬ１０１の配線容量が大きい場合は比較的早いタイミングで電源供給線ＤＳＬ１０１を高電位Ｖｃｃ＿Ｈから低電位Ｖｃｃ＿Ｌに切換えると良い。この期間（Ｃ）を十分に確保することで、配線容量やその他の画素寄生容量の影響を受けないようにしておく。

次に期間（Ｄ）に進むと図４Ｄに示すように、走査線ＷＳＬ１０１を低レベルから高レベルに切換えることで、サンプリング用トランジスタ３Ａが導通状態になる。このとき映像信号線ＤＴＬ１０１は基準電位Ｖｏにある。よって駆動用トランジスタ３Ｂのゲート電位Ｖｇは導通したサンプリング用トランジスタ３Ａを通じて映像信号線ＤＴＬ１０１の基準電位Ｖｏとなる。これと同時に駆動用トランジスタ３Ｂのソース電位Ｖｓは即座に低電位Ｖｃｃ＿Ｌに固定される。以上により駆動用トランジスタ３Ｂのソース電位Ｖｓが映像信号線ＤＴＬの基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌに初期化（リセット）される。具体的には駆動用トランジスタ３Ｂのゲート−ソース間電圧Ｖｇｓ（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動用トランジスタ３Ｂの閾電圧Ｖｔｈより大きくなるように、電源供給線ＤＳＬ１０１の低電位Ｖｃｃ＿Ｌ（第２電位）を設定する。

次に１回目の閾値補正期間（Ｅ）に進むと図４Ｅに示すように、電源供給線ＤＳＬ１０１の電位が低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに遷移し、駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇を開始する。この期間（Ｅ）はソース電位ＶｓがＶｃｃ＿ＬからＶｘ１になった時点で終わってしまう。その為１回目の閾値補正期間（Ｅ）ではＶｘ１が保持容量３Ｃに書き込まれる。

続いてこの水平周期（１Ｈ）の後半期間（Ｆ）になると図４Ｆに示すように、映像信号線が信号電位Ｖｉｎに変化する一方走査線ＷＳＬ１０１はローレベルになる。この期間（Ｆ）は他の行の画素に対する信号電位Ｖｉｎのサンプリング期間であり、当該画素のサンプリング用トランジスタ３Ａはオフ状態にする必要がある。

次の１水平周期（１Ｈ）の前半になると再び閾値補正期間（Ｇ）になり、図４Ｇに示すように２回目の閾電圧補正動作を行う。１回目と同様に映像信号線ＤＴＬ１０１は基準電位Ｖｏとなり走査線ＶｓＬ１０１がハイレベルとなってサンプリング用トランジスタ３Ａがオンになる。この動作により保持容量３Ｃに対する電位書き込みが進み、Ｖｘ２まで達する。

この水平周期（１Ｈ）の後半期間（Ｈ）になると図４Ｈに示すように、他の行の画素に対する信号電位のサンプリングを行うため、当該行の走査線ＷＳＬ１０１はローレベルとなり、サンプリング用トランジスタ３Ａがオフする。

次に３回目の閾値補正期間（Ｉ）に進むと、図４Ｉに示すように、再び走査線ＷＳＬ１０１がハイレベルに切換ってサンプリング用トランジスタ３Ａがオンし、駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇を開始する。そして駆動用トランジスタ３Ｂのゲート／ソース間電圧Ｖｇｓが丁度閾電圧Ｖｔｈとなった所で電流がカットオフする。このようにして駆動用トランジスタ３Ｂの閾電圧Ｖｔｈに相当する電圧が保持容量３Ｃに書き込まれる。なお３回の閾値補正期間（Ｅ），（Ｇ）及び（Ｉ）ではいずれも駆動電流が専ら保持容量３Ｃ側に流れ、発光素子３Ｄ側には流れないようにするため、発光素子３Ｄがカットオフとなるように共通接地配線３Ｈの電位を設定しておく。

続いて期間（Ｊ）に進むと図４Ｊに示すように、映像信号線ＤＴＬ１０１の電位が基準電位Ｖｏからサンプリング電位（信号電位）Ｖｉｎに遷移する。これにより、次のサンプリング動作及び移動度補正動作の準備が完了する。

サンプリング期間／移動度補正期間（Ｋ）に入ると、図４Ｋに示すように、走査線ＷＳＬ１０１が高電位側に遷移してサンプリング用トランジスタ３Ａがオン状態となる。したがって駆動用トランジスタ３Ｂのゲート電位Ｖｇは信号電位Ｖｉｎとなる。ここで発光素子３Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるため、駆動用トランジスタ３Ｂのドレイン／ソース間電流Ｉｄｓは発光素子容量３Ｉに流れ込み、充電を開始する。したがって駆動用トランジスタ３Ｂのソース電位Ｖｓは上昇を開始し、やがて駆動用トランジスタ３Ｂのゲート−ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶとなる。このようにして、信号電位Ｖｉｎのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖｉｎが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Ｖｉｎを一定とした場合、駆動用トランジスタ３Ｂの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが出来る。

最後に発光期間（Ｌ）になると、図４Ｌに示すように、走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａはオフ状態となる。これにより駆動用トランジスタ３Ｂのゲートｇは信号線ＤＴＬ１０１から切り離される。同時にドレイン電流Ｉｄｓが発光素子３Ｄを流れ始める。これにより発光素子３Ｄのアノード電位は駆動電流Ｉｄｓに応じてＶｅｌ上昇する。発光素子３Ｄのアノード電位の上昇は、即ち駆動用トランジスタ３Ｂのソース電位Ｖｓの上昇に他ならない。駆動用トランジスタ３Ｂのソース電位Ｖｓが上昇すると、保持容量３Ｃのブートストラップ動作により、駆動用トランジスタ３Ｂのゲート電位Ｖｇも連動して上昇する。ゲート電位Ｖｇの上昇量Ｖｅｌはソース電位Ｖｓの上昇量Ｖｅｌに等しくなる。故に、発光期間中駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。

図３Ｂに示した先行開発にかかる表示装置は、１個の画素が発光素子３Ｄ、サンプリング用トランジスタ３Ａ、駆動用トランジスタ３Ｂ及び保持容量３Ｃからなり、非常に構成が簡素化されている。また配線も、基本的に信号線ＤＴＬ、走査線ＷＳＬ、電源線ＤＳＬ及び接地配線の４本で済み、簡略化されている。上述したように簡略化した画素構成でありながら、閾電圧補正機能、移動度補正機能及びブートストラップ機能を備えており、入力映像信号の階調に応じて精密に発光素子の輝度を制御できる。

しかしながら、画素の微細化が進むと、当然保持容量の容量値も下がり、その分配線容量や寄生容量の影響を受けて、保持容量に対する信号電位の書き込みゲインが下がる。この書き込みゲインの低下を補うため、補助容量が利用されている。図５は、本発明の元になった別の先行開発にかかる表示装置を表す模式的な回路図である。理解を容易にするため、図３Ｂに示した最初の先行開発例と対応する部分には対応する参照番号を付してある。異なる点は、この二番目の先行開発例が補助容量３Ｊを備えていることである。図ではこの補助容量３Ｊの容量値をＣｓｕｂで表している。一方保持容量３Ｃの容量値はＣｓで表し、発光素子３Ｄの等価容量３Ｉの容量値はＣｅｌで表してある。図示する様に、補助容量３Ｊは駆動用トランジスタ３Ｂのソースｓと当該行に属する電源線ＤＳＬ１０１との間に接続されている。ここで映像信号の信号電位をＶｉｎとすると、実際に保持容量３Ｃの両端にホールドされる電位Ｖｇｓは、Ｖｉｎ×（１−Ｃｓ／（Ｃｓ＋Ｃｅｌ＋Ｃｓｕｂ））で表される。したがって書き込みゲインＶｇｓ／Ｖｉｎ＝１−Ｃｓ／（Ｃｓ＋Ｃｅｌ＋Ｃｓｕｂ）となる。この式から明らかなように、Ｃｓｕｂが大きいほど書き込みゲインＶｇｓ／Ｖｉｎは１に近くなる。逆に、Ｃｓｕｂを調整することで書き込みゲインを調節できる。ＲＧＢ３画素間でＣｓｕｂを相対的に調整することで、ホワイトバランスを取ることも出来る。

また駆動用トランジスタ３Ｂのドレイン電流をＩｄｓ、移動度補正により補正される電圧分をΔＶとした場合、移動度補正時間ｔは（Ｃｅｌ＋Ｃｓｕｂ）×ΔＶ／Ｉｄｓで表される。よって補助容量３Ｊの設定により、ホールド電位ばかりでなく移動度補正時間を調整することが可能になる。一般に画素アレイが高精細になるほど、画素回路と発光素子の接続部の開口率は小さくなり、Ｃｅｌが小さくなる。すると補助容量３Ｊを配置しない場合にホールド電位Ｖｇｓは映像信号の信号電位Ｖｉｎから大きく損失した値となってしまう。この為にも補助容量３Ｊが必要である。

図６は、図５に示した第２の先行開発表示装置の動作説明に供するタイミングチャートである。理解を容易にするため、第１の先行開発例のタイミングチャートと同様の表記を採用している。図６のタイミングチャートで問題となるのは、閾電圧補正期間（Ｅ）である。この期間（Ｅ）の先頭で電源供給線ＤＳＬ１０１から補助容量３Ｊを通って駆動用トランジスタ３Ｂのソースｓに容量カップリングが入り、ソース電位Ｖｓが大きく上昇してしまう。これにより閾電圧Ｖｔｈ補正動作が行えなくなってしまう。閾電圧補正期間（Ｅ）の先頭で電源線ＤＳＬ１０１が低電位Ｖｃｃ＿Ｌから高電位Ｖｃｃ＿Ｈに切換る際、この電位変動が補助容量３Ｊを通じて駆動用トランジスタのソースｓにカップリングし、ソース電位Ｖｓが正方向に大幅に上昇してしまう。これによりゲート電位Ｖｇとソース電位Ｖｓとの間で閾電圧Ｖｔｈ以上の電圧をセットすることが出来ず、閾電圧補正動作が正常に行えない。

駆動用トランジスタ３Ｂのソースｓと電源供給線ＤＳＬ１０１との間に補助容量３Ｊを配置しているため、期間（Ｅ）の先頭で電源供給線ＤＳＬ１０１が低電位側から高電位側に遷移する際、補助容量３Ｊによるカップリングのため駆動用トランジスタ３Ｂのソースｓは、（Ｖｃｃ＿Ｈ−Ｖｃｃ＿Ｌ）×（Ｃｓｕｂ／（Ｃｓｕｂ＋Ｃｅｌ））だけ上昇する。このときに駆動用トランジスタ３Ｂのゲート／ソース間電圧Ｖｇｓが閾電圧Ｖｔｈより小さい値となると、閾電圧補正動作が行えなくなる。よってこのままでは閾電圧ばらつきによる輝度ムラが発生してしまう。

図７は、本発明にかかる表示装置の実施形態を示すブロック図である。理解を容易にするため、図５に示した先行開発例と対応する部分には対応する参照番号を付してある。図７の実施形態は、理解を容易にするため１行目の走査線ＷＳＬ１０１に対応した画素と、２行目の走査線ＷＳＬ１０２に対応した画素を並べて表してある。図５に示した先行開発例と異なる点は、補助容量３Ｊの接続方式にある。具体的には２行目の走査線ＷＳＬ１０２に対応した画素に着目すると、その補助容量３Ｊは一端が駆動用トランジスタ３Ｂのソースｓに接続し、他端が当該行（即ち第２行）の電源線ＤＳＬ１０２より前の行に属する別の電源線ＤＳＬ１０１に接続している。本実施形態では、補助容量３Ｊの他端は、直前の行の電源線ＤＳＬ１０１に接続しているが、これに限られるものではない。直前ではなくさらにその前の電源線に接続することも可能である。

図８は図７に示した本発明にかかる表示装置の動作説明に供するタイミングチャートである。１行目から３行目までの走査線ＷＳＬ１０１〜ＷＳＬ１０３と、同じく１行目から３行目までの電源供給線ＤＳＬ１０１〜ＤＳＬ１０３につき、その電位変化を時系列的に表している。ここで当該行を２行目に設定すると、この当該行の画素の閾電圧補正期間（Ｅ）は図示の様に表される。この閾電圧補正期間（Ｅ）の先頭で、当該行の電源供給線ＤＳＬ１０２は低電位から高電位に遷移している。しかしながら前段に属する電源供給線ＤＳＬ１０１はその電位が何ら変化しておらず高電位に保たれている。本発明にかかる表示装置は、当該段の補助容量が前段の電源供給線に接続されているため、閾電圧補正期間（Ｅ）の先頭で電源供給線ＤＳＬ１０１は変動しておらず、何らカップリングが入ることが無い。したがって当該段の画素は１番目の閾電圧補正期間（Ｅ）で正常に閾電圧補正動作を行うことが出来る。

図９は、各画素２を構成する薄膜トランジスタＴＦＴ、保持容量Ｃｓ及び補助容量Ｃｓｕｂのレイアウトを示す模式的な平面図である。サンプイリング用トランジスタ３Ａ及び駆動用トランジスタ３Ｂは絶縁基板上に形成された薄膜トランジスタＴＦＴｓからなり、保持容量Ｃｓと補助容量Ｃｓｕｂは同じく絶縁基板上に形成された薄膜容量素子からなる。図示の例では、補助容量Ｃｓｕｂの一方の端子はアノードコンタクトを介して保持容量Ｃｓに接続する一方他方の端子は所定の固定電位に接続されている。本実施形態では、この固定電位は前段に属する電源供給線となっている。電源供給線は定期的に低電位と高電位の間で切換るが、特に当該段の画素が動作する時間帯では、電位の切換えは行われておらず、固定電位とみなされる。

最後に参考のため、上述した閾電圧補正機能、移動度補正機能及びブートストラップ動作に付き詳細に説明する。図１０は、駆動用トランジスタの電流電圧特性を示すグラフである。特に駆動用トランジスタが飽和領域で動作しているときのドレイン‐ソース間電流Ｉｄｓは、Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｇｓ−Ｖｔｈ）^２で表される。ここでμは移動度を示し、Ｗはゲート幅を表し、Ｌはゲート長を表し、Ｃｏｘは単位面積あたりのゲート酸化膜容量を示す。このトランジスタ特性式から明らかなように、閾電圧Ｖｔｈが変動すると、Ｖｇｓが一定であってもドレイン‐ソース間電流Ｉｄｓが変動する。ここで本発明にかかる画素は、前述したように発光時のゲート‐ソース間電圧ＶｇｓがＶｉｎ＋Ｖｔｈ−ΔＶで表されるため、これを上述のトランジスタ特性式に代入すると、ドレイン‐ソース間電流Ｉｄｓは、Ｉｄｓ＝（１／２）・μ・（Ｗ／Ｌ）・Ｃｏｘ・（Ｖｉｎ−ΔＶ）^２で表されることになり、閾電圧Ｖｔｈに依存しない。結果として、閾電圧Ｖｔｈが製造プロセスにより変動しても、ドレイン‐ソース間電流Ｉｄｓは変動せず、有機ＥＬデバイスの発光輝度も変動しない。

何ら対策を施さないと、図１０に示すように閾電圧がＶｔｈのときＶｇｓに対応する駆動電流がＩｄｓとなるのに対し、閾電圧Ｖｔｈ´のとき同じゲート電圧Ｖｇｓに対応する駆動電流Ｉｄｓ´はＩｄｓと異なってしまう。

図１１Ａは同じく駆動用トランジスタの電流電圧特性を示すグラフである。移動度がμとμ´で異なる２個の駆動用トランジスタについて、それぞれ特性カーブを挙げてある。グラフから明らかなように、移動度がμとμ´で異なると、一定のＶｇｓであってもドレイン‐ソース間電流がＩｄｓとＩｄｓ´のようになり、変動してしまう。

図１１Ｂ、移動度補正時における駆動用トランジスタ３Ｂの動作点を説明するグラフである。製造プロセスにおける移動度μ，μ´のバラつきに対して、上述した移動度補正をかけることによって最適の補正パラメータΔＶ及びΔＶ´が決定され、駆動用トランジスタ３Ｂのドレイン‐ソース間電流Ｉｄｓ及びＩｄｓ´が決定される。仮に移動度補正をかけないと、ゲート‐ソース間電圧Ｖｇｓに対して、移動度がμとμ´で異なると、これに応じてドレイン‐ソース間電流もＩｄｓ０とＩｄｓ０´で違ってしまう。これに対処するため移動度μ及びμ´に対してそれぞれ適切な補正ΔＶ及びΔＶ´をかけることで、ドレイン‐ソース間電流がＩｄｓ及びＩｄｓ´となり、同レベルとなる。図１１Ｂのグラフから明らかなように、移動度μが高いとき補正量ΔＶが大きくなる一方、移動度μ´が小さいとき補正量ΔＶ´も小さくなるように、負帰還をかけている。

図１２Ａは、有機ＥＬデバイスで構成される発光素子３Ｄの電流‐電圧特性を示すグラフである。発光素子３Ｄに電流Ｉｅｌが流れるとき、アノード‐カソード間電圧Ｖｅｌは一意的に決定される。発光期間中走査線ＷＳＬ１０１が低電位側に遷移し、サンプリング用トランジスタ３Ａがオフ状態になると、発光素子３Ｄのアノードは駆動用トランジスタ３Ｂのドレイン‐ソース間電流Ｉｄｓで決定されるアノード‐カソード間電圧Ｖｅｌ分だけ上昇する。

図１２Ｂは、発光素子３Ｄのアノード電位上昇時における駆動用トランジスタ３Ｂのゲート電位Ｖｇとソース電位Ｖｓの電位変動を示すグラフである。発光素子３Ｄのアノード上昇電圧がＶｅｌのとき、駆動用トランジスタ３ＢのソースもＶｅｌだけ上昇し、保持容量３Ｃのブートストラップ動作により駆動用トランジスタ３ＢのゲートもＶｅｌ分上昇する。この為、ブートストラップ前に保持された駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶは、ブートストラップ後もそのまま保持される。また発光素子３Ｄの経時劣化によりそのアノード電位が変動しても、駆動用トランジスタ３Ｂのゲート‐ソース間電圧は常にＶｉｎ＋Ｖｔｈ−ΔＶで一定に保持される。

一般的な画素構成を示す回路図である。 図１に示した画素回路の動作説明に供するタイミングチャートである。 先行開発にかかる表示装置の全体構成を示すブロック図である。 先行開発にかかる表示装置の回路構成を示す回路図である。 図３Ｂに示した先行開発例の動作説明に供するタイミングチャートである。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 同じく動作説明に供する回路図である。 別の先行開発にかかる表示装置を示す回路図である。 図５に示した先行開発例の動作説明に供するタイミングチャートである。 本発明にかかる表示装置を示す回路図である。 図７に示した本発明にかかる表示装置の動作説明に供するタイミングチャートである。 本発明にかかる画素の平面構造を示す模式的な平面図である。 本発明にかかる表示装置の動作説明に供するグラフである。 同じく動作説明に供するグラフである。 同じく動作説明に供するグラフである。 同じく動作説明に供するグラフである。 同じく動作説明に供する波形図である。

符号の説明

１００…表示装置、１０１…画素、１０２…画素アレイ部、１０３…水平セレクタ、１０４…ライトスキャナ、１０５…電源スキャナ、３Ａ…サンプリング用トランジスタ、３Ｂ…駆動用トランジスタ、３Ｃ…保持容量、３Ｄ…発光素子、３Ｊ…補助容量

Claims (4)

1. 画素アレイ部とこれを駆動する駆動部とからなり、
   前記画素アレイ部は、行状の走査線と、列状の信号線と、両者が交差する部分に配された行列状の画素と、画素の各行に対応して配された電源線とを備え、
   前記駆動部は、各走査線に順次制御信号を供給して画素を行単位で線順次走査する主スキャナと、該線順次走査に合わせて各電源線に第１電位と第２電位で切り換わる電源電圧を供給する電源スキャナと、
   該線順次走査に合わせて列状の信号線に映像信号となる信号電位と基準電位を供給する信号セレクタとを備え、
   前記画素は、発光素子と、サンプリング用トランジスタと、駆動用トランジスタと、保持容量とを含み、
   前記サンプリング用トランジスタは、そのゲートが該走査線に接続し、そのソース及びドレインの一方が該信号線に接続し、他方が該駆動用トランジスタのゲートに接続し、
   前記駆動用トランジスタは、そのソース及びドレインの一方が該発光素子に接続し、他方が該電源線に接続し、
   前記保持容量は、該駆動用トランジスタのソースとゲートの間に接続している表示装置であって、
   前記サンプリング用トランジスタは、該走査線から供給された制御信号に応じて導通し、該信号線から供給された信号電位をサンプリングして該保持容量に保持し、
   前記駆動用トランジスタは、第１電位にある該電源線から電流の供給を受け該保持された信号電位に応じて駆動電流を該発光素子に流し、
   前記主スキャナは、該信号線が信号電位にある時間帯に該サンプリング用トランジスタを導通状態にするタイミングで制御信号を該走査線に出力し、以って該保持容量に信号電位を書き込むと同時に該駆動用トランジスタの移動度に対する補正を信号電位に加え、
   前記画素は、該保持容量に信号電位を保持する時の書き込みゲインを高めるとともに、該移動度の補正に要する時間を調整するために、補助容量を具備することを特徴とする表示装置。
2. 前記補助容量は、その一端が該駆動用トランジスタのソースに接続し、他端が当該行の電源線より前の行に属する別の電源線に接続していることを特徴とする請求項１記載の表示装置。
3. 前記主スキャナは、該保持容量に信号電位が保持された時点で、該サンプリング用トランジスタを非導通状態にして該駆動用トランジスタのゲートを該信号線から電気的に切り離し、以って該駆動用トランジスタのソース電位の変動にゲート電位が連動しゲートとソース間の電圧を一定に維持することを特徴とする請求項１記載の表示装置。
4. 前記主スキャナは、該電源線が第１電位にあり且つ該信号線が基準電位にある時間帯で該サンプリング用トランジスタを導通させる制御信号を出力して、該駆動用トランジスタの閾電圧に相当する電圧を該保持容量に保持するための閾電圧補正動作を行うことを特徴とする請求項１記載の表示装置。
   

Images