JP2009251430A - 画像表示装置及び画像表示装置の駆動方法 - Google Patents

Abstract

【課題】本発明は、駆動トランジスタを介して保持容量の端子間電圧を放電して駆動トランジスタのしきい値電圧のばらつき補正するようにして、この端子間電圧の放電を複数回の期間で実行する場合でも、駆動トランジスタのしきい値電圧のばらつきを確実に補正することができるようにする。
【解決手段】本発明は、駆動トランジスタＴｒ３を介して保持容量Ｃｓの端子間電圧を放電させて駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈをばらつき補正する場合に、この端子間電圧の放電を一時的に中止している期間Ｔ１、Ｔ２の間、基板上に形成される配線パターン間の飛び込みを利用して、駆動トランジスタＴｒ３のゲートソース間電圧Ｖｇｓを低減させる。
【選択図】 図１

Description

本発明は、画像表示装置及び画像表示装置の駆動方法に関し、例えば有機ＥＬ（Electro Luminescence）素子によるアクティブマトリックス型の画像表示装置に適用することができる。本発明は、駆動トランジスタを介して保持容量の端子間電圧を放電させて駆動トランジスタのしきい値電圧をばらつき補正する場合に、この端子間電圧の放電を一時的に中止している期間の間、基板上に形成される配線パターン間の飛び込みを利用して、駆動トランジスタのゲートソース間電圧を低減させる。これにより本発明は、駆動トランジスタを介して保持容量の端子間電圧を放電して駆動トランジスタのしきい値電圧をばらつき補正するようにして、この端子間電圧の放電を複数回の期間で実行する場合でも、駆動トランジスタのしきい値電圧のばらつきを確実に補正することができるようにする。

従来、有機ＥＬ素子を用いたアクティブマトリックス型の画像表示装置は、有機ＥＬ素子と有機ＥＬ素子を駆動する駆動回路とによる画素回路をマトリックス状に配置して表示部が形成される。この種の画像表示装置は、この表示部の周囲に配置した信号線駆動回路及び走査線駆動回路により各画素回路を駆動して所望の画像を表示する。

この有機ＥＬ素子を用いた画像表示装置に関して、特開２００７−３１０３１１号公報には、２つのトランジスタを用いて１つの画素回路を構成する方法が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の方法によれば、構成を簡略化することができる。

またこの特開２００７−３１０３１１号公報には、有機ＥＬ素子を駆動する駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきを補正する構成が開示されている。従ってこの特開２００７−３１０３１１号公報に開示の構成によれば、駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきによる画質劣化を防止することができる。

また特開２００７−１３３２８４号公報には、このしきい値電圧のばらつきを補正する処理を複数回の期間で実行する構成が提案されている。

ここで有機ＥＬ素子を用いた画像表示装置は、ＴＦＴ（Thin Film Transistor）による駆動トランジスタを用いて有機ＥＬ素子を電流駆動する。ここでＴＦＴは、特性のばらつきが大きい欠点がある。有機ＥＬ素子の画像表示装置は、この駆動トランジスタの特性のばらつきの１つであるしきい値電圧のばらつきにより画質が著しく劣化する。なおこの画質の劣化は、すじ、輝度ムラ等により知覚される。

より具体的に、駆動トランジスタによって有機ＥＬ素子に流れる駆動電流Ｉｄｓは、次式で表される。なおここでＶｇｓは、駆動トランジスタのゲートソース間電圧であり、Ｖｔｈは、駆動トランジスタのしきい値電圧である。またμは、駆動トランジスタの移動度であり、Ｗは、駆動トランジスタのチャンネル幅である。またＬは、駆動トランジスタのチャンネル長であり、Ｃｏｘは、駆動トランジスタの単位面積当りのゲート絶縁膜の容量である。

従って有機ＥＬ素子の画像表示装置は、駆動トランジスタのしきい値電圧Ｖｔｈがばらつくと、有機ＥＬ素子に流れる電流Ｉｄｓがばらつくことになり、その結果、発光輝度が画素毎にばらつくことになる。

ここで（１）式を変形すれば、次式を求めることができる。

従って有機ＥＬ素子を駆動電流Ｉｒｅｆで駆動する場合、ゲートソース間電圧Ｖｒｅｆは、次式で表すことができる。

従ってこの電圧Ｖｒｅｆからの差分電圧Ｖｄａｔａで駆動トランジスタのゲートソース間電圧Ｖｇｓを設定するように画素回路を構成すれば、次式の関係式を得ることができる。従って、この場合、画像表示装置は、駆動電流に対するしきい値電圧Ｖｔｈの影響を回避することができ、しきい値電圧Ｖｔｈのばらつきによる発光輝度のばらつきを防止することができる。

なおＩｒｅｆ＝０の場合には、次式の関係式を得ることができる。従って画像表示装置は、Ｉｒｅｆ＝０としても、駆動電流に対するしきい値電圧Ｖｔｈの影響を回避し、画質劣化を防止することができる。なおＩｒｅｆ＝０の場合には、このＩｒｅｆの電流源を設ける必要が無いことにより、画像表示装置は、構成を簡略化することができる。

特開２００７−３１０３１１号公報に開示の構成は、この補正原理に基づいて駆動トランジスタのしきい値電圧のばらつきを補正する。ここで図１２は、この特開２００７−３１０３１１号公報に開示の手法を適用した画像表示装置を示すブロック図である。この画像表示装置１は、ガラス等の透明絶縁基板に表示部２が作成される。画像表示装置１は、この表示部２の周囲に信号線駆動回路３及び走査線駆動回路４が作成される。

ここで表示部２は、画素回路５をマトリックス状に配置して形成される。信号線駆動回路３は、表示部２に設けられた信号線ｓｉｇに発光輝度を指示する駆動信号Ｓｓｉｇを出力する。より具体的に、信号線駆動回路３は、ラスタ走査順に入力される画像データＤ１を順次ラッチして信号線ｓｉｇに振り分けた後、それぞれディジタルアナログ変換処理して駆動信号Ｓｓｉｇを生成する。これにより画像表示装置１は、例えばいわゆる線順次により各画素回路５の階調を設定する。

走査線駆動回路４は、表示部２に設けられた走査線ＶＳＣＡＮ１及びＶＳＣＡＮ２にそれぞれ書込信号ＷＳ及び駆動信号ＤＳを出力する。ここで書込信号ＷＳは、画素回路５に設けられた書込トランジスタをオンオフ制御する信号である。また駆動信号ＤＳは、画素回路５に設けられた駆動トランジスタのドレイン電圧を制御する信号である。走査線駆動回路４は、図示しないタイミングジェネレータから出力されるタイミング信号をそれぞれスキャナー６Ａ及び６Ｂで処理して書込信号ＷＳ及び駆動信号ＤＳを生成する。

図１３は、画素回路５の構成を詳細に示す接続図である。画素回路５は、有機ＥＬ素子８のカソードが所定の固定電源ＶＳＳ１に接続され、有機ＥＬ素子８のアノードが駆動トランジスタＴｒ３のソースに接続される。なお駆動トランジスタＴｒ３は、例えばＴＦＴによるＮチャンネル型トランジスタである。画素回路５は、この駆動トランジスタＴｒ３のドレインが電源供給用の走査線ＶＳＣＡＮ２に接続される。これらにより画素回路５は、ソースフォロワ回路構成の駆動トランジスタＴｒ３を用いて有機ＥＬ素子８を電流駆動する。

画素回路５は、この駆動トランジスタＴｒ３のゲート及びソース間に、保持容量Ｃｓが設けられ、書込信号ＷＳによりこの保持容量Ｃｓのゲート側端電圧が駆動信号Ｓｓｉｇに応じた電圧に設定される。その結果、画素回路５は、駆動信号Ｓｓｉｇに応じたゲートソース間電圧Ｖｇｓにより駆動トランジスタＴｒ３で有機ＥＬ素子８を電流駆動する。なおここでこの図１３において、容量Ｃｏｌｅｄは、有機ＥＬ素子８の浮遊容量である。また以下において、容量Ｃｏｌｅｄは、保持容量Ｃｓに比して十分に容量が大きいものとし、駆動トランジスタＴｒ３のゲートノードの寄生容量は、保持容量Ｃｓに対して十分に小さいものとする。

すなわち画素回路５は、書込信号ＷＳによりオンオフ動作する書込トランジスタＴｒ１を介して、駆動トランジスタＴｒ３のゲートが信号線ｓｉｇに接続される。ここで信号線駆動回路３は、所定の制御信号ＳＥＬｓｉｇ及びＳＥＬｏｆｓによりオン動作するスイッチ回路９及び１０をそれぞれ介して、階調設定用電圧Ｖｓｉｇ及びしきい値電圧の補正用電圧Ｖｏｆｓを所定のタイミングで切り換えて駆動信号Ｓｓｉｇを出力する。

なおここでしきい値電圧補正用の固定電圧Ｖｏｆｓは、駆動トランジスタＴｒ３のしきい値電圧のばらつき補正に使用する固定電圧である。また階調設定用電圧Ｖｓｉｇは、各画素の発光輝度を指示する電圧であり、階調電圧Ｖｄａｔａに補正用電圧Ｖｏｆｓを加算した電圧である。

また階調電圧Ｖｄａｔａは、各信号線ｓｉｇに接続された画素回路５の発光輝度に対応する電圧である。階調電圧Ｖｄａｔａは、半導体集積回路によるデータドライバ６において、ラスタ走査順に入力される画像データＤ１を順次ラッチして各信号線ｓｉｇに振り分けた後、それぞれディジタルアナログ変換処理して信号線ｓｉｇ毎に生成される。なおスイッチ回路９、１０は、ＴＦＴトランジスタにより構成され、画素回路５を作成する際に、画素回路５を作成する透明絶縁基板上に信号線ｓｉｇ、走査線ＶＳＣＡＮ１、ＶＳＣＡＮ２を構成する配線パターンと共に作成される。

画素回路５は、図１４における駆動状態（図１４（Ｇ））で「発光」により示すように、有機ＥＬ素子８を発光させる期間（以下、発光期間と呼ぶ）の間、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に設定される。また画素回路５は、発光期間の間、電源用の駆動信号ＤＳによって駆動トランジスタＴｒ３に電源電圧ＶＤＤＶ２が供給される。これにより画素回路５は、発光期間の間、保持容量Ｃｓの両端電圧である駆動トランジスタＴｒ３のゲート電圧Ｖｇ及びソース電圧Ｖｓ（図１４（Ｅ）及び（Ｆ））によって決まるゲートソース間電圧Ｖｇｓに応じた駆動電流Ｉｄｓで有機ＥＬ素子８を発光させる（（１）式参照）。

画素回路５は、発光期間が終了する時点ｔ０で、電源用の駆動信号ＤＳが所定の固定電圧ＶＳＳＶ２に立ち下げられる。ここでこの固定電圧ＶＳＳＶ２は、駆動トランジスタＴｒ３のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機ＥＬ素子８のカソード電圧ＶＳＳ１より低い電圧である。これにより画素回路５は、駆動トランジスタＴｒ３を介して、保持容量Ｃｓの有機ＥＬ素子８側端の蓄積電荷が走査線ＶＳＣＡＮ２に流出する。その結果、画素回路５は、駆動トランジスタＴｒ３のソース電圧Ｖｓが電圧ＶＳＳＶ２に立ち下がって有機ＥＬ素子８の発光が停止する。

画素回路５は、続く所定の時点ｔ１で、固定電圧Ｖｏｆｓ側のスイッチ回路１０がオン状態に設定される。その結果、画素回路５は、信号線ｓｉｇが固定電圧Ｖｏｆｓに設定される（図１４（Ｃ））。その後、画素回路５は、書込信号ＷＳにより書込トランジスタＴｒ１がオン状態に切り換わる（図１４（Ａ））。これにより画素回路５は、駆動トランジスタＴｒ３のゲート電圧Ｖｇが固定電圧Ｖｏｆｓに設定される。なおここで固定電圧Ｖｏｆｓは、後述する保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｔｔｈに設定した直後に駆動トランジスタＴｒ３がオンしない電圧である。具体的に、有機ＥＬ素子８のしきい値電圧をＶｔｈｏｌｅｄとすると、固定電圧Ｖｏｆｓは、次式の関係式を満足する必要がある。

これにより画素回路５は、駆動トランジスタＴｒ３のゲートソース間電圧Ｖｇｓが電圧Ｖｏｆｓ−ＶＳＳＶ２に設定される。ここで画素回路５は、固定電圧Ｖｏｆｓ、ＶＳＳＶ２の設定により、この電圧Ｖｏｆｓ−ＶＳＳＶ２が、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈより大きな電圧となるように設定される。

その後、画素回路５は、時点ｔ２で駆動信号ＤＳにより駆動トランジスタＴｒ３のドレイン電圧が電源電圧ＶＤＤＶ２に立ち上げられる（図１４（Ａ）〜（Ｃ））。これにより画素回路５は、駆動トランジスタＴｒ３を介して保持容量Ｃｓの有機ＥＬ素子８側端に電源ＶＤＤＶ２から充電電流が流入する。その結果、画素回路５は、保持容量Ｃｓの有機ＥＬ素子８側端の電圧Ｖｓが徐々に上昇する。なおこの場合、画素回路５では、（６）式を満足するように固定電圧Ｖｏｆｓが設定されていることにより、駆動トランジスタＴｒ３を介して有機ＥＬ素子８に流入する電流は、有機ＥＬ素子８の容量Ｃｏｌｅｄと保持容量Ｃｓの充電にのみ使用されることになる。その結果、画素回路５は、有機ＥＬ素子８が発光することなく、単に駆動トランジスタＴｒ３のソース電圧Ｖｓのみが上昇することになる。

ここで画素回路５は、保持容量Ｃｓの両端電位差が駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈとなると、駆動トランジスタＴｒ３を介した充電電流の流入が停止することになる。従ってこの場合、この駆動トランジスタＴｒ３のソース電圧Ｖｓの上昇は、保持容量Ｃｓの両端電位差が駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈとなると、停止することになる。これにより画素回路５は、駆動トランジスタＴｒ３を介して保持容量Ｃｓの端子間電圧を放電させ、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定する。

画素回路５は、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定するのに十分な時間が経過して時点ｔ３になると、書込信号ＷＳにより書込トランジスタＴｒ１がオフ状態に切り換えられる（図１４（Ａ））。これにより画素回路５は、時点ｔ２から時点ｔ３までの期間で、保持容量Ｃｓの端子間電圧が低減して駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定される。

画素回路５は、続いて固定電圧Ｖｏｆｓ側のスイッチ回路１０がオフ状態に切り換えられた後、階調設定用電圧Ｖｓｉｇ側のスイッチ回路９がオン状態に設定される（図１４（Ｃ）及び（Ｄ））。これにより画素回路５は、信号線ｓｉｇの電圧が階調設定用電圧Ｖｓｉｇに設定される。また画素回路５は、続く時点ｔ４で書込トランジスタＴｒ１がオン状態に設定される。これにより画素回路５は、保持容量Ｃｓの両端電位差を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定した状態から、徐々に駆動トランジスタＴｒ３のゲート電圧Ｖｇが上昇して階調設定用電圧Ｖｓｉｇに設定される。その結果、画素回路５は、（６）式について上述したように、駆動トランジスタＴｒ３のゲートソース間電圧Ｖｇｓが電圧Ｖｒｅｆからの差分電圧Ｖｄａｔａに設定される。その結果、画素回路５は、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈのばらつきによる駆動電流Ｉｄｓのばらつきを防止し、発光輝度のばらつきを防止することができる。

画素回路５は、駆動トランジスタＴｒ３のドレイン電圧を電源電圧ＶＤＤＶ２に保持した状態で、一定期間Ｔμの間、駆動トランジスタＴｒ３のゲートが信号線ｓｉｇに接続されて駆動トランジスタＴｒ３のゲート電圧Ｖｇが階調設定用電圧Ｖｓｉｇに設定される。これにより画素回路５は、併せて駆動トランジスタＴｒ３の移動度μのばらつきが補正される。

ここで書込トランジスタＴｒ１を介して実行される駆動トランジスタＴｒ３のゲート電圧Ｖｇの立ち上がりに要する書込時定数は、駆動トランジスタＴｒ３によるソース電圧Ｖｓの立ち上がりに要する時定数より短くなるように設定される。以下の説明では、このゲート電圧Ｖｇの立ち上がりに要する書込時定数は、このソース電圧Ｖｓの立ち上がりに要する時定数に比して無視できる程度に短いものと仮定する。

この場合、書込トランジスタＴｒ１がオン動作すると、駆動トランジスタＴｒ３のゲート電圧Ｖｇは、速やかに階調設定用電圧Ｖｓｉｇ（Ｖｏｆｓ＋Ｖｄａｔａ）に立ち上がることになる。このゲート電圧Ｖｇの立ち上がり時、有機ＥＬ素子８の容量Ｃｏｌｅｄが保持容量Ｃｓに比して十分に大きければ、駆動トランジスタＴｒ３のソース電圧Ｖｓは変動しないことになる。

しかしながら駆動トランジスタＴｒ３のゲートソース間電圧Ｖｇｓがしきい値電圧Ｖｔｈより増大すると、駆動トランジスタＴｒ３を介して電源ＶＤＤＶ２から電流Ｉｄｓが流入し、駆動トランジスタＴｒ３のソース電圧Ｖｓが徐々に上昇することになる。その結果、画素回路５は、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ３により放電し、ゲートソース間電圧Ｖｇｓの上昇速度が低下することになる。

この端子間電圧の放電速度は、駆動トランジスタＴｒ３の能力に応じて変化する。より具体的には、駆動トランジスタＴｒ３の移動度μが大きい場合程、放電速度は、早くなる。なおこの放電速度を決定する駆動トランジスタＴｒ３の駆動電流Ｉｄｓは、次式で表すことができる。

その結果、画素回路５は、移動度μが大きい駆動トランジスタＴｒ３程、保持容量Ｃｓの端子間電圧が低下するように設定され、移動度のばらつきによる発光輝度のばらつきが補正される。画素回路５は、期間Ｔμが経過すると、書込信号ＷＳが立ち下げられると共に、階調設定用電圧Ｖｓｉｇ側のスイッチ回路９がオフ状態に切り換えられる。その結果、画素回路５は、発光期間が開始し、保持容量Ｃｓの端子間電圧に応じた駆動電流により有機ＥＬ素子８を発光させる。なおこのとき駆動トランジスタＴｒ３が飽和動作するように電源電圧ＶＤＤＶ２を設定する必要がある。より具体的に、電源電圧ＶＤＤＶ２は、ＶＤＤＶ２＞ＶＥＬ＋（Ｖｇｓ−Ｖｔｈ）に設定することが必要になる。
特開２００７−３１０３１１号公報 特開２００７−１３３２８４号公報

ところでこの図１３に示す画素回路５は、階調設定用電圧Ｖｓｉｇに設定する前に、事前に、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定することにより、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈのばらつきを補正する。またこの保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定する処理は、時点ｔ２から時点ｔ３までの期間の間、駆動トランジスタＴｒ３を介して保持容量Ｃｓの端子間電圧を放電して実行される。

従って例えば高解像度化により、１ラインの画素に割り当て可能な時点ｔ２から時点ｔ３までの期間が短くなると、画素回路５は、正しく保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定することが困難になる。その結果、画素回路５は、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈのばらつきによる画質劣化を十分に補正できなくなる。従ってこのような場合には、特開２００７−１３３２８４号公報に開示の手法を適用して、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定する処理を複数回の期間で実行することにより、画質劣化を防止することができる。

すなわち図１５は、図１３との対比により、この特開２００７−１３３２８４号公報に開示の手法を図１３について上述した画像表示装置に適用した場合の、画素回路５の動作を示すタイムチャートである。なおこの図１５において、ｄａｔａ（図１５（Ｃ））は、階調設定用電圧Ｖｓｉｇ（Ｖｄａｔａ＋Ｖｏｆｓ）である。従ってこの図１５の例による画像表示装置において、信号線駆動回路は、各ラインの階調設定用電圧Ｖｓｉｇ（Ｖｄａｔａ＋Ｖｏｆｓ）と、しきい値電圧補正用の固定電圧Ｖｔｈとを交互に信号線ｓｉｇに出力する。

この図１５の例では、例えばライン順次で各画素回路に階調設定用電圧Ｖｓｉｇを設定するようにして、「準備」により示すように、隣隣接ライン用の階調設定用電圧Ｖｓｉｇの直前の固定電圧Ｖｏｆｓを使用して、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈ以上の電圧に設定する。またその後、「Ｖｔｈ補正」により示すように、駆動トランジスタＴｒ３を介して保持容量Ｃｓの端子間電圧を放電させる。また続いて隣隣接ライン用に、信号線ｓｉｇの電圧が階調設定用電圧Ｖｓｉｇに設定されている期間Ｔ１の間、書込信号ＷＳにより書込トランジスタＴｒ１をオフ状態に設定し、保持容量Ｃｓの端子間電圧の放電を一時停止する。

また続いて隣接ライン用階調設定用電圧Ｖｓｉｇの直前で、信号線ｓｉｇが固定電圧Ｖｏｆｓに設定されている期間の間、書込トランジスタＴｒ１をオン状態に設定し、駆動トランジスタＴｒ３を介して保持容量Ｃｓの端子間電圧を放電させる。また続いてこの隣接ライン用に信号線ｓｉｇが階調設定用電圧Ｖｓｉｇに設定されている期間Ｔ２の間、書込信号ＷＳにより書込トランジスタＴｒ１をオフ状態に設定し、保持容量Ｃｓの端子間電圧の放電を一時停止する。

また続いて、当該画素回路５用の階調設定用電圧Ｖｓｉｇの、信号線ｓｉｇが固定電圧Ｖｏｆｓに設定されている期間の間、書込トランジスタＴｒ１をオン状態に設定し、駆動トランジスタＴｒ３を介して保持容量Ｃｓの端子間電圧を放電させる。従ってこの図１５の例では、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定する処理を３つの期間で実行する。なお以下において、駆動トランジスタＴｒ３を介して保持容量Ｃｓの端子間電圧を放電させる処理を一時的に中止している期間Ｔ１及びＴ２を、休止期間と呼ぶ。

このように保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定する処理を複数回の期間で実行すれば、高解像度化した場合にあっても、十分な時間を確保して保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３により放電させることができる。従って、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに正しく設定することができる。

しかしながらこの図１５の構成では、休止期間Ｔ１及びＴ２において、駆動トランジスタＴｒ３を介して保持容量Ｃｓのソース側端に充電電流が流入することになる。その結果、画素回路５は、この休止期間Ｔ１及びＴ２において、駆動トランジスタＴｒ３のソース電圧Ｖｓが徐々に上昇することになる。また画素回路５は、このソース電圧の上昇に連動して、駆動トランジスタＴｒ３のゲート電圧Ｖｇが徐々に上昇することになる。

ここでこれら休止期間Ｔ１及びＴ２の開始時、保持容量Ｃｓの端子間電圧が十分に駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに近い電圧となっている場合、この休止期間Ｔ１及びＴ２におけるゲート電圧Ｖｇ及びソース電圧Ｖｓの上昇は無視することができる。

しかしながら休止期間Ｔ１及びＴ２の開始時、保持容量Ｃｓの端子間電圧が十分に駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに近い電圧となっていない場合には、このゲート電圧Ｖｇ及びソース電圧Ｖｓの上昇を無視できなくなる。その結果、休止期間Ｔ１及びＴ２の終了時点で、書込信号ＷＳにより書込トランジスタＴｒ１をオン動作させて駆動トランジスタＴｒ３のゲート電圧Ｖｇを固定電圧Ｖｏｆｓに設定すると、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈ以下の電圧にまで立ち下がる恐れがある。この場合、画素回路５では、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈのばらつきを正しく補正できなくなる問題がある。すなわちこの場合、駆動トランジスタＴｒ３のしきい値電圧のばらつきを補正する処理が、破綻することになる。

この問題を解決する１つの方法として、図１５との対比により図１６により示すように、休止期間Ｔ１及びＴ２の開始直前で、信号線ｓｉｇの電圧を固定電圧Ｖｏｆｓより低い電圧Ｖｐｆｓ２に立ち下げ、休止期間Ｔ１及びＴ２の間、保持容量Ｃｓの端子間電圧を十分に低減することが考えられる。この場合、この休止期間Ｔ１及びＴ２におけるゲート電圧Ｖｇ及びソース電圧Ｖｓの上昇は、十分に無視することができる。

また休止期間Ｔ１及びＴ２が終了すると、駆動トランジスタＴｒ３のゲート電圧が電圧Ｖｏｆｓ２から固定電圧Ｖｏｆｓに立ち上げられることにより、それぞれ保持容量Ｃｓの端子間電圧を、信号線ｓｉｇの電圧を電圧Ｖｏｆｓ２に立ち下げる直前の電圧に戻すことができる。従って休止期間Ｔ１及びＴ２の経過後、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定する処理を再開することができる。なお図１７は、図１６との対比により、連続するラインでの画素回路の動作を示すタイムチャートである。従ってこの図１６の例によれば、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定する処理を複数回の期間で実行しても、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに正しく設定することができる。

しかしながらこの図１６の構成では、信号線ｓｉｇの電圧を電圧Ｖｏｆｓ、Ｖｏｆｓ２、Ｖｓｉｇで切り換える必要がある。その結果、信号線ｓｉｇを駆動する信号線駆動回路の構成が複雑になる欠点がある。また高解像度化した場合に、信号線駆動回路の動作速度を高速度化することが必要になり、切り換え速度を十分に確保することが困難になる欠点がある。また信号線ｓｉｇを電圧Ｖｏｆｓ２に設定する分、消費電力が増大する欠点もある。

本発明は以上の点を考慮してなされたもので、駆動トランジスタを介して保持容量の端子間電圧を放電して駆動トランジスタのしきい値電圧をばらつき補正するようにして、この端子間電圧の放電を複数回の期間で実行する場合でも、駆動トランジスタのしきい値電圧のばらつきを確実に補正することができる画像表示装置及び画像表示装置の駆動方法を提案しようとするものである。

上記の課題を解決するため請求項１の発明は、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線及び走査線を介して前記画素回路を駆動する信号線駆動回路及び走査線駆動回路とを絶縁基板上に形成した画像表示装置に適用して、前記画素回路は、少なくとも発光素子と、ゲートソース間電圧に応じた駆動電流により前記発光素子を電流駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する１つの容量、もしくは、複数の結合容量からなる保持容量と、前記走査線駆動回路から出力される書込信号によりオンオフ動作して、前記保持容量の端子電圧を前記信号線の電圧に設定する書込トランジスタとを有し、前記信号線駆動回路は、前記信号線に接続された前記画素回路の階調を指示する階調設定用電圧と、しきい値電圧補正用の固定電圧とを前記信号線に交互に出力し、前記画素回路は、前記書込トランジスタをオン動作させて前記保持容量の端子電圧を前記固定電圧に設定して、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定した後、前記信号線が前記固定電圧に設定されている期間、前記書込トランジスタをオン動作させて前記保持容量の１端を一定電圧保持した状態で、前記駆動トランジスタを介して前記端子間電圧を放電させる放電動作と、前記信号線が前記階調設定用電圧に設定されている期間の前記書込トランジスタのオフ動作とを繰り返し、少なくとも２回以上の前記放電動作を行い、前記端子間電圧を前記駆動トランジスタのしきい値電圧に依存した電圧に設定し、その後、前記書込トランジスタをオン動作させて、前記端子電圧を前記階調設定用電圧に設定し、前記端子間電圧を前記しきい値電圧以上の電圧に設定した後、前記端子電圧を前記階調設定用電圧に設定するまでの間の、前記信号線が前記階調設定用電圧に設定されている期間、前記絶縁基板上に形成された配線パターン間の飛び込みにより前記端子電圧を前記固定電圧から可変することにより、前記信号線が前記固定電圧に設定されている期間の終了時点に比して、前記書込トランジスタのゲートソース間電圧を低減する。

また請求項１６の発明は、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線及び走査線を介して前記画素回路を駆動する信号線駆動回路及び走査線駆動回路とを絶縁基板上に形成した画像表示装置の駆動方法に適用して、前記画素回路は、少なくとも発光素子と、ゲートソース間電圧に応じた駆動電流により前記発光素子を電流駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する１つの容量、もしくは、複数の結合容量からなる保持容量と、前記走査線駆動回路から出力される書込信号によりオンオフ動作して、前記保持容量の端子電圧を前記信号線の電圧に設定する書込トランジスタとを有し、前記駆動方法は、信号線駆動回路から、前記信号線に接続された前記画素回路の階調を指示する階調設定用電圧と、しきい値電圧補正用の固定電圧とを前記信号線に交互に出力する信号線駆動ステップと、前記書込トランジスタをオン動作させて前記保持容量の端子電圧を前記固定電圧に設定して、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定する準備ステップと、前記準備ステップに続いて、前記信号線が前記固定電圧に設定されている期間、前記書込トランジスタをオン動作させて前記保持容量の１端を一定電圧保持した状態で、前記駆動トランジスタを介して前記端子間電圧を放電させる放電動作と、前記信号線が前記階調設定用電圧に設定されている期間の前記書込トランジスタのオフ動作とを繰り返し、少なくとも２回以上の前記放電動作を行い、前記端子間電圧を前記駆動トランジスタのしきい値電圧に依存した電圧に設定するしきい値電圧設定ステップと、前記しきい値電圧設定ステップに続いて、前記書込トランジスタをオン動作させて、前記端子電圧を前記階調設定用電圧に設定する階調設定用電圧の設定ステップとを有し、前記しきい値電圧設定ステップは、前記信号線が前記階調設定用電圧に設定されている期間、前記絶縁基板上に形成された配線パターン間の飛び込みにより前記端子電圧を前記固定電圧から可変することにより、前記信号線が前記固定電圧に設定されている期間の終了時点に比して、前記書込トランジスタのゲートソース間電圧を低減する。

請求項１、又は請求項１６の構成によれば、保持容量により駆動トランジスタのゲートソース電圧を保持することにより、この保持容量の端子間電圧に応じた駆動電流で駆動トランジスタにより発光素子を駆動して発光させることができる。またこの保持容量の端子間電圧を駆動トランジスタのしきい値電圧以上の電圧に設定した後、駆動トランジスタを介して放電して保持容量の端子間電圧を駆動トランジスタのしきい値電圧に設定し、その後、階調設定用電圧を設定することにより、駆動トランジスタのしきい値電圧のばらつきによる発光輝度のばらつきを防止することができる。また駆動トランジスタを介して保持容量の端子間電圧を放電させる際に、信号線が階調設定用電圧に設定されている期間、書込トランジスタをオフ動作させることにより、駆動トランジスタを介して保持容量の端子間電圧を放電させる処理を、信号線が固定電圧に設定される複数回の期間で実行し、これにより充分な時間を確保して保持容量の端子間電圧を放電させることができ、高解像度化等に対応することができる。またこの信号線が階調設定用電圧に設定されている期間、書込トランジスタをオフ動作させる際に、絶縁基板上に形成された配線パターン間の飛び込みにより端子電圧を固定電圧から可変して書込トランジスタのゲートソース間電圧を低減することにより、特別な構成を設けることなく、この期間の間、書込トランジスタのゲート電圧及びソース電圧の上昇を防止することができる。従ってしきい値電圧の破綻を防止して確実に駆動トランジスタのしきい値電圧のばらつきを補正することができる。

本発明によれば、駆動トランジスタを介して保持容量の端子間電圧を放電して駆動トランジスタのしきい値電圧をばらつき補正するようにして、この端子間電圧の放電を複数回の期間で実行する場合でも、駆動トランジスタのしきい値電圧のばらつきを確実に補正することができる。

以下、適宜図面を参照しながら本発明の実施例を詳述する。

（１）実施例１の構成
図２は、図１３との対比により本発明の実施例１の画像表示装置を示す図である。この画像表示装置２１は、信号線駆動回路３及び走査線駆動回路４に代えて信号線駆動回路２３及び走査線駆動回路２４が設けられる点を除いて、上述した画像表示装置１と同一に構成される。従って以下においては、適宜、図１３等の符号を流用して説明する。

ここで信号線駆動回路２３は、図１（Ｃ）に示すように、図１５を用いて説明した例と同一に、階調設定用電圧Ｖｓｉｇ（Ｖｄａｔａ＋Ｖｏｆｓ）と、しきい値電圧補正用の固定電圧Ｖｏｆｓとを交互に信号線ｓｉｇに出力する。

この画像表示装置２１は、表示部２の基板上に形成される配線パターン間の飛び込みを利用して、休止期間Ｔ１及びＴ２の間、駆動トランジスタＴｒ３のゲート電圧Ｖｇを一時的に立ち下げて駆動トランジスタＴｒ３のゲートソース間電圧Ｖｇｓを低減する。これによりこの画像表示装置２１は、休止期間Ｔ１及びＴ２の間、駆動トランジスタＴｒ３のゲート電圧Ｖｇ及びソース電圧Ｖｓが上昇しないように設定し、駆動トランジスタＴｒ３のしきい値電圧のばらつきを補正する処理が破綻しないようにする。

より具体的に、この実施例では、書込信号ＷＳの配線パターン（走査線ＶＳＣＡＮ１）から駆動トランジスタＴｒ３のゲートラインの配線パターンへの飛び込みを利用して、休止期間Ｔ１及びＴ２の間、駆動トランジスタＴｒ３のゲート電圧Ｖｇを一時的に立ち下げる。

このためこの画像表示装置２１において、走査線駆動回路２４は、駆動トランジスタＴｒ３による放電により保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定する期間の終了時点ｔ１１、ｔ１２、ｔ１３において、大振幅で書込信号ＷＳを立ち下げる。具体的に、この実施例では、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧以上に設定するための書込信号ＷＳの立ち上げから、保持容量Ｃｓの端子電圧を階調設定用電圧Ｖｓｉｇに設定する直前の書込信号ＷＳの立ち下げまでを大振幅により実行し、これにより時点ｔ１１、ｔ１２、ｔ１３において、大振幅で書込信号ＷＳの電圧を立ち下げる。

このため走査線駆動回路２４は、保持容量Ｃｓの端子電圧をしきい値電圧補正用の固定電圧Ｖｏｆｓに設定する際には、書込信号ＷＳを電圧ＶＳＳＶ１から電圧ＶＤＤＶ１ｂに立ち上げた後、電圧ＶＳＳＶ１に立ち下げる。また保持容量Ｃｓの端子電圧を階調設定用電圧Ｖｓｉｇに設定する際には、書込信号ＷＳを電圧ＶＳＳＶ１から電圧ＶＤＤＶ１（ＶＤＤＶ１＜ＶＤＤＶ１ｂ）に立ち上げた後、電圧ＶＳＳＶ１に立ち下げる。

ここで大振幅で書込信号ＷＳの電圧を立ち下げると、画素回路５は、信号線ｓｉｇと駆動トランジスタＴｒ３のゲートラインとの間の容量により、駆動トランジスタＴｒ３のゲート電圧Ｖｇが大きく立ち下がることになる。なおここでこの容量は、書込トランジスタＴｒ１のゲート容量、寄生容量等による容量である。

これによりこの実施例では、書込信号ＷＳ用の走査線ＶＳＣＡＮ１と駆動トランジスタＴｒ３のゲートラインとの間の容量による書込信号ＷＳの飛び込みにより、休止期間Ｔ１及びＴ２の間、駆動トランジスタＴｒ３のゲート電圧Ｖｇを電圧Ｖｏｆｓ２に設定する。

（２）実施例の動作
以上の構成において、この画像表示装置２１では、信号線駆動回路２３において、順次入力される画像データＤ１が表示部２の信号線ｓｉｇに振り分けられた後（図１２参照）、ディジタルアナログ変換処理される。これにより画像表示装置２１では、信号線ｓｉｇに接続された各画素の階調を指示する階調電圧Ｖｄａｔａが信号線ｓｉｇ毎に作成される。画像表示装置２１では、走査線駆動回路２４による表示部の駆動により、表示部２を構成する各画素回路５に例えば線順次によりこの階調電圧Ｖｄａｔａが設定される。また各画素回路５では、この階調電圧Ｖｄａｔａに応じた発光輝度によりそれぞれ有機ＥＬ素子８が発光する（図１）。これにより画像表示装置２１では、階調データＤ１に応じた画像を表示部２で表示することができる。

より具体的に、画素回路５においては、ソースフォロワ回路構成の駆動トランジスタＴｒ３により有機ＥＬ素子８が電流駆動される。画素回路５においては、この駆動トランジスタＴｒ３のゲート、ソース間に設けられた保持容量Ｃｓのゲート側端の電圧が階調電圧Ｖｄａｔａに応じた電圧Ｖｓｉｇに設定される。これにより画像表示装置２１では、階調データＤ１に応じた発光輝度により有機ＥＬ素子８を発光させて所望の画像を表示する。

しかしながらこれら画素回路５に適用される駆動トランジスタＴｒ３は、しきい値電圧Ｖｔｈのばらつきが大きい欠点がある。その結果、画像表示装置２１では、単に保持容量Ｃｓのゲート側端電圧を階調電圧Ｖｄａｔａに応じた電圧Ｖｓｉｇに設定したのでは、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈのばらつきにより有機ＥＬ素子８の発光輝度がばらつき、画質が劣化する。

そこで画像表示装置２１では、事前に、保持容量Ｃｓの有機ＥＬ素子８側端電圧を立ち下げた後、書込トランジスタＴｒ１を介して駆動トランジスタＴｒ３のゲート電圧がしき値電圧補正用の固定電圧Ｖｏｆｓに設定される（図２、図１４参照）。これにより画像表示装置２１では、保持容量Ｃｓの端子間電圧が駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈ以上に設定される。またその後、駆動トランジスタＴｒ３を介して、この保持容量Ｃｓの端子間電圧が放電される。これらの一連の処理により、画像表示装置２１では、保持容量Ｃｓの端子間電圧が、事前に、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定される。

その後、画像表示装置２１では、階調電圧Ｖｄａｔａに固定電圧Ｖｏｆｓを加算した階調設定用電圧Ｖｓｉｇが駆動トランジスタＴｒ３のゲート電圧に設定される。これにより画像表示装置２１では、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止することができる（（６）式参照）。

また一定期間Ｔμの間、駆動トランジスタＴｒ３に電源を供給した状態で、駆動トランジスタＴｒ３のゲート電圧を階調設定用電圧Ｖｓｉｇに保持することにより、駆動トランジスタＴｒ３の移動度のばらつきによる画質劣化を防止することができる。

しかしながら高解像度化等により、駆動トランジスタＴｒ３を介した保持容量Ｃｓの端子間電圧の放電に、十分な時間を割り当てることが困難な場合も予測され、この場合、画像表示装置では、十分に精度良く、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定できなくなる。その結果、十分に駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈのばらつきを補正できなくなる問題がある。

この場合、図１５に示すように、駆動トランジスタＴｒ３を介した保持容量Ｃｓの端子間電圧の放電を、複数回の期間で実行することが考えられる。またさらに図１６に示すように、階調設定用電圧Ｖｓｉｇとしきい値電圧補正用の固定電圧Ｖｏｆｓとの間に、固定電圧Ｖｏｆｓより電圧の低い固定電圧Ｖｏｆｓ２を設定して信号線ｓｉｇを駆動すると共に、この固定電圧Ｖｏｆｓ２を用いて駆動トランジスタＴｒ３のゲート電圧Ｖｇを一時的に立ち下げることにより、確実に、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定することができる。

すなわち駆動トランジスタＴｒ３を介した保持容量Ｃｓの端子間電圧の放電を、複数回の期間で実行すれば、駆動トランジスタＴｒ３を介した保持容量Ｃｓの端子間電圧の放電に、十分な時間を割り当てることができる。従って高解像度化した場合でも、十分に駆動トランジスタＴｒ３の移動度のばらつきを補正することができる。

しかしながら単に、階調設定用電圧Ｖｓｉｇと固定電圧Ｖｏｆｓとの繰り返しにより信号線ｓｉｇを駆動し（図１５）、駆動トランジスタＴｒ３を介した保持容量Ｃｓの端子間電圧の放電を、複数回の期間で実行したのでは、信号線ｓｉｇの電圧が階調設定用電圧Ｖｓｉｇ（ｄａｔａ）に設定されている休止期間Ｔ１及びＴ２の間で、保持容量Ｃｓの両端電圧が徐々に上昇する。その結果、休止期間Ｔ１及びＴ２が終了して信号線ｓｉｇの電圧が固定電圧Ｖｏｆｓに設定すると、保持容量Ｃｓの端子間電圧Ｖｇｓが駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈ以下に立ち下がってしまう場合も発生する。この場合、この画素回路では、駆動トランジスタＴｒ３のしきい値電圧のばらつきを補正する処理が破綻することになる。

しかしながら図１６の構成により、信号線ｓｉｇに設定される固定電圧Ｖｏｆｓ２を用いて駆動トランジスタＴｒ３のゲート電圧Ｖｇを一時的に立ち下げるようにすれば、休止期間Ｔ１及びＴ２の間における保持容量Ｃｓの両端電圧の上昇を防止することができる。従ってしきい値電圧補正処理の破綻を防止して画質劣化を防止することができる。

しかしながらこの図１６の構成では、信号線ｓｉｇの電圧を電圧Ｖｏｆｓ、Ｖｏｆｓ２、Ｖｓｉｇで切り換える必要がある。その結果、信号線ｓｉｇを駆動する信号線駆動回路の構成が複雑になる欠点がある。また高解像度化した場合に、信号線駆動回路の動作速度を高速度化することが必要になり、切り換え速度を十分に確保することが困難になる欠点がある。また信号線ｓｉｇを電圧Ｖｏｆｓ２に設定する分、消費電力が増大する欠点もある。

そこでこの実施例では（図１及び図２）、表示部２、走査線駆動回路２４、信号線駆動回路２３を配置する基板上の、配線パターン間の飛び込みにより、休止期間Ｔ１及びＴ２の間、駆動トランジスタＴｒ３のゲートソース間電圧Ｖｇｓを一時的に低減する。これによりこの実施例では、休止期間Ｔ１及びＴ２の間、駆動トランジスタＴｒ３のゲート電圧Ｖｇ及びソース電圧Ｖｓの上昇を防止し、又は実用上十分な程度に低減し、しきい値電圧を補正する処理の破綻を防止する。

すなわちこのように配線パターン間の飛び込みにより、駆動トランジスタＴｒ３のゲートソース間電圧Ｖｇｓを減少させる場合には、図１６の構成のように、信号線ｓｉｇの電圧を電圧Ｖｏｆｓ、Ｖｏｆｓ２、Ｖｓｉｇで切り換える必要がないことにより、信号線駆動回路２３の構成を簡略化することができる。また信号線駆動回路を高速度化する必要が無いことにより、高解像度化にも十分に対応することができる。また消費電力の増大も防止することができる。

これによりこの実施例では、駆動トランジスタＴｒ３を介して保持容量Ｃｓの端子間電圧を放電させて駆動トランジスタＴｒ３のしきい値電圧をばらつき補正するようにして、この端子間電圧の放電を複数回の期間で実行する場合でも、駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈのばらつきを確実に補正することができる。従って駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈのばらつきによる画質劣化を防止することができる。

具体的に、この実施例では、この飛び込みに係る配線パターンに、書込信号ＷＳ用の配線パターン（走査線ＶＳＣＡＮ１）と駆動トランジスタＴｒ３のゲートラインとが割り当てられ、書込信号ＷＳのゲートラインへの飛び込みにより、休止期間Ｔ１及びＴ２の間、駆動トランジスタＴｒ３のゲート電圧Ｖｇが電圧Ｖｏｆｓ２に設定される。

これによりこの実施例では、書込信号ＷＳの振幅の設定により、休止期間Ｔ１及びＴ２の間、駆動トランジスタＴｒ３のゲートソース間電圧Ｖｇｓを一時的に低減することができ、簡易な構成により確実にしきい値電圧Ｖｔｈのばらつきを補正することができる。

より具体的に、この実施例では、保持容量Ｃｓの端子電圧を階調設定用電圧Ｖｓｉｇに設定する場合に比して、書込信号ＷＳの立ち下げを大振幅により実行することにより、書込信号ＷＳの振幅を大きくして書込トランジスタＴｒ１をオフ動作させ、これにより休止期間Ｔ１及びＴ２の間、駆動トランジスタＴｒ３のゲートソース間電圧Ｖｇｓを一時的に低減する。

また休止期間Ｔ１及びＴ２に関してのみ、書込信号ＷＳを大振幅化することにより、階調設定用電圧Ｖｓｉｇを設定する際の、ゲートラインへの飛び込みを防止することができる。従って、正しく階調設定用電圧Ｖｓｉｇを保持容量Ｃｓに設定し、画質劣化を有効に回避することができる。

（３）実施例の効果
以上の構成によれば、保持容量の端子間電圧の放電を一時的に中止している休止期間の間、基板上に形成される配線パターン間の飛び込みを利用して、駆動トランジスタのゲートソース間電圧を低減させることにより、駆動トランジスタを介して保持容量の端子間電圧を放電させて駆動トランジスタのしきい値電圧をばらつき補正するようにして、この端子間電圧の放電を複数回の期間で実行する場合でも、駆動トランジスタのしきい値電圧のばらつきを確実に補正することができる。

またこの配線パターンに、書込信号用の配線パターンと駆動トランジスタのゲートラインとを適用することにより、書込信号の振幅を操作するだけの簡易な構成で、端子間電圧の放電を複数回の期間で実行する場合でも、駆動トランジスタのしきい値電圧のばらつきを確実に補正することができる。

またより具体的に、保持容量の端子電圧を階調設定用電圧に設定する場合に比して、書込信号の振幅を増大させて書込トランジスタをオフ動作させることにより、書込信号の振幅を設定するだけの簡易な構成で、端子間電圧の放電を複数回の期間で実行する場合でも、駆動トランジスタのしきい値電圧のばらつきを確実に補正することができる。また飛び込みによる画質劣化を防止することができる。

またさらに保持容量の端子電圧を階調設定用電圧に設定する場合に比して、書込信号を高電圧に立ち上げて大振幅化することにより、具体的に、休止期間に関して書込信号を大振幅化することができる。

図３は、図１との対比により、本発明の実施例２の画像表示装置における画素回路の動作を示すタイムチャートである。この実施例の画像表示装置は、走査線駆動回路の書込信号ＷＳの生成に係るスキャナー６Ａ（図１２参照）の構成が異なる点を除いて、実施例１の画像表示装置２１と同一に構成される。またこの実施例では、このスキャナー６Ａに関して、先頭の１周期だけ、書込信号ＷＳを大振幅で立ち上げた後、大振幅で立ち下げる点を除いて（図３（Ａ））、実施例１の画像表示装置２１と同一に構成される。

すなわち駆動トランジスタＴｒ３を介した保持容量Ｃｓの端子間電圧の放電により、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定する場合、保持容量Ｃｓの端子間電圧は、指数関数的に変化し、徐々に駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに近づくことになる。

従って図１５の例では、駆動トランジスタＴｒ３を介した保持容量Ｃｓの端子間電圧の放電を中止している休止期間Ｔ１及びＴ２のうちで、先頭の休止期間Ｔ１の開始直前の時点で、最も駆動トランジスタＴｒ３のゲートソース間電圧Ｖｇｓが大きいことになる。従ってこの図１５の例では、休止期間Ｔ１で最もゲート電圧Ｖｇ及びソース電圧Ｖｓの上昇速度が早くなる。従ってしきい値電圧の補正処理の破綻は、この先頭の休止期間Ｔ１で発生する。

そこでこの実施例では、この休止期間Ｔ１でのみ、書込信号ＷＳを大振幅で立ち下げ、しきい値電圧の補正処理の破綻を防止する。

この実施例によれば、保持容量の端子間電圧をしきい値電圧以上の電圧に設定した後、最初に書込トランジスタをオフ動作させるタイミングで書込信号を大振幅化することにより、実施例１の構成に比して一段と消費電力を低減し、実施例１と同一の効果を得ることができる。また固定電圧Ｖｏｆｓを設定して、最終的にしきい値電圧補正を終了する際に、ゲートラインへの飛び込みを防止することができる。従って、正しくしきい値電圧Ｖｔｈのばらつきを補正することができる。

図４は、図１との対比により、本発明の実施例３の画像表示装置における画素回路の動作を示すタイムチャートである。この実施例の画像表示装置は、走査線駆動回路の書込信号ＷＳの生成に係るスキャナー６Ａ（図１２参照）の構成が異なる点を除いて、実施例１の画像表示装置２１と同一に構成される。

またこの実施例では、このスキャナー６Ａに関して、書込信号ＷＳの立ち下げ時の電圧ＶＳＳＶ１、ＶＳＳＶ１ｂの切り換えにより、書込信号の立ち下げを大振幅により実行して信号線の電圧を階調設定用電圧に設定している期間の間、駆動トランジスタのゲート電圧を立ち下げる。

すなわちこの実施例では、電圧ＶＳＳＶ１から電圧ＶＤＤＶ１に書込信号ＷＳを立ち上げた後、電圧ＶＤＤＶ１から電圧ＶＳＳＶ１より低い電圧ＶＳＳＶ１ｂに書込信号ＷＳを立ち下げ、これにより書込信号ＷＳを大振幅により立ち下げる。また続いて電圧ＶＳＳＶ１ｂから電圧ＶＤＤＶ１に書込信号ＷＳを立ち上げた後、電圧ＶＤＤＶ１ｂに立ち下げる動作を繰り返し、これによりこの場合も書込信号ＷＳを大振幅により立ち下げる。また続いて電圧ＶＳＳＶ１ｂから電圧ＶＤＤＶ１に書込信号ＷＳを立ち上げた後、電圧ＶＤＤＶ１に立ち下げ、階調設定用電圧Ｖｓｉｇを保持容量Ｃｓに設定する際の飛び込みを防止する。

なお書込信号の立ち下げ時の電圧の切り換えにより、実施例２と同様に、先頭の期間でのみ書込信号を大振幅で立ち下げるようにしてもよい。

この実施例のように、保持容量の端子電圧を階調設定用電圧に設定する場合に比して、書込信号を低電圧に立ち下げて大振幅化しても、実施例１又は実施例２と同様の効果を得ることができる。

図５は、本発明の実施例４の画像表示装置に適用される信号線駆動回路の構成を示す図である。この実施例の画像表示装置は、この信号線駆動回路３３が適用される点を除いて、図１５について上述した画像表示装置と同一に構成される。

信号線駆動回路３３は、データドライバ６により順次入力される画像データＤ１を順次ラッチして各信号線ｓｉｇ（１）、ｓｉｇ（２）、ｓｉｇ（３）、……に振り分ける。またこの振り分けた画像データをそれぞれディジタルアナログ変換処理し、各信号線ｓｉｇ（１）、ｓｉｇ（２）、ｓｉｇ（３）、……の駆動信号ｓｉｇｉｎ（１）、ｓｉｇｉｎ（２）、ｓｉｇｉｎ（３）、……を出力する。なおこれら駆動信号ｓｉｇｉｎ（１）、ｓｉｇｉｎ（２）、ｓｉｇｉｎ（３）、……は、上述した各信号線ｓｉｇの階調設定用電圧Ｖｓｉｇの連続による信号である。

信号線駆動回路３３は、それぞれスイッチ回路３６（１）、３６（２）、３６（３）、……を介して、これら駆動信号ｓｉｇｉｎ（１）、ｓｉｇｉｎ（２）、ｓｉｇｉｎ（３）、……を対応する信号線ｓｉｇ（１）、ｓｉｇ（２）、ｓｉｇ（３）、……に出力する。またこのスイッチ回路３６（１）、３６（２）、３６（３）、……に対応するスイッチ回路３５（１）、３５（２）、３５（３）、……により、各信号線ｓｉｇ（１）、ｓｉｇ（２）、ｓｉｇ（３）、……にしきい値電圧補正用の固定電圧Ｖｏｆｓを出力する。

ここでこれらスイッチ回路３６（１）、３６（２）、３６（３）、……は、制御信号ＳＥＬｓｉｇ及び制御信号ＳＥＬｓｉｇの反転信号ｘＳＥＬｓｉｇによりオンオフ動作するＭＯＳスイッチ回路により構成される。すなわちスイッチ回路３６（１）、３６（２）、３６（３）、……は、Ｎチャンネル型トランジスタ３６Ｎ及びＰチャンネル型トランジスタ３６Ｐとが設けられ、これらトランジスタ３６Ｎ及び３６Ｐのドレイン及びソースがそれぞれ接続される。スイッチ回路３６（１）、３６（２）、３６（３）、……は、トランジスタ３６Ｎ及び３６Ｐのゲートにそれぞれ制御信号ＳＥＬｓｉｇ及び反転信号ｘＳＥＬｓｉｇが入力され、図６（Ａ）、（Ｂ）及び（Ｆ）により示すように、これら制御信号ＳＥＬｓｉｇ及び反転信号ｘＳＥＬｓｉｇによる制御により駆動信号ｓｉｇｉｎ（１）、ｓｉｇｉｎ（２）、ｓｉｇｉｎ（３）、……を対応する信号線ｓｉｇ（１）、ｓｉｇ（２）、ｓｉｇ（３）、……に出力する。

また同様に、スイッチ回路３５（１）、３５（２）、３５（３）、……は、制御信号ＳＥＬｏｆｓ及び制御信号ＳＥＬｏｆｓの反転信号ｘＳＥＬｏｆｓによりオンオフ動作するＭＯＳスイッチ回路により構成される。すなわちスイッチ回路３５（１）、３５（２）、３５（３）、……は、Ｎチャンネル型トランジスタ３５Ｎ及びＰチャンネル型トランジスタ３５Ｐとが設けられ、これらトランジスタ３５Ｎ及び３５Ｐのドレイン及びソースがそれぞれ接続される。スイッチ回路３５（１）、３５（２）、３５（３）、……は、トランジスタ３５Ｎ及び３５Ｐのゲートにそれぞれ制御信号ＳＥＬｏｆｓ及び反転信号ｘＳＥＬｏｆｓが入力され、図６（Ｃ）、（Ｄ）及び（Ｆ）により示すように、これら制御信号ＳＥＬｏｆｓ及び反転信号ｘＳＥＬｏｆｓによる制御により固定電圧Ｖｏｆｓを対応する信号線ｓｉｇ（１）、ｓｉｇ（２）、ｓｉｇ（３）、……に出力する。

信号線駆動回路３３は、固定電圧Ｖｏｆｓに関するスイッチ回路３５（１）、３５（２）、３５（３）、……において、Ｐチャンネル型トランジスタ３５Ｐに比して、Ｎチャンネル型トランジスタ３５Ｎのゲートサイズ（面積）が大きな大きさにより作成される。これにより信号線駆動回路３３は、制御信号ＳＥＬｏｆｓ及び反転信号ｘＳＥＬｏｆｓにより書込み信号Ｖｏｆｓの出力を停止する際に、信号線ｓｉｇを固定電位Ｖｏｆｓより低い電圧Ｖｏｆｓ２に設定する（図６（Ｆ））。これによりこの実施例では、固定電圧Ｖｏｆｓの出力を制御する制御信号ＳＥＬｏｆｓの配線パターンと、信号線ｓｉｇの配線パターンとの間の飛び込みを利用して、信号線ｓｉｇの電圧を電圧Ｖｏｆｓ２に設定し、休止期間Ｔ１及びＴ２の間、駆動トランジスタＴｒ３のゲートソース間電圧Ｖｇｓを低減させる。

なお図６との対比により図７に、トランジスタ３５Ｐ及び３５Ｎを同一のゲートサイズ（面積）で作成した場合のタイムチャートを示す。

なおこのようにＰチャンネル型トランジスタ３５Ｐに比して、Ｎチャンネル型トランジスタ３５Ｎのゲートサイズ（面積）を大きな大きさにより作成する代わりに、Ｎチャンネル型トランジスタ３５Ｎのゲートサイズ（面積）とＰチャンネル型トランジスタ３５Ｐのゲートサイズ（面積）との比をｓｉｚｅ（３５Ｎ／３５Ｐ）とし、階調設定用電圧Ｖｓｉｇ側のＮチャンネル型トランジスタ３６Ｎのゲートサイズ（面積）とＰチャンネル型トランジスタ３６Ｐのゲートサイズ（面積）との比をｓｉｚｅ（３６Ｎ／３６Ｐ）としたとき、ｓｉｚｅ（３５Ｎ／３５Ｐ）＞ｓｉｚｅ（３６Ｎ／３６Ｐ）としてもよい。このようにしても固定電圧Ｖｏｆｓの出力を制御する制御信号ＳＥＬｏｆｓの配線パターンと、信号線ｓｉｇの配線パターンとの間の飛び込みを利用して、信号線ｓｉｇの電圧を電圧Ｖｏｆｓ２に設定することができる。

またスイッチ回路３５（１）、３５（２）、……及び３６（１）、３６（２）、……をＮチャンネル型トランジスタ３５Ｎ及び３６Ｎのみで構成してもよく、この場合には、スイッチ回路３６（１）、３６（２）、……側のＮチャンネル型トランジスタ３６Ｎに比して、スイッチ回路３５（１）、３５（２）、……側のＮチャンネル型トランジスタ３５Ｎのゲートサイズ（面積）を大きくして、同様に、信号線ｓｉｇを電圧Ｖｏｆｓに設定することができる。

この実施例によれば、基板上に形成される配線パターン間の飛び込みを利用して、駆動トランジスタのゲートソース間電圧を低減させるようにして、この飛び込みに係る配線パターンに、信号線への固定電圧の出力を制御する制御信号の配線パターンと信号線の配線パターンとを適用するようにしても、上述の実施例と同様の効果を得ることができる。

またより具体的に、固定電圧及び又は階調設定用電圧の出力を制御するトランジスタのゲートサイズ（面積）、ゲートサイズ（面積）の比の設定により、休止期間の間、駆動トランジスタのゲートソース間電圧を低減させるようにしても、上述の実施例と同様の効果を得ることができる。

図８は、図７との対比により、本発明の実施例５の画像表示装置の説明に供する図である。この実施例の画像表示装置は、実施例４の画像表示装置において、信号線駆動回路のトランジスタ３５Ｎ及び３５Ｐ、３６Ｎ及び３６Ｐが同一の大きさで作成される点、このトランジスタ３５Ｎ及び３５Ｐ、３６Ｎ及び３６Ｐの駆動に係る制御信号が異なる点を除いて、実施例４の画像表示装置と同一に構成される。

この実施例では、Ｐチャンネル型トランジスタ３５Ｐをオンオフ制御する制御信号ｘＳＥＬｏｆｓの振幅に比して、Ｎチャンネル型トランジスタ３５Ｎをオンオフ制御する制御信号ＳＥＬｏｆｓの振幅を大きくする（図８（Ｃ）及び（Ｄ））。これによりこの実施例では、信号線ｓｉｇを電圧Ｖｏｆｓ２に設定し、休止期間Ｔ１及びＴ２の間、駆動トランジスタＴｒ３のゲートソース間電圧Ｖｇｓを低減させる。

なおこのようにＰチャンネル型トランジスタ３５Ｐの制御信号ｘＳＥＬｏｆｓの振幅に比して、Ｎチャンネル型トランジスタ３５Ｎの制御信号ＳＥＬｏｆｓの振幅を大きくする代わりに、固定電圧側のＮチャンネル型トランジスタ３５Ｎの振幅とＰチャンネル型トランジスタ３５Ｐの振幅との比をＶ（３５Ｎ／３５Ｐ）とし、階調設定用電圧Ｖｓｉｇ側のＮチャンネル型トランジスタ３６Ｎの振幅とＰチャンネル型トランジスタ３６Ｐの振幅との比をＶ（３６Ｎ／３６Ｐ）としたとき、Ｖ（３５Ｎ／３５Ｐ）＞Ｖ（３６Ｎ／３６Ｐ）としてもよい。このようにしても固定電圧Ｖｏｆｓの出力を制御する制御信号ＳＥＬｏｆｓの配線パターンと、信号線ｓｉｇの配線パターンとの間の飛び込みを利用して、信号線ｓｉｇの電圧を電圧Ｖｏｆｓ２に設定することができる。

またスイッチ回路３５（１）、３５（２）、……及び３６（１）、３６（２）、……をＮチャンネル型トランジスタ３５Ｎ及び３６Ｎのみで構成してもよく、この場合には、スイッチ回路３６（１）、３６（２）、……側のＮチャンネル型トランジスタ３６Ｎの振幅に比して、スイッチ回路３５（１）、３５（２）、……側のＮチャンネル型トランジスタ３５Ｎの振幅を大きくして、同様に、信号線ｓｉｇを電圧Ｖｏｆｓに設定することができる。

この実施例のように、信号線への固定電圧及び又は階調設定用電圧の出力を制御する制御信号の配線パターンから、信号線の配線パターンへの飛び込みを利用して、休止期間の間、駆動トランジスタのゲートソース間電圧を低減させるようにしても、上述の実施例と同様の効果を得ることができる。

より具体的に、これら制御信号の振幅、振幅の比の設定により、駆動トランジスタのゲートソース間電圧を低減させるようにしても、上述の実施例と同様の効果を得ることができる。

図９は、図５との対比により、本発明の実施例６の画像表示装置に適用される信号線駆動回路を示す図である。この実施例の画像表示装置は、この信号線駆動回路４３に関する構成が異なる点を除いて、実施例１〜６の画像表示装置と同一に構成される。

この実施例において、データドライバ４６は、順次入力される画像データＤ１を順次ラッチして各信号線ｓｉｇに振り分けた後、ディジタルアナログ変換処理し、信号線ｓｉｇ毎に階調設定用電圧Ｖｓｉｇを生成する。図１０（Ｉ）に示すように、また水平方向に連続する赤色用、緑色用、青色用による３つの信号線ｓｉｇを単位にして、生成した階調設定用電圧Ｖｓｉｇを時分割多重化して出力信号ｓｉｇｉｎを出力する。これによりこの実施例では、データドライバ４６の出力端子数を信号線ｓｉｇの１／３に低減し、画像表示装置の構成を簡略化する。

またこれら３つの信号線ｓｉｇに固定電圧Ｖｏｆｓを出力するスイッチ回路３６（１）、３６（２）、３６（３）を共通の制御信号ＳＥＬｏｆｓ及びｘＳＥＬｏｆｓによりオンオフ制御し、これら３つの信号線ｓｉｇを同時に固定電圧Ｖｏｆｓに設定する（図１０（Ｇ）、（Ｈ）及び（Ｊ））。また３つの信号線ｓｉｇに階調設定用電圧Ｖｓｉｇを出力するスイッチ回路３５（１）、３５（２）、３５（３）を個別の制御信号ＳＥＬｓｉｇＲ及びｘＳＥＬｓｉｇＲ、ＳＥＬｓｉｇＧ及びｘＳＥＬｓｉｇＧ、ＳＥＬｓｉｇＢ及びｘＳＥＬｓｉｇＢにより時分割でオンオフ制御し（図１０（Ａ）〜（Ｆ）及び（Ｊ））、データドライバ４６から時分割多重化して出力される階調設定用電圧Ｖｓｉｇをそれぞれ対応する信号線ｓｉｇＲ、ｓｉｇＧ、ｓｉｇＢに出力する。

この画像表示装置において、各画素回路５は、この信号線駆動回路の構成に対応して、これら３つの信号線に係る画素回路で、同時に、保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈ以上の電圧に設定した後、駆動トランジスタＴｒ３を介した放電により保持容量Ｃｓの端子間電圧を駆動トランジスタＴｒ３のしきい値電圧Ｖｔｈに設定する。

またその後、順次、書込トランジスタＴｒ１をオン動作させて、保持容量Ｃｓの端子間電圧を設定する。

この実施例の信号線駆動回路は、スイッチ回路３５及び又は３６が、上述の実施例４又は実施例５と同一に構成され、これにより休止期間Ｔ１及びＴ２の間、駆動トランジスタのゲートソース間電圧を低減させる。

この実施例によれば、複数の信号線を時分割で駆動する場合でも、実施例４又は実施例５と同様の効果を得ることができる。

なお上述の実施例においては、書込信号、信号線駆動回路等の各種設定により、それぞれ駆動トランジスタのゲートソース間電圧を一時的に低減させて駆動トランジスタのしきい値電圧のばらつきを補正する場合について述べたが、本発明はこれに限らず、上述の各実施例の構成を組み合わせて駆動トランジスタのゲートソース間電圧を一時的に低減させるようにしてもよい。

また上述の実施例においては、走査線の制御により駆動トランジスタの電源を制御する場合について述べたが、本発明はこれに限らず、駆動トランジスタのゲートと電源との間にトランジスタを設け、このトランジスタの制御により駆動トランジスタの電源を制御するようにしてもよい。

また上述の実施例においては、駆動トランジスタの電源を立ち下げ、この駆動トランジスタを介して保持容量の有機ＥＬ素子側端の蓄積電荷を電源に放電させることにより、保持容量の有機ＥＬ素子側端電圧を立ち下げ、その後、保持容量の端子間電圧を駆動トランジスタのしきい値電圧以上の電圧に設定する場合について述べたが、本発明はこれに限らず、保持容量の有機ＥＬ素子側端にトランジスタを設け、このトランジスタのオンオフ制御により保持容量の有機ＥＬ素子側端電圧を立ち下げ、その後、保持容量の端子間電圧を駆動トランジスタのしきい値電圧以上の電圧に設定するようにしてもよい。

また上述の実施例においては、３回の期間で、保持容量の端子間電圧を放電させて保持容量の端子間電圧を駆動トランジスタのしきい値電圧に設定する場合について述べたが、本発明はこれに限らず、３回以外の複数の期間で、保持容量の端子間電圧を放電させて保持容量の端子間電圧を駆動トランジスタのしきい値電圧に設定する場合に広く適用することができる。

また上述の実施例においては、信号線が固定電圧に設定される連続する期間で、保持容量の端子間電圧を放電させて保持容量の端子間電圧を駆動トランジスタのしきい値電圧に設定する場合について述べたが、本発明はこれに限らず、図１１に示すように、必要に応じて信号線が固定電圧に設定される期間を休止期間としてもよい。なおこの図１１の例は、保持容量の端子間電圧を駆動トランジスタのしきい値電圧に設定した後の休止期間を延長し、続いて信号線が固定電圧に設定される期間も休止期間に含めるようにしたものである。このようにすれば、ライン毎に表示、非表示の期間を自由に設定することができ、ジャダーの改善等に役立てることができる。

また上述の実施例においては、Ｎチャンネル型のトランジスタを駆動トランジスタに適用する場合について述べたが、本発明はこれに限らず、Ｐチャンネル型のトランジスタを駆動トランジスタに適用する画像表示装置等に広く適用することができる。Ｐチャンネル型のトランジスタを駆動トランジスタに適用する場合、実施例１〜３等の画素回路では、書込トランジスタＴｒ１にもＰチャンネル型トランジスタを適用することとなり、書込信号ＷＳのＨｉ電圧、Ｌｏ電圧が反転することは言うまでもない。また、実施例４、５などの場合、トランジスタ３５、３６のＰチャンネル型、Ｎチャンネル型の関係が反転することも容易に理解できる。

また上述の実施例においては、本発明を有機ＥＬ素子の画像表示装置に適用する場合について述べたが、本発明はこれに限らず、電流駆動型の各種自発光素子による画像表示装置に広く適用することができる。

本発明は、画像表示装置及び画像表示装置の駆動方法に関し、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用することができる。

本発明の実施例１の画像表示装置に適用される画素回路の動作の説明に供するタイムチャートである。 図１の画素回路の構成を示す接続図である。 本発明の実施例２の画像表示装置に適用される画素回路の動作の説明に供するタイムチャートである。 本発明の実施例３の画像表示装置に適用される画素回路の動作の説明に供するタイムチャートである。 本発明の実施例４の画像表示装置に適用される信号線駆動回路を示す図である。 図５の画像表示装置に適用される信号線駆動回路の動作の説明に供するタイムチャートである。 図６との対比により従来の画像表示装置に適用される信号線駆動回路の動作の説明に供するタイムチャートである。 本発明の実施例５の画像表示装置に適用される信号線駆動回路の動作の説明に供するタイムチャートである。 本発明の実施例６の画像表示装置に適用される信号線駆動回路を示す図である。 図９の信号線駆動回路の動作に説明に供するタイムチャートである。 本発明の他の実施例の画像表示装置の動作の説明に供するタイムチャートである。 従来の画像表示装置を示すブロック図である。 図１２の画像表示装置における画素回路を詳細に示す図である。 図１３の画素回路の動作の説明に供するタイムチャートである。 保持容量の端子間電圧の放電を複数回で実行する場合の説明に供するタイムチャートである。 休止期間の処理の説明に供するタイムチャートである。 複数ラインの処理を示すタイムチャートである。

符号の説明

１、２１……画像表示装置、２……表示部、３、１３、３３、４３……信号線駆動回路、４……走査線駆動回路、５……画素回路、６、４６……データドライバ、８……有機ＥＬ素子、９、１０、３５、３６……スイッチ回路、３５Ｎ、３５Ｐ、３６Ｎ、３６Ｐ、Ｔｒ１、Ｔｒ３……トランジスタ、Ｃｓ……保持容量

Claims (16)

1. 画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線及び走査線を介して前記画素回路を駆動する信号線駆動回路及び走査線駆動回路とを絶縁基板上に形成した画像表示装置において、
   前記画素回路は、
   少なくとも発光素子と、
   ゲートソース間電圧に応じた駆動電流により前記発光素子を電流駆動する駆動トランジスタと、
   前記ゲートソース間電圧を保持する１つの容量、もしくは、複数の結合容量からなる保持容量と、
   前記走査線駆動回路から出力される書込信号によりオンオフ動作して、前記保持容量の端子電圧を前記信号線の電圧に設定する書込トランジスタとを有し、
   前記信号線駆動回路は、
   前記信号線に接続された前記画素回路の階調を指示する階調設定用電圧と、しきい値電圧補正用の固定電圧とを前記信号線に交互に出力し、
   前記画素回路は、
   前記書込トランジスタをオン動作させて前記保持容量の端子電圧を前記固定電圧に設定して、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定した後、
   前記信号線が前記固定電圧に設定されている期間、前記書込トランジスタをオン動作させて前記保持容量の１端を一定電圧保持した状態で、前記駆動トランジスタを介して前記端子間電圧を放電させる放電動作と、
   前記信号線が前記階調設定用電圧に設定されている期間の前記書込トランジスタのオフ動作とを繰り返し、
   少なくとも２回以上の放電動作を行い、前記端子間電圧を前記駆動トランジスタのしきい値電圧に依存した電圧に設定し、
   その後、前記書込トランジスタをオン動作させて、前記端子電圧を前記階調設定用電圧に設定し、
   前記端子間電圧を前記しきい値電圧以上の電圧に設定した後、前記端子電圧を前記階調設定用電圧に設定するまでの間の、前記信号線が前記階調設定用電圧に設定されている期間、前記絶縁基板上に形成された配線パターン間の飛び込みにより前記端子電圧を前記固定電圧から可変することにより、前記信号線が前記固定電圧に設定されている期間の終了時点に比して、前記書込トランジスタのゲートソース間電圧を低減する
   ことを特徴とする画像表示装置。
2. 前記配線パターン間の飛び込みが、
   前記書込トランジスタのゲートラインから前記駆動トランジスタのゲートラインへの飛び込みである
   ことを特徴とする請求項１に記載の画像表示装置。
3. 前記端子電圧を前記階調設定用電圧に設定する場合に比して、前記書込信号の振幅を増大させて前記書込トランジスタをオフ動作させることにより、前記端子電圧を前記固定電圧から可変する
   ことを特徴とする請求項２に記載の画像表示装置。
4. 前記保持容量は、
   前記駆動トランジスタのゲート及びソースに両端を接続し、
   前記画素回路は、
   前記駆動トランジスタのドレイン電圧の制御により、前記保持容量の前記発光素子側端の蓄積電荷を前記駆動トランジスタのドレインに流出して前記保持容量の前記発光素子側端の電圧を所定電圧に設定した後、
   前記書込トランジスタをオン動作させて前記保持容量の端子電圧を前記固定電圧に設定することにより、
   前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定する
   ことを特徴とする請求項２に記載の画像表示装置。
5. 前記書込信号の振幅を増大させるタイミングが、
   前記端子間電圧を前記しきい値電圧以上の電圧に設定した後、最初に前記書込トランジスタをオフ動作させるタイミングである
   ことを特徴とする請求項３に記載の画像表示装置。
6. 前記端子電圧を前記階調設定用電圧に設定する場合に比して、前記書込信号を高電圧に立ち上げることにより、
   前記書込信号の振幅を増大させる
   ことを特徴とする請求項３に記載の画像表示装置。
7. 前記走査線駆動回路は、
   前記端子電圧を前記階調設定用電圧に設定する場合に比して、前記書込信号を低電圧に立ち下げることにより、
   前記書込信号の振幅を増大させる
   ことを特徴とする請求項３に記載の画像表示装置。
8. 前記信号線駆動回路は、
   階調設定用電圧側の制御信号によりオンオフ動作して、前記階調設定用電圧を前記信号線に出力する階調設定用電圧側のスイッチ回路と、
   固定電圧側の制御信号によりオンオフ動作して、前記固定電圧を前記信号線に出力する固定電圧側のスイッチ回路とを有し、
   前記絶縁基板上に形成された配線パターン間の飛び込みが、
   前記固定電圧側の制御信号の配線パターンから前記信号線の配線パターンへの飛び込みである
   ことを特徴とする請求項１に記載の画像表示装置。
9. 前記保持容量は、
   前記駆動トランジスタのゲート及びソースに両端を接続し、
   前記画素回路は、
   前記駆動トランジスタのドレイン電圧の制御により、前記保持容量の前記発光素子側端の蓄積電荷を前記駆動トランジスタのドレインに流出して前記保持容量の前記発光素子側端の電圧を所定電圧に設定した後、
   前記書込トランジスタをオン動作させて前記保持容量の端子電圧を前記固定電圧に設定することにより、
   前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定する
   ことを特徴とする請求項８に記載の画像表示装置。
10. 前記固定電圧側のスイッチ回路が、
    前記固定電圧側の制御信号によりオンオフ動作するＰチャンネル型トランジスタ及びＮチャンネル型トランジスタであり、
    前記Ｐチャンネル型トランジスタのゲート面積に比して、前記Ｎチャンネル型トランジスタのゲート面積が大きく設定された
    ことを特徴とする請求項８に記載の画像表示装置。
11. 前記階調設定用電圧側のスイッチ回路が、
    前記階調設定用電圧側の制御信号によりオンオフ動作するＰチャンネル型トランジスタ及びＮチャンネル型トランジスタであり、
    前記固定電圧側のスイッチ回路が、
    前記固定電圧側の制御信号によりオンオフ動作するＰチャンネル型トランジスタ及びＮチャンネル型トランジスタであり、
    前記階調設定用電圧側のスイッチ回路における前記Ｎチャンネル型トランジスタのゲート面積と前記Ｐチャンネル型トランジスタのゲート面積との比に比して、前記固定電圧側のスイッチ回路における前記Ｎチャンネル型トランジスタのゲート面積と前記Ｐチャンネル型トランジスタのゲート面積との比が大きく設定された
    ことを特徴とする請求項８に記載の画像表示装置。
12. 前記階調設定用電圧側のスイッチ回路が、
    前記階調設定用電圧側の制御信号によりオンオフ動作するＮチャンネル型トランジスタであり、
    前記固定電圧側のスイッチ回路が、
    前記固定電圧側の制御信号によりオンオフ動作するＮチャンネル型トランジスタであり、
    前記階調設定用電圧側のスイッチ回路における前記Ｎチャンネル型トランジスタのゲート面積に比して、前記固定電圧側のスイッチ回路における前記Ｎチャンネル型トランジスタのゲート面積が大きく設定された
    ことを特徴とする請求項８に記載の画像表示装置。
13. 前記固定電圧側のスイッチ回路が、
    前記固定電圧側の制御信号によりオンオフ動作するＰチャンネル型トランジスタ及びＮチャンネル型トランジスタであり、
    前記Ｐチャンネル型トランジスタをオンオフ制御する制御信号に比して、前記Ｎチャンネル型トランジスタをオンオフ制御する制御信号が大振幅に設定された
    ことを特徴とする請求項８に記載の画像表示装置。
14. 前記階調設定用電圧側のスイッチ回路が、
    前記階調設定用電圧側の制御信号によりオンオフ動作するＰチャンネル型トランジスタ及びＮチャンネル型トランジスタであり、
    前記固定電圧側のスイッチ回路が、
    前記固定電圧側の制御信号によりオンオフ動作するＰチャンネル型トランジスタ及びＮチャンネル型トランジスタであり、
    前記階調設定用電圧側のスイッチ回路における前記Ｎチャンネル型トランジスタをオンオフ制御する制御信号の振幅と前記Ｐチャンネル型トランジスタをオンオフ制御する制御信号の振幅との比に比して、前記固定電圧側のスイッチ回路における前記Ｎチャンネル型トランジスタをオンオフ制御する制御信号の振幅と前記Ｐチャンネル型トランジスタをオンオフ制御する制御信号の振幅との比が大きく設定された
    ことを特徴とする請求項８に記載の画像表示装置。
15. 前記階調設定用電圧側のスイッチ回路が、
    前記階調設定用電圧側の制御信号によりオンオフ動作するＮチャンネル型トランジスタであり、
    前記固定電圧側のスイッチ回路が、
    前記固定電圧側の制御信号によりオンオフ動作するＮチャンネル型トランジスタであり、
    前記階調設定用電圧側のスイッチ回路における前記Ｎチャンネル型トランジスタをオンオフ制御する制御信号の振幅に比して、前記固定電圧側のスイッチ回路における前記Ｎチャンネル型トランジスタをオンオフ制御する制御信号の振幅が大きく設定された
    ことを特徴とする請求項８に記載の画像表示装置。
16. 画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線及び走査線を介して前記画素回路を駆動する信号線駆動回路及び走査線駆動回路とを絶縁基板上に形成した画像表示装置の駆動方法において、
    前記画素回路は、
    少なくとも発光素子と、
    ゲートソース間電圧に応じた駆動電流により前記発光素子を電流駆動する駆動トランジスタと、
    前記ゲートソース間電圧を保持する１つの容量、もしくは、複数の結合容量からなる保持容量と、
    前記走査線駆動回路から出力される書込信号によりオンオフ動作して、前記保持容量の端子電圧を前記信号線の電圧に設定する書込トランジスタとを有し、
    前記駆動方法は、
    信号線駆動回路から、前記信号線に接続された前記画素回路の階調を指示する階調設定用電圧と、しきい値電圧補正用の固定電圧とを前記信号線に交互に出力する信号線駆動ステップと、
    前記書込トランジスタをオン動作させて前記保持容量の端子電圧を前記固定電圧に設定して、前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定する準備ステップと、
    前記準備ステップに続いて、前記信号線が前記固定電圧に設定されている期間、前記書込トランジスタをオン動作させて前記保持容量の１端を一定電圧保持した状態で、前記駆動トランジスタを介して前記端子間電圧を放電させる放電動作と、前記信号線が前記階調設定用電圧に設定されている期間の前記書込トランジスタのオフ動作とを繰り返し、少なくとも２回以上の放電動作を行い、前記端子間電圧を前記駆動トランジスタのしきい値電圧に依存した電圧に設定するしきい値電圧設定ステップと、
    前記しきい値電圧設定ステップに続いて、前記書込トランジスタをオン動作させて、前記端子電圧を前記階調設定用電圧に設定する階調設定用電圧の設定ステップとを有し、
    前記しきい値電圧設定ステップは、
    前記信号線が前記階調設定用電圧に設定されている期間、前記絶縁基板上に形成された配線パターン間の飛び込みにより前記端子電圧を前記固定電圧から可変することにより、前記信号線が前記固定電圧に設定されている期間の終了時点に比して、前記書込トランジスタのゲートソース間電圧を低減する
    ことを特徴とする画像表示装置の駆動方法。