KR20090107929A - 화상표시장치 및 화상표시장치의 구동방법 - Google Patents
화상표시장치 및 화상표시장치의 구동방법 Download PDFInfo
- Publication number
- KR20090107929A KR20090107929A KR1020090027966A KR20090027966A KR20090107929A KR 20090107929 A KR20090107929 A KR 20090107929A KR 1020090027966 A KR1020090027966 A KR 1020090027966A KR 20090027966 A KR20090027966 A KR 20090027966A KR 20090107929 A KR20090107929 A KR 20090107929A
- Authority
- KR
- South Korea
- Prior art keywords
- voltage
- transistor
- setting
- signal line
- driving
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
- G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0254—Control of polarity reversal in general, other than for liquid crystal displays
- G09G2310/0256—Control of polarity reversal in general, other than for liquid crystal displays with the purpose of reversing the voltage across a light emitting or modulating element within a pixel
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/04—Maintaining the quality of display appearance
- G09G2320/043—Preventing or counteracting the effects of ageing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 발명은 구동 트랜지스터를 통해서 저장용량의 단자간 전압을 방전해서 구동 트랜지스터의 임계전압의 편차 보정하도록 하고, 이 단자간 전압의 방전을 복수 회의 기간에 실행하는 경우에도, 구동 트랜지스터의 임계전압의 편차를 확실하게 보정할 수 있도록 한다. 본 발명은, 구동 트랜지스터 Tr3을 통해 저장용량 Cs의 단자간 전압을 방전시켜서 구동 트랜지스터 Tr3의 임계전압 Vth를 편차 보정할 경우에, 이 단자간 전압의 방전을 일시적으로 중지하고 있는 기간 T1, T2 동안에, 기판 위에 형성되는 배선 패턴 간의 런닝(running)을 이용하여, 구동 트랜지스터 Tr3의 게이트 소스간 전압 Vgs를 저감시킨다.
트랜지스터, 전압, 보정, 방전, 게이트, 소스
Description
본 발명은 화상표시장치 및 화상표시장치의 구동방법에 관한 것으로서, 예를 들면 유기EL(Electro Luminescence)소자에 의한 액티브 매트릭스형 화상표시장치에 적용할 수 있다. 본 발명은 구동 트랜지스터를 통해서 저장용량의 단자간 전압을 방전시켜서 구동 트랜지스터의 임계전압을 편차 보정할 경우에, 이 단자간 전압의 방전을 일시적으로 중지하고 있는 기간 동안, 기판 위에 형성되는 배선 패턴 간의 런닝을 이용하여, 구동 트랜지스터의 게이트 소스간 전압을 저감시킨다. 이에 따라 본 발명은, 구동 트랜지스터를 통해서 저장용량의 단자간 전압을 방전해서 구동 트랜지스터의 임계전압을 편차 보정하도록 하여, 이 단자간 전압의 방전을 복수 회의 기간에 실행하는 경우에도, 구동 트랜지스터의 임계전압의 편차를 확실하게 보정할 수 있도록 한다.
종래, 유기EL소자를 사용한 액티브 매트릭스형 화상표시장치는, 유기EL소자와 유기EL소자를 구동하는 구동회로에 의한 화소회로를 매트릭스 모양으로 배치해 서 표시부가 형성된다. 이 종류의 화상표시장치는, 이 표시부의 주위에 배치한 신호선 구동회로 및 주사선 구동회로에 의해 각 화소회로를 구동해서 원하는 화상을 표시한다.
이 유기EL소자를 사용한 화상표시장치에 관해서, 일본국 공개특허공보 특개 2007-310311호에는, 2개의 트랜지스터를 사용해서 1개의 화소회로를 구성하는 방법이 개시되어 있다. 따라서 이 일본국 공개특허공보 특개 2007-310311호에 개시된 방법에 의하면, 구성을 간략화할 수 있다.
또 이 일본국 공개특허공보 특개 2007-310311호에는, 유기EL소자를 구동하는 구동 트랜지스터의 임계전압의 편차, 이동도의 편차를 보정하는 구성이 개시되어 있다. 따라서 이 일본국 공개특허공보 특개 2007-310311호에 개시된 구성에 의하면, 구동 트랜지스터의 임계전압의 편차, 이동도의 편차에 의한 화질열화를 방지할 수 있다.
또 일본국 공개특허공보 특개 2007-133284호에는, 이 임계전압의 편차를 보정하는 처리를 복수 회의 기간에 실행하는 구성이 제안되어 있다.
여기에서 유기EL소자를 사용한 화상표시장치는, TFT(Thin Film Transistor)에 의한 구동 트랜지스터를 사용해서 유기EL소자를 전류 구동한다. 여기에서 TFT는, 특성의 편차가 큰 결점이 있다. 유기EL소자의 화상표시장치는, 이 구동 트랜지스터의 특성의 편차의 하나인 임계전압의 편차에 의해 화질이 현저하게 열화한다. 또한 이 화질의 열화는, 줄무늬, 휘도편차 등에 의해 지각된다.
보다 구체적으로, 구동 트랜지스터에 의해 유기EL소자에 흐르는 구동전류 Ids는, 다음 식으로 나타낸다. 또한 여기에서 Vgs는 구동 트랜지스터의 게이트 소스간 전압이며, Vth는 구동 트랜지스터의 임계전압이다. 또 μ는 구동 트랜지스터의 이동도이며, W는 구동 트랜지스터의 채널 폭이다. 또한 L은 구동 트랜지스터의 채널 길이이며, Cox는 구동 트랜지스터의 단위면적당 게이트 절연막의 용량이다.
[수 1]
따라서 유기EL소자의 화상표시장치는, 구동 트랜지스터의 임계전압 Vth가 변동하면, 유기EL소자에 흐르는 전류 Ids가 변동하게 되고, 그 결과, 발광 휘도가 화소마다 변동하게 된다.
여기에서 (1)식을 변형하면, 다음 식을 구할 수 있다.
[수 2]
따라서 유기EL소자를 구동전류 Iref로 구동할 경우, 게이트 소스간 전압 Vref는, 다음 식으로 나타낼 수 있다.
[수 3]
따라서 이 전압 Vref로부터의 차분 전압 Vdata로 구동 트랜지스터의 게이트 소스간 전압 Vgs를 설정하도록 화소회로를 구성하면, 다음 식의 관계식을 얻을 수 있다. 따라서, 이 경우, 화상표시장치는, 구동전류에 대한 임계전압 Vth의 영향을 회피할 수 있고, 임계전압 Vth의 편차에 의한 발광 휘도의 편차를 방지할 수 있다.
[수 4]
이 때 Iref=0인 경우에는, 다음 식의 관계식을 얻을 수 있다. 따라서 화상표시장치는, Iref=0로 해도, 구동전류에 대한 임계전압 Vth의 영향을 회피하고, 화질 열화를 방지할 수 있다. 또한 Iref=0인 경우에는, 이 Iref의 전류원을 설치할 필요가 없는 것에 의해, 화상표시장치는, 구성을 간략화할 수 있다.
[수 5]
일본국 공개특허공보 특개 2007-310311호에 개시된 구성은, 이 보정원리에 의거하여 구동 트랜지스터의 임계전압의 편차를 보정한다. 여기에서 도 12는, 이 일본국 공개특허공보 특개 2007-310311호에 개시의 방법을 적용한 화상표시장치를 나타내는 블럭도다. 이 화상표시장치(1)는, 유리 등의 투명절연 기판에 표시부(2)가 제작된다. 화상표시장치(1)에서는, 이 표시부(2)의 주위에 신호선 구동회로(3) 및 주사선 구동회로(4)가 제작된다.
여기에서 표시부(2)는, 화소회로(5)를 매트릭스 모양으로 배치해서 형성된다. 신호선 구동회로(3)는, 표시부(2)에 설치된 신호선 sig에 발광 휘도를 지시하는 구동신호 Ssig를 출력한다. 더 구체적으로, 신호선 구동회로(3)는, 래스터 주사순으로 입력되는 화상 데이터 D1을 순차 래치해서 신호선 sig에 할당한 후, 각각 디지털 아날로그 변환 처리해서 구동신호 Ssig를 생성한다. 이에 따라 화상표시장치(1)는, 예를 들면 소위 선 순차로 각 화소회로(5)의 계조를 설정한다.
주사선 구동회로(4)는, 표시부(2)에 설치된 주사선 VSCAN1 및 VSCAN2에 각각 기록신호 WS 및 구동신호 DS를 출력한다. 여기에서 기록신호 WS는, 화소회로(5)에 설치된 기록 트랜지스터를 온 오프 제어하는 신호다. 또 구동신호 DS는, 화소회로(5)에 설치된 구동 트랜지스터의 드레인 전압을 제어하는 신호다. 주사선 구동회로(4)는, 도시하지 않은 타이밍 제너레이터로부터 출력되는 타이밍 신호를 각각 스캐너(6A 및 6B)로 처리해서 기록신호 WS 및 구동신호 DS를 생성한다.
도 13은, 화소회로(5)의 구성을 상세하게 나타내는 접속도다. 화소회로(5)에서는, 유기EL소자(8)의 캐소드가 소정의 고정 전원 VSS1에 접속되고, 유기EL소자(8)의 애노드가 구동 트랜지스터 Tr3의 소스에 접속된다. 또한 구동 트랜지스터 Tr3은, 예를 들면 TFT에 의한 N채널형 트랜지스터다. 화소회로(5)에서는, 이 구동 트랜지스터 Tr3의 드레인이 전원공급용 주사선 VSCAN2에 접속된다. 이것들에 의해 화소회로(5)는, 소스 폴로워 회로 구성의 구동 트랜지스터 Tr3을 사용해서 유기EL소자(8)를 전류 구동한다.
화소회로(5)에서는, 이 구동 트랜지스터 Tr3의 게이트 및 소스 간에, 저장용량 Cs가 설치되고, 기록신호 WS에 의해 저장용량 Cs의 게이트측단 전압이 구동신호 Ssig에 따른 전압으로 설정된다. 그 결과, 화소회로(5)는, 구동신호 Ssig에 따른 게이트 소스간 전압 Vgs에 의해 구동 트랜지스터 Tr3로 유기EL소자(8)를 전류 구동한다. 또한 여기에서 도 13에 있어서, 용량 Coled는, 유기EL소자(8)의 부유 용량이다. 또 이하에 있어서, 용량 Coled는, 저장용량 Cs에 비해서 충분하게 용량이 큰 것으로 하고, 구동 트랜지스터 Tr3의 게이트 노드의 기생 용량은, 저장용량 Cs에 대하여 충분하게 작은 것으로 한다.
즉 화소회로(5)는, 기록신호 WS에 의해 온 오프 동작하는 기록 트랜지스터 Tr1을 통하여, 구동 트랜지스터 Tr3의 게이트가 신호선 sig에 접속된다. 여기에서 신호선 구동회로(3)는, 소정의 제어신호 SELsig 및 SELofs에 의해 온 동작하는 스위치회로(9 및 10)를 각각 사이에 통해서, 계조 설정용 전압 Vsig 및 임계전압의 보정용 전압 Vofs를 소정의 타이밍으로 전환해서 구동신호 Ssig를 출력한다.
또한 여기에서 임계전압 보정용 고정 전압 Vofs는, 구동 트랜지스터 Tr3의 임계전압의 편차 보정에 사용하는 고정 전압이다. 또 계조 설정용 전압 Vsig는, 각 화소의 발광 휘도를 지시하는 전압이며, 계조전압 Vdata에 보정용 전압 Vofs를 가산한 전압이다.
또 계조전압 Vdata는, 각 신호선 sig에 접속된 화소회로(5)의 발광 휘도에 대응하는 전압이다. 계조전압 Vdata는, 반도체집적회로에 의한 데이터 드라이버(6)에 있어서, 래스터 주사 순으로 입력되는 화상 데이터 D1을 순차 래치해서 각 신호선 sig에 할당한 후, 각각 디지털 아날로그 변환 처리해서 신호선 sig마다 생성된다. 또한 스위치회로(9, 10)는, TFT트랜지스터로 구성되고, 화소회로(5)를 제작할 때에, 화소회로(5)를 제작하는 투명절연 기판 위에 신호선 sig, 주사선 VSCAN1, VSCAN2를 구성하는 배선 패턴과 함께 제작된다.
화소회로(5)에서는, 도 14에 있어서의 구동상태(도 14g)에서 「발광」으로 나타낸 바와 같이 유기EL소자(8)를 발광시키는 기간(이하, 발광 기간이라고 부른다) 동안, 기록신호 WS에 의해 기록 트랜지스터 Tr1이 오프 상태로 설정된다. 또 화소회로(5)에서는, 발광 기간 동안, 전원용 구동신호 DS에 의해 구동 트랜지스터 Tr3에 전원전압 VDDV2가 공급된다. 이에 따라 화소회로(5)에서는, 발광 기간 동안, 저장용량 Cs의 양단 전압인 구동 트랜지스터 Tr3의 게이트 전압 Vg 및 소스 전압 Vs(도 14e 및 f)에 의해 결정되는 게이트 소스간 전압 Vgs에 따른 구동전류 Ids로 유기EL소자(8)를 발광시킨다((1)식 참조).
화소회로(5)에서는, 발광 기간이 종료하는 시점 t0에, 전원용 구동신호 DS가 소정의 고정 전압 VSSV2로 하강한다. 여기에서 이 고정 전압 VSSV2는, 구동 트랜지스터 TR3의 드레인을 소스로서 기능시키는 데에 충분히 낮은 전압이며, 유기EL소자(8)의 캐소드 전압 VSS1보다 낮은 전압이다. 이에 따라 화소회로(5)는, 구동 트랜지스터 Tr3을 통하여, 저장용량 Cs의 유기EL소자(8)측단의 축적 전하가 주사선 VSCAN2에 유출한다. 그 결과, 화소회로(5)는, 구동 트랜지스터 Tr3의 소스 전압 Vs 가 전압 VSSV2로 하강하여 유기EL소자(8)의 발광이 정지한다.
화소회로(5)에서는, 계속되는 소정의 시점 t1에, 고정 전압 Vofs측의 스위치회로(10)가 온 상태로 설정된다. 그 결과, 화소회로(5)는, 신호선 sig가 고정 전압 Vofs로 설정된다(도 14c). 그 후에 화소회로(5)는, 기록신호 WS에 의해 기록 트랜지스터 TR1이 온 상태로 전환된다(도 14a). 이에 따라 화소회로(5)에서는, 구동 트랜지스터 Tr3의 게이트 전압 Vg가 고정 전압 Vofs로 설정된다. 또한 여기에서 고정 전압 Vofs는, 후술하는 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Tth로 설정한 직후에 구동 트랜지스터 Tr3이 온 하지 않는 전압이다. 구체적으로, 유기 EL소자(8)의 임계전압을 Vtholed라고 하면, 고정 전압 Vofs는, 다음 식의 관계식을 만족할 필요가 있다.
[수 6]
이에 따라 화소회로(5)에서는, 구동 트랜지스터 Tr3의 게이트 소스간 전압 Vgs가 전압 Vofs-VSSV2로 설정된다. 여기에서 화소회로(5)는, 고정 전압 Vofs, VSSV2의 설정에 의해, 이 전압 Vofs-VSSV2가, 구동 트랜지스터 Tr3의 임계전압 Vth보다 큰 전압이 되도록 설정된다.
그 후에 화소회로(5)에서는, 시점 t2에 구동신호 DS에 의해 구동 트랜지스터 Tr3의 드레인 전압이 전원전압 VDDV2로 상승한다(도 14a∼c). 이에 따라 화소회로(5)에서는, 구동 트랜지스터 Tr3을 통해 저장용량 Cs의 유기EL소자(8)측단에 전원 VDDV2로부터 충전 전류가 유입한다. 그 결과, 화소회로(5)에서는, 저장용량 Cs 의 유기E L소자(8)측단의 전압 Vs가 서서히 상승한다. 또한 이 경우, 화소회로(5)에서는, (6)식을 만족하도록 고정 전압 Vofs가 설정되어 있는 것에 의해, 구동 트랜지스터 Tr3을 통해 유기EL소자(8)에 유입하는 전류는, 유기EL소자(8)의 용량 Coled와 저장용량 Cs의 충전에만 사용되게 된다. 그 결과, 화소회로(5)에서는, 유기EL소자(8)가 발광하지 않고, 단지 구동 트랜지스터 Tr3의 소스 전압 Vs만이 상승하게 된다.
여기에서 화소회로(5)에서는, 저장용량 Cs의 양단 전위차가 구동 트랜지스터 Tr3의 임계전압 Vth가 되면, 구동 트랜지스터 Tr3을 통한 충전 전류의 유입이 정지하게 된다. 따라서 이 경우, 이 구동 트랜지스터 Tr3의 소스 전압 Vs의 상승은, 저장용량 Cs의 양단 전위차가 구동 트랜지스터 Tr3의 임계전압 Vth가 되면, 정지하게 된다. 이에 따라 화소회로(5)는, 구동 트랜지스터 Tr3을 통해 저장용량 Cs의 단자간 전압을 방전시켜, 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth로 설정한다.
화소회로(5)에서는, 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth로 설정하는 데에 충분한 시간이 경과해서 시점 t3이 되면, 기록신호 WS에 의해 기록 트랜지스터 Tr1이 오프 상태로 전환된다(도 14a). 이에 따라 화소회로(5)에서는, 시점 t2에서 시점 t3까지의 기간에, 저장용량 Cs의 단자간 전압이 저감해서 구동 트랜지스터 Tr3의 임계전압 Vth로 설정된다.
화소회로(5)에서는, 계속해서 고정 전압 Vofs측의 스위치회로(10)가 오프 상태로 전환된 후, 계조 설정용 전압 Vsig측의 스위치회로(9)가 온 상태로 설정된다 (도 14c 및 d). 이에 따라 화소회로(5)에서는, 신호선 sig의 전압이 계조 설정용 전압 Vsig로 설정된다. 또 화소회로(5)에서는, 계속되는 시점 t4에 기록 트랜지스터 Tr1이 온 상태로 설정된다. 이에 따라 화소회로(5)에서는, 저장용량 Cs의 양단 전위차를 구동 트랜지스터 Tr3의 임계전압 Vth로 설정한 상태로부터, 서서히 구동 트랜지스터 Tr3의 게이트 전압 Vg가 상승해서 계조 설정용 전압 Vsig로 설정된다. 그 결과, 화소회로(5)는, (6)식에 대해서 상기한 바와 같이, 구동 트랜지스터 Tr3의 게이트 소스간 전압 Vgs가 전압 Vref로부터의 차분 전압 Vdata로 설정된다. 그 결과, 화소회로(5)는, 구동 트랜지스터 Tr3의 임계전압 Vth의 편차에 의한 구동전류 Ids의 편차를 방지하고, 발광 휘도의 편차를 방지할 수 있다.
화소회로(5)는, 구동 트랜지스터 Tr3의 드레인 전압을 전원전압 VDDV2로 유지한 상태에서, 일정 기간 Tμ 동안, 구동 트랜지스터 Tr3의 게이트가 신호선 sig에 접속되어서 구동 트랜지스터 Tr3의 게이트 전압 Vg가 계조 설정용 전압 Vsig로 설정된다. 이에 따라 화소회로(5)에서는, 아울러 구동 트랜지스터 Tr3의 이동도 μ의 편차가 보정된다.
여기에서 기록 트랜지스터 Tr1을 통해 실행되는 구동 트랜지스터 Tr3의 게이트 전압 Vg의 상승에 요하는 기록 시정수는, 구동 트랜지스터 Tr3에 의한 소스 전압 Vs의 상승에 요하는 시정수보다 짧아지도록 설정된다. 이하의 설명에서는, 이 게이트 전압 Vg의 상승에 요하는 기록 시정수는, 이 소스 전압 Vs의 상승에 요하는 시정수에 비해서 무시할 수 있는 정도로 짧은 것으로 가정한다.
이 경우, 기록 트랜지스터 Tr1이 온 동작하면, 구동 트랜지스터 Tr3의 게이 트 전압 Vg는, 재빨리 계조 설정용 전압 Vsig(Vofs+Vdata)로 상승하게 된다. 이 게이트 전압 Vg의 상승시, 유기EL소자(8)의 용량 Coled가 저장용량 Cs에 비해서 충분히 크면, 구동 트랜지스터 Tr3의 소스 전압 Vs는 변동하지 않게 된다.
그러나 구동 트랜지스터 Tr3의 게이트 소스간 전압 Vgs가 임계전압 Vth보다 증대하면, 구동 트랜지스터 Tr3을 통해 전원 VDDV2로부터 전류 Ids가 유입하고, 구동 트랜지스터 Tr3의 소스 전압 Vs가 서서히 상승하게 된다. 그 결과, 화소회로(5)에서는, 저장용량 Cs의 단자간 전압이 구동 트랜지스터 Tr3에 의해 방전하고, 게이트 소스간 전압 Vgs의 상승 속도가 저하하게 된다.
이 단자간 전압의 방전 속도는, 구동 트랜지스터 Tr3의 능력에 따라 변화된다. 더 구체적으로는, 구동 트랜지스터 Tr3의 이동도 μ가 클 경우일수록, 방전 속도는, 빨라진다. 또한 이 방전 속도를 결정하는 구동 트랜지스터 Tr3의 구동전류 Ids는, 다음 식으로 나타낼 수 있다.
[수 7]
그 결과, 화소회로(5)에서는, 이동도 μ가 큰 구동 트랜지스터 Tr3일수록, 저장용량 Cs의 단자간 전압이 저하하도록 설정되고, 이동도의 편차에 의한 발광 휘도의 편차가 보정된다. 화소회로(5)는, 기간 Tμ가 경과하면, 기록신호 WS가 하강하는 것과 함께, 계조 설정용 전압 Vsig측의 스위치회로(9)가 오프 상태로 전환된 다. 그 결과, 화소회로(5)에서는, 발광 기간이 시작하고, 저장용량 Cs의 단자간 전압에 따른 구동전류에 의해 유기EL소자(8)를 발광시킨다. 또한 이 때 구동 트랜지스터 Tr3이 포화 동작하도록 전원전압 VDDV2를 설정할 필요가 있다. 더 구체적으로, 전원전압 VDDV2는, VDDV2>VEL+(Vgs-Vth)로 설정하는 것이 필요하게 된다.
[특허문헌 1] 일본국 공개특허공보 특개 2007-310311호
[특허문헌 2] 일본국 공개특허공보 특개 2007-133284호
그런데 도 13에 나타내는 화소회로(5)는, 계조 설정용 전압 Vsig로 설정하기 전에, 사전에, 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth로 설정함으로써, 구동 트랜지스터 Tr3의 임계전압 Vth의 편차를 보정한다. 또한 이 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth로 설정하는 처리는, 시점 t2에서 시점 t3까지의 기간 동안, 구동 트랜지스터 Tr3을 통해 저장용량 Cs의 단자간 전압을 방전해서 실행된다.
따라서 예를 들면 고해상도화에 의해, 1라인의 화소에 할당 가능한 시점 t2에서 시점 t3까지의 기간이 짧아지면, 화소회로(5)는, 정확하게 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth로 설정하는 것이 곤란해진다. 그 결과, 화소회로(5)는, 구동 트랜지스터 Tr3의 임계전압 Vth의 편차에 의한 화질열화를 충분하게 보정할 수 없게 된다. 따라서 이러한 경우에는, 일본국 공개특허공보 특개 2007-133284호에 개시의 방법을 적용하여, 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth로 설정하는 처리를 복수 회의 기간에 실행함으로써, 화질열화를 방지할 수 있다.
즉 도 15는, 도 13과의 대비로서, 이 일본국 공개특허공보 특개 2007-133284호에 개시의 방법을 도 13에 대해서 전술한 화상표시장치에 적용했을 경우의, 화소회로(5)의 동작을 나타내는 타임 차트다. 이 때 도 15에 있어서, data(도 15c)는, 계조 설정용 전압 Vsig(Vdata+Vofs)이다. 따라서 도 15의 예에 의한 화상표시장치 에 있어서, 신호선 구동회로는, 각 라인의 계조 설정용 전압 Vsig(Vdata+Vofs)과, 임계전압 보정용 고정 전압 Vth를 교대로 신호선 sig에 출력한다.
이 도 15의 예에서는, 예를 들면 라인 순차로 각 화소회로에 계조 설정용 전압 Vsig를 설정하도록 하고, 「준비」로 나타낸 바와 같이 인접 라인용 계조 설정용 전압 Vsig의 직전의 고정 전압 Vofs를 사용하여, 저장용량 Cs의 단자간 전압을 구동 트랜지스터 TR3의 임계전압 Vth 이상의 전압으로 설정한다. 또한 그 후에 「Vth보정」으로 나타낸 바와 같이 구동 트랜지스터 Tr3을 통해 저장용량 Cs의 단자간 전압을 방전시킨다. 또한 계속해서 인접 라인용에, 신호선 sig의 전압이 계조 설정용 전압 Vsig로 설정되고 있는 기간 T1 동안, 기록신호 WS에 의해 기록 트랜지스터 Tr1을 오프 상태로 설정하고, 저장용량 Cs의 단자간 전압의 방전을 일시 정지한다.
또 계속해서 인접 라인용 계조 설정용 전압 Vsig의 직전에, 신호선 sig가 고정 전압 Vofs로 설정되고 있는 기간 동안, 기록 트랜지스터 Tr1을 온 상태로 설정하고, 구동 트랜지스터 Tr3을 통해 저장용량 Cs의 단자간 전압을 방전시킨다. 또한 계속해서 이 인접 라인용에 신호선 sig가 계조 설정용 전압 Vsig로 설정되고 있는 기간 T2 동안, 기록신호 WS에 의해 기록 트랜지스터 Tr1을 오프 상태로 설정하고, 저장용량 Cs의 단자간 전압의 방전을 일시 정지한다.
또 계속해서, 해당 화소회로(5)용 계조 설정용 전압 Vsig의, 신호선 sig가 고정 전압 Vofs로 설정되고 있는 기간 동안, 기록 트랜지스터 Tr1을 온 상태로 설정하고, 구동 트랜지스터 Tr3을 통해 저장용량 Cs의 단자간 전압을 방전시킨다. 따 라서 이 도 15의 예에서는, 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth로 설정하는 처리를 3개의 기간에 실행한다. 또한 이하에 있어서, 구동 트랜지스터 Tr3을 통해 저장용량 Cs의 단자간 전압을 방전시키는 처리를 일시적으로 중지하고 있는 기간 T1 및 T2를, 중지 기간이라고 부른다.
이렇게 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth로 설정하는 처리를 복수 회의 기간에 실행하면, 고해상도화했을 경우에 있어서도, 충분한 시간을 확보해서 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3에 의해 방전시킬 수 있다. 따라서, 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth로 정확하게 설정할 수 있다.
그러나 도 15의 구성에서는, 중지 기간 T1 및 T2에, 구동 트랜지스터 Tr3을 통해 저장용량 Cs의 소스측 단에 충전 전류가 유입하게 된다. 그 결과, 화소회로(5)에서는, 이 중지 기간 T1 및 T2에, 구동 트랜지스터 Tr3의 소스 전압 Vs가 서서히 상승하게 된다. 또 화소회로(5)에서는, 이 소스 전압의 상승에 연동하여, 구동 트랜지스터 Tr3의 게이트 전압 Vg가 서서히 상승하게 된다.
여기에서 이들 중지 기간 T1 및 T2의 개시시, 저장용량 Cs의 단자간 전압이 충분하게 구동 트랜지스터 Tr3의 임계전압 Vth에 가까운 전압으로 되어 있을 경우, 이 중지 기간 T1 및 T2에 있어서의 게이트 전압 Vg 및 소스 전압 Vs의 상승은 무시할 수 있다.
그러나 중지 기간 T1 및 T2의 개시시, 저장용량 Cs의 단자간 전압이 충분하게 구동 트랜지스터 Tr3의 임계전압 Vth에 가까운 전압으로 되어 있지 않은 경우에 는, 이 게이트 전압 Vg 및 소스 전압 Vs의 상승을 무시할 수 없게 된다. 그 결과, 중지 기간 T1 및 T2의 종료 시점에, 기록신호 WS에 의해 기록 트랜지스터 Tr1을 온 동작시켜서 구동 트랜지스터 Tr3의 게이트 전압 Vg를 고정 전압 Vofs로 설정하면, 저장용량 Cs의 단자간 전압이 구동 트랜지스터 Tr3의 임계전압 Vth 이하의 전압에까지 하강할 우려가 있다. 이 경우, 화소회로(5)에서는, 구동 트랜지스터 Tr3의 임계전압 Vth의 편차를 정확하게 보정할 수 없게 되는 문제가 있다. 즉 이 경우, 구동 트랜지스터 TR3의 임계전압의 편차를 보정하는 처리가, 실패하게 된다.
이 문제를 해결하는 하나의 방법으로서, 도 15와의 대비로서 도 16에 의해 나타낸 바와 같이 중지 기간 T1 및 T2의 시작 직전에, 신호선 sig의 전압을 고정 전압 Vofs보다 낮은 전압 Vpfs2로 하강시키고, 중지 기간 T1 및 T2 동안, 저장용량 Cs의 단자간 전압을 충분하게 저감하는 것을 생각해 볼 수 있다. 이 경우, 이 중지 기간 T1 및 T2에 있어서의 게이트 전압 Vg 및 소스 전압 Vs의 상승은, 충분히 무시할 수 있다.
또 중지 기간 T1 및 T2가 종료되면, 구동 트랜지스터 Tr3의 게이트 전압이 전압 Vofs2로부터 고정 전압 Vofs로 상승하는 것에 의해, 각각 저장용량 Cs의 단자간 전압을, 신호선 sig의 전압을 전압 Vofs2로 하강시키기 직전의 전압으로 되돌릴 수 있다. 따라서 중지 기간 T1 및 T2의 경과 후, 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth로 설정하는 처리를 재개할 수 있다. 또한 도 17은, 도 16과의 대비로서, 연속하는 라인에서의 화소회로의 동작을 나타내는 타임 차트다. 따라서 이 도 16의 예에 의하면, 저장용량 Cs의 단자간 전압을 구동 트랜 지스터 Tr3의 임계전압 Vth로 설정하는 처리를 복수 회의 기간에 실행해도, 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth로 정확하게 설정할 수 있다.
그러나 도 16의 구성에서는, 신호선 sig의 전압을 전압 Vofs, Vofs2, Vsig 사이에서 전환할 필요가 있다. 그 결과, 신호선 sig를 구동하는 신호선 구동회로의 구성이 복잡해지는 결점이 있다. 또 고해상도화했을 경우에, 신호선 구동회로의 동작 속도를 고속도화하는 것이 필요하게 되고, 전환 속도를 충분하게 확보하는 것이 곤란해지는 결점이 있다. 또 신호선 sig를 전압 Vofs2로 설정하는 만큼, 소비 전력이 증대하는 결점도 있다.
본 발명은 이상의 점을 고려해서 이루어진 것으로, 구동 트랜지스터를 통해서 저장용량의 단자간 전압을 방전해서 구동 트랜지스터의 임계전압을 편차 보정하도록 하고, 이 단자간 전압의 방전을 복수 회의 기간에 실행하는 경우에도, 구동 트랜지스터의 임계전압의 편차를 확실하게 보정할 수 있는 화상표시장치 및 화상표시장치의 구동방법을 제안하려는 것이다.
상기의 과제를 해결하기 위해서 청구항 1의 발명은, 화소회로를 매트릭스 모양으로 배치해서 형성된 표시부와, 상기 표시부의 신호선 및 주사선을 통해 상기 화소회로를 구동하는 신호선 구동회로 및 주사선 구동회로를 절연 기판 위에 형성한 화상표시장치에 적용하고, 상기 화소회로는, 적어도 발광소자와, 게이트 소스간 전압에 따른 구동전류에 의해 상기 발광소자를 전류 구동하는 구동 트랜지스터와, 상기 게이트 소스간 전압을 유지하는 1개의 용량, 또는, 복수의 결합 용량으로 이루어지는 저장용량과, 상기 주사선 구동회로로부터 출력되는 기록신호에 의해 온 오프 동작하여, 상기 저장용량의 단자전압을 상기 신호선의 전압으로 설정하는 기록 트랜지스터를 갖고, 상기 신호선 구동회로는, 상기 신호선에 접속된 상기 화소회로의 계조를 지시하는 계조 설정용 전압과, 임계전압 보정용 고정 전압을 상기 신호선에 교대로 출력하고, 상기 화소회로는, 상기 기록 트랜지스터를 온 동작시켜서 상기 저장용량의 단자전압을 상기 고정 전압으로 설정하여, 상기 저장용량의 단자간 전압을 상기 구동 트랜지스터의 임계전압 이상의 전압으로 설정한 후, 상기 신호선이 상기 고정 전압으로 설정되고 있는 기간에, 상기 기록 트랜지스터를 온 동작시켜서 상기 저장용량의 일단을 일정 전압으로 유지한 상태에서, 상기 구동 트랜지스터를 통해서 상기 단자간 전압을 방전시키는 방전 동작과, 상기 신호선이 상기 계조 설정용 전압으로 설정되고 있는 기간의 상기 기록 트랜지스터의 오프 동작을 반복하고, 적어도 2회 이상의 상기 방전 동작을 행하고, 상기 단자간 전압을 상기 구동 트랜지스터의 임계전압에 의존한 전압으로 설정하고, 그 후에 상기 기록 트랜지스터를 온 동작시켜서, 상기 단자전압을 상기 계조 설정용 전압으로 설정하고, 상기 단자간 전압을 상기 임계전압 이상의 전압으로 설정한 후, 상기 단자전압을 상기 계조 설정용 전압으로 설정하기까지의 사이의, 상기 신호선이 상기 계조 설정용 전압으로 설정되고 있는 기간에, 상기 절연 기판 위에 형성된 배선 패턴 간의 런닝에 의해 상기 단자전압을 상기 고정 전압으로부터 가변함으로써, 상기 신호선이 상기 고정 전압으로 설정되고 있는 기간의 종료 시점에 비하여, 상기 기록 트 랜지스터의 게이트 소스간 전압을 저감한다.
또 청구항 16의 발명은, 화소회로를 매트릭스 모양으로 배치해서 형성된 표시부와, 상기 표시부의 신호선 및 주사선을 통해 상기 화소회로를 구동하는 신호선 구동회로 및 주사선 구동회로를 절연 기판 위에 형성한 화상표시장치의 구동방법에 적용하고, 상기 화소회로는, 적어도 발광소자와, 게이트 소스간 전압에 따른 구동전류에 의해 상기 발광소자를 전류 구동하는 구동 트랜지스터와, 상기 게이트 소스간 전압을 유지하는 1개의 용량, 또는, 복수의 결합 용량으로 이루어지는 저장용량과, 상기 주사선 구동회로로부터 출력되는 기록신호에 의해 온 오프 동작하여, 상기 저장용량의 단자전압을 상기 신호선의 전압으로 설정하는 기록 트랜지스터를 갖고, 상기 구동방법은, 신호선 구동회로로부터, 상기 신호선에 접속된 상기 화소회로의 계조를 지시하는 계조 설정용 전압과, 임계전압 보정용 고정 전압을 상기 신호선에 교대로 출력하는 신호선 구동 스텝과, 상기 기록 트랜지스터를 온 동작시켜서 상기 저장용량의 단자전압을 상기 고정 전압으로 설정하여, 상기 저장용량의 단자간 전압을 상기 구동 트랜지스터의 임계전압 이상의 전압으로 설정하는 준비 스텝과, 상기 준비 스텝에 이어서, 상기 신호선이 상기 고정 전압으로 설정되고 있는 기간에, 상기 기록 트랜지스터를 온 동작시켜서 상기 저장용량의 일단을 일정 전압으로 유지한 상태에서, 상기 구동 트랜지스터를 통해서 상기 단자간 전압을 방전시키는 방전 동작과, 상기 신호선이 상기 계조 설정용 전압으로 설정되고 있는 기간의 상기 기록 트랜지스터의 오프 동작을 반복하고, 적어도 2회 이상의 상기 방전 동작을 행하고, 상기 단자간 전압을 상기 구동 트랜지스터의 임계전압에 의존한 전 압으로 설정하는 임계전압 설정 스텝과, 상기 임계전압 설정 스텝에 이어서, 상기 기록 트랜지스터를 온 동작시켜서, 상기 단자전압을 상기 계조 설정용 전압으로 설정하는 계조 설정용 전압의 설정 스텝을 갖고, 상기 임계전압 설정 스텝은, 상기 신호선이 상기 계조 설정용 전압으로 설정되고 있는 기간에, 상기 절연 기판 위에 형성된 배선 패턴 간의 런닝에 의해 상기 단자전압을 상기 고정 전압으로부터 가변함으로써, 상기 신호선이 상기 고정 전압으로 설정되고 있는 기간의 종료 시점에 비하여, 상기 기록 트랜지스터의 게이트 소스간 전압을 저감한다.
청구항 1, 또는 청구항 16의 구성에 의하면, 저장용량에 의해 구동 트랜지스터의 게이트 소스 전압을 유지함으로써, 이 저장용량의 단자간 전압에 따른 구동전류로 구동 트랜지스터에 의해 발광소자를 구동해서 발광시킬 수 있다. 또한 이 저장용량의 단자간 전압을 구동 트랜지스터의 임계전압 이상의 전압으로 설정한 후, 구동 트랜지스터를 통해서 방전해서 저장용량의 단자간 전압을 구동 트랜지스터의 임계전압으로 설정하고, 그 후에 계조 설정용 전압을 설정함으로써, 구동 트랜지스터의 임계전압의 편차에 의한 발광 휘도의 편차를 방지할 수 있다. 또 구동 트랜지스터를 통해서 저장용량의 단자간 전압을 방전시킬 때에, 신호선이 계조 설정용 전압으로 설정되고 있는 기간에, 기록 트랜지스터를 오프 동작시킴으로써, 구동 트랜지스터를 통해서 저장용량의 단자간 전압을 방전시키는 처리를, 신호선이 고정 전압으로 설정되는 복수 회의 기간에 실행하고, 이것에 의해 충분한 시간을 확보해서 저장용량의 단자간 전압을 방전시킬 수 있고, 고해상도화 등에 대응할 수 있다. 또한 이 신호선이 계조 설정용 전압으로 설정되고 있는 기간에, 기록 트랜지스터를 오프 동작시킬 때에, 절연 기판 위에 형성된 배선 패턴 간의 런닝에 의해 단자전압을 고정 전압으로부터 가변해서 기록 트랜지스터의 게이트 소스간 전압을 저감함으로써, 특별한 구성을 형성하지 않고, 이 기간 동안에, 기록 트랜지스터의 게이트 전압 및 소스 전압의 상승을 방지할 수 있다. 따라서 임계전압의 실패를 방지해서 확실하게 구동 트랜지스터의 임계전압의 편차를 보정할 수 있다.
본 발명에 의하면, 구동 트랜지스터를 통해서 저장용량의 단자간 전압을 방전해서 구동 트랜지스터의 임계전압을 편차 보정하도록 하여, 이 단자간 전압의 방전을 복수 회의 기간에 실행하는 경우에도, 구동 트랜지스터의 임계전압의 편차를 확실하게 보정할 수 있다.
이하, 적절히 도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.
[실시예 1]
(1) 실시예 1의 구성
도 2는, 도 13과의 대비로서 본 발명의 실시예 1의 화상표시장치를 도시한 도면이다. 이 화상표시장치(21)는, 신호선 구동회로(3) 및 주사선 구동회로(4) 대신에 신호선 구동회로(23) 및 주사선 구동회로(24)가 설치되는 점을 제외하고, 전술한 화상표시장치(1)와 동일하게 구성된다. 따라서 이하에 있어서는, 적절히, 도 13 등의 부호를 유용해서 설명한다.
여기에서 신호선 구동회로(23)는, 도 1c에 나타낸 바와 같이 도 15를 사용하 여 설명한 예와 동일하게, 계조 설정용 전압 Vsig(Vdata+Vofs)와, 임계전압 보정용 고정 전압 Vofs를 교대로 신호선 sig에 출력한다.
이 화상표시장치(21)는, 표시부(2)의 기판 위에 형성되는 배선 패턴 간의 런닝을 이용하여, 중지 기간 T1 및 T2 동안에, 구동 트랜지스터 Tr3의 게이트 전압 Vg를 일시적으로 하강시켜서 구동 트랜지스터 Tr3의 게이트 소스간 전압 Vgs를 저감한다. 이것에 의해 이 화상표시장치(21)는, 중지 기간 T1 및 T2 동안에, 구동 트랜지스터 Tr3의 게이트 전압 Vg 및 소스 전압 Vs가 상승하지 않도록 설정하고, 구동 트랜지스터 Tr3의 임계전압의 편차를 보정하는 처리가 실패하지 않도록 한다.
보다 구체적으로, 본 실시예에서는, 기록신호 WS의 배선 패턴(주사선 VSCAN1)으로부터 구동 트랜지스터 Tr3의 게이트 라인의 배선 패턴으로의 런닝을 이용하여, 중지 기간 T1 및 T2 동안에, 구동 트랜지스터 Tr3의 게이트 전압 Vg를 일시적으로 하강시킨다.
따라서 화상표시장치(21)에 있어서, 주사선 구동회로(24)는, 구동 트랜지스터 TR3에 의한 방전에 의해 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth로 설정하는 기간의 종료 시점 t11, t12, t13에, 대진폭으로 기록신호 WS를 하강시킨다. 구체적으로, 본 실시예에서는, 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 이상으로 설정하기 위한 기록신호 WS의 시작으로부터, 저장용량 Cs의 단자전압을 계조 설정용 전압 Vsig로 설정하기 직전의 기록신호 WS의 하강까지를 대진폭으로 실행하고, 이에 따라 시점 t11, t12, t13에, 대진폭으로 기록신호 WS의 전압을 하강시킨다.
따라서 주사선 구동회로(24)는, 저장용량 Cs의 단자전압을 임계전압 보정용 고정 전압 Vofs로 설정할 때에는, 기록신호 WS를 전압 VSSV1로부터 전압 VDDV1b로 상승시킨 후, 전압 VSSV1로 하강시킨다. 또 저장용량 Cs의 단자전압을 계조 설정용 전압 Vsig로 설정할 때에는, 기록신호 WS를 전압 VSSV1로부터 전압 VDDV1(VDDV1<VDDV1b)로 상승시킨 후, 전압 VSSV1로 하강시킨다.
여기에서 대진폭으로 기록신호 WS의 전압을 하강시키면, 화소회로(5)는, 신호선 sig와 구동 트랜지스터 Tr3의 게이트 라인과의 사이의 용량에 의해, 구동 트랜지스터 Tr3의 게이트 전압 Vg가 크게 하강하게 된다. 또한 여기에서 이 용량은, 기록 트랜지스터 Tr1의 게이트 용량, 기생 용량 등에 의한 용량이다.
이에 따라 본 실시예에서는, 기록신호 WS용의 주사선 VSCAN1과 구동 트랜지스터 Tr3의 게이트 라인과의 사이의 용량에 의한 기록신호 WS의 런닝에 의해, 중지 기간 T1 및 T2 동안에, 구동 트랜지스터 Tr3의 게이트 전압 Vg를 전압 Vofs2로 설정한다.
(2) 실시예의 동작
이상의 구성에 있어서, 이 화상표시장치(21)에서는, 신호선 구동회로(23)에 있어서, 순차 입력되는 화상 데이터 D1이 표시부(2)의 신호선 sig로 할당된 후(도 12 참조), 디지털 아날로그 변환 처리된다. 이에 따라 화상표시장치(21)에서는, 신호선 sig에 접속된 각 화소의 계조를 지시하는 계조전압 Vdata가 신호선 sig마다 제작된다. 화상표시장치(21)에서는, 주사선 구동회로(24)에 의한 표시부의 구동에 의해, 표시부(2)을 구성하는 각 화소회로(5)에 예를 들면 선 순차로 이 계조전압 Vdata가 설정된다. 또 각 화소회로(5)에서는, 이 계조전압 Vdata에 따른 발광 휘도에 의해 각각 유기EL소자(8)가 발광한다(도 1). 이에 따라 화상표시장치(21)에서는, 계조 데이터 D1에 따른 화상을 표시부(2)에서 표시할 수 있다.
보다 구체적으로, 화소회로(5)에 있어서는, 소스 폴로워 회로 구성의 구동 트랜지스터 TR3에 의해 유기EL소자(8)가 전류 구동된다. 화소회로(5)에 있어서는, 이 구동 트랜지스터 Tr3의 게이트, 소스 간에 설치된 저장용량 Cs의 게이트 측단의 전압이 계조전압 Vdata에 따른 전압 Vsig로 설정된다. 이에 따라 화상표시장치(21)에서는, 계조 데이터 D1에 따른 발광 휘도에 의해 유기EL소자(8)를 발광시켜서 원하는 화상을 표시한다.
그러나 이들 화소회로(5)에 적용되는 구동 트랜지스터 Tr3은, 임계전압 Vth의 편차가 큰 결점이 있다. 그 결과, 화상표시장치(21)에서는, 단순히 저장용량 Cs의 게이트측단 전압을 계조전압 Vdata에 따른 전압 Vsig로 설정해서는, 구동 트랜지스터 Tr3의 임계전압 Vth의 편차에 의해 유기EL소자(8)의 발광 휘도가 변동하고, 화질이 열화한다.
따라서 화상표시장치(21)에서는, 사전에, 저장용량 Cs의 유기EL소자(8)측단 전압을 하강시킨 후, 기록 트랜지스터 Tr1을 통해 구동 트랜지스터 Tr3의 게이트 전압이 및 임계전압 보정용 고정 전압 Vofs로 설정된다(도 2, 도 14 참조). 이에 따라 화상표시장치(21)에서는, 저장용량 Cs의 단자간 전압이 구동 트랜지스터 Tr3의 임계전압 Vth 이상으로 설정된다. 또한 그 후에 구동 트랜지스터 Tr3을 통하여, 이 저장용량 Cs의 단자간 전압이 방전된다. 이것들의 일련의 처리에 의해, 화상표 시장치(21)에서는, 저장용량 Cs의 단자간 전압이, 사전에, 구동 트랜지스터 Tr3의 임계전압 Vth로 설정된다.
그 후에 화상표시장치(21)에서는, 계조전압 Vdata에 고정 전압 Vofs를 가산한 계조 설정용 전압 Vsig가 구동 트랜지스터 Tr3의 게이트 전압으로 설정된다. 이에 따라 화상표시장치(21)에서는, 구동 트랜지스터 Tr3의 임계전압 Vth의 편차에 의한 화질열화를 방지할 수 있다.((6)식 참조).
또 일정 기간 Tμ 동안에, 구동 트랜지스터 Tr3에 전원을 공급한 상태에서, 구동 트랜지스터 Tr3의 게이트 전압을 계조 설정용 전압 Vsig로 유지함으로써, 구동 트랜지스터 Tr3의 이동도의 편차에 의한 화질열화를 방지할 수 있다.
그러나 고해상도화 등에 의해, 구동 트랜지스터 Tr3을 통한 저장용량 Cs의 단자간 전압의 방전에, 충분한 시간을 할당하는 것이 곤란한 경우도 예측되고, 이 경우, 화상표시장치에서는, 충분히 정밀도 좋게, 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth로 설정할 수 없게 된다. 그 결과, 충분하게 구동 트랜지스터 Tr3의 임계전압 Vth의 편차를 보정할 수 없게 되는 문제가 있다.
이 경우, 도 15에 나타낸 바와 같이 구동 트랜지스터 Tr3을 통한 저장용량 Cs의 단자간 전압의 방전을, 복수 회의 기간에 실행하는 것을 생각해 볼 수 있다. 또 도 16에 나타낸 바와 같이 계조 설정용 전압 Vsig와 임계전압 보정용 고정 전압 Vofs와의 사이에, 고정 전압 Vofs보다 전압의 낮은 고정 전압 Vofs2를 설정해서 신호선 sig를 구동하는 것과 함께, 이 고정 전압 Vofs2를 사용해서 구동 트랜지스터 Tr3의 게이트 전압 Vg를 일시적으로 하강시키는 것에 의해, 확실하게, 저장용량 Cs 의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth로 설정할 수 있다.
즉 구동 트랜지스터 Tr3을 통한 저장용량 Cs의 단자간 전압의 방전을, 복수 회의 기간에 실행하면, 구동 트랜지스터 Tr3을 통한 저장용량 Cs의 단자간 전압의 방전에, 충분한 시간을 할당할 수 있다. 따라서 고해상도화한 경우에도, 충분하게 구동 트랜지스터 Tr3의 이동도의 편차를 보정할 수 있다.
그러나 단순히, 계조 설정용 전압 Vsig와 고정 전압 Vofs와의 반복에 의해 신호선 sig를 구동하고(도 15), 구동 트랜지스터 Tr3을 통한 저장용량 Cs의 단자간 전압의 방전을, 복수 회의 기간에 실행해서는, 신호선 sig의 전압이 계조 설정용 전압 Vsig(data)로 설정되고 있는 중지 기간 T1 및 T2 동안에, 저장용량 Cs의 양단 전압이 서서히 상승한다. 그 결과, 중지 기간 T1 및 T2가 종료되어 신호선 sig의 전압이 고정 전압 Vofs로 설정되면, 저장용량 Cs의 단자간 전압 Vgs가 구동 트랜지스터 Tr3의 임계전압 Vth 이하로 하강해버리는 경우도 발생한다. 이 경우, 이 화소회로에서는, 구동 트랜지스터 Tr3의 임계전압의 편차를 보정하는 처리가 실패하게 된다.
그러나 도 16의 구성에 의해, 신호선 sig에 설정되는 고정 전압 Vofs2를 사용해서 구동 트랜지스터 Tr3의 게이트 전압 Vg를 일시적으로 하강시키도록 하면, 중지 기간 T1 및 T2 동안에 있어서의 저장용량 Cs의 양단 전압의 상승을 방지할 수 있다. 따라서 임계전압 보정처리의 실패를 방지해서 화질열화를 방지할 수 있다.
그러나 이 도 16의 구성에서는, 신호선 sig의 전압을 전압 Vofs, Vofs2, Vsig 사이에서 전환할 필요가 있다. 그 결과, 신호선 sig를 구동하는 신호선 구동 회로의 구성이 복잡해지는 결점이 있다. 또 고해상도화했을 경우에, 신호선 구동회로의 동작 속도를 고속도화하는 것이 필요하게 되고, 전환 속도를 충분하게 확보하는 것이 곤란해지는 결점이 있다. 또 신호선 sig를 전압 Vofs2로 설정하는 만큼, 소비 전력이 증대하는 결점도 있다.
따라서 본 실시예에서는(도 1및 도 2), 표시부(2), 주사선 구동회로(24), 신호선 구동회로(23)를 배치하는 기판 상의, 배선 패턴 간의 런닝에 의해, 중지 기간 T1 및 T2 동안에, 구동 트랜지스터 Tr3의 게이트 소스간 전압 Vgs를 일시적으로 저감한다. 이것에 의해 본 실시예에서는, 중지 기간 T1 및 T2 동안에, 구동 트랜지스터 Tr3의 게이트 전압 Vg 및 소스 전압 Vs의 상승을 방지하고, 또는 실용상 충분한 정도로 저감하고, 임계전압을 보정하는 처리의 실패를 방지한다.
즉 이렇게 배선 패턴 간의 런닝에 의해, 구동 트랜지스터 Tr3의 게이트 소스간 전압 Vgs를 감소시킬 경우에는, 도 16의 구성과 같이, 신호선 sig의 전압을 전압 Vofs, Vofs2, Vsig 사이에서 전화할 필요가 없는 것에 의해, 신호선 구동회로(23)의 구성을 간략화할 수 있다. 또 신호선 구동회로를 고속도화할 필요가 없는 것에 의해, 고해상도화에도 충분하게 대응할 수 있다. 또 소비 전력의 증대도 방지할 수 있다.
이에 따라 본 실시예에서는, 구동 트랜지스터 Tr3을 통해 저장용량 Cs의 단자간 전압을 방전시켜서 구동 트랜지스터 Tr3의 임계전압을 편차 보정하도록 하고, 이 단자간 전압의 방전을 복수 회의 기간에 실행하는 경우에도, 구동 트랜지스터 Tr3의 임계전압 Vth의 편차를 확실하게 보정할 수 있다. 따라서 구동 트랜지스터 TR3의 임계전압 Vth의 편차에 의한 화질열화를 방지할 수 있다.
구체적으로, 본 실시예에서는, 이 런닝에 관련된 배선 패턴에, 기록신호 WS용 배선 패턴(주사선 VSCAN1)과 구동 트랜지스터 Tr3의 게이트 라인이 할당되고, 기록신호 WS의 게이트 라인으로의 런닝에 의해, 중지 기간 T1 및 T2 동안에, 구동 트랜지스터 Tr3의 게이트 전압 Vg가 전압 Vofs2로 설정된다.
이에 따라 본 실시예에서는, 기록신호 WS의 진폭의 설정에 의해, 중지 기간 T1 및 T2 동안에, 구동 트랜지스터 Tr3의 게이트 소스간 전압 Vgs를 일시적으로 저감할 수 있고, 간이한 구성으로 더 확실하게 임계전압 Vth의 편차를 보정할 수 있다.
보다 구체적으로, 본 실시예에서는, 저장용량 Cs의 단자전압을 계조 설정용 전압 Vsig로 설정할 경우에 비하여, 기록신호 WS의 하강을 대진폭으로 실행함으로써, 기록신호 WS의 진폭을 크게 해서 기록 트랜지스터 Tr1을 오프 동작시키고, 이에 따라 중지 기간 T1 및 T2 동안에, 구동 트랜지스터 Tr3의 게이트 소스간 전압 Vgs를 일시적으로 저감한다.
또 중지 기간 T1 및 T2에 대해서만, 기록신호 WS를 대진폭화함으로써, 계조 설정용 전압 Vsig를 설정할 때의, 게이트 라인으로의 런닝을 방지할 수 있다. 따라서, 정확하게 계조 설정용 전압 Vsig를 저장용량 Cs에 설정하여, 화질열화를 유효하게 회피할 수 있다.
(3) 실시예의 효과
이상의 구성에 의하면, 저장용량의 단자간 전압의 방전을 일시적으로 중지하 고 있는 중지 기간 동안, 기판 위에 형성되는 배선 패턴 간의 런닝을 이용하여, 구동 트랜지스터의 게이트 소스간 전압을 저감시킴으로써, 구동 트랜지스터를 통해서 저장용량의 단자간 전압을 방전시켜서 구동 트랜지스터의 임계전압을 편차 보정하도록 하고, 이 단자간 전압의 방전을 복수 회의 기간에 실행하는 경우에도, 구동 트랜지스터의 임계전압의 편차를 확실하게 보정할 수 있다.
또 이 배선 패턴에, 기록신호용 배선 패턴과 구동 트랜지스터의 게이트 라인을 적용함으로써, 기록신호의 진폭을 조작하는 것뿐인 간이한 구성으로, 단자간 전압의 방전을 복수 회의 기간에 실행하는 경우에도, 구동 트랜지스터의 임계전압의 편차를 확실하게 보정할 수 있다.
또 더 구체적으로, 저장용량의 단자전압을 계조 설정용 전압으로 설정할 경우에 비하여, 기록신호의 진폭을 증대시켜서 기록 트랜지스터를 오프 동작시킴으로써, 기록신호의 진폭을 설정하는 것뿐인 간이한 구성으로, 단자간 전압의 방전을 복수 회의 기간에 실행하는 경우에도, 구동 트랜지스터의 임계전압의 편차를 확실하게 보정할 수 있다. 또 런닝에 의한 화질열화를 방지할 수 있다.
또 저장용량의 단자전압을 계조 설정용 전압으로 설정할 경우에 비하여, 기록신호를 고전압으로 상승시켜서 대진폭화함으로써, 구체적으로, 중지 기간에 있어서 기록신호를 대진폭화 할 수 있다.
[실시예 2]
도 3은, 도 1과의 대비로서, 본 발명의 실시예 2의 화상표시장치에 있어서의 화소회로의 동작을 나타내는 타임 차트다. 본 실시예의 화상표시장치는, 주사선 구 동회로의 기록신호 WS의 생성에 관련되는 스캐너(6A)(도 12 참조)의 구성이 다른 점을 제외하고, 실시예 1의 화상표시장치(21)와 동일하게 구성된다. 또한 본 실시예에서는, 이 스캐너(6A)에 있어서, 선두의 1주기에만, 기록신호 WS를 대진폭으로 상승시킨 후, 대진폭으로 하강시키는 점을 제외하고(도 3a), 실시예 1의 화상표시장치(21)와 동일하게 구성된다.
즉 구동 트랜지스터 Tr3을 통한 저장용량 Cs의 단자간 전압의 방전에 의해, 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth로 설정할 경우, 저장용량 Cs의 단자간 전압은, 기하급수적으로 변화하고, 서서히 구동 트랜지스터 Tr3의 임계전압 Vth에 가까워지게 된다.
따라서 도 15의 예에서는, 구동 트랜지스터 Tr3을 통한 저장용량 Cs의 단자간 전압의 방전을 중지하고 있는 중지 기간 T1 및 T2 중에서, 선두의 중지 기간 T1의 시작 직전의 시점에, 가장 구동 트랜지스터 Tr3의 게이트 소스간 전압 Vgs가 커지게 된다. 따라서 도 15의 예에서는, 중지 기간 T1에 가장 게이트 전압 Vg 및 소스 전압 Vs의 상승 속도가 빨라진다. 따라서 임계전압의 보정처리의 실패은, 이 선두의 중지 기간 T1에 발생한다.
따라서 본 실시예에서는, 이 중지 기간 T1에만, 기록신호 WS를 대진폭으로 하강시켜서, 임계전압의 보정처리의 실패를 방지한다.
본 실시예에 의하면, 저장용량의 단자간 전압을 임계전압 이상의 전압으로 설정한 후, 처음으로 기록 트랜지스터를 오프 동작시키는 타이밍에서 기록신호를 대진폭화함으로써, 실시예 1의 구성에 비해서 한층 더 소비 전력을 저감하고, 실시 예 1과 동일한 효과를 얻을 수 있다. 또 고정 전압 Vofs를 설정하여, 최종적으로 임계전압 보정을 종료할 때에, 게이트 라인으로의 런닝을 방지할 수 있다. 따라서, 정확하게 임계전압 Vth의 편차를 보정할 수 있다.
[실시예 3]
도 4는, 도 1과의 대비로서, 본 발명의 실시예 3의 화상표시장치에 있어서의 화소회로의 동작을 나타내는 타임 차트다. 본 실시예의 화상표시장치는, 주사선 구동회로의 기록신호 WS의 생성에 관련되는 스캐너(6A)(도 12 참조)의 구성이 다른 점을 제외하고, 실시예 1의 화상표시장치(21)와 동일하게 구성된다.
또 본 실시예에서는, 이 스캐너(6A)에 있어서, 기록신호 WS의 상승시의 전압 VSSV1, VSSV1b의 전환에 의해, 기록신호의 하강을 대진폭으로 실행해서 신호선의 전압을 계조 설정용 전압으로 설정하고 있는 기간 동안, 구동 트랜지스터의 게이트 전압을 하강시킨다.
즉 본 실시예에서는, 전압 VSSV1에서 전압 VDDV1로 기록신호 WS를 상승시킨 후, 전압 VDDV1에서 전압 VSSV1보다 낮은 전압 VSSV1b로 기록신호 WS를 하강시키고, 이에 따라 기록신호 WS를 대진폭으로 하강시킨다. 또한 계속해서 전압 VSSV1b에서 전압 VDDV1로 기록신호 WS를 상승시킨 후, 전압 VDDV1b로 하강시키는 동작을 반복하고, 이것에 의해 이 경우에도 기록신호 WS를 대진폭으로 하강시킨다. 또한 계속해서 전압 VSSV1b에서 전압 VDDV1로 기록신호 WS를 상승시킨 후, 전압 VDDV1로 하강시켜서, 계조 설정용 전압 Vsig를 저장용량 Cs에 설정할 때의 런닝을 방지한다.
이 때 기록신호의 하강시의 전압의 전환에 의해, 실시예 2와 마찬가지로, 선두의 기간에만 기록신호를 대진폭으로 하강시켜도 된다.
본 실시예와 같이, 저장용량의 단자전압을 계조 설정용 전압으로 설정할 경우에 비하여, 기록신호를 저전압으로 하강시켜서 대진폭화해도, 실시예 1 또는 실시예 2와 동일한 효과를 얻을 수 있다.
[실시예 4]
도 5는, 본 발명의 실시예 4의 화상표시장치에 적용되는 신호선 구동회로의 구성을 도시한 도면이다. 본 실시예의 화상표시장치는, 이 신호선 구동회로(33)가 적용되는 점을 제외하고, 도 15에 대해서 전술한 화상표시장치와 동일하게 구성된다.
신호선 구동회로(33)는, 데이터 드라이버(6)에 의해 순차 입력되는 화상 데이터 D1을 순차 래치해서 각 신호선 sig(1), sig(2), sig(3),……에 할당한다. 또한 이 할당한 화상 데이터를 각각 디지털 아날로그 변환 처리하고, 각 신호선 sig(1), sig(2), sig(3),……의 구동신호 sigin(1), sigin(2), sigin(3),……을 출력한다. 이 때 이들 구동신호 sigin(1), sigin(2), sigin(3),……은, 전술한 각 신호선 sig의 계조 설정용 전압 Vsig의 연속에 의한 신호다.
신호선 구동회로(33)는, 각각 스위치회로(36(1), 36(2), 36(3),……)를 통해서, 이들 구동신호 sigin(1), sigin(2), sigin(3),……을 대응하는 신호선 sig(1), sig(2), sig(3),……에 출력한다. 또한 이 스위치회로(36(1), 36(2), 36(3),……)에 대응하는 스위치회로(35(1), 35(2), 35(3),……)에 의해, 각 신호선 sig(1), sig(2), sig(3),……에 임계전압 보정용 고정 전압 Vofs를 출력한다.
여기에서 이들 스위치회로(36(1), 36(2), 36(3),……)는, 제어신호 SELsig 및 제어신호 SELsig의 반전 신호 xSELsig에 의해 온 오프 동작하는 MOS스위치회로에 의해 구성된다. 즉 스위치회로(36(1), 36(2), 36(3),……)에는, N채널형 트랜지스터(36N) 및 P채널형 트랜지스터(36P)가 설치되고, 이들 트랜지스터(36N 및 36P)의 드레인 및 소스가 각각 접속된다. 스위치회로(36(1), 36(2), 36(3),……)에서는, 트랜지스터(36N 및 36P)의 게이트에 각각 제어신호 SELsig 및 반전 신호 xSELsig가 입력되고, 도 6a, b 및 f에 의해 나타낸 바와 같이 이들 제어신호 SELsig 및 반전 신호 xSELsig에 의한 제어에 의해 구동신호 sigin(1), sigin(2), sigin(3),……을 대응하는 신호선 sig(1), sig(2), sig(3),……에 출력한다.
또 마찬가지로, 스위치회로(35(1), 35(2), 35(3),……)는, 제어신호 SELofs 및 제어신호 SELofs의 반전 신호 xSELofs에 의해 온 오프 동작하는 MOS스위치회로로 구성된다. 즉 스위치회로(35(1), 35(2), 35(3),……)에는, N채널형 트랜지스터(35N) 및 P채널형 트랜지스터(35P)가 설치되고, 이들 트랜지스터(35N 및 35P)의 드레인 및 소스가 각각 접속된다. 스위치회로(35(1), 35(2), 35(3),……)에서는, 트랜지스터(35N 및 35P)의 게이트에 각각 제어신호 SELofs 및 반전 신호 xSELofs가 입력되고, 도 6c, d 및 f에 의해 나타낸 바와 같이 이들 제어신호 SELofs 및 반전 신호 xSELofs에 의한 제어에 의해 고정 전압 Vofs를 대응하는 신호선 sig(1), sig(2), sig(3),……에 출력한다.
신호선 구동회로(33)는, 고정 전압 Vofs에 관한 스위치회로(35(1), 35(2), 35(3),……)에 있어서, P채널형 트랜지스터(35P)에 비하여, N채널형 트랜지스터(35N)의 게이트 사이즈(면적)가 큰 크기로 제작된다. 이에 따라 신호선 구동회로(33)는, 제어신호 SELofs 및 반전 신호 xSELofs에 의해 기록신호Vofs의 출력을 정지할 때에, 신호선 sig를 고정 전위 Vofs보다 낮은 전압 Vofs2로 설정한다(도 6f). 이것에 의해 본 실시예에서는, 고정 전압 Vofs의 출력을 제어하는 제어신호 SELofs의 배선 패턴과, 신호선 sig의 배선 패턴과의 사이의 런닝을 이용하여, 신호선 sig의 전압을 전압 Vofs2로 설정하고, 중지 기간 T1 및 T2 동안에, 구동 트랜지스터 Tr3의 게이트 소스간 전압 Vgs를 저감시킨다.
또한 도 6과의 대비로서 도 7에, 트랜지스터(35P 및 35N)를 동일한 게이트 사이즈(면적)로 제작했을 경우의 타임 차트를 나타낸다.
또한 이렇게 P채널형 트랜지스터(35P)에 비하여, N채널형 트랜지스터(35N)의 게이트 사이즈(면적)를 큰 크기로 제작하는 대신에, N채널형 트랜지스터(35N)의 게이트 사이즈(면적)와 P채널형 트랜지스터(35P)의 게이트 사이즈(면적)의 비를 size(35N/35P)라고 하고, 계조 설정용 전압 Vsig측의 N채널형 트랜지스터(36N)의 게이트 사이즈(면적)와 P채널형 트랜지스터(36P)의 게이트 사이즈(면적)의 비를 size(36N/36P)라고 했을 때, size(35N/35P)>size(36N/36P)로 해도 된다. 이렇게 하여도 고정 전압 Vofs의 출력을 제어하는 제어신호 SELofs의 배선 패턴과, 신호선 sig의 배선 패턴과의 사이의 런닝을 이용하여, 신호선 sig의 전압을 전압 Vofs2로 설정할 수 있다.
또 스위치회로(35(1), 35(2),…… 및 36(1), 36(2),……)를 N채널형 트랜지 스터(35N 및 36N)만으로 구성해도 되고, 이 경우에는, 스위치회로(36(1), 36(2),……) 측의 N채널형 트랜지스터(36N)에 비하여, 스위치회로(35(1), 35(2),……) 측의 N채널형 트랜지스터(35N)의 게이트 사이즈(면적)를 크게 하여, 마찬가지로, 신호선 sig를 전압 Vofs로 설정할 수 있다.
본 실시예에 의하면, 기판 위에 형성되는 배선 패턴 간의 런닝을 이용하여, 구동 트랜지스터의 게이트 소스간 전압을 저감시키도록 하고, 이 런닝에 관한 배선 패턴에, 신호선에의 고정 전압의 출력을 제어하는 제어신호의 배선 패턴과 신호선의 배선 패턴을 적용하도록 해도, 상기의 실시예와 동일한 효과를 얻을 수 있다.
또 더 구체적으로, 고정 전압 및 또는 계조 설정용 전압의 출력을 제어하는 트랜지스터의 게이트 사이즈(면적), 게이트 사이즈(면적)의 비의 설정에 의해, 중지 기간 동안, 구동 트랜지스터의 게이트 소스간 전압을 저감시켜도, 상기의 실시예와 동일한 효과를 얻을 수 있다.
[실시예 5]
도 8은, 도 7과의 대비로서, 본 발명의 실시예 5의 화상표시장치의 설명에 제공하는 도다. 본 실시예의 화상표시장치는, 실시예 4의 화상표시장치에 있어서, 신호선 구동회로의 트랜지스터(35N 및 35P, 36N 및 36P)가 동일한 크기로 제작되는 점, 이 트랜지스터(35N 및 35P, 36N 및 36P)의 구동에 관련되는 제어신호가 다른 점을 제외하고, 실시예 4의 화상표시장치와 동일하게 구성된다.
본 실시예에서는, P채널형 트랜지스터(35P)를 온 오프 제어하는 제어신호 xSELofs의 진폭에 비하여, N채널형 트랜지스터(35N)를 온 오프 제어하는 제어신호 SELofs의 진폭을 크게 한다(도 8c 및 d). 이것에 의해 본 실시예에서는, 신호선 sig를 전압 Vofs2로 설정하고, 중지 기간 T1 및 T2 동안에, 구동 트랜지스터 Tr3의 게이트 소스간 전압 Vgs를 저감시킨다.
또한 이렇게 P채널형 트랜지스터(35P)의 제어신호 xSELofs의 진폭에 비하여, N채널형 트랜지스터(35N)의 제어신호 SELofs의 진폭을 크게 하는 대신에, 고정 전압측의 N채널형 트랜지스터(35N)의 진폭과 P채널형 트랜지스터(35P)의 진폭과의 비를 V(35N/35P)라고 하고, 계조 설정용 전압 Vsig측의 N채널형 트랜지스터(36N)의 진폭과 P채널형 트랜지스터(36P)의 진폭과의 비를 V(36N/36P)라고 했을 때, V(35N/35P)>V(36N/36P)로 해도 된다. 이렇게 해도 고정 전압 Vofs의 출력을 제어하는 제어신호 SELofs의 배선 패턴과, 신호선 sig의 배선 패턴과의 사이의 런닝을 이용하여, 신호선 sig의 전압을 전압 Vofs2로 설정할 수 있다.
또 스위치회로(35(1), 35(2),…… 및 36(1), 36(2),……)를 N채널형 트랜지스터(35N 및 36N)만으로 구성해도 되고, 이 경우에는, 스위치회로(36(1), 36(2),……) 측의 N채널형 트랜지스터(36N)의 진폭에 비하여, 스위치회로(35(1), 35(2),……) 측의 N채널형 트랜지스터(35N)의 진폭을 크게 하고, 마찬가지로, 신호선 sig를 전압 Vofs로 설정할 수 있다.
본 실시예와 같이, 신호선에의 고정 전압 및 또는 계조 설정용 전압의 출력을 제어하는 제어신호의 배선 패턴으로부터, 신호선의 배선 패턴으로의 런닝을 이용하여, 중지 기간 동안, 구동 트랜지스터의 게이트 소스간 전압을 저감시켜도, 상기의 실시예와 동일한 효과를 얻을 수 있다.
보다 구체적으로, 이들 제어신호의 진폭, 진폭의 비의 설정에 의해, 구동 트랜지스터의 게이트 소스간 전압을 저감시켜도, 상기의 실시예와 동일한 효과를 얻을 수 있다.
[실시예 6]
도 9는, 도 5와의 대비로서, 본 발명의 실시예 6의 화상표시장치에 적용되는 신호선 구동회로를 도시한 도면이다. 본 실시예의 화상표시장치는, 이 신호선 구동회로(43)에 관한 구성이 다른 점을 제외하고, 실시예 1∼6의 화상표시장치와 동일하게 구성된다.
본 실시예에 있어서, 데이터 드라이버(46)는, 순차 입력되는 화상 데이터 D1을 순차 래치해서 각 신호선 sig에 할당한 후, 디지털 아날로그 변환 처리하고, 신호선 sig마다 계조 설정용 전압 Vsig를 생성한다. 도 10i에 나타낸 바와 같이 또 수평방향으로 연속하는 적색용, 녹색용, 청색용에 의한 3개의 신호선 sig를 단위로 해서, 생성한 계조 설정용 전압 Vsig를 시분할 다중화해서 출력 신호 sigin을 출력한다. 이것에 의해 본 실시예에서는, 데이터 드라이버(46)의 출력 단자 수를 신호선 sig의 1/3로 저감하여, 화상표시장치의 구성을 간략화한다.
또 이들 3개의 신호선 sig에 고정 전압 Vofs를 출력하는 스위치회로(36(1), 36(2), 36(3))를 공통의 제어신호 SELofs 및 xSELofs에 의해 온 오프 제어하여, 이들 3개의 신호선 sig를 동시에 고정 전압 Vofs로 설정한다(도 10g, h 및 j). 또 3개의 신호선 sig에 계조 설정용 전압 Vsig를 출력하는 스위치회로(35(1), 35(2), 35(3))를 개별의 제어신호 SELsigR 및 xSELsigR, SELsigG 및 xSELsigG, SELsigB 및 xSELsigB에 의해 시분할에서 온 오프 제어하고(도 10a∼f 및 j), 데이터 드라이버(46)로부터 시분할 다중화해서 출력되는 계조 설정용 전압 Vsig를 각각 대응하는 신호선 sigR, sigG, sigB에 출력한다.
본 화상표시장치에 있어서, 각 화소회로(5)는, 이 신호선 구동회로의 구성에 대응하고, 이들 3개의 신호선에 관련되는 화소회로에서, 동시에, 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth 이상의 전압으로 설정한 후, 구동 트랜지스터 Tr3을 통한 방전에 의해 저장용량 Cs의 단자간 전압을 구동 트랜지스터 Tr3의 임계전압 Vth로 설정한다.
또 그 후에 순차, 기록 트랜지스터 Tr1을 온 동작시켜서, 저장용량 Cs의 단자간 전압을 설정한다.
본 실시예의 신호선 구동회로는, 스위치회로(35 및 또는 36)가, 상기의 실시예 4 또는 실시예 5와 동일하게 구성되고, 이에 따라 중지 기간 T1 및 T2 동안에, 구동 트랜지스터의 게이트 소스간 전압을 저감시킨다.
본 실시예에 의하면, 복수의 신호선을 시분할로 구동하는 경우에도, 실시예 4 또는 실시예 5와 동일한 효과를 얻을 수 있다.
[실시예 7]
이 때 상기의 실시예에 있어서는, 기록신호, 신호선 구동회로 등의 각종 설정에 의해, 각각 구동 트랜지스터의 게이트 소스간 전압을 일시적으로 저감시켜서 구동 트랜지스터의 임계전압의 편차를 보정할 경우에 대해서 서술했지만, 본 발명은 이에 한정하지 않고, 상기의 각 실시예의 구성을 조합해서 구동 트랜지스터의 게이트 소스간 전압을 일시적으로 저감시켜도 좋다.
또 상기의 실시예에 있어서는, 주사선의 제어에 의해 구동 트랜지스터의 전원을 제어할 경우에 대해서 서술했지만, 본 발명은 이에 한정하지 않고, 구동 트랜지스터의 게이트와 전원과의 사이에 트랜지스터를 설치하고, 이 트랜지스터의 제어에 의해 구동 트랜지스터의 전원을 제어해도 좋다.
또 상기의 실시예에서는, 구동 트랜지스터의 전원을 하강시키고, 이 구동 트랜지스터를 통해 저장용량의 유기EL소자측단의 축적 전하를 전원에 방전시킴으로써, 저장용량의 유기EL소자측단 전압을 하강시키고, 그 후에 저장용량의 단자간 전압을 구동 트랜지스터의 임계전압 이상의 전압으로 설정할 경우에 대해서 서술했지만, 본 발명은 이에 한정하지 않고, 저장용량의 유기EL소자측단에 트랜지스터를 설치하고, 이 트랜지스터의 온오프제어에 의해 저장용량의 유기EL소자측단전압을 하강시키고, 그 후에 저장용량의 단자간 전압을 구동 트랜지스터의 임계전압 이상의 전압으로 설정해도 좋다.
또 상기의 실시예에 있어서는, 3회의 기간에, 저장용량의 단자간 전압을 방전시켜서 저장용량의 단자간 전압을 구동 트랜지스터의 임계전압으로 설정할 경우에 대해서 서술했지만, 본 발명은 이에 한정하지 않고, 3회 이외의 복수의 기간에, 저장용량의 단자간 전압을 방전시켜서 저장용량의 단자간 전압을 구동 트랜지스터의 임계전압으로 설정할 경우에 널리 적용할 수 있다.
또 상기의 실시예에 있어서는, 신호선이 고정 전압으로 설정되는 연속하는 기간에, 저장용량의 단자간 전압을 방전시켜서 저장용량의 단자간 전압을 구동 트 랜지스터의 임계전압으로 설정할 경우에 대해서 서술했지만, 본 발명은 이에 한정하지 않고, 도 11에 나타낸 바와 같이 필요에 따라 신호선이 고정 전압으로 설정되는 기간을 중지 기간으로 해도 된다. 또한 도 11의 예는, 저장용량의 단자간 전압을 구동 트랜지스터의 임계전압으로 설정한 후의 중지 기간을 연장하고, 계속해서 신호선이 고정 전압으로 설정되는 기간도 중지 기간에 포함하도록 한 것이다. 이렇게 하면, 라인마다 표시, 비표시의 기간을 자유롭게 설정할 수 있고, 저더의 개선 등에 도움을 줄 수 있다.
또 상기의 실시예에 있어서는, N채널형 트랜지스터를 구동 트랜지스터에 적용할 경우에 대해서 서술했지만, 본 발명은 이에 한정하지 않고, P채널형 트랜지스터를 구동 트랜지스터에 적용하는 화상표시장치 등에 널리 적용할 수 있다. P채널형 트랜지스터를 구동 트랜지스터에 적용할 경우, 실시예 1∼3 등의 화소회로에서는, 기록 트랜지스터 Tr1에도 P채널형 트랜지스터를 적용하는 것이 되고, 기록신호 WS의 Hi전압, Lo전압이 반전하는 것은 말할 필요도 없다. 또한 실시예 4, 5 등의 경우, 트랜지스터(35, 36)의 P채널형, N채널형의 관계가 반전하는 것도 용이하게 이해할 수 있다.
또 상기의 실시예에 있어서는, 본 발명을 유기EL소자의 화상표시장치에 적용할 경우에 대해서 서술했지만, 본 발명은 이에 한정하지 않고, 전류 구동형의 각종 자발광 소자에 의한 화상표시장치에 널리 적용할 수 있다.
[산업상의 이용 가능성]
본 발명은, 화상표시장치 및 화상표시장치의 구동방법에 관한 것으로서, 예 를 들면 유기EL소자에 의한 액티브 매트릭스형 화상표시장치에 적용할 수 있다.
도 1은 본 발명의 실시예 1의 화상표시장치에 적용되는 화소회로의 동작의 설명에 제공하는 타임 차트다.
도 2는 도 1의 화소회로의 구성을 나타내는 접속도다.
도 3은 본 발명의 실시예 2의 화상표시장치에 적용되는 화소회로의 동작의 설명에 제공하는 타임 차트다.
도 4는 본 발명의 실시예 3의 화상표시장치에 적용되는 화소회로의 동작의 설명에 제공하는 타임 차트다.
도 5는 본 발명의 실시예 4의 화상표시장치에 적용되는 신호선 구동회로를 도시한 도면이다.
도 6은 도 5의 화상표시장치에 적용되는 신호선 구동회로의 동작의 설명에 제공하는 타임 차트다.
도 7은 도 6과의 대비로서 종래의 화상표시장치에 적용되는 신호선 구동회로의 동작의 설명에 제공하는 타임 차트다.
도 8은 본 발명의 실시예 5의 화상표시장치에 적용되는 신호선 구동회로의 동작의 설명에 제공하는 타임 차트다.
도 9는 본 발명의 실시예 6의 화상표시장치에 적용되는 신호선 구동회로를 도시한 도면이다.
도 10은 도 9의 신호선 구동회로의 동작에 설명에 제공하는 타임 차트다.
도 11은 본 발명의 다른 실시예의 화상표시장치의 동작의 설명에 제공하는 타임 차트다.
도 12는 종래의 화상표시장치를 나타내는 블럭도다.
도 13은 도 12의 화상표시장치에 있어서의 화소회로를 상세하게 도시한 도면이다.
도 14는 도 13의 화소회로의 동작의 설명에 제공하는 타임 차트다.
도 15는 저장용량의 단자간 전압의 방전을 복수 회에 실행할 경우의 설명에 제공하는 타임 차트다.
도 16은 중지 기간의 처리의 설명에 제공하는 타임 차트다.
도 17은 복수 라인의 처리를 나타내는 타임 차트다.
[부호의 설명]
1, 21……화상표시장치, 2……표시부,
3, 13, 33, 43……신호선 구동회로, 4……주사선 구동회로,
5……화소회로, 6, 46……데이터 드라이버,
8……유기E L소자, 9, 10, 35, 36……스위치회로,
35N, 35P, 36N, 36P, Tr1, Tr3……트랜지스터,
Cs……저장용량
Claims (16)
- 화소회로를 매트릭스 모양으로 배치해서 형성된 표시부와, 상기 표시부의 신호선 및 주사선을 통해 상기 화소회로를 구동하는 신호선 구동회로 및 주사선 구동회로를 절연 기판 위에 형성한 화상표시장치로서,상기 화소회로는,적어도 발광소자와,게이트 소스간 전압에 따른 구동전류에 의해 상기 발광소자를 전류 구동하는 구동 트랜지스터와,상기 게이트 소스간 전압을 유지하는 1개의 용량, 또는, 복수의 결합 용량으로 이루어지는 저장용량과,상기 주사선 구동회로로부터 출력되는 기록신호에 의해 온 오프 동작하여, 상기 저장용량의 단자전압을 상기 신호선의 전압으로 설정하는 기록 트랜지스터를 갖고,상기 신호선 구동회로는,상기 신호선에 접속된 상기 화소회로의 계조를 지시하는 계조 설정용 전압과, 임계전압 보정용 고정 전압을 상기 신호선에 교대로 출력하고,상기 화소회로는,상기 기록 트랜지스터를 온 동작시켜서 상기 저장용량의 단자전압을 상기 고정 전압으로 설정하여, 상기 저장용량의 단자간 전압을 상기 구동 트랜지스터의 임 계전압 이상의 전압으로 설정한 후,상기 신호선이 상기 고정 전압으로 설정되고 있는 기간에, 상기 기록 트랜지스터를 온 동작시켜서 상기 저장용량의 일단을 일정 전압 유지한 상태에서, 상기 구동 트랜지스터를 통해서 상기 단자간 전압을 방전시키는 방전 동작과,상기 신호선이 상기 계조 설정용 전압으로 설정되고 있는 기간의 상기 기록 트랜지스터의 오프 동작을 반복하고,적어도 2회 이상의 방전 동작을 행하여, 상기 단자간 전압을 상기 구동 트랜지스터의 임계전압에 의존한 전압으로 설정하고,그 후에 상기 기록 트랜지스터를 온 동작시켜서, 상기 단자전압을 상기 계조 설정용 전압으로 설정하고,상기 단자간 전압을 상기 임계전압 이상의 전압으로 설정한 후, 상기 단자전압을 상기 계조 설정용 전압으로 설정하기까지의 사이의, 상기 신호선이 상기 계조 설정용 전압으로 설정되고 있는 기간에, 상기 절연 기판 위에 형성된 배선 패턴 간의 런닝에 의해 상기 단자전압을 상기 고정 전압으로부터 가변함으로써, 상기 신호선이 상기 고정 전압으로 설정되고 있는 기간의 종료 시점에 비하여, 상기 기록 트랜지스터의 게이트 소스간 전압을 저감하는 것을 특징으로 하는 화상표시장치.
- 제 1항에 있어서,상기 배선 패턴 간의 런닝이,상기 기록 트랜지스터의 게이트 라인으로부터 상기 구동 트랜지스터의 게이트 라인으로의 런닝인 것을 특징으로 하는 화상표시장치.
- 제 2항에 있어서,상기 단자전압을 상기 계조 설정용 전압으로 설정할 경우에 비하여, 상기 기록신호의 진폭을 증대시켜서 상기 기록 트랜지스터를 오프 동작시킴으로써, 상기 단자전압을 상기 고정 전압으로부터 가변하는 것을 특징으로 하는 화상표시장치.
- 제 2항에 있어서,상기 저장용량은,상기 구동 트랜지스터의 게이트 및 소스에 양단을 접속하고,상기 화소회로는,상기 구동 트랜지스터의 드레인 전압의 제어에 의해, 상기 저장용량의 상기 발광소자측단의 축적 전하를 상기 구동 트랜지스터의 드레인에 유출해서 상기 저장용량의 상기 발광소자측단의 전압을 소정 전압으로 설정한 후,상기 기록 트랜지스터를 온 동작시켜서 상기 저장용량의 단자전압을 상기 고정 전압으로 설정함으로써,상기 저장용량의 단자간 전압을 상기 구동 트랜지스터의 임계전압 이상의 전 압으로 설정하는 것을 특징으로 하는 화상표시장치.
- 제 3항에 있어서,상기 기록신호의 진폭을 증대시키는 타이밍이,상기 단자간 전압을 상기 임계전압 이상의 전압으로 설정한 후, 처음으로 상기 기록 트랜지스터를 오프 동작시키는 타이밍인 것을 특징으로 하는 화상표시장치.
- 제 3항에 있어서,상기 단자전압을 상기 계조 설정용 전압으로 설정할 경우에 비하여, 상기 기록신호를 고전압으로 상승시키는 것에 의해,상기 기록신호의 진폭을 증대시키는 것을 특징으로 하는 화상표시장치.
- 제 3항에 있어서,상기 주사선 구동회로는,상기 단자전압을 상기 계조 설정용 전압으로 설정할 경우에 비하여, 상기 기록신호를 저전압으로 하강시키는 것에 의해,상기 기록신호의 진폭을 증대시키는 것을 특징으로 하는 화상표시장치.
- 제 1항에 있어서,상기 신호선 구동회로는,계조 설정용 전압측의 제어신호에 의해 온 오프 동작하여, 상기 계조 설정용 전압을 상기 신호선에 출력하는 계조 설정용 전압측의 스위치회로와,고정 전압측의 제어신호에 의해 온 오프 동작하여, 상기 고정 전압을 상기 신호선에 출력하는 고정 전압측의 스위치회로를 갖고,상기 절연 기판 위에 형성된 배선 패턴 간의 런닝이,상기 고정 전압측의 제어신호의 배선 패턴으로부터 상기 신호선의 배선 패턴으로의 런닝인 것을 특징으로 하는 화상표시장치.
- 제 8항에 있어서,상기 저장용량은,상기 구동 트랜지스터의 게이트 및 소스에 양단을 접속하고,상기 화소회로는,상기 구동 트랜지스터의 드레인 전압의 제어에 의해, 상기 저장용량의 상기 발광소자측단의 축적 전하를 상기 구동 트랜지스터의 드레인에 유출해서 상기 저장 용량의 상기 발광소자측단의 전압을 소정 전압으로 설정한 후,상기 기록 트랜지스터를 온 동작시켜서 상기 저장용량의 단자전압을 상기 고정 전압으로 설정함으로써,상기 저장용량의 단자간 전압을 상기 구동 트랜지스터의 임계전압 이상의 전압으로 설정하는 것을 특징으로 하는 화상표시장치.
- 제 8항에 있어서,상기 고정 전압측의 스위치회로가,상기 고정 전압측의 제어신호에 의해 온 오프 동작하는 P채널형 트랜지스터 및 N채널형 트랜지스터이며,상기 P채널형 트랜지스터의 게이트 면적에 비하여, 상기 N채널형 트랜지스터의 게이트 면적이 크게 설정된 것을 특징으로 하는 화상표시장치.
- 제 8항에 있어서,상기 계조 설정용 전압측의 스위치회로가,상기 계조 설정용 전압측의 제어신호에 의해 온 오프 동작하는 P채널형 트랜지스터 및 N채널형 트랜지스터이며,상기 고정 전압측의 스위치회로가,상기 고정 전압측의 제어신호에 의해 온 오프 동작하는 P채널형 트랜지스터 및 N채널형 트랜지스터이며,상기 계조 설정용 전압측의 스위치회로에 있어서의 상기 N채널형 트랜지스터의 게이트 면적과 상기 P채널형 트랜지스터의 게이트 면적과의 비에 비하여, 상기 고정 전압측의 스위치회로에 있어서의 상기 N채널형 트랜지스터의 게이트 면적과 상기 P채널형 트랜지스터의 게이트 면적과의 비가 크게 설정된 것을 특징으로 하는 화상표시장치.
- 제 8항에 있어서,상기 계조 설정용 전압측의 스위치회로가,상기 계조 설정용 전압측의 제어신호에 의해 온 오프 동작하는 N채널형 트랜지스터이며,상기 고정 전압측의 스위치회로가,상기 고정 전압측의 제어신호에 의해 온 오프 동작하는 N채널형 트랜지스터이며,상기 계조 설정용 전압측의 스위치회로에 있어서의 상기 N채널형 트랜지스터의 게이트 면적에 비하여, 상기 고정 전압측의 스위치회로에 있어서의 상기 N채널형 트랜지스터의 게이트 면적이 크게 설정된 것을 특징으로 하는 화상표시장치.
- 제 8항에 있어서,상기 고정 전압측의 스위치회로가,상기 고정 전압측의 제어신호에 의해 온 오프 동작하는 P채널형 트랜지스터 및 N채널형 트랜지스터이며,상기 P채널형 트랜지스터를 온 오프 제어하는 제어신호에 비하여, 상기 N채널형 트랜지스터를 온 오프 제어하는 제어신호가 대진폭으로 설정된 것을 특징으로 하는 화상표시장치.
- 제 8항에 있어서,상기 계조 설정용 전압측의 스위치회로가,상기 계조 설정용 전압측의 제어신호에 의해 온 오프 동작하는 P채널형 트랜지스터 및 N채널형 트랜지스터이며,상기 고정 전압측의 스위치회로가,상기 고정 전압측의 제어신호에 의해 온 오프 동작하는 P채널형 트랜지스터 및 N채널형 트랜지스터이며,상기 계조 설정용 전압측의 스위치회로에 있어서의 상기 N채널형 트랜지스터를 온 오프 제어하는 제어신호의 진폭과 상기 P채널형 트랜지스터를 온 오프 제어하는 제어신호의 진폭과의 비에 비하여, 상기 고정 전압측의 스위치회로에 있어서 의 상기 N채널형 트랜지스터를 온 오프 제어하는 제어신호의 진폭과 상기 P채널형 트랜지스터를 온 오프 제어하는 제어신호의 진폭과의 비가 크게 설정된 것을 특징으로 하는 화상표시장치.
- 제 8항에 있어서,상기 계조 설정용 전압측의 스위치회로가,상기 계조 설정용 전압측의 제어신호에 의해 온 오프 동작하는 N채널형 트랜지스터이며,상기 고정 전압측의 스위치회로가,상기 고정 전압측의 제어신호에 의해 온 오프 동작하는 N채널형 트랜지스터이며,상기 계조 설정용 전압측의 스위치회로에 있어서의 상기 N채널형 트랜지스터를 온 오프 제어하는 제어신호의 진폭에 비하여, 상기 고정 전압측의 스위치회로에 있어서의 상기 N채널형 트랜지스터를 온 오프 제어하는 제어신호의 진폭이 크게 설정된 것을 특징으로 하는 화상표시장치.
- 화소회로를 매트릭스 모양으로 배치해서 형성된 표시부와, 상기 표시부의 신호선 및 주사선을 통해 상기 화소회로를 구동하는 신호선 구동회로 및 주사선 구동 회로를 절연 기판 위에 형성한 화상표시장치의 구동방법으로서,상기 화소회로는,적어도 발광소자와,게이트 소스간 전압에 따른 구동전류에 의해 상기 발광소자를 전류 구동하는 구동 트랜지스터와,상기 게이트 소스간 전압을 유지하는 1개의 용량, 또는, 복수의 결합 용량으로 이루어지는 저장용량과,상기 주사선 구동회로로부터 출력되는 기록신호에 의해 온 오프 동작하여, 상기 저장용량의 단자전압을 상기 신호선의 전압으로 설정하는 기록 트랜지스터를 갖고,상기 구동방법은,신호선 구동회로로부터, 상기 신호선에 접속된 상기 화소회로의 계조를 지시하는 계조 설정용 전압과, 임계전압 보정용 고정 전압을 상기 신호선에 교대로 출력하는 신호선 구동 스텝과,상기 기록 트랜지스터를 온 동작시켜서 상기 저장용량의 단자전압을 상기 고정 전압으로 설정하여, 상기 저장용량의 단자간 전압을 상기 구동 트랜지스터의 임계전압 이상의 전압으로 설정하는 준비 스텝과,상기 준비 스텝에 이어서, 상기 신호선이 상기 고정 전압으로 설정되고 있는 기간에, 상기 기록 트랜지스터를 온 동작시켜서 상기 저장용량의 일단을 일정 전압 유지한 상태에서, 상기 구동 트랜지스터를 통해서 상기 단자간 전압을 방전시키는 방전 동작과, 상기 신호선이 상기 계조 설정용 전압으로 설정되고 있는 기간의 상기 기록 트랜지스터의 오프 동작을 반복하고, 적어도 2회 이상의 방전 동작을 행하여, 상기 단자간 전압을 상기 구동 트랜지스터의 임계전압에 의존한 전압으로 설정하는 임계전압 설정 스텝과,상기 임계전압 설정 스텝에 이어서, 상기 기록 트랜지스터를 온 동작시켜서, 상기 단자전압을 상기 계조 설정용 전압으로 설정하는 계조 설정용 전압의 설정 스텝을 갖고,상기 임계전압 설정 스텝은,상기 신호선이 상기 계조 설정용 전압으로 설정되고 있는 기간에, 상기 절연 기판 위에 형성된 배선 패턴 간의 런닝에 의해 상기 단자전압을 상기 고정 전압으로부터 가변함으로써, 상기 신호선이 상기 고정 전압으로 설정되고 있는 기간의 종료 시점에 비하여, 상기 기록 트랜지스터의 게이트 소스간 전압을 저감하는 것을 특징으로 하는 화상표시장치의 구동방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008101331A JP4780134B2 (ja) | 2008-04-09 | 2008-04-09 | 画像表示装置及び画像表示装置の駆動方法 |
JPJP-P-2008-101331 | 2008-04-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090107929A true KR20090107929A (ko) | 2009-10-14 |
KR101589901B1 KR101589901B1 (ko) | 2016-01-29 |
Family
ID=41163573
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090027966A KR101589901B1 (ko) | 2008-04-09 | 2009-04-01 | 화상표시장치 및 화상표시장치의 구동방법 |
Country Status (5)
Country | Link |
---|---|
US (2) | US8077124B2 (ko) |
JP (1) | JP4780134B2 (ko) |
KR (1) | KR101589901B1 (ko) |
CN (1) | CN101556763B (ko) |
TW (1) | TWI431590B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010060265A1 (de) | 2009-11-10 | 2011-05-12 | Hyundai Motor Company | Auspuffanlagen-Aufhänger für ein Kraftfahrzeug |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101976545A (zh) * | 2010-10-26 | 2011-02-16 | 华南理工大学 | Oled显示器的像素驱动电路及其驱动方法 |
CN101986378A (zh) * | 2010-11-09 | 2011-03-16 | 华南理工大学 | 有源有机发光二极管显示器像素驱动电路及其驱动方法 |
CN102222468A (zh) * | 2011-06-23 | 2011-10-19 | 华南理工大学 | 有源有机发光二极管显示器交流像素驱动电路及驱动方法 |
JP2013092674A (ja) * | 2011-10-26 | 2013-05-16 | Sony Corp | 駆動回路、駆動方法、表示装置および電子機器 |
CN103714780B (zh) * | 2013-12-24 | 2015-07-15 | 京东方科技集团股份有限公司 | 栅极驱动电路、方法、阵列基板行驱动电路和显示装置 |
CN103730089B (zh) | 2013-12-26 | 2015-11-25 | 京东方科技集团股份有限公司 | 栅极驱动电路、方法、阵列基板行驱动电路和显示装置 |
CN103714781B (zh) | 2013-12-30 | 2016-03-30 | 京东方科技集团股份有限公司 | 栅极驱动电路、方法、阵列基板行驱动电路和显示装置 |
CN104778931A (zh) * | 2015-03-27 | 2015-07-15 | 京东方科技集团股份有限公司 | 一种像素晶体管的栅极驱动方法和栅极驱动电路 |
KR20200014957A (ko) | 2018-08-01 | 2020-02-12 | 삼성디스플레이 주식회사 | 표시 장치 및 이를 이용한 표시 패널의 구동 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006284716A (ja) * | 2005-03-31 | 2006-10-19 | Casio Comput Co Ltd | 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法 |
KR20080012227A (ko) * | 2006-08-02 | 2008-02-11 | 소니 가부시끼 가이샤 | 표시장치, 표시장치의 구동방법 및 전자기기 |
KR20080012216A (ko) * | 2006-08-01 | 2008-02-11 | 소니 가부시끼가이샤 | 표시 장치 및 전자 기기 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1294148C (zh) * | 2001-04-11 | 2007-01-10 | 中国科学院遗传与发育生物学研究所 | 环状单链三特异抗体 |
JP4516262B2 (ja) * | 2001-05-22 | 2010-08-04 | エルジー ディスプレイ カンパニー リミテッド | 電流駆動発光表示装置 |
EP1434193A4 (en) * | 2001-09-07 | 2009-03-25 | Panasonic Corp | EL DISPLAY, EL DISPLAY CONTROL UNIT AND PICTURE DISPLAY |
EP3716257B1 (en) * | 2001-09-07 | 2021-01-20 | Joled Inc. | El display panel, method of driving the same, and el display device |
US7196681B2 (en) * | 2001-09-18 | 2007-03-27 | Pioneer Corporation | Driving circuit for light emitting elements |
US20050057580A1 (en) * | 2001-09-25 | 2005-03-17 | Atsuhiro Yamano | El display panel and el display apparatus comprising it |
TWI234409B (en) * | 2002-08-02 | 2005-06-11 | Rohm Co Ltd | Active matrix type organic EL panel drive circuit and organic EL display device |
KR100832613B1 (ko) * | 2003-05-07 | 2008-05-27 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | El 표시 장치 |
GB2411758A (en) * | 2004-03-04 | 2005-09-07 | Seiko Epson Corp | Pixel circuit |
JP4501839B2 (ja) * | 2005-01-17 | 2010-07-14 | セイコーエプソン株式会社 | 電気光学装置、駆動回路及び電子機器 |
JP4923410B2 (ja) * | 2005-02-02 | 2012-04-25 | ソニー株式会社 | 画素回路及び表示装置 |
JP5245195B2 (ja) * | 2005-11-14 | 2013-07-24 | ソニー株式会社 | 画素回路 |
US8004477B2 (en) * | 2005-11-14 | 2011-08-23 | Sony Corporation | Display apparatus and driving method thereof |
JP4923527B2 (ja) | 2005-11-14 | 2012-04-25 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP4240059B2 (ja) * | 2006-05-22 | 2009-03-18 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP4203772B2 (ja) * | 2006-08-01 | 2009-01-07 | ソニー株式会社 | 表示装置およびその駆動方法 |
JP4935979B2 (ja) * | 2006-08-10 | 2012-05-23 | カシオ計算機株式会社 | 表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法 |
JP4867657B2 (ja) * | 2006-12-28 | 2012-02-01 | ソニー株式会社 | 電圧供給回路、表示装置、および電子機器、並びに電圧供給方法 |
JP5256691B2 (ja) * | 2007-10-29 | 2013-08-07 | ソニー株式会社 | 表示装置および電子機器 |
JP2009122335A (ja) * | 2007-11-14 | 2009-06-04 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP4978435B2 (ja) * | 2007-11-14 | 2012-07-18 | ソニー株式会社 | 表示装置、表示装置の駆動方法および電子機器 |
JP2009128404A (ja) * | 2007-11-20 | 2009-06-11 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
-
2008
- 2008-04-09 JP JP2008101331A patent/JP4780134B2/ja active Active
-
2009
- 2009-03-06 TW TW098107429A patent/TWI431590B/zh active
- 2009-03-11 US US12/382,200 patent/US8077124B2/en active Active
- 2009-04-01 KR KR1020090027966A patent/KR101589901B1/ko active IP Right Grant
- 2009-04-09 CN CN2009101342344A patent/CN101556763B/zh active Active
-
2011
- 2011-10-31 US US13/285,866 patent/US8344971B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006284716A (ja) * | 2005-03-31 | 2006-10-19 | Casio Comput Co Ltd | 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法 |
KR20080012216A (ko) * | 2006-08-01 | 2008-02-11 | 소니 가부시끼가이샤 | 표시 장치 및 전자 기기 |
KR20080012227A (ko) * | 2006-08-02 | 2008-02-11 | 소니 가부시끼 가이샤 | 표시장치, 표시장치의 구동방법 및 전자기기 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102010060265A1 (de) | 2009-11-10 | 2011-05-12 | Hyundai Motor Company | Auspuffanlagen-Aufhänger für ein Kraftfahrzeug |
Also Published As
Publication number | Publication date |
---|---|
US20090256782A1 (en) | 2009-10-15 |
JP2009251430A (ja) | 2009-10-29 |
US20120044239A1 (en) | 2012-02-23 |
CN101556763B (zh) | 2013-07-10 |
CN101556763A (zh) | 2009-10-14 |
KR101589901B1 (ko) | 2016-01-29 |
TW201003603A (en) | 2010-01-16 |
US8344971B2 (en) | 2013-01-01 |
TWI431590B (zh) | 2014-03-21 |
JP4780134B2 (ja) | 2011-09-28 |
US8077124B2 (en) | 2011-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101533220B1 (ko) | 화상표시장치 및 화상표시방법 | |
KR20090107929A (ko) | 화상표시장치 및 화상표시장치의 구동방법 | |
US9093024B2 (en) | Image display apparatus including a non-emission period lowering the gate and source voltage of the drive transistor | |
JP4826598B2 (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
KR101581959B1 (ko) | 화상 표시 장치 및 화상 표시 장치의 구동 방법 | |
KR102445341B1 (ko) | 표시 장치 및 표시 방법 | |
US20100045648A1 (en) | Image display device and driving method of image display device | |
JP2010054564A (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
CN114746932A (zh) | 电光装置、电子设备和驱动方法 | |
US8610647B2 (en) | Image display apparatus and method of driving the image display apparatus | |
JP2010060601A (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
JP2009122231A (ja) | 表示装置及び表示装置の駆動方法 | |
JP2010020034A (ja) | 画像表示装置 | |
US11631372B2 (en) | Pixel circuit driving method, pixel circuit, and display device | |
JP5067134B2 (ja) | 表示装置及び表示装置の駆動方法 | |
JP2009122228A (ja) | 表示装置及び表示装置の駆動方法 | |
JP2009122230A (ja) | 表示装置及び表示装置の駆動方法 | |
CN117561566A (zh) | 显示设备 | |
KR20210080107A (ko) | 전계발광 표시장치 | |
JP2010054876A (ja) | 画像表示装置及び画像表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
AMND | Amendment | ||
J201 | Request for trial against refusal decision | ||
E90F | Notification of reason for final refusal | ||
N231 | Notification of change of applicant | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant |