JP2010060601A - 画像表示装置及び画像表示装置の駆動方法 - Google Patents
画像表示装置及び画像表示装置の駆動方法 Download PDFInfo
- Publication number
- JP2010060601A JP2010060601A JP2008223226A JP2008223226A JP2010060601A JP 2010060601 A JP2010060601 A JP 2010060601A JP 2008223226 A JP2008223226 A JP 2008223226A JP 2008223226 A JP2008223226 A JP 2008223226A JP 2010060601 A JP2010060601 A JP 2010060601A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- line
- light emitting
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0218—Addressing of scan or signal lines with collection of electrodes in groups for n-dimensional addressing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】本発明は、例えば有機EL素子によるアクティブマトリックス型の画像表示装置に適用して、走査線のインピーダンスを従来に比して低減する。
【解決手段】本発明は、奇数ラインと続く偶数ラインとで電源用駆動信号DS〔1〕、DS〔2〕を時分割で電源電圧Vccに設定すると共に、この時分割の設定に対応するように書込信号WSを設定し、この奇数ラインと続く偶数ラインとで書込信号WSの走査線を共通化する。
【選択図】 図1
【解決手段】本発明は、奇数ラインと続く偶数ラインとで電源用駆動信号DS〔1〕、DS〔2〕を時分割で電源電圧Vccに設定すると共に、この時分割の設定に対応するように書込信号WSを設定し、この奇数ラインと続く偶数ラインとで書込信号WSの走査線を共通化する。
【選択図】 図1
Description
本発明は、画像表示装置及び画像表示装置の駆動方法に関し、例えば有機EL(Electro Luminescence)素子によるアクティブマトリックス型の画像表示装置に適用することができる。本発明は、奇数ラインと続く偶数ラインとで電源用駆動信号を時分割で電源電圧に設定すると共に、この時分割の設定に対応するように書込信号を設定し、この奇数ラインと続く偶数ラインとで書込信号の走査線を共通化することにより、走査線のインピーダンスを従来に比して低減することができるようにする。
近年、有機EL素子を用いたアクティブマトリックス型の画像表示装置の開発が盛んになっている。ここで有機EL素子を用いた画像表示装置は、電界の印加により発光する有機薄膜の発光現象を利用した画像表示装置である。有機EL素子は、10〔V〕以下の印加電圧で駆動することができる。従ってこの種の画像表示装置は、消費電力を低減することができる。また有機EL素子は、自発光素子である。従ってこの種の画像表示装置は、バックライト装置を必要とせず、軽量化、薄型化することができる。さらに有機EL素子は、応答速度が数μ秒程度と速い特徴がある。従ってこの種の画像表示装置は、動画像表示時に残像が殆ど発生しない特徴がある。
具体的に、図14に示すように、有機EL素子を用いたアクティブマトリックス型の画像表示装置1は、有機EL素子と有機EL素子を駆動する駆動回路とによる画素回路をマトリックス状に配置して表示部2が形成される。画像表示装置1は、表示部2に設けられた信号線DTL及び走査線SLをそれぞれ介して、表示部の周囲に配置した信号線駆動回路3及び走査線駆動回路4により各画素回路を駆動して所望の画像を表示する。
この有機EL素子を用いた画像表示装置に関して、特開2007−310311号公報には、2つのトランジスタを用いて画素回路を構成する方法が開示されている。従ってこの特開2007−310311号公報に開示の方法によれば、構成を簡略化することができる。またこの特開2007−310311号公報には、有機EL素子を駆動する駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきを補正する構成が開示されている。従ってこの特開2007−310311号公報に開示の構成によれば、駆動トランジスタのしきい値電圧のばらつき、移動度のばらつきによる画質劣化を防止することができる。
また特開2007−133284号公報には、駆動トランジスタのしきい値電圧のばらつきを補正する処理を複数回に分けて実行する構成が提案されている。この特開2007−133284号公報に開示の構成によれば、高精度化して画素回路の階調設定に割り当てる時間が短くなった場合でも、しきい値電圧のばらつき補正に十分な時間を割り当てることができる。従って高精度化した場合でも、しきい値電圧のばらつきによる画質劣化を防止することができる。
また特開2006−98622号公報には、画素回路を構成するトランジスタの各電極とは異なる配線層により表示部の配線を作成し、配線を低抵抗化する構成が開示されている。
また特開2006−154822号公報には、表示部に両側に走査線駆動回路を配置し、この両側の走査線駆動回路に各画素回路の駆動を振り分ける構成が開示されている。
特開2007−310311号公報
特開2007−133284号公報
特開2006−98622号公報
特開2006−154822号公報
ところで図14において符号Aにより示すように、走査線SLは、抵抗及び容量の分布定数回路による伝送路である。従って画像表示装置1では、符号B及びCにより示すように、走査線駆動回路4から遠ざかるに従って徐々に駆動信号の信号波形が鈍るようになる。画像表示装置1は、この信号波形の鈍りが甚だしい場合、各画素回路で階調を正しく設定することが困難になり、その結果、表示画面にシェーディングが発生する問題がある。
この問題を解決する1つの方法として、特開2006−98622号公報に開示の手法を適用して、走査線のインピーダンスを低下させる方法が考えられる。しかしながらこの方法では、製造工程が複雑になる問題がある。また特開2006−154822号公報に開始の手法を適用する方法も考えられるが、この場合には、走査線駆動回路の数が増大し、構成が複雑になる。
本発明は以上の点を考慮してなされたもので、走査線のインピーダンスを従来に比して低減することができる画像表示装置及び画像表示装置の駆動方法を提案しようとするものである。
上記の課題を解決するため請求項1の発明は、画像表示装置に適用して、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有する。前記画素回路は、発光素子と、ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、前記発光素子を発光させる発光期間と、前記発光素子の発光を停止する非発光期間とを交互に繰り返し、前記非発光期間において、前記書込信号による前記書込トランジスタの制御により、前記信号線用駆動信号で前記保持容量の端子間電圧を設定し、続く発光期間における前記発光素子の発光輝度を設定し、前記発光期間において、前記電源用駆動信号により供給される電源電圧により前記駆動トランジスタで前記発光素子を駆動し、奇数ラインと続く偶数ラインとで、前記書込用走査線が共通化される。前記走査線駆動回路は、前記奇数ラインの前記電源用駆動信号と、続く偶数ラインの前記電源用駆動信号とを、時分割で前記電源電圧に設定し、該時分割の前記電源電圧の設定に対応して前記書込信号を設定し、前記奇数ラインと続く偶数ラインとで、前記発光素子の発光輝度の設定を時分割で実行する。
また請求項5の発明は、画素回路をマトリックス状に配置して形成された表示部と、前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法に適用する。前記画素回路は、発光素子と、ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、前記ゲートソース間電圧を保持する保持容量と、前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、前記発光素子を発光させる発光期間と、前記発光素子の発光を停止する非発光期間とを交互に繰り返し、前記非発光期間において、前記書込信号による前記書込トランジスタの制御により、前記信号線用駆動信号で前記保持容量の端子間電圧を設定し、続く発光期間における前記発光素子の発光輝度を設定し、前記発光期間において、前記電源用駆動信号により供給される電源電圧により前記駆動トランジスタで前記発光素子を駆動する。前記画像表示装置の駆動方法は、奇数ラインと続く偶数ラインとで、前記書込用走査線を共通化し、前記奇数ラインの前記電源用駆動信号と、続く偶数ラインの前記電源用駆動信号とを、時分割で前記電源電圧に設定し、該時分割の前記電源電圧の設定に対応して前記書込信号を設定し、前記奇数ラインと続く偶数ラインとで、前記発光素子の発光輝度の設定を時分割で実行する。
請求項1、又は請求項5の構成によれば、奇数ラインと続く偶数ラインとで電源用駆動信号を時分割で電源電圧に設定すると共に、この時分割の設定に対応するように書込信号を設定することにより、奇数ラインと続く偶数ラインとで、発光素子の階調設定処理を時分割で実行し、また発光期間を時分割で設定することができる。従ってこの奇数ラインと続く偶数ラインとで、書込信号の走査線(書込走査線)を共通化することができ、この共通化により走査線を幅広に作成し、走査線のインピーダンスを従来に比して低減することができる。
本発明によれば、走査線のインピーダンスを従来に比して低減することができる。
以下、適宜図面を参照しながら本発明の実施の形態を詳述する。なお説明は、以下の順序で行う。
1.第1の実施の形態
2.変形例
<第1の実施の形態>
[実施の形態の構成]
[全体構成]
図2は、本発明の第1の実施の形態に係る画像表示装置を示すブロック図である。この画像表示装置11は、ガラス等の絶縁基板に表示部12が作成される。画像表示装置11は、この表示部12の周囲に信号線駆動回路13及び走査線駆動回路14が作成される。
2.変形例
<第1の実施の形態>
[実施の形態の構成]
[全体構成]
図2は、本発明の第1の実施の形態に係る画像表示装置を示すブロック図である。この画像表示装置11は、ガラス等の絶縁基板に表示部12が作成される。画像表示装置11は、この表示部12の周囲に信号線駆動回路13及び走査線駆動回路14が作成される。
ここで表示部12は、画素回路15をマトリックス状に配置して形成され、画素回路15に設けられた有機EL素子により画素(PIX)16が形成される。なおカラー画像の画像表示装置では、赤色、緑色及び青色による複数のサブ画素により1つの画素が構成されることから、カラー画像の画像表示装置の場合、表示部12は、赤色、緑色及び青色のサブ画素をそれぞれ構成する赤色用、緑色用及び青色用の画素回路15を順次配置して構成される。
信号線駆動回路13は、表示部12に設けられた信号線DTLに信号線用の駆動信号Ssigを出力する。より具体的に、信号線駆動回路13は、データスキャン回路13Aにおいて、順次入力される画像データD1を順次ラッチして各信号線DTLに振り分けた後、それぞれディジタルアナログ変換処理する。信号線駆動回路13は、このディジタルアナログ変換結果を処理して駆動信号Ssigを生成する。
走査線駆動回路14は、表示部12に設けられた書込信号用の走査線WSL及び電源用の走査線DSLにそれぞれ書込信号WS及び駆動信号DSを出力する。ここで書込信号WSは、各画素回路15に設けられた書込トランジスタをオンオフ制御する信号である。また駆動信号DSは、各画素回路15に設けられた駆動トランジスタのドレイン電圧を制御する信号である。走査線駆動回路14は、それぞれライトスキャン回路(WSCN)14A及びドライブスキャン回路(DSCN)14Bにおいて、所定のサンプリングパルスSPをクロックCKで処理して書込信号WS及び駆動信号DSを生成する。
並替回路17は、例えばラスタ走査順に入力される画像データD1を、この画像表示装置11の処理に適した順序に並べ替えて出力する。
[画素回路の原理構成]
図3は、画素回路15の構成を詳細に示す接続図である。画素回路15は、有機EL素子18のカソードが所定の負側電圧に設定され、この図3の例ではこの負側電圧がアースラインの電圧に設定される。画素回路15は、有機EL素子18のアノードが駆動トランジスタTr2のソースに接続される。なお駆動トランジスタTr2は、例えばTFTによるNチャンネル型トランジスタである。画素回路15は、この駆動トランジスタTr2のドレインが電源用の走査線DSLに接続され、この走査線DSLに走査線駆動回路15から電源用駆動信号DSが供給される。これにより画素回路15は、ソースフォロワ回路構成の駆動トランジスタTr2を用いて有機EL素子18を電流駆動する。なおこの図3において、容量Celは、有機EL素子18の浮遊容量である。
図3は、画素回路15の構成を詳細に示す接続図である。画素回路15は、有機EL素子18のカソードが所定の負側電圧に設定され、この図3の例ではこの負側電圧がアースラインの電圧に設定される。画素回路15は、有機EL素子18のアノードが駆動トランジスタTr2のソースに接続される。なお駆動トランジスタTr2は、例えばTFTによるNチャンネル型トランジスタである。画素回路15は、この駆動トランジスタTr2のドレインが電源用の走査線DSLに接続され、この走査線DSLに走査線駆動回路15から電源用駆動信号DSが供給される。これにより画素回路15は、ソースフォロワ回路構成の駆動トランジスタTr2を用いて有機EL素子18を電流駆動する。なおこの図3において、容量Celは、有機EL素子18の浮遊容量である。
画素回路15は、この駆動トランジスタTr2のゲート及びソース間に、駆動トランジスタTr2のゲートソース間電圧Vgsを保持する保持容量Csが設けられる。画素回路15は、書込信号WSによる制御によりこの保持容量Csのゲート側端電圧が駆動信号Ssigの電圧に設定される。その結果、画素回路15は、駆動信号Ssigに応じたゲートソース間電圧Vgsで駆動トランジスタTr2により有機EL素子18を電流駆動する。
すなわち画素回路15は、書込信号WSによりオンオフ動作する書込トランジスタTr1を介して、駆動トランジスタTr2のゲートが信号線DTLに接続される。なおここで書込トランジスタTr1は、例えばTFTによるNチャンネル型トランジスタである。
図4は、この画素回路15の基本の動作の説明に供するタイムチャートである。画素回路15は、電源用駆動信号DSが電源電圧Vccに立ち上げられている期間で駆動トランジスタTr2により有機EL素子18を駆動する(図4(B))。従ってこの図4の例では、電源用駆動信号DSを電源電圧Vccに立ち上げている期間が、有機EL素子18が発光する発光期間となる。
この発光期間において、画素回路15は、書込信号WSにより書込トランジスタTr1がオフ状態に設定される(図4(A))。これにより画素回路15は、発光期間の間、図5に示すように、保持容量Csの端子間電圧である駆動トランジスタTr2のゲートソース間電圧Vgs(図4(D)及び(E))に応じた駆動電流Idsで有機EL素子18を発光させる。なおここでこの駆動電流Idsは、次式により表される。ここでVthは、駆動トランジスタTr2のしきい値電圧であり、μは、駆動トランジスタTr2の移動度である。またW及びLは、駆動トランジスタTr2のチャンネル幅及びチャンネル長であり、Coxは、駆動トランジスタTr2の単位面積当たりのゲート絶縁膜の容量である。
画素回路15は、電源用駆動信号DSを電圧Viniに立ち下げると、駆動トランジスタTr2への電源の供給が停止する。ここでこの固定電圧Viniは、駆動トランジスタTr2のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機EL素子18のカソード電圧より低い電圧である。従って、電源用駆動信号DSを電圧Viniに立ち下げている期間が、有機EL素子18が発光を停止する非発光期間となる。
画素回路15は、非発光期間が開始すると、電源用駆動信号DSが電圧Viniに立ち下がることにより、駆動トランジスタTr2のソース側端に保持された蓄積電荷が走査線DSLに流出する。その結果、画素回路15は、図6に示すように、駆動トランジスタTr2のソース電圧Vsがほぼ電圧Viniに低下して有機EL素子18が発光を停止する(図4(C))。またこのソース電圧Vsの低下に連動して、駆動トランジスタTr2のゲート電圧Vgが低下する(図4(D))。
画素回路15は、非発光期間の間、続いて走査線駆動回路14により信号線DTLの電圧が有機EL素子18の発光輝度を指示する階調設定電圧Vsigに設定され(図4(C))、書込信号WSにより書込トランジスタTr1がオン状態に設定される(図4(D))。これにより画素回路15は、図7に示すように、保持容量Csの端子間電圧が階調設定電圧Vsigに応じた電圧(Vsig−Vini)に設定され、続く発光期間における有機EL素子18の発光輝度が設定される。
画素回路15は、続いて図8に示すように、書込信号WSにより書込トランジスタTr1がオフ状態に設定された後、図9に示すように、電源用駆動信号DSが電源電圧Vccに立ち上げられて発光期間が開始する。なお画素回路15は、発光期間が開始すると、いわゆるブートストラップ回路により駆動トランジスタTr2のゲート電圧Vg及びソース電圧Vsが上昇する。図8における(1−BSTgain)×ΔV及びBSTgain×ΔVは、このブートストラップ回路によるソース電圧Vs及びゲート電圧Vgの電圧上昇分である。
[画素回路の具体的構成]
ところで画素回路15を構成するトランジスタTr1、Tr2は、TFT(Thin Film
Transistor)により構成され、TFTは、しきい値電圧Vth、移動度μのばらつきが大きい欠点がある。画素回路15では、(1)式に示されているように、しきい値電圧Vth、移動度μがばらつくと、保持容量Csに設定されたゲートソース間電圧Vgsに対して駆動電流Idsがばらつくことになる。その結果、表示部12では、各画素回路15で発光輝度がばらつき、画質が著しく劣化する。
ところで画素回路15を構成するトランジスタTr1、Tr2は、TFT(Thin Film
Transistor)により構成され、TFTは、しきい値電圧Vth、移動度μのばらつきが大きい欠点がある。画素回路15では、(1)式に示されているように、しきい値電圧Vth、移動度μがばらつくと、保持容量Csに設定されたゲートソース間電圧Vgsに対して駆動電流Idsがばらつくことになる。その結果、表示部12では、各画素回路15で発光輝度がばらつき、画質が著しく劣化する。
そこで画素回路15は、具体的に、図4との対比により図10に示すように、しきい値電圧Vth、移動度μのばらつき補正処理を実行して発光期間、非発光期間を繰り返す。
すなわちこの図10の構成において、信号線駆動回路13は、しきい値電圧の補正用電圧Vofsを間に挟んで、各走査線DTLに接続された各画素回路15の階調設定用電圧Vsigを出力する(図10(B))。なおここでしきい値電圧補正用の固定電圧Vofsは、駆動トランジスタTr2のしきい値電圧のばらつき補正に使用する固定電圧である。また階調設定用電圧Vsigは、有機EL素子8の発光輝度を指示する電圧であり、階調電圧Vinにしきい値電圧補正用の固定電圧Vofsを加算した電圧である。また階調電圧Vinは、有機EL素子8の発光輝度に対応する電圧である。階調電圧Vinは、各信号線DTLに振り分けた画像データD1をそれぞれディジタルアナログ変換処理して信号線DTL毎に生成される。なお図10において、VDは(図10(A))、垂直同期信号である。
画素回路15は、時点t0で非発光期間が開始すると、電源用駆動信号DSが所定の固定電圧Vssに立ち下げられる(図10(D))。ここでこの固定電圧Vssは、駆動トランジスタTr2のドレインをソースとして機能させるのに十分に低い電圧であって、かつ有機EL素子8のカソード電圧より低い電圧である。
これにより画素回路15は、駆動トランジスタTr2を介して駆動トランジスタTr2のソース側端の蓄積電荷が走査線DSLに流出し、駆動トランジスタTr2のソース電圧Vsがほぼ電圧Vssに立ち下がる(図10(F))。またこのソース電圧Vsの低下に連動して、駆動トランジスタTr2のゲート電圧Vgが低下する(図10(E))。
画素回路15は、その後、信号線DTLの電圧が固定電圧Vofsに設定されている時点t1で、書込信号WSにより書込トランジスタTr2がオン状態に設定され(図10(C))、保持容量Csのゲート側端電圧が電圧Vofsに設定される。画素回路15は、これにより駆動トランジスタTr2のゲートソース間電圧Vgsが電圧Vofs−Vssに設定される。ここで画素回路15は、電圧Vofs、Vssの設定により、この電圧Vofs−Vssが駆動トランジスタTr2のしきい値電圧Vthより大きな電圧に設定される。
続いて画素回路15は、電源用駆動信号DSが電源電圧Vccに立ち上げられ、信号線DTLの電圧が固定電圧Vofsに設定されている期間で、書込信号WSにより書込トランジスタTr1が繰り返しオン状態に設定される。これにより画素回路15は、駆動トランジスタTr2のゲート電圧Vgを固定電圧Vofsに設定した状態で、駆動トランジスタTr2を介した保持容量Csの端子間電圧の放電により、保持容量Csの端子間電圧が駆動トランジスタTr2のしきい値電圧Vthに設定される。
その後、画素回路15は、信号線DTLの電圧が対応する階調設定電圧Vsig(=Vin+Vofs)に設定されている時点t2で、書込信号WSにより書込トランジスタTr1がオン状態に切り換えられ(図10(C))、駆動トランジスタTr2のゲート電圧Vgが信号線DTLに設定された階調設定電圧Vsigに設定される(図10(E))。
これにより画素回路15は、駆動トランジスタTr2のゲートソース間電圧Vgsが、階調電圧Vinに駆動トランジスタTr2のしきい値電圧Vthを加算した電圧に設定される。これにより画素回路15は、駆動トランジスタTr2のしきい値電圧Vthのばらつきを有効に補正して有機EL素子8を駆動することができ、有機EL素子8の発光輝度のばらつきによる画質劣化を防止することができる。
画素回路15は、この駆動トランジスタTr2のゲート電圧Vgを階調設定用電圧Vsigに設定する際に、駆動トランジスタTr2のドレイン電圧を電源電圧Vccに保持した状態で、一定期間の間、駆動トランジスタTr2のゲートが信号線DTLに接続される。これにより画素回路15は、駆動トランジスタTr2の移動度に応じた充電電流で保持容量Csの端子間電圧を放電させ、併せて駆動トランジスタTr2の移動度μのばらつきを補正する。
なおこの図10では、書込信号WSにより保持容量Csの端子間電圧を駆動トランジスタTr2のしきい値電圧Vth以上の電圧に設定する期間を符号Aにより示す。また駆動トランジスタTr2による放電により保持容量Csの端子間電圧を駆動トランジスタTr2のしきい値電圧Vthに設定する期間を符号Bにより示す。また移動度の補正処理を実行して発光輝度を設定する期間を符号Cにより示す。なお符号Aにより示す期間の開始前に電源用駆動信号DSを電源電圧Vccに立ち上げ、保持容量Csの端子間電圧を駆動トランジスタTr2のしきい値電圧Vth以上の電圧に設定する処理と、駆動トランジスタTr2による放電により保持容量Csの端子間電圧を駆動トランジスタTr2のしきい値電圧Vthに設定する処理とを同時に実行してもよい。
[走査線による画素回路の制御]
ところで図10について上述した画素回路15では、保持容量の端子間電圧を駆動トランジスタTr2のしきい値電圧に設定した後、発光期間の開始時点で、保持容量Csのゲート側端電圧を信号線DTLの電圧に設定して有機EL素子18の発光輝度を設定している。また非発光期間が開始した後、しきい値電圧の補正処理を開始するまでの期間Tの間、駆動トランジスタTr2への電源Vccの供給が停止制御される。
ところで図10について上述した画素回路15では、保持容量の端子間電圧を駆動トランジスタTr2のしきい値電圧に設定した後、発光期間の開始時点で、保持容量Csのゲート側端電圧を信号線DTLの電圧に設定して有機EL素子18の発光輝度を設定している。また非発光期間が開始した後、しきい値電圧の補正処理を開始するまでの期間Tの間、駆動トランジスタTr2への電源Vccの供給が停止制御される。
従って非発光期間を開始した後、しきい値電圧の補正処理を開始するまでの期間Tの間、書込トランジスタTr1をオン状態に設定して保持容量の端子間電圧が種々に変化しても、何ら続く発光期間における発光輝度に影響を与えないことになる。
そこでこの画像表示装置11は、図10との対比により図1に示すように、奇数ラインの電源用駆動信号DS〔1〕、……、DS〔2n−1〕、……(図10(B)及び(E))と、続く偶数ライン電源用駆動信号DS〔2〕、……、DS〔2n〕、……(図10(D)及び(G))とで、時分割により電源電圧Vccに立ち上げる。また連続するラインで、順次2水平走査期間ずつ遅延するように電源用駆動信号DS〔1〕、……、DS〔2n−1〕、……及びDS〔2〕、……、DS〔2n〕、……を生成する。なおこの図1では、ラスタ走査開始端からのラインの順番を括弧書により示す。また符号TLにより発光期間を示す。
またこの駆動信号DSにおける時分割の設定に対応するように、書込信号WSによる設定を時分割により実行し、奇数ラインと続く偶数ラインとで書込信号WSを共通化する(図1(C)及び(F))。
すなわちこの図1の例では、連続する奇数ラインにおいて、発光期間の開始時の処理を、順次、2水平走査期間ずつ遅延して実行し、発光期間の開始時の処理を実行する期間と、続く発光期間TLとを、1フィールドの期間のほぼ1/2の期間に設定する。なおここで発光期間の開始時の処理は、しきい値電圧補正処理、移動度補正処理、階調設定処理である。また残りの1/2フィールドの期間を非発光期間に設定する。
また続いて連続する偶数ラインにおいて、同様に、発光期間の開始時の処理を、順次、2水平走査期間ずつ遅延して実行し、発光期間の開始時の処理を実行する期間と、続く発光期間TLとを、1フィールドの期間のほぼ1/2の期間に設定する。また残りの1/2フィールドの期間を非発光期間に設定する。従ってこの図1の例では、あたかもインターレース方式において線順次で各画素回路5の階調を設定することになる。
図11は、表示部12の具体的なレイアウトを示す平面図である。表示部12は、奇数ラインの画素回路と続く偶数ラインの画素回路との間に、この奇数ライン及び続く偶数ラインの画素回路15の走査線DSL、この奇数ライン及び続く偶数ラインの画素回路15に共通の走査線WSLが配置される。
その結果、表示部12は、ライン毎にそれぞれ書込信号WS用の走査線WSLを配置する場合に比して、書込信号WS用の走査線WSLを幅広に作成することができ、走査線WSLのインピーダンスを低減することができる。なお図12は、この図11のレイアウトによる連続する画素回路5の接続を示す図である。
[実施の形態の動作]
以上の構成において、画像表示装置11において、順次入力される画像データD1は(図2及び図3)、走査線駆動回路13で信号線DTLに振り分けられた後、ディジタルアナログ変換処理されて階調電圧Vinに変換される。画像表示装置11では、この階調電圧Vinより各信号線DTLの駆動信号Ssigが生成される。画像表示装置11では、走査線駆動回路14から出力される書込信号WSによる書込トランジスタTr1の制御により、各画素回路5に設けられた保持容量Csの端子間電圧が駆動信号Ssigに応じた電圧に設定される。また走査線駆動回路14から出力される電源用駆動信号DSによる駆動トランジスタTr2の制御により、この保持容量Csの端子間電圧によるゲートソース間電圧により駆動トランジスタTr2で有機EL素子8が駆動される。これにより画像表示装置11では、画像データD1による画像を表示部2で表示することができる。
以上の構成において、画像表示装置11において、順次入力される画像データD1は(図2及び図3)、走査線駆動回路13で信号線DTLに振り分けられた後、ディジタルアナログ変換処理されて階調電圧Vinに変換される。画像表示装置11では、この階調電圧Vinより各信号線DTLの駆動信号Ssigが生成される。画像表示装置11では、走査線駆動回路14から出力される書込信号WSによる書込トランジスタTr1の制御により、各画素回路5に設けられた保持容量Csの端子間電圧が駆動信号Ssigに応じた電圧に設定される。また走査線駆動回路14から出力される電源用駆動信号DSによる駆動トランジスタTr2の制御により、この保持容量Csの端子間電圧によるゲートソース間電圧により駆動トランジスタTr2で有機EL素子8が駆動される。これにより画像表示装置11では、画像データD1による画像を表示部2で表示することができる。
より具体的に、画素回路5においては(図4〜図9)、ソースフォロワ回路構成の駆動トランジスタTr2により有機EL素子8が電流駆動される。画素回路5は、この駆動トランジスタTr2のゲート、ソース間に設けられた保持容量Csのゲート側端の電圧が階調電圧Vinに応じた電圧Vsigに設定される。これにより画像表示装置11では、階調データD1に応じた発光輝度により有機EL素子8を発光させて所望の画像を表示する。
しかしながらこれら画素回路5に適用される駆動トランジスタTr2は、しきい値電圧Vthのばらつきが大きい欠点がある。その結果、画像表示装置11では、単に保持容量Csのゲート側端電圧を階調電圧Vinに応じた電圧Vsigを各画素回路5に設定したのでは、駆動トランジスタTr2のしきい値電圧Vthのばらつきにより有機EL素子8の発光輝度がばらつき、画質が劣化する。
そこで画像表示装置11では、電源用駆動信号DSの立ち下げにより非発光期間を開始し、さらに保持容量Csの有機EL素子8側端電圧を立ち下げる(図10)。その後、書込トランジスタTr1を介して保持容量Csのゲート側端の電圧がしきい値電圧補正用の固定電圧Vofsに設定される(図10、符号A)。これにより画像表示装置11では、保持容量Csの端子間電圧が駆動トランジスタTr2のしきい値電圧Vth以上に設定される。また駆動トランジスタTr2を介して、この保持容量Csの端子間電圧が放電される(図10、符号B)。これらの一連の処理により、画像表示装置11では、保持容量Csの端子間電圧が、事前に、駆動トランジスタTr2のしきい値電圧Vthに設定される。
その後、画像表示装置11では、階調電圧Vinに固定電圧Vofsを加算した階調設定用電圧Vsigが駆動トランジスタTr2のゲート電圧に設定される(図10、符号C)。これにより画像表示装置11では、駆動トランジスタTr2のしきい値電圧Vthのばらつきによる画質劣化を防止することができる。
また一定時間の間、駆動トランジスタTr2に電源を供給した状態で、駆動トランジスタTr2のゲート電圧を階調設定用電圧Vsigに保持することにより、駆動トランジスタTr2の移動度のばらつきによる画質劣化を防止することができる。
これらにより画像表示装置11では、書込信号WSによる書込トランジスタTr1の制御により発光輝度を設定し、駆動トランジスタTr1のしきい値電圧及び移動度のばらつきを補正していることになる。しかしながら書込信号WSは、走査線WSLの伝送過程で信号波形が鈍る(図14)。その結果、画像表示装置11では、シェーディングが発生する恐れがある。
これに対して画像表示装置11では(図1)、各画素回路15において、発光期間の開始時点で、保持容量Csのゲート側端電圧を信号線DTLの電圧に設定して有機EL素子18の発光輝度を設定していることになる。また非発光期間を開始した後、しきい値電圧の補正処理を開始するまでの間、電源用駆動信号DSが電圧Vssに立ち下げられていることになる。従って、画像表示装置11では、非発光期間を開始した後、しきい値電圧の補正処理を開始するまでの期間の間(図11、T)、書込トランジスタTr1をオン状態に設定しても、何ら続く発光期間における発光輝度に影響を与えないことになる。
そこで画像表示装置11では、奇数ラインの電源用駆動信号と続く偶数ライン電源用駆動信号とを時分割により電源電圧Vccに立ち上げ、これに対応するように、書込信号WSによる設定を時分割により実行し、奇数ラインと続く偶数ラインとで書込信号WSを共通化する。これにより画像表示装置11では、書込信号WSを伝送する走査線WSLの線幅を従来に比して幅広に作成することができ、従来に比して走査線WSLのインピーダンスを低減することができる。
すなわち図1との対比により図13に示すように、単に書込信号WS〔1、2〕のみを連続する奇数ラインと偶数ラインとで共通化した場合、この連続する2ラインの画素回路15が同時に同一の階調に設定されることになる。またこの2ラインで、電源用駆動信号DS〔1〕、DS〔2〕の立ち下がりが1水平走査期間だけ相違することにより、この2ラインで輝度差が生じることになる。従ってこの場合は、走査線WSを連続する2ラインで共通化すると、垂直方向の解像度が1/2に低下し、さらにライン間で発光輝度が相違することになる。しかしながら画像表示装置11によれば、この連続する2ラインを時分割により駆動して、垂直方向の解像度の劣化、ライン間における発光輝度の相違を生じることなく、走査線WSの数を低減し、走査線WSLの線幅を増大させることができる。
なおライン毎に走査線WSLを配置する場合の走査線幅をd、連続するラインで走査線WSLを共通化して増大させる線幅をΔdとすると、次式により示すように、共通化した走査線WSLの抵抗値Rwsを表すことができる。従って走査線の共通化により、走査線WSLの抵抗値Rwsを低減することができる。従ってその分、シェーディングに対するマージンを増大させることができる。なおここでRは、ライン毎に走査線WSLを配置する場合の走査線WSLの抵抗値である。
また走査線数を1/2に低減できることにより、表示部12において走査線WSLが占める面積を低減することができ、これにより歩留まりを向上し、生産性を向上することができる。すなわちこの場合、この(2)式により、シェーディング視認限界となるように走査線WSLの線幅を設定することにより、表示部12に占める走査線WSの割合を減少させ、画素内における走査線と他の配線との短絡を防ぐことができる。
また従来に比して画素回路のレイアウトを簡略化し、設計の自由度を格段的に向上することができる。すなわちシェーディング視認限界を下回るよう走査線の線幅を設定することにより、シェーディングに対する走査線線幅設計にマージンを持たせることができる。
また走査線駆動回路14の構成を簡略化することができる。また走査線駆動回路14を構成する集積回路の端子数を低減することができ、これによっても生産性、歩留りを向上することができる。また非発光期間がほぼ1/2フィールドの期間を占めることにより、従来に比して黒表示の時間を拡大してコントラストを向上することができる。
[実施の形態の効果]
以上の構成によれば、奇数ラインと続く偶数ラインとで電源用駆動信号を時分割で電源電圧に設定すると共に、この時分割の設定に対応するように書込信号を設定し、この奇数ラインと続く偶数ラインとで書込信号の走査線を共通化することにより、走査線のインピーダンスを従来に比して低減することができる。
以上の構成によれば、奇数ラインと続く偶数ラインとで電源用駆動信号を時分割で電源電圧に設定すると共に、この時分割の設定に対応するように書込信号を設定し、この奇数ラインと続く偶数ラインとで書込信号の走査線を共通化することにより、走査線のインピーダンスを従来に比して低減することができる。
また駆動トランジスタのしきい値電圧補正処理を実行して階調設定電圧を設定することにより、駆動トランジスタのしきい値電圧のばらつきによる画質劣化を有効に回避することができる。
<変形例>
なお上述の実施の形態においては、電源用駆動信号の立ち下げにより非発光期間を開始する場合について述べたが、本発明はこれに限らず、書込信号による書込トランジスタの制御により保持容量のゲート側端の電圧をしきい値電圧補正用の固定電圧Vofs以下の電圧に設定して非発光期間を開始するようにしてもよい。
なお上述の実施の形態においては、電源用駆動信号の立ち下げにより非発光期間を開始する場合について述べたが、本発明はこれに限らず、書込信号による書込トランジスタの制御により保持容量のゲート側端の電圧をしきい値電圧補正用の固定電圧Vofs以下の電圧に設定して非発光期間を開始するようにしてもよい。
また上述の実施の形態においては、図4について上述した基本の構成を前提に、図10に示すように、駆動トランジスタのしきい値電圧、移動度のばらつきを補正する処理を実行する場合について述べたが、本発明はこれに限らず、実用上十分な特性を確保できる場合には、図4について上述した基本の構成により各画素回路を構成して、電源用駆動信号による駆動トランジスタのドレイン電圧の制御により、発光期間と非発光期間とを交互に繰り返すようにしてもよい。
また上述の実施の形態においては、駆動トランジスタを介した保持容量の端子間電圧の放電を複数回の期間で実行する場合について述べたが、本発明はこれに限らず、この放電の処理を1回の期間で実行する場合にも広く適用することができる。
また上述の実施の形態においては、Nチャンネル型のトランジスタを駆動トランジスタに適用する場合について述べたが、本発明はこれに限らず、Pチャンネル型のトランジスタを駆動トランジスタに適用する画像表示装置等に広く適用することができる。
また上述の実施の形態においては、本発明を有機EL素子の画像表示装置に適用する場合について述べたが、本発明はこれに限らず、電流駆動型の各種自発光素子による画像表示装置に広く適用することができる。
本発明は、例えば有機EL素子によるアクティブマトリックス型の画像表示装置に適用することができる。
1、11……画像表示装置、2、12……表示部、3、13……信号線駆動回路、4、14……走査線駆動回路、15……画素回路、18……有機EL素子、Cs……保持容量、Tr1、Tr2……トランジスタ
Claims (5)
- 画素回路をマトリックス状に配置して形成された表示部と、
前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、
前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有し、
前記画素回路は、
発光素子と、
ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、
前記ゲートソース間電圧を保持する保持容量と、
前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、
前記発光素子を発光させる発光期間と、前記発光素子の発光を停止する非発光期間とを交互に繰り返し、
前記非発光期間において、前記書込信号による前記書込トランジスタの制御により、前記信号線用駆動信号で前記保持容量の端子間電圧を設定し、続く発光期間における前記発光素子の発光輝度を設定し、
前記発光期間において、前記電源用駆動信号により供給される電源電圧により前記駆動トランジスタで前記発光素子を駆動し、
奇数ラインと続く偶数ラインとで、前記書込用走査線が共通化され、
前記走査線駆動回路は、
前記奇数ラインの前記電源用駆動信号と、続く偶数ラインの前記電源用駆動信号とを、時分割で前記電源電圧に設定し、
該時分割の前記電源電圧の設定に対応して前記書込信号を設定し、前記奇数ラインと続く偶数ラインとで、前記発光素子の発光輝度の設定を時分割で実行する
画像表示装置。 - 前記画素回路は、
前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の他端の電圧を立ち下げた後、
前記書込信号による前記書込トランジスタの制御により、前記駆動トランジスタの一端の電圧を設定して前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧以上の電圧に設定し、前記電源用駆動信号による前記駆動トランジスタの制御により、前記駆動トランジスタを介して前記保持容量の端子間電圧を放電させて前記保持容量の端子間電圧を前記駆動トランジスタのしきい値電圧に設定し、
続いて前記書込信号による前記書込トランジスタの制御により、前記保持容量の端子電圧を前記信号線用駆動信号の電圧に設定して前記発光素子の発光輝度を設定する
請求項1に記載の画像表示装置。 - 前記発光期間の繰り返しの周期が、1フィールド周期である
請求項1に記載の画像表示装置。 - 前記発光素子が、有機EL素子である
請求項1に記載の画像表示装置。 - 画素回路をマトリックス状に配置して形成された表示部と、
前記表示部の信号線に信号線用駆動信号を出力する信号線駆動回路と、
前記表示部の電源用走査線及び書込用走査線に電源用駆動信号及び書込信号を出力する走査線駆動回路とを有する画像表示装置の駆動方法において、
前記画素回路は、
発光素子と、
ゲートソース間電圧に応じた駆動電流により前記発光素子を駆動する駆動トランジスタと、
前記ゲートソース間電圧を保持する保持容量と、
前記保持容量の一端の電圧を前記信号線用駆動信号の電圧に設定する書込トランジスタとを少なくとも有し、
前記発光素子を発光させる発光期間と、前記発光素子の発光を停止する非発光期間とを交互に繰り返し、
前記非発光期間において、前記書込信号による前記書込トランジスタの制御により、前記信号線用駆動信号で前記保持容量の端子間電圧を設定し、続く発光期間における前記発光素子の発光輝度を設定し、
前記発光期間において、前記電源用駆動信号により供給される電源電圧により前記駆動トランジスタで前記発光素子を駆動し、
前記画像表示装置の駆動方法は、
奇数ラインと続く偶数ラインとで、前記書込用走査線を共通化し、
前記奇数ラインの前記電源用駆動信号と、続く偶数ラインの前記電源用駆動信号とを、時分割で前記電源電圧に設定し、
該時分割の前記電源電圧の設定に対応して前記書込信号を設定し、前記奇数ラインと続く偶数ラインとで、前記発光素子の発光輝度の設定を時分割で実行する
画像表示装置の駆動方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008223226A JP2010060601A (ja) | 2008-09-01 | 2008-09-01 | 画像表示装置及び画像表示装置の駆動方法 |
US12/458,880 US8896503B2 (en) | 2008-09-01 | 2009-07-27 | Image display apparatus and method for driving the same |
CN200910170634.0A CN101667386B (zh) | 2008-09-01 | 2009-09-01 | 图像显示装置以及用于驱动该图像显示装置的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008223226A JP2010060601A (ja) | 2008-09-01 | 2008-09-01 | 画像表示装置及び画像表示装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010060601A true JP2010060601A (ja) | 2010-03-18 |
Family
ID=41724713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008223226A Pending JP2010060601A (ja) | 2008-09-01 | 2008-09-01 | 画像表示装置及び画像表示装置の駆動方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8896503B2 (ja) |
JP (1) | JP2010060601A (ja) |
CN (1) | CN101667386B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130030593A (ko) * | 2011-09-19 | 2013-03-27 | 엘지디스플레이 주식회사 | 패러데이 회전자와 유기전계발광 표시패널을 이용한 능동형 패턴드 리타더 방식의 입체 영상 표시장치 |
JP2016177280A (ja) * | 2015-03-18 | 2016-10-06 | 株式会社半導体エネルギー研究所 | 表示装置および電子機器、並びに表示装置の駆動方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101719567B1 (ko) * | 2010-10-28 | 2017-03-27 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치 |
CN102087826B (zh) * | 2011-03-02 | 2012-11-21 | 旭曜科技股份有限公司 | 场序式平面显示器的驱动方法 |
CN109119029B (zh) * | 2018-06-19 | 2020-06-30 | 北京大学深圳研究生院 | 像素电路及其驱动方法、显示装置和电子设备 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001343911A (ja) * | 2000-03-27 | 2001-12-14 | Semiconductor Energy Lab Co Ltd | 電子装置 |
JP2003255907A (ja) * | 2002-03-05 | 2003-09-10 | Hitachi Ltd | 表示装置 |
JP2004077567A (ja) * | 2002-08-09 | 2004-03-11 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
JP2004286816A (ja) * | 2003-03-19 | 2004-10-14 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリクス型表示装置及びその駆動方法 |
JP2006003731A (ja) * | 2004-06-18 | 2006-01-05 | Mitsubishi Electric Corp | 表示装置 |
JP2007017936A (ja) * | 2005-06-09 | 2007-01-25 | Seiko Epson Corp | 発光装置、その駆動方法および電子機器 |
JP2008033091A (ja) * | 2006-07-31 | 2008-02-14 | Sony Corp | 表示装置および画素回路のレイアウト方法 |
JP2008122633A (ja) * | 2006-11-13 | 2008-05-29 | Sony Corp | 表示装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6011531A (en) * | 1996-10-21 | 2000-01-04 | Xerox Corporation | Methods and applications of combining pixels to the gate and data lines for 2-D imaging and display arrays |
WO2003079449A1 (en) * | 2002-03-20 | 2003-09-25 | Koninklijke Philips Electronics N.V. | Active matrix electroluminescent display devices, and their manufacture |
JP4747543B2 (ja) | 2004-09-29 | 2011-08-17 | カシオ計算機株式会社 | ディスプレイパネル |
JP4846998B2 (ja) * | 2004-10-08 | 2011-12-28 | 株式会社 日立ディスプレイズ | 画像表示装置 |
KR100611660B1 (ko) | 2004-12-01 | 2006-08-10 | 삼성에스디아이 주식회사 | 유기 전계 발광 장치 및 동작 방법 |
US7382384B2 (en) * | 2004-12-07 | 2008-06-03 | Eastman Kodak Company | OLED displays with varying sized pixels |
CA2490858A1 (en) * | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
JP4923527B2 (ja) | 2005-11-14 | 2012-04-25 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP4240059B2 (ja) | 2006-05-22 | 2009-03-18 | ソニー株式会社 | 表示装置及びその駆動方法 |
-
2008
- 2008-09-01 JP JP2008223226A patent/JP2010060601A/ja active Pending
-
2009
- 2009-07-27 US US12/458,880 patent/US8896503B2/en not_active Expired - Fee Related
- 2009-09-01 CN CN200910170634.0A patent/CN101667386B/zh not_active Expired - Fee Related
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001343911A (ja) * | 2000-03-27 | 2001-12-14 | Semiconductor Energy Lab Co Ltd | 電子装置 |
JP2003255907A (ja) * | 2002-03-05 | 2003-09-10 | Hitachi Ltd | 表示装置 |
JP2004077567A (ja) * | 2002-08-09 | 2004-03-11 | Semiconductor Energy Lab Co Ltd | 表示装置及びその駆動方法 |
JP2004286816A (ja) * | 2003-03-19 | 2004-10-14 | Toshiba Matsushita Display Technology Co Ltd | アクティブマトリクス型表示装置及びその駆動方法 |
JP2006003731A (ja) * | 2004-06-18 | 2006-01-05 | Mitsubishi Electric Corp | 表示装置 |
JP2007017936A (ja) * | 2005-06-09 | 2007-01-25 | Seiko Epson Corp | 発光装置、その駆動方法および電子機器 |
JP2008033091A (ja) * | 2006-07-31 | 2008-02-14 | Sony Corp | 表示装置および画素回路のレイアウト方法 |
JP2008122633A (ja) * | 2006-11-13 | 2008-05-29 | Sony Corp | 表示装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130030593A (ko) * | 2011-09-19 | 2013-03-27 | 엘지디스플레이 주식회사 | 패러데이 회전자와 유기전계발광 표시패널을 이용한 능동형 패턴드 리타더 방식의 입체 영상 표시장치 |
JP2016177280A (ja) * | 2015-03-18 | 2016-10-06 | 株式会社半導体エネルギー研究所 | 表示装置および電子機器、並びに表示装置の駆動方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101667386B (zh) | 2014-11-05 |
CN101667386A (zh) | 2010-03-10 |
US8896503B2 (en) | 2014-11-25 |
US20100053226A1 (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5055963B2 (ja) | 表示装置及び表示装置の駆動方法 | |
US9093024B2 (en) | Image display apparatus including a non-emission period lowering the gate and source voltage of the drive transistor | |
JP4826598B2 (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
JP2009237041A (ja) | 画像表示装置及び画像表示方法 | |
JP5023906B2 (ja) | 表示装置及び表示装置の駆動方法 | |
JP4967946B2 (ja) | 表示装置及び表示装置の駆動方法 | |
JP4780134B2 (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
US9336711B2 (en) | Display device and display driving method | |
JP2010060873A (ja) | 画像表示装置 | |
JP2008122632A5 (ja) | ||
JP5088294B2 (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
JP2009244666A (ja) | パネルおよび駆動制御方法 | |
JP2014109703A (ja) | 表示装置および駆動方法 | |
JP2010054564A (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
JP2009258275A (ja) | 表示装置および出力バッファ回路 | |
US8553022B2 (en) | Image display device and driving method of image display device | |
JP2010039176A (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
JP2010060601A (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
JP2010107630A (ja) | 画像表示装置及び画像表示装置の駆動方法 | |
US9711082B2 (en) | Display apparatus and display drive method | |
JP5488817B2 (ja) | インバータ回路および表示装置 | |
JP2009008873A (ja) | 表示装置及び表示装置の駆動方法 | |
US20110169872A1 (en) | Display apparatus and display driving method | |
JP2010020034A (ja) | 画像表示装置 | |
JP2010072132A (ja) | 画像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100720 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101214 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110426 |