JP2009244666A - パネルおよび駆動制御方法 - Google Patents

Abstract

【課題】低コスト化を実現することができるようにする。
【解決手段】ＥＬパネルにおいては、１フィールド期間を前半部分と後半部分に２分割した前半部分と後半部分の最初の所定時間、電源線ＤＳＬ２１２の電位が低電位Ｖｓｓに設定される。そして、前半部分の電源低電位期間に１行目からｍ₁行目の画素に対して閾値補正準備動作および閾値補正動作が行われ、後半部分の電源低電位期間に残りの半分のｍ₂行目からＭ行目の画素に対して閾値補正準備動作および閾値補正動作が行われる。本発明は、例えば、ＥＬパネルに適用できる。
【選択図】図１８

Description

本発明は、パネルおよび駆動制御方法に関し、特に、低コスト化を実現することができるようにするパネルおよび駆動制御方法に関する。

発光素子として有機ＥＬ(Electro Luminescent)デバイスを用いた平面自発光型のパネル（ＥＬパネル）の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬデバイスを画素に用いた平面自発光型のパネルの中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型のパネルの開発が盛んである。アクティブマトリクス型平面自発光パネルは、例えば以下の特許文献１乃至５に記載されている。

特開２００３−２５５８５６号公報 特開２００３−２７１０９５号公報 特開２００４−１３３２４０号公報 特開２００４−０２９７９１号公報 特開２００４−０９３６８２号公報

しかしながら、先行して普及してきている液晶ディスプレイ（LCD :Liquid Crystal Display）と比較すると、有機ＥＬデバイスを画素に用いた平面自発光型のパネルについては、さらなる低コスト化が要請されている。

本発明は、このような状況に鑑みてなされたものであり、低コスト化を実現することができるようにするものである。

本発明の一側面のパネルは、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の電位を保持する保持容量とを備える画素回路を行列状に配置するパネルであって、高電位または低電位の電源電圧を、行列状に配置された全ての前記画素回路に対して同時に供給する電源供給手段を備え、前記電源供給手段は、供給する電源電圧を、１フィールド期間にＱ（≧２）回、前記駆動用トランジスタのゲートソース間電圧が前記駆動用トランジスタの閾値電圧よりも大となる電位である前記低電位に設定する。

映像信号が表す階調に対応する電位である信号電位を前記画素回路に供給する映像信号供給手段をさらに設け、前記映像信号供給手段には、前記電源供給手段が前記低電位に設定している間は、前記低電位との電位差が前記駆動用トランジスタの閾値電圧よりも大となる閾値補正基準電位を供給し、前記電源供給手段が前記高電位に設定している間は、前記発光素子を消光させるための電位である消光電位かまたは前記信号電位を供給させることができる。

本発明の一側面の駆動制御方法は、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の信号電位を保持する保持容量とを備える画素回路を行列状に配置し、高電位または低電位の電源電圧を、行列状に配置された全ての前記画素回路に対して同時に供給する電源供給手段を備えるパネルの駆動制御方法であって、前記電源供給手段が、供給する電源電圧を、１フィールド期間にＱ（≧２）回、前記駆動用トランジスタのゲートソース間電圧が前記駆動用トランジスタの閾値電圧よりも大となる電位である前記低電位に設定するステップを含む。

本発明の一側面においては、行列状に配置された全ての画素回路に供給する電源電圧が、１フィールド期間にＱ（≧２）回、駆動用トランジスタのゲートソース間電圧が駆動用トランジスタの閾値電圧よりも大となる電位である低電位に設定される。

本発明の一側面によれば、低コスト化を実現することができる。

以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。

本発明の一側面のパネルは、駆動電流に応じて発光する発光素子（例えば、図５の発光素子３４）と、映像信号をサンプリングするサンプリング用トランジスタ（例えば、図５のサンプリング用トランジスタ３１）と、前記駆動電流を前記発光素子に供給する駆動用トランジスタ（例えば、図５の駆動用トランジスタ３２）と、所定の電位を保持する保持容量（例えば、図５の保持容量３３）とを備える画素回路（例えば、図５の画素１０１ｃ）を行列状に配置するパネル（例えば、図１６のＥＬパネル２００）であって、高電位または低電位の電源電圧を、行列状に配置された全ての前記画素回路に対して同時に供給する電源供給手段（例えば、図１６の電源供給部２１１）を備え、前記電源供給手段は、供給する電源電圧を、１フィールド期間にＱ（≧２）回、前記駆動用トランジスタのゲートソース間電圧が前記駆動用トランジスタの閾値電圧よりも大となる電位である前記低電位に設定する。

以下、図を参照して、本発明の実施の形態について説明する。

最初に、本発明の理解を容易にし、且つ、背景を明らかにするため、有機ＥＬデバイスを用いたパネル（以下、ＥＬパネルと称する）の基本となる構成と動作について図１乃至図１５を参照して説明する。

図１は、基本となるＥＬパネルの構成例を示すブロック図である。

図１のＥＬパネル１００は、Ｎ×Ｍ個の画素（画素回路）１０１−（１，１）乃至１０１−（Ｎ，Ｍ）が行列状に配置されている画素アレイ部１０２と、これを駆動する駆動部である水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、および電源スキャナ（ＤＳＣＮ）１０５とにより構成されている。なお、説明を簡単にするため、以下では、Ｎ，Ｍは、所定の偶数であるとして説明するが、これに限定されるものではない。

また、ＥＬパネル１００は、Ｍ本の走査線ＷＳＬ１０−１乃至１０−Ｍ、Ｍ本の電源線ＤＳＬ１０−１乃至１０−Ｍ、およびＮ本の映像信号線ＤＴＬ１０−１乃至１０−Ｎも有する。

なお、以下において、走査線ＷＳＬ１０−１乃至１０−Ｍ、映像信号線ＤＴＬ１０−１乃至１０−Ｎ、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）、または電源線ＤＳＬ１０−１乃至１０−Ｍのそれぞれを特に区別する必要がない場合、単に、走査線ＷＳＬ１０、映像信号線ＤＴＬ１０、画素１０１、または電源線ＤＳＬ１０と称する。

画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１行目の画素１０１−（１，１）乃至１０１−（Ｎ，１）は、走査線ＷＳＬ１０−１でライトスキャナ１０４と、電源線ＤＳＬ１０−１で電源スキャナ１０５とそれぞれ接続されている。また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｍ行目の画素１０１−（１，Ｍ）乃至１０１−（Ｎ，Ｍ）は、走査線ＷＳＬ１０−Ｍでライトスキャナ１０４と、電源線ＤＳＬ１０−Ｍで電源スキャナ１０５とそれぞれ接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の行方向に並ぶその他の画素１０１についても同様である。

また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１列目の画素１０１−（１，１）乃至１０１−（１，Ｍ）は、映像信号線ＤＴＬ１０−１で水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｎ列目の画素１０１−（Ｎ，１）乃至１０１−（Ｎ，Ｍ）は、映像信号線ＤＴＬ１０−Ｎで水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の列方向に並ぶその他の画素１０１についても同様である。

ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに水平周期（１Ｈ）で順次制御信号を供給して画素１０１を行単位で線順次走査する。電源スキャナ１０５は、線順次走査に合わせて電源線ＤＳＬ１０−１乃至１０−Ｍに第１電位（後述するＶｃｃ）または第２電位（後述するＶｓｓ）の電源電圧を供給する。水平セレクタ１０３は、線順次走査に合わせて各水平期間内（１Ｈ）で映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとを切換えて列状の映像信号線ＤＴＬ１０−１乃至１０−Ｍに供給する。

図１のように構成されるＥＬパネル１００に、ソースドライバおよびゲートドライバとからなるドライバＩＣ(Integrated Circuit)が付加されることによりパネルモジュールが構成され、さらに、パネルモジュールに、電源回路、画像ＬＳＩ(Large Scale Integration)などを付加したものが表示装置となる。ＥＬパネル１００を含む表示装置は、例えば、携帯電話機、デジタルスチルカメラ、デジタルビデオカメラ、テレビジョン受像機、プリンタ等の表示部として使用することができる。

図２は、図１に示したＥＬパネル１００に含まれるＮ×Ｍ個の画素１０１のうちの１つの画素１０１を拡大することにより、画素１０１の詳細な構成を示したブロック図である。

なお、図２において画素１０１と接続されている走査線ＷＳＬ１０、映像信号線ＤＴＬ１０、および電源線ＤＳＬ１０は、図１から明らかなように、画素１０１−（ｎ，ｍ）（ｎ＝１，２，・・・，Ｎ，ｍ＝１，２，・・・，Ｍ）に対して、走査線ＷＳＬ１０−（ｎ，ｍ）、映像信号線ＤＴＬ１０−（ｎ，ｍ）、および電源線ＤＳＬ１０−（ｎ，ｍ）となる。

図２に示す画素１０１の構成は、従来から用いられている構成であり、この構成を有する画素１０１を画素１０１ａと呼ぶことにする。

画素１０１ａは、サンプリング用トランジスタ２１、駆動用トランジスタ２２、保持容量２３、および有機ＥＬ素子である発光素子２４を含む。ここで、サンプリング用トランジスタ２１はＮチャネル型トランジスタであり、駆動用トランジスタ２２はＰチャネル型トランジスタである。サンプリング用トランジスタ２１のゲートは走査線ＷＳＬ１０に接続し、サンプリング用トランジスタ２１のドレインが映像信号線ＤＴＬ１０に接続し、ソースが駆動用トランジスタ２２のゲートｇに接続している。

駆動用トランジスタ２２のソースｓは電源線ＤＳＬ１０と接続され、ドレインｄは発光素子２４のアノードと接続されている。保持容量２３は、駆動用トランジスタ２２のソースｓとゲートｇの間に接続されている。また、発光素子２４のカソードは接地されている。

有機ＥＬ素子は電流発光素子であるため、発光素子２４に流れる電流値をコントロールすることで、発色の階調を得ることができる。図２の画素１０１ａでは、駆動用トランジスタ２２のゲート印加電圧を変化させることで、発光素子２４に流れる電流値をコントロールしている。

より具体的には、駆動用トランジスタ２２のソースｓは電源線ＤＳＬ１０に接続されており、常に飽和領域で動作するように設計されているので、駆動用トランジスタ２２は、次式（１）で表される電流値Ｉｄｓを流す定電流源として機能する。

式（１）において、μは移動度を示し、Ｗはゲート幅を表し、Ｌはゲート長を表し、Ｃｏｘは単位面積あたりのゲート酸化膜容量を示す。また、Ｖｇｓは、駆動用トランジスタ２２のゲートｇとソースｓ間の電圧（ゲートソース間電圧）であり、Ｖｔｈは、駆動用トランジスタ２２の閾値電圧である。なお、飽和領域とは、（Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ）の条件を満たした状態をいう（Ｖｄｓは、駆動用トランジスタ２２のソースｓとドレインｄ間の電圧）。

図２の画素１０１ａでは、経時劣化により有機ＥＬ素子のＩ−Ｖ特性は、図３に示すように変化し、駆動用トランジスタ２２のドレイン電圧は変化するが、駆動用トランジスタ２２のゲートソース間電圧Ｖｇｓを一定に保つことで、発光素子２４には一定量の電流Ｉｄｓが流れる。即ち、電流Ｉｄｓと、有機ＥＬ素子の発光輝度とは比例関係にあるので、輝度自体は経時劣化によってもほぼ変化しない。

しかしながら、Ｐチャネル型トランジスタは、低温ポリシリコンよりも安価に作成できるアモルファスシリコンで作成することができないため、より安価に画素回路を構成しようとする場合には、Ｎチャネル型トランジスタで構成する方が望ましい。

そこで、図４の画素１０１ｂに示すように、Ｐチャネル型である駆動用トランジスタ２２をＮチャネル型の駆動用トランジスタ２５に代えることが考えられる。

すなわち、図４の画素１０１ｂは、図３に示した画素１０１ａの構成のうち、Ｐチャネル型の駆動用トランジスタ２２をＮチャネル型の駆動用トランジスタ２５に代えた構成を示している。

図４の画素１０１ｂの構成では、駆動用トランジスタ２５のソースｓが発光素子２４に接続されてしまうため、有機ＥＬ素子の経時変化とともに駆動用トランジスタ２５のゲートソース間電圧Ｖｇｓが変化してしまう。これにより、発光素子２４に流れる電流が変化し、発光輝度は変化してしまう。また、画素１０１ｂごとに駆動用トランジスタの閾値電圧Ｖｔｈおよび移動度μは異なるため、式（１）に応じて電流値Ｉｄｓにバラツキが生じ、発光輝度も画素ごとに異なることになる。

そこで、有機ＥＬ素子の経時劣化、駆動用トランジスタの特性バラツキを防止し、かつ、画素１０１を構成する素子数が少ない回路として、後述する本発明を適用したＥＬパネルにも採用する図５に示す画素１０１ｃの構成が、本出願人により提案されている。

図５の画素１０１ｃは、サンプリング用トランジスタ３１、駆動用トランジスタ３２、保持容量３３、および発光素子３４を有する。サンプリング用トランジスタ３１のゲートは走査線ＷＳＬ１０と接続され、サンプリング用トランジスタ３１のドレインは映像信号線ＤＴＬ１０と接続されるとともに、ソースが駆動用トランジスタ３２のゲートｇと接続されている。

駆動用トランジスタ３２のソースｓ及びドレインｄの一方は発光素子３４のアノードに接続され、他方が電源線ＤＳＬ１０に接続される。保持容量３３は、駆動用トランジスタ３２のゲートｇと発光素子３４のアノードの間に接続されている。また、発光素子３４のカソードは所定の電位Ｖｃａｔに設定されている配線３５に接続されている。

以上のように構成される画素１０１ｃにおいて、サンプリング用トランジスタ３１が、走査線ＷＳＬ１０から供給された制御信号に応じてオン（導通）すると、保持容量３３は、映像信号線ＤＴＬ１０を介して水平セレクタ１０３から供給された電荷を蓄積して保持する。駆動用トランジスタ３２は、第１電位Ｖｃｃにある電源線ＤＳＬ１０から電流の供給を受け、保持容量３３に保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを発光素子３４に流す。発光素子３４に所定の駆動電流Ｉｄｓが流れることにより、画素１０１ｃが発光する。

画素１０１ｃは、閾値補正機能を有する。閾値補正機能とは、駆動用トランジスタ３２の閾値電圧Ｖｔｈに相当する電圧を保持容量３３に保持させる機能であり、これにより、ＥＬパネル１００の画素毎のばらつきの原因となる駆動用トランジスタ３２の閾値電圧Ｖｔｈの影響をキャンセルすることができる。

また、画素１０１ｃは、上述した閾値補正機能に加え、移動度補正機能も有する。移動度補正機能とは、保持容量３３に信号電位Ｖｓｉｇを保持する際、駆動用トランジスタ３２の移動度μに対する補正を信号電位Ｖｓｉｇに加える機能である。

さらに、画素１０１ｃは、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動用トランジスタ３２のソース電位Ｖｓの変動にゲート電位Ｖｇを連動させる機能であり、これにより、駆動用トランジスタ３２のゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持することが出来る。

なお、閾値補正機能、移動度補正機能、およびブートストラップ機能については、後述する図１０、図１４、および図１５などでも説明する。

以下では、単に画素１０１という場合であっても、画素１０１は、図５に示した画素１０１ｃの構成を有しているものとする。

図６は、画素１０１の動作を説明するタイミングチャートである。

図６は、同一の時間軸（図面横方向）に対する走査線ＷＳＬ１０、電源線ＤＳＬ１０、および映像信号線ＤＴＬ１０の電位変化と、それに対応する駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓの変化を示している。

図６において、時刻ｔ₁までの期間は、前の水平期間（１Ｈ）の発光がなされている発光期間Ｔ₁である。

発光期間Ｔ₁が終了した時刻ｔ₁から時刻ｔ₄までは、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで閾電圧補正動作の準備を行う閾値補正準備期間Ｔ₂である。

閾値補正準備期間Ｔ₂では、時刻ｔ₁において、電源スキャナ１０５が、電源線ＤＳＬ１０の電位を高電位であるＶｃｃから低電位であるＶｓｓに切換え、時刻ｔ₂において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに切換える。次に、時刻ｔ₃において、ライトスキャナ１０４が、走査線ＷＳＬ１０の電位を高電位に切換え、サンプリング用トランジスタ３１をオンさせる。これにより、駆動用トランジスタ３２のゲート電位Ｖｇが基準電位Ｖｏｆｓにリセットされ、且つ、ソース電位Ｖｓが映像信号線ＤＴＬ１０の低電位Ｖｓｓにリセットされる。

時刻ｔ₄から時刻ｔ₅までは、閾値補正動作を行う閾値補正期間Ｔ₃である。閾値補正期間Ｔ₃では、時刻ｔ₄において、電源スキャナ１０５により、電源線ＤＳＬ１０の電位が高電位Ｖｃｃに切換えられ、閾値電圧Ｖｔｈに相当する電圧が、駆動用トランジスタ３２のゲートｇとソースｓとの間に接続された保持容量３３に書き込まれる。

時刻ｔ₅から時刻ｔ₇までの書き込み＋移動度補正準備期間Ｔ₄では、走査線ＷＳＬ１０の電位が高電位から低電位一旦切換えられるとともに、時刻ｔ₇の前の時刻ｔ₆において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓから階調に応じた信号電位Ｖｓｉｇに切換える。

そして、時刻ｔ₇から時刻ｔ₈までの書き込み＋移動度補正期間Ｔ₅において、映像信号の書き込みと移動度補正動作が行われる。即ち、時刻ｔ₇から時刻ｔ₈までの間、走査線ＷＳＬ１０の電位が高電位に設定され、これにより、映像信号の信号電位Ｖｓｉｇが閾値電圧Ｖｔｈに足し込まれる形で保持容量３３に書き込まれると共に、移動度補正用の電圧ΔＶ_μが保持容量３３に保持された電圧から差し引かれる。

書き込み＋移動度補正期間Ｔ₅終了後の時刻ｔ₈において、走査線ＷＳＬ１０の電位が低電位に設定され、それ以降、発光期間Ｔ₆として、信号電圧Ｖｓｉｇに応じた発光輝度で発光素子３４が発光する。信号電圧Ｖｓｉｇは、閾値電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶ_μとによって調整されているため、発光素子３４の発光輝度は駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。

なお、発光期間Ｔ₆の最初でブートストラップ動作が行われ、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓ＝Ｖｓｉｇ＋Ｖｔｈ−ΔＶ_μを一定に維持したまま、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。

また、時刻ｔ₈から所定時間経過後の時刻ｔ₉において、映像信号線ＤＴＬ１０の電位が、信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに落とされる。図６において、時刻ｔ₂から時刻ｔ₉までの期間は水平期間（１Ｈ）に相当する。

以上のようにして、画素１０１として画素１０１ｃの構成を有するＥＬパネル１００では、駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがなく、発光素子３４を発光させることができる。

図７乃至図１５を参照して、画素１０１（１０１ｃ）の動作についてさらに詳細に説明する。

図７は、発光期間Ｔ₁の画素１０１の状態を示している。

発光期間Ｔ₁では、サンプリング用トランジスタ３１がオフ（走査線ＷＳＬ１０の電位が低電位）、かつ電源線ＤＳＬ１０の電位が高電位Ｖｃｃとなっており、駆動用トランジスタ３２が駆動電流Ｉｄｓを発光素子３４に供給している。このとき駆動用トランジスタ３２は飽和領域で動作するように設定されているため、発光素子３４に流れる駆動電流Ｉｄｓは、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓに応じて式（１）で表される値をとる。

そして、閾値補正準備期間Ｔ₂の最初の時刻ｔ₁において、図８に示すように、電源スキャナ１０５は、電源線ＤＳＬ１０の電位を高電位Ｖｃｃ（第１電位）から低電位Ｖｓｓ（第２電位）に切換える。このとき電源線ＤＳＬ１０の電位Ｖｓｓが発光素子３４の閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔの和よりも小さければ（Ｖｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔ）発光素子３４は消光し、駆動用トランジスタ３２の電源線ＤＳＬ１０と接続された側がソースｓとなる。また、発光素子３４のアノードは電位Ｖｓｓに充電される。

次に、図９に示すように、時刻ｔ₂において、水平セレクタ１０３が映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓにした後、時刻ｔ₃において、ライトスキャナ１０４が、走査線ＷＳＬ１０の電位を高電位に切換えることより、サンプリング用トランジスタ３１をオンにする。これにより、駆動用トランジスタ３２のゲート電位ＶｇはＶｏｆｓとなり、ゲートソース間電圧Ｖｇｓは、Ｖｏｆｓ−Ｖｓｓという値をとる。ここで、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓである（Ｖｏｆｓ−Ｖｓｓ）は、次の閾値補正期間Ｔ₃で閾値補正動作を行うため、閾値電圧Ｖｔｈよりも大である（Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈ）必要がある。逆に言うと、（Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈ）の条件を満たすように、電位ＶｏｆｓおよびＶｓｓが設定される。

そして、閾値補正期間Ｔ₃の最初の時刻ｔ₄において、図１０に示すように、電源スキャナ１０５が電源線ＤＳＬ１０の電位を低電位Ｖｓｓから高電位Ｖｃｃに切換えると、駆動用トランジスタ３２の発光素子３４のアノードと接続されている側がソースｓとなり、図１０において１点鎖線で示されるように電流が流れる。

ここで、発光素子３４は等価的にダイオード３４Ａと寄生容量をＣｅｌとする保持容量３４Ｂで表すことができ、発光素子３４のリーク電流が駆動用トランジスタ３２に流れる電流よりもかなり小さい（Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌを満たす）という条件の下では、駆動用トランジスタ３２に流れる電流は保持容量３３と３４Ｂを充電するために使用される。発光素子３４のアノード電位Ｖｅｌ（駆動用トランジスタ３２のソース電位Ｖｓ）は、図１１に示されるように、駆動用トランジスタ３２を流れる電流に応じて上昇する。所定時間経過後、駆動用トランジスタ３２のゲートソース間電圧ＶｇｓがＶｔｈという値をとる。また、このときの発光素子３４のアノード電位Ｖｅｌは（Ｖｏｆｓ−Ｖｔｈ）である。ここで、発光素子３４のアノード電位Ｖｅｌは、発光素子３４の閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔの和以下となっている（Ｖｅｌ＝（Ｖｏｆｓ−Ｖｔｈ）≦（Ｖｃａｔ＋Ｖｔｈｅｌ））。

その後、時刻ｔ₅において、図１２に示されるように、走査線ＷＳＬ１０の電位が高電位から低電位に切替えられ、サンプリング用トランジスタ３１がオフして閾値補正動作（閾値補正期間Ｔ₃）が完了する。

続く書き込み＋移動度補正準備期間Ｔ₄の時刻ｔ₆において、水平セレクタ１０３によって、映像信号線ＤＴＬ１０の電位が、基準電位Ｖｏｆｓから、階調に応じた信号電位Ｖｓｉｇに切換えられた（図１２）後、書き込み＋移動度補正期間Ｔ₅に入り、図１３に示されるように、時刻ｔ₇において、走査線ＷＳＬ１０の電位が高電位に設定されることでサンプリング用トランジスタ３１がオンして、映像信号の書き込みと移動度補正動作が行われる。駆動用トランジスタ３２のゲート電位Ｖｇは、サンプリング用トランジスタ３１がオンしているため信号電位Ｖｓｉｇとなるが、サンプリング用トランジスタ３１には電源線ＤＳＬ１０からの電流が流れるため、駆動用トランジスタ３２のソース電位Ｖｓは、時間とともに上昇していく。

駆動用トランジスタ３２の閾値補正動作は既に完了している。よって、式（１）の右辺の閾値補正の項、即ち（Ｖｓｉｇ−Ｖｏｆｓ）²の項の影響はなくなるので、駆動用トランジスタ３２が流す電流Ｉｄｓは移動度μを反映したものとなる。具体的には、図１４に示されるように、移動度μが大きい場合には、駆動用トランジスタ３２が流す電流Ｉｄｓは大きくなり、ソース電位Ｖｓの上昇も早い。一方、移動度μが小さい場合には、駆動用トランジスタ３２が流す電流Ｉｄｓは小さくなり、ソース電位Ｖｓの上昇は遅くなる。換言すると、一定時間経過時点では、移動度μが大きい場合には、駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖ_μ（電位補正値）は大きくなり、移動度μが小さい場合には、駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖ_μ（電位補正値）は小さくなる。これによって、各画素１０１の駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓのバラツキが、移動度μを反映して小さくなり、一定時間経過後の各画素１０１のゲートソース間電圧Ｖｇｓは、移動度μのバラツキを完全に補正した電圧となる。

時刻ｔ₈において、走査線ＷＳＬ１０の電位が低電位に設定されることでサンプリング用トランジスタ３１がオフして、書き込み＋移動度補正期間Ｔ₅が終了し、発光期間Ｔ₆となる（図１５）。

発光期間Ｔ₆では、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓは一定であるので、駆動用トランジスタ３２は一定電流Ｉｄｓ’を発光素子３４に供給し、発光素子３４のアノード電位Ｖｅｌは、発光素子３４に一定電流Ｉｄｓ’という電流が流れる電圧Ｖｘまで上昇し、発光素子３４は発光する。駆動用トランジスタ３２のソース電位Ｖｓが上昇すると、保持容量３３のブートストラップ機能により、駆動用トランジスタ３２のゲート電位Ｖｇも連動して上昇する。

画素１０１ｃを採用した画素１０１においても、発光素子３４は、発光時間が長くなると、Ｉ−Ｖ特性は変化する。そのため、図１５に示されるＢ点の電位も時間とともに変化する。しかしながら、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓは一定値に保たれているので、発光素子３４に流れる電流は変化しない。したがって、発光素子のＩ−Ｖ特性が経時劣化しても、一定電流Ｉｄｓ’が流れ続けるので、発光素子３４の輝度が変化することはない。

以上のように、画素１０１（１０１ｃ）を備える図５のＥＬパネル１００においては、閾値補正機能および移動度補正機能によって画素１０１ごとの閾値電圧Ｖｔｈ及び移動度μの相違を補正することができる。また、発光素子３４の経時変動（劣化）も補正することができる。

これにより、図５のＥＬパネル１００を用いた表示装置では、高品位な画質を得ることが可能である。

しかしながら、図５のＥＬパネル１００の構成を、液晶ディスプレイ（LCD）の構成と比較すると、液晶ディスプレイには電源線ＤＳＬ１０に相当する制御線がなく、ＥＬパネル１００は制御線の数が多いということが言える。

そこで、より構成を簡素化し、より低コスト化を図ったＥＬパネルとして、図１６のＥＬパネル２００を示す。

即ち、図１６は、本発明を適用したＥＬパネルの一実施の形態の構成例を示すブロック図である。なお、図１６において、図１と対応する部分については同一の符号を付してあり、その説明を適宜省略する。

図１のＥＬパネル１００では、各行の画素１０１に対して個別に設けられていた電源線ＤＳＬ１０−１乃至１０−Ｍに代えて、ＥＬパネル２００では、全ての画素１０１に対して共通の電源線ＤＳＬ２１２が設けられており、第１電位としての高電位Ｖｃｃまたは第２電位としての低電位Ｖｓｓの電源電圧が、電源供給部２１１から電源線ＤＳＬ２１２を介して、全ての画素１０１に一律に供給される。すなわち、電源供給部２１１は、画素アレイ部１０２の全ての画素１０１に対して同一の電源電圧制御を行う。

ＥＬパネル２００の電源供給部２１１および電源線２１２以外の構成は、図１のＥＬパネル１００と同様である。ただし、画素アレイ部１０２の各画素１０１は、図５に示した画素１０１ｃの構成を有している。

次に、図１７を参照して、ＥＬパネル２００で基本となる駆動制御方式（以下、基本駆動制御方式という）について説明する。図１７は、電源線ＤＳＬ２１２を介して電源供給部２１１から全ての画素１０１に電源電圧が供給されるタイミングと、各行の画素１０１の発光タイミングを示している。

図１７において、時刻ｔ₂₁から時刻ｔ₃₄までの期間が１枚の映像を表示するための単位時間（以下、１フィールド期間（１Ｆ）という）であり、そのうちの時刻ｔ₂₁から時刻ｔ₂₅までの期間が全画素が共通に制御される期間（以下、全画素共通期間という）である。また、時刻ｔ₂₅から時刻ｔ₃₄までの期間は全画素１０１に対して線順次に走査を行う線順次走査期間である。

最初に、全画素共通期間の時刻ｔ₂₁において、電源供給部２１１は、電源線ＤＳＬ２１２に供給する電位を高電位Ｖｃｃから低電位Ｖｓｓに切換える。なお、時刻ｔ₂₁においては、走査線ＷＳＬ１０−１乃至１０−Ｍの各電位および映像信号線ＤＴＬ１０−１乃至１０−Ｎの各電位は、低電位側に設定されている。

そして、時刻ｔ₂₂において、ライトスキャナ１０４が、供給する電位を走査線ＷＳＬ１０−１乃至１０−Ｍに対して同時に高電位に切換える。これにより、図９を参照して説明したように、駆動用トランジスタ３２のゲート電位ＶｇはＶｏｆｓとなり、ソース電位ＶｓはＶｓｓとなる。その結果、ゲートソース間電圧Ｖｇｓが駆動用トランジスタ３２の閾値電圧Ｖｔｈよりも大であるＶｏｆｓ−Ｖｓｓ（＞Ｖｔｈ）という値をとることになり、閾値補正を行う前の閾値補正準備動作が行われている。したがって、時刻ｔ₂₂から時刻ｔ₂₃までは閾値補正準備期間である。

閾値補正の準備が完了すると、時刻ｔ₂₃において、電源供給部２１１が電源線ＤＳＬ２１２に供給する電位を低電位Ｖｓｓから高電位Ｖｃｃに切換えることにより、全画素１０１で同時に閾値補正動作が開始される。すなわち、図１０を参照して説明したように、発光素子３４のアノード電位Ｖｅｌ（駆動用トランジスタ３２のソース電位）が、駆動用トランジスタ３２を流れる電流に応じて上昇し、所定時間後には（Ｖｏｆｓ−Ｖｔｈ）に等しくなる。時刻ｔ₂₄には、走査線ＷＳＬ１０−１乃至１０−Ｍそれぞれに供給する電位が、ライトスキャナ１０４により、一斉に低電位に切換えられ、閾値補正動作が終了する。

そして、時刻ｔ₂₅から、画素１０１に対して線順次に映像信号を書き込む線順次走査期間が開始する。

すなわち、時刻ｔ₂₅から時刻ｔ₃₀までの期間、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が階調に応じた信号電位Ｖｓｉｇに設定され、その間に、ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに対して順番に（線順次に）、供給する電位をＴｓ時間だけ高電位に切換える。Ｔｓ時間だけ高電位に切換えられた行の画素１０１の発光素子３４は発光する。

なお、走査線ＷＳＬ１０の電位が高電位に設定されるあいだは、図１３を参照して説明したように、駆動用トランジスタ３２のソース電位Ｖｓも上昇していくので、映像信号の書き込みとともに移動度補正も行われている。

Ｍ行目の走査線ＷＳＬ１０−Ｍに対する高電位の電源電圧の供給が終了すると、時刻ｔ₃₀に、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が一斉に基準電位Ｖｏｆｓに切替えられる。

そして、基準電位Ｖｏｆｓが映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれに対して供給されている状態で、時刻ｔ₃₁から、ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに対して順番に（線順次に）、Ｔｓ時間だけ高電位に切替える。Ｔｓ時間だけ高電位に切換えられた行の画素１０１では、駆動用トランジスタ３２のゲートｇに基準電位Ｖｏｆｓが供給されることとなり、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓが閾値電圧Ｖｔｈ以下となって、発光素子３４が消光する。ここで、発光素子３４を消光させるためには、駆動用トランジスタ３２のゲートｇに供給する電位は、必ずしも基準電位Ｖｏｆｓである必要はなく、発光素子３４のカソード電位Ｖｃａｔと発光素子３４の閾値電圧Ｖｔｈｅｌ、および駆動用トランジスタ３２の閾値電圧Ｖｔｈの和（Ｖｃａｔ＋Ｖｔｈｅｌ＋Ｖｔｈ）以下であればよいが、閾値補正の基準電位Ｖｏｆｓと同一にすることで、制御を簡単にすることができる。

基本制御方式においては、基準電位Ｖｏｆｓが映像信号線ＤＴＬ１０に供給されている状態でサンプリング用トランジスタ３１をオンすることで発光素子３４を消光させ、各行の発光期間を制御している。したがって、発光期間は、信号電位Ｖｓｉｇが映像信号線ＤＴＬ１０に供給されている状態におけるサンプリング用トランジスタ３１のオフから、基準電位Ｖｏｆｓが映像信号線ＤＴＬ１０に供給されている状態におけるサンプリング用トランジスタ３１のオンまでである。なお、発光期間は各行で同一とする必要があるため、最終行のＭ行目の映像信号の書き込みは、１フィールド期間の終了時から発光期間だけ前に行われる必要がある。

以上のように、電源ラインである電源線ＤＳＬ２１２を全画素共通として、全画素共通期間内に、閾値補正準備動作と閾値補正動作を全画素で同時に（一斉に）行うことにより、ＥＬパネル２００の回路を簡素化し、電源制御を容易にすることが可能となるので、パネル全体のコストを低減させることが可能となる。

しかしながら、基本駆動制御方式では、上述したように、各行の発光期間を同一とするため、遅くとも、Ｍ行目の消光を制御する時刻ｔ₃₃より発光期間だけ前の、時刻ｔ₂₉までには、Ｍ行目の映像信号の書き込みを終了しておく必要がある。例えば、各行の発光期間を大雑把に言って１フィールド期間の半分（デューティー比５０％）とすると、１行目の画素１０１に対して映像信号の書き込みを開始してから最終行のＭ行目の画素１０１に対して映像信号の書き込みを終了するまでの期間（図中の信号書き込み期間）を１フィールド期間のほぼ１／２で行わなければならない。したがって、そのように高速に信号電圧を出力する信号ドライバ（ソースドライバ）が必要となるが、高速制御が可能な信号ドライバは高価であり、パネルモジュールおよび表示装置全体として高価となってしまう。

そこで、信号ドライバが高速に信号電圧を出力する必要がないように、図１６のＥＬパネル２００は、図１８に示す駆動制御方式（以下、第１の駆動制御方式という）を採用することができるようになっている。

第１の駆動制御方式では、ＥＬパネル２００は、１フィールド期間を前半部分と後半部分に２分割して、基本制御方式で全画素１０１について同時に１回で行っていた閾値補正準備動作と閾値補正動作を、前半部分と後半部分の２回に分けて行うようにする。より具体的には、ＥＬパネル２００は、１フィールド期間の前半部分の最初に１行目からｍ₁行目の画素１０１に対して閾値補正準備動作および閾値補正動作を行い、後半部分の最初にｍ₂行目からＭ行目の画素１０１に対して閾値補正準備動作および閾値補正動作を行う。ここで、ｍ₁は、画素アレイ部１０２の全行数（Ｍ）を２で除算した商であり、ｍ₂は、ｍ₁に１を加算した値である。

閾値補正準備動作を行うためには、図８を参照して説明したように、電源線ＤＳＬ２１２の電位を低電位Ｖｓｓに設定する必要があるため、電源線ＤＳＬ２１２の電位が低電位Ｖｓｓに設定される期間が、基本駆動制御方式では１フィールド期間に１回だけであったのに対し、第１の駆動制御方式では２回となる。図１８では、電源線ＤＳＬ２１２の電位が低電位Ｖｓｓに設定される期間（以下、電源低電位期間という）を斜線を付して示している。

また、閾値補正準備動作および閾値補正動作では、画素１０１のサンプリング用トランジスタ３１をオンするため、第１の駆動制御方式では、１行目からｍ₁行目の画素１０１については、１フィールド期間前半部分の電源低電位期間に同期して走査線ＷＳＬ１０−１乃至１０−ｍ₁の電位が高電位に設定され、ｍ₂行目からＭ行目の画素１０１については、１フィールド期間後半部分の電源低電位期間に同期して走査線ＷＳＬ１０−ｍ₂乃至１０−Ｍの電位が高電位に設定される。

図１８を参照して、第１の駆動制御方式について、より詳しく説明する。

最初に、時刻ｔ₄₁において、電源供給部２１１は、電源線ＤＳＬ２１２に供給する電位を高電位Ｖｃｃから低電位Ｖｓｓに切換える。なお、時刻ｔ₂₁においては、走査線ＷＳＬ１０−１乃至１０−Ｍの各電位および映像信号線ＤＴＬ１０−１乃至１０−Ｎの各電位は、低電位側に設定されている。

そして、時刻ｔ₄₂において、ライトスキャナ１０４が、走査線ＷＳＬ１０−１乃至１０−ｍ₁に供給する電位を高電位に切換える。これにより、図９を参照して説明したように、１行目からｍ₁行目の画素１０１の駆動用トランジスタ３２のゲート電位ＶｇはＶｏｆｓとなり、ソース電位ＶｓはＶｓｓとなる。その結果、ゲートソース間電圧Ｖｇｓが駆動用トランジスタ３２の閾値電圧Ｖｔｈよりも大であるＶｏｆｓ−Ｖｓｓ（＞Ｖｔｈ）という値をとることになり、閾値補正を行う前の閾値補正準備動作が行われる。したがって、時刻ｔ₄₂から時刻ｔ₄₃までは１行目からｍ₁行目の画素１０１についての閾値補正準備期間である。

閾値補正の準備が完了すると、時刻ｔ₄₃において、電源供給部２１１が電源線ＤＳＬ２１２に供給する電位を低電位Ｖｓｓから高電位Ｖｃｃに切換えることにより、１行目からｍ₁行目の画素１０１で同時に閾値補正動作が開始される。すなわち、図１０を参照して説明したように、発光素子３４のアノード電位Ｖｅｌ（駆動用トランジスタ３２のソース電位）が、駆動用トランジスタ３２を流れる電流に応じて上昇し、所定時間後には（Ｖｏｆｓ−Ｖｔｈ）に等しくなる。時刻ｔ₄₄には、走査線ＷＳＬ１０−１乃至１０−ｍ₁それぞれに供給する電位が、ライトスキャナ１０４により、一斉に低電位に切換えられ、１行目からｍ₁行目の画素１０１についての閾値補正動作が終了する。

閾値補正動作が終了した時刻ｔ₄₄から、１フィールド期間後半部分の電源低電位期間が開始する時刻ｔ₅₁までの間は、ｍ₂乃至Ｍ行目の画素１０１の消光のための制御と、１乃至ｍ₁行目の画素１０１の発光のための制御を線順次に行う線順次走査期間である。

画素１０１は、上述したように、映像信号線ＤＴＬ１０の電位が階調に応じた信号電位Ｖｓｉｇになっているときに走査線ＷＳＬの電位を高電位に設定する（サンプリングトランジスタ３１をオンする）ことにより発光し、映像信号線ＤＴＬ１０の電位が基準電位Ｖｏｆｓになっているときに走査線ＷＳＬ１０の電位を高電位に設定する（サンプリングトランジスタ３１をオンする）ことにより消光する。

そこで、時刻ｔ₄₄からＴｘ時間ごとに、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が、基準電位Ｖｏｆｓと階調に応じた信号電位Ｖｓｉｇとで交互に切替えられ、ライトスキャナ１０４は、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が最初に基準電位Ｖｏｆｓとなっているときに、消光のため走査線ＷＳＬ１０−ｍ₂の電位をＴｓ時間だけ高電位に切替え、次に映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が階調に応じた信号電位Ｖｓｉｇとなっているときに、発光のため走査線ＷＳＬ１０−１の電位をＴｓ時間だけ高電位に切替える。さらに次に、ライトスキャナ１０４は、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が基準電位Ｖｏｆｓとなっているときに、消光のため走査線ＷＳＬ１０−（ｍ₂＋１）の電位をＴｓ時間だけ高電位に切替え、次に映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が階調に応じた信号電位Ｖｓｉｇとなっているときに、発光のため走査線ＷＳＬ１０−２の電位をＴｓ時間だけ高電位に切替える。以下同様に、消光と発光の制御が繰り返される。

ここで、ｍ₂行目からＭ行目の画素１０１を消光する場合の映像信号線ＤＴＬ１０の電位は基準電位Ｖｏｆｓとしているが、必ずしも基準電位Ｖｏｆｓである必要はなく、上述したように、発光素子３４のカソード電位Ｖｃａｔと発光素子３４の閾値電圧Ｖｔｈｅｌ、および駆動用トランジスタ３２の閾値電圧Ｖｔｈの和（Ｖｃａｔ＋Ｖｔｈｅｌ＋Ｖｔｈ）以下であればよい。また、このｍ₂行目からＭ行目の画素１０１の消光は、時刻ｔ₄₁より前の、１つ前のフィールド期間に発光させたｍ₂行目からＭ行目の画素１０１を消光させるものである。

サンプリングトランジスタ３１をオンするＴｓ時間と、基準電位Ｖｏｆｓまたは信号電位Ｖｓｉｇの設定時間であるＴｘ時間の関係としては、Ｔｘ時間がＴｓ時間以上である必要がある。

１フィールド期間の前半部分の発光対象行の最終行となるｍ₁行目の画素１０１が発光を開始した後、時刻ｔ₅₁から、２回目の電源低電位期間が開始する。

すなわち、走査線ＷＳＬ１０−１乃至１０−Ｍの各電位および映像信号線ＤＴＬ１０−１乃至１０−Ｎの各電位が低電位側に設定されている状態となっている時刻ｔ₅₁において、電源線ＤＳＬ２１２の電位が、電源供給部２１１により、高電位Ｖｃｃから低電位Ｖｓｓに切換えられる。

時刻ｔ₅₂において、ライトスキャナ１０４が、走査線ＷＳＬ１０−ｍ₂乃至１０−Ｍに供給する電位を高電位に切換え、ｍ₂行目からＭ行目の画素１０１で閾値補正準備動作が開始される。そして、閾値補正準備完了後の時刻ｔ₅₃において、電源線ＤＳＬ２１２の電位が低電位Ｖｓｓから高電位Ｖｃｃに切換えられ、ｍ₂行目からＭ行目の画素１０１で閾値補正動作が開始される。

時刻ｔ₅₄に走査線ＷＳＬ１０−ｍ₂乃至１０−Ｍの電位が低電位に切換えられることにより、閾値補正期間は終了する。なお、時刻ｔ₅₁から時刻ｔ₅₄までの間、映像信号線ＤＴＬ１０−１乃至１０−Ｎの各電位は基準電位Ｖｏｆｓである。

閾値補正期間が終了した時刻ｔ₅₄から、１フィールド期間が終了する時刻ｔ₅₅までの間は、１乃至ｍ₁行目の画素１０１の消光のための制御と、ｍ₂乃至Ｍ行目の画素１０１の発光のための制御を線順次に行う線順次走査期間である。

即ち、時刻ｔ₅₄からＴｘ時間ごとに、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が、基準電位Ｖｏｆｓと階調に応じた信号電位Ｖｓｉｇとで交互に切替えられ、ライトスキャナ１０４は、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が最初に基準電位Ｖｏｆｓとなっているときに、消光のため走査線ＷＳＬ１０−１の電位をＴｓ時間だけ高電位に切替え、次に映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が階調に応じた信号電位Ｖｓｉｇとなっているときに、発光のため走査線ＷＳＬ１０−ｍ₂の電位をＴｓ時間だけ高電位に切替える。さらに次に、ライトスキャナ１０４は、映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が基準電位Ｖｏｆｓとなっているときに、消光のため走査線ＷＳＬ１０−２の電位をＴｓ時間だけ高電位に切替え、次に映像信号線ＤＴＬ１０−１乃至１０−Ｎそれぞれの電位が階調に応じた信号電位Ｖｓｉｇとなっているときに、発光のため走査線ＷＳＬ１０−（ｍ₂＋１）の電位をＴｓ時間だけ高電位に切替える。以下同様に、消光と発光の制御が繰り返される。

１乃至ｍ₁行目の画素１０１の発光期間は、図１８に示されるように、１フィールド期間の前半部分においてＴｓ時間だけ走査線ＷＳＬ１０の電位が高電位に設定された後から、１フィールド期間の後半部分においてＴｓ時間だけ走査線ＷＳＬ１０の電位が高電位に設定されるまでの期間となる。ただし、電源線ＤＳＬ２１２の電位が低電位Ｖｓｓに設定されると画素１０１は発光することはできないので、上述の発光期間中に発光が一時止まる期間が含まれる。即ち、電源低電位期間は完全非発光期間である。しかしながら、電源線ＤＳＬ２１２の電位以外の条件に変化がなければ、電源線ＤＳＬ２１２の電位が高電位Ｖｃｃに戻された後の画素１０１は、元の発光輝度（信号電位Ｖｓｉｇに対応する輝度）で発光することができる。

一方、ｍ₂乃至Ｍ行目の画素１０１の発光期間は、１フィールド期間の後半部分でＴｓ時間だけ走査線ＷＳＬ１０の電位が高電位に設定された後から、次の１フィールド期間の前半部分でＴｓ時間だけ走査線ＷＳＬ１０の電位が高電位に設定されるまでの期間であるが、その期間のなかには、時刻ｔ₄₁乃至時刻ｔ₄₃のように電源低電位期間が存在する。したがって、ｍ₂乃至Ｍ行目の画素１０１の発光期間は、１乃至ｍ₁行目の画素１０１の発光期間と同一である。即ち、１行目からＭ行目までの各行の画素１０１の発光期間は同一である。

以上のような第１の駆動制御方式において、発光の制御（信号電位Ｖｓｉｇの書き込み）を行っている期間は、閾値補正期間終了後の時刻ｔ₄₄から１フィールド期間が終わる時刻ｔ₅₅までとなり、ＥＬパネル２００は、１フィールド期間のほぼ全体を使って映像信号の書き込みを行っている。従って、基本駆動制御方式で駆動制御する場合よりも、より低速に信号電圧を出力する信号ドライバを採用することができ、パネルモジュールおよび表示装置全体としてのコストを低減させることができる。

次に、図１９を参照して、ＥＬパネル２００が行うその他の駆動制御方式であって、第２の駆動制御方式について説明する。

第２の駆動制御方式は、１フィールド期間を前半部分と後半部分に２分割して、電源低電位期間を２回設け、前半部分の最初に１行目からｍ₁行目の画素１０１に対して閾値補正準備動作および閾値補正動作を行い、後半部分の最初にｍ₂行目からＭ行目の画素１０１に対して閾値補正準備動作および閾値補正動作を行う点については、第１の駆動制御方式と同様である。

また、１フィールド期間の前半部分の線順次走査期間では、ｍ₂乃至Ｍ行目の画素１０１の消光制御と、１乃至ｍ₁行目の画素１０１の発光制御を線順次に行い、１フィールド期間の後半部分の線順次走査期間では、１乃至ｍ₁行目の画素１０１の消光制御と、ｍ₂乃至Ｍ行目の画素１０１の発光制御を線順次に行う点についても、第２の駆動制御方式は、第１の駆動制御方式と同様である。

一方、第２の駆動制御方式の第１の駆動制御方式との相違点は、各閾値補正期間終了後に、Ｔｕ時間だけ、映像信号線ＤＴＬ１０の電位が基準電位Ｖｏｆｓよりも低い第３基準電位Ｖｉｎｉに設定されるとともに、画素１０１を消光させるときの映像信号線ＤＴＬ１０の電位が、基準電位Ｖｏｆｓではなくて第２基準電位Ｖｏｆｓ２に設定されている点である。

具体的には、閾値補正期間終了後の時刻ｔ₆₄からＴｕ時間、映像信号線ＤＴＬ１０の電位が第３基準電位Ｖｉｎｉに設定され、時刻ｔ₆₄からＴｕ時間経過後の時刻ｔ₆₅に、映像信号線ＤＴＬ１０の電位が第２基準電位Ｖｏｆｓ２に設定されている。

また、第２の駆動制御方式は、１フィールド期間内の各線順次走査期間において、階調に応じた信号電位Ｖｓｉｇに設定しての映像信号の書き込みの前に、その映像信号の書き込み対象となる行の画素１０１に対して、映像信号線ＤＴＬ１０の電位が第２基準電位Ｖｏｆｓ２となっている状態で３回の閾値補正動作（分割閾値補正動作）を実行している点も、第１の駆動制御方式と相違する。

例えば、１行目の画素１０１について説明すると、時刻ｔ₆₆からのＴｖ時間、時刻ｔ₆₇からのＴｖ時間、および、時刻ｔ₆₈からのＴｖ時間の３回、走映像信号線ＤＴＬ１０−１乃至１０−Ｎの電位が第２基準電位Ｖｏｆｓ２の状態で走査線ＷＳＬ１０−１の電位が高電位に切替えられることによる分割閾値補正動作が実行されている。２行目乃至Ｍ行目の画素１０１に対しても同様のタイミングで、Ｔｓ時間の映像信号の書き込みの前に、分割閾値補正動作が実行されている。

第１の駆動制御方式では、閾値補正動作が終了してから映像信号の書き込み（発光制御）を行うまでの期間が、図１８に示されるように、各行で異なるという動作となっている。

各画素１０１では、厳密に言えば、駆動用トランジスタ３２のリーク電流、発光素子３４のリーク電流、およびサンプリング用トランジスタ３１のリーク電流が存在するので、最終的な閾値補正期間が終了してから映像信号の書き込みを行うまでのそれらのリーク電流によって、駆動用トランジスタ３２のゲート電位Ｖｇおよびソース電位Ｖｓが変化する。具体的には、駆動用トランジスタ３２のソース電位Ｖｓは、駆動用トランジスタ３２のリーク電流によって電源線ＤＳＬ２１２の電位Ｖｃｃの方向に、発光素子３４のリーク電流によってカソード電位Ｖｃａｔの方向に変化（上昇）し、駆動用トランジスタ３２のゲート電位Ｖｇもソース電位Ｖｓの変化に伴って変化（上昇）する。

ここで、駆動用トランジスタ３２のゲート電位Ｖｇおよびソース電位Ｖｓの上昇量を△Ｖとする。また、サンプリング用トランジスタ３１のリーク電流による電位変化量を△Ｖ２とすると、その電位変化量△Ｖに対応する駆動用トランジスタ３２のソース電位Ｖｓの変化量はｇ△Ｖ２と表すことができる。係数ｇは、保持容量３３の容量、駆動用トランジスタ３２のゲートソース間容量、および発光素子３４の寄生容量Ｃｅｌによって決定される。

いま電位変化量△Ｖと△Ｖ２がいずれも正の値であるとすると、映像信号書き込み直前における駆動用トランジスタ３２のゲート電位Ｖｇは（Ｖｏｆｓ＋△Ｖ＋△Ｖ２）と表すことができ、ソース電位Ｖｓは（Ｖｏｆｓ−Ｖｔｈ＋△Ｖ＋ｇ△Ｖ２）と表すことができる。この電位変化量△Ｖと△Ｖ２は、各画素１０１によるリーク電流のばらつきの影響を大きく受けるので、画素１０１ごとに異なるものであり、ＥＬパネル２００としてはムラやシェーディングといった画質不良を引き起こすという原因になる。

従って、閾値補正動作が終了してから映像信号の書き込み（発光制御）を行うまでの期間は、短時間で、かつ、各行で一致していることが望ましい。

第２の駆動制御方式では、線順次走査期間において映像信号の書き込みの直前に分割閾値補正を行うことにより、最終的な閾値補正動作終了後（３回に分けた分割閾値補正動作終了後）から、階調に応じた信号電位Ｖｓｉｇに設定してのＴｓ時間の映像信号の書き込みを行うまでの時間が、短時間、かつ、各行で同一となる。従って、リーク電流のばらつきに起因するムラやシェーディングといった画質不良を防止することができる。

なお、第２基準電位Ｖｏｆｓ２は、線順次走査期間において閾値補正動作を再び開始させるため、駆動用トランジスタ３２の上昇後のゲート電位Ｖｇ＝電位（Ｖｏｆｓ＋△Ｖ＋△Ｖ２）よりも大きく設定する必要がある。また、図１０を参照して説明したように、駆動用トランジスタ３２に流れる電流が保持容量３３を充電するために使用されるためには、（Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌ）という条件を満たす必要もある。

一方、第２の駆動制御方式において、複数行の画素１０１に対して共通に実行される閾値補正動作終了後にＴｕ時間だけ、映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓから第３基準電位Ｖｉｎｉに設定する理由は次の通りである。

各画素１０１において、駆動用トランジスタ３２、発光素子３４、およびサンプリング用トランジスタ３１のリーク電流をできるだけ小さくすることを考えると、容量Ｃ、電圧Ｖ、電流ｉ、および時間ｔにはＣＶ＝ｉｔの関係があるため、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓを小さくすることで駆動用トランジスタ３２に流れる電流（リーク電流）も小さくさせることができる。

そこで、駆動用トランジスタ３２のゲート電位Ｖｇに第２基準電位Ｖｏｆｓを与える前に、より低い第３基準電位Ｖｉｎｉを与えることで、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓを小さくすることができ、リーク電流が少なくなるので、リーク電流による駆動用トランジスタ３２のゲート電位Ｖｇの上昇量（△Ｖ＋△Ｖ２）を少なくさせる効果がある。その結果、第２基準電位Ｖｏｆｓ２を、第３基準電位Ｖｉｎｉの設定がない場合よりも低く設定することが可能である。

次に、図２０を参照して、ＥＬパネル２００が行うその他の駆動制御方式であって、第３の駆動制御方式について説明する。

第３の駆動制御方式は、第２の駆動制御方式と同様に、階調に応じた信号電位Ｖｓｉｇに設定しての映像信号の書き込みの直前に行単位で個別に閾値補正動作（分割閾値補正動作）を行うので、電源低電位期間（完全非発光期間）直後の複数行共通で行う閾値補正動作は行わないようにした点で、第２の駆動制御方式と相違する。

換言すれば、第３の駆動制御方式において、閾値補正動作は、線順次走査期間に行われる分割閾値補正動作のみである。そのため、線順次走査期間において、分割閾値補正動作時および消光制御時の映像信号線ＤＴＬ１０の電位は、第２の駆動制御方式のように第２基準電位Ｖｏｆｓ２とする必要はなく、第１の駆動制御方式と同様の基準電位Ｖｏｆｓとなっている。

第３の駆動制御方式は、上述した点以外は、第２の駆動制御方式と同様である。

第２および第３の駆動制御方式によれば、第１の駆動制御方式と比較して、映像信号線ＤＴＬ１０−１乃至１０−Ｎの各電位を第３基準電位Ｖｉｎｉに設定することにより、リーク電流を少なくし、さらに、最終的な閾値補正動作終了後（分割閾値補正動作終了後）から信号電位Ｖｓｉｇに設定しての映像信号の書き込みを行うまでの時間を各行で同一に設定することにより、各画素１０１のリーク電流のばらつきを防止することができるので、さらに画質を向上することができる。また、閾値補正動作を複数回に分割した場合には、１回で行うよりも閾値補正がより早く完了するので、さらに発光期間を長く確保することができるという利点もある。

なお、上述した第１乃至第３の駆動制御方式では、いずれも、信号電位Ｖｓｉｇに設定しての映像信号の書き込みと移動度補正を１回で行う例であったが、これについても複数回に分割して実行するようにしてもよい。

また、上述した第１乃至第３の駆動制御方式では、１フィールド期間を前半部分と後半部分に２分割し、電源低電位期間（完全非発光期間）を２回とした例について説明したが、電源低電位期間を３回以上とすることもできる。すなわち、１フィールド期間に電源低電位期間はＱ（≧２）回とすることができる。

ここで、Ｑの最大値Ｑmaxは、Ｑmax＝Ｍ÷２で求められる。１フィールド期間に電源低電位期間をＱmax回となるようにした場合、１回の電源低電位期間において、２行の画素１０１が発光期間中の一時的な消光状態となっている。換言すれば、１フィールド期間にQ（≧２）回の電源低電位期間を含むとき、１回の電源低電位期間において、少なくとも２行の画素１０１は発光期間中の一時的な消光状態となっている。

本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

基本となるＥＬパネルの構成例を示すブロック図である。 従来の画素の構成例を示したブロック図である。 有機ＥＬ素子のＩ−Ｖ特性を示す図である。 従来の画素の構成例を示したブロック図である。 本発明を適用したＥＬパネルに採用する画素の構成例を示すブロック図である。 図６の画素の動作を説明するタイミングチャートである。 図６の画素の動作について詳細に説明する図である。 図６の画素の動作について詳細に説明する図である。 図６の画素の動作について詳細に説明する図である。 図６の画素の動作について詳細に説明する図である。 図６の画素の動作について詳細に説明する図である。 図６の画素の動作について詳細に説明する図である。 図６の画素の動作について詳細に説明する図である。 図６の画素の動作について詳細に説明する図である。 図６の画素の動作について詳細に説明する図である。 本発明を適用したＥＬパネルの一実施の形態の構成例を示すブロック図である。 図１６のＥＬパネルによる基本駆動制御方式を説明するタイミングチャートである。 図１６のＥＬパネルによる第１の駆動制御方式を説明するタイミングチャートである。 図１６のＥＬパネルによる第２の駆動制御方式を説明するタイミングチャートである。 図１６のＥＬパネルによる第３の駆動制御方式を説明するタイミングチャートである。

符号の説明

３１ サンプリング用トランジスタ， ３２ 駆動用トランジスタ， ３３ 保持容量， ３４ 発光素子， １０１ 画素（画素回路）， １０３ 水平セレクタ， １０４ ライトスキャナ， ２００ ＥＬパネル， ２１１ 電源供給部， ２１２ 電源線

Claims (8)

1. 駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の電位を保持する保持容量とを備える画素回路を行列状に配置するパネルであって、
   高電位または低電位の電源電圧を、行列状に配置された全ての前記画素回路に対して同時に供給する電源供給手段を備え、
   前記電源供給手段は、供給する電源電圧を、１フィールド期間にＱ（≧２）回、前記駆動用トランジスタのゲートソース間電圧が前記駆動用トランジスタの閾値電圧よりも大となる電位である前記低電位に設定する
   パネル。
2. 前記電源電圧が低電位に設定された１回の期間に対応して、少なくとも２行の前記画素回路は、前記駆動用トランジスタのゲートソース間電圧を前記駆動用トランジスタの閾値電圧よりも大とする閾値補正準備動作と、前記保持容量に前記駆動用トランジスタの閾値電圧に相当する電圧を保持させる閾値補正動作を同時に行う
   請求項１に記載のパネル。
3. 前記電源電圧が低電位に設定された１回の期間に対応して、少なくとも２行の前記画素回路は、前記駆動用トランジスタのゲートソース間電圧を前記駆動用トランジスタの閾値電圧よりも大とする閾値補正準備動作を同時に行い、前記閾値補正準備動作の終了後、各行の前記画素回路は、前記保持容量に前記駆動用トランジスタの閾値電圧に相当する電圧を保持させる閾値補正動作を線順次に行う
   請求項１に記載のパネル。
4. 映像信号が表す階調に対応する電位である信号電位を前記画素回路に供給する映像信号供給手段をさらに備え、
   前記映像信号供給手段は、前記電源供給手段が前記低電位に設定している間は、前記低電位との電位差が前記駆動用トランジスタの閾値電圧よりも大となる閾値補正基準電位を供給し、前記電源供給手段が前記高電位に設定している間は、前記発光素子を消光させるための電位である消光電位かまたは前記信号電位を供給する
   請求項１に記載のパネル。
5. 前記消光電位は、前記発光素子のカソード電位、発光素子の閾値電圧、および駆動用トランジスタの閾値電圧の和以下である
   請求項４に記載のパネル。
6. 前記消光電位は、前記閾値補正基準電位と同一である
   請求項４に記載のパネル。
7. 前記電源供給手段によるＱ回の前記低電位への設定が終了したとき、行列状に配置された全ての前記画素回路に対する前記閾値補正準備動作が終了する
   請求項１に記載のパネル。
8. 駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、所定の信号電位を保持する保持容量とを備える画素回路を行列状に配置し、高電位または低電位の電源電圧を、行列状に配置された全ての前記画素回路に対して同時に供給する電源供給手段を備えるパネルの駆動制御方法であって、
   前記電源供給手段が、供給する電源電圧を、１フィールド期間にＱ（≧２）回、前記駆動用トランジスタのゲートソース間電圧が前記駆動用トランジスタの閾値電圧よりも大となる電位である前記低電位に設定する
   ステップを含む駆動制御方法。

Images