JP2009288593A - パネルおよび駆動制御方法 - Google Patents

Abstract

【課題】画素ごとの輝度のばらつきを改善することができるようにする。
【解決手段】サンプリング用トランジスタ３１のゲートｇとソースｓとの間に補助容量２５１を設けた場合、サンプリング用トランジスタ３１の寄生容量Ｃｗｓが大となることと等しい。サンプリング用トランジスタ３１の寄生容量Ｃｗｓが大となるということは、フィールドスルー電圧降下量自体は大きくなるが、画素２０１ごとのフィールドスルー電圧降下量のばらつきは小さくなる。これにより、フィールドスルー電圧降下による画素ごとの輝度のばらつきを改善することができる。本発明は、例えば、ＥＬパネルに適用できる。
【選択図】図２６

Description

本発明は、パネルおよび駆動制御方法に関し、特に、画素ごとの輝度のばらつきを改善することができるようにするパネルおよび駆動制御方法に関する。

発光素子として有機ＥＬ(Electro Luminescent)デバイスを用いた平面自発光型のパネル（ＥＬパネル）の開発が近年盛んになっている。有機ＥＬデバイスは、ダイオード特性を有し、有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬデバイスを画素に用いた平面自発光型のパネルの中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型のパネルの開発が盛んである。アクティブマトリクス型平面自発光パネルは、例えば以下の特許文献１乃至５に記載されている。

特開２００３−２５５８５６号公報 特開２００３−２７１０９５号公報 特開２００４−１３３２４０号公報 特開２００４−０２９７９１号公報 特開２００４−０９３６８２号公報

以上のような有機ＥＬデバイスを画素に用いた平面自発光型のパネルについては、さらなる改良が求められており、例えば、画素ごとの輝度のばらつきを少なくすることが要求されている。

本発明は、このような状況に鑑みてなされたものであり、画素ごとの輝度のばらつきを改善することができるようにするものである。

本発明の一側面のパネルは、ダイオード特性を有し、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記発光素子のアノード側と前記駆動用トランジスタのゲートに接続され、所定の電位を保持する保持容量と、前記サンプリング用トランジスタのゲートとソースに接続され、所定の電位を保持する補助容量とを有する画素回路を備える。

本発明の一側面の駆動制御方法は、ダイオード特性を有し、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記発光素子のアノード側と前記駆動用トランジスタのゲートに接続され、所定の電位を保持する保持容量と、前記サンプリング用トランジスタのゲートとソースに接続され、所定の電位を保持する補助容量とを有する画素回路を備えるパネルが、発光させる輝度に対応する前記映像信号の信号電位を前記保持容量に供給する場合に、前記サンプリング用トランジスタのゲートを高電位に設定し、前記補助容量は、前記サンプリング用トランジスタのゲートが高電位に設定されたとき、所定の電位を保持する。

本発明の一側面においては、発光させる輝度に対応する映像信号の信号電位を保持容量に供給する場合に、サンプリング用トランジスタのゲートが高電位に設定され、補助容量において、所定の電位が保持される。

本発明の一側面によれば、画素ごとの輝度のばらつきを改善することができる。

最初に、本発明の理解を容易にし、且つ、背景を明らかにするため、有機ＥＬデバイスを用いたパネル（以下、ＥＬパネルと称する）の基本となる構成と動作について図１乃至図１２を参照して説明する。

図１は、基本となるＥＬパネルの構成例を示すブロック図である。

図１のＥＬパネル１００は、Ｎ×Ｍ個の画素（画素回路）１０１−（１，１）乃至１０１−（Ｎ，Ｍ）が行列状に配置されている画素アレイ部１０２と、これを駆動する駆動部である水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、および電源スキャナ（ＤＳＣＮ）１０５とにより構成されている。

また、ＥＬパネル１００は、Ｍ本の走査線ＷＳＬ１０−１乃至１０−Ｍ、Ｍ本の電源線ＤＳＬ１０−１乃至１０−Ｍ、およびＮ本の映像信号線ＤＴＬ１０−１乃至１０−Ｎも有する。

なお、以下において、走査線ＷＳＬ１０−１乃至１０−Ｍ、映像信号線ＤＴＬ１０−１乃至１０−Ｎ、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）、または電源線ＤＳＬ１０−１乃至１０−Ｍのそれぞれを特に区別する必要がない場合、単に、走査線ＷＳＬ１０、映像信号線ＤＴＬ１０、画素１０１、または電源線ＤＳＬ１０と称する。

画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１行目の画素１０１−（１，１）乃至１０１−（Ｎ，１）は、走査線ＷＳＬ１０−１でライトスキャナ１０４と、電源線ＤＳＬ１０−１で電源スキャナ１０５とそれぞれ接続されている。また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｍ行目の画素１０１−（１，Ｍ）乃至１０１−（Ｎ，Ｍ）は、走査線ＷＳＬ１０−Ｍでライトスキャナ１０４と、電源線ＤＳＬ１０−Ｍで電源スキャナ１０５とそれぞれ接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の行方向に並ぶその他の画素１０１についても同様である。

また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１列目の画素１０１−（１，１）乃至１０１−（１，Ｍ）は、映像信号線ＤＴＬ１０−１で水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｎ列目の画素１０１−（Ｎ，１）乃至１０１−（Ｎ，Ｍ）は、映像信号線ＤＴＬ１０−Ｎで水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の列方向に並ぶその他の画素１０１についても同様である。

ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに水平周期（１Ｈ）で順次制御信号を供給して画素１０１を行単位で線順次走査する。電源スキャナ１０５は、線順次走査に合わせて電源線ＤＳＬ１０−１乃至１０−Ｍに第１電位（後述するＶｃｃ）または第２電位（後述するＶｓｓ）の電源電圧を供給する。水平セレクタ１０３は、線順次走査に合わせて各水平期間内（１Ｈ）で映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとを切換えて列状の映像信号線ＤＴＬ１０−１乃至１０−Ｍに供給する。

図１のように構成されるＥＬパネル１００に、ソースドライバおよびゲートドライバとからなるドライバＩＣ(Integrated Circuit)が付加されることによりパネルモジュールが構成され、さらに、パネルモジュールに、電源回路、画像ＬＳＩ(Large Scale Integration)などを付加したものが表示装置となる。ＥＬパネル１００を含む表示装置は、例えば、携帯電話機、デジタルスチルカメラ、デジタルビデオカメラ、テレビジョン受像機、プリンタ等の表示部として使用することができる。

図２は、図１に示したＥＬパネル１００に含まれるＮ×Ｍ個の画素１０１のうちの１つの画素１０１を拡大することにより、画素１０１の詳細な構成を示したブロック図である。

なお、図２において画素１０１と接続されている走査線ＷＳＬ１０、映像信号線ＤＴＬ１０、および電源線ＤＳＬ１０は、図１から明らかなように、画素１０１−（ｎ，ｍ）（ｎ＝１，２，・・・，Ｎ，ｍ＝１，２，・・・，Ｍ）に対して、走査線ＷＳＬ１０−（ｎ，ｍ）、映像信号線ＤＴＬ１０−（ｎ，ｍ）、および電源線ＤＳＬ１０−（ｎ，ｍ）となる。

図２の画素１０１は、サンプリング用トランジスタ３１、駆動用トランジスタ３２、保持容量３３、および発光素子３４を有する。サンプリング用トランジスタ３１のゲートは走査線ＷＳＬ１０と接続され、サンプリング用トランジスタ３１のドレインは映像信号線ＤＴＬ１０と接続されるとともに、ソースが駆動用トランジスタ３２のゲートｇと接続されている。

駆動用トランジスタ３２のソースｓ及びドレインｄの一方は発光素子３４のアノードに接続され、他方が電源線ＤＳＬ１０に接続される。保持容量３３は、駆動用トランジスタ３２のゲートｇと発光素子３４のアノードに接続されている。また、発光素子３４のカソードは所定の電位Ｖｃａｔに設定されている配線３５に接続されている。この電位ＶｃａｔはGNDレベルであり、従って、配線３５は接地配線である。以下、配線３５を接地配線３５と称する。

サンプリング用トランジスタ３１および駆動用トランジスタ３２は、いずれもＮチャネル型トランジスタであり、低温ポリシリコンよりも安価に作成できるアモルファスシリコンで作成することができるため、画素回路の製造コストをより安価にすることができる。

有機ＥＬ素子はダイオード特性を有する電流発光素子であり、発光素子３４は、供給される電流値Ｉｄｓに応じた階調の発光を行う。

以上のように構成される画素１０１において、サンプリング用トランジスタ３１が、走査線ＷＳＬ１０から供給された制御信号に応じてオン（導通）すると、保持容量３３は、映像信号線ＤＴＬ１０を介して水平セレクタ１０３から供給された電荷を蓄積して保持する。駆動用トランジスタ３２は、第１電位Ｖｃｃにある電源線ＤＳＬ１０から電流の供給を受け、保持容量３３に保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを発光素子３４に流す。発光素子３４に所定の駆動電流Ｉｄｓが流れることにより、画素１０１が発光する。

画素１０１は、閾値補正機能を有する。閾値補正機能とは、駆動用トランジスタ３２の閾値電圧Ｖｔｈに相当する電圧を保持容量３３に保持させる機能であり、これにより、ＥＬパネル１００の画素毎のばらつきの原因となる駆動用トランジスタ３２の閾値電圧Ｖｔｈの影響をキャンセルすることができる。

また、画素１０１は、上述した閾値補正機能に加え、移動度補正機能も有する。移動度補正機能とは、保持容量３３に信号電位Ｖｓｉｇを保持する際、駆動用トランジスタ３２の移動度μに対する補正を信号電位Ｖｓｉｇに加える機能である。

さらに、画素１０１は、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動用トランジスタ３２のソース電位Ｖｓの変動にゲート電位Ｖｇを連動させる機能であり、これにより、駆動用トランジスタ３２のゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持することが出来る。

なお、閾値補正機能、移動度補正機能、およびブートストラップ機能については、後述する図７、図１１、および図１２などでも説明する。

図３は、画素１０１の動作を説明するタイミングチャートである。

図３は、同一の時間軸（図面横方向）に対する走査線ＷＳＬ１０、電源線ＤＳＬ１０、および映像信号線ＤＴＬ１０の電位変化と、それに対応する駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓの変化を示している。

図３において、時刻ｔ₁までの期間は、前の水平期間（１Ｈ）の発光がなされている発光期間Ｔ₁である。

発光期間Ｔ₁が終了した時刻ｔ₁から時刻ｔ₄までは、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで閾電圧補正動作の準備を行う閾値補正準備期間Ｔ₂である。

閾値補正準備期間Ｔ₂では、時刻ｔ₁において、電源スキャナ１０５が、電源線ＤＳＬ１０の電位を高電位であるＶｃｃから低電位であるＶｓｓに切換え、時刻ｔ₂において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに切換える。次に、時刻ｔ₃において、ライトスキャナ１０４が、走査線ＷＳＬ１０の電位を高電位に切換え、サンプリング用トランジスタ３１をオンさせる。これにより、駆動用トランジスタ３２のゲート電位Ｖｇが基準電位Ｖｏｆｓにリセットされ、且つ、ソース電位Ｖｓが映像信号線ＤＴＬ１０の低電位Ｖｓｓにリセットされる。

時刻ｔ₄から時刻ｔ₅までは、閾値補正動作を行う閾値補正期間Ｔ₃である。閾値補正期間Ｔ₃では、時刻ｔ₄において、電源スキャナ１０５により、電源線ＤＳＬ１０の電位が高電位Ｖｃｃに切換えられ、閾値電圧Ｖｔｈに相当する電圧が、駆動用トランジスタ３２のゲートｇとソースｓとの間に接続された保持容量３３に書き込まれる。

時刻ｔ₅から時刻ｔ₇までの書き込み＋移動度補正準備期間Ｔ₄では、走査線ＷＳＬ１０の電位が高電位から低電位一旦切換えられるとともに、時刻ｔ₇の前の時刻ｔ₆において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓから階調に応じた信号電位Ｖｓｉｇに切換える。

そして、時刻ｔ₇から時刻ｔ₈までの書き込み＋移動度補正期間Ｔ₅において、映像信号の書き込みと移動度補正動作が行われる。即ち、時刻ｔ₇から時刻ｔ₈までの間、走査線ＷＳＬ１０の電位が高電位に設定され、これにより、映像信号の信号電位Ｖｓｉｇが閾値電圧Ｖｔｈに足し込まれる形で保持容量３３に書き込まれると共に、移動度補正用の電圧ΔＶ_μが保持容量３３に保持された電圧から差し引かれる。

書き込み＋移動度補正期間Ｔ₅終了後の時刻ｔ₈において、走査線ＷＳＬ１０の電位が低電位に設定され、それ以降、発光期間Ｔ₆として、信号電圧Ｖｓｉｇに応じた発光輝度で発光素子３４が発光する。信号電圧Ｖｓｉｇは、閾値電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶ_μとによって調整されているため、発光素子３４の発光輝度は駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。

なお、発光期間Ｔ₆の最初でブートストラップ動作が行われ、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓ＝Ｖｓｉｇ＋Ｖｔｈ−ΔＶ_μを一定に維持したまま、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。

また、時刻ｔ₈から所定時間経過後の時刻ｔ₉において、映像信号線ＤＴＬ１０の電位が、信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに落とされる。図３において、時刻ｔ₂から時刻ｔ₉までの期間は水平期間（１Ｈ）に相当する。

以上のようにして、ＥＬパネル１００では、駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがなく、発光素子３４を発光させることができる。

図４乃至図１２を参照して、画素１０１の動作についてさらに詳細に説明する。

図４は、発光期間Ｔ₁の画素１０１の状態を示している。

発光期間Ｔ₁では、サンプリング用トランジスタ３１がオフ（走査線ＷＳＬ１０の電位が低電位）、かつ電源線ＤＳＬ１０の電位が高電位Ｖｃｃとなっており、駆動用トランジスタ３２が駆動電流Ｉｄｓを発光素子３４に供給している。このとき駆動用トランジスタ３２は飽和領域で動作するように設定されているため、発光素子３４に流れる駆動電流Ｉｄｓは、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓに応じて次式（１）で表される値をとる。

式（１）において、μは移動度を示し、Ｗはゲート幅を表し、Ｌはゲート長を表し、Ｃｏｘは単位面積あたりのゲート酸化膜容量を示す。また、Ｖｇｓは、駆動用トランジスタ３２のゲートｇとソースｓ間の電圧（ゲートソース間電圧）であり、Ｖｔｈは、駆動用トランジスタ３２の閾値電圧である。なお、飽和領域とは、（Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ）の条件を満たした状態をいう（Ｖｄｓは、駆動用トランジスタ３２のソースｓとドレインｄ間の電圧）。

そして、閾値補正準備期間Ｔ₂の最初の時刻ｔ₁において、図５に示すように、電源スキャナ１０５は、電源線ＤＳＬ１０の電位を高電位Ｖｃｃ（第１電位）から低電位Ｖｓｓ（第２電位）に切換える。このとき電源線ＤＳＬ１０の電位Ｖｓｓが発光素子３４の閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔの和よりも小さければ（Ｖｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔ）発光素子３４は消光し、駆動用トランジスタ３２の電源線ＤＳＬ１０と接続された側がソースｓとなる。また、発光素子３４のアノードは電位Ｖｓｓに充電される。

次に、図６に示すように、時刻ｔ₂において、水平セレクタ１０３が映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓにした後、時刻ｔ₃において、ライトスキャナ１０４が、走査線ＷＳＬ１０の電位を高電位に切換えることより、サンプリング用トランジスタ３１をオンにする。これにより、駆動用トランジスタ３２のゲート電位ＶｇはＶｏｆｓとなり、ゲートソース間電圧Ｖｇｓは、Ｖｏｆｓ−Ｖｓｓという値をとる。ここで、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓである（Ｖｏｆｓ−Ｖｓｓ）は、次の閾値補正期間Ｔ₃で閾値補正動作を行うため、閾値電圧Ｖｔｈよりも大である（Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈ）必要がある。逆に言うと、（Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈ）の条件を満たすように、電位ＶｏｆｓおよびＶｓｓが設定される。

そして、閾値補正期間Ｔ₃の最初の時刻ｔ₄において、図７に示すように、電源スキャナ１０５が電源線ＤＳＬ１０の電位を低電位Ｖｓｓから高電位Ｖｃｃに切換えると、駆動用トランジスタ３２の発光素子３４のアノードと接続されている側がソースｓとなり、図７において１点鎖線で示されるように電流が流れる。

ここで、発光素子３４は、等価的にダイオード３４Ａと寄生容量をＣｅｌとする保持容量３４Ｂで表すことができ、発光素子３４のリーク電流が駆動用トランジスタ３２に流れる電流よりもかなり小さい（Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌを満たす）という条件の下では、駆動用トランジスタ３２に流れる電流は保持容量３３と３４Ｂを充電するために使用される。発光素子３４のアノード電位Ｖｅｌ（駆動用トランジスタ３２のソース電位Ｖｓ）は、図８に示されるように、駆動用トランジスタ３２を流れる電流に応じて上昇する。所定時間経過後、駆動用トランジスタ３２のゲートソース間電圧ＶｇｓがＶｔｈという値をとる。また、このときの発光素子３４のアノード電位Ｖｅｌは（Ｖｏｆｓ−Ｖｔｈ）である。ここで、発光素子３４のアノード電位Ｖｅｌは、発光素子３４の閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔの和以下となっている（Ｖｅｌ＝（Ｖｏｆｓ−Ｖｔｈ）≦（Ｖｃａｔ＋Ｖｔｈｅｌ））。

その後、時刻ｔ₅において、図９に示されるように、走査線ＷＳＬ１０の電位が高電位から低電位に切替えられ、サンプリング用トランジスタ３１がオフして閾値補正動作（閾値補正期間Ｔ₃）が完了する。

続く書き込み＋移動度補正準備期間Ｔ₄の時刻ｔ₆において、水平セレクタ１０３によって、映像信号線ＤＴＬ１０の電位が、基準電位Ｖｏｆｓから、階調に応じた信号電位Ｖｓｉｇに切換えられた（図９）後、書き込み＋移動度補正期間Ｔ₅に入り、図１０に示されるように、時刻ｔ₇において、走査線ＷＳＬ１０の電位が高電位に設定されることでサンプリング用トランジスタ３１がオンして、映像信号の書き込みと移動度補正動作が行われる。駆動用トランジスタ３２のゲート電位Ｖｇは、サンプリング用トランジスタ３１がオンしているため信号電位Ｖｓｉｇとなるが、サンプリング用トランジスタ３１には電源線ＤＳＬ１０からの電流が流れるため、駆動用トランジスタ３２のソース電位Ｖｓは、時間とともに上昇していく。

駆動用トランジスタ３２の閾値補正動作は既に完了している。よって、式（１）の右辺の（Ｖｇｓ−Ｖｔｈ）²の項は、（Ｖｇｓ−Ｖｔｈ）²＝｛（Ｖｓｉｇ−（Ｖｏｆｓ−Ｖｔｈ））−Ｖｔｈ｝²＝（Ｖｓｉｇ−Ｖｏｆｓ）²となり、閾値電圧Ｖｔｈの項の影響はなくなるので、駆動用トランジスタ３２が流す電流Ｉｄｓは、移動度μを反映したものとなる。具体的には、図１１に示されるように、移動度μが大きい場合には、駆動用トランジスタ３２が流す電流Ｉｄｓは大きくなり、ソース電位Ｖｓの上昇も早い。一方、移動度μが小さい場合には、駆動用トランジスタ３２が流す電流Ｉｄｓは小さくなり、ソース電位Ｖｓの上昇は遅くなる。換言すると、一定時間経過時点では、移動度μが大きい場合には、駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖ_μ（電位補正値）は大きくなり、移動度μが小さい場合には、駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖ_μ（電位補正値）は小さくなる。これによって、各画素１０１の駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓのバラツキが、移動度μを反映して小さくなり、一定時間経過後の各画素１０１のゲートソース間電圧Ｖｇｓは、移動度μのバラツキを完全に補正した電圧となる。

時刻ｔ₈において、走査線ＷＳＬ１０の電位が低電位に設定されることでサンプリング用トランジスタ３１がオフして、書き込み＋移動度補正期間Ｔ₅が終了し、発光期間Ｔ₆となる（図１２）。

発光期間Ｔ₆では、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓは一定であるので、駆動用トランジスタ３２は一定電流Ｉｄｓ’を発光素子３４に供給し、発光素子３４のアノード電位Ｖｅｌは、発光素子３４に一定電流Ｉｄｓ’という電流が流れる電圧Ｖｘまで上昇し、発光素子３４は発光する。駆動用トランジスタ３２のソース電位Ｖｓが上昇すると、保持容量３３のブートストラップ機能により、駆動用トランジスタ３２のゲート電位Ｖｇも連動して上昇する。

発光素子３４のＩ−Ｖ特性により、発光時間が長くなると、図１２に示されるＢ点の電位は時間とともに変化する（経時劣化する）。しかしながら、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓは一定値に保たれているので、発光素子３４に流れる電流は変化しない。したがって、Ｉ−Ｖ特性により発光素子３４が経時劣化しても、一定電流Ｉｄｓ’が流れ続けるので、発光素子３４の輝度が変化することはない。

以上のように、画素１０１を備える図２のＥＬパネル１００においては、閾値補正機能および移動度補正機能によって画素１０１ごとの閾値電圧Ｖｔｈ及び移動度μの相違を補正することができる。また、発光素子３４の経時変動（劣化）も補正することができる。

これにより、図２のＥＬパネル１００を用いた表示装置では、高品位な画質を得ることが可能である。

ところで、画素１０１が発光するときの輝度は、上述したように、発光素子３４に供給される電流値Ｉｄｓ’（Ｉｄｓ）によって決まるが、この電流値Ｉｄｓ’は、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓに応じて式（１）で決定される。したがって、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓに変化があると、画素１０１の輝度は変化する。そして、このゲートソース間電圧Ｖｇｓの変化量が画素１０１ごとに異なると、ＥＬパネル１００全体としては、輝度のばらつきが生ずることになる。

図３を参照して説明したように、書き込み＋移動度補正期間Ｔ₅終了後の発光期間Ｔ₆では、最初にブートストラップ動作が行われ、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓが、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓ（＝Ｖｓｉｇ＋Ｖｔｈ−ΔＶ_μ）を一定に維持したまま上昇し、駆動用トランジスタ３２のソース電位Ｖｓが、発光を始める所定の閾値（発光閾値）を超えたとき、画素１０１（発光素子３４）は発光する。

ここで、ブートストラップ動作時の駆動用トランジスタ３２のゲート電位Ｖｇについて詳細にみてみると、図１３において丸で囲んで示すように、書き込み＋移動度補正期間Ｔ₅終了後の時刻ｔ₈において走査線ＷＳＬ１０の電位が高電位から低電位に変化したとき、フィールドスルー効果により、駆動用トランジスタ３２のゲート電位Ｖｇが一瞬降下する現象が発生する。

このときの駆動用トランジスタ３２のゲート電位Ｖｇの降下量（以下、フィールドスルー電圧降下量と称する）は、次式（２）で表すことができる。

式（２）において、△ＷＳは、走査線ＷＳＬ１０の電位の変化量を表す。また、Ｃｅｌは発光素子３４の寄生容量（等価的に表される保持容量３４Ｂの静電容量）であり、Ｃｗｓはサンプリング用トランジスタ３１の寄生容量（サンプリング用トランジスタ３１のゲート‐ソース間に発生する寄生容量）であり、Ｃｓは保持容量３３の蓄積容量である。Ｃｇｓは駆動用トランジスタ３２のゲート‐ソース間に発生する寄生容量であり、Ｃｇｄは駆動用トランジスタ３２のゲート‐ドレイン間に発生する寄生容量である。

サンプリング用トランジスタ３１の寄生容量Ｃｗｓ、駆動用トランジスタ３２のゲート‐ソース間の寄生容量Ｃｇｓ、および、駆動用トランジスタ３２のゲート‐ドレイン間の寄生容量Ｃｇｄを含む画素１０１の等価回路（画素回路１０１）を図１４に示す。

フィールドスルー効果により、駆動用トランジスタ３２のゲート電位Ｖｇが一瞬降下する現象が発生すること自体は、ＥＬパネル１００の全画素が一様に降下するのであれば、ＥＬパネル１００の画素ごとの輝度ばらつきとしては見えないので問題はない。

しかしながら、フィールドスルー電圧降下量が画素１０１ごとに異なる場合には、そのばらつきが画素ごとの輝度のばらつきとなるため、パネル全体の画質の低下につながり、問題となる。例えば、隣接画素の輝度差が１％以上となると輝度ムラとして視認することができ、問題となる。

式（２）からわかるように、フィールドスルー電圧降下量が最も影響を受けるのは、サンプリング用トランジスタ３１の寄生容量Ｃｗｓである。

サンプリング用トランジスタ３１および駆動用トランジスタ３２に関する部分の画素１０１の配線パターンのレイアウトを図１５に示す。

図１５に示されるように、サンプリング用トランジスタ３１のゲートｇは第１の金属層で形成され、サンプリング用トランジスタ３１のソースｓ及びドレインｄは第２の金属層で形成される。また、駆動用トランジスタ３２のゲートｇは第１の金属層で形成され、駆動用トランジスタ３２のソースｓ及びドレインｄは第２の金属層で形成される。保持容量３３は第１の金属層と第２の金属層で形成される。

図１６は、図１５のサンプリング用トランジスタ３１周辺を拡大した図である。

フィールドスルー電圧降下量に最も影響を及ぼすサンプリング用トランジスタ３１の寄生容量Ｃｗｓが発生する部分は、画素１０１を上方から見た場合に、図１６において点線で示されている、ソースｓとしての第２の金属層と、ゲートｇとしての第１の金属層の重複部分である。

従って、フィールドスルー電圧降下量のばらつきに最も影響を及ぼすサンプリング用トランジスタ３１の寄生容量Ｃｗｓのばらつきは、つまりは、露光処理の第１の金属層を形成するプロセスおよび第２の金属層を形成するプロセスにおける、サンプリング用トランジスタ３１のゲートｇとして第１の金属層を形成するときのパターニング誤差と、サンプリング用トランジスタ３１のソースｓとして第２の金属層を形成するときのパターニング誤差に起因する。換言すれば、サンプリング用トランジスタ３１のゲートｇとしての第１の金属層の線幅のばらつきと、サンプリング用トランジスタ３１のソースｓとしての第２の金属層の線幅のばらつきに起因する。

しかしながら、金属層形成時のパターニング誤差を完全になくすことは困難である。

そこで、以下では、フィールドスルー電圧降下による画素ごとの輝度のばらつきを改善するようにしたＥＬパネルについて説明する。

図１７は、本発明を適用したＥＬパネル２００の実施の形態の構成例を示すブロック図である。

なお、図１７において、上述したＥＬパネル１００と対応する部分については同一の符号を付してあり、その説明は適宜省略する。

即ち、図１７のＥＬパネル２００では、画素アレイ部１０２において、上述した画素１０１と異なる構成を有する画素２０１−（１，１）乃至２０１−（Ｎ，Ｍ）が行列状に配置されている点が、ＥＬパネル１００と異なる。以下において、画素２０１−（１，１）乃至２０１−（Ｎ，Ｍ）のそれぞれを特に区別する必要がない場合、画素１０１と同様に、単に画素２０１と称する。

図１８は、画素２０１の第１の実施の形態の構成例を示している。

図１８の画素２０１において、画素１０１と対応する部分については同一の符号を付してあり、その説明は適宜省略する。後述する画素２０１のその他の実施の形態についても同様である。

図１８の画素２０１は、サンプリング用トランジスタ３１のソースｓと、接地配線３５に接続されている補助容量２２１が新たに設けられている点が、画素１０１と異なる。ここで、補助容量２２１の静電容量Ｃａｓは、サンプリング用トランジスタ３１の寄生容量Ｃｗｓよりも大である（Ｃｗｓ＜Ｃａｓ）。

書き込み＋移動度補正期間Ｔ₅において、画素２０１では、図１０を参照して説明したように、走査線ＷＳＬ１０の電位が高電位に設定されることでサンプリング用トランジスタ３１がオンする。これにより、映像信号線ＤＴＬ１０の電位であって、階調に応じた信号電位Ｖｓｉｇの映像信号が保持容量３３および補助容量２２１に供給される。その後、走査線ＷＳＬ１０の電位が低電位に設定され、サンプリング用トランジスタ３１がオフしたとき、補助容量２２１に蓄えられた電荷により、駆動用トランジスタ３２のゲート電位Ｖｇの変化が鈍る。

即ち、サンプリング用トランジスタ３１のソースｓと接地配線３５の間に、静電容量Ｃａｓの補助容量２２１を設けることで、時刻ｔ₈における走査線ＷＳＬ１０の電位の切り替えに伴う、駆動用トランジスタ３２のゲート電位Ｖｇの変化を鈍らせることができる。

そして、駆動用トランジスタ３２のゲート電位Ｖｇの変化が鈍ることで、図１９において丸で囲んで示すように、フィールドスルー電圧降下量を小さくすることができる。フィールドスルー電圧降下量が小さくなると、パネル２００を構成する画素２０１ごとの輝度のばらつきも小さくなるので、フィールドスルー電圧降下による画素ごとの輝度のばらつきを改善することができる。

換言すれば、ゲートｇとして第１の金属層の線幅と、ソースｓとして第２の金属層の線幅に、ばらつきが生じていたとしても、サンプリング用トランジスタ３１のソースｓと、接地配線３５との間に、静電容量Ｃａｓの補助容量２２１を設けることで、画素ごとの輝度のばらつきを改善する（抑制する）ことができる。

図２０は、図１５に示した画素１０１に対応する画素２０１の配線パターンレイアウトであって、補助容量２２１を設ける場合の画素２０１の配線パターンレイアウトを示している。

図２０において、補助容量２２１は、その点線内の第１の金属層と第２の金属層の対向する部分に相当する。補助容量２２１のサンプリング用トランジスタ３１のソースｓと接続される電極は、サンプリング用トランジスタ３１のソースｓと同様に第２の金属層で形成し、補助容量２２１の接地配線３５と接続される電極は、第１の金属層で形成することができる。従って、画素２０１内に容易に補助容量２２１を形成することができる。

図２１は、画素２０１の第２の実施の形態の構成例を示している。

図２１の画素２０１は、サンプリング用トランジスタ３１のゲートｇと、接地配線３５に接続されている補助容量２３１が新たに設けられている点が、画素１０１と異なる。ここで、補助容量２３１の静電容量Ｃａｓは、サンプリング用トランジスタ３１の寄生容量Ｃｗｓよりも大である（Ｃｗｓ＜Ｃａｓ）。

書き込み＋移動度補正期間Ｔ₅において、図１０を参照して説明したように、サンプリング用トランジスタ３１がオンし、その後、オフする。画素２０１では、サンプリング用トランジスタ３１がオンされたとき、即ち、走査線ＷＳＬ１０の電位が高電位に設定されたとき、補助容量２３１は、そこに供給される電荷を蓄え、所定の電位を保持する。サンプリング用トランジスタ３１がオフしたとき、補助容量２３１に蓄えられた電荷により、駆動用トランジスタ３２のゲート電位Ｖｇの変化が鈍る。

即ち、サンプリング用トランジスタ３１のゲートｇと接地配線３５との間に、静電容量Ｃａｓの補助容量２３１を設けることで、図２２に示すように、書き込み＋移動度補正期間Ｔ₅における書き込みパルスを鈍らせることができる。即ち、時刻ｔ₇および時刻ｔ₈における走査線ＷＳＬ１０の電位の切り替えを鈍らせることができる。

そして、書き込みパルスが鈍ることで、図２２において丸を囲んで示すように、フィールドスルー電圧降下量を小さくすることができる。フィールドスルー電圧降下量が小さくなると、パネル２００を構成する画素２０１ごとの輝度のばらつきも小さくなるので、フィールドスルー電圧降下による画素ごとの輝度のばらつきを改善することができる。

従って、第２の実施の形態においても、第1の実施の形態と同様に、画素ごとの輝度のばらつきを改善する（抑制する）ことができる。

なお、第１の実施の形態においては、駆動用トランジスタ３２のゲート電位Ｖｇの変化を直接鈍らせることでフィールドスルー電圧降下量を小さくしたが、第２の実施の形態では、駆動用トランジスタ３２のゲート電位Ｖｇの変化を直接鈍らせることによる効果（フィールドスルー電圧降下量の縮小）と、書き込みパルスが鈍ることに起因して駆動用トランジスタ３２のゲート電位Ｖｇの変化を鈍らせることによる効果（フィールドスルー電圧降下量の縮小）の両方を奏する。

図２３は、補助容量２３１を設ける場合の画素２０１の配線パターンレイアウトを示している。

図２３において、補助容量２３１は、その点線内の第１の金属層と第２の金属層の対向する部分に相当する。補助容量２３１のサンプリング用トランジスタ３１のゲートｇと接続される電極は、サンプリング用トランジスタ３１のゲートｇと同様に第１の金属層で形成し、補助容量２３１の接地配線３５と接続される電極は、第２の金属層で形成することができる。従って、画素２０１内に容易に補助容量２３１を形成することができる。

図２４は、画素２０１の第３の実施の形態の構成例を示している。

図２４の画素２０１は、駆動用トランジスタ３２のゲートｇとドレインｄに接続されている補助容量２４１が新たに設けられている点が、画素１０１と異なる。ここで、補助容量２４１の静電容量Ｃａｓは、サンプリング用トランジスタ３１の寄生容量Ｃｗｓよりも大である（Ｃｗｓ＜Ｃａｓ）。

図７を参照して説明したように、閾値補正期間Ｔ₃の最初の時刻ｔ₄において、電源スキャナ１０５が電源線ＤＳＬ１０の電位を低電位Ｖｓｓから高電位Ｖｃｃに切換えると、駆動用トランジスタ３２の発光素子３４のアノードと接続されている側がソースｓとなり、保持容量３３に向けて電流が流れ、保持容量３３において電荷が蓄積される。このとき、補助容量２４１も、電荷を蓄積し、所定の電位を保持する。

駆動用トランジスタ３２のゲートｇとドレインｄとの間に補助容量２４１を設けた場合、図１４に示した寄生容量を含む画素１０１の等価回路からも分かるように、駆動用トランジスタ３２のゲート‐ドレイン間に発生する寄生容量Ｃｇｄが大となることと等しい。

駆動用トランジスタ３２のゲート‐ドレイン間に発生する寄生容量Ｃｇｄが大となると、式（２）の第１項である分数の分子は変わらず分母が大となることから、フィールドスルー電圧降下量を小さくすることができる。フィールドスルー電圧降下量が小さくなると、パネル２００を構成する画素２０１ごとの輝度のばらつきも小さくなるので、フィールドスルー電圧降下による画素ごとの輝度のばらつきを改善することができる。

従って、第３の実施の形態においても、画素ごとの輝度のばらつきを改善する（抑制する）ことができる。

図２５は、補助容量２４１を設ける場合の画素２０１の配線パターンレイアウトを示している。

図２５Ａと図２５Ｂに示される画素２０１の配線パターンレイアウトでは、新たに設ける補助容量２４１を形成するための金属層の構成は同一であるが、配線パターンの形状が異なる。

即ち、図２５Ａおよび図２５Ｂのいずれにおいても、補助容量２４１は、その点線内の第１の金属層と第２の金属層の対向する部分に相当する（ただし、駆動用トランジスタ３２部分を除く）。また、図２５Ａと図２５Ｂのいずれにおいても、補助容量２４１の駆動用トランジスタ３２のドレインｄと接続される電極は、駆動用トランジスタ３２のドレインｄと同様に第２の金属層で形成され、補助容量２４１の駆動用トランジスタ３２のゲートｇと接続される電極は、駆動用トランジスタ３２のゲートｇと同様に第１の金属層で形成される。従って、画素２０１内に容易に補助容量２４１を形成することができる。

図２５Ｂに示される画素２０１の配線パターンレイアウトでは、補助容量２４１を形成する第１および第２の金属層の配線パターンの形状が、駆動用トランジスタ３２を中心として図面左右方向に線対称となるような形状となっている。換言すれば、補助容量２４１を形成する第１および第２の金属層の配線パターンの形状が、保持容量３３を形成する第１および第２の金属層の配線パターンの形状と線対称となるように形成されている。

このように補助容量２４１の配線パターンを線対称に形成することにより、画素２０１内の配線パターンレイアウトが隣接する画素２０１どうしでミラー反転するようにＥＬパネル２００が構成されている場合、レーザアニール処理工程において、全画素のトランジスタに対して均等に（同一の照射条件で）レーザが照射されるので、レーザ照射方向によるシリコン結晶性にばらつきが生じることを抑制することができ、これにより、TFT特性のバラツキを抑えることができる。さらに、TFT特性のバラツキを抑えることで、画素ごとの輝度のばらつきを改善する（抑制する）ことができる。

図２６は、画素２０１の第４の実施の形態の構成例を示している。

図２６の画素２０１は、サンプリング用トランジスタ３１のゲートｇとソースｓに接続されている補助容量２５１が新たに設けられている点が、画素１０１と異なる。ここで、補助容量２５１の静電容量Ｃａｓは、サンプリング用トランジスタ３１の寄生容量Ｃｗｓよりも大である（Ｃｗｓ＜Ｃａｓ）。

上述したように、書き込み＋移動度補正期間Ｔ₅に、サンプリング用トランジスタ３１がオンし、その後、オフする。画素２０１では、サンプリング用トランジスタ３１がオンされたとき、即ち、走査線ＷＳＬ１０の電位が高電位に設定されたとき、補助容量２５１は、そこに供給される電荷を蓄え、所定の電位を保持する。

サンプリング用トランジスタ３１のゲートｇとソースｓとの間に補助容量２５１を設けた場合、図１４に示した画素１０１の等価回路からも分かるように、サンプリング用トランジスタ３１の寄生容量Ｃｗｓが大となることと等しい。

サンプリング用トランジスタ３１の寄生容量Ｃｗｓが大となるということは、式（２）において、第１項の分数の分子と分母に含まれる寄生容量Ｃｗｓがともに大となり、フィールドスルー電圧降下量自体は大きくなる。しかしながら、製造プロセスにおける第１の金属層と第２の金属層の線幅の誤差（製造誤差）から生じるサンプリング用トランジスタ３１の寄生容量Ｃｗｓは、補助容量２５１の静電容量Ｃａｓに比して小さくなる。同様に、駆動用トランジスタ３２のゲート‐ソース間に発生する寄生容量Ｃｇｓ、および、駆動用トランジスタ３２のゲート‐ドレイン間に発生する寄生容量Ｃｇｄの影響も、補助容量２５１の静電容量Ｃａｓに比して小さくなる。

従って、フィールドスルー電圧降下量自体は大きくなったとしても、画素２０１ごとのフィールドスルー電圧降下量のばらつきは小さくなる。換言すれば、全画素のフィールドスルー電圧降下量の分散（σ²）を小さくすることができる。

従って、第４の実施の形態においても、画素ごとの輝度のばらつきを改善する（抑制する）ことができる。

図２７は、補助容量２５１を設ける場合の画素２０１の配線パターンレイアウトを示している。

図２７において、補助容量２５１は、その点線内の第１の金属層と第２の金属層の対向する部分に相当する（ただし、駆動用トランジスタ３２部分を除く）。補助容量２５１のサンプリング用トランジスタ３１のゲートｇと接続される電極は、サンプリング用トランジスタ３１のゲートｇと同様に第１の金属層で形成し、補助容量２３１のサンプリング用トランジスタ３１のソースｓと接続される電極は、サンプリング用トランジスタ３１のソースｓと同様に第２の金属層で形成することができる。従って、画素２０１内に容易に補助容量２５１を形成することができる。

以上のように、第１乃至第４の実施の形態の画素２０１を有するＥＬパネル２００によれば、画素ごとの輝度のばらつきを改善することができるので、ＥＬパネル２００を用いた表示装置では、輝度ムラのない高品位な画質を得ることが可能である。

なお、ＥＬパネル２００は、上述した第１乃至第４の実施の形態の画素２０１の構成のいずれか１つを採用して構成するものでもよいし、第１乃至第４の実施の形態の画素２０１のうちの２つ以上を併用するものでもよい。

また、上述した第１乃至第４の実施の形態では、新たに設けた補助容量２２１、２３１、２４１、および２５１の静電容量Ｃａｓを、いずれも同一のものとしたが、補助容量２２１、２３１、２４１、および２５１の静電容量は必ずしも同一である必要はない。また、静電容量Ｃａｓはサンプリング用トランジスタ３１の寄生容量Ｃｗｓよりも大きければ大きいほどよい。

本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

基本となるＥＬパネルの構成例を示すブロック図である。 画素の詳細な構成例を示したブロック図である。 画素の動作を説明するタイミングチャートである。 画素の動作について詳細に説明する図である。 画素の動作について詳細に説明する図である。 画素の動作について詳細に説明する図である。 画素の動作について詳細に説明する図である。 画素の動作について詳細に説明する図である。 画素の動作について詳細に説明する図である。 画素の動作について詳細に説明する図である。 画素の動作について詳細に説明する図である。 画素の動作について詳細に説明する図である。 フィールドスルー効果による電圧降下について説明する図である。 寄生容量を含む画素の等価回路を示す図である。 画素の配線パターンレイアウトを示す図である。 サンプリング用トランジスタ部分の配線パターンレイアウトの拡大図である。 本発明を適用したＥＬパネルの実施の形態の構成例を示すブロック図である。 図１７のＥＬパネルの画素の第１の実施の形態の構成例を示す図である。 図１８の画素による効果を説明する図である。 図１８の画素を採用した場合の配線パターンレイアウトを示す図である。 図１７のＥＬパネルの画素の第２の実施の形態の構成例を示す図である。 図２１の画素による効果を説明する図である。 図２１の画素を採用した場合の配線パターンレイアウトを示す図である。 図１７のＥＬパネルの画素の第３の実施の形態の構成例を示す図である。 図２４の画素を採用した場合の配線パターンレイアウトを示す図である。 図１７のＥＬパネルの画素の第４の実施の形態の構成例を示す図である。 図２６の画素を採用した場合の配線パターンレイアウトを示す図である。

符号の説明

２００ ＥＬパネル， ２０１ 画素（画素回路）， ２２１，２３１，２４１，２５１ 補助容量

Claims (3)

1. ダイオード特性を有し、駆動電流に応じて発光する発光素子と、
   映像信号をサンプリングするサンプリング用トランジスタと、
   前記駆動電流を前記発光素子に供給する駆動用トランジスタと、
   前記発光素子のアノード側と前記駆動用トランジスタのゲートに接続され、所定の電位を保持する保持容量と、
   前記サンプリング用トランジスタのゲートとソースに接続され、所定の電位を保持する補助容量と
   を有する画素回路
   を備えるパネル。
2. 前記補助容量の静電容量は、前記サンプリング用トランジスタの寄生容量より大である
   請求項１に記載のパネル
3. ダイオード特性を有し、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記発光素子のアノード側と前記駆動用トランジスタのゲートに接続され、所定の電位を保持する保持容量と、前記サンプリング用トランジスタのゲートとソースに接続され、所定の電位を保持する補助容量とを有する画素回路を備えるパネルが、
   発光させる輝度に対応する前記映像信号の信号電位を前記保持容量に供給する場合に、前記サンプリング用トランジスタのゲートを高電位に設定し、
   前記補助容量は、前記サンプリング用トランジスタのゲートが高電位に設定されたとき、所定の電位を保持する
   駆動制御方法。

Images