JP5309879B2 - パネル - Google Patents

Description

本発明は、行列状に配置された画素回路の配線パターンが行方向に隣接する画素回路どうしで反転されたミラー反転配置とされるパネルに関し、特に、輝度ムラを改善することができるようにするパネルに関する。

発光素子として有機ＥＬ(Electro Luminescent)デバイスを用いた平面自発光型のパネル（ＥＬパネル）の開発が近年盛んになっている。有機ＥＬデバイスは、ダイオード特性を有し、有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬデバイスを画素に用いた平面自発光型のパネルの中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型のパネルの開発が盛んである。アクティブマトリクス型平面自発光パネルは、例えば以下の特許文献１乃至５に記載されている。

特開２００３−２５５８５６号公報 特開２００３−２７１０９５号公報 特開２００４−１３３２４０号公報 特開２００４−０２９７９１号公報 特開２００４−０９３６８２号公報

表示装置では、表示性能として表示画面全体において輝度ムラがないことが要求される。しかしながら、ＥＬパネルの所定の画素パターンレイアウトでは、画素パターンレイアウトに依存して薄膜トランジスタの特性が異なるものとなり、薄膜トランジスタの特性ばらつきが輝度ムラとなって認識されることがあった。

本発明は、このような状況に鑑みてなされたものであり、輝度ムラを改善することができるようにするものである。

本発明の一側面のパネルは、ダイオード特性を有し、駆動電流に応じて発光する発光素子と、映像信号をサンプリングするサンプリング用トランジスタと、前記駆動電流を前記発光素子に供給する駆動用トランジスタと、前記発光素子のアノード側と前記駆動用トランジスタのゲートに接続され、所定の電位を保持する蓄積容量とを有する画素回路を行列状に配置し、行列状の前記画素回路の配線パターンが行方向に隣接する画素回路どうしで反転されたミラー反転配置であり、前記サンプリング用トランジスタかまたは前記駆動用トランジスタのいずれか一方のトランジスタサイズが、前記駆動用トランジスタのソースとドレインのうちレーザアニール時にレーザがソースに先に照射される前記画素回路と、ドレインに先に照射される前記画素回路とで異なる。

前記駆動用トランジスタのソースとドレインのうちレーザアニール時にレーザがドレインに先に照射される前記画素回路の前記駆動用トランジスタのゲート幅が、ソースに先に照射される前記画素回路の前記駆動用トランジスタのゲート幅よりも短くすることができる。

前記駆動用トランジスタのゲート幅は、ブートストラップゲインの違いも考慮して決定されるようにすることができる。

前記駆動用トランジスタのソースとドレインのうちレーザアニール時にドレインに先に照射される前記画素回路の前記サンプリング用トランジスタのゲート幅が、ソースに先に照射される前記画素回路の前記サンプリング用トランジスタのゲート幅よりも短くすることができる。

本発明の一側面においては、サンプリング用トランジスタかまたは駆動用トランジスタのいずれか一方のトランジスタサイズが、駆動用トランジスタのソースとドレインのうちレーザアニール時にレーザがソースに先に照射される画素回路と、ドレインに先に照射される画素回路とで異なるものとされる。

本発明の一側面によれば、輝度ムラを改善することができる。

＜本発明を適用する基本の形態＞
最初に、本発明の理解を容易にし、且つ、背景を明らかにするため、有機ＥＬデバイスを用いたパネル（以下、ＥＬパネルと称する）の基本となる構成と動作について図１乃至図１２を参照して説明する。

［基本となるＥＬパネルの構成］
図１は、基本となるＥＬパネルの構成例を示すブロック図である。

図１のＥＬパネル１００は、Ｎ×Ｍ個の画素（画素回路）１０１−（１，１）乃至１０１−（Ｎ，Ｍ）が行列状に配置されている画素アレイ部１０２と、これを駆動する駆動部である水平セレクタ（ＨＳＥＬ）１０３、ライトスキャナ（ＷＳＣＮ）１０４、および電源スキャナ（ＤＳＣＮ）１０５とにより構成されている。

また、ＥＬパネル１００は、Ｍ本の走査線ＷＳＬ１０−１乃至１０−Ｍ、Ｍ本の電源線ＤＳＬ１０−１乃至１０−Ｍ、およびＮ本の映像信号線ＤＴＬ１０−１乃至１０−Ｎも有する。

なお、以下において、走査線ＷＳＬ１０−１乃至１０−Ｍ、映像信号線ＤＴＬ１０−１乃至１０−Ｎ、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）、または電源線ＤＳＬ１０−１乃至１０−Ｍのそれぞれを特に区別する必要がない場合、単に、走査線ＷＳＬ１０、映像信号線ＤＴＬ１０、画素１０１、または電源線ＤＳＬ１０と称する。

画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１行目の画素１０１−（１，１）乃至１０１−（Ｎ，１）は、走査線ＷＳＬ１０−１でライトスキャナ１０４と、電源線ＤＳＬ１０−１で電源スキャナ１０５とそれぞれ接続されている。また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｍ行目の画素１０１−（１，Ｍ）乃至１０１−（Ｎ，Ｍ）は、走査線ＷＳＬ１０−Ｍでライトスキャナ１０４と、電源線ＤＳＬ１０−Ｍで電源スキャナ１０５とそれぞれ接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の行方向に並ぶその他の画素１０１についても同様である。

また、画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第１列目の画素１０１−（１，１）乃至１０１−（１，Ｍ）は、映像信号線ＤＴＬ１０−１で水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）のうちの第Ｎ列目の画素１０１−（Ｎ，１）乃至１０１−（Ｎ，Ｍ）は、映像信号線ＤＴＬ１０−Ｎで水平セレクタ１０３と接続されている。画素１０１−（１，１）乃至１０１−（Ｎ，Ｍ）の列方向に並ぶその他の画素１０１についても同様である。

ライトスキャナ１０４は、走査線ＷＳＬ１０−１乃至１０−Ｍに水平周期（１Ｈ）で順次制御信号を供給して画素１０１を行単位で線順次走査する。電源スキャナ１０５は、線順次走査に合わせて電源線ＤＳＬ１０−１乃至１０−Ｍに第１電位（後述するＶｃｃ）または第２電位（後述するＶｓｓ）の電源電圧を供給する。水平セレクタ１０３は、線順次走査に合わせて各水平期間内（１Ｈ）で映像信号となる信号電位Ｖｓｉｇと基準電位Ｖｏｆｓとを切換えて列状の映像信号線ＤＴＬ１０−１乃至１０−Ｍに供給する。

図１のように構成されるＥＬパネル１００に、ソースドライバおよびゲートドライバとからなるドライバＩＣ(Integrated Circuit)が付加されることによりパネルモジュールが構成される。さらに、パネルモジュールに、電源回路、画像ＬＳＩ(Large Scale Integration)などを付加したものが表示装置となる。ＥＬパネル１００を含む表示装置は、例えば、携帯電話機、デジタルスチルカメラ、デジタルビデオカメラ、テレビジョン受像機、プリンタ等の表示部として使用することができる。

［画素１０１の詳細構成］
図２は、図１に示したＥＬパネル１００に含まれるＮ×Ｍ個の画素１０１のうちの１つの画素１０１を拡大することにより、画素１０１の詳細な構成を示したブロック図である。

なお、図２において画素１０１と接続されている走査線ＷＳＬ１０、映像信号線ＤＴＬ１０、および電源線ＤＳＬ１０は、図１から明らかなように、画素１０１−（ｎ，ｍ）（ｎ＝１，２，・・・，Ｎ，ｍ＝１，２，・・・，Ｍ）に対して、走査線ＷＳＬ１０−（ｎ，ｍ）、映像信号線ＤＴＬ１０−（ｎ，ｍ）、および電源線ＤＳＬ１０−（ｎ，ｍ）となる。

図２の画素１０１は、サンプリング用トランジスタ３１、駆動用トランジスタ３２、蓄積容量３３、および発光素子３４を有する。サンプリング用トランジスタ３１のゲートは走査線ＷＳＬ１０と接続され、サンプリング用トランジスタ３１のドレインは映像信号線ＤＴＬ１０と接続されるとともに、ソースが駆動用トランジスタ３２のゲートｇと接続されている。

駆動用トランジスタ３２のソースｓ及びドレインｄの一方は発光素子３４のアノードに接続され、他方が電源線ＤＳＬ１０に接続される。蓄積容量３３は、駆動用トランジスタ３２のゲートｇと発光素子３４のアノードに接続されている。また、発光素子３４のカソードは所定の電位Ｖｃａｔに設定されている配線３５に接続されている。この電位ＶｃａｔはGNDレベルであり、従って、配線３５は接地配線である。以下、配線３５を接地配線３５と称する。

サンプリング用トランジスタ３１および駆動用トランジスタ３２は、いずれもＮチャネル型トランジスタであり、低温ポリシリコンよりも安価に作成できるアモルファスシリコンで作成することができるため、画素回路の製造コストをより安価にすることができる。

有機ＥＬ素子はダイオード特性を有する電流発光素子であり、発光素子３４は、供給される電流値Ｉｄｓに応じた階調の発光を行う。

以上のように構成される画素１０１において、サンプリング用トランジスタ３１が、走査線ＷＳＬ１０からの制御信号に応じてオン（導通）し、映像信号線ＤＴＬ１０を介して階調に応じた信号電位Ｖｓｉｇの映像信号をサンプリングする。蓄積容量３３は、映像信号線ＤＴＬ１０を介して水平セレクタ１０３から供給された電荷を蓄積して保持する。駆動用トランジスタ３２は、第１電位Ｖｃｃにある電源線ＤＳＬ１０から電流の供給を受け、蓄積容量３３に保持された信号電位Ｖｓｉｇに応じて駆動電流Ｉｄｓを発光素子３４に流す（供給する）。発光素子３４に所定の駆動電流Ｉｄｓが流れることにより、画素１０１が発光する。

画素１０１は、閾値補正機能を有する。閾値補正機能とは、駆動用トランジスタ３２の閾値電圧Ｖｔｈに相当する電圧を蓄積容量３３に保持させる機能であり、これにより、ＥＬパネル１００の画素毎のばらつきの原因となる駆動用トランジスタ３２の閾値電圧Ｖｔｈの影響をキャンセルすることができる。

また、画素１０１は、上述した閾値補正機能に加え、移動度補正機能も有する。移動度補正機能とは、蓄積容量３３に信号電位Ｖｓｉｇを保持する際、駆動用トランジスタ３２の移動度μに対する補正を信号電位Ｖｓｉｇに加える機能である。

さらに、画素１０１は、ブートストラップ機能も備えている。ブートストラップ機能とは、駆動用トランジスタ３２のソース電位Ｖｓの変動にゲート電位Ｖｇを連動させる機能であり、これにより、駆動用トランジスタ３２のゲートｇとソースｓ間の電圧Ｖｇｓを一定に維持することが出来る。

なお、閾値補正機能、移動度補正機能、およびブートストラップ機能については、後述する図７、図１１、および図１２などでも説明する。

［画素１０１の動作説明］
図３は、画素１０１の動作を説明するタイミングチャートである。

図３は、同一の時間軸（図面横方向）に対する走査線ＷＳＬ１０、電源線ＤＳＬ１０、および映像信号線ＤＴＬ１０の電位変化と、それに対応する駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓの変化を示している。

図３において、時刻ｔ₁までの期間は、前の水平期間（１Ｈ）の発光がなされている発光期間Ｔ₁である。

発光期間Ｔ₁が終了した時刻ｔ₁から時刻ｔ₄までは、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで閾値電圧補正動作の準備を行う閾値補正準備期間Ｔ₂である。

閾値補正準備期間Ｔ₂では、時刻ｔ₁において、電源スキャナ１０５が、電源線ＤＳＬ１０の電位を高電位であるＶｃｃから低電位であるＶｓｓに切換える。そして、時刻ｔ₂において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに切換える。次に、時刻ｔ₃において、ライトスキャナ１０４が、走査線ＷＳＬ１０の電位を高電位に切換え、サンプリング用トランジスタ３１をオンさせる。これにより、駆動用トランジスタ３２のゲート電位Ｖｇが基準電位Ｖｏｆｓにリセットされ、且つ、ソース電位Ｖｓが映像信号線ＤＴＬ１０の低電位Ｖｓｓにリセットされる。

時刻ｔ₄から時刻ｔ₅までは、閾値補正動作を行う閾値補正期間Ｔ₃である。閾値補正期間Ｔ₃では、時刻ｔ₄において、電源スキャナ１０５により、電源線ＤＳＬ１０の電位が高電位Ｖｃｃに切換えられ、閾値電圧Ｖｔｈに相当する電圧が、駆動用トランジスタ３２のゲートｇとソースｓとの間に接続された蓄積容量３３に書き込まれる。

時刻ｔ₅から時刻ｔ₇までの書き込み＋移動度補正準備期間Ｔ₄では、走査線ＷＳＬ１０の電位が高電位から低電位一旦切換えられる。また、時刻ｔ₇の前の時刻ｔ₆において、水平セレクタ１０３が、映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓから階調に応じた信号電位Ｖｓｉｇに切換える。

そして、時刻ｔ₇から時刻ｔ₈までの書き込み＋移動度補正期間Ｔ₅において、映像信号の書き込みと移動度補正動作が行われる。即ち、時刻ｔ₇から時刻ｔ₈までの間、走査線ＷＳＬ１０の電位が高電位に設定され、これにより、映像信号の信号電位Ｖｓｉｇが閾値電圧Ｖｔｈに足し込まれる形で蓄積容量３３に書き込まれる。また、移動度補正用の電圧ΔＶ_μが蓄積容量３３に保持された電圧から差し引かれる。

書き込み＋移動度補正期間Ｔ₅終了後の時刻ｔ₈において、走査線ＷＳＬ１０の電位が低電位に設定され、それ以降、発光期間Ｔ₆として、信号電圧Ｖｓｉｇに応じた発光輝度で発光素子３４が発光する。信号電圧Ｖｓｉｇは、閾値電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶ_μとによって調整されているため、発光素子３４の発光輝度は駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。

なお、発光期間Ｔ₆の最初でブートストラップ動作が行われ、駆動用トランジスタ３２のゲート‐ソース間電圧Ｖｇｓ＝Ｖｓｉｇ＋Ｖｔｈ−ΔＶ_μを一定に維持したまま、駆動用トランジスタ３２のゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。

また、時刻ｔ₈から所定時間経過後の時刻ｔ₉において、映像信号線ＤＴＬ１０の電位が、信号電位Ｖｓｉｇから基準電位Ｖｏｆｓに落とされる。図３において、時刻ｔ₂から時刻ｔ₉までの期間は水平期間（１Ｈ）に相当する。

以上のようにして、ＥＬパネル１００では、駆動用トランジスタ３２の閾値電圧Ｖｔｈや移動度μのばらつきの影響を受けることがなく、発光素子３４を発光させることができる。

［画素１０１の詳細な動作説明］
図４乃至図１２を参照して、画素１０１の動作についてさらに詳細に説明する。

図４は、発光期間Ｔ₁の画素１０１の状態を示している。

発光期間Ｔ₁では、サンプリング用トランジスタ３１がオフ（走査線ＷＳＬ１０の電位が低電位）、かつ電源線ＤＳＬ１０の電位が高電位Ｖｃｃとなっており、駆動用トランジスタ３２が駆動電流Ｉｄｓを発光素子３４に供給している。このとき駆動用トランジスタ３２は飽和領域で動作するように設定されているため、発光素子３４に流れる駆動電流Ｉｄｓは、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓに応じて次式（１）で表される値をとる。

式（１）において、μは移動度を示し、Ｗはゲート幅を表し、Ｌはゲート長を表し、Ｃｏｘは単位面積あたりのゲート酸化膜容量を示す。また、Ｖｇｓは、駆動用トランジスタ３２のゲートｇとソースｓ間の電圧（ゲートソース間電圧）であり、Ｖｔｈは、駆動用トランジスタ３２の閾値電圧である。なお、飽和領域とは、（Ｖｇｓ−Ｖｔｈ＜Ｖｄｓ）の条件を満たした状態をいう（Ｖｄｓは、駆動用トランジスタ３２のソースｓとドレインｄ間の電圧）。

そして、閾値補正準備期間Ｔ₂の最初の時刻ｔ₁において、図５に示すように、電源スキャナ１０５は、電源線ＤＳＬ１０の電位を高電位Ｖｃｃ（第１電位）から低電位Ｖｓｓ（第２電位）に切換える。このとき電源線ＤＳＬ１０の電位Ｖｓｓが発光素子３４の閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔの和よりも小さければ（Ｖｓｓ＜Ｖｔｈｅｌ＋Ｖｃａｔ）発光素子３４は消光し、駆動用トランジスタ３２の電源線ＤＳＬ１０と接続された側がソースｓとなる。また、発光素子３４のアノードは電位Ｖｓｓに充電される。

次に、図６に示すように、時刻ｔ₂において、水平セレクタ１０３が映像信号線ＤＴＬ１０の電位を基準電位Ｖｏｆｓにした後、時刻ｔ₃において、ライトスキャナ１０４が、走査線ＷＳＬ１０の電位を高電位に切換えて、サンプリング用トランジスタ３１をオンにする。これにより、駆動用トランジスタ３２のゲート電位ＶｇはＶｏｆｓとなり、ゲートソース間電圧Ｖｇｓは、Ｖｏｆｓ−Ｖｓｓという値をとる。ここで、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓである（Ｖｏｆｓ−Ｖｓｓ）は、次の閾値補正期間Ｔ₃で閾値補正動作を行うため、閾値電圧Ｖｔｈよりも大である（Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈ）必要がある。逆に言うと、（Ｖｏｆｓ−Ｖｓｓ＞Ｖｔｈ）の条件を満たすように、電位ＶｏｆｓおよびＶｓｓが設定される。

そして、閾値補正期間Ｔ₃の最初の時刻ｔ₄において、図７に示すように、電源スキャナ１０５が電源線ＤＳＬ１０の電位を低電位Ｖｓｓから高電位Ｖｃｃに切換える。すると、駆動用トランジスタ３２の発光素子３４のアノードと接続されている側がソースｓとなり、図７において１点鎖線で示されるように電流が流れる。

ここで、発光素子３４は、等価的にダイオード３４Ａと寄生容量をＣｅｌとする有機ＥＬ容量３４Ｂで表すことができる。そして、発光素子３４のリーク電流が駆動用トランジスタ３２に流れる電流よりもかなり小さい（Ｖｅｌ≦Ｖｃａｔ＋Ｖｔｈｅｌを満たす）という条件の下では、駆動用トランジスタ３２に流れる電流は蓄積容量３３と有機ＥＬ容量３４Ｂを充電するために使用される。発光素子３４のアノード電位Ｖｅｌ（駆動用トランジスタ３２のソース電位Ｖｓ）は、図８に示されるように、駆動用トランジスタ３２を流れる電流に応じて上昇する。所定時間経過後、駆動用トランジスタ３２のゲートソース間電圧ＶｇｓがＶｔｈという値をとる。また、このときの発光素子３４のアノード電位Ｖｅｌは（Ｖｏｆｓ−Ｖｔｈ）である。ここで、発光素子３４のアノード電位Ｖｅｌは、発光素子３４の閾値電圧Ｖｔｈｅｌとカソード電位Ｖｃａｔの和以下となっている（Ｖｅｌ＝（Ｖｏｆｓ−Ｖｔｈ）≦（Ｖｃａｔ＋Ｖｔｈｅｌ））。

その後、時刻ｔ₅において、図９に示されるように、走査線ＷＳＬ１０の電位が高電位から低電位に切替えられ、サンプリング用トランジスタ３１がオフして閾値補正動作（閾値補正期間Ｔ₃）が完了する。

続く書き込み＋移動度補正準備期間Ｔ₄の時刻ｔ₆において、水平セレクタ１０３によって、映像信号線ＤＴＬ１０の電位が、基準電位Ｖｏｆｓから、階調に応じた信号電位Ｖｓｉｇに切換えられる（図９）。その後、書き込み＋移動度補正期間Ｔ₅に入り、図１０に示されるように、時刻ｔ₇において、走査線ＷＳＬ１０の電位が高電位に設定されることでサンプリング用トランジスタ３１がオンして、映像信号の書き込みと移動度補正動作が行われる。駆動用トランジスタ３２のゲート電位Ｖｇは、サンプリング用トランジスタ３１がオンしているため信号電位Ｖｓｉｇとなるが、サンプリング用トランジスタ３１には電源線ＤＳＬ１０からの電流が流れるため、駆動用トランジスタ３２のソース電位Ｖｓは、時間とともに上昇していく。

駆動用トランジスタ３２の閾値補正動作は既に完了している。よって、式（１）の右辺の（Ｖｇｓ−Ｖｔｈ）²の項は、（Ｖｇｓ−Ｖｔｈ）²＝｛（Ｖｓｉｇ−（Ｖｏｆｓ−Ｖｔｈ））−Ｖｔｈ｝²＝（Ｖｓｉｇ−Ｖｏｆｓ）²となり、閾値電圧Ｖｔｈの項の影響はなくなるので、駆動用トランジスタ３２が流す電流Ｉｄｓは、移動度μを反映したものとなる。具体的には、図１１に示されるように、移動度μが大きい場合には、駆動用トランジスタ３２が流す電流Ｉｄｓは大きくなり、ソース電位Ｖｓの上昇も早い。一方、移動度μが小さい場合には、駆動用トランジスタ３２が流す電流Ｉｄｓは小さくなり、ソース電位Ｖｓの上昇は遅くなる。換言すると、一定時間経過時点では、移動度μが大きい場合には、駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖ_μ（電位補正値）は大きくなり、移動度μが小さい場合には、駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖ_μ（電位補正値）は小さくなる。これによって、各画素１０１の駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓのバラツキが、移動度μを反映して小さくなり、一定時間経過後の各画素１０１のゲートソース間電圧Ｖｇｓは、移動度μのバラツキを完全に補正した電圧となる。

時刻ｔ₈において、走査線ＷＳＬ１０の電位が低電位に設定されることでサンプリング用トランジスタ３１がオフして、書き込み＋移動度補正期間Ｔ₅が終了し、発光期間Ｔ₆となる（図１２）。

発光期間Ｔ₆では、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓは一定であるので、駆動用トランジスタ３２は一定電流Ｉｄｓ’を発光素子３４に供給する。発光素子３４のアノード電位Ｖｅｌは、発光素子３４に一定電流Ｉｄｓ’という電流が流れる電圧Ｖｘまで上昇し、発光素子３４は発光する。駆動用トランジスタ３２のソース電位Ｖｓが上昇すると、蓄積容量３３のブートストラップ機能により、駆動用トランジスタ３２のゲート電位Ｖｇも連動して上昇する。

発光素子３４のＩ−Ｖ特性により、発光時間が長くなると、図１２に示されるＢ点の電位は時間とともに変化する（経時劣化する）。しかしながら、駆動用トランジスタ３２のゲートソース間電圧Ｖｇｓは一定値に保たれているので、発光素子３４に流れる電流は変化しない。したがって、Ｉ−Ｖ特性により発光素子３４が経時劣化しても、一定電流Ｉｄｓ’が流れ続けるので、発光素子３４の輝度が変化することはない。

以上のように、画素１０１を備える図２のＥＬパネル１００においては、閾値補正機能および移動度補正機能によって画素１０１ごとの閾値電圧Ｖｔｈ及び移動度μの相違を補正することができる。また、発光素子３４の経時変動（劣化）も補正することができる。

これにより、図２のＥＬパネル１００を用いた表示装置では、高品位な画質を得ることが可能である。

［画素１０１の配線パターンレイアウト］
図１３は、サンプリング用トランジスタ３１、駆動用トランジスタ３２、および蓄積容量３３に関する部分の画素（画素回路）１０１の配線パターンのレイアウトを示している。

サンプリング用トランジスタ３１のゲートｇは第２の金属層で形成し、サンプリング用トランジスタ３１のソースｓ及びドレインｄは第１の金属層で形成することができる。また、駆動用トランジスタ３２のゲートｇは第２の金属層で形成し、駆動用トランジスタ３２のソースｓ及びドレインｄは第１の金属層で形成することができる。蓄積容量３３は第１の金属層と第２の金属層で形成することができる。

ブートストラップ動作を行わせる画素１０１においては、蓄積容量３３の容量Ｃｓを大きくする必要があるため、蓄積容量３３を形成するための領域を広く確保する必要がある。蓄積容量３３のための領域を広く確保する方法の一つとして、行方向に隣接する画素１０１どうしの配線パターンの配置を反転させる方法がある。

［ミラー反転配置のＥＬパネル１００の配線パターンレイアウト］
図１４は、画素１０１の配線パターンを行方向に隣接する画素どうしで反転させるミラー反転配置を採用した場合のＥＬパネル１００の画素アレイ部１０２（図１）の配線パターンレイアウトを示している。

これまで上述した画素１０１は、赤（Red）、緑（Green）、または青（Blue）のいずれかの色で発光するいわゆる副画素（サブピクセル）に相当し、行方向（図面左右方向）に並ぶ赤、緑、および青の３つの画素１０１で表示単位としての１画素が構成される。

表示単位としての１画素を表示画素を呼び、表示画素の列を画素アレイ部１０２（図１）の左端から順に数えたときに奇数番号となる表示画素を奇数画素（Odd画素）、偶数番号となる表示画素を偶数画素（Even画素）と呼ぶことにする。

図１４の左側３つの画素１０１からなる表示画素を奇数画素、右側３つの画素１０１からなる表示画素を偶数画素とすると、ミラー反転配置を採用したＥＬパネル１００では、奇数画素の赤および青と偶数画素の緑を発光する画素１０１は、図１３に示した配線パターンレイアウトとされ、奇数画素の緑と偶数画素の赤および青を発光する画素１０１は、図１３に示した配線パターンレイアウトを行方向にミラー反転させた配線パターンレイアウトとされている。

以下では、図１３に示した配線パターンレイアウトの画素１０１を画素１０１Ｒと称し、図１３に示した配線パターンレイアウトとは反転した配置を有する画素１０１を画素１０１Ｌと称する。画素１０１Ｒと画素１０１Ｌとでは、駆動用トランジスタ３２のドレインｄとソースｓの位置が反転しており、画素１０１Ｒの駆動用トランジスタ３２を駆動用トランジスタ３２Ｒと称し、反転画素１０１Ｌの駆動用トランジスタ３２を駆動用トランジスタ３２Ｌと称する。

ここで、図１４に示されるミラー反転配置の配線パターンレイアウトを有する画素１０１内の薄膜トランジスタのチャネル部半導体層を、レーザアニール装置を用いてアニールする場合について考える。

レーザアニール装置は、画素１０１の行方向に沿って一方向にレーザを照射することを繰り返すことにより、薄膜トランジスタのチャネル部半導体層（シリコン）をアニールする。したがって、偶数画素と奇数画素とでは、駆動用トランジスタ３２に対するレーザの当り方が異なり、そのことが、駆動用トランジスタ３２のＯＮ特性（トランジスタ特性）を異なるものとさせていた。

例えば、図１４の矢印で示されるように、レーザの照射方向（走査方向）が図中左から右方向であるとすると、画素１０１Ｒでは、駆動用トランジスタ３２Ｒのソースｓに対して先にレーザが照射され、その後ドレインｄに照射されることになる。一方、画素１０１Ｌでは、駆動用トランジスタ３２Ｌのドレインｄに対して先にレーザが照射され、その後ソースｓに照射されることになる。ブートストラップ動作を行わせる画素１０１では、駆動用トランジスタ３２のソースｓ側に蓄積容量３３が設けられており、駆動用トランジスタ３２のソースｓと蓄積容量３３の一方の電極は同一の第１の金属層で形成される。従って、駆動用トランジスタ３２Ｒのソースｓにレーザが照射される前に同一金属層（第１の金属層）で形成されている蓄積容量３３部分にレーザが照射されており、ソースｓにレーザが先に照射される駆動用トランジスタ３２Ｒは、その影響を受ける。一方、駆動用トランジスタ３２Ｌは、ドレインｄにレーザが照射される前には同一金属層がないため、蓄積容量３３の影響を受けない。その結果、駆動用トランジスタ３２ＲのＯＮ特性が低く、駆動用トランジスタ３２ＬのＯＮ特性は高くなってしまう。

［駆動用トランジスタ３２のＯＮ特性について］
図１５を参照してＯＮ特性の違いによる影響について説明する。

図１５は、図３に示した画素１０１のタイミングチャートのうち、時刻ｔ₄から時刻ｔ₈すぎまでの期間を拡大して示した図である。

駆動用トランジスタ３２のＯＮ特性とは、時刻ｔ₇から時刻ｔ₈までの書き込み＋移動度補正期間Ｔ₅における駆動用トランジスタ３２のゲート電位Ｖｇの上昇に合わせたソース電位Ｖｓの上昇量を表す。ＯＮ特性が高いほどソース電位Ｖｓの上昇量は大きく、ＯＮ特性が低いと、ソース電位Ｖｓの上昇量も小さい。

図１５の駆動用トランジスタ３２のゲート電位Ｖｇおよびソース電位Ｖｓは、ＯＮ特性が高い場合、即ち、ドレインｄに対して先にレーザが照射された場合を実線で、ＯＮ特性が低い場合、即ち、ソースｓに対して先にレーザが照射された場合を点線で示している。駆動用トランジスタ３２のゲート電位Ｖｇおよびソース電位Ｖｓの違いは発光素子３４に流れる駆動電流Ｉｄｓの違いとなるので、結局、駆動用トランジスタ３２のＯＮ特性の違いは、輝度の違いとなって現れる。ミラー反転配置を採用した場合には、ソースｓに対して先にレーザが照射される画素１０１Ｒと、ドレインｄに対して先にレーザが照射される画素１０１Ｌとが交互に配置されているため、ＥＬパネル１００全体では、細かい縦筋の輝度ムラとなって視認されることとなり、パネル生産の歩留まりの低下の一因となっていた。

そこで、駆動用トランジスタ３２に対するレーザの当り方が異なることに起因して生じる細かい縦筋の輝度ムラを改善するようにしたＥＬパネルについて説明する。

＜本発明の実施の形態＞
［本発明を適用したＥＬパネル２００の構成］
図１６は、本発明を適用したＥＬパネル２００の実施の形態の構成例を示すブロック図である。

なお、以下において、上述したＥＬパネル１００と対応する部分については同一の符号を付してあり、その説明は適宜省略する。

図１６のＥＬパネル２００では、画素アレイ部１０２において、上述した画素１０１と一部異なる構成を有する画素２０１−（１，１）乃至２０１−（Ｎ，Ｍ）が行列状に配置されている点が、ＥＬパネル１００と異なる。以下において、画素２０１−（１，１）乃至２０１−（Ｎ，Ｍ）のそれぞれを特に区別する必要がない場合、画素１０１と同様に、単に画素２０１と称する。

なお、ＥＬパネル２００の画素アレイ部１０２における画素２０１の配線パターンレイアウトには、行方向に隣接する画素どうしで配線パターンの配置が反転されたミラー反転配置が採用されているものとする。

［画素２０１の第１の実施の形態］
図１７は、ＥＬパネル２００の画素アレイ部１０２における画素２０１の配線パターンレイアウトの第１の実施の形態を示している。

図１７では、上述した図１４における場合と同様、レーザアニール装置を用いてアニールする場合に、駆動用トランジスタ３２のソースｓに対して先にレーザが照射される画素２０１が画素２０１Ｒで、駆動用トランジスタ３２のドレインｄに対して先にレーザが照射される画素２０１が画素２０１Ｌで示されている。また、画素２０１Ｒの駆動用トランジスタ３２は駆動用トランジスタ３２Ｒで、画素２０１Ｌの駆動用トランジスタ３２は駆動用トランジスタ３２Ｌで示されている。

第１の実施の形態では、駆動用トランジスタ３２のソースｓに先にレーザが照射される画素２０１Ｒに対してのみ、補助容量２１１が形成されている点が、図１４の画素１０１Ｒと異なる。画素２０１Ｌは、画素１０１Ｌと同様の構成（配線パターン）とされている。

補助容量２１１は、その点線内の第１の金属層と第２の金属層の対向する部分に相当する。補助容量２１１の一方の電極は、第１の金属層で形成することができ、第３の金属層（図示せず）で形成される発光素子３４のカソードに接続される。また、補助容量２１１の他方の電極は、第２の金属層で形成することができ、第１の金属層で形成される蓄積容量３３の一方の電極と接続される。

補助容量２１１は、図１７に示されるように、画素２０１Ｒの略中央部に配置される蓄積容量３３を構成する第１の金属層および第２の金属層と、画素２０１Ｒ内の図面下部に配置される電源線ＤＳＬ１０を構成する第１の金属層との間のスペースに配置することができる。なお、補助容量２１１を配置する場所は、図１７に示される位置に限定されるわけではない。

図１８は、画素２０１Ｒの等価回路を示している。

図２を参照して説明した画素１０１の等価回路と比較すると、画素２０１Ｒには、容量Ｃｓｕｂの補助容量２１１が新たに追加されている。補助容量２１１の一方の電極は発光素子３４のアノードに接続され、補助容量２１１の他方の電極は発光素子３４のカソードに接続されている。補助容量２１１の動作は、図７の参照して説明した有機ＥＬ容量３４Ｂと同様である。

また、図１８の画素２０１Ｒには、サンプリング用トランジスタ３１の寄生容量（サンプリング用トランジスタ３１のゲート‐ソース間に発生する寄生容量）Ｃｗｓ、駆動用トランジスタ３２のゲート‐ドレイン間に発生する寄生容量Ｃｇｄ、駆動用トランジスタ３２のゲート‐ソース間の寄生容量Ｃｇｓが図示されている。

画素２０１Ｒでは、このように補助容量２１１を追加することにより、駆動用トランジスタ３２Ｒの入力ゲインを向上させることができる。

画素２０１Ｒにおける駆動用トランジスタ３２Ｒの入力ゲイン（Input_Gain）は、書き込み＋移動度補正期間Ｔ₅における駆動用トランジスタ３２Ｒのゲート電位Ｖｇの上昇量に対するソース電位Ｖｓの上昇量の比率であり、次式（２）で表すことができる。

なお、式（２）のＣｅｌは、図７を参照して説明したように、発光素子３４の寄生容量である。

式（２）から明らかなように、補助容量２１１を追加することで、駆動用トランジスタ３２Ｒの入力ゲインが向上する。したがって、図１５において点線で示される、ソースｓに先にレーザが照射される駆動用トランジスタ３２Ｒの書き込み＋移動度補正期間Ｔ₅における駆動用トランジスタ３２Ｒのソース電位Ｖｓの上昇量が、実線で示される駆動用トランジスタ３２Ｌのソース電位Ｖｓの上昇量と同一となる容量Ｃｓｕｂを有する補助容量２１１を追加することで、画素２０１Ｒと画素２０１Ｌの輝度を同一にすることができる。従って、細かい縦筋の輝度ムラを改善することができる。

即ち、駆動用トランジスタ３２のソースｓとドレインｄのうちレーザアニール時にレーザがソースｓに先に照射される画素（画素回路）２０１Ｒの、映像信号の書き込みおよび移動度補正期間Ｔ₅における駆動用トランジスタ３２のゲート電位Ｖｇの上昇量に対するソース電位Ｖｓの上昇量の比率を、レーザがドレインｄに先に照射される画素（画素回路）２０１Ｌよりも大きくすることにより、輝度ムラを改善することができる。

なお、第１の実施の形態における輝度ムラ改善のポイントは、駆動用トランジスタ３２Ｒの入力ゲインを補助容量２１１の容量Ｃｓｕｂによって駆動用トランジスタ３２Ｌよりも高くすることである。従って、例えば、ＯＮ特性がもともと高い駆動用トランジスタ３２Ｌを有する画素２０１Ｌに、有機発光材料部の容量成分を補う等の目的で既に補助容量が設けられている場合には、画素２０１Ｌに設けられている補助容量とサイズ（容量）の異なる（サイズのより大きい）補助容量２１１を画素２０１Ｒに設けることで、輝度ムラを改善することができる。

また、上述した例では、レーザの照射方向が図中左から右方向である場合について説明したが、レーザの照射方向が図中右から左方向である場合には、レーザアニール時にレーザがソースｓに先に照射される画素とドレインｄに先に照射される画素が逆になる。即ち、画素２０１Ｌがレーザアニール時にレーザがソースｓに先に照射され、画素２０１Ｒがレーザアニール時にレーザがドレインｄに先に照射される。この場合には、補助容量２１１を画素２０１Ｌに設ければよい。

［画素２０１の第２の実施の形態］
図１９は、ＥＬパネル２００の画素アレイ部１０２における画素２０１の配線パターンレイアウトの第２の実施の形態を示している。

図１９においても、図１４における場合と同様、レーザアニール装置を用いてアニールする場合に、駆動用トランジスタ３２のソースｓに対して先にレーザが照射される画素２０１を画素２０１Ｒで、駆動用トランジスタ３２のドレインｄに対して先にレーザが照射される画素２０１を画素２０１Ｌで示している。また、画素２０１Ｒの駆動用トランジスタ３２は駆動用トランジスタ３２Ｒで、画素２０１Ｌの駆動用トランジスタ３２は駆動用トランジスタ３２Ｌで示されている。

第２の実施の形態では、画素２０１Ｌにおいて、図１４の画素１０１Ｌの蓄積容量３３に代えて、それよりも配線パターンサイズの小さい蓄積容量２２１が設けられている点のみが画素１０１Ｌと異なる。配線パターンサイズとは、蓄積容量２２１を構成する第１の金属層と第２の金属層の対向する部分の面積であり、蓄積容量２２１の容量Ｃｓは、蓄積容量３３の容量Ｃｓよりも小さい。なお、画素２０１Ｒは、画素１０１Ｒと同様である。

蓄積容量２２１と蓄積容量３３の配線パターンサイズの違いによって、書き込み＋移動度補正期間（書き込みおよび移動度補正期間）Ｔ₅経過後の発光期間Ｔ₆における駆動用トランジスタ３２のソース電位Ｖｓの上昇量△Ｖｓに対するゲート電位Ｖｇの上昇量△Ｖｇの比率であるブートストラップゲイン（Ｇ_bst）が異なる。ブートストラップゲインは、次式（３）で表される。

式（３）におけるＣｇｓ、Ｃｗｓ、およびＣｇｄはいずれも寄生容量であるので、ブートストラップゲインは、蓄積容量２２１または蓄積容量３３の容量Ｃｓに大きく依存する。従って、蓄積容量２２１の容量Ｃｓを小さくすることにより、ブートストラップゲインは小さくなる。

画素２０１Ｌの蓄積容量２２１の容量Ｃｓを小さくすることにより、ブートストラップ動作後の駆動用トランジスタ３２Ｒのソース電位Ｖｓを、画素１０１Ｌの実線で示される値から、画素２０１Ｒ（画素１０１Ｒ）の点線で示される値へ近づけることができる。

換言すれば、ブートストラップ動作後の駆動用トランジスタ３２Ｒのソース電位Ｖｓが、駆動用トランジスタ３２Ｌのソース電位Ｖｓ（図１３の点線）と同一となるように、画素２０１Ｌの蓄積容量２２１の容量Ｃｓが決定される。

このように駆動用トランジスタ３２のソースｓとドレインｄのうちレーザアニール時にレーザがドレインｄに先に照射される画素（画素回路）２０１Ｌのブートストラップゲインを、レーザがソースｓに先に照射される画素（画素回路）２０１Ｒよりも小さくすることにより、細かい縦筋の輝度ムラを改善することができる。

なお、第２の実施の形態では、画素２０１Ｌの蓄積容量２２１の容量Ｃｓを、画素２０１Ｒの蓄積容量３３の容量Ｃｓと比較して大とすればよい。従って、画素２０１Ｌ内のスペースに空きがあれば、画素２０１Ｌを図１４の画素１０１Ｌと同様に構成し、画素２０１Ｒの蓄積容量３３の配線パターンサイズを、画素２０１Ｌの蓄積容量３３の配線パターンサイズよりも大としてもよい。

上述した例では、レーザの照射方向が図中左から右方向である場合について説明したが、レーザの照射方向が図中右から左方向である場合には、レーザアニール時にレーザがソースｓに先に照射される画素とドレインｄに先に照射される画素が逆になる。即ち、画素２０１Ｌがレーザアニール時にレーザがソースｓに先に照射され、画素２０１Ｒがレーザアニール時にレーザがドレインｄに先に照射される。この場合には、蓄積容量２２１を画素２０１Ｒに設け、画素２０１Ｌを画素１０１Ｌと同様の構成とすればよい。

以上のように、第１および第２の実施の形態では、駆動用トランジスタ３２のゲート電位Ｖｇの上昇量とソース電位Ｖｓの上昇量との比率が駆動用トランジスタ３２のソースｓとドレインｄのうちレーザアニール時にレーザがソースｓに先に照射される画素２０１Ｒとドレインｄに先に照射される画素２０１Ｌとで異なるようにすることで、細かい縦筋の輝度ムラを改善することができる。

［画素２０１の第３の実施の形態］
図２０は、ＥＬパネル２００の画素アレイ部１０２における画素２０１の配線パターンレイアウトの第３の実施の形態を示している。

図２０においても、図１４における場合と同様、レーザアニール装置を用いてアニールする場合に、駆動用トランジスタ３２のソースｓに対して先にレーザが照射される画素２０１を画素２０１Ｒで、駆動用トランジスタ３２のドレインｄに対して先にレーザが照射される画素２０１を画素２０１Ｌで示している。

第３の実施の形態では、画素２０１Ｌにおいて、図１４の画素１０１Ｌの駆動用トランジスタ３２Ｌとトランジスタサイズの異なる駆動用トランジスタ２３１が設けられている点のみが画素１０１Ｌと異なる。即ち、画素２０１Ｌの駆動用トランジスタ２３１のゲート幅Ｗが、画素１０１Ｌの駆動用トランジスタ３２Ｌのゲート幅Ｗよりも短い。画素２０１Ｒは、画素１０１Ｒと同様である。

［駆動用トランジスタ２３１の拡大図］
図２１は、画素２０１Ｌの駆動用トランジスタ２３１部分を拡大した図である。

駆動用トランジスタ２３１のＯＮ特性は、トランジスタサイズ、即ち、図２１に示されるチャネル領域のゲート幅Ｗとゲート長Ｌによっても決定される。ゲート幅Ｗを長くするほどＯＮ特性は高くなり、また、ゲート長Ｌを短くしてもＯＮ特性は高くなる。駆動用トランジスタ３２についても同様である。

そこで、第３の実施の形態では、レーザの当り方が異なることによるＯＮ特性の差異分だけ、画素２０１Ｌの駆動用トランジスタ２３１のトランジスタサイズで決定されるＯＮ特性が低くなるように、駆動用トランジスタ２３１のゲート幅Ｗが、画素２０１Ｒの駆動用トランジスタ３２Ｒのゲート幅Ｗよりも短くされる。

換言すれば、レーザアニール後の画素２０１Ｌの駆動用トランジスタ２３１のＯＮ特性と、画素２０１Ｒの駆動用トランジスタ３２ＲのＯＮ特性が同一となるように、駆動用トランジスタ２３１のゲート幅Ｗが決定される。これにより、細かい縦筋の輝度ムラを改善することができる。

なお、厳密には、駆動用トランジスタ２３１のゲート幅Ｗを変更すると、駆動用トランジスタ２３１のゲート‐ドレイン間に発生する寄生容量Ｃｇｄ、およびゲート‐ソース間の寄生容量Ｃｇｓが変化するので、式（３）のブートストラップゲインも変化する。

第２の実施の形態で説明したように、ブートストラップゲインを変化させることによっても輝度は変化するので、第３の実施の形態においては、駆動用トランジスタ２３１のゲート幅Ｗの変更による輝度変化と、ゲート幅Ｗの変更によるブートストラップゲインの輝度変化の両方を考慮して、画素２０１Ｌの輝度が画素２０１Ｒのものと同一となるように駆動用トランジスタ２３１のゲート幅Ｗを決定する必要がある。

以上のように、第３の実施の形態では、レーザアニール時にレーザがドレインｓに先に照射される画素２０１Ｌの駆動用トランジスタ２３１のゲート幅Ｗを、レーザがソースｓに先に照射される画素２０１Ｒの駆動用トランジスタ３２Ｒのゲート幅Ｗよりも短くすることにより、細かい縦筋の輝度ムラを改善することができる。

図２０では、ゲート幅Ｗを変更する例について説明したが、上述したように、ゲート長Ｌを変更してもＯＮ特性を変化させることができるので、駆動用トランジスタ３２Ｒと駆動用トランジスタ２３１とでゲート長Ｌを変えることにより、輝度が同一となるようにしてもよい。この場合、駆動用トランジスタ２３１のゲート長Ｌは、駆動用トランジスタ３２Ｒのゲート長Ｌよりも長く設定すればよい。

従って、第３の実施の形態では、隣接する画素２０１Ｌと画素２０１Ｒで駆動用トランジスタ２３１と駆動用トランジスタ３２Ｒのトランジスタサイズを異なるようにすることにより、細かい縦筋の輝度ムラを改善することができる。

なお、上述した例では、レーザの照射方向が図中左から右方向である場合について説明したが、レーザの照射方向が図中右から左方向である場合には、レーザアニール時にレーザがソースｓに先に照射される画素とドレインｄに先に照射される画素が逆になる。即ち、画素２０１Ｌがレーザアニール時にレーザがソースｓに先に照射され、画素２０１Ｒがレーザアニール時にレーザがドレインｄに先に照射される。この場合には、画素２０１Ｌについては画素１０１Ｌと同様に構成し、画素２０１Ｒの駆動用トランジスタ３２Ｒのゲート幅Ｗを、駆動用トランジスタ２３１のように短くすればよい。

［画素２０１の第４の実施の形態］
図２２は、ＥＬパネル２００の画素アレイ部１０２における画素２０１の配線パターンレイアウトの第４の実施の形態を示している。

図２２においても、図１４における場合と同様、レーザアニール装置を用いてアニールする場合に、駆動用トランジスタ３２のソースｓに対して先にレーザが照射される画素２０１を画素２０１Ｒで、駆動用トランジスタ３２のドレインｄに対して先にレーザが照射される画素２０１を画素２０１Ｌで示している。

第４の実施の形態では、画素２０１Ｌは、図１４の画素１０１Ｌのサンプリング用トランジスタ３１とトランジスタサイズの異なるサンプリング用トランジスタ２４１が設けられている点のみが画素１０１Ｌと異なる。即ち、画素２０１Ｌのサンプリング用トランジスタ２４１のゲート幅Ｗが、画素１０１Ｌのサンプリング用トランジスタ３１のゲート幅Ｗよりも短い。画素２０１Ｒは、画素１０１Ｒと同様である。

画素２０１Ｌのサンプリング用トランジスタ２４１のＯＮ抵抗は、ゲート幅Ｗがより長い画素２０１Ｒのサンプリング用トランジスタ３１より高くなる。ＯＮ抵抗が高いと、図１５の書き込み＋移動度補正期間Ｔ₅における駆動用トランジスタ３２のゲート電位Ｖｇの上昇の傾斜が緩やかになる。駆動用トランジスタ３２のゲート電位Ｖｇの上昇の傾斜が緩やかになると、駆動用トランジスタ３２のソース電位Ｖｓの上昇も緩やかとなり、ソース電位Ｖｓの上昇量、即ちＯＮ特性が低くなる。よって、ソース電位Ｖｓの上昇量が画素２０１Ｌと画素２０１Ｒで同一となるように、画素２０１Ｌのサンプリング用トランジスタ２４１のゲート幅Ｗを、画素２０１Ｒのサンプリング用トランジスタ３１のゲート幅Ｗより短くすることで、細かい縦筋の輝度ムラを改善することができる。

以上のように、第４の実施の形態では、レーザアニール時にレーザがドレインｄに先に照射される画素２０１Ｌのサンプリング用トランジスタ２４１のゲート幅Ｗを、レーザがソースｓに先に照射される画素２０１Ｒのサンプリング用トランジスタ３１のゲート幅Ｗよりも短くすることにより、細かい縦筋の輝度ムラを改善することができる。

なお、第４の実施の形態においても、ゲート幅Ｗではなくゲート長Ｌを変えることによって画素２０１Ｌと画素２０１Ｒの輝度を等しくすることも可能である。この場合、サンプリング用トランジスタ２４１のゲート長Ｌは、サンプリング用トランジスタ３１のゲート長Ｌよりも長く設定すればよい。

従って、第４の実施の形態では、隣接する画素２０１Ｌと２０１Ｒでサンプリング用トランジスタ２４１とサンプリング用トランジスタ３１のトランジスタサイズを異なるようにすることにより、細かい縦筋の輝度ムラを改善することができる。

なお、上述した例では、レーザの照射方向が図中左から右方向である場合について説明したが、レーザの照射方向が図中右から左方向である場合には、レーザアニール時にレーザがソースｓに先に照射される画素とドレインｄに先に照射される画素が逆になる。即ち、画素２０１Ｌがレーザアニール時にレーザがソースｓに先に照射され、画素２０１Ｒがレーザアニール時にレーザがドレインｄに先に照射される。この場合には、画素２０１Ｌについては画素１０１Ｌと同様に構成し、画素２０１Ｒのサンプリング用トランジスタ３１のゲート幅Ｗを、サンプリング用トランジスタ２４１のように短くすればよい。

以上のように、第３および第４の実施の形態では、駆動用トランジスタ３２のソースｓとドレインｄのうちレーザアニール時にレーザがソースｓに先に照射される画素２０１Ｒとドレインｄに先に照射される画素２０１Ｌとで、駆動用トランジスタかまたはサンプリング用トランジスタのいずれか一方のトランジスタサイズを異なるようにすることで、細かい縦筋の輝度ムラを改善することができる。

本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

基本となるＥＬパネルの構成例を示すブロック図である。 画素の詳細な構成例を示したブロック図である。 画素の動作を説明するタイミングチャートである。 画素の動作について詳細に説明する図である。 画素の動作について詳細に説明する図である。 画素の動作について詳細に説明する図である。 画素の動作について詳細に説明する図である。 画素の動作について詳細に説明する図である。 画素の動作について詳細に説明する図である。 画素の動作について詳細に説明する図である。 画素の動作について詳細に説明する図である。 画素の動作について詳細に説明する図である。 図１のＥＬパネルにおける画素の配線パターンレイアウトを示す図である。 ミラー反転配置を採用した場合の配線パターンレイアウトを示す図である。 ＯＮ特性の違いによる影響について説明する図である。 本発明を適用したＥＬパネルの実施の形態の構成例を示すブロック図である。 本発明を適用したＥＬパネルにおける第1の配線パターンレイアウトを示す図である。 図１７の画素の等価回路を示す図である。 本発明を適用したＥＬパネルにおける第２の配線パターンレイアウトを示す図である。 本発明を適用したＥＬパネルにおける第３の配線パターンレイアウトを示す図である。 駆動用トランジスタ部分の拡大図である。 本発明を適用したＥＬパネルにおける第４の配線パターンレイアウトを示す図である。

符号の説明

２００ ＥＬパネル， ２０１Ｌ，２０１Ｒ 画素（画素回路）， ２１１ 補助容量， ２２１ 蓄積容量， ２３１ 駆動用トランジスタ， ２４１ サンプリング用トランジスタ

Claims (4)

1. ダイオード特性を有し、駆動電流に応じて発光する発光素子と、
   映像信号をサンプリングするサンプリング用トランジスタと、
   前記駆動電流を前記発光素子に供給する駆動用トランジスタと、
   前記発光素子のアノード側と前記駆動用トランジスタのゲートに接続され、所定の電位を保持する蓄積容量と
   を有する画素回路を行列状に配置し、行列状の前記画素回路の配線パターンが行方向に隣接する画素回路どうしで反転されたミラー反転配置であり、
   前記サンプリング用トランジスタかまたは前記駆動用トランジスタのいずれか一方のトランジスタサイズが、前記駆動用トランジスタのソースとドレインのうちレーザアニール時にレーザがソースに先に照射される前記画素回路と、ドレインに先に照射される前記画素回路とで異なる
   パネル。
2. 前記駆動用トランジスタのソースとドレインのうちレーザアニール時にレーザがドレインに先に照射される前記画素回路の前記駆動用トランジスタのゲート幅が、ソースに先に照射される前記画素回路の前記駆動用トランジスタのゲート幅よりも短い
   請求項１に記載のパネル
3. 前記駆動用トランジスタのゲート幅は、ブートストラップゲインの違いも考慮して決定される
   請求項２に記載のパネル
4. 前記駆動用トランジスタのソースとドレインのうちレーザアニール時にレーザがドレインに先に照射される前記画素回路の前記サンプリング用トランジスタのゲート幅が、ソースに先に照射される前記画素回路の前記サンプリング用トランジスタのゲート幅よりも短い
   請求項１に記載のパネル

Images